半導体装置、半導体装置の製造方法、回路基板及び回路基板の製造方法
【課題】回路基板と半導体素子の間の接続信頼性を向上させる。
【解決手段】回路基板２０と半導体素子１０とが、その半導体素子１０に設けられた突起電極１３を介して、電気的に接続される。半導体素子１０の突起電極１３は、その先端１３ａが、回路基板２０に設けられた電極部２５における第１領域２５ａに接合される。電極部２５の第１領域２５ａ周辺の第２領域２５ｂ、及び突起電極１３の側面１３ｂには、導電部５０が接合される。
【解決手段】回路基板２０と半導体素子１０とが、その半導体素子１０に設けられた突起電極１３を介して、電気的に接続される。半導体素子１０の突起電極１３は、その先端１３ａが、回路基板２０に設けられた電極部２５における第１領域２５ａに接合される。電極部２５の第１領域２５ａ周辺の第２領域２５ｂ、及び突起電極１３の側面１３ｂには、導電部５０が接合される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を含む半導体装置及びその製造方法、並びに半導体装置に用いられる回路基板及びその製造方法に関する。
【背景技術】
【０００２】
半導体素子と回路基板との接続形態の１つに、半導体素子と回路基板の電極同士を、突起電極（バンプ）を介して電気的に接続する、フリップチップ接続がある。
フリップチップ接続では、例えば、半導体素子の電極に接続された突起電極を、スズ（Ｓｎ）や半田等を含む中間層を介して、回路基板の電極に接続する。また、半導体素子の突起電極を熱圧着等によって回路基板の電極に接合する方法や、突起電極との間で成分の拡散性が異なる複数種の材料を用いて形成した回路基板の電極に、突起電極を熱圧着等によって接合する方法も知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−０４３３６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
フリップチップ接続では、半導体素子と回路基板の接続部における突起電極と中間層との接合界面、中間層と電極との接合界面、或いは突起電極と電極との接合界面に、それらの材料の組み合わせや接合条件により、化合物が形成される場合がある。このような化合物の形成された接合界面を含む接続部に、熱ストレス等によって応力が発生すると、接合界面を起点とするクラックや接合界面の剥離等が発生し、半導体素子と回路基板の間に接続不良が発生してしまう場合がある。
【課題を解決するための手段】
【０００５】
本発明の一観点によれば、電極部を有する回路基板と、前記電極部と対向する突起電極を有し、前記突起電極の先端が前記電極部の第１領域に接合された半導体素子と、前記電極部の前記第１領域周辺の第２領域と前記突起電極の側面とに接合された導電部と、を含む半導体装置が提供される。
【発明の効果】
【０００６】
開示の半導体装置によれば、回路基板と半導体素子の間の接続信頼性を向上させることが可能になる。
【図面の簡単な説明】
【０００７】
【図１】第１の実施の形態に係る半導体装置の一例の断面模式図である。
【図２】第１の実施の形態に係る半導体素子と回路基板の接続部の要部断面模式図である。
【図３】半導体素子と回路基板の接合例の説明図である。
【図４】第１の組み合わせ例を示す図である。
【図５】第２の組み合わせ例を示す図である。
【図６】第３の組み合わせ例を示す図である。
【図７】第４の組み合わせ例を示す図である。
【図８】第１の実施の形態に係る配線パターン形成工程の一例の説明図である。
【図９】第１の実施の形態に係る保護膜形成工程の一例の説明図である。
【図１０】第１の実施の形態に係る導電材形成工程の一例の説明図である。
【図１１】第１の実施の形態に係るリフロー処理工程の一例の説明図である。
【図１２】第１の実施の形態に係る導電材選択的除去工程の一例の説明図である。
【図１３】第１の実施の形態に係るフリップチップ接続第１工程の一例の説明図である。
【図１４】第１の実施の形態に係るフリップチップ接続第２工程の一例の説明図である。
【図１５】第２の実施の形態に係る半導体装置の一例の断面模式図である。
【図１６】第２の実施の形態に係る半導体素子と回路基板の接続部の要部断面模式図である。
【図１７】第２の実施の形態に係る配線パターン形成工程の一例の説明図である。
【図１８】第２の実施の形態に係る保護膜形成工程の一例の説明図である。
【図１９】第２の実施の形態に係る導電材形成工程の一例の説明図である。
【図２０】第２の実施の形態に係るリフロー処理工程の一例の説明図である。
【図２１】第２の実施の形態に係るフリップチップ接続第１工程の一例の説明図である。
【図２２】第２の実施の形態に係るフリップチップ接続第２工程の一例の説明図である。
【発明を実施するための形態】
【０００８】
まず、第１の実施の形態について説明する。
図１は第１の実施の形態に係る半導体装置の一例の断面模式図である。
図１に示す半導体装置１は、フリップチップ接続により電気的に接続された半導体素子１０と回路基板２０を含んでいる。半導体素子１０と回路基板２０の間には、アンダーフィル３０が充填され、回路基板２０の半導体素子１０搭載面側は、モールド樹脂４０によって封止されている。
【０００９】
この半導体装置１において、半導体素子１０は、その一方の面（回路基板２０と対向する面）に、電極１１を有している。電極１１には、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）等の導電性材料を用いることができる。
【００１０】
半導体素子１０の内部には、ここでは図示を省略するが、トランジスタ、抵抗、容量等の素子、及びそのような素子に電気的に接続された配線及びビアが含まれており、電極１１は、そのような配線及びビアに電気的に接続されている。電極１１は、その一部又は全部が保護膜１２から露出するように、形成されている。保護膜１２には、例えば、シリコン酸化膜、シリコン窒化膜等の無機系絶縁材料を用いることができる。
【００１１】
このような半導体素子１０の電極１１には、突起電極１３が接続されている。図１には、突起電極１３の一例として、スタッドバンプ（ボールバンプ）を例示している。
突起電極１３には、金（Ａｕ）又はＣｕを用いることができる。例えば、突起電極１３には、その全体をＡｕ又はＣｕによって形成したもののほか、導電性を有する突起状の電極表面にＡｕ又はＣｕの表面処理を施したものを用いることができる。
【００１２】
回路基板２０は、絶縁層２１、配線２２、ビア２３、及び保護膜２４を有している。絶縁層２１には、例えば、樹脂等の有機系絶縁材料、シリコン酸化膜等の無機系絶縁材料を用いることができる。配線２２及びビア２３には、例えば、Ｃｕ等の導電性材料を用いることができる。保護膜２４には、例えば、樹脂（ソルダレジスト）等の有機系絶縁材料を用いることができる。
【００１３】
回路基板２０の各配線２２は、それぞれ所定のパターンで形成される。異なる層の配線２２間は、それらの間にある絶縁層２１を貫通するビア２３によって電気的に接続されている。保護膜２４は、この第１の実施の形態では、最外層に形成された配線２２の一部が露出するように、形成されている。回路基板２０の一方の面側（半導体素子１０と対向する面側）において、この保護膜２４から露出する最外層の配線２２の一部が、電極部２５として用いられるようになっている。
【００１４】
尚、電極部２５には、その表面に、例えばニッケル（Ｎｉ）とＡｕを順に積層した表面処理層を形成することもできる。
このような回路基板２０の電極部２５と、上記した半導体素子１０の電極１１及び突起電極１３とは、互いに対応する位置に形成されている。半導体素子１０は、回路基板２０の上方に、対応する突起電極１３と電極部２５との位置合わせを行って配置され、突起電極１３を介して回路基板２０に電気的に接続される。
【００１５】
図２は第１の実施の形態に係る半導体素子と回路基板の接続部の要部断面模式図であって、（Ａ）は接続部の一例を示す図、（Ｂ）は接続部の別例を示す図である。尚、図２（Ａ），（Ｂ）は、図１のＸ部に相当する部分の断面模式図である（アンダーフィル３０は図示を省略）。
【００１６】
上記図１及びこの図２（Ａ），（Ｂ）に示すように、半導体素子１０は、その突起電極１３の先端１３ａが、回路基板２０の電極部２５における一部（中央部）の領域（第１領域）２５ａに接合されている。突起電極１３の先端１３ａと、電極部２５の第１領域２５ａとは、突起電極１３及び第１領域２５ａをいずれも固相状態のまま拡散接合する、固相拡散接合によって接合されている。
【００１７】
また、上記図１及びこの図２（Ａ），（Ｂ）に示すように、電極部２５の第１領域２５ａ周辺（外側）の領域（第２領域）２５ｂ、及び突起電極１３の側面１３ｂには、導電部５０が接合されている。導電部５０には、例えば、Ｓｎ、Ｓｎを含む半田、又は金属フィラーと樹脂からなる導電性ペーストを用いることができる。第２領域２５ｂと導電部５０、及び突起電極１３の側面１３ｂと導電部５０は、まずその導電部５０となる固相状態の導電材（半田等）を一度液相状態にし、それを再び固相状態にすることで拡散接合する、液相拡散接合によって接合されている。或いは、導電部５０に導電性ペーストを用いる場合、第２領域２５ｂと導電部５０、及び突起電極１３の側面１３ｂと導電部５０は、導電性ペーストに含まれる樹脂を介して密着されると共に金属フィラーによる接触接合によって接合されている。
【００１８】
液相拡散接合の場合、突起電極１３の側面１３ｂと導電部５０との接合界面、及び電極部２５の第２領域２５ｂと導電部５０との接合界面には、それらの材質や接合条件により、図２（Ｂ）に示したように化合物５１，５２が形成され得る。
【００１９】
例えば、上記のように、突起電極１３の全体又は表面にＡｕを用い、導電部５０にＳｎ又はＳｎを含む半田を用いた場合には、化合物５１として、ＡｕＳｎ4，ＡｕＳｎ2，ＡｕＳｎといったＡｕxＳｎyの金属間化合物が形成され得る。また、突起電極１３の全体又は表面にＣｕを用い、導電部５０にＳｎ又はＳｎを含む半田を用いた場合には、化合物５１として、Ｃｕ3Ｓｎ，Ｃｕ6Ｓｎ5といったＣｕxＳｎyの金属間化合物が形成され得る。一方、電極部２５にＣｕを用い、導電部５０にＳｎを含む半田を用いた場合には、化合物５２として、上記のようなＣｕxＳｎyの金属間化合物が形成され得る。また、電極部２５の表面にＡｕを用い、導電部５０にＳｎを含む半田を用いた場合には、化合物５２として、上記のようなＡｕxＳｎyの金属間化合物が形成され得る。
【００２０】
尚、導電部５０（導電材）に、電極１１、突起電極１３及び電極部２５の材料よりも低融点の材料を用いると、その導電材が液相状態となったときも、電極１１、突起電極１３及び電極部２５は固相状態に維持される。そのため、電極部２５の第１領域２５ａと突起電極１３の先端１３ａとを固相拡散接合によって接合し、導電部５０と電極部２５の第２領域２５ｂ及び突起電極１３の側面１３ｂとを液相拡散接合によって接合することができる。
【００２１】
以上説明したように、上記の半導体装置１では、半導体素子１０と回路基板２０の接続部において、突起電極１３の先端１３ａが電極部２５の第１領域２５ａに接合され、その周辺の第２領域２５ｂと突起電極１３の側面１３ｂとに導電部５０が接合される。これにより、突起電極１３の先端１３ａと第１領域２５ａとの接合を、導電部５０によって補強し、半導体素子１０と回路基板２０との間の接続信頼性を確保することができる。
【００２２】
ここで、接合する突起電極１３と第１領域２５ａ（配線２２又はその表面処理層）には、接合時に原子相互拡散が起き難い若しくは起きない材料、又は起きても脆弱な化合物を形成しない材料を用いることが望ましい。それにより、接合界面に形成される化合物が起点となって生じるようなクラックを、効果的に抑えることができる。例えば、突起電極１３にＡｕやＣｕを用い、第１領域２５ａにＣｕやＮｉ／Ａｕを用いた場合には、そのようなクラックの発生を効果的に抑えることができる。
【００２３】
また、導電部５０は、半導体素子１０と回路基板２０の間の導通に寄与すると共に、突起電極１３の先端１３ａと第１領域２５ａとの接合を補強してそれらの接合界面の剥離抑制に寄与する。更に、この導電部５０により、熱ストレス等によって半導体素子１０と回路基板２０の接続部に発生する応力を緩和し、突起電極１３の先端１３ａと第１領域２５ａとの接合界面の剥離を効果的に抑えることができる。例えば、突起電極１３にＡｕやＣｕを用い、第１領域２５ａにＣｕやＮｉ／Ａｕを用い、更に導電部５０にＳｎ又はＳｎを含む半田を用いた場合には、その導電部５０により、突起電極１３と第１領域２５ａとの接合界面の剥離を効果的に抑えることができる。
【００２４】
そこで比較のため、半導体素子１０と回路基板２０の接続部の別例について説明する。
図３は半導体素子と回路基板の接合例の説明図であって、（Ａ）は液相拡散接合による接合例を示す図、（Ｂ）は固相拡散接合による接合例を示す図である。
【００２５】
図３（Ａ）には、半導体素子１０の突起電極１３と、回路基板２０の電極部２５とが、中間層１００を介して電気的に接続されている場合を例示している。このような接続部は、液相拡散接合によって得ることができる。即ち、中間層１００を溶融し、そのような溶融（液相）状態を経て、中間層１００と突起電極１３、及び中間層１００と電極部２５を接合する。
【００２６】
このとき、例えば、突起電極１３にＡｕを用い、中間層１００にＳｎを含む半田を用いている場合には、それらの接合界面に、ＡｕxＳｎyの化合物１０１が形成される。また、突起電極１３にＣｕを用いている場合には、中間層１００との接合界面に、ＣｕxＳｎyの化合物１０１が形成される。一方、電極部２５にＣｕを用い、中間層１００にＳｎを含む半田を用いている場合には、それらの接合界面に、ＣｕxＳｎyの化合物１０２が形成される。
【００２７】
このような化合物１０１，１０２を含む半導体素子１０と回路基板２０の接続部に、熱ストレス等によって応力が発生すると、化合物１０１，１０２を起点にクラック１０３が発生してしまう場合がある。また、このように中間層１００にＳｎを含む半田を用いている場合には、電極１１及び突起電極１３の微細化・狭ピッチ化によって接続部に流れる電流の電流密度が増大すると、Ｓｎ原子のエレクトロマイグレーションが発生しやすくなる。その結果、中間層１００内にＳｎ密度の低下した部分が生じ、そのような部分で抵抗増加や断線等が発生してしまう場合がある。
【００２８】
また、図３（Ｂ）には、半導体素子１０の突起電極１３と、回路基板２０の電極部２５とが、固相拡散接合によって接合されている場合を例示している。このような接続部は、突起電極１３を電極部２５に密着させ、加熱及び加圧を行うことで得ることができる。
【００２９】
このとき、突起電極１３と電極部２５（全体或いは一部）の材料によっては、それらの接合界面（全体或いは一部）に脆弱な化合物２０１が形成され、その結果、熱ストレス等による応力によってクラック２０３が発生してしまう場合がある。一方、突起電極１３と電極部２５の材料を適当に選択すれば、それらの接合界面における化合物２０１の形成を抑えることもできる。しかし、このような接続部の構造のみでは、熱ストレス等による応力が発生した場合、その応力を十分に緩和することができず、接合界面の剥離が生じてしまう場合がある。
【００３０】
図３（Ａ），（Ｂ）において、突起電極１３及び電極部２５のサイズが比較的大きい場合には、クラック１０３，２０３や断線の発生を抑え、半導体素子１０と回路基板２０との一定の接続信頼性を確保することも可能である。しかし、半導体素子１０、回路基板２０の小型化が進み、電極１１、突起電極１３及び電極部２５の微細化・狭ピッチ化が進むと、クラック１０３，２０３や断線により、半導体素子１０と回路基板２０との接続不良が発生し易くなる。
【００３１】
これに対し、上記半導体装置１の半導体素子１０と回路基板２０の接続部では、突起電極１３の先端１３ａと電極部２５の第１領域２５ａとの接合を、電極部２５の第２領域２５ｂと突起電極１３の側面１３ｂとに接合した導電部５０によって補強している。
【００３２】
このとき、突起電極１３の先端１３ａと第１領域２５ａとの接合界面において脆弱な化合物の形成を抑えるようにすれば、それらの接合界面におけるクラックの発生や、それらの接合界面の剥離を、効果的に抑えることができる。
【００３３】
また、導電部５０を設けることにより、突起電極１３の先端１３ａと第１領域２５ａとの接合界面に化合物が形成されるような場合にも、それらの接合強度を確保し、接合界面の剥離を効果的に抑えることができる。更に、熱ストレス等で発生する応力を、この導電部５０によって緩和することができ、突起電極１３の先端１３ａと第１領域２５ａとの接合界面の剥離を効果的に抑えることができる。
【００３４】
また、突起電極１３の先端１３ａと第１領域２５ａとの接合界面に、ＳｎやＳｎを含む半田を含めないようにすることで、Ｓｎのエレクトロマイグレーション、及びそれによる断線を効果的に抑え、電流経路を確保することができる。
【００３５】
上記半導体装置１によれば、半導体素子１０と回路基板２０の接続部のサイズが比較的大きい場合のほか、接続部が微細化・狭ピッチ化された場合であっても、半導体素子１０と回路基板２０の間の接続信頼性を向上させることが可能になる。
【００３６】
尚、半導体素子１０の突起電極１３と回路基板２０の電極部２５の具体的な組み合わせの例としては、次の図４乃至図７に示すようなものが挙げられる。
図４は第１の組み合わせ例を示す図、図５は第２の組み合わせ例を示す図、図６は第３の組み合わせ例を示す図、図７は第４の組み合わせ例を示す図である。尚、図４乃至図７において、（Ａ）は突起電極にＡｕを用いた場合の要部断面模式図、（Ｂ）は突起電極にＣｕを用いた場合の要部断面模式図である。
【００３７】
図４（Ａ）には、回路基板２０にＣｕ電極部２５Ａ（保護膜２４から露出する配線２２の一部）が設けられており、半導体素子１０の電極１１にＡｕボールバンプ１３Ａが接続されている場合を例示している。Ａｕボールバンプ１３Ａの先端１３ＡａがＣｕ電極部２５Ａの第１領域２５Ａａに接合され、その周辺の第２領域２５Ａｂ及びＡｕボールバンプ１３Ａの側面１３Ａｂに半田５０Ａが接合されている。
【００３８】
一方、図４（Ｂ）には、図４（Ａ）のＡｕボールバンプ１３Ａに替えて、Ｃｕボールバンプ１３Ｂを用いた場合を例示している。Ｃｕボールバンプ１３Ｂの先端１３ＢａがＣｕ電極部２５Ａの第１領域２５Ａａに接合され、その周辺の第２領域２５Ａｂ及びＣｕボールバンプ１３Ｂの側面１３Ｂｂに半田５０Ａが接合されている。
【００３９】
尚、Ａｕボールバンプ１３Ａ及びＣｕボールバンプ１３Ｂは、例えば、ワイヤの先端部を溶融し、それを電極１１に接着した後、そのワイヤを引きちぎることで、形成することができる。
【００４０】
図４（Ａ），（Ｂ）に示した構成によれば、Ａｕボールバンプ１３Ａ又はＣｕボールバンプ１３Ｂと、第１領域２５Ａａとの接合強度を確保することができ、更に、半田５０Ａにより、それらの接合界面の剥離を抑制することができる。
【００４１】
また、図５（Ａ）には、回路基板２０にＣｕ電極部２５Ａが設けられており、半導体素子１０の電極１１に柱状のＡｕメッキバンプ１３Ｃが接続されている場合を例示している。Ａｕメッキバンプ１３Ｃの先端１３ＣａがＣｕ電極部２５Ａの第１領域２５Ａａに接合され、その周辺の第２領域２５Ａｂ及びＡｕメッキバンプ１３Ｃの側面１３Ｃｂに半田５０Ａが接合されている。
【００４２】
一方、図５（Ｂ）には、図５（Ａ）のＡｕメッキバンプ１３Ｃに替えて、Ｃｕメッキバンプ１３Ｄを用いた場合を例示している。Ｃｕメッキバンプ１３Ｄの先端１３ＤａがＣｕ電極部２５Ａの第１領域２５Ａａに接合され、その周辺の第２領域２５Ａｂ及びＣｕメッキバンプ１３Ｄの側面１３Ｄｂに半田５０Ａが接合されている。
【００４３】
尚、Ａｕメッキバンプ１３Ｃ及びＣｕメッキバンプ１３Ｄは、例えば、半導体素子１０の電極１１の形成面側に、電極１１に通じる開口部を有するマスクを形成し、その状態からメッキ処理を行い、その後マスクを除去することによって形成することができる。
【００４４】
図５（Ａ），（Ｂ）に示した構成によっても、上記同様の効果を得ることができる。
また、図６（Ａ）には、回路基板２０に、Ｃｕ電極部２５Ａの表面にＮｉメッキ２５Ｂ及びＡｕメッキ２５Ｃが施された電極部が設けられており、半導体素子１０の電極１１にＡｕボールバンプ１３Ａが接続されている場合を例示している。Ａｕボールバンプ１３Ａの先端１３ＡａがＡｕメッキ２５Ｃの第１領域２５Ｃａに接合され、その周辺の第２領域２５Ｃｂ及びＡｕボールバンプ１３Ａの側面１３Ａｂに半田５０Ａが接合されている。
【００４５】
一方、図６（Ｂ）には、図６（Ａ）のＡｕボールバンプ１３Ａに替えて、Ｃｕボールバンプ１３Ｂを用いた場合を例示している。Ｃｕボールバンプ１３Ｂの先端１３ＢａがＡｕメッキ２５Ｃの第１領域２５Ｃａに接合され、その周辺の第２領域２５Ｃｂ及びＣｕボールバンプ１３Ｂの側面１３Ｂｂに半田５０Ａが接合されている。
【００４６】
図６（Ａ），（Ｂ）に示した構成によっても、上記同様の効果を得ることができる。
また、図７（Ａ）には、回路基板２０に、Ｃｕ電極部２５Ａの表面にＮｉメッキ２５Ｂ及びＡｕメッキ２５Ｃが施された電極部が設けられており、半導体素子１０の電極１１に柱状のＡｕメッキバンプ１３Ｃが接続されている場合を例示している。Ａｕメッキバンプ１３Ｃの先端１３ＣａがＡｕメッキ２５Ｃの第１領域２５Ｃａに接合され、その外側の第２領域２５Ｃｂ及びＡｕメッキバンプ１３Ｃの側面１３Ｃｂに半田５０Ａが接合されている。
【００４７】
一方、図７（Ｂ）には、図７（Ａ）のＡｕメッキバンプ１３Ｃに替えて、Ｃｕメッキバンプ１３Ｄを用いた場合を例示している。Ｃｕメッキバンプ１３Ｄの先端１３ＤａがＡｕメッキ２５Ｃの第１領域２５Ｃａに接合され、その周辺の第２領域２５Ｃｂ及びＣｕメッキバンプ１３Ｄの側面１３Ｄｂに半田５０Ａが接合されている。
【００４８】
図７（Ａ），（Ｂ）に示した構成によっても、上記同様の効果を得ることができる。
尚、上記の図４乃至図７に例示したような組み合わせのほか、例えば、上記図１及び図２に示した突起電極１３と電極部２５（全部又は表面）について、双方にＳｎ又はＳｎを含む材料を用いることもできる。その場合、導電部５０には、突起電極１３及び電極部２５よりも、低融点の材料を用いる。このようにすると、電極部２５の第１領域２５ａと突起電極１３の先端１３ａとを固相拡散接合によって接合すると共に、導電部５０と電極部２５の第２領域２５ｂ及び突起電極１３の側面１３ｂとを液相拡散接合によって接合することができる。
【００４９】
続いて、第１の実施の形態に係る半導体装置１の形成方法の一例について説明する。
図８は第１の実施の形態に係る配線パターン形成工程の一例の説明図であって、（Ａ）は要部平面模式図、（Ｂ）は（Ａ）のＬ８−Ｌ８断面模式図である。
【００５０】
ここでは、半導体素子１０については、その形成が終了しているものとする。また、回路基板２０については、最外層の配線２２の形成前まで終了しているものとし、以下では、回路基板２０の最外層の配線２２を形成する工程以後の工程について説明する。
【００５１】
回路基板２０の最外層の配線２２として、この図８（Ａ）に示すような、一部に括れた部分（括れ部）２２ａを有する平面形状の配線２２を形成する。ここでは一例として、絶縁層２１上に、括れ部２２ａを有する３本の配線２２が並設されている部分を図示している。また、ここでは一例として、配線２２にＣｕを用いる。括れ部２２ａは、例えば、その幅Ｗ１を２０μｍとする。また、括れ部２２ａの周辺部２２ｂの幅Ｗ２は、例えば、４０μｍとする。
【００５２】
最外層の配線２２の括れ部２２ａは、後に半導体素子１０の突起電極１３の先端１３ａを接合する位置に形成する。即ち、括れ部２２ａは、上記及び後述する電極部２５の第１領域２５ａに相当する位置に形成する。
【００５３】
図９は第１の実施の形態に係る保護膜形成工程の一例の説明図であって、（Ａ）は要部平面模式図、（Ｂ）は（Ａ）のＬ９−Ｌ９断面模式図である。
配線２２の形成後は、回路基板２０の表面に保護膜２４を形成する。ここでは一例として、保護膜２４にソルダレジストを用いる。
【００５４】
保護膜２４の形成では、まず、回路基板２０の表面に保護膜２４を形成した後、括れ部２２ａとその周辺部２２ｂを含む領域に通じる開口部２４ａを形成する。開口部２４ａは、例えば、フォトリソグラフィ技術及びエッチング技術を利用して、形成することができる。
【００５５】
この保護膜２４の開口部２４ａから露出する配線２２の部分が電極部２５となる。即ち、開口部２４ａから露出する配線２２の括れ部２２ａとその周辺部２２ｂは、それぞれ電極部２５の第１領域２５ａとその周辺の第２領域２５ｂとなる。
【００５６】
図１０は第１の実施の形態に係る導電材形成工程の一例の説明図であって、（Ａ）は要部平面模式図、（Ｂ）は（Ａ）のＬ１０−Ｌ１０断面模式図である。
保護膜２４の形成後は、その開口部２４ａから露出する電極部２５（配線２２）の第１領域２５ａ及び第２領域２５ｂ（括れ部２２ａ及び周辺部２２ｂ）の表面に、導電材５０ａを形成する。ここでは一例として、導電材５０ａにＳｎ（純Ｓｎ）を用いる。
【００５７】
導電材５０ａは、例えば、保護膜２４及びその開口部２４ａを形成した後の回路基板２０を、導電材５０ａの成分を含むメッキ液に浸漬し、電極部２５に通電してその表面に導電材５０ａをメッキする電解メッキ法を用いて、形成することができる。
【００５８】
また、導電材５０ａは、電極部２５への通電を伴わない無電解メッキ法を用いて、形成することもできる。更にまた、導電材５０ａは、電極部２５の形状に相当する開口部を設けたマスクを利用し、ペースト状の導電材５０ａを電極部２５上に印刷する印刷法を用いて、形成することもできる。
【００５９】
図１１は第１の実施の形態に係るリフロー処理工程の一例の説明図であって、（Ａ）は要部平面模式図、（Ｂ）は（Ａ）のＬ１１−Ｌ１１断面模式図である。
導電材５０ａの形成後は、その表面にフラックスを塗布し（図示せず）、リフロー処理を行って導電材５０ａを溶融させる。リフロー処理の温度、雰囲気は、用いる導電材５０ａの材質を基に設定すればよい。
【００６０】
このリフロー処理によって溶融した導電材５０ａは、その表面張力により、電極部２５のうち、面積の大きい第２領域２５ｂに集まるようになる。その結果、面積の小さい第１領域２５ａの導電材５０ａが減り、その膜厚が薄くなる。また、リフロー処理前の導電材５０ａにボイドが含まれている場合には、このリフロー処理により、そのようなボイドが除去されるようになる。
【００６１】
図１２は第１の実施の形態に係る導電材選択的除去工程の一例の説明図であって、（Ａ）は要部平面模式図、（Ｂ）は（Ａ）のＬ１２−Ｌ１２断面模式図である。
リフロー処理を行った後は、電極部２５の第１領域２５ａに薄く残っている導電材５０ａを選択的に除去する。この導電材５０ａの選択的除去には、ウェットエッチング、ドライエッチング、レーザトリミング等の方法を用いることができる。
【００６２】
例えば、ウェットエッチングの場合には、まずフラックス洗浄を行った後、回路基板２０を所定のエッチング液に浸漬する。電極部２５の第１領域２５ａに残る導電材５０ａは、第２領域２５ｂに集まっている導電材５０ａに比べて薄く、このようにエッチング液に浸漬することで、第２領域２５ｂに導電材５０ａを残しつつ、第１領域２５ａの導電材５０ａを除去することができる。ドライエッチングの場合には、回路基板２０の全面に対し、又は電極部２５の第１領域２５ａの導電材５０ａに対し、エッチングを行うことで、第１領域２５ａの導電材５０ａを選択的に除去する。レーザトリミングの場合には、電極部２５の第１領域２５ａの導電材５０ａにレーザを照射し、その導電材５０ａを選択的に除去する。
【００６３】
このように、第１領域２５ａの導電材５０ａを選択的に除去することで、電極部２５の第１領域２５ａには導電材５０ａがなく、その周辺の第２領域２５ｂに導電材５０ａが選択的に形成された回路基板２０を得ることができる。このような回路基板２０に半導体素子１０をフリップチップ接続する。
【００６４】
図１３は第１の実施の形態に係るフリップチップ接続第１工程の一例の説明図であって、（Ａ）は要部平面模式図、（Ｂ）は（Ａ）のＬ１３−Ｌ１３断面模式図である。
半導体素子１０の電極１１には、突起電極１３が接続されている。ここでは一例として、突起電極１３にＡｕボールバンプを用いている。
【００６５】
このような半導体素子１０を、上記のようにして形成した回路基板２０にフリップチップ接続する場合には、まず、その突起電極１３の配設面を回路基板２０の電極部２５の配設面に対向させ、対応する突起電極１３と電極部２５の位置合わせを行う。半導体素子１０は、その突起電極１３の先端１３ａの位置と、電極部２５の導電材５０ａが形成されていない第１領域２５ａの位置を合わせて配置する。このような半導体素子１０の配置には、例えば、フリップチップボンダーを用いることができる。
【００６６】
そして、突起電極１３の先端１３ａを電極部２５の第１領域２５ａに接触させた状態で、導電材５０ａの融点未満の温度での加熱、更に加圧（押圧）を行い、突起電極１３の先端１３ａと第１領域２５ａとを、固相拡散接合によって接合する。このときの接合条件は、例えば、加熱温度２００℃、１個の突起電極１３当たりの荷重１５ｇｆ、加熱・加圧時間１５秒とすることができる。
【００６７】
図１４は第１の実施の形態に係るフリップチップ接続第２工程の一例の説明図であって、（Ａ）は要部平面模式図、（Ｂ）は（Ａ）のＬ１４−Ｌ１４断面模式図である。
突起電極１３の先端１３ａと第１領域２５ａとの固相拡散接合による接合後、今度は導電材５０ａの融点以上の温度での加熱を行いながら、加圧（押圧）を行う。このときの接合条件は、例えば、加熱温度２４５℃、１個の突起電極１３当たりの荷重１０ｇｆ、加熱・加圧時間５秒とすることができる。
【００６８】
この加熱及び加圧により、突起電極１３の先端１３ａと第１領域２５ａとの固相拡散接合が更に進展する。また、加圧が行われているため、突起電極１３の先端１３ａと第１領域２５ａとの間への、溶融した導電材５０ａの浸入を防ぐことができる。
【００６９】
一方、加熱により溶融した導電材５０ａは、突起電極１３の側面１３ｂ、及び第１領域２５ａ周辺の第２領域２５ｂに濡れ広がる。尚、その際、溶融した導電材５０ａは、突起電極１３の側面１３ｂを全周にわたって被覆するように濡れ広がる場合があるほか、突起電極１３の側面１３ｂのうち、第２領域２５ｂ側に面した一部の側面１３ｂのみを被覆するように濡れ広がる場合もある。
【００７０】
溶融して濡れ広がった導電材５０ａは、その後冷却されて凝固される。それにより、突起電極１３の側面１３ｂ、及び第１領域２５ａ周辺の第２領域２５ｂに液相拡散接合によって接合された導電部５０が形成される。
【００７１】
以上の工程により、突起電極１３の先端１３ａが電極部２５の第１領域２５ａに固相拡散接合によって接合され、導電部５０が第１領域２５ａ周辺の第２領域２５ｂ及び突起電極１３の側面１３ｂに液相拡散接合によって接合された状態を得ることができる。
【００７２】
このようにして半導体素子１０と回路基板２０とをフリップチップ接続した後は、半導体素子１０と回路基板２０の間隙にアンダーフィル３０を充填し、更に回路基板２０の半導体素子１０搭載面側をモールド樹脂４０で封止する。これにより、上記図１に示したような半導体装置１を得ることができる。
【００７３】
尚、電極部２５の表面にＮｉ／Ａｕ表面処理層（Ｎｉメッキ及びＡｕメッキ）を施す場合には、図９に示した保護膜２４及びその開口部２４ａの形成後、図１０に示した導電材５０ａの形成前に、Ｎｉ／Ａｕ表面処理層の形成を行うようにすればよい。
【００７４】
また、上記形成方法の例では、図１１に示したリフロー処理後、図１２に示したような導電材５０ａの選択的除去を行うようにしたが、リフロー処理で導電材５０ａを選択的に第２領域２５ｂに形成可能であれば、導電材５０ａの選択的除去工程は省略してもよい。その場合は、図１１に示したリフロー処理後に、図１３及び図１４に示したようにしてフリップチップ接続を行うようにすればよい。
【００７５】
次に、第２の実施の形態について説明する。
図１５は第２の実施の形態に係る半導体装置の一例の断面模式図である。
第２の実施の形態に係る半導体装置１ａは、保護膜２４から露出する電極部２５が、突起電極１３の先端１３ａが接合される第１領域２５ａと、その第１領域２５ａと電気的に分離された第２領域２５ｂとを有している。この半導体装置１ａの電極部２５の第１領域２５ａは、第２領域２５ｂと絶縁層２１で絶縁されて島（アイランド）状に形成されており、ビア２３を介して下層の配線２２に電気的に接続されている。
【００７６】
図１６は第２の実施の形態に係る半導体素子と回路基板の接続部の要部断面模式図であって、（Ａ）は接続部の一例を示す図、（Ｂ）は接続部の別例を示す図である。尚、図１６（Ａ），（Ｂ）は、図１５のＹ部に相当する部分の断面模式図である。
【００７７】
この半導体装置１ａでは、図１６（Ａ），（Ｂ）に示すように、突起電極１３の先端１３ａが、電極部２５のアイランド状の第１領域２５ａに固相拡散接合によって接合されている。第１領域２５ａの周辺に絶縁層２１を挟んで設けられた第２領域２５ｂ、及び突起電極１３の側面１３ｂには、導電部５０が液相拡散接合によって接合されている。突起電極１３の側面１３ｂと導電部５０との接合界面、及び電極部２５の第２領域２５ｂと導電部５０との接合界面には、それらの材質や接合条件により、図１６（Ｂ）に示したように、化合物５１，５２が形成され得る。
【００７８】
尚、この第２の実施の形態に係る半導体装置１ａでは、上記第１の実施の形態に係る半導体装置１に関して述べたのと同様の材料を用いて、突起電極１３、電極部２５（第１領域２５ａ及び第２領域２５ｂ）、導電部５０を形成することができる。例えば、この第２の実施の形態に係る半導体装置１ａにおいても、上記の図４乃至図７等に例示したような組み合わせを適用することができる。
【００７９】
この第２の実施の形態に係る半導体装置１ａによっても、突起電極１３の先端１３ａと電極部２５の第１領域２５ａとの接合を、突起電極１３の側面１３ｂ、及び電極部２５の第２領域２５ｂに接合した導電部５０によって補強することができる。
【００８０】
続いて、第２の実施の形態に係る半導体装置１ａの形成方法の一例について説明する。
図１７は第２の実施の形態に係る配線パターン形成工程の一例の説明図であって、（Ａ）は要部平面模式図、（Ｂ）は（Ａ）のＬ１７−Ｌ１７断面模式図である。
【００８１】
回路基板２０には、この図１７（Ａ）に示すように、アイランド状の部分（アイランド部）２２ｃ、及びアイランド部２２ｃを挟む一対のリード部２２ｄを形成する。アイランド部２２ｃとリード部２２ｄとは、絶縁層２１によって電気的に分離し、アイランド部２２ｃは、下層の配線２２に接続されたビア２３上に形成する。ここでは一例として、アイランド部２２ｃとそれを挟む一対のリード部２２ｄが３組並設されている部分を図示している。また、ここでは一例として、アイランド部２２ｃ及びリード部２２ｄにＣｕを用いる。
【００８２】
アイランド部２２ｃは、後に半導体素子１０の突起電極１３の先端１３ａを接合する位置、即ち上記及び後述する電極部２５の第１領域２５ａに相当する位置に形成する。
図１８は第２の実施の形態に係る保護膜形成工程の一例の説明図であって、（Ａ）は要部平面模式図、（Ｂ）は（Ａ）のＬ１８−Ｌ１８断面模式図である。
【００８３】
アイランド部２２ｃ及びリード部２２ｄの形成後は、回路基板２０の表面に保護膜２４を形成する。ここでは一例として、保護膜２４にソルダレジストを用いる。
保護膜２４の形成では、まず、回路基板２０の表面に保護膜２４を形成した後、例えばフォトリソグラフィ技術及びエッチング技術を利用して、アイランド部２２ｃとリード部２２ｄの一部とを含む領域に通じる開口部２４ａを形成する。
【００８４】
この保護膜２４の開口部２４ａから露出するアイランド部２２ｃとリード部２２ｄの一部とが電極部２５となる。即ち、開口部２４ａから露出するアイランド部２２ｃとリード部２２ｄの一部とは、それぞれ電極部２５の第１領域２５ａとその周辺の第２領域２５ｂとなる。
【００８５】
図１９は第２の実施の形態に係る導電材形成工程の一例の説明図であって、（Ａ）は要部平面模式図、（Ｂ）は（Ａ）のＬ１９−Ｌ１９断面模式図である。
開口部２４ａを有する保護膜２４の形成後は、開口部２４ａから露出する電極部２５の第２領域２５ｂ（リード部２２ｄの一部）に選択的に、導電材５０ａを形成する。ここでは一例として、導電材５０ａにＳｎ（純Ｓｎ）を用いる。
【００８６】
導電材５０ａは、電解メッキ法を用いて形成する。即ち、保護膜２４形成後の回路基板２０を、導電材５０ａの成分を含むメッキ液に浸漬し、リード部２２ｄに通電することで、保護膜２４から露出する電極部２５の第２領域２５ｂ（リード部２２ｄの一部）に導電材５０ａを形成する。この電解メッキ時には、電極部２５の第１領域２５ａ（アイランド部２２ｃ）がリード部２２ｄと電気的に分離されているため、保護膜２４から露出する電極部２５の第２領域２５ｂに選択的に導電材５０ａがメッキされる。
【００８７】
図２０は第２の実施の形態に係るリフロー処理工程の一例の説明図であって、（Ａ）は要部平面模式図、（Ｂ）は（Ａ）のＬ２０−Ｌ２０断面模式図である。
電極部２５の第２領域２５ｂに導電材５０ａを形成した後は、リフロー処理を行って導電材５０ａを溶融させる。溶融した導電材５０ａは、第２領域２５ｂに留まり、絶縁層２１を挟んで形成されている第１領域２５ａへの流出は抑えられる。また、このようなリフロー処理を行うことで、リフロー処理前の導電材５０ａに含まれている可能性のあるボイドを除去することができる。
【００８８】
図２１は第２の実施の形態に係るフリップチップ接続第１工程の一例の説明図であって、（Ａ）は要部平面模式図、（Ｂ）は（Ａ）のＬ２１−Ｌ２１断面模式図である。
半導体素子１０の電極１１には、突起電極１３の一例としてＡｕボールバンプが接続されている。
【００８９】
このような半導体素子１０を、上記のようにして形成した回路基板２０にフリップチップ接続する。その場合は、まず、突起電極１３の先端１３ａを電極部２５の第１領域２５ａに接触させた状態で、導電材５０ａの融点未満の温度での加熱、更に加圧（押圧）を行い、突起電極１３の先端１３ａと第１領域２５ａとを、固相拡散接合によって接合する。このときの接合条件は、例えば、加熱温度２００℃、１個の突起電極１３当たりの荷重１５ｇｆ、加熱・加圧時間１５秒とすることができる。
【００９０】
図２２は第２の実施の形態に係るフリップチップ接続第２工程の一例の説明図であって、（Ａ）は要部平面模式図、（Ｂ）は（Ａ）のＬ２２−Ｌ２２断面模式図である。
突起電極１３の先端１３ａと第１領域２５ａとの固相拡散接合による接合後は、導電材５０ａの融点以上の温度での加熱を行いながら、加圧（押圧）を行う。このときの接合条件は、例えば、加熱温度２４５℃、１個の突起電極１３当たりの荷重１０ｇｆ、加熱・加圧時間５秒とすることができる。
【００９１】
この加熱及び加圧により、突起電極１３の先端１３ａと第１領域２５ａとの固相拡散接合が更に進展する。一方、加熱により溶融した導電材５０ａは、突起電極１３の側面１３ｂ、及び第１領域２５ａ周辺の第２領域２５ｂに濡れ広がる。尚、その際、溶融した導電材５０ａは、突起電極１３の側面１３ｂを全周にわたって被覆するように濡れ広がる場合があるほか、突起電極１３の側面１３ｂのうち、第２領域２５ｂ側に面した一部の側面１３ｂのみを被覆するように濡れ広がる場合もある。
【００９２】
溶融して濡れ広がった導電材５０ａは、その後冷却されて凝固される。それにより、突起電極１３の側面１３ｂ、及び第１領域２５ａ周辺の第２領域２５ｂに液相拡散接合によって接合された導電部５０が形成される。
【００９３】
以上の工程により、突起電極１３の先端１３ａが電極部２５の第１領域２５ａに固相拡散接合によって接合され、導電部５０が第１領域２５ａ周辺の第２領域２５ｂ及び突起電極１３の側面１３ｂに液相拡散接合によって接合された状態を得ることができる。
【００９４】
このようにして半導体素子１０と回路基板２０とをフリップチップ接続した後は、半導体素子１０と回路基板２０の間隙にアンダーフィル３０を充填し、更に回路基板２０の半導体素子１０搭載面側をモールド樹脂４０で封止する。これにより、上記図１５に示したような半導体装置１ａを得ることができる。
【００９５】
尚、電極部２５の表面にＮｉ／Ａｕ表面処理層（Ｎｉメッキ及びＡｕメッキ）を施す場合には、図１８に示した保護膜２４及びその開口部２４ａの形成後、図１９に示した導電材５０ａの形成前に、Ｎｉ／Ａｕ表面処理層の形成を行うようにすればよい。
【００９６】
また、上記形成方法の例では、図１９に示した導電材５０ａの形成後、図２０に示したようにリフロー処理を行うようにしたが、導電材５０ａに含まれ得るボイドの影響が無視し得るものであれば、このリフロー処理は省略してもよい。その場合は、図１９に示した導電材５０ａの形成後に、図２１及び図２２に示したようにしてフリップチップ接続を行うようにすればよい。
【００９７】
以上、半導体素子１０と回路基板２０とをフリップチップ接続した半導体装置１，１ａについて説明した。尚、上記の手法は、半導体装置１，１ａを、マザーボード等、更に別の回路基板に接続する場合にも、同様に適用可能である。また、上記の手法を用いて形成したこのような半導体装置１，１ａ等を、他の部品と組み合わせ、それらを内部に含む情報処理装置（パーソナルコンピュータ、サーバコンピュータ等）、携帯情報処理端末（携帯電話等）等の電子装置を製造することが可能である。
【００９８】
以上説明した実施の形態に関し、更に以下の付記を開示する。
（付記１） 電極部を有する回路基板と、
前記電極部と対向する突起電極を有し、前記突起電極の先端が前記電極部の第１領域に接合された半導体素子と、
前記電極部の前記第１領域周辺の第２領域と前記突起電極の側面とに接合された導電部と、
を含むことを特徴とする半導体装置。
【００９９】
（付記２） 前記導電部は、Ｓｎ、Ｓｎを含む半田、又は金属フィラーと樹脂からなる導電性ペーストであることを特徴とする付記１に記載の半導体装置。
（付記３） 前記第１領域と前記第２領域とは、直線状に連続して形成されていることを特徴とする付記１又は２に記載の半導体装置。
【０１００】
（付記４） 前記第１領域の幅が、前記第２領域の幅よりも狭いことを特徴とする付記３に記載の半導体装置。
（付記５） 前記第１領域は、島状に形成され、前記第２領域と電気的に分離されていることを特徴とする付記１又は２に記載の半導体装置。
【０１０１】
（付記６） 前記導電部と前記第２領域との接合界面に、前記導電部の成分と前記電極部の成分とを含む第１化合物が形成され、前記導電部と前記側面との接合界面に、前記導電部の成分と前記突起電極の成分とを含む第２化合物が形成されていることを特徴とする付記１乃至５のいずれかに記載の半導体装置。
【０１０２】
（付記７） 回路基板の電極部の、第１領域と前記第１領域周辺の第２領域のうち、前記第２領域に選択的に導電材を形成する工程と、
突起電極を有する半導体素子を、前記突起電極の先端を前記第１領域に接合する工程と、
前記導電材を用いて前記第２領域と前記突起電極の側面とに接合された導電部を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【０１０３】
（付記８） 前記先端を、前記第１領域に、固相拡散接合によって接合し、前記導電部を、前記第２領域と前記側面とに、液相拡散接合によって接合することを特徴とする付記７に記載に半導体装置の製造方法。
【０１０４】
（付記９） 前記導電部は、前記電極部及び前記突起電極よりも融点が低く、
前記先端を前記第１領域に接合する際には、前記先端を前記第１領域に、前記導電材の融点よりも低温で加熱しながら押圧し、
前記第２領域と前記側面とに接合された前記導電部を形成する際には、前記導電材の融点よりも高温で加熱して前記導電材を溶融した後、前記導電材を凝固することを特徴とする付記７又は８に記載の半導体装置の製造方法。
【０１０５】
（付記１０） 電極部と、
前記電極部の、第１領域と前記第１領域周辺の第２領域のうち、前記第２領域に選択的に形成された導電材と、
を含むことを特徴とする回路基板。
【０１０６】
（付記１１） 電極部を形成する工程と、
前記電極部の、第１領域と前記第１領域周辺の第２領域のうち、前記第２領域に選択的に導電材を形成する工程と、
を含むことを特徴とする回路基板の製造方法。
【符号の説明】
【０１０７】
１，１ａ 半導体装置
１０ 半導体素子
１１ 電極
１２ 保護膜
１３ 突起電極
１３Ａ Ａｕボールバンプ
１３Ｂ Ｃｕボールバンプ
１３Ｃ Ａｕメッキバンプ
１３Ｄ Ｃｕメッキバンプ
１３ａ，１３Ａａ，１３Ｂａ，１３Ｃａ，１３Ｄａ 先端
１３ｂ，１３Ａｂ，１３Ｂｂ，１３Ｃｂ，１３Ｄｂ 側面
２０ 回路基板
２１ 絶縁層
２２ 配線
２２ａ 括れ部
２２ｂ 周辺部
２２ｃ アイランド部
２２ｄ リード部
２３ ビア
２４ 保護膜
２４ａ 開口部
２５ 電極部
２５Ａ Ｃｕ電極部
２５Ｂ Ｎｉメッキ
２５Ｃ Ａｕメッキ
２５ａ，２５Ａａ，２５Ｃａ 第１領域
２５ｂ，２５Ａｂ，２５Ｃｂ 第２領域
３０ アンダーフィル
４０ モールド樹脂
５０ 導電部
５０ａ 導電材
５０Ａ 半田
５１，５２，１０１，１０２，２０１ 化合物
１００ 中間層
１０３，２０３ クラック
Ｗ１，Ｗ２ 幅
【技術分野】
【０００１】
本発明は、半導体素子を含む半導体装置及びその製造方法、並びに半導体装置に用いられる回路基板及びその製造方法に関する。
【背景技術】
【０００２】
半導体素子と回路基板との接続形態の１つに、半導体素子と回路基板の電極同士を、突起電極（バンプ）を介して電気的に接続する、フリップチップ接続がある。
フリップチップ接続では、例えば、半導体素子の電極に接続された突起電極を、スズ（Ｓｎ）や半田等を含む中間層を介して、回路基板の電極に接続する。また、半導体素子の突起電極を熱圧着等によって回路基板の電極に接合する方法や、突起電極との間で成分の拡散性が異なる複数種の材料を用いて形成した回路基板の電極に、突起電極を熱圧着等によって接合する方法も知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−０４３３６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
フリップチップ接続では、半導体素子と回路基板の接続部における突起電極と中間層との接合界面、中間層と電極との接合界面、或いは突起電極と電極との接合界面に、それらの材料の組み合わせや接合条件により、化合物が形成される場合がある。このような化合物の形成された接合界面を含む接続部に、熱ストレス等によって応力が発生すると、接合界面を起点とするクラックや接合界面の剥離等が発生し、半導体素子と回路基板の間に接続不良が発生してしまう場合がある。
【課題を解決するための手段】
【０００５】
本発明の一観点によれば、電極部を有する回路基板と、前記電極部と対向する突起電極を有し、前記突起電極の先端が前記電極部の第１領域に接合された半導体素子と、前記電極部の前記第１領域周辺の第２領域と前記突起電極の側面とに接合された導電部と、を含む半導体装置が提供される。
【発明の効果】
【０００６】
開示の半導体装置によれば、回路基板と半導体素子の間の接続信頼性を向上させることが可能になる。
【図面の簡単な説明】
【０００７】
【図１】第１の実施の形態に係る半導体装置の一例の断面模式図である。
【図２】第１の実施の形態に係る半導体素子と回路基板の接続部の要部断面模式図である。
【図３】半導体素子と回路基板の接合例の説明図である。
【図４】第１の組み合わせ例を示す図である。
【図５】第２の組み合わせ例を示す図である。
【図６】第３の組み合わせ例を示す図である。
【図７】第４の組み合わせ例を示す図である。
【図８】第１の実施の形態に係る配線パターン形成工程の一例の説明図である。
【図９】第１の実施の形態に係る保護膜形成工程の一例の説明図である。
【図１０】第１の実施の形態に係る導電材形成工程の一例の説明図である。
【図１１】第１の実施の形態に係るリフロー処理工程の一例の説明図である。
【図１２】第１の実施の形態に係る導電材選択的除去工程の一例の説明図である。
【図１３】第１の実施の形態に係るフリップチップ接続第１工程の一例の説明図である。
【図１４】第１の実施の形態に係るフリップチップ接続第２工程の一例の説明図である。
【図１５】第２の実施の形態に係る半導体装置の一例の断面模式図である。
【図１６】第２の実施の形態に係る半導体素子と回路基板の接続部の要部断面模式図である。
【図１７】第２の実施の形態に係る配線パターン形成工程の一例の説明図である。
【図１８】第２の実施の形態に係る保護膜形成工程の一例の説明図である。
【図１９】第２の実施の形態に係る導電材形成工程の一例の説明図である。
【図２０】第２の実施の形態に係るリフロー処理工程の一例の説明図である。
【図２１】第２の実施の形態に係るフリップチップ接続第１工程の一例の説明図である。
【図２２】第２の実施の形態に係るフリップチップ接続第２工程の一例の説明図である。
【発明を実施するための形態】
【０００８】
まず、第１の実施の形態について説明する。
図１は第１の実施の形態に係る半導体装置の一例の断面模式図である。
図１に示す半導体装置１は、フリップチップ接続により電気的に接続された半導体素子１０と回路基板２０を含んでいる。半導体素子１０と回路基板２０の間には、アンダーフィル３０が充填され、回路基板２０の半導体素子１０搭載面側は、モールド樹脂４０によって封止されている。
【０００９】
この半導体装置１において、半導体素子１０は、その一方の面（回路基板２０と対向する面）に、電極１１を有している。電極１１には、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）等の導電性材料を用いることができる。
【００１０】
半導体素子１０の内部には、ここでは図示を省略するが、トランジスタ、抵抗、容量等の素子、及びそのような素子に電気的に接続された配線及びビアが含まれており、電極１１は、そのような配線及びビアに電気的に接続されている。電極１１は、その一部又は全部が保護膜１２から露出するように、形成されている。保護膜１２には、例えば、シリコン酸化膜、シリコン窒化膜等の無機系絶縁材料を用いることができる。
【００１１】
このような半導体素子１０の電極１１には、突起電極１３が接続されている。図１には、突起電極１３の一例として、スタッドバンプ（ボールバンプ）を例示している。
突起電極１３には、金（Ａｕ）又はＣｕを用いることができる。例えば、突起電極１３には、その全体をＡｕ又はＣｕによって形成したもののほか、導電性を有する突起状の電極表面にＡｕ又はＣｕの表面処理を施したものを用いることができる。
【００１２】
回路基板２０は、絶縁層２１、配線２２、ビア２３、及び保護膜２４を有している。絶縁層２１には、例えば、樹脂等の有機系絶縁材料、シリコン酸化膜等の無機系絶縁材料を用いることができる。配線２２及びビア２３には、例えば、Ｃｕ等の導電性材料を用いることができる。保護膜２４には、例えば、樹脂（ソルダレジスト）等の有機系絶縁材料を用いることができる。
【００１３】
回路基板２０の各配線２２は、それぞれ所定のパターンで形成される。異なる層の配線２２間は、それらの間にある絶縁層２１を貫通するビア２３によって電気的に接続されている。保護膜２４は、この第１の実施の形態では、最外層に形成された配線２２の一部が露出するように、形成されている。回路基板２０の一方の面側（半導体素子１０と対向する面側）において、この保護膜２４から露出する最外層の配線２２の一部が、電極部２５として用いられるようになっている。
【００１４】
尚、電極部２５には、その表面に、例えばニッケル（Ｎｉ）とＡｕを順に積層した表面処理層を形成することもできる。
このような回路基板２０の電極部２５と、上記した半導体素子１０の電極１１及び突起電極１３とは、互いに対応する位置に形成されている。半導体素子１０は、回路基板２０の上方に、対応する突起電極１３と電極部２５との位置合わせを行って配置され、突起電極１３を介して回路基板２０に電気的に接続される。
【００１５】
図２は第１の実施の形態に係る半導体素子と回路基板の接続部の要部断面模式図であって、（Ａ）は接続部の一例を示す図、（Ｂ）は接続部の別例を示す図である。尚、図２（Ａ），（Ｂ）は、図１のＸ部に相当する部分の断面模式図である（アンダーフィル３０は図示を省略）。
【００１６】
上記図１及びこの図２（Ａ），（Ｂ）に示すように、半導体素子１０は、その突起電極１３の先端１３ａが、回路基板２０の電極部２５における一部（中央部）の領域（第１領域）２５ａに接合されている。突起電極１３の先端１３ａと、電極部２５の第１領域２５ａとは、突起電極１３及び第１領域２５ａをいずれも固相状態のまま拡散接合する、固相拡散接合によって接合されている。
【００１７】
また、上記図１及びこの図２（Ａ），（Ｂ）に示すように、電極部２５の第１領域２５ａ周辺（外側）の領域（第２領域）２５ｂ、及び突起電極１３の側面１３ｂには、導電部５０が接合されている。導電部５０には、例えば、Ｓｎ、Ｓｎを含む半田、又は金属フィラーと樹脂からなる導電性ペーストを用いることができる。第２領域２５ｂと導電部５０、及び突起電極１３の側面１３ｂと導電部５０は、まずその導電部５０となる固相状態の導電材（半田等）を一度液相状態にし、それを再び固相状態にすることで拡散接合する、液相拡散接合によって接合されている。或いは、導電部５０に導電性ペーストを用いる場合、第２領域２５ｂと導電部５０、及び突起電極１３の側面１３ｂと導電部５０は、導電性ペーストに含まれる樹脂を介して密着されると共に金属フィラーによる接触接合によって接合されている。
【００１８】
液相拡散接合の場合、突起電極１３の側面１３ｂと導電部５０との接合界面、及び電極部２５の第２領域２５ｂと導電部５０との接合界面には、それらの材質や接合条件により、図２（Ｂ）に示したように化合物５１，５２が形成され得る。
【００１９】
例えば、上記のように、突起電極１３の全体又は表面にＡｕを用い、導電部５０にＳｎ又はＳｎを含む半田を用いた場合には、化合物５１として、ＡｕＳｎ4，ＡｕＳｎ2，ＡｕＳｎといったＡｕxＳｎyの金属間化合物が形成され得る。また、突起電極１３の全体又は表面にＣｕを用い、導電部５０にＳｎ又はＳｎを含む半田を用いた場合には、化合物５１として、Ｃｕ3Ｓｎ，Ｃｕ6Ｓｎ5といったＣｕxＳｎyの金属間化合物が形成され得る。一方、電極部２５にＣｕを用い、導電部５０にＳｎを含む半田を用いた場合には、化合物５２として、上記のようなＣｕxＳｎyの金属間化合物が形成され得る。また、電極部２５の表面にＡｕを用い、導電部５０にＳｎを含む半田を用いた場合には、化合物５２として、上記のようなＡｕxＳｎyの金属間化合物が形成され得る。
【００２０】
尚、導電部５０（導電材）に、電極１１、突起電極１３及び電極部２５の材料よりも低融点の材料を用いると、その導電材が液相状態となったときも、電極１１、突起電極１３及び電極部２５は固相状態に維持される。そのため、電極部２５の第１領域２５ａと突起電極１３の先端１３ａとを固相拡散接合によって接合し、導電部５０と電極部２５の第２領域２５ｂ及び突起電極１３の側面１３ｂとを液相拡散接合によって接合することができる。
【００２１】
以上説明したように、上記の半導体装置１では、半導体素子１０と回路基板２０の接続部において、突起電極１３の先端１３ａが電極部２５の第１領域２５ａに接合され、その周辺の第２領域２５ｂと突起電極１３の側面１３ｂとに導電部５０が接合される。これにより、突起電極１３の先端１３ａと第１領域２５ａとの接合を、導電部５０によって補強し、半導体素子１０と回路基板２０との間の接続信頼性を確保することができる。
【００２２】
ここで、接合する突起電極１３と第１領域２５ａ（配線２２又はその表面処理層）には、接合時に原子相互拡散が起き難い若しくは起きない材料、又は起きても脆弱な化合物を形成しない材料を用いることが望ましい。それにより、接合界面に形成される化合物が起点となって生じるようなクラックを、効果的に抑えることができる。例えば、突起電極１３にＡｕやＣｕを用い、第１領域２５ａにＣｕやＮｉ／Ａｕを用いた場合には、そのようなクラックの発生を効果的に抑えることができる。
【００２３】
また、導電部５０は、半導体素子１０と回路基板２０の間の導通に寄与すると共に、突起電極１３の先端１３ａと第１領域２５ａとの接合を補強してそれらの接合界面の剥離抑制に寄与する。更に、この導電部５０により、熱ストレス等によって半導体素子１０と回路基板２０の接続部に発生する応力を緩和し、突起電極１３の先端１３ａと第１領域２５ａとの接合界面の剥離を効果的に抑えることができる。例えば、突起電極１３にＡｕやＣｕを用い、第１領域２５ａにＣｕやＮｉ／Ａｕを用い、更に導電部５０にＳｎ又はＳｎを含む半田を用いた場合には、その導電部５０により、突起電極１３と第１領域２５ａとの接合界面の剥離を効果的に抑えることができる。
【００２４】
そこで比較のため、半導体素子１０と回路基板２０の接続部の別例について説明する。
図３は半導体素子と回路基板の接合例の説明図であって、（Ａ）は液相拡散接合による接合例を示す図、（Ｂ）は固相拡散接合による接合例を示す図である。
【００２５】
図３（Ａ）には、半導体素子１０の突起電極１３と、回路基板２０の電極部２５とが、中間層１００を介して電気的に接続されている場合を例示している。このような接続部は、液相拡散接合によって得ることができる。即ち、中間層１００を溶融し、そのような溶融（液相）状態を経て、中間層１００と突起電極１３、及び中間層１００と電極部２５を接合する。
【００２６】
このとき、例えば、突起電極１３にＡｕを用い、中間層１００にＳｎを含む半田を用いている場合には、それらの接合界面に、ＡｕxＳｎyの化合物１０１が形成される。また、突起電極１３にＣｕを用いている場合には、中間層１００との接合界面に、ＣｕxＳｎyの化合物１０１が形成される。一方、電極部２５にＣｕを用い、中間層１００にＳｎを含む半田を用いている場合には、それらの接合界面に、ＣｕxＳｎyの化合物１０２が形成される。
【００２７】
このような化合物１０１，１０２を含む半導体素子１０と回路基板２０の接続部に、熱ストレス等によって応力が発生すると、化合物１０１，１０２を起点にクラック１０３が発生してしまう場合がある。また、このように中間層１００にＳｎを含む半田を用いている場合には、電極１１及び突起電極１３の微細化・狭ピッチ化によって接続部に流れる電流の電流密度が増大すると、Ｓｎ原子のエレクトロマイグレーションが発生しやすくなる。その結果、中間層１００内にＳｎ密度の低下した部分が生じ、そのような部分で抵抗増加や断線等が発生してしまう場合がある。
【００２８】
また、図３（Ｂ）には、半導体素子１０の突起電極１３と、回路基板２０の電極部２５とが、固相拡散接合によって接合されている場合を例示している。このような接続部は、突起電極１３を電極部２５に密着させ、加熱及び加圧を行うことで得ることができる。
【００２９】
このとき、突起電極１３と電極部２５（全体或いは一部）の材料によっては、それらの接合界面（全体或いは一部）に脆弱な化合物２０１が形成され、その結果、熱ストレス等による応力によってクラック２０３が発生してしまう場合がある。一方、突起電極１３と電極部２５の材料を適当に選択すれば、それらの接合界面における化合物２０１の形成を抑えることもできる。しかし、このような接続部の構造のみでは、熱ストレス等による応力が発生した場合、その応力を十分に緩和することができず、接合界面の剥離が生じてしまう場合がある。
【００３０】
図３（Ａ），（Ｂ）において、突起電極１３及び電極部２５のサイズが比較的大きい場合には、クラック１０３，２０３や断線の発生を抑え、半導体素子１０と回路基板２０との一定の接続信頼性を確保することも可能である。しかし、半導体素子１０、回路基板２０の小型化が進み、電極１１、突起電極１３及び電極部２５の微細化・狭ピッチ化が進むと、クラック１０３，２０３や断線により、半導体素子１０と回路基板２０との接続不良が発生し易くなる。
【００３１】
これに対し、上記半導体装置１の半導体素子１０と回路基板２０の接続部では、突起電極１３の先端１３ａと電極部２５の第１領域２５ａとの接合を、電極部２５の第２領域２５ｂと突起電極１３の側面１３ｂとに接合した導電部５０によって補強している。
【００３２】
このとき、突起電極１３の先端１３ａと第１領域２５ａとの接合界面において脆弱な化合物の形成を抑えるようにすれば、それらの接合界面におけるクラックの発生や、それらの接合界面の剥離を、効果的に抑えることができる。
【００３３】
また、導電部５０を設けることにより、突起電極１３の先端１３ａと第１領域２５ａとの接合界面に化合物が形成されるような場合にも、それらの接合強度を確保し、接合界面の剥離を効果的に抑えることができる。更に、熱ストレス等で発生する応力を、この導電部５０によって緩和することができ、突起電極１３の先端１３ａと第１領域２５ａとの接合界面の剥離を効果的に抑えることができる。
【００３４】
また、突起電極１３の先端１３ａと第１領域２５ａとの接合界面に、ＳｎやＳｎを含む半田を含めないようにすることで、Ｓｎのエレクトロマイグレーション、及びそれによる断線を効果的に抑え、電流経路を確保することができる。
【００３５】
上記半導体装置１によれば、半導体素子１０と回路基板２０の接続部のサイズが比較的大きい場合のほか、接続部が微細化・狭ピッチ化された場合であっても、半導体素子１０と回路基板２０の間の接続信頼性を向上させることが可能になる。
【００３６】
尚、半導体素子１０の突起電極１３と回路基板２０の電極部２５の具体的な組み合わせの例としては、次の図４乃至図７に示すようなものが挙げられる。
図４は第１の組み合わせ例を示す図、図５は第２の組み合わせ例を示す図、図６は第３の組み合わせ例を示す図、図７は第４の組み合わせ例を示す図である。尚、図４乃至図７において、（Ａ）は突起電極にＡｕを用いた場合の要部断面模式図、（Ｂ）は突起電極にＣｕを用いた場合の要部断面模式図である。
【００３７】
図４（Ａ）には、回路基板２０にＣｕ電極部２５Ａ（保護膜２４から露出する配線２２の一部）が設けられており、半導体素子１０の電極１１にＡｕボールバンプ１３Ａが接続されている場合を例示している。Ａｕボールバンプ１３Ａの先端１３ＡａがＣｕ電極部２５Ａの第１領域２５Ａａに接合され、その周辺の第２領域２５Ａｂ及びＡｕボールバンプ１３Ａの側面１３Ａｂに半田５０Ａが接合されている。
【００３８】
一方、図４（Ｂ）には、図４（Ａ）のＡｕボールバンプ１３Ａに替えて、Ｃｕボールバンプ１３Ｂを用いた場合を例示している。Ｃｕボールバンプ１３Ｂの先端１３ＢａがＣｕ電極部２５Ａの第１領域２５Ａａに接合され、その周辺の第２領域２５Ａｂ及びＣｕボールバンプ１３Ｂの側面１３Ｂｂに半田５０Ａが接合されている。
【００３９】
尚、Ａｕボールバンプ１３Ａ及びＣｕボールバンプ１３Ｂは、例えば、ワイヤの先端部を溶融し、それを電極１１に接着した後、そのワイヤを引きちぎることで、形成することができる。
【００４０】
図４（Ａ），（Ｂ）に示した構成によれば、Ａｕボールバンプ１３Ａ又はＣｕボールバンプ１３Ｂと、第１領域２５Ａａとの接合強度を確保することができ、更に、半田５０Ａにより、それらの接合界面の剥離を抑制することができる。
【００４１】
また、図５（Ａ）には、回路基板２０にＣｕ電極部２５Ａが設けられており、半導体素子１０の電極１１に柱状のＡｕメッキバンプ１３Ｃが接続されている場合を例示している。Ａｕメッキバンプ１３Ｃの先端１３ＣａがＣｕ電極部２５Ａの第１領域２５Ａａに接合され、その周辺の第２領域２５Ａｂ及びＡｕメッキバンプ１３Ｃの側面１３Ｃｂに半田５０Ａが接合されている。
【００４２】
一方、図５（Ｂ）には、図５（Ａ）のＡｕメッキバンプ１３Ｃに替えて、Ｃｕメッキバンプ１３Ｄを用いた場合を例示している。Ｃｕメッキバンプ１３Ｄの先端１３ＤａがＣｕ電極部２５Ａの第１領域２５Ａａに接合され、その周辺の第２領域２５Ａｂ及びＣｕメッキバンプ１３Ｄの側面１３Ｄｂに半田５０Ａが接合されている。
【００４３】
尚、Ａｕメッキバンプ１３Ｃ及びＣｕメッキバンプ１３Ｄは、例えば、半導体素子１０の電極１１の形成面側に、電極１１に通じる開口部を有するマスクを形成し、その状態からメッキ処理を行い、その後マスクを除去することによって形成することができる。
【００４４】
図５（Ａ），（Ｂ）に示した構成によっても、上記同様の効果を得ることができる。
また、図６（Ａ）には、回路基板２０に、Ｃｕ電極部２５Ａの表面にＮｉメッキ２５Ｂ及びＡｕメッキ２５Ｃが施された電極部が設けられており、半導体素子１０の電極１１にＡｕボールバンプ１３Ａが接続されている場合を例示している。Ａｕボールバンプ１３Ａの先端１３ＡａがＡｕメッキ２５Ｃの第１領域２５Ｃａに接合され、その周辺の第２領域２５Ｃｂ及びＡｕボールバンプ１３Ａの側面１３Ａｂに半田５０Ａが接合されている。
【００４５】
一方、図６（Ｂ）には、図６（Ａ）のＡｕボールバンプ１３Ａに替えて、Ｃｕボールバンプ１３Ｂを用いた場合を例示している。Ｃｕボールバンプ１３Ｂの先端１３ＢａがＡｕメッキ２５Ｃの第１領域２５Ｃａに接合され、その周辺の第２領域２５Ｃｂ及びＣｕボールバンプ１３Ｂの側面１３Ｂｂに半田５０Ａが接合されている。
【００４６】
図６（Ａ），（Ｂ）に示した構成によっても、上記同様の効果を得ることができる。
また、図７（Ａ）には、回路基板２０に、Ｃｕ電極部２５Ａの表面にＮｉメッキ２５Ｂ及びＡｕメッキ２５Ｃが施された電極部が設けられており、半導体素子１０の電極１１に柱状のＡｕメッキバンプ１３Ｃが接続されている場合を例示している。Ａｕメッキバンプ１３Ｃの先端１３ＣａがＡｕメッキ２５Ｃの第１領域２５Ｃａに接合され、その外側の第２領域２５Ｃｂ及びＡｕメッキバンプ１３Ｃの側面１３Ｃｂに半田５０Ａが接合されている。
【００４７】
一方、図７（Ｂ）には、図７（Ａ）のＡｕメッキバンプ１３Ｃに替えて、Ｃｕメッキバンプ１３Ｄを用いた場合を例示している。Ｃｕメッキバンプ１３Ｄの先端１３ＤａがＡｕメッキ２５Ｃの第１領域２５Ｃａに接合され、その周辺の第２領域２５Ｃｂ及びＣｕメッキバンプ１３Ｄの側面１３Ｄｂに半田５０Ａが接合されている。
【００４８】
図７（Ａ），（Ｂ）に示した構成によっても、上記同様の効果を得ることができる。
尚、上記の図４乃至図７に例示したような組み合わせのほか、例えば、上記図１及び図２に示した突起電極１３と電極部２５（全部又は表面）について、双方にＳｎ又はＳｎを含む材料を用いることもできる。その場合、導電部５０には、突起電極１３及び電極部２５よりも、低融点の材料を用いる。このようにすると、電極部２５の第１領域２５ａと突起電極１３の先端１３ａとを固相拡散接合によって接合すると共に、導電部５０と電極部２５の第２領域２５ｂ及び突起電極１３の側面１３ｂとを液相拡散接合によって接合することができる。
【００４９】
続いて、第１の実施の形態に係る半導体装置１の形成方法の一例について説明する。
図８は第１の実施の形態に係る配線パターン形成工程の一例の説明図であって、（Ａ）は要部平面模式図、（Ｂ）は（Ａ）のＬ８−Ｌ８断面模式図である。
【００５０】
ここでは、半導体素子１０については、その形成が終了しているものとする。また、回路基板２０については、最外層の配線２２の形成前まで終了しているものとし、以下では、回路基板２０の最外層の配線２２を形成する工程以後の工程について説明する。
【００５１】
回路基板２０の最外層の配線２２として、この図８（Ａ）に示すような、一部に括れた部分（括れ部）２２ａを有する平面形状の配線２２を形成する。ここでは一例として、絶縁層２１上に、括れ部２２ａを有する３本の配線２２が並設されている部分を図示している。また、ここでは一例として、配線２２にＣｕを用いる。括れ部２２ａは、例えば、その幅Ｗ１を２０μｍとする。また、括れ部２２ａの周辺部２２ｂの幅Ｗ２は、例えば、４０μｍとする。
【００５２】
最外層の配線２２の括れ部２２ａは、後に半導体素子１０の突起電極１３の先端１３ａを接合する位置に形成する。即ち、括れ部２２ａは、上記及び後述する電極部２５の第１領域２５ａに相当する位置に形成する。
【００５３】
図９は第１の実施の形態に係る保護膜形成工程の一例の説明図であって、（Ａ）は要部平面模式図、（Ｂ）は（Ａ）のＬ９−Ｌ９断面模式図である。
配線２２の形成後は、回路基板２０の表面に保護膜２４を形成する。ここでは一例として、保護膜２４にソルダレジストを用いる。
【００５４】
保護膜２４の形成では、まず、回路基板２０の表面に保護膜２４を形成した後、括れ部２２ａとその周辺部２２ｂを含む領域に通じる開口部２４ａを形成する。開口部２４ａは、例えば、フォトリソグラフィ技術及びエッチング技術を利用して、形成することができる。
【００５５】
この保護膜２４の開口部２４ａから露出する配線２２の部分が電極部２５となる。即ち、開口部２４ａから露出する配線２２の括れ部２２ａとその周辺部２２ｂは、それぞれ電極部２５の第１領域２５ａとその周辺の第２領域２５ｂとなる。
【００５６】
図１０は第１の実施の形態に係る導電材形成工程の一例の説明図であって、（Ａ）は要部平面模式図、（Ｂ）は（Ａ）のＬ１０−Ｌ１０断面模式図である。
保護膜２４の形成後は、その開口部２４ａから露出する電極部２５（配線２２）の第１領域２５ａ及び第２領域２５ｂ（括れ部２２ａ及び周辺部２２ｂ）の表面に、導電材５０ａを形成する。ここでは一例として、導電材５０ａにＳｎ（純Ｓｎ）を用いる。
【００５７】
導電材５０ａは、例えば、保護膜２４及びその開口部２４ａを形成した後の回路基板２０を、導電材５０ａの成分を含むメッキ液に浸漬し、電極部２５に通電してその表面に導電材５０ａをメッキする電解メッキ法を用いて、形成することができる。
【００５８】
また、導電材５０ａは、電極部２５への通電を伴わない無電解メッキ法を用いて、形成することもできる。更にまた、導電材５０ａは、電極部２５の形状に相当する開口部を設けたマスクを利用し、ペースト状の導電材５０ａを電極部２５上に印刷する印刷法を用いて、形成することもできる。
【００５９】
図１１は第１の実施の形態に係るリフロー処理工程の一例の説明図であって、（Ａ）は要部平面模式図、（Ｂ）は（Ａ）のＬ１１−Ｌ１１断面模式図である。
導電材５０ａの形成後は、その表面にフラックスを塗布し（図示せず）、リフロー処理を行って導電材５０ａを溶融させる。リフロー処理の温度、雰囲気は、用いる導電材５０ａの材質を基に設定すればよい。
【００６０】
このリフロー処理によって溶融した導電材５０ａは、その表面張力により、電極部２５のうち、面積の大きい第２領域２５ｂに集まるようになる。その結果、面積の小さい第１領域２５ａの導電材５０ａが減り、その膜厚が薄くなる。また、リフロー処理前の導電材５０ａにボイドが含まれている場合には、このリフロー処理により、そのようなボイドが除去されるようになる。
【００６１】
図１２は第１の実施の形態に係る導電材選択的除去工程の一例の説明図であって、（Ａ）は要部平面模式図、（Ｂ）は（Ａ）のＬ１２−Ｌ１２断面模式図である。
リフロー処理を行った後は、電極部２５の第１領域２５ａに薄く残っている導電材５０ａを選択的に除去する。この導電材５０ａの選択的除去には、ウェットエッチング、ドライエッチング、レーザトリミング等の方法を用いることができる。
【００６２】
例えば、ウェットエッチングの場合には、まずフラックス洗浄を行った後、回路基板２０を所定のエッチング液に浸漬する。電極部２５の第１領域２５ａに残る導電材５０ａは、第２領域２５ｂに集まっている導電材５０ａに比べて薄く、このようにエッチング液に浸漬することで、第２領域２５ｂに導電材５０ａを残しつつ、第１領域２５ａの導電材５０ａを除去することができる。ドライエッチングの場合には、回路基板２０の全面に対し、又は電極部２５の第１領域２５ａの導電材５０ａに対し、エッチングを行うことで、第１領域２５ａの導電材５０ａを選択的に除去する。レーザトリミングの場合には、電極部２５の第１領域２５ａの導電材５０ａにレーザを照射し、その導電材５０ａを選択的に除去する。
【００６３】
このように、第１領域２５ａの導電材５０ａを選択的に除去することで、電極部２５の第１領域２５ａには導電材５０ａがなく、その周辺の第２領域２５ｂに導電材５０ａが選択的に形成された回路基板２０を得ることができる。このような回路基板２０に半導体素子１０をフリップチップ接続する。
【００６４】
図１３は第１の実施の形態に係るフリップチップ接続第１工程の一例の説明図であって、（Ａ）は要部平面模式図、（Ｂ）は（Ａ）のＬ１３−Ｌ１３断面模式図である。
半導体素子１０の電極１１には、突起電極１３が接続されている。ここでは一例として、突起電極１３にＡｕボールバンプを用いている。
【００６５】
このような半導体素子１０を、上記のようにして形成した回路基板２０にフリップチップ接続する場合には、まず、その突起電極１３の配設面を回路基板２０の電極部２５の配設面に対向させ、対応する突起電極１３と電極部２５の位置合わせを行う。半導体素子１０は、その突起電極１３の先端１３ａの位置と、電極部２５の導電材５０ａが形成されていない第１領域２５ａの位置を合わせて配置する。このような半導体素子１０の配置には、例えば、フリップチップボンダーを用いることができる。
【００６６】
そして、突起電極１３の先端１３ａを電極部２５の第１領域２５ａに接触させた状態で、導電材５０ａの融点未満の温度での加熱、更に加圧（押圧）を行い、突起電極１３の先端１３ａと第１領域２５ａとを、固相拡散接合によって接合する。このときの接合条件は、例えば、加熱温度２００℃、１個の突起電極１３当たりの荷重１５ｇｆ、加熱・加圧時間１５秒とすることができる。
【００６７】
図１４は第１の実施の形態に係るフリップチップ接続第２工程の一例の説明図であって、（Ａ）は要部平面模式図、（Ｂ）は（Ａ）のＬ１４−Ｌ１４断面模式図である。
突起電極１３の先端１３ａと第１領域２５ａとの固相拡散接合による接合後、今度は導電材５０ａの融点以上の温度での加熱を行いながら、加圧（押圧）を行う。このときの接合条件は、例えば、加熱温度２４５℃、１個の突起電極１３当たりの荷重１０ｇｆ、加熱・加圧時間５秒とすることができる。
【００６８】
この加熱及び加圧により、突起電極１３の先端１３ａと第１領域２５ａとの固相拡散接合が更に進展する。また、加圧が行われているため、突起電極１３の先端１３ａと第１領域２５ａとの間への、溶融した導電材５０ａの浸入を防ぐことができる。
【００６９】
一方、加熱により溶融した導電材５０ａは、突起電極１３の側面１３ｂ、及び第１領域２５ａ周辺の第２領域２５ｂに濡れ広がる。尚、その際、溶融した導電材５０ａは、突起電極１３の側面１３ｂを全周にわたって被覆するように濡れ広がる場合があるほか、突起電極１３の側面１３ｂのうち、第２領域２５ｂ側に面した一部の側面１３ｂのみを被覆するように濡れ広がる場合もある。
【００７０】
溶融して濡れ広がった導電材５０ａは、その後冷却されて凝固される。それにより、突起電極１３の側面１３ｂ、及び第１領域２５ａ周辺の第２領域２５ｂに液相拡散接合によって接合された導電部５０が形成される。
【００７１】
以上の工程により、突起電極１３の先端１３ａが電極部２５の第１領域２５ａに固相拡散接合によって接合され、導電部５０が第１領域２５ａ周辺の第２領域２５ｂ及び突起電極１３の側面１３ｂに液相拡散接合によって接合された状態を得ることができる。
【００７２】
このようにして半導体素子１０と回路基板２０とをフリップチップ接続した後は、半導体素子１０と回路基板２０の間隙にアンダーフィル３０を充填し、更に回路基板２０の半導体素子１０搭載面側をモールド樹脂４０で封止する。これにより、上記図１に示したような半導体装置１を得ることができる。
【００７３】
尚、電極部２５の表面にＮｉ／Ａｕ表面処理層（Ｎｉメッキ及びＡｕメッキ）を施す場合には、図９に示した保護膜２４及びその開口部２４ａの形成後、図１０に示した導電材５０ａの形成前に、Ｎｉ／Ａｕ表面処理層の形成を行うようにすればよい。
【００７４】
また、上記形成方法の例では、図１１に示したリフロー処理後、図１２に示したような導電材５０ａの選択的除去を行うようにしたが、リフロー処理で導電材５０ａを選択的に第２領域２５ｂに形成可能であれば、導電材５０ａの選択的除去工程は省略してもよい。その場合は、図１１に示したリフロー処理後に、図１３及び図１４に示したようにしてフリップチップ接続を行うようにすればよい。
【００７５】
次に、第２の実施の形態について説明する。
図１５は第２の実施の形態に係る半導体装置の一例の断面模式図である。
第２の実施の形態に係る半導体装置１ａは、保護膜２４から露出する電極部２５が、突起電極１３の先端１３ａが接合される第１領域２５ａと、その第１領域２５ａと電気的に分離された第２領域２５ｂとを有している。この半導体装置１ａの電極部２５の第１領域２５ａは、第２領域２５ｂと絶縁層２１で絶縁されて島（アイランド）状に形成されており、ビア２３を介して下層の配線２２に電気的に接続されている。
【００７６】
図１６は第２の実施の形態に係る半導体素子と回路基板の接続部の要部断面模式図であって、（Ａ）は接続部の一例を示す図、（Ｂ）は接続部の別例を示す図である。尚、図１６（Ａ），（Ｂ）は、図１５のＹ部に相当する部分の断面模式図である。
【００７７】
この半導体装置１ａでは、図１６（Ａ），（Ｂ）に示すように、突起電極１３の先端１３ａが、電極部２５のアイランド状の第１領域２５ａに固相拡散接合によって接合されている。第１領域２５ａの周辺に絶縁層２１を挟んで設けられた第２領域２５ｂ、及び突起電極１３の側面１３ｂには、導電部５０が液相拡散接合によって接合されている。突起電極１３の側面１３ｂと導電部５０との接合界面、及び電極部２５の第２領域２５ｂと導電部５０との接合界面には、それらの材質や接合条件により、図１６（Ｂ）に示したように、化合物５１，５２が形成され得る。
【００７８】
尚、この第２の実施の形態に係る半導体装置１ａでは、上記第１の実施の形態に係る半導体装置１に関して述べたのと同様の材料を用いて、突起電極１３、電極部２５（第１領域２５ａ及び第２領域２５ｂ）、導電部５０を形成することができる。例えば、この第２の実施の形態に係る半導体装置１ａにおいても、上記の図４乃至図７等に例示したような組み合わせを適用することができる。
【００７９】
この第２の実施の形態に係る半導体装置１ａによっても、突起電極１３の先端１３ａと電極部２５の第１領域２５ａとの接合を、突起電極１３の側面１３ｂ、及び電極部２５の第２領域２５ｂに接合した導電部５０によって補強することができる。
【００８０】
続いて、第２の実施の形態に係る半導体装置１ａの形成方法の一例について説明する。
図１７は第２の実施の形態に係る配線パターン形成工程の一例の説明図であって、（Ａ）は要部平面模式図、（Ｂ）は（Ａ）のＬ１７−Ｌ１７断面模式図である。
【００８１】
回路基板２０には、この図１７（Ａ）に示すように、アイランド状の部分（アイランド部）２２ｃ、及びアイランド部２２ｃを挟む一対のリード部２２ｄを形成する。アイランド部２２ｃとリード部２２ｄとは、絶縁層２１によって電気的に分離し、アイランド部２２ｃは、下層の配線２２に接続されたビア２３上に形成する。ここでは一例として、アイランド部２２ｃとそれを挟む一対のリード部２２ｄが３組並設されている部分を図示している。また、ここでは一例として、アイランド部２２ｃ及びリード部２２ｄにＣｕを用いる。
【００８２】
アイランド部２２ｃは、後に半導体素子１０の突起電極１３の先端１３ａを接合する位置、即ち上記及び後述する電極部２５の第１領域２５ａに相当する位置に形成する。
図１８は第２の実施の形態に係る保護膜形成工程の一例の説明図であって、（Ａ）は要部平面模式図、（Ｂ）は（Ａ）のＬ１８−Ｌ１８断面模式図である。
【００８３】
アイランド部２２ｃ及びリード部２２ｄの形成後は、回路基板２０の表面に保護膜２４を形成する。ここでは一例として、保護膜２４にソルダレジストを用いる。
保護膜２４の形成では、まず、回路基板２０の表面に保護膜２４を形成した後、例えばフォトリソグラフィ技術及びエッチング技術を利用して、アイランド部２２ｃとリード部２２ｄの一部とを含む領域に通じる開口部２４ａを形成する。
【００８４】
この保護膜２４の開口部２４ａから露出するアイランド部２２ｃとリード部２２ｄの一部とが電極部２５となる。即ち、開口部２４ａから露出するアイランド部２２ｃとリード部２２ｄの一部とは、それぞれ電極部２５の第１領域２５ａとその周辺の第２領域２５ｂとなる。
【００８５】
図１９は第２の実施の形態に係る導電材形成工程の一例の説明図であって、（Ａ）は要部平面模式図、（Ｂ）は（Ａ）のＬ１９−Ｌ１９断面模式図である。
開口部２４ａを有する保護膜２４の形成後は、開口部２４ａから露出する電極部２５の第２領域２５ｂ（リード部２２ｄの一部）に選択的に、導電材５０ａを形成する。ここでは一例として、導電材５０ａにＳｎ（純Ｓｎ）を用いる。
【００８６】
導電材５０ａは、電解メッキ法を用いて形成する。即ち、保護膜２４形成後の回路基板２０を、導電材５０ａの成分を含むメッキ液に浸漬し、リード部２２ｄに通電することで、保護膜２４から露出する電極部２５の第２領域２５ｂ（リード部２２ｄの一部）に導電材５０ａを形成する。この電解メッキ時には、電極部２５の第１領域２５ａ（アイランド部２２ｃ）がリード部２２ｄと電気的に分離されているため、保護膜２４から露出する電極部２５の第２領域２５ｂに選択的に導電材５０ａがメッキされる。
【００８７】
図２０は第２の実施の形態に係るリフロー処理工程の一例の説明図であって、（Ａ）は要部平面模式図、（Ｂ）は（Ａ）のＬ２０−Ｌ２０断面模式図である。
電極部２５の第２領域２５ｂに導電材５０ａを形成した後は、リフロー処理を行って導電材５０ａを溶融させる。溶融した導電材５０ａは、第２領域２５ｂに留まり、絶縁層２１を挟んで形成されている第１領域２５ａへの流出は抑えられる。また、このようなリフロー処理を行うことで、リフロー処理前の導電材５０ａに含まれている可能性のあるボイドを除去することができる。
【００８８】
図２１は第２の実施の形態に係るフリップチップ接続第１工程の一例の説明図であって、（Ａ）は要部平面模式図、（Ｂ）は（Ａ）のＬ２１−Ｌ２１断面模式図である。
半導体素子１０の電極１１には、突起電極１３の一例としてＡｕボールバンプが接続されている。
【００８９】
このような半導体素子１０を、上記のようにして形成した回路基板２０にフリップチップ接続する。その場合は、まず、突起電極１３の先端１３ａを電極部２５の第１領域２５ａに接触させた状態で、導電材５０ａの融点未満の温度での加熱、更に加圧（押圧）を行い、突起電極１３の先端１３ａと第１領域２５ａとを、固相拡散接合によって接合する。このときの接合条件は、例えば、加熱温度２００℃、１個の突起電極１３当たりの荷重１５ｇｆ、加熱・加圧時間１５秒とすることができる。
【００９０】
図２２は第２の実施の形態に係るフリップチップ接続第２工程の一例の説明図であって、（Ａ）は要部平面模式図、（Ｂ）は（Ａ）のＬ２２−Ｌ２２断面模式図である。
突起電極１３の先端１３ａと第１領域２５ａとの固相拡散接合による接合後は、導電材５０ａの融点以上の温度での加熱を行いながら、加圧（押圧）を行う。このときの接合条件は、例えば、加熱温度２４５℃、１個の突起電極１３当たりの荷重１０ｇｆ、加熱・加圧時間５秒とすることができる。
【００９１】
この加熱及び加圧により、突起電極１３の先端１３ａと第１領域２５ａとの固相拡散接合が更に進展する。一方、加熱により溶融した導電材５０ａは、突起電極１３の側面１３ｂ、及び第１領域２５ａ周辺の第２領域２５ｂに濡れ広がる。尚、その際、溶融した導電材５０ａは、突起電極１３の側面１３ｂを全周にわたって被覆するように濡れ広がる場合があるほか、突起電極１３の側面１３ｂのうち、第２領域２５ｂ側に面した一部の側面１３ｂのみを被覆するように濡れ広がる場合もある。
【００９２】
溶融して濡れ広がった導電材５０ａは、その後冷却されて凝固される。それにより、突起電極１３の側面１３ｂ、及び第１領域２５ａ周辺の第２領域２５ｂに液相拡散接合によって接合された導電部５０が形成される。
【００９３】
以上の工程により、突起電極１３の先端１３ａが電極部２５の第１領域２５ａに固相拡散接合によって接合され、導電部５０が第１領域２５ａ周辺の第２領域２５ｂ及び突起電極１３の側面１３ｂに液相拡散接合によって接合された状態を得ることができる。
【００９４】
このようにして半導体素子１０と回路基板２０とをフリップチップ接続した後は、半導体素子１０と回路基板２０の間隙にアンダーフィル３０を充填し、更に回路基板２０の半導体素子１０搭載面側をモールド樹脂４０で封止する。これにより、上記図１５に示したような半導体装置１ａを得ることができる。
【００９５】
尚、電極部２５の表面にＮｉ／Ａｕ表面処理層（Ｎｉメッキ及びＡｕメッキ）を施す場合には、図１８に示した保護膜２４及びその開口部２４ａの形成後、図１９に示した導電材５０ａの形成前に、Ｎｉ／Ａｕ表面処理層の形成を行うようにすればよい。
【００９６】
また、上記形成方法の例では、図１９に示した導電材５０ａの形成後、図２０に示したようにリフロー処理を行うようにしたが、導電材５０ａに含まれ得るボイドの影響が無視し得るものであれば、このリフロー処理は省略してもよい。その場合は、図１９に示した導電材５０ａの形成後に、図２１及び図２２に示したようにしてフリップチップ接続を行うようにすればよい。
【００９７】
以上、半導体素子１０と回路基板２０とをフリップチップ接続した半導体装置１，１ａについて説明した。尚、上記の手法は、半導体装置１，１ａを、マザーボード等、更に別の回路基板に接続する場合にも、同様に適用可能である。また、上記の手法を用いて形成したこのような半導体装置１，１ａ等を、他の部品と組み合わせ、それらを内部に含む情報処理装置（パーソナルコンピュータ、サーバコンピュータ等）、携帯情報処理端末（携帯電話等）等の電子装置を製造することが可能である。
【００９８】
以上説明した実施の形態に関し、更に以下の付記を開示する。
（付記１） 電極部を有する回路基板と、
前記電極部と対向する突起電極を有し、前記突起電極の先端が前記電極部の第１領域に接合された半導体素子と、
前記電極部の前記第１領域周辺の第２領域と前記突起電極の側面とに接合された導電部と、
を含むことを特徴とする半導体装置。
【００９９】
（付記２） 前記導電部は、Ｓｎ、Ｓｎを含む半田、又は金属フィラーと樹脂からなる導電性ペーストであることを特徴とする付記１に記載の半導体装置。
（付記３） 前記第１領域と前記第２領域とは、直線状に連続して形成されていることを特徴とする付記１又は２に記載の半導体装置。
【０１００】
（付記４） 前記第１領域の幅が、前記第２領域の幅よりも狭いことを特徴とする付記３に記載の半導体装置。
（付記５） 前記第１領域は、島状に形成され、前記第２領域と電気的に分離されていることを特徴とする付記１又は２に記載の半導体装置。
【０１０１】
（付記６） 前記導電部と前記第２領域との接合界面に、前記導電部の成分と前記電極部の成分とを含む第１化合物が形成され、前記導電部と前記側面との接合界面に、前記導電部の成分と前記突起電極の成分とを含む第２化合物が形成されていることを特徴とする付記１乃至５のいずれかに記載の半導体装置。
【０１０２】
（付記７） 回路基板の電極部の、第１領域と前記第１領域周辺の第２領域のうち、前記第２領域に選択的に導電材を形成する工程と、
突起電極を有する半導体素子を、前記突起電極の先端を前記第１領域に接合する工程と、
前記導電材を用いて前記第２領域と前記突起電極の側面とに接合された導電部を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【０１０３】
（付記８） 前記先端を、前記第１領域に、固相拡散接合によって接合し、前記導電部を、前記第２領域と前記側面とに、液相拡散接合によって接合することを特徴とする付記７に記載に半導体装置の製造方法。
【０１０４】
（付記９） 前記導電部は、前記電極部及び前記突起電極よりも融点が低く、
前記先端を前記第１領域に接合する際には、前記先端を前記第１領域に、前記導電材の融点よりも低温で加熱しながら押圧し、
前記第２領域と前記側面とに接合された前記導電部を形成する際には、前記導電材の融点よりも高温で加熱して前記導電材を溶融した後、前記導電材を凝固することを特徴とする付記７又は８に記載の半導体装置の製造方法。
【０１０５】
（付記１０） 電極部と、
前記電極部の、第１領域と前記第１領域周辺の第２領域のうち、前記第２領域に選択的に形成された導電材と、
を含むことを特徴とする回路基板。
【０１０６】
（付記１１） 電極部を形成する工程と、
前記電極部の、第１領域と前記第１領域周辺の第２領域のうち、前記第２領域に選択的に導電材を形成する工程と、
を含むことを特徴とする回路基板の製造方法。
【符号の説明】
【０１０７】
１，１ａ 半導体装置
１０ 半導体素子
１１ 電極
１２ 保護膜
１３ 突起電極
１３Ａ Ａｕボールバンプ
１３Ｂ Ｃｕボールバンプ
１３Ｃ Ａｕメッキバンプ
１３Ｄ Ｃｕメッキバンプ
１３ａ，１３Ａａ，１３Ｂａ，１３Ｃａ，１３Ｄａ 先端
１３ｂ，１３Ａｂ，１３Ｂｂ，１３Ｃｂ，１３Ｄｂ 側面
２０ 回路基板
２１ 絶縁層
２２ 配線
２２ａ 括れ部
２２ｂ 周辺部
２２ｃ アイランド部
２２ｄ リード部
２３ ビア
２４ 保護膜
２４ａ 開口部
２５ 電極部
２５Ａ Ｃｕ電極部
２５Ｂ Ｎｉメッキ
２５Ｃ Ａｕメッキ
２５ａ，２５Ａａ，２５Ｃａ 第１領域
２５ｂ，２５Ａｂ，２５Ｃｂ 第２領域
３０ アンダーフィル
４０ モールド樹脂
５０ 導電部
５０ａ 導電材
５０Ａ 半田
５１，５２，１０１，１０２，２０１ 化合物
１００ 中間層
１０３，２０３ クラック
Ｗ１，Ｗ２ 幅
【特許請求の範囲】
【請求項１】
電極部を有する回路基板と、
前記電極部と対向する突起電極を有し、前記突起電極の先端が前記電極部の第１領域に接合された半導体素子と、
前記電極部の前記第１領域周辺の第２領域と前記突起電極の側面とに接合された導電部と、
を含むことを特徴とする半導体装置。
【請求項２】
前記導電部は、Ｓｎ、Ｓｎを含む半田、又は金属フィラーと樹脂からなる導電性ペーストであることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１領域と前記第２領域とは、直線状に連続して形成されていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記第１領域の幅が、前記第２領域の幅よりも狭いことを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記第１領域は、島状に形成され、前記第２領域と電気的に分離されていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項６】
回路基板の電極部の、第１領域と前記第１領域周辺の第２領域のうち、前記第２領域に選択的に導電材を形成する工程と、
突起電極を有する半導体素子を、前記突起電極の先端を前記第１領域に接合する工程と、
前記導電材を用いて前記第２領域と前記突起電極の側面とに接合された導電部を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項７】
電極部と、
前記電極部の、第１領域と前記第１領域周辺の第２領域のうち、前記第２領域に選択的に形成された導電材と、
を含むことを特徴とする回路基板。
【請求項８】
電極部を形成する工程と、
前記電極部の、第１領域と前記第１領域周辺の第２領域のうち、前記第２領域に選択的に導電材を形成する工程と、
を含むことを特徴とする回路基板の製造方法。
【請求項１】
電極部を有する回路基板と、
前記電極部と対向する突起電極を有し、前記突起電極の先端が前記電極部の第１領域に接合された半導体素子と、
前記電極部の前記第１領域周辺の第２領域と前記突起電極の側面とに接合された導電部と、
を含むことを特徴とする半導体装置。
【請求項２】
前記導電部は、Ｓｎ、Ｓｎを含む半田、又は金属フィラーと樹脂からなる導電性ペーストであることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１領域と前記第２領域とは、直線状に連続して形成されていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記第１領域の幅が、前記第２領域の幅よりも狭いことを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記第１領域は、島状に形成され、前記第２領域と電気的に分離されていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項６】
回路基板の電極部の、第１領域と前記第１領域周辺の第２領域のうち、前記第２領域に選択的に導電材を形成する工程と、
突起電極を有する半導体素子を、前記突起電極の先端を前記第１領域に接合する工程と、
前記導電材を用いて前記第２領域と前記突起電極の側面とに接合された導電部を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項７】
電極部と、
前記電極部の、第１領域と前記第１領域周辺の第２領域のうち、前記第２領域に選択的に形成された導電材と、
を含むことを特徴とする回路基板。
【請求項８】
電極部を形成する工程と、
前記電極部の、第１領域と前記第１領域周辺の第２領域のうち、前記第２領域に選択的に導電材を形成する工程と、
を含むことを特徴とする回路基板の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【公開番号】特開２０１１−１２４４０２（Ｐ２０１１−１２４４０２Ａ）
【公開日】平成２３年６月２３日（２０１１．６．２３）
【国際特許分類】
【出願番号】特願２００９−２８１２０６（Ｐ２００９−２８１２０６）
【出願日】平成２１年１２月１１日（２００９．１２．１１）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２３年６月２３日（２０１１．６．２３）
【国際特許分類】
【出願日】平成２１年１２月１１日（２００９．１２．１１）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]