半導体装置、接合金属層付き半導体素子、実装部材、並びに半導体装置の製造方法
【課題】半導体素子と実装部材との接合温度以上でも動作可能な半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、第１の金属を含む面を有する基板３１と、外周領域３１ａに設けられた第１の絶縁材３２および前記第１の絶縁材の上に設けられた導電部３３を有する枠部３６とを有する。半導体素子２０は、前記導電部と電気的に接続可能である。接合金属層５０は、第２の金属と、前記第２の金属内に分散された第３の金属と、前記第２の金属内に分散された第４の金属とを有する。また、接合金属層は、前記第２の金属の重量百分率が前記第３の金属の重量百分率よりも高く、かつ前記第３の金属の重量百分率が前記第４の金属の重量百分率よりも高い固溶体層により、前記半導体素子と前記内部領域とを接合可能である。
【解決手段】半導体装置は、第１の金属を含む面を有する基板３１と、外周領域３１ａに設けられた第１の絶縁材３２および前記第１の絶縁材の上に設けられた導電部３３を有する枠部３６とを有する。半導体素子２０は、前記導電部と電気的に接続可能である。接合金属層５０は、第２の金属と、前記第２の金属内に分散された第３の金属と、前記第２の金属内に分散された第４の金属とを有する。また、接合金属層は、前記第２の金属の重量百分率が前記第３の金属の重量百分率よりも高く、かつ前記第３の金属の重量百分率が前記第４の金属の重量百分率よりも高い固溶体層により、前記半導体素子と前記内部領域とを接合可能である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置、接合金属層付き半導体素子、実装部材、並びに半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体素子の線膨張係数と、実装部材の線膨張係数と、は、通常は異なる。このため、絶縁材や金属板からなる実装部材上に半導体素子を接着した後の降温工程において、実装部材に反りが生じることがある。高出力半導体装置に用いられる実装部材は、例えばサイズが１０ｍｍ×１０ｍｍなどと大きくなるので、反りが大きくなる。このため、半導体装置と放熱板との間に空隙部を生じ、放熱性が低下するなどの問題がある。
【０００３】
半導体素子と、実装部材と、の接合強度を保ちつつ、反りを抑制するために、融点が２８０度近傍のＡｕＳｎ共晶半田材が用いられることがある。しかしながら、半田材の融点以上では、半導体素子が剥がれたりずれたりすることがある。
【０００４】
このため、ＡｕＳｎのような低い融点を有する金属を半田材として用いることは困難である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−３２８３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
半導体素子と実装部材との接合温度以上でも動作可能な半導体装置およびその製造方法、接合金属層付き半導体素子、並びに実装部材を提供する。
【課題を解決するための手段】
【０００７】
本発明の実施形態の半導体装置は、実装部材と、半導体素子と、接合金属層と、を有する。実装部材は、第１の金属を含む面を有する基板と、前記基板の前記面の外周領域に設けられた第１の絶縁材と前記第１の絶縁材の上に設けられた導電部とを有する枠部と、を有する。半導体素子は、前記基板の前記面の内部領域の上に設けられ、前記導電部と電気的に接続可能である。接合金属層は、銅および銅合金のいずれかである第２の金属と、前記第２の金属内に分散され、錫、亜鉛、およびインジウムのいずれかである第３の金属と、前記第２の金属内に分散され金および白金のうちのいずれかである第４の金属と、を有する。また、接合金属層は、前記第２の金属の重量百分率が前記第３の金属の重量百分率よりも高く、かつ前記第３の金属の重量百分率が前記第４の金属の重量百分率よりも高い固溶体層により、前記半導体素子と前記内部領域とを接合可能である。
【図面の簡単な説明】
【０００８】
【図１】図１（ａ）は第１の実施形態にかかる半導体装置の模式平面図、図１（ｂ）はＡ−Ａ線の沿った模式断面図、である。
【図２】図２は、第１の実施形態の半導体装置の製造方法を説明する模式図であり、図２（ａ）は基板と枠部と積層体の断面図、図２（ｂ）は基板の上に、第２の金属、第４の金属、第３の金属、を積層した実装部材の断面図、図２（ｃ）は接合金属層付き半導体素子の断面図、図２（ｄ）は加熱・加圧前の断面図、図２（ｅ）は接合後の断面図、である。
【図３】銅−錫２元素平衡状態図である。
【図４】図４は、第１の実施形態の半導体装置の製造方法の変形例を説明する模式図であり、図４（ａ）は基板と枠部と積層体の断面図、図４（ｂ）は基板の上に、第２の金属、第４の金属、を積層した実装部材の断面図、図４（ｃ）は接合金属層付き半導体素子の断面図、図４（ｄ）は第３の金属を薄層の断面図、図４（ｅ）は加熱・加圧前の断面図、図４（ｆ）は接合後の断面図、である。
【図５】図５（ａ）は第２の実施形態にかかる半導体装置の模式平面図、図５（ｂ）はＡ−Ａ線の沿った模式断面図、である。
【図６】図６は、第２の実施形態の半導体装置の製造方法を説明する模式図であり、図６（ａ）は基板と枠部と積層体の断面図、図６（ｂ）は基板の上に、第２の金属、第４の金属、を積層した実装部材の断面図、図６（ｃ）は接合金属層付き半導体素子の断面図、図６（ｄ）は導電パターン基板の断面図、図６（ｅ）は加熱・加圧前の断面図、図６（ｆ）は接合後の断面図、である。
【図７】図７（ａ）は第３の実施形態にかかる半導体装置の模式平面図、図７（ｂ）はＢ−Ｂ線に沿った模式断面図、である。
【発明を実施するための形態】
【０００９】
図１（ａ）は第１の実施形態にかかる半導体装置の模式平面図であり、図１（ｂ）はＡ−Ａ線の沿った模式断面図である。
半導体装置は、例えば、ＧａＡｓ ＦＥＴ（Field Effect Transistor)またはＧａＡｓ ＨＥＭＴ（High Electron Mobility Transistor)である。半導体装置は、半導体素子２０と、実装部材４０と、接合金属層５０と、を有する。
【００１０】
半導体素子２０は、第１の面２０ａと、第１の面２０ａとは反対の側の第２の面２０ｂと、を有する。第１の面２０ａは、ドレイン、ゲート、ソース、などを含む能動領域を有する。能動領域は、ＧａＡｓからなる半絶縁性基板に設けられている。
【００１１】
実装部材４０は、基板３１と、枠部３６と、を少なくとも有する。基板３１は、第１の金属を含む面に、外周領域３１ａおよび内部領域３１ｂを有する。半導体素子２０の第２の面２０ｂと、第１の面２０ａと、の間は高抵抗であるので、基板３１が導電性であっても能動領域と基板３１とを絶縁可能である。
【００１２】
枠部３６は、外周領域３１ａに設けられた第１の絶縁材３２および第１の絶縁材３２の上に設けられた導電部３３を有する。なお、枠部３６は、導電部３３の上に設けられ、外方に向かって突出した２つのリード３５ａ、３５ｂと、第３の絶縁材３４と、をさらに有していてもよい。ＧａＡｓ ＦＥＴのゲート電極は入力側ボンディングワイヤ２２および導電部を介してリード３５ａと接続され、ドレイン電極は出力側ボンディングワイヤ２３および導電部３３を介してリード３５ｂと接続され、ソース電極は接地ボンディングワイヤ２４により基板３１の表面の第１の金属を含む面に接続される。なお、第１の金属を含む面は、第１の金属以外の金属を含んでいてもよい。
【００１３】
また、実装部材４０は、蓋部３８をさらに有することができる。蓋部３８を第３の絶縁材３４と接合することにより半導体素子を気密封止することができる。
【００１４】
接合金属層５０は、銅（Ｃｕ）および銅合金のいずれかである第２の金属と、第２の金属内に分散され、錫（Ｓｎ）、亜鉛（Ｚｎ）、およびインジウム（Ｉｎ）のいずれかである第３の金属と、第２の金属内に分散され金（Ａｕ）および白金（Ｐｔ）のいずれかである第４の金属と、を有する。なお、銅合金は、例えば、２．３ｗｔ％（重量百分率）の鉄（Ｆｅ）、０．１ｗｔ％の亜鉛、０．０３ｗｔ％の燐（Ｐ）などを含むことができる。銅合金は、ＣｕＷやＣｕＭｏなどであってもよい。
【００１５】
また、接合金属層５０は、第２の金属と、第２の金属内に分散された第３の金属と、第２の金属内に分散された第４の金属と、を含む固溶体層４９を有している。
【００１６】
例えば、接合金属層５０は、基板３１の側に設けられ、第２の金属からなる第１接合金属層４５と、半導体素子２０の側に設けられ、第２の金属からなる第２接合金属層４８と、第１接合金属層４５と第２接合金属層４８との間に設けられた固溶体層４９と、を有してもよい。また、接合金属層５０は、すべて固溶体層４９であってもよい。
【００１７】
図２は、第１の実施形態の半導体装置の製造方法を説明する模式図であり、図２（ａ）は基板と枠部と積層体の断面図、図２（ｂ）は基板の上に、第２の金属、第４の金属、第３の金属、を積層した実装部材の断面図、図２（ｃ）は接合金属層付き半導体素子の断面図、図２（ｄ）は加熱・加圧前の断面図、図２（ｅ）は接合後の断面図、である。
【００１８】
図２（ａ）のように、第１の絶縁材３２の上に設けられた導電部３３と第３の絶縁材３４とは、例えば、焼成されて一体となっている。金属からなる基板３１の外周領域３１ａと第１の絶縁材３２との間、および導電部３３とリード３５との間、などは、銀ロウ材により接合されている。
【００１９】
図２（ｂ）に表したように、基板３１の表面の第１の金属を含む面に、銅および銅合金のいずれかである第２の金属からなる第１接合金属層４５と、第１接合金属層４５の上に設けられ、金および白金のいずれかである第４の金属からなる保護金属層４７と、保護金属層４７の上に設けられ、錫、亜鉛、およびインジウムのいずれかである第３の金属からなる第３接合金属層４６と、をマスク蒸着法、スパッタ法、および選択メッキ法などを用いて内部領域３１ｂに形成する。銅などからなる第１接合金属層４５の表面は、酸化しやすい。このため、金などの第４の金属からなる保護金属層４７でその表面を覆うと酸化を抑制することができる。
【００２０】
また、第１接合金属層４５の厚さは、例えば１〜１０μｍなどとできる。第２接合金属層４８の厚さは、例えば１〜１０μｍとすることができる。
【００２１】
他方、図２（ｃ）に表したように、半導体素子２０の第２の面２０ｂに、銅および銅合金のいずれかの第２の金属からなる第２接合金属層４８と、金および白金のいずれかからなる保護金属層４１と、を積層することにより接合金属層つき半導体素子２１が完成する。
【００２２】
続いて、図２（ｄ）に表したように、半導体素子２０の側の保護金属層４１と、基板３１の側の第３接合金属層４６と、を重ね合わせる。続いて、第３の金属の融点以上に加熱し、第３接合金属層４６を液相状態とする。さらに半導体素子２０と基板３１とに所定の圧力Ｐを加えつつ、所定の温度で所定の時間保持することにより、固溶体層４９を形成し半導体素子２０と基板３１の内部領域とを接合する。例えば、所定の温度は２５０℃、保持時間は３０分、所定の圧力Ｐは、０．０１ＭＰａ以上とすることができる。このようにして、図２（ｅ）に表したように接合工程が完了する。
【００２３】
保持時間が長くなりすぎると生産性が低下する。本実施形態では、銅などの酸化が抑制できるので水素を用いた還元炉を用いる必要がない。このため、窒素などの不活性ガス雰囲気中で、１時間以内で接合工程が完了するので生産性を高く保つことができる。
【００２４】
他方、共晶半田の融点は、ＡｕＳｎで略２８２℃、ＡｕＧｅで略３５０℃、ＡｕＳｉで 略３８０℃などである。このため、基板の反りや半導体素子のクラックなどを生じることがある。これに対して、本実施形態では、融点の低い錫を用いることができるので、基板の反りおよび半導体素子のクラックなどを抑制できる。
【００２５】
図３は、銅−錫２元素平衡状態図である。
縦軸は温度（℃）、横軸は錫の重量百分率（ｗｔ％）、である。所定温度を錫の融点２３２℃よりも高い２５０℃とすると錫は液相状態となる。液相状態の錫には、所定圧力が加えられつつ、所定の温度で所定の時間保持される。この結果、錫は、銅金属内に拡散される。同時に銅も錫の側に拡散される。この結果、銅と錫とは、錫が略１５ｗｔ％以下となるα固溶体を含む固溶体層４９を形成する。
【００２６】
例えば、固溶体が、９０ｗｔ％の銅と、１０ｗｔ％の錫と、を含む組成（破線）であるものとする。固溶体層４９は、略３３０〜８２０℃の温度範囲において、相変化を生じることなく、高い接合強度を保つことができる。
【００２７】
本実施形態では、錫のような第３の金属の重量百分率よりも低い百分率を有する金などの第４の金属が固溶体層４９に拡散される。
【００２８】
なお、銅−亜鉛２元素平衡状態図では、銅の重量百分率が略６０％以上の範囲に固溶体層が形成できる。
【００２９】
もし、銅などの第１接合金属層４５の表面に酸化膜を生じていると、錫などの第３接合金属層４６が、均一に銅内に拡散されにくい。本実施形態では、銅の表面に金などの保護金属層４１、４７を設けることにより銅の酸化を抑制している。金などの第４の金属の重量百分率は、Ｓｎなどの第３の金属の重量百分率よりも低くてよい。すなわち、金の厚さは、例えば５００オングストローム以下であっても酸化を抑制することは容易であり、２元素平衡状態を乱すことは殆どない。微量金属の重量百分率は、例えばＳＩＭＳ（Secondary Ion Mas Spectrometry：二次イオン質量分析法）を用いると測定できる。
【００３０】
固溶体層４９は、Ｃｕ６Ｓｎ５の金属間化合物（η層）やＣｕ３Ｓｎの金属間化合物（ε層）を含まないので、接合強度を高く保つことができる。
【００３１】
もし錫が固相で残っていると、温度が融点以上において液相化し半導体素子２０が基板３１からずれたり剥離する可能性がある。本実施形態では、錫はすべて銅内に拡散され固溶体を形成しているので接合強度を高く保つことができる。他方、銅の融点は高いので、銅層が残っても接合強度を高く保つことができる。
【００３２】
図４は、第１の実施形態の半導体装置の製造方法の変形例を説明する模式図であり、図４（ａ）は基板と枠部と積層体の断面図、図４（ｂ）は基板の上に、第２の金属、第４の金属、を積層した実装部材の断面図、図４（ｃ）は接合金属層付き半導体素子の断面図、図４（ｄ）は第３の金属を薄層の断面図、図４（ｅ）は加熱・加圧前の断面図、図４（ｆ）は接合後の断面図、である。
【００３３】
図４（ａ）は、基板３１と枠部と積層体の模式断面図である。本変形例では、図４（ｂ）に表したように、第２の金属からなる第１接合金属層４５の表面に第４の金属からなる保護金属層４７が設けられている。このため、この状態で長時間保存しても銅の酸化を抑制することができる。接合金属層付き半導体素子２１は、図４（ｃ）に表したような断面構造を有する。
【００３４】
図４（ｄ）に表したように、錫などの第３接合金属層４６は、厚さが３〜２０μｍなどのシート状とすることができる。図４（ｂ）に表した基板３１の側の保護金属層４７と、接合金属付き半導体素子２１と、の間にシート状の第３接合金属層４６を配置する。
【００３５】
図４（ｅ）に表したように、第３接合金属４６をその融点以上に加熱し、液相状態とする。半導体素子２０と基板３１とに所定の圧力Ｐを加えつつ、所定の温度で所定の時間保持する。例えば、所定の圧力Ｐは０．０１ＭＰａ、所定の温度は２５０℃、保持時間は３０分、などとすることができる。また、第３接合金属層４６を半導体素子２０の側の保護金属層４１に設けてもよい。このようにして、図４（ｆ）に表したように、接合工程が完了する。
【００３６】
図５（ａ）は第２の実施形態にかかる半導体装置の模式平面図、図５（ｂ）はＡ−Ａ線の沿った模式断面図、である。
半導体装置は、例えば、高出力ＧａＡｓ ＦＥＴとする。半導体装置は、半導体素子２０と、実装部材４０と、導電パターン基板６０と、接合金属層５０と、を有する。
【００３７】
導電パターン基板６０は、第２の絶縁材６２と、その上面に設けられた導電パターン６６と、を有する。また、導電パターン基板６０の下面に、第２の金属からなる第４接合金属層６４、第４の金属からなる保護金属層６５と、を積層して接合金属層付き導電パターン基板６１とすることができる。導電パターン基板６０は、リード３５ａと半導体素子２０との間に設けられた第１の導電パターン６０ａと、リード３５ｂと半導体素子２０との間に設けられた第２の導電パターン基板６０ｂ、とを含むことができる。導電パターン基板６０は、半導体素子２０、２１と、同時に接合してもよい。
【００３８】
半導体素子２０が、マイクロ波のような高い周波数で動作するものとすると、入力および出力インピーダンスは外部の伝送線路の特性インピーダンス（例えば５０Ω）と整合容易であることが好ましい。この場合、半導体素子２０の近傍にインピーダンス整合回路を設けると広い増幅帯域で整合することが容易となる。例えば、図５（ａ）のように、導電パターンからなるストリップラインの幅を変えることによっても整合回路とすることができる。すなわち、半導体素子２０の特性に応じて、接合金属層付き導電パターン基板６１を変えることが容易となる。
【００３９】
図６は、第２の実施形態の半導体装置の製造方法を説明する模式図であり、図６（ａ）は基板と枠部と積層体の断面図、図６（ｂ）は基板の上に、第２の金属、第４の金属、を積層した実装部材の断面図、図６（ｃ）は接合金属層付き半導体素子の断面図、図６（ｄ）は導電パターン基板の断面図、図６（ｅ）は加熱・加圧前の断面図、図６（ｆ）は接合後の断面図、である。
【００４０】
まず、図６（ａ）に表したような断面構造を有する基板と枠部との積層体を準備する。そして、図６（ｂ）に表したように、基板の上に、第１接合金属層４５、保護金属層４７、第３接合金属層を形成する。接合金属層付き半導体素子は、図６（ｃ）に表したような断面構造を有する。図６（ｄ）に表したように、セラミックなどからなる絶縁材６２の一方の面に導電パターン６６を形成し導電パターン基板６０とする。さらに、導電パターン基板６０の他方の面に、第２の金属からなる第４接合金属層６４と、第４の金属からなる保護金属層６５と、を積層し接合金属層付き導電パターン基板６１とすることができる。
【００４１】
そして、図６（ｅ）に表したように、半導体素子２０および導電パターン基板６０ａ、６０ｂの上方から所定の圧力Ｐを加え、所定の温度で加熱しつつ、所定の時間保持する。例えば、所定の圧力Ｐは０．０１ＭＰａ、所定の温度は２５０℃、保持時間は３０分、などとすることができる。このようにして、図６（ｆ）に表したように、半導体素子２０と、導電パターン基板６０と、を、基板３１にそれぞれ接合できる。
【００４２】
図７（ａ）は第３の実施形態にかかる半導体装置の模式平面図、図７（ｂ）はＢ−Ｂ線に沿った模式断面図、である。
能動領域が導電性基板の上に設けられているバイポーラトランジスタやＩＧＢＴ（Insulated Gate Bipolar Transistor)などの場合、半導体素子２０の第２の面２０ｂは、例えばコレクタ領域であることが多い。この場合、基板７２は、絶縁材７２ａと、接地領域７２ｂ、島領域７２ｃと、を有する。
【００４３】
バイポーラトランジスタのチップは、周囲の接地領域７２ｂと絶縁された島領域７２ｃに接合される。島領域７２ｃは、出力側ボンディングワイヤ２３で導電部３３ｂと接続されコレクタとなる。通常エミッタは接地されるのでエミッタ電極は、接地ボンディングワイヤ２４により接地領域７２ｂに接続される。また、ベース電極は、入力側ボンディングワイヤ２２により導電部３３ａと接続されベース端子となる。また、パワーＭＯＳＦＥＴの場合、半導体基板の側のバックゲートを接地から絶縁することができる。
【００４４】
半導体素子２０の材料がシリコン（Ｓｉ）の場合、バンドギャップエネルギーは略１．１２ｅＶであり、動作温度を２００℃以上とすることが困難である。他方、ワイドバンドギャップ半導体では、高温動作が容易である。例えば、バンドギャップエネルギーは、炭化珪素（ＳｉＣ）で２．２〜３．０２ｅＶ、窒化ガリウム（ＧａＮ）で略３．３９ｅＶ、と高い。このため、ワイドバンドギャップ材料を用いると、ＭＯＳＦＥＴやＩＧＢＴを、例えば、３００℃以上で動作可能である。
【００４５】
本実施形態にかかる半導体装置では、例えば２５０℃近傍で、半導体素子と実装部材とを接合し、実装部材の反りや半導体素子のクラックなどが抑制できる。また、接合温度よりも高い温度で動作させても、拡散接合された固溶体相は変化しないので接合強度を高く保つことができる。
【００４６】
いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４７】
２０ 半導体素子、２１ 接合電極付き半導体素子、３１ 基板、３２ 第１の絶縁材、３３ 導電部、３４ 第３の絶縁材、３６ 枠部、４０ 実装部材、４１ 保護金属層、４５ 第１接合金属層、４６ 第３接合金属層、４７ 保護金属層、４８ 第２接合金属層、４９ 固溶体層、５０ 接合金属層、６０ 導電パターン基板、６１ 接合金属層付き導電パターン基板、６２ 第２の絶縁材、６４ 第４接合金属層、６５ 保護金属層、６６ 導電パターン
【技術分野】
【０００１】
本発明の実施形態は、半導体装置、接合金属層付き半導体素子、実装部材、並びに半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体素子の線膨張係数と、実装部材の線膨張係数と、は、通常は異なる。このため、絶縁材や金属板からなる実装部材上に半導体素子を接着した後の降温工程において、実装部材に反りが生じることがある。高出力半導体装置に用いられる実装部材は、例えばサイズが１０ｍｍ×１０ｍｍなどと大きくなるので、反りが大きくなる。このため、半導体装置と放熱板との間に空隙部を生じ、放熱性が低下するなどの問題がある。
【０００３】
半導体素子と、実装部材と、の接合強度を保ちつつ、反りを抑制するために、融点が２８０度近傍のＡｕＳｎ共晶半田材が用いられることがある。しかしながら、半田材の融点以上では、半導体素子が剥がれたりずれたりすることがある。
【０００４】
このため、ＡｕＳｎのような低い融点を有する金属を半田材として用いることは困難である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−３２８３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
半導体素子と実装部材との接合温度以上でも動作可能な半導体装置およびその製造方法、接合金属層付き半導体素子、並びに実装部材を提供する。
【課題を解決するための手段】
【０００７】
本発明の実施形態の半導体装置は、実装部材と、半導体素子と、接合金属層と、を有する。実装部材は、第１の金属を含む面を有する基板と、前記基板の前記面の外周領域に設けられた第１の絶縁材と前記第１の絶縁材の上に設けられた導電部とを有する枠部と、を有する。半導体素子は、前記基板の前記面の内部領域の上に設けられ、前記導電部と電気的に接続可能である。接合金属層は、銅および銅合金のいずれかである第２の金属と、前記第２の金属内に分散され、錫、亜鉛、およびインジウムのいずれかである第３の金属と、前記第２の金属内に分散され金および白金のうちのいずれかである第４の金属と、を有する。また、接合金属層は、前記第２の金属の重量百分率が前記第３の金属の重量百分率よりも高く、かつ前記第３の金属の重量百分率が前記第４の金属の重量百分率よりも高い固溶体層により、前記半導体素子と前記内部領域とを接合可能である。
【図面の簡単な説明】
【０００８】
【図１】図１（ａ）は第１の実施形態にかかる半導体装置の模式平面図、図１（ｂ）はＡ−Ａ線の沿った模式断面図、である。
【図２】図２は、第１の実施形態の半導体装置の製造方法を説明する模式図であり、図２（ａ）は基板と枠部と積層体の断面図、図２（ｂ）は基板の上に、第２の金属、第４の金属、第３の金属、を積層した実装部材の断面図、図２（ｃ）は接合金属層付き半導体素子の断面図、図２（ｄ）は加熱・加圧前の断面図、図２（ｅ）は接合後の断面図、である。
【図３】銅−錫２元素平衡状態図である。
【図４】図４は、第１の実施形態の半導体装置の製造方法の変形例を説明する模式図であり、図４（ａ）は基板と枠部と積層体の断面図、図４（ｂ）は基板の上に、第２の金属、第４の金属、を積層した実装部材の断面図、図４（ｃ）は接合金属層付き半導体素子の断面図、図４（ｄ）は第３の金属を薄層の断面図、図４（ｅ）は加熱・加圧前の断面図、図４（ｆ）は接合後の断面図、である。
【図５】図５（ａ）は第２の実施形態にかかる半導体装置の模式平面図、図５（ｂ）はＡ−Ａ線の沿った模式断面図、である。
【図６】図６は、第２の実施形態の半導体装置の製造方法を説明する模式図であり、図６（ａ）は基板と枠部と積層体の断面図、図６（ｂ）は基板の上に、第２の金属、第４の金属、を積層した実装部材の断面図、図６（ｃ）は接合金属層付き半導体素子の断面図、図６（ｄ）は導電パターン基板の断面図、図６（ｅ）は加熱・加圧前の断面図、図６（ｆ）は接合後の断面図、である。
【図７】図７（ａ）は第３の実施形態にかかる半導体装置の模式平面図、図７（ｂ）はＢ−Ｂ線に沿った模式断面図、である。
【発明を実施するための形態】
【０００９】
図１（ａ）は第１の実施形態にかかる半導体装置の模式平面図であり、図１（ｂ）はＡ−Ａ線の沿った模式断面図である。
半導体装置は、例えば、ＧａＡｓ ＦＥＴ（Field Effect Transistor)またはＧａＡｓ ＨＥＭＴ（High Electron Mobility Transistor)である。半導体装置は、半導体素子２０と、実装部材４０と、接合金属層５０と、を有する。
【００１０】
半導体素子２０は、第１の面２０ａと、第１の面２０ａとは反対の側の第２の面２０ｂと、を有する。第１の面２０ａは、ドレイン、ゲート、ソース、などを含む能動領域を有する。能動領域は、ＧａＡｓからなる半絶縁性基板に設けられている。
【００１１】
実装部材４０は、基板３１と、枠部３６と、を少なくとも有する。基板３１は、第１の金属を含む面に、外周領域３１ａおよび内部領域３１ｂを有する。半導体素子２０の第２の面２０ｂと、第１の面２０ａと、の間は高抵抗であるので、基板３１が導電性であっても能動領域と基板３１とを絶縁可能である。
【００１２】
枠部３６は、外周領域３１ａに設けられた第１の絶縁材３２および第１の絶縁材３２の上に設けられた導電部３３を有する。なお、枠部３６は、導電部３３の上に設けられ、外方に向かって突出した２つのリード３５ａ、３５ｂと、第３の絶縁材３４と、をさらに有していてもよい。ＧａＡｓ ＦＥＴのゲート電極は入力側ボンディングワイヤ２２および導電部を介してリード３５ａと接続され、ドレイン電極は出力側ボンディングワイヤ２３および導電部３３を介してリード３５ｂと接続され、ソース電極は接地ボンディングワイヤ２４により基板３１の表面の第１の金属を含む面に接続される。なお、第１の金属を含む面は、第１の金属以外の金属を含んでいてもよい。
【００１３】
また、実装部材４０は、蓋部３８をさらに有することができる。蓋部３８を第３の絶縁材３４と接合することにより半導体素子を気密封止することができる。
【００１４】
接合金属層５０は、銅（Ｃｕ）および銅合金のいずれかである第２の金属と、第２の金属内に分散され、錫（Ｓｎ）、亜鉛（Ｚｎ）、およびインジウム（Ｉｎ）のいずれかである第３の金属と、第２の金属内に分散され金（Ａｕ）および白金（Ｐｔ）のいずれかである第４の金属と、を有する。なお、銅合金は、例えば、２．３ｗｔ％（重量百分率）の鉄（Ｆｅ）、０．１ｗｔ％の亜鉛、０．０３ｗｔ％の燐（Ｐ）などを含むことができる。銅合金は、ＣｕＷやＣｕＭｏなどであってもよい。
【００１５】
また、接合金属層５０は、第２の金属と、第２の金属内に分散された第３の金属と、第２の金属内に分散された第４の金属と、を含む固溶体層４９を有している。
【００１６】
例えば、接合金属層５０は、基板３１の側に設けられ、第２の金属からなる第１接合金属層４５と、半導体素子２０の側に設けられ、第２の金属からなる第２接合金属層４８と、第１接合金属層４５と第２接合金属層４８との間に設けられた固溶体層４９と、を有してもよい。また、接合金属層５０は、すべて固溶体層４９であってもよい。
【００１７】
図２は、第１の実施形態の半導体装置の製造方法を説明する模式図であり、図２（ａ）は基板と枠部と積層体の断面図、図２（ｂ）は基板の上に、第２の金属、第４の金属、第３の金属、を積層した実装部材の断面図、図２（ｃ）は接合金属層付き半導体素子の断面図、図２（ｄ）は加熱・加圧前の断面図、図２（ｅ）は接合後の断面図、である。
【００１８】
図２（ａ）のように、第１の絶縁材３２の上に設けられた導電部３３と第３の絶縁材３４とは、例えば、焼成されて一体となっている。金属からなる基板３１の外周領域３１ａと第１の絶縁材３２との間、および導電部３３とリード３５との間、などは、銀ロウ材により接合されている。
【００１９】
図２（ｂ）に表したように、基板３１の表面の第１の金属を含む面に、銅および銅合金のいずれかである第２の金属からなる第１接合金属層４５と、第１接合金属層４５の上に設けられ、金および白金のいずれかである第４の金属からなる保護金属層４７と、保護金属層４７の上に設けられ、錫、亜鉛、およびインジウムのいずれかである第３の金属からなる第３接合金属層４６と、をマスク蒸着法、スパッタ法、および選択メッキ法などを用いて内部領域３１ｂに形成する。銅などからなる第１接合金属層４５の表面は、酸化しやすい。このため、金などの第４の金属からなる保護金属層４７でその表面を覆うと酸化を抑制することができる。
【００２０】
また、第１接合金属層４５の厚さは、例えば１〜１０μｍなどとできる。第２接合金属層４８の厚さは、例えば１〜１０μｍとすることができる。
【００２１】
他方、図２（ｃ）に表したように、半導体素子２０の第２の面２０ｂに、銅および銅合金のいずれかの第２の金属からなる第２接合金属層４８と、金および白金のいずれかからなる保護金属層４１と、を積層することにより接合金属層つき半導体素子２１が完成する。
【００２２】
続いて、図２（ｄ）に表したように、半導体素子２０の側の保護金属層４１と、基板３１の側の第３接合金属層４６と、を重ね合わせる。続いて、第３の金属の融点以上に加熱し、第３接合金属層４６を液相状態とする。さらに半導体素子２０と基板３１とに所定の圧力Ｐを加えつつ、所定の温度で所定の時間保持することにより、固溶体層４９を形成し半導体素子２０と基板３１の内部領域とを接合する。例えば、所定の温度は２５０℃、保持時間は３０分、所定の圧力Ｐは、０．０１ＭＰａ以上とすることができる。このようにして、図２（ｅ）に表したように接合工程が完了する。
【００２３】
保持時間が長くなりすぎると生産性が低下する。本実施形態では、銅などの酸化が抑制できるので水素を用いた還元炉を用いる必要がない。このため、窒素などの不活性ガス雰囲気中で、１時間以内で接合工程が完了するので生産性を高く保つことができる。
【００２４】
他方、共晶半田の融点は、ＡｕＳｎで略２８２℃、ＡｕＧｅで略３５０℃、ＡｕＳｉで 略３８０℃などである。このため、基板の反りや半導体素子のクラックなどを生じることがある。これに対して、本実施形態では、融点の低い錫を用いることができるので、基板の反りおよび半導体素子のクラックなどを抑制できる。
【００２５】
図３は、銅−錫２元素平衡状態図である。
縦軸は温度（℃）、横軸は錫の重量百分率（ｗｔ％）、である。所定温度を錫の融点２３２℃よりも高い２５０℃とすると錫は液相状態となる。液相状態の錫には、所定圧力が加えられつつ、所定の温度で所定の時間保持される。この結果、錫は、銅金属内に拡散される。同時に銅も錫の側に拡散される。この結果、銅と錫とは、錫が略１５ｗｔ％以下となるα固溶体を含む固溶体層４９を形成する。
【００２６】
例えば、固溶体が、９０ｗｔ％の銅と、１０ｗｔ％の錫と、を含む組成（破線）であるものとする。固溶体層４９は、略３３０〜８２０℃の温度範囲において、相変化を生じることなく、高い接合強度を保つことができる。
【００２７】
本実施形態では、錫のような第３の金属の重量百分率よりも低い百分率を有する金などの第４の金属が固溶体層４９に拡散される。
【００２８】
なお、銅−亜鉛２元素平衡状態図では、銅の重量百分率が略６０％以上の範囲に固溶体層が形成できる。
【００２９】
もし、銅などの第１接合金属層４５の表面に酸化膜を生じていると、錫などの第３接合金属層４６が、均一に銅内に拡散されにくい。本実施形態では、銅の表面に金などの保護金属層４１、４７を設けることにより銅の酸化を抑制している。金などの第４の金属の重量百分率は、Ｓｎなどの第３の金属の重量百分率よりも低くてよい。すなわち、金の厚さは、例えば５００オングストローム以下であっても酸化を抑制することは容易であり、２元素平衡状態を乱すことは殆どない。微量金属の重量百分率は、例えばＳＩＭＳ（Secondary Ion Mas Spectrometry：二次イオン質量分析法）を用いると測定できる。
【００３０】
固溶体層４９は、Ｃｕ６Ｓｎ５の金属間化合物（η層）やＣｕ３Ｓｎの金属間化合物（ε層）を含まないので、接合強度を高く保つことができる。
【００３１】
もし錫が固相で残っていると、温度が融点以上において液相化し半導体素子２０が基板３１からずれたり剥離する可能性がある。本実施形態では、錫はすべて銅内に拡散され固溶体を形成しているので接合強度を高く保つことができる。他方、銅の融点は高いので、銅層が残っても接合強度を高く保つことができる。
【００３２】
図４は、第１の実施形態の半導体装置の製造方法の変形例を説明する模式図であり、図４（ａ）は基板と枠部と積層体の断面図、図４（ｂ）は基板の上に、第２の金属、第４の金属、を積層した実装部材の断面図、図４（ｃ）は接合金属層付き半導体素子の断面図、図４（ｄ）は第３の金属を薄層の断面図、図４（ｅ）は加熱・加圧前の断面図、図４（ｆ）は接合後の断面図、である。
【００３３】
図４（ａ）は、基板３１と枠部と積層体の模式断面図である。本変形例では、図４（ｂ）に表したように、第２の金属からなる第１接合金属層４５の表面に第４の金属からなる保護金属層４７が設けられている。このため、この状態で長時間保存しても銅の酸化を抑制することができる。接合金属層付き半導体素子２１は、図４（ｃ）に表したような断面構造を有する。
【００３４】
図４（ｄ）に表したように、錫などの第３接合金属層４６は、厚さが３〜２０μｍなどのシート状とすることができる。図４（ｂ）に表した基板３１の側の保護金属層４７と、接合金属付き半導体素子２１と、の間にシート状の第３接合金属層４６を配置する。
【００３５】
図４（ｅ）に表したように、第３接合金属４６をその融点以上に加熱し、液相状態とする。半導体素子２０と基板３１とに所定の圧力Ｐを加えつつ、所定の温度で所定の時間保持する。例えば、所定の圧力Ｐは０．０１ＭＰａ、所定の温度は２５０℃、保持時間は３０分、などとすることができる。また、第３接合金属層４６を半導体素子２０の側の保護金属層４１に設けてもよい。このようにして、図４（ｆ）に表したように、接合工程が完了する。
【００３６】
図５（ａ）は第２の実施形態にかかる半導体装置の模式平面図、図５（ｂ）はＡ−Ａ線の沿った模式断面図、である。
半導体装置は、例えば、高出力ＧａＡｓ ＦＥＴとする。半導体装置は、半導体素子２０と、実装部材４０と、導電パターン基板６０と、接合金属層５０と、を有する。
【００３７】
導電パターン基板６０は、第２の絶縁材６２と、その上面に設けられた導電パターン６６と、を有する。また、導電パターン基板６０の下面に、第２の金属からなる第４接合金属層６４、第４の金属からなる保護金属層６５と、を積層して接合金属層付き導電パターン基板６１とすることができる。導電パターン基板６０は、リード３５ａと半導体素子２０との間に設けられた第１の導電パターン６０ａと、リード３５ｂと半導体素子２０との間に設けられた第２の導電パターン基板６０ｂ、とを含むことができる。導電パターン基板６０は、半導体素子２０、２１と、同時に接合してもよい。
【００３８】
半導体素子２０が、マイクロ波のような高い周波数で動作するものとすると、入力および出力インピーダンスは外部の伝送線路の特性インピーダンス（例えば５０Ω）と整合容易であることが好ましい。この場合、半導体素子２０の近傍にインピーダンス整合回路を設けると広い増幅帯域で整合することが容易となる。例えば、図５（ａ）のように、導電パターンからなるストリップラインの幅を変えることによっても整合回路とすることができる。すなわち、半導体素子２０の特性に応じて、接合金属層付き導電パターン基板６１を変えることが容易となる。
【００３９】
図６は、第２の実施形態の半導体装置の製造方法を説明する模式図であり、図６（ａ）は基板と枠部と積層体の断面図、図６（ｂ）は基板の上に、第２の金属、第４の金属、を積層した実装部材の断面図、図６（ｃ）は接合金属層付き半導体素子の断面図、図６（ｄ）は導電パターン基板の断面図、図６（ｅ）は加熱・加圧前の断面図、図６（ｆ）は接合後の断面図、である。
【００４０】
まず、図６（ａ）に表したような断面構造を有する基板と枠部との積層体を準備する。そして、図６（ｂ）に表したように、基板の上に、第１接合金属層４５、保護金属層４７、第３接合金属層を形成する。接合金属層付き半導体素子は、図６（ｃ）に表したような断面構造を有する。図６（ｄ）に表したように、セラミックなどからなる絶縁材６２の一方の面に導電パターン６６を形成し導電パターン基板６０とする。さらに、導電パターン基板６０の他方の面に、第２の金属からなる第４接合金属層６４と、第４の金属からなる保護金属層６５と、を積層し接合金属層付き導電パターン基板６１とすることができる。
【００４１】
そして、図６（ｅ）に表したように、半導体素子２０および導電パターン基板６０ａ、６０ｂの上方から所定の圧力Ｐを加え、所定の温度で加熱しつつ、所定の時間保持する。例えば、所定の圧力Ｐは０．０１ＭＰａ、所定の温度は２５０℃、保持時間は３０分、などとすることができる。このようにして、図６（ｆ）に表したように、半導体素子２０と、導電パターン基板６０と、を、基板３１にそれぞれ接合できる。
【００４２】
図７（ａ）は第３の実施形態にかかる半導体装置の模式平面図、図７（ｂ）はＢ−Ｂ線に沿った模式断面図、である。
能動領域が導電性基板の上に設けられているバイポーラトランジスタやＩＧＢＴ（Insulated Gate Bipolar Transistor)などの場合、半導体素子２０の第２の面２０ｂは、例えばコレクタ領域であることが多い。この場合、基板７２は、絶縁材７２ａと、接地領域７２ｂ、島領域７２ｃと、を有する。
【００４３】
バイポーラトランジスタのチップは、周囲の接地領域７２ｂと絶縁された島領域７２ｃに接合される。島領域７２ｃは、出力側ボンディングワイヤ２３で導電部３３ｂと接続されコレクタとなる。通常エミッタは接地されるのでエミッタ電極は、接地ボンディングワイヤ２４により接地領域７２ｂに接続される。また、ベース電極は、入力側ボンディングワイヤ２２により導電部３３ａと接続されベース端子となる。また、パワーＭＯＳＦＥＴの場合、半導体基板の側のバックゲートを接地から絶縁することができる。
【００４４】
半導体素子２０の材料がシリコン（Ｓｉ）の場合、バンドギャップエネルギーは略１．１２ｅＶであり、動作温度を２００℃以上とすることが困難である。他方、ワイドバンドギャップ半導体では、高温動作が容易である。例えば、バンドギャップエネルギーは、炭化珪素（ＳｉＣ）で２．２〜３．０２ｅＶ、窒化ガリウム（ＧａＮ）で略３．３９ｅＶ、と高い。このため、ワイドバンドギャップ材料を用いると、ＭＯＳＦＥＴやＩＧＢＴを、例えば、３００℃以上で動作可能である。
【００４５】
本実施形態にかかる半導体装置では、例えば２５０℃近傍で、半導体素子と実装部材とを接合し、実装部材の反りや半導体素子のクラックなどが抑制できる。また、接合温度よりも高い温度で動作させても、拡散接合された固溶体相は変化しないので接合強度を高く保つことができる。
【００４６】
いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４７】
２０ 半導体素子、２１ 接合電極付き半導体素子、３１ 基板、３２ 第１の絶縁材、３３ 導電部、３４ 第３の絶縁材、３６ 枠部、４０ 実装部材、４１ 保護金属層、４５ 第１接合金属層、４６ 第３接合金属層、４７ 保護金属層、４８ 第２接合金属層、４９ 固溶体層、５０ 接合金属層、６０ 導電パターン基板、６１ 接合金属層付き導電パターン基板、６２ 第２の絶縁材、６４ 第４接合金属層、６５ 保護金属層、６６ 導電パターン
【特許請求の範囲】
【請求項１】
第１の金属を含む面を有する基板と、前記基板の前記面の外周領域に設けられた第１の絶縁材と前記第１の絶縁材の上に設けられた導電部とを有する枠部と、を有する実装部材と、
前記基板の前記面の内部領域の上に設けられ、前記導電部と電気的に接続可能な半導体素子と、
銅および銅合金のいずれかである第２の金属と、前記第２の金属内に分散され、錫、亜鉛、およびインジウムのいずれかである第３の金属と、前記第２の金属内に分散され金および白金のうちのいずれかである第４の金属と、を有する接合金属層であって、前記第２の金属の重量百分率が前記第３の金属の重量百分率よりも高く、かつ前記第３の金属の重量百分率が前記第４の金属の重量百分率よりも高い固溶体層により、前記半導体素子と前記内部領域とを接合可能な接合金属層と、
を備えた半導体装置。
【請求項２】
第２の絶縁材と、前記第２の絶縁材の上に設けられた導電パターンと、を有し、上方からみて前記枠部と前記半導体素子との間に設けられた導電パターン基板をさらに備え、
前記導電パターンが設けられない側の前記導電パターン基板の面と、前記内部領域と、が前記接合金属層により接合された請求項１記載の半導体装置。
【請求項３】
前記接合金属層は、前記第２の金属からなり前記内部領域と接合された第１接合金属層と、前記第２の金属からなり前記半導体素子と接合された第２接合金属層と、前記第１接合金属層と前記第２接合金属層との間に設けられた前記固溶体層と、を有する請求項１または２に記載の半導体装置。
【請求項４】
第１の金属を含む面を有する基板と、
前記基板の前記面の外周領域に設けられた第１の絶縁材と前記第１の絶縁材の上に設けられた導電部とを有する枠部と、
前記基板の前記面の内周領域の上に設けられ、銅および銅合金のいずれかである第２の金属からなる第１接合金属層と、
前記第１接合金属層の上に設けられ、金および白金のいずれかである第４の金属からなる保護金属層と、
を備えた実装部材。
【請求項５】
前記保護金属層の上に設けられ、錫、亜鉛、およびインジウムのいずれかである第３の金属からなる第２接合金属層をさらに備えた請求項４記載の実装部材。
【請求項６】
前記枠部は、前記導電部の上および前記導電部の非形成領域となる前記第１の絶縁材の上に設けられた第３の絶縁材をさらに有する請求項４または５に記載の実装部材。
【請求項７】
能動領域を有する第１の面および前記第１の面の反対の側の第２の面を有する半導体素子と、
前記第２の面に設けられ、銅および銅合金のいずれかである第２の金属からなる第３接合金属層と、
前記第３接合金属層の上に設けられ、金および白金のいずれかである第４の金属からなる保護金属層と、
を備えた接合金属層付き半導体素子。
【請求項８】
請求項４記載の実装部材の前記保護金属層と、請求項７記載の接合金属層付き半導体素子の前記保護金属層と、の間に、前記第３の金属からなるシートを配置する工程と、
加熱により前記シートを液相状態とする工程と、
前記半導体素子と前記実装部材とに所定の圧力を加えつつ所定の温度に所定の時間保つことにより、前記第３の金属が前記第１の接合金属層内および前記第３の接合金属層内にそれぞれ拡散された固溶体層を形成し前記半導体素子と前記内部領域とを接合する工程と、
を備えた半導体装置の製造方法。
【請求項９】
前記接合する工程は、前記実装部材の前記第４の金属および前記接合金属層付き半導体素子の前記第４の金属を前記固溶体層内に拡散する請求項８記載の半導体装置の製造方法。
【請求項１０】
請求項５記載の実装部材の前記第２接合金属層と、請求項７記載の接合金属層付き半導体素子の前記保護金属層と、を重ね合わせる工程と、
前記第３の金属を融点以上に加熱し液相状態とする工程と、
前記半導体素子と前記実装部材とに所定の圧力を加えたつつ所定の温度で所定の時間保つことにより、前記第３の金属を前記実装部材の前記第２の金属内および前記半導体素子の前記第２の金属内に拡散された固溶体層を形成し前記半導体素子と前記内部領域とを接合する工程と、
を有する半導体装置の製造方法。
【請求項１１】
前記接合する工程は、前記実装部材の前記第４の金属および前記接合金属層付き半導体素子の前記第４の金属を前記固溶体層内に拡散する請求項１０記載の半導体装置の製造方法。
【請求項１】
第１の金属を含む面を有する基板と、前記基板の前記面の外周領域に設けられた第１の絶縁材と前記第１の絶縁材の上に設けられた導電部とを有する枠部と、を有する実装部材と、
前記基板の前記面の内部領域の上に設けられ、前記導電部と電気的に接続可能な半導体素子と、
銅および銅合金のいずれかである第２の金属と、前記第２の金属内に分散され、錫、亜鉛、およびインジウムのいずれかである第３の金属と、前記第２の金属内に分散され金および白金のうちのいずれかである第４の金属と、を有する接合金属層であって、前記第２の金属の重量百分率が前記第３の金属の重量百分率よりも高く、かつ前記第３の金属の重量百分率が前記第４の金属の重量百分率よりも高い固溶体層により、前記半導体素子と前記内部領域とを接合可能な接合金属層と、
を備えた半導体装置。
【請求項２】
第２の絶縁材と、前記第２の絶縁材の上に設けられた導電パターンと、を有し、上方からみて前記枠部と前記半導体素子との間に設けられた導電パターン基板をさらに備え、
前記導電パターンが設けられない側の前記導電パターン基板の面と、前記内部領域と、が前記接合金属層により接合された請求項１記載の半導体装置。
【請求項３】
前記接合金属層は、前記第２の金属からなり前記内部領域と接合された第１接合金属層と、前記第２の金属からなり前記半導体素子と接合された第２接合金属層と、前記第１接合金属層と前記第２接合金属層との間に設けられた前記固溶体層と、を有する請求項１または２に記載の半導体装置。
【請求項４】
第１の金属を含む面を有する基板と、
前記基板の前記面の外周領域に設けられた第１の絶縁材と前記第１の絶縁材の上に設けられた導電部とを有する枠部と、
前記基板の前記面の内周領域の上に設けられ、銅および銅合金のいずれかである第２の金属からなる第１接合金属層と、
前記第１接合金属層の上に設けられ、金および白金のいずれかである第４の金属からなる保護金属層と、
を備えた実装部材。
【請求項５】
前記保護金属層の上に設けられ、錫、亜鉛、およびインジウムのいずれかである第３の金属からなる第２接合金属層をさらに備えた請求項４記載の実装部材。
【請求項６】
前記枠部は、前記導電部の上および前記導電部の非形成領域となる前記第１の絶縁材の上に設けられた第３の絶縁材をさらに有する請求項４または５に記載の実装部材。
【請求項７】
能動領域を有する第１の面および前記第１の面の反対の側の第２の面を有する半導体素子と、
前記第２の面に設けられ、銅および銅合金のいずれかである第２の金属からなる第３接合金属層と、
前記第３接合金属層の上に設けられ、金および白金のいずれかである第４の金属からなる保護金属層と、
を備えた接合金属層付き半導体素子。
【請求項８】
請求項４記載の実装部材の前記保護金属層と、請求項７記載の接合金属層付き半導体素子の前記保護金属層と、の間に、前記第３の金属からなるシートを配置する工程と、
加熱により前記シートを液相状態とする工程と、
前記半導体素子と前記実装部材とに所定の圧力を加えつつ所定の温度に所定の時間保つことにより、前記第３の金属が前記第１の接合金属層内および前記第３の接合金属層内にそれぞれ拡散された固溶体層を形成し前記半導体素子と前記内部領域とを接合する工程と、
を備えた半導体装置の製造方法。
【請求項９】
前記接合する工程は、前記実装部材の前記第４の金属および前記接合金属層付き半導体素子の前記第４の金属を前記固溶体層内に拡散する請求項８記載の半導体装置の製造方法。
【請求項１０】
請求項５記載の実装部材の前記第２接合金属層と、請求項７記載の接合金属層付き半導体素子の前記保護金属層と、を重ね合わせる工程と、
前記第３の金属を融点以上に加熱し液相状態とする工程と、
前記半導体素子と前記実装部材とに所定の圧力を加えたつつ所定の温度で所定の時間保つことにより、前記第３の金属を前記実装部材の前記第２の金属内および前記半導体素子の前記第２の金属内に拡散された固溶体層を形成し前記半導体素子と前記内部領域とを接合する工程と、
を有する半導体装置の製造方法。
【請求項１１】
前記接合する工程は、前記実装部材の前記第４の金属および前記接合金属層付き半導体素子の前記第４の金属を前記固溶体層内に拡散する請求項１０記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１３−７７７４１（Ｐ２０１３−７７７４１Ａ）
【公開日】平成２５年４月２５日（２０１３．４．２５）
【国際特許分類】
【出願番号】特願２０１１−２１７４２７（Ｐ２０１１−２１７４２７）
【出願日】平成２３年９月３０日（２０１１．９．３０）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２５年４月２５日（２０１３．４．２５）
【国際特許分類】
【出願日】平成２３年９月３０日（２０１１．９．３０）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]