半導体装置の製造方法
【課題】半導体装置の実装性の向上を図る。
【解決手段】封止部3と、半導体チップ2を支持するタブ1bと、タブ1bを支持するタブ吊りリードと、タブ1bの周囲に配置された複数のリード1aと、リードフレーム1の切断時にリード1aや前記タブ吊りリードの切断端部に形成され、かつリード1aや前記タブ吊りリードの被接続面1dから突出せずに引っ込んだ切断バリ1iと、半導体チップ2のパッドとリード1aとを接続するワイヤとからなり、リードフレーム1の切断部1kに薄肉部である凹部1jが形成されたことにより、ブレード6を用いたリード切断によって形成された切断バリ1iの先端が、リード1aや前記タブ吊りリードの被接続面1dから突出せずに引っ込んだ状態となり、これによって、リード1aや前記タブ吊りリードの被接続面1dの平坦度を向上させ、QFNの実装性の向上を図る。
【解決手段】封止部3と、半導体チップ2を支持するタブ1bと、タブ1bを支持するタブ吊りリードと、タブ1bの周囲に配置された複数のリード1aと、リードフレーム1の切断時にリード1aや前記タブ吊りリードの切断端部に形成され、かつリード1aや前記タブ吊りリードの被接続面1dから突出せずに引っ込んだ切断バリ1iと、半導体チップ2のパッドとリード1aとを接続するワイヤとからなり、リードフレーム1の切断部1kに薄肉部である凹部1jが形成されたことにより、ブレード6を用いたリード切断によって形成された切断バリ1iの先端が、リード1aや前記タブ吊りリードの被接続面1dから突出せずに引っ込んだ状態となり、これによって、リード1aや前記タブ吊りリードの被接続面1dの平坦度を向上させ、QFNの実装性の向上を図る。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体製造技術に関し、特に、リードフレームを用いて組み立てる半導体装置の実装性向上に適用して有効な技術に関する。
【背景技術】
【0002】
以下に説明する技術は、本発明を研究、完成するに際し、本発明者によって検討されたものであり、その概要は次のとおりである。
【0003】
小形化を図った半導体装置として、QFN(Quad Flat Non-leaded Package) と呼ばれる半導体チップより若干大きい程度の小形半導体パッケージが開発されており、モールドによって形成された封止部の裏面の周縁部に外部端子となる複数のリードが露出して配置され、このような構造の半導体パッケージは、ペリフェラル形と呼ばれている。
【0004】
QFNの組み立てでは、モールド金型の1つのキャビティで複数の半導体チップを一括してモールドし、モールド後に、一括した封止部をリードフレームとともにダイシング用のブレードによって切断分離して個片化する組み立て方式が考案されている。
【0005】
なお、リードフレームを用いて組み立てるQFNの構造については、例えば、非特許文献1に記載されている。
【先行技術文献】
【非特許文献】
【0006】
【非特許文献1】株式会社プレスジャーナル1998年7月27日発行、「月刊Semiconductor World増刊号'99半導体組立・検査技術」、53〜57頁
【発明の概要】
【発明が解決しようとする課題】
【0007】
ところが、前記した技術のQFNの組み立てでは、モールド後、リードを切断した際に、リード(吊りリードも含む)の被接続面には切断バリが突出する。特に、ブレードの移動方向がX方向とY方向とで交差する箇所は2度切りとなるため、切断バリが、QFNの角部のリードに大きく形成され、その被接続面に突出した状態となる。
【0008】
これによって、リードの被接続面の平坦度が悪くなり、完成後のQFNの実装性が低下することが問題となる。
【0009】
本発明の目的は、実装性の向上を図る半導体装置の製造方法を提供することにある。
【0010】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0011】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【0012】
すなわち、本発明の半導体装置の製造方法は、(a)チップ搭載部、前記チップ搭載部を支持する複数の吊りリード、及び前記チップ搭載部の周囲に配置された複数のリードを備えた複数のパッケージ領域と、前記複数のパッケージ領域のうち、互いに隣接するパッケージ領域間に位置し、前記複数のリードのそれぞれの厚さよりも薄く形成され、前記複数の吊りリードのそれぞれと前記複数のリードのそれぞれを支持する切断部とを有するリードフレームを準備する工程;(b)複数のパッドが形成された主面を有する半導体チップを複数個準備し、前記複数の半導体チップを前記複数のパッケージ領域の前記チップ搭載部上にそれぞれ搭載する工程;(c)前記半導体チップの前記複数のパッドと前記複数のリードを複数のワイヤでそれぞれ電気的に接続する工程;(d)前記複数のリードのそれぞれの一部が露出するように、前記複数の半導体チップ、前記複数のワイヤ、及び前記複数のパッケージ領域を樹脂で封止する工程;(e)前記切断部の幅よりも細い幅から成るブレードを準備し、前記ブレードのエッジ部が前記切断部内に位置するように、前記切断部に沿って前記ブレードを走行させ、前記複数のパッケージ領域を分割する工程;を含むものである。
【発明の効果】
【0013】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【0014】
(1).半導体チップを支持可能な薄板部材の切断部にダイシングラインに対応して凹部が形成され、この凹部でブレードによって分割することにより、切断バリの大きさを小さくすることができ、各外部端子において被接続面への切断バリの突出を防ぐことができる。その結果、外部端子の被接続面の平坦度を向上でき、半導体装置の実装性の向上を図ることができる。
【0015】
(2).切断部に、ブレードの厚さと同じ間隔で少なくとも2列に凹部が形成されていることにより、切断時にブレードのエッジ部を凹部に配置することができ、切断バリの大きさを確実に小さくすることができる。その結果、外部端子の被接続面の平坦度をさらに向上でき、半導体装置の実装性を高めることができる。
【0016】
(3).切断部に、ダイシングラインに対応した凹部と、ダイシングラインの直交箇所に対応して前記凹部より深い他の凹部または貫通孔とが形成されていることにより、前記直交箇所で2度切りされてもその際に形成される切断バリの大きさを小さくすることができる。これにより、半導体装置の角部の外部端子において被接続面への切断バリの突出を確実に防ぐことができる。
【図面の簡単な説明】
【0017】
【図1】(a),(b),(c)は本発明の実施の形態の半導体装置の製造方法によって組み立てられる半導体装置の一例であるQFNの構造を示す図であり、(a)は平面図、(b)は側面図、(c)は底面図である。
【図2】図1に示すQFNの構造を示す拡大断面図である。
【図3】図1に示すQFNの製造における組み立て手順の一例を示すプロセスフロー図である。
【図4】図1に示すQFNの組み立てに用いられるリードフレームの構造を示す部分平面図である。
【図5】(a),(b)は図3に示す組み立て手順におけるモールド後の状態の一例を示す図であり、(a)は平面図、(b)は側面図である。
【図6】(a),(b),(c)は図3に示す組み立て手順における切断時の状態の一例を示す図であり、(a)は切断前の部分断面図、(b)は(a)のA部の拡大部分断面図、(c)は切断後の部分断面図である。
【図7】(a),(b) は図6に示すリードフレームの凹部に対する変形例の凹部の形状を示す図であり、(a)は切断前の部分断面図、(b)は(a)のB部の拡大部分断面図である。
【図8】図6に示すリードフレームに対する変形例のリードフレームの形状を示す部分平面図である。
【図9】(a),(b) は図6に示すリードフレームの凹部に対する変形例の凹部の形状を示す拡大部分断面図である。
【図10】本発明の他の実施の形態の半導体装置の製造方法における一括モールド後の個片化の方法を示す断面図である。
【図11】(a),(b),(c)は本発明の他の実施の形態の半導体装置の製造方法によって組み立てられる半導体装置であるLGAの構造を示す図であり、(a)は平面図、(b)は側面図、(c)は底面図である。
【図12】図11に示すLGAの構造を示す拡大断面図である。
【図13】図11に示すLGAの組み立てに用いられる配線基板の構造を示す平面図である。
【図14】(a),(b) は図13に示す配線基板のC部の構造を示す図であり、(a)は表面側(チップ搭載側)の拡大平面図、(b)は拡大底面図である。
【発明を実施するための形態】
【0018】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【0019】
図1は本発明の実施の形態の半導体装置の製造方法によって組み立てられる半導体装置の一例であるQFNの構造を示す図であり、(a)は平面図、(b)は側面図、(c)は底面図、図2は図1に示すQFNの構造を示す拡大断面図、図3は図1に示すQFNの製造における組み立て手順の一例を示すプロセスフロー図、図4は図1に示すQFNの組み立てに用いられるリードフレームの構造を示す部分平面図、図5は図3に示す組み立て手順におけるモールド後の状態の一例を示す図であり、(a)は平面図、(b)は側面図、図6は図3に示す組み立て手順における切断時の状態の一例を示す図であり、(a)は切断前の部分断面図、(b)は(a)のA部の拡大部分断面図、(c)は切断後の部分断面図、図7は図6に示すリードフレームの凹部に対する変形例の凹部の形状を示す図であり、(a)は切断前の部分断面図、(b)は(a)のB部の拡大部分断面図、図8は図6に示すリードフレームに対する変形例のリードフレームの形状を示す部分平面図、図9は図6に示すリードフレームの凹部に対する変形例の凹部の形状を示す拡大部分断面図である。
【0020】
図1に示す本実施の形態の半導体装置の製造方法によって組み立てられる半導体装置は、図4に示すリードフレーム(薄板部材)1を用い、かつこのリードフレーム1の片方の面である表面(チップ搭載側の面)側にモールドによって図1に示す封止部3が形成される片面モールドの樹脂封止形の小形半導体パッケージであり、さらに、封止部3の裏面3aの周縁部に複数のリード1aの被接続面1dを露出させて配置したペリフェラル形のものでもあり、前記半導体装置の一例として、QFN5を取り上げて説明する。
【0021】
したがって、QFN5の各リード1aは、封止部3に埋め込まれたインナリードと、封止部3の裏面3aの周縁部に露出するアウタリードとの両者の機能を兼ねている。
【0022】
図1、図2を用いて、QFN5の詳細構成について説明すると、半導体チップ2が樹脂封止されて形成された封止部3と、半導体チップ2を支持するチップ支持面1cを備えたタブ(チップ搭載部)1bと、タブ1bを支持するとともに封止部3の裏面3aの周縁部の4つの角部に露出して配置されたタブ吊りリード1eと、タブ1bの周囲に配置され、かつ封止部3の裏面3aの周縁部に並んで被接続面1dを露出して配置された複数のリード1aと、リードフレーム1の切断時にリード1aやタブ吊りリード1eの切断端部に形成され、かつリード1aやタブ吊りリード1eの被接続面1dから突出せずに引っ込んだ図6(c)に示す切断バリ(バリ)1iと、半導体チップ2の表面電極であるパッド2aとこれに対応するリード1aとを接続するボンディング用のワイヤ4とからなる。
【0023】
すなわち、図4、図5に示すリードフレーム1の切断部1kに、図6に示すような薄肉部である凹部1jが形成されたことにより、切断用のブレード6によってリード切断が行われた際に形成される切断バリ1iの先端が、図6(c)に示すように、リード1aやタブ吊りリード1eの被接続面1dから突出せずに引っ込んだ状態となるものであり、これによって、リード1aやタブ吊りリード1eの被接続面1dの平坦度を向上させ、その結果、QFN5の実装性の向上を図ることができる。
【0024】
なお、図2に示すように、半導体チップ2は、タブ1bのチップ支持面1c上にダイボンド材(例えば、銀ペーストなど)12によって固定されている。
【0025】
また、QFN5の封止部3の裏面3aの周縁部に並んで配置された外部端子であるリード1aの被接続面1dには、厚さ10μm程度の半田メッキ層10が形成されている。
【0026】
また、タブ1b、タブ吊りリード1eおよび各リード1aは、例えば、銅などの薄板材によって形成され、その厚さは、0.15〜0.2mm程度である。
【0027】
さらに、半導体チップ2のパッド2aとこれに対応するリード1aとを接続するワイヤ4は、例えば、金線などである。
【0028】
また、封止部3は、モールド方法による樹脂封止によって形成され、その際用いられる封止用樹脂は、例えば、熱硬化性のエポキシ樹脂などである。
【0029】
次に、本実施の形態によるQFN5(半導体装置)の製造方法を図3に示すプロセスフロー図にしたがって説明する。
【0030】
まず、図2に示す半導体チップ2を支持可能な複数のチップ搭載部であるタブ1bと、タブ1bをその角部で支持するタブ吊りリード1eと、タブ1bの周囲に配置され、かつ樹脂封止された際に封止部3の裏面3aの周縁部に露出する被接続面1dを備えた複数のリード1aと、タブ1bおよびその周囲のリード1aを区画する切断部1kとからなり、この切断部1kに、分割用のダイシングライン1hに対応して図6に示すような凹部1j
が形成された図4に示す薄板部材であるリードフレーム1を準備する(ステップS1)。
【0031】
なお、図4に示す点線部は、モールド後のモールドライン1nである。
【0032】
また、凹部1jは、図6(b)に示すように、リード1aの基本板厚(T)が、例えば、0.2mmで、かつブレード6の幅(L1)を100μmとすると、その深さ(Z1もしくはZ2)は、大凡30μm程度であり、さらに、凹部1jの幅(L2)は、150μm程度である。つまり、凹部1jの幅は、ブレード6の幅より大きく(幅広)する。
【0033】
ただし、複数の凹部1jを形成して1つの凹部1jと見立てる場合は、一方の端部の凹
部1jから反対側の端部の凹部1jまでの距離をブレード6の幅より大きくすればよい。
【0034】
さらに、凹部1jの深さは、30μmに限らず、発生する切断バリ1iの量(高さ)に応じて設定するものである。
【0035】
また、凹部1jは、リードフレーム1の切断部1kにおいて、図5(a) に示すダイシングライン1hに対応して形成されており、その際、図6(a),(b)に示すように、その表裏両面に形成されていることが好ましく、これにより、切断時の切断バリ1iの大きさを極力小さくできる。
【0036】
したがって、QFN個片化への切断時には、ダイシングライン1hに対応して形成された凹部1jを、この凹部1jに沿ってブレード6をX方向およびY方向に移動させて切断する。
【0037】
なお、凹部1jは、図9(a),(b)の変形例に示すように、リードフレーム1の表面1gまたは裏面1lの何れか一方のみに形成されていてもよい。
【0038】
また、凹部1jは、図7(a),(b)の変形例に示すように、分割用のブレード6の厚さとほぼ同じ間隔程度に少なくとも2列に形成されていることが好ましい。
【0039】
このようにすれば、切断時に、ブレード6のエッジすなわちブレード6の表裏両側の周縁部をそれぞれ凹部1jの窪み箇所に配置することができ、切断によって形成される切断バリ1iの大きさを極力小さくすることができる。
【0040】
ただし、凹部1jの数は、2列以上設けてもよい。
【0041】
また、図8の変形例に示すように、切断部1kに、ダイシングライン1hに対応した凹部1jと、ダイシングライン1hの直交箇所に対応した貫通孔1mとが形成されたリードフレーム1であってもよい。
【0042】
これにより、ブレード6のX方向とY方向とへの走行によってダイシングライン1hの直交箇所で2度切りが行われても、そこで発生する切断バリ1iを小さくできる。
【0043】
なお、ダイシングライン1hの直交箇所に設けられるのは、必ずしも貫通孔1mでなくてもよく、凹部1jより深い溝(他の凹部)などであってもよい。
【0044】
ここで、リードフレーム1は、1枚のリードフレーム1から複数個のQFN5を製造することが可能な短冊状の細長い多連のものであり、さらに、1枚のリードフレーム1上でマトリクス配列でQFN5を製造可能とするものであり、したがって、1枚のリードフレーム1には、1個のQFN5に対応したパッケージ領域がマトリクス配列で複数個形成されている。
【0045】
また、リードフレーム1は、例えば、銅(Cu)などによって形成された薄板材であり、その厚さは、例えば、0.15〜0.2mm程度であるが、前記材料や前記厚さなどは、これらに限定されるものではない。
【0046】
その後、主面2bに半導体集積回路が形成された半導体チップ2を準備し、この半導体チップ2の裏面2cとリードフレーム1のタブ1bのチップ支持面1cとを接合するステップS2に示すダイボンディング(ペレットボンディングまたはチップマウントともいう)を行う。
【0047】
すなわち、リードフレーム1のタブ1bのチップ支持面1cに半導体チップ2を搭載する。
【0048】
その際、リードフレーム1のタブ1bにダイボンド材(例えば、銀ペーストなど)12を介して主面2bを上方に向けて半導体チップ2を固定する。
【0049】
続いて、図2に示すように、半導体チップ2のパッド2aとこれに対応するリード1aのボンディング面1fとをボンディング用のワイヤ4によってワイヤボンディングして接続する(ステップS3)。
【0050】
その後、ステップS4に示すモールド(ここでは、トランスファーモールド)によって半導体チップ2を樹脂封止してリードフレーム1の表面1g側に封止部3を形成する(片面モールドを行う)。
【0051】
ここでは、モールド金型のキャビティとQFN5とが1対1に対応した前記モールド金型を用いてモールドを行う。
【0052】
これによって、図5(a),(b)に示すように、リードフレーム1上に複数の封止部3がマトリクス配置で形成される。
【0053】
その後、封止部3から突出する各リード1aおよびタブ吊りリード1eをリードフレーム1から切断分離するステップS5に示すリード切断(個片化)を行う。
【0054】
その際、リードフレーム1の切断部1kにおいてダイシングライン1hに対応して形成された凹部1j上に、分割用のブレード6をX方向およびY方向に走行させてQFN5ごとに(ここではタブ1bごとに)分割する。
【0055】
切断時、図6(b)に示すように、凹部1jをブレード6が走行するため、その際に形成される図6(c)に示す切断バリ1iをリード1aの被接続面1dから突出させずに分割できる。
【0056】
なお、図7(a),(b)に示すように、分割用のブレード6の厚さとほぼ同じ間隔程度に少なくとも2列に凹部1jが形成されていることにより、ブレード6のエッジすなわちブレード6の両周縁部をそれぞれ凹部1jの窪み箇所に配置して切断することができ、これによって、切断バリ1iの大きさを小さくすることができる。
【0057】
また、図8に示すように、切断部1kのダイシングライン1hの直交箇所に貫通孔1mが形成されていることにより、ブレード6のX方向とY方向との走行によってダイシングライン1hの直交箇所で2度切りが行われた際にも、そこで発生する切断バリ1iを小さくできる。
【0058】
すなわち、QFN5の角部に形成される切断バリ1iを小さくすることができる。
【0059】
個片化によって、図1および図2に示すQFN5の完成となる(ステップS6)。
【0060】
本実施の形態のQFN5(半導体装置)の製造方法によれば、以下のような作用効果が得られる。
【0061】
すなわち、半導体チップ2を支持可能なリードフレーム1の切断部1kにダイシングライン1hに対応して凹部1jが形成され、この凹部1jでブレード6によって分割することにより、切断バリ1iの大きさを小さくすることができ、各リード1a(タブ吊りリード1eも含む)において被接続面1dへの切断バリ1iの突出を防ぐことができる。
【0062】
その結果、リード1aの被接続面1dの平坦度を向上でき、したがって、QFN5の実装性の向上を図ることができる。
【0063】
なお、切断部1kに、ブレード6の厚さとほぼ同じ間隔で2列に凹部1jが形成されていることにより、切断時にブレード6のエッジ部を凹部1jに配置することができる。
【0064】
その結果、切断バリ1iの大きさを確実に小さくすることができ、各リード1aにおいて被接続面1dへの切断バリ1iの突出をさらに防ぐことができる。
【0065】
これにより、リード1aの被接続面1dの平坦度をさらに向上でき、QFN5の実装性を高めることができる。
【0066】
また、本実施の形態のように、薄板部材がリードフレーム1であり、その切断部1kに、図8に示すように、ダイシングライン1hに対応した凹部1jと、ダイシングライン1hの直交箇所に対応した貫通孔1mとが形成されていることにより、ダイシングライン1hの直交箇所でX方向とY方向とで2度切りされてもその際に形成される切断部1kの大きさを小さくすることができる。
【0067】
これにより、QFN5の角部のリード1a(ここでは、特にタブ吊りリード1e)において、被接続面1dへの切断バリ1iの突出を確実に防ぐことができる。
【0068】
その結果、QFN5の角部のリード1aおよびタブ吊りリード1eの被接続面1dの平坦度を向上でき、QFN5の実装性を高めることができる。
【0069】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【0070】
例えば、前記実施の形態では、図5に示すように、1つのQFN5に相当する領域を別々のキャビティでモールドしてリードフレーム1上に複数の封止部3を形成する場合について説明したが、QFN5の製造方法としては、図3に示すステップS4のモールド工程において、図10に示す他の実施の形態のモールド方法のように複数のQFN5に相当する領域を一括してモールド(以降、一括モールドという)した後、これによって形成された一括封止部7とリードフレーム1とをブレード6を用いて一緒に分割切断して個片化するものであってもよい。
【0071】
前記一括モールドによる製造方法であっても、リードフレーム1の切断部1kに凹部1jが形成されていることにより、切断バリ1iの大きさを小さくすることができ、前記一括モールドによって組み立てたQFN5の実装性を向上できる。
【0072】
また、前記実施の形態では、薄板部材がリードフレーム1であり、かつこのリードフレーム1を用いて製造される半導体装置がQFN5の場合について説明したが、前記半導体装置は、切断部1kに凹部1jが形成されたリードフレーム1を用いて製造するものであれば、QFN5以外の半導体装置であってもよい。
【0073】
さらに、前記薄板部材は、リードフレーム1に限らず、図11〜14に示す他の実施の形態のように、配線基板8であってもよい。
【0074】
ここで、図11(a),(b),(c)および図12に示す半導体装置は、図13に示す多数個取り基板である配線基板8を用いて組み立てられたLGA(Land Grid Array)11である。
【0075】
図13に示す配線基板8において、各LGA11に対応した領域が、図14(a),(b)に示すパッケージ基板9であり、図6に示す凹部1jと同様の薄肉部が形成された配線基板8を用い、この配線基板8の各パッケージ基板9に半導体チップ2を搭載し、さらに、ワイヤ4で接続した後、一括モールドを行って、その後、配線基板8の前記薄肉部でブレード6によって各パッケージ基板9ごとに分割個片化するものであり、これによって組み立てられたものが図11および図12に示すLGA11である。
【0076】
LGA11のパッケージ基板9は、ガラス入りエポキシ樹脂などからなる基材9a上に銅配線9bが形成され、この銅配線9bを絶縁膜であるソルダレジスト9cによって覆ったものであり、半導体チップ2が搭載される面と反対側の面である裏面9eには、平坦な外部リード9dが、図11(c)に示すように、アレイ状に配置されている。
【0077】
なお、LGA11では、図12に示すようにパッケージ基板9の裏面9eと、外部リード9dの露出面とがほぼ同じ高さであるため、配線基板8を切断した際に発生する切断バリ1i(図6(c)参照)の影響を受け易い。
【0078】
したがって、配線基板8に、図6に示す凹部1jと同様の薄肉部を形成することは、非常に有効である。
【0079】
また、配線基板8を用いて組み立てる半導体装置は、BGA(Ball Grid Array)などであってもよい。
【産業上の利用可能性】
【0080】
本発明は、半導体装置の製造技術に好適である。
【符号の説明】
【0081】
1 リードフレーム(薄板部材)
1a リード
1b タブ(チップ搭載部)
1c チップ支持面
1d 被接続面
1e タブ吊りリード
1f ボンディング面
1g 表面
1h ダイシングライン
1i 切断バリ(バリ)
1j 凹部
1k 切断部
1l 裏面
1m 貫通孔
1n モールドライン
2 半導体チップ
2a パッド
2b 主面
2c 裏面
3 封止部
3a 裏面
4 ワイヤ
5 QFN(半導体装置)
6 ブレード
7 一括封止部
8 配線基板(薄板部材)
9 パッケージ基板
9a 基材
9b 銅配線
9c ソルダレジスト
9d 外部リード
9e 裏面
10 半田メッキ層
11 LGA(半導体装置)
12 ダイボンド材
【技術分野】
【0001】
本発明は、半導体製造技術に関し、特に、リードフレームを用いて組み立てる半導体装置の実装性向上に適用して有効な技術に関する。
【背景技術】
【0002】
以下に説明する技術は、本発明を研究、完成するに際し、本発明者によって検討されたものであり、その概要は次のとおりである。
【0003】
小形化を図った半導体装置として、QFN(Quad Flat Non-leaded Package) と呼ばれる半導体チップより若干大きい程度の小形半導体パッケージが開発されており、モールドによって形成された封止部の裏面の周縁部に外部端子となる複数のリードが露出して配置され、このような構造の半導体パッケージは、ペリフェラル形と呼ばれている。
【0004】
QFNの組み立てでは、モールド金型の1つのキャビティで複数の半導体チップを一括してモールドし、モールド後に、一括した封止部をリードフレームとともにダイシング用のブレードによって切断分離して個片化する組み立て方式が考案されている。
【0005】
なお、リードフレームを用いて組み立てるQFNの構造については、例えば、非特許文献1に記載されている。
【先行技術文献】
【非特許文献】
【0006】
【非特許文献1】株式会社プレスジャーナル1998年7月27日発行、「月刊Semiconductor World増刊号'99半導体組立・検査技術」、53〜57頁
【発明の概要】
【発明が解決しようとする課題】
【0007】
ところが、前記した技術のQFNの組み立てでは、モールド後、リードを切断した際に、リード(吊りリードも含む)の被接続面には切断バリが突出する。特に、ブレードの移動方向がX方向とY方向とで交差する箇所は2度切りとなるため、切断バリが、QFNの角部のリードに大きく形成され、その被接続面に突出した状態となる。
【0008】
これによって、リードの被接続面の平坦度が悪くなり、完成後のQFNの実装性が低下することが問題となる。
【0009】
本発明の目的は、実装性の向上を図る半導体装置の製造方法を提供することにある。
【0010】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0011】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【0012】
すなわち、本発明の半導体装置の製造方法は、(a)チップ搭載部、前記チップ搭載部を支持する複数の吊りリード、及び前記チップ搭載部の周囲に配置された複数のリードを備えた複数のパッケージ領域と、前記複数のパッケージ領域のうち、互いに隣接するパッケージ領域間に位置し、前記複数のリードのそれぞれの厚さよりも薄く形成され、前記複数の吊りリードのそれぞれと前記複数のリードのそれぞれを支持する切断部とを有するリードフレームを準備する工程;(b)複数のパッドが形成された主面を有する半導体チップを複数個準備し、前記複数の半導体チップを前記複数のパッケージ領域の前記チップ搭載部上にそれぞれ搭載する工程;(c)前記半導体チップの前記複数のパッドと前記複数のリードを複数のワイヤでそれぞれ電気的に接続する工程;(d)前記複数のリードのそれぞれの一部が露出するように、前記複数の半導体チップ、前記複数のワイヤ、及び前記複数のパッケージ領域を樹脂で封止する工程;(e)前記切断部の幅よりも細い幅から成るブレードを準備し、前記ブレードのエッジ部が前記切断部内に位置するように、前記切断部に沿って前記ブレードを走行させ、前記複数のパッケージ領域を分割する工程;を含むものである。
【発明の効果】
【0013】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【0014】
(1).半導体チップを支持可能な薄板部材の切断部にダイシングラインに対応して凹部が形成され、この凹部でブレードによって分割することにより、切断バリの大きさを小さくすることができ、各外部端子において被接続面への切断バリの突出を防ぐことができる。その結果、外部端子の被接続面の平坦度を向上でき、半導体装置の実装性の向上を図ることができる。
【0015】
(2).切断部に、ブレードの厚さと同じ間隔で少なくとも2列に凹部が形成されていることにより、切断時にブレードのエッジ部を凹部に配置することができ、切断バリの大きさを確実に小さくすることができる。その結果、外部端子の被接続面の平坦度をさらに向上でき、半導体装置の実装性を高めることができる。
【0016】
(3).切断部に、ダイシングラインに対応した凹部と、ダイシングラインの直交箇所に対応して前記凹部より深い他の凹部または貫通孔とが形成されていることにより、前記直交箇所で2度切りされてもその際に形成される切断バリの大きさを小さくすることができる。これにより、半導体装置の角部の外部端子において被接続面への切断バリの突出を確実に防ぐことができる。
【図面の簡単な説明】
【0017】
【図1】(a),(b),(c)は本発明の実施の形態の半導体装置の製造方法によって組み立てられる半導体装置の一例であるQFNの構造を示す図であり、(a)は平面図、(b)は側面図、(c)は底面図である。
【図2】図1に示すQFNの構造を示す拡大断面図である。
【図3】図1に示すQFNの製造における組み立て手順の一例を示すプロセスフロー図である。
【図4】図1に示すQFNの組み立てに用いられるリードフレームの構造を示す部分平面図である。
【図5】(a),(b)は図3に示す組み立て手順におけるモールド後の状態の一例を示す図であり、(a)は平面図、(b)は側面図である。
【図6】(a),(b),(c)は図3に示す組み立て手順における切断時の状態の一例を示す図であり、(a)は切断前の部分断面図、(b)は(a)のA部の拡大部分断面図、(c)は切断後の部分断面図である。
【図7】(a),(b) は図6に示すリードフレームの凹部に対する変形例の凹部の形状を示す図であり、(a)は切断前の部分断面図、(b)は(a)のB部の拡大部分断面図である。
【図8】図6に示すリードフレームに対する変形例のリードフレームの形状を示す部分平面図である。
【図9】(a),(b) は図6に示すリードフレームの凹部に対する変形例の凹部の形状を示す拡大部分断面図である。
【図10】本発明の他の実施の形態の半導体装置の製造方法における一括モールド後の個片化の方法を示す断面図である。
【図11】(a),(b),(c)は本発明の他の実施の形態の半導体装置の製造方法によって組み立てられる半導体装置であるLGAの構造を示す図であり、(a)は平面図、(b)は側面図、(c)は底面図である。
【図12】図11に示すLGAの構造を示す拡大断面図である。
【図13】図11に示すLGAの組み立てに用いられる配線基板の構造を示す平面図である。
【図14】(a),(b) は図13に示す配線基板のC部の構造を示す図であり、(a)は表面側(チップ搭載側)の拡大平面図、(b)は拡大底面図である。
【発明を実施するための形態】
【0018】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【0019】
図1は本発明の実施の形態の半導体装置の製造方法によって組み立てられる半導体装置の一例であるQFNの構造を示す図であり、(a)は平面図、(b)は側面図、(c)は底面図、図2は図1に示すQFNの構造を示す拡大断面図、図3は図1に示すQFNの製造における組み立て手順の一例を示すプロセスフロー図、図4は図1に示すQFNの組み立てに用いられるリードフレームの構造を示す部分平面図、図5は図3に示す組み立て手順におけるモールド後の状態の一例を示す図であり、(a)は平面図、(b)は側面図、図6は図3に示す組み立て手順における切断時の状態の一例を示す図であり、(a)は切断前の部分断面図、(b)は(a)のA部の拡大部分断面図、(c)は切断後の部分断面図、図7は図6に示すリードフレームの凹部に対する変形例の凹部の形状を示す図であり、(a)は切断前の部分断面図、(b)は(a)のB部の拡大部分断面図、図8は図6に示すリードフレームに対する変形例のリードフレームの形状を示す部分平面図、図9は図6に示すリードフレームの凹部に対する変形例の凹部の形状を示す拡大部分断面図である。
【0020】
図1に示す本実施の形態の半導体装置の製造方法によって組み立てられる半導体装置は、図4に示すリードフレーム(薄板部材)1を用い、かつこのリードフレーム1の片方の面である表面(チップ搭載側の面)側にモールドによって図1に示す封止部3が形成される片面モールドの樹脂封止形の小形半導体パッケージであり、さらに、封止部3の裏面3aの周縁部に複数のリード1aの被接続面1dを露出させて配置したペリフェラル形のものでもあり、前記半導体装置の一例として、QFN5を取り上げて説明する。
【0021】
したがって、QFN5の各リード1aは、封止部3に埋め込まれたインナリードと、封止部3の裏面3aの周縁部に露出するアウタリードとの両者の機能を兼ねている。
【0022】
図1、図2を用いて、QFN5の詳細構成について説明すると、半導体チップ2が樹脂封止されて形成された封止部3と、半導体チップ2を支持するチップ支持面1cを備えたタブ(チップ搭載部)1bと、タブ1bを支持するとともに封止部3の裏面3aの周縁部の4つの角部に露出して配置されたタブ吊りリード1eと、タブ1bの周囲に配置され、かつ封止部3の裏面3aの周縁部に並んで被接続面1dを露出して配置された複数のリード1aと、リードフレーム1の切断時にリード1aやタブ吊りリード1eの切断端部に形成され、かつリード1aやタブ吊りリード1eの被接続面1dから突出せずに引っ込んだ図6(c)に示す切断バリ(バリ)1iと、半導体チップ2の表面電極であるパッド2aとこれに対応するリード1aとを接続するボンディング用のワイヤ4とからなる。
【0023】
すなわち、図4、図5に示すリードフレーム1の切断部1kに、図6に示すような薄肉部である凹部1jが形成されたことにより、切断用のブレード6によってリード切断が行われた際に形成される切断バリ1iの先端が、図6(c)に示すように、リード1aやタブ吊りリード1eの被接続面1dから突出せずに引っ込んだ状態となるものであり、これによって、リード1aやタブ吊りリード1eの被接続面1dの平坦度を向上させ、その結果、QFN5の実装性の向上を図ることができる。
【0024】
なお、図2に示すように、半導体チップ2は、タブ1bのチップ支持面1c上にダイボンド材(例えば、銀ペーストなど)12によって固定されている。
【0025】
また、QFN5の封止部3の裏面3aの周縁部に並んで配置された外部端子であるリード1aの被接続面1dには、厚さ10μm程度の半田メッキ層10が形成されている。
【0026】
また、タブ1b、タブ吊りリード1eおよび各リード1aは、例えば、銅などの薄板材によって形成され、その厚さは、0.15〜0.2mm程度である。
【0027】
さらに、半導体チップ2のパッド2aとこれに対応するリード1aとを接続するワイヤ4は、例えば、金線などである。
【0028】
また、封止部3は、モールド方法による樹脂封止によって形成され、その際用いられる封止用樹脂は、例えば、熱硬化性のエポキシ樹脂などである。
【0029】
次に、本実施の形態によるQFN5(半導体装置)の製造方法を図3に示すプロセスフロー図にしたがって説明する。
【0030】
まず、図2に示す半導体チップ2を支持可能な複数のチップ搭載部であるタブ1bと、タブ1bをその角部で支持するタブ吊りリード1eと、タブ1bの周囲に配置され、かつ樹脂封止された際に封止部3の裏面3aの周縁部に露出する被接続面1dを備えた複数のリード1aと、タブ1bおよびその周囲のリード1aを区画する切断部1kとからなり、この切断部1kに、分割用のダイシングライン1hに対応して図6に示すような凹部1j
が形成された図4に示す薄板部材であるリードフレーム1を準備する(ステップS1)。
【0031】
なお、図4に示す点線部は、モールド後のモールドライン1nである。
【0032】
また、凹部1jは、図6(b)に示すように、リード1aの基本板厚(T)が、例えば、0.2mmで、かつブレード6の幅(L1)を100μmとすると、その深さ(Z1もしくはZ2)は、大凡30μm程度であり、さらに、凹部1jの幅(L2)は、150μm程度である。つまり、凹部1jの幅は、ブレード6の幅より大きく(幅広)する。
【0033】
ただし、複数の凹部1jを形成して1つの凹部1jと見立てる場合は、一方の端部の凹
部1jから反対側の端部の凹部1jまでの距離をブレード6の幅より大きくすればよい。
【0034】
さらに、凹部1jの深さは、30μmに限らず、発生する切断バリ1iの量(高さ)に応じて設定するものである。
【0035】
また、凹部1jは、リードフレーム1の切断部1kにおいて、図5(a) に示すダイシングライン1hに対応して形成されており、その際、図6(a),(b)に示すように、その表裏両面に形成されていることが好ましく、これにより、切断時の切断バリ1iの大きさを極力小さくできる。
【0036】
したがって、QFN個片化への切断時には、ダイシングライン1hに対応して形成された凹部1jを、この凹部1jに沿ってブレード6をX方向およびY方向に移動させて切断する。
【0037】
なお、凹部1jは、図9(a),(b)の変形例に示すように、リードフレーム1の表面1gまたは裏面1lの何れか一方のみに形成されていてもよい。
【0038】
また、凹部1jは、図7(a),(b)の変形例に示すように、分割用のブレード6の厚さとほぼ同じ間隔程度に少なくとも2列に形成されていることが好ましい。
【0039】
このようにすれば、切断時に、ブレード6のエッジすなわちブレード6の表裏両側の周縁部をそれぞれ凹部1jの窪み箇所に配置することができ、切断によって形成される切断バリ1iの大きさを極力小さくすることができる。
【0040】
ただし、凹部1jの数は、2列以上設けてもよい。
【0041】
また、図8の変形例に示すように、切断部1kに、ダイシングライン1hに対応した凹部1jと、ダイシングライン1hの直交箇所に対応した貫通孔1mとが形成されたリードフレーム1であってもよい。
【0042】
これにより、ブレード6のX方向とY方向とへの走行によってダイシングライン1hの直交箇所で2度切りが行われても、そこで発生する切断バリ1iを小さくできる。
【0043】
なお、ダイシングライン1hの直交箇所に設けられるのは、必ずしも貫通孔1mでなくてもよく、凹部1jより深い溝(他の凹部)などであってもよい。
【0044】
ここで、リードフレーム1は、1枚のリードフレーム1から複数個のQFN5を製造することが可能な短冊状の細長い多連のものであり、さらに、1枚のリードフレーム1上でマトリクス配列でQFN5を製造可能とするものであり、したがって、1枚のリードフレーム1には、1個のQFN5に対応したパッケージ領域がマトリクス配列で複数個形成されている。
【0045】
また、リードフレーム1は、例えば、銅(Cu)などによって形成された薄板材であり、その厚さは、例えば、0.15〜0.2mm程度であるが、前記材料や前記厚さなどは、これらに限定されるものではない。
【0046】
その後、主面2bに半導体集積回路が形成された半導体チップ2を準備し、この半導体チップ2の裏面2cとリードフレーム1のタブ1bのチップ支持面1cとを接合するステップS2に示すダイボンディング(ペレットボンディングまたはチップマウントともいう)を行う。
【0047】
すなわち、リードフレーム1のタブ1bのチップ支持面1cに半導体チップ2を搭載する。
【0048】
その際、リードフレーム1のタブ1bにダイボンド材(例えば、銀ペーストなど)12を介して主面2bを上方に向けて半導体チップ2を固定する。
【0049】
続いて、図2に示すように、半導体チップ2のパッド2aとこれに対応するリード1aのボンディング面1fとをボンディング用のワイヤ4によってワイヤボンディングして接続する(ステップS3)。
【0050】
その後、ステップS4に示すモールド(ここでは、トランスファーモールド)によって半導体チップ2を樹脂封止してリードフレーム1の表面1g側に封止部3を形成する(片面モールドを行う)。
【0051】
ここでは、モールド金型のキャビティとQFN5とが1対1に対応した前記モールド金型を用いてモールドを行う。
【0052】
これによって、図5(a),(b)に示すように、リードフレーム1上に複数の封止部3がマトリクス配置で形成される。
【0053】
その後、封止部3から突出する各リード1aおよびタブ吊りリード1eをリードフレーム1から切断分離するステップS5に示すリード切断(個片化)を行う。
【0054】
その際、リードフレーム1の切断部1kにおいてダイシングライン1hに対応して形成された凹部1j上に、分割用のブレード6をX方向およびY方向に走行させてQFN5ごとに(ここではタブ1bごとに)分割する。
【0055】
切断時、図6(b)に示すように、凹部1jをブレード6が走行するため、その際に形成される図6(c)に示す切断バリ1iをリード1aの被接続面1dから突出させずに分割できる。
【0056】
なお、図7(a),(b)に示すように、分割用のブレード6の厚さとほぼ同じ間隔程度に少なくとも2列に凹部1jが形成されていることにより、ブレード6のエッジすなわちブレード6の両周縁部をそれぞれ凹部1jの窪み箇所に配置して切断することができ、これによって、切断バリ1iの大きさを小さくすることができる。
【0057】
また、図8に示すように、切断部1kのダイシングライン1hの直交箇所に貫通孔1mが形成されていることにより、ブレード6のX方向とY方向との走行によってダイシングライン1hの直交箇所で2度切りが行われた際にも、そこで発生する切断バリ1iを小さくできる。
【0058】
すなわち、QFN5の角部に形成される切断バリ1iを小さくすることができる。
【0059】
個片化によって、図1および図2に示すQFN5の完成となる(ステップS6)。
【0060】
本実施の形態のQFN5(半導体装置)の製造方法によれば、以下のような作用効果が得られる。
【0061】
すなわち、半導体チップ2を支持可能なリードフレーム1の切断部1kにダイシングライン1hに対応して凹部1jが形成され、この凹部1jでブレード6によって分割することにより、切断バリ1iの大きさを小さくすることができ、各リード1a(タブ吊りリード1eも含む)において被接続面1dへの切断バリ1iの突出を防ぐことができる。
【0062】
その結果、リード1aの被接続面1dの平坦度を向上でき、したがって、QFN5の実装性の向上を図ることができる。
【0063】
なお、切断部1kに、ブレード6の厚さとほぼ同じ間隔で2列に凹部1jが形成されていることにより、切断時にブレード6のエッジ部を凹部1jに配置することができる。
【0064】
その結果、切断バリ1iの大きさを確実に小さくすることができ、各リード1aにおいて被接続面1dへの切断バリ1iの突出をさらに防ぐことができる。
【0065】
これにより、リード1aの被接続面1dの平坦度をさらに向上でき、QFN5の実装性を高めることができる。
【0066】
また、本実施の形態のように、薄板部材がリードフレーム1であり、その切断部1kに、図8に示すように、ダイシングライン1hに対応した凹部1jと、ダイシングライン1hの直交箇所に対応した貫通孔1mとが形成されていることにより、ダイシングライン1hの直交箇所でX方向とY方向とで2度切りされてもその際に形成される切断部1kの大きさを小さくすることができる。
【0067】
これにより、QFN5の角部のリード1a(ここでは、特にタブ吊りリード1e)において、被接続面1dへの切断バリ1iの突出を確実に防ぐことができる。
【0068】
その結果、QFN5の角部のリード1aおよびタブ吊りリード1eの被接続面1dの平坦度を向上でき、QFN5の実装性を高めることができる。
【0069】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【0070】
例えば、前記実施の形態では、図5に示すように、1つのQFN5に相当する領域を別々のキャビティでモールドしてリードフレーム1上に複数の封止部3を形成する場合について説明したが、QFN5の製造方法としては、図3に示すステップS4のモールド工程において、図10に示す他の実施の形態のモールド方法のように複数のQFN5に相当する領域を一括してモールド(以降、一括モールドという)した後、これによって形成された一括封止部7とリードフレーム1とをブレード6を用いて一緒に分割切断して個片化するものであってもよい。
【0071】
前記一括モールドによる製造方法であっても、リードフレーム1の切断部1kに凹部1jが形成されていることにより、切断バリ1iの大きさを小さくすることができ、前記一括モールドによって組み立てたQFN5の実装性を向上できる。
【0072】
また、前記実施の形態では、薄板部材がリードフレーム1であり、かつこのリードフレーム1を用いて製造される半導体装置がQFN5の場合について説明したが、前記半導体装置は、切断部1kに凹部1jが形成されたリードフレーム1を用いて製造するものであれば、QFN5以外の半導体装置であってもよい。
【0073】
さらに、前記薄板部材は、リードフレーム1に限らず、図11〜14に示す他の実施の形態のように、配線基板8であってもよい。
【0074】
ここで、図11(a),(b),(c)および図12に示す半導体装置は、図13に示す多数個取り基板である配線基板8を用いて組み立てられたLGA(Land Grid Array)11である。
【0075】
図13に示す配線基板8において、各LGA11に対応した領域が、図14(a),(b)に示すパッケージ基板9であり、図6に示す凹部1jと同様の薄肉部が形成された配線基板8を用い、この配線基板8の各パッケージ基板9に半導体チップ2を搭載し、さらに、ワイヤ4で接続した後、一括モールドを行って、その後、配線基板8の前記薄肉部でブレード6によって各パッケージ基板9ごとに分割個片化するものであり、これによって組み立てられたものが図11および図12に示すLGA11である。
【0076】
LGA11のパッケージ基板9は、ガラス入りエポキシ樹脂などからなる基材9a上に銅配線9bが形成され、この銅配線9bを絶縁膜であるソルダレジスト9cによって覆ったものであり、半導体チップ2が搭載される面と反対側の面である裏面9eには、平坦な外部リード9dが、図11(c)に示すように、アレイ状に配置されている。
【0077】
なお、LGA11では、図12に示すようにパッケージ基板9の裏面9eと、外部リード9dの露出面とがほぼ同じ高さであるため、配線基板8を切断した際に発生する切断バリ1i(図6(c)参照)の影響を受け易い。
【0078】
したがって、配線基板8に、図6に示す凹部1jと同様の薄肉部を形成することは、非常に有効である。
【0079】
また、配線基板8を用いて組み立てる半導体装置は、BGA(Ball Grid Array)などであってもよい。
【産業上の利用可能性】
【0080】
本発明は、半導体装置の製造技術に好適である。
【符号の説明】
【0081】
1 リードフレーム(薄板部材)
1a リード
1b タブ(チップ搭載部)
1c チップ支持面
1d 被接続面
1e タブ吊りリード
1f ボンディング面
1g 表面
1h ダイシングライン
1i 切断バリ(バリ)
1j 凹部
1k 切断部
1l 裏面
1m 貫通孔
1n モールドライン
2 半導体チップ
2a パッド
2b 主面
2c 裏面
3 封止部
3a 裏面
4 ワイヤ
5 QFN(半導体装置)
6 ブレード
7 一括封止部
8 配線基板(薄板部材)
9 パッケージ基板
9a 基材
9b 銅配線
9c ソルダレジスト
9d 外部リード
9e 裏面
10 半田メッキ層
11 LGA(半導体装置)
12 ダイボンド材
【特許請求の範囲】
【請求項1】
(a)表面に半導体チップが搭載されたチップ搭載部、前記チップ搭載部に一端部が接続された吊りリード、および前記チップ搭載部の周囲に配置された複数のリードを有するリードフレームを準備する工程と、
(b)前記半導体チップの表面に形成された複数のパッドと前記複数のリードとをそれぞれ複数のワイヤにより電気的に接続する工程と、
(c)前記半導体チップ、前記ワイヤ、前記チップ搭載部の一部、および前記リードの一部を覆う封止体を形成する工程と、
(d)前記リードをダイシングブレードにより切断する工程と、を有し、
前記リードは第1部分と、前記第1部分よりも厚さが薄く、かつ幅が狭い第2部分と、を有し、
前記(b)工程は、前記リードの前記第1部分に前記ワイヤを電気的に接続させ、
前記(d)工程は、前記リードの前記第2部分を切断することを特徴とする半導体装置の製造方法。
【請求項2】
請求項1に記載の半導体装置の製造方法であって、
前記(c)工程は、前記リードの前記第2部分が、前記封止体により覆われるように行うことを特徴とする半導体装置の製造方法。
【請求項3】
請求項2に記載の半導体装置の製造方法であって、
前記(d)工程は、前記封止体と前記リードの前記第2部分とを同時に切断することを特徴とする半導体装置の製造方法。
【請求項4】
請求項1に記載の半導体装置の製造方法であって、
前記(c)工程は、前記リードの前記第2部分が、前記封止体の外側に位置するように行うことを特徴とする半導体装置の製造方法。
【請求項5】
請求項1に記載の半導体装置の製造方法であって、
前記リードの前記第2部分は、前記リードの表面に凹部が形成されていることを特徴とする半導体装置の製造方法。
【請求項6】
請求項1に記載の半導体装置の製造方法であって、
前記リードの前記第2部分は、前記リードの裏面に凹部が形成されていることを特徴とする半導体装置の製造方法。
【請求項7】
請求項1に記載の半導体装置の製造方法であって、
前記リードの前記第2部分は、前記リードの表裏面に凹部が形成されていることを特徴とする半導体装置の製造方法。
【請求項8】
請求項5,6または7に記載の半導体装置の製造方法であって、
前記凹部の幅は、前記ダイシングブレードの幅よりも広いことを特徴とする半導体装置の製造方法。
【請求項9】
請求項1に記載の半導体装置の製造方法であって、
前記リードフレームは、複数のパッケージがマトリクス配列で形成されており、前記(d)工程を行うことにより、パッケージに個片化することを特徴とする半導体装置の製造方法。
【請求項10】
請求項9に記載の半導体装置の製造方法であって、
前記リードの前記第2部分は、前記パッケージ間に位置することを特徴とする半導体装置の製造方法。
【請求項11】
請求項9に記載の半導体装置の製造方法であって、
前記(d)工程は、前記パッケージ間のダイシングラインに沿って、前記ダイシングブレードを進行させることを特徴とする半導体装置の製造方法。
【請求項12】
請求項9に記載の半導体装置の製造方法であって、
前記リードの前記第2部分は、平面視において、ダイシングラインと重なる位置にあることを特徴とする半導体装置の製造方法。
【請求項13】
請求項11に記載の半導体装置の製造方法であって、
前記リードフレームの前記ダイシングラインの直交箇所に対応した部分には貫通孔が設けられていることを特徴とする半導体装置の製造方法。
【請求項14】
請求項11に記載の半導体装置の製造方法であって、
前記リードの前記第2部分には第1凹部が設けられており、前記リードフレームの前記ダイシングラインの直交箇所に対応した部分には第2凹部が設けられており、前記第2凹部の凹み深さは、前記第1凹部の凹み深さよりも深いことを特徴とする半導体装置の製造方法。
【請求項1】
(a)表面に半導体チップが搭載されたチップ搭載部、前記チップ搭載部に一端部が接続された吊りリード、および前記チップ搭載部の周囲に配置された複数のリードを有するリードフレームを準備する工程と、
(b)前記半導体チップの表面に形成された複数のパッドと前記複数のリードとをそれぞれ複数のワイヤにより電気的に接続する工程と、
(c)前記半導体チップ、前記ワイヤ、前記チップ搭載部の一部、および前記リードの一部を覆う封止体を形成する工程と、
(d)前記リードをダイシングブレードにより切断する工程と、を有し、
前記リードは第1部分と、前記第1部分よりも厚さが薄く、かつ幅が狭い第2部分と、を有し、
前記(b)工程は、前記リードの前記第1部分に前記ワイヤを電気的に接続させ、
前記(d)工程は、前記リードの前記第2部分を切断することを特徴とする半導体装置の製造方法。
【請求項2】
請求項1に記載の半導体装置の製造方法であって、
前記(c)工程は、前記リードの前記第2部分が、前記封止体により覆われるように行うことを特徴とする半導体装置の製造方法。
【請求項3】
請求項2に記載の半導体装置の製造方法であって、
前記(d)工程は、前記封止体と前記リードの前記第2部分とを同時に切断することを特徴とする半導体装置の製造方法。
【請求項4】
請求項1に記載の半導体装置の製造方法であって、
前記(c)工程は、前記リードの前記第2部分が、前記封止体の外側に位置するように行うことを特徴とする半導体装置の製造方法。
【請求項5】
請求項1に記載の半導体装置の製造方法であって、
前記リードの前記第2部分は、前記リードの表面に凹部が形成されていることを特徴とする半導体装置の製造方法。
【請求項6】
請求項1に記載の半導体装置の製造方法であって、
前記リードの前記第2部分は、前記リードの裏面に凹部が形成されていることを特徴とする半導体装置の製造方法。
【請求項7】
請求項1に記載の半導体装置の製造方法であって、
前記リードの前記第2部分は、前記リードの表裏面に凹部が形成されていることを特徴とする半導体装置の製造方法。
【請求項8】
請求項5,6または7に記載の半導体装置の製造方法であって、
前記凹部の幅は、前記ダイシングブレードの幅よりも広いことを特徴とする半導体装置の製造方法。
【請求項9】
請求項1に記載の半導体装置の製造方法であって、
前記リードフレームは、複数のパッケージがマトリクス配列で形成されており、前記(d)工程を行うことにより、パッケージに個片化することを特徴とする半導体装置の製造方法。
【請求項10】
請求項9に記載の半導体装置の製造方法であって、
前記リードの前記第2部分は、前記パッケージ間に位置することを特徴とする半導体装置の製造方法。
【請求項11】
請求項9に記載の半導体装置の製造方法であって、
前記(d)工程は、前記パッケージ間のダイシングラインに沿って、前記ダイシングブレードを進行させることを特徴とする半導体装置の製造方法。
【請求項12】
請求項9に記載の半導体装置の製造方法であって、
前記リードの前記第2部分は、平面視において、ダイシングラインと重なる位置にあることを特徴とする半導体装置の製造方法。
【請求項13】
請求項11に記載の半導体装置の製造方法であって、
前記リードフレームの前記ダイシングラインの直交箇所に対応した部分には貫通孔が設けられていることを特徴とする半導体装置の製造方法。
【請求項14】
請求項11に記載の半導体装置の製造方法であって、
前記リードの前記第2部分には第1凹部が設けられており、前記リードフレームの前記ダイシングラインの直交箇所に対応した部分には第2凹部が設けられており、前記第2凹部の凹み深さは、前記第1凹部の凹み深さよりも深いことを特徴とする半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2010−177692(P2010−177692A)
【公開日】平成22年8月12日(2010.8.12)
【国際特許分類】
【出願番号】特願2010−86837(P2010−86837)
【出願日】平成22年4月5日(2010.4.5)
【分割の表示】特願2001−61600(P2001−61600)の分割
【原出願日】平成13年3月6日(2001.3.6)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【出願人】(000233594)株式会社ルネサス北日本セミコンダクタ (34)
【Fターム(参考)】
【公開日】平成22年8月12日(2010.8.12)
【国際特許分類】
【出願日】平成22年4月5日(2010.4.5)
【分割の表示】特願2001−61600(P2001−61600)の分割
【原出願日】平成13年3月6日(2001.3.6)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【出願人】(000233594)株式会社ルネサス北日本セミコンダクタ (34)
【Fターム(参考)】
[ Back to top ]