半導体装置及びその製造方法
【課題】ダイオードのｐｎ接合の耐圧特性の変化を小さく抑え、最適なキャリアライフタイムの制御が可能な半導体装置を提供する。
【解決手段】半導体装置１のｎ型半導体基板２の上主面近傍で、低濃度ｎ型不純物層３とｐ型拡散領域５との界面でｐｎ接合が形成されている。この半導体装置１の上主面上にアブゾーバからなるマスク１５を載置して電子線照射を行い、その後、熱処理する。この結果、結晶欠陥密度のピークはｎ型半導体基板２の上主面近傍となり、結晶欠陥密度は下主面に向かって漸減するように分布する。これにより、ダイオードのｐｎ接合の耐圧特性の変化を小さく抑え、最適なキャリアライフタイムの制御が可能な半導体装置を得ることができる。
【解決手段】半導体装置１のｎ型半導体基板２の上主面近傍で、低濃度ｎ型不純物層３とｐ型拡散領域５との界面でｐｎ接合が形成されている。この半導体装置１の上主面上にアブゾーバからなるマスク１５を載置して電子線照射を行い、その後、熱処理する。この結果、結晶欠陥密度のピークはｎ型半導体基板２の上主面近傍となり、結晶欠陥密度は下主面に向かって漸減するように分布する。これにより、ダイオードのｐｎ接合の耐圧特性の変化を小さく抑え、最適なキャリアライフタイムの制御が可能な半導体装置を得ることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及びその製造方法に関し、特に、基板にキャリアライフタイムキラーを導入して、特性及び信頼性を向上させた半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等の電力半導体素子では、通常、基板内にｐｎ接合を含むダイオードが設けられている。このダイオードがオン状態となる際には、ｐｎ接合を介して少数キャリアが注入される。ダイオードがオフ状態となる際、少数キャリアが過剰である場合には、逆方向電流が発生してエネルギー損失が大きくなる。
【０００３】
上記エネルギー損失を小さく抑えるため、基板内には、結晶欠陥などのキャリアライフタイムキラーが設けられている。キャリアライフタイムキラーは、少数キャリアと再結合することにより逆方向電流を小さくし、エネルギー損失を小さく抑えることができる（例えば、特許文献１参照）。
【０００４】
基板内にライフタイムキラーを導入する方法として、基板内に金や白金などの重金属を拡散させる方法や、基板の表面から電子線、プロトン、ヘリウム等を照射する方法などが挙げられる。一般に、基板の表面から所定の深さに結晶欠陥を形成する場合には、プロトン照射又はヘリウム照射を用いる方法が適している。また、基板の深さ方向全体に亘って結晶欠陥を形成する場合には、電子線照射を用いる方法が適している。
【０００５】
【特許文献１】特開２００１−３２６３６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述したプロトン照射又はヘリウム照射を用いる方法では、ｐｎ接合の耐圧特性が変化しやすい。電子線照射を用いる方法では、ダイオードの順方向の電圧降下（Ｖｆ）とエネルギー損失のトレードオフ曲線が、プロトン照射又はヘリウム照射を用いる方法と比較して劣化する。
【０００７】
本発明は、上記課題を解決するためになされたもので、その目的は、電子線照射を用いて基板内に結晶欠陥を形成する半導体装置及びその製造方法において、ダイオードのｐｎ接合の耐圧特性の変化を小さく抑え、最適なキャリアライフタイムの制御が可能な半導体装置及びその製造方法を提供することである。
【課題を解決するための手段】
【０００８】
本発明に係る半導体装置は、半導体基板の内部にｐｎ接合を有し、前記ｐｎ接合を介して注入された少数キャリアと再結合する結晶欠陥が設けられた半導体装置であって、前記結晶欠陥は、前記半導体基板の一方の主面側から他方の主面側に向かって漸減して分布することを特徴とする。
【０００９】
また、本発明に係る半導体装置の製造方法は、ｐｎ接合を有する半導体基板の主面上から、４００ｋｅＶ以上かつ５００ｋｅＶ以下の加速エネルギーで電子線照射を行い、前記半導体基板の内部に結晶欠陥を形成する工程と、前記半導体基板を熱処理する工程とを含むことを特徴とする。本発明のその他の特徴については、以下において詳細に説明する。
【発明の効果】
【００１０】
本発明によれば、電子線照射を用いて基板内に結晶欠陥を形成する半導体装置及びその製造方法において、ダイオードのｐｎ接合の耐圧特性の変化を小さく抑え、最適なキャリアライフタイムの制御が可能な半導体装置及びその製造方法を得ることができる。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照しながら本発明の実施の形態について説明する。なお、各図において同一または相当する部分には同一符号を付して、その説明を簡略化ないし省略する。
【００１２】
実施の形態１．
本実施の形態１に係る半導体装置について説明する。ここでは、素子耐圧定格が２０００Ｖ以上のダイオードを有し、電鉄などに用いられる半導体装置について説明する。
【００１３】
上述した半導体装置１の断面図を図１に示す。半導体装置１は、ｎ型半導体基板（以下、単に「基板」という）２を用いて形成されている。基板２の上主面側には、低濃度のｎ型不純物を含む、低濃度ｎ型不純物層３が設けられている。この層の厚さは２５０μｍ以上であり、比抵抗は１５０Ωｃｍ以上である。基板２の下主面側には、高濃度のｎ型不純物を含む高濃度ｎ型不純物層４が、低濃度ｎ型不純物層３に接するように設けられている。基板２の上主面の近傍には、ｐ型拡散領域５が選択的に設けられている。この領域の厚さは３〜５μｍ程度である。このようにして、ｐ型拡散領域５と低濃度ｎ型不純物層３との界面には、ｐｎ接合が形成されている。
【００１４】
基板２の上主面の近傍において、ｐ型拡散層領域５の両外側には、ガードリングのｐ型拡散層５ａが複数設けられている。さらに、基板２の上主面の近傍において、ガードリングのｐ型拡散領域５ａの両外側には、低濃度ｎ型不純物層３に電位を与えるためｎ型拡散層６が設けられている。
【００１５】
ガードリングのｐ型拡散層領域５ａの上面と、ｐ型拡散領域５の端部の上面を覆うように、リンガラス保護膜７が設けられている。基板２の上で、ｐ型拡散領域５に接するようにアノード電極８が設けられている。この電極は、アルミニウムなどからなっている。また、基板２の上で、ｎ型拡散層６と接触するように、表面電極９が設けられている。また、基板２の下主面側には、高濃度ｎ型不純物層４に接するように、カソード電極１０が設けられている。
【００１６】
上述したように、基板２の上主面側では、アノード電極８がｐ型拡散領域５と接するように設けられている。ｐ型拡散領域５は、低濃度ｎ型不純物層３との界面でｐｎ接合を形成している。さらに、低濃度ｎ型不純物層３は高濃度ｎ型不純物層４と電気的に接続され、高濃度ｎ型不純物層４はカソード電極１０に接続されている。このようにして、アノード電極８側を陽極とし、カソード電極１０側を陰極とするダイオードが構成されている。
【００１７】
ここで、アノード電極８とカソード電極１０との間に所定値以上の順方向電圧を印加すると、上述したダイオードがオン状態となり、順方向に電流が流れる。このとき、上記ｐｎ接合を介して少数キャリアが注入される。具体的には、ｐ型拡散領域５には電子が注入され、低濃度ｎ型不純物層３にはホールが注入される。ダイオードがオフ状態となる際、注入された少数キャリアが少ない場合には、これらの少数キャリアは、多数キャリア再結合して消滅する。しかし、少数キャリアが過剰に注入された場合には、一部の少数キャリアは消滅せず、消滅しなかった少数キャリアにより逆方向電流が発生する。この電流が大きくなると、逆回復損失が大きくなる。
【００１８】
上記損失を小さくするため、図１に示した半導体装置１では、基板２の内部に、少数キャリアと再結合させるための結晶欠陥（ライフタイムキラー）が形成されている。これらの結晶欠陥は、基板２の上主面側から下主面側に向かって漸減するように分布している。基板２の内部の領域を上主面側から下主面側に向かって順に第１領域１１、第２領域１２、第３領域１３とすると、第１領域１１の結晶欠陥密度が最も大きく、第２領域１２、第３領域１３の順に小さくなる。また、各領域内では、基板２の上主面側から下主面側に向かって、結晶欠陥密度が小さくなるように、結晶欠陥が分布している。
【００１９】
すなわち、基板２の内部に形成された結晶欠陥の密度は、基板２の上主面近傍が最も高く、下主面に向かって漸減している。つまり結晶欠陥密度のピークの深さを、基板２の上主面近傍とすることができる。これにより、上記ピークの深さが基板２の上主面から所定深さにある場合と比較して、ライフタイムキラーの分布のばらつきを抑えることができる。従って、基板２の内部に設けられたｐｎ接合の耐圧特性の変化や、耐圧リーク特性の変化を抑制することができる。
【００２０】
次に、図１に示した半導体装置１の製造方法について説明する。まず、図２に示すように、基板２の上主面側に低濃度ｎ型不純物層３を形成し、下主面側に高濃度ｎ型不純物層４を形成する。そして、基板２の上主面近傍にｐ型拡散層領域５、ガードリングのｐ型拡散層領域５ａ、ｎ型拡散層６、リンガラス保護膜７、アノード電極８、表面電極９を形成する。さらに基板２の下主面側にカソード電極１０を形成する。この結果、基板２の上主面近傍で、ｐ型拡散層領域５と低濃度ｎ型不純物層３との界面にｐｎ接合が形成された半導体装置１が得られる。
【００２１】
次に、図３に示すように、基板２の上主面上に、電子線を吸収するアブゾーバからなるマスク１５を載置して、マスク１５を介して、基板２の上主面上から電子線１４を照射する。上記アブゾーバとしては、３００〜４００μｍ程度の厚さのＳｉ基板（比重２．３３）や、アルミニウム等を用いる。また、電子線照射の加速エネルギーは、５００ｋｅＶより大きい値とする。ここでは、加速エネルギーを７５０ｋｅＶ、ドーズ量を８×１０１４ｃｍ−２として行う。この結果、基板２の内部に結晶欠陥１６が形成される。
【００２２】
このとき、基板２の内部の領域を上主面側から下主面側に向かって第１領域１１、第２領域１２、第３領域１３とすると、第１領域１１の結晶欠陥密度が最も大きく、第２領域１２、第３領域１３の順に小さくなるように、結晶欠陥が形成される。また各領域内では、基板２の上主面側から下主面側に向かって結晶欠陥密度が小さくなるように、結晶欠陥が形成される。
【００２３】
次に、図３に示した半導体装置１を熱処理する。例えば、窒素雰囲気中で、３４０℃、９０分程度の熱処理を行う。この結果、基板２の内部に形成された結晶欠陥が安定化し、図１に示す構造が得られる。
【００２４】
次に、基板２の上主面上にマスク１５を載置して電子線照射を行う効果について説明する。基板２の上主面上にマスク１５を載置した場合と、載置ない場合とについて、基板２の内部に形成される結晶欠陥の分布を比較した。アブソーバの厚さが３００μｍ、４００μｍの場合と、マスク１５を載置しない場合の、基板２の上主面からの深さに対する結晶欠陥の相対線量（ピーク値を１００％とした場合の相対的な欠陥の密度）を図４に示す。電子線照射の加速エネルギーは、全て７５０ｋｅＶで行った。
【００２５】
図４に示すように、マスク１５を載置しない場合は、相対線量は基板２の上主面から３００〜３５０μｍ程度の深さにピークを有し、それよりも深くなるに従い相対線量が漸減している。これに対して、マスク１５を載置して電子線照射を行った場合には、アブゾーバの厚さが３００μｍ、４００μｍのいずれの場合も、相対線量のピークは、基板２の上主面近傍に存在する。そして、基板２の上主面から深くなるに従い、相対線量が漸減している。
【００２６】
この結果より、基板２の上主面上に３００μｍ〜４００μｍ程度のアブゾーバからなるマスク載置して、電子線照射を行うことにより、結晶欠陥密度のピークを、基板２の上主面の近傍とすることができる。これにより、上記マスクを載置しない場合と比較して、ｐ型拡散層領域５と低濃度ｎ型不純物層３とによるｐｎ接合の耐圧特性の変化を小さく抑え、最適なキャリアライフタイムの制御が可能となる。
【００２７】
本実施の形態１に係る半導体装置及びその製造方法によれば、基板の内部に形成されたｐｎ接合の耐圧特性の変化を小さく抑え、最適なキャリアライフタイムの制御が可能な半導体装置及びその製造方法を得ることができる。
【００２８】
実施の形態２．
本実施の形態２に係る半導体装置の製造方法について説明する。ここでは、実施の形態１と異なる点を中心に説明する。
【００２９】
まず、実施の形態１と同様にして、基板２の上主面近傍で、ｐ型拡散層領域５と低濃度ｎ型不純物層３との界面にｐｎ接合が設けられた半導体装置１を形成する（図２参照）。
【００３０】
次に、図５に示すように、基板２の上主面の上から電子線照射を行い、基板２の内部に結晶欠陥１６を形成する。このとき、電子線照射の加速エネルギーは、４００〜５００ｋｅＶの範囲で行う。例えば、加速エネルギーを４００ｋｅＶ、ドーズ量を３×１０１５ｃｍ−２として電子線照射を行う。または、加速エネルギーを５００ｋｅＶ、ドーズ量を１×１０１５ｃｍ−２として電子線照射を行う。なお、実施の形態１では、基板２の上主面上にアブゾーバからなるマスクを載置して電子線照射を行うようにした。これに対して本実施の形態２では、基板２の上主面上に上記マスクを載置することなく、電子線照射を行う。
【００３１】
次に、実施の形態１と同様にして、図５に示した半導体装置１を熱処理する。この結果、基板２の内部に形成された結晶欠陥１６が安定化し、図１と同様の構造が得られる。
【００３２】
次に、図５に示した電子線照射を行う効果について説明する。基板２の上主面上にアブゾーバからなるマスクを載置することなく、加速エネルギーを４００ｋｅＶ、５００ｋｅＶ、７５０ｋｅＶとして電子線照射を行った場合の、基板２の内部に形成される結晶欠陥の相対線量を図６に示す。
【００３３】
加速エネルギーが７５０ｋｅＶであるとき、相対線量のピークは、基板２の上主面から３００〜４００μｍの深さとなる。これに対して、加速エネルギーを４００ｋｅＶとした場合は、相対線量のピークは、基板２の上主面の表面近傍となる。また、加速エネルギーを５００ｋｅＶとした場合は、相対線量のピークは、基板２の上主面から１００μｍ程度の深さとなる。すなわち、電子線照射の加速エネルギーを４００ｋｅＶ〜５００ｋｅＶの範囲とすることにより、相対線量のピークの深さを、基板２の上主面から１００μｍ以下とすることができる。
【００３４】
本実施の形態２では、実施の形態１で示したアブゾーバからなるマスクを用いることなく、結晶欠陥密度のピークの深さを基板２の上主面近傍とすることができる。これにより、実施の形態１と同様に、ライフタイムキラーの分布のばらつきを抑えることができる。よって、基板２の内部に設けられたｐｎ接合の耐圧特性の変化や、耐圧リーク特性の変化を抑制することができる。さらに本実施の形態２では、実施の形態１で用いたマスクを必要としないので、実施の形態１よりも工程を簡略化できる。
【００３５】
次に、実施の形態１、２で得られる半導体装置のダイオードの特性について説明する。ダイオードの順方向降下電圧Ｖｆと、逆回復電流Ｉｒｒとのトレードオフ曲線を図７に示す。ここでは、基板２の上主面上に厚さ３００μｍのアブゾーバからなるマスクを載置して、７５０ｋｅＶの加速エネルギーで電子線照射を行った場合と、上記マスクを載置せずに、加速エネルギーを４００ｋｅＶ、４５０ｋｅＶ、５００ｋｅＶとして電子線照射を行った場合とについて示している。
【００３６】
図７に示すように、厚さ３００μｍのアブゾーバからなるマスクを載置して電子線照射を行った場合のトレードオフ曲線に対して、上記マスク無しで加速エネルギーを４００、４５０、５００ｋｅＶとした場合には、トレードオフ曲線は、Ａ方向（左下側）にシフトしている。この結果より、実施の形態１で上記マスクを用いて電子線照射を行った場合よりも、実施の形態２のように上記マスクを用いることなく加速エネルギーを４００〜５００ｋｅＶとして電子線照射を行うことにより、ダイオードの特性が向上することが確認された。
【００３７】
次に、実施の形態１、２で得られる半導体装置の製造方法において、電子線照射を行う際の電子線照射量（ドーズ量）と、ダイオードの順方向降下電圧Ｖｆとの関係について説明する。図８に示すように、電子線照射を行う際に、厚さ３００μｍのアブゾーバからなるマスクを用いた場合には、電子線の照射量に依存したＶｆの変化が得られる。これに対して、上記マスクを用いない場合には、電子線の照射量に対するＶｆの変化量は、電子線照射の加速エネルギーの減少に伴い小さくなる。そして、加速エネルギーが４００ｋｅＶの場合には、Ｖｆの変化量は極めて小さくなる。この結果より、加速エネルギーを４００ｋｅＶ未満とした場合には、電子線照射量を増加させてもＶｆの変化は極めて小さくなり、所望のライフタイム制御が困難になると考えられる。
【００３８】
図６〜図８の結果を考慮すると、アブゾーバからなるマスクを用いることなく電子線照射を行う際には、加速エネルギーを４００〜５００ｋｅＶの範囲とすることが好適である。これにより、基板の内部に形成されたｐｎ接合の耐圧特性の変化を小さく抑え、ダイオード特性を向上させ、かつ最適なキャリアライフタイムの制御が可能となる。
【００３９】
本実施の形態２の半導体装置の製造方法によれば、実施の形態１で示したマスクを用いることなく、結晶欠陥密度のピークの深さを基板２の上主面近傍とすることができる。これにより、実施の形態１で得られる効果に加えて、ダイオード特性を向上させ、かつ、半導体装置の製造方法を簡略化できる。
【００４０】
実施の形態３．
本実施の形態３に係る半導体装置の製造方法について説明する。ここでは、実施の形態１と異なる点を中心に説明する。
【００４１】
まず、実施の形態１と同様にして、基板２の上主面近傍で、ｐ型拡散層領域５と低濃度ｎ型不純物層３との界面にｐｎ接合が設けられた半導体装置１を形成する（図２参照）。
【００４２】
次に、図９に示すように、基板２の上主面上に、開口部Ａを有するマスク１５ａを載置して、基板２の上主面上から、このマスク１５ａを介して電子線１４を照射する。このマスク１５ａの材料としては、比重が７．９のステンレス等を用いる。その後、図示しないが、実施の形態１と同様にして、半導体装置を熱処理する。
【００４３】
この結果、図９に示すように、半導体装置１の位置１７では、基板２の上主面から下主面に向かって結晶欠陥密度が漸減するように、結晶欠陥が分布する。また、半導体装置１の位置１８では、基板２の上主面からの結晶欠陥密度のピークの深さを、所望の値とすることができる。従って、半導体装置１の所望の位置で、所望のダイオード特性（リカバリー特性、リカバリー耐量）を有する素子を形成できる。
【００４４】
本実施の形態３によれば、実施の形態１で得られる効果に加えて、半導体装置の所望の位置に、所望のダイオード特性を有する素子を形成できる。
【００４５】
実施の形態４．
本実施の形態４に係る半導体装置の製造方法について説明する。ここでは、実施の形態１と異なる点を中心に説明する。
【００４６】
まず、実施の形態１と同様にして、基板２の上主面近傍で、ｐ型拡散層領域５と低濃度ｎ型不純物層３との界面にｐｎ接合が設けられた半導体装置１を形成する（図２参照）。
【００４７】
次に、図１０に示すように、基板２の上主面上にアブゾーバからなるマスク１５ｂを載置して、基板２の主面上からこのマスク１５ｂを介して電子線１４を照射する。このとき、マスク１５ｂは、第１の厚みｔ１を有する領域と、第１の厚みｔ１よりも薄い第２の厚みｔ２を有する領域とを含んでいる。例えば、マスク１５ｂは、厚みｔ１が１００μｍである領域と、厚みｔ２が１０μｍである領域とを有している。この後、図示しないが、実施の形態１と同様にして、半導体装置１を熱処理する。
【００４８】
このため、図１０に示す半導体装置１の位置１９よりも、位置２０の方が、上主面上に載置されたアブゾーバの厚さが薄くなる。従って、半導体装置１の位置１９よりも、位置２０の方が、基板２の上主面からの結晶欠陥密度のピークが深くなる。つまり、半導体装置１の位置により、ダイオード特性（リカバリー特性、リカバリー耐量）を異ならせることができる。従って、半導体装置１の所望の位置に、所望のダイオード特性を有する素子を形成できる。
【００４９】
本実施の形態４によれば、実施の形態１で得られる効果に加えて、半導体装置の所望の位置に、ダイオード特性を他の位置と異ならせた素子を形成することができる。
【図面の簡単な説明】
【００５０】
【図１】実施の形態１に係る半導体装置の構造を示す図である。
【図２】実施の形態１に係る半導体装置の製造方法を示す図である。
【図３】実施の形態１に係る半導体装置の製造方法を示す図である。
【図４】実施の形態１に係る半導体装置の結晶欠陥の相対線量を示す図である。
【図５】実施の形態２に係る半導体装置の製造方法を示す図である。
【図６】実施の形態２に係る半導体装置の結晶欠陥の相対線量を示す図である。
【図７】実施の形態１、２に係る半導体装置のダイオード特性を示す図である。
【図８】実施の形態１、２に係る半導体装置のダイオード特性を示す図である。
【図９】実施の形態３に係る半導体装置の製造方法を示す図である。
【図１０】実施の形態４に係る半導体装置の製造方法を示す図である。
【符号の説明】
【００５１】
１ 半導体装置、２ ｎ型半導体基板、３ 低濃度ｎ型不純物層、４ 高濃度ｎ型不純物層、５ ｐ型拡散領域、６ ｎ型拡散層、８ アノード電極、１０ 表面電極、１４ 電子線、１５、１５ａ、１５ｂ マスク、１６ 結晶欠陥。
【技術分野】
【０００１】
本発明は半導体装置及びその製造方法に関し、特に、基板にキャリアライフタイムキラーを導入して、特性及び信頼性を向上させた半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等の電力半導体素子では、通常、基板内にｐｎ接合を含むダイオードが設けられている。このダイオードがオン状態となる際には、ｐｎ接合を介して少数キャリアが注入される。ダイオードがオフ状態となる際、少数キャリアが過剰である場合には、逆方向電流が発生してエネルギー損失が大きくなる。
【０００３】
上記エネルギー損失を小さく抑えるため、基板内には、結晶欠陥などのキャリアライフタイムキラーが設けられている。キャリアライフタイムキラーは、少数キャリアと再結合することにより逆方向電流を小さくし、エネルギー損失を小さく抑えることができる（例えば、特許文献１参照）。
【０００４】
基板内にライフタイムキラーを導入する方法として、基板内に金や白金などの重金属を拡散させる方法や、基板の表面から電子線、プロトン、ヘリウム等を照射する方法などが挙げられる。一般に、基板の表面から所定の深さに結晶欠陥を形成する場合には、プロトン照射又はヘリウム照射を用いる方法が適している。また、基板の深さ方向全体に亘って結晶欠陥を形成する場合には、電子線照射を用いる方法が適している。
【０００５】
【特許文献１】特開２００１−３２６３６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述したプロトン照射又はヘリウム照射を用いる方法では、ｐｎ接合の耐圧特性が変化しやすい。電子線照射を用いる方法では、ダイオードの順方向の電圧降下（Ｖｆ）とエネルギー損失のトレードオフ曲線が、プロトン照射又はヘリウム照射を用いる方法と比較して劣化する。
【０００７】
本発明は、上記課題を解決するためになされたもので、その目的は、電子線照射を用いて基板内に結晶欠陥を形成する半導体装置及びその製造方法において、ダイオードのｐｎ接合の耐圧特性の変化を小さく抑え、最適なキャリアライフタイムの制御が可能な半導体装置及びその製造方法を提供することである。
【課題を解決するための手段】
【０００８】
本発明に係る半導体装置は、半導体基板の内部にｐｎ接合を有し、前記ｐｎ接合を介して注入された少数キャリアと再結合する結晶欠陥が設けられた半導体装置であって、前記結晶欠陥は、前記半導体基板の一方の主面側から他方の主面側に向かって漸減して分布することを特徴とする。
【０００９】
また、本発明に係る半導体装置の製造方法は、ｐｎ接合を有する半導体基板の主面上から、４００ｋｅＶ以上かつ５００ｋｅＶ以下の加速エネルギーで電子線照射を行い、前記半導体基板の内部に結晶欠陥を形成する工程と、前記半導体基板を熱処理する工程とを含むことを特徴とする。本発明のその他の特徴については、以下において詳細に説明する。
【発明の効果】
【００１０】
本発明によれば、電子線照射を用いて基板内に結晶欠陥を形成する半導体装置及びその製造方法において、ダイオードのｐｎ接合の耐圧特性の変化を小さく抑え、最適なキャリアライフタイムの制御が可能な半導体装置及びその製造方法を得ることができる。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照しながら本発明の実施の形態について説明する。なお、各図において同一または相当する部分には同一符号を付して、その説明を簡略化ないし省略する。
【００１２】
実施の形態１．
本実施の形態１に係る半導体装置について説明する。ここでは、素子耐圧定格が２０００Ｖ以上のダイオードを有し、電鉄などに用いられる半導体装置について説明する。
【００１３】
上述した半導体装置１の断面図を図１に示す。半導体装置１は、ｎ型半導体基板（以下、単に「基板」という）２を用いて形成されている。基板２の上主面側には、低濃度のｎ型不純物を含む、低濃度ｎ型不純物層３が設けられている。この層の厚さは２５０μｍ以上であり、比抵抗は１５０Ωｃｍ以上である。基板２の下主面側には、高濃度のｎ型不純物を含む高濃度ｎ型不純物層４が、低濃度ｎ型不純物層３に接するように設けられている。基板２の上主面の近傍には、ｐ型拡散領域５が選択的に設けられている。この領域の厚さは３〜５μｍ程度である。このようにして、ｐ型拡散領域５と低濃度ｎ型不純物層３との界面には、ｐｎ接合が形成されている。
【００１４】
基板２の上主面の近傍において、ｐ型拡散層領域５の両外側には、ガードリングのｐ型拡散層５ａが複数設けられている。さらに、基板２の上主面の近傍において、ガードリングのｐ型拡散領域５ａの両外側には、低濃度ｎ型不純物層３に電位を与えるためｎ型拡散層６が設けられている。
【００１５】
ガードリングのｐ型拡散層領域５ａの上面と、ｐ型拡散領域５の端部の上面を覆うように、リンガラス保護膜７が設けられている。基板２の上で、ｐ型拡散領域５に接するようにアノード電極８が設けられている。この電極は、アルミニウムなどからなっている。また、基板２の上で、ｎ型拡散層６と接触するように、表面電極９が設けられている。また、基板２の下主面側には、高濃度ｎ型不純物層４に接するように、カソード電極１０が設けられている。
【００１６】
上述したように、基板２の上主面側では、アノード電極８がｐ型拡散領域５と接するように設けられている。ｐ型拡散領域５は、低濃度ｎ型不純物層３との界面でｐｎ接合を形成している。さらに、低濃度ｎ型不純物層３は高濃度ｎ型不純物層４と電気的に接続され、高濃度ｎ型不純物層４はカソード電極１０に接続されている。このようにして、アノード電極８側を陽極とし、カソード電極１０側を陰極とするダイオードが構成されている。
【００１７】
ここで、アノード電極８とカソード電極１０との間に所定値以上の順方向電圧を印加すると、上述したダイオードがオン状態となり、順方向に電流が流れる。このとき、上記ｐｎ接合を介して少数キャリアが注入される。具体的には、ｐ型拡散領域５には電子が注入され、低濃度ｎ型不純物層３にはホールが注入される。ダイオードがオフ状態となる際、注入された少数キャリアが少ない場合には、これらの少数キャリアは、多数キャリア再結合して消滅する。しかし、少数キャリアが過剰に注入された場合には、一部の少数キャリアは消滅せず、消滅しなかった少数キャリアにより逆方向電流が発生する。この電流が大きくなると、逆回復損失が大きくなる。
【００１８】
上記損失を小さくするため、図１に示した半導体装置１では、基板２の内部に、少数キャリアと再結合させるための結晶欠陥（ライフタイムキラー）が形成されている。これらの結晶欠陥は、基板２の上主面側から下主面側に向かって漸減するように分布している。基板２の内部の領域を上主面側から下主面側に向かって順に第１領域１１、第２領域１２、第３領域１３とすると、第１領域１１の結晶欠陥密度が最も大きく、第２領域１２、第３領域１３の順に小さくなる。また、各領域内では、基板２の上主面側から下主面側に向かって、結晶欠陥密度が小さくなるように、結晶欠陥が分布している。
【００１９】
すなわち、基板２の内部に形成された結晶欠陥の密度は、基板２の上主面近傍が最も高く、下主面に向かって漸減している。つまり結晶欠陥密度のピークの深さを、基板２の上主面近傍とすることができる。これにより、上記ピークの深さが基板２の上主面から所定深さにある場合と比較して、ライフタイムキラーの分布のばらつきを抑えることができる。従って、基板２の内部に設けられたｐｎ接合の耐圧特性の変化や、耐圧リーク特性の変化を抑制することができる。
【００２０】
次に、図１に示した半導体装置１の製造方法について説明する。まず、図２に示すように、基板２の上主面側に低濃度ｎ型不純物層３を形成し、下主面側に高濃度ｎ型不純物層４を形成する。そして、基板２の上主面近傍にｐ型拡散層領域５、ガードリングのｐ型拡散層領域５ａ、ｎ型拡散層６、リンガラス保護膜７、アノード電極８、表面電極９を形成する。さらに基板２の下主面側にカソード電極１０を形成する。この結果、基板２の上主面近傍で、ｐ型拡散層領域５と低濃度ｎ型不純物層３との界面にｐｎ接合が形成された半導体装置１が得られる。
【００２１】
次に、図３に示すように、基板２の上主面上に、電子線を吸収するアブゾーバからなるマスク１５を載置して、マスク１５を介して、基板２の上主面上から電子線１４を照射する。上記アブゾーバとしては、３００〜４００μｍ程度の厚さのＳｉ基板（比重２．３３）や、アルミニウム等を用いる。また、電子線照射の加速エネルギーは、５００ｋｅＶより大きい値とする。ここでは、加速エネルギーを７５０ｋｅＶ、ドーズ量を８×１０１４ｃｍ−２として行う。この結果、基板２の内部に結晶欠陥１６が形成される。
【００２２】
このとき、基板２の内部の領域を上主面側から下主面側に向かって第１領域１１、第２領域１２、第３領域１３とすると、第１領域１１の結晶欠陥密度が最も大きく、第２領域１２、第３領域１３の順に小さくなるように、結晶欠陥が形成される。また各領域内では、基板２の上主面側から下主面側に向かって結晶欠陥密度が小さくなるように、結晶欠陥が形成される。
【００２３】
次に、図３に示した半導体装置１を熱処理する。例えば、窒素雰囲気中で、３４０℃、９０分程度の熱処理を行う。この結果、基板２の内部に形成された結晶欠陥が安定化し、図１に示す構造が得られる。
【００２４】
次に、基板２の上主面上にマスク１５を載置して電子線照射を行う効果について説明する。基板２の上主面上にマスク１５を載置した場合と、載置ない場合とについて、基板２の内部に形成される結晶欠陥の分布を比較した。アブソーバの厚さが３００μｍ、４００μｍの場合と、マスク１５を載置しない場合の、基板２の上主面からの深さに対する結晶欠陥の相対線量（ピーク値を１００％とした場合の相対的な欠陥の密度）を図４に示す。電子線照射の加速エネルギーは、全て７５０ｋｅＶで行った。
【００２５】
図４に示すように、マスク１５を載置しない場合は、相対線量は基板２の上主面から３００〜３５０μｍ程度の深さにピークを有し、それよりも深くなるに従い相対線量が漸減している。これに対して、マスク１５を載置して電子線照射を行った場合には、アブゾーバの厚さが３００μｍ、４００μｍのいずれの場合も、相対線量のピークは、基板２の上主面近傍に存在する。そして、基板２の上主面から深くなるに従い、相対線量が漸減している。
【００２６】
この結果より、基板２の上主面上に３００μｍ〜４００μｍ程度のアブゾーバからなるマスク載置して、電子線照射を行うことにより、結晶欠陥密度のピークを、基板２の上主面の近傍とすることができる。これにより、上記マスクを載置しない場合と比較して、ｐ型拡散層領域５と低濃度ｎ型不純物層３とによるｐｎ接合の耐圧特性の変化を小さく抑え、最適なキャリアライフタイムの制御が可能となる。
【００２７】
本実施の形態１に係る半導体装置及びその製造方法によれば、基板の内部に形成されたｐｎ接合の耐圧特性の変化を小さく抑え、最適なキャリアライフタイムの制御が可能な半導体装置及びその製造方法を得ることができる。
【００２８】
実施の形態２．
本実施の形態２に係る半導体装置の製造方法について説明する。ここでは、実施の形態１と異なる点を中心に説明する。
【００２９】
まず、実施の形態１と同様にして、基板２の上主面近傍で、ｐ型拡散層領域５と低濃度ｎ型不純物層３との界面にｐｎ接合が設けられた半導体装置１を形成する（図２参照）。
【００３０】
次に、図５に示すように、基板２の上主面の上から電子線照射を行い、基板２の内部に結晶欠陥１６を形成する。このとき、電子線照射の加速エネルギーは、４００〜５００ｋｅＶの範囲で行う。例えば、加速エネルギーを４００ｋｅＶ、ドーズ量を３×１０１５ｃｍ−２として電子線照射を行う。または、加速エネルギーを５００ｋｅＶ、ドーズ量を１×１０１５ｃｍ−２として電子線照射を行う。なお、実施の形態１では、基板２の上主面上にアブゾーバからなるマスクを載置して電子線照射を行うようにした。これに対して本実施の形態２では、基板２の上主面上に上記マスクを載置することなく、電子線照射を行う。
【００３１】
次に、実施の形態１と同様にして、図５に示した半導体装置１を熱処理する。この結果、基板２の内部に形成された結晶欠陥１６が安定化し、図１と同様の構造が得られる。
【００３２】
次に、図５に示した電子線照射を行う効果について説明する。基板２の上主面上にアブゾーバからなるマスクを載置することなく、加速エネルギーを４００ｋｅＶ、５００ｋｅＶ、７５０ｋｅＶとして電子線照射を行った場合の、基板２の内部に形成される結晶欠陥の相対線量を図６に示す。
【００３３】
加速エネルギーが７５０ｋｅＶであるとき、相対線量のピークは、基板２の上主面から３００〜４００μｍの深さとなる。これに対して、加速エネルギーを４００ｋｅＶとした場合は、相対線量のピークは、基板２の上主面の表面近傍となる。また、加速エネルギーを５００ｋｅＶとした場合は、相対線量のピークは、基板２の上主面から１００μｍ程度の深さとなる。すなわち、電子線照射の加速エネルギーを４００ｋｅＶ〜５００ｋｅＶの範囲とすることにより、相対線量のピークの深さを、基板２の上主面から１００μｍ以下とすることができる。
【００３４】
本実施の形態２では、実施の形態１で示したアブゾーバからなるマスクを用いることなく、結晶欠陥密度のピークの深さを基板２の上主面近傍とすることができる。これにより、実施の形態１と同様に、ライフタイムキラーの分布のばらつきを抑えることができる。よって、基板２の内部に設けられたｐｎ接合の耐圧特性の変化や、耐圧リーク特性の変化を抑制することができる。さらに本実施の形態２では、実施の形態１で用いたマスクを必要としないので、実施の形態１よりも工程を簡略化できる。
【００３５】
次に、実施の形態１、２で得られる半導体装置のダイオードの特性について説明する。ダイオードの順方向降下電圧Ｖｆと、逆回復電流Ｉｒｒとのトレードオフ曲線を図７に示す。ここでは、基板２の上主面上に厚さ３００μｍのアブゾーバからなるマスクを載置して、７５０ｋｅＶの加速エネルギーで電子線照射を行った場合と、上記マスクを載置せずに、加速エネルギーを４００ｋｅＶ、４５０ｋｅＶ、５００ｋｅＶとして電子線照射を行った場合とについて示している。
【００３６】
図７に示すように、厚さ３００μｍのアブゾーバからなるマスクを載置して電子線照射を行った場合のトレードオフ曲線に対して、上記マスク無しで加速エネルギーを４００、４５０、５００ｋｅＶとした場合には、トレードオフ曲線は、Ａ方向（左下側）にシフトしている。この結果より、実施の形態１で上記マスクを用いて電子線照射を行った場合よりも、実施の形態２のように上記マスクを用いることなく加速エネルギーを４００〜５００ｋｅＶとして電子線照射を行うことにより、ダイオードの特性が向上することが確認された。
【００３７】
次に、実施の形態１、２で得られる半導体装置の製造方法において、電子線照射を行う際の電子線照射量（ドーズ量）と、ダイオードの順方向降下電圧Ｖｆとの関係について説明する。図８に示すように、電子線照射を行う際に、厚さ３００μｍのアブゾーバからなるマスクを用いた場合には、電子線の照射量に依存したＶｆの変化が得られる。これに対して、上記マスクを用いない場合には、電子線の照射量に対するＶｆの変化量は、電子線照射の加速エネルギーの減少に伴い小さくなる。そして、加速エネルギーが４００ｋｅＶの場合には、Ｖｆの変化量は極めて小さくなる。この結果より、加速エネルギーを４００ｋｅＶ未満とした場合には、電子線照射量を増加させてもＶｆの変化は極めて小さくなり、所望のライフタイム制御が困難になると考えられる。
【００３８】
図６〜図８の結果を考慮すると、アブゾーバからなるマスクを用いることなく電子線照射を行う際には、加速エネルギーを４００〜５００ｋｅＶの範囲とすることが好適である。これにより、基板の内部に形成されたｐｎ接合の耐圧特性の変化を小さく抑え、ダイオード特性を向上させ、かつ最適なキャリアライフタイムの制御が可能となる。
【００３９】
本実施の形態２の半導体装置の製造方法によれば、実施の形態１で示したマスクを用いることなく、結晶欠陥密度のピークの深さを基板２の上主面近傍とすることができる。これにより、実施の形態１で得られる効果に加えて、ダイオード特性を向上させ、かつ、半導体装置の製造方法を簡略化できる。
【００４０】
実施の形態３．
本実施の形態３に係る半導体装置の製造方法について説明する。ここでは、実施の形態１と異なる点を中心に説明する。
【００４１】
まず、実施の形態１と同様にして、基板２の上主面近傍で、ｐ型拡散層領域５と低濃度ｎ型不純物層３との界面にｐｎ接合が設けられた半導体装置１を形成する（図２参照）。
【００４２】
次に、図９に示すように、基板２の上主面上に、開口部Ａを有するマスク１５ａを載置して、基板２の上主面上から、このマスク１５ａを介して電子線１４を照射する。このマスク１５ａの材料としては、比重が７．９のステンレス等を用いる。その後、図示しないが、実施の形態１と同様にして、半導体装置を熱処理する。
【００４３】
この結果、図９に示すように、半導体装置１の位置１７では、基板２の上主面から下主面に向かって結晶欠陥密度が漸減するように、結晶欠陥が分布する。また、半導体装置１の位置１８では、基板２の上主面からの結晶欠陥密度のピークの深さを、所望の値とすることができる。従って、半導体装置１の所望の位置で、所望のダイオード特性（リカバリー特性、リカバリー耐量）を有する素子を形成できる。
【００４４】
本実施の形態３によれば、実施の形態１で得られる効果に加えて、半導体装置の所望の位置に、所望のダイオード特性を有する素子を形成できる。
【００４５】
実施の形態４．
本実施の形態４に係る半導体装置の製造方法について説明する。ここでは、実施の形態１と異なる点を中心に説明する。
【００４６】
まず、実施の形態１と同様にして、基板２の上主面近傍で、ｐ型拡散層領域５と低濃度ｎ型不純物層３との界面にｐｎ接合が設けられた半導体装置１を形成する（図２参照）。
【００４７】
次に、図１０に示すように、基板２の上主面上にアブゾーバからなるマスク１５ｂを載置して、基板２の主面上からこのマスク１５ｂを介して電子線１４を照射する。このとき、マスク１５ｂは、第１の厚みｔ１を有する領域と、第１の厚みｔ１よりも薄い第２の厚みｔ２を有する領域とを含んでいる。例えば、マスク１５ｂは、厚みｔ１が１００μｍである領域と、厚みｔ２が１０μｍである領域とを有している。この後、図示しないが、実施の形態１と同様にして、半導体装置１を熱処理する。
【００４８】
このため、図１０に示す半導体装置１の位置１９よりも、位置２０の方が、上主面上に載置されたアブゾーバの厚さが薄くなる。従って、半導体装置１の位置１９よりも、位置２０の方が、基板２の上主面からの結晶欠陥密度のピークが深くなる。つまり、半導体装置１の位置により、ダイオード特性（リカバリー特性、リカバリー耐量）を異ならせることができる。従って、半導体装置１の所望の位置に、所望のダイオード特性を有する素子を形成できる。
【００４９】
本実施の形態４によれば、実施の形態１で得られる効果に加えて、半導体装置の所望の位置に、ダイオード特性を他の位置と異ならせた素子を形成することができる。
【図面の簡単な説明】
【００５０】
【図１】実施の形態１に係る半導体装置の構造を示す図である。
【図２】実施の形態１に係る半導体装置の製造方法を示す図である。
【図３】実施の形態１に係る半導体装置の製造方法を示す図である。
【図４】実施の形態１に係る半導体装置の結晶欠陥の相対線量を示す図である。
【図５】実施の形態２に係る半導体装置の製造方法を示す図である。
【図６】実施の形態２に係る半導体装置の結晶欠陥の相対線量を示す図である。
【図７】実施の形態１、２に係る半導体装置のダイオード特性を示す図である。
【図８】実施の形態１、２に係る半導体装置のダイオード特性を示す図である。
【図９】実施の形態３に係る半導体装置の製造方法を示す図である。
【図１０】実施の形態４に係る半導体装置の製造方法を示す図である。
【符号の説明】
【００５１】
１ 半導体装置、２ ｎ型半導体基板、３ 低濃度ｎ型不純物層、４ 高濃度ｎ型不純物層、５ ｐ型拡散領域、６ ｎ型拡散層、８ アノード電極、１０ 表面電極、１４ 電子線、１５、１５ａ、１５ｂ マスク、１６ 結晶欠陥。
【特許請求の範囲】
【請求項１】
半導体基板の内部にｐｎ接合を有し、前記ｐｎ接合を介して注入された少数キャリアと再結合する結晶欠陥が設けられた半導体装置であって、
前記結晶欠陥は、前記半導体基板の一方の主面側から他方の主面側に向かって漸減して分布することを特徴とする半導体装置。
【請求項２】
ｐｎ接合を有する半導体基板の主面上から、４００ｋｅＶ以上かつ５００ｋｅＶ以下の加速エネルギーで電子線照射を行い、前記半導体基板の内部に結晶欠陥を形成する工程と、
前記半導体基板を熱処理する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項３】
ｐｎ接合を有する半導体基板の主面上に電子線を吸収するためのマスクを載置して、前記マスクを介して前記半導体基板の主面上から５００ｋｅＶより大きい加速エネルギーで電子線照射を行い、前記半導体基板の内部に結晶欠陥を形成する工程と、
前記半導体基板を熱処理する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項４】
前記マスクには開口部が設けられていることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記マスクは、第１の厚みを有する領域と、前記第１の厚みよりも薄い第２の厚みを有する領域とを含むことを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項１】
半導体基板の内部にｐｎ接合を有し、前記ｐｎ接合を介して注入された少数キャリアと再結合する結晶欠陥が設けられた半導体装置であって、
前記結晶欠陥は、前記半導体基板の一方の主面側から他方の主面側に向かって漸減して分布することを特徴とする半導体装置。
【請求項２】
ｐｎ接合を有する半導体基板の主面上から、４００ｋｅＶ以上かつ５００ｋｅＶ以下の加速エネルギーで電子線照射を行い、前記半導体基板の内部に結晶欠陥を形成する工程と、
前記半導体基板を熱処理する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項３】
ｐｎ接合を有する半導体基板の主面上に電子線を吸収するためのマスクを載置して、前記マスクを介して前記半導体基板の主面上から５００ｋｅＶより大きい加速エネルギーで電子線照射を行い、前記半導体基板の内部に結晶欠陥を形成する工程と、
前記半導体基板を熱処理する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項４】
前記マスクには開口部が設けられていることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記マスクは、第１の厚みを有する領域と、前記第１の厚みよりも薄い第２の厚みを有する領域とを含むことを特徴とする請求項３に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２００８−９１７０５（Ｐ２００８−９１７０５Ａ）
【公開日】平成２０年４月１７日（２００８．４．１７）
【国際特許分類】
【出願番号】特願２００６−２７２０６２（Ｐ２００６−２７２０６２）
【出願日】平成１８年１０月３日（２００６．１０．３）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【公開日】平成２０年４月１７日（２００８．４．１７）
【国際特許分類】
【出願日】平成１８年１０月３日（２００６．１０．３）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
[ Back to top ]