半導体装置形成用基板および半導体装置の製造方法
【課題】シェアテストを行う半導体装置形成用基板から得られる半導体装置の数量が減少するのを防止する。
【解決手段】半導体装置テスト用領域１１ａの周辺部には、半導体装置形成領域１１内に形成される外部接続用電極２１と同一プロセスで同一の外形サイズおよび断面積の外部接続用電極２１が形成される。半導体装置テスト用領域１１ａは、有効半導体ウエハ領域１ａの周縁部に数箇所設けられ、それぞれ、その一部が有効半導体ウエハ領域１ａの外部に食み出すように形成される。このため、製品となる半導体装置形成領域の数量が減少するのを防止することができる。
【解決手段】半導体装置テスト用領域１１ａの周辺部には、半導体装置形成領域１１内に形成される外部接続用電極２１と同一プロセスで同一の外形サイズおよび断面積の外部接続用電極２１が形成される。半導体装置テスト用領域１１ａは、有効半導体ウエハ領域１ａの周縁部に数箇所設けられ、それぞれ、その一部が有効半導体ウエハ領域１ａの外部に食み出すように形成される。このため、製品となる半導体装置形成領域の数量が減少するのを防止することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置形成用基板および半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体集積回路が形成された半導体ウエハ上に外部接続用電極と、この外部接続用電極間に充填される封止膜とを形成して、ダイシングすることにより、外形サイズをダイシング時の半導体チップのサイズとする半導体装置を得る方法が知られている。この方法により形成される半導体装置は、半導体チップのサイズと同一となることから、ＣＳＰ（Chip Size Package）といわれる。あるいは、半導体ウエハ状態でパッケージされることからＷＬＰ（Wafer Level Package）とも言われる。
【０００３】
上記ＣＳＰにおける外部接続用電極は、高さ１００μｍ程度の円柱状を有し、その上面に半田ボールを搭載して、フリップチップボンディング（フェースダウンともいわれる）法により回路基板の接続端子に接合される。
円柱状の外部接続用電極の周囲における半導体基板上には、封止膜が形成されているため、半導体基板に設けていた位置合わせ用のマークは封止膜形成後には見えなくなってしまう。そこで、外部接続用電極上への半田ボールの搭載や、半導体基板裏面へのレーザ捺印の際の位置合わせ用マークとして、外部接続用電極と共に位置合わせ用のアライメント用電極を形成する方法を採用する場合もある（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−９３４６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかして、上記のような高さが高い外部接続用電極を有する半導体装置では、回路基板の接続端子に接続した状態で、外部からの衝撃力や周囲環境の変化に伴う大きな応力が外部接続用電極に作用する。このため、外部接続用電極を形成した後、数箇所の外部説側用電極に対して、例えば、シェアテストのような強度テストを行って、規定値を満足するか否かを確認する必要がある。この強度テストは破壊試験であるため、強度テストを行った外部接続用電極を有する半導体装置は、製品とすることはできない。
このことは、上記の先行文献１においても同様であり、アライメント用電極を有する半導体装置に加え、強度テストを行った外部接続用電極を有する半導体装置を製品化することができない。
【課題を解決するための手段】
【０００６】
請求項１に記載の半導体装置形成用基板に係る発明は、それぞれが、集積回路に接続される複数の外部接続用電極を有する半導体装置形成領域を、複数有する半導体装置形成用基板であって、外部接続用電極が形成された強度テスト用の半導体装置テスト用領域が、前記半導体装置形成領域に隣接して設けられ、前記半導体装置テスト用領域は、有効半導体ウエハ領域の外部に食み出す部分を有することを特徴とする。
請求項２に記載の半導体装置形成用基板に係る発明は、請求項１に記載の半導体装置形成用基板において、前記半導体装置テスト用領域に形成された外部接続用電極の数は、前記半導体装置形成領域に形成された外部接続用電極の数よりも少ないことを特徴とする。
請求項３に記載の半導体装置形成用基板に係る発明は、請求項１または２のいずれかに記載の半導体装置形成用基板において、前記半導体装置テスト用領域は、複数箇所に設けられていることを特徴とする。
請求項４に記載の半導体装置形成用基板に係る発明は、請求項１から３のいずれか１項に記載の半導体装置形成用基板において、前記半導体装置形成用基板から食み出す部分を含めた前記半導体装置テスト用領域の外形サイズおよび断面積は、それぞれ、前記半導体装置形成領域の外形サイズおよび断面積と同一であることを特徴とする。
請求項５に記載の半導体装置形成用基板に係る発明は、請求項１乃至４のいずれか１項に記載の半導体装置形成用基板において、前記半導体装置テスト用領域は、前記外部接続用電極が周辺部に配列された外部接続用電極配列部および前記外部接続用電極配列部よりも中央側の位置に前記外部接続用電極が形成されていない外部接続用電極非形成部を有することを特徴とする。
請求項６に記載の半導体装置形成用基板に係る発明は、請求項５に記載の半導体装置形成用基板において、前記半導体装置テスト用領域の外部接続用電極配列部には、前記外部接続用電極が複数列×複数行に形成されていることを特徴とする。
請求項７に記載の半導体装置形成用基板に係る発明は、請求項６に記載の半導体装置形成用基板において、前記半導体装置テスト用領域の外部接続用電極非形成部は、前記外部接続用配列部に形成された前記外部接続用電極の列数分または行数分の少なくとも一方よりも広い領域を有することを特徴とする。
請求項８に記載の半導体装置形成用基板に係る発明は、請求項１乃至７のいずれか１項に記載の半導体装置形成用基板において、前記半導体装置テスト用領域が少なくとも２つ隣接して配置されていることを特徴とする。
請求項９に記載の半導体装置形成用基板に係る発明は、請求項８項に記載の半導体装置形成用基板において、前記半導体装置テスト用領域に隣接して、アライメント用電極が形成されたアライメント電極形成領域を有することを特徴とする。
請求項１０に記載の半導体装置形成用基板に係る発明は、請求項１乃至７のいずれか１項に記載の半導体装置形成用基板において、前記半導体装置テスト用領域の外部接続用電極非形成部は、アライメント用電極が形成されたアライメント用電極形成部を含むことを特徴とする。
請求項１１に記載の半導体装置形成用基板に係る発明は、請求項１０項に記載の半導体装置形成基板において、前記アライメント用電極形成部を有する半導体装置テスト用領域に隣接して、前記アライメント用電極形成部を有していない半導体装置テスト用領域が配置されていることを特徴とする。
請求項１２に記載の半導体装置形成用基板に係る発明は、請求項１乃至１１のいずれか１項に記載の半導体装置形成用基板において、前記半導体装置テスト用領域に形成された前記外部接続用電極は円柱状であることを特徴とする。
請求項１３に記載の半導体装置形成用基板に係る発明は、請求項１乃至１１のいずれか１項に記載の半導体装置形成用基板において、前記半導体装置テスト用領域内に、前記集積回路上に形成された絶縁膜および前記絶縁膜上に形成された配線を有し、前記外部接続用電極は前記配線のパッド部上に形成されていることを特徴とする。
請求項１４に記載の半導体装置形成用基板に係る発明は、請求項１乃至１３のいずれか１項に記載の半導体装置形成用基板において、前記半導体装置形成用基板から食み出す前記半導体装置テスト用領域の一部の面積は、前記半導体装置テスト用領域全体の面積の２０％以下であることを特徴とする。
請求項１５に記載の半導体装置の製造方法に係る発明は、それぞれが、集積回路を有する多数のデバイス領域が配列された半導体基板を準備する工程と、前記半導体基板の各デバイス領域上に、それぞれが、集積回路に接続された複数の外部接続用電極を有する複数の半導体装置形成領域を形成する工程と、前記デバイス領域の集積回路に接続された複数の外部接続用電極を有する、少なくとも１つの強度テスト用の半導体装置テスト用領域を、前記半導体装置テスト用領域の一部が有効半導体ウエハ領域の外部に食み出すように形成する工程と、前記半導体装置テスト用領域に形成された前記外部接続用電極の強度テストを行う工程と、を含むことを特徴とする。
請求項１６に記載の半導体装置の製造方法に係る発明は、請求項１５項に記載の半導体装置の製造方法において、前記強度テストの後、前記半導体装置形成領域の周囲を切断して個々の半導体装置を得る工程を含み、前記各半導体装置形成領域の外部接続用電極と前記半導体装置テスト用領域の外部接続用電極とを同一のプロセスで形成することを特徴とする。
請求項１７に記載の半導体装置の製造方法に係る発明は、請求項１６項に記載の半導体装置の製造方法において、前記半導体装置テスト用領域を形成する工程は、前記半導体基板の周縁部の複数箇所に前記半導体装置テスト用領域を形成する工程であることを特徴とする。
請求項１８に記載の半導体装置の製造方法に係る発明は、請求項１６または１７のいずれか１項に記載の半導体装置の製造方法において、前記半導体装置形成用基板から食み出す部分を含めた前記半導体装置テスト用領域の外形サイズおよび断面積は、それぞれ、前記半導体装置形成領域の外形サイズおよび断面積と同一であることを特徴とする。
請求項１９に記載の半導体装置の製造方法に係る発明は、請求項１６乃至１８のいずれか１項に記載の半導体装置の製造方法において、前記半導体装置テスト用領域は、前記外部接続用電極が周辺部に配列された外部接続用電極配列部および前記外部接続用電極配列部よりも中央側の位置に前記外部接続用電極が形成されていない外部接続用電極非形成部を有することを特徴とする。
請求項２０に記載の半導体装置の製造方法に係る発明は、請求項１６乃至１９のいずれか１項に記載の半導体装置の製造方法において、前記半導体装置テスト用領域を形成する工程は、前記半導体装置テスト用領域を少なくとも２つ隣接して形成する工程であることを特徴とする。
請求項２１に記載の半導体装置の製造方法に係る発明は、請求項１６乃至１９項のいずれか１項に記載の半導体装置の製造方法において、前記半導体装置テスト用領域に隣接して、アライメント用電極が形成されたアライメント電極形成領域を形成する工程を含むことを特徴とする。
請求項２２に記載の半導体装置の製造方法に係る発明は、請求項１６乃至２０のいずれか１項に記載の半導体装置の製造方法において、前記半導体装置テスト用領域を形成する工程は、アライメント用電極が形成されたアライメント用電極形成部を形成する工程を含むことを特徴とする。
請求項２３に記載の半導体装置の製造方法に係る発明は、請求項２２に記載の半導体装置の製造方法において、前記アライメント用電極形成部を有する半導体装置テスト用領域に隣接して、前記アライメント用電極形成部を有していない半導体装置テスト用領域を形成する工程を含むことを特徴とする。
請求項２４に記載の半導体装置の製造方法に係る発明は、 請求項１６乃至２３のいずれか１項に記載の半導体装置の製造方法において、前記半導体装置形成領域および前記半導体装置テスト用領域に形成される外部接続用電極は円柱状であることを特徴とする。
請求項２５に記載の半導体装置の製造方法に係る発明は、請求項１６乃至２４のいずれか１項に記載の半導体装置の製造方法において、前記半導体装置形成領域および前記半導体装置テスト用領域に、前記集積回路上に形成された絶縁膜および前記絶縁膜上に積層された配線を形成する工程を含み、前記外部接続用電極は前記配線のパッド部上に形成することを特徴とする。
請求項２６に記載の半導体装置の製造方法に係る発明は、請求項１６乃至２５のいずれか１項に記載の半導体装置の製造方法において、前記半導体装置形成用基板から食み出す前記半導体装置テスト用領域の部分の面積は、前記半導体装置テスト用領域全体の面積の２０％以下であることを特徴とする。
請求項２７に記載の半導体装置の製造方法に係る発明は、請求項１６乃至２６のいずれか１項に記載の半導体装置の製造方法において、強度テストを行う工程の後、前記半導体装置形成領域の周囲を切断して個々の半導体装置を得る工程の前に、前記外部接続用電極の周囲における半導体基板上に封止膜を形成する工程を含むことを特徴とする。
請求項２８に記載の半導体装置の製造方法に係る発明は、請求項１６乃至２７のいずれか１項に記載の半導体装置の製造方法において、前記封止膜を形成する工程および前記半導体装置形成領域の周囲を切断して個々の半導体装置を得る工程は、前記強度テストにおいて合格した場合に行い、前記強度テストにおいて不合格の場合は行わないことを特徴とする。
請求項２９に記載の半導体装置の製造方法に係る発明は、請求項１６乃至２８のいずれか１項に記載の半導体装置の製造方法において、前記強度テストの後、前記半導体装置形成領域の周囲を切断して個々の半導体装置を得る工程の前に、前記半導体装置形成領域内に形成された前記外部接続用電極上に半田ボールを形成する工程を含むことを特徴とする。
【発明の効果】
【０００７】
この発明によれば、半導体装置テスト用領域の一部を半導体装置形成用基板の外部に食み出すようにしたので、製品となる半導体装置形成領域の数量が減少するのを防止することができる。
【図面の簡単な説明】
【０００８】
【図１】この発明の半導体装置形成用基板の一例としての実施形態１の平面図に係り、半導体装置テスト用領域の位置を示すためのマスクの図。
【図２】図１の半導体装置テスト用領域が含まれる領域Ａ内の詳細を示すショット設計図のマスクの拡大平面図。
【図３】図１の半導体装置テスト用領域が含まれる領域Ａに実際にショットした際の詳細を示す拡大平面図。
【図４】図２のIII−III線で切断した拡大断面図。
【図５】実施形態１の製造方法に関し、最初の工程を説明するための拡大断面図。
【図６】図５に続く工程を説明するための拡大断面図。
【図７】図６に続く工程を説明するための拡大断面図。
【図８】図７に続く工程を説明するための拡大断面図。
【図９】図８に続く工程を説明するための拡大断面図。
【図１０】図９に続く工程を説明するための拡大断面図。
【図１１】図１０に続く工程を説明するための拡大断面図。
【図１２】図１１に続く工程を説明するための拡大断面図。
【図１３】図１２に続く工程を説明するための拡大断面図。
【図１４】図１３に続く工程を説明するための拡大断面図。
【図１５】図２に示す半導体装置テスト用領域におけるシェアテストの方法を説明するための拡大平面図。
【図１６】この発明の導体装置形成用基板の実施形態２の平面図に係り、半導体装置テスト用領域の位置を示すためのマスクの図。
【図１７】図１６の半導体装置テスト用領域が含まれる領域Ｂ内の詳細を示すショット設計図のマスクの拡大平面図。
【図１８】図１７に示す半導体装置テスト用領域におけるシェアテストの方法を説明するための拡大平面図。
【図１９】この発明の半導体装置形成用基板の変形例を示す拡大断面図。
【発明を実施するための形態】
【０００９】
（実施形態１）
以下、この発明の半導体装置形成用基板および半導体装置の製造方法について説明をする。
図１は、この発明の実施形態１に関する半導体装置形成用基板１０のマスク図面（平面図）である。図２は、図１において、点線の○印で示す領域Ａの詳細を示すショット設計図のマスク図面（拡大平面図）である。図３は、図２のショット設計図のマスク図面を、図１に図示された領域Ａに実際にショットした際の半導体装置テスト用領域１１ａの図である。また、図３は、図２のIII−III線で切断した拡大断面図である。
図１において、１はシリコン基板などからなる半導体ウエハであり、１ａは半導体ウエハ１の有効半導体ウエハ領域である。通常、有効半導体ウエハ領域１ａは、半導体ウエハ１に対し、掴みしろの部分を除くため、半径で３〜５ｍｍ程度小さい。有効半導体ウエハ領域１ａは行方向および列方向に形成されたダイシングライン２によって区分された多数の半導体装置形成領域１１を有する。各半導体装置形成領域１１の主面上には集積回路（図示せず）が形成されている。また、各半導体装置形成領域１１には、後述するが、集積回路上に形成された外部接続用電極が形成されている。
【００１０】
各半導体装置形成領域１１は、太い実線の方形枠で囲まれた３×３個を１単位としてステップ露光されることにより、半導体ウエハ１から形成される。図１における点線の○印で示す領域Ａ内において、複数の斜線がクロスして引かれた領域は、後述する、強度テストを行う半導体装置テスト用領域１１ａとなっている。半導体装置テスト用領域１１ａは、半導体装置形成用基板１０の周縁部に８箇所配置されている。半導体装置形成用基板１０は、上面から見て、半導体ウエハ１と同一形状である。
半導体装置テスト用領域１１ａは、いずれも、その一部は有効半導体ウエハ領域１ａの外部に食み出して形成されている。
【００１１】
図２は、図１に図示された領域Ａ内における各半導体装置形成領域１１および半導体装置テスト用領域１１ａの詳細を示す拡大平面図である。図３は、図２のマスク図面を、図１に図示された領域Ａにショットした際の半導体装置テスト用領域１１ａの図である。領域Ａは、３×３個の同一の外形サイズおよび断面積の小領域を有する。上部の行および下部の行に配置された合計６個の半導体装置形成領域１１には、同一の平面サイズおよび断面積を有する外部接続用電極２１のみがマトリクス状に多数個配列されている。中央の行における左側および右側には、強度テスト用の半導体装置テスト用領域１１ａが配置され、中央部に半導体装置テスト用領域１１ｂが配置されている。各半導体装置テスト用領域１１ａには、周辺部に外部接続用電極２１が形成され、中央領域には、仮アライメント用電極２２および本アライメント用電極２３が形成されている。中央の行における中央部に配置された半導体装置テスト用領域１１ｂは、周辺部に外部接続用電極２１が配列された外部接続電極配列部を有し、その中央領域には、外部接続用電極２１、アライメント用電極２２、２３など電極が全く形成されていない電極非形成部を有する。電極非形成部は、外部接続用電極配列部に形成された外部接続用電極の列数分よりも広い領域に亘り形成され、その面積も外部接続用電極配列部の面積よりも大きくされている。
【００１２】
半導体装置テスト用領域１１ａに形成された仮アライメント用電極２２は、拡大率の小さい位置合わせレンズを用いて、概略の位置合わせを行うためのマークとしての機能を有し、外部接続用電極２１よりも大きい外形サイズを有する。また、本アライメント用電極２３は、仮アライメント用電極２２を用いて概略の位置合わせを行った後、拡大率の大きいレンズを用いて正確に位置合わせを行うためのマークとしての機能を有し、外部接続用電極２１より大きく、且つ、仮アライメント用電極２２より小さい外形サイズを有する。
一例を示すと、半導体装置形成領域１１および半導体装置テスト用領域１１ａ、１１ｂの外形サイズは、それぞれ、７．５ｍｍ□程度であり、仮アライメント用電極２２の外形サイズは１ｍｍΦ程度であり、本アライメント用電極２３は長さ０．５ｍｍ程度、幅０．１５ｍｍ程度の直線部を＋字に組み合わせた外形サイズを有する。
【００１３】
図４は、図２に図示された領域Ａ内に配置された半導体装置テスト用領域１１ａをIII−III線で切断した拡大断面図である。
半導体装置テスト用領域１１ａは、主面（上面）側に集積回路（図示せず）が形成された半導体基板３１を有し、集積回路上には、集積回路に接続された複数の接続パッド３を有している。ここで、半導体基板３１は、図１に図示された半導体ウエハ１の半導体装置テスト用領域１１ａに対応する部分である。接続パッド３は、例えば、アルミニウム系金属で形成されている。また、半導体基板３１の主面上には、接続パッド３の中央部を露出する開口部を有する第１の絶縁膜４が形成されている。第１の絶縁膜４は、酸化シリコン、窒化シリコンなどの無機材料で形成されている。第１の絶縁膜４の周側面は、半導体基板３１の側面から引っ込んでいる。
【００１４】
第１の絶縁膜４上に、第２の絶縁膜１２が形成されている。第２の絶縁膜１２は、ポリイミド系樹脂、ＰＢＯ（Poly-Phenylene-Benzobisoxazole；ポリパラフェニレンベンゾビスオキサゾール）系樹脂等の有機樹脂材料によって形成されている。第２の絶縁膜１２にも、接続パッド３の中央部を露出する開口部が形成されている。また、第２の絶縁膜１２の周側面は、第１の絶縁膜４の周側面と同一位置となっており、半導体基板３１の側面から引っ込んでいる。
【００１５】
第２の絶縁膜１２上には、一端側が第２の絶縁膜１２の開口部を介して接続パッド３に接続された配線１５が形成されている。配線１５は、第１の配線１３と第１の配線１３上に形成された第２の配線１４の二層構造を有する。
第１の配線１３および第２の配線１４は、銅系金属により形成することができる。配線１５は、二層構造に限らず、三層以上の積層構造とすることもできる。その場合には、例えば、チタン（Ｔｉ）、タングステン（Ｗ）またはチタンとタングステンの合金などからなる金属層を１層以上介在させる。
【００１６】
図４の中央部に図示された配線１５は、図示されない接続パッド３に接続されている。図４において、第２の絶縁膜１２上における右側の部分には、第１の配線１３および第２の配線１４が積層されたパッド１６が形成されている。パッド１６は、集積回路に接続されておらず、周囲の配線１５から電気的に隔絶されている。
【００１７】
各配線１５の他端側はパッド部とされ、パッド部上には外部接続用電極２１が形成されている。外部接続用電極２１は平坦な上面２１ａを有し、例えば、直径４０〜１００μｍ、高さ４０〜８０μｍの円柱形状を有し、銅系金属などで形成されている。パッド１６上には、仮アライメント用電極２２が形成されている。図４には図示されていないが、本アライメント用電極２３も、仮アライメント用電極２２と同様な構造を有し、集積回路に接続されておらず、周囲の配線１５から電気的に隔絶されているパッド上に設けられている。
【００１８】
外部接続用電極２１、仮アライメント用電極２２および本アライメント用電極２３の周囲領域における第２の絶縁膜１２上には、ポリイミド系樹脂またはエポキシ系樹脂からなる封止膜１７が形成されている。封止膜１７は、外部接続用電極２１の配線１５上を覆っている。また、封止膜１７は、第１の絶縁膜４および第２の絶縁膜１２の周囲における半導体基板３１上に形成され、第１の絶縁膜４の周側面および第２の絶縁膜１２の周側面を覆っている。
封止膜１７の上面１７ａは、外部接続用電極２１の上面２１ａおよび仮アライメント用電極２２の上面２２ａ、本アライメント用電極２３の上面と同一面かまたは僅かに高くなっている。
【００１９】
半導体装置テスト用領域１１ｂは、図４に図示された半導体装置テスト用領域１１ａと同様な構造を有する。ただ、半導体装置テスト用領域１１ｂには、仮アライメント用電極２２および本アライメント用電極２３は形成されておらず、その領域の第２の絶縁膜１２上に封止膜１７が充填されている。
また、図２に図示された各半導体装置形成領域１１には、図４に図示された半導体装置テスト用領域１１ａを参照して説明をすれば、半導体装置テスト用領域１１ａに図示された外部接続用電極２１が第２の絶縁膜１２上の全領域に亘りマトリックス上に配列されている。
【００２０】
次に、図５〜図１４を参照して図１に図示された半導体装置形成用基板１０の製造方法の一例を説明する。なお、半導体装置形成領域１１、半導体装置テスト用領域１１ａおよび１１ｂにおいて、外部接続用電極２１の形成に係るプロセスはすべて同一であり、各領域１１、１１ａ、１１ｂにおける外部接続用電極２１の外形サイズおよび断面積も同一である。このため、図面としては半導体装置テスト用領域１１ａを例として図示するが、外部接続用電極２１の形成に係る部分は、全体を代表する製造方法を示している。
【００２１】
先ず、図５に図示されるように、各デバイス領域（各半導体装置形成領域１１または半導体装置テスト用領域１１ａ、１１ｂに対応する）内における主面側に集積回路（図示せず）およびこの集積回路に接続された接続パッド３を有する半導体ウエハ１を準備する。そして、半導体ウエハ１の各デバイス領域内に接続パッド３の中央部を露出する開口部４ａを有し、半導体上ウエハ１の主面を覆う第１の絶縁膜４を形成する。接続パッド３は、例えば、アルミニウム系金属により形成される。第１の絶縁膜４は、半導体上ウエハ１の全面にＣＶＤ（Chemical Vapor Deposition）法により酸化シリコンまたは窒化シリコン等の無機材料を成膜した後、この無機材料膜に第１の開口部４ａを形成すると共に周側面が半導体ウエハ１の側面より引っ込む位置になるようにパターニングして形成される。無機材料膜をパターニングするには、一般に知られたフォトリソグラフィ技術を用いて行う。要約して説明すれば、無機材料膜の上に、フォトレジストを成膜し、露光および現像してフォトレジストをパターニングし、パターニングされたフォトレジストをマスクとして無機材料膜をエッチングする。エッチングは、ウエットエッチングでもドライエッチングでもよい。以下においては、このような技術を単にフォトグラフィ技術と記載し、その説明を書略する。
【００２２】
次に、図６に図示されるように、ポリイミド系樹脂またはＰＢＯ系樹脂等の有機樹脂を、第１の絶縁膜４上、接続パッド３上および第１の絶縁膜４の周囲における半導体ウエハ１上にべた状に塗布する。塗布の方法は、スピンコーティング法、スクリーン印刷法、スキャン塗布法などの適宜な方法を用いることができる。
【００２３】
次に、べた状に塗布された有機樹脂膜に、フォトリソグラフィ技術によって接続パッド２の中央部を露出する開口部１２ａを形成する。このとき、同時に、第２の絶縁膜１２の周側面の位置が第１の絶縁膜４の周側面の位置と一致するように第２の絶縁膜１２の周囲を除去する。
そして、第２の絶縁膜１２上全面、第２の絶縁膜１２の開口部１２ａから露出する接続パッド３上および第２の絶縁膜１２の周囲における半導体ウエハ１上にスパッタ法または無電解めっき法により、例えば、銅系金属からなる金属膜１３Ａを形成する。後述するが、金属膜１３Ａはパターニングされて、第１の配線１３となる。この状態を図７に示す。
【００２４】
金属膜１３Ａ上全面に、フォトレジスト膜４１を塗布し、フォトリソグラフィ技術により、第２の配線１４に対応する開口部を有する形状にパターニングする。この場合における第２の配線１４に対応する開口部の形状には、パッド１６に対応する形状が含まれる。この状態を図８に示す。そして、電解めっきを行い、金属膜１３Ａを電流路として各開口部から露出される金属膜１３Ａ上に第２の配線１４を形成する。この状態を図９に示す。この後、フォトレジスト膜４１を剥離する。
【００２５】
次に、金属膜１３Ａ上および第２の配線１４上にフォトレジスト膜４２をべた状に塗布する。このフォトレジスト膜４２は、その上面が、以降に形成される外部接続用電極２１、仮アライメント用電極２２および本アライメント用電極２３の各上面より高い位置となるように形成する。そして、フォトレジスト膜４２を、フォトリソグラフィ技術により、形成しようとする外部接続用電極２１、仮アライメント用電極２２および本アライメント用電極２３の各形状の開口部を有するようにパターニングする。次に、金属膜１３Ａを電流路として電解めっきを行い、フォトレジスト膜４２の各開口部から露出された第２の配線１４上に、それぞれ、外部接続用電極２１、仮アライメント用電極２２および本アライメント用電極２３を形成する。この状態を図１０に図示する。但し、図１０には本アライメント用電極２３は図示されていない。
【００２６】
次に、フォトレジスト膜４２を剥離すると、図１１に図示されるようにフォトレジスト膜４２下にあった金属膜１３Ａが露出する。次に、第２の配線１４をマスクとして、金属膜１３Ａをエッチングする。これにより第１の配線１４と同一パターンを有する第１の配線１３が形成される。つまり、第１の配線１３上に第２の配線１４が積層され、集積回路に接続された配線１５が形成される。また、集積回路に接続されず、配線１５から電気的に隔絶されたパッド１６が形成される。この状態を図１２に図示する。
【００２７】
図１２に図示された状態において外部接続用電極２１のシェアテストを行う。シェアテストは、半導体装置テスト用領域１１ａに形成された外部接続用電極２１に対して行う。図１を参照すると、半導体装置形成用基板１０の８箇所に配置された半導体装置テスト用領域１１ａは、いずれも、一部が有効半導体ウエハ領域１ａの外部に食み出している。つまり、図２の領域Ａに配置された左右の半導体装置テスト用領域１１ａ（図２における太い点線の方形枠の領域）のいずれか一方の領域は、全領域の大半が有効半導体ウエハ領域１ａ内に形成され、ごく一部のみが有効半導体ウエハ用領域１ａの外部に食み出している。
【００２８】
このような半導体装置テスト用領域１１ａ内の外部接続用電極２１に対してシェアテストを行う。図１５に図示されるように、半導体装置テスト用領域１１ａの周辺部に配列された外部接続用電極２１と中央領域に形成された仮アライメント用電極２２または本アライメント用電極２３の間に、二点鎖線の○印で示すシェアテスタのヘッドＳＨを落とし、いずれかの外部接続用電極２１に当てて、一点鎖線の矢印で示す方向に加圧して、外部接続用電極２１のシェア破断強度を測定する。ヘッドＳＨは、測定する外部接続用電極２１の両隣の外部接続用電極２１にぶつからないように、外部接続用電極２１の直径や、外部接続用電極２１間の距離に応じて交換することができる。１つの外部接続用電極２１の測定を行ったら、シェアテスタのヘッドＳＨを移動して別の外部接続用電極２１のシェア破断強度を測定する。１つの半導体装置テスト用領域１１ａ内において外部接続用電極２１を数本（３〜７本程度）の測定を行ったら、別の半導体装置テスト用領域１１ａにおいて同様なシェアテストを行う。これを繰り返し行う。図１に図示された半導体装置形成用基板１０の例では、8箇所の半導体装置テスト用領域１１ａに対してシェアテストを行うことができる。
【００２９】
本発明におけるシェアテストは、製品とすることができない領域を用いて行うので、製品となる領域を減少することがない。すなわち、本発明によれば、製品となる半導体装置形成領域１１の数量が減少することを防止することができる。
但し、シェアテストを正確に行うため、シェアテストは製品にほぼ等しい製造条件下で形成された外部接続用電極２１に対して行う必要がある。このため、半導体装置テスト用領域１１ａにおける有効半導体ウエハ領域１ａの外部に食み出す領域の面積は、全領域の面積の２０％程度以下とする必要がある。なお、この場合、半導体装置形成用基板１０に形成する半導体装置テスト用領域１１ａがすべて上記条件に適合するとは限らない。シェアテストは条件を満足する半導体装置テスト用領域１１ａに対してのみ行えばよい。また、第１の配線１３が極めて薄く、第１の配線１３のエッチングによるシェアテストへの影響が実質的に無い場合には、シェアテストは、金属膜１３Ａをパターニングする前の図１１に図示する状態で行うことも可能である。
【００３０】
シェアテストを行った後、以下に示す工程を行うが、以下の工程は、シェアテストにより合格した場合のみ行い、シェアテストで不合格となった場合には行う必要がない。シェアテストを行った後は、先ず、封止膜１７を形成する。封止膜１７は、図１３に図示するように、第２の絶縁膜１２上に外部接続用電極２１、仮アライメント用電極２２および本アライメント用電極２３の上面を覆うように厚く形成する。
そして、図１４に図示するように封止膜１７の上部を研削して、外部接続用電極２１の上面２１ａ、仮アライメント用電極２２の上面２２ａおよび本アライメント用電極２３の上面を露出させる。
【００３１】
外部接続用電極２１、仮アライメント用電極２２および本アライメント用電極２３は電解めっきにより形成するため、外部接続用電極２１は、１つ１つ高さが異なり、また、外部接続用電極２１の上面２１ａ、仮アライメント用電極２２の上面２２ａおよび本アライメント用電極２３の上面には、かなり大きな凹凸が形成されている。従って、外部接続用電極２１の上面２１ａ、仮アライメント用電極２２の上面２２ａおよび本アライメント用電極２３の上面を露出する工程では、封止膜１７と共に外部接続用電極２１、仮アライメント用電極２２および本アライメント用電極２３の上部側を研削する。外部接続用電極２１、仮アライメント用電極２２および本アライメント用電極２３は銅系金属などの軟質の金属で形成されているので、これらの電極２１、２２、２３の上面を研削する工程において、図１４には図示されていないが、各電極２１、２２，２３の上面にダレができる。このダレを有する各電極２１、２２，２３の上面上に半田ボールを搭載してリフロー処理をすると、半田ボールが異形となり、外部端子に半田付けした場合、十分な接合強度を得ることができない。
【００３２】
このため、外部接続用電極２１の上面２１ａ、仮アライメント用電極２２の上面２２ａおよび本アライメント用電極２３の上面をエッチングしてダレと共にこれらの電極２１、２２、２３の上部側を除去するようにしてもよい。この工程を行うと、外部接続用電極２１の上面２１ａ、仮アライメント用電極２２の上面２２ａおよび本アライメント用電極２３の上面が封止膜１７の上面１７ａより僅かに低くなる。
【００３３】
次に、半導体装置形成領域１１における外部接続用電極２１の上面に半田ボールを形成する。この工程は、半導体装置形成領域１１における外部接続用電極２１の上面２１ａ上に半田ボールを搭載し、半導体装置形成用基板１０をリフロー炉内に収容してリフロー処理を行う。このリフロー処理により、半田ボールが外部接続用電極２１の上面２１ａに接合される。
半田ボールと外部接続用電極２１との位置合わせには、仮アライメント用電極２２および本アライメント用電極２３を用いる。半田ボールは、半導体装置テスト用領域１１ａおよび１１ｂ内の外部接続用電極２１上に形成する必要はない。
但し、プロセスの都合上、効率的であるならば、半導体装置テスト用領域１１ａおよび１１ｂ内の外部接続用電極２１上に形成することは差し支えない。
図１４においては、半導体装置テスト用領域１１ａ内の外部接続用電極２１上には半田ボールを形成しないものとしている。
【００３４】
次に、必要に応じて、半導体ウエハ１の裏面にマークを捺印する。この工程における位置合わせにも、仮アライメント用電極２２および本アライメント用電極２３を用いることができる。
そして、図１４において二点差線で示すダイシングライン２に沿って封止膜１７および半導体ウエハ１を切断して、多数の半導体装置を同時に得ることができる。
上記実施形態１の半導体装置形成用基板１０においては、シェアテストを行う外部接続用電極２１が含まれる半導体装置テスト用領域１１ａの一部を半導体装置形成用基板１０の外部に食み出すようにしたので、製品となる半導体装置形成領域の数量が減少するのを防止することができる。また、シェアテスト用の外部接続用電極２１と仮アライメント用電極２２および本アライメント用電極２３を同一の半導体装置テスト用領域１１ａ内に形成したので、半導体装置形成用基板１０においてアライメント電極のみを形成する領域を製品形成用の領域とすることができ、さらに、製品となる半導体装置形成領域を増大することができる。
【００３５】
半導体装置テスト用領域１１ａは、図１５に図示されるように、周辺部に配列された外部接続用電極２１よりも中央領域に広いスペースが形成されているので、シェアテスタのヘッドＳＨを落とす作業が容易であり、シェアテストを効率よく行うことができる、という効果を有する。
【００３６】
（実施形態２）
図１６は、この発明の実施形態２に関する半導体装置形成用基板５０のマスク図面（平面図）であり、図１７は、図１６において点線の○印で示す領域Ｂの詳細を示すショット設計図のマスク図面（拡大平面図）である。
図１６に図示された半導体装置形成用基板５０においては、太い実線の方形枠で囲まれた４×４個の半導体装置形成領域５１を１単位としてステップ露光されて形成される。半導体装置形成用基板５０は、上面から見て、半導体ウエハ１と同一形状である。
【００３７】
図１７に図示されるように、領域Ｂ内には、４種類の小領域が設けられている。１種類目は、外部接続用電極２１のみがマトリクス上に配列された半導体装置形成領域５１である。２種類目は各導体装置形成領域の周辺部に外部接続用電極２１のみが配列された外部接続用電極配列部を有し、外部接続用電極配列部よりも中央領域には電極が全く形成されていない第１の半導体装置テスト用領域５１ａである。３種類目は各導体装置形成領域の周辺部に外部接続用電極２１のみが配列された外部接続用電極配列部を有し、ほぼ中央部に仮アライメント用電極２２が形成された第２の半導体装置テスト用領域５１ｂである。４種類目は各導体装置形成領域の周辺部に外部接続用電極２１のみが配列された外部接続用電極配列部を有し、ほぼ中央部に本アライメント用電極２３が形成された第３の半導体装置テスト用領域５１ｃである。各領域５１、５１ａ、５１ｂおよび５１ｃは、それぞれ、四個であり、図１７に図示された位置に配置されている。
【００３８】
図１６を参照すると、複数の斜線がクロスして引かれた第１の半導体装置形成領域５１ａが半導体装置形成用基板５０の４箇所に配置されている。そして、４箇所のいずれにおいても、第１の半導体装置テスト用領域５１ａは、その一部が有効半導体ウエハ領域１ａの外部に食み出している。
図１６に図示された４箇所の第１の半導体装置形成領域５１ａの位置は、いずれも図１７において最下行の左から２番目の太い点線の方形枠で囲んだ第１の半導体装置形成領域５１ａの位置に対応する。
【００３９】
図１６に図示された半導体装置形成用基板５０においては、この第１の半導体装置形成領域５１ａに形成された外部接続用電極２１に対してシェアテストが行われる。
図１８に図示されるように、第１の半導体装置テスト用領域５１ａの周辺部に外部接続用電極２１が配列された外部電極配列部よりも中央側に、二点鎖線の○印で示すシェアテスタのヘッドＳＨを落とし、いずれかの外部接続用電極２１に当てて、一点鎖線の矢印で示す方向に加圧して、外部接続用電極２１のシェア破断強度を測定する。１つの外部接続用電極２１の測定を行ったら、シェアテスタのヘッドＳＨを移動して別の外部接続用電極２１のシェア破断強度を測定する。１つの第１の半導体装置テスト用領域５１ａ内において外部接続用電極２１を数本（３〜７本程度）の測定を行ったら、別の第１の半導体装置テスト用領域５１ａにおいて同様なシェアテストを行う。これを４箇所の第１の半導体装置テスト用領域５１ａにおいて繰り返し行う。
【００４０】
実施形態２においても、シェアテストを行う外部接続用電極２１が含まれる半導体装置テスト用領域５１ａの一部を半導体装置形成用基板５０の外部に食み出すようにしたので、製品となる半導体装置形成領域の数量が減少するのを防止することができる。
【００４１】
（変形例）
上記実施形態においては、本アライメント用電極２２および仮アライメント用電極２３を、外部接続用電極２１と同様に、第２の配線１４上に形成する構造とした。しかし、本アライメント用電極２２および仮アライメント用電極２３を外部接続用電極２１とは異なる構造としてもよい。
図１９は、本発明の半導体装置テスト用領域の変形例を示す拡大断面図である。この変形例では、図４に図示された構造に対し、仮アライメント用電極２２を、第２の配線１４を介在させず、直接、第１の配線１３上に形成した点で相違する。
図示はしないが、本アライメント電極２３についても、外部接続用電極２１と同様に、第２の配線１４を介在させず、直接、第１の配線１３上に形成することができる。
その他は、実施形態１の半導体装置テスト用領域１１ａと同じであり、同一の部材に同一の図面参照番号を付してその説明を省略する。
【００４２】
なお、上記実施形態では、配線上に柱状の外部接続用電極を有する半導体装置形成用基板に対してシェアテストを行う場合で説明した。
しかし、本発明は、接続パッド３上に、配線１５を介在させることなく、直接、柱状の外部接続用電極が接合されたＴＡＢ（Tape Automated Bump）に対しても適用することができる。
また、接続パッドに金ボールを接合する場合にも適用することができる。この方法では、金ワイヤの先端をキャピラリで加熱してボール部を形成し、このボール部を接続パッドに接合して、ボール部と接続パッドとの接合力をシェアテストにより測定する。この場合、本発明の外部接続用電極に対応する接続パッドを半導体装置形成領域の外部に食み出すように形成する。
【００４３】
また、外部接続用電極に対して行うテストとしては、シェアテストに限らず、衝撃テスト、硬度テストなど、外部接続用電極の破壊を伴う他のテストを行う場合にも適用することができる。
【００４４】
その他、本発明の半導体装置形成用基板は、発明の趣旨の範囲内において、種々、変形して構成することが可能であり、要は、それぞれが、集積回路に接続される複数の外部接続用電極を有する半導体装置形成領域を、複数有する半導体装置形成用基板であって、外部接続用電極が形成された強度テスト用の半導体装置テスト用領域が、半導体装置形成領域に隣接して設けられ、半導体装置テスト用領域は、有効半導体ウエハ領域の外部に食み出す部分を有するものであればよい。
【００４５】
また、本発明の半導体装置の製造方法は、それぞれが、集積回路を有する多数のデバイス領域が配列された半導体基板を準備する工程と、半導体基板の各デバイス領域上に、それぞれが、集積回路に接続された複数の外部接続用電極を有する複数の半導体装置形成領域を形成する工程と、デバイス領域の集積回路に接続された複数の外部接続用電極を有する、少なくとも１つの強度テスト用の半導体装置テスト用領域を、半導体装置テスト用領域の一部が有効半導体ウエハ領域の外部に食み出すように形成する工程と、半導体装置テスト用領域に形成された外部接続用電極の強度テストを行う工程と、を含むことものであればよい。
【符号の説明】
【００４６】
１ 半導体ウエハ（半導体基板）
１ａ 有効半導体ウエハ領域
２ ダイシングライン
３ 接続パッド
４ 第１の絶縁膜
１０、５０ 半導体装置形成用基板
１１、５１ 半導体装置形成領域
１１ａ、５１ａ〜５１ｃ 半導体装置テスト用領域
１２ 第２の絶縁膜
１３ 第１の配線
１３Ａ 金属膜
１４ 第２の配線
１５ 配線
１６ パッド
１７ 封止膜
２１ 外部接続用電極
２２ 仮アライメント用電極
２３ 本アライメント用電極
３１ 半導体基板
【技術分野】
【０００１】
この発明は、半導体装置形成用基板および半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体集積回路が形成された半導体ウエハ上に外部接続用電極と、この外部接続用電極間に充填される封止膜とを形成して、ダイシングすることにより、外形サイズをダイシング時の半導体チップのサイズとする半導体装置を得る方法が知られている。この方法により形成される半導体装置は、半導体チップのサイズと同一となることから、ＣＳＰ（Chip Size Package）といわれる。あるいは、半導体ウエハ状態でパッケージされることからＷＬＰ（Wafer Level Package）とも言われる。
【０００３】
上記ＣＳＰにおける外部接続用電極は、高さ１００μｍ程度の円柱状を有し、その上面に半田ボールを搭載して、フリップチップボンディング（フェースダウンともいわれる）法により回路基板の接続端子に接合される。
円柱状の外部接続用電極の周囲における半導体基板上には、封止膜が形成されているため、半導体基板に設けていた位置合わせ用のマークは封止膜形成後には見えなくなってしまう。そこで、外部接続用電極上への半田ボールの搭載や、半導体基板裏面へのレーザ捺印の際の位置合わせ用マークとして、外部接続用電極と共に位置合わせ用のアライメント用電極を形成する方法を採用する場合もある（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−９３４６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかして、上記のような高さが高い外部接続用電極を有する半導体装置では、回路基板の接続端子に接続した状態で、外部からの衝撃力や周囲環境の変化に伴う大きな応力が外部接続用電極に作用する。このため、外部接続用電極を形成した後、数箇所の外部説側用電極に対して、例えば、シェアテストのような強度テストを行って、規定値を満足するか否かを確認する必要がある。この強度テストは破壊試験であるため、強度テストを行った外部接続用電極を有する半導体装置は、製品とすることはできない。
このことは、上記の先行文献１においても同様であり、アライメント用電極を有する半導体装置に加え、強度テストを行った外部接続用電極を有する半導体装置を製品化することができない。
【課題を解決するための手段】
【０００６】
請求項１に記載の半導体装置形成用基板に係る発明は、それぞれが、集積回路に接続される複数の外部接続用電極を有する半導体装置形成領域を、複数有する半導体装置形成用基板であって、外部接続用電極が形成された強度テスト用の半導体装置テスト用領域が、前記半導体装置形成領域に隣接して設けられ、前記半導体装置テスト用領域は、有効半導体ウエハ領域の外部に食み出す部分を有することを特徴とする。
請求項２に記載の半導体装置形成用基板に係る発明は、請求項１に記載の半導体装置形成用基板において、前記半導体装置テスト用領域に形成された外部接続用電極の数は、前記半導体装置形成領域に形成された外部接続用電極の数よりも少ないことを特徴とする。
請求項３に記載の半導体装置形成用基板に係る発明は、請求項１または２のいずれかに記載の半導体装置形成用基板において、前記半導体装置テスト用領域は、複数箇所に設けられていることを特徴とする。
請求項４に記載の半導体装置形成用基板に係る発明は、請求項１から３のいずれか１項に記載の半導体装置形成用基板において、前記半導体装置形成用基板から食み出す部分を含めた前記半導体装置テスト用領域の外形サイズおよび断面積は、それぞれ、前記半導体装置形成領域の外形サイズおよび断面積と同一であることを特徴とする。
請求項５に記載の半導体装置形成用基板に係る発明は、請求項１乃至４のいずれか１項に記載の半導体装置形成用基板において、前記半導体装置テスト用領域は、前記外部接続用電極が周辺部に配列された外部接続用電極配列部および前記外部接続用電極配列部よりも中央側の位置に前記外部接続用電極が形成されていない外部接続用電極非形成部を有することを特徴とする。
請求項６に記載の半導体装置形成用基板に係る発明は、請求項５に記載の半導体装置形成用基板において、前記半導体装置テスト用領域の外部接続用電極配列部には、前記外部接続用電極が複数列×複数行に形成されていることを特徴とする。
請求項７に記載の半導体装置形成用基板に係る発明は、請求項６に記載の半導体装置形成用基板において、前記半導体装置テスト用領域の外部接続用電極非形成部は、前記外部接続用配列部に形成された前記外部接続用電極の列数分または行数分の少なくとも一方よりも広い領域を有することを特徴とする。
請求項８に記載の半導体装置形成用基板に係る発明は、請求項１乃至７のいずれか１項に記載の半導体装置形成用基板において、前記半導体装置テスト用領域が少なくとも２つ隣接して配置されていることを特徴とする。
請求項９に記載の半導体装置形成用基板に係る発明は、請求項８項に記載の半導体装置形成用基板において、前記半導体装置テスト用領域に隣接して、アライメント用電極が形成されたアライメント電極形成領域を有することを特徴とする。
請求項１０に記載の半導体装置形成用基板に係る発明は、請求項１乃至７のいずれか１項に記載の半導体装置形成用基板において、前記半導体装置テスト用領域の外部接続用電極非形成部は、アライメント用電極が形成されたアライメント用電極形成部を含むことを特徴とする。
請求項１１に記載の半導体装置形成用基板に係る発明は、請求項１０項に記載の半導体装置形成基板において、前記アライメント用電極形成部を有する半導体装置テスト用領域に隣接して、前記アライメント用電極形成部を有していない半導体装置テスト用領域が配置されていることを特徴とする。
請求項１２に記載の半導体装置形成用基板に係る発明は、請求項１乃至１１のいずれか１項に記載の半導体装置形成用基板において、前記半導体装置テスト用領域に形成された前記外部接続用電極は円柱状であることを特徴とする。
請求項１３に記載の半導体装置形成用基板に係る発明は、請求項１乃至１１のいずれか１項に記載の半導体装置形成用基板において、前記半導体装置テスト用領域内に、前記集積回路上に形成された絶縁膜および前記絶縁膜上に形成された配線を有し、前記外部接続用電極は前記配線のパッド部上に形成されていることを特徴とする。
請求項１４に記載の半導体装置形成用基板に係る発明は、請求項１乃至１３のいずれか１項に記載の半導体装置形成用基板において、前記半導体装置形成用基板から食み出す前記半導体装置テスト用領域の一部の面積は、前記半導体装置テスト用領域全体の面積の２０％以下であることを特徴とする。
請求項１５に記載の半導体装置の製造方法に係る発明は、それぞれが、集積回路を有する多数のデバイス領域が配列された半導体基板を準備する工程と、前記半導体基板の各デバイス領域上に、それぞれが、集積回路に接続された複数の外部接続用電極を有する複数の半導体装置形成領域を形成する工程と、前記デバイス領域の集積回路に接続された複数の外部接続用電極を有する、少なくとも１つの強度テスト用の半導体装置テスト用領域を、前記半導体装置テスト用領域の一部が有効半導体ウエハ領域の外部に食み出すように形成する工程と、前記半導体装置テスト用領域に形成された前記外部接続用電極の強度テストを行う工程と、を含むことを特徴とする。
請求項１６に記載の半導体装置の製造方法に係る発明は、請求項１５項に記載の半導体装置の製造方法において、前記強度テストの後、前記半導体装置形成領域の周囲を切断して個々の半導体装置を得る工程を含み、前記各半導体装置形成領域の外部接続用電極と前記半導体装置テスト用領域の外部接続用電極とを同一のプロセスで形成することを特徴とする。
請求項１７に記載の半導体装置の製造方法に係る発明は、請求項１６項に記載の半導体装置の製造方法において、前記半導体装置テスト用領域を形成する工程は、前記半導体基板の周縁部の複数箇所に前記半導体装置テスト用領域を形成する工程であることを特徴とする。
請求項１８に記載の半導体装置の製造方法に係る発明は、請求項１６または１７のいずれか１項に記載の半導体装置の製造方法において、前記半導体装置形成用基板から食み出す部分を含めた前記半導体装置テスト用領域の外形サイズおよび断面積は、それぞれ、前記半導体装置形成領域の外形サイズおよび断面積と同一であることを特徴とする。
請求項１９に記載の半導体装置の製造方法に係る発明は、請求項１６乃至１８のいずれか１項に記載の半導体装置の製造方法において、前記半導体装置テスト用領域は、前記外部接続用電極が周辺部に配列された外部接続用電極配列部および前記外部接続用電極配列部よりも中央側の位置に前記外部接続用電極が形成されていない外部接続用電極非形成部を有することを特徴とする。
請求項２０に記載の半導体装置の製造方法に係る発明は、請求項１６乃至１９のいずれか１項に記載の半導体装置の製造方法において、前記半導体装置テスト用領域を形成する工程は、前記半導体装置テスト用領域を少なくとも２つ隣接して形成する工程であることを特徴とする。
請求項２１に記載の半導体装置の製造方法に係る発明は、請求項１６乃至１９項のいずれか１項に記載の半導体装置の製造方法において、前記半導体装置テスト用領域に隣接して、アライメント用電極が形成されたアライメント電極形成領域を形成する工程を含むことを特徴とする。
請求項２２に記載の半導体装置の製造方法に係る発明は、請求項１６乃至２０のいずれか１項に記載の半導体装置の製造方法において、前記半導体装置テスト用領域を形成する工程は、アライメント用電極が形成されたアライメント用電極形成部を形成する工程を含むことを特徴とする。
請求項２３に記載の半導体装置の製造方法に係る発明は、請求項２２に記載の半導体装置の製造方法において、前記アライメント用電極形成部を有する半導体装置テスト用領域に隣接して、前記アライメント用電極形成部を有していない半導体装置テスト用領域を形成する工程を含むことを特徴とする。
請求項２４に記載の半導体装置の製造方法に係る発明は、 請求項１６乃至２３のいずれか１項に記載の半導体装置の製造方法において、前記半導体装置形成領域および前記半導体装置テスト用領域に形成される外部接続用電極は円柱状であることを特徴とする。
請求項２５に記載の半導体装置の製造方法に係る発明は、請求項１６乃至２４のいずれか１項に記載の半導体装置の製造方法において、前記半導体装置形成領域および前記半導体装置テスト用領域に、前記集積回路上に形成された絶縁膜および前記絶縁膜上に積層された配線を形成する工程を含み、前記外部接続用電極は前記配線のパッド部上に形成することを特徴とする。
請求項２６に記載の半導体装置の製造方法に係る発明は、請求項１６乃至２５のいずれか１項に記載の半導体装置の製造方法において、前記半導体装置形成用基板から食み出す前記半導体装置テスト用領域の部分の面積は、前記半導体装置テスト用領域全体の面積の２０％以下であることを特徴とする。
請求項２７に記載の半導体装置の製造方法に係る発明は、請求項１６乃至２６のいずれか１項に記載の半導体装置の製造方法において、強度テストを行う工程の後、前記半導体装置形成領域の周囲を切断して個々の半導体装置を得る工程の前に、前記外部接続用電極の周囲における半導体基板上に封止膜を形成する工程を含むことを特徴とする。
請求項２８に記載の半導体装置の製造方法に係る発明は、請求項１６乃至２７のいずれか１項に記載の半導体装置の製造方法において、前記封止膜を形成する工程および前記半導体装置形成領域の周囲を切断して個々の半導体装置を得る工程は、前記強度テストにおいて合格した場合に行い、前記強度テストにおいて不合格の場合は行わないことを特徴とする。
請求項２９に記載の半導体装置の製造方法に係る発明は、請求項１６乃至２８のいずれか１項に記載の半導体装置の製造方法において、前記強度テストの後、前記半導体装置形成領域の周囲を切断して個々の半導体装置を得る工程の前に、前記半導体装置形成領域内に形成された前記外部接続用電極上に半田ボールを形成する工程を含むことを特徴とする。
【発明の効果】
【０００７】
この発明によれば、半導体装置テスト用領域の一部を半導体装置形成用基板の外部に食み出すようにしたので、製品となる半導体装置形成領域の数量が減少するのを防止することができる。
【図面の簡単な説明】
【０００８】
【図１】この発明の半導体装置形成用基板の一例としての実施形態１の平面図に係り、半導体装置テスト用領域の位置を示すためのマスクの図。
【図２】図１の半導体装置テスト用領域が含まれる領域Ａ内の詳細を示すショット設計図のマスクの拡大平面図。
【図３】図１の半導体装置テスト用領域が含まれる領域Ａに実際にショットした際の詳細を示す拡大平面図。
【図４】図２のIII−III線で切断した拡大断面図。
【図５】実施形態１の製造方法に関し、最初の工程を説明するための拡大断面図。
【図６】図５に続く工程を説明するための拡大断面図。
【図７】図６に続く工程を説明するための拡大断面図。
【図８】図７に続く工程を説明するための拡大断面図。
【図９】図８に続く工程を説明するための拡大断面図。
【図１０】図９に続く工程を説明するための拡大断面図。
【図１１】図１０に続く工程を説明するための拡大断面図。
【図１２】図１１に続く工程を説明するための拡大断面図。
【図１３】図１２に続く工程を説明するための拡大断面図。
【図１４】図１３に続く工程を説明するための拡大断面図。
【図１５】図２に示す半導体装置テスト用領域におけるシェアテストの方法を説明するための拡大平面図。
【図１６】この発明の導体装置形成用基板の実施形態２の平面図に係り、半導体装置テスト用領域の位置を示すためのマスクの図。
【図１７】図１６の半導体装置テスト用領域が含まれる領域Ｂ内の詳細を示すショット設計図のマスクの拡大平面図。
【図１８】図１７に示す半導体装置テスト用領域におけるシェアテストの方法を説明するための拡大平面図。
【図１９】この発明の半導体装置形成用基板の変形例を示す拡大断面図。
【発明を実施するための形態】
【０００９】
（実施形態１）
以下、この発明の半導体装置形成用基板および半導体装置の製造方法について説明をする。
図１は、この発明の実施形態１に関する半導体装置形成用基板１０のマスク図面（平面図）である。図２は、図１において、点線の○印で示す領域Ａの詳細を示すショット設計図のマスク図面（拡大平面図）である。図３は、図２のショット設計図のマスク図面を、図１に図示された領域Ａに実際にショットした際の半導体装置テスト用領域１１ａの図である。また、図３は、図２のIII−III線で切断した拡大断面図である。
図１において、１はシリコン基板などからなる半導体ウエハであり、１ａは半導体ウエハ１の有効半導体ウエハ領域である。通常、有効半導体ウエハ領域１ａは、半導体ウエハ１に対し、掴みしろの部分を除くため、半径で３〜５ｍｍ程度小さい。有効半導体ウエハ領域１ａは行方向および列方向に形成されたダイシングライン２によって区分された多数の半導体装置形成領域１１を有する。各半導体装置形成領域１１の主面上には集積回路（図示せず）が形成されている。また、各半導体装置形成領域１１には、後述するが、集積回路上に形成された外部接続用電極が形成されている。
【００１０】
各半導体装置形成領域１１は、太い実線の方形枠で囲まれた３×３個を１単位としてステップ露光されることにより、半導体ウエハ１から形成される。図１における点線の○印で示す領域Ａ内において、複数の斜線がクロスして引かれた領域は、後述する、強度テストを行う半導体装置テスト用領域１１ａとなっている。半導体装置テスト用領域１１ａは、半導体装置形成用基板１０の周縁部に８箇所配置されている。半導体装置形成用基板１０は、上面から見て、半導体ウエハ１と同一形状である。
半導体装置テスト用領域１１ａは、いずれも、その一部は有効半導体ウエハ領域１ａの外部に食み出して形成されている。
【００１１】
図２は、図１に図示された領域Ａ内における各半導体装置形成領域１１および半導体装置テスト用領域１１ａの詳細を示す拡大平面図である。図３は、図２のマスク図面を、図１に図示された領域Ａにショットした際の半導体装置テスト用領域１１ａの図である。領域Ａは、３×３個の同一の外形サイズおよび断面積の小領域を有する。上部の行および下部の行に配置された合計６個の半導体装置形成領域１１には、同一の平面サイズおよび断面積を有する外部接続用電極２１のみがマトリクス状に多数個配列されている。中央の行における左側および右側には、強度テスト用の半導体装置テスト用領域１１ａが配置され、中央部に半導体装置テスト用領域１１ｂが配置されている。各半導体装置テスト用領域１１ａには、周辺部に外部接続用電極２１が形成され、中央領域には、仮アライメント用電極２２および本アライメント用電極２３が形成されている。中央の行における中央部に配置された半導体装置テスト用領域１１ｂは、周辺部に外部接続用電極２１が配列された外部接続電極配列部を有し、その中央領域には、外部接続用電極２１、アライメント用電極２２、２３など電極が全く形成されていない電極非形成部を有する。電極非形成部は、外部接続用電極配列部に形成された外部接続用電極の列数分よりも広い領域に亘り形成され、その面積も外部接続用電極配列部の面積よりも大きくされている。
【００１２】
半導体装置テスト用領域１１ａに形成された仮アライメント用電極２２は、拡大率の小さい位置合わせレンズを用いて、概略の位置合わせを行うためのマークとしての機能を有し、外部接続用電極２１よりも大きい外形サイズを有する。また、本アライメント用電極２３は、仮アライメント用電極２２を用いて概略の位置合わせを行った後、拡大率の大きいレンズを用いて正確に位置合わせを行うためのマークとしての機能を有し、外部接続用電極２１より大きく、且つ、仮アライメント用電極２２より小さい外形サイズを有する。
一例を示すと、半導体装置形成領域１１および半導体装置テスト用領域１１ａ、１１ｂの外形サイズは、それぞれ、７．５ｍｍ□程度であり、仮アライメント用電極２２の外形サイズは１ｍｍΦ程度であり、本アライメント用電極２３は長さ０．５ｍｍ程度、幅０．１５ｍｍ程度の直線部を＋字に組み合わせた外形サイズを有する。
【００１３】
図４は、図２に図示された領域Ａ内に配置された半導体装置テスト用領域１１ａをIII−III線で切断した拡大断面図である。
半導体装置テスト用領域１１ａは、主面（上面）側に集積回路（図示せず）が形成された半導体基板３１を有し、集積回路上には、集積回路に接続された複数の接続パッド３を有している。ここで、半導体基板３１は、図１に図示された半導体ウエハ１の半導体装置テスト用領域１１ａに対応する部分である。接続パッド３は、例えば、アルミニウム系金属で形成されている。また、半導体基板３１の主面上には、接続パッド３の中央部を露出する開口部を有する第１の絶縁膜４が形成されている。第１の絶縁膜４は、酸化シリコン、窒化シリコンなどの無機材料で形成されている。第１の絶縁膜４の周側面は、半導体基板３１の側面から引っ込んでいる。
【００１４】
第１の絶縁膜４上に、第２の絶縁膜１２が形成されている。第２の絶縁膜１２は、ポリイミド系樹脂、ＰＢＯ（Poly-Phenylene-Benzobisoxazole；ポリパラフェニレンベンゾビスオキサゾール）系樹脂等の有機樹脂材料によって形成されている。第２の絶縁膜１２にも、接続パッド３の中央部を露出する開口部が形成されている。また、第２の絶縁膜１２の周側面は、第１の絶縁膜４の周側面と同一位置となっており、半導体基板３１の側面から引っ込んでいる。
【００１５】
第２の絶縁膜１２上には、一端側が第２の絶縁膜１２の開口部を介して接続パッド３に接続された配線１５が形成されている。配線１５は、第１の配線１３と第１の配線１３上に形成された第２の配線１４の二層構造を有する。
第１の配線１３および第２の配線１４は、銅系金属により形成することができる。配線１５は、二層構造に限らず、三層以上の積層構造とすることもできる。その場合には、例えば、チタン（Ｔｉ）、タングステン（Ｗ）またはチタンとタングステンの合金などからなる金属層を１層以上介在させる。
【００１６】
図４の中央部に図示された配線１５は、図示されない接続パッド３に接続されている。図４において、第２の絶縁膜１２上における右側の部分には、第１の配線１３および第２の配線１４が積層されたパッド１６が形成されている。パッド１６は、集積回路に接続されておらず、周囲の配線１５から電気的に隔絶されている。
【００１７】
各配線１５の他端側はパッド部とされ、パッド部上には外部接続用電極２１が形成されている。外部接続用電極２１は平坦な上面２１ａを有し、例えば、直径４０〜１００μｍ、高さ４０〜８０μｍの円柱形状を有し、銅系金属などで形成されている。パッド１６上には、仮アライメント用電極２２が形成されている。図４には図示されていないが、本アライメント用電極２３も、仮アライメント用電極２２と同様な構造を有し、集積回路に接続されておらず、周囲の配線１５から電気的に隔絶されているパッド上に設けられている。
【００１８】
外部接続用電極２１、仮アライメント用電極２２および本アライメント用電極２３の周囲領域における第２の絶縁膜１２上には、ポリイミド系樹脂またはエポキシ系樹脂からなる封止膜１７が形成されている。封止膜１７は、外部接続用電極２１の配線１５上を覆っている。また、封止膜１７は、第１の絶縁膜４および第２の絶縁膜１２の周囲における半導体基板３１上に形成され、第１の絶縁膜４の周側面および第２の絶縁膜１２の周側面を覆っている。
封止膜１７の上面１７ａは、外部接続用電極２１の上面２１ａおよび仮アライメント用電極２２の上面２２ａ、本アライメント用電極２３の上面と同一面かまたは僅かに高くなっている。
【００１９】
半導体装置テスト用領域１１ｂは、図４に図示された半導体装置テスト用領域１１ａと同様な構造を有する。ただ、半導体装置テスト用領域１１ｂには、仮アライメント用電極２２および本アライメント用電極２３は形成されておらず、その領域の第２の絶縁膜１２上に封止膜１７が充填されている。
また、図２に図示された各半導体装置形成領域１１には、図４に図示された半導体装置テスト用領域１１ａを参照して説明をすれば、半導体装置テスト用領域１１ａに図示された外部接続用電極２１が第２の絶縁膜１２上の全領域に亘りマトリックス上に配列されている。
【００２０】
次に、図５〜図１４を参照して図１に図示された半導体装置形成用基板１０の製造方法の一例を説明する。なお、半導体装置形成領域１１、半導体装置テスト用領域１１ａおよび１１ｂにおいて、外部接続用電極２１の形成に係るプロセスはすべて同一であり、各領域１１、１１ａ、１１ｂにおける外部接続用電極２１の外形サイズおよび断面積も同一である。このため、図面としては半導体装置テスト用領域１１ａを例として図示するが、外部接続用電極２１の形成に係る部分は、全体を代表する製造方法を示している。
【００２１】
先ず、図５に図示されるように、各デバイス領域（各半導体装置形成領域１１または半導体装置テスト用領域１１ａ、１１ｂに対応する）内における主面側に集積回路（図示せず）およびこの集積回路に接続された接続パッド３を有する半導体ウエハ１を準備する。そして、半導体ウエハ１の各デバイス領域内に接続パッド３の中央部を露出する開口部４ａを有し、半導体上ウエハ１の主面を覆う第１の絶縁膜４を形成する。接続パッド３は、例えば、アルミニウム系金属により形成される。第１の絶縁膜４は、半導体上ウエハ１の全面にＣＶＤ（Chemical Vapor Deposition）法により酸化シリコンまたは窒化シリコン等の無機材料を成膜した後、この無機材料膜に第１の開口部４ａを形成すると共に周側面が半導体ウエハ１の側面より引っ込む位置になるようにパターニングして形成される。無機材料膜をパターニングするには、一般に知られたフォトリソグラフィ技術を用いて行う。要約して説明すれば、無機材料膜の上に、フォトレジストを成膜し、露光および現像してフォトレジストをパターニングし、パターニングされたフォトレジストをマスクとして無機材料膜をエッチングする。エッチングは、ウエットエッチングでもドライエッチングでもよい。以下においては、このような技術を単にフォトグラフィ技術と記載し、その説明を書略する。
【００２２】
次に、図６に図示されるように、ポリイミド系樹脂またはＰＢＯ系樹脂等の有機樹脂を、第１の絶縁膜４上、接続パッド３上および第１の絶縁膜４の周囲における半導体ウエハ１上にべた状に塗布する。塗布の方法は、スピンコーティング法、スクリーン印刷法、スキャン塗布法などの適宜な方法を用いることができる。
【００２３】
次に、べた状に塗布された有機樹脂膜に、フォトリソグラフィ技術によって接続パッド２の中央部を露出する開口部１２ａを形成する。このとき、同時に、第２の絶縁膜１２の周側面の位置が第１の絶縁膜４の周側面の位置と一致するように第２の絶縁膜１２の周囲を除去する。
そして、第２の絶縁膜１２上全面、第２の絶縁膜１２の開口部１２ａから露出する接続パッド３上および第２の絶縁膜１２の周囲における半導体ウエハ１上にスパッタ法または無電解めっき法により、例えば、銅系金属からなる金属膜１３Ａを形成する。後述するが、金属膜１３Ａはパターニングされて、第１の配線１３となる。この状態を図７に示す。
【００２４】
金属膜１３Ａ上全面に、フォトレジスト膜４１を塗布し、フォトリソグラフィ技術により、第２の配線１４に対応する開口部を有する形状にパターニングする。この場合における第２の配線１４に対応する開口部の形状には、パッド１６に対応する形状が含まれる。この状態を図８に示す。そして、電解めっきを行い、金属膜１３Ａを電流路として各開口部から露出される金属膜１３Ａ上に第２の配線１４を形成する。この状態を図９に示す。この後、フォトレジスト膜４１を剥離する。
【００２５】
次に、金属膜１３Ａ上および第２の配線１４上にフォトレジスト膜４２をべた状に塗布する。このフォトレジスト膜４２は、その上面が、以降に形成される外部接続用電極２１、仮アライメント用電極２２および本アライメント用電極２３の各上面より高い位置となるように形成する。そして、フォトレジスト膜４２を、フォトリソグラフィ技術により、形成しようとする外部接続用電極２１、仮アライメント用電極２２および本アライメント用電極２３の各形状の開口部を有するようにパターニングする。次に、金属膜１３Ａを電流路として電解めっきを行い、フォトレジスト膜４２の各開口部から露出された第２の配線１４上に、それぞれ、外部接続用電極２１、仮アライメント用電極２２および本アライメント用電極２３を形成する。この状態を図１０に図示する。但し、図１０には本アライメント用電極２３は図示されていない。
【００２６】
次に、フォトレジスト膜４２を剥離すると、図１１に図示されるようにフォトレジスト膜４２下にあった金属膜１３Ａが露出する。次に、第２の配線１４をマスクとして、金属膜１３Ａをエッチングする。これにより第１の配線１４と同一パターンを有する第１の配線１３が形成される。つまり、第１の配線１３上に第２の配線１４が積層され、集積回路に接続された配線１５が形成される。また、集積回路に接続されず、配線１５から電気的に隔絶されたパッド１６が形成される。この状態を図１２に図示する。
【００２７】
図１２に図示された状態において外部接続用電極２１のシェアテストを行う。シェアテストは、半導体装置テスト用領域１１ａに形成された外部接続用電極２１に対して行う。図１を参照すると、半導体装置形成用基板１０の８箇所に配置された半導体装置テスト用領域１１ａは、いずれも、一部が有効半導体ウエハ領域１ａの外部に食み出している。つまり、図２の領域Ａに配置された左右の半導体装置テスト用領域１１ａ（図２における太い点線の方形枠の領域）のいずれか一方の領域は、全領域の大半が有効半導体ウエハ領域１ａ内に形成され、ごく一部のみが有効半導体ウエハ用領域１ａの外部に食み出している。
【００２８】
このような半導体装置テスト用領域１１ａ内の外部接続用電極２１に対してシェアテストを行う。図１５に図示されるように、半導体装置テスト用領域１１ａの周辺部に配列された外部接続用電極２１と中央領域に形成された仮アライメント用電極２２または本アライメント用電極２３の間に、二点鎖線の○印で示すシェアテスタのヘッドＳＨを落とし、いずれかの外部接続用電極２１に当てて、一点鎖線の矢印で示す方向に加圧して、外部接続用電極２１のシェア破断強度を測定する。ヘッドＳＨは、測定する外部接続用電極２１の両隣の外部接続用電極２１にぶつからないように、外部接続用電極２１の直径や、外部接続用電極２１間の距離に応じて交換することができる。１つの外部接続用電極２１の測定を行ったら、シェアテスタのヘッドＳＨを移動して別の外部接続用電極２１のシェア破断強度を測定する。１つの半導体装置テスト用領域１１ａ内において外部接続用電極２１を数本（３〜７本程度）の測定を行ったら、別の半導体装置テスト用領域１１ａにおいて同様なシェアテストを行う。これを繰り返し行う。図１に図示された半導体装置形成用基板１０の例では、8箇所の半導体装置テスト用領域１１ａに対してシェアテストを行うことができる。
【００２９】
本発明におけるシェアテストは、製品とすることができない領域を用いて行うので、製品となる領域を減少することがない。すなわち、本発明によれば、製品となる半導体装置形成領域１１の数量が減少することを防止することができる。
但し、シェアテストを正確に行うため、シェアテストは製品にほぼ等しい製造条件下で形成された外部接続用電極２１に対して行う必要がある。このため、半導体装置テスト用領域１１ａにおける有効半導体ウエハ領域１ａの外部に食み出す領域の面積は、全領域の面積の２０％程度以下とする必要がある。なお、この場合、半導体装置形成用基板１０に形成する半導体装置テスト用領域１１ａがすべて上記条件に適合するとは限らない。シェアテストは条件を満足する半導体装置テスト用領域１１ａに対してのみ行えばよい。また、第１の配線１３が極めて薄く、第１の配線１３のエッチングによるシェアテストへの影響が実質的に無い場合には、シェアテストは、金属膜１３Ａをパターニングする前の図１１に図示する状態で行うことも可能である。
【００３０】
シェアテストを行った後、以下に示す工程を行うが、以下の工程は、シェアテストにより合格した場合のみ行い、シェアテストで不合格となった場合には行う必要がない。シェアテストを行った後は、先ず、封止膜１７を形成する。封止膜１７は、図１３に図示するように、第２の絶縁膜１２上に外部接続用電極２１、仮アライメント用電極２２および本アライメント用電極２３の上面を覆うように厚く形成する。
そして、図１４に図示するように封止膜１７の上部を研削して、外部接続用電極２１の上面２１ａ、仮アライメント用電極２２の上面２２ａおよび本アライメント用電極２３の上面を露出させる。
【００３１】
外部接続用電極２１、仮アライメント用電極２２および本アライメント用電極２３は電解めっきにより形成するため、外部接続用電極２１は、１つ１つ高さが異なり、また、外部接続用電極２１の上面２１ａ、仮アライメント用電極２２の上面２２ａおよび本アライメント用電極２３の上面には、かなり大きな凹凸が形成されている。従って、外部接続用電極２１の上面２１ａ、仮アライメント用電極２２の上面２２ａおよび本アライメント用電極２３の上面を露出する工程では、封止膜１７と共に外部接続用電極２１、仮アライメント用電極２２および本アライメント用電極２３の上部側を研削する。外部接続用電極２１、仮アライメント用電極２２および本アライメント用電極２３は銅系金属などの軟質の金属で形成されているので、これらの電極２１、２２、２３の上面を研削する工程において、図１４には図示されていないが、各電極２１、２２，２３の上面にダレができる。このダレを有する各電極２１、２２，２３の上面上に半田ボールを搭載してリフロー処理をすると、半田ボールが異形となり、外部端子に半田付けした場合、十分な接合強度を得ることができない。
【００３２】
このため、外部接続用電極２１の上面２１ａ、仮アライメント用電極２２の上面２２ａおよび本アライメント用電極２３の上面をエッチングしてダレと共にこれらの電極２１、２２、２３の上部側を除去するようにしてもよい。この工程を行うと、外部接続用電極２１の上面２１ａ、仮アライメント用電極２２の上面２２ａおよび本アライメント用電極２３の上面が封止膜１７の上面１７ａより僅かに低くなる。
【００３３】
次に、半導体装置形成領域１１における外部接続用電極２１の上面に半田ボールを形成する。この工程は、半導体装置形成領域１１における外部接続用電極２１の上面２１ａ上に半田ボールを搭載し、半導体装置形成用基板１０をリフロー炉内に収容してリフロー処理を行う。このリフロー処理により、半田ボールが外部接続用電極２１の上面２１ａに接合される。
半田ボールと外部接続用電極２１との位置合わせには、仮アライメント用電極２２および本アライメント用電極２３を用いる。半田ボールは、半導体装置テスト用領域１１ａおよび１１ｂ内の外部接続用電極２１上に形成する必要はない。
但し、プロセスの都合上、効率的であるならば、半導体装置テスト用領域１１ａおよび１１ｂ内の外部接続用電極２１上に形成することは差し支えない。
図１４においては、半導体装置テスト用領域１１ａ内の外部接続用電極２１上には半田ボールを形成しないものとしている。
【００３４】
次に、必要に応じて、半導体ウエハ１の裏面にマークを捺印する。この工程における位置合わせにも、仮アライメント用電極２２および本アライメント用電極２３を用いることができる。
そして、図１４において二点差線で示すダイシングライン２に沿って封止膜１７および半導体ウエハ１を切断して、多数の半導体装置を同時に得ることができる。
上記実施形態１の半導体装置形成用基板１０においては、シェアテストを行う外部接続用電極２１が含まれる半導体装置テスト用領域１１ａの一部を半導体装置形成用基板１０の外部に食み出すようにしたので、製品となる半導体装置形成領域の数量が減少するのを防止することができる。また、シェアテスト用の外部接続用電極２１と仮アライメント用電極２２および本アライメント用電極２３を同一の半導体装置テスト用領域１１ａ内に形成したので、半導体装置形成用基板１０においてアライメント電極のみを形成する領域を製品形成用の領域とすることができ、さらに、製品となる半導体装置形成領域を増大することができる。
【００３５】
半導体装置テスト用領域１１ａは、図１５に図示されるように、周辺部に配列された外部接続用電極２１よりも中央領域に広いスペースが形成されているので、シェアテスタのヘッドＳＨを落とす作業が容易であり、シェアテストを効率よく行うことができる、という効果を有する。
【００３６】
（実施形態２）
図１６は、この発明の実施形態２に関する半導体装置形成用基板５０のマスク図面（平面図）であり、図１７は、図１６において点線の○印で示す領域Ｂの詳細を示すショット設計図のマスク図面（拡大平面図）である。
図１６に図示された半導体装置形成用基板５０においては、太い実線の方形枠で囲まれた４×４個の半導体装置形成領域５１を１単位としてステップ露光されて形成される。半導体装置形成用基板５０は、上面から見て、半導体ウエハ１と同一形状である。
【００３７】
図１７に図示されるように、領域Ｂ内には、４種類の小領域が設けられている。１種類目は、外部接続用電極２１のみがマトリクス上に配列された半導体装置形成領域５１である。２種類目は各導体装置形成領域の周辺部に外部接続用電極２１のみが配列された外部接続用電極配列部を有し、外部接続用電極配列部よりも中央領域には電極が全く形成されていない第１の半導体装置テスト用領域５１ａである。３種類目は各導体装置形成領域の周辺部に外部接続用電極２１のみが配列された外部接続用電極配列部を有し、ほぼ中央部に仮アライメント用電極２２が形成された第２の半導体装置テスト用領域５１ｂである。４種類目は各導体装置形成領域の周辺部に外部接続用電極２１のみが配列された外部接続用電極配列部を有し、ほぼ中央部に本アライメント用電極２３が形成された第３の半導体装置テスト用領域５１ｃである。各領域５１、５１ａ、５１ｂおよび５１ｃは、それぞれ、四個であり、図１７に図示された位置に配置されている。
【００３８】
図１６を参照すると、複数の斜線がクロスして引かれた第１の半導体装置形成領域５１ａが半導体装置形成用基板５０の４箇所に配置されている。そして、４箇所のいずれにおいても、第１の半導体装置テスト用領域５１ａは、その一部が有効半導体ウエハ領域１ａの外部に食み出している。
図１６に図示された４箇所の第１の半導体装置形成領域５１ａの位置は、いずれも図１７において最下行の左から２番目の太い点線の方形枠で囲んだ第１の半導体装置形成領域５１ａの位置に対応する。
【００３９】
図１６に図示された半導体装置形成用基板５０においては、この第１の半導体装置形成領域５１ａに形成された外部接続用電極２１に対してシェアテストが行われる。
図１８に図示されるように、第１の半導体装置テスト用領域５１ａの周辺部に外部接続用電極２１が配列された外部電極配列部よりも中央側に、二点鎖線の○印で示すシェアテスタのヘッドＳＨを落とし、いずれかの外部接続用電極２１に当てて、一点鎖線の矢印で示す方向に加圧して、外部接続用電極２１のシェア破断強度を測定する。１つの外部接続用電極２１の測定を行ったら、シェアテスタのヘッドＳＨを移動して別の外部接続用電極２１のシェア破断強度を測定する。１つの第１の半導体装置テスト用領域５１ａ内において外部接続用電極２１を数本（３〜７本程度）の測定を行ったら、別の第１の半導体装置テスト用領域５１ａにおいて同様なシェアテストを行う。これを４箇所の第１の半導体装置テスト用領域５１ａにおいて繰り返し行う。
【００４０】
実施形態２においても、シェアテストを行う外部接続用電極２１が含まれる半導体装置テスト用領域５１ａの一部を半導体装置形成用基板５０の外部に食み出すようにしたので、製品となる半導体装置形成領域の数量が減少するのを防止することができる。
【００４１】
（変形例）
上記実施形態においては、本アライメント用電極２２および仮アライメント用電極２３を、外部接続用電極２１と同様に、第２の配線１４上に形成する構造とした。しかし、本アライメント用電極２２および仮アライメント用電極２３を外部接続用電極２１とは異なる構造としてもよい。
図１９は、本発明の半導体装置テスト用領域の変形例を示す拡大断面図である。この変形例では、図４に図示された構造に対し、仮アライメント用電極２２を、第２の配線１４を介在させず、直接、第１の配線１３上に形成した点で相違する。
図示はしないが、本アライメント電極２３についても、外部接続用電極２１と同様に、第２の配線１４を介在させず、直接、第１の配線１３上に形成することができる。
その他は、実施形態１の半導体装置テスト用領域１１ａと同じであり、同一の部材に同一の図面参照番号を付してその説明を省略する。
【００４２】
なお、上記実施形態では、配線上に柱状の外部接続用電極を有する半導体装置形成用基板に対してシェアテストを行う場合で説明した。
しかし、本発明は、接続パッド３上に、配線１５を介在させることなく、直接、柱状の外部接続用電極が接合されたＴＡＢ（Tape Automated Bump）に対しても適用することができる。
また、接続パッドに金ボールを接合する場合にも適用することができる。この方法では、金ワイヤの先端をキャピラリで加熱してボール部を形成し、このボール部を接続パッドに接合して、ボール部と接続パッドとの接合力をシェアテストにより測定する。この場合、本発明の外部接続用電極に対応する接続パッドを半導体装置形成領域の外部に食み出すように形成する。
【００４３】
また、外部接続用電極に対して行うテストとしては、シェアテストに限らず、衝撃テスト、硬度テストなど、外部接続用電極の破壊を伴う他のテストを行う場合にも適用することができる。
【００４４】
その他、本発明の半導体装置形成用基板は、発明の趣旨の範囲内において、種々、変形して構成することが可能であり、要は、それぞれが、集積回路に接続される複数の外部接続用電極を有する半導体装置形成領域を、複数有する半導体装置形成用基板であって、外部接続用電極が形成された強度テスト用の半導体装置テスト用領域が、半導体装置形成領域に隣接して設けられ、半導体装置テスト用領域は、有効半導体ウエハ領域の外部に食み出す部分を有するものであればよい。
【００４５】
また、本発明の半導体装置の製造方法は、それぞれが、集積回路を有する多数のデバイス領域が配列された半導体基板を準備する工程と、半導体基板の各デバイス領域上に、それぞれが、集積回路に接続された複数の外部接続用電極を有する複数の半導体装置形成領域を形成する工程と、デバイス領域の集積回路に接続された複数の外部接続用電極を有する、少なくとも１つの強度テスト用の半導体装置テスト用領域を、半導体装置テスト用領域の一部が有効半導体ウエハ領域の外部に食み出すように形成する工程と、半導体装置テスト用領域に形成された外部接続用電極の強度テストを行う工程と、を含むことものであればよい。
【符号の説明】
【００４６】
１ 半導体ウエハ（半導体基板）
１ａ 有効半導体ウエハ領域
２ ダイシングライン
３ 接続パッド
４ 第１の絶縁膜
１０、５０ 半導体装置形成用基板
１１、５１ 半導体装置形成領域
１１ａ、５１ａ〜５１ｃ 半導体装置テスト用領域
１２ 第２の絶縁膜
１３ 第１の配線
１３Ａ 金属膜
１４ 第２の配線
１５ 配線
１６ パッド
１７ 封止膜
２１ 外部接続用電極
２２ 仮アライメント用電極
２３ 本アライメント用電極
３１ 半導体基板
【特許請求の範囲】
【請求項１】
それぞれが、集積回路に接続される複数の外部接続用電極を有する半導体装置形成領域を、複数有する半導体装置形成用基板であって、
外部接続用電極が形成された強度テスト用の半導体装置テスト用領域が、前記半導体装置形成領域に隣接して設けられ、
前記半導体装置テスト用領域は、有効半導体ウエハ領域の外部に食み出す部分を有することを特徴とする半導体装置形成用基板。
【請求項２】
請求項１に記載の半導体装置形成用基板において、前記半導体装置テスト用領域に形成された外部接続用電極の数は、前記半導体装置形成領域に形成された外部接続用電極の数よりも少ないことを特徴とする半導体装置形成用基板。
【請求項３】
請求項１または２のいずれかに記載の半導体装置形成用基板において、前記半導体装置テスト用領域は、複数箇所に設けられていることを特徴とする半導体装置形成用基板。
【請求項４】
請求項１から３のいずれか１項に記載の半導体装置形成用基板において、前記半導体装置形成用基板から食み出す部分を含めた前記半導体装置テスト用領域の外形サイズおよび断面積は、それぞれ、前記半導体装置形成領域の外形サイズおよび断面積と同一であることを特徴とする半導体装置形成用基板。
【請求項５】
請求項１乃至４のいずれか１項に記載の半導体装置形成用基板において、前記半導体装置テスト用領域は、前記外部接続用電極が周辺部に配列された外部接続用電極配列部および前記外部接続用電極配列部よりも中央側の位置に前記外部接続用電極が形成されていない外部接続用電極非形成部を有することを特徴とする半導体装置形成用基板。
【請求項６】
請求項５に記載の半導体装置形成用基板において、前記半導体装置テスト用領域の外部接続用電極配列部には、前記外部接続用電極が複数列×複数行に形成されていることを特徴とする半導体装置形成用基板。
【請求項７】
請求項６に記載の半導体装置形成用基板において、前記半導体装置テスト用領域の外部接続用電極非形成部は、前記外部接続用配列部に形成された前記外部接続用電極の列数分または行数分の少なくとも一方よりも広い領域を有することを特徴とする半導体装置形成用基板。
【請求項８】
請求項１乃至７のいずれか１項に記載の半導体装置形成用基板において、前記半導体装置テスト用領域が少なくとも２つ隣接して配置されていることを特徴とする半導体装置形成用基板。
【請求項９】
請求項８項に記載の半導体装置形成用基板において、前記半導体装置テスト用領域に隣接して、アライメント用電極が形成されたアライメント電極形成領域を有することを特徴とする半導体装置形成用基板。
【請求項１０】
請求項１乃至７のいずれか１項に記載の半導体装置形成用基板において、前記半導体装置テスト用領域の外部接続用電極非形成部は、アライメント用電極が形成されたアライメント用電極形成部を含むことを特徴とする半導体装置形成用基板。
【請求項１１】
請求項１０項に記載の半導体装置形成基板において、前記アライメント用電極形成部を有する半導体装置テスト用領域に隣接して、前記アライメント用電極形成部を有していない半導体装置テスト用領域が配置されていることを特徴とする半導体装置形成用基板。
【請求項１２】
請求項１乃至１１のいずれか１項に記載の半導体装置形成用基板において、前記半導体装置テスト用領域に形成された前記外部接続用電極は円柱状であることを特徴とする半導体装置形成用基板。
【請求項１３】
請求項１乃至１１のいずれか１項に記載の半導体装置形成用基板において、前記半導体装置テスト用領域内に、前記集積回路上に形成された絶縁膜および前記絶縁膜上に形成された配線を有し、前記外部接続用電極は前記配線のパッド部上に形成されていることを特徴とする半導体装置形成用基板。
【請求項１４】
請求項１乃至１３のいずれか１項に記載の半導体装置形成用基板において、前記半導体装置形成用基板から食み出す前記半導体装置テスト用領域の一部の面積は、前記半導体装置テスト用領域全体の面積の２０％以下であることを特徴とする半導体装置形成用基板。
【請求項１５】
それぞれが、集積回路を有する多数のデバイス領域が配列された半導体基板を準備する工程と、
前記半導体基板の各デバイス領域上に、それぞれが、集積回路に接続された複数の外部接続用電極を有する複数の半導体装置形成領域を形成する工程と、
前記デバイス領域の集積回路に接続された複数の外部接続用電極を有する、少なくとも１つの強度テスト用の半導体装置テスト用領域を、前記半導体装置テスト用領域の一部が有効半導体ウエハ領域の外部に食み出すように形成する工程と、
前記半導体装置テスト用領域に形成された前記外部接続用電極の強度テストを行う工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１５項に記載の半導体装置の製造方法において、前記強度テストの後、前記半導体装置形成領域の周囲を切断して個々の半導体装置を得る工程を含み、
前記各半導体装置形成領域の外部接続用電極と前記半導体装置テスト用領域の外部接続用電極とを同一のプロセスで形成することを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１６項に記載の半導体装置の製造方法において、前記半導体装置テスト用領域を形成する工程は、前記半導体基板の周縁部の複数箇所に前記半導体装置テスト用領域を形成する工程であることを特徴とする半導体装置の製造方法。
【請求項１８】
請求項１６または１７のいずれか１項に記載の半導体装置の製造方法において、前記半導体装置形成用基板から食み出す部分を含めた前記半導体装置テスト用領域の外形サイズおよび断面積は、それぞれ、前記半導体装置形成領域の外形サイズおよび断面積と同一であることを特徴とする半導体装置の製造方法。
【請求項１９】
請求項１６乃至１８のいずれか１項に記載の半導体装置の製造方法において、前記半導体装置テスト用領域は、前記外部接続用電極が周辺部に配列された外部接続用電極配列部および前記外部接続用電極配列部よりも中央側の位置に前記外部接続用電極が形成されていない外部接続用電極非形成部を有することを特徴とする半導体装置の製造方法。
【請求項２０】
請求項１６乃至１９のいずれか１項に記載の半導体装置の製造方法において、前記半導体装置テスト用領域を形成する工程は、前記半導体装置テスト用領域を少なくとも２つ隣接して形成する工程であることを特徴とする半導体装置の製造方法。
【請求項２１】
請求項１６乃至１９項のいずれか１項に記載の半導体装置の製造方法において、前記半導体装置テスト用領域に隣接して、アライメント用電極が形成されたアライメント電極形成領域を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項２２】
請求項１６乃至２０のいずれか１項に記載の半導体装置の製造方法において、前記半導体装置テスト用領域を形成する工程は、アライメント用電極が形成されたアライメント用電極形成部を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項２３】
請求項２２に記載の半導体装置の製造方法において、前記アライメント用電極形成部を有する半導体装置テスト用領域に隣接して、前記アライメント用電極形成部を有していない半導体装置テスト用領域を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項２４】
請求項１６乃至２３のいずれか１項に記載の半導体装置の製造方法において、前記半導体装置形成領域および前記半導体装置テスト用領域に形成される外部接続用電極は円柱状であることを特徴とする半導体装置の製造方法。
【請求項２５】
請求項１６乃至２４のいずれか１項に記載の半導体装置の製造方法において、前記半導体装置形成領域および前記半導体装置テスト用領域に、前記集積回路上に形成された絶縁膜および前記絶縁膜上に積層された配線を形成する工程を含み、前記外部接続用電極は前記配線のパッド部上に形成することを特徴とする半導体装置の製造方法。
【請求項２６】
請求項１６乃至２５のいずれか１項に記載の半導体装置の製造方法において、前記半導体装置形成用基板から食み出す前記半導体装置テスト用領域の部分の面積は、前記半導体装置テスト用領域全体の面積の２０％以下であることを特徴とする半導体装置の製造方法。
【請求項２７】
請求項１６乃至２６のいずれか１項に記載の半導体装置の製造方法において、
強度テストを行う工程の後、前記半導体装置形成領域の周囲を切断して個々の半導体装置を得る工程の前に、前記外部接続用電極の周囲における半導体基板上に封止膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項２８】
請求項１６乃至２７のいずれか１項に記載の半導体装置の製造方法において、
前記封止膜を形成する工程および前記半導体装置形成領域の周囲を切断して個々の半導体装置を得る工程は、前記強度テストにおいて合格した場合に行い、前記強度テストにおいて不合格の場合は行わないことを特徴とする半導体装置の製造方法。
【請求項２９】
請求項１６乃至２８のいずれか１項に記載の半導体装置の製造方法において、前記強度テストの後、前記半導体装置形成領域の周囲を切断して個々の半導体装置を得る工程の前に、前記半導体装置形成領域内に形成された前記外部接続用電極上に半田ボールを形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１】
それぞれが、集積回路に接続される複数の外部接続用電極を有する半導体装置形成領域を、複数有する半導体装置形成用基板であって、
外部接続用電極が形成された強度テスト用の半導体装置テスト用領域が、前記半導体装置形成領域に隣接して設けられ、
前記半導体装置テスト用領域は、有効半導体ウエハ領域の外部に食み出す部分を有することを特徴とする半導体装置形成用基板。
【請求項２】
請求項１に記載の半導体装置形成用基板において、前記半導体装置テスト用領域に形成された外部接続用電極の数は、前記半導体装置形成領域に形成された外部接続用電極の数よりも少ないことを特徴とする半導体装置形成用基板。
【請求項３】
請求項１または２のいずれかに記載の半導体装置形成用基板において、前記半導体装置テスト用領域は、複数箇所に設けられていることを特徴とする半導体装置形成用基板。
【請求項４】
請求項１から３のいずれか１項に記載の半導体装置形成用基板において、前記半導体装置形成用基板から食み出す部分を含めた前記半導体装置テスト用領域の外形サイズおよび断面積は、それぞれ、前記半導体装置形成領域の外形サイズおよび断面積と同一であることを特徴とする半導体装置形成用基板。
【請求項５】
請求項１乃至４のいずれか１項に記載の半導体装置形成用基板において、前記半導体装置テスト用領域は、前記外部接続用電極が周辺部に配列された外部接続用電極配列部および前記外部接続用電極配列部よりも中央側の位置に前記外部接続用電極が形成されていない外部接続用電極非形成部を有することを特徴とする半導体装置形成用基板。
【請求項６】
請求項５に記載の半導体装置形成用基板において、前記半導体装置テスト用領域の外部接続用電極配列部には、前記外部接続用電極が複数列×複数行に形成されていることを特徴とする半導体装置形成用基板。
【請求項７】
請求項６に記載の半導体装置形成用基板において、前記半導体装置テスト用領域の外部接続用電極非形成部は、前記外部接続用配列部に形成された前記外部接続用電極の列数分または行数分の少なくとも一方よりも広い領域を有することを特徴とする半導体装置形成用基板。
【請求項８】
請求項１乃至７のいずれか１項に記載の半導体装置形成用基板において、前記半導体装置テスト用領域が少なくとも２つ隣接して配置されていることを特徴とする半導体装置形成用基板。
【請求項９】
請求項８項に記載の半導体装置形成用基板において、前記半導体装置テスト用領域に隣接して、アライメント用電極が形成されたアライメント電極形成領域を有することを特徴とする半導体装置形成用基板。
【請求項１０】
請求項１乃至７のいずれか１項に記載の半導体装置形成用基板において、前記半導体装置テスト用領域の外部接続用電極非形成部は、アライメント用電極が形成されたアライメント用電極形成部を含むことを特徴とする半導体装置形成用基板。
【請求項１１】
請求項１０項に記載の半導体装置形成基板において、前記アライメント用電極形成部を有する半導体装置テスト用領域に隣接して、前記アライメント用電極形成部を有していない半導体装置テスト用領域が配置されていることを特徴とする半導体装置形成用基板。
【請求項１２】
請求項１乃至１１のいずれか１項に記載の半導体装置形成用基板において、前記半導体装置テスト用領域に形成された前記外部接続用電極は円柱状であることを特徴とする半導体装置形成用基板。
【請求項１３】
請求項１乃至１１のいずれか１項に記載の半導体装置形成用基板において、前記半導体装置テスト用領域内に、前記集積回路上に形成された絶縁膜および前記絶縁膜上に形成された配線を有し、前記外部接続用電極は前記配線のパッド部上に形成されていることを特徴とする半導体装置形成用基板。
【請求項１４】
請求項１乃至１３のいずれか１項に記載の半導体装置形成用基板において、前記半導体装置形成用基板から食み出す前記半導体装置テスト用領域の一部の面積は、前記半導体装置テスト用領域全体の面積の２０％以下であることを特徴とする半導体装置形成用基板。
【請求項１５】
それぞれが、集積回路を有する多数のデバイス領域が配列された半導体基板を準備する工程と、
前記半導体基板の各デバイス領域上に、それぞれが、集積回路に接続された複数の外部接続用電極を有する複数の半導体装置形成領域を形成する工程と、
前記デバイス領域の集積回路に接続された複数の外部接続用電極を有する、少なくとも１つの強度テスト用の半導体装置テスト用領域を、前記半導体装置テスト用領域の一部が有効半導体ウエハ領域の外部に食み出すように形成する工程と、
前記半導体装置テスト用領域に形成された前記外部接続用電極の強度テストを行う工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１５項に記載の半導体装置の製造方法において、前記強度テストの後、前記半導体装置形成領域の周囲を切断して個々の半導体装置を得る工程を含み、
前記各半導体装置形成領域の外部接続用電極と前記半導体装置テスト用領域の外部接続用電極とを同一のプロセスで形成することを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１６項に記載の半導体装置の製造方法において、前記半導体装置テスト用領域を形成する工程は、前記半導体基板の周縁部の複数箇所に前記半導体装置テスト用領域を形成する工程であることを特徴とする半導体装置の製造方法。
【請求項１８】
請求項１６または１７のいずれか１項に記載の半導体装置の製造方法において、前記半導体装置形成用基板から食み出す部分を含めた前記半導体装置テスト用領域の外形サイズおよび断面積は、それぞれ、前記半導体装置形成領域の外形サイズおよび断面積と同一であることを特徴とする半導体装置の製造方法。
【請求項１９】
請求項１６乃至１８のいずれか１項に記載の半導体装置の製造方法において、前記半導体装置テスト用領域は、前記外部接続用電極が周辺部に配列された外部接続用電極配列部および前記外部接続用電極配列部よりも中央側の位置に前記外部接続用電極が形成されていない外部接続用電極非形成部を有することを特徴とする半導体装置の製造方法。
【請求項２０】
請求項１６乃至１９のいずれか１項に記載の半導体装置の製造方法において、前記半導体装置テスト用領域を形成する工程は、前記半導体装置テスト用領域を少なくとも２つ隣接して形成する工程であることを特徴とする半導体装置の製造方法。
【請求項２１】
請求項１６乃至１９項のいずれか１項に記載の半導体装置の製造方法において、前記半導体装置テスト用領域に隣接して、アライメント用電極が形成されたアライメント電極形成領域を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項２２】
請求項１６乃至２０のいずれか１項に記載の半導体装置の製造方法において、前記半導体装置テスト用領域を形成する工程は、アライメント用電極が形成されたアライメント用電極形成部を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項２３】
請求項２２に記載の半導体装置の製造方法において、前記アライメント用電極形成部を有する半導体装置テスト用領域に隣接して、前記アライメント用電極形成部を有していない半導体装置テスト用領域を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項２４】
請求項１６乃至２３のいずれか１項に記載の半導体装置の製造方法において、前記半導体装置形成領域および前記半導体装置テスト用領域に形成される外部接続用電極は円柱状であることを特徴とする半導体装置の製造方法。
【請求項２５】
請求項１６乃至２４のいずれか１項に記載の半導体装置の製造方法において、前記半導体装置形成領域および前記半導体装置テスト用領域に、前記集積回路上に形成された絶縁膜および前記絶縁膜上に積層された配線を形成する工程を含み、前記外部接続用電極は前記配線のパッド部上に形成することを特徴とする半導体装置の製造方法。
【請求項２６】
請求項１６乃至２５のいずれか１項に記載の半導体装置の製造方法において、前記半導体装置形成用基板から食み出す前記半導体装置テスト用領域の部分の面積は、前記半導体装置テスト用領域全体の面積の２０％以下であることを特徴とする半導体装置の製造方法。
【請求項２７】
請求項１６乃至２６のいずれか１項に記載の半導体装置の製造方法において、
強度テストを行う工程の後、前記半導体装置形成領域の周囲を切断して個々の半導体装置を得る工程の前に、前記外部接続用電極の周囲における半導体基板上に封止膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項２８】
請求項１６乃至２７のいずれか１項に記載の半導体装置の製造方法において、
前記封止膜を形成する工程および前記半導体装置形成領域の周囲を切断して個々の半導体装置を得る工程は、前記強度テストにおいて合格した場合に行い、前記強度テストにおいて不合格の場合は行わないことを特徴とする半導体装置の製造方法。
【請求項２９】
請求項１６乃至２８のいずれか１項に記載の半導体装置の製造方法において、前記強度テストの後、前記半導体装置形成領域の周囲を切断して個々の半導体装置を得る工程の前に、前記半導体装置形成領域内に形成された前記外部接続用電極上に半田ボールを形成する工程を含むことを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【公開番号】特開２０１１−１２４２９７（Ｐ２０１１−１２４２９７Ａ）
【公開日】平成２３年６月２３日（２０１１．６．２３）
【国際特許分類】
【出願番号】特願２００９−２７９０６０（Ｐ２００９−２７９０６０）
【出願日】平成２１年１２月９日（２００９．１２．９）
【出願人】（０００００１４４３）カシオ計算機株式会社 (8,748)
【Ｆターム（参考）】
【公開日】平成２３年６月２３日（２０１１．６．２３）
【国際特許分類】
【出願日】平成２１年１２月９日（２００９．１２．９）
【出願人】（０００００１４４３）カシオ計算機株式会社 (8,748)
【Ｆターム（参考）】
[ Back to top ]