半導体装置
【課題】
実装面積を縮小した小型のパッケージを得ると共に、製造上の取り扱いをも改善した、半導体装置を提供する。
【解決手段】
本発明に係る半導体装置は、一方の表面上にアイランド及び内部電極が形成され、他方の表面上に前記アイランド又は前記内部電極と電気的に接続される複数の外部電極が形成された絶縁基板と、前記アイランド上に固着された半導体チップと、前記半導体チップにおいて前記アイランドと固着された表面と対向する表面上に形成されたチップ電極と、前記内部電極とを電気的に接続するワイヤと、前記アイランド、前記内部電極、前記半導体チップ及び前記ワイヤを覆うように被覆され、パッケージ外形を形成する絶縁樹脂と、を含んで構成され、前記絶縁基板は、第１板厚の第１領域と、前記第１板厚よりも厚い第２板厚の第２領域と、を有し、前記アイランドは、前記第１領域上に形成され、前記内部電極は、前記第２領域上に形成されること、を特徴とする。
実装面積を縮小した小型のパッケージを得ると共に、製造上の取り扱いをも改善した、半導体装置を提供する。
【解決手段】
本発明に係る半導体装置は、一方の表面上にアイランド及び内部電極が形成され、他方の表面上に前記アイランド又は前記内部電極と電気的に接続される複数の外部電極が形成された絶縁基板と、前記アイランド上に固着された半導体チップと、前記半導体チップにおいて前記アイランドと固着された表面と対向する表面上に形成されたチップ電極と、前記内部電極とを電気的に接続するワイヤと、前記アイランド、前記内部電極、前記半導体チップ及び前記ワイヤを覆うように被覆され、パッケージ外形を形成する絶縁樹脂と、を含んで構成され、前記絶縁基板は、第１板厚の第１領域と、前記第１板厚よりも厚い第２板厚の第２領域と、を有し、前記アイランドは、前記第１領域上に形成され、前記内部電極は、前記第２領域上に形成されること、を特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特にパッケージ外形を縮小して実装面積を低減でき、更には製造に伴う材料の無駄を削減できる半導体装置に関する。
【背景技術】
【０００２】
半導体装置の製造においては、ウェハからダイシングして分離した半導体チップをリードフレームに固着し、金型と樹脂注入によるトランスファーモールドによってリードフレーム上に固着された半導体チップを封止し、封止された半導体チップを個々の半導体装置毎に分離するという工程が行われている。このリードフレームには短冊状あるいはフープ状のフレームが用いられており、いずれにしろ１回の封止工程で複数個の半導体装置が同時に封止されている。
【０００３】
図８は、トランスファーモールド工程の状況を示す図である。トランスファーモールド工程では、ダイボンド、ワイヤボンドにより半導体チップ１が固着されたリードフレーム２を、上下金型３Ａ、３Ｂで形成したキャビティ４の内部に設置し、キャビティ４内にエポキシ樹脂を注入することにより、半導体チップ１の封止が行われる。このようなトランスファーモールド工程の後、リードフレーム２を各半導体チップ１毎に切断して、個別の半導体装置が製造される（例えば特開平０５−１２９４７３号）。
【０００４】
この時、図９に示すように、金型３の表面には多数個のキャビティ４ａ〜４ｄと、樹脂を注入するための樹脂源５と、ランナー６、及びランナー６から各キャビティ４ａ〜４ｄに樹脂を流し込むためのゲート７とが設けられている。これらは全て金型３表面に設けた溝である。短冊状のリードフレームであれば、１本のリードフレームに例えば１０個の半導体チップ１が搭載されており、１本のリードフレームに対応して、１０個のキャビティ４と１０本のゲート７、及び１本のランナー６が設けられる。そして、金型３表面には例えばリードフレーム２０本分のキャビティ４が設けられる。
【０００５】
図１０は、上記のトランスファーモールドによって製造した半導体装置を示す図である。トランジスタ等の素子が形成された半導体チップ１がリードフレームのアイランド８上に半田等のろう材９によって固着実装され、半導体チップ１の電極パッドとリード１０とがワイヤ１１で接続され、半導体チップ１の周辺部分が上記キャビティの形状に合致した樹脂１２で被覆され、樹脂１２の外部にリード端子１０の先端部分が導出されたものである。
【特許文献１】特開平０５−１２９４７３号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来のパッケージでは、外部接続用のリード端子１０を樹脂１２から突出させるので、リード端子１０の先端部までの距離を実装面積として考慮しなくてはならず、樹脂１２の外形寸法より実装面積の方が遥かに大きくなるという欠点がある。
【０００７】
また、トランスファーモールド技術では、圧力をかけ続けた状態で硬化させることから、ランナー６とゲート７においても樹脂が硬化し、このランナー６等に残った樹脂は廃棄処分となる。そのため、上記のリードフレームを用いた手法では、製造すべき半導体装置個々にゲート７を設けるので、樹脂の利用効率が悪く、樹脂の量に対して製造できる半導体装置の個数が少ないという欠点があった。
【課題を解決するための手段】
【０００８】
上記に鑑み、本発明に係る半導体装置は、一方の表面上にアイランド及び内部電極が形成され、他方の表面上に前記アイランド又は前記内部電極と電気的に接続される複数の外部電極が形成された絶縁基板と、前記アイランド上に固着された半導体チップと、前記半導体チップにおいて前記アイランドと固着された表面と対向する表面上に形成されたチップ電極と、前記内部電極とを電気的に接続するワイヤと、前記アイランド、前記内部電極、前記半導体チップ及び前記ワイヤを覆うように被覆され、パッケージ外形を形成する絶縁樹脂と、を含んで構成され、前記絶縁基板は、第１板厚の第１領域と、前記第１板厚よりも厚い第２板厚の第２領域と、を有し、前記アイランドは、前記第１領域上に形成され、前記内部電極は、前記第２領域上に形成されること、を特徴とする。
【発明の効果】
【０００９】
本発明によれば、リードフレームを用いた半導体装置よりも更に小型化できるパッケージ構造を提供できる利点を有する。このとき、リード端子が突出しない構造であるので、実装したときの占有面積を低減し、高密度実装を実現できる。
【００１０】
更に、多数個の半導体チップ２２を連続した樹脂層２３で一括モールドするので、装置１個あたりに消費する樹脂の量を節約でき、無駄を少なくすることができる。
【００１１】
加えて、第１の絶縁基板２１ａと第２の絶縁基板２１ｂとで板厚の差を作ることにより、装置外形の高さ（ｔ３）を抑えて小型パッケージを実現でき、製造上の大判基板３２の取り扱いを容易にし、ワイヤボンドのボンダビリティを改善できる利点を有する。
【発明を実施するための最良の形態】
【００１２】
以下に本発明の実施の形態を詳細に説明する。
【００１３】
図１（Ａ）は本発明の半導体装置を示す断面図、図１（Ｂ）はその平面図、図２（Ａ）は装置を上方から見たときの斜視図、図２（Ｂ）は装置を下方から見たときの斜視図である。
【００１４】
図１、図２を参照して、この半導体装置は、第１と第２の絶縁基板２１ａ、２１ｂを貼着した絶縁基板２１と、第１の絶縁基板２１ａ上に固着した、トランジスタ素子などを形成した半導体チップ２２と、半導体チップ２２を含めて全体を封止する樹脂層２３とを有する。
【００１５】
第１の絶縁基板２１ａは板厚（図１：ｔ１）が５０〜２００μのセラミックやガラスエポキシ等からなる基板であり、その表面には金メッキ層によってアイランド部２４ａが形成されており、裏面には同じく金メッキ層によって外部電極２５ａが形成されている。第１の絶縁基板２１ａにはこれを貫通するスルーホール２６ａが設けられており、該スルーホール２６ａの内部がタングステン、Ａｇ−Ｐｄ等の導電材料によって埋設されてアイランド部２４と外部電極２５ａとが電気的に接続されている。
【００１６】
第２の絶縁基板１１ｂは板厚（図１：ｔ２）が１００〜２５０μのセラミックやガラスエポキシ等からなる基板であり、半導体チップ２２を搭載すべき領域を除いた大きさを有し、第１の絶縁基板２１ａに接着され一体化している。第２の絶縁基板２１ｂの表面には金メッキ層によって内部電極２４ｂ、２４ｃが形成されている。その下部の第１の絶縁基板２１ａと第２の絶縁基板２１ｂにはこれらを貫通するスルーホール２６ｂ、２６ｃが設けられ、該スルーホール２６ｂ、２６ｃの内部がタングステン、Ａｇ−Ｐｄ等の導電材料によって埋設されて内部電極２４ｂ、２４ｃと第１の絶縁基板２１ａの裏面に設けた外部電極２５ｂ、２５ｃとが電気的に接続されている。
【００１７】
半導体チップ２２は第１の絶縁基板２１ａのアイランド部２４ａにＡｇペーストなどの接着剤２７でダイボンドされており、半導体チップ２２表面の電極パッド２８と第２の絶縁基板２１ｂ表面に形成した内部電極２４ｂ、２４ｃとが金ワイヤ２９によって各々ワイヤボンドされている。この結果、外部電極２５ａがコレクタ電極となり、外部電極２５ｂ、２５ｃがベースとエミッタの電極となる。そして、ダイボンド、ワイヤボンドが成された絶縁基板２１の上を、エポキシ系の絶縁樹脂層２３が被覆して半導体チップ２２を封止し、且つ略直方体のパッケージ形状を形成している。
【００１８】
パッケージ外形のうち、少なくとも４つの側面２３ａ〜２３ｄは金型表面によらず切断面によって構成されている。第１の絶縁基板２１ａの外周端面３０及び第２の絶縁基板２１ｂの外周端面３２は樹脂層２３表面に露出しており、樹脂層２３の側面２３ａ、２３ｂ、２３ｃ、２３ｄと連続する同一平面を成している。これらは、樹脂層２３と各絶縁基板２１ａ、２１ｂとが、同時に切断工程、例えばダイシングブレードによって切断されることによって同一平面が得られる。尚、図示したとおり、第２の絶縁基板２１ｂの外周端面３１の一つは樹脂層２３に埋没している。
【００１９】
而して、本発明の半導体装置は、外部電極２５ａ、２５ｂ、２５ｃがパッケージの外形寸法より突出しない構造であるので、リードフレームを用いた半導体装置よりも更に小型化でき、更には実装したときの占有面積を低減し、高密度実装を実現できるものである。
【００２０】
更に、絶縁基板２１の表面に形成したアイランド部２４ａと内部電極２４ｂ、２４ｃの金メッキ層は、樹脂層２３の側面２３ａ〜２３ｄには達せず、絶縁基板２１の全周にわたって、その端から３０〜７０μの距離だけ後退されている。また、第１の絶縁基板２１ａの裏面に形成した外部電極２５ａ、２５ｂ、２５ｃも、第１の絶縁基板２１ａの外周端面３０から後退されている。この構成は、２つの利点を生む。
【００２１】
利点の１つは、側面２３ａ、２３ｂ、２３ｃ、２３ｄをダイシングブレードで切断したときに得られる。即ち、導電材料として優れた性質を持つ金メッキ層は、同時に優れた延性を持つ素材である。そのため、金メッキ層をダイシングブレードで切断すると、ブレードによって金メッキ層が引き延ばされてバリが生じ、これが外観不良となるのである。ダイシングブレードに接触させないことで、この様な事故を防止できる。
【００２２】
利点の２つは、上記の半導体装置をプリント基板上に実装したときに得られる。即ち、上記の半導体装置を実装するときは、プリント基板上に形成した導電パターンに第１の絶縁基板２１ａの外部電極２５ａ、２５ｂ、２５ｃを位置あわせして設置し、両者をはんだ付けすることによって固着するのであるが、金は半田に対して塗れ性が極めて高いという特質を持つ。そのため、パッケージの側面２３ａ〜２３ｄに金メッキ層が露出して半田と接触すると、半田が絶縁基板２１と樹脂層２３との界面に進入して、樹脂剥がれや電気的短絡という事故を引き起こすのである。パッケージの側面に金メッキ層を露出させないことで、この様な事故を防止できる。
【００２３】
本発明の半導体装置は、パッケージ外形の側面２３ａ〜２３ｂが切断面によって構成されている。即ち、絶縁基板２１を支持基板として半導体チップ２２を搭載し、モールドしてからこれらを切断する。そのため、１枚の大判の絶縁基板から切断して上記の半導体装置を得ることになる。
【００２４】
而して、本発明の骨子は、半導体チップ２１を搭載する箇所の絶縁基板２１の板厚が薄く、その他に板厚が厚い部分を具備することにある。上記の例は、２枚の基板を張り合わせることで板厚の差を実現している。即ち、半導体チップ２２を搭載する部分を第１の絶縁基板２１ａの板厚ｔ１で構成し、内部電極２４ｂ、２４ｃが位置する箇所では第１と第２の絶縁基板２１ａ、２１ｂの板厚の和（ｔ１＋ｔ２）で構成している。この様な板厚の差は、上記の大判の絶縁基板を用いて製造する上で機械的強度を保つため、及び半導体装置を小型化する上で重要な要素である。
【００２５】
即ち、半導体チップ２２を搭載する箇所を部分的に薄くすることにより、半導体装置の全体高さ（図１のｔ３）を低く抑えることが可能である。この時、薄い板厚ｔ１として、この基板を製造ラインで流す際に取り扱いが可能な機械的強度を保つ厚みよりは薄い板厚としておく。具体的には、板厚を５０〜２００μとする。前記大判の絶縁基板全体をこの板厚にすると、基板が割れやすくなって製造上の取り扱いが困難となる。
【００２６】
この取り扱いの困難さに対して、半導体チップ２２を搭載する箇所を除いて板厚を厚くする（ｔ１＋ｔ２）ことにより、全体的な機械的強度を強化する。具体的には、第１の絶縁基板２１ａの板厚と同じか或いはそれ以上の板厚を持つ第２の絶縁基板２１ｂを貼着して全体の板厚を１５０μ以上、例えば３００μまでとする。従って、前記大判の絶縁基板としては厚い板厚（ｔ１＋ｔ２）を有し局所的に薄い板厚（ｔ１）を持つだけにとどまるので、製造を行う上では十分な機械的強度を持たせることが可能になるのである。尚、樹脂層２３でモールドした後は、樹脂層２３が機械的強度を保つ。
【００２７】
更に、板厚を厚くする箇所として、内部電極２４ｂ、２４ｃを設けた箇所を厚くすることにより、半導体チップ２２上の電極パッド２８と内部電極２４ｂ、２４ｃとの高さを近似させることができる。これによって、ワイヤボンド工程においてワイヤのボンダビリティを改善し、ワイヤ２９の「たれ」などによる半導体チップ２３との接触事故などを避けることができる。
【００２８】
以下に、上述した半導体装置の製造方法を説明する。
【００２９】
第１工程：図３、及び図４（Ａ）（Ｂ）参照
まずは図３に示したような、例えば装置１００個分に相当する大判基板３２を準備する。この基板３２は、第１と第２の絶縁基板２１ａ、２１ｂを貼着したものである。第２の絶縁基板２１ｂには、半導体チップ複数個分、例えば４個分毎に相当する貫通穴３３が規則的に多数個設けられており、貫通穴３３の内部に第１の絶縁基板２１ａが露出する。従って、貫通穴３３の部分では板厚が薄い（ｔ１）のに対し、その他の領域では厚い板厚（ｔ１＋ｔ２）を具備する。
【００３０】
図４に大判基板３２の拡大平面図と断面図を示した。第２の絶縁基板２１ｂの貫通穴３３に露出した第１の絶縁基板２１ａの表面には、金メッキ層によりアイランド２４ａが形成されている。第２の絶縁基板２１ｂの表面には金メッキ層により内部電極２４ｂ、２４ｃが描画されている。第１の絶縁基板２１ａの裏面には外部電極２５に対応する金メッキパターンが描画されている。同図において、ライン３４’で囲んだ領域が１つの半導体装置として後に切り出されることになる。
【００３１】
第２工程：図５（Ａ）及び図５（Ｂ）参照
斯かる状態の大判基板３２に対して、貫通穴３３内部のアイランド部２４ａに半導体チップ２２をダイボンドし、チップ２２上に形成したボンディングパッド２８と内部電極２４ｂ、２４ｃとをボンディングワイヤ２９でワイヤボンドする。同じくダイシングライン３４で囲んだ領域が１つの半導体装置として後に切り出されることになる。
【００３２】
第３工程：図６参照
ダイボンドした半導体チップ２２の全部を被覆するように、大判基板３２の上に樹脂層２３を形成してモールドする。モールドは、樹脂をポッティングによって供給して硬化させるか、或いは大判基板３２一枚に対して１つのキャビティを有する上下金型によってモールドする。この樹脂層２３は半導体チップ２２を個別に被覆するものではなく、複数の半導体チップ２２を連続した樹脂で一括して被覆する。例えば一枚の大判基板３２に１００個の半導体チップ２２を搭載した場合は、１００個全てのチップを一括して被覆する。ポッティングであれば無駄になる樹脂の量は極めて少ない。また、金型を用いたトランスファーモールドであっても、装置１００個分に１本のゲートを設ければよいので、無駄にする量は少ない。
【００３３】
第４工程：同じく図６を参照して、幅が１００〜３００μのダイシングブレード３５により、ダイシングライン３４に沿って樹脂層２３と第１と第２の絶縁基板２１ａ、２１ｂを同時に切断し、個々の半導体装置に分離する。個々の半導体装置の側面２３ａ〜２３ｂは本工程のダイシングによって形成されており、切断面には第１と第２の絶縁基板２１ａ、２１ｂの外周端面３０、３１が露出し且つ樹脂層２３と同一平面を形成する。
【００３４】
以上の方法によって製造された半導体装置は、以下のメリットを有する。
【００３５】
多数個の素子をまとめて樹脂でパッケージングするので、個々にパッケージングする場合に比べて、無駄にする樹脂材料を少なくでき。材料費の低減につながる。
【００３６】
モールド金型とリードフレームとの位置合わせ精度がプラス・マイナス５０μ程度であるのに対して、ダイシング装置の位置あわせ精度はプラス・マイナス１０μ程度と精度が高い。従って樹脂外形をダイシングで形成することにより、従来より外形寸法の小さなパッケージを得ることができる。
【００３７】
大判基板３２全体が比較的厚い板厚（ｔ１＋ｔ２）を有し、アイランド部２４ａの板厚（ｔ１）だけを薄くしたので、製造工程において大判基板３２の割れ、欠け等を防止し、その取り扱いを容易にするほか、半導体チップ２２の搭載箇所が凹んでいるので、装置の高さ（ｔ３）を低く抑えて小型パッケージを製造できる利点を有する。本願発明者は、本願手法によって、縦×横×高さが、１．０ｍｍ×０．５ｍｍ×０．５ｍｍの小型パッケージトランジスタを実現することができた。
【００３８】
尚、上記の実施の形態では、薄い板厚と厚い板厚とを２枚の基板を用いて構成したが、例えば１枚の基板で貫通穴３３に相当する箇所に有底孔を設けて板厚の差を形成したような基板を用いてもよい。
【００３９】
また、図７に示したように、半導体チップ２２個々に貫通穴３３を設け、半導体チップ２２の周囲全体が厚い板厚（ｔ１＋ｔ２）を持つように切断しても良い。同じ箇所には同じ符号を伏して説明を省略する。
【００４０】
以上に説明したように、本発明によれば、リードフレームを用いた半導体装置よりも更に小型化できるパッケージ構造を提供できる利点を有する。このとき、リード端子が突出しない構造であるので、実装したときの占有面積を低減し、高密度実装を実現できる。
【００４１】
更に、多数個の半導体チップ２２を連続した樹脂層２３で一括モールドするので、装置１個あたりに消費する樹脂の量を節約でき、無駄を少なくすることができる。
【００４２】
加えて、第１の絶縁基板２１ａと第２の絶縁基板２１ｂとで板厚の差を作ることにより、装置外形の高さ（ｔ３）を抑えて小型パッケージを実現でき、製造上の大判基板３２の取り扱いを容易にし、ワイヤボンドのボンダビリティを改善できる利点を有する。
【図面の簡単な説明】
【００４３】
【図１】本発明の半導体装置を示す（Ａ）ＡＡ線断面図、（Ｂ）平面図である。
【図２】本発明の半導体装置を示す斜視図である。
【図３】本発明の半導体装置の製造方法を説明する斜視図である。
【図４】本発明の半導体装置の製造方法を説明する（Ａ）平面図、（Ｂ）断面図である。
【図５】本発明の半導体装置の製造方法を説明する（Ａ）平面図、（Ｂ）断面図である。
【図６】本発明の半導体装置の製造方法を説明する斜視図である。
【図７】本発明の他の実施の形態を示す（Ａ）断面図、（Ｂ）平面図である。
【図８】従来例を説明する断面図である。
【図９】従来例を説明する平面図である。
【図１０】従来例を説明する断面図である。
【符号の説明】
【００４４】
２１ａ 第１の絶縁基板
２１ｂ 第２の絶縁基板
２２ 半導体チップ
２３ 樹脂層
２４ａ アイランド部
２４ｂ 内部電極
２４ｃ 内部電極
２５ 外部電極
２９ ワイヤ
【技術分野】
【０００１】
本発明は半導体装置に関し、特にパッケージ外形を縮小して実装面積を低減でき、更には製造に伴う材料の無駄を削減できる半導体装置に関する。
【背景技術】
【０００２】
半導体装置の製造においては、ウェハからダイシングして分離した半導体チップをリードフレームに固着し、金型と樹脂注入によるトランスファーモールドによってリードフレーム上に固着された半導体チップを封止し、封止された半導体チップを個々の半導体装置毎に分離するという工程が行われている。このリードフレームには短冊状あるいはフープ状のフレームが用いられており、いずれにしろ１回の封止工程で複数個の半導体装置が同時に封止されている。
【０００３】
図８は、トランスファーモールド工程の状況を示す図である。トランスファーモールド工程では、ダイボンド、ワイヤボンドにより半導体チップ１が固着されたリードフレーム２を、上下金型３Ａ、３Ｂで形成したキャビティ４の内部に設置し、キャビティ４内にエポキシ樹脂を注入することにより、半導体チップ１の封止が行われる。このようなトランスファーモールド工程の後、リードフレーム２を各半導体チップ１毎に切断して、個別の半導体装置が製造される（例えば特開平０５−１２９４７３号）。
【０００４】
この時、図９に示すように、金型３の表面には多数個のキャビティ４ａ〜４ｄと、樹脂を注入するための樹脂源５と、ランナー６、及びランナー６から各キャビティ４ａ〜４ｄに樹脂を流し込むためのゲート７とが設けられている。これらは全て金型３表面に設けた溝である。短冊状のリードフレームであれば、１本のリードフレームに例えば１０個の半導体チップ１が搭載されており、１本のリードフレームに対応して、１０個のキャビティ４と１０本のゲート７、及び１本のランナー６が設けられる。そして、金型３表面には例えばリードフレーム２０本分のキャビティ４が設けられる。
【０００５】
図１０は、上記のトランスファーモールドによって製造した半導体装置を示す図である。トランジスタ等の素子が形成された半導体チップ１がリードフレームのアイランド８上に半田等のろう材９によって固着実装され、半導体チップ１の電極パッドとリード１０とがワイヤ１１で接続され、半導体チップ１の周辺部分が上記キャビティの形状に合致した樹脂１２で被覆され、樹脂１２の外部にリード端子１０の先端部分が導出されたものである。
【特許文献１】特開平０５−１２９４７３号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来のパッケージでは、外部接続用のリード端子１０を樹脂１２から突出させるので、リード端子１０の先端部までの距離を実装面積として考慮しなくてはならず、樹脂１２の外形寸法より実装面積の方が遥かに大きくなるという欠点がある。
【０００７】
また、トランスファーモールド技術では、圧力をかけ続けた状態で硬化させることから、ランナー６とゲート７においても樹脂が硬化し、このランナー６等に残った樹脂は廃棄処分となる。そのため、上記のリードフレームを用いた手法では、製造すべき半導体装置個々にゲート７を設けるので、樹脂の利用効率が悪く、樹脂の量に対して製造できる半導体装置の個数が少ないという欠点があった。
【課題を解決するための手段】
【０００８】
上記に鑑み、本発明に係る半導体装置は、一方の表面上にアイランド及び内部電極が形成され、他方の表面上に前記アイランド又は前記内部電極と電気的に接続される複数の外部電極が形成された絶縁基板と、前記アイランド上に固着された半導体チップと、前記半導体チップにおいて前記アイランドと固着された表面と対向する表面上に形成されたチップ電極と、前記内部電極とを電気的に接続するワイヤと、前記アイランド、前記内部電極、前記半導体チップ及び前記ワイヤを覆うように被覆され、パッケージ外形を形成する絶縁樹脂と、を含んで構成され、前記絶縁基板は、第１板厚の第１領域と、前記第１板厚よりも厚い第２板厚の第２領域と、を有し、前記アイランドは、前記第１領域上に形成され、前記内部電極は、前記第２領域上に形成されること、を特徴とする。
【発明の効果】
【０００９】
本発明によれば、リードフレームを用いた半導体装置よりも更に小型化できるパッケージ構造を提供できる利点を有する。このとき、リード端子が突出しない構造であるので、実装したときの占有面積を低減し、高密度実装を実現できる。
【００１０】
更に、多数個の半導体チップ２２を連続した樹脂層２３で一括モールドするので、装置１個あたりに消費する樹脂の量を節約でき、無駄を少なくすることができる。
【００１１】
加えて、第１の絶縁基板２１ａと第２の絶縁基板２１ｂとで板厚の差を作ることにより、装置外形の高さ（ｔ３）を抑えて小型パッケージを実現でき、製造上の大判基板３２の取り扱いを容易にし、ワイヤボンドのボンダビリティを改善できる利点を有する。
【発明を実施するための最良の形態】
【００１２】
以下に本発明の実施の形態を詳細に説明する。
【００１３】
図１（Ａ）は本発明の半導体装置を示す断面図、図１（Ｂ）はその平面図、図２（Ａ）は装置を上方から見たときの斜視図、図２（Ｂ）は装置を下方から見たときの斜視図である。
【００１４】
図１、図２を参照して、この半導体装置は、第１と第２の絶縁基板２１ａ、２１ｂを貼着した絶縁基板２１と、第１の絶縁基板２１ａ上に固着した、トランジスタ素子などを形成した半導体チップ２２と、半導体チップ２２を含めて全体を封止する樹脂層２３とを有する。
【００１５】
第１の絶縁基板２１ａは板厚（図１：ｔ１）が５０〜２００μのセラミックやガラスエポキシ等からなる基板であり、その表面には金メッキ層によってアイランド部２４ａが形成されており、裏面には同じく金メッキ層によって外部電極２５ａが形成されている。第１の絶縁基板２１ａにはこれを貫通するスルーホール２６ａが設けられており、該スルーホール２６ａの内部がタングステン、Ａｇ−Ｐｄ等の導電材料によって埋設されてアイランド部２４と外部電極２５ａとが電気的に接続されている。
【００１６】
第２の絶縁基板１１ｂは板厚（図１：ｔ２）が１００〜２５０μのセラミックやガラスエポキシ等からなる基板であり、半導体チップ２２を搭載すべき領域を除いた大きさを有し、第１の絶縁基板２１ａに接着され一体化している。第２の絶縁基板２１ｂの表面には金メッキ層によって内部電極２４ｂ、２４ｃが形成されている。その下部の第１の絶縁基板２１ａと第２の絶縁基板２１ｂにはこれらを貫通するスルーホール２６ｂ、２６ｃが設けられ、該スルーホール２６ｂ、２６ｃの内部がタングステン、Ａｇ−Ｐｄ等の導電材料によって埋設されて内部電極２４ｂ、２４ｃと第１の絶縁基板２１ａの裏面に設けた外部電極２５ｂ、２５ｃとが電気的に接続されている。
【００１７】
半導体チップ２２は第１の絶縁基板２１ａのアイランド部２４ａにＡｇペーストなどの接着剤２７でダイボンドされており、半導体チップ２２表面の電極パッド２８と第２の絶縁基板２１ｂ表面に形成した内部電極２４ｂ、２４ｃとが金ワイヤ２９によって各々ワイヤボンドされている。この結果、外部電極２５ａがコレクタ電極となり、外部電極２５ｂ、２５ｃがベースとエミッタの電極となる。そして、ダイボンド、ワイヤボンドが成された絶縁基板２１の上を、エポキシ系の絶縁樹脂層２３が被覆して半導体チップ２２を封止し、且つ略直方体のパッケージ形状を形成している。
【００１８】
パッケージ外形のうち、少なくとも４つの側面２３ａ〜２３ｄは金型表面によらず切断面によって構成されている。第１の絶縁基板２１ａの外周端面３０及び第２の絶縁基板２１ｂの外周端面３２は樹脂層２３表面に露出しており、樹脂層２３の側面２３ａ、２３ｂ、２３ｃ、２３ｄと連続する同一平面を成している。これらは、樹脂層２３と各絶縁基板２１ａ、２１ｂとが、同時に切断工程、例えばダイシングブレードによって切断されることによって同一平面が得られる。尚、図示したとおり、第２の絶縁基板２１ｂの外周端面３１の一つは樹脂層２３に埋没している。
【００１９】
而して、本発明の半導体装置は、外部電極２５ａ、２５ｂ、２５ｃがパッケージの外形寸法より突出しない構造であるので、リードフレームを用いた半導体装置よりも更に小型化でき、更には実装したときの占有面積を低減し、高密度実装を実現できるものである。
【００２０】
更に、絶縁基板２１の表面に形成したアイランド部２４ａと内部電極２４ｂ、２４ｃの金メッキ層は、樹脂層２３の側面２３ａ〜２３ｄには達せず、絶縁基板２１の全周にわたって、その端から３０〜７０μの距離だけ後退されている。また、第１の絶縁基板２１ａの裏面に形成した外部電極２５ａ、２５ｂ、２５ｃも、第１の絶縁基板２１ａの外周端面３０から後退されている。この構成は、２つの利点を生む。
【００２１】
利点の１つは、側面２３ａ、２３ｂ、２３ｃ、２３ｄをダイシングブレードで切断したときに得られる。即ち、導電材料として優れた性質を持つ金メッキ層は、同時に優れた延性を持つ素材である。そのため、金メッキ層をダイシングブレードで切断すると、ブレードによって金メッキ層が引き延ばされてバリが生じ、これが外観不良となるのである。ダイシングブレードに接触させないことで、この様な事故を防止できる。
【００２２】
利点の２つは、上記の半導体装置をプリント基板上に実装したときに得られる。即ち、上記の半導体装置を実装するときは、プリント基板上に形成した導電パターンに第１の絶縁基板２１ａの外部電極２５ａ、２５ｂ、２５ｃを位置あわせして設置し、両者をはんだ付けすることによって固着するのであるが、金は半田に対して塗れ性が極めて高いという特質を持つ。そのため、パッケージの側面２３ａ〜２３ｄに金メッキ層が露出して半田と接触すると、半田が絶縁基板２１と樹脂層２３との界面に進入して、樹脂剥がれや電気的短絡という事故を引き起こすのである。パッケージの側面に金メッキ層を露出させないことで、この様な事故を防止できる。
【００２３】
本発明の半導体装置は、パッケージ外形の側面２３ａ〜２３ｂが切断面によって構成されている。即ち、絶縁基板２１を支持基板として半導体チップ２２を搭載し、モールドしてからこれらを切断する。そのため、１枚の大判の絶縁基板から切断して上記の半導体装置を得ることになる。
【００２４】
而して、本発明の骨子は、半導体チップ２１を搭載する箇所の絶縁基板２１の板厚が薄く、その他に板厚が厚い部分を具備することにある。上記の例は、２枚の基板を張り合わせることで板厚の差を実現している。即ち、半導体チップ２２を搭載する部分を第１の絶縁基板２１ａの板厚ｔ１で構成し、内部電極２４ｂ、２４ｃが位置する箇所では第１と第２の絶縁基板２１ａ、２１ｂの板厚の和（ｔ１＋ｔ２）で構成している。この様な板厚の差は、上記の大判の絶縁基板を用いて製造する上で機械的強度を保つため、及び半導体装置を小型化する上で重要な要素である。
【００２５】
即ち、半導体チップ２２を搭載する箇所を部分的に薄くすることにより、半導体装置の全体高さ（図１のｔ３）を低く抑えることが可能である。この時、薄い板厚ｔ１として、この基板を製造ラインで流す際に取り扱いが可能な機械的強度を保つ厚みよりは薄い板厚としておく。具体的には、板厚を５０〜２００μとする。前記大判の絶縁基板全体をこの板厚にすると、基板が割れやすくなって製造上の取り扱いが困難となる。
【００２６】
この取り扱いの困難さに対して、半導体チップ２２を搭載する箇所を除いて板厚を厚くする（ｔ１＋ｔ２）ことにより、全体的な機械的強度を強化する。具体的には、第１の絶縁基板２１ａの板厚と同じか或いはそれ以上の板厚を持つ第２の絶縁基板２１ｂを貼着して全体の板厚を１５０μ以上、例えば３００μまでとする。従って、前記大判の絶縁基板としては厚い板厚（ｔ１＋ｔ２）を有し局所的に薄い板厚（ｔ１）を持つだけにとどまるので、製造を行う上では十分な機械的強度を持たせることが可能になるのである。尚、樹脂層２３でモールドした後は、樹脂層２３が機械的強度を保つ。
【００２７】
更に、板厚を厚くする箇所として、内部電極２４ｂ、２４ｃを設けた箇所を厚くすることにより、半導体チップ２２上の電極パッド２８と内部電極２４ｂ、２４ｃとの高さを近似させることができる。これによって、ワイヤボンド工程においてワイヤのボンダビリティを改善し、ワイヤ２９の「たれ」などによる半導体チップ２３との接触事故などを避けることができる。
【００２８】
以下に、上述した半導体装置の製造方法を説明する。
【００２９】
第１工程：図３、及び図４（Ａ）（Ｂ）参照
まずは図３に示したような、例えば装置１００個分に相当する大判基板３２を準備する。この基板３２は、第１と第２の絶縁基板２１ａ、２１ｂを貼着したものである。第２の絶縁基板２１ｂには、半導体チップ複数個分、例えば４個分毎に相当する貫通穴３３が規則的に多数個設けられており、貫通穴３３の内部に第１の絶縁基板２１ａが露出する。従って、貫通穴３３の部分では板厚が薄い（ｔ１）のに対し、その他の領域では厚い板厚（ｔ１＋ｔ２）を具備する。
【００３０】
図４に大判基板３２の拡大平面図と断面図を示した。第２の絶縁基板２１ｂの貫通穴３３に露出した第１の絶縁基板２１ａの表面には、金メッキ層によりアイランド２４ａが形成されている。第２の絶縁基板２１ｂの表面には金メッキ層により内部電極２４ｂ、２４ｃが描画されている。第１の絶縁基板２１ａの裏面には外部電極２５に対応する金メッキパターンが描画されている。同図において、ライン３４’で囲んだ領域が１つの半導体装置として後に切り出されることになる。
【００３１】
第２工程：図５（Ａ）及び図５（Ｂ）参照
斯かる状態の大判基板３２に対して、貫通穴３３内部のアイランド部２４ａに半導体チップ２２をダイボンドし、チップ２２上に形成したボンディングパッド２８と内部電極２４ｂ、２４ｃとをボンディングワイヤ２９でワイヤボンドする。同じくダイシングライン３４で囲んだ領域が１つの半導体装置として後に切り出されることになる。
【００３２】
第３工程：図６参照
ダイボンドした半導体チップ２２の全部を被覆するように、大判基板３２の上に樹脂層２３を形成してモールドする。モールドは、樹脂をポッティングによって供給して硬化させるか、或いは大判基板３２一枚に対して１つのキャビティを有する上下金型によってモールドする。この樹脂層２３は半導体チップ２２を個別に被覆するものではなく、複数の半導体チップ２２を連続した樹脂で一括して被覆する。例えば一枚の大判基板３２に１００個の半導体チップ２２を搭載した場合は、１００個全てのチップを一括して被覆する。ポッティングであれば無駄になる樹脂の量は極めて少ない。また、金型を用いたトランスファーモールドであっても、装置１００個分に１本のゲートを設ければよいので、無駄にする量は少ない。
【００３３】
第４工程：同じく図６を参照して、幅が１００〜３００μのダイシングブレード３５により、ダイシングライン３４に沿って樹脂層２３と第１と第２の絶縁基板２１ａ、２１ｂを同時に切断し、個々の半導体装置に分離する。個々の半導体装置の側面２３ａ〜２３ｂは本工程のダイシングによって形成されており、切断面には第１と第２の絶縁基板２１ａ、２１ｂの外周端面３０、３１が露出し且つ樹脂層２３と同一平面を形成する。
【００３４】
以上の方法によって製造された半導体装置は、以下のメリットを有する。
【００３５】
多数個の素子をまとめて樹脂でパッケージングするので、個々にパッケージングする場合に比べて、無駄にする樹脂材料を少なくでき。材料費の低減につながる。
【００３６】
モールド金型とリードフレームとの位置合わせ精度がプラス・マイナス５０μ程度であるのに対して、ダイシング装置の位置あわせ精度はプラス・マイナス１０μ程度と精度が高い。従って樹脂外形をダイシングで形成することにより、従来より外形寸法の小さなパッケージを得ることができる。
【００３７】
大判基板３２全体が比較的厚い板厚（ｔ１＋ｔ２）を有し、アイランド部２４ａの板厚（ｔ１）だけを薄くしたので、製造工程において大判基板３２の割れ、欠け等を防止し、その取り扱いを容易にするほか、半導体チップ２２の搭載箇所が凹んでいるので、装置の高さ（ｔ３）を低く抑えて小型パッケージを製造できる利点を有する。本願発明者は、本願手法によって、縦×横×高さが、１．０ｍｍ×０．５ｍｍ×０．５ｍｍの小型パッケージトランジスタを実現することができた。
【００３８】
尚、上記の実施の形態では、薄い板厚と厚い板厚とを２枚の基板を用いて構成したが、例えば１枚の基板で貫通穴３３に相当する箇所に有底孔を設けて板厚の差を形成したような基板を用いてもよい。
【００３９】
また、図７に示したように、半導体チップ２２個々に貫通穴３３を設け、半導体チップ２２の周囲全体が厚い板厚（ｔ１＋ｔ２）を持つように切断しても良い。同じ箇所には同じ符号を伏して説明を省略する。
【００４０】
以上に説明したように、本発明によれば、リードフレームを用いた半導体装置よりも更に小型化できるパッケージ構造を提供できる利点を有する。このとき、リード端子が突出しない構造であるので、実装したときの占有面積を低減し、高密度実装を実現できる。
【００４１】
更に、多数個の半導体チップ２２を連続した樹脂層２３で一括モールドするので、装置１個あたりに消費する樹脂の量を節約でき、無駄を少なくすることができる。
【００４２】
加えて、第１の絶縁基板２１ａと第２の絶縁基板２１ｂとで板厚の差を作ることにより、装置外形の高さ（ｔ３）を抑えて小型パッケージを実現でき、製造上の大判基板３２の取り扱いを容易にし、ワイヤボンドのボンダビリティを改善できる利点を有する。
【図面の簡単な説明】
【００４３】
【図１】本発明の半導体装置を示す（Ａ）ＡＡ線断面図、（Ｂ）平面図である。
【図２】本発明の半導体装置を示す斜視図である。
【図３】本発明の半導体装置の製造方法を説明する斜視図である。
【図４】本発明の半導体装置の製造方法を説明する（Ａ）平面図、（Ｂ）断面図である。
【図５】本発明の半導体装置の製造方法を説明する（Ａ）平面図、（Ｂ）断面図である。
【図６】本発明の半導体装置の製造方法を説明する斜視図である。
【図７】本発明の他の実施の形態を示す（Ａ）断面図、（Ｂ）平面図である。
【図８】従来例を説明する断面図である。
【図９】従来例を説明する平面図である。
【図１０】従来例を説明する断面図である。
【符号の説明】
【００４４】
２１ａ 第１の絶縁基板
２１ｂ 第２の絶縁基板
２２ 半導体チップ
２３ 樹脂層
２４ａ アイランド部
２４ｂ 内部電極
２４ｃ 内部電極
２５ 外部電極
２９ ワイヤ
【特許請求の範囲】
【請求項１】
一方の表面上にアイランド及び内部電極が形成され、他方の表面上に前記アイランド又は前記内部電極と電気的に接続される複数の外部電極が形成された絶縁基板と、
前記アイランド上に固着された半導体チップと、
前記半導体チップにおいて前記アイランドと固着された表面と対向する表面上に形成されたチップ電極と、前記内部電極とを電気的に接続するワイヤと、
前記アイランド、前記内部電極、前記半導体チップ及び前記ワイヤを覆うように被覆され、パッケージ外形を形成する絶縁樹脂と、を含んで構成され、
前記絶縁基板は、第１板厚の第１領域と、前記第１板厚よりも厚い第２板厚の第２領域と、を有し、
前記アイランドは、前記第１領域上に形成され、
前記内部電極は、前記第２領域上に形成されること、を特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記絶縁基板は、第１絶縁基板上の一部に第２絶縁基板が貼り付けられて形成されていること、を特徴とする半導体装置。
【請求項３】
請求項１〜２のいずれかに記載の半導体装置において、
前記アイランド、前記内部電極及び前記外部電極は、前記絶縁基板の外周端部より内側へ後退していることを特徴とする半導体装置。
【請求項１】
一方の表面上にアイランド及び内部電極が形成され、他方の表面上に前記アイランド又は前記内部電極と電気的に接続される複数の外部電極が形成された絶縁基板と、
前記アイランド上に固着された半導体チップと、
前記半導体チップにおいて前記アイランドと固着された表面と対向する表面上に形成されたチップ電極と、前記内部電極とを電気的に接続するワイヤと、
前記アイランド、前記内部電極、前記半導体チップ及び前記ワイヤを覆うように被覆され、パッケージ外形を形成する絶縁樹脂と、を含んで構成され、
前記絶縁基板は、第１板厚の第１領域と、前記第１板厚よりも厚い第２板厚の第２領域と、を有し、
前記アイランドは、前記第１領域上に形成され、
前記内部電極は、前記第２領域上に形成されること、を特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記絶縁基板は、第１絶縁基板上の一部に第２絶縁基板が貼り付けられて形成されていること、を特徴とする半導体装置。
【請求項３】
請求項１〜２のいずれかに記載の半導体装置において、
前記アイランド、前記内部電極及び前記外部電極は、前記絶縁基板の外周端部より内側へ後退していることを特徴とする半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２００８−２０５５１６（Ｐ２００８−２０５５１６Ａ）
【公開日】平成２０年９月４日（２００８．９．４）
【国際特許分類】
【出願番号】特願２００８−１４０７２５（Ｐ２００８−１４０７２５）
【出願日】平成２０年５月２９日（２００８．５．２９）
【分割の表示】特願平１０−２１６１９７の分割
【原出願日】平成１０年７月３０日（１９９８．７．３０）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
【公開日】平成２０年９月４日（２００８．９．４）
【国際特許分類】
【出願日】平成２０年５月２９日（２００８．５．２９）
【分割の表示】特願平１０−２１６１９７の分割
【原出願日】平成１０年７月３０日（１９９８．７．３０）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
[ Back to top ]