半導体装置
【課題】小型化しつつ歩留まりの低下を抑制した半導体装置を提供する。
【解決手段】この半導体装置は、半導体チップ１００と、配線基板４００と、半導体チップ１００と配線基板４００を接続する複数の第１ワイヤ５００とを備える。半導体チップ１００は、複数の第１パッド１１０、複数の第２パッド１１２、第１回路１２２、及び第２回路１２４を備える。複数の第１パッド１１０は、半導体チップ１００の一辺に沿って配置され、第１のパッド列を形成している。複数の第２パッド１１２は、複数の第１パッド１１０より半導体チップ１００の中心側に配置され、第２のパッド列を形成している。第１回路１２２は複数の第１パッド１１０に接続している。第２回路１２４は、複数の第２パッド１１２に接続しており、第１回路１２２とは異なる機能を有する。
【解決手段】この半導体装置は、半導体チップ１００と、配線基板４００と、半導体チップ１００と配線基板４００を接続する複数の第１ワイヤ５００とを備える。半導体チップ１００は、複数の第１パッド１１０、複数の第２パッド１１２、第１回路１２２、及び第２回路１２４を備える。複数の第１パッド１１０は、半導体チップ１００の一辺に沿って配置され、第１のパッド列を形成している。複数の第２パッド１１２は、複数の第１パッド１１０より半導体チップ１００の中心側に配置され、第２のパッド列を形成している。第１回路１２２は複数の第１パッド１１０に接続している。第２回路１２４は、複数の第２パッド１１２に接続しており、第１回路１２２とは異なる機能を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板と半導体チップをワイヤで接続した半導体装置に関し、とくに、小型化しつつ歩留まりの低下を抑制した半導体装置に関する。
【背景技術】
【０００２】
配線基板に半導体チップを実装する方法の一つに、ボンディングワイヤで配線基板と半導体チップを接続する方法がある。この方法は、例えば配線基板であるリードフレームのインナーリードと、半導体チップのパッドとをボンディングワイヤで接続するものである。
【０００３】
一方、例えば特許文献１に記載されているように、半導体チップに互いに異なる機能を有する複数の回路を形成し、これらの回路から配線基板に接続する回路を選択することにより、一つの半導体チップで互いに異なる機能を有する製品を製造する技術がある。配線基板に接続する回路を選択する方法としては、ボンディングワイヤに接続するパッドを選択する方法がある。
【０００４】
また特許文献２には、チップ周縁部に配置された複数の第１電極パッドと、複数の第１電極パッドの内側に配置された複数の第２電極パッドを有するマイクロコンピュータチップが開示されている。第２電極パッドは、エミュレーション時に用いられるものであり、エミュレーション回路に接続されている。
【特許文献１】特開平５−２８３４６８号公報
【特許文献２】特開２００６−１３４１０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ボンディングワイヤに接続するパッドを選択することにより半導体チップの機能を切り替えるためには、機能別にパッドを形成する必要があるため、パッドの数が増加する。このため、パッドを一列に配置すると半導体チップが大型化してしまう。半導体チップの大型化を抑制するためには、パッドを複数列に配置することが考えられる。しかし、パッドを複数列に配置した場合、その並び方によってはボンディングワイヤ同士が近接してしまい、半導体装置の歩留まりが低下する可能性が出てくる。
【課題を解決するための手段】
【０００６】
本発明によれば、 半導体チップと、配線基板と、前記半導体チップと前記配線基板を接続する複数の第１ワイヤとを備え、
前記半導体チップは、
前記半導体チップの一辺に沿って配置され、第１のパッド列を形成している複数の第１パッドと、
前記複数の第１パッドより前記半導体チップの中心側に配置され、第２のパッド列を形成している複数の第２パッドと、
前記複数の第１パッドに接続している第１回路と、
前記複数の第２パッドに接続しており、前記第１回路とは異なる機能を有する第２回路と、
を備え、
前記配線基板は、複数の第１端子を有しており、
前記複数の第１ワイヤは、
一端が前記配線基板の前記複数の第１端子に接続しており、
他端が前記複数の第１パッド及び前記複数の第２パッドのいずれか一方に接続しており、
互いに交差していない半導体装置が提供される。
【０００７】
本発明によれば、前記複数の第２パッドは前記複数の第１パッドより前記半導体チップの中心側に位置している。このため、前記複数の第２パッドを前記複数の第１パッドと同列に配置した場合と比較して、前記半導体チップ及び前記半導体装置を小型化できる。また、前記複数の第１ワイヤは互いに交差していないため、前記複数の第１ワイヤの相互間隔を確保することができる。従って、半導体装置の歩留まりが低下することを抑制できる。
【発明の効果】
【０００８】
本発明によれば、半導体装置を小型化でき、かつ半導体装置の歩留まりが低下することを抑制できる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１０】
図１は、第１の実施の形態における半導体装置の構成を示す平面図である。この半導体装置は、半導体チップ１００と、配線基板４００と、半導体チップ１００と配線基板４００を接続する複数の第１ワイヤ５００とを備える。
【００１１】
半導体チップ１００は、複数の第１パッド１１０、複数の第２パッド１１２、第１回路１２２、及び第２回路１２４を備える。複数の第１パッド１１０は、半導体チップ１００の一辺に沿って配置され、第１のパッド列を形成している。複数の第２パッド１１２は、複数の第１パッド１１０より半導体チップ１００の中心側に配置され、第２のパッド列を形成している。第１回路１２２は複数の第１パッド１１０に接続している。第２回路１２４は、複数の第２パッド１１２に接続しており、第１回路１２２とは異なる機能を有する。
【００１２】
配線基板４００は、複数の第１端子４１０を有している。配線基板４００は、例えばリードフレームである。この場合、第１端子４１０はインナーリードである。
【００１３】
複数の第１ワイヤ５００は、一端が配線基板４００の複数の第１端子４１０に接続しており、他端が複数の第１パッド１１０及び複数の第２パッド１１２のいずれか一方に接続しており、互いに交差していない。図１に示す例では、第１ワイヤ５００の他端は第１パッド１１０に接続している。
【００１４】
本実施形態において複数の第１ワイヤ５００は互いに並行であり、その間隔ｓ1は４０μｍ以上、例えば９０μｍである。
【００１５】
本実施形態において半導体チップ１００は長方形又は正方形である。そして複数の第１パッド１１０と複数の第２パッド１１２は、共に半導体チップ１００の互いに対向する２辺１０２，１０４それぞれに沿って形成されている。そして第１のパッド列の延伸方向で見た場合、複数の第２パッド１１２の中心は、複数の第１パッド１１０の相互間に位置している。このため複数の第１パッド１１０及び第２パッド１１２の配置は千鳥状になっている。第１パッド１１０と第２パッド１１２の平面形状は同一である。
【００１６】
半導体チップ１００は、複数の第３パッド１１４及び共通回路１２６を有しており、配線基板４００は第２端子４２０を有している。配線基板４００がリードフレームである場合、第２端子４２０はインナーリードである。複数の第３パッド１１４は、半導体チップ１００の残りの２辺１０６，１０８それぞれに沿って配置されている。複数の第３パッド１１４は、複数の第２ワイヤ５１０を介して複数の第２端子４２０に接続されている。複数の第２ワイヤ５１０は、互いに平行である。
【００１７】
共通回路１２６は、第１ワイヤ５００が第１回路１２２及び第２回路１２４のいずれに接続された場合でも使用される回路（例えば電源回路）であり、複数の第３パッド１１４に接続している。
【００１８】
図２は、図１に示した半導体装置において、複数の第１ワイヤ５００の他端を第１パッド１１０ではなく第２パッド１１２に接続した例を示す平面図である。この例においても第１ワイヤ５００は互いに交差していない。詳細には、第１ワイヤ５００は互いに並行であり、その間隔ｓ1は４０μｍ以上である。図１に示した例と比較して、第１ワイヤ５００は長くなっており、かつ第１端子４１０を基準にしたときの角度が異なっている。
【００１９】
なお、このようなレイアウトは、例えば半導体チップ１００の設計に用いる設計支援装置のデザインルールを変更することにより、実現することができる。
【００２０】
次に本実施形態の作用効果について説明する。まず複数の第１ワイヤ５００は、複数の第１パッド１１０に接続する場合、及び複数の第２パッド１１２に接続する場合のいずれにおいても互いに交差していない。このため、複数の第１ワイヤ５００が互いに交差するときと比較して、第１ワイヤ５００相互間隔の最も狭い部分（以下、クリティカル間隔と記載）を広くすることができる。また、第１ワイヤ５００の長さ及び角度を変えることにより、配線基板４００の第１端子４１０を第１パッド１１０及び第２パッド１１２のいずれに接続するかを切り替えることができる。
【００２１】
図３はワイヤのクリティカル間隔と半導体装置の歩留まりの関係を示す図であり、図４は、ワイヤの長さと半導体装置の歩留まりの関係を示す図である。図３に示すように、ワイヤのクリティカル間隔が狭くなると歩留まりが急激に低下する。特にクリティカル間隔が３０μｍ以下になると、半導体装置の歩留まりは３０％以下になってしまう。これに対して図４に示すように、ワイヤの長さが長くなると歩留まりは徐々に低下するが、それでも歩留まりが８０％以下になることはほとんどない。
【００２２】
従って、本実施形態のように、第１ワイヤ５００の長さ及び角度を変えることにより第１端子４１０を第１パッド１１０及び第２パッド１１２のいずれに接続するかを切り替えるようにすると、第１ワイヤ５００を交差させてクリティカル間隔が狭くなる場合と比較して、半導体装置の歩留まりを向上させることができる。この効果は、第１ワイヤ５００の相互間隔、すなわちクリティカル間隔が４０μｍ以上、特に５０μｍ以上の場合に顕著になる。
【００２３】
図５及び図６は、第２の実施形態における半導体装置の構成を示す平面図である。この半導体装置は、半導体チップ１００の複数の第１パッド１１０及び複数の第２パッド１１２、並びに配線基板４００の複数の第１端子４１０が、辺１０２，１０４の延伸方向において同一の位置に配置されている点を除いて、第１の実施形態と同様である。
【００２４】
本実施形態において、図５は第１ワイヤ５００が第１端子４１０と第１パッド１１０を接続した状態を示しており、図６は第１ワイヤ５００が第１端子４１０と第２パッド１１２を接続した状態を示している。いずれの図においても、複数の第１ワイヤ５００は互いに平行であり、その間隔ｓ1は４０μｍ以上である。
【００２５】
本実施形態によっても第１の実施形態と同様の効果を得ることができる。また、複数の第１パッド１１０、複数の第２パッド１１２、及び複数の第１端子４１０が辺１０２，１０４の延伸方向において同一の位置に配置されているため、第１ワイヤ５００の角度を変えなくても、第１ワイヤ５００の長さを変えるのみで第１端子４１０に電気的に接続しているパッドを切り替えることができる。
【００２６】
図７及び図８は、第３の実施形態における半導体装置の構成を示す平面図である。この半導体装置は、以下の点を除いて第１の実施形態における半導体装置と同様の構成である。
【００２７】
第１のパッド列の一端に位置しているパッドは、第１パッド１１０ではなくダミーパッド１１６である。また、第２のパッド列の一端に位置しているパッドは、第２パッド１１２ではなく第３パッド１１８である。第３パッド１１８は、第３パッド１１４と同様に共通回路１２６に電気的に接続している。
【００２８】
また、配線基板４００において、半導体チップ１００の辺１０２に沿って配置されている複数の端子の少なくとも一つは、第２端子４２２である。本実施形態において第２端子４２２は、端子の列の端に位置している。そして第２端子４２２と第２のパッド列の第３パッド１１８は、ワイヤ５１２を用いて接続されている。
【００２９】
本実施形態において、図７は第１ワイヤ５００が第１端子４１０と第１パッド１１０を接続した状態を示しており、図８は第１ワイヤ５００が第１端子４１０と第２パッド１１２を接続した状態を示している。いずれの図においても、ワイヤ５１２は第２端子４２２と第３パッド１１８を接続している。また、複数の第１ワイヤ５００は互いに平行であり、その間隔ｓ1は４０μｍ以上である。そして、ワイヤ５１２の隣に位置するワイヤ５００ａとワイヤ５１２の間隔ｓ2も４０μｍ以上である。
【００３０】
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。
【００３１】
図９及び図１０は、第４の実施形態における半導体装置の構成を示す平面図である。図９は第１ワイヤ５００が第１端子４１０と第１パッド１１０を接続した状態を示しており、図１０は第１ワイヤ５００が第１端子４１０と第２パッド１１２を接続した状態を示している。この半導体装置は、以下の点を除いて第３の実施形態に示した半導体装置と同様の構成である。
【００３２】
第１のパッド列を構成する複数の第１パッド１１０及びダミーパッド１１６と、第２のパッド列を構成する複数の第２パッド１１２及び第３パッド１１８の位置関係は、第２の実施形態と同様である。また、第１ワイヤ５００の一つであるワイヤ５００ａは、他の第１ワイヤ５００とは平行でない。本図に示す例において、ワイヤ５００ａはワイヤ５１２の隣に位置しているが、ワイヤ５００ａの位置はこれに限定されない。なお、ワイヤ５００ａ以外の第１ワイヤ５００は、長さを変えるのみで第１端子４１０に電気的に接続しているパッドを切り替えることができる。
【００３３】
本実施形態によっても第３の実施形態と同様の効果を得ることができる。
【００３４】
図１１及び図１２は、第５の実施形態にかかる半導体装置の構成を示す平面図である。図１１は第１ワイヤ５００が第１端子４１０と第１パッド１１０を接続した状態を示しており、図１２は第１ワイヤ５００が第１端子４１０と第２パッド１１２を接続した状態を示している。この半導体装置は、以下の点を除いて第４の実施形態に示した半導体装置と同様の構成である。
【００３５】
まず、第１のパッド列は第１パッド１１０のみで構成されており、第２のパッド列は第２パッド１１２のみで構成されている。このため、本実施形態にかかる半導体装置は、第４の実施形態に示したダミーパッド１１６、第３パッド１１８、及びワイヤ５１２を有していない。
【００３６】
そして、他の第１ワイヤ５００とは平行でないワイヤ５００ａは、複数ある。本図に示す例において、ワイヤ５００ａは２本であり、第１のパッド列の端部に位置する２つの第１パッド１１０又は２つの第２パッド１１２に接続している。そしてワイヤ５００ａの間隔ｓ３も４０μｍ以上である。なお、ワイヤ５００ａの位置は本図に示す例に限定されない。
【００３７】
本実施形態によっても第４の実施形態と同様の効果を得ることができる。
【００３８】
図１３及び図１４は、第６の実施形態にかかる半導体装置の構成を示す平面図である。この半導体装置は、以下の点を除いて第１の実施形態にかかる半導体装置と同様の構成である。
【００３９】
本実施形態において、半導体装置は、第３回路１２８及び複数の第４パッド１１９を有している。第３回路１２８は、第１回路１２２及び第２回路１２４とは異なる機能を有しており、複数の第４パッド１１９に電気的に接続している。複数の第４パッド１１９は、第２パッド１１２によって形成される第２のパッド列より半導体チップ１００の中心側に配置されており、辺１０２，１０４と平行な第３のパッド列を形成している。
【００４０】
本図に示す例において、第４パッド１１９の数は第１パッド１１０と同数であるが、これに限定されない。また複数の第４パッド１１９は、辺１０２，１０４の延伸方向において複数の第１端子４１０と同一の位置に配置されているが、これに限定されない。
【００４１】
本実施形態において、図１３は第１ワイヤ５００が第１端子４１０と第１パッド１１０を接続した状態を示しており、図１４は第１ワイヤ５００が第１端子４１０と第４パッド１１９を接続した状態を示している。いずれの図においても、複数の第１ワイヤ５００は互いに平行であり、その間隔ｓ1は４０μｍ以上である。
【００４２】
本実施形態によっても第１の実施形態と同様の効果を得ることができる。
【００４３】
図１５及び図１６は、第７の実施形態にかかる半導体装置の構成を示す平面図である。図１５は第１ワイヤ５００が第１端子４１０と第１パッド１１０を接続した状態を示しており、図１６は第１ワイヤ５００が第１端子４１０と第２パッド１１２を接続した状態を示している。この半導体装置は、以下の点を除いて第２の実施形態にかかる半導体装置と同様の構成である。
【００４４】
まず第１のパッド列を構成するパッドに、第３パッド１１８が含まれている。第３パッド１１８は、第３パッド１１４と同様に共通回路１２６に電気的に接続している。第３パッド１１８は、第１のパッド列の端以外に位置している。本図に示す例において第３パッド１１８は、第１のパッド列の中央に位置しているが、これに限定されない。
【００４５】
また、第２のパッド列を構成するパッドに、ダミーパッド１１６が含まれている。ダミーパッド１１６は、第２のパッド列の端以外に位置している。本図に示す例においてダミーパッド１１６は、辺１０２の延伸方向において第３パッド１１８と同じ位置に配置されており、第２のパッド列の中央に位置しているが、これに限定されない。
【００４６】
本実施形態によっても第２の実施形態と同様の効果を得ることができる。
【００４７】
図１７及び図１８は、第８の実施形態にかかる半導体装置の構成を示す平面図である。図１７は第１ワイヤ５００が第１端子４１０と第１パッド１１０を接続した状態を示しており、図１８は第１ワイヤ５００が第１端子４１０と第２パッド１１２を接続した状態を示している。
【００４８】
この半導体装置は、配線基板４００の第１端子４１０、半導体チップ１００の第１パッド１１０、及び半導体チップ１００の第２パッド１１２が、半導体チップ１００の中心Ｏを中心として放射状に配置されている点を除いて、第１の実施形態に示した半導体装置と同様の構成である。
【００４９】
詳細には、互いに対応する第１端子４１０、第１パッド１１０、及び第２パッド１１２は同一直線上に位置している。そしてこの直線は、半導体チップ１００の中心Ｏを通る。また第１ワイヤ５００は、この直線に沿って設けられる。また、第１ワイヤ５００の間隔ｓ１の最小値は、図１７及び図１８のいずれの状態においても４０μｍ以上である。
【００５０】
本実施形態によっても、第１ワイヤ５００は互いに交差しないため、複数の第１ワイヤ５００が互いに交差するときと比較して第１ワイヤ５００のクリティカル間隔を広くすることができる。
【００５１】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【図面の簡単な説明】
【００５２】
【図１】第１の実施の形態における半導体装置の構成を示す平面図である。
【図２】第１の実施の形態における半導体装置の構成を示す平面図である。
【図３】ワイヤのクリティカル間隔と半導体装置の歩留まりの関係を示す図である。
【図４】ワイヤの長さと半導体装置の歩留まりの関係を示す図である。
【図５】第２の実施形態における半導体装置の構成を示す平面図である。
【図６】第２の実施形態における半導体装置の構成を示す平面図である。
【図７】第３の実施形態における半導体装置の構成を示す平面図である。
【図８】第３の実施形態における半導体装置の構成を示す平面図である。
【図９】第４の実施形態における半導体装置の構成を示す平面図である。
【図１０】第４の実施形態における半導体装置の構成を示す平面図である。
【図１１】第５の実施形態にかかる半導体装置の構成を示す平面図である。
【図１２】第５の実施形態にかかる半導体装置の構成を示す平面図である。
【図１３】第６の実施形態にかかる半導体装置の構成を示す平面図である。
【図１４】第６の実施形態にかかる半導体装置の構成を示す平面図である。
【図１５】第７の実施形態にかかる半導体装置の構成を示す平面図である。
【図１６】第７の実施形態にかかる半導体装置の構成を示す平面図である。
【図１７】第８の実施形態にかかる半導体装置の構成を示す平面図である。
【図１８】第８の実施形態にかかる半導体装置の構成を示す平面図である。
【符号の説明】
【００５３】
１００ 半導体チップ
１０２ 辺
１０４ 辺
１０６ 辺
１０８ 辺
１１０ 第１パッド
１１２ 第２パッド
１１４ 第３パッド
１１６ ダミーパッド
１１８ 第３パッド
１１９ 第４パッド
１２２ 第１回路
１２４ 第２回路
１２６ 共通回路
１２８ 第３回路
４００ 配線基板
４１０ 第１端子
４２０ 第２端子
４２２ 第２端子
５００ 第１ワイヤ
５００ａ ワイヤ
５１０ 第２ワイヤ
５１２ ワイヤ
【技術分野】
【０００１】
本発明は、配線基板と半導体チップをワイヤで接続した半導体装置に関し、とくに、小型化しつつ歩留まりの低下を抑制した半導体装置に関する。
【背景技術】
【０００２】
配線基板に半導体チップを実装する方法の一つに、ボンディングワイヤで配線基板と半導体チップを接続する方法がある。この方法は、例えば配線基板であるリードフレームのインナーリードと、半導体チップのパッドとをボンディングワイヤで接続するものである。
【０００３】
一方、例えば特許文献１に記載されているように、半導体チップに互いに異なる機能を有する複数の回路を形成し、これらの回路から配線基板に接続する回路を選択することにより、一つの半導体チップで互いに異なる機能を有する製品を製造する技術がある。配線基板に接続する回路を選択する方法としては、ボンディングワイヤに接続するパッドを選択する方法がある。
【０００４】
また特許文献２には、チップ周縁部に配置された複数の第１電極パッドと、複数の第１電極パッドの内側に配置された複数の第２電極パッドを有するマイクロコンピュータチップが開示されている。第２電極パッドは、エミュレーション時に用いられるものであり、エミュレーション回路に接続されている。
【特許文献１】特開平５−２８３４６８号公報
【特許文献２】特開２００６−１３４１０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ボンディングワイヤに接続するパッドを選択することにより半導体チップの機能を切り替えるためには、機能別にパッドを形成する必要があるため、パッドの数が増加する。このため、パッドを一列に配置すると半導体チップが大型化してしまう。半導体チップの大型化を抑制するためには、パッドを複数列に配置することが考えられる。しかし、パッドを複数列に配置した場合、その並び方によってはボンディングワイヤ同士が近接してしまい、半導体装置の歩留まりが低下する可能性が出てくる。
【課題を解決するための手段】
【０００６】
本発明によれば、 半導体チップと、配線基板と、前記半導体チップと前記配線基板を接続する複数の第１ワイヤとを備え、
前記半導体チップは、
前記半導体チップの一辺に沿って配置され、第１のパッド列を形成している複数の第１パッドと、
前記複数の第１パッドより前記半導体チップの中心側に配置され、第２のパッド列を形成している複数の第２パッドと、
前記複数の第１パッドに接続している第１回路と、
前記複数の第２パッドに接続しており、前記第１回路とは異なる機能を有する第２回路と、
を備え、
前記配線基板は、複数の第１端子を有しており、
前記複数の第１ワイヤは、
一端が前記配線基板の前記複数の第１端子に接続しており、
他端が前記複数の第１パッド及び前記複数の第２パッドのいずれか一方に接続しており、
互いに交差していない半導体装置が提供される。
【０００７】
本発明によれば、前記複数の第２パッドは前記複数の第１パッドより前記半導体チップの中心側に位置している。このため、前記複数の第２パッドを前記複数の第１パッドと同列に配置した場合と比較して、前記半導体チップ及び前記半導体装置を小型化できる。また、前記複数の第１ワイヤは互いに交差していないため、前記複数の第１ワイヤの相互間隔を確保することができる。従って、半導体装置の歩留まりが低下することを抑制できる。
【発明の効果】
【０００８】
本発明によれば、半導体装置を小型化でき、かつ半導体装置の歩留まりが低下することを抑制できる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１０】
図１は、第１の実施の形態における半導体装置の構成を示す平面図である。この半導体装置は、半導体チップ１００と、配線基板４００と、半導体チップ１００と配線基板４００を接続する複数の第１ワイヤ５００とを備える。
【００１１】
半導体チップ１００は、複数の第１パッド１１０、複数の第２パッド１１２、第１回路１２２、及び第２回路１２４を備える。複数の第１パッド１１０は、半導体チップ１００の一辺に沿って配置され、第１のパッド列を形成している。複数の第２パッド１１２は、複数の第１パッド１１０より半導体チップ１００の中心側に配置され、第２のパッド列を形成している。第１回路１２２は複数の第１パッド１１０に接続している。第２回路１２４は、複数の第２パッド１１２に接続しており、第１回路１２２とは異なる機能を有する。
【００１２】
配線基板４００は、複数の第１端子４１０を有している。配線基板４００は、例えばリードフレームである。この場合、第１端子４１０はインナーリードである。
【００１３】
複数の第１ワイヤ５００は、一端が配線基板４００の複数の第１端子４１０に接続しており、他端が複数の第１パッド１１０及び複数の第２パッド１１２のいずれか一方に接続しており、互いに交差していない。図１に示す例では、第１ワイヤ５００の他端は第１パッド１１０に接続している。
【００１４】
本実施形態において複数の第１ワイヤ５００は互いに並行であり、その間隔ｓ1は４０μｍ以上、例えば９０μｍである。
【００１５】
本実施形態において半導体チップ１００は長方形又は正方形である。そして複数の第１パッド１１０と複数の第２パッド１１２は、共に半導体チップ１００の互いに対向する２辺１０２，１０４それぞれに沿って形成されている。そして第１のパッド列の延伸方向で見た場合、複数の第２パッド１１２の中心は、複数の第１パッド１１０の相互間に位置している。このため複数の第１パッド１１０及び第２パッド１１２の配置は千鳥状になっている。第１パッド１１０と第２パッド１１２の平面形状は同一である。
【００１６】
半導体チップ１００は、複数の第３パッド１１４及び共通回路１２６を有しており、配線基板４００は第２端子４２０を有している。配線基板４００がリードフレームである場合、第２端子４２０はインナーリードである。複数の第３パッド１１４は、半導体チップ１００の残りの２辺１０６，１０８それぞれに沿って配置されている。複数の第３パッド１１４は、複数の第２ワイヤ５１０を介して複数の第２端子４２０に接続されている。複数の第２ワイヤ５１０は、互いに平行である。
【００１７】
共通回路１２６は、第１ワイヤ５００が第１回路１２２及び第２回路１２４のいずれに接続された場合でも使用される回路（例えば電源回路）であり、複数の第３パッド１１４に接続している。
【００１８】
図２は、図１に示した半導体装置において、複数の第１ワイヤ５００の他端を第１パッド１１０ではなく第２パッド１１２に接続した例を示す平面図である。この例においても第１ワイヤ５００は互いに交差していない。詳細には、第１ワイヤ５００は互いに並行であり、その間隔ｓ1は４０μｍ以上である。図１に示した例と比較して、第１ワイヤ５００は長くなっており、かつ第１端子４１０を基準にしたときの角度が異なっている。
【００１９】
なお、このようなレイアウトは、例えば半導体チップ１００の設計に用いる設計支援装置のデザインルールを変更することにより、実現することができる。
【００２０】
次に本実施形態の作用効果について説明する。まず複数の第１ワイヤ５００は、複数の第１パッド１１０に接続する場合、及び複数の第２パッド１１２に接続する場合のいずれにおいても互いに交差していない。このため、複数の第１ワイヤ５００が互いに交差するときと比較して、第１ワイヤ５００相互間隔の最も狭い部分（以下、クリティカル間隔と記載）を広くすることができる。また、第１ワイヤ５００の長さ及び角度を変えることにより、配線基板４００の第１端子４１０を第１パッド１１０及び第２パッド１１２のいずれに接続するかを切り替えることができる。
【００２１】
図３はワイヤのクリティカル間隔と半導体装置の歩留まりの関係を示す図であり、図４は、ワイヤの長さと半導体装置の歩留まりの関係を示す図である。図３に示すように、ワイヤのクリティカル間隔が狭くなると歩留まりが急激に低下する。特にクリティカル間隔が３０μｍ以下になると、半導体装置の歩留まりは３０％以下になってしまう。これに対して図４に示すように、ワイヤの長さが長くなると歩留まりは徐々に低下するが、それでも歩留まりが８０％以下になることはほとんどない。
【００２２】
従って、本実施形態のように、第１ワイヤ５００の長さ及び角度を変えることにより第１端子４１０を第１パッド１１０及び第２パッド１１２のいずれに接続するかを切り替えるようにすると、第１ワイヤ５００を交差させてクリティカル間隔が狭くなる場合と比較して、半導体装置の歩留まりを向上させることができる。この効果は、第１ワイヤ５００の相互間隔、すなわちクリティカル間隔が４０μｍ以上、特に５０μｍ以上の場合に顕著になる。
【００２３】
図５及び図６は、第２の実施形態における半導体装置の構成を示す平面図である。この半導体装置は、半導体チップ１００の複数の第１パッド１１０及び複数の第２パッド１１２、並びに配線基板４００の複数の第１端子４１０が、辺１０２，１０４の延伸方向において同一の位置に配置されている点を除いて、第１の実施形態と同様である。
【００２４】
本実施形態において、図５は第１ワイヤ５００が第１端子４１０と第１パッド１１０を接続した状態を示しており、図６は第１ワイヤ５００が第１端子４１０と第２パッド１１２を接続した状態を示している。いずれの図においても、複数の第１ワイヤ５００は互いに平行であり、その間隔ｓ1は４０μｍ以上である。
【００２５】
本実施形態によっても第１の実施形態と同様の効果を得ることができる。また、複数の第１パッド１１０、複数の第２パッド１１２、及び複数の第１端子４１０が辺１０２，１０４の延伸方向において同一の位置に配置されているため、第１ワイヤ５００の角度を変えなくても、第１ワイヤ５００の長さを変えるのみで第１端子４１０に電気的に接続しているパッドを切り替えることができる。
【００２６】
図７及び図８は、第３の実施形態における半導体装置の構成を示す平面図である。この半導体装置は、以下の点を除いて第１の実施形態における半導体装置と同様の構成である。
【００２７】
第１のパッド列の一端に位置しているパッドは、第１パッド１１０ではなくダミーパッド１１６である。また、第２のパッド列の一端に位置しているパッドは、第２パッド１１２ではなく第３パッド１１８である。第３パッド１１８は、第３パッド１１４と同様に共通回路１２６に電気的に接続している。
【００２８】
また、配線基板４００において、半導体チップ１００の辺１０２に沿って配置されている複数の端子の少なくとも一つは、第２端子４２２である。本実施形態において第２端子４２２は、端子の列の端に位置している。そして第２端子４２２と第２のパッド列の第３パッド１１８は、ワイヤ５１２を用いて接続されている。
【００２９】
本実施形態において、図７は第１ワイヤ５００が第１端子４１０と第１パッド１１０を接続した状態を示しており、図８は第１ワイヤ５００が第１端子４１０と第２パッド１１２を接続した状態を示している。いずれの図においても、ワイヤ５１２は第２端子４２２と第３パッド１１８を接続している。また、複数の第１ワイヤ５００は互いに平行であり、その間隔ｓ1は４０μｍ以上である。そして、ワイヤ５１２の隣に位置するワイヤ５００ａとワイヤ５１２の間隔ｓ2も４０μｍ以上である。
【００３０】
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。
【００３１】
図９及び図１０は、第４の実施形態における半導体装置の構成を示す平面図である。図９は第１ワイヤ５００が第１端子４１０と第１パッド１１０を接続した状態を示しており、図１０は第１ワイヤ５００が第１端子４１０と第２パッド１１２を接続した状態を示している。この半導体装置は、以下の点を除いて第３の実施形態に示した半導体装置と同様の構成である。
【００３２】
第１のパッド列を構成する複数の第１パッド１１０及びダミーパッド１１６と、第２のパッド列を構成する複数の第２パッド１１２及び第３パッド１１８の位置関係は、第２の実施形態と同様である。また、第１ワイヤ５００の一つであるワイヤ５００ａは、他の第１ワイヤ５００とは平行でない。本図に示す例において、ワイヤ５００ａはワイヤ５１２の隣に位置しているが、ワイヤ５００ａの位置はこれに限定されない。なお、ワイヤ５００ａ以外の第１ワイヤ５００は、長さを変えるのみで第１端子４１０に電気的に接続しているパッドを切り替えることができる。
【００３３】
本実施形態によっても第３の実施形態と同様の効果を得ることができる。
【００３４】
図１１及び図１２は、第５の実施形態にかかる半導体装置の構成を示す平面図である。図１１は第１ワイヤ５００が第１端子４１０と第１パッド１１０を接続した状態を示しており、図１２は第１ワイヤ５００が第１端子４１０と第２パッド１１２を接続した状態を示している。この半導体装置は、以下の点を除いて第４の実施形態に示した半導体装置と同様の構成である。
【００３５】
まず、第１のパッド列は第１パッド１１０のみで構成されており、第２のパッド列は第２パッド１１２のみで構成されている。このため、本実施形態にかかる半導体装置は、第４の実施形態に示したダミーパッド１１６、第３パッド１１８、及びワイヤ５１２を有していない。
【００３６】
そして、他の第１ワイヤ５００とは平行でないワイヤ５００ａは、複数ある。本図に示す例において、ワイヤ５００ａは２本であり、第１のパッド列の端部に位置する２つの第１パッド１１０又は２つの第２パッド１１２に接続している。そしてワイヤ５００ａの間隔ｓ３も４０μｍ以上である。なお、ワイヤ５００ａの位置は本図に示す例に限定されない。
【００３７】
本実施形態によっても第４の実施形態と同様の効果を得ることができる。
【００３８】
図１３及び図１４は、第６の実施形態にかかる半導体装置の構成を示す平面図である。この半導体装置は、以下の点を除いて第１の実施形態にかかる半導体装置と同様の構成である。
【００３９】
本実施形態において、半導体装置は、第３回路１２８及び複数の第４パッド１１９を有している。第３回路１２８は、第１回路１２２及び第２回路１２４とは異なる機能を有しており、複数の第４パッド１１９に電気的に接続している。複数の第４パッド１１９は、第２パッド１１２によって形成される第２のパッド列より半導体チップ１００の中心側に配置されており、辺１０２，１０４と平行な第３のパッド列を形成している。
【００４０】
本図に示す例において、第４パッド１１９の数は第１パッド１１０と同数であるが、これに限定されない。また複数の第４パッド１１９は、辺１０２，１０４の延伸方向において複数の第１端子４１０と同一の位置に配置されているが、これに限定されない。
【００４１】
本実施形態において、図１３は第１ワイヤ５００が第１端子４１０と第１パッド１１０を接続した状態を示しており、図１４は第１ワイヤ５００が第１端子４１０と第４パッド１１９を接続した状態を示している。いずれの図においても、複数の第１ワイヤ５００は互いに平行であり、その間隔ｓ1は４０μｍ以上である。
【００４２】
本実施形態によっても第１の実施形態と同様の効果を得ることができる。
【００４３】
図１５及び図１６は、第７の実施形態にかかる半導体装置の構成を示す平面図である。図１５は第１ワイヤ５００が第１端子４１０と第１パッド１１０を接続した状態を示しており、図１６は第１ワイヤ５００が第１端子４１０と第２パッド１１２を接続した状態を示している。この半導体装置は、以下の点を除いて第２の実施形態にかかる半導体装置と同様の構成である。
【００４４】
まず第１のパッド列を構成するパッドに、第３パッド１１８が含まれている。第３パッド１１８は、第３パッド１１４と同様に共通回路１２６に電気的に接続している。第３パッド１１８は、第１のパッド列の端以外に位置している。本図に示す例において第３パッド１１８は、第１のパッド列の中央に位置しているが、これに限定されない。
【００４５】
また、第２のパッド列を構成するパッドに、ダミーパッド１１６が含まれている。ダミーパッド１１６は、第２のパッド列の端以外に位置している。本図に示す例においてダミーパッド１１６は、辺１０２の延伸方向において第３パッド１１８と同じ位置に配置されており、第２のパッド列の中央に位置しているが、これに限定されない。
【００４６】
本実施形態によっても第２の実施形態と同様の効果を得ることができる。
【００４７】
図１７及び図１８は、第８の実施形態にかかる半導体装置の構成を示す平面図である。図１７は第１ワイヤ５００が第１端子４１０と第１パッド１１０を接続した状態を示しており、図１８は第１ワイヤ５００が第１端子４１０と第２パッド１１２を接続した状態を示している。
【００４８】
この半導体装置は、配線基板４００の第１端子４１０、半導体チップ１００の第１パッド１１０、及び半導体チップ１００の第２パッド１１２が、半導体チップ１００の中心Ｏを中心として放射状に配置されている点を除いて、第１の実施形態に示した半導体装置と同様の構成である。
【００４９】
詳細には、互いに対応する第１端子４１０、第１パッド１１０、及び第２パッド１１２は同一直線上に位置している。そしてこの直線は、半導体チップ１００の中心Ｏを通る。また第１ワイヤ５００は、この直線に沿って設けられる。また、第１ワイヤ５００の間隔ｓ１の最小値は、図１７及び図１８のいずれの状態においても４０μｍ以上である。
【００５０】
本実施形態によっても、第１ワイヤ５００は互いに交差しないため、複数の第１ワイヤ５００が互いに交差するときと比較して第１ワイヤ５００のクリティカル間隔を広くすることができる。
【００５１】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【図面の簡単な説明】
【００５２】
【図１】第１の実施の形態における半導体装置の構成を示す平面図である。
【図２】第１の実施の形態における半導体装置の構成を示す平面図である。
【図３】ワイヤのクリティカル間隔と半導体装置の歩留まりの関係を示す図である。
【図４】ワイヤの長さと半導体装置の歩留まりの関係を示す図である。
【図５】第２の実施形態における半導体装置の構成を示す平面図である。
【図６】第２の実施形態における半導体装置の構成を示す平面図である。
【図７】第３の実施形態における半導体装置の構成を示す平面図である。
【図８】第３の実施形態における半導体装置の構成を示す平面図である。
【図９】第４の実施形態における半導体装置の構成を示す平面図である。
【図１０】第４の実施形態における半導体装置の構成を示す平面図である。
【図１１】第５の実施形態にかかる半導体装置の構成を示す平面図である。
【図１２】第５の実施形態にかかる半導体装置の構成を示す平面図である。
【図１３】第６の実施形態にかかる半導体装置の構成を示す平面図である。
【図１４】第６の実施形態にかかる半導体装置の構成を示す平面図である。
【図１５】第７の実施形態にかかる半導体装置の構成を示す平面図である。
【図１６】第７の実施形態にかかる半導体装置の構成を示す平面図である。
【図１７】第８の実施形態にかかる半導体装置の構成を示す平面図である。
【図１８】第８の実施形態にかかる半導体装置の構成を示す平面図である。
【符号の説明】
【００５３】
１００ 半導体チップ
１０２ 辺
１０４ 辺
１０６ 辺
１０８ 辺
１１０ 第１パッド
１１２ 第２パッド
１１４ 第３パッド
１１６ ダミーパッド
１１８ 第３パッド
１１９ 第４パッド
１２２ 第１回路
１２４ 第２回路
１２６ 共通回路
１２８ 第３回路
４００ 配線基板
４１０ 第１端子
４２０ 第２端子
４２２ 第２端子
５００ 第１ワイヤ
５００ａ ワイヤ
５１０ 第２ワイヤ
５１２ ワイヤ
【特許請求の範囲】
【請求項１】
半導体チップと、配線基板と、前記半導体チップと前記配線基板を接続する複数の第１ワイヤとを備え、
前記半導体チップは、
前記半導体チップの一辺に沿って配置され、第１のパッド列を形成している複数の第１パッドと、
前記複数の第１パッドより前記半導体チップの中心側に配置され、第２のパッド列を形成している複数の第２パッドと、
前記複数の第１パッドに接続している第１回路と、
前記複数の第２パッドに接続しており、前記第１回路とは異なる機能を有する第２回路と、
を備え、
前記配線基板は、複数の第１端子を有しており、
前記複数の第１ワイヤは、
一端が前記配線基板の前記複数の第１端子に接続しており、
他端が前記複数の第１パッド及び前記複数の第２パッドのいずれか一方に接続しており、
互いに交差していない半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記半導体チップは、前記第１のパッド列の延長上、前記第２のパッド列の延長上、前記第１のパッド列の中、又は前記第２のパッド列の中のいずれか一つに位置する少なくとも一つの第３パッドを備え、
前記配線基板は、少なくとも一つの第２端子を備え、
前記第３パッドと前記第２端子を接続する第２ワイヤを備える半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置において、
前記複数の第１ワイヤは、相互間隔が４０μｍ以上である半導体装置。
【請求項１】
半導体チップと、配線基板と、前記半導体チップと前記配線基板を接続する複数の第１ワイヤとを備え、
前記半導体チップは、
前記半導体チップの一辺に沿って配置され、第１のパッド列を形成している複数の第１パッドと、
前記複数の第１パッドより前記半導体チップの中心側に配置され、第２のパッド列を形成している複数の第２パッドと、
前記複数の第１パッドに接続している第１回路と、
前記複数の第２パッドに接続しており、前記第１回路とは異なる機能を有する第２回路と、
を備え、
前記配線基板は、複数の第１端子を有しており、
前記複数の第１ワイヤは、
一端が前記配線基板の前記複数の第１端子に接続しており、
他端が前記複数の第１パッド及び前記複数の第２パッドのいずれか一方に接続しており、
互いに交差していない半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記半導体チップは、前記第１のパッド列の延長上、前記第２のパッド列の延長上、前記第１のパッド列の中、又は前記第２のパッド列の中のいずれか一つに位置する少なくとも一つの第３パッドを備え、
前記配線基板は、少なくとも一つの第２端子を備え、
前記第３パッドと前記第２端子を接続する第２ワイヤを備える半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置において、
前記複数の第１ワイヤは、相互間隔が４０μｍ以上である半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２００９−３０２０９９（Ｐ２００９−３０２０９９Ａ）
【公開日】平成２１年１２月２４日（２００９．１２．２４）
【国際特許分類】
【出願番号】特願２００８−１５１４３５（Ｐ２００８−１５１４３５）
【出願日】平成２０年６月１０日（２００８．６．１０）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２１年１２月２４日（２００９．１２．２４）
【国際特許分類】
【出願日】平成２０年６月１０日（２００８．６．１０）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]