半導体装置
【課題】光ディスク装置における制御回路の小面積化と低消費電力化を図る。
【解決手段】光ディスク（１０１）に対するデータの記録のための記録クロック信号を生成するとともに、光ディスクに記録されたデータに応じた再生データを生成するための半導体装置（１０）は、光ディスクから読み出された信号（１２５、１２６）に基づいて、光ディスクのウォブル形状に応じた周波数の記録クロック信号（２０４）を生成するとともに、前記記録クロック信号に基づいて生成した再生クロック信号によって光ディスクから再生されたアナログ信号（１２８）をサンプリングして再生データを生成する。
【解決手段】光ディスク（１０１）に対するデータの記録のための記録クロック信号を生成するとともに、光ディスクに記録されたデータに応じた再生データを生成するための半導体装置（１０）は、光ディスクから読み出された信号（１２５、１２６）に基づいて、光ディスクのウォブル形状に応じた周波数の記録クロック信号（２０４）を生成するとともに、前記記録クロック信号に基づいて生成した再生クロック信号によって光ディスクから再生されたアナログ信号（１２８）をサンプリングして再生データを生成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に光ディスクの記録と再生を行うための半導体装置に適用して有効な技術に関する。
【背景技術】
【０００２】
従来、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）等の光ディスクに対するデータの記録と再生が可能な光ディスク装置は、データを記録するとき、光ディスクの記録面にサイン波上に蛇行して形成されたウォブルグルーブに沿ってデータを記録する。すなわち、前記光ディスク装置におけるデータの記録と再生を制御するための制御回路が、前記ウォブルグルーブの形状に応じた周波数のウォブル信号に基づいて記録のための基準とされる記録クロック信号を生成し、記録クロック信号に同期して光ディスクにデータを記録するように制御する。一方、記録されたデータを再生するときは、前記制御回路は光ディスクに照射した反射光に応じた再生ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号に同期したチャネルクロック信号（再生クロック信号）を生成し、前記再生クロック信号に基づいてデータ信号をディジタル化し、ディジタルデータから記録データを復号する。このような光ディスク装置における制御回路は、記録クロック信号を生成するためのＰＬＬ（Ｐｈａｓｅ−ｌｏｃｋｅｄ ｌｏｏｐ）回路と再生クロック信号を生成するためのＰＬＬ回路を備える。しかしながら、このような構成においては、夫々のＰＬＬ回路が電圧制御発振器（ＶＣＯ：ｖｏｌｔａｇｅ ｃｏｎｔｒｏｌｌｅｄ ｏｓｃｉｌｌａｔｏｒ）を必要とする。すなわち電圧制御発振器が２つ必要となる。このことは、光ディスク装置における制御回路の回路規模の増大と消費電力の増大を招く。このような問題を解決する光ディスク装置の従来技術として特許文献１乃至４に開示がある。また、ＰＬＬ回路に関する従来技術として特許文献５及び６に開示がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−１１０１４９号公報
【特許文献２】国際公開ＷＯ２００７／０３７２７２号パンフレット
【特許文献３】特開２００１−１８４８０４号公報
【特許文献４】特開２００９−１７０００４号公報
【特許文献５】特開２０１０−４５４４１号公報
【特許文献６】特開２００６−４５０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ここで、上記電圧制御発振器を２つ備える光ディスク装置の一例を図１９に示す。図１９は、従来技術である記録用のＰＬＬ回路と再生用のＰＬＬ回路を夫々設けた光ディスク装置のブロック図である。
【０００５】
同図に示される光ディスク装置２における信号処理部２２２は、記録用のＰＬＬ回路１１０７、再生用のＰＬＬ回路１１０８、波形等化回路１１０４、及びその他の処理部を備える。ウォブル信号に基づいたウォブルクロック信号１１１１は、記録用のＰＬＬ回路１１０７のＰＬＬコントロール部１１０６及び第１発振回路１１０１によって生成される。一方、再生のための再生ＲＦ信号に同期したチャネルクロック信号１１１３は、再生用のＰＬＬ回路１１０８によって生成される。具体的には、再生用のＰＬＬ回路１１０８において、周波数誤差検出回路１１０５が、Ａ／Ｄ変換器１１０９によってディジタル信号に変換された再生ＲＦ信号１１１２から検出された同期信号やウォブルクロック信号１１１１に基づいて周波数誤差の情報を検出し、位相誤差検出回路１１１０が前記再生ＲＦ信号１１１２に基づいて位相誤差の情報を検出する。検出された周波数誤差の情報と位相誤差の情報はループフィルタ１１０２へ入力され、その後Ｄ／Ａ変換を実施して第２発振器１１０３に帰還されることで、再生のためのチャネルクロック信号１１１３が生成される。Ａ／Ｄ変換器１１０９は、このチャネルクロック信号１１１３をサンプリング信号として動作する。なお、ＰＬＬ回路１１０８は周波数誤差の情報を用いなくてもチャネルクロック信号１１１３を生成することが可能である。しかし、位相誤差検出回路１１１０による制御のキャプチャレンジは１％程度であり、あまり広くないことから、周波数誤差情報を用いれば、キャプチャレンジを拡張することが出来、大幅に位相がずれている状態からのクロック信号生成の引き込みが可能となる。
【０００６】
以上のように図１９に示される光ディスク装置２では、記録のための基準クロックとなるウォブルクロック信号１１１１の生成と再生のためのチャネルクロック信号１１１３の生成のために独立した発振器１１０１と発振器１１０３が必要となるため、前述したように回路規模の増大と消費電力の増大を招く。
【０００７】
特許文献１には、光ディスクの再生時と記録時で電圧制御発振器に入力される制御電圧を切り換えることにより、再生用ＰＬＬ回路と記録用ＰＬＬ回路の電圧制御発振器（ＶＣＯ）を共用化するクロック信号発生装置が示されている。これによれば、ＶＣＯを１つにすることができるが、記録と再生を連続的に行う場合に処理が複雑になってしまい、処理の高速化が困難となる。また、光ディスクの再生時にウォブル信号に同期したクロックを用いてＡＤＩＰ（Ａｄｒｅｓｓ Ｉｎ Ｐｒｅｇｒｏｏｖｅ）アドレス検出を行うことができず、データの再生を開始するまでに時間を要する場合がある。
【０００８】
特許文献２には、ウォブル信号の位相誤差と再生データ信号の位相誤差を加算した誤差情報に基づいて、１つのクロック発振部（ＶＣＯ）が１つのクロック信号を出力するクロック信号生成装置が示されている。これによれば、ＶＣＯを１つにすることができるが、ウォブル信号と再生データ信号の夫々の位相誤差を加算してＶＣＯを制御する処理が複雑であり、特に記録と再生を連続的に行う場合には処理の高速化が困難となる。
【０００９】
特許文献３には、光ディスクに予め形成されたクロック信号パターンを使用するサンプルサーボ方式の光磁気ディスクの記録と再生を行う光ディスク装置において、サンプルサーボのクロック信号の位相誤差と再生データ信号の位相誤差に基づいて１つの電圧制御発振器が１つのクロック信号を出力するクロック信号発生回路が示されている。これによれば、ＶＣＯを１つにすることができるが、上記特許文献２と同様に、２つの位相誤差に基づいてＶＣＯを制御する処理が複雑となる。
【００１０】
特許文献４には、光ディスクの再生時と記録時で１つの電圧制御発振器を切り替えて利用することにより、再生用ＰＬＬ回路と記録用ＰＬＬ回路の電圧制御発振器を共用化する光ディスク装置が示されている。当該光ディスク装置は、光ディスクの再生時において、ＡＤＩＰアドレス検出のために、ＰＬＬ回路により生成した再生クロック信号に基づいてウォブル信号の位相を補正する。これによれば、ＶＣＯを１つにすることができ、且つ光ディスクの再生時にウォブル信号を用いてＡＤＩＰアドレス検出を行うことができる。しかしながら特許文献４の光ディスク装置では、再生クロック信号を生成してからウォブル信号の位相を補正するため、再生開始時には精度のよいウォブル信号を利用することができない。
【００１１】
また、特許文献５には、外乱が入力されてもローパスフィルタの出力がキャプチャレンジの範囲内になるように制御することで安定動作が実現可能なＰＬＬ回路が示され、特許文献６には、ＨＦＭグルーブを再生するときに生じるノイズの影響を低減するための光ディスクの再生装置が示されているが、いずれの技術によっても上記の問題を解決することはできない。
【００１２】
本発明の目的は、光ディスク装置における制御回路の小面積化と低消費電力化を図ることを目的とする。
【００１３】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１４】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１５】
すなわち、光ディスクに対するデータの記録のための記録クロック信号を生成するとともに、光ディスクに記録されたデータに応じた再生データを生成するための半導体装置は、光ディスクから読み出された信号に基づいて、光ディスクのウォブル形状に応じた周波数の記録クロック信号を生成するとともに、前記記録クロック信号に基づいて生成した再生クロック信号によって光ディスクから再生されたアナログ信号をサンプリングして再生データを生成する。
【発明の効果】
【００１６】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１７】
すなわち、光ディスク装置における制御回路の小面積化と低消費電力化を図ることができる。
【図面の簡単な説明】
【００１８】
【図１】図１は、実施の形態１に係る光ディスク装置の構成の一例を示すブロック図である。
【図２】図２は、記録部１２３の内部構成の一例を示すブロック図である。
【図３】図３は、信号処理部１２２の概略を示す説明図である。
【図４】図４は、光ディスク装置１における再生動作時の処理の流れの一例を示すタイミングチャートである。
【図５】図５は、ウォブルクロック信号２０４が理想とされる再生クロック信号２０１よりも周波数が高い場合の再生動作時の処理の流れの一例を示すタイミングチャートである。
【図６】図６は、クロック生成回路１２０の内部構成の一例を示すブロック図である。
【図７】図７は、ウォブルクロック信号２０４が理想とされる再生クロック信号２０１よりも周波数が低い場合の再生動作時の処理の流れの一例を示すタイミングチャートである。
【図８】図８は、第１ループフィルタ１１４の内部構成の一例を示すブロック図である。
【図９】図９は、周波数誤差検出回路１１０及びＰＬＬ回路１２４の内部構成と、それらと周辺回路との接続関係の一例を示すブロック図である。
【図１０】図１０は、実施の形態２に係る光ディスク装置の構成の一例を示すブロック図である。
【図１１】図１１は、光ディスク装置３における再生動作時の処理の流れの一例を示すタイミングチャートである。
【図１２】図１２は、補間回路６０１の内部構成の一例を示すブロック図である。
【図１３】図１３は、クロック信号生成回路６２０の内部構成の一例を示すブロック図である。
【図１４】図１４は、ウォブルクロック信号２０４が理想とされる再生クロック信号２０１よりも周波数が高い場合の再生動作時の処理の流れの一例を示すタイミングチャートである。
【図１５】図１５は、ウォブルクロック信号２０４が理想とされる再生クロック信号２０１よりも周波数が低い場合の再生動作時の処理の流れの一例を示すタイミングチャートである。
【図１６】図１６は、実施の形態３に係る光ディスク装置の構成の一例を示すブロック図である。
【図１７】図１７は、実施の形態４に係る光ディスク装置の構成の一例を示すブロック図である。
【図１８】図１８は、第１ループフィルタ５１４の内部構成の一例を示すブロック図である。
【図１９】図１９は、記録用のＰＬＬ回路と再生用のＰＬＬ回路を夫々設けた光ディスク装置の一例を示すブロック図である。
【発明を実施するための形態】
【００１９】
１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００２０】
〔１〕（ウォブル信号を再生用サンプリング信号として利用する半導体装置）
本発明の代表的な実施の形態に係る半導体装置（１０、３０、４０、５０）は、光ディスク（１０１）に対するデータの記録のための記録クロック信号を生成するとともに、光ディスクに記録されたデータに応じた再生データを生成するための半導体装置である。前記半導体装置は、光ディスクを再生することによって得られる信号（１２５）を入力し、光ディスクのウォブル形状に応じた第１アナログ信号（１２６）を出力する第１アナログ信号生成部（１０４１）と、前記光ディスクを再生することによって得られる信号を入力し、光ディスクに記録されたデータに応じた第２アナログ信号（１２８）を出力する第２アナログ信号生成部（１０４２）とを有する。また前記半導体装置は、前記第１アナログ信号を第１ディジタル信号（１２７）に変換して出力するアナログディジタル変換部と、前記第１ディジタル信号に基づいて前記第１ディジタル信号より周波数の高い前記記録クロック信号（２０４）を生成するＰＬＬ部（１２４）と、前記第２アナログ信号を前記記録クロック信号に基づいて生成された再生クロック信号（２０４）でサンプリングした再生データを出力するサンプリング部（１０９）とを有する。
【００２１】
光ディスクの再生時に前記第２アナログ信号（例えば、再生ＲＦ信号）のサンプリング信号として利用される再生クロック信号と、光ディスクへの記録時に利用される記録クロック信号は、略同じ周波数とされる。そこで項１の半導体装置では、前記ＰＬＬ部によって、光ディスクのウォブル形状に基づく第１アナログ信号（例えば、ウォブル周期に応じたウォブル信号）に基づいて記録クロック信号を生成し、前記記録クロック信号に基づく再生クロック信号により前記第２アナログ信号をサンプリングして再生データを生成する。すなわち、項１の半導体装置によれば、前記記録クロック信号を再生ＲＦ信号のサンプリング信号として流用するから、再生ＲＦ信号に応じた再生クロック信号を生成するＰＬＬ回路が不要となり、複雑な処理を必要とすることなく小面積化及び低消費電力化を図ることができる。また、前記ＰＬＬ部の電圧制御発振器（ＶＣＯ）は、記録再生によらずウォブル信号に同期して制御されるため従来と同様の制御が可能とされるから、簡素な制御方法、且つ従来構成の流用が可能であり、回路設計や検証の負担を抑えることが出来る。
【００２２】
一般に光ディスクのウォブルグルーブは光ディスクの製造時に形成され、同一種類の光ディスクであれば同一の形状のウォブルグルーブが形成される。一方、光ディスクを再生することによって得られる信号（例えば再生ＲＦ信号）は、記録されるデータや記録を行うドライブ装置に依存するので、光ディスク毎に異なる場合が多い。したがって、再生ＲＦ信号よりもウォブル信号の方が、より基準信号として好適なものと考えられる。すなわち、ＰＬＬ回路を１つにするために、再生ＲＦ信号を基準として記録クロック信号と再生クロック信号を生成するよりも、ウォブル信号を基準として記録クロック信号と再生クロック信号を生成する方が、光ディスク装置の安定した動作が期待できる。例えば、前述の特許文献４の光ディスク装置のように、再生クロック信号を生成してからウォブル信号の位相を補正する方法では、光ディスクの再生開始にＡＤＩＰアドレス検出を行うことができない。一方、項１の半導体装置によれば、光ディスクの記録時と再生時のいずれの場合においても、先にウォブル信号を検出してからＡＤＩＰアドレス検出を行い、その後記録クロック信号及び再生クロック信号を生成することができる。これにより、データ再生時にもＡＤＩＰアドレス検出を行うことができ、より短時間且つ精度良くデータ再生を開始することができる。
【００２３】
〔２〕（サンプリングされたデータの補間）
項１の半導体装置は、前記サンプリング部のサンプリング信号として理想とされる理想クロック信号（２０１）と前記再生クロック信号とのずれを示す情報を算出し、算出したずれを示す情報に応じて前記再生データ（２０６）の値を補正する補正部（１３２、６３２）を更に有する。
【００２４】
これによれば、例えばウォブル信号が外乱の影響を受けることにより、前記記録クロック信号が前記理想クロック信号からずれた場合であっても、そのずれ量に応じて前記再生データの値を補正するから、より精度よく再生データを生成することができる。
【００２５】
〔３〕（位相のずれ量に応じて補間）
項２の半導体装置において、前記ずれを示す情報は、前記再生クロック信号の前記理想クロック信号に対する位相のずれ量を含み、前記位相のずれ量は、前記理想クロック信号によって前記第２アナログ信号がサンプリングされた場合の理想再生データの理論値（２０３）と、前記サンプリング部によってサンプリングされた再生データ（２０６）の値に基づいて算出される。
【００２６】
前記再生クロック信号及び前記記録クロック信号は、例えば光ディスクの記録面に形成される記録マークのチャネルビット長に対応した基準クロック信号（チャネルクロック信号）であり、その１周期はＴとされる。また、再生ＲＦ信号は記録マークに応じて変化する信号であり、チャネルビット長に対応される波形となるから、１Ｔ毎に再生ＲＦ信号の値を特定することができる。したがって、例えば前記理想クロック信号を周期１Ｔのクロック信号としたとき、前記理想クロック信号によって再生ＲＦ信号がサンプリングされた場合の理想再生データの理論値と、前記再生クロック信号によってサンプリングされた場合の再生データの値を比較することで、位相のずれ量を把握することができる。これにより、前記記録クロック信号が前記理想クロック信号からどの程度ずれているのかを容易に把握することができる。
【００２７】
〔４〕（ゼロクロス点の位相ずれ量に基づいて補間）
項３の半導体装置において、前記理想再生データの理論値は前記第２アナログ信号のゼロクロス点（２０２＿Ｃ、２０２＿Ｅ、２０２＿Ｇ）における理論値であり、前記再生データの値は前記ゼロクロス点に対応されるタイミング（２０５＿Ｃ、２０５＿Ｅ、２０５＿Ｇ）での再生データの値である。
【００２８】
前述したように、再生ＲＦ信号は１Ｔ毎にその値が特定されるから、例えば、再生ＲＦ信号の値がゼロとなるタイミングに着目し、そのタイミングでサンプリングされた前記再生データの値を見れば、ゼロを基準としてどの程度前記再生データの値がずれているのか容易に把握することができる。これにより、より効率よく位相のずれを推定することができる。
【００２９】
〔５〕（周波数ずれの検出）
項３又は４のいずれかの半導体装置において、前記ずれを示す情報は、前記再生クロック信号の前記理想クロック信号に対する周波数のずれ量を含み、前記周波数のずれ量は、前記光ディスクに記録された特定パターンの記録マークに応じて再生された同期信号の検出タイミングに基づいて算出される。
【００３０】
前記再生クロック信号と前記記録クロック信号の周波数は略同一であるため、項４の半導体装置のように位相誤差のみを用いてループを構成することは可能であるが、項５の半導体装置のように周波数誤差を把握することで、引き込みの速度を速めることができ、大きく周波数ずれが発生した場合であっても対応が可能となる。
【００３１】
〔６〕（補間関数）
項２乃至５のいずれかの半導体装置において、前記再生データの補正は、連続してサンプリングされた少なくとも２点の再生データと前記算出したずれを示す情報に基づいて、所定の補間関数により、前記理想クロック信号によってサンプリングされた場合の再生データを補間する処理である。
【００３２】
これによれば、複雑な処理を必要とすることなく、前記理想クロック信号の所定のタイミングでサンプリングされた前記理想再生データの値を推定することができる。
【００３３】
〔７〕（１Ｔ以上の進みなら１データ除く処理）
項２乃至６のいずれかの半導体装置において、前記補正部は、前記理想クロック信号に対する前記記録クロック信号の位相が前記理想クロック信号の周期に応じた値以上進んだら、前記再生データを１つ除外する。
【００３４】
例えば、前記理想クロック信号に対する前記記録クロック信号の位相が前記理想クロック信号の周期以上進んだ場合、前記理想クロック信号で所定期間内にサンプリングしたときのサンプリングデータの数に比べて、その数は多くなってしまう。そこで、このような場合には、取得したサンプリングデータを１つ除外することで、前記理想クロック信号でサンプリングした場合と同じ数のサンプリングデータを生成することができる。
【００３５】
〔８〕（１Ｔ以上の遅れなら１データ挿入する処理）
項２乃至７のいずれかの半導体装置において、前記補正部は更に、前記理想クロック信号に対する前記再生クロック信号の位相が前記理想クロック信号の周期に応じた値以上遅れたら、１つの再生データを補正することにより２つの新たな再生データを生成するなどして、前記再生データを一つ挿入するする。
【００３６】
例えば、前記理想クロック信号に対する前記記録クロック信号の位相が前記理想クロック信号の周期以上遅れた場合、前記理想クロック信号で所定期間内にサンプリングしたときのサンプリングデータの数に比べて、その数は少なくなってしまう。そこで、このような場合には、取得したサンプリングデータの１つから２つのサンプリングデータを補間することで、前記理想クロック信号でサンプリングした場合と同じ数のサンプリングデータを生成することができる。
【００３７】
〔９〕（ウォブル信号ないときは再生データから再生クロック信号を生成する）
項５乃至８のいずれかの半導体装置において、前記補正部によって算出された前記周波数のずれ量に応じた信号を生成するループフィルタ部（１１９）を更に有し、前記ＰＬＬ部は、光ディスクのウォブル形状に応じた第１アナログ信号がないことを示す制御信号（５０１）に応じて、前記周波数のずれ量に応じた信号に基づいて前記記録クロック信号（チャネルクロック信号２０４）を生成する。
【００３８】
これによれば、再生ＲＦ信号を基準とした再生クロック信号を生成することができるから、ウォブルがない光ディスクも再生することができる。
【００３９】
〔１０〕（補間処理を並列化）
項２乃至９のいずれかの半導体装置（３０）において、前記補正部は、２つの連続するサンプルデータについての前記補正を並列して行う。
【００４０】
これによれば、一回の処理タイミングで２つのサンプルデータの補正を行うから、前記補正部における処理クロックを下げることができ、低消費電力化に資する。
【００４１】
〔１１〕（ウォブルクロック信号を分周）
項２乃至９のいずれかの半導体装置（４０）において、前記記録クロック信号を分周して出力する分周部（１４０１）を更に有し、前記再生クロック信号は前記分周された信号（４０４）である。
【００４２】
これによれば、再生ＲＦ信号のサンプリング周波数を下げるから、前記補正部における処理クロックを下げることができ、低消費電力化に資する。
【００４３】
〔１２〕（シンクロック信号がアサートされているときは周波数誤差をゼロとする）
項５乃至１１のいずれかの半導体装置（５０）において、補正後の再生データに基づいて復号処理を行うとともに、前記補正後の再生データが前記同期信号の理想とされる周期に対応して生成されている場合にシンクロック信号（ＳＹＮＣ＿ＬＣＫ）をアサートする復号部（５１８）を更に有する。前記補正部は、前記シンクロック信号がアサートされたら、前記算出された周波数のずれ量に関わらず、前記周波数のずれ量が無いものとして前記補正を行う。
【００４４】
前記補正するタイミングとシンク周期が必ずしも同期していないことやノイズの影響等により、補正後の再生データの周波数は安定しているにも関わらず、算出した周波数誤差がゼロにならず、前記補正の処理が不安定になる虞がある。そこで、項１２の半導体装置は、前記復号部によって前記シンクロック信号がアサートされた場合に周波数誤差が無いものとして前記補正を行う。これにより、周波数誤差の不安定性によって前記補正の処理が不安定になることを防止することができる。
【００４５】
〔１３〕（シンクロック信号がアサート且つ算出された周波数誤差がゼロなら、周波数誤差をゼロとする）
項５乃至１１のいずれかの半導体装置（５０）において、補正後の再生データに基づいて復号処理を行うとともに、前記補正後の再生データが前記同期信号の理想とされる周期に対応して生成されている場合にシンクロック信号（ＳＹＮＣ＿ＬＣＫ）をアサートする復号部（５１８）を更に有する。前記補正部は、前記シンクロック信号がアサートされているとき、前記周波数のずれ量の算出結果が、ずれが無いことを示す値となったら、前記周波数のずれ量が無いものとして前記補正を行う。
【００４６】
これによれば、項１２の半導体装置と同様に、前記補正の処理が不安定になることを防止することができる。また、仮に、前記補正後の再生データが前記同期信号の理想とされる周期と略等しい周期で生成されている場合にも前記シンクロック信号がアサートされるように前記復号部を設計した場合、微小な周波数誤差があるにも関わらず、前記シンクロック信号がアサートされる可能性がある。このような場合であっても、項１３の半導体装置は、例えば周波数誤差の算出値がゼロになるまで、当該算出値を考慮した前記補正の処理を行う。これにより、前記補正の処理をより安定して行うことができる。
【００４７】
〔１４〕（位相誤差のゲインよりも周波数誤差のゲインを相対的に小さくする）
項５乃至１３のいずれかの半導体装置（１０、３０、４０、５０）において、前記補正部は前記周波数のずれ量に対し前記位相のずれ量よりも小さい重みづけをして前記補正を行う。
【００４８】
項１４の半導体装置によれば、前記周波数のずれ量に対し前記位相のずれ量よりも小さい重みづけを行うことで、前記補正の処理における周波数誤差の割合を位相誤差の割合よりも相対的に小さくし、周波数誤差の不安定度を減らすことができるから、前記補正の処理の安定度をより高めることができる。
【００４９】
〔１５〕（ウォブル信号でサンプリングし、サンプリングデータを補間する半導体装置）
本発明の別の代表的な実施の形態に係る半導体装置（１０、３０、４０、５０）は、光ディスク（１０１）に対するデータの記録のための記録クロック信号を生成するとともに、光ディスクに記録されたデータに応じた再生データを生成するための半導体装置である。前記半導体装置は、光ディスクから読み出された信号（１２５、１２６）に基づいて、光ディスクのウォブル形状に応じた周波数の記録クロック信号（２０４）を生成するＰＬＬ部（１２４）と、光ディスクから再生されたアナログ信号（１２８）を前記記録クロック信号に基づいて生成された再生クロック信号（２０４）でサンプリングし、サンプリングしたデータ（２０６）を補正して出力する再生データ生成部（１３２、６３２）を有する。また、前記補正は、前記サンプリングのサンプリング信号として理想とされる理想クロック信号（２０１）と前記再生クロック信号とのずれを示すずれ量と、前記サンプリングされたデータとに基づいて、前記理想クロック信号によってサンプリングされた場合の再生データ（２０３）を補間する処理である。
【００５０】
これによれば、項１と同様に、前記記録クロック信号を再生ＲＦ信号のサンプリング信号として流用するから、再生ＲＦ信号に応じた再生クロック信号を生成するＰＬＬ回路が不要となり、複雑な処理を必要とすることなく小面積化及び低消費電力化を図ることができ、回路設計や検証の負担をも抑えることができる。また、光ディスクの記録時と再生時のいずれの場合においてもウォブル信号に基づいた記録クロック信号を生成することができるから、データの再生時にＡＤＩＰアドレス検出を行うことができ、より短時間且つ精度良くデータの再生を開始することができる。更に、項１２の半導体装置によれば、前記記録クロック信号が前記理想クロック信号からずれた場合であっても、そのずれ量に応じて前記理想クロック信号の所定のタイミングでサンプリングされた理想再生データの値を推定することができるから、より精度よく再生データを生成することができる。
【００５１】
２．実施の形態の詳細
実施の形態について更に詳述する。
【００５２】
≪実施の形態１≫
図１は、実施の形態１に係る光ディスク装置の構成の一例を示すブロック図である。
【００５３】
同図に示される光ディスク装置１は、光ディスク１０１に対するデータの書き込みと読み出しを行う。光ディスク装置１によって記録・再生が可能な光ディスク１０１は、特に制限されないが、例えば、ＣＤ、ＤＶＤ、ＢＤ（（Ｂｌｕ−ｒａｙ Ｄｉｓｃ）登録商標）等の光ディスクである。
【００５４】
図１に示される光ディスク装置１は、着脱が可能な光ディスク１を回転駆動するスピンドルモータ１０３と、光ピックアップ１０２と、信号処理を実行するとともにスピンドルモータ１０３や光ピックアップ１０２等の他の機能部の制御を行うデータ処理制御部１０とを備える。
【００５５】
スピンドルモータ１０３は、データ処理制御部１０からのモータ制御信号によりモータ回転制御されることによって、所定の回転数で光ディスク１０１を回転させる。
【００５６】
光ピックアップ１０２は、データ処理制御部１０からの位置制御信号により位置制御されることによって、光ディスク１０１の径方向に移動して所定の記録再生位置に移動する。また光ピックアップ１０２の半導体レーザは、データ処理制御部１０からの制御信号に従って、記録または再生のためにレーザパルスを光ディスク１０１の表面に照射する。光ディスク１０１の再生時には、光ピックアップ１０２の半導体レーザから照射されたレーザパルスは光ディスク１０１の表面で反射され、光ピックアップ１０２の受光部が反射光を受光する。受光部は反射光を電気信号に変換してデータ処理制御部１０に出力する。
【００５７】
データ処理制御部１０は、記録部１２３、信号処理部１２２、及びマイクロコントローラ１２１を備える。なお、図示はしないが、データ処理制御部１０は、例えばモータを制御するためのモータ制御回路等の周辺回路も備える。またデータ処理制御部１０は、特に制限されないが、上記機能部１２１〜１２３が夫々個別の半導体基板に構成された複数の半導体チップを１つのパッケージに封入したＳＩＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）として構成されてもよいし、夫々の機能部を公知のＣＭＯＳ集積回路の製造技術によって１個の単結晶シリコンのような半導体基板に形成した１チップのＬＳＩとして構成されてもよい。
【００５８】
マイクロコントローラ１２１は、信号処理部１２２や記録部１２３、及びその他の機能部を制御することにより、光ディスク装置１による光ディスク１０１の記録と再生を統括的に制御する。
【００５９】
記録部１２３は、マイクロコントローラ（マイコン）１２１からの制御により、記録のための基準クロック信号（記録クロック信号）に基づいて光ディスク１０１に対するデータの記録を行う。動作の詳細は後述する。
【００６０】
信号処理部１２２は、マイクロコントローラ１２１からの制御により、光ディスク１０１から読み出した信号に基づいて記録及び再生のための基準信号を生成するとともに、光ディスク１０１に記録されたデータに基づく再生ＲＦ信号から再生データを生成する。信号処理部１２２は、例えば、アナログフロントエンド（ＡＦＥ：Ａｎａｌｏｇ Ｆｒｏｎｔ Ｅｎｄ）１０４、Ａ／Ｄ変換器（Ａ／Ｄ）１０５、ＰＬＬ回路１２４、アドレス検出回路１０８、Ａ／Ｄ変換器（Ａ／Ｄ）１０９、周波数誤差検出回路１１０、第１波形等化回路１１１、補間回路１１２、位相誤差検出回路１１３、第１ループフィルタ１１４、補間係数算出回路１１５、第２波形等化回路１１６、最尤復号回路１１７、デコード回路１１８、第２ループフィルタ１１９、及びクロック生成回路１２０を備える。
【００６１】
光ディスク１０１に対する記録時における記録部１２３と信号処理部１２２について詳細に説明する。
【００６２】
光ディスク１０１には予めトラックグルーブが形成されており、例えば追記型又は書き換え型の光ディスクの場合にはウォブルと呼ばれる蛇行が施されている。ウォブルには記録再生位置のガイドとなるアドレス情報が埋め込まれている。光ディスク１０１に対するデータの記録では、ウォブルの周期に基づいて生成されたウォブルクロック信号２０４を基準クロック信号としてデータの記録が行われる。ウォブルクロック信号２０４の具体的な生成方法は以下である。例えば、先ずＡＦＥ１０４が、光ディスク１０１から光ピックアップ１０２を介して読み出された再生信号１２５を入力し、アナログ信号処理を行ってウォブル信号１２６を出力する。前記ＡＦＥ１０４は、例えばフィルタ回路１０４１、１０４２等から構成され、フィルタ回路１０４１が再生信号１２５からウォブル周期に応じた周波数のアナログ信号を抽出し、ウォブル信号１２６としてＡ／Ｄ変換器１０５に出力する。Ａ／Ｄ変換器１０５は入力されたウォブル信号１２６をディジタル信号１２７に変換して出力する。前記ディジタル信号１２７はＰＬＬ回路１２４に入力され、ＰＬＬ回路１２４がウォブル信号１２６に同期したウォブルクロック信号２０４を生成して出力する。具体的には、ＰＬＬ回路１２４はＰＬＬコントロール部（Ｗｏｂｂｌｅ＿ＰＬＬ＿ＣＮＴ）１０６と発振器１０７から構成され、発振器１０７は例えば電圧制御発振器（ＶＣＯ）である。前記電圧制御発振器（ＶＣＯ）は、クロック信号を制御するためのクロック制御情報に基づいてウォブルクロック信号２０４を生成して出力する。ＰＬＬコントロール部１０６は、ディジタル化されたウォブル信号１２７と前記ウォブルクロック信号２０４を分周した信号との位相誤差に応じて前記クロック制御情報を生成し、前記電圧制御発振器（ＶＣＯ）に与える。前記電圧制御発振器（ＶＣＯ）は、前記クロック制御情報に応じてウォブルクロック信号２０４の周波数を調整する。このようなＰＬＬ回路１２４の動作により、ウォブル信号１２６に同期したウォブルクロック信号２０４が生成される。ここで、ウォブルクロック信号２０４の周波数は、チャネルクロック信号の１周期（１Ｔ）に対応する周波数であり、例えば、ＤＶＤの場合で２６．１６ＭＨｚである。また、ウォブル信号１２６の周波数は、例えばＤＶＤ−Ｒの場合で１４０ｋＨｚ（２６．１６ＭＨｚ÷１８６Ｔ）とされ、ＤＶＤ＋Ｒの場合で８１７ｋＨｚ（２６．１６ＭＨｚ÷３２Ｔ）とされる。
【００６３】
ＰＬＬ回路１２４によって生成されたウォブルクロック信号２０４は、アドレス検出回路１０８、記録部１２３、及びクロック生成回路１２０に供給される。アドレス検出回路１０８はウォブルクロック信号２０４に基づいてウォブルに埋め込まれたアドレス情報を解析し、光ディスク１０１の位置を示すアドレスを検出する。記録部１２３は、ウォブルクロック信号２０４を記録クロック信号とし、前記記録クロック信号に同期して光ディスク１０１にデータを記録する。
【００６４】
図２に記録部１２３の内部構成の一例を示す。同図に示されるように、記録部１２３はエンコード回路１３０１により生成されたデータ列を記録波形出力回路１３０２によって記録波形に変換し、ＬＤＤ（Ｌａｓｅｒ Ｄｉｏｄｅ Ｄｒｉｖｅｒ）１３０３によって記録波形に応じたレーザパルス制御信号を生成してピックアップ１０２を制御することで、光ディスク１０１に対するデータの記録を実現する。このとき、ウォブルクロック信号２０４は、前述したように、記録時の記録クロック信号として用いられ、また、記録再生時のアドレス検出回路１０８の動作クロックとしても用いられる。
【００６５】
次に、光ディスク１０１の再生時における信号処理部１２２について説明する。
【００６６】
前述したように、従来方法による光ディスク１０１の再生では、ウォブル信号１２５に同期したウォブルクロック信号２０４とは別に、再生ＲＦ信号１２８に同期したチャネルクロック信号（再生クロック信号）を生成し、Ａ／Ｄ変換器１０９が前記再生クロック信号をサンプリング信号として再生ＲＦ信号１２８のサンプリングを行っていた。一方、本実施の形態に係る光ディスク装置１では、ウォブル信号１２６に同期して生成されたチャネルクロック周期のウォブルクロック信号２０４が再生ＲＦ信号のサンプリングに必要なチャネルクロック周期の再生クロック信号と周波数が略同一であることに着眼し、Ａ／Ｄ変換器１０９においてウォブルクロック信号２０４を用いて再生ＲＦ信号１２８をサンプリングする。更に光ディスク装置１では、クロック生成回路１２０によってウォブルクロック信号２０４を基準に動作クロック信号を生成し、補間部１３２や最尤復号回路１１７等の回路は前記動作クロック信号に基づいて処理を行う。しかしながら、ウォブルクロック信号２０４は、ウォブル信号１２６に同期して生成された信号であるため、光ディスク１０１へのデータ記録時の記録クロックの精度やＰＬＬ回路１２４における検出・生成精度により、再生ＲＦ信号１２８のサンプリング信号として理想とされる再生クロック信号に対して若干の周波数ずれを生じる場合がある。また、ウォブルクロック信号２０４の位相はあくまでもウォブル信号１２５の位相に同期したクロック信号であるため、再生ＲＦ信号１２８の位相とはずれてしまう。そこで、本来の再生のためのチャネルクロック信号に同期した再生データの生成を行うために、光ディスク装置１の信号処理部１２２は、周波数ずれと位相ずれのずれ量に基づいて再生データを補間する補間部１３２を備える。
【００６７】
図３は、信号処理部１２２の概略を示す説明図である。
【００６８】
同図に示されるように信号処理部１２２は、光ディスク１０１の再生時に、記録時と同様に、光ディスク１０１から光ピックアップ１０２を介して読み出された再生信号１２５に基づいてウォブルクロック信号２０４を生成する。そして、Ａ／Ｄ変換器１０９によって、再生信号１２５から抽出した再生ＲＦ信号１２８をウォブルクロック信号２０４でサンプリングし、Ａ／Ｄサンプリングデータ２０６を生成する。更に信号処理部１２２は、前記Ａ／Ｄサンプリングデータ２０６とウォブルクロック信号２０４との周波数誤差と位相誤差に基づいて、補間部１３２により理想とされる再生クロック信号２０１によるＡ／Ｄサンプリングデータとなるように値を補間して生成し、補間後のＡ／Ｄサンプリングデータ２０９を出力する。
【００６９】
以下信号処理部１２２における各処理部について詳細に説明する。
【００７０】
ＡＦＥ１０４は、光ディスク１０１から光ピックアップ１０２を介して読み出された再生信号１２５を入力し、例えばフィルタ回路１０４１が前記再生信号１２５からウォブル信号１２６を抽出してＡ／Ｄ変換器１０５に出力するとともに、フィルタ回路１０４２が前記再生信号１２５から光ディスク１０１に記録された記録マークに応じた再生ＲＦ信号１２８を抽出してＡ／Ｄ変換器１０９に出力する。ＰＬＬ回路１２４は、記録時と同様に、ウォブル信号１２６に同期したウォブルクロック信号２０４を生成する。生成されたウォブルクロック信号２０４は、Ａ／Ｄ変換器１０９とクロック信号生成回路１２０に与えられる。Ａ／Ｄ変換器１０９は、アナログの再生ＲＦ信号１２８をウォブルクロック信号２０４でサンプリングし、サンプリングデータをＡ／Ｄサンプリングデータ２０６として出力する。
【００７１】
クロック信号生成回路１２０は、ウォブルクロック信号２０４に基づく動作クロック信号ＣＬＫ１と、ウォブルクロック信号２０４及びオーバーフロー情報に基づく動作クロックＣＬＫ２と、アンダーフロー情報に基づくゲート信号ＧＡＴＥと、を生成して、各処理回路に出力する。前記クロック信号ＣＬＫ１は、補間前の処理に係る処理回路に供給される動作クロック信号であり、例えば、周波数誤差検出回路１１０、第１波形等化回路１１１、補間回路１１２、補間係数算出回路１１５、第１ループフィルタ１１４、位相誤差検出回路１１３、及び第２ループフィルタ１１９等に与えられる。また、前記クロック信号ＣＬＫ２は、補間後の処理に係る処理回路に供給される動作クロック信号であり、例えば、第２波形等化回路１１６、最尤復号回路１１７、及びデコード回路１１８等に与えられ、夫々の回路はクロック信号ＣＬＫ２を動作クロックとして動作し、ゲート信号ＧＡＴＥによって適宜制御される。なお、クロック信号ＣＬＫ１、クロック信号ＣＬＫ２及びゲート信号ＧＡＴＥの詳細な生成方法等については後述する。
【００７２】
Ａ／Ｄ変換器１０９によって生成されたＡ／Ｄサンプリングデータ２０６は、第１波形等化回路１１１に入力される。前記第１波形等化回路１１１は、例えば数個のタップを有するＦＩＲフィルタにより構成され、ある特定の周波数をブーストしたりカットしたりするなどの信号の周波数特性を変更する処理など、入力波形に対して等化処理を行う。またＡ／Ｄ変換後の処理として、上記の等化処理に加えてＤＣ値のずれ補正や波形の振幅を自動的に調整する制御（ＡＧＣ：Ａｕｔｏ Ｇａｉｎ Ｃｏｎｔｒｏｌ）を行ってもよい。前記第１波形等化回路１１１は、Ａ／Ｄサンプリングデータ２０６について波形等化処理を施して補間回路１１２に出力する。なお、Ａ／Ｄ変換後のＡ／Ｄサンプリングデータ２０６のひずみ等が許容範囲内である場合には、Ａ／Ｄサンプリングデータ２０６を第１波形等化回路１１１を介さずに補間部１３２に入力してもよい。
【００７３】
補間部１３２は、理想とされる再生クロック信号２０１に対するウォブルクロック信号２０４とのずれ量に基づいて、Ａ／Ｄサンプリングデータ２０６の位相を、理想とされる再生クロック信号でサンプリングされた再生データの位相にシフトさせるように、Ａ／Ｄサンプリングデータ２０６を補正する。すなわち、補間回路１１２は、ウォブルクロック信号２０４でサンプリングされたＡ／Ｄサンプリングデータ２０６と前記ずれ量に基づいて、理想とされる再生クロック信号２０１でサンプリングされたＡ／Ｄサンプリングデータになるように値を補間して生成する。補間部１３２は、補間回路１１２、補間係数算出回路１１５、第１ループフィルタ１１４、及び位相誤差検出回路１１３から構成される。補間部１３２における補間処理について、図４を用いて詳細に説明する。
【００７４】
図４は、光ディスク装置１における再生動作時の処理の流れの一例を示すタイミングチャートである。同図において、理解を容易にするため、２Ｔ−２Ｔ波形の再生ＲＦ信号１２８をサンプリングする場合を一例として示している。また、理想とされる再生クロック信号（目標とされるチャネルクロック信号）２０１とウォブルクロック信号２０４の周波数は一致しているが、位相はずれているものとする。
【００７５】
同図に示されるように、本来、例えば再生ＲＦ信号１２８に同期したチャネルクロック信号（再生クロック信号）２０１の立ち上がりのタイミングで再生ＲＦ信号１２８がサンプリングされ、サンプリングされたデータ２０３は、参照符号Ａ〜Ｈとして出力される。しかしながら、Ａ／Ｄ変換器１０９のサンプリング信号はウォブルクロック信号２０４であり、理想とされる再生クロック信号２０１に対して位相がずれている。このため、ウォブルクロック信号２０４で再生ＲＦ信号１２８をサンプリングした場合、図４に示されるように、ウォブルクロック信号２０４の立ち上がりのタイミングでサンプリングされ、Ａ／Ｄサンプリングデータ２０６は参照符号Ａ’〜Ｈ’として出力され、目標とされるＡ／Ｄサンプリングデータ２０３（Ａ〜Ｈ）からずれたデータとなる。そこで、補間部１３２が補間処理を行う。具体的には、補間部１３２における補間係数算出回路１１５が、理想とされる再生クロック信号２０１に対するウォブルクロック信号２０４との周波数誤差と位相誤差とに基づいて補間位相情報を生成し、補間回路１１２が、前記補間位相情報とＡ／Ｄサンプリングデータ２０６に基づいて、理想とされる再生クロック信号２０１によるＡ／Ｄサンプリングデータとなるように値を補間して生成し、補間後のＡ／Ｄサンプリングデータ２０９として出力する。
【００７６】
前記位相誤差の検出は、位相誤差検出回路１１３によって行われる。具体的な検出方法は以下である。前述したように、前記理想とされる再生クロック信号２０１とウォブルクロック信号２０４はともに、光ディスク１０１の記録面に形成される記録マークのチャネルビット長に対応したチャネルクロック信号であり、その１周期は１Ｔとされる。また、再生ＲＦ信号１２８は光ディクス１０１に形成された記録マークに応じて変化する信号であり、チャネルビット長に対応される波形となる。したがって、図４に示すように前記理想とされる再生クロック信号２０１と再生ＲＦ信号１２８の同期がとれていれば、再生クロック１Ｔ毎に再生ＲＦ信号１２８の値を特定することができる。例えば参照符号２０２＿Ｃ、２０２＿Ｅ、及び２０２＿Ｇにおける再生データ２０３値は０（ゼロ）となるから、参照符号２０５＿Ｃ、２０５＿Ｅ、及び２０５＿ＧにおけるＡ／Ｄサンプリングデータ２０６の値のゼロからのずれ量を把握すれば、サンプリングするタイミングがどの程度ずれているかを算出することができる。これにより、位相誤差検出回路１１３は、前記理想とされる再生クロック信号２０１とウォブルクロック信号２０４との位相誤差を算出する。
【００７７】
前記周波数誤差の検出は、周波数誤差検出回路１１０によって行われる。周波数誤差検出回路１１０は、例えば再生ＲＦ信号１２８に含まれる同期信号（ＳＹＮＣパターン）を検出し、同期信号の周期を計測することで周波数誤差を算出する。例えば、周波数誤差検出回路１１０が光ディスク１０１に一定周期（例えば１４８８Ｔ）で記録されているはずの特定のマーク長（例えば１４Ｔ）を有する同期信号の発生タイミングをカウントすることで周期を算出し、その周期が理想とされる周期（１４８８Ｔ）からどの程度ずれているのかを把握することで周波数誤差を算出する。
【００７８】
周波数誤差検出回路１１０によって算出された周波数誤差の情報と、位相誤差検出回路１１３によって算出された位相誤差の情報は、第１ループフィルタ１１４に入力される。第１ループフィルタ１１４は、周波数誤差の情報と位相誤差の情報を平均化し、平均化された誤差情報を補間係数算出回路１１５に与える。前記第１ループフィルタ１１４の詳細については後述する。
【００７９】
補間係数算出回路１１５は、平均化された誤差情報を累積加算することで、理想とされる再生クロック信号２０１とウォブルクロック信号２０４とのずれを示す情報である補間位相情報を生成し、補間回路１１２に与える。
【００８０】
補間回路１１２は、第１波形等化回路１１１から入力される波形等化処理後のＡ／Ｄサンプリングデータと前記補間位相情報に基づいて、所定の補間関数を用いて、理想とされる再生クロック信号２０１によるサンプリング位置でのＡ／Ｄサンプリングデータとなるように値を補間して生成する。前記補間回路１１２が補間処理に用いるＡ／Ｄサンプリングデータは、例えば、第１波形等化回路１１１から入力される隣接した少なくとも２点のサンプルデータである。また補間関数として、例えば２点間を線形的に補間（１次補間）する関数や、複数のサンプルを用いて補間（２次補間や３次補間等）する関数を用いることができる。例えば１次補間の関数を用いる場合には、それを実現するための補間回路１１２の回路規模を抑えることができるが、補間の精度は低くなる。一方、２次補間や３次補間の関数を用いる場合には、それを実現するための補間回路１１２の回路規模が大きくなるが、補間の精度を高めることができる。
【００８１】
上記の補間処理により、ウォブルクロック信号２０４でサンプリングされたＡ／Ｄサンプリングデータ２０６が、理想とされる再生クロック信号２０１のタイミングでサンプリングされたＡ／Ｄサンプリングデータ２０９に補正されて出力される。すなわち、図４に示されるように、参照符号Ａ’〜Ｈ’のＡ／Ｄサンプリングデータ２０６が補正され、補間後のＡ／Ｄサンプリングデータ２０９として参照符号Ａ〜Ｈのデータが生成される。
【００８２】
補間部１３２で生成された補間後のＡ／Ｄサンプリングデータ２０９は、第２波形等化回路１１６に入力される。第２波形等化回路１１６は、動作クロック信号ＣＬＫ２を動作クロックとして補間後のＡ／Ｄサンプリングデータ２０９について波形等化処理を実行し、最尤復号回路１１７に出力する。波形等化処理の内容は、例えば前記第１波形等化回路１１１と同様である。最尤復号回路１１７は、動作クロック信号ＣＬＫ２を動作クロックとして入力されたデータを２値化し、デコード回路１１８に出力する。デコード回路１１９は、動作クロック信号ＣＬＫ２を動作クロックとして入力されたデータについて復調処理や誤り訂正処理等を行う。これにより、最終的な再生データが生成される。
【００８３】
上記の図４では、Ａ／Ｄ変換器１０９のサンプリング信号であるウォブルクロック信号２０４が理想とされるチャネルクロック信号（再生クロック信号）２０１に対して定常的な周波数のずれが生じない場合の補間動作について説明した。しかしながら前記周波数のずれが定常的に発生する場合には、Ａ／Ｄサンプリングデータのサンプル数を制御する必要がある。その場合の補間動作について図５乃至７を用いて説明する。
【００８４】
図５は、ウォブルクロック信号２０４が理想とされる再生クロック信号２０１よりも定常的に周波数が高い場合の再生動作時の処理の流れの一例を示すタイミングチャートである。
【００８５】
ウォブルクロック信号２０４が理想とされる再生クロック信号２０１よりも周波数が高い場合、定常的な周波数ずれが加算的に増えるため、理想とされる再生クロック信号２０１でサンプリングする場合に比べ、サンプルデータ数が多くなってしまう。例えば、図５に示されるように２周期の間にサンプリングされるデータは、理想とされる再生クロック信号２０１の場合、参照符号Ａ〜Ｈで示される８つのＡ／Ｄサンプリングデータ２０３となるが、ウォブルクロック信号２０４の場合、参照符号Ａ’〜Ｉ’で示される９つのＡ／Ｄサンプリングデータ２０６となる。そこで、補間部１３２の補間係数算出回路１１５が、周波数誤差検出回路１１０で検出された周波数誤差の情報や位相誤差検出回路１１３で検出された位相誤差の情報に基づいて、再生データのサンプル数を制御するための制御信号（Ｃｌｏｃｋ＿Ｇａｔｅ（Ｏｖｅｒ Ｆｌｏｗ））３０１を出力する。具体的には、補間係数算出回路１１５は、前述したように周波数誤差と位相誤差を累積的に加算した誤差情報を参照し、理想とされる再生クロック信号２０１に対するウォブルクロック信号２０４の位相が前記再生クロック信号２０１の１周期（１Ｔ）以上進んだと判断したら、クロックゲート信号３０１をアサートする。すなわち、正方向に１クロック以上の位相シフトが必要と判断されると、オーバーフローとしてクロックゲート信号３０１がアサートされる。クロックゲート信号３０１は、例えば、ウォブルクロック信号２０４の１周期の期間だけアサートされる信号である。クロックゲート信号３０１は補間回路１１２に入力され、補間回路１１２は、例えばクロックゲート信号３０１がアサートされている間は補間処理を実行しない。例えば、図５に示されるように、参照符号Ｈ’のＡ／Ｄサンプリングデータ２０６の補間処理を実行せず、クロック信号３０１がネゲートされたあとの参照符号Ｉ’のＡ／Ｄサンプリングデータ２０６について補間処理を実行し、参照符号Ｈに示されるＡ／Ｄサンプリングデータ２０９を生成して、サンプリングデータのサンプル数を制御する。
【００８６】
また、クロックゲート信号３０１はクロック生成回路１２０に入力され、クロック生成回路１２０は、クロックゲート信号３０１とウォブルクロック信号２０４に基づいて、クロック信号ＣＬＫ２を生成する。
【００８７】
図６は、クロック生成回路１２０の内部構成の一例を示すブロック図である。同図に示されるように、クロック生成回路１２０は、ウォブルクロック信号２０４をクロック信号ＣＬＫ１として出力するとともに、後述するクロックゲート信号３０２をゲート信号ＧＡＴＥとして出力する。また、クロック生成回路１２０は、信号生成部１２００によってクロック信号ＣＬＫ２を生成して出力する。信号生成部１２００は、通常ウォブルクロック信号２０４に同期したクロック信号ＣＬＫ２を生成して出力するが、クロックゲート信号３０１がアサートされると、例えばクロック信号ＣＬＫ２の立ち上がりを１クロック分だけ遅らせる。例えば図５に示されるように、通常であれば参照符号４００のタイミングでクロック信号ＣＬＫ２を立ち上げる（ハイ（Ｈｉｇｈ）レベルにする）が、クロックゲート信号３０２がアサートされている場合にはタイミング４００でクロック信号ＣＬＫ２を立ち上げず、次の１クロック後のタイミングでクロック信号ＣＬＫ２を立ち上げる。
【００８８】
このように、クロック信号ＣＬＫ２が１クロック分遅れることにより、クロック信号ＣＬＫ２を動作クロックとする第２波形等化回路６０２以降の処理回路においてＡ／Ｄサンプリングデータ２０９が１クロック分引き抜かれて処理されるため、Ａ／Ｄサンプリングデータ２０９のサンプル数を、理想とされる再生クロック信号（チャネルクロック信号）２０１によってサンプリングされた場合のＡ／Ｄサンプリングデータ２０３のサンプル数に合わせることが出来る。
【００８９】
図７は、ウォブルクロック信号２０４が理想とされる再生クロック信号２０１よりも周波数が定常的に低い場合の再生動作時の処理の流れの一例を示すタイミングチャートである。
【００９０】
ウォブルクロック信号２０４が理想とされる再生クロック信号２０１よりも周波数が低い場合、定常的な周波数ずれが加算的に増えるため、理想とされる再生クロック信号２０１でサンプリングする場合に比べ、サンプルデータ数が少なくなってしまう。例えば、図７に示されるように２周期の間にサンプリングされるデータは、理想とされる再生クロック信号２０１の場合、参照符号Ａ〜Ｈに示される８つのＡ／Ｄサンプリングデータ２０３となるが、ウォブルクロック信号２０４の場合、参照符号Ａ’〜Ｇ’に示される７つのＡ／Ｄサンプリングデータ２０６となる。そこで、補間部１３２の補間係数算出回路１１５が、周波数誤差検出回路１１０で検出された周波数誤差や位相誤差検出回路１１３で検出された位相誤差の情報の情報に基づいて、再生データのサンプル数を制御するためのクロックゲート信号（Ｃｌｏｃｋ＿Ｇａｔｅ（Ｕｎｄｅｒ Ｆｌｏｗ））３０２を出力する。具体的には、補間係数算出回路１１５は、累積加算した誤差情報を参照し、理想とされる再生クロック信号２０１に対するウォブルクロック信号２０４の位相が再生クロック信号２０１の１周期（１Ｔ）以上遅れたと判断したら、制御信号としてクロックゲート信号３０２をアサートする。すなわち、負方向へ１クロック以上の位相シフトが必要と判断されると、アンダーフローとして、クロックゲート信号３０２がアサートされる。クロックゲート信号３０２は、例えば、ウォブルクロック信号２０４の１周期の期間だけアサートされる信号である。クロックゲート信号３０１は補間回路１１２に入力され、補間回路１１２は、例えばクロックゲート信号３０２がアサートされているときは、１つのサンプルデータに基づいて２クロック分のＡ／Ｄサンプリングデータ２０９を補間する。例えば図７に示されるように、クロックゲート信号３０２がアサートされているときは、補間回路１１２はサンプリングされた参照符号Ｆ’のデータに基づいて、参照符号ＦのＡ／Ｄサンプリングデータ２０９と参照符号ＧのＡ／Ｄサンプリングデータ２０９を前述の補間処理によって生成する。なお、１つのサンプルデータに基づいて２クロック分のＡ／Ｄサンプリングデータ２０９を補間するとしているが、２つのサンプルデータや補間後の２つのＡ／Ｄサンプリングデータから１つの挿入すべきＡ／Ｄサンプリングデータを生成し、結果として２つのサンプルデータに基づいて３クロック分のＡ／Ｄサンプリングデータを補間するとしてもよく、１クロック分のデータを挿入するための補間処理であれば方法は限定されない。
【００９１】
また、クロックゲート信号３０２はクロック生成回路１２０に入力され、ゲート信号ＧＡＴＥとして出力される。この場合、前述の周波数が高い場合と異なり、クロックゲート信号３０２に基づいてクロック信号ＣＬＫ２を制御するのではなく、１クロックにおける演算処理数情報としてゲート信号ＧＡＴＥが出力される。ゲート信号ＧＡＴＥはクロック信号ＣＬＫ２と共に、第２波形等化回路１１６、最尤復号回路１１７、及びデコード回路１１８に与えられる。第２波形等化回路１１６以降の回路は、ゲート信号ＧＡＴＥがアサートされると、１クロックで２クロック分のＡ／Ｄサンプリングデータ２０９を同時に処理する。これにより、補間後のＡ／Ｄサンプリングデータ２０９に１クロック分のデータが挿入されるように制御され、Ａ／Ｄサンプリングデータ２０９のサンプル数を、理想とされる再生クロック信号２０１によってサンプリングされた場合のＡ／Ｄサンプリングデータ２０３のサンプル数に合わせることができる。
【００９２】
上述した補間処理を実現するための第１ループフィルタ１１４の一例を図８に示す。
【００９３】
図８は、第１ループフィルタ１１４の内部構成の一例を示すブロック図である。同図に示される第１ループフィルタ１１４は、移相量カウント回路１６０１、加算器１６０２、１６０３、及びループフィルタ部１１４を備える。
【００９４】
前述したように、周波数誤差検出回路１１０は周波数誤差の情報を生成して出力するが、例えばウォブルクロック信号２０４の周波数が理想とされる再生クロック信号２０１の周波数から定常的にずれている場合、前述した補間処理によってクロックの引抜及び挿入が行われた後も、周波数誤差検出回路１１０は定常的な誤差量を生成する。そこで、移相量カウント回路１６０１によって、前述したクロックの引抜及び挿入のタイミングを示すクロックゲート信号３０１、３０２をカウントすることで、前記同期信号が検出される周期（以下、「シンク（ＳＹＮＣ）周期」とも称する。）における１Ｔ分の移相量をカウントし、そのカウント量を周波数ずれに対する補正量として算出する。そして、周波数誤差検出回路１１０からの周波数誤差と移相量カウント回路１６０１による補正量を加算器１６０２で加算することで、補正後の周波数誤差量１６１０を算出する。これにより、補間処理によるクロックの引抜及び挿入を考慮して周波数誤差を補正することができる。
【００９５】
例えば、ウォブルクロック信号２０４が理想とされる再生クロック信号２０１よりも定常的に周波数が高い場合、周波数誤差検出回路１１０でカウントされるＳＹＮＣ周期のカウント量はウォブルクロック信号２０４でカウントされるため、理想とされるＳＹＮＣ周期のカウント量よりも長く計測される。すなわち、周波数誤差検出回路１１０は、正の値を持つ周波数誤差量を生成する。また、この場合のクロックゲート信号として、１Ｔ分のクロック引抜を意味するオーバーフローのクロックゲート信号３０１が生成されることから、前記移相量カウント回路１６０１は、クロックを引き抜いた数を負のカウント量として計測する。これにより、加算器１６０２では、周波数誤差検出回路１１０による正の値を持つ周波数の誤差量と、前記移相量カウント回路１６０１による負の値を持つ補正量が加算され、所望の周波数ずれが正しく補正できている場合には、補正後の周波数誤差量１６１０は“０”（ゼロ）として生成される。
【００９６】
逆にウォブルクロック信号２０４が理想とされる再生クロック信号よりも定常的に周波数が低い場合は、周波数誤差検出回路１１によって負の値を持つ周波数誤差量が生成され、アンダーフローのクロックゲート信号３０２によるクロック挿入数により正の値の補正量（正のカウント量）が生成される。これにより、上記と同様に、所望の周波数ずれが正しく補正できている場合には、補正後の周波数誤差量１６１０は“０”（ゼロ）として生成される。
【００９７】
補正後の周波数誤差量１６１０は、加算器１６０３によって位相誤差と加算され、位相誤差と共にループフィルタ部１６０４に入力される。ループフィルタ部１６０４は、例えば、位相誤差と特定ゲインとを乗算する乗算器１６０５、前記加算された誤差量と特定ゲインとを乗算する乗算器１６０６、加算器１６０７、１６０９、及びクロック１周期分だけ出力を遅延するフリップフロップ（ラッチ回路）１６０８から構成されることで所望のフィルタ特性を実現し、平均化した誤差情報を出力する。
【００９８】
なお、上述した補正後の周波数誤差量１６１０の生成方法は、クロック単位の引抜／挿入による補間後の周波数誤差の生成方法の一例であり、これに限定されない。例えば、周波数誤差回路１１０内で、クロック引抜／挿入を考慮してＳＹＮＣ周期の計測をすることで周波数誤差の補正を行ってもよいし、周波数誤差検出回路１１０によって生成された周波数誤差に基づいて、ループフィルタ部１６０４のラッチ回路１６０８に初期値等として与える構成とすることで実現してもよい。また、補正後の周波数誤差量１６１０と位相誤差を単純に加算した誤差量をループフィルタ部１６０４への入力誤差量とする場合を例示したが、これに限られず、周波数誤差と位相誤差を切り替える構成や別々のゲイン配分を与える構成であってもよく、図８に示される構成に限定されない。更に、ループフィルタ部１６０４は、図８に示される構成に限定されず、所望のフィルタ特性を実現できるように種々に変更して構成してもよい。
【００９９】
次に、再生専用メディア等のウォブルが形成されていない光ディスク１０１を再生する場合の信号処理部１２２の動作について説明する。
【０１００】
光ディスク１０１にウォブルが形成されていない場合やウォブルが形成された光ディスク１０１を再生時にウォブルクロック信号２０４を用いてアドレス検出を行わない場合は、記録のための基準となる記録クロック信号としてのウォブルクロック信号２０４を生成する必要がないため、ＰＬＬ回路１２４を再生専用として利用することができる。すなわち、ＰＬＬ回路１２４により、再生ＲＦ信号１２８に同期したチャネルクロック信号２０４を生成することができる。
【０１０１】
図９は、周波数誤差検出回路１１０及びＰＬＬ回路１２４の内部構成と、それらと周辺回路との接続関係の一例を示すブロック図である。なお、同図では、説明に必要な周辺回路のみ図示している。
【０１０２】
同図に示されるように、周波数誤差検出回路１１０は、周波数の誤差を検出するための処理を行う検出部１２０１と、２つの選択回路１２０２、１２０３を備える。選択回路１２０２は、マイコン１２１からのウォブルの有無を示す制御信号５０１に基づいて、Ａ／Ｄ変換器１０９からのデータと補間回路１１２からのデータのいずれか一方を選択して検出部１２０１に与える。例えば、選択回路１２０２は、ウォブルが有ることを示す制御信号５０１の場合には補間回路１１２からのデータを検出部１２０１に与え、ウォブルが無いことを示す制御信号５０１の場合にはＡ／Ｄ変換器１０９からのデータを検出部１２０１に与える。また、選択回路１２０３は、前記制御信号５０１に基づいて、第２ループフィルタ１１９と第１ループフィルタ１１４のいずれか一方を選択し、検出部１２０１からの周波数誤差の情報を与える。例えば、選択回路１２０３は、ウォブルが有ることを示す制御信号５０１の場合には周波数誤差の情報を第１ループフィルタ１１４に与え、ウォブルが無いことを示す制御信号５０１の場合には周波数誤差の情報を第２ループフィルタ１１９に与える。
【０１０３】
また図９に示されるように、ＰＬＬ回路１２４におけるＰＬＬコントロール部１０６は、誤差検出部１２０６、クロック制御情報生成部１２０４、及び選択回路１２０５を備える。選択回路１２０５は、前記制御信号５０１に基づいて、第２ループフィルタ１１９からの信号と誤差検出部１２０６からの信号のいずれか一方を選択してクロック制御情報生成部１２０４に与える。例えば、選択回路１２０５は、ウォブルが有ることを示す制御信号５０１の場合には誤差検出部１２０６からの信号をクロック制御情報生成部１２０４に与え、ウォブルが無いことを示す制御信号５０１の場合には第２ループフィルタ１１９からの信号をクロック制御情報生成部１２０４に与える。
【０１０４】
以上のようにウォブルが形成された光ディスク１０１の場合には、前記制御信号５０１に基づいて、周波数誤差検出回路１１０が周波数誤差を第１ループフィルタ１１４に出力することで補間処理の制御ループを形成する。またＰＬＬ回路１２４は、Ａ／Ｄ変換器１０５による変換後のウォブル信号に基づいて位相誤差の情報を検出し、検出した位相誤差の情報に基づいてクロック制御情報生成回路１２０４を介して発振器１０７を制御することにより、ウォブルクロック信号２０４を生成する。
【０１０５】
一方、ウォブルが形成されていない光ディスク１０１の場合には、前記制御情報５０１に基づいて、周波数誤差検出回路１１０がＡ／Ｄ変換器１０９による変換後の再生ＲＦ信号に基づいて周波数誤差を検出する。またＰＬＬ回路１２４は、その周波数誤差に基づいて第２ループフィルタ１１９で平均化された誤差情報に応じて、クロック制御情報生成回路１２０４を介して発振器１０７を制御することにより、チャネルクロック信号２０４を生成する。チャネルクロック信号２０４は、再生ＲＦ信号１２８に同期して周波数引き込みされたクロック信号として生成され、従来のウォブルクロック出力のパスを利用した擬似的なウォブルクロック信号として出力され、ウォブルが有る場合と同様にＡ／Ｄ変換器１０９のサンプリングクロックとして用いられる。
【０１０６】
なお、前記チャネルクロック信号２０４は、ウォブルが形成されている光ディスク１０１を再生する場合にウォブル信号１２６に同期して生成されたウォブルクロック信号２０４と同様に、周波数は合っているが位相がずれているため、Ａ／Ｄ変換器１０９以降の処理は、ウォブルが形成されている光ディスク１０１を再生する場合の処理と同様の方法で実行される。すなわち、補正部１３２が第１波形等化回路１１１による等化処理後の再生データの位相誤差を検出し、位相シフトさせて補間後のＡ／Ｄサンプリングデータ２０９を生成し、Ａ／Ｄサンプリングデータ２０９に基づいて第２波形等化回路１１６以降の回路で信号処理を行うことで、最終的な再生データが得られる。
【０１０７】
以上のように実施の形態１に係る光ディスク装置１は、ウォブル信号１２６に同期して生成されたウォブルクロック信号２０４により再生ＲＦ信号１２８をサンプリングする。これにより、前述した図１９の光ディスク装置のように記録用のＰＬＬ回路と再生用のＰＬＬ回路を夫々独立して設ける必要がなく、一つの発振器（ＶＣＯ）で制御することが可能となり、回路規模の増大と消費電力の増大を防ぐことができる。また、発振器（ＶＣＯ）は、記録再生によらずウォブル信号に同期して制御されるため、簡素な制御方法、且つ従来構成の流用が可能である。例えば、ウォブルクロック信号２０４はあくまでもウォブルに同期して生成されたクロック信号であって再生データの位相等に依存しないため、光ディスクに対する記録時において、記録動作に最適なクロック信号として独自に制御することが可能となる。したがって、実施の形態１に係る光ディスク装置１によれば、ウォブル信号の位相誤差と再生ＲＦ信号の位相誤差を加算した誤差情報によってＰＬＬ回路を制御する方法等の従来技術に比べて複雑な制御を必要としないから、回路設計や検証の負担を抑えることが出来る。
【０１０８】
また、光ディスク装置１は、光ディスク１０１を再生する際に、光ディスク１０１の未記録部分の判別や記録再生のスムーズな切り替えのためにウォブルアドレスを検出して制御する場合がある。光ディスク装置１によれば、光ディスクの記録時と再生時のいずれの場合においても、先にウォブル信号１２６を検出してからウォブルクロック信号２０４を生成するから、ウォブルに同期したウォブルクロック信号２０４を用いてＡＤＩＰアドレス検出を行うことができ、精度のよい検出が可能となるとともに、より短時間でデータ再生を開始することができる。
【０１０９】
更に、光ディスク１０１の再生時において、周波数誤差の情報及び位相誤差の情報に基づいてウォブルクロック信号２０４でサンプリングされたＡ／Ｄサンプリングデータ２０６の位相を補間してＡ／Ｄサンプリングデータ２０９を生成するから、理想とされる再生クロック信号２０１とウォブルクロック信号２０４との間で周波数のずれや位相のずれが生じた場合であっても、精度よく再生データを生成することができる。また、位相誤差だけでなく、周波数誤差も含めた補間部１３２の帰還ループを構成することで、大きく周波数がずれた場合にもＡ／Ｄサンプリングデータの補間の精度を上げることができる。
【０１１０】
なお、再生ＲＦ信号のＡ／Ｄ変換のサンプリングクロック信号として固定クロック信号や固定クロック信号を分周したクロック信号を用いた場合、メディアの種類や再生倍速に応じて適切なクロック信号に切り替える必要があったり、目標とする再生クロック信号に対して周波数に極端な差が生じたりすることがある。このような場合、クロック信号の切り替えの機構の複雑化や再生データの生成の精度の悪化を招く可能性があるが、実施の形態１の光ディスク装置１のように、ウォブルクロック信号２０４を再生ＲＦ信号１２８のサンプリングクロック信号に用いることで、目標とするチャネルクロック周期にも近い信号を用いることができる。また、メディア種類や再生倍速に連動してウォブルクロック信号も変化するため、各種設定切り替えの必要がなく、単一の特性を実現することが可能となる。
【０１１１】
≪実施の形態２≫
図１０は、実施の形態２に係る光ディスク装置の構成の一例を示すブロック図である。
【０１１２】
同図に示される光ディスク装置３は、実施の形態１に係る光ディスク装置１と同様にウォブルクロック信号２０４でサンプリングされたＡ／Ｄサンプリングデータ２０６について補間処理を行うが、その補間処理を並列化し、補間処理以降の処理回路の動作クロックをＡ／Ｄ変換器１０９のサンプリングクロック信号（ウォブルクロック信号）２０４の１／２周期のクロック信号とすることを特徴とする。
【０１１３】
同図に示される光ディスク装置３の信号処理部３２２は、実施の形態１に係る信号処理部１２２の補間回路１１２、第２波形等化回路１１６、最尤復号回路１１７、デコード回路１１８、及びクロック生成回路１２０の代わりに、補間回路６０１、第２波形等化回路６０２、最尤復号回路６０３、デコード回路６０４、及びクロック生成回路６２０を備える。その他の機能部は、実施の形態１と同様であり、同一の符号を付してその詳細な説明を省略する。
【０１１４】
光ディスク装置３の信号処理部３２２について、図１１を用いて詳細に説明する。
【０１１５】
図１１は、光ディスク装置３における再生動作時の処理の流れの一例を示すタイミングチャートである。同図では、理解を容易にするため、２Ｔ−２Ｔ波形の再生ＲＦ信号１２８をサンプリングする場合を一例として示している。また、理想とされる再生クロック信号（目標とされるチャネルクロック信号）２０１とウォブルクロック信号２０４の周波数は一致しているが、位相はずれているものとする。
【０１１６】
同図に示されるように、補間回路６０１はウォブルクロック信号２０４の１／２周期で補間処理を並列して実行し、Ａ／Ｄサンプリングデータ７０３を生成する。図１２に補間回路６０１の内部構成の一例を示す。同図に示されるように、例えば２つの連続するＡ／Ｄサンプリングデータ２０６のうち、時間的に先の再生データを上位入力データとし、後のデータを下位入力データとする。この場合、フリップフロップ回路（ＦＦ）１５０２により遅延した１時刻前の下位入力データと当該時刻の上位入力データの連続する２点間での補間処理を処理回路１５０３で実行し、当該時刻の上位入力データと当該時刻の下位入力データの連続する２点間での補間処理を処理回路１５０４により実行する。例えば、図１１の参照符号Ｂ及び参照符号Ｃの再生データ７０３が生成されるタイミング４０１では、処理回路１５０３は当該時刻の上位入力データとして参照符号Ｂ’のデータを入力するとともに、１時刻前の下位入力データとして参照符号Ａ’のデータを入力し、補間処理を実行して参照符号Ｂの再生データ７０３を出力する。一方、処理回路１５０４は当該時刻の上位入力データとして参照符号Ｂ’のデータを入力するとともに、当該時刻の下位入力データとして参照符号Ｃ’のデータを入力し、補間処理を実行して参照符号Ｃの再生データ７０３を出力する。以上のように、２つの処理回路１５０３、１５０４の処理タイミングを同じにすることで、２点（上位、下位データ）のＡ／Ｄサンプリングデータ７０３を同じタイミングで得ることが出来る。
【０１１７】
また、クロック信号生成回路６２０は、各処理回路の動作クロックとなるクロック信号ＣＬＫ１とクロック信号ＣＬＫ２を生成する。
【０１１８】
図１３は、クロック信号生成回路６２０の内部構成の一例を示すブロック図である。同図に示されるように、クロック信号生成回路６２０は、ウォブルクロック信号２０４をクロック信号ＣＬＫ１として出力する。クロック信号ＣＬＫ１は、前記光ディスク装置１と同様に、補間前の処理に係る処理回路に供給される動作クロック信号である。また、クロック信号生成回路６２０は、イネーブル生成部１００１と信号生成部１００２によって、クロック信号ＣＬＫ２を生成して出力する。
【０１１９】
前記イネーブル生成部１００１は、補間係数算出回路からの制御信号３０１と制御信号３０２がネゲートされているとき、ウォブルクロック信号２０４の周期の１／２の周期であって、ウォブルクロック信号２０４に同期したクロックイネーブル信号（Ｃｌｏｃｋ Ｅｎａｂｌｅ）７０１を生成する。なお、クロックゲート信号３０１、３０２がアサートされているときの動作については後述する。
【０１２０】
信号生成部１００２は、ウォブルクロック信号２０４とクロックイネーブル信号７０１に基づいて、クロック信号ＣＬＫ２を生成する。具体的には、クロックイネーブル信号７０１がアサートされているときに、ウォブルクロック信号２０４に同期したクロック信号ＣＬＫ２を生成して出力する。例えば図１１に示されるように、クロックイネーブル信号７０１がハイ（Ｈｉｇｈ）となったら、次のウォブルクロック信号２０４が立ち上がるタイミングでクロック信号ＣＬＫ２を出力する。これにより、ウォブルクロック信号２０４の１／２周期のクロック信号ＣＬＫ２を容易に生成することができる。そして、このクロック信号ＣＬＫ２を第２波形等化回路６０２、最尤復号回路６０３、及びデコード回路６０４の動作クロックとして与えることで、補間処理後の処理がウォブルクロック信号２０４の１／２周期で実行される。また、第２波形等化回路６０２、最尤復号回路６０３、及びデコード回路６０４は、２並列の補間後のＡ／Ｄサンプリングデータ７０３について並列処理を行う。例えば、第２波形等化回路６０２は１クロックのタイミングで２つのサンプリングデータの等化処理を実行し、最尤復号回路６０３は１クロックのタイミングで２つのサンプリングデータの２値化処理を実行し、デコード回路６０４は１クロックのタイミングで２つのサンプリングデータの復調処理等を実行する。これにより、最終的な再生データが得られる。
【０１２１】
次に、Ａ／Ｄ変換器１０９のサンプリングクロックであるウォブルクロック信号２０４と、理想とされるチャネルクロック信号（再生クロック信号２０１）と間で周波数のずれが定常的に発生する場合の補間処理について説明する。
【０１２２】
図１４は、ウォブルクロック信号２０４が理想とされる再生クロック信号２０１よりも定常的に周波数が高い場合の再生動作時の処理の流れの一例を示すタイミングチャートである。
【０１２３】
ウォブルクロック信号２０４が理想とされる再生クロック信号２０１よりも周波数が高い場合、前述したように、理想とされる再生クロック信号２０１でサンプリングする場合に比べ、サンプルデータ数が多くなってしまう。そこで、補間部６３２の補間係数算出回路１１５が、実施の形態１と同様に、理想とされる再生クロック信号２０１に対するウォブルクロック信号２０４の位相が再生クロック信号２０１の１周期（１Ｔ）以上進んだと判断したら、クロックゲート信号（Ｃｌｏｃｋ＿Ｇａｔｅ（Ｏｖｅｒ Ｆｌｏｗ））３０１をアサートする。すなわち、正方向に１クロック以上の位相シフトが必要と判断されると、オーバーフローとして、クロックゲート信号３０１が出力される。クロックゲート信号３０１は、例えば、ウォブルクロック信号２０４の１周期の期間だけアサートされる。クロックゲート信号３０１は補間回路６０１に入力される。補間回路６０１は、例えばクロックゲート信号３０１がアサートされている間は、補間処理を実行しない。
【０１２４】
またクロックゲート信号３０１はクロック生成回路６２０に入力される。クロック生成回路６２０におけるイネーブル生成部１００１は、クロックゲート信号３０１がアサートされると、例えばクロックイネーブル信号７０１の立ち上がりをウォブルクロック信号２０４の１クロック分だけ遅らせる。例えば図１４において、通常であれば参照符号４０２のタイミングでクロックイネーブル信号を立ち上げる（ハイ（Ｈｉｇｈ）レベルにする）が、クロックゲート信号３０１がアサートされている場合にはタイミング４０２でクロックイネーブル信号７０１を立ち上げず、次の１クロック後のタイミングでクロックイネーブル信号７０１を立ち上げる。これにより、図１４に示されるようにクロック信号ＣＬＫ２は１クロック分だけ遅れて立ち上がる。
【０１２５】
このように、クロック信号ＣＬＫ２は１クロック分遅れることにより、第２波形等化回路６０２以降の処理回路においてＡ／Ｄサンプリングデータ２０９が１クロック分引き抜かれて処理されるため、Ａ／Ｄサンプリングデータ７０３のサンプル数を、前記再生クロック信号２０１でサンプリングされた場合のＡ／Ｄサンプリングデータ２０３のサンプル数に合わせることができる。
【０１２６】
図１５は、ウォブルクロック信号２０４が理想とされる再生クロック信号２０１よりも定常的に周波数が低い場合の再生動作時の処理の流れの一例を示すタイミングチャートである。
【０１２７】
ウォブルクロック信号２０４が理想とされる再生クロック信号２０１よりも周波数が低い場合、前述したように、理想とされる再生クロック信号２０１でサンプリングする場合に比べ、サンプルデータ数が少なくなってしまう。そこで、補間部６３２の補間係数算出回路１１５が、実施の形態１と同様に、理想とされる再生クロック信号２０１に対するウォブルクロック信号２０４の位相が再生クロック信号２０１の１周期（１Ｔ）以上遅れたと判断したら、制御信号としてクロックゲート信号（Ｃｌｏｃｋ＿Ｇａｔｅ（Ｕｎｄｅｒ Ｆｌｏｗ））３０２をアサートする。すなわち、負方向へ１クロック以上の位相シフトが必要と判断されると、アンダーフローとして、クロックゲート信号３０２がアサートされる。クロックゲート信号３０２は、例えば、ウォブルクロック信号２０４の１周期の期間だけアサートされる。クロックゲート信号３０２は補間回路６０１に入力され、補間回路６０１は、例えばクロックゲート信号３０１がアサートされている間は、連続して補間処理を実行する。
【０１２８】
また、クロックゲート信号３０２はクロック生成回路６２０に入力される。クロック生成回路６２０におけるイネーブル生成部１００１は、クロックゲート信号３０２がアサートされると、例えばクロックイネーブル信号７０１の立ち下がりをウォブルクロック信号２０４の１クロック分だけ遅らせる。例えば図１５において、通常であれば参照符号４０３のタイミングでクロックイネーブル信号７０１を立ち下げる（ロー（Ｌｏｗ）レベルにする）が、クロックゲート信号３０１がアサートされている場合にはタイミング４０３でクロックイネーブル信号７０１を立ち下げずに、次の１クロック後のタイミングでクロックイネーブル信号７０１を立ち下げる。これにより、図１５に示されるように、クロック信号ＣＬＫ２は２クロック連続して出力される。このようにクロック信号ＣＬＫ２が２クロック連続して出力されることにより、第２波形等化回路６０２以降の処理回路においてＡ／Ｄサンプリングデータ２０９が１クロック分挿入されて処理されるため、Ａ／Ｄサンプリングデータ７０３のサンプル数を、前記再生クロック信号２０１でサンプリングされた場合のＡ／Ｄサンプリングデータ２０３のサンプル数に合わせることができる。
【０１２９】
なお、これまでの説明において、補間回路６０１において、ウォブルクロック信号２０４の１／２周期で補間処理を並列して実行することで説明したが、ウォブルクロック信号２０４の１／２周期で上位入力データのみ補間処理を実行（例えば、図１１の参照符号Ｂ’、参照符号Ｄ’）し、１／２周期で生成された補間後のＡ／Ｄサンプリングデータ（図１１の参照符号Ｂ、参照符号Ｄ）を用いて、補間処理を実施しなかったサンプリングデータ（図１１のＣ）を生成するとしても、同様に補間後のＡ／Ｄサンプリングデータ７０３の並列化を実施できる。
【０１３０】
以上のように、実施の形態２に係る光ディスク装置３によれば、実施の形態１に係る光ディスク装置１と同様に、記録用のＰＬＬ回路と再生用のＰＬＬ回路を夫々設けることなく一つの発振器で制御することが可能となり、回路規模の増大と消費電力の増大を防ぐことができる。また、光ディスク装置３によれば、通常２回に１回のイネーブルの極性を有するクロックイネーブル信号７０１に基づいて、ウォブルクロック信号２０４の半分の周期のクロック信号ＣＬＫ２を生成し、その信号を第２波形等化回路６０２以降の処理回路の動作クロックとするから、光ディスク装置１に比べてより省電力化に資する。更に、理想とされる再生クロック信号２０１とウォブルクロック信号２０４の位相ずれが累積的に大きくなった場合であっても、オーバーフロー発生時にはクロックイネーブル信号７０１の生成タイミングを１クロック遅延（例えば図１４）し、アンダーフロー発生時には生成タイミングを１クロック前倒し（例えば図１５）することで、ウォブルクロック信号２０４の１クロック単位のＡ／Ｄサンプリングデータ２０９の引抜と挿入を実現することができ、再生データのサンプル数を制御することができる。また、実施の形態１に係る光ディスク装置１のように補間後のクロック信号ＣＬＫ２をＡ／Ｄ変換器１０９のサンプリングクロック信号（ウォブルクロック信号）２０４に同期させる方法と異なるから、前述の図７のような１クロックのタイミングで２クロック分のデータを同時に処理する特殊なタイミングが存在しない。すなわち、光ディスク装置３によれば、常に１／２周期に同期したクロック信号ＣＬＫ２に基づいて２並列の再生データ７０３を処理する制御が可能となるから、クロック信号ＣＬＫ２に加えてゲート信号ＧＡＴＥを用いて制御する光ディスク装置１に比べて、第２波形等化回路６０２以降の処理回路の設計が容易となる。
【０１３１】
更にその他の構成を実施の形態１に係る光ディスク装置１と同様にすることで、光ディスク装置１と同様の作用効果を奏する。例えば、光ディスク１０１に対する記録処理やウォブルが形成されていない光ディスク１０１の再生処理も、実施の形態１と同様の方法で実現することができる。
【０１３２】
≪実施の形態３≫
図１６は、実施の形態３に係る光ディスク装置の構成の一例を示すブロック図である。
【０１３３】
同図に示される光ディスク装置４は、実施の形態１に係る光ディスク装置１とは異なり、再生ＲＦ信号１２８のサンプリング信号としてウォブルクロック信号２０４を分周したクロック信号を用いて処理を行う。
【０１３４】
同図において、光ディスク装置１と同様の構成要素には同一の符号を付して、その詳細な説明を省略する。
【０１３５】
光ディスク装置４の信号処理部４２２は分周器１４０１を更に備える。分周器１４０１は、ウォブルクロック信号２０４を分周した分周クロック信号４０４を生成してＡ／Ｄ変換器１０９に出力する。分周器１４０１は、例えば１／２以下の分周率でウォブルクロック信号２０４を分周する。Ａ／Ｄ変換器１０９は、分周クロック信号４０４をサンプリング信号として用いて、再生ＲＦ信号１２８をディジタル信号に変換する。また、クロック信号生成回路１２０は、分周クロック信号４０４に基づいてクロック信号ＣＬＫ１、ＣＬＫ２を生成する。その他の処理は光ディスク装置１の信号処理部１２２と同様に行われる。
【０１３６】
以上実施の形態３に係る光ディスク装置４によれば、光ディスク装置１と同様に、記録用のＰＬＬ回路と再生用のＰＬＬ回路を夫々設けることなく一つの発振器で制御することが可能となり、回路規模の増大と消費電力の増大を防ぐことができる。また、Ａ／Ｄ変換器１０９や補間処理等を行う処理回路のクロック周波数の低減することができるから、低消費電力化とアナログ部品のスペック低減による小型化に資する。更に光ディスク装置４においても、実施の形態２と同様に、ウォブルクロック信号２０４の分周クロックでサンプリングしたＡ／Ｄデータに対して、補間回路１１２によって分周クロック信号４０４より低い周波数に同期したクロックに基づいて補間処理を実行し、分周クロック信号４０４に対応した演算レートに応じて処理することでＡ／Ｄサンプリングデータ２０９を生成することができる。これによれば、更なる低消費電力化を図ることができる。なお、クロック信号生成回路１２０は、前述したように分周クロック信号４０４に基づいてクロック信号ＣＬＫ１、ＣＬＫ２を生成してもよいし、クロック信号生成回路１２０が更に内部に分周器を備え、その分周器によりウォブルクロック信号２０４を分周して、必要な周波数のクロック信号ＣＬＫ１、ＣＬＫ２を生成してもよい。
【０１３７】
≪実施の形態４≫
図１７は、実施の形態４に係る光ディスク装置の構成の一例を示すブロック図である。実施の形態１に係る光ディスク装置１と同様の構成要素には同一の符号を付して、その詳細な説明を省略する。
【０１３８】
同図に示される光ディスク装置５は、実施の形態１に係る光ディスク装置１とは異なり、第１ループフィルタ５１４がデコード回路５１８から出力されるシンクロック信号ＳＹＮＣ＿ＬＣＫを入力する。
【０１３９】
シンクロック信号ＳＹＮＣ＿ＬＣＫは、前記同期信号の発生タイミングの周期が理想とされる周期で測定され、かつ連続したＮ回（Ｎは自然数）の周期が前記理想とされる周期で測定されたときにアサートされるフラグ信号である。例えば、デコード回路５１８は、最尤復号回路によって２値化されたデータに含まれる前記同期信号の発生タイミングを検出し、その検出された周期が理想とされるＳＹＮＣ周期と等しい場合にシンクロック信号ＳＹＮＣ＿ＬＣＫをアサートする。なお、前記同期信号の発生タイミングの周期が理想とされるＳＹＮＣ周期のプラスマイナス１Ｔの範囲にある等の略等しい場合でも、シンクロック信号ＳＹＮＣ＿ＬＣＫをアサートしても良い。また、連続してＮ回検出さえれば場合に限らず、指定した確率（例えば、５回中４回等）以上で前記同期信号の発生タイミングの周期が理想とされる周期で測定された場合に、シンクロック信号ＳＹＮＣ＿ＬＣＫをアサートする方法でもよい。
【０１４０】
図１８は、第１ループフィルタ５１４の内部構成の一例を示すブロック図である。同図に示されるように、第１ループフィルタ５１４は、実施の形態１に係る第１ループフィルタ１１４の構成要素に加え、選択回路１６１２を有する。選択回路１６１２は、シンクロック信号ＳＹＮＣ＿ＬＣＫに基づいて、前記補正後の周波数誤差１６１０と誤差が無いことを示す値１６１１とを切り替えて出力する回路である。例えば、選択回路１６１２は、シンクロック信号ＳＹＮＣ＿ＬＣＫがアサートされたら、誤差が無いことを示す値１６１１を選択して出力し、シンクロック信号ＳＹＮＣ＿ＬＣＫがネゲートされたら、補正後の周波数誤差１６１０を選択して出力する。
【０１４１】
実施の形態１で述べたように、補正後の周波数誤差量１６１０は、周波数誤差検出回路１１０によるＳＹＮＣ周期のカウント量と、オーバーフローのクロックゲート信号３０１またはアンダーフローのクロックゲート信号３０２のカウント数による補正量とを加算することによって算出される。しかしながら、オーバーフローのクロックゲート信号３０１またはアンダーフローのクロックゲート信号３０２がアサートされるタイミングは必ずしもＳＹＮＣ周期と同期していない。例えば、あるＳＹＮＣ周期におけるクロックゲート信号３０１又は３０２がアサートされるタイミングと、別のＳＹＮＣ周期におけるクロックゲート信号３０１又は３０２がアサートされるタイミングが同じでない場合がある。このため、補正後の再生データの周波数は安定しているにも関わらず、補正後の周波数誤差量１６１０がゼロにならない可能性がある。また同様に、ノイズの影響等により、補正後の周波数誤差量１６１０がゼロにならない可能性もある。このように、補正後の周波数誤差量１６１０が不安定な状態では、補間処理が不安定になる虞がある。そこで、光ディスク装置５では、上述したように、選択回路１６１２がシンクロック信号ＳＹＮＣ＿ＬＣＫに応じて周波数誤差量を選択して出力することにより、周波数誤差量を安定させることで補間処理をより安定して制御することができる。
【０１４２】
以上実施の形態４に係る光ディスク装置５によれば、光ディスク装置１と同様に、記録用のＰＬＬ回路と再生用のＰＬＬ回路を夫々設けることなく一つの発振器で制御することが可能となり、回路規模の増大と消費電力の増大を防ぐことができる。また、周波数誤差を安定させることで補間処理をより安定して制御することができ、再生性能を向上させることができる。
【０１４３】
なお、前記同期信号の発生タイミングの周期が理想とされるＳＹＮＣ周期のプラスマイナス１Ｔの範囲にある等の略等しい場合でもシンクロック信号ＳＹＮＣ＿ＬＣＫをアサートするようにデコード回路５１４を設計した場合、微小な周波数誤差量があるにもかかわらずシンクロック信号ＳＹＮＣ＿ＬＣＫがアサートされる可能性がある。このような場合、に対応するため、選択回路１６１２を以下のように構成すると有効である。例えば、シンクロック信号ＳＹＮＣ＿ＬＣＫがアサートされ、且つ補正後の周波数誤差量１６１０が一旦ゼロになったとき（周波数誤差がなくなったとき）に、選択回路１６１２で誤差が無いことを示す値１６１１を選択して出力するようにする。これにより、より安定した補間処理を行われ、再生性能をより向上させることができる。
【０１４４】
また、選択回路１６１２は、誤差が無いことを示す値１６１１を選択して出力する代わりに、補正後の周波数誤差量１６１０に１倍未満のゲインをかけた値を出力しても上記と同様の効果を奏する。
【０１４５】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０１４６】
例えば、実施の形態１乃至３において、動作クロックを簡略的に２系統（クロック信号ＣＬＫ１、クロック信号ＣＬＫ２）として説明しているが、処理回路の動作やタイミングに応じて各クロックの分周クロック信号を生成して動作クロックとしてもよい。
【０１４７】
実施の形態１乃至４では、位相誤差と周波数誤差を用いて補間部１３２、６３２の帰還ループを構成する場合を示したが、これに限られず、ウォブルクロック信号２０４は理想とされる再生クロック信号２０１に対して大きく周波数がずれる可能性が低い場合には、位相誤差のみを用いて補間部１３２のループを構成することも可能である。これによれば、再生データに同期したクロックを生成するための周波数引き込みが不要となるため、引き込みシーケンス時間の短縮を図ることができる。
【０１４８】
実施の形態２では、１／２周期に同期した２並列の再生データを処理する場合を一例として示したが、これに限定されず、例えば更に分周したクロック信号と多並列の再生データを処理してもよい。
【０１４９】
また、周波数誤差の不安定度を減らすために、補間処理における周波数誤差の割合を位相誤差の割合よりも相対的に小さくすることも有効である。位相誤差が再生ＲＦ信号２０６の記録マーク長のタイミング毎に検出できるのに対して、周波数誤差は同期信号の発生タイミングとなるＳＹＮＣ周期毎にしか検出できないことにより、ずれ量による誤差フィードバック量は相対的に大きくなるため、誤差の不安定度による影響は大きい。そこで、例えば実施の形態１乃至３に係る第１ループフィルタ１１４（図８）において、補正後の周波数誤差量１６１０を１倍未満のゲインで乗算してから加算器１６０３に入力する。これにより、周波数誤差のゲインを位相誤差のゲインよりも相対的に小さくすることできるから、補間処理の安定度をより高めることができる。また、実施の形態４に係る第１ループフィルタ５１４（図１８）において、補正後の周波数誤差量１６１０を１倍未満のゲインで乗算してから選択回路１６１１に入力する。これによれば、選択回路１６０２による周波数誤差の安定性の向上に加え、更に周波数誤差の安定性の向上を図ることができるから、再生性能をより向上させることができる。
【符号の説明】
【０１５０】
１、２、３、４、５ 光ディスク装置
１０１ 光ディスク
１０２ 光ピックアップ
１０３ スピンドルモータ
１０、２０、３０、４０、５０ データ処理制御部
１２１ マイクロコントローラ
１２２、２２２、３２２、４２２、５２２ 信号処理部
１２３ 記録部
１０４ アナログフロントエンド（ＡＦＥ）
１０４１、１０４２ フィルタ回路
１０５、１０９ Ａ／Ｄ変換器（Ａ／Ｄ）
１２４ ＰＬＬ回路
１０６ ＰＬＬコントロール部（Ｗｏｂｂｌｅ＿ＰＬＬ＿ＣＮＴ）
１０７ 発振器（ＶＣＯ）
１０８ アドレス検出回路
１１０ 周波数誤差検出回路
１１１ 第１波形等化回路
１１２ 補間回路
１１３ 位相誤差検出回路
１１４、５１４ 第１ループフィルタ
１１５ 補間係数算出回路
１１６ 第２波形等化回路
１１７ 最尤復号回路
１１８、５１８ デコード回路
１１９ 第２ループフィルタ
１２０ クロック生成回路
１３２、５３２ 補間部
１２５ 再生信号
１２６ ウォブル信号
１２７ ディジタル化されたウォブル信号
１２８ 再生ＲＦ信号
２０４ ウォブルクロック信号
２０６ Ａ／Ｄサンプリングデータ
２０９ 補間後のＡ／Ｄサンプリングデータ
３０１、３０２ クロックゲート信号
ＣＬＫ１、ＣＬＫ２ クロック信号
ＧＡＴＥ ゲート信号
５０１ 制御信号
１３０１ エンコード回路
１３０２ 記録波形出力回路
１３０３ ＬＤＤ
２０１ 理想とされる再生クロック信号
２０２ 目標サンプリングポイント
２０２＿Ｃ、２０２＿Ｅ、２０２＿Ｇ、２０５＿Ｃ、２０５＿Ｅ、２０５＿Ｇ ゼロクロス点
２０３ Ａ／Ｄサンプリングデータ（目標値）
２０５ サンプリングポイント
４００〜４０３ タイミング
１２００ 信号生成部
１２０１ 検出部
１２０２、１２０３、１２０５ 選択回路
１２０４ クロック制御情報生成部
１２０６ 誤差検出部
６０１ 補間回路（２並列化）
６０２ 第２波形等化回路（並列処理）
６０３ 最尤復号回路（並列処理）
６０４ デコード回路（並列処理）
６２０ クロック生成回路
６３２ 補間部
７０１ クロックイネーブル信号
７０３ 補間後のＡ／Ｄサンプリングデータ
１５０２ フリップフロップ回路（ＦＦ）
１５０３、１５０４ 処理回路
１００１ イネーブル生成部
１００２ 信号生成部
１４０１ 分周器
ＳＹＮＣ＿ＬＣＫ シンクロック信号
１６０１ 移相量カウント回路
１６０２、１６０３、１６０７、１６０９ 加算器
１６０４ ループフィルタ部
１６０５、１６０６ 乗算器
１６０８ フリップフロップ（ラッチ回路）
１６１０ 補正後の周波数誤差量
１６１１ 誤差が無いことを示す値
１６１２ 選択回路
１１０１ 第１発振器（ＶＣＯ）
１１０２ ループフィルタ
１１０３ 第２発振器（ＶＣＯ）
１１０４ 波形等化回路
１１０５ 周波数誤差検出回路
１１０６ ＰＬＬコントロール部（Ｗｏｂｂｌｅ＿ＰＬＬ＿ＣＮＴ）
１１０７ 記録用ＰＬＬ回路
１１０８ 再生用ＰＬＬ回路
１１０９ Ａ／Ｄ変換器（Ａ／Ｄ）
１１１０ 位相誤差検出回路
１１１１ 記録クロック信号（ウォブルクロック信号）
１１１２ サンプリングデータ
１１１３ 再生クロック信号（チャネルクロック信号）
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に光ディスクの記録と再生を行うための半導体装置に適用して有効な技術に関する。
【背景技術】
【０００２】
従来、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）等の光ディスクに対するデータの記録と再生が可能な光ディスク装置は、データを記録するとき、光ディスクの記録面にサイン波上に蛇行して形成されたウォブルグルーブに沿ってデータを記録する。すなわち、前記光ディスク装置におけるデータの記録と再生を制御するための制御回路が、前記ウォブルグルーブの形状に応じた周波数のウォブル信号に基づいて記録のための基準とされる記録クロック信号を生成し、記録クロック信号に同期して光ディスクにデータを記録するように制御する。一方、記録されたデータを再生するときは、前記制御回路は光ディスクに照射した反射光に応じた再生ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号に同期したチャネルクロック信号（再生クロック信号）を生成し、前記再生クロック信号に基づいてデータ信号をディジタル化し、ディジタルデータから記録データを復号する。このような光ディスク装置における制御回路は、記録クロック信号を生成するためのＰＬＬ（Ｐｈａｓｅ−ｌｏｃｋｅｄ ｌｏｏｐ）回路と再生クロック信号を生成するためのＰＬＬ回路を備える。しかしながら、このような構成においては、夫々のＰＬＬ回路が電圧制御発振器（ＶＣＯ：ｖｏｌｔａｇｅ ｃｏｎｔｒｏｌｌｅｄ ｏｓｃｉｌｌａｔｏｒ）を必要とする。すなわち電圧制御発振器が２つ必要となる。このことは、光ディスク装置における制御回路の回路規模の増大と消費電力の増大を招く。このような問題を解決する光ディスク装置の従来技術として特許文献１乃至４に開示がある。また、ＰＬＬ回路に関する従来技術として特許文献５及び６に開示がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−１１０１４９号公報
【特許文献２】国際公開ＷＯ２００７／０３７２７２号パンフレット
【特許文献３】特開２００１−１８４８０４号公報
【特許文献４】特開２００９−１７０００４号公報
【特許文献５】特開２０１０−４５４４１号公報
【特許文献６】特開２００６−４５０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ここで、上記電圧制御発振器を２つ備える光ディスク装置の一例を図１９に示す。図１９は、従来技術である記録用のＰＬＬ回路と再生用のＰＬＬ回路を夫々設けた光ディスク装置のブロック図である。
【０００５】
同図に示される光ディスク装置２における信号処理部２２２は、記録用のＰＬＬ回路１１０７、再生用のＰＬＬ回路１１０８、波形等化回路１１０４、及びその他の処理部を備える。ウォブル信号に基づいたウォブルクロック信号１１１１は、記録用のＰＬＬ回路１１０７のＰＬＬコントロール部１１０６及び第１発振回路１１０１によって生成される。一方、再生のための再生ＲＦ信号に同期したチャネルクロック信号１１１３は、再生用のＰＬＬ回路１１０８によって生成される。具体的には、再生用のＰＬＬ回路１１０８において、周波数誤差検出回路１１０５が、Ａ／Ｄ変換器１１０９によってディジタル信号に変換された再生ＲＦ信号１１１２から検出された同期信号やウォブルクロック信号１１１１に基づいて周波数誤差の情報を検出し、位相誤差検出回路１１１０が前記再生ＲＦ信号１１１２に基づいて位相誤差の情報を検出する。検出された周波数誤差の情報と位相誤差の情報はループフィルタ１１０２へ入力され、その後Ｄ／Ａ変換を実施して第２発振器１１０３に帰還されることで、再生のためのチャネルクロック信号１１１３が生成される。Ａ／Ｄ変換器１１０９は、このチャネルクロック信号１１１３をサンプリング信号として動作する。なお、ＰＬＬ回路１１０８は周波数誤差の情報を用いなくてもチャネルクロック信号１１１３を生成することが可能である。しかし、位相誤差検出回路１１１０による制御のキャプチャレンジは１％程度であり、あまり広くないことから、周波数誤差情報を用いれば、キャプチャレンジを拡張することが出来、大幅に位相がずれている状態からのクロック信号生成の引き込みが可能となる。
【０００６】
以上のように図１９に示される光ディスク装置２では、記録のための基準クロックとなるウォブルクロック信号１１１１の生成と再生のためのチャネルクロック信号１１１３の生成のために独立した発振器１１０１と発振器１１０３が必要となるため、前述したように回路規模の増大と消費電力の増大を招く。
【０００７】
特許文献１には、光ディスクの再生時と記録時で電圧制御発振器に入力される制御電圧を切り換えることにより、再生用ＰＬＬ回路と記録用ＰＬＬ回路の電圧制御発振器（ＶＣＯ）を共用化するクロック信号発生装置が示されている。これによれば、ＶＣＯを１つにすることができるが、記録と再生を連続的に行う場合に処理が複雑になってしまい、処理の高速化が困難となる。また、光ディスクの再生時にウォブル信号に同期したクロックを用いてＡＤＩＰ（Ａｄｒｅｓｓ Ｉｎ Ｐｒｅｇｒｏｏｖｅ）アドレス検出を行うことができず、データの再生を開始するまでに時間を要する場合がある。
【０００８】
特許文献２には、ウォブル信号の位相誤差と再生データ信号の位相誤差を加算した誤差情報に基づいて、１つのクロック発振部（ＶＣＯ）が１つのクロック信号を出力するクロック信号生成装置が示されている。これによれば、ＶＣＯを１つにすることができるが、ウォブル信号と再生データ信号の夫々の位相誤差を加算してＶＣＯを制御する処理が複雑であり、特に記録と再生を連続的に行う場合には処理の高速化が困難となる。
【０００９】
特許文献３には、光ディスクに予め形成されたクロック信号パターンを使用するサンプルサーボ方式の光磁気ディスクの記録と再生を行う光ディスク装置において、サンプルサーボのクロック信号の位相誤差と再生データ信号の位相誤差に基づいて１つの電圧制御発振器が１つのクロック信号を出力するクロック信号発生回路が示されている。これによれば、ＶＣＯを１つにすることができるが、上記特許文献２と同様に、２つの位相誤差に基づいてＶＣＯを制御する処理が複雑となる。
【００１０】
特許文献４には、光ディスクの再生時と記録時で１つの電圧制御発振器を切り替えて利用することにより、再生用ＰＬＬ回路と記録用ＰＬＬ回路の電圧制御発振器を共用化する光ディスク装置が示されている。当該光ディスク装置は、光ディスクの再生時において、ＡＤＩＰアドレス検出のために、ＰＬＬ回路により生成した再生クロック信号に基づいてウォブル信号の位相を補正する。これによれば、ＶＣＯを１つにすることができ、且つ光ディスクの再生時にウォブル信号を用いてＡＤＩＰアドレス検出を行うことができる。しかしながら特許文献４の光ディスク装置では、再生クロック信号を生成してからウォブル信号の位相を補正するため、再生開始時には精度のよいウォブル信号を利用することができない。
【００１１】
また、特許文献５には、外乱が入力されてもローパスフィルタの出力がキャプチャレンジの範囲内になるように制御することで安定動作が実現可能なＰＬＬ回路が示され、特許文献６には、ＨＦＭグルーブを再生するときに生じるノイズの影響を低減するための光ディスクの再生装置が示されているが、いずれの技術によっても上記の問題を解決することはできない。
【００１２】
本発明の目的は、光ディスク装置における制御回路の小面積化と低消費電力化を図ることを目的とする。
【００１３】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１４】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１５】
すなわち、光ディスクに対するデータの記録のための記録クロック信号を生成するとともに、光ディスクに記録されたデータに応じた再生データを生成するための半導体装置は、光ディスクから読み出された信号に基づいて、光ディスクのウォブル形状に応じた周波数の記録クロック信号を生成するとともに、前記記録クロック信号に基づいて生成した再生クロック信号によって光ディスクから再生されたアナログ信号をサンプリングして再生データを生成する。
【発明の効果】
【００１６】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１７】
すなわち、光ディスク装置における制御回路の小面積化と低消費電力化を図ることができる。
【図面の簡単な説明】
【００１８】
【図１】図１は、実施の形態１に係る光ディスク装置の構成の一例を示すブロック図である。
【図２】図２は、記録部１２３の内部構成の一例を示すブロック図である。
【図３】図３は、信号処理部１２２の概略を示す説明図である。
【図４】図４は、光ディスク装置１における再生動作時の処理の流れの一例を示すタイミングチャートである。
【図５】図５は、ウォブルクロック信号２０４が理想とされる再生クロック信号２０１よりも周波数が高い場合の再生動作時の処理の流れの一例を示すタイミングチャートである。
【図６】図６は、クロック生成回路１２０の内部構成の一例を示すブロック図である。
【図７】図７は、ウォブルクロック信号２０４が理想とされる再生クロック信号２０１よりも周波数が低い場合の再生動作時の処理の流れの一例を示すタイミングチャートである。
【図８】図８は、第１ループフィルタ１１４の内部構成の一例を示すブロック図である。
【図９】図９は、周波数誤差検出回路１１０及びＰＬＬ回路１２４の内部構成と、それらと周辺回路との接続関係の一例を示すブロック図である。
【図１０】図１０は、実施の形態２に係る光ディスク装置の構成の一例を示すブロック図である。
【図１１】図１１は、光ディスク装置３における再生動作時の処理の流れの一例を示すタイミングチャートである。
【図１２】図１２は、補間回路６０１の内部構成の一例を示すブロック図である。
【図１３】図１３は、クロック信号生成回路６２０の内部構成の一例を示すブロック図である。
【図１４】図１４は、ウォブルクロック信号２０４が理想とされる再生クロック信号２０１よりも周波数が高い場合の再生動作時の処理の流れの一例を示すタイミングチャートである。
【図１５】図１５は、ウォブルクロック信号２０４が理想とされる再生クロック信号２０１よりも周波数が低い場合の再生動作時の処理の流れの一例を示すタイミングチャートである。
【図１６】図１６は、実施の形態３に係る光ディスク装置の構成の一例を示すブロック図である。
【図１７】図１７は、実施の形態４に係る光ディスク装置の構成の一例を示すブロック図である。
【図１８】図１８は、第１ループフィルタ５１４の内部構成の一例を示すブロック図である。
【図１９】図１９は、記録用のＰＬＬ回路と再生用のＰＬＬ回路を夫々設けた光ディスク装置の一例を示すブロック図である。
【発明を実施するための形態】
【００１９】
１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００２０】
〔１〕（ウォブル信号を再生用サンプリング信号として利用する半導体装置）
本発明の代表的な実施の形態に係る半導体装置（１０、３０、４０、５０）は、光ディスク（１０１）に対するデータの記録のための記録クロック信号を生成するとともに、光ディスクに記録されたデータに応じた再生データを生成するための半導体装置である。前記半導体装置は、光ディスクを再生することによって得られる信号（１２５）を入力し、光ディスクのウォブル形状に応じた第１アナログ信号（１２６）を出力する第１アナログ信号生成部（１０４１）と、前記光ディスクを再生することによって得られる信号を入力し、光ディスクに記録されたデータに応じた第２アナログ信号（１２８）を出力する第２アナログ信号生成部（１０４２）とを有する。また前記半導体装置は、前記第１アナログ信号を第１ディジタル信号（１２７）に変換して出力するアナログディジタル変換部と、前記第１ディジタル信号に基づいて前記第１ディジタル信号より周波数の高い前記記録クロック信号（２０４）を生成するＰＬＬ部（１２４）と、前記第２アナログ信号を前記記録クロック信号に基づいて生成された再生クロック信号（２０４）でサンプリングした再生データを出力するサンプリング部（１０９）とを有する。
【００２１】
光ディスクの再生時に前記第２アナログ信号（例えば、再生ＲＦ信号）のサンプリング信号として利用される再生クロック信号と、光ディスクへの記録時に利用される記録クロック信号は、略同じ周波数とされる。そこで項１の半導体装置では、前記ＰＬＬ部によって、光ディスクのウォブル形状に基づく第１アナログ信号（例えば、ウォブル周期に応じたウォブル信号）に基づいて記録クロック信号を生成し、前記記録クロック信号に基づく再生クロック信号により前記第２アナログ信号をサンプリングして再生データを生成する。すなわち、項１の半導体装置によれば、前記記録クロック信号を再生ＲＦ信号のサンプリング信号として流用するから、再生ＲＦ信号に応じた再生クロック信号を生成するＰＬＬ回路が不要となり、複雑な処理を必要とすることなく小面積化及び低消費電力化を図ることができる。また、前記ＰＬＬ部の電圧制御発振器（ＶＣＯ）は、記録再生によらずウォブル信号に同期して制御されるため従来と同様の制御が可能とされるから、簡素な制御方法、且つ従来構成の流用が可能であり、回路設計や検証の負担を抑えることが出来る。
【００２２】
一般に光ディスクのウォブルグルーブは光ディスクの製造時に形成され、同一種類の光ディスクであれば同一の形状のウォブルグルーブが形成される。一方、光ディスクを再生することによって得られる信号（例えば再生ＲＦ信号）は、記録されるデータや記録を行うドライブ装置に依存するので、光ディスク毎に異なる場合が多い。したがって、再生ＲＦ信号よりもウォブル信号の方が、より基準信号として好適なものと考えられる。すなわち、ＰＬＬ回路を１つにするために、再生ＲＦ信号を基準として記録クロック信号と再生クロック信号を生成するよりも、ウォブル信号を基準として記録クロック信号と再生クロック信号を生成する方が、光ディスク装置の安定した動作が期待できる。例えば、前述の特許文献４の光ディスク装置のように、再生クロック信号を生成してからウォブル信号の位相を補正する方法では、光ディスクの再生開始にＡＤＩＰアドレス検出を行うことができない。一方、項１の半導体装置によれば、光ディスクの記録時と再生時のいずれの場合においても、先にウォブル信号を検出してからＡＤＩＰアドレス検出を行い、その後記録クロック信号及び再生クロック信号を生成することができる。これにより、データ再生時にもＡＤＩＰアドレス検出を行うことができ、より短時間且つ精度良くデータ再生を開始することができる。
【００２３】
〔２〕（サンプリングされたデータの補間）
項１の半導体装置は、前記サンプリング部のサンプリング信号として理想とされる理想クロック信号（２０１）と前記再生クロック信号とのずれを示す情報を算出し、算出したずれを示す情報に応じて前記再生データ（２０６）の値を補正する補正部（１３２、６３２）を更に有する。
【００２４】
これによれば、例えばウォブル信号が外乱の影響を受けることにより、前記記録クロック信号が前記理想クロック信号からずれた場合であっても、そのずれ量に応じて前記再生データの値を補正するから、より精度よく再生データを生成することができる。
【００２５】
〔３〕（位相のずれ量に応じて補間）
項２の半導体装置において、前記ずれを示す情報は、前記再生クロック信号の前記理想クロック信号に対する位相のずれ量を含み、前記位相のずれ量は、前記理想クロック信号によって前記第２アナログ信号がサンプリングされた場合の理想再生データの理論値（２０３）と、前記サンプリング部によってサンプリングされた再生データ（２０６）の値に基づいて算出される。
【００２６】
前記再生クロック信号及び前記記録クロック信号は、例えば光ディスクの記録面に形成される記録マークのチャネルビット長に対応した基準クロック信号（チャネルクロック信号）であり、その１周期はＴとされる。また、再生ＲＦ信号は記録マークに応じて変化する信号であり、チャネルビット長に対応される波形となるから、１Ｔ毎に再生ＲＦ信号の値を特定することができる。したがって、例えば前記理想クロック信号を周期１Ｔのクロック信号としたとき、前記理想クロック信号によって再生ＲＦ信号がサンプリングされた場合の理想再生データの理論値と、前記再生クロック信号によってサンプリングされた場合の再生データの値を比較することで、位相のずれ量を把握することができる。これにより、前記記録クロック信号が前記理想クロック信号からどの程度ずれているのかを容易に把握することができる。
【００２７】
〔４〕（ゼロクロス点の位相ずれ量に基づいて補間）
項３の半導体装置において、前記理想再生データの理論値は前記第２アナログ信号のゼロクロス点（２０２＿Ｃ、２０２＿Ｅ、２０２＿Ｇ）における理論値であり、前記再生データの値は前記ゼロクロス点に対応されるタイミング（２０５＿Ｃ、２０５＿Ｅ、２０５＿Ｇ）での再生データの値である。
【００２８】
前述したように、再生ＲＦ信号は１Ｔ毎にその値が特定されるから、例えば、再生ＲＦ信号の値がゼロとなるタイミングに着目し、そのタイミングでサンプリングされた前記再生データの値を見れば、ゼロを基準としてどの程度前記再生データの値がずれているのか容易に把握することができる。これにより、より効率よく位相のずれを推定することができる。
【００２９】
〔５〕（周波数ずれの検出）
項３又は４のいずれかの半導体装置において、前記ずれを示す情報は、前記再生クロック信号の前記理想クロック信号に対する周波数のずれ量を含み、前記周波数のずれ量は、前記光ディスクに記録された特定パターンの記録マークに応じて再生された同期信号の検出タイミングに基づいて算出される。
【００３０】
前記再生クロック信号と前記記録クロック信号の周波数は略同一であるため、項４の半導体装置のように位相誤差のみを用いてループを構成することは可能であるが、項５の半導体装置のように周波数誤差を把握することで、引き込みの速度を速めることができ、大きく周波数ずれが発生した場合であっても対応が可能となる。
【００３１】
〔６〕（補間関数）
項２乃至５のいずれかの半導体装置において、前記再生データの補正は、連続してサンプリングされた少なくとも２点の再生データと前記算出したずれを示す情報に基づいて、所定の補間関数により、前記理想クロック信号によってサンプリングされた場合の再生データを補間する処理である。
【００３２】
これによれば、複雑な処理を必要とすることなく、前記理想クロック信号の所定のタイミングでサンプリングされた前記理想再生データの値を推定することができる。
【００３３】
〔７〕（１Ｔ以上の進みなら１データ除く処理）
項２乃至６のいずれかの半導体装置において、前記補正部は、前記理想クロック信号に対する前記記録クロック信号の位相が前記理想クロック信号の周期に応じた値以上進んだら、前記再生データを１つ除外する。
【００３４】
例えば、前記理想クロック信号に対する前記記録クロック信号の位相が前記理想クロック信号の周期以上進んだ場合、前記理想クロック信号で所定期間内にサンプリングしたときのサンプリングデータの数に比べて、その数は多くなってしまう。そこで、このような場合には、取得したサンプリングデータを１つ除外することで、前記理想クロック信号でサンプリングした場合と同じ数のサンプリングデータを生成することができる。
【００３５】
〔８〕（１Ｔ以上の遅れなら１データ挿入する処理）
項２乃至７のいずれかの半導体装置において、前記補正部は更に、前記理想クロック信号に対する前記再生クロック信号の位相が前記理想クロック信号の周期に応じた値以上遅れたら、１つの再生データを補正することにより２つの新たな再生データを生成するなどして、前記再生データを一つ挿入するする。
【００３６】
例えば、前記理想クロック信号に対する前記記録クロック信号の位相が前記理想クロック信号の周期以上遅れた場合、前記理想クロック信号で所定期間内にサンプリングしたときのサンプリングデータの数に比べて、その数は少なくなってしまう。そこで、このような場合には、取得したサンプリングデータの１つから２つのサンプリングデータを補間することで、前記理想クロック信号でサンプリングした場合と同じ数のサンプリングデータを生成することができる。
【００３７】
〔９〕（ウォブル信号ないときは再生データから再生クロック信号を生成する）
項５乃至８のいずれかの半導体装置において、前記補正部によって算出された前記周波数のずれ量に応じた信号を生成するループフィルタ部（１１９）を更に有し、前記ＰＬＬ部は、光ディスクのウォブル形状に応じた第１アナログ信号がないことを示す制御信号（５０１）に応じて、前記周波数のずれ量に応じた信号に基づいて前記記録クロック信号（チャネルクロック信号２０４）を生成する。
【００３８】
これによれば、再生ＲＦ信号を基準とした再生クロック信号を生成することができるから、ウォブルがない光ディスクも再生することができる。
【００３９】
〔１０〕（補間処理を並列化）
項２乃至９のいずれかの半導体装置（３０）において、前記補正部は、２つの連続するサンプルデータについての前記補正を並列して行う。
【００４０】
これによれば、一回の処理タイミングで２つのサンプルデータの補正を行うから、前記補正部における処理クロックを下げることができ、低消費電力化に資する。
【００４１】
〔１１〕（ウォブルクロック信号を分周）
項２乃至９のいずれかの半導体装置（４０）において、前記記録クロック信号を分周して出力する分周部（１４０１）を更に有し、前記再生クロック信号は前記分周された信号（４０４）である。
【００４２】
これによれば、再生ＲＦ信号のサンプリング周波数を下げるから、前記補正部における処理クロックを下げることができ、低消費電力化に資する。
【００４３】
〔１２〕（シンクロック信号がアサートされているときは周波数誤差をゼロとする）
項５乃至１１のいずれかの半導体装置（５０）において、補正後の再生データに基づいて復号処理を行うとともに、前記補正後の再生データが前記同期信号の理想とされる周期に対応して生成されている場合にシンクロック信号（ＳＹＮＣ＿ＬＣＫ）をアサートする復号部（５１８）を更に有する。前記補正部は、前記シンクロック信号がアサートされたら、前記算出された周波数のずれ量に関わらず、前記周波数のずれ量が無いものとして前記補正を行う。
【００４４】
前記補正するタイミングとシンク周期が必ずしも同期していないことやノイズの影響等により、補正後の再生データの周波数は安定しているにも関わらず、算出した周波数誤差がゼロにならず、前記補正の処理が不安定になる虞がある。そこで、項１２の半導体装置は、前記復号部によって前記シンクロック信号がアサートされた場合に周波数誤差が無いものとして前記補正を行う。これにより、周波数誤差の不安定性によって前記補正の処理が不安定になることを防止することができる。
【００４５】
〔１３〕（シンクロック信号がアサート且つ算出された周波数誤差がゼロなら、周波数誤差をゼロとする）
項５乃至１１のいずれかの半導体装置（５０）において、補正後の再生データに基づいて復号処理を行うとともに、前記補正後の再生データが前記同期信号の理想とされる周期に対応して生成されている場合にシンクロック信号（ＳＹＮＣ＿ＬＣＫ）をアサートする復号部（５１８）を更に有する。前記補正部は、前記シンクロック信号がアサートされているとき、前記周波数のずれ量の算出結果が、ずれが無いことを示す値となったら、前記周波数のずれ量が無いものとして前記補正を行う。
【００４６】
これによれば、項１２の半導体装置と同様に、前記補正の処理が不安定になることを防止することができる。また、仮に、前記補正後の再生データが前記同期信号の理想とされる周期と略等しい周期で生成されている場合にも前記シンクロック信号がアサートされるように前記復号部を設計した場合、微小な周波数誤差があるにも関わらず、前記シンクロック信号がアサートされる可能性がある。このような場合であっても、項１３の半導体装置は、例えば周波数誤差の算出値がゼロになるまで、当該算出値を考慮した前記補正の処理を行う。これにより、前記補正の処理をより安定して行うことができる。
【００４７】
〔１４〕（位相誤差のゲインよりも周波数誤差のゲインを相対的に小さくする）
項５乃至１３のいずれかの半導体装置（１０、３０、４０、５０）において、前記補正部は前記周波数のずれ量に対し前記位相のずれ量よりも小さい重みづけをして前記補正を行う。
【００４８】
項１４の半導体装置によれば、前記周波数のずれ量に対し前記位相のずれ量よりも小さい重みづけを行うことで、前記補正の処理における周波数誤差の割合を位相誤差の割合よりも相対的に小さくし、周波数誤差の不安定度を減らすことができるから、前記補正の処理の安定度をより高めることができる。
【００４９】
〔１５〕（ウォブル信号でサンプリングし、サンプリングデータを補間する半導体装置）
本発明の別の代表的な実施の形態に係る半導体装置（１０、３０、４０、５０）は、光ディスク（１０１）に対するデータの記録のための記録クロック信号を生成するとともに、光ディスクに記録されたデータに応じた再生データを生成するための半導体装置である。前記半導体装置は、光ディスクから読み出された信号（１２５、１２６）に基づいて、光ディスクのウォブル形状に応じた周波数の記録クロック信号（２０４）を生成するＰＬＬ部（１２４）と、光ディスクから再生されたアナログ信号（１２８）を前記記録クロック信号に基づいて生成された再生クロック信号（２０４）でサンプリングし、サンプリングしたデータ（２０６）を補正して出力する再生データ生成部（１３２、６３２）を有する。また、前記補正は、前記サンプリングのサンプリング信号として理想とされる理想クロック信号（２０１）と前記再生クロック信号とのずれを示すずれ量と、前記サンプリングされたデータとに基づいて、前記理想クロック信号によってサンプリングされた場合の再生データ（２０３）を補間する処理である。
【００５０】
これによれば、項１と同様に、前記記録クロック信号を再生ＲＦ信号のサンプリング信号として流用するから、再生ＲＦ信号に応じた再生クロック信号を生成するＰＬＬ回路が不要となり、複雑な処理を必要とすることなく小面積化及び低消費電力化を図ることができ、回路設計や検証の負担をも抑えることができる。また、光ディスクの記録時と再生時のいずれの場合においてもウォブル信号に基づいた記録クロック信号を生成することができるから、データの再生時にＡＤＩＰアドレス検出を行うことができ、より短時間且つ精度良くデータの再生を開始することができる。更に、項１２の半導体装置によれば、前記記録クロック信号が前記理想クロック信号からずれた場合であっても、そのずれ量に応じて前記理想クロック信号の所定のタイミングでサンプリングされた理想再生データの値を推定することができるから、より精度よく再生データを生成することができる。
【００５１】
２．実施の形態の詳細
実施の形態について更に詳述する。
【００５２】
≪実施の形態１≫
図１は、実施の形態１に係る光ディスク装置の構成の一例を示すブロック図である。
【００５３】
同図に示される光ディスク装置１は、光ディスク１０１に対するデータの書き込みと読み出しを行う。光ディスク装置１によって記録・再生が可能な光ディスク１０１は、特に制限されないが、例えば、ＣＤ、ＤＶＤ、ＢＤ（（Ｂｌｕ−ｒａｙ Ｄｉｓｃ）登録商標）等の光ディスクである。
【００５４】
図１に示される光ディスク装置１は、着脱が可能な光ディスク１を回転駆動するスピンドルモータ１０３と、光ピックアップ１０２と、信号処理を実行するとともにスピンドルモータ１０３や光ピックアップ１０２等の他の機能部の制御を行うデータ処理制御部１０とを備える。
【００５５】
スピンドルモータ１０３は、データ処理制御部１０からのモータ制御信号によりモータ回転制御されることによって、所定の回転数で光ディスク１０１を回転させる。
【００５６】
光ピックアップ１０２は、データ処理制御部１０からの位置制御信号により位置制御されることによって、光ディスク１０１の径方向に移動して所定の記録再生位置に移動する。また光ピックアップ１０２の半導体レーザは、データ処理制御部１０からの制御信号に従って、記録または再生のためにレーザパルスを光ディスク１０１の表面に照射する。光ディスク１０１の再生時には、光ピックアップ１０２の半導体レーザから照射されたレーザパルスは光ディスク１０１の表面で反射され、光ピックアップ１０２の受光部が反射光を受光する。受光部は反射光を電気信号に変換してデータ処理制御部１０に出力する。
【００５７】
データ処理制御部１０は、記録部１２３、信号処理部１２２、及びマイクロコントローラ１２１を備える。なお、図示はしないが、データ処理制御部１０は、例えばモータを制御するためのモータ制御回路等の周辺回路も備える。またデータ処理制御部１０は、特に制限されないが、上記機能部１２１〜１２３が夫々個別の半導体基板に構成された複数の半導体チップを１つのパッケージに封入したＳＩＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）として構成されてもよいし、夫々の機能部を公知のＣＭＯＳ集積回路の製造技術によって１個の単結晶シリコンのような半導体基板に形成した１チップのＬＳＩとして構成されてもよい。
【００５８】
マイクロコントローラ１２１は、信号処理部１２２や記録部１２３、及びその他の機能部を制御することにより、光ディスク装置１による光ディスク１０１の記録と再生を統括的に制御する。
【００５９】
記録部１２３は、マイクロコントローラ（マイコン）１２１からの制御により、記録のための基準クロック信号（記録クロック信号）に基づいて光ディスク１０１に対するデータの記録を行う。動作の詳細は後述する。
【００６０】
信号処理部１２２は、マイクロコントローラ１２１からの制御により、光ディスク１０１から読み出した信号に基づいて記録及び再生のための基準信号を生成するとともに、光ディスク１０１に記録されたデータに基づく再生ＲＦ信号から再生データを生成する。信号処理部１２２は、例えば、アナログフロントエンド（ＡＦＥ：Ａｎａｌｏｇ Ｆｒｏｎｔ Ｅｎｄ）１０４、Ａ／Ｄ変換器（Ａ／Ｄ）１０５、ＰＬＬ回路１２４、アドレス検出回路１０８、Ａ／Ｄ変換器（Ａ／Ｄ）１０９、周波数誤差検出回路１１０、第１波形等化回路１１１、補間回路１１２、位相誤差検出回路１１３、第１ループフィルタ１１４、補間係数算出回路１１５、第２波形等化回路１１６、最尤復号回路１１７、デコード回路１１８、第２ループフィルタ１１９、及びクロック生成回路１２０を備える。
【００６１】
光ディスク１０１に対する記録時における記録部１２３と信号処理部１２２について詳細に説明する。
【００６２】
光ディスク１０１には予めトラックグルーブが形成されており、例えば追記型又は書き換え型の光ディスクの場合にはウォブルと呼ばれる蛇行が施されている。ウォブルには記録再生位置のガイドとなるアドレス情報が埋め込まれている。光ディスク１０１に対するデータの記録では、ウォブルの周期に基づいて生成されたウォブルクロック信号２０４を基準クロック信号としてデータの記録が行われる。ウォブルクロック信号２０４の具体的な生成方法は以下である。例えば、先ずＡＦＥ１０４が、光ディスク１０１から光ピックアップ１０２を介して読み出された再生信号１２５を入力し、アナログ信号処理を行ってウォブル信号１２６を出力する。前記ＡＦＥ１０４は、例えばフィルタ回路１０４１、１０４２等から構成され、フィルタ回路１０４１が再生信号１２５からウォブル周期に応じた周波数のアナログ信号を抽出し、ウォブル信号１２６としてＡ／Ｄ変換器１０５に出力する。Ａ／Ｄ変換器１０５は入力されたウォブル信号１２６をディジタル信号１２７に変換して出力する。前記ディジタル信号１２７はＰＬＬ回路１２４に入力され、ＰＬＬ回路１２４がウォブル信号１２６に同期したウォブルクロック信号２０４を生成して出力する。具体的には、ＰＬＬ回路１２４はＰＬＬコントロール部（Ｗｏｂｂｌｅ＿ＰＬＬ＿ＣＮＴ）１０６と発振器１０７から構成され、発振器１０７は例えば電圧制御発振器（ＶＣＯ）である。前記電圧制御発振器（ＶＣＯ）は、クロック信号を制御するためのクロック制御情報に基づいてウォブルクロック信号２０４を生成して出力する。ＰＬＬコントロール部１０６は、ディジタル化されたウォブル信号１２７と前記ウォブルクロック信号２０４を分周した信号との位相誤差に応じて前記クロック制御情報を生成し、前記電圧制御発振器（ＶＣＯ）に与える。前記電圧制御発振器（ＶＣＯ）は、前記クロック制御情報に応じてウォブルクロック信号２０４の周波数を調整する。このようなＰＬＬ回路１２４の動作により、ウォブル信号１２６に同期したウォブルクロック信号２０４が生成される。ここで、ウォブルクロック信号２０４の周波数は、チャネルクロック信号の１周期（１Ｔ）に対応する周波数であり、例えば、ＤＶＤの場合で２６．１６ＭＨｚである。また、ウォブル信号１２６の周波数は、例えばＤＶＤ−Ｒの場合で１４０ｋＨｚ（２６．１６ＭＨｚ÷１８６Ｔ）とされ、ＤＶＤ＋Ｒの場合で８１７ｋＨｚ（２６．１６ＭＨｚ÷３２Ｔ）とされる。
【００６３】
ＰＬＬ回路１２４によって生成されたウォブルクロック信号２０４は、アドレス検出回路１０８、記録部１２３、及びクロック生成回路１２０に供給される。アドレス検出回路１０８はウォブルクロック信号２０４に基づいてウォブルに埋め込まれたアドレス情報を解析し、光ディスク１０１の位置を示すアドレスを検出する。記録部１２３は、ウォブルクロック信号２０４を記録クロック信号とし、前記記録クロック信号に同期して光ディスク１０１にデータを記録する。
【００６４】
図２に記録部１２３の内部構成の一例を示す。同図に示されるように、記録部１２３はエンコード回路１３０１により生成されたデータ列を記録波形出力回路１３０２によって記録波形に変換し、ＬＤＤ（Ｌａｓｅｒ Ｄｉｏｄｅ Ｄｒｉｖｅｒ）１３０３によって記録波形に応じたレーザパルス制御信号を生成してピックアップ１０２を制御することで、光ディスク１０１に対するデータの記録を実現する。このとき、ウォブルクロック信号２０４は、前述したように、記録時の記録クロック信号として用いられ、また、記録再生時のアドレス検出回路１０８の動作クロックとしても用いられる。
【００６５】
次に、光ディスク１０１の再生時における信号処理部１２２について説明する。
【００６６】
前述したように、従来方法による光ディスク１０１の再生では、ウォブル信号１２５に同期したウォブルクロック信号２０４とは別に、再生ＲＦ信号１２８に同期したチャネルクロック信号（再生クロック信号）を生成し、Ａ／Ｄ変換器１０９が前記再生クロック信号をサンプリング信号として再生ＲＦ信号１２８のサンプリングを行っていた。一方、本実施の形態に係る光ディスク装置１では、ウォブル信号１２６に同期して生成されたチャネルクロック周期のウォブルクロック信号２０４が再生ＲＦ信号のサンプリングに必要なチャネルクロック周期の再生クロック信号と周波数が略同一であることに着眼し、Ａ／Ｄ変換器１０９においてウォブルクロック信号２０４を用いて再生ＲＦ信号１２８をサンプリングする。更に光ディスク装置１では、クロック生成回路１２０によってウォブルクロック信号２０４を基準に動作クロック信号を生成し、補間部１３２や最尤復号回路１１７等の回路は前記動作クロック信号に基づいて処理を行う。しかしながら、ウォブルクロック信号２０４は、ウォブル信号１２６に同期して生成された信号であるため、光ディスク１０１へのデータ記録時の記録クロックの精度やＰＬＬ回路１２４における検出・生成精度により、再生ＲＦ信号１２８のサンプリング信号として理想とされる再生クロック信号に対して若干の周波数ずれを生じる場合がある。また、ウォブルクロック信号２０４の位相はあくまでもウォブル信号１２５の位相に同期したクロック信号であるため、再生ＲＦ信号１２８の位相とはずれてしまう。そこで、本来の再生のためのチャネルクロック信号に同期した再生データの生成を行うために、光ディスク装置１の信号処理部１２２は、周波数ずれと位相ずれのずれ量に基づいて再生データを補間する補間部１３２を備える。
【００６７】
図３は、信号処理部１２２の概略を示す説明図である。
【００６８】
同図に示されるように信号処理部１２２は、光ディスク１０１の再生時に、記録時と同様に、光ディスク１０１から光ピックアップ１０２を介して読み出された再生信号１２５に基づいてウォブルクロック信号２０４を生成する。そして、Ａ／Ｄ変換器１０９によって、再生信号１２５から抽出した再生ＲＦ信号１２８をウォブルクロック信号２０４でサンプリングし、Ａ／Ｄサンプリングデータ２０６を生成する。更に信号処理部１２２は、前記Ａ／Ｄサンプリングデータ２０６とウォブルクロック信号２０４との周波数誤差と位相誤差に基づいて、補間部１３２により理想とされる再生クロック信号２０１によるＡ／Ｄサンプリングデータとなるように値を補間して生成し、補間後のＡ／Ｄサンプリングデータ２０９を出力する。
【００６９】
以下信号処理部１２２における各処理部について詳細に説明する。
【００７０】
ＡＦＥ１０４は、光ディスク１０１から光ピックアップ１０２を介して読み出された再生信号１２５を入力し、例えばフィルタ回路１０４１が前記再生信号１２５からウォブル信号１２６を抽出してＡ／Ｄ変換器１０５に出力するとともに、フィルタ回路１０４２が前記再生信号１２５から光ディスク１０１に記録された記録マークに応じた再生ＲＦ信号１２８を抽出してＡ／Ｄ変換器１０９に出力する。ＰＬＬ回路１２４は、記録時と同様に、ウォブル信号１２６に同期したウォブルクロック信号２０４を生成する。生成されたウォブルクロック信号２０４は、Ａ／Ｄ変換器１０９とクロック信号生成回路１２０に与えられる。Ａ／Ｄ変換器１０９は、アナログの再生ＲＦ信号１２８をウォブルクロック信号２０４でサンプリングし、サンプリングデータをＡ／Ｄサンプリングデータ２０６として出力する。
【００７１】
クロック信号生成回路１２０は、ウォブルクロック信号２０４に基づく動作クロック信号ＣＬＫ１と、ウォブルクロック信号２０４及びオーバーフロー情報に基づく動作クロックＣＬＫ２と、アンダーフロー情報に基づくゲート信号ＧＡＴＥと、を生成して、各処理回路に出力する。前記クロック信号ＣＬＫ１は、補間前の処理に係る処理回路に供給される動作クロック信号であり、例えば、周波数誤差検出回路１１０、第１波形等化回路１１１、補間回路１１２、補間係数算出回路１１５、第１ループフィルタ１１４、位相誤差検出回路１１３、及び第２ループフィルタ１１９等に与えられる。また、前記クロック信号ＣＬＫ２は、補間後の処理に係る処理回路に供給される動作クロック信号であり、例えば、第２波形等化回路１１６、最尤復号回路１１７、及びデコード回路１１８等に与えられ、夫々の回路はクロック信号ＣＬＫ２を動作クロックとして動作し、ゲート信号ＧＡＴＥによって適宜制御される。なお、クロック信号ＣＬＫ１、クロック信号ＣＬＫ２及びゲート信号ＧＡＴＥの詳細な生成方法等については後述する。
【００７２】
Ａ／Ｄ変換器１０９によって生成されたＡ／Ｄサンプリングデータ２０６は、第１波形等化回路１１１に入力される。前記第１波形等化回路１１１は、例えば数個のタップを有するＦＩＲフィルタにより構成され、ある特定の周波数をブーストしたりカットしたりするなどの信号の周波数特性を変更する処理など、入力波形に対して等化処理を行う。またＡ／Ｄ変換後の処理として、上記の等化処理に加えてＤＣ値のずれ補正や波形の振幅を自動的に調整する制御（ＡＧＣ：Ａｕｔｏ Ｇａｉｎ Ｃｏｎｔｒｏｌ）を行ってもよい。前記第１波形等化回路１１１は、Ａ／Ｄサンプリングデータ２０６について波形等化処理を施して補間回路１１２に出力する。なお、Ａ／Ｄ変換後のＡ／Ｄサンプリングデータ２０６のひずみ等が許容範囲内である場合には、Ａ／Ｄサンプリングデータ２０６を第１波形等化回路１１１を介さずに補間部１３２に入力してもよい。
【００７３】
補間部１３２は、理想とされる再生クロック信号２０１に対するウォブルクロック信号２０４とのずれ量に基づいて、Ａ／Ｄサンプリングデータ２０６の位相を、理想とされる再生クロック信号でサンプリングされた再生データの位相にシフトさせるように、Ａ／Ｄサンプリングデータ２０６を補正する。すなわち、補間回路１１２は、ウォブルクロック信号２０４でサンプリングされたＡ／Ｄサンプリングデータ２０６と前記ずれ量に基づいて、理想とされる再生クロック信号２０１でサンプリングされたＡ／Ｄサンプリングデータになるように値を補間して生成する。補間部１３２は、補間回路１１２、補間係数算出回路１１５、第１ループフィルタ１１４、及び位相誤差検出回路１１３から構成される。補間部１３２における補間処理について、図４を用いて詳細に説明する。
【００７４】
図４は、光ディスク装置１における再生動作時の処理の流れの一例を示すタイミングチャートである。同図において、理解を容易にするため、２Ｔ−２Ｔ波形の再生ＲＦ信号１２８をサンプリングする場合を一例として示している。また、理想とされる再生クロック信号（目標とされるチャネルクロック信号）２０１とウォブルクロック信号２０４の周波数は一致しているが、位相はずれているものとする。
【００７５】
同図に示されるように、本来、例えば再生ＲＦ信号１２８に同期したチャネルクロック信号（再生クロック信号）２０１の立ち上がりのタイミングで再生ＲＦ信号１２８がサンプリングされ、サンプリングされたデータ２０３は、参照符号Ａ〜Ｈとして出力される。しかしながら、Ａ／Ｄ変換器１０９のサンプリング信号はウォブルクロック信号２０４であり、理想とされる再生クロック信号２０１に対して位相がずれている。このため、ウォブルクロック信号２０４で再生ＲＦ信号１２８をサンプリングした場合、図４に示されるように、ウォブルクロック信号２０４の立ち上がりのタイミングでサンプリングされ、Ａ／Ｄサンプリングデータ２０６は参照符号Ａ’〜Ｈ’として出力され、目標とされるＡ／Ｄサンプリングデータ２０３（Ａ〜Ｈ）からずれたデータとなる。そこで、補間部１３２が補間処理を行う。具体的には、補間部１３２における補間係数算出回路１１５が、理想とされる再生クロック信号２０１に対するウォブルクロック信号２０４との周波数誤差と位相誤差とに基づいて補間位相情報を生成し、補間回路１１２が、前記補間位相情報とＡ／Ｄサンプリングデータ２０６に基づいて、理想とされる再生クロック信号２０１によるＡ／Ｄサンプリングデータとなるように値を補間して生成し、補間後のＡ／Ｄサンプリングデータ２０９として出力する。
【００７６】
前記位相誤差の検出は、位相誤差検出回路１１３によって行われる。具体的な検出方法は以下である。前述したように、前記理想とされる再生クロック信号２０１とウォブルクロック信号２０４はともに、光ディスク１０１の記録面に形成される記録マークのチャネルビット長に対応したチャネルクロック信号であり、その１周期は１Ｔとされる。また、再生ＲＦ信号１２８は光ディクス１０１に形成された記録マークに応じて変化する信号であり、チャネルビット長に対応される波形となる。したがって、図４に示すように前記理想とされる再生クロック信号２０１と再生ＲＦ信号１２８の同期がとれていれば、再生クロック１Ｔ毎に再生ＲＦ信号１２８の値を特定することができる。例えば参照符号２０２＿Ｃ、２０２＿Ｅ、及び２０２＿Ｇにおける再生データ２０３値は０（ゼロ）となるから、参照符号２０５＿Ｃ、２０５＿Ｅ、及び２０５＿ＧにおけるＡ／Ｄサンプリングデータ２０６の値のゼロからのずれ量を把握すれば、サンプリングするタイミングがどの程度ずれているかを算出することができる。これにより、位相誤差検出回路１１３は、前記理想とされる再生クロック信号２０１とウォブルクロック信号２０４との位相誤差を算出する。
【００７７】
前記周波数誤差の検出は、周波数誤差検出回路１１０によって行われる。周波数誤差検出回路１１０は、例えば再生ＲＦ信号１２８に含まれる同期信号（ＳＹＮＣパターン）を検出し、同期信号の周期を計測することで周波数誤差を算出する。例えば、周波数誤差検出回路１１０が光ディスク１０１に一定周期（例えば１４８８Ｔ）で記録されているはずの特定のマーク長（例えば１４Ｔ）を有する同期信号の発生タイミングをカウントすることで周期を算出し、その周期が理想とされる周期（１４８８Ｔ）からどの程度ずれているのかを把握することで周波数誤差を算出する。
【００７８】
周波数誤差検出回路１１０によって算出された周波数誤差の情報と、位相誤差検出回路１１３によって算出された位相誤差の情報は、第１ループフィルタ１１４に入力される。第１ループフィルタ１１４は、周波数誤差の情報と位相誤差の情報を平均化し、平均化された誤差情報を補間係数算出回路１１５に与える。前記第１ループフィルタ１１４の詳細については後述する。
【００７９】
補間係数算出回路１１５は、平均化された誤差情報を累積加算することで、理想とされる再生クロック信号２０１とウォブルクロック信号２０４とのずれを示す情報である補間位相情報を生成し、補間回路１１２に与える。
【００８０】
補間回路１１２は、第１波形等化回路１１１から入力される波形等化処理後のＡ／Ｄサンプリングデータと前記補間位相情報に基づいて、所定の補間関数を用いて、理想とされる再生クロック信号２０１によるサンプリング位置でのＡ／Ｄサンプリングデータとなるように値を補間して生成する。前記補間回路１１２が補間処理に用いるＡ／Ｄサンプリングデータは、例えば、第１波形等化回路１１１から入力される隣接した少なくとも２点のサンプルデータである。また補間関数として、例えば２点間を線形的に補間（１次補間）する関数や、複数のサンプルを用いて補間（２次補間や３次補間等）する関数を用いることができる。例えば１次補間の関数を用いる場合には、それを実現するための補間回路１１２の回路規模を抑えることができるが、補間の精度は低くなる。一方、２次補間や３次補間の関数を用いる場合には、それを実現するための補間回路１１２の回路規模が大きくなるが、補間の精度を高めることができる。
【００８１】
上記の補間処理により、ウォブルクロック信号２０４でサンプリングされたＡ／Ｄサンプリングデータ２０６が、理想とされる再生クロック信号２０１のタイミングでサンプリングされたＡ／Ｄサンプリングデータ２０９に補正されて出力される。すなわち、図４に示されるように、参照符号Ａ’〜Ｈ’のＡ／Ｄサンプリングデータ２０６が補正され、補間後のＡ／Ｄサンプリングデータ２０９として参照符号Ａ〜Ｈのデータが生成される。
【００８２】
補間部１３２で生成された補間後のＡ／Ｄサンプリングデータ２０９は、第２波形等化回路１１６に入力される。第２波形等化回路１１６は、動作クロック信号ＣＬＫ２を動作クロックとして補間後のＡ／Ｄサンプリングデータ２０９について波形等化処理を実行し、最尤復号回路１１７に出力する。波形等化処理の内容は、例えば前記第１波形等化回路１１１と同様である。最尤復号回路１１７は、動作クロック信号ＣＬＫ２を動作クロックとして入力されたデータを２値化し、デコード回路１１８に出力する。デコード回路１１９は、動作クロック信号ＣＬＫ２を動作クロックとして入力されたデータについて復調処理や誤り訂正処理等を行う。これにより、最終的な再生データが生成される。
【００８３】
上記の図４では、Ａ／Ｄ変換器１０９のサンプリング信号であるウォブルクロック信号２０４が理想とされるチャネルクロック信号（再生クロック信号）２０１に対して定常的な周波数のずれが生じない場合の補間動作について説明した。しかしながら前記周波数のずれが定常的に発生する場合には、Ａ／Ｄサンプリングデータのサンプル数を制御する必要がある。その場合の補間動作について図５乃至７を用いて説明する。
【００８４】
図５は、ウォブルクロック信号２０４が理想とされる再生クロック信号２０１よりも定常的に周波数が高い場合の再生動作時の処理の流れの一例を示すタイミングチャートである。
【００８５】
ウォブルクロック信号２０４が理想とされる再生クロック信号２０１よりも周波数が高い場合、定常的な周波数ずれが加算的に増えるため、理想とされる再生クロック信号２０１でサンプリングする場合に比べ、サンプルデータ数が多くなってしまう。例えば、図５に示されるように２周期の間にサンプリングされるデータは、理想とされる再生クロック信号２０１の場合、参照符号Ａ〜Ｈで示される８つのＡ／Ｄサンプリングデータ２０３となるが、ウォブルクロック信号２０４の場合、参照符号Ａ’〜Ｉ’で示される９つのＡ／Ｄサンプリングデータ２０６となる。そこで、補間部１３２の補間係数算出回路１１５が、周波数誤差検出回路１１０で検出された周波数誤差の情報や位相誤差検出回路１１３で検出された位相誤差の情報に基づいて、再生データのサンプル数を制御するための制御信号（Ｃｌｏｃｋ＿Ｇａｔｅ（Ｏｖｅｒ Ｆｌｏｗ））３０１を出力する。具体的には、補間係数算出回路１１５は、前述したように周波数誤差と位相誤差を累積的に加算した誤差情報を参照し、理想とされる再生クロック信号２０１に対するウォブルクロック信号２０４の位相が前記再生クロック信号２０１の１周期（１Ｔ）以上進んだと判断したら、クロックゲート信号３０１をアサートする。すなわち、正方向に１クロック以上の位相シフトが必要と判断されると、オーバーフローとしてクロックゲート信号３０１がアサートされる。クロックゲート信号３０１は、例えば、ウォブルクロック信号２０４の１周期の期間だけアサートされる信号である。クロックゲート信号３０１は補間回路１１２に入力され、補間回路１１２は、例えばクロックゲート信号３０１がアサートされている間は補間処理を実行しない。例えば、図５に示されるように、参照符号Ｈ’のＡ／Ｄサンプリングデータ２０６の補間処理を実行せず、クロック信号３０１がネゲートされたあとの参照符号Ｉ’のＡ／Ｄサンプリングデータ２０６について補間処理を実行し、参照符号Ｈに示されるＡ／Ｄサンプリングデータ２０９を生成して、サンプリングデータのサンプル数を制御する。
【００８６】
また、クロックゲート信号３０１はクロック生成回路１２０に入力され、クロック生成回路１２０は、クロックゲート信号３０１とウォブルクロック信号２０４に基づいて、クロック信号ＣＬＫ２を生成する。
【００８７】
図６は、クロック生成回路１２０の内部構成の一例を示すブロック図である。同図に示されるように、クロック生成回路１２０は、ウォブルクロック信号２０４をクロック信号ＣＬＫ１として出力するとともに、後述するクロックゲート信号３０２をゲート信号ＧＡＴＥとして出力する。また、クロック生成回路１２０は、信号生成部１２００によってクロック信号ＣＬＫ２を生成して出力する。信号生成部１２００は、通常ウォブルクロック信号２０４に同期したクロック信号ＣＬＫ２を生成して出力するが、クロックゲート信号３０１がアサートされると、例えばクロック信号ＣＬＫ２の立ち上がりを１クロック分だけ遅らせる。例えば図５に示されるように、通常であれば参照符号４００のタイミングでクロック信号ＣＬＫ２を立ち上げる（ハイ（Ｈｉｇｈ）レベルにする）が、クロックゲート信号３０２がアサートされている場合にはタイミング４００でクロック信号ＣＬＫ２を立ち上げず、次の１クロック後のタイミングでクロック信号ＣＬＫ２を立ち上げる。
【００８８】
このように、クロック信号ＣＬＫ２が１クロック分遅れることにより、クロック信号ＣＬＫ２を動作クロックとする第２波形等化回路６０２以降の処理回路においてＡ／Ｄサンプリングデータ２０９が１クロック分引き抜かれて処理されるため、Ａ／Ｄサンプリングデータ２０９のサンプル数を、理想とされる再生クロック信号（チャネルクロック信号）２０１によってサンプリングされた場合のＡ／Ｄサンプリングデータ２０３のサンプル数に合わせることが出来る。
【００８９】
図７は、ウォブルクロック信号２０４が理想とされる再生クロック信号２０１よりも周波数が定常的に低い場合の再生動作時の処理の流れの一例を示すタイミングチャートである。
【００９０】
ウォブルクロック信号２０４が理想とされる再生クロック信号２０１よりも周波数が低い場合、定常的な周波数ずれが加算的に増えるため、理想とされる再生クロック信号２０１でサンプリングする場合に比べ、サンプルデータ数が少なくなってしまう。例えば、図７に示されるように２周期の間にサンプリングされるデータは、理想とされる再生クロック信号２０１の場合、参照符号Ａ〜Ｈに示される８つのＡ／Ｄサンプリングデータ２０３となるが、ウォブルクロック信号２０４の場合、参照符号Ａ’〜Ｇ’に示される７つのＡ／Ｄサンプリングデータ２０６となる。そこで、補間部１３２の補間係数算出回路１１５が、周波数誤差検出回路１１０で検出された周波数誤差や位相誤差検出回路１１３で検出された位相誤差の情報の情報に基づいて、再生データのサンプル数を制御するためのクロックゲート信号（Ｃｌｏｃｋ＿Ｇａｔｅ（Ｕｎｄｅｒ Ｆｌｏｗ））３０２を出力する。具体的には、補間係数算出回路１１５は、累積加算した誤差情報を参照し、理想とされる再生クロック信号２０１に対するウォブルクロック信号２０４の位相が再生クロック信号２０１の１周期（１Ｔ）以上遅れたと判断したら、制御信号としてクロックゲート信号３０２をアサートする。すなわち、負方向へ１クロック以上の位相シフトが必要と判断されると、アンダーフローとして、クロックゲート信号３０２がアサートされる。クロックゲート信号３０２は、例えば、ウォブルクロック信号２０４の１周期の期間だけアサートされる信号である。クロックゲート信号３０１は補間回路１１２に入力され、補間回路１１２は、例えばクロックゲート信号３０２がアサートされているときは、１つのサンプルデータに基づいて２クロック分のＡ／Ｄサンプリングデータ２０９を補間する。例えば図７に示されるように、クロックゲート信号３０２がアサートされているときは、補間回路１１２はサンプリングされた参照符号Ｆ’のデータに基づいて、参照符号ＦのＡ／Ｄサンプリングデータ２０９と参照符号ＧのＡ／Ｄサンプリングデータ２０９を前述の補間処理によって生成する。なお、１つのサンプルデータに基づいて２クロック分のＡ／Ｄサンプリングデータ２０９を補間するとしているが、２つのサンプルデータや補間後の２つのＡ／Ｄサンプリングデータから１つの挿入すべきＡ／Ｄサンプリングデータを生成し、結果として２つのサンプルデータに基づいて３クロック分のＡ／Ｄサンプリングデータを補間するとしてもよく、１クロック分のデータを挿入するための補間処理であれば方法は限定されない。
【００９１】
また、クロックゲート信号３０２はクロック生成回路１２０に入力され、ゲート信号ＧＡＴＥとして出力される。この場合、前述の周波数が高い場合と異なり、クロックゲート信号３０２に基づいてクロック信号ＣＬＫ２を制御するのではなく、１クロックにおける演算処理数情報としてゲート信号ＧＡＴＥが出力される。ゲート信号ＧＡＴＥはクロック信号ＣＬＫ２と共に、第２波形等化回路１１６、最尤復号回路１１７、及びデコード回路１１８に与えられる。第２波形等化回路１１６以降の回路は、ゲート信号ＧＡＴＥがアサートされると、１クロックで２クロック分のＡ／Ｄサンプリングデータ２０９を同時に処理する。これにより、補間後のＡ／Ｄサンプリングデータ２０９に１クロック分のデータが挿入されるように制御され、Ａ／Ｄサンプリングデータ２０９のサンプル数を、理想とされる再生クロック信号２０１によってサンプリングされた場合のＡ／Ｄサンプリングデータ２０３のサンプル数に合わせることができる。
【００９２】
上述した補間処理を実現するための第１ループフィルタ１１４の一例を図８に示す。
【００９３】
図８は、第１ループフィルタ１１４の内部構成の一例を示すブロック図である。同図に示される第１ループフィルタ１１４は、移相量カウント回路１６０１、加算器１６０２、１６０３、及びループフィルタ部１１４を備える。
【００９４】
前述したように、周波数誤差検出回路１１０は周波数誤差の情報を生成して出力するが、例えばウォブルクロック信号２０４の周波数が理想とされる再生クロック信号２０１の周波数から定常的にずれている場合、前述した補間処理によってクロックの引抜及び挿入が行われた後も、周波数誤差検出回路１１０は定常的な誤差量を生成する。そこで、移相量カウント回路１６０１によって、前述したクロックの引抜及び挿入のタイミングを示すクロックゲート信号３０１、３０２をカウントすることで、前記同期信号が検出される周期（以下、「シンク（ＳＹＮＣ）周期」とも称する。）における１Ｔ分の移相量をカウントし、そのカウント量を周波数ずれに対する補正量として算出する。そして、周波数誤差検出回路１１０からの周波数誤差と移相量カウント回路１６０１による補正量を加算器１６０２で加算することで、補正後の周波数誤差量１６１０を算出する。これにより、補間処理によるクロックの引抜及び挿入を考慮して周波数誤差を補正することができる。
【００９５】
例えば、ウォブルクロック信号２０４が理想とされる再生クロック信号２０１よりも定常的に周波数が高い場合、周波数誤差検出回路１１０でカウントされるＳＹＮＣ周期のカウント量はウォブルクロック信号２０４でカウントされるため、理想とされるＳＹＮＣ周期のカウント量よりも長く計測される。すなわち、周波数誤差検出回路１１０は、正の値を持つ周波数誤差量を生成する。また、この場合のクロックゲート信号として、１Ｔ分のクロック引抜を意味するオーバーフローのクロックゲート信号３０１が生成されることから、前記移相量カウント回路１６０１は、クロックを引き抜いた数を負のカウント量として計測する。これにより、加算器１６０２では、周波数誤差検出回路１１０による正の値を持つ周波数の誤差量と、前記移相量カウント回路１６０１による負の値を持つ補正量が加算され、所望の周波数ずれが正しく補正できている場合には、補正後の周波数誤差量１６１０は“０”（ゼロ）として生成される。
【００９６】
逆にウォブルクロック信号２０４が理想とされる再生クロック信号よりも定常的に周波数が低い場合は、周波数誤差検出回路１１によって負の値を持つ周波数誤差量が生成され、アンダーフローのクロックゲート信号３０２によるクロック挿入数により正の値の補正量（正のカウント量）が生成される。これにより、上記と同様に、所望の周波数ずれが正しく補正できている場合には、補正後の周波数誤差量１６１０は“０”（ゼロ）として生成される。
【００９７】
補正後の周波数誤差量１６１０は、加算器１６０３によって位相誤差と加算され、位相誤差と共にループフィルタ部１６０４に入力される。ループフィルタ部１６０４は、例えば、位相誤差と特定ゲインとを乗算する乗算器１６０５、前記加算された誤差量と特定ゲインとを乗算する乗算器１６０６、加算器１６０７、１６０９、及びクロック１周期分だけ出力を遅延するフリップフロップ（ラッチ回路）１６０８から構成されることで所望のフィルタ特性を実現し、平均化した誤差情報を出力する。
【００９８】
なお、上述した補正後の周波数誤差量１６１０の生成方法は、クロック単位の引抜／挿入による補間後の周波数誤差の生成方法の一例であり、これに限定されない。例えば、周波数誤差回路１１０内で、クロック引抜／挿入を考慮してＳＹＮＣ周期の計測をすることで周波数誤差の補正を行ってもよいし、周波数誤差検出回路１１０によって生成された周波数誤差に基づいて、ループフィルタ部１６０４のラッチ回路１６０８に初期値等として与える構成とすることで実現してもよい。また、補正後の周波数誤差量１６１０と位相誤差を単純に加算した誤差量をループフィルタ部１６０４への入力誤差量とする場合を例示したが、これに限られず、周波数誤差と位相誤差を切り替える構成や別々のゲイン配分を与える構成であってもよく、図８に示される構成に限定されない。更に、ループフィルタ部１６０４は、図８に示される構成に限定されず、所望のフィルタ特性を実現できるように種々に変更して構成してもよい。
【００９９】
次に、再生専用メディア等のウォブルが形成されていない光ディスク１０１を再生する場合の信号処理部１２２の動作について説明する。
【０１００】
光ディスク１０１にウォブルが形成されていない場合やウォブルが形成された光ディスク１０１を再生時にウォブルクロック信号２０４を用いてアドレス検出を行わない場合は、記録のための基準となる記録クロック信号としてのウォブルクロック信号２０４を生成する必要がないため、ＰＬＬ回路１２４を再生専用として利用することができる。すなわち、ＰＬＬ回路１２４により、再生ＲＦ信号１２８に同期したチャネルクロック信号２０４を生成することができる。
【０１０１】
図９は、周波数誤差検出回路１１０及びＰＬＬ回路１２４の内部構成と、それらと周辺回路との接続関係の一例を示すブロック図である。なお、同図では、説明に必要な周辺回路のみ図示している。
【０１０２】
同図に示されるように、周波数誤差検出回路１１０は、周波数の誤差を検出するための処理を行う検出部１２０１と、２つの選択回路１２０２、１２０３を備える。選択回路１２０２は、マイコン１２１からのウォブルの有無を示す制御信号５０１に基づいて、Ａ／Ｄ変換器１０９からのデータと補間回路１１２からのデータのいずれか一方を選択して検出部１２０１に与える。例えば、選択回路１２０２は、ウォブルが有ることを示す制御信号５０１の場合には補間回路１１２からのデータを検出部１２０１に与え、ウォブルが無いことを示す制御信号５０１の場合にはＡ／Ｄ変換器１０９からのデータを検出部１２０１に与える。また、選択回路１２０３は、前記制御信号５０１に基づいて、第２ループフィルタ１１９と第１ループフィルタ１１４のいずれか一方を選択し、検出部１２０１からの周波数誤差の情報を与える。例えば、選択回路１２０３は、ウォブルが有ることを示す制御信号５０１の場合には周波数誤差の情報を第１ループフィルタ１１４に与え、ウォブルが無いことを示す制御信号５０１の場合には周波数誤差の情報を第２ループフィルタ１１９に与える。
【０１０３】
また図９に示されるように、ＰＬＬ回路１２４におけるＰＬＬコントロール部１０６は、誤差検出部１２０６、クロック制御情報生成部１２０４、及び選択回路１２０５を備える。選択回路１２０５は、前記制御信号５０１に基づいて、第２ループフィルタ１１９からの信号と誤差検出部１２０６からの信号のいずれか一方を選択してクロック制御情報生成部１２０４に与える。例えば、選択回路１２０５は、ウォブルが有ることを示す制御信号５０１の場合には誤差検出部１２０６からの信号をクロック制御情報生成部１２０４に与え、ウォブルが無いことを示す制御信号５０１の場合には第２ループフィルタ１１９からの信号をクロック制御情報生成部１２０４に与える。
【０１０４】
以上のようにウォブルが形成された光ディスク１０１の場合には、前記制御信号５０１に基づいて、周波数誤差検出回路１１０が周波数誤差を第１ループフィルタ１１４に出力することで補間処理の制御ループを形成する。またＰＬＬ回路１２４は、Ａ／Ｄ変換器１０５による変換後のウォブル信号に基づいて位相誤差の情報を検出し、検出した位相誤差の情報に基づいてクロック制御情報生成回路１２０４を介して発振器１０７を制御することにより、ウォブルクロック信号２０４を生成する。
【０１０５】
一方、ウォブルが形成されていない光ディスク１０１の場合には、前記制御情報５０１に基づいて、周波数誤差検出回路１１０がＡ／Ｄ変換器１０９による変換後の再生ＲＦ信号に基づいて周波数誤差を検出する。またＰＬＬ回路１２４は、その周波数誤差に基づいて第２ループフィルタ１１９で平均化された誤差情報に応じて、クロック制御情報生成回路１２０４を介して発振器１０７を制御することにより、チャネルクロック信号２０４を生成する。チャネルクロック信号２０４は、再生ＲＦ信号１２８に同期して周波数引き込みされたクロック信号として生成され、従来のウォブルクロック出力のパスを利用した擬似的なウォブルクロック信号として出力され、ウォブルが有る場合と同様にＡ／Ｄ変換器１０９のサンプリングクロックとして用いられる。
【０１０６】
なお、前記チャネルクロック信号２０４は、ウォブルが形成されている光ディスク１０１を再生する場合にウォブル信号１２６に同期して生成されたウォブルクロック信号２０４と同様に、周波数は合っているが位相がずれているため、Ａ／Ｄ変換器１０９以降の処理は、ウォブルが形成されている光ディスク１０１を再生する場合の処理と同様の方法で実行される。すなわち、補正部１３２が第１波形等化回路１１１による等化処理後の再生データの位相誤差を検出し、位相シフトさせて補間後のＡ／Ｄサンプリングデータ２０９を生成し、Ａ／Ｄサンプリングデータ２０９に基づいて第２波形等化回路１１６以降の回路で信号処理を行うことで、最終的な再生データが得られる。
【０１０７】
以上のように実施の形態１に係る光ディスク装置１は、ウォブル信号１２６に同期して生成されたウォブルクロック信号２０４により再生ＲＦ信号１２８をサンプリングする。これにより、前述した図１９の光ディスク装置のように記録用のＰＬＬ回路と再生用のＰＬＬ回路を夫々独立して設ける必要がなく、一つの発振器（ＶＣＯ）で制御することが可能となり、回路規模の増大と消費電力の増大を防ぐことができる。また、発振器（ＶＣＯ）は、記録再生によらずウォブル信号に同期して制御されるため、簡素な制御方法、且つ従来構成の流用が可能である。例えば、ウォブルクロック信号２０４はあくまでもウォブルに同期して生成されたクロック信号であって再生データの位相等に依存しないため、光ディスクに対する記録時において、記録動作に最適なクロック信号として独自に制御することが可能となる。したがって、実施の形態１に係る光ディスク装置１によれば、ウォブル信号の位相誤差と再生ＲＦ信号の位相誤差を加算した誤差情報によってＰＬＬ回路を制御する方法等の従来技術に比べて複雑な制御を必要としないから、回路設計や検証の負担を抑えることが出来る。
【０１０８】
また、光ディスク装置１は、光ディスク１０１を再生する際に、光ディスク１０１の未記録部分の判別や記録再生のスムーズな切り替えのためにウォブルアドレスを検出して制御する場合がある。光ディスク装置１によれば、光ディスクの記録時と再生時のいずれの場合においても、先にウォブル信号１２６を検出してからウォブルクロック信号２０４を生成するから、ウォブルに同期したウォブルクロック信号２０４を用いてＡＤＩＰアドレス検出を行うことができ、精度のよい検出が可能となるとともに、より短時間でデータ再生を開始することができる。
【０１０９】
更に、光ディスク１０１の再生時において、周波数誤差の情報及び位相誤差の情報に基づいてウォブルクロック信号２０４でサンプリングされたＡ／Ｄサンプリングデータ２０６の位相を補間してＡ／Ｄサンプリングデータ２０９を生成するから、理想とされる再生クロック信号２０１とウォブルクロック信号２０４との間で周波数のずれや位相のずれが生じた場合であっても、精度よく再生データを生成することができる。また、位相誤差だけでなく、周波数誤差も含めた補間部１３２の帰還ループを構成することで、大きく周波数がずれた場合にもＡ／Ｄサンプリングデータの補間の精度を上げることができる。
【０１１０】
なお、再生ＲＦ信号のＡ／Ｄ変換のサンプリングクロック信号として固定クロック信号や固定クロック信号を分周したクロック信号を用いた場合、メディアの種類や再生倍速に応じて適切なクロック信号に切り替える必要があったり、目標とする再生クロック信号に対して周波数に極端な差が生じたりすることがある。このような場合、クロック信号の切り替えの機構の複雑化や再生データの生成の精度の悪化を招く可能性があるが、実施の形態１の光ディスク装置１のように、ウォブルクロック信号２０４を再生ＲＦ信号１２８のサンプリングクロック信号に用いることで、目標とするチャネルクロック周期にも近い信号を用いることができる。また、メディア種類や再生倍速に連動してウォブルクロック信号も変化するため、各種設定切り替えの必要がなく、単一の特性を実現することが可能となる。
【０１１１】
≪実施の形態２≫
図１０は、実施の形態２に係る光ディスク装置の構成の一例を示すブロック図である。
【０１１２】
同図に示される光ディスク装置３は、実施の形態１に係る光ディスク装置１と同様にウォブルクロック信号２０４でサンプリングされたＡ／Ｄサンプリングデータ２０６について補間処理を行うが、その補間処理を並列化し、補間処理以降の処理回路の動作クロックをＡ／Ｄ変換器１０９のサンプリングクロック信号（ウォブルクロック信号）２０４の１／２周期のクロック信号とすることを特徴とする。
【０１１３】
同図に示される光ディスク装置３の信号処理部３２２は、実施の形態１に係る信号処理部１２２の補間回路１１２、第２波形等化回路１１６、最尤復号回路１１７、デコード回路１１８、及びクロック生成回路１２０の代わりに、補間回路６０１、第２波形等化回路６０２、最尤復号回路６０３、デコード回路６０４、及びクロック生成回路６２０を備える。その他の機能部は、実施の形態１と同様であり、同一の符号を付してその詳細な説明を省略する。
【０１１４】
光ディスク装置３の信号処理部３２２について、図１１を用いて詳細に説明する。
【０１１５】
図１１は、光ディスク装置３における再生動作時の処理の流れの一例を示すタイミングチャートである。同図では、理解を容易にするため、２Ｔ−２Ｔ波形の再生ＲＦ信号１２８をサンプリングする場合を一例として示している。また、理想とされる再生クロック信号（目標とされるチャネルクロック信号）２０１とウォブルクロック信号２０４の周波数は一致しているが、位相はずれているものとする。
【０１１６】
同図に示されるように、補間回路６０１はウォブルクロック信号２０４の１／２周期で補間処理を並列して実行し、Ａ／Ｄサンプリングデータ７０３を生成する。図１２に補間回路６０１の内部構成の一例を示す。同図に示されるように、例えば２つの連続するＡ／Ｄサンプリングデータ２０６のうち、時間的に先の再生データを上位入力データとし、後のデータを下位入力データとする。この場合、フリップフロップ回路（ＦＦ）１５０２により遅延した１時刻前の下位入力データと当該時刻の上位入力データの連続する２点間での補間処理を処理回路１５０３で実行し、当該時刻の上位入力データと当該時刻の下位入力データの連続する２点間での補間処理を処理回路１５０４により実行する。例えば、図１１の参照符号Ｂ及び参照符号Ｃの再生データ７０３が生成されるタイミング４０１では、処理回路１５０３は当該時刻の上位入力データとして参照符号Ｂ’のデータを入力するとともに、１時刻前の下位入力データとして参照符号Ａ’のデータを入力し、補間処理を実行して参照符号Ｂの再生データ７０３を出力する。一方、処理回路１５０４は当該時刻の上位入力データとして参照符号Ｂ’のデータを入力するとともに、当該時刻の下位入力データとして参照符号Ｃ’のデータを入力し、補間処理を実行して参照符号Ｃの再生データ７０３を出力する。以上のように、２つの処理回路１５０３、１５０４の処理タイミングを同じにすることで、２点（上位、下位データ）のＡ／Ｄサンプリングデータ７０３を同じタイミングで得ることが出来る。
【０１１７】
また、クロック信号生成回路６２０は、各処理回路の動作クロックとなるクロック信号ＣＬＫ１とクロック信号ＣＬＫ２を生成する。
【０１１８】
図１３は、クロック信号生成回路６２０の内部構成の一例を示すブロック図である。同図に示されるように、クロック信号生成回路６２０は、ウォブルクロック信号２０４をクロック信号ＣＬＫ１として出力する。クロック信号ＣＬＫ１は、前記光ディスク装置１と同様に、補間前の処理に係る処理回路に供給される動作クロック信号である。また、クロック信号生成回路６２０は、イネーブル生成部１００１と信号生成部１００２によって、クロック信号ＣＬＫ２を生成して出力する。
【０１１９】
前記イネーブル生成部１００１は、補間係数算出回路からの制御信号３０１と制御信号３０２がネゲートされているとき、ウォブルクロック信号２０４の周期の１／２の周期であって、ウォブルクロック信号２０４に同期したクロックイネーブル信号（Ｃｌｏｃｋ Ｅｎａｂｌｅ）７０１を生成する。なお、クロックゲート信号３０１、３０２がアサートされているときの動作については後述する。
【０１２０】
信号生成部１００２は、ウォブルクロック信号２０４とクロックイネーブル信号７０１に基づいて、クロック信号ＣＬＫ２を生成する。具体的には、クロックイネーブル信号７０１がアサートされているときに、ウォブルクロック信号２０４に同期したクロック信号ＣＬＫ２を生成して出力する。例えば図１１に示されるように、クロックイネーブル信号７０１がハイ（Ｈｉｇｈ）となったら、次のウォブルクロック信号２０４が立ち上がるタイミングでクロック信号ＣＬＫ２を出力する。これにより、ウォブルクロック信号２０４の１／２周期のクロック信号ＣＬＫ２を容易に生成することができる。そして、このクロック信号ＣＬＫ２を第２波形等化回路６０２、最尤復号回路６０３、及びデコード回路６０４の動作クロックとして与えることで、補間処理後の処理がウォブルクロック信号２０４の１／２周期で実行される。また、第２波形等化回路６０２、最尤復号回路６０３、及びデコード回路６０４は、２並列の補間後のＡ／Ｄサンプリングデータ７０３について並列処理を行う。例えば、第２波形等化回路６０２は１クロックのタイミングで２つのサンプリングデータの等化処理を実行し、最尤復号回路６０３は１クロックのタイミングで２つのサンプリングデータの２値化処理を実行し、デコード回路６０４は１クロックのタイミングで２つのサンプリングデータの復調処理等を実行する。これにより、最終的な再生データが得られる。
【０１２１】
次に、Ａ／Ｄ変換器１０９のサンプリングクロックであるウォブルクロック信号２０４と、理想とされるチャネルクロック信号（再生クロック信号２０１）と間で周波数のずれが定常的に発生する場合の補間処理について説明する。
【０１２２】
図１４は、ウォブルクロック信号２０４が理想とされる再生クロック信号２０１よりも定常的に周波数が高い場合の再生動作時の処理の流れの一例を示すタイミングチャートである。
【０１２３】
ウォブルクロック信号２０４が理想とされる再生クロック信号２０１よりも周波数が高い場合、前述したように、理想とされる再生クロック信号２０１でサンプリングする場合に比べ、サンプルデータ数が多くなってしまう。そこで、補間部６３２の補間係数算出回路１１５が、実施の形態１と同様に、理想とされる再生クロック信号２０１に対するウォブルクロック信号２０４の位相が再生クロック信号２０１の１周期（１Ｔ）以上進んだと判断したら、クロックゲート信号（Ｃｌｏｃｋ＿Ｇａｔｅ（Ｏｖｅｒ Ｆｌｏｗ））３０１をアサートする。すなわち、正方向に１クロック以上の位相シフトが必要と判断されると、オーバーフローとして、クロックゲート信号３０１が出力される。クロックゲート信号３０１は、例えば、ウォブルクロック信号２０４の１周期の期間だけアサートされる。クロックゲート信号３０１は補間回路６０１に入力される。補間回路６０１は、例えばクロックゲート信号３０１がアサートされている間は、補間処理を実行しない。
【０１２４】
またクロックゲート信号３０１はクロック生成回路６２０に入力される。クロック生成回路６２０におけるイネーブル生成部１００１は、クロックゲート信号３０１がアサートされると、例えばクロックイネーブル信号７０１の立ち上がりをウォブルクロック信号２０４の１クロック分だけ遅らせる。例えば図１４において、通常であれば参照符号４０２のタイミングでクロックイネーブル信号を立ち上げる（ハイ（Ｈｉｇｈ）レベルにする）が、クロックゲート信号３０１がアサートされている場合にはタイミング４０２でクロックイネーブル信号７０１を立ち上げず、次の１クロック後のタイミングでクロックイネーブル信号７０１を立ち上げる。これにより、図１４に示されるようにクロック信号ＣＬＫ２は１クロック分だけ遅れて立ち上がる。
【０１２５】
このように、クロック信号ＣＬＫ２は１クロック分遅れることにより、第２波形等化回路６０２以降の処理回路においてＡ／Ｄサンプリングデータ２０９が１クロック分引き抜かれて処理されるため、Ａ／Ｄサンプリングデータ７０３のサンプル数を、前記再生クロック信号２０１でサンプリングされた場合のＡ／Ｄサンプリングデータ２０３のサンプル数に合わせることができる。
【０１２６】
図１５は、ウォブルクロック信号２０４が理想とされる再生クロック信号２０１よりも定常的に周波数が低い場合の再生動作時の処理の流れの一例を示すタイミングチャートである。
【０１２７】
ウォブルクロック信号２０４が理想とされる再生クロック信号２０１よりも周波数が低い場合、前述したように、理想とされる再生クロック信号２０１でサンプリングする場合に比べ、サンプルデータ数が少なくなってしまう。そこで、補間部６３２の補間係数算出回路１１５が、実施の形態１と同様に、理想とされる再生クロック信号２０１に対するウォブルクロック信号２０４の位相が再生クロック信号２０１の１周期（１Ｔ）以上遅れたと判断したら、制御信号としてクロックゲート信号（Ｃｌｏｃｋ＿Ｇａｔｅ（Ｕｎｄｅｒ Ｆｌｏｗ））３０２をアサートする。すなわち、負方向へ１クロック以上の位相シフトが必要と判断されると、アンダーフローとして、クロックゲート信号３０２がアサートされる。クロックゲート信号３０２は、例えば、ウォブルクロック信号２０４の１周期の期間だけアサートされる。クロックゲート信号３０２は補間回路６０１に入力され、補間回路６０１は、例えばクロックゲート信号３０１がアサートされている間は、連続して補間処理を実行する。
【０１２８】
また、クロックゲート信号３０２はクロック生成回路６２０に入力される。クロック生成回路６２０におけるイネーブル生成部１００１は、クロックゲート信号３０２がアサートされると、例えばクロックイネーブル信号７０１の立ち下がりをウォブルクロック信号２０４の１クロック分だけ遅らせる。例えば図１５において、通常であれば参照符号４０３のタイミングでクロックイネーブル信号７０１を立ち下げる（ロー（Ｌｏｗ）レベルにする）が、クロックゲート信号３０１がアサートされている場合にはタイミング４０３でクロックイネーブル信号７０１を立ち下げずに、次の１クロック後のタイミングでクロックイネーブル信号７０１を立ち下げる。これにより、図１５に示されるように、クロック信号ＣＬＫ２は２クロック連続して出力される。このようにクロック信号ＣＬＫ２が２クロック連続して出力されることにより、第２波形等化回路６０２以降の処理回路においてＡ／Ｄサンプリングデータ２０９が１クロック分挿入されて処理されるため、Ａ／Ｄサンプリングデータ７０３のサンプル数を、前記再生クロック信号２０１でサンプリングされた場合のＡ／Ｄサンプリングデータ２０３のサンプル数に合わせることができる。
【０１２９】
なお、これまでの説明において、補間回路６０１において、ウォブルクロック信号２０４の１／２周期で補間処理を並列して実行することで説明したが、ウォブルクロック信号２０４の１／２周期で上位入力データのみ補間処理を実行（例えば、図１１の参照符号Ｂ’、参照符号Ｄ’）し、１／２周期で生成された補間後のＡ／Ｄサンプリングデータ（図１１の参照符号Ｂ、参照符号Ｄ）を用いて、補間処理を実施しなかったサンプリングデータ（図１１のＣ）を生成するとしても、同様に補間後のＡ／Ｄサンプリングデータ７０３の並列化を実施できる。
【０１３０】
以上のように、実施の形態２に係る光ディスク装置３によれば、実施の形態１に係る光ディスク装置１と同様に、記録用のＰＬＬ回路と再生用のＰＬＬ回路を夫々設けることなく一つの発振器で制御することが可能となり、回路規模の増大と消費電力の増大を防ぐことができる。また、光ディスク装置３によれば、通常２回に１回のイネーブルの極性を有するクロックイネーブル信号７０１に基づいて、ウォブルクロック信号２０４の半分の周期のクロック信号ＣＬＫ２を生成し、その信号を第２波形等化回路６０２以降の処理回路の動作クロックとするから、光ディスク装置１に比べてより省電力化に資する。更に、理想とされる再生クロック信号２０１とウォブルクロック信号２０４の位相ずれが累積的に大きくなった場合であっても、オーバーフロー発生時にはクロックイネーブル信号７０１の生成タイミングを１クロック遅延（例えば図１４）し、アンダーフロー発生時には生成タイミングを１クロック前倒し（例えば図１５）することで、ウォブルクロック信号２０４の１クロック単位のＡ／Ｄサンプリングデータ２０９の引抜と挿入を実現することができ、再生データのサンプル数を制御することができる。また、実施の形態１に係る光ディスク装置１のように補間後のクロック信号ＣＬＫ２をＡ／Ｄ変換器１０９のサンプリングクロック信号（ウォブルクロック信号）２０４に同期させる方法と異なるから、前述の図７のような１クロックのタイミングで２クロック分のデータを同時に処理する特殊なタイミングが存在しない。すなわち、光ディスク装置３によれば、常に１／２周期に同期したクロック信号ＣＬＫ２に基づいて２並列の再生データ７０３を処理する制御が可能となるから、クロック信号ＣＬＫ２に加えてゲート信号ＧＡＴＥを用いて制御する光ディスク装置１に比べて、第２波形等化回路６０２以降の処理回路の設計が容易となる。
【０１３１】
更にその他の構成を実施の形態１に係る光ディスク装置１と同様にすることで、光ディスク装置１と同様の作用効果を奏する。例えば、光ディスク１０１に対する記録処理やウォブルが形成されていない光ディスク１０１の再生処理も、実施の形態１と同様の方法で実現することができる。
【０１３２】
≪実施の形態３≫
図１６は、実施の形態３に係る光ディスク装置の構成の一例を示すブロック図である。
【０１３３】
同図に示される光ディスク装置４は、実施の形態１に係る光ディスク装置１とは異なり、再生ＲＦ信号１２８のサンプリング信号としてウォブルクロック信号２０４を分周したクロック信号を用いて処理を行う。
【０１３４】
同図において、光ディスク装置１と同様の構成要素には同一の符号を付して、その詳細な説明を省略する。
【０１３５】
光ディスク装置４の信号処理部４２２は分周器１４０１を更に備える。分周器１４０１は、ウォブルクロック信号２０４を分周した分周クロック信号４０４を生成してＡ／Ｄ変換器１０９に出力する。分周器１４０１は、例えば１／２以下の分周率でウォブルクロック信号２０４を分周する。Ａ／Ｄ変換器１０９は、分周クロック信号４０４をサンプリング信号として用いて、再生ＲＦ信号１２８をディジタル信号に変換する。また、クロック信号生成回路１２０は、分周クロック信号４０４に基づいてクロック信号ＣＬＫ１、ＣＬＫ２を生成する。その他の処理は光ディスク装置１の信号処理部１２２と同様に行われる。
【０１３６】
以上実施の形態３に係る光ディスク装置４によれば、光ディスク装置１と同様に、記録用のＰＬＬ回路と再生用のＰＬＬ回路を夫々設けることなく一つの発振器で制御することが可能となり、回路規模の増大と消費電力の増大を防ぐことができる。また、Ａ／Ｄ変換器１０９や補間処理等を行う処理回路のクロック周波数の低減することができるから、低消費電力化とアナログ部品のスペック低減による小型化に資する。更に光ディスク装置４においても、実施の形態２と同様に、ウォブルクロック信号２０４の分周クロックでサンプリングしたＡ／Ｄデータに対して、補間回路１１２によって分周クロック信号４０４より低い周波数に同期したクロックに基づいて補間処理を実行し、分周クロック信号４０４に対応した演算レートに応じて処理することでＡ／Ｄサンプリングデータ２０９を生成することができる。これによれば、更なる低消費電力化を図ることができる。なお、クロック信号生成回路１２０は、前述したように分周クロック信号４０４に基づいてクロック信号ＣＬＫ１、ＣＬＫ２を生成してもよいし、クロック信号生成回路１２０が更に内部に分周器を備え、その分周器によりウォブルクロック信号２０４を分周して、必要な周波数のクロック信号ＣＬＫ１、ＣＬＫ２を生成してもよい。
【０１３７】
≪実施の形態４≫
図１７は、実施の形態４に係る光ディスク装置の構成の一例を示すブロック図である。実施の形態１に係る光ディスク装置１と同様の構成要素には同一の符号を付して、その詳細な説明を省略する。
【０１３８】
同図に示される光ディスク装置５は、実施の形態１に係る光ディスク装置１とは異なり、第１ループフィルタ５１４がデコード回路５１８から出力されるシンクロック信号ＳＹＮＣ＿ＬＣＫを入力する。
【０１３９】
シンクロック信号ＳＹＮＣ＿ＬＣＫは、前記同期信号の発生タイミングの周期が理想とされる周期で測定され、かつ連続したＮ回（Ｎは自然数）の周期が前記理想とされる周期で測定されたときにアサートされるフラグ信号である。例えば、デコード回路５１８は、最尤復号回路によって２値化されたデータに含まれる前記同期信号の発生タイミングを検出し、その検出された周期が理想とされるＳＹＮＣ周期と等しい場合にシンクロック信号ＳＹＮＣ＿ＬＣＫをアサートする。なお、前記同期信号の発生タイミングの周期が理想とされるＳＹＮＣ周期のプラスマイナス１Ｔの範囲にある等の略等しい場合でも、シンクロック信号ＳＹＮＣ＿ＬＣＫをアサートしても良い。また、連続してＮ回検出さえれば場合に限らず、指定した確率（例えば、５回中４回等）以上で前記同期信号の発生タイミングの周期が理想とされる周期で測定された場合に、シンクロック信号ＳＹＮＣ＿ＬＣＫをアサートする方法でもよい。
【０１４０】
図１８は、第１ループフィルタ５１４の内部構成の一例を示すブロック図である。同図に示されるように、第１ループフィルタ５１４は、実施の形態１に係る第１ループフィルタ１１４の構成要素に加え、選択回路１６１２を有する。選択回路１６１２は、シンクロック信号ＳＹＮＣ＿ＬＣＫに基づいて、前記補正後の周波数誤差１６１０と誤差が無いことを示す値１６１１とを切り替えて出力する回路である。例えば、選択回路１６１２は、シンクロック信号ＳＹＮＣ＿ＬＣＫがアサートされたら、誤差が無いことを示す値１６１１を選択して出力し、シンクロック信号ＳＹＮＣ＿ＬＣＫがネゲートされたら、補正後の周波数誤差１６１０を選択して出力する。
【０１４１】
実施の形態１で述べたように、補正後の周波数誤差量１６１０は、周波数誤差検出回路１１０によるＳＹＮＣ周期のカウント量と、オーバーフローのクロックゲート信号３０１またはアンダーフローのクロックゲート信号３０２のカウント数による補正量とを加算することによって算出される。しかしながら、オーバーフローのクロックゲート信号３０１またはアンダーフローのクロックゲート信号３０２がアサートされるタイミングは必ずしもＳＹＮＣ周期と同期していない。例えば、あるＳＹＮＣ周期におけるクロックゲート信号３０１又は３０２がアサートされるタイミングと、別のＳＹＮＣ周期におけるクロックゲート信号３０１又は３０２がアサートされるタイミングが同じでない場合がある。このため、補正後の再生データの周波数は安定しているにも関わらず、補正後の周波数誤差量１６１０がゼロにならない可能性がある。また同様に、ノイズの影響等により、補正後の周波数誤差量１６１０がゼロにならない可能性もある。このように、補正後の周波数誤差量１６１０が不安定な状態では、補間処理が不安定になる虞がある。そこで、光ディスク装置５では、上述したように、選択回路１６１２がシンクロック信号ＳＹＮＣ＿ＬＣＫに応じて周波数誤差量を選択して出力することにより、周波数誤差量を安定させることで補間処理をより安定して制御することができる。
【０１４２】
以上実施の形態４に係る光ディスク装置５によれば、光ディスク装置１と同様に、記録用のＰＬＬ回路と再生用のＰＬＬ回路を夫々設けることなく一つの発振器で制御することが可能となり、回路規模の増大と消費電力の増大を防ぐことができる。また、周波数誤差を安定させることで補間処理をより安定して制御することができ、再生性能を向上させることができる。
【０１４３】
なお、前記同期信号の発生タイミングの周期が理想とされるＳＹＮＣ周期のプラスマイナス１Ｔの範囲にある等の略等しい場合でもシンクロック信号ＳＹＮＣ＿ＬＣＫをアサートするようにデコード回路５１４を設計した場合、微小な周波数誤差量があるにもかかわらずシンクロック信号ＳＹＮＣ＿ＬＣＫがアサートされる可能性がある。このような場合、に対応するため、選択回路１６１２を以下のように構成すると有効である。例えば、シンクロック信号ＳＹＮＣ＿ＬＣＫがアサートされ、且つ補正後の周波数誤差量１６１０が一旦ゼロになったとき（周波数誤差がなくなったとき）に、選択回路１６１２で誤差が無いことを示す値１６１１を選択して出力するようにする。これにより、より安定した補間処理を行われ、再生性能をより向上させることができる。
【０１４４】
また、選択回路１６１２は、誤差が無いことを示す値１６１１を選択して出力する代わりに、補正後の周波数誤差量１６１０に１倍未満のゲインをかけた値を出力しても上記と同様の効果を奏する。
【０１４５】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０１４６】
例えば、実施の形態１乃至３において、動作クロックを簡略的に２系統（クロック信号ＣＬＫ１、クロック信号ＣＬＫ２）として説明しているが、処理回路の動作やタイミングに応じて各クロックの分周クロック信号を生成して動作クロックとしてもよい。
【０１４７】
実施の形態１乃至４では、位相誤差と周波数誤差を用いて補間部１３２、６３２の帰還ループを構成する場合を示したが、これに限られず、ウォブルクロック信号２０４は理想とされる再生クロック信号２０１に対して大きく周波数がずれる可能性が低い場合には、位相誤差のみを用いて補間部１３２のループを構成することも可能である。これによれば、再生データに同期したクロックを生成するための周波数引き込みが不要となるため、引き込みシーケンス時間の短縮を図ることができる。
【０１４８】
実施の形態２では、１／２周期に同期した２並列の再生データを処理する場合を一例として示したが、これに限定されず、例えば更に分周したクロック信号と多並列の再生データを処理してもよい。
【０１４９】
また、周波数誤差の不安定度を減らすために、補間処理における周波数誤差の割合を位相誤差の割合よりも相対的に小さくすることも有効である。位相誤差が再生ＲＦ信号２０６の記録マーク長のタイミング毎に検出できるのに対して、周波数誤差は同期信号の発生タイミングとなるＳＹＮＣ周期毎にしか検出できないことにより、ずれ量による誤差フィードバック量は相対的に大きくなるため、誤差の不安定度による影響は大きい。そこで、例えば実施の形態１乃至３に係る第１ループフィルタ１１４（図８）において、補正後の周波数誤差量１６１０を１倍未満のゲインで乗算してから加算器１６０３に入力する。これにより、周波数誤差のゲインを位相誤差のゲインよりも相対的に小さくすることできるから、補間処理の安定度をより高めることができる。また、実施の形態４に係る第１ループフィルタ５１４（図１８）において、補正後の周波数誤差量１６１０を１倍未満のゲインで乗算してから選択回路１６１１に入力する。これによれば、選択回路１６０２による周波数誤差の安定性の向上に加え、更に周波数誤差の安定性の向上を図ることができるから、再生性能をより向上させることができる。
【符号の説明】
【０１５０】
１、２、３、４、５ 光ディスク装置
１０１ 光ディスク
１０２ 光ピックアップ
１０３ スピンドルモータ
１０、２０、３０、４０、５０ データ処理制御部
１２１ マイクロコントローラ
１２２、２２２、３２２、４２２、５２２ 信号処理部
１２３ 記録部
１０４ アナログフロントエンド（ＡＦＥ）
１０４１、１０４２ フィルタ回路
１０５、１０９ Ａ／Ｄ変換器（Ａ／Ｄ）
１２４ ＰＬＬ回路
１０６ ＰＬＬコントロール部（Ｗｏｂｂｌｅ＿ＰＬＬ＿ＣＮＴ）
１０７ 発振器（ＶＣＯ）
１０８ アドレス検出回路
１１０ 周波数誤差検出回路
１１１ 第１波形等化回路
１１２ 補間回路
１１３ 位相誤差検出回路
１１４、５１４ 第１ループフィルタ
１１５ 補間係数算出回路
１１６ 第２波形等化回路
１１７ 最尤復号回路
１１８、５１８ デコード回路
１１９ 第２ループフィルタ
１２０ クロック生成回路
１３２、５３２ 補間部
１２５ 再生信号
１２６ ウォブル信号
１２７ ディジタル化されたウォブル信号
１２８ 再生ＲＦ信号
２０４ ウォブルクロック信号
２０６ Ａ／Ｄサンプリングデータ
２０９ 補間後のＡ／Ｄサンプリングデータ
３０１、３０２ クロックゲート信号
ＣＬＫ１、ＣＬＫ２ クロック信号
ＧＡＴＥ ゲート信号
５０１ 制御信号
１３０１ エンコード回路
１３０２ 記録波形出力回路
１３０３ ＬＤＤ
２０１ 理想とされる再生クロック信号
２０２ 目標サンプリングポイント
２０２＿Ｃ、２０２＿Ｅ、２０２＿Ｇ、２０５＿Ｃ、２０５＿Ｅ、２０５＿Ｇ ゼロクロス点
２０３ Ａ／Ｄサンプリングデータ（目標値）
２０５ サンプリングポイント
４００〜４０３ タイミング
１２００ 信号生成部
１２０１ 検出部
１２０２、１２０３、１２０５ 選択回路
１２０４ クロック制御情報生成部
１２０６ 誤差検出部
６０１ 補間回路（２並列化）
６０２ 第２波形等化回路（並列処理）
６０３ 最尤復号回路（並列処理）
６０４ デコード回路（並列処理）
６２０ クロック生成回路
６３２ 補間部
７０１ クロックイネーブル信号
７０３ 補間後のＡ／Ｄサンプリングデータ
１５０２ フリップフロップ回路（ＦＦ）
１５０３、１５０４ 処理回路
１００１ イネーブル生成部
１００２ 信号生成部
１４０１ 分周器
ＳＹＮＣ＿ＬＣＫ シンクロック信号
１６０１ 移相量カウント回路
１６０２、１６０３、１６０７、１６０９ 加算器
１６０４ ループフィルタ部
１６０５、１６０６ 乗算器
１６０８ フリップフロップ（ラッチ回路）
１６１０ 補正後の周波数誤差量
１６１１ 誤差が無いことを示す値
１６１２ 選択回路
１１０１ 第１発振器（ＶＣＯ）
１１０２ ループフィルタ
１１０３ 第２発振器（ＶＣＯ）
１１０４ 波形等化回路
１１０５ 周波数誤差検出回路
１１０６ ＰＬＬコントロール部（Ｗｏｂｂｌｅ＿ＰＬＬ＿ＣＮＴ）
１１０７ 記録用ＰＬＬ回路
１１０８ 再生用ＰＬＬ回路
１１０９ Ａ／Ｄ変換器（Ａ／Ｄ）
１１１０ 位相誤差検出回路
１１１１ 記録クロック信号（ウォブルクロック信号）
１１１２ サンプリングデータ
１１１３ 再生クロック信号（チャネルクロック信号）
【特許請求の範囲】
【請求項１】
光ディスクに対するデータの記録のための記録クロック信号を生成するとともに、光ディスクに記録されたデータに応じた再生データを生成するための半導体装置であって、
光ディスクを再生することによって得られる信号を入力し、光ディスクのウォブル形状に応じた第１アナログ信号を出力する第１アナログ信号生成部と、
前記光ディスクを再生することによって得られる信号を入力し、光ディスクに記録されたデータに応じた第２アナログ信号を出力する第２アナログ信号生成部と、
前記第１アナログ信号を第１ディジタル信号に変換して出力するアナログディジタル変換部と、
前記第１ディジタル信号に基づいて、前記第１ディジタル信号より周波数の高い前記記録クロック信号を生成するＰＬＬ部と、
前記第２アナログ信号を前記記録クロック信号に基づいて生成された再生クロック信号でサンプリングした再生データを出力するサンプリング部と
を有する半導体装置。
【請求項２】
請求項１において、
前記サンプリング部のサンプリング信号として理想とされる理想クロック信号と前記再生クロック信号とのずれを示す情報を算出し、算出したずれを示す情報に応じて前記再生データの値を補正する補正部を、更に有する半導体装置。
【請求項３】
請求項２において、
前記ずれを示す情報は、前記再生クロック信号の前記理想クロック信号に対する位相のずれ量を含み、
前記位相のずれ量は、前記理想クロック信号によって前記第２アナログ信号がサンプリングされた場合の理想再生データの理論値と、前記サンプリング部によってサンプリングされた再生データの値に基づいて算出される半導体装置。
【請求項４】
請求項３において、
前記理想再生データの理論値は前記第２アナログ信号のゼロクロス点における理論値であり、前記再生データの値は前記ゼロクロス点に対応されるタイミングでの再生データの値である半導体装置。
【請求項５】
請求項３において、
前記ずれを示す情報は、前記再生クロック信号の前記理想クロック信号に対する周波数のずれ量を含み、
前記周波数のずれ量は、前記光ディスクに記録された特定パターンの記録マークに応じて再生された同期信号の検出タイミングに基づいて算出される半導体装置。
【請求項６】
請求項２において、
前記再生データの補正は、連続してサンプリングされた少なくとも２点の再生データと前記算出したずれを示す情報に基づいて、所定の補間関数により、前記理想クロック信号によってサンプリングされた場合の再生データを補間する処理である半導体装置。
【請求項７】
請求項２において、
前記補正部は、前記理想クロック信号に対する前記記録クロック信号の位相が前記理想クロック信号の周期に応じた値以上進んだら、前記再生データを１つ除外する半導体装置。
【請求項８】
請求項２において、
前記補正部は更に、前記理想クロック信号に対する前記再生クロック信号の位相が前記理想クロック信号の周期に応じた値以上遅れたら、前記再生データを一つ挿入する半導体装置。
【請求項９】
請求項５において、
前記補正部によって算出された前記周波数のずれ量に応じた信号を生成するループフィルタ部を更に有し、
前記ＰＬＬ部は、光ディスクのウォブル形状に応じた第１アナログ信号がないことを示す制御信号に応じて、前記周波数のずれ量に応じた信号に基づいて前記記録クロック信号を生成する半導体装置。
【請求項１０】
請求項２において、
前記補正部は、２つの連続するサンプルデータについての前記補正を並列して行う半導体装置。
【請求項１１】
請求項２において、
前記記録クロック信号を分周して出力する分周部を更に有し、
前記再生クロック信号は前記分周された信号である半導体装置。
【請求項１２】
請求項５において、
補正後の再生データに基づいて復号処理を行うとともに、前記補正後の再生データが前記同期信号の理想とされる周期に対応して生成されている場合にシンクロック信号をアサートする復号部を更に有し、
前記補正部は、前記シンクロック信号がアサートされたら、前記算出された周波数のずれ量に関わらず、前記周波数のずれ量が無いものとして前記補正を行う半導体装置。
【請求項１３】
請求項５において、
補正後の再生データに基づいて復号処理を行うとともに、前記補正後の再生データが前記同期信号の理想とされる周期に対応して生成されている場合にシンクロック信号をアサートする復号部を更に有し、
前記補正部は、前記シンクロック信号がアサートされているとき、前記周波数のずれ量の算出結果が、ずれが無いことを示す値となったら、前記周波数のずれ量が無いものとして前記補正を行う半導体装置。
【請求項１４】
請求項５において、
前記補正部は、前記周波数のずれ量に対し前記位相のずれ量よりも小さい重みづけをして前記補正を行う半導体装置。
【請求項１５】
光ディスクに対するデータの記録のための記録クロック信号を生成するとともに、光ディスクに記録されたデータに応じた再生データを生成するための半導体装置であって、
光ディスクから読み出された信号に基づいて、光ディスクのウォブル形状に応じた周波数の記録クロック信号を生成するＰＬＬ部と、
光ディスクから再生されたアナログ信号を前記記録クロック信号に基づいて生成された再生クロック信号でサンプリングし、サンプリングしたデータを補正して出力する再生データ生成部と
を有し、
前記補正は、前記サンプリングのサンプリング信号として理想とされる理想クロック信号と前記再生クロック信号とのずれを示すずれ量と、前記サンプリングされたデータとに基づいて、前記理想クロック信号によってサンプリングされた場合の再生データを補間する処理である半導体装置。
【請求項１】
光ディスクに対するデータの記録のための記録クロック信号を生成するとともに、光ディスクに記録されたデータに応じた再生データを生成するための半導体装置であって、
光ディスクを再生することによって得られる信号を入力し、光ディスクのウォブル形状に応じた第１アナログ信号を出力する第１アナログ信号生成部と、
前記光ディスクを再生することによって得られる信号を入力し、光ディスクに記録されたデータに応じた第２アナログ信号を出力する第２アナログ信号生成部と、
前記第１アナログ信号を第１ディジタル信号に変換して出力するアナログディジタル変換部と、
前記第１ディジタル信号に基づいて、前記第１ディジタル信号より周波数の高い前記記録クロック信号を生成するＰＬＬ部と、
前記第２アナログ信号を前記記録クロック信号に基づいて生成された再生クロック信号でサンプリングした再生データを出力するサンプリング部と
を有する半導体装置。
【請求項２】
請求項１において、
前記サンプリング部のサンプリング信号として理想とされる理想クロック信号と前記再生クロック信号とのずれを示す情報を算出し、算出したずれを示す情報に応じて前記再生データの値を補正する補正部を、更に有する半導体装置。
【請求項３】
請求項２において、
前記ずれを示す情報は、前記再生クロック信号の前記理想クロック信号に対する位相のずれ量を含み、
前記位相のずれ量は、前記理想クロック信号によって前記第２アナログ信号がサンプリングされた場合の理想再生データの理論値と、前記サンプリング部によってサンプリングされた再生データの値に基づいて算出される半導体装置。
【請求項４】
請求項３において、
前記理想再生データの理論値は前記第２アナログ信号のゼロクロス点における理論値であり、前記再生データの値は前記ゼロクロス点に対応されるタイミングでの再生データの値である半導体装置。
【請求項５】
請求項３において、
前記ずれを示す情報は、前記再生クロック信号の前記理想クロック信号に対する周波数のずれ量を含み、
前記周波数のずれ量は、前記光ディスクに記録された特定パターンの記録マークに応じて再生された同期信号の検出タイミングに基づいて算出される半導体装置。
【請求項６】
請求項２において、
前記再生データの補正は、連続してサンプリングされた少なくとも２点の再生データと前記算出したずれを示す情報に基づいて、所定の補間関数により、前記理想クロック信号によってサンプリングされた場合の再生データを補間する処理である半導体装置。
【請求項７】
請求項２において、
前記補正部は、前記理想クロック信号に対する前記記録クロック信号の位相が前記理想クロック信号の周期に応じた値以上進んだら、前記再生データを１つ除外する半導体装置。
【請求項８】
請求項２において、
前記補正部は更に、前記理想クロック信号に対する前記再生クロック信号の位相が前記理想クロック信号の周期に応じた値以上遅れたら、前記再生データを一つ挿入する半導体装置。
【請求項９】
請求項５において、
前記補正部によって算出された前記周波数のずれ量に応じた信号を生成するループフィルタ部を更に有し、
前記ＰＬＬ部は、光ディスクのウォブル形状に応じた第１アナログ信号がないことを示す制御信号に応じて、前記周波数のずれ量に応じた信号に基づいて前記記録クロック信号を生成する半導体装置。
【請求項１０】
請求項２において、
前記補正部は、２つの連続するサンプルデータについての前記補正を並列して行う半導体装置。
【請求項１１】
請求項２において、
前記記録クロック信号を分周して出力する分周部を更に有し、
前記再生クロック信号は前記分周された信号である半導体装置。
【請求項１２】
請求項５において、
補正後の再生データに基づいて復号処理を行うとともに、前記補正後の再生データが前記同期信号の理想とされる周期に対応して生成されている場合にシンクロック信号をアサートする復号部を更に有し、
前記補正部は、前記シンクロック信号がアサートされたら、前記算出された周波数のずれ量に関わらず、前記周波数のずれ量が無いものとして前記補正を行う半導体装置。
【請求項１３】
請求項５において、
補正後の再生データに基づいて復号処理を行うとともに、前記補正後の再生データが前記同期信号の理想とされる周期に対応して生成されている場合にシンクロック信号をアサートする復号部を更に有し、
前記補正部は、前記シンクロック信号がアサートされているとき、前記周波数のずれ量の算出結果が、ずれが無いことを示す値となったら、前記周波数のずれ量が無いものとして前記補正を行う半導体装置。
【請求項１４】
請求項５において、
前記補正部は、前記周波数のずれ量に対し前記位相のずれ量よりも小さい重みづけをして前記補正を行う半導体装置。
【請求項１５】
光ディスクに対するデータの記録のための記録クロック信号を生成するとともに、光ディスクに記録されたデータに応じた再生データを生成するための半導体装置であって、
光ディスクから読み出された信号に基づいて、光ディスクのウォブル形状に応じた周波数の記録クロック信号を生成するＰＬＬ部と、
光ディスクから再生されたアナログ信号を前記記録クロック信号に基づいて生成された再生クロック信号でサンプリングし、サンプリングしたデータを補正して出力する再生データ生成部と
を有し、
前記補正は、前記サンプリングのサンプリング信号として理想とされる理想クロック信号と前記再生クロック信号とのずれを示すずれ量と、前記サンプリングされたデータとに基づいて、前記理想クロック信号によってサンプリングされた場合の再生データを補間する処理である半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【公開番号】特開２０１２−２２６７９５（Ｐ２０１２−２２６７９５Ａ）
【公開日】平成２４年１１月１５日（２０１２．１１．１５）
【国際特許分類】
【出願番号】特願２０１１−９１９３９（Ｐ２０１１−９１９３９）
【出願日】平成２３年４月１８日（２０１１．４．１８）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２４年１１月１５日（２０１２．１１．１５）
【国際特許分類】
【出願日】平成２３年４月１８日（２０１１．４．１８）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]