受信装置及び信号処理システム
【課題】スパイク電圧の発生を防止し、応答速度の低下を防止することができる受信装置を提供することを課題とする。
【解決手段】電波を受信するアンテナ(101)と、前記アンテナを介して受信した信号を検波して出力信号を出力する検波器(111)と、制御信号に応じて、前記アンテナから受信した信号を前記検波器に入力可能な第1の状態と第2の状態とを制御する状態制御部(102)と、前記制御信号のエッジ部を検出した時には、前記制御信号のエッジ部に対応する前記検波器の出力信号を破棄し、前記制御信号のエッジ部を検出しない時には、前記制御信号のエッジ部でない部分に対応する前記検波器の出力信号を残すエッジ部処理部(112)とを有する受信装置が提供される。
【解決手段】電波を受信するアンテナ(101)と、前記アンテナを介して受信した信号を検波して出力信号を出力する検波器(111)と、制御信号に応じて、前記アンテナから受信した信号を前記検波器に入力可能な第1の状態と第2の状態とを制御する状態制御部(102)と、前記制御信号のエッジ部を検出した時には、前記制御信号のエッジ部に対応する前記検波器の出力信号を破棄し、前記制御信号のエッジ部を検出しない時には、前記制御信号のエッジ部でない部分に対応する前記検波器の出力信号を残すエッジ部処理部(112)とを有する受信装置が提供される。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、受信装置及び信号処理システムに関する。
【背景技術】
【0002】
ミリ波受信器は、物体もしくは天体から放射される微小なミリ波信号を検出する回路である。受信器の利得の時間変動、温度変動により検出されるレベルの変動をおさえるのがディッケ型受信装置である。ディッケ型受信装置は、例えば、非特許文献1、2に記載されている。
【0003】
図11はディッケ型受信装置の構成例を示す図であり、図12(A)〜(D)は入力信号がある場合の信号SR、SA、SB及びSCの波形図であり、図13(A)〜(D)は入力信号がない場合の信号SR、SA、SB及びSCの波形図である。
【0004】
スイッチドライバ1104は、スイッチ1102を制御するための制御信号SRを出力する。制御信号SRは、例えば100Hzの信号である。アンテナ1101には、ミリ波無線信号が入力される。スイッチ1102は、制御信号SRがハイレベル(例えば+5V)のときには低雑音増幅器1111の入力端子をアンテナ1101に接続し、制御信号SRがローレベル(例えば−5V)のときには低雑音増幅器1111の入力端子を抵抗1103を介して基準電位ノードに接続する。低雑音増幅器1111は、入力信号を増幅し、ミリ波検波器1112に出力する。ミリ波検波器1112は、高周波数のミリ波信号を検波し、直流信号(低周波数信号)SAを出力する。信号SAは、制御信号SRがハイレベルのときには例えば1V(図12(B))又は−0.9V(図13(B))になり、制御信号SRがローレベルのときには例えば−1Vになる。制御信号SRがハイレベルの期間において、アンテナ1101がミリ波を受信する場合には信号SAは+1Vになり、アンテナ1101がミリ波を受信しない場合には信号SAは−0.9Vになる。位相調整器1105は、スイッチドライバ1104が出力する制御信号SRの位相を調整し、スイッチ1102の制御に対応してスイッチ1113を制御する。スイッチ1113は、位相調整器1105の制御に応じて、検波器1112の出力端子を乗算器1114又は1115の入力端子に接続する。スイッチ1102がアンテナ1101に接続されるときにはスイッチ1113は乗算器1114に接続され、スイッチ1102が抵抗1103を介して基準電位ノードに接続されるときにはスイッチ1113は乗算器1115に接続される。乗算器1114は、信号SAを+1倍して出力する。乗算器1115は、信号SAを−1倍して出力する。
【0005】
加算器1116は、乗算器1114及び1115の出力信号を加算し、信号SBを出力する。具体的には、加算器1116は、スイッチ1113が乗算器1114に接続されているときには乗算器1114の出力信号を選択して信号SBとして出力し、スイッチ1113が乗算器1115に接続されているときには乗算器1115の出力信号を選択して信号SBとして出力する。ローパスフィルタ(LPF)1117は、信号SBの低周波数帯域の信号のみを通過させ、信号SCを出力する。ローパスフィルタ1117の遮断周波数をさらに低くすれば、信号SBがさらに平均化され、信号SCは0.1V付近になる。データ計測部1118は、信号SCの電圧値を計測する。
【0006】
1サイクルの半分の時間ではスイッチ1102はアンテナ1101に接続され、その時の信号SAはミリ波信号成分と増幅器1111の雑音成分を有する。1サイクルの残りの半分の時間ではスイッチ1102は抵抗1103に接続され、その時の信号SAは増幅器1111の雑音成分のみを含む。スイッチ1113をスイッチ1102に同期させて切り替えることにより、雑音成分の除去及び増幅器1111の利得の時間・温度変化分を除去することが可能である。
【0007】
図12(A)〜(D)の例では制御信号SRと信号SAが完全に同期していた例であるが、実際にはわずかに同期がずれる可能性がある。
【0008】
図14(A)〜(D)は、図12(A)〜(D)に対応し、信号SAと制御信号SRの位相が5%ずれた場合の信号SR、SA、SB及びSCの電圧波形を示す図である。図14(C)の信号SBは、同期がずれた箇所において鋭いスパイク電圧が発生する。通常は、ローパスフィルタ1117により信号SBの高い周波数を除去し、信号SCを生成する。図14(D)の信号SCは、ローパスフィルタ1117の遮断周波数を約500Hzとした場合の波形である。図に示すように、信号SCは、スパイク波形が急峻ではないがまだ残っている。信号SCの平均電圧は0.806Vであり、本来は1V(図12(D))であるものがスパイクに起因する誤差の影響を受けている。ローパスフィルタ1117の遮断周波数を100Hz以下にすれば、信号SCはほとんどスパイクがなくなるが、積分時間が長くなるため応答速度が遅くなる。したがって位相調整器1105により信号を完全に同期させる必要がある。
【0009】
図15(A)〜(D)は、図12(A)〜(D)に対応し、制御信号SRと信号SAの立ち上がり時間及び立ち下がり時間が異なる場合の信号SR、SA、SB及びSCの電圧波形を示す図である。スイッチ1102を切り換えても応答時間に差があるため制御信号SRと信号SAとの間に立ち上がり時間及び立ち下がり時間の差が出てしまう。この現象では、立ち上がり時間を補正することは現実的には困難である。信号SB及びSCには、スパイクが現れている。信号SCの平均電圧も0.86Vと誤差を生じている。
【0010】
以上のように、上記の受信装置では、信号SAと制御信号SRの位相を完全に一致させる必要がある。さらに、信号SAの立ち上がり時間及び立ち下がり時間が制御信号SRのものと異なっているため、スパイク電圧が生じ、これにより計測電圧に誤差が生じる。スパイク電圧を除去するため、ローパスフィルタ1117の遮断周波数を下げると、応答速度が遅くなるという問題が生じる。
【0011】
【非特許文献1】M. E. Tiuri, "Radio Astronomy Receivers", IEEE Trans. On Antenna and Propagation, vol. AP, pp.930-938, Dec.1964.
【非特許文献2】M. K. Joung,博士学位論文,2004年,東北大学
【発明の開示】
【発明が解決しようとする課題】
【0012】
本発明の目的は、スパイク電圧の発生を防止し、応答速度の低下を防止することができる受信装置、信号処理システムを提供することである。
【課題を解決するための手段】
【0013】
本発明の受信装置は、電波を受信するアンテナと、前記アンテナを介して受信した信号を検波して出力信号を出力する検波器と、制御信号に応じて、前記アンテナから受信した信号を前記検波器に入力可能な第1の状態と第2の状態とを制御する状態制御部と、前記制御信号のエッジ部を検出した時には、前記制御信号のエッジ部に対応する前記検波器の出力信号を破棄し、前記制御信号のエッジ部を検出しない時には、前記制御信号のエッジ部でない部分に対応する前記検波器の出力信号を残すエッジ部処理部と、前記制御信号がハイレベルである時には、前記制御信号のハイレベルに対応する前記エッジ部処理部により残された信号を第1の係数倍し、前記制御信号がローレベルである時には、前記制御信号のローレベルに対応する前記エッジ部処理部により残された信号を前記第1の係数とは逆の正負符号の第2の係数倍するハイレベル/ローレベル処理部と、前記制御信号がハイレベルである時には前記第1の係数倍した信号を選択し、前記制御信号がローレベルである時には前記第2の係数倍した信号を選択して出力する加算部とを有することを特徴とする。
【0014】
また、本発明の信号処理システムは、電波を受信するアンテナと、前記アンテナを介して受信した信号を検波して出力信号を出力する検波器と、制御信号に応じて、前記アンテナから受信した信号を前記検波器に入力可能な第1の状態と前記第1の状態ではない第2の状態とを制御する状態制御部とを有する受信装置から信号を入力する信号処理システムであって、前記制御信号のエッジ部を検出した時には、前記制御信号のエッジ部に対応する前記検波器の出力信号を破棄し、前記制御信号のエッジ部を検出しない時には、前記制御信号のエッジ部でない部分に対応する前記検波器の出力信号を残すエッジ部処理部と、前記制御信号がハイレベルである時には、前記制御信号のハイレベルに対応する前記エッジ部処理部により残された信号を第1の係数倍し、前記制御信号がローレベルである時には、前記制御信号のローレベルに対応する前記エッジ部処理部により残された信号を前記第1の係数とは逆の正負符号の第2の係数倍するハイレベル/ローレベル処理部と、前記制御信号がハイレベルである時には前記第1の係数倍した信号を選択し、前記制御信号がローレベルである時には前記第2の係数倍した信号を選択して出力する加算部とを有することを特徴とする。
【0015】
また、本発明の信号処理システムは、電波を受信するアンテナと、前記アンテナを介して受信した信号を検波して出力信号を出力する検波器と、制御信号に応じて、前記アンテナから受信した信号を前記検波器に入力可能な第1の状態と前記第1の状態ではない第2の状態とを制御する状態制御部とを有する受信装置から信号を入力する信号処理システムであって、前記検波器の出力信号のエッジ部を検出した時には、前記検波器の出力信号を破棄し、前記検波器の出力信号のエッジ部を検出しない時には、前記検波器の出力信号を残すエッジ部処理部と、前記制御信号がハイレベルである時には、前記制御信号のハイレベルに対応する前記エッジ部処理部により残された信号を第1の係数倍し、前記制御信号がローレベルである時には、前記制御信号のローレベルに対応する前記エッジ部処理部により残された信号を第1の係数とは逆の正負符号の第2の係数倍するハイレベル/ローレベル処理部と、前記制御信号がハイレベルである時には前記第1の係数倍した信号を選択し、前記制御信号がローレベルである時には前記第2の係数倍した信号を選択して出力する加算部とを有することを特徴とする。
【発明の効果】
【0016】
エッジ部に対応する信号を破棄することにより、スパイク電圧の発生を減少させることができる。
【発明を実施するための最良の形態】
【0017】
(第1の実施形態)
図1は本発明の第1の実施形態によるディッケ型受信装置の構成例を示す図であり、図2(A)〜(D)は入力信号がある場合の信号SR、SD、SE及びSFの波形図である。
【0018】
スイッチドライバ104は、スイッチ102を制御するための制御信号SRを出力する。制御信号SRは、例えば100Hzの信号である。アンテナ101には、例えばミリ波無線信号(電波)が入力される。スイッチ102は、制御信号SRがハイレベル(例えば+5V)のときにはミリ波受信器111の入力端子をアンテナ101に接続し、制御信号SRがローレベル(例えば−5V)のときにはミリ波受信器111の入力端子を抵抗103を介して基準電位ノードに接続する。
【0019】
図6(A)〜(C)は、ミリ波受信器111の3種類の構成例を示す回路図である。図6(A)のミリ波受信器111は、ミリ波検波器601を有する。検波器601は、入力端子INの高周波数のミリ波信号を検波し、直流信号(低周波数信号)SAを出力端子OUTから出力する。直流信号SAは、図12(B)の信号SAと同じである。検波器601の回路構成は、後に図7を参照しながら説明する。
【0020】
図6(B)のミリ波受信器111は、ミリ波検波器601及び低雑音増幅器602を有する。低雑音増幅器602は、入力端子INの入力信号を増幅し、ミリ波検波器601に出力する。検波器601は、増幅器602が出力する高周波数のミリ波信号を検波し、直流信号SAを出力端子OUTから出力する。
【0021】
図6(C)のミリ波受信器111は、検波器601、発振源603及びミキサ604を有する。発振源603は、ローカル信号LOを出力する。ミキサ604は、入力端子INの入力信号をローカル信号LOでミキシングし、中間周波数信号IFを出力する。例えば、入力信号INの入力信号が100GHz、ローカル信号LOが50GHzの場合、中間周波数信号IFは50GHz(=100−50GHz)になる。検波器601は、高周波数(例えば100GHz)用検波器でなく、低周波数(例えば50GHz)用検波器でよい。検波器601は、低周波数で動作するので、検波感度が向上し、コストを下げることができる。
【0022】
図7は、検波器601の構成例を示す回路図である。容量701は、入力端子IN及びダイオード702のアノード間に接続される。ダイオード702のカソードは、基準電位ノードに接続される。インダクタ703は、ダイオード702のアノード及び出力端子OUT間に接続される。抵抗704は、出力端子OUT及び基準電位ノード間に接続される。検波器601は、ダイオード702を用いて整流することにより、入力端子INの交流高周波数信号を直流信号(低周波数信号)に変換し、出力端子OUTから出力することができる。
【0023】
図1において、ミリ波受信器111は、上記のように、検波器601により検波された直流信号SA(図12(B))を出力する。信号SAは、制御信号SRがハイレベルのときには例えば1V(図12(B))又は−0.9V(図13(B)参照)になり、制御信号SRがローレベルのときには例えば−1Vになる。制御信号SRがハイレベルの期間において、アンテナ101がミリ波を受信する場合には信号SAは+1Vになり、アンテナ1101がミリ波を受信しない場合には信号SAは−0.9Vになる。
【0024】
A/D変換器105は、アナログ/デジタル変換器であり、スイッチドライバ104が出力する制御信号SRをアナログからデジタルに変換し、エッジ検出部106に出力する。エッジ検出部106は、デジタルの制御信号SRのエッジを検出し、スイッチ112を制御する。
【0025】
ミリ波受信器111の出力端子は、端子T1に接続される。スイッチ112は、制御信号SRのエッジ部が検出された時には端子T1を端子T2に接続し、制御信号SRのエッジ部に対応する信号SAを破棄する。また、スイッチ112は、制御信号SRのエッジ部が検出されない時には端子T1を端子T3に接続し、制御信号SRのエッジ部でない部分に対応する信号SAのみを残す。端子T2は、抵抗を介して基準電位ノードに接続され、終端される。また、端子T2は、基準電位ノードに短絡してもよい。また、端子T2は、開放状態(ハイイピーダンス状態)にしてもよい。図2(B)の信号SDは、端子T3の信号である。信号SDは、制御信号SRのエッジ部に対応する部分がハイインピーダンス状態になっており、信号がない状態である。
【0026】
ハイレベル/ローレベル判定部107は、A/D変換器105及びエッジ検出部106の出力信号を基に、制御信号SRのハイレベル及びローレベルを判定し、スイッチ113を制御する。スイッチ113は、制御信号SRがハイレベルの場合には端子T3を端子T4に接続し、制御信号SRがローレベルの場合には端子T3を端子T5に接続する。端子T4は乗算器114の入力端子に接続され、端子T5は乗算器115の入力端子に接続される。
【0027】
乗算器114は、スイッチ113を介して入力された信号SDを+1倍して出力する。乗算器115は、スイッチ113を介して入力された信号SDを−1倍して出力する。
【0028】
加算器116は、乗算器114及び115の出力信号を加算し、信号SEを出力する。具体的には、加算器116は、スイッチ113が乗算器114に接続されているときには乗算器114の出力信号を選択して信号SEとして出力し、スイッチ113が乗算器115に接続されているときには乗算器115の出力信号を選択して信号SEとして出力する。信号SEは、制御信号SRのエッジ部に対応する部分がハイインピーダンス状態になっており、信号がない状態である。
【0029】
A/D変換器117は、信号SEをアナログからデジタルに変換し、信号SE中の信号がない部分を削除してつめて、信号SFを出力する。信号SFは、信号SEに対して、ハイインピーダンス状態の部分を削除してつめた信号である。
【0030】
ローパスフィルタ(LPF)118は、信号SFの高周波数成分を除去し、信号SFの低周波数帯域の信号のみを通過させ、データ計測部119に出力する。データ計測部119は、ローパスフィルタ118の出力信号の電圧値を計測する。なお、ローパスフィルタ118は必須ではなく、信号のノイズが少ない場合にはローパスフィルタ118を削除してもよい。
【0031】
図2(A)〜(D)はアンテナ101がミリ波を受信した場合の波形図である。アンテナ101がミリ波を受信しない場合には、図13(A)〜(D)の波形図において、図2(A)〜(D)と同様に、制御信号SRのエッジ部に対応する信号SBがハイインピーダンス状態になり、信号SFは信号SEのハイインピーダンス状態の個所を削除してつめた信号になる。その際、ローパスフィルタ118の遮断周波数をさらに低くすれば、信号SEがさらに平均化され、信号SFは0.1V付近になる。
【0032】
以上のように、まず、スイッチドライバ104からの制御信号SRによりスイッチ102の切り換え動作を行う。制御信号SRは、A/D変換器105によりアナログからデジタルに変換され、エッジ検出部106及びハイレベル/ローレベル判定部107により、エッジ部にあるのか、及びハイレベルにあるか又はローレベルにあるかが判定される。制御信号SRは、比較的大振幅な信号(例えば±5V)であるため判定が容易である。制御信号SRのエッジ及びその近辺のタイミングであるエッジ部においては、スイッチ112により端子T1を端子T2に接続する。エッジ部以外のタイミングにおいては、スイッチ112は、端子1を端子3に接続する。さらに、制御信号SRがハイレベル又はローレベルであるかにより、スイッチ113を切り換える。その後、加算器116がデータを合成して、ローパスフィルタ118を通過後、データ計測部119でデータを計測する。
【0033】
図2(A)〜(D)に示すように、制御信号SRの立ち上がり及び立ち下がり区間のエッジ部(例えばエッジとして制御信号SRが切り替わる時間の±5%)の信号SAをスイッチ112の切り替えにより破棄するため、信号SEにおいてスパイク電圧は発生しない。A/D変換器117は、信号SEをアナログからデジタルに変換後、信号がない部分をつめて信号SFを出力する。信号SFの平均電圧は1Vであり誤差がない。もちろん現実的には、信号SAに雑音がのっているため誤差は生ずる。この場合は、ローパスフィルタ118により雑音を除去する必要がある。しかし、信号SAと制御信号SRとのタイミングずれに起因する雑音はない。また、本実施形態は、制御信号SRと信号SAの位相を完全に一致させる必要がないため、図11の受信装置と比較すると格段に自由度が高くなる。本実施形態は、信号SEのスパイクノイズを除去する必要がなく、ローパスフィルタ118の遮断周波数を低くする必要がないため、応答速度は速い。
【0034】
以上のように、スイッチ102がアンテナ101に接続されると、その時の信号SAはミリ波信号成分とミリ波受信器(増幅器)111の雑音成分を有する。スイッチ102が抵抗103に接続されると、その時の信号SAはミリ波受信器(増幅器)111の雑音成分のみを含む。スイッチ113を切り替えることにより、雑音成分の除去及びミリ波受信器(増幅器)111の利得の時間・温度変化分を除去することが可能である。
【0035】
なお、乗算器114は+1倍する代わりに+N倍し、乗算器115は−1倍する代わりに−N倍してもよい。ここで、Nは自然数又は小数である。
【0036】
ミリ波受信装置は、物体又は天体から放射される微小なミリ波信号を検出する回路である。特に、ディッケ型ミリ波受信装置は、受信装置の利得の時間変動、温度変動により検出されるレベルの変動をおさえることができる。本実施形態は、電波天文やパッシブイメージセンサ等の微小な高周波電力を高感度で検出することができる。
【0037】
(第2の実施形態)
図3は、本発明の第2の実施形態によるディッケ型受信装置の構成例を示す図である。本実施形態(図3)は、第1の実施形態(図1)に対して、スイッチ113、乗算器114,115、加算器116及びA/D変換器117を削除し、A/D変換器301、乗算部302,303、加算部304を追加したものである。以下、本実施形態が第1の実施形態と異なる点を説明する。
【0038】
A/D変換器301は、端子T3の信号SDをアナログからデジタルに変換する。ハイレベル/ローレベル判定部107は、A/D変換器105及びエッジ検出部106の出力信号を基に、制御信号SRのハイレベル及びローレベルを判定する。ハイレベル/ローレベル判定部107により制御信号SRがハイレベルであると判定されると、そのタイミングで、乗算部302はA/D変換器301の出力信号を+1倍して出力する。また、ハイレベル/ローレベル判定部107により制御信号SRがローレベルであると判定されると、そのタイミングで、乗算部303はA/D変換器301の出力信号を−1倍して出力する。
【0039】
加算部304は、乗算部302及び303の出力信号を加算し、信号がない部分を削除してつめて、信号SFを出力する。具体的には、加算部304は、制御信号SRがハイレベルであるときには乗算部302の出力信号を選択して信号SFとして出力し、制御信号SRがローレベルであるときには乗算部303の出力信号を選択して信号SFとして出力する。ただし、加算部304は、制御信号SRのエッジ部に対応する信号がない部分を削除して、信号SFを出力する。以下、第1の実施形態と同様に、ローパスフィルタ118及びデータ計測部119の処理を行う。
【0040】
なお、乗算部302は+1倍する代わりに+N倍し、乗算部303は−1倍する代わりに−N倍してもよい。ここで、Nは自然数又は小数である。
【0041】
本実施形態は、A/D変換器301をスイッチ112の直後に接続したものであり、図1のハードウェア的なスイッチ113の代わりにソフトウェア的に場合分けをすることで、第1の実施形態と同様な機能を実現させる。
【0042】
(第3の実施形態)
図4は、本発明の第3の実施形態によるディッケ型受信装置の構成例を示す図である。本実施形態(図4)は、第2の実施形態(図3)に対して、スイッチ112及びA/D変換器301を削除し、A/D変換器401を追加したものである。以下、本実施形態が第2の実施形態と異なる点を説明する。
【0043】
A/D変換器401は、信号SAをアナログからデジタルに変換する。エッジ検出部106は、制御信号SRのエッジ部を検出すると、そのタイミングのA/D変換器401の出力信号を破棄し、制御信号SRのエッジ部を検出しない時には、そのタイミングのA/D変換器401の出力信号を乗算部302又は303に出力する。ハイレベル/ローレベル判定部107により制御信号SRがハイレベルであると判定されると、そのタイミングで、乗算部302はA/D変換器401の出力信号を+1倍して出力する。また、ハイレベル/ローレベル判定部107により制御信号SRがローレベルであると判定されると、そのタイミングで、乗算部303はA/D変換器401の出力信号を−1倍して出力する。
【0044】
加算部304は、乗算部302及び303の出力信号を加算し、信号がない部分を削除してつめて、信号SFを出力する。以下、第1の実施形態と同様に、ローパスフィルタ118及びデータ計測部119の処理を行う。
【0045】
本実施形態では、A/D変換器401はミリ波受信器111の出力信号SAをアナログからデジタルに変換する。A/D変換器401は、応答速度の速い高性能なものが求められるが、本実施形態はスイッチ数が少なく低コスト化につながる。本実施形態の機能は第1及び第2の実施形態と同等である。
【0046】
(第4の実施形態)
図5(A)は本発明の第4の実施形態によるディッケ型受信装置の構成例を示す図であり、図5(B)は図5(A)の装置の動作を説明するための波形図である。本実施形態(図5(A))は、第3の実施形態(図4)に対して、エッジ検出部106及びA/D変換器401を削除し、A/D変換器501及び微分演算部502を追加したものである。以下、本実施形態が第3の実施形態と異なる点を説明する。
【0047】
A/D変換器501は、ミリ波受信器111の出力信号SAをアナログからデジタルに変換する。図5(B)に、信号SAの例を示す。信号SAは、現実には、ノイズを含み、ある傾きの立ち上がりエッジ及び立ち下がりエッジを有する。微分演算部502は、A/D変換器501の出力信号を微分演算し、図5(B)に示す微分信号を生成する。微分信号は、信号SAの立ち上がりエッジでは正値の信号になり、信号SAの立ち下がりエッジでは負値の信号になり、信号SAのハイレベル及びローレベルでは略0になる。微分演算部502は、微分信号の絶対値が閾値より大きい期間TBでは、信号SAのエッジ部であると判定することができ、微分信号の絶対値が閾値より小さい期間TAでは、信号SAのエッジ部ではないと判定することができる。微分演算部502は、図4のエッジ検出部106と同様に、信号SAのエッジ部を検出することができる。
【0048】
微分演算部502は、信号SAのエッジ部を検出すると、そのタイミングのA/D変換器501の出力信号を破棄し、信号SAのエッジ部を検出しない時には、そのタイミングのA/D変換器501の出力信号を乗算部302又は303に出力する。ハイレベル/ローレベル判定部107は、A/D変換器105の出力信号を基に制御信号SRのハイレベル及びローレベルを検出することができる。ハイレベル/ローレベル判定部107により制御信号SRがハイレベルであると判定されると、そのタイミングで、乗算部302はA/D変換器501の出力信号を+1倍して出力する。また、ハイレベル/ローレベル判定部107により制御信号SRがローレベルであると判定されると、そのタイミングで、乗算部303はA/D変換器501の出力信号を−1倍して出力する。
【0049】
加算部304は、乗算部302及び303の出力信号を加算し、信号がない部分を削除してつめて、信号SFを出力する。以下、第1の実施形態と同様に、ローパスフィルタ118及びデータ計測部119の処理を行う。
【0050】
なお、ハイレベル/ローレベル判定部107が制御信号SRのハイレベル及びローレベルを判定する場合を例に説明したが、ハイレベル/ローレベル判定部107はA/D変換器501の出力信号を基に制御信号SRのハイレベル及びローレベルを判定するようにしてもよい。例えば、図12(B)の受信信号がある場合には、ミリ波受信器111の出力信号SAが1Vであれば制御信号SRがハイレベル、ミリ波受信器111の出力信号SAが−1Vであれば制御信号SRがローレベルであると判定することができる。また、図13(B)の受信信号がない場合には、ミリ波受信器111の出力信号SAが−0.9Vであれば制御信号SRがハイレベル、ミリ波受信器111の出力信号SAが−1Vであれば制御信号SRがローレベルであると判定することができる。その場合、A/D変換器105は不要である。ハイレベル/ローレベル判定部107により制御信号SRがハイレベルであると判定されると、そのタイミングで、乗算部302はA/D変換器501の出力信号を+1倍して出力する。また、ハイレベル/ローレベル判定部107により制御信号SRがローレベルであると判定されると、そのタイミングで、乗算部303はA/D変換器501の出力信号を−1倍して出力する。それ以降は、上記の説明と同じである。
【0051】
第1〜第4の実施形態は、信号SAのうちのエッジ部のデータを使わず、エッジ部以外のデータを使うものである。本実施形態は、その使わないデータの時間をなるべく少なくするために、信号SAのエッジ部を検出するものである。データ破棄する区間を短くすることにより、受信装置の感度を上がることができる。微分演算部502は、信号SAを微分する。信号SAのエッジ部は微分信号が変化するが、立ち上がった後又は立ち下がった後は微分信号が0となる。本実施形態は、微分信号が0となる区間のみデータを使用する。これにより、信号SAのエッジ部以外のデータのみを使用することができる。
【0052】
(第5の実施形態)
図9は、本発明の第5の実施形態による信号処理システムの構成例を示す図である。第3の実施形態(図4)において、A/D変換器105及び401の後段のデジタル信号の処理は、ハードウェアの処理でも、ソフトウェアの処理でもよい。本実施形態(図9)は、A/D変換器105及び401の後段として、第3の実施形態(図4)のエッジ検出部106、ハイレベル/ローレベル判定部107、乗算部302,303、加算部304、ローパスフィルタ118及びデータ計測部119をコンピュータ902により実現する。
【0053】
本実施形態の信号処理システムは、例えばパッシブイメージセンサであり、図4の回路の組みを複数有する。具体的には、信号処理システムは、図4のアンテナ101、スイッチ102、抵抗103、ミリ波受信器111、A/D変換器401、スイッチドライバ104及びデータ変換器105の組みを複数配置する。複数のアンテナ101は、2次元状に配置される。2次元状に配置された複数のアンテナ101がイメージセンサの画素に対応する。アンテナ101は、物体又は天文から放射される微小なミリ波信号を受信する。これにより、信号処理システムは、デジタルカメラのように、2次元画像を生成することができる。
【0054】
A/D(アナログ/デジタル)変換ボード901には、複数のA/D変換器401及び複数のA/D変換器105が搭載される。コンピュータ902は、A/D変換ボード901内のA/D変換器401及び105の出力端子に接続され、複数組みの図4のエッジ検出部106、ハイレベル/ローレベル判定部107、乗算部302,303、加算部304、ローパスフィルタ118及びデータ計測部119の処理を行う。
【0055】
なお、スイッチドライバ104及びデータ変換器105は、複数組み設けずに、共通に1個ずつ設けてもよい。その場合、A/D変換ボード901は、複数のA/D変換器401及び1個のA/D変換器105を有する。コンピュータ902は、複数のA/D変換器401及び1個のA/D変換器105の出力端子に接続される。
【0056】
図10は、コンピュータ902のハードウェア構成例を示すブロック図である。コンピュータ902は、例えばパーソナルコンピュータである。バス1001には、中央処理装置(CPU)1002、ROM1003、RAM1004、インタフェース1005、入力装置1006、出力装置1007及び外部記憶装置1008が接続されている。
【0057】
CPU1002は、データの処理又は演算を行うと共に、バス1001を介して接続された各種構成要素を制御するものである。ROM1003には、予めCPU1002の制御手順(コンピュータプログラム)を記憶させておき、このコンピュータプログラムをCPU1002が実行することにより、起動する。外部記憶装置1008にコンピュータプログラムが記憶されており、そのコンピュータプログラムがRAM1004にコピーされて実行される。RAM1004は、データの入出力、送受信のためのワークメモリ、各構成要素の制御のための一時記憶として用いられる。外部記憶装置1008は、例えばハードディスク記憶装置やCD−ROM等であり、電源を切っても記憶内容が消えない。CPU1002は、RAM1004内のコンピュータプログラムを実行することにより、図4のエッジ検出部106、ハイレベル/ローレベル判定部107、乗算部302,303、加算部304、ローパスフィルタ118及びデータ計測部119の処理を行う。
【0058】
インタフェース1005は、図9のA/D変換器401及び105に接続するためのインタフェースであり、A/D変換器401及び105の出力信号を入力する。入力装置1006は、例えばキーボード及びマウス等であり、各種指定又は入力等を行うことができる。出力装置1007は、ディスプレイ及びプリンタ等である。
【0059】
本実施形態は、コンピュータ902がプログラムを実行することによって実現することができる。また、プログラムをコンピュータに供給するための手段、例えばかかるプログラムを記録したCD−ROM等のコンピュータ読み取り可能な記録媒体又はかかるプログラムを伝送するインターネット等の伝送媒体も本発明の実施形態として適用することができる。また、上記のプログラムを記録したコンピュータ読み取り可能な記録媒体等のコンピュータプログラムプロダクトも本発明の実施形態として適用することができる。上記のプログラム、記録媒体、伝送媒体及びコンピュータプログラムプロダクトは、本発明の範疇に含まれる。記録媒体としては、例えばフレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク、CD−ROM、磁気テープ、不揮発性のメモリカード、ROM等を用いることができる。
【0060】
上記ではコンピュータ902を用いて第3の実施形態(図4)を実現する場合を例に説明したが、同様に、第1、第2及び第4の実施形態もコンピュータ902を用いて実現することができる。第1、第2及び第4の実施形態において、A/D変換器105、117、301、401及び501の後段のデジタル信号処理は、ハードウェアの処理でも、ソフトウェアの処理でもよく、ソフトウェアの処理の場合にはコンピュータ902により実現することができる。
【0061】
(第6の実施形態)
図8は、本発明の第6の実施形態による受信装置及び信号処理システムの構成例を示す図である。本実施形態は、第1〜第4の実施形態の受信装置及び第5の実施形態の信号処理システムのスイッチ102及び抵抗103の代わりに、チョッパ801を設けたものである。チョッパ801は、アンテナ101の前方に配置される。ミリ波受信器111は、直接、アンテナ101に接続される。第1〜第5の実施形態のスイッチ102は、高周波数部品であり、高周波数における損失が発生する。チョッパ801には、電波吸収体を貼り付けられている。ドライバ104は、第1〜第5の実施形態のスイッチドライバ104に対応し、制御信号SRを出力する。チョッパ801は、制御信号SRに応じて回転する。1サイクルの時間の半分はチョッパ801の電波吸収体がアンテナ101の前方にあり、1サイクルの残りの半分の時間はチョッパ801の電波吸収体がアンテナ101の前方にない。アンテナ101の前方にチョッパ801の電波吸収体があるときには、チョッパ801の電波吸収体が電波(ミリ波)を吸収するため、アンテナ101は電波を受信せず、第1〜第5の実施形態のスイッチ102が抵抗103に接続された状態と同様になる。また、アンテナ101の前方にチョッパ801の電波吸収体がないときには、アンテナ101が電波を受信可能になり、第1〜第5の実施形態のスイッチ102がミリ波受信器111に接続された状態と同様になる。このように、チョッパ801は、スイッチ102と同様の働きをする。チョッパ801は、比較的大きいという欠点があるが、高周波数における損失がないという利点がある。
【0062】
なお、第1〜第6の実施形態では、ミリ波を受信する場合を例に説明したが、ミリ波以外の電波でもよい。
【0063】
以上のように、第1〜第3、第5及び第6の実施形態の受信装置は、電波を受信するためのアンテナ101と、前記アンテナ101を介して受信した信号を検波して出力信号を出力するための検波器601とを有する。
【0064】
状態制御部は、スイッチ102又はチョッパ801であり、制御信号SRに応じて、前記アンテナ101が電波を受信可能でありかつ前記検波器601が前記受信した信号を入力可能な第1の状態と前記第1の状態ではない第2の状態とを制御する。図1、図3及び図4では、前記状態制御部は、前記制御信号SRに応じて、前記検波器601の入力端子を前記アンテナ101又は抵抗103に接続する第1のスイッチ102である。図8では、前記状態制御部は、前記アンテナ101の前方に配置され、かつ電波吸収体を有し、かつ前記制御信号SRに応じて回転するチョッパ801である。
【0065】
エッジ部処理部は、エッジ検出部106を有し、前記制御信号SRのエッジ部を検出した時には、前記制御信号SRのエッジ部に対応する前記検波器601の出力信号SAを破棄し、前記制御信号SRのエッジ部を検出しない時には、前記制御信号SRのエッジ部でない部分に対応する前記検波器601の出力信号SAを残す。
【0066】
ハイレベル/ローレベル処理部は、ハイレベル/ローレベル判定部107を有し、前記制御信号SRがハイレベルである時には、前記制御信号SRのハイレベルに対応する前記エッジ部処理部により残された信号を第1の係数倍し、前記制御信号SRがローレベルである時には、前記制御信号SRのローレベルに対応する前記エッジ部処理部により残された信号を前記第1の係数とは逆の正負符号の第2の係数倍する。
【0067】
加算部116又は304は、前記制御信号SRがハイレベルである時には前記第1の係数倍した信号を選択し、前記制御信号SRがローレベルである時には前記第2の係数倍した信号を選択して出力する。
【0068】
図6(B)では、増幅器602は、前記アンテナ101及び前記検波器601の間に接続される。また、図6(C)では、ミキサ604は、前記アンテナ101及び前記検波器601の間に接続され、前記受信した信号をローカル信号LOでミキシングする。
【0069】
また、図4では、アナログ/デジタル変換器401は、前記検波器601及び前記エッジ部処理部の間に接続され、信号をアナログからデジタルに変換する。
【0070】
また、図1及び図3では、前記エッジ部処理部は、前記制御信号SRのエッジ部を検出した時には、前記制御信号SRのエッジ部に対応する前記検波器601の出力信号SAを第1の端子T2に接続し、前記制御信号SRのエッジ部を検出しない時には、前記制御信号SRのエッジ部でない部分に対応する前記検波器601の出力信号SAを第2の端子T3に接続する第2のスイッチ112を有する。前記ハイレベル/ローレベル処理部は、前記第2のスイッチ112の第2の端子T3に接続される。前記第2のスイッチ112の第1の端子T2は、終端、短絡又は開放されている。
【0071】
また、図3では、アナログ/デジタル変換器301は、前記第2のスイッチ112の第2の端子T3及び前記ハイレベル/ローレベル処理部の間に接続され、信号をアナログからデジタルに変換する。
【0072】
また、図1では、アナログ/デジタル変換器117は、前記加算部116の出力信号SEをアナログからデジタルに変換し、信号がない部分を削除してつめる。
【0073】
また、図1では、前記ハイレベル/ローレベル処理部は、前記第1の係数倍する第1の乗算部(乗算器)114と、前記第2の係数倍する第2の乗算部(乗算器)115と、前記制御信号SRがハイレベルである時には、前記第2のスイッチ112の第2の端子T3を前記第1の乗算部114の入力端子に接続し、前記制御信号SRがローレベルである時には、前記第2のスイッチ112の第2の端子T3を前記第2の乗算部115の入力端子に接続する第3のスイッチ113とを有する。
【0074】
また、図1、図3及び図4では、ローパスフィルタ118は、前記加算部116又は304の後段に接続され、高周波数成分を除去する。
【0075】
また、第5の実施形態は、電波を受信するためのアンテナ101と、前記アンテナ101を介して受信した信号を検波して出力信号を出力するための検波器601と、制御信号SRに応じて、前記アンテナ101が電波を受信可能でありかつ前記検波器601が前記受信した信号を入力可能な第1の状態と前記第1の状態ではない第2の状態とを制御する状態制御部とを有する受信装置から信号を入力する信号処理システムである。
【0076】
第5の実施形態の信号処理システムにおいて、エッジ部処理部は、前記制御信号SRのエッジ部を検出した時には、前記制御信号SRのエッジ部に対応する前記検波器601の出力信号SAを破棄し、前記制御信号SRのエッジ部を検出しない時には、前記制御信号SRのエッジ部でない部分に対応する前記検波器601の出力信号を残す。ハイレベル/ローレベル処理部は、前記制御信号SRがハイレベルである時には、前記制御信号SRのハイレベルに対応する前記エッジ部処理部により残された信号を第1の係数倍し、前記制御信号SRがローレベルである時には、前記制御信号SRのローレベルに対応する前記エッジ部処理部により残された信号を前記第1の係数とは逆の正負符号の第2の係数倍する。加算部116又は304は、前記制御信号SRがハイレベルである時には前記第1の係数倍した信号を選択し、前記制御信号SRがローレベルである時には前記第2の係数倍した信号を選択して出力する。
【0077】
また、図5の信号処理システム(受信装置)は、電波を受信するためのアンテナ101と、前記アンテナ101を介して受信した信号を検波して出力信号を出力するための検波器601と、制御信号SRに応じて、前記アンテナ101が電波を受信可能でありかつ前記検波器601が前記受信した信号を入力可能な第1の状態と前記第1の状態ではない第2の状態とを制御する状態制御部とを有する受信装置から信号を入力する。
【0078】
図5の信号処理システム(受信装置)において、エッジ部処理部は、前記検波器601の出力信号SAのエッジ部を検出した時には、前記検波器601の出力信号SAを破棄し、前記検波器601の出力信号SAのエッジ部を検出しない時には、前記検波器601の出力信号SAを残す。ハイレベル/ローレベル処理部は、前記制御信号SRがハイレベルである時には、前記制御信号SRのハイレベルに対応する前記エッジ部処理部により残された信号を第1の係数倍し、前記制御信号SRがローレベルである時には、前記制御信号SRのローレベルに対応する前記エッジ部処理部により残された信号を第1の係数とは逆の正負符号の第2の係数倍する。加算部304は、前記制御信号SRがハイレベルである時には前記第1の係数倍した信号を選択し、前記制御信号SRがローレベルである時には前記第2の係数倍した信号を選択して出力する。前記ハイレベル/ローレベル処理部は、前記制御信号SRを基に前記制御信号SRのハイレベル及びローレベルを検出する。また、前記ハイレベル/ローレベル処理部は、前記検波器601の出力信号SAを基に前記制御信号SRのハイレベル及びローレベルを検出してもよい。
【0079】
以上のように、エッジ部に対応する信号を破棄することにより、スパイク電圧の発生を防止することができる。また、ローパスフィルタによりスパイク電圧を除去する必要がないので、応答速度の低下を防止することができる。
【0080】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【0081】
本発明の実施形態は、例えば以下のように種々の適用が可能である。
【0082】
(付記1)
電波を受信するアンテナと、
前記アンテナを介して受信した信号を検波して出力信号を出力する検波器と、
制御信号に応じて、前記アンテナから受信した信号を前記検波器に入力可能な第1の状態と第2の状態とを制御する状態制御部と、
前記制御信号のエッジ部を検出した時には、前記制御信号のエッジ部に対応する前記検波器の出力信号を破棄し、前記制御信号のエッジ部を検出しない時には、前記制御信号のエッジ部でない部分に対応する前記検波器の出力信号を残すエッジ部処理部と、
前記制御信号がハイレベルである時には、前記制御信号のハイレベルに対応する前記エッジ部処理部により残された信号を第1の係数倍し、前記制御信号がローレベルである時には、前記制御信号のローレベルに対応する前記エッジ部処理部により残された信号を前記第1の係数とは逆の正負符号の第2の係数倍するハイレベル/ローレベル処理部と、
前記制御信号がハイレベルである時には前記第1の係数倍した信号を選択し、前記制御信号がローレベルである時には前記第2の係数倍した信号を選択して出力する加算部と
を有することを特徴とする受信装置。
(付記2)
前記状態制御部は、前記制御信号に応じて、前記検波器の入力端子を前記アンテナ又は抵抗に接続する第1のスイッチであることを特徴とする付記1記載の受信装置。
(付記3)
前記状態制御部は、前記アンテナの前方に配置され、かつ電波吸収体を有し、かつ前記制御信号に応じて回転するチョッパであることを特徴とする付記1記載の受信装置。
(付記4)
さらに、前記アンテナ及び前記検波器の間に接続される増幅器を有することを特徴とする付記1〜3のいずれか1項に記載の受信装置。
(付記5)
さらに、前記アンテナ及び前記検波器の間に接続され、前記受信した信号をローカル信号でミキシングするためのミキサを有することを特徴とする付記1〜3のいずれか1項に記載の受信装置。
(付記6)
さらに、前記検波器及び前記エッジ部処理部の間に接続され、信号をアナログからデジタルに変換するアナログ/デジタル変換器を有することを特徴とする付記1〜5のいずれか1項に記載の受信装置。
(付記7)
前記エッジ部処理部は、前記制御信号のエッジ部を検出した時には、前記制御信号のエッジ部に対応する前記検波器の出力信号を第1の端子に接続し、前記制御信号のエッジ部を検出しない時には、前記制御信号のエッジ部でない部分に対応する前記検波器の出力信号を第2の端子に接続する第2のスイッチを有し、
前記ハイレベル/ローレベル処理部は、前記第2のスイッチの第2の端子に接続されることを特徴とする付記1〜5のいずれか1項に記載の受信装置。
(付記8)
前記第2のスイッチの第1の端子は、終端されていることを特徴とする付記7記載の受信装置。
(付記9)
前記第2のスイッチの第1の端子は、短絡されていることを特徴とする付記7記載の受信装置。
(付記10)
前記第2のスイッチの第1の端子は、開放されていることを特徴とする付記7記載の受信装置。
(付記11)
さらに、前記第2のスイッチの第2の端子及び前記ハイレベル/ローレベル処理部の間に接続され、信号をアナログからデジタルに変換するアナログ/デジタル変換器を有することを特徴とする付記7〜10のいずれか1項に記載の受信装置。
(付記12)
さらに、前記加算部の出力信号をアナログからデジタルに変換するアナログ/デジタル変換器を有し、
前記アナログ/デジタル変換器は、信号がない部分を削除してつめることを特徴とする付記7〜10のいずれか1項に記載の受信装置。
(付記13)
前記ハイレベル/ローレベル処理部は、
前記第1の係数倍する第1の乗算部と、
前記第2の係数倍する第2の乗算部と、
前記制御信号がハイレベルである時には、前記第2のスイッチの第2の端子を前記第1の乗算部の入力端子に接続し、前記制御信号がローレベルである時には、前記第2のスイッチの第2の端子を前記第2の乗算部の入力端子に接続する第3のスイッチとを有することを特徴とする付記7〜10のいずれか1項に記載の受信装置。
(付記14)
さらに、前記加算部の後段に接続されるローパスフィルタを有することを特徴とする1〜13のいずれか1項に記載の受信装置。
(付記15)
電波を受信するアンテナと、
前記アンテナを介して受信した信号を検波して出力信号を出力する検波器と、
制御信号に応じて、前記アンテナから受信した信号を前記検波器に入力可能な第1の状態と前記第1の状態ではない第2の状態とを制御する状態制御部とを有する受信装置から信号を入力する信号処理システムであって、
前記制御信号のエッジ部を検出した時には、前記制御信号のエッジ部に対応する前記検波器の出力信号を破棄し、前記制御信号のエッジ部を検出しない時には、前記制御信号のエッジ部でない部分に対応する前記検波器の出力信号を残すエッジ部処理部と、
前記制御信号がハイレベルである時には、前記制御信号のハイレベルに対応する前記エッジ部処理部により残された信号を第1の係数倍し、前記制御信号がローレベルである時には、前記制御信号のローレベルに対応する前記エッジ部処理部により残された信号を前記第1の係数とは逆の正負符号の第2の係数倍するハイレベル/ローレベル処理部と、
前記制御信号がハイレベルである時には前記第1の係数倍した信号を選択し、前記制御信号がローレベルである時には前記第2の係数倍した信号を選択して出力する加算部と
を有することを特徴とする信号処理システム。
(付記16)
前記エッジ部処理部は、前記制御信号のエッジ部を検出した時には、前記制御信号のエッジ部に対応する前記検波器の出力信号を第1の端子に接続し、前記制御信号のエッジ部を検出しない時には、前記制御信号のエッジ部でない部分に対応する前記検波器の出力信号を第2の端子に接続する第2のスイッチを有し、
前記ハイレベル/ローレベル処理部は、前記第2のスイッチの第2の端子に接続されることを特徴とする付記15記載の信号処理システム。
(付記17)
前記ハイレベル/ローレベル処理部は、
前記第1の係数倍する第1の乗算部と、
前記第2の係数倍する第2の乗算部と、
前記制御信号がハイレベルである時には、前記第2のスイッチの第2の端子を前記第1の乗算部の入力端子に接続し、前記制御信号がローレベルである時には、前記第2のスイッチの第2の端子を前記第2の乗算部の入力端子に接続する第3のスイッチとを有することを特徴とする付記16記載の信号処理システム。
(付記18)
電波を受信するアンテナと、
前記アンテナを介して受信した信号を検波して出力信号を出力する検波器と、
制御信号に応じて、前記アンテナから受信した信号を前記検波器に入力可能な第1の状態と前記第1の状態ではない第2の状態とを制御する状態制御部とを有する受信装置から信号を入力する信号処理システムであって、
前記検波器の出力信号のエッジ部を検出した時には、前記検波器の出力信号を破棄し、前記検波器の出力信号のエッジ部を検出しない時には、前記検波器の出力信号を残すエッジ部処理部と、
前記制御信号がハイレベルである時には、前記制御信号のハイレベルに対応する前記エッジ部処理部により残された信号を第1の係数倍し、前記制御信号がローレベルである時には、前記制御信号のローレベルに対応する前記エッジ部処理部により残された信号を第1の係数とは逆の正負符号の第2の係数倍するハイレベル/ローレベル処理部と、
前記制御信号がハイレベルである時には前記第1の係数倍した信号を選択し、前記制御信号がローレベルである時には前記第2の係数倍した信号を選択して出力する加算部と
を有することを特徴とする信号処理システム。
(付記19)
前記ハイレベル/ローレベル処理部は、前記制御信号を基に前記制御信号のハイレベル及びローレベルを検出することを特徴とする付記18記載の信号処理システム。
(付記20)
前記ハイレベル/ローレベル処理部は、前記検波器の出力信号を基に前記制御信号のハイレベル及びローレベルを検出することを特徴とする付記18記載の信号処理システム。
【図面の簡単な説明】
【0083】
【図1】本発明の第1の実施形態によるディッケ型受信装置の構成例を示す図である。
【図2】図2(A)〜(D)は入力信号がある場合の信号の波形図である。
【図3】本発明の第2の実施形態によるディッケ型受信装置の構成例を示す図である。
【図4】本発明の第3の実施形態によるディッケ型受信装置の構成例を示す図である。
【図5】図5(A)は本発明の第4の実施形態によるディッケ型受信装置の構成例を示す図であり、図5(B)は図5(A)の装置の動作を説明するための波形図である。
【図6】図6(A)〜(C)はミリ波受信器の3種類の構成例を示す回路図である。
【図7】検波器の構成例を示す回路図である。
【図8】本発明の第6の実施形態による受信装置及び信号処理システムの構成例を示す図である。
【図9】本発明の第5の実施形態による信号処理システムの構成例を示す図である。
【図10】コンピュータのハードウェア構成例を示すブロック図である。
【図11】ディッケ型受信装置の構成例を示す図である。
【図12】図12(A)〜(D)は入力信号がある場合の信号の波形図である。
【図13】図13(A)〜(D)は入力信号がない場合の信号の波形図である。
【図14】図14(A)〜(D)は、信号と制御信号の位相が5%ずれた場合の信号の電圧波形を示す図である。
【図15】図15(A)〜(D)は、制御信号と信号の立ち上がり時間及び立ち下がり時間が異なる場合の信号の電圧波形を示す図である。
【符号の説明】
【0084】
101 アンテナ
102 スイッチ
103 抵抗
104 スイッチドライバ
105,117 A/D変換器
106 エッジ検出部
107 ハイレベル/ローレベル判定部
111 ミリ波受信器
112,113 スイッチ
114,115 乗算器
116 加算器
118 ローパスフィルタ
119 データ計測部
【技術分野】
【0001】
本発明は、受信装置及び信号処理システムに関する。
【背景技術】
【0002】
ミリ波受信器は、物体もしくは天体から放射される微小なミリ波信号を検出する回路である。受信器の利得の時間変動、温度変動により検出されるレベルの変動をおさえるのがディッケ型受信装置である。ディッケ型受信装置は、例えば、非特許文献1、2に記載されている。
【0003】
図11はディッケ型受信装置の構成例を示す図であり、図12(A)〜(D)は入力信号がある場合の信号SR、SA、SB及びSCの波形図であり、図13(A)〜(D)は入力信号がない場合の信号SR、SA、SB及びSCの波形図である。
【0004】
スイッチドライバ1104は、スイッチ1102を制御するための制御信号SRを出力する。制御信号SRは、例えば100Hzの信号である。アンテナ1101には、ミリ波無線信号が入力される。スイッチ1102は、制御信号SRがハイレベル(例えば+5V)のときには低雑音増幅器1111の入力端子をアンテナ1101に接続し、制御信号SRがローレベル(例えば−5V)のときには低雑音増幅器1111の入力端子を抵抗1103を介して基準電位ノードに接続する。低雑音増幅器1111は、入力信号を増幅し、ミリ波検波器1112に出力する。ミリ波検波器1112は、高周波数のミリ波信号を検波し、直流信号(低周波数信号)SAを出力する。信号SAは、制御信号SRがハイレベルのときには例えば1V(図12(B))又は−0.9V(図13(B))になり、制御信号SRがローレベルのときには例えば−1Vになる。制御信号SRがハイレベルの期間において、アンテナ1101がミリ波を受信する場合には信号SAは+1Vになり、アンテナ1101がミリ波を受信しない場合には信号SAは−0.9Vになる。位相調整器1105は、スイッチドライバ1104が出力する制御信号SRの位相を調整し、スイッチ1102の制御に対応してスイッチ1113を制御する。スイッチ1113は、位相調整器1105の制御に応じて、検波器1112の出力端子を乗算器1114又は1115の入力端子に接続する。スイッチ1102がアンテナ1101に接続されるときにはスイッチ1113は乗算器1114に接続され、スイッチ1102が抵抗1103を介して基準電位ノードに接続されるときにはスイッチ1113は乗算器1115に接続される。乗算器1114は、信号SAを+1倍して出力する。乗算器1115は、信号SAを−1倍して出力する。
【0005】
加算器1116は、乗算器1114及び1115の出力信号を加算し、信号SBを出力する。具体的には、加算器1116は、スイッチ1113が乗算器1114に接続されているときには乗算器1114の出力信号を選択して信号SBとして出力し、スイッチ1113が乗算器1115に接続されているときには乗算器1115の出力信号を選択して信号SBとして出力する。ローパスフィルタ(LPF)1117は、信号SBの低周波数帯域の信号のみを通過させ、信号SCを出力する。ローパスフィルタ1117の遮断周波数をさらに低くすれば、信号SBがさらに平均化され、信号SCは0.1V付近になる。データ計測部1118は、信号SCの電圧値を計測する。
【0006】
1サイクルの半分の時間ではスイッチ1102はアンテナ1101に接続され、その時の信号SAはミリ波信号成分と増幅器1111の雑音成分を有する。1サイクルの残りの半分の時間ではスイッチ1102は抵抗1103に接続され、その時の信号SAは増幅器1111の雑音成分のみを含む。スイッチ1113をスイッチ1102に同期させて切り替えることにより、雑音成分の除去及び増幅器1111の利得の時間・温度変化分を除去することが可能である。
【0007】
図12(A)〜(D)の例では制御信号SRと信号SAが完全に同期していた例であるが、実際にはわずかに同期がずれる可能性がある。
【0008】
図14(A)〜(D)は、図12(A)〜(D)に対応し、信号SAと制御信号SRの位相が5%ずれた場合の信号SR、SA、SB及びSCの電圧波形を示す図である。図14(C)の信号SBは、同期がずれた箇所において鋭いスパイク電圧が発生する。通常は、ローパスフィルタ1117により信号SBの高い周波数を除去し、信号SCを生成する。図14(D)の信号SCは、ローパスフィルタ1117の遮断周波数を約500Hzとした場合の波形である。図に示すように、信号SCは、スパイク波形が急峻ではないがまだ残っている。信号SCの平均電圧は0.806Vであり、本来は1V(図12(D))であるものがスパイクに起因する誤差の影響を受けている。ローパスフィルタ1117の遮断周波数を100Hz以下にすれば、信号SCはほとんどスパイクがなくなるが、積分時間が長くなるため応答速度が遅くなる。したがって位相調整器1105により信号を完全に同期させる必要がある。
【0009】
図15(A)〜(D)は、図12(A)〜(D)に対応し、制御信号SRと信号SAの立ち上がり時間及び立ち下がり時間が異なる場合の信号SR、SA、SB及びSCの電圧波形を示す図である。スイッチ1102を切り換えても応答時間に差があるため制御信号SRと信号SAとの間に立ち上がり時間及び立ち下がり時間の差が出てしまう。この現象では、立ち上がり時間を補正することは現実的には困難である。信号SB及びSCには、スパイクが現れている。信号SCの平均電圧も0.86Vと誤差を生じている。
【0010】
以上のように、上記の受信装置では、信号SAと制御信号SRの位相を完全に一致させる必要がある。さらに、信号SAの立ち上がり時間及び立ち下がり時間が制御信号SRのものと異なっているため、スパイク電圧が生じ、これにより計測電圧に誤差が生じる。スパイク電圧を除去するため、ローパスフィルタ1117の遮断周波数を下げると、応答速度が遅くなるという問題が生じる。
【0011】
【非特許文献1】M. E. Tiuri, "Radio Astronomy Receivers", IEEE Trans. On Antenna and Propagation, vol. AP, pp.930-938, Dec.1964.
【非特許文献2】M. K. Joung,博士学位論文,2004年,東北大学
【発明の開示】
【発明が解決しようとする課題】
【0012】
本発明の目的は、スパイク電圧の発生を防止し、応答速度の低下を防止することができる受信装置、信号処理システムを提供することである。
【課題を解決するための手段】
【0013】
本発明の受信装置は、電波を受信するアンテナと、前記アンテナを介して受信した信号を検波して出力信号を出力する検波器と、制御信号に応じて、前記アンテナから受信した信号を前記検波器に入力可能な第1の状態と第2の状態とを制御する状態制御部と、前記制御信号のエッジ部を検出した時には、前記制御信号のエッジ部に対応する前記検波器の出力信号を破棄し、前記制御信号のエッジ部を検出しない時には、前記制御信号のエッジ部でない部分に対応する前記検波器の出力信号を残すエッジ部処理部と、前記制御信号がハイレベルである時には、前記制御信号のハイレベルに対応する前記エッジ部処理部により残された信号を第1の係数倍し、前記制御信号がローレベルである時には、前記制御信号のローレベルに対応する前記エッジ部処理部により残された信号を前記第1の係数とは逆の正負符号の第2の係数倍するハイレベル/ローレベル処理部と、前記制御信号がハイレベルである時には前記第1の係数倍した信号を選択し、前記制御信号がローレベルである時には前記第2の係数倍した信号を選択して出力する加算部とを有することを特徴とする。
【0014】
また、本発明の信号処理システムは、電波を受信するアンテナと、前記アンテナを介して受信した信号を検波して出力信号を出力する検波器と、制御信号に応じて、前記アンテナから受信した信号を前記検波器に入力可能な第1の状態と前記第1の状態ではない第2の状態とを制御する状態制御部とを有する受信装置から信号を入力する信号処理システムであって、前記制御信号のエッジ部を検出した時には、前記制御信号のエッジ部に対応する前記検波器の出力信号を破棄し、前記制御信号のエッジ部を検出しない時には、前記制御信号のエッジ部でない部分に対応する前記検波器の出力信号を残すエッジ部処理部と、前記制御信号がハイレベルである時には、前記制御信号のハイレベルに対応する前記エッジ部処理部により残された信号を第1の係数倍し、前記制御信号がローレベルである時には、前記制御信号のローレベルに対応する前記エッジ部処理部により残された信号を前記第1の係数とは逆の正負符号の第2の係数倍するハイレベル/ローレベル処理部と、前記制御信号がハイレベルである時には前記第1の係数倍した信号を選択し、前記制御信号がローレベルである時には前記第2の係数倍した信号を選択して出力する加算部とを有することを特徴とする。
【0015】
また、本発明の信号処理システムは、電波を受信するアンテナと、前記アンテナを介して受信した信号を検波して出力信号を出力する検波器と、制御信号に応じて、前記アンテナから受信した信号を前記検波器に入力可能な第1の状態と前記第1の状態ではない第2の状態とを制御する状態制御部とを有する受信装置から信号を入力する信号処理システムであって、前記検波器の出力信号のエッジ部を検出した時には、前記検波器の出力信号を破棄し、前記検波器の出力信号のエッジ部を検出しない時には、前記検波器の出力信号を残すエッジ部処理部と、前記制御信号がハイレベルである時には、前記制御信号のハイレベルに対応する前記エッジ部処理部により残された信号を第1の係数倍し、前記制御信号がローレベルである時には、前記制御信号のローレベルに対応する前記エッジ部処理部により残された信号を第1の係数とは逆の正負符号の第2の係数倍するハイレベル/ローレベル処理部と、前記制御信号がハイレベルである時には前記第1の係数倍した信号を選択し、前記制御信号がローレベルである時には前記第2の係数倍した信号を選択して出力する加算部とを有することを特徴とする。
【発明の効果】
【0016】
エッジ部に対応する信号を破棄することにより、スパイク電圧の発生を減少させることができる。
【発明を実施するための最良の形態】
【0017】
(第1の実施形態)
図1は本発明の第1の実施形態によるディッケ型受信装置の構成例を示す図であり、図2(A)〜(D)は入力信号がある場合の信号SR、SD、SE及びSFの波形図である。
【0018】
スイッチドライバ104は、スイッチ102を制御するための制御信号SRを出力する。制御信号SRは、例えば100Hzの信号である。アンテナ101には、例えばミリ波無線信号(電波)が入力される。スイッチ102は、制御信号SRがハイレベル(例えば+5V)のときにはミリ波受信器111の入力端子をアンテナ101に接続し、制御信号SRがローレベル(例えば−5V)のときにはミリ波受信器111の入力端子を抵抗103を介して基準電位ノードに接続する。
【0019】
図6(A)〜(C)は、ミリ波受信器111の3種類の構成例を示す回路図である。図6(A)のミリ波受信器111は、ミリ波検波器601を有する。検波器601は、入力端子INの高周波数のミリ波信号を検波し、直流信号(低周波数信号)SAを出力端子OUTから出力する。直流信号SAは、図12(B)の信号SAと同じである。検波器601の回路構成は、後に図7を参照しながら説明する。
【0020】
図6(B)のミリ波受信器111は、ミリ波検波器601及び低雑音増幅器602を有する。低雑音増幅器602は、入力端子INの入力信号を増幅し、ミリ波検波器601に出力する。検波器601は、増幅器602が出力する高周波数のミリ波信号を検波し、直流信号SAを出力端子OUTから出力する。
【0021】
図6(C)のミリ波受信器111は、検波器601、発振源603及びミキサ604を有する。発振源603は、ローカル信号LOを出力する。ミキサ604は、入力端子INの入力信号をローカル信号LOでミキシングし、中間周波数信号IFを出力する。例えば、入力信号INの入力信号が100GHz、ローカル信号LOが50GHzの場合、中間周波数信号IFは50GHz(=100−50GHz)になる。検波器601は、高周波数(例えば100GHz)用検波器でなく、低周波数(例えば50GHz)用検波器でよい。検波器601は、低周波数で動作するので、検波感度が向上し、コストを下げることができる。
【0022】
図7は、検波器601の構成例を示す回路図である。容量701は、入力端子IN及びダイオード702のアノード間に接続される。ダイオード702のカソードは、基準電位ノードに接続される。インダクタ703は、ダイオード702のアノード及び出力端子OUT間に接続される。抵抗704は、出力端子OUT及び基準電位ノード間に接続される。検波器601は、ダイオード702を用いて整流することにより、入力端子INの交流高周波数信号を直流信号(低周波数信号)に変換し、出力端子OUTから出力することができる。
【0023】
図1において、ミリ波受信器111は、上記のように、検波器601により検波された直流信号SA(図12(B))を出力する。信号SAは、制御信号SRがハイレベルのときには例えば1V(図12(B))又は−0.9V(図13(B)参照)になり、制御信号SRがローレベルのときには例えば−1Vになる。制御信号SRがハイレベルの期間において、アンテナ101がミリ波を受信する場合には信号SAは+1Vになり、アンテナ1101がミリ波を受信しない場合には信号SAは−0.9Vになる。
【0024】
A/D変換器105は、アナログ/デジタル変換器であり、スイッチドライバ104が出力する制御信号SRをアナログからデジタルに変換し、エッジ検出部106に出力する。エッジ検出部106は、デジタルの制御信号SRのエッジを検出し、スイッチ112を制御する。
【0025】
ミリ波受信器111の出力端子は、端子T1に接続される。スイッチ112は、制御信号SRのエッジ部が検出された時には端子T1を端子T2に接続し、制御信号SRのエッジ部に対応する信号SAを破棄する。また、スイッチ112は、制御信号SRのエッジ部が検出されない時には端子T1を端子T3に接続し、制御信号SRのエッジ部でない部分に対応する信号SAのみを残す。端子T2は、抵抗を介して基準電位ノードに接続され、終端される。また、端子T2は、基準電位ノードに短絡してもよい。また、端子T2は、開放状態(ハイイピーダンス状態)にしてもよい。図2(B)の信号SDは、端子T3の信号である。信号SDは、制御信号SRのエッジ部に対応する部分がハイインピーダンス状態になっており、信号がない状態である。
【0026】
ハイレベル/ローレベル判定部107は、A/D変換器105及びエッジ検出部106の出力信号を基に、制御信号SRのハイレベル及びローレベルを判定し、スイッチ113を制御する。スイッチ113は、制御信号SRがハイレベルの場合には端子T3を端子T4に接続し、制御信号SRがローレベルの場合には端子T3を端子T5に接続する。端子T4は乗算器114の入力端子に接続され、端子T5は乗算器115の入力端子に接続される。
【0027】
乗算器114は、スイッチ113を介して入力された信号SDを+1倍して出力する。乗算器115は、スイッチ113を介して入力された信号SDを−1倍して出力する。
【0028】
加算器116は、乗算器114及び115の出力信号を加算し、信号SEを出力する。具体的には、加算器116は、スイッチ113が乗算器114に接続されているときには乗算器114の出力信号を選択して信号SEとして出力し、スイッチ113が乗算器115に接続されているときには乗算器115の出力信号を選択して信号SEとして出力する。信号SEは、制御信号SRのエッジ部に対応する部分がハイインピーダンス状態になっており、信号がない状態である。
【0029】
A/D変換器117は、信号SEをアナログからデジタルに変換し、信号SE中の信号がない部分を削除してつめて、信号SFを出力する。信号SFは、信号SEに対して、ハイインピーダンス状態の部分を削除してつめた信号である。
【0030】
ローパスフィルタ(LPF)118は、信号SFの高周波数成分を除去し、信号SFの低周波数帯域の信号のみを通過させ、データ計測部119に出力する。データ計測部119は、ローパスフィルタ118の出力信号の電圧値を計測する。なお、ローパスフィルタ118は必須ではなく、信号のノイズが少ない場合にはローパスフィルタ118を削除してもよい。
【0031】
図2(A)〜(D)はアンテナ101がミリ波を受信した場合の波形図である。アンテナ101がミリ波を受信しない場合には、図13(A)〜(D)の波形図において、図2(A)〜(D)と同様に、制御信号SRのエッジ部に対応する信号SBがハイインピーダンス状態になり、信号SFは信号SEのハイインピーダンス状態の個所を削除してつめた信号になる。その際、ローパスフィルタ118の遮断周波数をさらに低くすれば、信号SEがさらに平均化され、信号SFは0.1V付近になる。
【0032】
以上のように、まず、スイッチドライバ104からの制御信号SRによりスイッチ102の切り換え動作を行う。制御信号SRは、A/D変換器105によりアナログからデジタルに変換され、エッジ検出部106及びハイレベル/ローレベル判定部107により、エッジ部にあるのか、及びハイレベルにあるか又はローレベルにあるかが判定される。制御信号SRは、比較的大振幅な信号(例えば±5V)であるため判定が容易である。制御信号SRのエッジ及びその近辺のタイミングであるエッジ部においては、スイッチ112により端子T1を端子T2に接続する。エッジ部以外のタイミングにおいては、スイッチ112は、端子1を端子3に接続する。さらに、制御信号SRがハイレベル又はローレベルであるかにより、スイッチ113を切り換える。その後、加算器116がデータを合成して、ローパスフィルタ118を通過後、データ計測部119でデータを計測する。
【0033】
図2(A)〜(D)に示すように、制御信号SRの立ち上がり及び立ち下がり区間のエッジ部(例えばエッジとして制御信号SRが切り替わる時間の±5%)の信号SAをスイッチ112の切り替えにより破棄するため、信号SEにおいてスパイク電圧は発生しない。A/D変換器117は、信号SEをアナログからデジタルに変換後、信号がない部分をつめて信号SFを出力する。信号SFの平均電圧は1Vであり誤差がない。もちろん現実的には、信号SAに雑音がのっているため誤差は生ずる。この場合は、ローパスフィルタ118により雑音を除去する必要がある。しかし、信号SAと制御信号SRとのタイミングずれに起因する雑音はない。また、本実施形態は、制御信号SRと信号SAの位相を完全に一致させる必要がないため、図11の受信装置と比較すると格段に自由度が高くなる。本実施形態は、信号SEのスパイクノイズを除去する必要がなく、ローパスフィルタ118の遮断周波数を低くする必要がないため、応答速度は速い。
【0034】
以上のように、スイッチ102がアンテナ101に接続されると、その時の信号SAはミリ波信号成分とミリ波受信器(増幅器)111の雑音成分を有する。スイッチ102が抵抗103に接続されると、その時の信号SAはミリ波受信器(増幅器)111の雑音成分のみを含む。スイッチ113を切り替えることにより、雑音成分の除去及びミリ波受信器(増幅器)111の利得の時間・温度変化分を除去することが可能である。
【0035】
なお、乗算器114は+1倍する代わりに+N倍し、乗算器115は−1倍する代わりに−N倍してもよい。ここで、Nは自然数又は小数である。
【0036】
ミリ波受信装置は、物体又は天体から放射される微小なミリ波信号を検出する回路である。特に、ディッケ型ミリ波受信装置は、受信装置の利得の時間変動、温度変動により検出されるレベルの変動をおさえることができる。本実施形態は、電波天文やパッシブイメージセンサ等の微小な高周波電力を高感度で検出することができる。
【0037】
(第2の実施形態)
図3は、本発明の第2の実施形態によるディッケ型受信装置の構成例を示す図である。本実施形態(図3)は、第1の実施形態(図1)に対して、スイッチ113、乗算器114,115、加算器116及びA/D変換器117を削除し、A/D変換器301、乗算部302,303、加算部304を追加したものである。以下、本実施形態が第1の実施形態と異なる点を説明する。
【0038】
A/D変換器301は、端子T3の信号SDをアナログからデジタルに変換する。ハイレベル/ローレベル判定部107は、A/D変換器105及びエッジ検出部106の出力信号を基に、制御信号SRのハイレベル及びローレベルを判定する。ハイレベル/ローレベル判定部107により制御信号SRがハイレベルであると判定されると、そのタイミングで、乗算部302はA/D変換器301の出力信号を+1倍して出力する。また、ハイレベル/ローレベル判定部107により制御信号SRがローレベルであると判定されると、そのタイミングで、乗算部303はA/D変換器301の出力信号を−1倍して出力する。
【0039】
加算部304は、乗算部302及び303の出力信号を加算し、信号がない部分を削除してつめて、信号SFを出力する。具体的には、加算部304は、制御信号SRがハイレベルであるときには乗算部302の出力信号を選択して信号SFとして出力し、制御信号SRがローレベルであるときには乗算部303の出力信号を選択して信号SFとして出力する。ただし、加算部304は、制御信号SRのエッジ部に対応する信号がない部分を削除して、信号SFを出力する。以下、第1の実施形態と同様に、ローパスフィルタ118及びデータ計測部119の処理を行う。
【0040】
なお、乗算部302は+1倍する代わりに+N倍し、乗算部303は−1倍する代わりに−N倍してもよい。ここで、Nは自然数又は小数である。
【0041】
本実施形態は、A/D変換器301をスイッチ112の直後に接続したものであり、図1のハードウェア的なスイッチ113の代わりにソフトウェア的に場合分けをすることで、第1の実施形態と同様な機能を実現させる。
【0042】
(第3の実施形態)
図4は、本発明の第3の実施形態によるディッケ型受信装置の構成例を示す図である。本実施形態(図4)は、第2の実施形態(図3)に対して、スイッチ112及びA/D変換器301を削除し、A/D変換器401を追加したものである。以下、本実施形態が第2の実施形態と異なる点を説明する。
【0043】
A/D変換器401は、信号SAをアナログからデジタルに変換する。エッジ検出部106は、制御信号SRのエッジ部を検出すると、そのタイミングのA/D変換器401の出力信号を破棄し、制御信号SRのエッジ部を検出しない時には、そのタイミングのA/D変換器401の出力信号を乗算部302又は303に出力する。ハイレベル/ローレベル判定部107により制御信号SRがハイレベルであると判定されると、そのタイミングで、乗算部302はA/D変換器401の出力信号を+1倍して出力する。また、ハイレベル/ローレベル判定部107により制御信号SRがローレベルであると判定されると、そのタイミングで、乗算部303はA/D変換器401の出力信号を−1倍して出力する。
【0044】
加算部304は、乗算部302及び303の出力信号を加算し、信号がない部分を削除してつめて、信号SFを出力する。以下、第1の実施形態と同様に、ローパスフィルタ118及びデータ計測部119の処理を行う。
【0045】
本実施形態では、A/D変換器401はミリ波受信器111の出力信号SAをアナログからデジタルに変換する。A/D変換器401は、応答速度の速い高性能なものが求められるが、本実施形態はスイッチ数が少なく低コスト化につながる。本実施形態の機能は第1及び第2の実施形態と同等である。
【0046】
(第4の実施形態)
図5(A)は本発明の第4の実施形態によるディッケ型受信装置の構成例を示す図であり、図5(B)は図5(A)の装置の動作を説明するための波形図である。本実施形態(図5(A))は、第3の実施形態(図4)に対して、エッジ検出部106及びA/D変換器401を削除し、A/D変換器501及び微分演算部502を追加したものである。以下、本実施形態が第3の実施形態と異なる点を説明する。
【0047】
A/D変換器501は、ミリ波受信器111の出力信号SAをアナログからデジタルに変換する。図5(B)に、信号SAの例を示す。信号SAは、現実には、ノイズを含み、ある傾きの立ち上がりエッジ及び立ち下がりエッジを有する。微分演算部502は、A/D変換器501の出力信号を微分演算し、図5(B)に示す微分信号を生成する。微分信号は、信号SAの立ち上がりエッジでは正値の信号になり、信号SAの立ち下がりエッジでは負値の信号になり、信号SAのハイレベル及びローレベルでは略0になる。微分演算部502は、微分信号の絶対値が閾値より大きい期間TBでは、信号SAのエッジ部であると判定することができ、微分信号の絶対値が閾値より小さい期間TAでは、信号SAのエッジ部ではないと判定することができる。微分演算部502は、図4のエッジ検出部106と同様に、信号SAのエッジ部を検出することができる。
【0048】
微分演算部502は、信号SAのエッジ部を検出すると、そのタイミングのA/D変換器501の出力信号を破棄し、信号SAのエッジ部を検出しない時には、そのタイミングのA/D変換器501の出力信号を乗算部302又は303に出力する。ハイレベル/ローレベル判定部107は、A/D変換器105の出力信号を基に制御信号SRのハイレベル及びローレベルを検出することができる。ハイレベル/ローレベル判定部107により制御信号SRがハイレベルであると判定されると、そのタイミングで、乗算部302はA/D変換器501の出力信号を+1倍して出力する。また、ハイレベル/ローレベル判定部107により制御信号SRがローレベルであると判定されると、そのタイミングで、乗算部303はA/D変換器501の出力信号を−1倍して出力する。
【0049】
加算部304は、乗算部302及び303の出力信号を加算し、信号がない部分を削除してつめて、信号SFを出力する。以下、第1の実施形態と同様に、ローパスフィルタ118及びデータ計測部119の処理を行う。
【0050】
なお、ハイレベル/ローレベル判定部107が制御信号SRのハイレベル及びローレベルを判定する場合を例に説明したが、ハイレベル/ローレベル判定部107はA/D変換器501の出力信号を基に制御信号SRのハイレベル及びローレベルを判定するようにしてもよい。例えば、図12(B)の受信信号がある場合には、ミリ波受信器111の出力信号SAが1Vであれば制御信号SRがハイレベル、ミリ波受信器111の出力信号SAが−1Vであれば制御信号SRがローレベルであると判定することができる。また、図13(B)の受信信号がない場合には、ミリ波受信器111の出力信号SAが−0.9Vであれば制御信号SRがハイレベル、ミリ波受信器111の出力信号SAが−1Vであれば制御信号SRがローレベルであると判定することができる。その場合、A/D変換器105は不要である。ハイレベル/ローレベル判定部107により制御信号SRがハイレベルであると判定されると、そのタイミングで、乗算部302はA/D変換器501の出力信号を+1倍して出力する。また、ハイレベル/ローレベル判定部107により制御信号SRがローレベルであると判定されると、そのタイミングで、乗算部303はA/D変換器501の出力信号を−1倍して出力する。それ以降は、上記の説明と同じである。
【0051】
第1〜第4の実施形態は、信号SAのうちのエッジ部のデータを使わず、エッジ部以外のデータを使うものである。本実施形態は、その使わないデータの時間をなるべく少なくするために、信号SAのエッジ部を検出するものである。データ破棄する区間を短くすることにより、受信装置の感度を上がることができる。微分演算部502は、信号SAを微分する。信号SAのエッジ部は微分信号が変化するが、立ち上がった後又は立ち下がった後は微分信号が0となる。本実施形態は、微分信号が0となる区間のみデータを使用する。これにより、信号SAのエッジ部以外のデータのみを使用することができる。
【0052】
(第5の実施形態)
図9は、本発明の第5の実施形態による信号処理システムの構成例を示す図である。第3の実施形態(図4)において、A/D変換器105及び401の後段のデジタル信号の処理は、ハードウェアの処理でも、ソフトウェアの処理でもよい。本実施形態(図9)は、A/D変換器105及び401の後段として、第3の実施形態(図4)のエッジ検出部106、ハイレベル/ローレベル判定部107、乗算部302,303、加算部304、ローパスフィルタ118及びデータ計測部119をコンピュータ902により実現する。
【0053】
本実施形態の信号処理システムは、例えばパッシブイメージセンサであり、図4の回路の組みを複数有する。具体的には、信号処理システムは、図4のアンテナ101、スイッチ102、抵抗103、ミリ波受信器111、A/D変換器401、スイッチドライバ104及びデータ変換器105の組みを複数配置する。複数のアンテナ101は、2次元状に配置される。2次元状に配置された複数のアンテナ101がイメージセンサの画素に対応する。アンテナ101は、物体又は天文から放射される微小なミリ波信号を受信する。これにより、信号処理システムは、デジタルカメラのように、2次元画像を生成することができる。
【0054】
A/D(アナログ/デジタル)変換ボード901には、複数のA/D変換器401及び複数のA/D変換器105が搭載される。コンピュータ902は、A/D変換ボード901内のA/D変換器401及び105の出力端子に接続され、複数組みの図4のエッジ検出部106、ハイレベル/ローレベル判定部107、乗算部302,303、加算部304、ローパスフィルタ118及びデータ計測部119の処理を行う。
【0055】
なお、スイッチドライバ104及びデータ変換器105は、複数組み設けずに、共通に1個ずつ設けてもよい。その場合、A/D変換ボード901は、複数のA/D変換器401及び1個のA/D変換器105を有する。コンピュータ902は、複数のA/D変換器401及び1個のA/D変換器105の出力端子に接続される。
【0056】
図10は、コンピュータ902のハードウェア構成例を示すブロック図である。コンピュータ902は、例えばパーソナルコンピュータである。バス1001には、中央処理装置(CPU)1002、ROM1003、RAM1004、インタフェース1005、入力装置1006、出力装置1007及び外部記憶装置1008が接続されている。
【0057】
CPU1002は、データの処理又は演算を行うと共に、バス1001を介して接続された各種構成要素を制御するものである。ROM1003には、予めCPU1002の制御手順(コンピュータプログラム)を記憶させておき、このコンピュータプログラムをCPU1002が実行することにより、起動する。外部記憶装置1008にコンピュータプログラムが記憶されており、そのコンピュータプログラムがRAM1004にコピーされて実行される。RAM1004は、データの入出力、送受信のためのワークメモリ、各構成要素の制御のための一時記憶として用いられる。外部記憶装置1008は、例えばハードディスク記憶装置やCD−ROM等であり、電源を切っても記憶内容が消えない。CPU1002は、RAM1004内のコンピュータプログラムを実行することにより、図4のエッジ検出部106、ハイレベル/ローレベル判定部107、乗算部302,303、加算部304、ローパスフィルタ118及びデータ計測部119の処理を行う。
【0058】
インタフェース1005は、図9のA/D変換器401及び105に接続するためのインタフェースであり、A/D変換器401及び105の出力信号を入力する。入力装置1006は、例えばキーボード及びマウス等であり、各種指定又は入力等を行うことができる。出力装置1007は、ディスプレイ及びプリンタ等である。
【0059】
本実施形態は、コンピュータ902がプログラムを実行することによって実現することができる。また、プログラムをコンピュータに供給するための手段、例えばかかるプログラムを記録したCD−ROM等のコンピュータ読み取り可能な記録媒体又はかかるプログラムを伝送するインターネット等の伝送媒体も本発明の実施形態として適用することができる。また、上記のプログラムを記録したコンピュータ読み取り可能な記録媒体等のコンピュータプログラムプロダクトも本発明の実施形態として適用することができる。上記のプログラム、記録媒体、伝送媒体及びコンピュータプログラムプロダクトは、本発明の範疇に含まれる。記録媒体としては、例えばフレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク、CD−ROM、磁気テープ、不揮発性のメモリカード、ROM等を用いることができる。
【0060】
上記ではコンピュータ902を用いて第3の実施形態(図4)を実現する場合を例に説明したが、同様に、第1、第2及び第4の実施形態もコンピュータ902を用いて実現することができる。第1、第2及び第4の実施形態において、A/D変換器105、117、301、401及び501の後段のデジタル信号処理は、ハードウェアの処理でも、ソフトウェアの処理でもよく、ソフトウェアの処理の場合にはコンピュータ902により実現することができる。
【0061】
(第6の実施形態)
図8は、本発明の第6の実施形態による受信装置及び信号処理システムの構成例を示す図である。本実施形態は、第1〜第4の実施形態の受信装置及び第5の実施形態の信号処理システムのスイッチ102及び抵抗103の代わりに、チョッパ801を設けたものである。チョッパ801は、アンテナ101の前方に配置される。ミリ波受信器111は、直接、アンテナ101に接続される。第1〜第5の実施形態のスイッチ102は、高周波数部品であり、高周波数における損失が発生する。チョッパ801には、電波吸収体を貼り付けられている。ドライバ104は、第1〜第5の実施形態のスイッチドライバ104に対応し、制御信号SRを出力する。チョッパ801は、制御信号SRに応じて回転する。1サイクルの時間の半分はチョッパ801の電波吸収体がアンテナ101の前方にあり、1サイクルの残りの半分の時間はチョッパ801の電波吸収体がアンテナ101の前方にない。アンテナ101の前方にチョッパ801の電波吸収体があるときには、チョッパ801の電波吸収体が電波(ミリ波)を吸収するため、アンテナ101は電波を受信せず、第1〜第5の実施形態のスイッチ102が抵抗103に接続された状態と同様になる。また、アンテナ101の前方にチョッパ801の電波吸収体がないときには、アンテナ101が電波を受信可能になり、第1〜第5の実施形態のスイッチ102がミリ波受信器111に接続された状態と同様になる。このように、チョッパ801は、スイッチ102と同様の働きをする。チョッパ801は、比較的大きいという欠点があるが、高周波数における損失がないという利点がある。
【0062】
なお、第1〜第6の実施形態では、ミリ波を受信する場合を例に説明したが、ミリ波以外の電波でもよい。
【0063】
以上のように、第1〜第3、第5及び第6の実施形態の受信装置は、電波を受信するためのアンテナ101と、前記アンテナ101を介して受信した信号を検波して出力信号を出力するための検波器601とを有する。
【0064】
状態制御部は、スイッチ102又はチョッパ801であり、制御信号SRに応じて、前記アンテナ101が電波を受信可能でありかつ前記検波器601が前記受信した信号を入力可能な第1の状態と前記第1の状態ではない第2の状態とを制御する。図1、図3及び図4では、前記状態制御部は、前記制御信号SRに応じて、前記検波器601の入力端子を前記アンテナ101又は抵抗103に接続する第1のスイッチ102である。図8では、前記状態制御部は、前記アンテナ101の前方に配置され、かつ電波吸収体を有し、かつ前記制御信号SRに応じて回転するチョッパ801である。
【0065】
エッジ部処理部は、エッジ検出部106を有し、前記制御信号SRのエッジ部を検出した時には、前記制御信号SRのエッジ部に対応する前記検波器601の出力信号SAを破棄し、前記制御信号SRのエッジ部を検出しない時には、前記制御信号SRのエッジ部でない部分に対応する前記検波器601の出力信号SAを残す。
【0066】
ハイレベル/ローレベル処理部は、ハイレベル/ローレベル判定部107を有し、前記制御信号SRがハイレベルである時には、前記制御信号SRのハイレベルに対応する前記エッジ部処理部により残された信号を第1の係数倍し、前記制御信号SRがローレベルである時には、前記制御信号SRのローレベルに対応する前記エッジ部処理部により残された信号を前記第1の係数とは逆の正負符号の第2の係数倍する。
【0067】
加算部116又は304は、前記制御信号SRがハイレベルである時には前記第1の係数倍した信号を選択し、前記制御信号SRがローレベルである時には前記第2の係数倍した信号を選択して出力する。
【0068】
図6(B)では、増幅器602は、前記アンテナ101及び前記検波器601の間に接続される。また、図6(C)では、ミキサ604は、前記アンテナ101及び前記検波器601の間に接続され、前記受信した信号をローカル信号LOでミキシングする。
【0069】
また、図4では、アナログ/デジタル変換器401は、前記検波器601及び前記エッジ部処理部の間に接続され、信号をアナログからデジタルに変換する。
【0070】
また、図1及び図3では、前記エッジ部処理部は、前記制御信号SRのエッジ部を検出した時には、前記制御信号SRのエッジ部に対応する前記検波器601の出力信号SAを第1の端子T2に接続し、前記制御信号SRのエッジ部を検出しない時には、前記制御信号SRのエッジ部でない部分に対応する前記検波器601の出力信号SAを第2の端子T3に接続する第2のスイッチ112を有する。前記ハイレベル/ローレベル処理部は、前記第2のスイッチ112の第2の端子T3に接続される。前記第2のスイッチ112の第1の端子T2は、終端、短絡又は開放されている。
【0071】
また、図3では、アナログ/デジタル変換器301は、前記第2のスイッチ112の第2の端子T3及び前記ハイレベル/ローレベル処理部の間に接続され、信号をアナログからデジタルに変換する。
【0072】
また、図1では、アナログ/デジタル変換器117は、前記加算部116の出力信号SEをアナログからデジタルに変換し、信号がない部分を削除してつめる。
【0073】
また、図1では、前記ハイレベル/ローレベル処理部は、前記第1の係数倍する第1の乗算部(乗算器)114と、前記第2の係数倍する第2の乗算部(乗算器)115と、前記制御信号SRがハイレベルである時には、前記第2のスイッチ112の第2の端子T3を前記第1の乗算部114の入力端子に接続し、前記制御信号SRがローレベルである時には、前記第2のスイッチ112の第2の端子T3を前記第2の乗算部115の入力端子に接続する第3のスイッチ113とを有する。
【0074】
また、図1、図3及び図4では、ローパスフィルタ118は、前記加算部116又は304の後段に接続され、高周波数成分を除去する。
【0075】
また、第5の実施形態は、電波を受信するためのアンテナ101と、前記アンテナ101を介して受信した信号を検波して出力信号を出力するための検波器601と、制御信号SRに応じて、前記アンテナ101が電波を受信可能でありかつ前記検波器601が前記受信した信号を入力可能な第1の状態と前記第1の状態ではない第2の状態とを制御する状態制御部とを有する受信装置から信号を入力する信号処理システムである。
【0076】
第5の実施形態の信号処理システムにおいて、エッジ部処理部は、前記制御信号SRのエッジ部を検出した時には、前記制御信号SRのエッジ部に対応する前記検波器601の出力信号SAを破棄し、前記制御信号SRのエッジ部を検出しない時には、前記制御信号SRのエッジ部でない部分に対応する前記検波器601の出力信号を残す。ハイレベル/ローレベル処理部は、前記制御信号SRがハイレベルである時には、前記制御信号SRのハイレベルに対応する前記エッジ部処理部により残された信号を第1の係数倍し、前記制御信号SRがローレベルである時には、前記制御信号SRのローレベルに対応する前記エッジ部処理部により残された信号を前記第1の係数とは逆の正負符号の第2の係数倍する。加算部116又は304は、前記制御信号SRがハイレベルである時には前記第1の係数倍した信号を選択し、前記制御信号SRがローレベルである時には前記第2の係数倍した信号を選択して出力する。
【0077】
また、図5の信号処理システム(受信装置)は、電波を受信するためのアンテナ101と、前記アンテナ101を介して受信した信号を検波して出力信号を出力するための検波器601と、制御信号SRに応じて、前記アンテナ101が電波を受信可能でありかつ前記検波器601が前記受信した信号を入力可能な第1の状態と前記第1の状態ではない第2の状態とを制御する状態制御部とを有する受信装置から信号を入力する。
【0078】
図5の信号処理システム(受信装置)において、エッジ部処理部は、前記検波器601の出力信号SAのエッジ部を検出した時には、前記検波器601の出力信号SAを破棄し、前記検波器601の出力信号SAのエッジ部を検出しない時には、前記検波器601の出力信号SAを残す。ハイレベル/ローレベル処理部は、前記制御信号SRがハイレベルである時には、前記制御信号SRのハイレベルに対応する前記エッジ部処理部により残された信号を第1の係数倍し、前記制御信号SRがローレベルである時には、前記制御信号SRのローレベルに対応する前記エッジ部処理部により残された信号を第1の係数とは逆の正負符号の第2の係数倍する。加算部304は、前記制御信号SRがハイレベルである時には前記第1の係数倍した信号を選択し、前記制御信号SRがローレベルである時には前記第2の係数倍した信号を選択して出力する。前記ハイレベル/ローレベル処理部は、前記制御信号SRを基に前記制御信号SRのハイレベル及びローレベルを検出する。また、前記ハイレベル/ローレベル処理部は、前記検波器601の出力信号SAを基に前記制御信号SRのハイレベル及びローレベルを検出してもよい。
【0079】
以上のように、エッジ部に対応する信号を破棄することにより、スパイク電圧の発生を防止することができる。また、ローパスフィルタによりスパイク電圧を除去する必要がないので、応答速度の低下を防止することができる。
【0080】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【0081】
本発明の実施形態は、例えば以下のように種々の適用が可能である。
【0082】
(付記1)
電波を受信するアンテナと、
前記アンテナを介して受信した信号を検波して出力信号を出力する検波器と、
制御信号に応じて、前記アンテナから受信した信号を前記検波器に入力可能な第1の状態と第2の状態とを制御する状態制御部と、
前記制御信号のエッジ部を検出した時には、前記制御信号のエッジ部に対応する前記検波器の出力信号を破棄し、前記制御信号のエッジ部を検出しない時には、前記制御信号のエッジ部でない部分に対応する前記検波器の出力信号を残すエッジ部処理部と、
前記制御信号がハイレベルである時には、前記制御信号のハイレベルに対応する前記エッジ部処理部により残された信号を第1の係数倍し、前記制御信号がローレベルである時には、前記制御信号のローレベルに対応する前記エッジ部処理部により残された信号を前記第1の係数とは逆の正負符号の第2の係数倍するハイレベル/ローレベル処理部と、
前記制御信号がハイレベルである時には前記第1の係数倍した信号を選択し、前記制御信号がローレベルである時には前記第2の係数倍した信号を選択して出力する加算部と
を有することを特徴とする受信装置。
(付記2)
前記状態制御部は、前記制御信号に応じて、前記検波器の入力端子を前記アンテナ又は抵抗に接続する第1のスイッチであることを特徴とする付記1記載の受信装置。
(付記3)
前記状態制御部は、前記アンテナの前方に配置され、かつ電波吸収体を有し、かつ前記制御信号に応じて回転するチョッパであることを特徴とする付記1記載の受信装置。
(付記4)
さらに、前記アンテナ及び前記検波器の間に接続される増幅器を有することを特徴とする付記1〜3のいずれか1項に記載の受信装置。
(付記5)
さらに、前記アンテナ及び前記検波器の間に接続され、前記受信した信号をローカル信号でミキシングするためのミキサを有することを特徴とする付記1〜3のいずれか1項に記載の受信装置。
(付記6)
さらに、前記検波器及び前記エッジ部処理部の間に接続され、信号をアナログからデジタルに変換するアナログ/デジタル変換器を有することを特徴とする付記1〜5のいずれか1項に記載の受信装置。
(付記7)
前記エッジ部処理部は、前記制御信号のエッジ部を検出した時には、前記制御信号のエッジ部に対応する前記検波器の出力信号を第1の端子に接続し、前記制御信号のエッジ部を検出しない時には、前記制御信号のエッジ部でない部分に対応する前記検波器の出力信号を第2の端子に接続する第2のスイッチを有し、
前記ハイレベル/ローレベル処理部は、前記第2のスイッチの第2の端子に接続されることを特徴とする付記1〜5のいずれか1項に記載の受信装置。
(付記8)
前記第2のスイッチの第1の端子は、終端されていることを特徴とする付記7記載の受信装置。
(付記9)
前記第2のスイッチの第1の端子は、短絡されていることを特徴とする付記7記載の受信装置。
(付記10)
前記第2のスイッチの第1の端子は、開放されていることを特徴とする付記7記載の受信装置。
(付記11)
さらに、前記第2のスイッチの第2の端子及び前記ハイレベル/ローレベル処理部の間に接続され、信号をアナログからデジタルに変換するアナログ/デジタル変換器を有することを特徴とする付記7〜10のいずれか1項に記載の受信装置。
(付記12)
さらに、前記加算部の出力信号をアナログからデジタルに変換するアナログ/デジタル変換器を有し、
前記アナログ/デジタル変換器は、信号がない部分を削除してつめることを特徴とする付記7〜10のいずれか1項に記載の受信装置。
(付記13)
前記ハイレベル/ローレベル処理部は、
前記第1の係数倍する第1の乗算部と、
前記第2の係数倍する第2の乗算部と、
前記制御信号がハイレベルである時には、前記第2のスイッチの第2の端子を前記第1の乗算部の入力端子に接続し、前記制御信号がローレベルである時には、前記第2のスイッチの第2の端子を前記第2の乗算部の入力端子に接続する第3のスイッチとを有することを特徴とする付記7〜10のいずれか1項に記載の受信装置。
(付記14)
さらに、前記加算部の後段に接続されるローパスフィルタを有することを特徴とする1〜13のいずれか1項に記載の受信装置。
(付記15)
電波を受信するアンテナと、
前記アンテナを介して受信した信号を検波して出力信号を出力する検波器と、
制御信号に応じて、前記アンテナから受信した信号を前記検波器に入力可能な第1の状態と前記第1の状態ではない第2の状態とを制御する状態制御部とを有する受信装置から信号を入力する信号処理システムであって、
前記制御信号のエッジ部を検出した時には、前記制御信号のエッジ部に対応する前記検波器の出力信号を破棄し、前記制御信号のエッジ部を検出しない時には、前記制御信号のエッジ部でない部分に対応する前記検波器の出力信号を残すエッジ部処理部と、
前記制御信号がハイレベルである時には、前記制御信号のハイレベルに対応する前記エッジ部処理部により残された信号を第1の係数倍し、前記制御信号がローレベルである時には、前記制御信号のローレベルに対応する前記エッジ部処理部により残された信号を前記第1の係数とは逆の正負符号の第2の係数倍するハイレベル/ローレベル処理部と、
前記制御信号がハイレベルである時には前記第1の係数倍した信号を選択し、前記制御信号がローレベルである時には前記第2の係数倍した信号を選択して出力する加算部と
を有することを特徴とする信号処理システム。
(付記16)
前記エッジ部処理部は、前記制御信号のエッジ部を検出した時には、前記制御信号のエッジ部に対応する前記検波器の出力信号を第1の端子に接続し、前記制御信号のエッジ部を検出しない時には、前記制御信号のエッジ部でない部分に対応する前記検波器の出力信号を第2の端子に接続する第2のスイッチを有し、
前記ハイレベル/ローレベル処理部は、前記第2のスイッチの第2の端子に接続されることを特徴とする付記15記載の信号処理システム。
(付記17)
前記ハイレベル/ローレベル処理部は、
前記第1の係数倍する第1の乗算部と、
前記第2の係数倍する第2の乗算部と、
前記制御信号がハイレベルである時には、前記第2のスイッチの第2の端子を前記第1の乗算部の入力端子に接続し、前記制御信号がローレベルである時には、前記第2のスイッチの第2の端子を前記第2の乗算部の入力端子に接続する第3のスイッチとを有することを特徴とする付記16記載の信号処理システム。
(付記18)
電波を受信するアンテナと、
前記アンテナを介して受信した信号を検波して出力信号を出力する検波器と、
制御信号に応じて、前記アンテナから受信した信号を前記検波器に入力可能な第1の状態と前記第1の状態ではない第2の状態とを制御する状態制御部とを有する受信装置から信号を入力する信号処理システムであって、
前記検波器の出力信号のエッジ部を検出した時には、前記検波器の出力信号を破棄し、前記検波器の出力信号のエッジ部を検出しない時には、前記検波器の出力信号を残すエッジ部処理部と、
前記制御信号がハイレベルである時には、前記制御信号のハイレベルに対応する前記エッジ部処理部により残された信号を第1の係数倍し、前記制御信号がローレベルである時には、前記制御信号のローレベルに対応する前記エッジ部処理部により残された信号を第1の係数とは逆の正負符号の第2の係数倍するハイレベル/ローレベル処理部と、
前記制御信号がハイレベルである時には前記第1の係数倍した信号を選択し、前記制御信号がローレベルである時には前記第2の係数倍した信号を選択して出力する加算部と
を有することを特徴とする信号処理システム。
(付記19)
前記ハイレベル/ローレベル処理部は、前記制御信号を基に前記制御信号のハイレベル及びローレベルを検出することを特徴とする付記18記載の信号処理システム。
(付記20)
前記ハイレベル/ローレベル処理部は、前記検波器の出力信号を基に前記制御信号のハイレベル及びローレベルを検出することを特徴とする付記18記載の信号処理システム。
【図面の簡単な説明】
【0083】
【図1】本発明の第1の実施形態によるディッケ型受信装置の構成例を示す図である。
【図2】図2(A)〜(D)は入力信号がある場合の信号の波形図である。
【図3】本発明の第2の実施形態によるディッケ型受信装置の構成例を示す図である。
【図4】本発明の第3の実施形態によるディッケ型受信装置の構成例を示す図である。
【図5】図5(A)は本発明の第4の実施形態によるディッケ型受信装置の構成例を示す図であり、図5(B)は図5(A)の装置の動作を説明するための波形図である。
【図6】図6(A)〜(C)はミリ波受信器の3種類の構成例を示す回路図である。
【図7】検波器の構成例を示す回路図である。
【図8】本発明の第6の実施形態による受信装置及び信号処理システムの構成例を示す図である。
【図9】本発明の第5の実施形態による信号処理システムの構成例を示す図である。
【図10】コンピュータのハードウェア構成例を示すブロック図である。
【図11】ディッケ型受信装置の構成例を示す図である。
【図12】図12(A)〜(D)は入力信号がある場合の信号の波形図である。
【図13】図13(A)〜(D)は入力信号がない場合の信号の波形図である。
【図14】図14(A)〜(D)は、信号と制御信号の位相が5%ずれた場合の信号の電圧波形を示す図である。
【図15】図15(A)〜(D)は、制御信号と信号の立ち上がり時間及び立ち下がり時間が異なる場合の信号の電圧波形を示す図である。
【符号の説明】
【0084】
101 アンテナ
102 スイッチ
103 抵抗
104 スイッチドライバ
105,117 A/D変換器
106 エッジ検出部
107 ハイレベル/ローレベル判定部
111 ミリ波受信器
112,113 スイッチ
114,115 乗算器
116 加算器
118 ローパスフィルタ
119 データ計測部
【特許請求の範囲】
【請求項1】
電波を受信するアンテナと、
前記アンテナを介して受信した信号を検波して出力信号を出力する検波器と、
制御信号に応じて、前記アンテナから受信した信号を前記検波器に入力可能な第1の状態と第2の状態とを制御する状態制御部と、
前記制御信号のエッジ部を検出した時には、前記制御信号のエッジ部に対応する前記検波器の出力信号を破棄し、前記制御信号のエッジ部を検出しない時には、前記制御信号のエッジ部でない部分に対応する前記検波器の出力信号を残すエッジ部処理部と、
前記制御信号がハイレベルである時には、前記制御信号のハイレベルに対応する前記エッジ部処理部により残された信号を第1の係数倍し、前記制御信号がローレベルである時には、前記制御信号のローレベルに対応する前記エッジ部処理部により残された信号を前記第1の係数とは逆の正負符号の第2の係数倍するハイレベル/ローレベル処理部と、
前記制御信号がハイレベルである時には前記第1の係数倍した信号を選択し、前記制御信号がローレベルである時には前記第2の係数倍した信号を選択して出力する加算部と
を有することを特徴とする受信装置。
【請求項2】
前記状態制御部は、前記制御信号に応じて、前記検波器の入力端子を前記アンテナ又は抵抗に接続する第1のスイッチであることを特徴とする請求項1記載の受信装置。
【請求項3】
前記状態制御部は、前記アンテナの前方に配置され、かつ電波吸収体を有し、かつ前記制御信号に応じて回転するチョッパであることを特徴とする請求項1記載の受信装置。
【請求項4】
前記エッジ部処理部は、前記制御信号のエッジ部を検出した時には、前記制御信号のエッジ部に対応する前記検波器の出力信号を第1の端子に接続し、前記制御信号のエッジ部を検出しない時には、前記制御信号のエッジ部でない部分に対応する前記検波器の出力信号を第2の端子に接続する第2のスイッチを有し、
前記ハイレベル/ローレベル処理部は、前記第2のスイッチの第2の端子に接続されることを特徴とする請求項1〜3のいずれか1項に記載の受信装置。
【請求項5】
さらに、前記加算部の出力信号をアナログからデジタルに変換するアナログ/デジタル変換器を有し、
前記アナログ/デジタル変換器は、信号がない部分を削除してつめることを特徴とする請求項4記載の受信装置。
【請求項6】
前記ハイレベル/ローレベル処理部は、
前記第1の係数倍する第1の乗算部と、
前記第2の係数倍する第2の乗算部と、
前記制御信号がハイレベルである時には、前記第2のスイッチの第2の端子を前記第1の乗算部の入力端子に接続し、前記制御信号がローレベルである時には、前記第2のスイッチの第2の端子を前記第2の乗算部の入力端子に接続する第3のスイッチとを有することを特徴とする請求項4記載の受信装置。
【請求項7】
電波を受信するアンテナと、
前記アンテナを介して受信した信号を検波して出力信号を出力する検波器と、
制御信号に応じて、前記アンテナから受信した信号を前記検波器に入力可能な第1の状態と前記第1の状態ではない第2の状態とを制御する状態制御部とを有する受信装置から信号を入力する信号処理システムであって、
前記制御信号のエッジ部を検出した時には、前記制御信号のエッジ部に対応する前記検波器の出力信号を破棄し、前記制御信号のエッジ部を検出しない時には、前記制御信号のエッジ部でない部分に対応する前記検波器の出力信号を残すエッジ部処理部と、
前記制御信号がハイレベルである時には、前記制御信号のハイレベルに対応する前記エッジ部処理部により残された信号を第1の係数倍し、前記制御信号がローレベルである時には、前記制御信号のローレベルに対応する前記エッジ部処理部により残された信号を前記第1の係数とは逆の正負符号の第2の係数倍するハイレベル/ローレベル処理部と、
前記制御信号がハイレベルである時には前記第1の係数倍した信号を選択し、前記制御信号がローレベルである時には前記第2の係数倍した信号を選択して出力する加算部と
を有することを特徴とする信号処理システム。
【請求項8】
電波を受信するアンテナと、
前記アンテナを介して受信した信号を検波して出力信号を出力する検波器と、
制御信号に応じて、前記アンテナから受信した信号を前記検波器に入力可能な第1の状態と前記第1の状態ではない第2の状態とを制御する状態制御部とを有する受信装置から信号を入力する信号処理システムであって、
前記検波器の出力信号のエッジ部を検出した時には、前記検波器の出力信号を破棄し、前記検波器の出力信号のエッジ部を検出しない時には、前記検波器の出力信号を残すエッジ部処理部と、
前記制御信号がハイレベルである時には、前記制御信号のハイレベルに対応する前記エッジ部処理部により残された信号を第1の係数倍し、前記制御信号がローレベルである時には、前記制御信号のローレベルに対応する前記エッジ部処理部により残された信号を第1の係数とは逆の正負符号の第2の係数倍するハイレベル/ローレベル処理部と、
前記制御信号がハイレベルである時には前記第1の係数倍した信号を選択し、前記制御信号がローレベルである時には前記第2の係数倍した信号を選択して出力する加算部と
を有することを特徴とする信号処理システム。
【請求項9】
前記ハイレベル/ローレベル処理部は、前記制御信号を基に前記制御信号のハイレベル及びローレベルを検出することを特徴とする請求項8記載の信号処理システム。
【請求項10】
前記ハイレベル/ローレベル処理部は、前記検波器の出力信号を基に前記制御信号のハイレベル及びローレベルを検出することを特徴とする請求項8記載の信号処理システム。
【請求項1】
電波を受信するアンテナと、
前記アンテナを介して受信した信号を検波して出力信号を出力する検波器と、
制御信号に応じて、前記アンテナから受信した信号を前記検波器に入力可能な第1の状態と第2の状態とを制御する状態制御部と、
前記制御信号のエッジ部を検出した時には、前記制御信号のエッジ部に対応する前記検波器の出力信号を破棄し、前記制御信号のエッジ部を検出しない時には、前記制御信号のエッジ部でない部分に対応する前記検波器の出力信号を残すエッジ部処理部と、
前記制御信号がハイレベルである時には、前記制御信号のハイレベルに対応する前記エッジ部処理部により残された信号を第1の係数倍し、前記制御信号がローレベルである時には、前記制御信号のローレベルに対応する前記エッジ部処理部により残された信号を前記第1の係数とは逆の正負符号の第2の係数倍するハイレベル/ローレベル処理部と、
前記制御信号がハイレベルである時には前記第1の係数倍した信号を選択し、前記制御信号がローレベルである時には前記第2の係数倍した信号を選択して出力する加算部と
を有することを特徴とする受信装置。
【請求項2】
前記状態制御部は、前記制御信号に応じて、前記検波器の入力端子を前記アンテナ又は抵抗に接続する第1のスイッチであることを特徴とする請求項1記載の受信装置。
【請求項3】
前記状態制御部は、前記アンテナの前方に配置され、かつ電波吸収体を有し、かつ前記制御信号に応じて回転するチョッパであることを特徴とする請求項1記載の受信装置。
【請求項4】
前記エッジ部処理部は、前記制御信号のエッジ部を検出した時には、前記制御信号のエッジ部に対応する前記検波器の出力信号を第1の端子に接続し、前記制御信号のエッジ部を検出しない時には、前記制御信号のエッジ部でない部分に対応する前記検波器の出力信号を第2の端子に接続する第2のスイッチを有し、
前記ハイレベル/ローレベル処理部は、前記第2のスイッチの第2の端子に接続されることを特徴とする請求項1〜3のいずれか1項に記載の受信装置。
【請求項5】
さらに、前記加算部の出力信号をアナログからデジタルに変換するアナログ/デジタル変換器を有し、
前記アナログ/デジタル変換器は、信号がない部分を削除してつめることを特徴とする請求項4記載の受信装置。
【請求項6】
前記ハイレベル/ローレベル処理部は、
前記第1の係数倍する第1の乗算部と、
前記第2の係数倍する第2の乗算部と、
前記制御信号がハイレベルである時には、前記第2のスイッチの第2の端子を前記第1の乗算部の入力端子に接続し、前記制御信号がローレベルである時には、前記第2のスイッチの第2の端子を前記第2の乗算部の入力端子に接続する第3のスイッチとを有することを特徴とする請求項4記載の受信装置。
【請求項7】
電波を受信するアンテナと、
前記アンテナを介して受信した信号を検波して出力信号を出力する検波器と、
制御信号に応じて、前記アンテナから受信した信号を前記検波器に入力可能な第1の状態と前記第1の状態ではない第2の状態とを制御する状態制御部とを有する受信装置から信号を入力する信号処理システムであって、
前記制御信号のエッジ部を検出した時には、前記制御信号のエッジ部に対応する前記検波器の出力信号を破棄し、前記制御信号のエッジ部を検出しない時には、前記制御信号のエッジ部でない部分に対応する前記検波器の出力信号を残すエッジ部処理部と、
前記制御信号がハイレベルである時には、前記制御信号のハイレベルに対応する前記エッジ部処理部により残された信号を第1の係数倍し、前記制御信号がローレベルである時には、前記制御信号のローレベルに対応する前記エッジ部処理部により残された信号を前記第1の係数とは逆の正負符号の第2の係数倍するハイレベル/ローレベル処理部と、
前記制御信号がハイレベルである時には前記第1の係数倍した信号を選択し、前記制御信号がローレベルである時には前記第2の係数倍した信号を選択して出力する加算部と
を有することを特徴とする信号処理システム。
【請求項8】
電波を受信するアンテナと、
前記アンテナを介して受信した信号を検波して出力信号を出力する検波器と、
制御信号に応じて、前記アンテナから受信した信号を前記検波器に入力可能な第1の状態と前記第1の状態ではない第2の状態とを制御する状態制御部とを有する受信装置から信号を入力する信号処理システムであって、
前記検波器の出力信号のエッジ部を検出した時には、前記検波器の出力信号を破棄し、前記検波器の出力信号のエッジ部を検出しない時には、前記検波器の出力信号を残すエッジ部処理部と、
前記制御信号がハイレベルである時には、前記制御信号のハイレベルに対応する前記エッジ部処理部により残された信号を第1の係数倍し、前記制御信号がローレベルである時には、前記制御信号のローレベルに対応する前記エッジ部処理部により残された信号を第1の係数とは逆の正負符号の第2の係数倍するハイレベル/ローレベル処理部と、
前記制御信号がハイレベルである時には前記第1の係数倍した信号を選択し、前記制御信号がローレベルである時には前記第2の係数倍した信号を選択して出力する加算部と
を有することを特徴とする信号処理システム。
【請求項9】
前記ハイレベル/ローレベル処理部は、前記制御信号を基に前記制御信号のハイレベル及びローレベルを検出することを特徴とする請求項8記載の信号処理システム。
【請求項10】
前記ハイレベル/ローレベル処理部は、前記検波器の出力信号を基に前記制御信号のハイレベル及びローレベルを検出することを特徴とする請求項8記載の信号処理システム。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【公開番号】特開2009−236736(P2009−236736A)
【公開日】平成21年10月15日(2009.10.15)
【国際特許分類】
【出願番号】特願2008−84258(P2008−84258)
【出願日】平成20年3月27日(2008.3.27)
【国等の委託研究の成果に係る記載事項】(出願人による申告)平成19年度、総務省、「ミリ波帯パッシブイメージセンサに関する研究」委託研究、産業技術力強化法第19条の適用を受ける特許出願
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
【公開日】平成21年10月15日(2009.10.15)
【国際特許分類】
【出願日】平成20年3月27日(2008.3.27)
【国等の委託研究の成果に係る記載事項】(出願人による申告)平成19年度、総務省、「ミリ波帯パッシブイメージセンサに関する研究」委託研究、産業技術力強化法第19条の適用を受ける特許出願
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
[ Back to top ]