回路基板及び電子装置
【課題】本発明は、クラックの発生を抑制することが可能な回路基板及び電子装置を提供することを目的とする。
【解決手段】回路基板であって、主面を有する基体５と、主面に設けられる枠体６と、主面に設けられ、枠体６で囲まれる空間ＡＳ内に収容される導電性部材４と、を備え、基体５の表面および枠体６の表面の少なくとも一方には凹凸ＳＲが形成されており、表面と導電性部材４とが接触していることを特徴とする。
【解決手段】回路基板であって、主面を有する基体５と、主面に設けられる枠体６と、主面に設けられ、枠体６で囲まれる空間ＡＳ内に収容される導電性部材４と、を備え、基体５の表面および枠体６の表面の少なくとも一方には凹凸ＳＲが形成されており、表面と導電性部材４とが接触していることを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板及び電子装置に関する。
【背景技術】
【０００２】
近年、セラミックス基板上に金属板を接合したセラミックス回路基板の開発が進められている。セラミックス回路基板は、セラミックス基板の一方の面に半導体チップを電気的に接続して回路となす銅板を接合し、他方の面には放熱用の銅板を接合して形成する構造が、例えば、特許文献１に、開示されている。また、基板の内部にコアメタルを入れた半導体装置用のプラスチック基板の構造が、例えば、特許文献２に、開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１７０９３０号公報
【特許文献２】特開平９−１２９７８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、セラミックス基板に金属板が接合されることから、セラミックス基板が金属板との熱膨張差によって受ける応力が大きくなり易く、セラミックス基板にクラック等が発生する虞がある。また、プラスチック基板がコアメタルとの熱膨張差によって受ける応力が大きくなり易く、プラスチック基板にクラック等が発生する虞がある。
【０００５】
本発明は、上記課題に鑑みてなされたものであり、クラックの発生を抑制することが可能な回路基板及び電子装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明に係る回路基板は、基体と、枠体と、導電性部材とを備えたことを特徴とする。前記基体および前記枠体の表面の少なくとも一方には凹凸が形成されている。また、前記枠体は、前記基体の主面に設けられ、前記導電性部材を前記枠体で囲まれる空間内に収容している。また、前記導電性部材は、該表面と接触するように配置されている。
【０００７】
また、本発明に係る回路基板は、枠体と、導電性部材とを備えていることを特徴とする。凹凸が前記枠体の表面に形成されている。前記導電性部材は、前記枠体で囲まれる空間内に嵌合されるように前記枠体の内側に設けられ、前記枠体の前記表面と接触するように配置されている。
【０００８】
また、本発明に係る電子装置は、前記回路基板上に設けられ、前記回路基板に電気的に接続される電子部品と、を備えたことを特徴とする。
【発明の効果】
【０００９】
本発明は、クラックの発生を抑制することが可能な回路基板及び電子装置を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】本実施形態に係る電子装置の概観斜視図である。
【図２】本実施形態に係る回路基板の分解斜視図である。
【図３】図１に示す電子装置をＡ−Ａ線で切断したときの断面図である。
【図４】本実施形態の変形例１の電子装置の断面図である。
【図５】本実施形態の変形例２の電子装置の断面図である。
【図６】本実施形態の変形例３の電子装置の断面図である。
【図７】本実施形態の変形例４に係る電子装置であって、（Ａ）は、電子装置の概観斜視図、（Ｂ）は、（Ａ）の電子装置をＢ−Ｂ線で切断したときの断面図、（Ｃ）は、変形例４の他の例の断面図、（Ｄ）は、変形例４の他の例の断面図である。
【図８】本実施形態の変形例５に係る電子装置であって、（Ａ）は、電子装置の断面図、（Ｂ）は、電子装置の平面図である。
【図９】本実施形態の変形例６に係る電子装置であって、（Ａ）は、電子装置の概観斜視図、（Ｂ）は、（Ａ）の電子装置をＣ−Ｃ線で切断したときの回路基板の断面図、（Ｃ）は、回路基板の分解斜視図である。
【図１０】本実施形態の変形例７に係る回路基板の分解斜視図である。
【図１１】本実施形態の変形例８に係る電子装置の断面図である。
【発明を実施するための形態】
【００１１】
以下、本発明の一実施形態に係る回路基板及び電子装置について、図面を参照しながら説明する。
【００１２】
＜実施形態＞
＜回路基板及び電子装置の構成＞
本実施形態に係る電子装置１は、回路基板２と、回路基板２に実装される電子部品３とを備えている。
【００１３】
また、本実施形態に係る回路基板２は、主面を有する基体５と、主面に設けられる枠体６と、主面に設けられ、枠体６で囲まれる空間ＡＳ内に収容される導電性部材４と、を備え、基体５の表面および枠体６の表面の少なくとも一方には凹凸が形成されており、該表面と導電性部材４とが接触している。
【００１４】
なお、回路基板２は、例えば、ＬＥＤ発光素子、集光式太陽電池セル、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、電界効果トランジスタ（ＦＥＴ）、ダイオード、サイリスタ等からなる電子部品３を搭載するのに用いるものである。なお、電子装置１は、回路基板２に電子部品３を搭載したものである。
また、本実施形態では、回路基板２上に電子部品３を１個搭載して説明しているが、これに限らない。回路基板２上に電子部品３を複数個搭載してもよい。
【００１５】
導電性部材４は、例えば、アルミニウム、銅又は銀等の金属材料、或いはこれらの金属材料を含有する合金、或いは焼結タングステンに銅を含浸したような複合材料、銅含浸タングステンに設けられた複数の貫通孔に銅を充填したような複合材料又は各種金属を層状に積層した複合材料等からなる。導電性部材４は、熱伝導を良好にし、基体５に実装された電子部品３から発生する熱を効率良く基体５を介して外部に放熱させる機能を備えている。また、導電性部材４の熱伝導率は、例えば、１００（Ｗ／ｍ・Ｋ）以上１０００（Ｗ／ｍ・Ｋ）以下に設定されている。また、導電性部材４の熱膨張係数は、５（ｐｐｍ／℃）以上２０（ｐｐｍ／℃）以下に設定されている。
【００１６】
また、導電性部材４の製法の一例としては、溶融した金属材料を型枠に鋳込んで作製したインゴットを周知の切削加工や打ち抜き加工等の金属加工法を用いて所定形状に形成される。なお、導電性部材４の一辺の長さは、例えば、０．５ｍｍ以上１００ｍｍ以下に設定される。また、導電性部材４の厚みは、例えば、０．１ｍｍ以上３ｍｍ以下に設定される。なお、本実施形態では、導電性部材４の大きさは、枠体６に形成される空間部ＡＳの大きさに合わせて、一辺の長さ及び厚みが設定される。
【００１７】
本実施形態では、基体５が、回路基板２の最下層に位置している。また、枠体６が、中層に位置し、基体５の主面に設けられ、導電性部材４を囲み、収容するための空間ＡＳを有している。また、回路板７が、回路基板２の最上層に位置している。すなわち、枠体６上には、導電性部材４を基体５とで挟持する回路板７が設けられている。基体５の表面又は枠体６の表面は、多数の凹凸ＳＲが形成されている。なお、回路基板１は、枠体６及び回路板７を一体化した形状を枠体６とし、基体５と組み合わせる構成としてもよい。また、基体５及び枠体６を一体化した形状を枠体６としてもよい。
【００１８】
また、枠体６は、基体５の主面に設けられ、導電性部材４を枠体６で囲まれる空間ＡＳ内に収容している。導電性部材４は、基体５の表面又は枠体６の表面と接触するように配置されている。すなわち、導電性部材４は、基体５又は枠体６の表面の凹凸ＳＲと接触するように配置されている。回路基板２は、基体５、枠体６又は回路板７をそれぞれ接合し、枠体６の空間ＡＳ内に収容された導電性部材４が、基体５の表面又は枠体６の表面の凹凸ＳＲと接触するように配置されている。
【００１９】
基体５又は枠体６の表面は、多数の凹凸ＳＲが形成されており、図３の接触面の拡大図に示すように、例えば、導電性部材４は、基体５の表面の凹凸ＳＲと接触して配置され、また、枠体６の表面の凹凸ＳＲと接触して配置されている。基体５又は枠体６の表面に形成される凹凸ＳＲは、基体５及び枠体６の両方の表面に形成されていても、どちらか一方の表面に形成されていてもよい。基体５又は枠体６の表面の凹凸ＳＲの算術平均粗さ（Ｒａ）は、導電性部材４が熱膨張した際の逃げ部を確保し、かつ導電性部材４との接触面積を確保するという点で、算術平均粗さ（Ｒａ）は、１〜１０μｍに設定することが好ましい。
【００２０】
また、基体５又は枠体６の表面の凹凸ＳＲは、基体５又は枠体６に対して、それぞれに含有されるセラミック粒子の粒径を調製する方法によって、算術平均粗さ（Ｒａ）を１〜１０μｍに設定することができる。後述する回路板７も同様にして設定することができる。算術平均粗さ（Ｒａ）は、１μｍより小さくなると、導電性部材４が熱膨張した際に導電性部材４の逃げ部が無くなるという問題を生じ、１０μｍより大きくなると、導電性部材４との接触面積が小さくなるという問題を生じる。
【００２１】
基体５、枠体６又は回路板７は、絶縁性の基体からなり、例えば、アルミナ、ムライト又は窒化アルミ等のセラミック材料、或いはガラスセラミック材料等からなる。または、これらの材料のうち複数の材料を混合した複合系材料からなる。基体５、枠体６又は回路板７の熱伝導率は、例えば、２（Ｗ／ｍ・Ｋ）以上２００（Ｗ／ｍ・Ｋ）以下に設定されている。また、基体５、枠体６又は回路板７の熱膨張係数は、４（ｐｐｍ／℃）以上８（ｐｐｍ／℃）以下に設定されている。
【００２２】
また、基体５、枠体６又は回路板７の厚みは、例えば、０．１ｍｍ以上３ｍｍ以下に設定されている。また、基体５、枠体６又は回路板７の熱伝導率は、例えば、２Ｗ／ｍ・Ｋ以上２００Ｗ／ｍ・Ｋ以下に設定されている。また、基体５の熱導電率を回路板７の熱伝導率より大きく設定することで、導電性部材４からの基体５への熱伝導を良好にし、基体５から熱を外部に効果的に放熱することができる。
【００２３】
導電層８が、回路板７の上面に形成される。なお、導電層８は、電子部品３を搭載したときに、電子部品３と電気的に接続される。また、枠体６を複数の層で構成することにより、回路基板２は、導電性部材４を収容する空間ＡＳを容易に形成することができる。
【００２４】
回路基板２を構成している基体５、枠体６又は回路板７は、ガラス、セラミック接着剤、樹脂接着剤等の接合材９でそれぞれ接合される。また、基体５、枠体６又は回路板７は、それぞれの接合部において、メタライズ層上にニッケル又は金等のメッキ層を形成し、接合材９として、ロウ材又は半田を用いて接合してもよい。ロウ材は、例えば、銀−銅ロウ等、また、半田は、例えば、金−錫半田等からなる。なお、メタライズ層は、例えば、タングステン、モリブデン、マンガン等の金属材料を、例えば、スクリーン印刷法によるメタライズ形成技術を用いて形成される。
【００２５】
電子部品３は、例えば、金−錫半田等やアクリル樹脂等で、回路板７の上面に搭載され、固定されている。なお、電子部品３は、例えば、ＬＥＤ発光素子、集光式太陽電池セル、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、電界効果トランジスタ（ＦＥＴ）、ダイオード、サイリスタ等からなる。
【００２６】
また、導電層８は、例えば、タングステン、モリブデン、ニッケル、銅、銀、金又はアルミニウム等の金属材料、或いはそれらの合金、或いはこれらの材料のうち複数の材料を混合した複合系材料、或いは、それらの材料の複合層からなる。導電層８上には、ニッケル又は、および金等のメッキ層が形成される。なお、メッキ層が形成されたものを導電層８とする。
【００２７】
また、電子部品３は、例えば、導電性ワイヤで、回路板７の上面に形成された導電層８と電気的に接続される。そして、電子装置１が、電子部品３を回路基板２に搭載することにより得られる。なお、電子装置１は、例えば、ワイヤボンディング法等の電気的接続手段により、外部回路基板等に接続される。
【００２８】
また、回路基板２の形状は、本実施形態では、平面視して、四角形状としているが、電子部品３を搭載することが可能であれば、四角形状に限られず、円形状、楕円形状又は多角形状等であってもよい。
【００２９】
本実施形態によれば、図３に示すように、基体５の表面及び枠体６の両方の表面に凹凸ＳＲが形成され、導電性部材４は、基体５及び枠体６の表面と接触するように配置されている。すなわち、導電性部材４は、基体５及び枠体６の表面の凹凸ＳＲで接触しているのみであり、例えば、接合材等を介して、接合されていない。回路基板２が、高温雰囲気内に置かれたり、回路基板２に搭載される電子部品３から発熱したりして、熱が回路基板２に加わったとしても、基体５又は枠体６と導電性部材４との間の熱膨張差による応力が、基体５又は枠体６に対して、作用するのを低減することができる。結果として、回路基板２は、基体５又は枠体６の受ける応力が低減され、クラック等の発生を抑制することができる。なお、本実施形態では、基体５及び枠体６の両方の表面に凹凸ＳＲが形成されているが、少なくとも一方の表面に凹凸ＳＲが形成されていれば、回路基板２は、同様な効果を得ることができる。
【００３０】
また、回路板７は、基体５又は枠体６と同様に、回路板７の表面に多数の凹凸ＳＲを形成してもよい。回路板７の表面に凹凸ＳＲが形成され、導電性部材４が、基体５又は枠体６又は回路板７の表面の凹凸ＳＲと接触するように配置されているので、回路基板２は、熱膨張差による応力が、基体５又は枠体６又は回路板７に対して、作用するのを低減することができる。結果として、回路基板２は、基体５又は枠体６又は回路板７の受ける応力が低減され、クラック等の発生を抑制することができる。
【００３１】
＜回路基板及び電子装置の製造方法＞
ここで、図１に示す電子装置１及び回路基板２の製造方法について説明する。
【００３２】
先ず、回路基板２を構成している基体５、枠体６及び回路板７を準備する。各々が、例えば、酸化アルミニウム質焼結体から成る場合、酸化アルミニウム、酸化珪素、酸化マグネシウム及び酸化カルシウム等の焼結後の算術平均粗さ（Ｒａ）が１〜１０μｍとなるように粒径を調整した原料粉末に、有機バインダー、可塑剤、および溶剤等を添加し、混合して得た混合物よりグリーンシートを成型する。
【００３３】
また、タングステン又はモリブデン等の高融点金属粉末を準備し、この粉末に有機バインダー、可塑剤又は溶剤等を添加し、混合して金属ペーストを得る。
【００３４】
次に、グリーンシートの状態の基体５は、枠体６との接合部に対向する基体５の上面に対して、例えば、スクリーン印刷法を用いて、金属ペーストを塗ってメタライズ層を形成する。
【００３５】
次に、グリーンシートの状態の枠体６は、基体５及び回路板７との接合部と対向する枠体６の上面及び下面に対して、例えば、スクリーン印刷法を用いて、金属ペーストを塗ってメタライズ層を形成する。
【００３６】
そして、グリーンシートの状態の回路板７は、回路板７の上面に対して、例えば、スクリーン印刷法を用いて、金属ペーストを塗って導電層８を形成する。また、同様にして、枠体６との接合部に対向する回路板７の下面に対して、メタライズ層を形成する。
【００３７】
次に、準備した焼結前の基体５、枠体６及び回路板７を、約１６００度の温度でそれぞれを焼成した後、電解メッキ又は無電解メッキ等のメッキ形成方法によって、導電層８又はメタライズ層に、ニッケルメッキ層を形成する。そして、焼結後の枠体６の空間ＡＳ内に導電性部材４を収容し、焼結後の基体５、枠体６及び回路板７を、例えば、ロウ材を介して接続した後に、少なくとも導電層８に金メッキ層を形成する。このようにして、回路基板２を作製することができる。
【００３８】
次に、回路基板２の最上層に位置する回路板７上の所定箇所に電子部品３を、金−錫半田等の接着剤を介して搭載する。そして、電子部品と電極層８とを導電性ワイヤで電気的に接続する。このようにして、電子装置１を作製することができる。
【００３９】
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。以下、本実施形態の変形例について説明する。なお、本実施形態の変形例に係る電子装置１のうち、本実施形態に係る電子装置１と同様な部分については、同一の符号を付して適宜説明を省略する。なお、変形例の図面では、電子部品３を搭載した状態を示している。
【００４０】
＜変形例１＞
上記実施形態に係る電子装置１は、枠体６と導電性部材４とが接触する構成とされているが、これに限らない。図４に示すように、枠体６の空間ＡＳの大きさに対して、導電性部材４の大きさを小さくして、枠体６と導電性部材４との間に空隙部ＳＰを形成する構成としてもよい。すなわち、導電性部材４は、基体５の表面の凹凸ＳＲと接触するように配置されており、例えば、接合材等を介して、接合されていない。更に、枠体６と導電性部材４との間に空隙部ＳＰを形成している。このように、枠体６が、枠体６と導電性材料４との間に空隙部ＳＰを有し、導電性部材４と接触していない構成であるため、導電性部材４が熱膨張しても、枠体６と導電性部材４との間の空隙部ＳＰが導電性部材４の熱膨張分の逃げ部となることができる。結果として、回路基板２は、クラック等の発生を抑制することができる。また、回路基板２は、回路板７の表面にも凹凸ＳＲを形成してもよい。
【００４１】
また、充填物が、枠体６と導電性部材４との間の空隙部ＳＰに充填されてもよい。充填物は、例えば、接着性を有するエポキシ，アクリル樹脂又は接着性を有するフィラーを含有する樹脂等のセラミックや金属に比較して弾力性に富んだ材料からなる。結果として、枠体６と導電性部材４との間の空隙部ＳＰを充填物で充填することにより、導電性部材４が、空間ＡＳ内で動くのを抑制し、回路基板２の信頼性を向上することができる。また、充填物によって、枠体６と導電性部材４との隙間が無くなり、回路基板２は、充填物を介して導電性部材４から枠体５への熱伝導を向上させることができる。
【００４２】
＜変形例２＞
また、同様に、図５に示すように、枠体６が導電性部材４に部分的に接触し、枠体６が、導電性部材４と接触していない空隙部ＳＰを形成する構成としてもよい。すなわち、導電性部材４は、基体５の表面の凹凸ＳＲと接触するように配置されており、例えば、接合材等を介して、接合されていない。更に、導電性部材４は、枠体６の一部と、枠体６の表面の凹凸ＳＲと接触するように配置されている。このような構成により、導電性部材４は、導電性部材４が熱膨張しても、導電性部材４の枠体６と接触している部分が潰れ、導電性部材４と接触していない空隙部ＳＰに熱膨張した導電性部材４を逃がすことができる。結果として、回路基板２は、クラック等の発生を抑制することができる。また、変形例２と同様に、充填物が、枠体６と導電性部材４との間の空隙部ＳＰに充填されてもよい。
【００４３】
＜変形例３＞
また、同様に、図６に示すように、基体５又は枠体６又は回路板７に窪みを設け、基体５又は枠体６又は回路板７が、導電性部材４と接触していない空隙部ＳＰを形成する構成としてもよい。すなわち、窪みが、導電性部材４と接触していない空隙部ＳＰをなる。また、基体５又は枠体６又は回路板７の窪みは、基体５又は枠体６又は回路板７表面の凹凸ＳＲの凹部よりも大きくすることが好ましい。また、図６に示すように、電子装置１１は、回路板７が、開口部Ｂ１を有し、導電性部材４の一主面が開口部Ｂ１から露出されて構成されている。なお、枠体６は、導電性部材４を囲む空間ＳＲを有している。また、導電性部材４に基体５又は枠体６又は回路板７と接触していない空隙部ＳＰを形成してもよい。
【００４４】
図６に示すように、基体５又は枠体６又は回路板７の表面に凹凸ＳＲが形成され、また、導電性部材４は、窪みが設けられた基体５又は枠体６又は回路板７の表面の凹凸ＳＲと接触するように配置されており、例えば、接合材等を介して、接合されていない。このような構成のため、導電性部材４が熱膨張しても、導電性部材４の熱膨張分を基体５又は枠体６又は回路板７と導電性部材４との間の導電性部材４に接触していない空隙部ＳＰに逃がすことができる。結果として、回路基板１２は、クラック等の発生を抑制することができる。
【００４５】
また、回路板７は、導電性部材４の一主面を露出させる開口部Ｂ１を有する構成であるため、回路基板１１は、回路板７から露出された導電性部材４上に、ＬＥＤ発光素子、集光式太陽電池セル、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、電界効果トランジスタ（ＦＥＴ）、ダイオード、サイリスタ等の電子部品３を、金−錫半田等を介して、直接搭載することができる。それによって、回路基板１２は、露出された導電性部材４上に搭載される電子部品３から発生する熱を効果的に外部に放散することができる。なお、回路基板１１は、枠体６及び回路板７を一体化した形状を枠体６とし、基体５と組み合わせる構成としてもよい。また、基体５及び枠体６を一体化した形状を枠体６としてもよい。
【００４６】
＜変形例４＞
上記実施形態に係る電子装置１は、基体５と枠体６と導電性部材４を含んで回路基板２を構成しているが、これに限らない。図７に示すように、電子装置２１は、回路基板２２が導電性部材１４と導電性部材１４を囲む枠体６で構成されてもよい。すなわち、枠体６は、表面に凹凸ＳＲが形成され、導電性部材１４が枠体６で囲まれる空間ＡＳ内に嵌合されるように枠体６の内周部に設けられ、導電性部材１４は枠体６の内側の表面と接触するように配置されている。また、導電性部材１４は、導電性部材１４ａ及び導電性部材１４ｂで構成されている。なお、導電性部材１４は、３個以上の複数個で構成されてもよい。図７に示すように、導電性部材１４は、枠体６の表面の凹凸ＳＲと接触するように配置されており、例えば、接合材等を介して、接合されていない。このような構成により、回路基板２２は、クラック等の発生を抑制することができる。
【００４７】
また、導電性部材１４は、枠体６を貫通した状態で、導電性部材１４ａ及び導電性部材１４ｂで上下を挟み込むように嵌合されている。これにより、回路基板２２は、枠体６に
対して導電性部材１４を安定的に固定することができる。なお、導電性部材１４ａ及び導電性部材１４ｂ同士は、例えば、ガラス、セラミック接着剤又は樹脂接着剤等の接合材でそれぞれ接合される。また、ロウ材又は半田接合のために、メタライズ層にメッキ層を形成し、接合材として、ロウ材又は半田を用いて接合してもよい。ロウ材は、例えば、銀−銅ロウ等、また、半田は、例えば、金−錫半田等からなる。
【００４８】
また、回路基板２２は、導電性部材１４ａ及び導電性部材１４ｂを枠体６に嵌合し、対向する面を接合した後、導電性部材１４ａの上面に電子部品３を搭載してもよい。また、回路基板２２は、導電性部材１４ａに電子部品３を搭載した後、導電性部材１４ａ及び導電性部材１４ｂを枠体６に嵌合し、対向する面を接合してもよい。また、導電性部材１４は、導電性部材１４ａ及び導電性部材１４ｂの２個で構成されているが、これに限らず、３個以上としてもよい。
【００４９】
また、回路基板２２は、導電性部材１４の一部が枠体６の内側に露出して構成されているので、導電性部材１４に搭載された電子部品３から発生する熱を効果的に外部に放散することができる。また、回路基板２２は、枠体６が導電性部材１４の上面及び下面を枠体６の内側に露出させる構造で構成されているが、枠体６が導電性部材１４の上面及び下面の少なくとも一方を枠体６の内側に露出させる構造で構成されてもよい。このような構成により、回路基板２２は、導電性部材１４が枠体６で囲まれるため、導電性部材１４に対する絶縁性を向上させることができる。
【００５０】
また、図７（Ｃ）に示すように、枠体６が枠体６の上面から内壁面に切り欠いた形状を有し、導電性部材１４が枠体６で囲まれる空間ＡＳ内に嵌合される構成としてもよい。このような形状とすることにより、枠体６は、導電性部材１４を枠体６で囲まれる空間ＡＳ内に安定して嵌合することができる。また、回路基板２１は、枠体６と導電性部材４をそれぞれ１個で構成することができ、製造プロセスを削減することができる。
【００５１】
また、図７（Ｄ）に示すように、導電性部材１４が枠体で囲まれる空間ＡＳ内に嵌合されるように枠体６の内周部に設けられ、枠体６の表面の凹凸ＳＲと接触するように配置される構成としてもよい。回路基板２１は、枠体６及び導電性部材１４がそれぞれ１個で構成され、それぞれの構造が簡素化され、製造プロセスを削減することができる。
【００５２】
＜変形例５＞
また、同様に、図８に示すように、枠体６が、導電性材料１４と部分的に接触し、枠体６が、導電性部材４１と接触していない空隙部ＳＰを形成する構成としてもよい。枠体６は表面に多数の凹凸ＳＲが形成されている。すなわち、図８に示すように、導電性部材１４は、枠体６の表面の凹凸ＳＲと接触するように配置されており、例えば、接合材等を介して、接合されていない。更に、枠体６と導電性部材１４との間に空隙部ＳＰを形成している。このような構成により、回路基板２２は、クラック等の発生を抑制することができる。
【００５３】
また、図８に示すように、回路基板２２は、導電性部材１４ａ及び導電性部材１４ｂが枠体６から露出している構成である。そして、回路基板２２は、平面視して、枠体６と導電性部材１４が接している上面及び下面の外周部Ａ１の位置で、枠体６と導電性部材１４がロウ材等の接合材により接合されているのが好ましい。回路基板２２は、外周部Ａ１で枠体６と導電性部材１４が接合されることにより、枠体６と導電性部材１４を安定的に固定することができる。
【００５４】
また、導電性部材１４は、枠体６の上面及び下面で、枠体６から露出している。枠体６から露出した導電性部材１４の酸化を抑制するために、回路基板２２は、枠体６から露出している導電性部材１４の上面及び下面の表面上に、例えば、電解メッキ又は無電解メッキ等のメッキ形成方法によって、ニッケル又は金等からなるメッキ層を形成してもよい。また、メッキ層の厚みは、例えば、０.５μｍ以上３.０μｍ以下に設定されている。また、回路基板２２は、枠体６と導電性部材１４の外周部Ａ１がロウ材等の接合材で接合されているので、メッキ層を形成する際に、回路基板２２は、枠体６と導電性部材１４の外周部Ａ１から回路基板２２の内部にメッキ液が浸入するのを抑制することができる。
【００５５】
また、回路基板２２は、外周部Ａ１で枠体６と導電性部材１４が接合されているので、枠体６と導電性部材１４の外周部Ａ１から気密漏れが発生するのを抑制することができる。
【００５６】
＜変形例６＞
上記実施形態に係る電子装置１は、電子部品３が、回路基板２の最上層に位置する回路板７上に形成された導電層８と電気的に接続される構成としているが、これに限らない。図９に示すように、回路基板３２は、基体５の表面又は枠体６の表面に凹凸ＳＲが形成され、導電性部材４は、基体５又は枠体６の表面の凹凸ＳＲと接触するように配置されている。すなわち、導電性部材４は、基体５又は枠体６の表面の凹凸ＳＲと接触しているのみであり、例えば、接合材等を介して、接合されていない。また、回路板７は、基体５又は枠体６と同様に、回路板７の表面に凹凸ＳＲが形成されてもよい。回路基板３２は、クラック等の発生を抑制することができる。
【００５７】
また、回路基板３２は、枠体６の空間部ＡＳに収容される導電性部材２４を配線板として構成してもよい。回路板７は、導電性部材２４の一主面を露出させる開口部Ｂ１を有している。すなわち、電子装置３１において、電子部品３が、回路板７に設けられた開口部Ｂ１から露出する導電性部材２４の突起部ＰＲと電気的に接続されている。なお、導電性部材２４は、電子部品３に対して、配線としての機能を有する配線板となる。
【００５８】
導電性部材２４ａは、回路板７の開口部Ｂ１から露出した一方の突起部ＰＲが電子部品３と、他方の突起部ＰＲがリード端子１０と、それぞれ電気的に接続される。また、導電性部材２４ｂは、回路板７の開口部Ｂ１から露出した一方の突起部ＰＲが電子部品３と、他方の突起部ＰＲがリード端子１０と、それぞれ電気的に接続される。なお、電子部品３は、開口部Ｂ１から露出した導電性部材２４の突起部ＰＲと、例えば、導電性ワイヤで電気的に接続される。
【００５９】
また、リード端子１０は、開口部Ｂ１から露出した導電性部材２４の突起部ＰＲと、例えば、金−錫半田等で接合される。なお、リード端子１０は、例えば、鉄−ニッケル−コバルト（Ｆｅ−Ｎｉ−Ｃｏ）合金又は銅等からなる。電子装置３１は、リード端子１０を介して、例えば、リボンボンディング法やワイヤボンディング法等の電気的接続手段により、外部回路基板等に接続される。なお、枠体６の空間部ＡＳに２個の導電性部材２４が収容されているが、これに限らず、１個又は３個以上の複数個の導電性部材２４が収容されてもよい。
【００６０】
このような構成とすることにより、導電性部材２４が外部に放熱させる機能を備えるとともに、導電性部材２４が電子部品３に電気信号を伝送するための配線板としての機能を備えることができる。
【００６１】
また、回路基板３２は、枠体６の空間部ＡＳに導電性部材２４を収容するため、複数の導電性部材２４を収容してもそれぞれの導電性部材２４の絶縁性が向上し、導電性部材２４間での電気的短絡を抑制することができる。
【００６２】
また、導電性部材２４の電気抵抗値は、１×１０−８（Ω・ｍ）以上１０×１０−８（Ω・ｍ）以下に設定されている。このような電気抵抗値に設定することにより、回路基板３２は、電気信号が電気抵抗によって損失するのを抑制することができ、電気信号を効率良く伝送することができる。
【００６３】
また、回路基板３２は、導電性部材２４との電気的な接続に限らず、更に、回路板７上に導電層８を形成することによって、例えば、コンデンサや抵抗器等の電子部品３を搭載し、電気的に接続することができる。結果として、回路基板３２は、電子部品３に対する配線の設計の自由度を向上することができる。また、回路基板３２は、多種の電子部品３を搭載することができ、多機能化、小型集積化することができる。
【００６４】
＜変形例７＞
また、同様に、図１０に示すように、回路基板４２が、枠体６ａ及び枠体６ｂの空間部ＡＳに収容される導電性部材２４及び導電性部材３４を配線板として構成してもよい。すなわち、枠体６ａの空間ＡＳに導電性部材２４を収容し、枠体６ｂの空間ＡＳに導電性部材３４を収容して、回路板７ｂを介して導電性部材２４及び導電性部材３４を２層の積層構造としてもよい。なお、回路板７ｂは、枠体６ａ及び回路板７ａに対しては、基体５と同じように、基体としての機能も備えている。このような構成とすることで、回路基板４２は、回路板７ａ上に複数個の電子部品３を効果的に搭載することができる。なお、電子部品３が搭載されることにより、電子装置４１となる。
【００６５】
また、導電性部材２４及び導電性部材３４を絶縁性の基体を介して積層しているので、導電性部材２４及び導電性部材３４間の電気的短絡を抑制することができる。
【００６６】
また、回路基板４２が回路板７ａに導電層８を形成して構成される場合と比較して、回路基板４２は、導電性部材２４及び導電性部材３４を配線板として積層して配置し、電子部品３を配線板によって配線するので、平面視したとき、配線を交差して配置することができる。結果として、回路基板４２は、電子部品３に対する配線の設計の自由度を増加させることができ、また、小型化することができる。
【００６７】
また、回路基板４２は、２層の積層構造としているが、これに限らず、３層以上の積層構造としてもよい。回路基板４２は、導電性部材２４及び導電性部材３４の積層構造を増やすことにより、より多くの電子部品３を搭載することができる。また、回路基板４２は、電子部品３に対する配線の設計の自由度を増加させることができ、また、小型化することができる。
【００６８】
＜変形例８＞
上記実施形態及び変形例は、電子装置が、１種類の回路基板で構成されているが、これに限らない。電子装置５１が、上記実施形態及び変形例に係る回路基板を組み合わせた回路基板５２で構成されてもよい。すなわち、図１１に示すように、電子装置５１は、左側領域Ｌ１には、上記実施形態で示した回路基板２と同様な構成を配置し、右側領域Ｒ１には、変形例４で示した回路基板２２と同様な構成を配置し、２種類の回路基板を組み合わせた回路基板５２で構成してもよい。このような構成とすることにより、回路基板２及び回路基板２２と同様な効果を有するとともに、左側領域Ｌ１の回路基板２の電子部品３で発生した熱が、導電性部材４を経由して外部に放熱されるだけでなく、右側領域Ｒ１の回路基板２２の導電性部材１４を経由して外部に放熱される。結果として、電子装置５１は、電子部品３で発生した熱を効果的に外部に放熱することができる。また、組み合わせる回路基板の種類は、３種類の回路基板で組み合わせてもよく、それ以上を組み合わせでもよい。
【符号の説明】
【００６９】
１、１１、２１、３１、４１、５１ 電子装置
２、１２、２２、３２、４２、５２ 回路基板
３ 電子部品
４、１４、２４、３４ 導電性部材
５ 基体
６、６ａ、６ｂ 枠体
７、７ａ、７ｂ 回路板
８ 導電層
９ 接合材
１０ リード端子
ＡＳ 空間
ＳＰ 空隙部
ＰＲ 突起部
ＳＲ 凹凸
Ａ１ 外周部
Ｂ１ 開口部
Ｌ１ 左側領域
Ｒ１ 右側領域
【技術分野】
【０００１】
本発明は、回路基板及び電子装置に関する。
【背景技術】
【０００２】
近年、セラミックス基板上に金属板を接合したセラミックス回路基板の開発が進められている。セラミックス回路基板は、セラミックス基板の一方の面に半導体チップを電気的に接続して回路となす銅板を接合し、他方の面には放熱用の銅板を接合して形成する構造が、例えば、特許文献１に、開示されている。また、基板の内部にコアメタルを入れた半導体装置用のプラスチック基板の構造が、例えば、特許文献２に、開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１７０９３０号公報
【特許文献２】特開平９−１２９７８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、セラミックス基板に金属板が接合されることから、セラミックス基板が金属板との熱膨張差によって受ける応力が大きくなり易く、セラミックス基板にクラック等が発生する虞がある。また、プラスチック基板がコアメタルとの熱膨張差によって受ける応力が大きくなり易く、プラスチック基板にクラック等が発生する虞がある。
【０００５】
本発明は、上記課題に鑑みてなされたものであり、クラックの発生を抑制することが可能な回路基板及び電子装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明に係る回路基板は、基体と、枠体と、導電性部材とを備えたことを特徴とする。前記基体および前記枠体の表面の少なくとも一方には凹凸が形成されている。また、前記枠体は、前記基体の主面に設けられ、前記導電性部材を前記枠体で囲まれる空間内に収容している。また、前記導電性部材は、該表面と接触するように配置されている。
【０００７】
また、本発明に係る回路基板は、枠体と、導電性部材とを備えていることを特徴とする。凹凸が前記枠体の表面に形成されている。前記導電性部材は、前記枠体で囲まれる空間内に嵌合されるように前記枠体の内側に設けられ、前記枠体の前記表面と接触するように配置されている。
【０００８】
また、本発明に係る電子装置は、前記回路基板上に設けられ、前記回路基板に電気的に接続される電子部品と、を備えたことを特徴とする。
【発明の効果】
【０００９】
本発明は、クラックの発生を抑制することが可能な回路基板及び電子装置を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】本実施形態に係る電子装置の概観斜視図である。
【図２】本実施形態に係る回路基板の分解斜視図である。
【図３】図１に示す電子装置をＡ−Ａ線で切断したときの断面図である。
【図４】本実施形態の変形例１の電子装置の断面図である。
【図５】本実施形態の変形例２の電子装置の断面図である。
【図６】本実施形態の変形例３の電子装置の断面図である。
【図７】本実施形態の変形例４に係る電子装置であって、（Ａ）は、電子装置の概観斜視図、（Ｂ）は、（Ａ）の電子装置をＢ−Ｂ線で切断したときの断面図、（Ｃ）は、変形例４の他の例の断面図、（Ｄ）は、変形例４の他の例の断面図である。
【図８】本実施形態の変形例５に係る電子装置であって、（Ａ）は、電子装置の断面図、（Ｂ）は、電子装置の平面図である。
【図９】本実施形態の変形例６に係る電子装置であって、（Ａ）は、電子装置の概観斜視図、（Ｂ）は、（Ａ）の電子装置をＣ−Ｃ線で切断したときの回路基板の断面図、（Ｃ）は、回路基板の分解斜視図である。
【図１０】本実施形態の変形例７に係る回路基板の分解斜視図である。
【図１１】本実施形態の変形例８に係る電子装置の断面図である。
【発明を実施するための形態】
【００１１】
以下、本発明の一実施形態に係る回路基板及び電子装置について、図面を参照しながら説明する。
【００１２】
＜実施形態＞
＜回路基板及び電子装置の構成＞
本実施形態に係る電子装置１は、回路基板２と、回路基板２に実装される電子部品３とを備えている。
【００１３】
また、本実施形態に係る回路基板２は、主面を有する基体５と、主面に設けられる枠体６と、主面に設けられ、枠体６で囲まれる空間ＡＳ内に収容される導電性部材４と、を備え、基体５の表面および枠体６の表面の少なくとも一方には凹凸が形成されており、該表面と導電性部材４とが接触している。
【００１４】
なお、回路基板２は、例えば、ＬＥＤ発光素子、集光式太陽電池セル、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、電界効果トランジスタ（ＦＥＴ）、ダイオード、サイリスタ等からなる電子部品３を搭載するのに用いるものである。なお、電子装置１は、回路基板２に電子部品３を搭載したものである。
また、本実施形態では、回路基板２上に電子部品３を１個搭載して説明しているが、これに限らない。回路基板２上に電子部品３を複数個搭載してもよい。
【００１５】
導電性部材４は、例えば、アルミニウム、銅又は銀等の金属材料、或いはこれらの金属材料を含有する合金、或いは焼結タングステンに銅を含浸したような複合材料、銅含浸タングステンに設けられた複数の貫通孔に銅を充填したような複合材料又は各種金属を層状に積層した複合材料等からなる。導電性部材４は、熱伝導を良好にし、基体５に実装された電子部品３から発生する熱を効率良く基体５を介して外部に放熱させる機能を備えている。また、導電性部材４の熱伝導率は、例えば、１００（Ｗ／ｍ・Ｋ）以上１０００（Ｗ／ｍ・Ｋ）以下に設定されている。また、導電性部材４の熱膨張係数は、５（ｐｐｍ／℃）以上２０（ｐｐｍ／℃）以下に設定されている。
【００１６】
また、導電性部材４の製法の一例としては、溶融した金属材料を型枠に鋳込んで作製したインゴットを周知の切削加工や打ち抜き加工等の金属加工法を用いて所定形状に形成される。なお、導電性部材４の一辺の長さは、例えば、０．５ｍｍ以上１００ｍｍ以下に設定される。また、導電性部材４の厚みは、例えば、０．１ｍｍ以上３ｍｍ以下に設定される。なお、本実施形態では、導電性部材４の大きさは、枠体６に形成される空間部ＡＳの大きさに合わせて、一辺の長さ及び厚みが設定される。
【００１７】
本実施形態では、基体５が、回路基板２の最下層に位置している。また、枠体６が、中層に位置し、基体５の主面に設けられ、導電性部材４を囲み、収容するための空間ＡＳを有している。また、回路板７が、回路基板２の最上層に位置している。すなわち、枠体６上には、導電性部材４を基体５とで挟持する回路板７が設けられている。基体５の表面又は枠体６の表面は、多数の凹凸ＳＲが形成されている。なお、回路基板１は、枠体６及び回路板７を一体化した形状を枠体６とし、基体５と組み合わせる構成としてもよい。また、基体５及び枠体６を一体化した形状を枠体６としてもよい。
【００１８】
また、枠体６は、基体５の主面に設けられ、導電性部材４を枠体６で囲まれる空間ＡＳ内に収容している。導電性部材４は、基体５の表面又は枠体６の表面と接触するように配置されている。すなわち、導電性部材４は、基体５又は枠体６の表面の凹凸ＳＲと接触するように配置されている。回路基板２は、基体５、枠体６又は回路板７をそれぞれ接合し、枠体６の空間ＡＳ内に収容された導電性部材４が、基体５の表面又は枠体６の表面の凹凸ＳＲと接触するように配置されている。
【００１９】
基体５又は枠体６の表面は、多数の凹凸ＳＲが形成されており、図３の接触面の拡大図に示すように、例えば、導電性部材４は、基体５の表面の凹凸ＳＲと接触して配置され、また、枠体６の表面の凹凸ＳＲと接触して配置されている。基体５又は枠体６の表面に形成される凹凸ＳＲは、基体５及び枠体６の両方の表面に形成されていても、どちらか一方の表面に形成されていてもよい。基体５又は枠体６の表面の凹凸ＳＲの算術平均粗さ（Ｒａ）は、導電性部材４が熱膨張した際の逃げ部を確保し、かつ導電性部材４との接触面積を確保するという点で、算術平均粗さ（Ｒａ）は、１〜１０μｍに設定することが好ましい。
【００２０】
また、基体５又は枠体６の表面の凹凸ＳＲは、基体５又は枠体６に対して、それぞれに含有されるセラミック粒子の粒径を調製する方法によって、算術平均粗さ（Ｒａ）を１〜１０μｍに設定することができる。後述する回路板７も同様にして設定することができる。算術平均粗さ（Ｒａ）は、１μｍより小さくなると、導電性部材４が熱膨張した際に導電性部材４の逃げ部が無くなるという問題を生じ、１０μｍより大きくなると、導電性部材４との接触面積が小さくなるという問題を生じる。
【００２１】
基体５、枠体６又は回路板７は、絶縁性の基体からなり、例えば、アルミナ、ムライト又は窒化アルミ等のセラミック材料、或いはガラスセラミック材料等からなる。または、これらの材料のうち複数の材料を混合した複合系材料からなる。基体５、枠体６又は回路板７の熱伝導率は、例えば、２（Ｗ／ｍ・Ｋ）以上２００（Ｗ／ｍ・Ｋ）以下に設定されている。また、基体５、枠体６又は回路板７の熱膨張係数は、４（ｐｐｍ／℃）以上８（ｐｐｍ／℃）以下に設定されている。
【００２２】
また、基体５、枠体６又は回路板７の厚みは、例えば、０．１ｍｍ以上３ｍｍ以下に設定されている。また、基体５、枠体６又は回路板７の熱伝導率は、例えば、２Ｗ／ｍ・Ｋ以上２００Ｗ／ｍ・Ｋ以下に設定されている。また、基体５の熱導電率を回路板７の熱伝導率より大きく設定することで、導電性部材４からの基体５への熱伝導を良好にし、基体５から熱を外部に効果的に放熱することができる。
【００２３】
導電層８が、回路板７の上面に形成される。なお、導電層８は、電子部品３を搭載したときに、電子部品３と電気的に接続される。また、枠体６を複数の層で構成することにより、回路基板２は、導電性部材４を収容する空間ＡＳを容易に形成することができる。
【００２４】
回路基板２を構成している基体５、枠体６又は回路板７は、ガラス、セラミック接着剤、樹脂接着剤等の接合材９でそれぞれ接合される。また、基体５、枠体６又は回路板７は、それぞれの接合部において、メタライズ層上にニッケル又は金等のメッキ層を形成し、接合材９として、ロウ材又は半田を用いて接合してもよい。ロウ材は、例えば、銀−銅ロウ等、また、半田は、例えば、金−錫半田等からなる。なお、メタライズ層は、例えば、タングステン、モリブデン、マンガン等の金属材料を、例えば、スクリーン印刷法によるメタライズ形成技術を用いて形成される。
【００２５】
電子部品３は、例えば、金−錫半田等やアクリル樹脂等で、回路板７の上面に搭載され、固定されている。なお、電子部品３は、例えば、ＬＥＤ発光素子、集光式太陽電池セル、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、電界効果トランジスタ（ＦＥＴ）、ダイオード、サイリスタ等からなる。
【００２６】
また、導電層８は、例えば、タングステン、モリブデン、ニッケル、銅、銀、金又はアルミニウム等の金属材料、或いはそれらの合金、或いはこれらの材料のうち複数の材料を混合した複合系材料、或いは、それらの材料の複合層からなる。導電層８上には、ニッケル又は、および金等のメッキ層が形成される。なお、メッキ層が形成されたものを導電層８とする。
【００２７】
また、電子部品３は、例えば、導電性ワイヤで、回路板７の上面に形成された導電層８と電気的に接続される。そして、電子装置１が、電子部品３を回路基板２に搭載することにより得られる。なお、電子装置１は、例えば、ワイヤボンディング法等の電気的接続手段により、外部回路基板等に接続される。
【００２８】
また、回路基板２の形状は、本実施形態では、平面視して、四角形状としているが、電子部品３を搭載することが可能であれば、四角形状に限られず、円形状、楕円形状又は多角形状等であってもよい。
【００２９】
本実施形態によれば、図３に示すように、基体５の表面及び枠体６の両方の表面に凹凸ＳＲが形成され、導電性部材４は、基体５及び枠体６の表面と接触するように配置されている。すなわち、導電性部材４は、基体５及び枠体６の表面の凹凸ＳＲで接触しているのみであり、例えば、接合材等を介して、接合されていない。回路基板２が、高温雰囲気内に置かれたり、回路基板２に搭載される電子部品３から発熱したりして、熱が回路基板２に加わったとしても、基体５又は枠体６と導電性部材４との間の熱膨張差による応力が、基体５又は枠体６に対して、作用するのを低減することができる。結果として、回路基板２は、基体５又は枠体６の受ける応力が低減され、クラック等の発生を抑制することができる。なお、本実施形態では、基体５及び枠体６の両方の表面に凹凸ＳＲが形成されているが、少なくとも一方の表面に凹凸ＳＲが形成されていれば、回路基板２は、同様な効果を得ることができる。
【００３０】
また、回路板７は、基体５又は枠体６と同様に、回路板７の表面に多数の凹凸ＳＲを形成してもよい。回路板７の表面に凹凸ＳＲが形成され、導電性部材４が、基体５又は枠体６又は回路板７の表面の凹凸ＳＲと接触するように配置されているので、回路基板２は、熱膨張差による応力が、基体５又は枠体６又は回路板７に対して、作用するのを低減することができる。結果として、回路基板２は、基体５又は枠体６又は回路板７の受ける応力が低減され、クラック等の発生を抑制することができる。
【００３１】
＜回路基板及び電子装置の製造方法＞
ここで、図１に示す電子装置１及び回路基板２の製造方法について説明する。
【００３２】
先ず、回路基板２を構成している基体５、枠体６及び回路板７を準備する。各々が、例えば、酸化アルミニウム質焼結体から成る場合、酸化アルミニウム、酸化珪素、酸化マグネシウム及び酸化カルシウム等の焼結後の算術平均粗さ（Ｒａ）が１〜１０μｍとなるように粒径を調整した原料粉末に、有機バインダー、可塑剤、および溶剤等を添加し、混合して得た混合物よりグリーンシートを成型する。
【００３３】
また、タングステン又はモリブデン等の高融点金属粉末を準備し、この粉末に有機バインダー、可塑剤又は溶剤等を添加し、混合して金属ペーストを得る。
【００３４】
次に、グリーンシートの状態の基体５は、枠体６との接合部に対向する基体５の上面に対して、例えば、スクリーン印刷法を用いて、金属ペーストを塗ってメタライズ層を形成する。
【００３５】
次に、グリーンシートの状態の枠体６は、基体５及び回路板７との接合部と対向する枠体６の上面及び下面に対して、例えば、スクリーン印刷法を用いて、金属ペーストを塗ってメタライズ層を形成する。
【００３６】
そして、グリーンシートの状態の回路板７は、回路板７の上面に対して、例えば、スクリーン印刷法を用いて、金属ペーストを塗って導電層８を形成する。また、同様にして、枠体６との接合部に対向する回路板７の下面に対して、メタライズ層を形成する。
【００３７】
次に、準備した焼結前の基体５、枠体６及び回路板７を、約１６００度の温度でそれぞれを焼成した後、電解メッキ又は無電解メッキ等のメッキ形成方法によって、導電層８又はメタライズ層に、ニッケルメッキ層を形成する。そして、焼結後の枠体６の空間ＡＳ内に導電性部材４を収容し、焼結後の基体５、枠体６及び回路板７を、例えば、ロウ材を介して接続した後に、少なくとも導電層８に金メッキ層を形成する。このようにして、回路基板２を作製することができる。
【００３８】
次に、回路基板２の最上層に位置する回路板７上の所定箇所に電子部品３を、金−錫半田等の接着剤を介して搭載する。そして、電子部品と電極層８とを導電性ワイヤで電気的に接続する。このようにして、電子装置１を作製することができる。
【００３９】
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。以下、本実施形態の変形例について説明する。なお、本実施形態の変形例に係る電子装置１のうち、本実施形態に係る電子装置１と同様な部分については、同一の符号を付して適宜説明を省略する。なお、変形例の図面では、電子部品３を搭載した状態を示している。
【００４０】
＜変形例１＞
上記実施形態に係る電子装置１は、枠体６と導電性部材４とが接触する構成とされているが、これに限らない。図４に示すように、枠体６の空間ＡＳの大きさに対して、導電性部材４の大きさを小さくして、枠体６と導電性部材４との間に空隙部ＳＰを形成する構成としてもよい。すなわち、導電性部材４は、基体５の表面の凹凸ＳＲと接触するように配置されており、例えば、接合材等を介して、接合されていない。更に、枠体６と導電性部材４との間に空隙部ＳＰを形成している。このように、枠体６が、枠体６と導電性材料４との間に空隙部ＳＰを有し、導電性部材４と接触していない構成であるため、導電性部材４が熱膨張しても、枠体６と導電性部材４との間の空隙部ＳＰが導電性部材４の熱膨張分の逃げ部となることができる。結果として、回路基板２は、クラック等の発生を抑制することができる。また、回路基板２は、回路板７の表面にも凹凸ＳＲを形成してもよい。
【００４１】
また、充填物が、枠体６と導電性部材４との間の空隙部ＳＰに充填されてもよい。充填物は、例えば、接着性を有するエポキシ，アクリル樹脂又は接着性を有するフィラーを含有する樹脂等のセラミックや金属に比較して弾力性に富んだ材料からなる。結果として、枠体６と導電性部材４との間の空隙部ＳＰを充填物で充填することにより、導電性部材４が、空間ＡＳ内で動くのを抑制し、回路基板２の信頼性を向上することができる。また、充填物によって、枠体６と導電性部材４との隙間が無くなり、回路基板２は、充填物を介して導電性部材４から枠体５への熱伝導を向上させることができる。
【００４２】
＜変形例２＞
また、同様に、図５に示すように、枠体６が導電性部材４に部分的に接触し、枠体６が、導電性部材４と接触していない空隙部ＳＰを形成する構成としてもよい。すなわち、導電性部材４は、基体５の表面の凹凸ＳＲと接触するように配置されており、例えば、接合材等を介して、接合されていない。更に、導電性部材４は、枠体６の一部と、枠体６の表面の凹凸ＳＲと接触するように配置されている。このような構成により、導電性部材４は、導電性部材４が熱膨張しても、導電性部材４の枠体６と接触している部分が潰れ、導電性部材４と接触していない空隙部ＳＰに熱膨張した導電性部材４を逃がすことができる。結果として、回路基板２は、クラック等の発生を抑制することができる。また、変形例２と同様に、充填物が、枠体６と導電性部材４との間の空隙部ＳＰに充填されてもよい。
【００４３】
＜変形例３＞
また、同様に、図６に示すように、基体５又は枠体６又は回路板７に窪みを設け、基体５又は枠体６又は回路板７が、導電性部材４と接触していない空隙部ＳＰを形成する構成としてもよい。すなわち、窪みが、導電性部材４と接触していない空隙部ＳＰをなる。また、基体５又は枠体６又は回路板７の窪みは、基体５又は枠体６又は回路板７表面の凹凸ＳＲの凹部よりも大きくすることが好ましい。また、図６に示すように、電子装置１１は、回路板７が、開口部Ｂ１を有し、導電性部材４の一主面が開口部Ｂ１から露出されて構成されている。なお、枠体６は、導電性部材４を囲む空間ＳＲを有している。また、導電性部材４に基体５又は枠体６又は回路板７と接触していない空隙部ＳＰを形成してもよい。
【００４４】
図６に示すように、基体５又は枠体６又は回路板７の表面に凹凸ＳＲが形成され、また、導電性部材４は、窪みが設けられた基体５又は枠体６又は回路板７の表面の凹凸ＳＲと接触するように配置されており、例えば、接合材等を介して、接合されていない。このような構成のため、導電性部材４が熱膨張しても、導電性部材４の熱膨張分を基体５又は枠体６又は回路板７と導電性部材４との間の導電性部材４に接触していない空隙部ＳＰに逃がすことができる。結果として、回路基板１２は、クラック等の発生を抑制することができる。
【００４５】
また、回路板７は、導電性部材４の一主面を露出させる開口部Ｂ１を有する構成であるため、回路基板１１は、回路板７から露出された導電性部材４上に、ＬＥＤ発光素子、集光式太陽電池セル、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、電界効果トランジスタ（ＦＥＴ）、ダイオード、サイリスタ等の電子部品３を、金−錫半田等を介して、直接搭載することができる。それによって、回路基板１２は、露出された導電性部材４上に搭載される電子部品３から発生する熱を効果的に外部に放散することができる。なお、回路基板１１は、枠体６及び回路板７を一体化した形状を枠体６とし、基体５と組み合わせる構成としてもよい。また、基体５及び枠体６を一体化した形状を枠体６としてもよい。
【００４６】
＜変形例４＞
上記実施形態に係る電子装置１は、基体５と枠体６と導電性部材４を含んで回路基板２を構成しているが、これに限らない。図７に示すように、電子装置２１は、回路基板２２が導電性部材１４と導電性部材１４を囲む枠体６で構成されてもよい。すなわち、枠体６は、表面に凹凸ＳＲが形成され、導電性部材１４が枠体６で囲まれる空間ＡＳ内に嵌合されるように枠体６の内周部に設けられ、導電性部材１４は枠体６の内側の表面と接触するように配置されている。また、導電性部材１４は、導電性部材１４ａ及び導電性部材１４ｂで構成されている。なお、導電性部材１４は、３個以上の複数個で構成されてもよい。図７に示すように、導電性部材１４は、枠体６の表面の凹凸ＳＲと接触するように配置されており、例えば、接合材等を介して、接合されていない。このような構成により、回路基板２２は、クラック等の発生を抑制することができる。
【００４７】
また、導電性部材１４は、枠体６を貫通した状態で、導電性部材１４ａ及び導電性部材１４ｂで上下を挟み込むように嵌合されている。これにより、回路基板２２は、枠体６に
対して導電性部材１４を安定的に固定することができる。なお、導電性部材１４ａ及び導電性部材１４ｂ同士は、例えば、ガラス、セラミック接着剤又は樹脂接着剤等の接合材でそれぞれ接合される。また、ロウ材又は半田接合のために、メタライズ層にメッキ層を形成し、接合材として、ロウ材又は半田を用いて接合してもよい。ロウ材は、例えば、銀−銅ロウ等、また、半田は、例えば、金−錫半田等からなる。
【００４８】
また、回路基板２２は、導電性部材１４ａ及び導電性部材１４ｂを枠体６に嵌合し、対向する面を接合した後、導電性部材１４ａの上面に電子部品３を搭載してもよい。また、回路基板２２は、導電性部材１４ａに電子部品３を搭載した後、導電性部材１４ａ及び導電性部材１４ｂを枠体６に嵌合し、対向する面を接合してもよい。また、導電性部材１４は、導電性部材１４ａ及び導電性部材１４ｂの２個で構成されているが、これに限らず、３個以上としてもよい。
【００４９】
また、回路基板２２は、導電性部材１４の一部が枠体６の内側に露出して構成されているので、導電性部材１４に搭載された電子部品３から発生する熱を効果的に外部に放散することができる。また、回路基板２２は、枠体６が導電性部材１４の上面及び下面を枠体６の内側に露出させる構造で構成されているが、枠体６が導電性部材１４の上面及び下面の少なくとも一方を枠体６の内側に露出させる構造で構成されてもよい。このような構成により、回路基板２２は、導電性部材１４が枠体６で囲まれるため、導電性部材１４に対する絶縁性を向上させることができる。
【００５０】
また、図７（Ｃ）に示すように、枠体６が枠体６の上面から内壁面に切り欠いた形状を有し、導電性部材１４が枠体６で囲まれる空間ＡＳ内に嵌合される構成としてもよい。このような形状とすることにより、枠体６は、導電性部材１４を枠体６で囲まれる空間ＡＳ内に安定して嵌合することができる。また、回路基板２１は、枠体６と導電性部材４をそれぞれ１個で構成することができ、製造プロセスを削減することができる。
【００５１】
また、図７（Ｄ）に示すように、導電性部材１４が枠体で囲まれる空間ＡＳ内に嵌合されるように枠体６の内周部に設けられ、枠体６の表面の凹凸ＳＲと接触するように配置される構成としてもよい。回路基板２１は、枠体６及び導電性部材１４がそれぞれ１個で構成され、それぞれの構造が簡素化され、製造プロセスを削減することができる。
【００５２】
＜変形例５＞
また、同様に、図８に示すように、枠体６が、導電性材料１４と部分的に接触し、枠体６が、導電性部材４１と接触していない空隙部ＳＰを形成する構成としてもよい。枠体６は表面に多数の凹凸ＳＲが形成されている。すなわち、図８に示すように、導電性部材１４は、枠体６の表面の凹凸ＳＲと接触するように配置されており、例えば、接合材等を介して、接合されていない。更に、枠体６と導電性部材１４との間に空隙部ＳＰを形成している。このような構成により、回路基板２２は、クラック等の発生を抑制することができる。
【００５３】
また、図８に示すように、回路基板２２は、導電性部材１４ａ及び導電性部材１４ｂが枠体６から露出している構成である。そして、回路基板２２は、平面視して、枠体６と導電性部材１４が接している上面及び下面の外周部Ａ１の位置で、枠体６と導電性部材１４がロウ材等の接合材により接合されているのが好ましい。回路基板２２は、外周部Ａ１で枠体６と導電性部材１４が接合されることにより、枠体６と導電性部材１４を安定的に固定することができる。
【００５４】
また、導電性部材１４は、枠体６の上面及び下面で、枠体６から露出している。枠体６から露出した導電性部材１４の酸化を抑制するために、回路基板２２は、枠体６から露出している導電性部材１４の上面及び下面の表面上に、例えば、電解メッキ又は無電解メッキ等のメッキ形成方法によって、ニッケル又は金等からなるメッキ層を形成してもよい。また、メッキ層の厚みは、例えば、０.５μｍ以上３.０μｍ以下に設定されている。また、回路基板２２は、枠体６と導電性部材１４の外周部Ａ１がロウ材等の接合材で接合されているので、メッキ層を形成する際に、回路基板２２は、枠体６と導電性部材１４の外周部Ａ１から回路基板２２の内部にメッキ液が浸入するのを抑制することができる。
【００５５】
また、回路基板２２は、外周部Ａ１で枠体６と導電性部材１４が接合されているので、枠体６と導電性部材１４の外周部Ａ１から気密漏れが発生するのを抑制することができる。
【００５６】
＜変形例６＞
上記実施形態に係る電子装置１は、電子部品３が、回路基板２の最上層に位置する回路板７上に形成された導電層８と電気的に接続される構成としているが、これに限らない。図９に示すように、回路基板３２は、基体５の表面又は枠体６の表面に凹凸ＳＲが形成され、導電性部材４は、基体５又は枠体６の表面の凹凸ＳＲと接触するように配置されている。すなわち、導電性部材４は、基体５又は枠体６の表面の凹凸ＳＲと接触しているのみであり、例えば、接合材等を介して、接合されていない。また、回路板７は、基体５又は枠体６と同様に、回路板７の表面に凹凸ＳＲが形成されてもよい。回路基板３２は、クラック等の発生を抑制することができる。
【００５７】
また、回路基板３２は、枠体６の空間部ＡＳに収容される導電性部材２４を配線板として構成してもよい。回路板７は、導電性部材２４の一主面を露出させる開口部Ｂ１を有している。すなわち、電子装置３１において、電子部品３が、回路板７に設けられた開口部Ｂ１から露出する導電性部材２４の突起部ＰＲと電気的に接続されている。なお、導電性部材２４は、電子部品３に対して、配線としての機能を有する配線板となる。
【００５８】
導電性部材２４ａは、回路板７の開口部Ｂ１から露出した一方の突起部ＰＲが電子部品３と、他方の突起部ＰＲがリード端子１０と、それぞれ電気的に接続される。また、導電性部材２４ｂは、回路板７の開口部Ｂ１から露出した一方の突起部ＰＲが電子部品３と、他方の突起部ＰＲがリード端子１０と、それぞれ電気的に接続される。なお、電子部品３は、開口部Ｂ１から露出した導電性部材２４の突起部ＰＲと、例えば、導電性ワイヤで電気的に接続される。
【００５９】
また、リード端子１０は、開口部Ｂ１から露出した導電性部材２４の突起部ＰＲと、例えば、金−錫半田等で接合される。なお、リード端子１０は、例えば、鉄−ニッケル−コバルト（Ｆｅ−Ｎｉ−Ｃｏ）合金又は銅等からなる。電子装置３１は、リード端子１０を介して、例えば、リボンボンディング法やワイヤボンディング法等の電気的接続手段により、外部回路基板等に接続される。なお、枠体６の空間部ＡＳに２個の導電性部材２４が収容されているが、これに限らず、１個又は３個以上の複数個の導電性部材２４が収容されてもよい。
【００６０】
このような構成とすることにより、導電性部材２４が外部に放熱させる機能を備えるとともに、導電性部材２４が電子部品３に電気信号を伝送するための配線板としての機能を備えることができる。
【００６１】
また、回路基板３２は、枠体６の空間部ＡＳに導電性部材２４を収容するため、複数の導電性部材２４を収容してもそれぞれの導電性部材２４の絶縁性が向上し、導電性部材２４間での電気的短絡を抑制することができる。
【００６２】
また、導電性部材２４の電気抵抗値は、１×１０−８（Ω・ｍ）以上１０×１０−８（Ω・ｍ）以下に設定されている。このような電気抵抗値に設定することにより、回路基板３２は、電気信号が電気抵抗によって損失するのを抑制することができ、電気信号を効率良く伝送することができる。
【００６３】
また、回路基板３２は、導電性部材２４との電気的な接続に限らず、更に、回路板７上に導電層８を形成することによって、例えば、コンデンサや抵抗器等の電子部品３を搭載し、電気的に接続することができる。結果として、回路基板３２は、電子部品３に対する配線の設計の自由度を向上することができる。また、回路基板３２は、多種の電子部品３を搭載することができ、多機能化、小型集積化することができる。
【００６４】
＜変形例７＞
また、同様に、図１０に示すように、回路基板４２が、枠体６ａ及び枠体６ｂの空間部ＡＳに収容される導電性部材２４及び導電性部材３４を配線板として構成してもよい。すなわち、枠体６ａの空間ＡＳに導電性部材２４を収容し、枠体６ｂの空間ＡＳに導電性部材３４を収容して、回路板７ｂを介して導電性部材２４及び導電性部材３４を２層の積層構造としてもよい。なお、回路板７ｂは、枠体６ａ及び回路板７ａに対しては、基体５と同じように、基体としての機能も備えている。このような構成とすることで、回路基板４２は、回路板７ａ上に複数個の電子部品３を効果的に搭載することができる。なお、電子部品３が搭載されることにより、電子装置４１となる。
【００６５】
また、導電性部材２４及び導電性部材３４を絶縁性の基体を介して積層しているので、導電性部材２４及び導電性部材３４間の電気的短絡を抑制することができる。
【００６６】
また、回路基板４２が回路板７ａに導電層８を形成して構成される場合と比較して、回路基板４２は、導電性部材２４及び導電性部材３４を配線板として積層して配置し、電子部品３を配線板によって配線するので、平面視したとき、配線を交差して配置することができる。結果として、回路基板４２は、電子部品３に対する配線の設計の自由度を増加させることができ、また、小型化することができる。
【００６７】
また、回路基板４２は、２層の積層構造としているが、これに限らず、３層以上の積層構造としてもよい。回路基板４２は、導電性部材２４及び導電性部材３４の積層構造を増やすことにより、より多くの電子部品３を搭載することができる。また、回路基板４２は、電子部品３に対する配線の設計の自由度を増加させることができ、また、小型化することができる。
【００６８】
＜変形例８＞
上記実施形態及び変形例は、電子装置が、１種類の回路基板で構成されているが、これに限らない。電子装置５１が、上記実施形態及び変形例に係る回路基板を組み合わせた回路基板５２で構成されてもよい。すなわち、図１１に示すように、電子装置５１は、左側領域Ｌ１には、上記実施形態で示した回路基板２と同様な構成を配置し、右側領域Ｒ１には、変形例４で示した回路基板２２と同様な構成を配置し、２種類の回路基板を組み合わせた回路基板５２で構成してもよい。このような構成とすることにより、回路基板２及び回路基板２２と同様な効果を有するとともに、左側領域Ｌ１の回路基板２の電子部品３で発生した熱が、導電性部材４を経由して外部に放熱されるだけでなく、右側領域Ｒ１の回路基板２２の導電性部材１４を経由して外部に放熱される。結果として、電子装置５１は、電子部品３で発生した熱を効果的に外部に放熱することができる。また、組み合わせる回路基板の種類は、３種類の回路基板で組み合わせてもよく、それ以上を組み合わせでもよい。
【符号の説明】
【００６９】
１、１１、２１、３１、４１、５１ 電子装置
２、１２、２２、３２、４２、５２ 回路基板
３ 電子部品
４、１４、２４、３４ 導電性部材
５ 基体
６、６ａ、６ｂ 枠体
７、７ａ、７ｂ 回路板
８ 導電層
９ 接合材
１０ リード端子
ＡＳ 空間
ＳＰ 空隙部
ＰＲ 突起部
ＳＲ 凹凸
Ａ１ 外周部
Ｂ１ 開口部
Ｌ１ 左側領域
Ｒ１ 右側領域
【特許請求の範囲】
【請求項１】
主面を有する基体と、
前記主面に設けられる枠体と、
前記主面に設けられ、前記枠体で囲まれる空間内に収容される導電性部材と、を備え、
前記基体の表面および前記枠体の表面の少なくとも一方には凹凸が形成されており、該表面と前記導電性部材とが接触していることを特徴とする回路基板。
【請求項２】
請求項１に記載の回路基板であって、
前記枠体上には、前記導電性部材を前記基体とで挟持する回路板がさらに設けられていることを特徴とする回路基板。
【請求項３】
請求項１又は請求項２に記載の回路基板であって、
前記基体又は前記枠体は、前記導電性部材と接触していない空隙部を有していることを特徴とする回路基板。
【請求項４】
請求項２又は請求項３に記載の回路基板であって、
前記回路板は、前記導電性部材の一主面を露出させる開口部を有していることを特徴とする回路基板。
【請求項５】
請求項１乃至請求項４のいずれかに記載の回路基板であって、
前記基体又は前記枠体の表面の凹凸は、算術平均粗さ（Ｒａ）が１〜１０μｍであることを特徴とする回路基板。
【請求項６】
請求項１乃至請求項５のいずれかに記載の回路基板と、
前記回路基板上に設けられ、前記回路基板に電気的に接続される電子部品と、
を備えたことを特徴とする電子装置。
【請求項７】
凹凸は枠体の表面に形成されており、
導電性部材は、前記枠体で囲まれる空間内に嵌合されるように前記枠体の内側に設けられており、前記導電性部材は、前記枠体の前記表面と接触するように配置されていることを特徴とする回路基板。
【請求項８】
請求項７に記載の回路基板であって、
前記導電性部材は、少なくとも一部が前記枠体の内側に露出していることを特徴とする回路基板。
【請求項１】
主面を有する基体と、
前記主面に設けられる枠体と、
前記主面に設けられ、前記枠体で囲まれる空間内に収容される導電性部材と、を備え、
前記基体の表面および前記枠体の表面の少なくとも一方には凹凸が形成されており、該表面と前記導電性部材とが接触していることを特徴とする回路基板。
【請求項２】
請求項１に記載の回路基板であって、
前記枠体上には、前記導電性部材を前記基体とで挟持する回路板がさらに設けられていることを特徴とする回路基板。
【請求項３】
請求項１又は請求項２に記載の回路基板であって、
前記基体又は前記枠体は、前記導電性部材と接触していない空隙部を有していることを特徴とする回路基板。
【請求項４】
請求項２又は請求項３に記載の回路基板であって、
前記回路板は、前記導電性部材の一主面を露出させる開口部を有していることを特徴とする回路基板。
【請求項５】
請求項１乃至請求項４のいずれかに記載の回路基板であって、
前記基体又は前記枠体の表面の凹凸は、算術平均粗さ（Ｒａ）が１〜１０μｍであることを特徴とする回路基板。
【請求項６】
請求項１乃至請求項５のいずれかに記載の回路基板と、
前記回路基板上に設けられ、前記回路基板に電気的に接続される電子部品と、
を備えたことを特徴とする電子装置。
【請求項７】
凹凸は枠体の表面に形成されており、
導電性部材は、前記枠体で囲まれる空間内に嵌合されるように前記枠体の内側に設けられており、前記導電性部材は、前記枠体の前記表面と接触するように配置されていることを特徴とする回路基板。
【請求項８】
請求項７に記載の回路基板であって、
前記導電性部材は、少なくとも一部が前記枠体の内側に露出していることを特徴とする回路基板。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１１−１３８８３８（Ｐ２０１１−１３８８３８Ａ）
【公開日】平成２３年７月１４日（２０１１．７．１４）
【国際特許分類】
【出願番号】特願２００９−２９６５００（Ｐ２００９−２９６５００）
【出願日】平成２１年１２月２６日（２００９．１２．２６）
【出願人】（０００００６６３３）京セラ株式会社 (13,660)
【Ｆターム（参考）】
【公開日】平成２３年７月１４日（２０１１．７．１４）
【国際特許分類】
【出願日】平成２１年１２月２６日（２００９．１２．２６）
【出願人】（０００００６６３３）京セラ株式会社 (13,660)
【Ｆターム（参考）】
[ Back to top ]