回路板構造
【目的】局部的に高配線密度な回路板を製造することに用い、ステップを簡易化し、製造コストを減少させることができる回路板構造を提供する。
【解決手段】本発明が提示する回路板構造は、内層回路板及び子基板を含む。内層回路板は、第１回路層と、第２回路層と、第１回路層及び第２回路層の間に位置するコア層と、を有する。子基板は、コア層中に埋め込まれ、子基板の配線密度が内層回路板の配線密度より大きい。また、もう１つの回路板構造では、子基板の少なくとも一側が開口領域中に対応して露出される。
【解決手段】本発明が提示する回路板構造は、内層回路板及び子基板を含む。内層回路板は、第１回路層と、第２回路層と、第１回路層及び第２回路層の間に位置するコア層と、を有する。子基板は、コア層中に埋め込まれ、子基板の配線密度が内層回路板の配線密度より大きい。また、もう１つの回路板構造では、子基板の少なくとも一側が開口領域中に対応して露出される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路板に関し、特に、高/低配線密度を統合した回路板構造に関する。
【背景技術】
【０００２】
消費性電子製品の市場は、ニーズが大きく、消費者は、機能が強力であることを要求するだけでなく、更に、軽く、薄く、短く、小さいことを要求しているので、市場の電子製品の回路は、益々細密になり、電子部材を取り付けるプリント回路板も多層に発展し、二層、四層から六層、八層へ、更には、十層以上へと変化し、電子部材をプリント回路板上により密集して設置できるようにし、プリント回路板の面積を縮小し、電子製品の体積をより小さくしている。
【０００３】
しかしながら、プリント回路板の層数が益々多くなるに伴い、製造のステップも極めて複雑になり、製造時間も長くなっている。高配線密度の回路を製造する為、プリント回路板の層数は、しばしば四層を超過するが、四層のプリント回路板を製造する時、フィルム、銅箔を内層回路と１つにプレス接合するのに必要な時間だけで、約数時間を要し、更に後続の処理ステップを加えた場合、約５時間を要する。製造するプリント回路板が四層以上の多層板、例えば、六層、八層、十層のプリント回路板である場合、プレス接合に必要な時間がより長くなるので、製造コストが過度に高くなる。
【０００４】
相対して述べれば、低配線密度のプリント回路板は、層数が少ないことにより、製造のステップが比較的少なく、比較的短い時間内に完成できるので、生産量が高く、コストが低くなり、従って、業界は、比較的少ないステップで高配線密度のプリント回路板を製造することを希望している。注意すべきことは、局部的に高配線密度な回路板において、高配線密度の領域は、回路板全体の一部分を占めるだけであり、その残りの領域は、通常配置（低配線密度）の回路であるが、製造工程において新しいものを創造することの妨げになり、従来の製造方法は、依然として長い時間を必要とするので、製造コストが減少せず、経済効果に適合しない。
【先行技術文献】
【特許文献】
【０００５】
【非特許文献】
【０００６】
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、高/低配線密度の回路板から構成され、経済効果に適合した回路板構造を提供する。
【課題を解決するための手段】
【０００８】
本発明が提示する回路板構造は、内層回路板及び子基板を含む。内層回路板は、第１回路層と、第２回路層と、第１回路層及び第２回路層の間に位置するコア層と、を有する。子基板は、コア層中に埋め込まれ、子基板の配線密度が内層回路板の配線密度より大きい。
【０００９】
本発明の一実施例では、上記の回路板構造が２つの絶縁フィルム及び２つのパターン化回路層を更に含む。２つの絶縁フィルムは、少なくとも子基板の周囲をカバーする。２つのパターン化回路層は、内層回路板及び子基板の相対する両側に配置され、且つ２つの絶縁フィルムは、２つのパターン化回路層と、第１回路層及び第２回路層との間をそれぞれ隔離する。
【００１０】
本発明の一実施例では、上記の相対する両側の２つのパターン化回路層と、内層回路板と、子基板と、が相互に電気接続する。
【００１１】
本発明の一実施例では、上記の子基板が四層以上の回路層を有する。子基板の層数が内層回路板の層数より大きい。
【００１２】
本発明の一実施例では、上記の子基板の厚さが内層回路板の厚さより小さいか等しい。
【００１３】
本発明が提示するもう１つの回路板構造は、内層回路板と、子基板と、２つの絶縁フィルムと、２つのパターン化回路層と、を含む。内層回路板は、第１回路層と、第２回路層と、第１回路層及び第２回路層の間に位置するコア層と、を有する。子基板は、コア層中に埋め込まれ、子基板の配線密度が内層回路板の配線密度より大きい。２つの絶縁フィルムは、少なくとも子基板の周囲をカバーする。２つのパターン化回路層は、内層回路板及び子基板の相対する両側に配置され、且つ２つの絶縁フィルムは、２つのパターン化回路層と、第１回路層及び第２回路層との間をそれぞれ隔離し、そのうち、子基板の少なくとも一側が開口領域中に対応して露出される。
【００１４】
本発明の一実施例では、上記の開口領域は、所定開口領域をカバーする絶縁フィルムの一部分及びパターン化回路層の一部分を除去することにより形成される。
【発明の効果】
【００１５】
上記に基づき、本発明の回路板は、予め完成された高配線密度の子基板を通常配置（低配線密度）の内層回路板中に統合し、２つの絶縁フィルム及び２つのパターン化回路層と一体に結合し、ステップを簡易化し、製造コストを減少させる。従って、回路板は、ただ一度のプレス接合に要する時間のみ必要とし、長い時間を浪費する必要がなく、従来の多層回路板の製造コストを大幅に減少する。
【００１６】
本発明の上記及び他の目的、特徴、および利点をより分かり易くするため、図面と併せた幾つかの実施形態を以下に説明する。
【図面の簡単な説明】
【００１７】
【図１Ａ】本発明の一実施例の回路板の製造方法を示すフロー図である。
【図１Ｂ】本発明の一実施例の回路板の製造方法を示すフロー図である。
【図１Ｃ】本発明の一実施例の回路板の製造方法を示すフロー図である。
【図１Ｄ】本発明の一実施例の回路板の製造方法を示すフロー図である。
【図１Ｅ】本発明の一実施例の回路板の製造方法を示すフロー図である。
【図２Ａ】本発明の他の実施例の回路板の製造方法を示すフロー図である。
【図２Ｂ】本発明の他の実施例の回路板の製造方法を示すフロー図である。
【図２Ｃ】本発明の他の実施例の回路板の製造方法を示すフロー図である。
【図２Ｄ】本発明の他の実施例の回路板の製造方法を示すフロー図である。
【図２Ｅ】本発明の他の実施例の回路板の製造方法を示すフロー図である。
【図２Ｆ】本発明の他の実施例の回路板の製造方法を示すフロー図である。
【発明を実施するための形態】
【００１８】
図１Ａ〜図１Ｅは、それぞれ本発明の一実施例の回路板の製造方法を示すフロー図である。図１Ａにおいて、高配線密度を有する回路板１００は、親基板（circuit mother board）１０を切断したものである。親基板１０を複数の子基板（circuit daughter board）１００に分離した後、これら子基板１００は、何れも高配線密度の回路を有し、四層以上の回路層１０２を含み、例えば、六層、八層又は十層である。本実施例では、先ず、多層の回路層１０２及び絶縁層１０４を順にコア基板１０６上に積層し、更に、ブラインドビアＶ及び鍍金した通孔Ｐで回路層１０２の回路を電気接続し、複数の同一配置の子基板１００を親基板１０上に製造する。子基板１００の相対する両側に複数の接続パッドＢを有し、子基板１００上に密集して配列し、子基板１００を高水準処理する電子部材（図示せず）、例えば、ＣＰＵ又はビデオチップ等に電気接続できるようにする。
【００１９】
続いて、図１Ｂ及び図１Ｃのステップにおいて、高配線密度を完成した子基板１００を内層回路板２００の開口Ｃ中に配置する。内層回路板２００の開口Ｃが、例えば、レーザで所定の形状及び大きさに切断され、寸法が比較的小さい子基板１００を収容することに用いられる。本実施例中、内層回路板２００は、第１回路層２０２と、第２回路層２０４と、第１回路層２０２及び第２回路層２０４間に位置するコア層２０６と、を有するが、図１Ｂから分かるように、子基板１００の配線密度が内層回路板２００の配線密度より大きく、且つ子基板１００の層数（四層以上）も内層回路板２００の層数（二層以上）より高い。
子基板１００の厚さは、概ね、内層回路板２００の厚さより小さい又は等しいものであることができ、設計の必要に応じて決定される。子基板１００がコア層２０６に埋め込まれる時、絶縁フィルム２１２及び金属箔片２１４を回路板１００及び内層回路板２００の相対する両側にそれぞれ配置し、熱プレス接合ステップを行い、上下両側の２つの金属箔片２１４を２つの絶縁フィルム２１２により子基板１００及び内層回路板２００上に固着させ、一体に結合する。
【００２０】
続いて、図１Ｄ及び図１Ｅのステップにおいて、熱プレス接合ステップを完成後、通孔製造工程及び通孔鍍金工程を更に行うことができ、導電材料を通孔Ｐ１及び複数のブラインドビアＶ１中にそれぞれ形成する。通孔Ｐ１は、相対する両側の２つの金属箔片２１４と、２つの絶縁フィルム２１２と、内層回路板２００と、を貫通することができる。複数のブラインドビアＶ１は、内層回路板２００上の第１回路層２０２及び第２回路層２０４をそれぞれ露出させ、子基板１００の相対する両側に位置する接続パッドＢを露出させる。また、通孔鍍金工程は、例えば、導電材料を通孔Ｐ１中に電気鍍金し、相対する両側の２つの金属箔片２１４を内層回路板２００に電気接続し、導電材料をブラインドビアＶ１中に電気鍍金し、相対する両側の２つの金属箔片２１４を子基板１００及び内層回路板２００に電気接続する。
【００２１】
詳細に言えば、通孔Ｐ，Ｐ１を形成する方式は、以下の二種がある。（１）実体導電柱を形成する。（２）中空導電中を形成し、該中空導電柱の空室中に更に充填材料を充填することができ、そのうち、充填材料は、以下のように分けることができる。（ａ）導体材料、例えば、金属ペースト又は導電高分子等を含む。（ｂ）絶縁材料、例えば、樹脂材料、セラミック材料又はセラミック材料顆粒分布を有する樹脂材料等を含む。（ｃ）導熱材料、例えば、金属顆粒、金属化合物顆粒又はセラミック材料顆粒分布を有する樹脂材料等を含む。
【００２２】
前記導電柱体を形成する方式は、通常、化学気相成長法で通孔表面に無電解鍍金導体層を形成し、且つ/又は該導体層上に電気鍍金法を行い、電解鍍金導体層を形成するものを含む。
【００２３】
前記ブラインドビアＶ，Ｖ１を形成する方式は、通常、以下を含む：（１）化学気相成長法でブラインドビア表面に無電解鍍金導体層を形成し、且つ/又は該導体層上に電気鍍金法を行い、電解鍍金導体層を形成し、中空導電柱を有するブラインドビアを形成する。（２）化学気相成長法でブラインドビア表面に無電解鍍金導体層を形成し、引き続き沈積し、実体導電柱を有するブラインドビアを形成する。
【００２４】
子基板１００のブラインドビアＶ及び/又は内層回路板２００の通孔を形成し、本技術分野において、通常、中空導電柱を形成し、中空導電柱中に樹脂材料、金属顆粒又はセラミック顆粒分布を有する樹脂材料、又は金属ペースト、例えば、銅ペース又は銀ペースト等を充填する。もちろん、状況に応じて中空状を保留し、直接熱プレス接合を行い、フィルムを半固化した接着体を熱プレス過程で該ブラインドビア又は通孔中に充填するよう流動させることもできる。
【００２５】
その後、相対する両側の２つの金属箔片２１４をパターン化し、２つのパターン化回路層２１４ａを形成する。このように、本発明の回路板２２０は、概ね、製造を完成し、子基板１００と、内層回路板２００と、２つの絶縁フィルム２１２と、２つのパターン化回路層２１４ａと、を含む。子基板１００が内層回路板２００中に埋め込まれ、且つ子基板１００の配線密度が内層回路板２００の配線密度より大きく、回路板２２０の高配線密度の領域とされる。また、２つの絶縁フィルム２１２は、子基板１００の周囲をカバーし、２つのパターン化回路層２１４ａと、第１回路層２０２及び第２回路層２０４との間を隔離する。また、子基板１００及び内層回路板２００は、外層のパターン化回路層２１４ａにより電子部材（図示せず）と電気接続し、信号を伝達することができる。
【００２６】
図２Ａ〜図２Ｆは、それぞれ本発明の他の実施例の回路板の製造方法を示すフロー図である。図２Ａにおいて、高配線密度を有する回路板１００は、親基板１０を切断したものである。親基板１０を複数の子基板１００に分離した後、これら子基板１００は、何れも高配線密度の回路を有し、四層以上の回路層１０２を含み、例えば、六層、八層又は十層である。関連する説明は、上記実施例を参考とし、ここでは再度記載しない。
【００２７】
続いて、図２Ｂ及び図２Ｃのステップでは、高配線密度を完成する子基板１００を内層回路板２００の開口Ｃ中に配置する。子基板１００の配線密度が内層回路板２００の配線密度より大きく、且つ子基板１００の層数（四層以上）も内層回路板２００の層数（二層以上）より高い。上記実施例と異なるのは、熱プレス接合を行う前、型抜きフィルム２１０を子基板１００の一側上に予め形成し、同様に子基板１００の一側に位置する絶縁フィルム２１２を隔離することができることである。型抜きフィルム２１０は、後続の通孔製造工程、通孔鍍金工程及びパターン化回路製造工程を完成した後、子基板１００上から引き離し、除去することができ、図２Ｆに示すように、子基板１００を開口領域中に露出する。図２Ｄ及び図２Ｅの通孔製造工程、通孔鍍金工程及びパターン化回路製造工程については、上記実施例を参考とし、ここでは再度記載しない。
【００２８】
図２Ｅ及び図２Ｆにおいて、回路板構造２２０ａが所定開口領域Ａを有し、型抜き膜２１０がある位置に対応し、所定開口領域Ａ上に外層回路２１４ｂの一部分を保留することができるが、外層回路２１４ｂのこの部分を保留しないこともできる。本発明は、レーザにより所定開口領域Ａを切断し、所定開口領域をカバーする絶縁フィルム２１２の一部分及び金属箔片２１４の一部分を除去し、型抜きフィルム２１０を露出することができる。その後、型抜きフィルム２１０を除去し、子基板１００を開口領域Ｃ１中に露出する。
【００２９】
他の実施例では、図示していないが、想定から分かるように、回路板が、例えば、２つの所定開口領域を有し、それぞれ２つの型抜きフィルムがある位置に対応し、そのうち、２つの型抜きフィルムが子基板の相対する両側に位置する。同様に、上記の説明のように、相対する両側の絶縁フィルムの一部分及び金属箔片の一部分を除去し、２つの型抜きフィルムを露出することができる。その後、型抜きフィルムを除去し、子基板の相対する両側を２つの開口領域中に露出する。
【００３０】
このように、本発明の回路板構造２２０ａは、概ね、製造を完成する。図２Ｆに示すように、回路板構造２２０ａは、子基板１００と、内層回路板２００と、２つの絶縁フィルム２１２と、２つのパターン化回路層２１４ａと、を含む。子基板１００は、内層回路板２００中に埋め込まれ、且つ子基板１００の配線密度が内層回路板２００の配線密度より大きく、回路板２２０の高配線密度の領域とされる。また、２つの絶縁フィルム２１２が子基板１００の周囲をカバーし、２つのパターン化回路層２１４ａと、第１回路層２０２及び第２回路層２０４との間を隔離する。また、子基板１００の少なくとも一側が開口領域Ｃ１中に対応して露出される。開口領域Ｃ１は、１つ又は複数の電子部材（図示せず）を収容でき、導電ボール又は導電ブロック（図示せず）によって、子基板１００の接続パッドＢと電気接続し、信号を伝達することができる。
【００３１】
上記のように、本発明の回路板は、予め完成した高配線密度の子基板を通常配置（低配線密度）の内層回路板中に統合し、２つの絶縁フィルム及び２つのパターン化回路層と一体に結合し、ステップを簡易化し、製造コストを減少させる。従って、回路板は、一度のプレス接合に必要な時間のみを要し、長い時間を浪費する必要がなく、従来の多層回路板の製造コストを大幅に減少し、経済効果に適合し、産業上に利用させることができる発明である。
【００３２】
以上のごとく、この発明を実施形態により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。
【符号の説明】
【００３３】
１０ 親基板
１００ 子基板
１０２ 回路層
１０４ 絶縁層
１０６ コア層
２００ 内層回路板
２０２ 第１回路層
２０４ 第２回路層
２０６ コア層
２１０ 型抜きフィルム
２１２ 絶縁フィルム
２１４ 金属箔片
２１４ａ パターン化回路層
２１４ｂ 外層回路
２２０ 回路板
２２０ａ 回路板構造
Ａ 所定開口領域
Ｂ 接続パッド
Ｃ 開口
Ｃ１ 開口領域
Ｐ 通孔
Ｐ１ 通孔
Ｖ ブランドビア
Ｖ１ ブラインドビア
【技術分野】
【０００１】
本発明は、回路板に関し、特に、高/低配線密度を統合した回路板構造に関する。
【背景技術】
【０００２】
消費性電子製品の市場は、ニーズが大きく、消費者は、機能が強力であることを要求するだけでなく、更に、軽く、薄く、短く、小さいことを要求しているので、市場の電子製品の回路は、益々細密になり、電子部材を取り付けるプリント回路板も多層に発展し、二層、四層から六層、八層へ、更には、十層以上へと変化し、電子部材をプリント回路板上により密集して設置できるようにし、プリント回路板の面積を縮小し、電子製品の体積をより小さくしている。
【０００３】
しかしながら、プリント回路板の層数が益々多くなるに伴い、製造のステップも極めて複雑になり、製造時間も長くなっている。高配線密度の回路を製造する為、プリント回路板の層数は、しばしば四層を超過するが、四層のプリント回路板を製造する時、フィルム、銅箔を内層回路と１つにプレス接合するのに必要な時間だけで、約数時間を要し、更に後続の処理ステップを加えた場合、約５時間を要する。製造するプリント回路板が四層以上の多層板、例えば、六層、八層、十層のプリント回路板である場合、プレス接合に必要な時間がより長くなるので、製造コストが過度に高くなる。
【０００４】
相対して述べれば、低配線密度のプリント回路板は、層数が少ないことにより、製造のステップが比較的少なく、比較的短い時間内に完成できるので、生産量が高く、コストが低くなり、従って、業界は、比較的少ないステップで高配線密度のプリント回路板を製造することを希望している。注意すべきことは、局部的に高配線密度な回路板において、高配線密度の領域は、回路板全体の一部分を占めるだけであり、その残りの領域は、通常配置（低配線密度）の回路であるが、製造工程において新しいものを創造することの妨げになり、従来の製造方法は、依然として長い時間を必要とするので、製造コストが減少せず、経済効果に適合しない。
【先行技術文献】
【特許文献】
【０００５】
【非特許文献】
【０００６】
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、高/低配線密度の回路板から構成され、経済効果に適合した回路板構造を提供する。
【課題を解決するための手段】
【０００８】
本発明が提示する回路板構造は、内層回路板及び子基板を含む。内層回路板は、第１回路層と、第２回路層と、第１回路層及び第２回路層の間に位置するコア層と、を有する。子基板は、コア層中に埋め込まれ、子基板の配線密度が内層回路板の配線密度より大きい。
【０００９】
本発明の一実施例では、上記の回路板構造が２つの絶縁フィルム及び２つのパターン化回路層を更に含む。２つの絶縁フィルムは、少なくとも子基板の周囲をカバーする。２つのパターン化回路層は、内層回路板及び子基板の相対する両側に配置され、且つ２つの絶縁フィルムは、２つのパターン化回路層と、第１回路層及び第２回路層との間をそれぞれ隔離する。
【００１０】
本発明の一実施例では、上記の相対する両側の２つのパターン化回路層と、内層回路板と、子基板と、が相互に電気接続する。
【００１１】
本発明の一実施例では、上記の子基板が四層以上の回路層を有する。子基板の層数が内層回路板の層数より大きい。
【００１２】
本発明の一実施例では、上記の子基板の厚さが内層回路板の厚さより小さいか等しい。
【００１３】
本発明が提示するもう１つの回路板構造は、内層回路板と、子基板と、２つの絶縁フィルムと、２つのパターン化回路層と、を含む。内層回路板は、第１回路層と、第２回路層と、第１回路層及び第２回路層の間に位置するコア層と、を有する。子基板は、コア層中に埋め込まれ、子基板の配線密度が内層回路板の配線密度より大きい。２つの絶縁フィルムは、少なくとも子基板の周囲をカバーする。２つのパターン化回路層は、内層回路板及び子基板の相対する両側に配置され、且つ２つの絶縁フィルムは、２つのパターン化回路層と、第１回路層及び第２回路層との間をそれぞれ隔離し、そのうち、子基板の少なくとも一側が開口領域中に対応して露出される。
【００１４】
本発明の一実施例では、上記の開口領域は、所定開口領域をカバーする絶縁フィルムの一部分及びパターン化回路層の一部分を除去することにより形成される。
【発明の効果】
【００１５】
上記に基づき、本発明の回路板は、予め完成された高配線密度の子基板を通常配置（低配線密度）の内層回路板中に統合し、２つの絶縁フィルム及び２つのパターン化回路層と一体に結合し、ステップを簡易化し、製造コストを減少させる。従って、回路板は、ただ一度のプレス接合に要する時間のみ必要とし、長い時間を浪費する必要がなく、従来の多層回路板の製造コストを大幅に減少する。
【００１６】
本発明の上記及び他の目的、特徴、および利点をより分かり易くするため、図面と併せた幾つかの実施形態を以下に説明する。
【図面の簡単な説明】
【００１７】
【図１Ａ】本発明の一実施例の回路板の製造方法を示すフロー図である。
【図１Ｂ】本発明の一実施例の回路板の製造方法を示すフロー図である。
【図１Ｃ】本発明の一実施例の回路板の製造方法を示すフロー図である。
【図１Ｄ】本発明の一実施例の回路板の製造方法を示すフロー図である。
【図１Ｅ】本発明の一実施例の回路板の製造方法を示すフロー図である。
【図２Ａ】本発明の他の実施例の回路板の製造方法を示すフロー図である。
【図２Ｂ】本発明の他の実施例の回路板の製造方法を示すフロー図である。
【図２Ｃ】本発明の他の実施例の回路板の製造方法を示すフロー図である。
【図２Ｄ】本発明の他の実施例の回路板の製造方法を示すフロー図である。
【図２Ｅ】本発明の他の実施例の回路板の製造方法を示すフロー図である。
【図２Ｆ】本発明の他の実施例の回路板の製造方法を示すフロー図である。
【発明を実施するための形態】
【００１８】
図１Ａ〜図１Ｅは、それぞれ本発明の一実施例の回路板の製造方法を示すフロー図である。図１Ａにおいて、高配線密度を有する回路板１００は、親基板（circuit mother board）１０を切断したものである。親基板１０を複数の子基板（circuit daughter board）１００に分離した後、これら子基板１００は、何れも高配線密度の回路を有し、四層以上の回路層１０２を含み、例えば、六層、八層又は十層である。本実施例では、先ず、多層の回路層１０２及び絶縁層１０４を順にコア基板１０６上に積層し、更に、ブラインドビアＶ及び鍍金した通孔Ｐで回路層１０２の回路を電気接続し、複数の同一配置の子基板１００を親基板１０上に製造する。子基板１００の相対する両側に複数の接続パッドＢを有し、子基板１００上に密集して配列し、子基板１００を高水準処理する電子部材（図示せず）、例えば、ＣＰＵ又はビデオチップ等に電気接続できるようにする。
【００１９】
続いて、図１Ｂ及び図１Ｃのステップにおいて、高配線密度を完成した子基板１００を内層回路板２００の開口Ｃ中に配置する。内層回路板２００の開口Ｃが、例えば、レーザで所定の形状及び大きさに切断され、寸法が比較的小さい子基板１００を収容することに用いられる。本実施例中、内層回路板２００は、第１回路層２０２と、第２回路層２０４と、第１回路層２０２及び第２回路層２０４間に位置するコア層２０６と、を有するが、図１Ｂから分かるように、子基板１００の配線密度が内層回路板２００の配線密度より大きく、且つ子基板１００の層数（四層以上）も内層回路板２００の層数（二層以上）より高い。
子基板１００の厚さは、概ね、内層回路板２００の厚さより小さい又は等しいものであることができ、設計の必要に応じて決定される。子基板１００がコア層２０６に埋め込まれる時、絶縁フィルム２１２及び金属箔片２１４を回路板１００及び内層回路板２００の相対する両側にそれぞれ配置し、熱プレス接合ステップを行い、上下両側の２つの金属箔片２１４を２つの絶縁フィルム２１２により子基板１００及び内層回路板２００上に固着させ、一体に結合する。
【００２０】
続いて、図１Ｄ及び図１Ｅのステップにおいて、熱プレス接合ステップを完成後、通孔製造工程及び通孔鍍金工程を更に行うことができ、導電材料を通孔Ｐ１及び複数のブラインドビアＶ１中にそれぞれ形成する。通孔Ｐ１は、相対する両側の２つの金属箔片２１４と、２つの絶縁フィルム２１２と、内層回路板２００と、を貫通することができる。複数のブラインドビアＶ１は、内層回路板２００上の第１回路層２０２及び第２回路層２０４をそれぞれ露出させ、子基板１００の相対する両側に位置する接続パッドＢを露出させる。また、通孔鍍金工程は、例えば、導電材料を通孔Ｐ１中に電気鍍金し、相対する両側の２つの金属箔片２１４を内層回路板２００に電気接続し、導電材料をブラインドビアＶ１中に電気鍍金し、相対する両側の２つの金属箔片２１４を子基板１００及び内層回路板２００に電気接続する。
【００２１】
詳細に言えば、通孔Ｐ，Ｐ１を形成する方式は、以下の二種がある。（１）実体導電柱を形成する。（２）中空導電中を形成し、該中空導電柱の空室中に更に充填材料を充填することができ、そのうち、充填材料は、以下のように分けることができる。（ａ）導体材料、例えば、金属ペースト又は導電高分子等を含む。（ｂ）絶縁材料、例えば、樹脂材料、セラミック材料又はセラミック材料顆粒分布を有する樹脂材料等を含む。（ｃ）導熱材料、例えば、金属顆粒、金属化合物顆粒又はセラミック材料顆粒分布を有する樹脂材料等を含む。
【００２２】
前記導電柱体を形成する方式は、通常、化学気相成長法で通孔表面に無電解鍍金導体層を形成し、且つ/又は該導体層上に電気鍍金法を行い、電解鍍金導体層を形成するものを含む。
【００２３】
前記ブラインドビアＶ，Ｖ１を形成する方式は、通常、以下を含む：（１）化学気相成長法でブラインドビア表面に無電解鍍金導体層を形成し、且つ/又は該導体層上に電気鍍金法を行い、電解鍍金導体層を形成し、中空導電柱を有するブラインドビアを形成する。（２）化学気相成長法でブラインドビア表面に無電解鍍金導体層を形成し、引き続き沈積し、実体導電柱を有するブラインドビアを形成する。
【００２４】
子基板１００のブラインドビアＶ及び/又は内層回路板２００の通孔を形成し、本技術分野において、通常、中空導電柱を形成し、中空導電柱中に樹脂材料、金属顆粒又はセラミック顆粒分布を有する樹脂材料、又は金属ペースト、例えば、銅ペース又は銀ペースト等を充填する。もちろん、状況に応じて中空状を保留し、直接熱プレス接合を行い、フィルムを半固化した接着体を熱プレス過程で該ブラインドビア又は通孔中に充填するよう流動させることもできる。
【００２５】
その後、相対する両側の２つの金属箔片２１４をパターン化し、２つのパターン化回路層２１４ａを形成する。このように、本発明の回路板２２０は、概ね、製造を完成し、子基板１００と、内層回路板２００と、２つの絶縁フィルム２１２と、２つのパターン化回路層２１４ａと、を含む。子基板１００が内層回路板２００中に埋め込まれ、且つ子基板１００の配線密度が内層回路板２００の配線密度より大きく、回路板２２０の高配線密度の領域とされる。また、２つの絶縁フィルム２１２は、子基板１００の周囲をカバーし、２つのパターン化回路層２１４ａと、第１回路層２０２及び第２回路層２０４との間を隔離する。また、子基板１００及び内層回路板２００は、外層のパターン化回路層２１４ａにより電子部材（図示せず）と電気接続し、信号を伝達することができる。
【００２６】
図２Ａ〜図２Ｆは、それぞれ本発明の他の実施例の回路板の製造方法を示すフロー図である。図２Ａにおいて、高配線密度を有する回路板１００は、親基板１０を切断したものである。親基板１０を複数の子基板１００に分離した後、これら子基板１００は、何れも高配線密度の回路を有し、四層以上の回路層１０２を含み、例えば、六層、八層又は十層である。関連する説明は、上記実施例を参考とし、ここでは再度記載しない。
【００２７】
続いて、図２Ｂ及び図２Ｃのステップでは、高配線密度を完成する子基板１００を内層回路板２００の開口Ｃ中に配置する。子基板１００の配線密度が内層回路板２００の配線密度より大きく、且つ子基板１００の層数（四層以上）も内層回路板２００の層数（二層以上）より高い。上記実施例と異なるのは、熱プレス接合を行う前、型抜きフィルム２１０を子基板１００の一側上に予め形成し、同様に子基板１００の一側に位置する絶縁フィルム２１２を隔離することができることである。型抜きフィルム２１０は、後続の通孔製造工程、通孔鍍金工程及びパターン化回路製造工程を完成した後、子基板１００上から引き離し、除去することができ、図２Ｆに示すように、子基板１００を開口領域中に露出する。図２Ｄ及び図２Ｅの通孔製造工程、通孔鍍金工程及びパターン化回路製造工程については、上記実施例を参考とし、ここでは再度記載しない。
【００２８】
図２Ｅ及び図２Ｆにおいて、回路板構造２２０ａが所定開口領域Ａを有し、型抜き膜２１０がある位置に対応し、所定開口領域Ａ上に外層回路２１４ｂの一部分を保留することができるが、外層回路２１４ｂのこの部分を保留しないこともできる。本発明は、レーザにより所定開口領域Ａを切断し、所定開口領域をカバーする絶縁フィルム２１２の一部分及び金属箔片２１４の一部分を除去し、型抜きフィルム２１０を露出することができる。その後、型抜きフィルム２１０を除去し、子基板１００を開口領域Ｃ１中に露出する。
【００２９】
他の実施例では、図示していないが、想定から分かるように、回路板が、例えば、２つの所定開口領域を有し、それぞれ２つの型抜きフィルムがある位置に対応し、そのうち、２つの型抜きフィルムが子基板の相対する両側に位置する。同様に、上記の説明のように、相対する両側の絶縁フィルムの一部分及び金属箔片の一部分を除去し、２つの型抜きフィルムを露出することができる。その後、型抜きフィルムを除去し、子基板の相対する両側を２つの開口領域中に露出する。
【００３０】
このように、本発明の回路板構造２２０ａは、概ね、製造を完成する。図２Ｆに示すように、回路板構造２２０ａは、子基板１００と、内層回路板２００と、２つの絶縁フィルム２１２と、２つのパターン化回路層２１４ａと、を含む。子基板１００は、内層回路板２００中に埋め込まれ、且つ子基板１００の配線密度が内層回路板２００の配線密度より大きく、回路板２２０の高配線密度の領域とされる。また、２つの絶縁フィルム２１２が子基板１００の周囲をカバーし、２つのパターン化回路層２１４ａと、第１回路層２０２及び第２回路層２０４との間を隔離する。また、子基板１００の少なくとも一側が開口領域Ｃ１中に対応して露出される。開口領域Ｃ１は、１つ又は複数の電子部材（図示せず）を収容でき、導電ボール又は導電ブロック（図示せず）によって、子基板１００の接続パッドＢと電気接続し、信号を伝達することができる。
【００３１】
上記のように、本発明の回路板は、予め完成した高配線密度の子基板を通常配置（低配線密度）の内層回路板中に統合し、２つの絶縁フィルム及び２つのパターン化回路層と一体に結合し、ステップを簡易化し、製造コストを減少させる。従って、回路板は、一度のプレス接合に必要な時間のみを要し、長い時間を浪費する必要がなく、従来の多層回路板の製造コストを大幅に減少し、経済効果に適合し、産業上に利用させることができる発明である。
【００３２】
以上のごとく、この発明を実施形態により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。
【符号の説明】
【００３３】
１０ 親基板
１００ 子基板
１０２ 回路層
１０４ 絶縁層
１０６ コア層
２００ 内層回路板
２０２ 第１回路層
２０４ 第２回路層
２０６ コア層
２１０ 型抜きフィルム
２１２ 絶縁フィルム
２１４ 金属箔片
２１４ａ パターン化回路層
２１４ｂ 外層回路
２２０ 回路板
２２０ａ 回路板構造
Ａ 所定開口領域
Ｂ 接続パッド
Ｃ 開口
Ｃ１ 開口領域
Ｐ 通孔
Ｐ１ 通孔
Ｖ ブランドビア
Ｖ１ ブラインドビア
【特許請求の範囲】
【請求項１】
第１回路層と、第２回路層と、前記第１回路層及び前記第２回路層の間に位置するコア層と、を有する内層回路板と、
配線密度が内層回路板の配線密度より大きく、前記コア層中に埋め込まれる子基板と、
を含む回路板構造。
【請求項２】
少なくとも前記子基板の周囲をカバーする２つの絶縁フィルムと、
前記内層回路板及び前記子基板の相対する両側に配置される２つのパターン化回路層と、
を含み、前記２つの絶縁フィルムが、前記２つのパターン化回路層と、前記第１回路層及び前記第２回路層との間をそれぞれ隔離する請求項１記載の回路板構造。
【請求項３】
相対する両側の前記２つのパターン化回路層と、前記内層回路板と、前記子基板と、が相互に電気接続する請求項２記載の回路板構造。
【請求項４】
前記子基板が四層以上の回路層を有し、且つ前記子基板の層数が前記内層回路板の層数より大きい請求項１記載の回路板構造。
【請求項５】
前記子基板の厚さが前記内層回路板の厚さより小さいか等しい請求項１又は４に記載の回路板構造。
【請求項６】
前記子基板が親基板を切断して得られる請求項１記載の回路板構造。
【請求項７】
第１回路層と、第２回路層と、前記第１回路層及び前記第２回路層の間に位置するコア層と、を有する内層回路板と、
配線密度が内層回路板の配線密度より大きく、前記コア層中に埋め込まれる子基板と、
少なくとも前記子基板の周囲をカバーする２つの絶縁フィルムと、
前記内層回路板及び前記子基板の相対する両側に配置される２つのパターン化回路層と、
を含み、前記２つの絶縁フィルムが、前記２つのパターン化回路層と、前記第１回路層及び前記第２回路層との間をそれぞれ隔離し、そのうち、前記子基板の少なくとも一側が開口領域中に対応して露出されるを含む回路板構造。
【請求項８】
前記開口領域は、所定開口領域をカバーする前記絶縁フィルムの一部分及び前記パターン化回路層の一部分を除去することにより形成される請求項６記載の回路板構造。
【請求項９】
前記子基板が親基板を切断して得られる請求項7記載の回路板構造。
【請求項１】
第１回路層と、第２回路層と、前記第１回路層及び前記第２回路層の間に位置するコア層と、を有する内層回路板と、
配線密度が内層回路板の配線密度より大きく、前記コア層中に埋め込まれる子基板と、
を含む回路板構造。
【請求項２】
少なくとも前記子基板の周囲をカバーする２つの絶縁フィルムと、
前記内層回路板及び前記子基板の相対する両側に配置される２つのパターン化回路層と、
を含み、前記２つの絶縁フィルムが、前記２つのパターン化回路層と、前記第１回路層及び前記第２回路層との間をそれぞれ隔離する請求項１記載の回路板構造。
【請求項３】
相対する両側の前記２つのパターン化回路層と、前記内層回路板と、前記子基板と、が相互に電気接続する請求項２記載の回路板構造。
【請求項４】
前記子基板が四層以上の回路層を有し、且つ前記子基板の層数が前記内層回路板の層数より大きい請求項１記載の回路板構造。
【請求項５】
前記子基板の厚さが前記内層回路板の厚さより小さいか等しい請求項１又は４に記載の回路板構造。
【請求項６】
前記子基板が親基板を切断して得られる請求項１記載の回路板構造。
【請求項７】
第１回路層と、第２回路層と、前記第１回路層及び前記第２回路層の間に位置するコア層と、を有する内層回路板と、
配線密度が内層回路板の配線密度より大きく、前記コア層中に埋め込まれる子基板と、
少なくとも前記子基板の周囲をカバーする２つの絶縁フィルムと、
前記内層回路板及び前記子基板の相対する両側に配置される２つのパターン化回路層と、
を含み、前記２つの絶縁フィルムが、前記２つのパターン化回路層と、前記第１回路層及び前記第２回路層との間をそれぞれ隔離し、そのうち、前記子基板の少なくとも一側が開口領域中に対応して露出されるを含む回路板構造。
【請求項８】
前記開口領域は、所定開口領域をカバーする前記絶縁フィルムの一部分及び前記パターン化回路層の一部分を除去することにより形成される請求項６記載の回路板構造。
【請求項９】
前記子基板が親基板を切断して得られる請求項7記載の回路板構造。
【図１Ａ】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図１Ｅ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図２Ｅ】
【図２Ｆ】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図１Ｅ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図２Ｅ】
【図２Ｆ】
【公開番号】特開２０１１−６６３７３（Ｐ２０１１−６６３７３Ａ）
【公開日】平成２３年３月３１日（２０１１．３．３１）
【国際特許分類】
【出願番号】特願２００９−２４７４８４（Ｐ２００９−２４７４８４）
【出願日】平成２１年１０月２８日（２００９．１０．２８）
【出願人】（５０４３６６１０９）欣興電子股▲ふん▼有限公司 (21)
【Ｆターム（参考）】
【公開日】平成２３年３月３１日（２０１１．３．３１）
【国際特許分類】
【出願日】平成２１年１０月２８日（２００９．１０．２８）
【出願人】（５０４３６６１０９）欣興電子股▲ふん▼有限公司 (21)
【Ｆターム（参考）】
[ Back to top ]