圧電薄膜共振器の構造
圧電薄膜共振器は、主表面を有する基板上で形成される。圧電薄膜共振器は細長いスタックを有する。細長いスタックは圧電材料の層を有し、圧電材料の層は、圧電材料の層の第１表面に堆積した第１導電層と、圧電材料の層の第２表面に堆積した第２導電層との間に位置する。細長いスタックは、基板の主表面に関して略垂直に位置する。第１および第２導電層は、圧電材料の層に略同時に単一の加工ステップによって配置される。基板の主表面は水平面内に存在する。また、圧電薄膜共振器のスタックは略垂直の表面である。形成された共振器構造は、共振器またはフィルタのいずれかとして使用されて良い。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、２００１年１２月１７日に出願された米国特許出願第１０／０２３５９１号の一部継続出願である。
【０００２】
本発明は、圧電薄膜共振器（「ＦＢＡＲ」）構造の形成に関する。より詳細には、本発明は、圧電薄膜共振器用の複数の構造を基板上に形成する方法に関し、また該圧電薄膜共振器の構造に関する。
【背景技術】
【０００３】
いくつかの実例において、無線周波数フロントエンド・フィルタを提供することが望まれる。セラミックフィルタおよびＳＡＷフィルタが、フロントエンド無線周波フィルタとして使用されて来た。セラミックフィルタとＳＡＷフィルタは現在広く普及しているが、セラミックフィルタとＳＡＷフィルタは様々な問題を有する。ＳＡＷフィルタは、２．４ギガヘルツ（ＧＨｚ）以上の周波数において過度の挿入損を持ち始めるという点で問題がある。セラミックフィルタはサイズが大き過ぎて、周波数が上がるにつれて製作するのが困難になる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ＦＢＡＲは、限定されたケースにおいて、セラミックフィルタおよびＳＡＷフィルタの代替として使用されてきた。ＦＢＡＲは、セラミックフィルタおよびＳＡＷフィルタよりも高い性能を有する。基本的なＦＢＡＲデバイス１００が、図１において概略的に示される。ＦＢＡＲデバイス１００は、基板１０９の水平面上に形成される。第１金属層１２０が基板１０９に配置され、続いて、圧電層（ＡｌＮ）１３０が金属層１２０の上に配置される。第２金属層１２２が圧電層１３０上に配置される。第１金属層１２０は第１電極１２０として動作し、第２金属層１２２は第２電極１２２として機能する。第１電極１２０、圧電層１３０および第２電極１２２が、スタック１４０を形成する。スタック１４０の背後または下部の基板１０９の一部分が、背面バルク・シリコン・エッチングを用いて取り除かれる。背面バルク・シリコン・エッチングは、ディープ・トレンチ・リアクティブ・イオン・エッチング、またはＫＯＨ、ＴＭＡＨおよびＥＤＰのような結晶学的な配向依存のエッチング作用を使用して行なわれる。背面バルク・シリコン・エッチングによって、基板１０９中に開口部１５０が生成される。基板中の開口部１５０上に位置し、第１電極１２０と第２電極１２２の間に挟まれた水平に位置した圧電層１３０の構造が形成される。ＦＢＡＲは、水平基板の開口部の上に懸架された薄膜デバイスである。
【０００５】
図２は、圧電薄膜共振器１００を備える電気回路２００の概略を示す。電気回路２００は、無線周波数「ＲＦ」電圧源２１０を備える。高周波電圧源２１０は導線２２０によって第１電極１２０に接続され、第２導電体２２２によって第２電極１２２に接続される。共振周波数の高周波電圧が印加される場合、全スタック１４０はＺ方向「Ｄ３３」モードで自由に共振する事が出来る。共振周波数は、図２中における文字「ｄ」即ち寸法「ｄ」によって指示される薄膜の厚さ即ち圧電層１３０の厚さによって決定される。共振周波数は次の式によって決定される。
【０００６】
【数１】
【０００７】
ここで、ｆ０＝共振周波数、Ｖ＝Ｚ方向における圧電層の音速（電圧では無い）、ｄ＝圧電層の厚さである。図１および図２に示された構造は、共振器またはフィルタのいずれかとして使用する事が可能である事に注目されたい。しかしながら、このような構造は多くの問題を有する。例えば、層の厚さが薄くなるにつれて、装置の共振周波数は増加する。高周波アプリケーションにおいて使用されるフィルタは、薄い膜が必要となる。薄い膜の装置は非常に脆弱である。
【０００８】
後部バルク・シリコン・エッチングによって、大きな開口部を備えたウェーハが生産される。大きな開口部を備えたウェーハは、開口部を有さないウェーハよりも遥かに脆弱である。大きな開口部を備えたウェーハを壊さないように取り扱う事は非常に困難である。
【０００９】
さらに、生産された膜装置は、ウェーハの両側で保護されなければならない。その結果、該ＦＢＡＲ膜装置に関する包装コストは、ウェーハの片側のみを保護しなければならないデバイスの包装コストよりも高価である。
【００１０】
また、シリコンの裏側のバルク・エッチングは非常に時間を要する工程であり、歩留まりの面で著しい問題を有する、と言う更なる欠点が存在する。さらに、シリコンの裏側のバルク・エッチングを行うために必要とされる設備およびプロセスは、標準的な集積回路の処理において使用される設備およびプロセスと異なるものであり、これによって製造原価が増加し、標準的な集積回路の生産との互換性が少ない。
【００１１】
従って、ＦＢＡＲデバイス、および、標準的な集積回路処理技術と互換性の高い１つ以上のＦＢＡＲデバイスを製造する方法の一般的必要性が存在する。更に、耐久性の高いＦＢＡＲデバイスの一般的必要性が存在する。更に、現在のＦＢＡＲデバイスよりも必要面積の少ない、高周波数アプリケーション用に形成されたＦＢＡＲデバイスの必要性が存在する。更に、両側を保護する必要が無く包装コストを抑えたＦＢＡＲデバイスの一般的必要性が存在する。更に、製造中の取り扱いが容易になるように、製造中のウェーハの強度を強く保つプロセスの必要性が存在する。
【発明を実施するための最良の形態】
【００１２】
本発明は、添付の特許請求の範囲によって具体的に示される。しかしながら、本発明についてのより完全な理解は、図面に関連して詳細な説明が考慮された時に導出され得る。図面の全体にわたって、同様の参照番号は同様の品目を参照する。
【００１３】
本願明細書において開示される説明は、本発明の様々な実施形態を例示するものであり、この種の説明は如何なる方法においても本発明を制限するものとして解釈されることを目的としない。
【００１４】
本発明の圧電薄膜共振器、即ち「ＦＢＡＲ」を製造するために使用される様々な工程段階が、図３〜図１７に示される。図３は、本発明が為される基板またはウェーハ３００示す。通常、提供される基板はミラー指数＜１１０＞を有する基板である。本基板は、水平表面３１０、水平表面３１２、垂直表面３２０および垂直表面３２２を含んでいる。水平および垂直という表示は、水平の表面は略水平かつ相互に略平行であり得、垂直の表面３２０、３２２が水平の表面３１０、３１２に対して略垂直である、と言う事を示す。垂直の表面３２０、３２２が、基板３００の水平表面３１０、３１２と略垂直であるという事がさらに言えよう。図３に示される投影は、基板またはウェーハの３００の側面断面図であると言うことに注目されたい。
【００１５】
図４は、基板またはウェーハの３００の水平表面３１０に堆積したフォトリソグラフィー材料の層を示す。フォトレジスト４００の層が、ウェーハ３００上に配置される。その後、ＵＶ光源と基板３００の間にマスクが配置される。マスクは開口部を備え、選択的に基板を露光するために、具体的には、フォトレジスト層をＵＶ光で露光するために使用される。その後、露光された部分は、フォトレジストの現像によって除去する事が出来る。ポジ型フォトレジスト・プロセスが本願明細書において記載されるが、ネガ型フォトレジスト・プロセスを使用しても良いという事に注目されたい。
【００１６】
図５は、フォトリソグラフィー材料４００の一部分が除去された後の基板３００を示す。換言すれば、フォトレジストが現像されて一部分が除去された後、フォトレジスト層の一部分は基板３００の水平表面３１０に接して堆積する。フォトレジスト４００の層を現像した後に残る、フォトレジストの一部分は、部分５００、５０２、５０４、５０６および５０８を含んでいる。
【００１７】
図６は、次の製作段階における本発明の実施形態における基板３００の断面図である。図５に示されたように、基板３００はエッチング・プロセスへと進み、フォトレジストの部分５００、５０２、５０４、５０６、５０８の間において基板３００の一部分が除去される。エッチング・プロセスは、図６に示される一連の矢印６００によって示される。エッチング・プロセスは、リアクティブイオンエッチング、イオンミリング、ドライまたはプラズマエッチ、ウェット化学液体／蒸気エッチ、あるいは基板の一部分を除去するのに好適な他のプロセスであって良い。基板の一部分の除去によって、一連のトレンチ６１０、６１２、６１４および６１６が形成される。トレンチの各々は第１サイドウォール６２０および第２サイドウォール６２２を含んでいる。トレンチ６１０、６１２、６１４、６１６のそれぞれのサイドウォール６２０、６２２は、基板３２０の水平表面３１０、３１２に対して略垂直である。基板は、珪素または炭化珪素、即ち「ＳｉまたはＳｉＣ」から形成され、水平表面３１０のミラー指数は＜１１０＞である。トレンチは＜１１１＞のミラー指数を有する方向と垂直に配向される。その結果、トレンチ６１０、６１２、６１４、６１６のそれぞれの２つのサイドウォール６２０、６２２の表面のミラー指数は＜１１１＞である。
【００１８】
次のステップは、図７で示されるように、リソグラフィー材料５００、５０２、５０４、５０６、５０８を除去するステップである。このステップにおいて、基板３００およびトレンチ６１０、６１２、６１４および６１６が残る。繰り返すが、トレンチ６１０、６１２、６１４、６１６の各々のサイドウォールのミラー指数は＜１１０＞である。
【００１９】
次に、図８を参照して、次のステップは、基板の水平表面３１０上に、およびトレンチ６１０、６１２、６１４、６１６のそれぞれの底面およびサイドウォール６２０、６２２上に圧電層８００を延伸させる事を含む。具体的に、本実施形態において成長する圧電材料は硝酸アルミニウム（ＡｌＮ）である。トレンチ６１０、６１２、６１４、６１６のそれぞれの２つのサイドウォール６２０、６２２は、＜１１１＞に対して垂直に配向する。単結晶のＡｌＮフィルムがサイドウォール上で成長する。サイドウォール６２０、６２２上の単結晶フィルムのそれぞれは、サイドウォール表面６２０、６２２に対して垂直のｃ軸を有する。ｃ軸は参照番号８１０によって示される。トレンチ６１０、６１２、６１４、６１６のそれぞれのサイドウォール６２０、６２２上で成長する単結晶圧電材料８００の一部分は、トレンチのそれぞれのサイドウォール６２２上で成長する単層の結晶については参照番号８２２で示され、トレンチ６１０、６１２、６１４、６１６のそれぞれのサイドウォール６２０上で成長する単層の結晶については参照番号８２０で示される。各トレンチのそれぞれの側面あるいは底面上に成長する圧電フィルムは、単結晶構造である必要は無いという事に注意されたい。
【００２０】
次のステップは、図９に示されるように、基板表面３１０上の圧電層の一部分を除去するステップである。一実施形態において、基板３００の表面３１０における圧電材料（ＡｌＮ）を除去するために、化学的機械的研磨（ＣＭＰ）が使用される。さらに、トレンチ６１０、６１２、６１４、６１６のサイドウォール６２０、６２２上に存在しない圧電材料（ＡｌＮ）を除去するために、異方性エッチングを使用することが可能であることに注目されたい。
【００２１】
各トレンチ６１０、６１２、６１４、６１６の間において、トレンチ間に位置する基板材料９１０、９１２、９１４の部分が存在すると言う事に注意されたい。
【００２２】
図１０によって示される本プロセスの次のステップは、トレンチ間の基板材料を除去するステップである。換言すれば、一連の自立した単結晶の圧電構造を生成するために、図９に示されたトレンチ間の基板材料９１０、９１２、９１４が除去される。図１０に示されるトレンチ６１０、６１２、６１４、６１６の間の、部分９１０、９１２、９１４を除去することによって、トレンチのサイドウォールは、自立した単結晶の圧電構造１０００、１００２、１００４、１００６、１００８および１０１０を残して、ほぼ除去される。
【００２３】
図１１は、図１０に示される基板３００の平面図である。基板の部分９１０、９１２、９１４を除去する事によって、基板３００内の凹領域１０２０が生成される。凹領域１０２０は、基板３００の周囲の表面３１０によって画定される。図示されるように、自立した単結晶構造は、凹領域の長手方向に延長する細長の構造である。単結晶圧電構造１０００、１００２、１００４、１００６、１００８および１０１０は、基板の表面３１０および凹部１０２０を画定する表面に関して略垂直である。基板の部分９１０、９１２、９１４はリソグラフィーおよびエッチングを使用して除去される。フォトリソグラフィー材料は、トレンチ６１０、６１２、６１４、６１６の間で位置する領域９１０、９１２、９１４を除いた基板のほとんどを保護する。
【００２４】
次のステップは、図１２に示されるように、表面３１０を含む基板の全表面、凹部１０２０の表面、および自立した圧電素子１０００、１００２、１００４、１００６、１００８、１０１０のそれぞれにわたって誘電材料（ＳｉＯ２）を堆積するステップである。このステップは、基板が導電性を有するか、または金属に反応するであろう場合に必要である。
【００２５】
次のステップは、図１３および図１４に示されるように、自立した圧電素子１０００、１００２、１００４、１００６、１００８、１０１０のサイドウォール上の誘電材料を除去するステップである。誘電材料が、凹部１０２０内において基板の一部分からほぼ除去されると言う点において、異なる方法が考慮されても良い。凹部あるいは自立した圧電素子１０００、１００２、１００４、１００６、１００８、１０１０から誘電材料の全てを取り除く必要は無いということに注目されたい。誘電材料は表面３１０上で残っている。換言すれば、誘電材料は、基板３００の表面３１０を略カバーする。凹領域１０２０内において除去されない誘電材料が残っていても良い。除去されない誘電材料は、表面３１０の近傍の凹部１０２０のエッジ上に通常は存在する。換言すれば、除去されない材料は、チップ３００内の凹部１０２０の周囲に存在していても良い。誘電材料はフォトリソグラフィーおよびウェット・エッチを使用して除去される。図１４において参照番号１４００で示されている除去されていない誘電材料は、凹部１０２０の深さに起因するフォトリソグラフィー／レジストステップの精密度の不足によって除去されないまま残っても良い。
【００２６】
表面３１０は基板の主表面である。
【００２７】
図１５によって示されるように、次のステップは、基板上に金属を堆積するステップである。金属は表面３１０上に堆積する。特に、表面３１０上の誘電材料１２００上に、凹部１０２０の表面上に、自立した圧電素子１０００、１００２、１００４、１００６、１００８、１０１０上に堆積する。金属が堆積した金属層は、参照番号１５００によって示される。
【００２８】
図１６および１７に示される次のステップは、サイドウォール上の金属と同様に信号結線のパターンおよび自立した圧電素子１０００、１００２、１００４、１００６、１００８、１０１０のそれぞれのサイドウォール上の金属を生成するために、フォトリソグラフィーおよびエッチングを使用するステップである。フォトリソグラフィーおよびエッチングによって、圧電素子１０００、１００２、１００４、１００６、１００８、１０１０の頂部から金属材料が除去され、更に、エッチングによって、自立した圧電素子１０００、１００２、１００４、１００６、１００８、１０１０それぞれの間の金属層１５００が除去される。凹領域１０２０のサイドウォール１６２０、１６２２の間の金属層、および圧電素子１０００、１０１０のそれぞれ。その結果、圧電素子１０００、１００２、１００４、１００６、１００８および１０１０のそれぞれが、サイドウォール上に金属層を備える事になる。例えば、単結晶圧電要素１０００に注目すれば、圧電材料１０００の第１表面上に第１導電層１６１０が堆積し、圧電材料１０００の第２表面上に第２導電層１６１２が堆積する。自立した圧電素子１０００、１００２、１００４、１００６、１００８、１０１０の表面上に第１および第２導電層が堆積する。第１導電層１６１０が第１電極となり、また、第２導電層１６１２が第２電極となる。最終的には、第１電極１６１０と第２電極１６１２との間に各圧電素子１０００、１００２、１００４、１００６、１００８、１０１０が挟まれる。簡潔性を保つために、第１圧電素子１０００のみが参照番号によって示される。
【００２９】
圧電素子１０００、１００２、１００４、１００６、１００８、１０１０のそれぞれは、第１および第２電極によって画定されるという事が理解され、図示される。従って、第１電極１６１０、細長い単結晶圧電素子１０００および第２電極１６１２はスタック１６３０を形成する。従って、スタック１６３０もまた、基板の表面３１０に対して、そして凹部１０２０の底部を形成する表面に対して略垂直に配向する。さらに、金属を除去するリソグラフィーおよびエッチングの結果として、形成された複数のスタックを相互に接続するパターンが形成される。これらのスタックは、個々の圧電薄膜共振器１７００、１７０２、１７０４、１７０６、１７０８、１７１０と見做す事が出来る。形成されたパターンは、ＦＢＡＲ１７００、１７０４および１７０８の上の電極１６１０とＦＢＡＲ１７０２および１７０６の上の電極１６１２とを接続する電気コンタクトを含んでいる。この電気コンタクトは１７２０として示され、基板３００の表面３１０上で形成される。様々なＦＢＡＲ共振器に信号を伝達するために使用される第２金属パターンが、共振器の反対端上で形成される。電気コンタクト１７２２は、共振器１７００、１７０４および１７０８の電極１６１２を接続し、また同様に、共振器１７０２、１７０６および１７１０の電極１６１０を接続する。電気コンタクト１７２０および電気コンタクト１７２２は、図１７の中の参照番号１７３０によって示されたＲＦ信号生成デバイスに電気的に接続される。
【００３０】
図３〜図１７に示されるプロセスの結果、図１６および図１７に示される構造が完成する。両側に電極を有する垂直の自立した圧電フィルムが形成され、垂直に立っているＦＢＡＲデバイスが基板上に形成される。更に、単結晶基板圧電材料を形成するために、均一かつ単一の圧電フィルムがトレンチのサイドウォール上で成長する事が出来ることが更に示される。本質的には、圧電薄膜共振器は、基板の主表面、即ち水平表面３１０に対して垂直に配向するように形成されて良い。ＦＢＡＲが垂直に配向された場合、特別の基板上に必要とされる面積が減少する。上述されたものは、平行の構造で形成された多くの共振ＦＢＡＲデバイスであって、直列のＦＢＡＲを含む同様のＦＢＡＲから他の構造が容易に形成し得る。さらに、６つのＦＢＡＲデバイスが図に示されたが、上述された技術を使用して、より多くの、またはより少ないＦＢＡＲを形成される事が理解されよう。
【００３１】
この構造は多くの長所を有する。ＦＢＡＲを形成するために単結晶構造を使用する事が出来るので、この共振器またはフィルタは高周波デバイスを形成し得るだけの薄さを有する。さらに、ＦＢＡＲが垂直に配向される事により、ウェーハ毎に必要とされる面積が少ない。他の利点として、生成されるデバイスまたは基板をより脆弱にし、取り扱いで破損しやすくなる可能性を高めるような裏側のバルク・エッチングを必要としない。裏側のエッチングが必要とされないので、本発明のＦＢＡＲは基板の片側のみを包装すれば良いので、包装コストが低減され、本発明のＦＢＡＲ構造を包装するコストおよび本発明のＦＢＡＲ構造を製造する方法のコストが低減される。更に、このプロセスを使用して形成されるＦＢＡＲは、標準的な集積回路の生産と互換性を有する集積回路加工技術によって製作される。この結果、専用の設備があまり必要とされず、標準的な工程を使用する事が出来、製造コストは低減し、製造時間も短縮される。このプロセスおよび構造の結果、使用面積の少ないＦＢＡＲを単一基板上に製造する事が出来、かつ標準的なＩＣ加工と互換性の高いプロセスと技術を用いて信頼性の高い要素が製造される。
【００３２】
図１８を参照して、スタック１７００、１７０２、１７０４、１７０６、１７０８、１７１０のそれぞれの横縦比が議論される。図１８は、図１７に示されるデバイスの圧電薄膜共振器１７００のうちの一方の部分断面図である。スタック即ちＦＢＡＲの厚さはＴであり、高さはＨである。処理および機械的な保全性の視点から見て、ＦＢＡＲの厚さに対する高さの比はあまり大きくあるべきでは無い。一般的に、ＭＩＭＳデバイスは、およそ５０の横縦比（高さ÷厚さ）を容易に達成する事が可能であり、機械的に安定している。性能の面からも、またＦＢＡＲを形成するために必要とされる基板スペースの量を最小限にすることに対する観点からも、横縦比は大きいほうが好ましい。ＦＢＡＲ１７００の底部あるいは凹部１０２０の底部に接触するＦＢＡＲの部分への接近は、基板あるいは接続ポイントによって影響を受ける。影響領域は、図１８に示される領域１８００によって示されるように、厚さの約１〜２倍である。領域１８００が、およそ２Ｔ、即ち厚さの２倍の寸法を有すると言う事に注目されたい。一般的に、基板に影響を受ける領域１８００がＦＢＡＲ全体の中の限られた部分に留められ、全体的な性能に影響がほとんど無いようにするために、横縦比は１０〜５０の範囲である事が好ましい。また、横縦比が５０未満の場合、加工の困難さが生じたり、ＦＢＡＲの機械的な完全性の低下が引き起こされたりする事は無い。
【００３３】
以上の特定の実施形態の説明によって、当業者が従来の知識を適用する事によって、本発明の一般的な概念から逸脱する事無く様々な応用のためにこれを直ちに修正し、および（または）適応させ得るのに十分に本発明の一般的な性質が開示され、従って、この種の適応および修正は、開示された実施形態の均等物の意味および範囲の範疇にあるという事を意図する。
【００３４】
本願明細書において使用される語法または用語は説明の目的のために用いられているのであって、限定のために用いられているのでは無いと理解されよう。従って本発明は、添付の特許請求の範囲の精神および広義の範囲の範囲内における全てのこの種の代替、修正、均等物および相違を包含する事を意図する。
【図面の簡単な説明】
【００３５】
【図１】従来技術の圧電薄膜共振器の横断面図である。
【図２】圧電薄膜共振器の電気回路の概略図である。
【図３】本発明が為される基板またはウェーハを示す。
【図４】フォトリソグラフィー材料の層が堆積した基板またはウェーハを示す。
【図５】フォトリソグラフィー材料の一部分が除去された後の基板またはウェーハを示す。
【図６】トレンチが作られる製作段階における本発明の実施形態における基板の一部を切り取った部分を示す。
【図７】トレンチが作られ、フォトリソグラフィー材料が除去された後の発明の実施形態における基板の一部を切り取った部分を示す
【図８】圧電材料がトレンチのサイドウォール上および基板の水平表面上で成長している、本発明の実施形態における基板の一部を切り取った部分を示す。
【図９】圧電材料が、基板の頂部水平表面から取り除かれる製作段階における本発明の実施形態における基板の一部を切り取った部分を示す。
【図１０】複数のトレンチの間の基板材料が除去された後の基板の一部を切り取った部分を示す。
【図１１】図１０に示される本発明の実施形態における基板の一部分の平面図である。
【図１２】絶縁層あるいは誘電体層が形成された構造に配置される製作段階における本発明の実施形態における基板の一部を切り取った部分を示す。
【図１３】誘電または絶縁材料の一部分が除去される製作段階おける本発明の実施形態における基板の一部を切り取った部分を示す。
【図１４】図１３に示される本発明の実施形態における基板の平面図である。
【図１５】自立した圧電部分に金属が堆積される製作段階おける本発明の実施形態における基板の一部を切り取った部分を示す。
【図１６】圧電素子の頂部または自由端上に堆積した金属が除去される製作段階における本発明の実施形態における基板の一部を切り取った部分を示す。
【図１７】自立した圧電部分に金属が堆積し、電気的な接触が誘電また絶縁材料上に配置される製作段階おける本発明の実施形態における基板の平面図である。
【図１８】本装置の複数の圧電薄膜共振器のうちの一方の一部を切り取った部分を示す。
【技術分野】
【０００１】
本出願は、２００１年１２月１７日に出願された米国特許出願第１０／０２３５９１号の一部継続出願である。
【０００２】
本発明は、圧電薄膜共振器（「ＦＢＡＲ」）構造の形成に関する。より詳細には、本発明は、圧電薄膜共振器用の複数の構造を基板上に形成する方法に関し、また該圧電薄膜共振器の構造に関する。
【背景技術】
【０００３】
いくつかの実例において、無線周波数フロントエンド・フィルタを提供することが望まれる。セラミックフィルタおよびＳＡＷフィルタが、フロントエンド無線周波フィルタとして使用されて来た。セラミックフィルタとＳＡＷフィルタは現在広く普及しているが、セラミックフィルタとＳＡＷフィルタは様々な問題を有する。ＳＡＷフィルタは、２．４ギガヘルツ（ＧＨｚ）以上の周波数において過度の挿入損を持ち始めるという点で問題がある。セラミックフィルタはサイズが大き過ぎて、周波数が上がるにつれて製作するのが困難になる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ＦＢＡＲは、限定されたケースにおいて、セラミックフィルタおよびＳＡＷフィルタの代替として使用されてきた。ＦＢＡＲは、セラミックフィルタおよびＳＡＷフィルタよりも高い性能を有する。基本的なＦＢＡＲデバイス１００が、図１において概略的に示される。ＦＢＡＲデバイス１００は、基板１０９の水平面上に形成される。第１金属層１２０が基板１０９に配置され、続いて、圧電層（ＡｌＮ）１３０が金属層１２０の上に配置される。第２金属層１２２が圧電層１３０上に配置される。第１金属層１２０は第１電極１２０として動作し、第２金属層１２２は第２電極１２２として機能する。第１電極１２０、圧電層１３０および第２電極１２２が、スタック１４０を形成する。スタック１４０の背後または下部の基板１０９の一部分が、背面バルク・シリコン・エッチングを用いて取り除かれる。背面バルク・シリコン・エッチングは、ディープ・トレンチ・リアクティブ・イオン・エッチング、またはＫＯＨ、ＴＭＡＨおよびＥＤＰのような結晶学的な配向依存のエッチング作用を使用して行なわれる。背面バルク・シリコン・エッチングによって、基板１０９中に開口部１５０が生成される。基板中の開口部１５０上に位置し、第１電極１２０と第２電極１２２の間に挟まれた水平に位置した圧電層１３０の構造が形成される。ＦＢＡＲは、水平基板の開口部の上に懸架された薄膜デバイスである。
【０００５】
図２は、圧電薄膜共振器１００を備える電気回路２００の概略を示す。電気回路２００は、無線周波数「ＲＦ」電圧源２１０を備える。高周波電圧源２１０は導線２２０によって第１電極１２０に接続され、第２導電体２２２によって第２電極１２２に接続される。共振周波数の高周波電圧が印加される場合、全スタック１４０はＺ方向「Ｄ３３」モードで自由に共振する事が出来る。共振周波数は、図２中における文字「ｄ」即ち寸法「ｄ」によって指示される薄膜の厚さ即ち圧電層１３０の厚さによって決定される。共振周波数は次の式によって決定される。
【０００６】
【数１】
【０００７】
ここで、ｆ０＝共振周波数、Ｖ＝Ｚ方向における圧電層の音速（電圧では無い）、ｄ＝圧電層の厚さである。図１および図２に示された構造は、共振器またはフィルタのいずれかとして使用する事が可能である事に注目されたい。しかしながら、このような構造は多くの問題を有する。例えば、層の厚さが薄くなるにつれて、装置の共振周波数は増加する。高周波アプリケーションにおいて使用されるフィルタは、薄い膜が必要となる。薄い膜の装置は非常に脆弱である。
【０００８】
後部バルク・シリコン・エッチングによって、大きな開口部を備えたウェーハが生産される。大きな開口部を備えたウェーハは、開口部を有さないウェーハよりも遥かに脆弱である。大きな開口部を備えたウェーハを壊さないように取り扱う事は非常に困難である。
【０００９】
さらに、生産された膜装置は、ウェーハの両側で保護されなければならない。その結果、該ＦＢＡＲ膜装置に関する包装コストは、ウェーハの片側のみを保護しなければならないデバイスの包装コストよりも高価である。
【００１０】
また、シリコンの裏側のバルク・エッチングは非常に時間を要する工程であり、歩留まりの面で著しい問題を有する、と言う更なる欠点が存在する。さらに、シリコンの裏側のバルク・エッチングを行うために必要とされる設備およびプロセスは、標準的な集積回路の処理において使用される設備およびプロセスと異なるものであり、これによって製造原価が増加し、標準的な集積回路の生産との互換性が少ない。
【００１１】
従って、ＦＢＡＲデバイス、および、標準的な集積回路処理技術と互換性の高い１つ以上のＦＢＡＲデバイスを製造する方法の一般的必要性が存在する。更に、耐久性の高いＦＢＡＲデバイスの一般的必要性が存在する。更に、現在のＦＢＡＲデバイスよりも必要面積の少ない、高周波数アプリケーション用に形成されたＦＢＡＲデバイスの必要性が存在する。更に、両側を保護する必要が無く包装コストを抑えたＦＢＡＲデバイスの一般的必要性が存在する。更に、製造中の取り扱いが容易になるように、製造中のウェーハの強度を強く保つプロセスの必要性が存在する。
【発明を実施するための最良の形態】
【００１２】
本発明は、添付の特許請求の範囲によって具体的に示される。しかしながら、本発明についてのより完全な理解は、図面に関連して詳細な説明が考慮された時に導出され得る。図面の全体にわたって、同様の参照番号は同様の品目を参照する。
【００１３】
本願明細書において開示される説明は、本発明の様々な実施形態を例示するものであり、この種の説明は如何なる方法においても本発明を制限するものとして解釈されることを目的としない。
【００１４】
本発明の圧電薄膜共振器、即ち「ＦＢＡＲ」を製造するために使用される様々な工程段階が、図３〜図１７に示される。図３は、本発明が為される基板またはウェーハ３００示す。通常、提供される基板はミラー指数＜１１０＞を有する基板である。本基板は、水平表面３１０、水平表面３１２、垂直表面３２０および垂直表面３２２を含んでいる。水平および垂直という表示は、水平の表面は略水平かつ相互に略平行であり得、垂直の表面３２０、３２２が水平の表面３１０、３１２に対して略垂直である、と言う事を示す。垂直の表面３２０、３２２が、基板３００の水平表面３１０、３１２と略垂直であるという事がさらに言えよう。図３に示される投影は、基板またはウェーハの３００の側面断面図であると言うことに注目されたい。
【００１５】
図４は、基板またはウェーハの３００の水平表面３１０に堆積したフォトリソグラフィー材料の層を示す。フォトレジスト４００の層が、ウェーハ３００上に配置される。その後、ＵＶ光源と基板３００の間にマスクが配置される。マスクは開口部を備え、選択的に基板を露光するために、具体的には、フォトレジスト層をＵＶ光で露光するために使用される。その後、露光された部分は、フォトレジストの現像によって除去する事が出来る。ポジ型フォトレジスト・プロセスが本願明細書において記載されるが、ネガ型フォトレジスト・プロセスを使用しても良いという事に注目されたい。
【００１６】
図５は、フォトリソグラフィー材料４００の一部分が除去された後の基板３００を示す。換言すれば、フォトレジストが現像されて一部分が除去された後、フォトレジスト層の一部分は基板３００の水平表面３１０に接して堆積する。フォトレジスト４００の層を現像した後に残る、フォトレジストの一部分は、部分５００、５０２、５０４、５０６および５０８を含んでいる。
【００１７】
図６は、次の製作段階における本発明の実施形態における基板３００の断面図である。図５に示されたように、基板３００はエッチング・プロセスへと進み、フォトレジストの部分５００、５０２、５０４、５０６、５０８の間において基板３００の一部分が除去される。エッチング・プロセスは、図６に示される一連の矢印６００によって示される。エッチング・プロセスは、リアクティブイオンエッチング、イオンミリング、ドライまたはプラズマエッチ、ウェット化学液体／蒸気エッチ、あるいは基板の一部分を除去するのに好適な他のプロセスであって良い。基板の一部分の除去によって、一連のトレンチ６１０、６１２、６１４および６１６が形成される。トレンチの各々は第１サイドウォール６２０および第２サイドウォール６２２を含んでいる。トレンチ６１０、６１２、６１４、６１６のそれぞれのサイドウォール６２０、６２２は、基板３２０の水平表面３１０、３１２に対して略垂直である。基板は、珪素または炭化珪素、即ち「ＳｉまたはＳｉＣ」から形成され、水平表面３１０のミラー指数は＜１１０＞である。トレンチは＜１１１＞のミラー指数を有する方向と垂直に配向される。その結果、トレンチ６１０、６１２、６１４、６１６のそれぞれの２つのサイドウォール６２０、６２２の表面のミラー指数は＜１１１＞である。
【００１８】
次のステップは、図７で示されるように、リソグラフィー材料５００、５０２、５０４、５０６、５０８を除去するステップである。このステップにおいて、基板３００およびトレンチ６１０、６１２、６１４および６１６が残る。繰り返すが、トレンチ６１０、６１２、６１４、６１６の各々のサイドウォールのミラー指数は＜１１０＞である。
【００１９】
次に、図８を参照して、次のステップは、基板の水平表面３１０上に、およびトレンチ６１０、６１２、６１４、６１６のそれぞれの底面およびサイドウォール６２０、６２２上に圧電層８００を延伸させる事を含む。具体的に、本実施形態において成長する圧電材料は硝酸アルミニウム（ＡｌＮ）である。トレンチ６１０、６１２、６１４、６１６のそれぞれの２つのサイドウォール６２０、６２２は、＜１１１＞に対して垂直に配向する。単結晶のＡｌＮフィルムがサイドウォール上で成長する。サイドウォール６２０、６２２上の単結晶フィルムのそれぞれは、サイドウォール表面６２０、６２２に対して垂直のｃ軸を有する。ｃ軸は参照番号８１０によって示される。トレンチ６１０、６１２、６１４、６１６のそれぞれのサイドウォール６２０、６２２上で成長する単結晶圧電材料８００の一部分は、トレンチのそれぞれのサイドウォール６２２上で成長する単層の結晶については参照番号８２２で示され、トレンチ６１０、６１２、６１４、６１６のそれぞれのサイドウォール６２０上で成長する単層の結晶については参照番号８２０で示される。各トレンチのそれぞれの側面あるいは底面上に成長する圧電フィルムは、単結晶構造である必要は無いという事に注意されたい。
【００２０】
次のステップは、図９に示されるように、基板表面３１０上の圧電層の一部分を除去するステップである。一実施形態において、基板３００の表面３１０における圧電材料（ＡｌＮ）を除去するために、化学的機械的研磨（ＣＭＰ）が使用される。さらに、トレンチ６１０、６１２、６１４、６１６のサイドウォール６２０、６２２上に存在しない圧電材料（ＡｌＮ）を除去するために、異方性エッチングを使用することが可能であることに注目されたい。
【００２１】
各トレンチ６１０、６１２、６１４、６１６の間において、トレンチ間に位置する基板材料９１０、９１２、９１４の部分が存在すると言う事に注意されたい。
【００２２】
図１０によって示される本プロセスの次のステップは、トレンチ間の基板材料を除去するステップである。換言すれば、一連の自立した単結晶の圧電構造を生成するために、図９に示されたトレンチ間の基板材料９１０、９１２、９１４が除去される。図１０に示されるトレンチ６１０、６１２、６１４、６１６の間の、部分９１０、９１２、９１４を除去することによって、トレンチのサイドウォールは、自立した単結晶の圧電構造１０００、１００２、１００４、１００６、１００８および１０１０を残して、ほぼ除去される。
【００２３】
図１１は、図１０に示される基板３００の平面図である。基板の部分９１０、９１２、９１４を除去する事によって、基板３００内の凹領域１０２０が生成される。凹領域１０２０は、基板３００の周囲の表面３１０によって画定される。図示されるように、自立した単結晶構造は、凹領域の長手方向に延長する細長の構造である。単結晶圧電構造１０００、１００２、１００４、１００６、１００８および１０１０は、基板の表面３１０および凹部１０２０を画定する表面に関して略垂直である。基板の部分９１０、９１２、９１４はリソグラフィーおよびエッチングを使用して除去される。フォトリソグラフィー材料は、トレンチ６１０、６１２、６１４、６１６の間で位置する領域９１０、９１２、９１４を除いた基板のほとんどを保護する。
【００２４】
次のステップは、図１２に示されるように、表面３１０を含む基板の全表面、凹部１０２０の表面、および自立した圧電素子１０００、１００２、１００４、１００６、１００８、１０１０のそれぞれにわたって誘電材料（ＳｉＯ２）を堆積するステップである。このステップは、基板が導電性を有するか、または金属に反応するであろう場合に必要である。
【００２５】
次のステップは、図１３および図１４に示されるように、自立した圧電素子１０００、１００２、１００４、１００６、１００８、１０１０のサイドウォール上の誘電材料を除去するステップである。誘電材料が、凹部１０２０内において基板の一部分からほぼ除去されると言う点において、異なる方法が考慮されても良い。凹部あるいは自立した圧電素子１０００、１００２、１００４、１００６、１００８、１０１０から誘電材料の全てを取り除く必要は無いということに注目されたい。誘電材料は表面３１０上で残っている。換言すれば、誘電材料は、基板３００の表面３１０を略カバーする。凹領域１０２０内において除去されない誘電材料が残っていても良い。除去されない誘電材料は、表面３１０の近傍の凹部１０２０のエッジ上に通常は存在する。換言すれば、除去されない材料は、チップ３００内の凹部１０２０の周囲に存在していても良い。誘電材料はフォトリソグラフィーおよびウェット・エッチを使用して除去される。図１４において参照番号１４００で示されている除去されていない誘電材料は、凹部１０２０の深さに起因するフォトリソグラフィー／レジストステップの精密度の不足によって除去されないまま残っても良い。
【００２６】
表面３１０は基板の主表面である。
【００２７】
図１５によって示されるように、次のステップは、基板上に金属を堆積するステップである。金属は表面３１０上に堆積する。特に、表面３１０上の誘電材料１２００上に、凹部１０２０の表面上に、自立した圧電素子１０００、１００２、１００４、１００６、１００８、１０１０上に堆積する。金属が堆積した金属層は、参照番号１５００によって示される。
【００２８】
図１６および１７に示される次のステップは、サイドウォール上の金属と同様に信号結線のパターンおよび自立した圧電素子１０００、１００２、１００４、１００６、１００８、１０１０のそれぞれのサイドウォール上の金属を生成するために、フォトリソグラフィーおよびエッチングを使用するステップである。フォトリソグラフィーおよびエッチングによって、圧電素子１０００、１００２、１００４、１００６、１００８、１０１０の頂部から金属材料が除去され、更に、エッチングによって、自立した圧電素子１０００、１００２、１００４、１００６、１００８、１０１０それぞれの間の金属層１５００が除去される。凹領域１０２０のサイドウォール１６２０、１６２２の間の金属層、および圧電素子１０００、１０１０のそれぞれ。その結果、圧電素子１０００、１００２、１００４、１００６、１００８および１０１０のそれぞれが、サイドウォール上に金属層を備える事になる。例えば、単結晶圧電要素１０００に注目すれば、圧電材料１０００の第１表面上に第１導電層１６１０が堆積し、圧電材料１０００の第２表面上に第２導電層１６１２が堆積する。自立した圧電素子１０００、１００２、１００４、１００６、１００８、１０１０の表面上に第１および第２導電層が堆積する。第１導電層１６１０が第１電極となり、また、第２導電層１６１２が第２電極となる。最終的には、第１電極１６１０と第２電極１６１２との間に各圧電素子１０００、１００２、１００４、１００６、１００８、１０１０が挟まれる。簡潔性を保つために、第１圧電素子１０００のみが参照番号によって示される。
【００２９】
圧電素子１０００、１００２、１００４、１００６、１００８、１０１０のそれぞれは、第１および第２電極によって画定されるという事が理解され、図示される。従って、第１電極１６１０、細長い単結晶圧電素子１０００および第２電極１６１２はスタック１６３０を形成する。従って、スタック１６３０もまた、基板の表面３１０に対して、そして凹部１０２０の底部を形成する表面に対して略垂直に配向する。さらに、金属を除去するリソグラフィーおよびエッチングの結果として、形成された複数のスタックを相互に接続するパターンが形成される。これらのスタックは、個々の圧電薄膜共振器１７００、１７０２、１７０４、１７０６、１７０８、１７１０と見做す事が出来る。形成されたパターンは、ＦＢＡＲ１７００、１７０４および１７０８の上の電極１６１０とＦＢＡＲ１７０２および１７０６の上の電極１６１２とを接続する電気コンタクトを含んでいる。この電気コンタクトは１７２０として示され、基板３００の表面３１０上で形成される。様々なＦＢＡＲ共振器に信号を伝達するために使用される第２金属パターンが、共振器の反対端上で形成される。電気コンタクト１７２２は、共振器１７００、１７０４および１７０８の電極１６１２を接続し、また同様に、共振器１７０２、１７０６および１７１０の電極１６１０を接続する。電気コンタクト１７２０および電気コンタクト１７２２は、図１７の中の参照番号１７３０によって示されたＲＦ信号生成デバイスに電気的に接続される。
【００３０】
図３〜図１７に示されるプロセスの結果、図１６および図１７に示される構造が完成する。両側に電極を有する垂直の自立した圧電フィルムが形成され、垂直に立っているＦＢＡＲデバイスが基板上に形成される。更に、単結晶基板圧電材料を形成するために、均一かつ単一の圧電フィルムがトレンチのサイドウォール上で成長する事が出来ることが更に示される。本質的には、圧電薄膜共振器は、基板の主表面、即ち水平表面３１０に対して垂直に配向するように形成されて良い。ＦＢＡＲが垂直に配向された場合、特別の基板上に必要とされる面積が減少する。上述されたものは、平行の構造で形成された多くの共振ＦＢＡＲデバイスであって、直列のＦＢＡＲを含む同様のＦＢＡＲから他の構造が容易に形成し得る。さらに、６つのＦＢＡＲデバイスが図に示されたが、上述された技術を使用して、より多くの、またはより少ないＦＢＡＲを形成される事が理解されよう。
【００３１】
この構造は多くの長所を有する。ＦＢＡＲを形成するために単結晶構造を使用する事が出来るので、この共振器またはフィルタは高周波デバイスを形成し得るだけの薄さを有する。さらに、ＦＢＡＲが垂直に配向される事により、ウェーハ毎に必要とされる面積が少ない。他の利点として、生成されるデバイスまたは基板をより脆弱にし、取り扱いで破損しやすくなる可能性を高めるような裏側のバルク・エッチングを必要としない。裏側のエッチングが必要とされないので、本発明のＦＢＡＲは基板の片側のみを包装すれば良いので、包装コストが低減され、本発明のＦＢＡＲ構造を包装するコストおよび本発明のＦＢＡＲ構造を製造する方法のコストが低減される。更に、このプロセスを使用して形成されるＦＢＡＲは、標準的な集積回路の生産と互換性を有する集積回路加工技術によって製作される。この結果、専用の設備があまり必要とされず、標準的な工程を使用する事が出来、製造コストは低減し、製造時間も短縮される。このプロセスおよび構造の結果、使用面積の少ないＦＢＡＲを単一基板上に製造する事が出来、かつ標準的なＩＣ加工と互換性の高いプロセスと技術を用いて信頼性の高い要素が製造される。
【００３２】
図１８を参照して、スタック１７００、１７０２、１７０４、１７０６、１７０８、１７１０のそれぞれの横縦比が議論される。図１８は、図１７に示されるデバイスの圧電薄膜共振器１７００のうちの一方の部分断面図である。スタック即ちＦＢＡＲの厚さはＴであり、高さはＨである。処理および機械的な保全性の視点から見て、ＦＢＡＲの厚さに対する高さの比はあまり大きくあるべきでは無い。一般的に、ＭＩＭＳデバイスは、およそ５０の横縦比（高さ÷厚さ）を容易に達成する事が可能であり、機械的に安定している。性能の面からも、またＦＢＡＲを形成するために必要とされる基板スペースの量を最小限にすることに対する観点からも、横縦比は大きいほうが好ましい。ＦＢＡＲ１７００の底部あるいは凹部１０２０の底部に接触するＦＢＡＲの部分への接近は、基板あるいは接続ポイントによって影響を受ける。影響領域は、図１８に示される領域１８００によって示されるように、厚さの約１〜２倍である。領域１８００が、およそ２Ｔ、即ち厚さの２倍の寸法を有すると言う事に注目されたい。一般的に、基板に影響を受ける領域１８００がＦＢＡＲ全体の中の限られた部分に留められ、全体的な性能に影響がほとんど無いようにするために、横縦比は１０〜５０の範囲である事が好ましい。また、横縦比が５０未満の場合、加工の困難さが生じたり、ＦＢＡＲの機械的な完全性の低下が引き起こされたりする事は無い。
【００３３】
以上の特定の実施形態の説明によって、当業者が従来の知識を適用する事によって、本発明の一般的な概念から逸脱する事無く様々な応用のためにこれを直ちに修正し、および（または）適応させ得るのに十分に本発明の一般的な性質が開示され、従って、この種の適応および修正は、開示された実施形態の均等物の意味および範囲の範疇にあるという事を意図する。
【００３４】
本願明細書において使用される語法または用語は説明の目的のために用いられているのであって、限定のために用いられているのでは無いと理解されよう。従って本発明は、添付の特許請求の範囲の精神および広義の範囲の範囲内における全てのこの種の代替、修正、均等物および相違を包含する事を意図する。
【図面の簡単な説明】
【００３５】
【図１】従来技術の圧電薄膜共振器の横断面図である。
【図２】圧電薄膜共振器の電気回路の概略図である。
【図３】本発明が為される基板またはウェーハを示す。
【図４】フォトリソグラフィー材料の層が堆積した基板またはウェーハを示す。
【図５】フォトリソグラフィー材料の一部分が除去された後の基板またはウェーハを示す。
【図６】トレンチが作られる製作段階における本発明の実施形態における基板の一部を切り取った部分を示す。
【図７】トレンチが作られ、フォトリソグラフィー材料が除去された後の発明の実施形態における基板の一部を切り取った部分を示す
【図８】圧電材料がトレンチのサイドウォール上および基板の水平表面上で成長している、本発明の実施形態における基板の一部を切り取った部分を示す。
【図９】圧電材料が、基板の頂部水平表面から取り除かれる製作段階における本発明の実施形態における基板の一部を切り取った部分を示す。
【図１０】複数のトレンチの間の基板材料が除去された後の基板の一部を切り取った部分を示す。
【図１１】図１０に示される本発明の実施形態における基板の一部分の平面図である。
【図１２】絶縁層あるいは誘電体層が形成された構造に配置される製作段階における本発明の実施形態における基板の一部を切り取った部分を示す。
【図１３】誘電または絶縁材料の一部分が除去される製作段階おける本発明の実施形態における基板の一部を切り取った部分を示す。
【図１４】図１３に示される本発明の実施形態における基板の平面図である。
【図１５】自立した圧電部分に金属が堆積される製作段階おける本発明の実施形態における基板の一部を切り取った部分を示す。
【図１６】圧電素子の頂部または自由端上に堆積した金属が除去される製作段階における本発明の実施形態における基板の一部を切り取った部分を示す。
【図１７】自立した圧電部分に金属が堆積し、電気的な接触が誘電また絶縁材料上に配置される製作段階おける本発明の実施形態における基板の平面図である。
【図１８】本装置の複数の圧電薄膜共振器のうちの一方の一部を切り取った部分を示す。
【特許請求の範囲】
【請求項１】
主表面を有する基板上に形成された圧電薄膜共振器であって、
細長のスタックを備え、
前記細長のスタックが、
圧電材料の層と
前記圧電材料の層の第１表面に堆積された第１導電層と、
前記圧電材料の層の第２表面に堆積された第２導電層と
を備え、
前記細長のスタックが、前記基板の前記主表面に対して略垂直に位置する、
圧電薄膜共振器。
【請求項２】
前記スタックが或る長さおよびと幅を有する略長方形であり、
前記スタックが、前記長さの寸法に対応する第１エッジと前記長さの寸法に対応する第２エッジを有し、
前記第１エッジまたは前記第２エッジのうちの一方が、前記基板の第２表面に取り付けられている、
請求項１に記載の圧電薄膜共振器。
【請求項３】
前記第１エッジまたは前記第２のエッジのもう一方が、前記基板に対して解放されている、請求項２に記載の圧電薄膜共振器。
【請求項４】
前記基板の前記主表面に配置された誘電体層と、
前記第１導電層と電気的に接続されている第１電気コンタクトと、
前記第２導電層と電気的に接続されている第２電気コンタクトと
を更に備える、請求項１に記載の圧電薄膜共振器。
【請求項５】
第３の主表面を更に備え、
前記第１の主表面が開口部を備え、
前記開口部が第２の主表面を備え、
前記基板の前記第３主表面が固形である、
請求項２に記載の圧電薄膜共振器。
【請求項６】
フィルタリング・デバイスであって、
第１の水平な主表面と、
第２の水平な主表面と
を有する基盤と、
圧電材料の第１層と、
圧電材料の前記第１層の第１表面に堆積した第１導電層と、
圧電材料の前記第１層の第２表面に堆積した第２導電層と
を有する第１スタックと、
圧電材料の第２層と、
圧電材料の前記第２層の第１表面に堆積した第３導電層と、
圧電材料の前記第２層の第２表面に堆積した第４導電層と
を有する第２スタックと
を備え、
前記第１スタックおよび前記第２スタックが、前記第１および第２の水平な表面に対して垂直に位置する、
フィルタリング・デバイス。
【請求項７】
前記第１スタックおよび前記第２スタックが、前記第１の水平な表面または前記第２の水平な表面のうちの一方と接続される、請求項６に記載のフィルタリング・デバイス。
【請求項８】
前記圧電材料の前記第１層が単結晶圧電フィルムである、請求項６に記載のフィルタリング・デバイス。
【請求項９】
前記圧電材料の前記第１層および前記圧電材料の前記第２層のそれぞれが単結晶圧電フィルムである、請求項６に記載のフィルタリング・デバイス。
【請求項１０】
前記第１スタックおよび前記第２スタックが、前記第１の水平な表面または前記第２の水平な表面のうちの一方と１つのエッジに沿って接続される、請求項６に記載のフィルタリング・デバイス。
【請求項１１】
前記第１スタックおよび前記第２スタックのそれぞれが第１端および第２端を備え、
前記第１スタックの前記第１端および前記第２スタックの前記第１端が前記第１の水平な表面または前記第２の水平な表面のうちの一方と接続され、
前記第１スタックの前記第２端および前記第２スタックの前記第２端が解放されている、
請求項６に記載のフィルタリング・デバイス。
【請求項１２】
前記基板の前記第１の主表面に配置された誘電体層を更に備える、請求項６に記載のフィルタリング・デバイス。
【請求項１３】
前記基板の前記第１の主表面に配置された誘電体層と、
前記第１導電層に取り付けられる第１電気コンタクトと、
前記第２導電層に取り付けられる第２電気コンタクトと
を更に備える、請求項６に記載のフィルタリング・デバイス。
【請求項１４】
前記基板の前記第１の主表面に配置された誘電体層と、
前記第１導電層および前記第４導電層に取り付けられる第１電気コンタクトと、
前記第２導電層および前記第３導電層に取り付けられる第２電気コンタクトと
を更に備える、請求項６に記載のフィルタリング・デバイス。
【請求項１５】
基板にデバイスを形成する方法であって、
複数のサイドウォールをそれぞれに有する複数のトレンチを前記基板内に形成するステップと、
前記複数のトレンチのうちの少なくとも２つのトレンチの前記複数のサイドウォールのうちの少なくとも１つの上に圧電層を成長させるステップと、
第１の自由端および第２の取付端を有する少なくとも１つの自立した圧電層を生成するために、前記複数のトレンチのうちの少なくとも２つの間の基板材料を除去するステップと、
前記自立した圧電層上に導電層を配置するステップと
を有する、方法。
【請求項１６】
前記自立した圧電層の一方の側に第１導電層の部分を形成するため、および前記自立した圧電層のもう一方の側に第２導電層の部分を形成するために、前記自立した圧電層の前記自由端から前記導電層の前記部分を除去するステップを更に備える、請求項１５に記載の方法。
【請求項１７】
前記第１導電層の部分と電気的に接続される第１電気コンタクトを形成するステップと、
前記自立した圧電層の前記もう一方の側に、前記第２導電層の部分と電気的に接続される第２電気コンタクトを形成するステップと
を更に備える、請求項１６に記載の方法。
【請求項１８】
前記第１電気コンタクトと前記基板との間に、および前記第２電気コンタクトと前記基板との間に絶縁層を配置するステップを更に備える、請求項１７に記載の方法。
【請求項１９】
提供された前記基板が、＜１１０＞のミラー指数を有する、請求項１５に記載の方法。
【請求項２０】
複数のサイドウォールをそれぞれに有する複数のトレンチを前記基板内に形成するステップが、前記複数のトレンチのそれぞれの前記サイドウォールが＜１１１＞表面を呈するように前記複数のトレンチのそれぞれを配向するステップを更に備える、請求項１９に記載の方法。
【請求項２１】
前記複数のトレンチのうちの少なくとも２つのトレンチの前記複数のサイドウォールのうちの少なくとも１つの上に圧電層を成長させるステップが、ＡｌＮの結晶を成長させるステップを備える、請求項２０に記載の方法。
【請求項２２】
前記複数のトレンチのうちの少なくとも２つのトレンチの前記複数のサイドウォールのうちの少なくとも１つの上に圧電層を成長させるステップが、ＳｉＣの結晶を成長させるステップを備える、請求項２０に記載の方法。
【請求項２３】
前記第１電気コンタクトと前記第２電気コンタクトとの間に無線周波数信号を印加するステップを更に備える、請求項１７に記載の方法。
【請求項２４】
薄膜圧電共振器を形成する方法であって、
第１面と第２面を有する垂直に配向された圧電層を水平表面を有する基板に形成するステップと、
前記圧電層の前記第１面および前記圧電層の前記第２面の双方に導電層を略同時に配置するステップと
を備える、方法。
【請求項２５】
前記導電層を配置するステップが、単一の加工ステップで行われる、請求項２４に記載の方法。
【請求項２６】
前記導電層を配置するステップが、単一のステップで行われる、請求項２４に記載の方法。
【請求項２７】
垂直に配向された前記圧電層の一方の側に上に第１導電層の部分を形成し、垂直に配向された前記圧電層のもう一方の側に第２導電層を形成するために、垂直に配向された前記圧電層の自由端から前記導電層の前記部分を更に除去する、請求項２４に記載の方法。
【請求項２８】
基板にデバイスを形成する方法であって、
サイドウォールを有するトレンチを基板に形成するステップと、
前記トレンチの前記サイドウォール上に圧電層を成長させるステップと、
第１の自由端および第２の取付端を有する自立した圧電層を生成するために、前記トレンチの前記サイドウォールの前記基板の材料を除去するステップと、
前記自立した圧電層の両側のそれぞれに導電層を配置するステップと
を備える、方法。
【請求項２９】
前記自立した圧電層の一方の側に第１導電層の部分を形成するため、および前記自立した圧電層のもう一方の側に第２導電を形成するために、前記自立した圧電層の前記自由端から前記導電層の前記部分を除去するステップを更に備える、請求項２８に記載の方法。
【請求項３０】
前記第１導電層の部分と前記第２導電層の部分との間に無線周波数信号を印加するステップを更に備える、請求項２９に記載の方法。
【特許請求の範囲】
【請求項１】
主表面を有する基板上に形成された圧電薄膜共振器であって、
細長のスタックを備え、
前記細長のスタックが、
圧電材料の層と、
前記圧電材料の層の第１表面に堆積された第１導電層と、
前記圧電材料の層の第２表面に堆積された第２導電層と
を備え、
前記細長のスタックが、前記基板の前記主表面に対して略垂直に位置する、
圧電薄膜共振器。
【請求項２】
前記スタックが或る長さおよび幅を有する略長方形であり、
前記スタックが、前記長さの寸法に対応する第１エッジと前記長さの寸法に対応する第２エッジを有し、
前記第１エッジまたは前記第２エッジのうちの一方が、前記基板の第２表面に取り付けられている、
請求項１に記載の圧電薄膜共振器。
【請求項３】
前記第１エッジまたは前記第２のエッジのもう一方が、前記基板に対して解放されている、請求項２に記載の圧電薄膜共振器。
【請求項４】
前記基板の前記主表面に配置された誘電体層と、
前記第１導電層と電気的に接続されている第１電気コンタクトと、
前記第２導電層と電気的に接続されている第２電気コンタクトと
を更に備える、請求項１に記載の圧電薄膜共振器。
【請求項５】
第３の主表面を更に備え、
前記第１の主表面が開口部を備え、
前記開口部が第２の主表面を備え、
前記基板の前記第３の主表面が固形である、
請求項２に記載の圧電薄膜共振器。
【請求項６】
フィルタリング・デバイスであって、
第１の水平な表面と、
第２の水平な表面と
を有する基板と、
圧電材料の第１層と、
圧電材料の前記第１層の第１表面に堆積した第１導電層と、
圧電材料の前記第１層の第２表面に堆積した第２導電層と
を有する第１スタックと、
圧電材料の第２層と、
圧電材料の前記第２層の第１表面に堆積した第３導電層と、
圧電材料の前記第２層の第２表面に堆積した第４導電層と
を有する第２スタックと
を備え、
前記第１スタックおよび前記第２スタックが、前記第１の水平な表面および前記第２の水平な表面に対して垂直に位置する、
フィルタリング・デバイス。
【請求項７】
前記第１スタックおよび前記第２スタックが、前記第１の水平な表面または前記第２の水平な表面のうちの一方と接続される、請求項６に記載のフィルタリング・デバイス。
【請求項８】
前記圧電材料の前記第１層が単結晶圧電フィルムである、請求項６に記載のフィルタリング・デバイス。
【請求項９】
前記圧電材料の前記第１層および前記圧電材料の前記第２層のそれぞれが単結晶圧電フィルムである、請求項６に記載のフィルタリング・デバイス。
【請求項１０】
前記第１スタックおよび前記第２スタックが、前記第１の水平な表面または前記第２の水平な表面のうちの一方と１つのエッジに沿って接続される、請求項６に記載のフィルタリング・デバイス。
【請求項１１】
前記第１スタックおよび前記第２スタックのそれぞれが第１端および第２端を備え、
前記第１スタックの前記第１端および前記第２スタックの前記第１端が前記第１の水平な表面または前記第２の水平な表面のうちの一方と接続され、
前記第１スタックの前記第２端および前記第２スタックの前記第２端が解放されている、
請求項６に記載のフィルタリング・デバイス。
【請求項１２】
前記基板の前記第１の水平な表面に配置された誘電体層を更に備える、請求項６に記載のフィルタリング・デバイス。
【請求項１３】
前記基板の前記第１の水平な表面に配置された誘電体層と、
前記第１導電層に取り付けられる第１電気コンタクトと、
前記第２導電層に取り付けられる第２電気コンタクトと
を更に備える、請求項６に記載のフィルタリング・デバイス。
【請求項１４】
前記基板の前記第１の水平な表面に配置された誘電体層と、
前記第１導電層および前記第４導電層に取り付けられる第１電気コンタクトと、
前記第２導電層および前記第３導電層に取り付けられる第２電気コンタクトと
を更に備える、請求項６に記載のフィルタリング・デバイス。
【請求項１５】
基板にデバイスを形成する方法であって、
複数のサイドウォールをそれぞれに有する複数のトレンチを前記基板内に形成するステップと、
前記複数のトレンチのうちの少なくとも２つのトレンチの前記複数のサイドウォールのうちの少なくとも１つの上に圧電層を成長させるステップと、
第１の自由端および第２の取付端を有する少なくとも１つの自立した圧電層を生成するために、前記複数のトレンチのうちの少なくとも２つの間の基板材料を除去するステップと、
前記自立した圧電層上に導電層を配置するステップと
を有する、方法。
【請求項１６】
前記自立した圧電層の一方の側に第１導電層の部分を形成するため、および前記自立した圧電層のもう一方の側に第２導電層の部分を形成するために、前記自立した圧電層の前記自由端から前記導電層の前記部分を除去するステップを更に備える、請求項１５に記載の方法。
【請求項１７】
前記第１導電層の部分と電気的に接続される第１電気コンタクトを形成するステップと、
前記自立した圧電層の前記もう一方の側に、前記第２導電層の部分と電気的に接続される第２電気コンタクトを形成するステップと
を更に備える、請求項１６に記載の方法。
【請求項１８】
前記第１電気コンタクトと前記基板との間に、および前記第２電気コンタクトと前記基板との間に絶縁層を配置するステップを更に備える、請求項１７に記載の方法。
【請求項１９】
提供された前記基板が、＜１１０＞のミラー指数を有する、請求項１５に記載の方法。
【請求項２０】
複数のサイドウォールをそれぞれに有する複数のトレンチを前記基板内に形成するステップが、前記複数のトレンチのそれぞれの前記サイドウォールが＜１１１＞表面を呈するように前記複数のトレンチのそれぞれを配向するステップを更に備える、請求項１９に記載の方法。
【請求項２１】
前記複数のトレンチのうちの少なくとも２つのトレンチの前記複数のサイドウォールのうちの少なくとも１つの上に圧電層を成長させるステップが、ＡｌＮの結晶を成長させるステップを備える、請求項２０に記載の方法。
【請求項２２】
前記複数のトレンチのうちの少なくとも２つのトレンチの前記複数のサイドウォールのうちの少なくとも１つの上に圧電層を成長させるステップが、ＳｉＣの結晶を成長させるステップを備える、請求項２０に記載の方法。
【請求項２３】
前記第１電気コンタクトと前記第２電気コンタクトとの間に無線周波数信号を印加するステップを更に備える、請求項１７に記載の方法。
【請求項２４】
薄膜圧電共振器を形成する方法であって、
水平表面を有する基板に、第１面と第２面を有する垂直に配向された圧電層を形成するステップと、
前記圧電層の前記第１面および前記圧電層の前記第２面の双方に導電層を略同時に配置するステップと
を備える、方法。
【請求項２５】
前記導電層を配置するステップが、単一の加工ステップで行われる、請求項２４に記載の方法。
【請求項２６】
前記導電層を配置するステップが、単一のステップで行われる、請求項２４に記載の方法。
【請求項２７】
垂直に配向された前記圧電層の一方の側に上に第１導電層の部分を形成し、垂直に配向された前記圧電層のもう一方の側に第２導電層を形成するために、垂直に配向された前記圧電層の自由端から前記導電層の一部を更に除去するステップをさらに備える、請求項２４に記載の方法。
【請求項２８】
前記圧電層を形成するステップは、前記水平表面を有する前記基板に、前記第１面と前記第２面を有する垂直に配向された単結晶圧電層を形成するステップを有し、
前記導電層を配置するステップは、前記単結晶圧電層の前記第１面および前記単結晶圧電層の前記第２面の双方に前記導電層を同時に配置する、請求項２４に記載の方法。
【請求項２９】
垂直に配向された前記単結晶圧電層の一方の側に上に第１導電層の部分を形成し、垂直に配向された前記単結晶圧電層のもう一方の側に第２導電層を形成するために、垂直に配向された前記単結晶圧電層の自由端から前記導電層の一部を更に除去するステップをさらに備える、請求項２８に記載の方法。
【請求項３０】
前記垂直に配向された単結晶圧電層は、ＡｌＮ（硝酸アルミニウム）である、請求項２８に記載の方法。
【請求項３１】
前記垂直に配向された単結晶圧電層は、ミラー指数＜１１１＞に対して垂直に配向される請求項２８に記載の方法。
【請求項３２】
基板にデバイスを形成する方法であって、
サイドウォールを有するトレンチを基板に形成するステップと、
前記トレンチの前記サイドウォール上に圧電層を成長させるステップと、
第１の自由端および第２の取付端を有する自立した圧電層を生成するために、前記トレンチの前記サイドウォールの前記基板の材料を除去するステップと、
前記自立した圧電層の両側のそれぞれに導電層を配置するステップと
を備える、方法。
【請求項３３】
前記自立した圧電層の一方の側に第１導電層の部分を形成するため、および前記自立した圧電層のもう一方の側に第２導電層を形成するために、前記自立した圧電層の前記自由端から前記導電層の一部を除去するステップを更に備える、請求項３２に記載の方法。
【請求項３４】
前記第１導電層の部分と前記第２導電層の部分との間に無線周波数信号を印加するステップを更に備える、請求項３３に記載の方法。
【請求項１】
主表面を有する基板上に形成された圧電薄膜共振器であって、
細長のスタックを備え、
前記細長のスタックが、
圧電材料の層と
前記圧電材料の層の第１表面に堆積された第１導電層と、
前記圧電材料の層の第２表面に堆積された第２導電層と
を備え、
前記細長のスタックが、前記基板の前記主表面に対して略垂直に位置する、
圧電薄膜共振器。
【請求項２】
前記スタックが或る長さおよびと幅を有する略長方形であり、
前記スタックが、前記長さの寸法に対応する第１エッジと前記長さの寸法に対応する第２エッジを有し、
前記第１エッジまたは前記第２エッジのうちの一方が、前記基板の第２表面に取り付けられている、
請求項１に記載の圧電薄膜共振器。
【請求項３】
前記第１エッジまたは前記第２のエッジのもう一方が、前記基板に対して解放されている、請求項２に記載の圧電薄膜共振器。
【請求項４】
前記基板の前記主表面に配置された誘電体層と、
前記第１導電層と電気的に接続されている第１電気コンタクトと、
前記第２導電層と電気的に接続されている第２電気コンタクトと
を更に備える、請求項１に記載の圧電薄膜共振器。
【請求項５】
第３の主表面を更に備え、
前記第１の主表面が開口部を備え、
前記開口部が第２の主表面を備え、
前記基板の前記第３主表面が固形である、
請求項２に記載の圧電薄膜共振器。
【請求項６】
フィルタリング・デバイスであって、
第１の水平な主表面と、
第２の水平な主表面と
を有する基盤と、
圧電材料の第１層と、
圧電材料の前記第１層の第１表面に堆積した第１導電層と、
圧電材料の前記第１層の第２表面に堆積した第２導電層と
を有する第１スタックと、
圧電材料の第２層と、
圧電材料の前記第２層の第１表面に堆積した第３導電層と、
圧電材料の前記第２層の第２表面に堆積した第４導電層と
を有する第２スタックと
を備え、
前記第１スタックおよび前記第２スタックが、前記第１および第２の水平な表面に対して垂直に位置する、
フィルタリング・デバイス。
【請求項７】
前記第１スタックおよび前記第２スタックが、前記第１の水平な表面または前記第２の水平な表面のうちの一方と接続される、請求項６に記載のフィルタリング・デバイス。
【請求項８】
前記圧電材料の前記第１層が単結晶圧電フィルムである、請求項６に記載のフィルタリング・デバイス。
【請求項９】
前記圧電材料の前記第１層および前記圧電材料の前記第２層のそれぞれが単結晶圧電フィルムである、請求項６に記載のフィルタリング・デバイス。
【請求項１０】
前記第１スタックおよび前記第２スタックが、前記第１の水平な表面または前記第２の水平な表面のうちの一方と１つのエッジに沿って接続される、請求項６に記載のフィルタリング・デバイス。
【請求項１１】
前記第１スタックおよび前記第２スタックのそれぞれが第１端および第２端を備え、
前記第１スタックの前記第１端および前記第２スタックの前記第１端が前記第１の水平な表面または前記第２の水平な表面のうちの一方と接続され、
前記第１スタックの前記第２端および前記第２スタックの前記第２端が解放されている、
請求項６に記載のフィルタリング・デバイス。
【請求項１２】
前記基板の前記第１の主表面に配置された誘電体層を更に備える、請求項６に記載のフィルタリング・デバイス。
【請求項１３】
前記基板の前記第１の主表面に配置された誘電体層と、
前記第１導電層に取り付けられる第１電気コンタクトと、
前記第２導電層に取り付けられる第２電気コンタクトと
を更に備える、請求項６に記載のフィルタリング・デバイス。
【請求項１４】
前記基板の前記第１の主表面に配置された誘電体層と、
前記第１導電層および前記第４導電層に取り付けられる第１電気コンタクトと、
前記第２導電層および前記第３導電層に取り付けられる第２電気コンタクトと
を更に備える、請求項６に記載のフィルタリング・デバイス。
【請求項１５】
基板にデバイスを形成する方法であって、
複数のサイドウォールをそれぞれに有する複数のトレンチを前記基板内に形成するステップと、
前記複数のトレンチのうちの少なくとも２つのトレンチの前記複数のサイドウォールのうちの少なくとも１つの上に圧電層を成長させるステップと、
第１の自由端および第２の取付端を有する少なくとも１つの自立した圧電層を生成するために、前記複数のトレンチのうちの少なくとも２つの間の基板材料を除去するステップと、
前記自立した圧電層上に導電層を配置するステップと
を有する、方法。
【請求項１６】
前記自立した圧電層の一方の側に第１導電層の部分を形成するため、および前記自立した圧電層のもう一方の側に第２導電層の部分を形成するために、前記自立した圧電層の前記自由端から前記導電層の前記部分を除去するステップを更に備える、請求項１５に記載の方法。
【請求項１７】
前記第１導電層の部分と電気的に接続される第１電気コンタクトを形成するステップと、
前記自立した圧電層の前記もう一方の側に、前記第２導電層の部分と電気的に接続される第２電気コンタクトを形成するステップと
を更に備える、請求項１６に記載の方法。
【請求項１８】
前記第１電気コンタクトと前記基板との間に、および前記第２電気コンタクトと前記基板との間に絶縁層を配置するステップを更に備える、請求項１７に記載の方法。
【請求項１９】
提供された前記基板が、＜１１０＞のミラー指数を有する、請求項１５に記載の方法。
【請求項２０】
複数のサイドウォールをそれぞれに有する複数のトレンチを前記基板内に形成するステップが、前記複数のトレンチのそれぞれの前記サイドウォールが＜１１１＞表面を呈するように前記複数のトレンチのそれぞれを配向するステップを更に備える、請求項１９に記載の方法。
【請求項２１】
前記複数のトレンチのうちの少なくとも２つのトレンチの前記複数のサイドウォールのうちの少なくとも１つの上に圧電層を成長させるステップが、ＡｌＮの結晶を成長させるステップを備える、請求項２０に記載の方法。
【請求項２２】
前記複数のトレンチのうちの少なくとも２つのトレンチの前記複数のサイドウォールのうちの少なくとも１つの上に圧電層を成長させるステップが、ＳｉＣの結晶を成長させるステップを備える、請求項２０に記載の方法。
【請求項２３】
前記第１電気コンタクトと前記第２電気コンタクトとの間に無線周波数信号を印加するステップを更に備える、請求項１７に記載の方法。
【請求項２４】
薄膜圧電共振器を形成する方法であって、
第１面と第２面を有する垂直に配向された圧電層を水平表面を有する基板に形成するステップと、
前記圧電層の前記第１面および前記圧電層の前記第２面の双方に導電層を略同時に配置するステップと
を備える、方法。
【請求項２５】
前記導電層を配置するステップが、単一の加工ステップで行われる、請求項２４に記載の方法。
【請求項２６】
前記導電層を配置するステップが、単一のステップで行われる、請求項２４に記載の方法。
【請求項２７】
垂直に配向された前記圧電層の一方の側に上に第１導電層の部分を形成し、垂直に配向された前記圧電層のもう一方の側に第２導電層を形成するために、垂直に配向された前記圧電層の自由端から前記導電層の前記部分を更に除去する、請求項２４に記載の方法。
【請求項２８】
基板にデバイスを形成する方法であって、
サイドウォールを有するトレンチを基板に形成するステップと、
前記トレンチの前記サイドウォール上に圧電層を成長させるステップと、
第１の自由端および第２の取付端を有する自立した圧電層を生成するために、前記トレンチの前記サイドウォールの前記基板の材料を除去するステップと、
前記自立した圧電層の両側のそれぞれに導電層を配置するステップと
を備える、方法。
【請求項２９】
前記自立した圧電層の一方の側に第１導電層の部分を形成するため、および前記自立した圧電層のもう一方の側に第２導電を形成するために、前記自立した圧電層の前記自由端から前記導電層の前記部分を除去するステップを更に備える、請求項２８に記載の方法。
【請求項３０】
前記第１導電層の部分と前記第２導電層の部分との間に無線周波数信号を印加するステップを更に備える、請求項２９に記載の方法。
【特許請求の範囲】
【請求項１】
主表面を有する基板上に形成された圧電薄膜共振器であって、
細長のスタックを備え、
前記細長のスタックが、
圧電材料の層と、
前記圧電材料の層の第１表面に堆積された第１導電層と、
前記圧電材料の層の第２表面に堆積された第２導電層と
を備え、
前記細長のスタックが、前記基板の前記主表面に対して略垂直に位置する、
圧電薄膜共振器。
【請求項２】
前記スタックが或る長さおよび幅を有する略長方形であり、
前記スタックが、前記長さの寸法に対応する第１エッジと前記長さの寸法に対応する第２エッジを有し、
前記第１エッジまたは前記第２エッジのうちの一方が、前記基板の第２表面に取り付けられている、
請求項１に記載の圧電薄膜共振器。
【請求項３】
前記第１エッジまたは前記第２のエッジのもう一方が、前記基板に対して解放されている、請求項２に記載の圧電薄膜共振器。
【請求項４】
前記基板の前記主表面に配置された誘電体層と、
前記第１導電層と電気的に接続されている第１電気コンタクトと、
前記第２導電層と電気的に接続されている第２電気コンタクトと
を更に備える、請求項１に記載の圧電薄膜共振器。
【請求項５】
第３の主表面を更に備え、
前記第１の主表面が開口部を備え、
前記開口部が第２の主表面を備え、
前記基板の前記第３の主表面が固形である、
請求項２に記載の圧電薄膜共振器。
【請求項６】
フィルタリング・デバイスであって、
第１の水平な表面と、
第２の水平な表面と
を有する基板と、
圧電材料の第１層と、
圧電材料の前記第１層の第１表面に堆積した第１導電層と、
圧電材料の前記第１層の第２表面に堆積した第２導電層と
を有する第１スタックと、
圧電材料の第２層と、
圧電材料の前記第２層の第１表面に堆積した第３導電層と、
圧電材料の前記第２層の第２表面に堆積した第４導電層と
を有する第２スタックと
を備え、
前記第１スタックおよび前記第２スタックが、前記第１の水平な表面および前記第２の水平な表面に対して垂直に位置する、
フィルタリング・デバイス。
【請求項７】
前記第１スタックおよび前記第２スタックが、前記第１の水平な表面または前記第２の水平な表面のうちの一方と接続される、請求項６に記載のフィルタリング・デバイス。
【請求項８】
前記圧電材料の前記第１層が単結晶圧電フィルムである、請求項６に記載のフィルタリング・デバイス。
【請求項９】
前記圧電材料の前記第１層および前記圧電材料の前記第２層のそれぞれが単結晶圧電フィルムである、請求項６に記載のフィルタリング・デバイス。
【請求項１０】
前記第１スタックおよび前記第２スタックが、前記第１の水平な表面または前記第２の水平な表面のうちの一方と１つのエッジに沿って接続される、請求項６に記載のフィルタリング・デバイス。
【請求項１１】
前記第１スタックおよび前記第２スタックのそれぞれが第１端および第２端を備え、
前記第１スタックの前記第１端および前記第２スタックの前記第１端が前記第１の水平な表面または前記第２の水平な表面のうちの一方と接続され、
前記第１スタックの前記第２端および前記第２スタックの前記第２端が解放されている、
請求項６に記載のフィルタリング・デバイス。
【請求項１２】
前記基板の前記第１の水平な表面に配置された誘電体層を更に備える、請求項６に記載のフィルタリング・デバイス。
【請求項１３】
前記基板の前記第１の水平な表面に配置された誘電体層と、
前記第１導電層に取り付けられる第１電気コンタクトと、
前記第２導電層に取り付けられる第２電気コンタクトと
を更に備える、請求項６に記載のフィルタリング・デバイス。
【請求項１４】
前記基板の前記第１の水平な表面に配置された誘電体層と、
前記第１導電層および前記第４導電層に取り付けられる第１電気コンタクトと、
前記第２導電層および前記第３導電層に取り付けられる第２電気コンタクトと
を更に備える、請求項６に記載のフィルタリング・デバイス。
【請求項１５】
基板にデバイスを形成する方法であって、
複数のサイドウォールをそれぞれに有する複数のトレンチを前記基板内に形成するステップと、
前記複数のトレンチのうちの少なくとも２つのトレンチの前記複数のサイドウォールのうちの少なくとも１つの上に圧電層を成長させるステップと、
第１の自由端および第２の取付端を有する少なくとも１つの自立した圧電層を生成するために、前記複数のトレンチのうちの少なくとも２つの間の基板材料を除去するステップと、
前記自立した圧電層上に導電層を配置するステップと
を有する、方法。
【請求項１６】
前記自立した圧電層の一方の側に第１導電層の部分を形成するため、および前記自立した圧電層のもう一方の側に第２導電層の部分を形成するために、前記自立した圧電層の前記自由端から前記導電層の前記部分を除去するステップを更に備える、請求項１５に記載の方法。
【請求項１７】
前記第１導電層の部分と電気的に接続される第１電気コンタクトを形成するステップと、
前記自立した圧電層の前記もう一方の側に、前記第２導電層の部分と電気的に接続される第２電気コンタクトを形成するステップと
を更に備える、請求項１６に記載の方法。
【請求項１８】
前記第１電気コンタクトと前記基板との間に、および前記第２電気コンタクトと前記基板との間に絶縁層を配置するステップを更に備える、請求項１７に記載の方法。
【請求項１９】
提供された前記基板が、＜１１０＞のミラー指数を有する、請求項１５に記載の方法。
【請求項２０】
複数のサイドウォールをそれぞれに有する複数のトレンチを前記基板内に形成するステップが、前記複数のトレンチのそれぞれの前記サイドウォールが＜１１１＞表面を呈するように前記複数のトレンチのそれぞれを配向するステップを更に備える、請求項１９に記載の方法。
【請求項２１】
前記複数のトレンチのうちの少なくとも２つのトレンチの前記複数のサイドウォールのうちの少なくとも１つの上に圧電層を成長させるステップが、ＡｌＮの結晶を成長させるステップを備える、請求項２０に記載の方法。
【請求項２２】
前記複数のトレンチのうちの少なくとも２つのトレンチの前記複数のサイドウォールのうちの少なくとも１つの上に圧電層を成長させるステップが、ＳｉＣの結晶を成長させるステップを備える、請求項２０に記載の方法。
【請求項２３】
前記第１電気コンタクトと前記第２電気コンタクトとの間に無線周波数信号を印加するステップを更に備える、請求項１７に記載の方法。
【請求項２４】
薄膜圧電共振器を形成する方法であって、
水平表面を有する基板に、第１面と第２面を有する垂直に配向された圧電層を形成するステップと、
前記圧電層の前記第１面および前記圧電層の前記第２面の双方に導電層を略同時に配置するステップと
を備える、方法。
【請求項２５】
前記導電層を配置するステップが、単一の加工ステップで行われる、請求項２４に記載の方法。
【請求項２６】
前記導電層を配置するステップが、単一のステップで行われる、請求項２４に記載の方法。
【請求項２７】
垂直に配向された前記圧電層の一方の側に上に第１導電層の部分を形成し、垂直に配向された前記圧電層のもう一方の側に第２導電層を形成するために、垂直に配向された前記圧電層の自由端から前記導電層の一部を更に除去するステップをさらに備える、請求項２４に記載の方法。
【請求項２８】
前記圧電層を形成するステップは、前記水平表面を有する前記基板に、前記第１面と前記第２面を有する垂直に配向された単結晶圧電層を形成するステップを有し、
前記導電層を配置するステップは、前記単結晶圧電層の前記第１面および前記単結晶圧電層の前記第２面の双方に前記導電層を同時に配置する、請求項２４に記載の方法。
【請求項２９】
垂直に配向された前記単結晶圧電層の一方の側に上に第１導電層の部分を形成し、垂直に配向された前記単結晶圧電層のもう一方の側に第２導電層を形成するために、垂直に配向された前記単結晶圧電層の自由端から前記導電層の一部を更に除去するステップをさらに備える、請求項２８に記載の方法。
【請求項３０】
前記垂直に配向された単結晶圧電層は、ＡｌＮ（硝酸アルミニウム）である、請求項２８に記載の方法。
【請求項３１】
前記垂直に配向された単結晶圧電層は、ミラー指数＜１１１＞に対して垂直に配向される請求項２８に記載の方法。
【請求項３２】
基板にデバイスを形成する方法であって、
サイドウォールを有するトレンチを基板に形成するステップと、
前記トレンチの前記サイドウォール上に圧電層を成長させるステップと、
第１の自由端および第２の取付端を有する自立した圧電層を生成するために、前記トレンチの前記サイドウォールの前記基板の材料を除去するステップと、
前記自立した圧電層の両側のそれぞれに導電層を配置するステップと
を備える、方法。
【請求項３３】
前記自立した圧電層の一方の側に第１導電層の部分を形成するため、および前記自立した圧電層のもう一方の側に第２導電層を形成するために、前記自立した圧電層の前記自由端から前記導電層の一部を除去するステップを更に備える、請求項３２に記載の方法。
【請求項３４】
前記第１導電層の部分と前記第２導電層の部分との間に無線周波数信号を印加するステップを更に備える、請求項３３に記載の方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公表番号】特表２００６−５０３４４７（Ｐ２００６−５０３４４７Ａ）
【公表日】平成１８年１月２６日（２００６．１．２６）
【国際特許分類】
【出願番号】特願２００３−５５３７０８（Ｐ２００３−５５３７０８）
【出願日】平成１４年１２月１７日（２００２．１２．１７）
【国際出願番号】ＰＣＴ／ＵＳ２００２／０４０５１１
【国際公開番号】ＷＯ２００３／０５２９２７
【国際公開日】平成１５年６月２６日（２００３．６．２６）
【出願人】（５９１００３９４３）インテル・コーポレーション (1,101)
【Ｆターム（参考）】
【公表日】平成１８年１月２６日（２００６．１．２６）
【国際特許分類】
【出願日】平成１４年１２月１７日（２００２．１２．１７）
【国際出願番号】ＰＣＴ／ＵＳ２００２／０４０５１１
【国際公開番号】ＷＯ２００３／０５２９２７
【国際公開日】平成１５年６月２６日（２００３．６．２６）
【出願人】（５９１００３９４３）インテル・コーポレーション (1,101)
【Ｆターム（参考）】
[ Back to top ]