実装構造体、回路基板、実装構造体の製造方法、電気光学装置および電子機器
【課題】実装構造体における電気的な接続状態をより簡単かつ確実に検査できるようにした実装構造体、回路基板、実装構造体の製造方法、電気光学装置および電子機器を提供する。
【解決手段】基板と、前記基板に実装されてなる電子部品と、前記基板、又は前記電子部品の一方に形成され、前記基板、又は前記電子部品の他方と対向する面に形成された第１の突部と、前記第１の突部上に形成された第１の導電膜とを有する接続端子と、前記接続端子が形成された前記基板、又は前記電子部品の前記面に形成された第２の突部と、前記第２の突部上に形成されると共に、前記第２の突部上に分離した状態で形成された第２の導電膜とを有する検査端子６ｃと、前記基板、又は前記電子部品の他方に形成され、前記接続端子、及び検査端子６ｃと接触する領域に形成された電極と、を有し、検査端子６ｃの前記第２の導電膜は、前記電極と接触することによって導通状態となっている。
【解決手段】基板と、前記基板に実装されてなる電子部品と、前記基板、又は前記電子部品の一方に形成され、前記基板、又は前記電子部品の他方と対向する面に形成された第１の突部と、前記第１の突部上に形成された第１の導電膜とを有する接続端子と、前記接続端子が形成された前記基板、又は前記電子部品の前記面に形成された第２の突部と、前記第２の突部上に形成されると共に、前記第２の突部上に分離した状態で形成された第２の導電膜とを有する検査端子６ｃと、前記基板、又は前記電子部品の他方に形成され、前記接続端子、及び検査端子６ｃと接触する領域に形成された電極と、を有し、検査端子６ｃの前記第２の導電膜は、前記電極と接触することによって導通状態となっている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、実装構造体、回路基板、実装構造体の製造方法、電気光学装置および電子機器に関する。
【背景技術】
【０００２】
従来、ＩＣチップ等の半導体装置をＦＰＣ（Flexible Print Circuit）基板等の実装用基板に実装する場合に、バンプ（突起電極）によって接続する実装方法が知られている。
このような実装方法においては、半導体装置と実装用基板との接触状態が適切なものでなければ、半導体装置と実装用基板との電気的な接続が確保されず、製品に不良が発生することとなる。
そのため、従来、半導体装置と実装用基板とをバンプによって接続する場合に、半導体装置と実装用基板との接触状態を検査する方法が種々提案されている。
例えば、特許文献１には、実装用の透明基板にダミーバンプの接触面積を判定するためのパターンを形成しておき、ダミーバンプが接触した後に、目視によりパターンと比較して、ダミーバンプの接触面積を基に各バンプと実装用基板とが適切に接触しているか否かを検査する方法が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−１８２０８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１記載の技術においては、目視によって半導体装置と実装用基板との接触状態を検査することから、検査対象となるダミーバンプの数が多数となる場合には、検査に多大な労力を要する可能性がある。
なお、半導体装置と実装用基板との接触状態を外観から自動的に検査する装置を用いることも可能であるが、この場合、検査に多大なコストを要する可能性がある。
【０００５】
また、特許文献１記載の技術においては、透明基板にパターンを形成し、透明基板の裏面からパターンを参照してダミーバンプの接触面積を確認するため、透明基板以外の基板に適用することが困難である。
このように、特許文献１に記載された技術を含め、従来の技術においては、実装構造体における電気的な接続状態を簡単かつ確実に検査することが困難であった。
本発明の課題は、実装構造体における電気的な接続状態をより簡単かつ確実に検査することである。
【課題を解決するための手段】
【０００６】
以上の課題を解決するため、本発明の一態様に係る実装構造体は、
基板と、前記基板に実装されてなる電子部品と、前記基板、又は前記電子部品の一方に形成され、前記基板、又は前記電子部品の他方と対向する面に形成された第１の突部と、前記第１の突部上に形成された第１の導電膜とを有する接続端子と、前記接続端子が形成された前記基板、又は前記電子部品の前記面に形成された第２の突部と、前記第２の突部上に形成されると共に、前記第２の突部上に分離した状態で形成された第２の導電膜とを有する検査端子と、前記基板、又は前記電子部品の他方に形成され、前記接続端子、及び前記検査端子と接触する領域に形成された電極と、を有し、前記検査端子の前記第２の導電膜は、前記電極と接触することによって導通状態となることを特徴とする。
【０００７】
このような構成により、検査端子は、電子部品に実装された状態において、第２の導電膜が電極と接触することによって導通状態となる。
これにより、検査端子の第２の導電膜が互いに接続された状態となるため、検査端子における第２の突部を挟んだ第２の導電膜間の抵抗値を測定することにより、検査端子が適切に基板に接触しているか否かを判定することができる。
したがって、検査端子の接触状態を基に、接続端子の接触状態を検査することができる。
即ち、本発明によれば、電気的な接続状態をより簡単かつ確実に検査することが可能となる。
【０００８】
また、本発明の一態様に係る実装構造体は、
前記検査端子は複数形成されており、前記複数の検査端子間を接続する検査用配線が前記基板、又は前記電子部品に形成されていることを特徴とする。
このような構成により、実装面のより広い範囲において、接続端子の接触状態を検査することができる。
また、検査用配線を他の配線と交差させることなく形成したり、電子部品の内部回路を形成する工程において、検査端子を接続する配線を形成することができるため、検査用配線を適切な形態で形成することができる。
【０００９】
また、本発明の一態様に係る実装構造体は、
前記接続端子、及び前記検査端子は、押しつぶされた状態で前記電極と接触されており、前記押しつぶされた検査端子の高さ方向の変形量は、前記押しつぶされた接続端子の高さ方向の変形量よりも小さいことを特徴とする。
このような構成により、検査端子の接触状態が、接続端子の接触状態よりも不確実なものとなる。
したがって、検査端子が導通していることを確認することで、接続端子の接触状態をより確実に判定することができる。
【００１０】
また、本発明の一態様に係る回路基板は、
実装面と、前記実装面に形成された第１の突部と、前記第１の突部上に形成された第１の導電膜とを有する第１端子と、前記実装面に形成された第２の突部と、前記第２の突部上に形成されると共に、前記第２の突部上で分離した状態で形成された第２の導電膜とを有する第２端子と、を有することを特徴とする。
このような構成により、第２端子は、実装されていない場合、第２の突部を挟んだ両側の導電膜が導通していない状態となる。
【００１１】
そして、実装対象が基板に押圧して実装されると、第２端子を実装対象側の電極と接触させることができる。
これにより、第２端子の導電膜が互いに接続された状態となるため、第２端子における第２の突部を挟んだ第２の導電膜間の抵抗値を測定することにより、第２端子が適切に基板に接触しているか否かを判定することができる。
したがって、第２端子の接触状態を基に、第１端子の接触状態を検査することができる。
即ち、本発明によれば、電気的な接続状態をより簡単かつ確実に検査することが可能となる。
【００１２】
また、本発明の一態様に係る実装構造体の製造方法は、
電子部品を基板に実装して構成される実装構造体の製造方法であって、前記基板、又は前記電子部品の一方において、前記基板、又は前記電子部品の他方と対向する面に第１の突部を形成する工程と、前記第１の突部上に形成された第１の導電膜を形成する工程と、を有する接続端子形成工程と、前記接続端子を形成する前記基板、又は前記電子部品の前記面に第２の突部を形成する工程と、前記第２の突部上に、前記第２の突部上で分離した状態の第２の導電膜を形成する工程と、を有する検査端子形成工程と、前記基板、又は前記電子部品の他方において、前記接続端子、及び前記検査端子と接触する領域に電極を形成する工程と、前記電子部品を前記基板に押圧して実装し、前記検査端子の前記分離した第２の導電膜と前記電極とを接触させる工程と、を有することを特徴とする。
このような方法により、実装されていない場合、検査端子の第２の突部を挟んだ両側の導電膜は導通していない状態とされる。
【００１３】
そして、電子部品が基板に押圧して実装されると、検査端子を対応する電極と接触させることができる。
これにより、検査端子の導電膜が互いに接続された状態となるため、検査端子における第２の突部を挟んだ第２の導電膜間の抵抗値を測定することにより、検査端子が適切に基板に接触しているか否かを判定することができる。
したがって、検査端子の接触状態を基に、接続端子の接触状態を検査することができる。
即ち、本発明によれば、電気的な接続状態をより簡単かつ確実に検査することが可能となる。
【００１４】
また、本発明の一態様に係る実装構造体の製造方法は、
前記検査端子の前記分離した第２の導電膜の導通状態を検査する工程をさらに有することを特徴とする。
これにより、検査端子が適切に基板に接触しているか否かを判定することができる。
したがって、検査端子の接触状態を基に、接続端子の接触状態を検査することができる。
また、本発明の一態様に係る電気光学装置は、
請求項１乃至請求項３のいずれか１項に記載の実装構造体を備えることを特徴とする。
このような構成により、検査端子は、電子部品に実装された状態において、第２の導電膜が電極と接触することによって導通状態となる。
【００１５】
これにより、検査端子の導電膜が互いに接続された状態となるため、検査端子における第２の突部を挟んだ第２の導電膜間の抵抗値を測定することにより、検査端子が適切に基板に接触しているか否かを判定することができる。
したがって、検査端子の接触状態を基に、接続端子の接触状態を検査することができる。
即ち、本発明によれば、電気的な接続状態をより簡単かつ確実に検査することが可能となる。
【００１６】
また、本発明の一態様に係る電子機器は、
請求項７に記載の電気光学装置を備えることを特徴とする。
このような構成により、検査端子は、電子部品に実装された状態において、第２の導電膜が電極と接触することによって導通状態となる。
これにより、検査端子の導電膜が互いに接続された状態となるため、検査端子における第２の突部を挟んだ第２の導電膜間の抵抗値を測定することにより、検査端子が適切に基板に接触しているか否かを判定することができる。
したがって、検査端子の接触状態を基に、接続端子の接触状態を検査することができる。
即ち、本発明によれば、電気的な接続状態をより簡単かつ確実に検査することが可能となる。
【図面の簡単な説明】
【００１７】
【図１】第１実施形態の実装構造体１Ａを示す概略構成図である。
【図２】第１実施形態の実装構造体を構成する半導体装置を示す概略斜視図である。
【図３】ＩＣチップの能動面の構成を示す概略平面図である。
【図４】ダミー端子６ｃの構成を示す模式図である。
【図５】ダミー端子６ｃ間の配線を示す模式図である。
【図６】端子の形成方法を示す概略図である。
【図７】端子の形成方法を示す概略図である。
【図８】端子の形成方法を示す概略図である。
【図９】再配線１１の形成方法を示す概略図である。
【図１０】ＩＣチップ１の端子（樹脂コアバンプ）と基板１８の端子との導電接続状態を示す図である。
【図１１】ダミー端子６ｃの配置例を示す図である。
【図１２】実装構造体１Ａを適用した電気光学装置を、電子機器としての携帯電話機に組み込んだ場合の例を示す模式図である。
【発明を実施するための形態】
【００１８】
以下、本発明を適用した実装構造体、回路基板、実装構造体の検査方法、電気光学装置および電子機器の実施の形態を図面を参照して説明する。
（第１実施形態）
（構成）
（実装構造体の構成）
以下、本発明に係る実装構造体について説明する。なお、本発明が本実施形態に限定されないことはもちろんである。
また、以降の説明では必要に応じて図面を参照するが、この図面では、複数の構成要素から成る構造のうち重要な構成要素を分かり易く示すため、各要素を実際とは異なった寸法で示す場合がある。
【００１９】
図１は、本実施形態の実装構造体１Ａを示す概略構成図であり、図１（ａ）は平面図、図１（ｂ）は図１（ａ）のＸ−Ｘ線に沿った断面図である。図２は、本実施形態の実装構造体を構成する半導体装置（電子部品としてのＩＣチップ）を示す概略斜視図である。図３はＩＣチップの能動面の構成を示す概略平面図である。実装用の基板１８上にＩＣチップを実装する際には、この能動面側が実装面、すなわち実装される面となる。なお、図２は実際のＩＣチップの外観形状に近い状態を示している。図３は端子の構成を分かり易く示すために端子を模式化して大きく示している。そのため、図２における端子の数と図３における端子の数は異なっている。
【００２０】
図１から図３に示すように、半導体装置としてのＩＣチップ1は、半導体素子を含んで構成された内部回路を内蔵した基材２を有している。この基材２は、例えば単結晶シリコンなどからなる半導体ウエハに内部回路を作り込み、その内部回路の表面を保護膜で被覆し、そして半導体ウエハをダイシングによって切断した後に出来上がった複数のチップのうちの１つである。内部回路は周知の半導体製造プロセスによって形成されている。内部回路は、例えば、ＭＯＳトランジスタを含んで構成されている。基材２の６つの外周面のうち内部回路が形成された面が、いわゆる能動面であり、図１から図３では符号３によって能動面が示されている。能動面３の全面は保護膜、いわゆるパッシベーション膜４によって被覆されている。
【００２１】
パッシベーション膜４の上にドット状、すなわち島状の複数の端子６ａ，６ｂ及び６ｃが設けられている。端子６ａはＩＣチップ１にとっての入力側端子であり、端子６ｂは出力側端子であり、端子６ｃはＩＣチップ１の実装時に基板との接触状態を検査するためのダミー端子である。内部回路への入力信号は入力側端子６ａから取り込まれる。内部回路からの出力信号は出力側端子６ｂを通して外部へ伝送される。また、ＩＣチップ１の実装時における接触状態は、後述する検査方法により、複数のダミー端子６ｃ間の導通状態を基に判定できる。
【００２２】
複数の入力側端子６ａは、ＩＣチップ１の互いに対向する一対の長辺１ａ，１ｂのうち一方の長辺１ａに沿って直線状に並べて設けられている。
出力側端子６ｂは、ＩＣチップ１の互いに対向する一対の長辺１ａ，１ｂのうち他方の長辺１ｂに沿って直線状に並べて設けられている。図３では、端子６ａ及び端子６ｂの構成を分かり易くするために、端子６ａ，６ｂの数を実際よりも少なくして端子間の間隔を広く示している。
【００２３】
出力側端子６ｂは、図２の部分拡大図（ａ）に示すように、基材２の能動面３側に設けられた樹脂突部７ｂと、この樹脂突部７ｂ上に設けられたドット状すなわち島状の導電膜８ｂとを有している。樹脂突部７ｂ自体は他方の長辺１ｂに沿った細長い形状の突部であるが、出力側端子６ｂを構成する樹脂突部７ｂはその細長い樹脂突部の端子に相当する個々の部分である。樹脂突部７ｂは、例えばアクリル樹脂やエポキシ樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、シリコーン変性ポリイミド樹脂等を材料として用いパッシベーション膜４上に形成されている。樹脂突部７ｂは、断面が半円形状又は部分円形状でＩＣチップ１の長辺１ｂと平行に延びる細長い形状や、断面が半楕円形状又は部分楕円形状でＩＣチップ１の長辺１ｂと平行に延びる細長い形状等に形成されている。つまり、樹脂突部７は長いかまぼこ形状、すなわち長いドーム形状に形成された樹脂コアである。なお、ここでは、樹脂突部７ｂとして、上記樹脂コアを例に挙げて説明するが、絶縁性を有し、変形する材料であれば、他の材料を用いることもできる。
【００２４】
導電膜８ｂは、例えば、ＴｉＷ（チタン・タングステン）、Ａｕ（金）、Ｃｕ、Ｎｉ、Ｐｄ、Ａｌ、Ｃｒ、Ｔｉ、Ｗ、ＮｉＶ、鉛フリーはんだ等の金属の単層又はこれらの金属のいくつかを積層した構造を採用することができる。導電膜８ｂは、立体的に見ると図２（ａ）に示すように樹脂突部７ｂの外形形状に沿った立体形状であり、平面的に見ると図３に示すように長方形状である。
【００２５】
図２（ａ）において導電膜８ｂの端部の一部分が窪んでいる。これは、パッシベーション膜４の該当する部分に開口９が設けられていて、導電膜８ｂの材料をパッシベーション膜４上に例えばスパッタ法等によって成膜したときに、開口９に対応する部分の導電膜８ｂの材料が開口９に付き回っている状態を示している。パッシベーション膜４の開口９の所には基材２の中の内部回路の端子すなわちパッド（例えばアルミニウムなどからなるパッド）が置かれている。このパッドは、例えば、ＭＯＳトランジスタのゲート、ソース、ドレインの各外部接続端子に繋がっている。従って、各導電膜８ｂは開口９を介して内部回路と導通している。すなわち、導電膜８ｂが設けられた部分が樹脂コアバンプとして機能する。
【００２６】
アルミニウムのパッドを用いる場合には、下地層（シード層）としてＴｉＷの薄膜を設けることが好ましい。これにより、アルミニウムのパッドと、パッドに積層される導電膜、例えばＡｕ（金）とが互いに拡散して発生するポイドを抑制することができる。すなわち、ＴｉＷの薄膜は、アルミニウムとＡｕ（金）との間の密着性とバリア性とを兼ね備えている。
入力側端子６ａは、構成要素の部品の種類を考えれば、出力側端子６ｂと全く同じ構成要素から成っている。つまり、入力側端子６ａは、図３に示すように、樹脂突部７ａ及び導電膜８ａを有している。樹脂突部７ａは出力側端子６ｂ内の樹脂突部７ｂと同じ材料でほぼ同じ形状に形成されている。但し、必要な端子数が異なる関係上、ＩＣチップ1の一方の長辺１ａに沿って設けられた樹脂突部７ａの長さは出力側の樹脂突部７ｂと異なっている。また、導電膜８ａは、出力側の導電膜８ｂよりも広い幅となっており、ＩＣチップ1の一方の長辺１ａに沿った数は出力側の導電膜８ｂよりも少なくなっている。
【００２７】
ダミー端子６ｃは、構成要素の部品の種類を考えれば、入力側端子６ａ及び出力側端子６ｂと全く同じ構成要素から成っている。つまり、ダミー端子６ｃは、図３に示すように、樹脂突部７ｃ及び導電膜８ｃを有している。樹脂突部７ｃは出力側端子６ｂ内の樹脂突部７ｂと同じ材料で形成されている。一方、導電膜８ｃは、樹脂突部７ｃの頂点付近で分断されており、導電膜８ｃにおいて、樹脂突部７ｃを挟む両側の導電膜８１ｃ，８２ｃは、ＩＣチップ１の形成時においては、互いに非導通状態となっている。
【００２８】
図４は、ダミー端子６ｃの構成を示す模式図であり、図４（ａ）は平面図、図４（ｂ）は図４（ａ）におけるＹ−Ｙ線に沿った断面図である。なお、図４（ｂ）においては、比較のため、通常の端子（入力側端子６ａあるいは出力側端子６ｂ）を併せて示している。
図４（ａ）に示すように、ダミー端子６ｃの導電膜８ｃは、樹脂突部７ｃの頂点部分において、導電膜８１ｃと導電膜８２ｃとに分断されており、ＩＣチップ１にダミー端子６ｃが形成された時点では、導電膜８１ｃ，８２ｃは互いに導通していない状態である。
【００２９】
また、図４（ｂ）に示すように、ダミー端子６ｃにおける導電膜８１ｃ，８２ｃの能動面３からの高さは、入力側端子６ａおよび出力側端子６ｂの導電膜８ａ，８ｂの高さに比べて低くなっている。
これら複数のダミー端子６ｃは、ＩＣチップ１が基板に実装される際に、押圧されることによって、基板側の対向する位置に形成された電極に接触する。
ＩＣチップ１が基板に適切な押圧力で接触した場合、入力側端子６ａおよび出力側端子６ｂが基板の電極に接触して導通し、さらに、ダミー端子６ｃも基板側の電極に接触することとなる。
ダミー端子６ｃが基板側の電極に接触すると、導電膜８１ｃ，８２ｃが互いに導通した状態となる。
【００３０】
また、複数のダミー端子６ｃは、基材２上の能動面３側に設けられた配線としての再配線１１によって接続されている。
図５は、ダミー端子６ｃ間の配線を示す模式図である。
図５に示す模式図では、３つのダミー端子６ｃ（配列順に第１ダミー端子Ｄ１，第２ダミー端子Ｄ２，第３ダミー端子Ｄ３とする）が、樹脂突部７ｃを挟む導電膜８１ｃおよび導電膜８２ｃの向きを一致させた状態で配列されており、第１ダミー端子Ｄ１における導電膜８２ｃが、第２ダミー端子Ｄ２における導電膜８２ｃと再配線１１によって接続されている。また、第２ダミー端子Ｄ２の導電幕８１ｃは、第３ダミー端子Ｄ３における導電膜８１ｃと再配線１１によって接続されている。
【００３１】
そして、図５に示すように、実装時にＩＣチップ１が基板に押圧され、第１から第３のダミー端子Ｄ１〜Ｄ３が、基板側の電極と接触すると、各ダミー端子６ｃの導電膜８１ｃ，８２ｃが互いに導通する。
すると、第１から第３のダミー端子Ｄ１〜Ｄ３は、再配線１１によって導通し、直列接続された状態となる。
そのため、第１のダミー端子Ｄ１が接触する基板側の電極と、第３のダミー端子Ｄ３が接触する基板側の電極との間で抵抗値を測定すると、各ダミー端子６ｃの接触状態が判定できる。そして、ダミー端子６ｃの接触状態は、ＩＣチップ１における入力側端子６ａおよび出力側端子６ｂの接触状態を表しているとみなすことができる。
即ち、ダミー端子６ｃ間を接続する再配線１１と各ダミー端子６ｃとによって、ＩＣチップ１の実装状態を検査する検査回路が構成されている。
【００３２】
なお、図５においては、ダミー端子６ｃの３つを直列に接続した状態を例として示したが、ダミー端子６ｃをより多く直列に接続することとしても良い。
図１から図３の説明に戻り、再配線１１は、導電膜８ａ，８ｂおよび８ｃを形成するときに、同じ工程で同時に形成されたものである。従って、再配線１１は導電膜８ａ，８ｂと同じ材料で構成され、前述したように、ＴｉＷ（チタン・タングステン）、Ａｕ（金）、Ｃｕ、Ｎｉ、Ｐｄ、Ａｌ、Ｃｒ、Ｔｉ、Ｗ、ＮｉＶ、鉛フリーはんだ等の金属の単層又はこれらの金属のいくつかを積層した構造を採用することができる。
【００３３】
ここで、再配線とは、基材２の内部に内部回路を周知の半導体製造方法によって形成し、さらにパッシベーション膜４を形成してベアチップを作製するまでの処理を前処理と呼ぶときに、その前処理完了後に再度、形成された配線のことである。
本実施形態においては、再配線１１をパッシベーション膜４上の形成しているため、能動面３における他の配線を横切ることなく再配線１１を形成できる。
なお、本実施形態では、細長い樹脂突部７ａ，７ｂを複数の導電膜８ａ，８ｂにわたって連続して設けた。これに対し、端子1個分の長さの島状の樹脂突部７ａ，７ｂをそれぞれ直線上に配列するように基材２の能動面３側に形成し、それらの樹脂突部７ａ，７ｂの個々に導電膜８ａ，８ｂを個別に形成しても良い。
【００３４】
（端子および再配線の形成方法）
次に、上記の端子６ａ，６ｂ，６ｃおよび再配線１１の形成方法について図６から図９を用いて説明する。以下で説明する端子および再配線の形成方法は、本発明に係る実装構造体の製造方法の一部を構成するものである。なお、これらの図において、右側の図は平面図であり、左側の図はその平面図におけるＡ−Ａ線に沿った断面図である。また、以下の図では、入力側端子６ａ、出力側端子６ｂおよびダミー端子６ｃの位置および形状を模式的に示しつつ、これらの形成方法をまとめて説明する。
【００３５】
まず、図６（ａ）に示すように、半導体ウエハ１２を入手する。半導体ウエハ１２は、周知の通り、所定の直径の円板形状であり、その中にＩＣチップ複数個分の内部回路が形成されている。符号２ａは、後に図２の基材２になるウエハ本体である。ウエハ本体２ａの能動面３上には端子であるパッド１３が形成され、さらにパッシベーション膜４が形成されている。パッシベーション膜４のパッド１３に対応する領域には開口９が形成されており、この開口９を通してパッド１３が外部へ臨んでいる。
パッド１３の形成方法としては、例えばスパッタ法で能動面３に成膜されたアルミニウムの薄膜をフォトエッチング法でパターニングする方法が挙げられる。
バッシベーション膜４の形成方法としては、開口９に対応したパッド１３の領域をレジスト膜で覆った後に、能動面３をＳｉＯ２（酸化珪素）、ＳｉＮ（窒化珪素）、ポリイミド樹脂等の薄膜で覆う。そして上記レジスト膜を剥離する方法が挙げられる。
【００３６】
次に、図６（ｂ）に示すように、樹脂突部７ａ，７ｂ，７ｃ（図３参照）の元となる感光性材料、例えばエポキシ樹脂をスピンコート法によって所定の一様な厚さで能動面３側に塗布する。続いて、塗布された感光性のエポキシ樹脂を露光・現像することによりパターニングを行って、樹脂突部７ａ，７ｂ，７ｃの原形である断面矩形状の細長い樹脂突部７’を形成する。次に、樹脂突部７’を所定の温度で加熱して硬化させると共に角部を丸く成形して、図６（ｃ）に示すように樹脂突部７ａ，７ｂ，７ｃを形成する。
次に、図７（ｄ）に示すように、例えばＴｉＷからなる下地層としての第１層１４’をスパッタ法などにより所定厚さでウエハの全面（能動面３側）に形成し、さらにその上に、例えばＡｕからなる第２層１５’をスパッタ法やメッキ法などにより所定厚さでウエハの全面に形成する。第1層１４’はパッシベーション膜４の開口９の所でパッド１３に面状に接触する。
【００３７】
次に、図７（ｅ）に示すように、感光性レジスト材料１７’をウエハ上に一様な厚さで塗布し、露光・現像することにより所定の平面形状、具体的には、導電膜８ａ，８ｂ，８ｃと同じ平面形状のレジストパターン１７を形成する。なお、導電膜８ｃは、樹脂突部の頂点付近にレジストパターン１７の間隙を有するが、ここでは図示を省略している。
次に、レジストパターン１７をマスクとして第２層１５’をエッチングして、図７（ｆ）に示す所定形状の第２層１５を形成する。このとき、図９（ａ）に示すように、ダミー端子６ｃを繋ぐ再配線１１の第２層１５を同時にパターニングする。
【００３８】
次に、図８（ｇ）に示すように、レジストパターン１７を適宜の剥離液によって除去する。そして、パターニングした第２層１５をマスクとして所定のエッチング液によって第１層１４’をエッチングして、図８（ｈ）に示すように、第２層１５と同じ平面形状の第１層１４を形成する。このとき、図９（ｂ）に示すように再配線１１の第１層１４を同時に形成する。以上により、図３の基材２の能動面３上に、複数の島状の導電膜８ａ，８ｂ及び８ｃが形成されて、配列した複数の端子６ａ，６ｂが完成し、同時に、ダミー端子６ｃと再配線１１とが一体形成される。
樹脂コアバンプの弾性変形と接続の信頼性とを考慮すると、ＴｉＷの第１層１４の膜厚は３０ｎｍ〜１００ｎｍ、Ａｕの第２層１５の膜厚は２００ｎｍ〜２０００ｎｍが好ましい。なお、再配線１１における第２層１５の膜厚は、端子６ａと同じでなくてもよい。電気的な接続を可能とする配線抵抗を確保すればよいので、例えば当該膜厚を薄くしてもよい。これにより、無駄なＡｕの使用を防ぐことができる。
【００３９】
このようにしてできあがったＩＣチップ１は、能動面３上において樹脂コアバンプとして機能する複数の端子６ａ，６ｂと、複数のダミー端子６ｃおよびダミー端子６ｃ間を繋ぐ再配線１１とを有する。
なお、本実施形態において、再配線１１は、入力側端子６ａの配列に沿って形成したダミー端子６ｃ間を接続するものと、出力側端子６ｂの配列に沿って形成したダミー端子６ｃ間を接続するものとをそれぞれ独立に形成している。但し、入力側端子６ａの配列に沿って形成したダミー端子６ｃ間を接続するものと、出力側端子６ｂの配列に沿って形成したダミー端子６ｃ間を接続するものとを接続した状態で構成することとしても良い。
【００４０】
（実装構造体の検査方法）
次に、本発明に係る実装構造体の検査方法について説明する。
なお、以下で説明する実装構造体の検査方法は、本発明に係る実装構造体の製造方法の一部を構成するものである。
ＩＣチップ１は、ガラス製の硬質基板や、プラスチック製の硬質基板や、可撓性のＦＰＣ基板等の表面（被実装面）に実装される。その際には、図１０（ａ）に示すように、能動面３側と基板１８との間に接着剤として導電粒子を含まない非導電性膜（ＮＣＦ）１９を挟んだ上で、ＩＣチップ１を基板１８へ押圧する。すると、図１０（ｂ）に示すように、基板１８側の端子２０とＩＣチップ１側の端子６ａ，６ｂとが直接に接触し、さらに押圧を続けると、樹脂突部７ａ，７ｂが圧力に応じて弾性的に変形し扁平状態となる。
【００４１】
また、このとき、図１０（ｃ）に示すように、入力側端子６ａおよび出力側端子６ｂが基板１８側の電極に接触することに遅れて、ダミー端子６ｃが基板１８側の電極（端子２０）に接触する。
このように、基板１８との接触が十分に確保されると推定される押圧力でＩＣチップ１を基板１８に押圧し、接着剤によって、これらを固定する。
【００４２】
次いで、互いに接続された複数のダミー端子６ｃにおいて、両端のもの（例えば、図５の第１ダミー端子Ｄ１と第３ダミー端子Ｄ３）が接触している基板１８の電極にプローブを接触させ、抵抗値を測定する。
なお、ダミー端子６ｃの能動面３からの高さは、入力側端子６ａおよび出力側端子６ｂよりも低くなっているため、ダミー端子６ｃに加わる押圧力は、入力側端子６ａおよび出力側端子６ｂよりも小さくなる。
即ち、ダミー端子６ｃと基板１８側の電極との接触状態は、入力側端子６ａおよび出力側端子６ｂも電気的な接続が不確実なものとなっている。
互いに接続された複数のダミー端子６ｃ全てが、基板１８側の電極に接触していれば、各ダミー端子６ｃが直列に接続され、両端のダミー端子６ｃは導通した状態となることから、測定される抵抗値は閾値以下の小さい値となる。
【００４３】
一方、互いに接続された複数のダミー端子６ｃのいずれかが、基板１８側の電極に接触していない場合、両端のダミー端子６ｃは導通していない状態となることから、測定される抵抗値は閾値を超える大きい値となる。
即ち、ＩＣチップ１を基板１８に実装後、互いに接続された複数のダミー端子６ｃのうち、両端のものが接触している電極間で抵抗値を測定し、測定結果が閾値以下であればダミー端子６ｃが基板１８の電極に確実に接触していると判定することができる。即ち、この場合、入力側端子６ａおよび出力側端子６ｂも、基板１８の電極に確実に接触していると推定できる。
【００４４】
一方、互いに接続された複数のダミー端子６ｃのうち、両端のものが接触している電極間で抵抗値を測定した結果、測定結果が閾値を超えていればダミー端子６ｃが基板１８の電極に接触していないと判定することができる。即ち、この場合、入力側端子６ａおよび出力側端子６ｂも、基板１８の電極に接触していないと推定できる。
以上のように、本実施形態に係る実装構造体１Ａは、入力側端子６ａおよび出力側端子６ｂに加え、ＩＣチップ１の能動面３にダミー端子６ｃを備えている。このダミー端子６ｃは、入力側端子６ａおよび出力側端子６ｂと比べ、樹脂突部の頂点付近において、導電膜が分離されている。即ち、ダミー端子６ｃの導電膜８ｃは、ダミー端子６ｃ両側の導電膜８１ｃおよび導電膜８２ｃが導通していない状態である。
【００４５】
そして、ＩＣチップ１の実装時には、実装用の基板１８にＩＣチップ１を押圧し、入力側端子６ａ、出力側端子６ｂおよびダミー端子６ｃそれぞれが基板１８の対向する電極に押し当てられる。
すると、ＩＣチップ１の能動面３からの高さがより高い入力側端子６ａおよび出力側端子６ｂが初めに基板１８の電極と接触し、さらにＩＣチップ１が押圧されると、ＩＣチップ１の能動面３からの高さがより低いダミー端子６ａが基板１８の電極と接触する。
【００４６】
能動面３の複数個所に設置されたダミー端子６ｃは、導電膜８１ｃ，８２ｃを所定の他のダミー端子６ｃの導電膜８１ｃ，８２ｃと接続されている。
具体的には、複数のダミー端子６ｃは、樹脂突部の頂点付近で分離された導電膜８１ｃ，８２ｃが導通した場合に、複数のダミー端子６ｃが電気的に直列接続された状態となるように、互いの導電膜８１ｃ，８２ｃを接続されている。
そのため、ＩＣチップ１を基板１８に実装した後、直列接続された複数のダミー端子６ａにおける両端のダミー端子６ｃが接触している電極間において、抵抗値を測定することにより、複数のダミー端子６ｃが適切に基板１８に接触していれば、抵抗値は低い値を示し、複数のダミー端子６ｃが適切に基板１８に接触してない場合、抵抗値は高い値を示す。
【００４７】
したがって、実装構造体１Ａにおいては、ＩＣチップ１を基板１８に実装した後、ダミー端子６ｃの両端における抵抗値を測定することによって、入力側端子６ａおよび出力側端子６ｂの接触状態を検査することができる。
即ち、本発明に係る実装構造体１Ａによれば、電気的な接続状態をより簡単かつ確実に検査することが可能となる。
なお、上記実施形態においては、ＩＣチップ１の能動面にダミー端子６ｃを形成し、実装用の基板１８にＩＣチップ１を実装する場合を例に挙げて説明したが、本発明は、各種電子部品を回路基板にフリップチップ実装する場合等、バンプを介して電気的な接続を行う種々の回路基板に適用することができる。
【００４８】
（応用例１）
上記実施形態においては、ＩＣチップ１のパッシベーション膜４上に形成した再配線１１によってダミー端子６ｃ間を接続するものとして説明したが、このような再配線１１に代えて、ＩＣチップ１の内部回路として、ダミー端子６ｃを接続するための内部配線を形成することとしても良い。
この場合、ＩＣチップ１の能動面３を形成する工程において、ダミー端子６ｃを接続する配線を形成することができる。
【００４９】
（応用例２）
上記実施形態においては、ＩＣチップ１の能動面３にダミー端子６ｃを形成するものとして説明したが、ダミー端子６ｃを実装用の基板１８側に形成することも可能である。
この場合、ダミー端子６ｃ間を接続する再配線１１に相当する配線を基板１８に形成することで、上記実施形態と同様に、実装構造体１Ａの接続状態を検査することができる。
これにより、ＩＣチップ１の構成をより簡単なものとできる。
【００５０】
（応用例３）
上記第１および第２実施形態においては、図１〜３に示すように、ダミー端子６ｃを、入力側端子６ａの列および出力側端子６ｂの列とは異なる位置に配置する場合を例に挙げて説明したが、ダミー端子６ｃを入力側端子６ａの列内あるいは出力側端子６ｂの列内に配置することができる。
図１１は、ダミー端子６ｃの配置例を示す図である。
図１１において、ダミー端子６ｃは、入力側端子６ａおよび出力側端子６ｂの端子列の中に混在して配置されている。なお、ダミー端子６ａの導電膜８１ｃ，８２ｃ間に示される破線は、導電膜８１ｃ，８２ｃと接触する基板１８側の電極を表している。
【００５１】
このとき、ダミー端子６ｃは、入力側端子６ａおよび出力側端子６ｂの端子列において、可能な限り互いを離して両端と中央に配置することが望ましい。これにより、実装面におけるより広い範囲の接続状態を検査することができ、特に、実装面の端部や角部の状態が確認できるものとなる。
なお、図１１において、入力側端子６ａの端子列および出力側端子６ｂの端子列における一端の端子は、入力側端子６ａおよび出力側端子６ｂと同様の構成とされている。
即ち、入力側端子６ａの端子列および出力側端子６ｂの端子列における両端の端子は、導電膜８１ｃと導電膜８２ｃとが分断されず、連続した構成である。
【００５２】
また、入力側端子６ａの端子列における一端の端子は、隣接するダミー端子６ｃの導電膜８１ｃと再配線１１によって接続され、出力側端子６ｂの端子列における一端の端子は、隣接するダミー端子６ｃの導電膜８２ｃと再配線１１によって接続されている。入力側端子６ａの端子列および出力側端子６ｂの端子列における他端側のダミー端子６ｃにおいては、入力側端子６ａの端子列内に配置されたダミー端子６ｃの導電膜８２ｃと、出力側端子６ｂの端子列内に配置されたダミー端子６ｃの導電膜８１ｃとが再配線１１によって接続されている。
さらに、図１１における破線で示すように、入力側端子６ａの端子列および出力側端子６ｂの端子列における上記一端の端子と接触する基板１８側の位置にそれぞれ電極（検査用電極Ｔ１，Ｔ２）が形成されている。
このような構成により、検査用電極Ｔ１，Ｔ２にプローブを接触させることで、入力側端子６ａおよび出力側端子６ｂの端子列内に配置された全てのダミー端子６ｃの導通状態（入力側端子６ａおよび出力側端子６ｂにおける接触状態）を一括して検査することができる。
【００５３】
ここで、図１１においては、入力側端子６ａおよび出力側端子６ｂの端子列内に配置するダミー端子６ｃの数をそれぞれ３つである場合を例に挙げて説明したが、入力側端子６ａおよび出力側端子６ｂの端子列内に配置するダミー端子６ｃの数は、４つ以上あるいは２つ以下とすることができる。
例えば、ＩＣチップ１の能動面にダミー端子６ｃを１つ形成する場合、ＩＣチップ１と基板１８との実装面において、電気的な接続状態を確認するのに有効な位置を特定し、その位置にダミー端子６ｃを形成することで、より少ないダミー端子６ｃによって、電気的な接続状態を検査することが可能となる。
【００５４】
図１１においては、ダミー端子６ｃを１つ形成する場合の配置例を併せて図示しており（図１１における一点鎖線内のダミー端子Ｐ）、この場合、ダミー端子６ｃと接触する基板１８側の位置には電極Ｔ３が形成され、ダミー端子６ｃが適切に実装されると、電極Ｔ３によって、ダミー端子Ｐの導電膜８１ｃと導電膜８２ｃとが導通する。そのため、ダミー端子Ｐの導電膜８１ｃと導電膜８２ｃとの間における導通状態を検査することで、入力側端子６ａおよび出力側端子６ｂにおける接触状態を検査することができる。
なお、図１１に示す一点鎖線内のダミー端子Ｐは、説明のために示したものであり、他のダミー端子６ｃが設置される場合には、通常は設置されないものである。
ＩＣチップ１の能動面にダミー端子６ｃを１つ形成する場合も、ダミー端子６ｃを入力側端子６ａあるいは出力側端子６ｂの端子列内に配置すること、および、これらの端子列内以外の箇所に配置することのいずれも可能である。
【００５５】
（応用例４）
図１〜３および図１１において、入力側端子６ａの端子列および出力側端子６ｂの端子列より実装面の外側では、再配線１１をＩＣチップ１の内部配線として形成し、入力側端子６ａの端子列および出力側端子６ｂの端子列より実装面の内側では、再配線１１をＩＣチップ１の外表面に表れる層（導電膜８ｃと同一の層）に形成することができる。
これにより、ＩＣチップ１において、内部回路が密な状態となる領域では、再配線１１を外表面に形成し、内部回路が密な状態とならない領域では、再配線１１を内部回路と同一のプロセスで形成することができる。
【００５６】
（応用例５）
上記実施形態に係る実装構造体１Ａは、液晶装置等の電気光学装置に用いられるドライバＩＣをパネル側の基板に実装する場合や、デジタルカメラ等の撮像装置に用いられる画像処理用ＩＣを撮像装置側の基板に実装する場合等、種々の装置に適用することができる。
また、上記実施形態に係る実装構造体１Ａを備える装置は、各種電子機器に適用可能である。
図１２は、実装構造体１Ａを適用した電気光学装置を、電子機器としての携帯電話機に組み込んだ場合の例を示す模式図である。
実装構造体１Ａを適用した電気光学装置を備える電子機器として、図１２のような携帯電話機の他、例えば、パーソナルコンピュータ、情報携帯端末、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末などが挙げられる。
【符号の説明】
【００５７】
１Ａ 実装構造体、１ ＩＣチップ、２ 基材、３ 能動面（実装面）、４ パッシベーション膜、６ａ 入力側端子（接続端子，第１端子）、６ｂ 出力側端子（接続端子，第１端子）、６ｃ ダミー端子（検査端子，第２端子）、７ａ，７ｂ，７ｃ 樹脂突部、８ａ，８ｂ，８ｃ 導電膜、９ 開口、１１ 再配線（検査用配線）、１８ 基板、１９ 非導電性膜、２０ 端子（電極）
【技術分野】
【０００１】
本発明は、実装構造体、回路基板、実装構造体の製造方法、電気光学装置および電子機器に関する。
【背景技術】
【０００２】
従来、ＩＣチップ等の半導体装置をＦＰＣ（Flexible Print Circuit）基板等の実装用基板に実装する場合に、バンプ（突起電極）によって接続する実装方法が知られている。
このような実装方法においては、半導体装置と実装用基板との接触状態が適切なものでなければ、半導体装置と実装用基板との電気的な接続が確保されず、製品に不良が発生することとなる。
そのため、従来、半導体装置と実装用基板とをバンプによって接続する場合に、半導体装置と実装用基板との接触状態を検査する方法が種々提案されている。
例えば、特許文献１には、実装用の透明基板にダミーバンプの接触面積を判定するためのパターンを形成しておき、ダミーバンプが接触した後に、目視によりパターンと比較して、ダミーバンプの接触面積を基に各バンプと実装用基板とが適切に接触しているか否かを検査する方法が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−１８２０８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１記載の技術においては、目視によって半導体装置と実装用基板との接触状態を検査することから、検査対象となるダミーバンプの数が多数となる場合には、検査に多大な労力を要する可能性がある。
なお、半導体装置と実装用基板との接触状態を外観から自動的に検査する装置を用いることも可能であるが、この場合、検査に多大なコストを要する可能性がある。
【０００５】
また、特許文献１記載の技術においては、透明基板にパターンを形成し、透明基板の裏面からパターンを参照してダミーバンプの接触面積を確認するため、透明基板以外の基板に適用することが困難である。
このように、特許文献１に記載された技術を含め、従来の技術においては、実装構造体における電気的な接続状態を簡単かつ確実に検査することが困難であった。
本発明の課題は、実装構造体における電気的な接続状態をより簡単かつ確実に検査することである。
【課題を解決するための手段】
【０００６】
以上の課題を解決するため、本発明の一態様に係る実装構造体は、
基板と、前記基板に実装されてなる電子部品と、前記基板、又は前記電子部品の一方に形成され、前記基板、又は前記電子部品の他方と対向する面に形成された第１の突部と、前記第１の突部上に形成された第１の導電膜とを有する接続端子と、前記接続端子が形成された前記基板、又は前記電子部品の前記面に形成された第２の突部と、前記第２の突部上に形成されると共に、前記第２の突部上に分離した状態で形成された第２の導電膜とを有する検査端子と、前記基板、又は前記電子部品の他方に形成され、前記接続端子、及び前記検査端子と接触する領域に形成された電極と、を有し、前記検査端子の前記第２の導電膜は、前記電極と接触することによって導通状態となることを特徴とする。
【０００７】
このような構成により、検査端子は、電子部品に実装された状態において、第２の導電膜が電極と接触することによって導通状態となる。
これにより、検査端子の第２の導電膜が互いに接続された状態となるため、検査端子における第２の突部を挟んだ第２の導電膜間の抵抗値を測定することにより、検査端子が適切に基板に接触しているか否かを判定することができる。
したがって、検査端子の接触状態を基に、接続端子の接触状態を検査することができる。
即ち、本発明によれば、電気的な接続状態をより簡単かつ確実に検査することが可能となる。
【０００８】
また、本発明の一態様に係る実装構造体は、
前記検査端子は複数形成されており、前記複数の検査端子間を接続する検査用配線が前記基板、又は前記電子部品に形成されていることを特徴とする。
このような構成により、実装面のより広い範囲において、接続端子の接触状態を検査することができる。
また、検査用配線を他の配線と交差させることなく形成したり、電子部品の内部回路を形成する工程において、検査端子を接続する配線を形成することができるため、検査用配線を適切な形態で形成することができる。
【０００９】
また、本発明の一態様に係る実装構造体は、
前記接続端子、及び前記検査端子は、押しつぶされた状態で前記電極と接触されており、前記押しつぶされた検査端子の高さ方向の変形量は、前記押しつぶされた接続端子の高さ方向の変形量よりも小さいことを特徴とする。
このような構成により、検査端子の接触状態が、接続端子の接触状態よりも不確実なものとなる。
したがって、検査端子が導通していることを確認することで、接続端子の接触状態をより確実に判定することができる。
【００１０】
また、本発明の一態様に係る回路基板は、
実装面と、前記実装面に形成された第１の突部と、前記第１の突部上に形成された第１の導電膜とを有する第１端子と、前記実装面に形成された第２の突部と、前記第２の突部上に形成されると共に、前記第２の突部上で分離した状態で形成された第２の導電膜とを有する第２端子と、を有することを特徴とする。
このような構成により、第２端子は、実装されていない場合、第２の突部を挟んだ両側の導電膜が導通していない状態となる。
【００１１】
そして、実装対象が基板に押圧して実装されると、第２端子を実装対象側の電極と接触させることができる。
これにより、第２端子の導電膜が互いに接続された状態となるため、第２端子における第２の突部を挟んだ第２の導電膜間の抵抗値を測定することにより、第２端子が適切に基板に接触しているか否かを判定することができる。
したがって、第２端子の接触状態を基に、第１端子の接触状態を検査することができる。
即ち、本発明によれば、電気的な接続状態をより簡単かつ確実に検査することが可能となる。
【００１２】
また、本発明の一態様に係る実装構造体の製造方法は、
電子部品を基板に実装して構成される実装構造体の製造方法であって、前記基板、又は前記電子部品の一方において、前記基板、又は前記電子部品の他方と対向する面に第１の突部を形成する工程と、前記第１の突部上に形成された第１の導電膜を形成する工程と、を有する接続端子形成工程と、前記接続端子を形成する前記基板、又は前記電子部品の前記面に第２の突部を形成する工程と、前記第２の突部上に、前記第２の突部上で分離した状態の第２の導電膜を形成する工程と、を有する検査端子形成工程と、前記基板、又は前記電子部品の他方において、前記接続端子、及び前記検査端子と接触する領域に電極を形成する工程と、前記電子部品を前記基板に押圧して実装し、前記検査端子の前記分離した第２の導電膜と前記電極とを接触させる工程と、を有することを特徴とする。
このような方法により、実装されていない場合、検査端子の第２の突部を挟んだ両側の導電膜は導通していない状態とされる。
【００１３】
そして、電子部品が基板に押圧して実装されると、検査端子を対応する電極と接触させることができる。
これにより、検査端子の導電膜が互いに接続された状態となるため、検査端子における第２の突部を挟んだ第２の導電膜間の抵抗値を測定することにより、検査端子が適切に基板に接触しているか否かを判定することができる。
したがって、検査端子の接触状態を基に、接続端子の接触状態を検査することができる。
即ち、本発明によれば、電気的な接続状態をより簡単かつ確実に検査することが可能となる。
【００１４】
また、本発明の一態様に係る実装構造体の製造方法は、
前記検査端子の前記分離した第２の導電膜の導通状態を検査する工程をさらに有することを特徴とする。
これにより、検査端子が適切に基板に接触しているか否かを判定することができる。
したがって、検査端子の接触状態を基に、接続端子の接触状態を検査することができる。
また、本発明の一態様に係る電気光学装置は、
請求項１乃至請求項３のいずれか１項に記載の実装構造体を備えることを特徴とする。
このような構成により、検査端子は、電子部品に実装された状態において、第２の導電膜が電極と接触することによって導通状態となる。
【００１５】
これにより、検査端子の導電膜が互いに接続された状態となるため、検査端子における第２の突部を挟んだ第２の導電膜間の抵抗値を測定することにより、検査端子が適切に基板に接触しているか否かを判定することができる。
したがって、検査端子の接触状態を基に、接続端子の接触状態を検査することができる。
即ち、本発明によれば、電気的な接続状態をより簡単かつ確実に検査することが可能となる。
【００１６】
また、本発明の一態様に係る電子機器は、
請求項７に記載の電気光学装置を備えることを特徴とする。
このような構成により、検査端子は、電子部品に実装された状態において、第２の導電膜が電極と接触することによって導通状態となる。
これにより、検査端子の導電膜が互いに接続された状態となるため、検査端子における第２の突部を挟んだ第２の導電膜間の抵抗値を測定することにより、検査端子が適切に基板に接触しているか否かを判定することができる。
したがって、検査端子の接触状態を基に、接続端子の接触状態を検査することができる。
即ち、本発明によれば、電気的な接続状態をより簡単かつ確実に検査することが可能となる。
【図面の簡単な説明】
【００１７】
【図１】第１実施形態の実装構造体１Ａを示す概略構成図である。
【図２】第１実施形態の実装構造体を構成する半導体装置を示す概略斜視図である。
【図３】ＩＣチップの能動面の構成を示す概略平面図である。
【図４】ダミー端子６ｃの構成を示す模式図である。
【図５】ダミー端子６ｃ間の配線を示す模式図である。
【図６】端子の形成方法を示す概略図である。
【図７】端子の形成方法を示す概略図である。
【図８】端子の形成方法を示す概略図である。
【図９】再配線１１の形成方法を示す概略図である。
【図１０】ＩＣチップ１の端子（樹脂コアバンプ）と基板１８の端子との導電接続状態を示す図である。
【図１１】ダミー端子６ｃの配置例を示す図である。
【図１２】実装構造体１Ａを適用した電気光学装置を、電子機器としての携帯電話機に組み込んだ場合の例を示す模式図である。
【発明を実施するための形態】
【００１８】
以下、本発明を適用した実装構造体、回路基板、実装構造体の検査方法、電気光学装置および電子機器の実施の形態を図面を参照して説明する。
（第１実施形態）
（構成）
（実装構造体の構成）
以下、本発明に係る実装構造体について説明する。なお、本発明が本実施形態に限定されないことはもちろんである。
また、以降の説明では必要に応じて図面を参照するが、この図面では、複数の構成要素から成る構造のうち重要な構成要素を分かり易く示すため、各要素を実際とは異なった寸法で示す場合がある。
【００１９】
図１は、本実施形態の実装構造体１Ａを示す概略構成図であり、図１（ａ）は平面図、図１（ｂ）は図１（ａ）のＸ−Ｘ線に沿った断面図である。図２は、本実施形態の実装構造体を構成する半導体装置（電子部品としてのＩＣチップ）を示す概略斜視図である。図３はＩＣチップの能動面の構成を示す概略平面図である。実装用の基板１８上にＩＣチップを実装する際には、この能動面側が実装面、すなわち実装される面となる。なお、図２は実際のＩＣチップの外観形状に近い状態を示している。図３は端子の構成を分かり易く示すために端子を模式化して大きく示している。そのため、図２における端子の数と図３における端子の数は異なっている。
【００２０】
図１から図３に示すように、半導体装置としてのＩＣチップ1は、半導体素子を含んで構成された内部回路を内蔵した基材２を有している。この基材２は、例えば単結晶シリコンなどからなる半導体ウエハに内部回路を作り込み、その内部回路の表面を保護膜で被覆し、そして半導体ウエハをダイシングによって切断した後に出来上がった複数のチップのうちの１つである。内部回路は周知の半導体製造プロセスによって形成されている。内部回路は、例えば、ＭＯＳトランジスタを含んで構成されている。基材２の６つの外周面のうち内部回路が形成された面が、いわゆる能動面であり、図１から図３では符号３によって能動面が示されている。能動面３の全面は保護膜、いわゆるパッシベーション膜４によって被覆されている。
【００２１】
パッシベーション膜４の上にドット状、すなわち島状の複数の端子６ａ，６ｂ及び６ｃが設けられている。端子６ａはＩＣチップ１にとっての入力側端子であり、端子６ｂは出力側端子であり、端子６ｃはＩＣチップ１の実装時に基板との接触状態を検査するためのダミー端子である。内部回路への入力信号は入力側端子６ａから取り込まれる。内部回路からの出力信号は出力側端子６ｂを通して外部へ伝送される。また、ＩＣチップ１の実装時における接触状態は、後述する検査方法により、複数のダミー端子６ｃ間の導通状態を基に判定できる。
【００２２】
複数の入力側端子６ａは、ＩＣチップ１の互いに対向する一対の長辺１ａ，１ｂのうち一方の長辺１ａに沿って直線状に並べて設けられている。
出力側端子６ｂは、ＩＣチップ１の互いに対向する一対の長辺１ａ，１ｂのうち他方の長辺１ｂに沿って直線状に並べて設けられている。図３では、端子６ａ及び端子６ｂの構成を分かり易くするために、端子６ａ，６ｂの数を実際よりも少なくして端子間の間隔を広く示している。
【００２３】
出力側端子６ｂは、図２の部分拡大図（ａ）に示すように、基材２の能動面３側に設けられた樹脂突部７ｂと、この樹脂突部７ｂ上に設けられたドット状すなわち島状の導電膜８ｂとを有している。樹脂突部７ｂ自体は他方の長辺１ｂに沿った細長い形状の突部であるが、出力側端子６ｂを構成する樹脂突部７ｂはその細長い樹脂突部の端子に相当する個々の部分である。樹脂突部７ｂは、例えばアクリル樹脂やエポキシ樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、シリコーン変性ポリイミド樹脂等を材料として用いパッシベーション膜４上に形成されている。樹脂突部７ｂは、断面が半円形状又は部分円形状でＩＣチップ１の長辺１ｂと平行に延びる細長い形状や、断面が半楕円形状又は部分楕円形状でＩＣチップ１の長辺１ｂと平行に延びる細長い形状等に形成されている。つまり、樹脂突部７は長いかまぼこ形状、すなわち長いドーム形状に形成された樹脂コアである。なお、ここでは、樹脂突部７ｂとして、上記樹脂コアを例に挙げて説明するが、絶縁性を有し、変形する材料であれば、他の材料を用いることもできる。
【００２４】
導電膜８ｂは、例えば、ＴｉＷ（チタン・タングステン）、Ａｕ（金）、Ｃｕ、Ｎｉ、Ｐｄ、Ａｌ、Ｃｒ、Ｔｉ、Ｗ、ＮｉＶ、鉛フリーはんだ等の金属の単層又はこれらの金属のいくつかを積層した構造を採用することができる。導電膜８ｂは、立体的に見ると図２（ａ）に示すように樹脂突部７ｂの外形形状に沿った立体形状であり、平面的に見ると図３に示すように長方形状である。
【００２５】
図２（ａ）において導電膜８ｂの端部の一部分が窪んでいる。これは、パッシベーション膜４の該当する部分に開口９が設けられていて、導電膜８ｂの材料をパッシベーション膜４上に例えばスパッタ法等によって成膜したときに、開口９に対応する部分の導電膜８ｂの材料が開口９に付き回っている状態を示している。パッシベーション膜４の開口９の所には基材２の中の内部回路の端子すなわちパッド（例えばアルミニウムなどからなるパッド）が置かれている。このパッドは、例えば、ＭＯＳトランジスタのゲート、ソース、ドレインの各外部接続端子に繋がっている。従って、各導電膜８ｂは開口９を介して内部回路と導通している。すなわち、導電膜８ｂが設けられた部分が樹脂コアバンプとして機能する。
【００２６】
アルミニウムのパッドを用いる場合には、下地層（シード層）としてＴｉＷの薄膜を設けることが好ましい。これにより、アルミニウムのパッドと、パッドに積層される導電膜、例えばＡｕ（金）とが互いに拡散して発生するポイドを抑制することができる。すなわち、ＴｉＷの薄膜は、アルミニウムとＡｕ（金）との間の密着性とバリア性とを兼ね備えている。
入力側端子６ａは、構成要素の部品の種類を考えれば、出力側端子６ｂと全く同じ構成要素から成っている。つまり、入力側端子６ａは、図３に示すように、樹脂突部７ａ及び導電膜８ａを有している。樹脂突部７ａは出力側端子６ｂ内の樹脂突部７ｂと同じ材料でほぼ同じ形状に形成されている。但し、必要な端子数が異なる関係上、ＩＣチップ1の一方の長辺１ａに沿って設けられた樹脂突部７ａの長さは出力側の樹脂突部７ｂと異なっている。また、導電膜８ａは、出力側の導電膜８ｂよりも広い幅となっており、ＩＣチップ1の一方の長辺１ａに沿った数は出力側の導電膜８ｂよりも少なくなっている。
【００２７】
ダミー端子６ｃは、構成要素の部品の種類を考えれば、入力側端子６ａ及び出力側端子６ｂと全く同じ構成要素から成っている。つまり、ダミー端子６ｃは、図３に示すように、樹脂突部７ｃ及び導電膜８ｃを有している。樹脂突部７ｃは出力側端子６ｂ内の樹脂突部７ｂと同じ材料で形成されている。一方、導電膜８ｃは、樹脂突部７ｃの頂点付近で分断されており、導電膜８ｃにおいて、樹脂突部７ｃを挟む両側の導電膜８１ｃ，８２ｃは、ＩＣチップ１の形成時においては、互いに非導通状態となっている。
【００２８】
図４は、ダミー端子６ｃの構成を示す模式図であり、図４（ａ）は平面図、図４（ｂ）は図４（ａ）におけるＹ−Ｙ線に沿った断面図である。なお、図４（ｂ）においては、比較のため、通常の端子（入力側端子６ａあるいは出力側端子６ｂ）を併せて示している。
図４（ａ）に示すように、ダミー端子６ｃの導電膜８ｃは、樹脂突部７ｃの頂点部分において、導電膜８１ｃと導電膜８２ｃとに分断されており、ＩＣチップ１にダミー端子６ｃが形成された時点では、導電膜８１ｃ，８２ｃは互いに導通していない状態である。
【００２９】
また、図４（ｂ）に示すように、ダミー端子６ｃにおける導電膜８１ｃ，８２ｃの能動面３からの高さは、入力側端子６ａおよび出力側端子６ｂの導電膜８ａ，８ｂの高さに比べて低くなっている。
これら複数のダミー端子６ｃは、ＩＣチップ１が基板に実装される際に、押圧されることによって、基板側の対向する位置に形成された電極に接触する。
ＩＣチップ１が基板に適切な押圧力で接触した場合、入力側端子６ａおよび出力側端子６ｂが基板の電極に接触して導通し、さらに、ダミー端子６ｃも基板側の電極に接触することとなる。
ダミー端子６ｃが基板側の電極に接触すると、導電膜８１ｃ，８２ｃが互いに導通した状態となる。
【００３０】
また、複数のダミー端子６ｃは、基材２上の能動面３側に設けられた配線としての再配線１１によって接続されている。
図５は、ダミー端子６ｃ間の配線を示す模式図である。
図５に示す模式図では、３つのダミー端子６ｃ（配列順に第１ダミー端子Ｄ１，第２ダミー端子Ｄ２，第３ダミー端子Ｄ３とする）が、樹脂突部７ｃを挟む導電膜８１ｃおよび導電膜８２ｃの向きを一致させた状態で配列されており、第１ダミー端子Ｄ１における導電膜８２ｃが、第２ダミー端子Ｄ２における導電膜８２ｃと再配線１１によって接続されている。また、第２ダミー端子Ｄ２の導電幕８１ｃは、第３ダミー端子Ｄ３における導電膜８１ｃと再配線１１によって接続されている。
【００３１】
そして、図５に示すように、実装時にＩＣチップ１が基板に押圧され、第１から第３のダミー端子Ｄ１〜Ｄ３が、基板側の電極と接触すると、各ダミー端子６ｃの導電膜８１ｃ，８２ｃが互いに導通する。
すると、第１から第３のダミー端子Ｄ１〜Ｄ３は、再配線１１によって導通し、直列接続された状態となる。
そのため、第１のダミー端子Ｄ１が接触する基板側の電極と、第３のダミー端子Ｄ３が接触する基板側の電極との間で抵抗値を測定すると、各ダミー端子６ｃの接触状態が判定できる。そして、ダミー端子６ｃの接触状態は、ＩＣチップ１における入力側端子６ａおよび出力側端子６ｂの接触状態を表しているとみなすことができる。
即ち、ダミー端子６ｃ間を接続する再配線１１と各ダミー端子６ｃとによって、ＩＣチップ１の実装状態を検査する検査回路が構成されている。
【００３２】
なお、図５においては、ダミー端子６ｃの３つを直列に接続した状態を例として示したが、ダミー端子６ｃをより多く直列に接続することとしても良い。
図１から図３の説明に戻り、再配線１１は、導電膜８ａ，８ｂおよび８ｃを形成するときに、同じ工程で同時に形成されたものである。従って、再配線１１は導電膜８ａ，８ｂと同じ材料で構成され、前述したように、ＴｉＷ（チタン・タングステン）、Ａｕ（金）、Ｃｕ、Ｎｉ、Ｐｄ、Ａｌ、Ｃｒ、Ｔｉ、Ｗ、ＮｉＶ、鉛フリーはんだ等の金属の単層又はこれらの金属のいくつかを積層した構造を採用することができる。
【００３３】
ここで、再配線とは、基材２の内部に内部回路を周知の半導体製造方法によって形成し、さらにパッシベーション膜４を形成してベアチップを作製するまでの処理を前処理と呼ぶときに、その前処理完了後に再度、形成された配線のことである。
本実施形態においては、再配線１１をパッシベーション膜４上の形成しているため、能動面３における他の配線を横切ることなく再配線１１を形成できる。
なお、本実施形態では、細長い樹脂突部７ａ，７ｂを複数の導電膜８ａ，８ｂにわたって連続して設けた。これに対し、端子1個分の長さの島状の樹脂突部７ａ，７ｂをそれぞれ直線上に配列するように基材２の能動面３側に形成し、それらの樹脂突部７ａ，７ｂの個々に導電膜８ａ，８ｂを個別に形成しても良い。
【００３４】
（端子および再配線の形成方法）
次に、上記の端子６ａ，６ｂ，６ｃおよび再配線１１の形成方法について図６から図９を用いて説明する。以下で説明する端子および再配線の形成方法は、本発明に係る実装構造体の製造方法の一部を構成するものである。なお、これらの図において、右側の図は平面図であり、左側の図はその平面図におけるＡ−Ａ線に沿った断面図である。また、以下の図では、入力側端子６ａ、出力側端子６ｂおよびダミー端子６ｃの位置および形状を模式的に示しつつ、これらの形成方法をまとめて説明する。
【００３５】
まず、図６（ａ）に示すように、半導体ウエハ１２を入手する。半導体ウエハ１２は、周知の通り、所定の直径の円板形状であり、その中にＩＣチップ複数個分の内部回路が形成されている。符号２ａは、後に図２の基材２になるウエハ本体である。ウエハ本体２ａの能動面３上には端子であるパッド１３が形成され、さらにパッシベーション膜４が形成されている。パッシベーション膜４のパッド１３に対応する領域には開口９が形成されており、この開口９を通してパッド１３が外部へ臨んでいる。
パッド１３の形成方法としては、例えばスパッタ法で能動面３に成膜されたアルミニウムの薄膜をフォトエッチング法でパターニングする方法が挙げられる。
バッシベーション膜４の形成方法としては、開口９に対応したパッド１３の領域をレジスト膜で覆った後に、能動面３をＳｉＯ２（酸化珪素）、ＳｉＮ（窒化珪素）、ポリイミド樹脂等の薄膜で覆う。そして上記レジスト膜を剥離する方法が挙げられる。
【００３６】
次に、図６（ｂ）に示すように、樹脂突部７ａ，７ｂ，７ｃ（図３参照）の元となる感光性材料、例えばエポキシ樹脂をスピンコート法によって所定の一様な厚さで能動面３側に塗布する。続いて、塗布された感光性のエポキシ樹脂を露光・現像することによりパターニングを行って、樹脂突部７ａ，７ｂ，７ｃの原形である断面矩形状の細長い樹脂突部７’を形成する。次に、樹脂突部７’を所定の温度で加熱して硬化させると共に角部を丸く成形して、図６（ｃ）に示すように樹脂突部７ａ，７ｂ，７ｃを形成する。
次に、図７（ｄ）に示すように、例えばＴｉＷからなる下地層としての第１層１４’をスパッタ法などにより所定厚さでウエハの全面（能動面３側）に形成し、さらにその上に、例えばＡｕからなる第２層１５’をスパッタ法やメッキ法などにより所定厚さでウエハの全面に形成する。第1層１４’はパッシベーション膜４の開口９の所でパッド１３に面状に接触する。
【００３７】
次に、図７（ｅ）に示すように、感光性レジスト材料１７’をウエハ上に一様な厚さで塗布し、露光・現像することにより所定の平面形状、具体的には、導電膜８ａ，８ｂ，８ｃと同じ平面形状のレジストパターン１７を形成する。なお、導電膜８ｃは、樹脂突部の頂点付近にレジストパターン１７の間隙を有するが、ここでは図示を省略している。
次に、レジストパターン１７をマスクとして第２層１５’をエッチングして、図７（ｆ）に示す所定形状の第２層１５を形成する。このとき、図９（ａ）に示すように、ダミー端子６ｃを繋ぐ再配線１１の第２層１５を同時にパターニングする。
【００３８】
次に、図８（ｇ）に示すように、レジストパターン１７を適宜の剥離液によって除去する。そして、パターニングした第２層１５をマスクとして所定のエッチング液によって第１層１４’をエッチングして、図８（ｈ）に示すように、第２層１５と同じ平面形状の第１層１４を形成する。このとき、図９（ｂ）に示すように再配線１１の第１層１４を同時に形成する。以上により、図３の基材２の能動面３上に、複数の島状の導電膜８ａ，８ｂ及び８ｃが形成されて、配列した複数の端子６ａ，６ｂが完成し、同時に、ダミー端子６ｃと再配線１１とが一体形成される。
樹脂コアバンプの弾性変形と接続の信頼性とを考慮すると、ＴｉＷの第１層１４の膜厚は３０ｎｍ〜１００ｎｍ、Ａｕの第２層１５の膜厚は２００ｎｍ〜２０００ｎｍが好ましい。なお、再配線１１における第２層１５の膜厚は、端子６ａと同じでなくてもよい。電気的な接続を可能とする配線抵抗を確保すればよいので、例えば当該膜厚を薄くしてもよい。これにより、無駄なＡｕの使用を防ぐことができる。
【００３９】
このようにしてできあがったＩＣチップ１は、能動面３上において樹脂コアバンプとして機能する複数の端子６ａ，６ｂと、複数のダミー端子６ｃおよびダミー端子６ｃ間を繋ぐ再配線１１とを有する。
なお、本実施形態において、再配線１１は、入力側端子６ａの配列に沿って形成したダミー端子６ｃ間を接続するものと、出力側端子６ｂの配列に沿って形成したダミー端子６ｃ間を接続するものとをそれぞれ独立に形成している。但し、入力側端子６ａの配列に沿って形成したダミー端子６ｃ間を接続するものと、出力側端子６ｂの配列に沿って形成したダミー端子６ｃ間を接続するものとを接続した状態で構成することとしても良い。
【００４０】
（実装構造体の検査方法）
次に、本発明に係る実装構造体の検査方法について説明する。
なお、以下で説明する実装構造体の検査方法は、本発明に係る実装構造体の製造方法の一部を構成するものである。
ＩＣチップ１は、ガラス製の硬質基板や、プラスチック製の硬質基板や、可撓性のＦＰＣ基板等の表面（被実装面）に実装される。その際には、図１０（ａ）に示すように、能動面３側と基板１８との間に接着剤として導電粒子を含まない非導電性膜（ＮＣＦ）１９を挟んだ上で、ＩＣチップ１を基板１８へ押圧する。すると、図１０（ｂ）に示すように、基板１８側の端子２０とＩＣチップ１側の端子６ａ，６ｂとが直接に接触し、さらに押圧を続けると、樹脂突部７ａ，７ｂが圧力に応じて弾性的に変形し扁平状態となる。
【００４１】
また、このとき、図１０（ｃ）に示すように、入力側端子６ａおよび出力側端子６ｂが基板１８側の電極に接触することに遅れて、ダミー端子６ｃが基板１８側の電極（端子２０）に接触する。
このように、基板１８との接触が十分に確保されると推定される押圧力でＩＣチップ１を基板１８に押圧し、接着剤によって、これらを固定する。
【００４２】
次いで、互いに接続された複数のダミー端子６ｃにおいて、両端のもの（例えば、図５の第１ダミー端子Ｄ１と第３ダミー端子Ｄ３）が接触している基板１８の電極にプローブを接触させ、抵抗値を測定する。
なお、ダミー端子６ｃの能動面３からの高さは、入力側端子６ａおよび出力側端子６ｂよりも低くなっているため、ダミー端子６ｃに加わる押圧力は、入力側端子６ａおよび出力側端子６ｂよりも小さくなる。
即ち、ダミー端子６ｃと基板１８側の電極との接触状態は、入力側端子６ａおよび出力側端子６ｂも電気的な接続が不確実なものとなっている。
互いに接続された複数のダミー端子６ｃ全てが、基板１８側の電極に接触していれば、各ダミー端子６ｃが直列に接続され、両端のダミー端子６ｃは導通した状態となることから、測定される抵抗値は閾値以下の小さい値となる。
【００４３】
一方、互いに接続された複数のダミー端子６ｃのいずれかが、基板１８側の電極に接触していない場合、両端のダミー端子６ｃは導通していない状態となることから、測定される抵抗値は閾値を超える大きい値となる。
即ち、ＩＣチップ１を基板１８に実装後、互いに接続された複数のダミー端子６ｃのうち、両端のものが接触している電極間で抵抗値を測定し、測定結果が閾値以下であればダミー端子６ｃが基板１８の電極に確実に接触していると判定することができる。即ち、この場合、入力側端子６ａおよび出力側端子６ｂも、基板１８の電極に確実に接触していると推定できる。
【００４４】
一方、互いに接続された複数のダミー端子６ｃのうち、両端のものが接触している電極間で抵抗値を測定した結果、測定結果が閾値を超えていればダミー端子６ｃが基板１８の電極に接触していないと判定することができる。即ち、この場合、入力側端子６ａおよび出力側端子６ｂも、基板１８の電極に接触していないと推定できる。
以上のように、本実施形態に係る実装構造体１Ａは、入力側端子６ａおよび出力側端子６ｂに加え、ＩＣチップ１の能動面３にダミー端子６ｃを備えている。このダミー端子６ｃは、入力側端子６ａおよび出力側端子６ｂと比べ、樹脂突部の頂点付近において、導電膜が分離されている。即ち、ダミー端子６ｃの導電膜８ｃは、ダミー端子６ｃ両側の導電膜８１ｃおよび導電膜８２ｃが導通していない状態である。
【００４５】
そして、ＩＣチップ１の実装時には、実装用の基板１８にＩＣチップ１を押圧し、入力側端子６ａ、出力側端子６ｂおよびダミー端子６ｃそれぞれが基板１８の対向する電極に押し当てられる。
すると、ＩＣチップ１の能動面３からの高さがより高い入力側端子６ａおよび出力側端子６ｂが初めに基板１８の電極と接触し、さらにＩＣチップ１が押圧されると、ＩＣチップ１の能動面３からの高さがより低いダミー端子６ａが基板１８の電極と接触する。
【００４６】
能動面３の複数個所に設置されたダミー端子６ｃは、導電膜８１ｃ，８２ｃを所定の他のダミー端子６ｃの導電膜８１ｃ，８２ｃと接続されている。
具体的には、複数のダミー端子６ｃは、樹脂突部の頂点付近で分離された導電膜８１ｃ，８２ｃが導通した場合に、複数のダミー端子６ｃが電気的に直列接続された状態となるように、互いの導電膜８１ｃ，８２ｃを接続されている。
そのため、ＩＣチップ１を基板１８に実装した後、直列接続された複数のダミー端子６ａにおける両端のダミー端子６ｃが接触している電極間において、抵抗値を測定することにより、複数のダミー端子６ｃが適切に基板１８に接触していれば、抵抗値は低い値を示し、複数のダミー端子６ｃが適切に基板１８に接触してない場合、抵抗値は高い値を示す。
【００４７】
したがって、実装構造体１Ａにおいては、ＩＣチップ１を基板１８に実装した後、ダミー端子６ｃの両端における抵抗値を測定することによって、入力側端子６ａおよび出力側端子６ｂの接触状態を検査することができる。
即ち、本発明に係る実装構造体１Ａによれば、電気的な接続状態をより簡単かつ確実に検査することが可能となる。
なお、上記実施形態においては、ＩＣチップ１の能動面にダミー端子６ｃを形成し、実装用の基板１８にＩＣチップ１を実装する場合を例に挙げて説明したが、本発明は、各種電子部品を回路基板にフリップチップ実装する場合等、バンプを介して電気的な接続を行う種々の回路基板に適用することができる。
【００４８】
（応用例１）
上記実施形態においては、ＩＣチップ１のパッシベーション膜４上に形成した再配線１１によってダミー端子６ｃ間を接続するものとして説明したが、このような再配線１１に代えて、ＩＣチップ１の内部回路として、ダミー端子６ｃを接続するための内部配線を形成することとしても良い。
この場合、ＩＣチップ１の能動面３を形成する工程において、ダミー端子６ｃを接続する配線を形成することができる。
【００４９】
（応用例２）
上記実施形態においては、ＩＣチップ１の能動面３にダミー端子６ｃを形成するものとして説明したが、ダミー端子６ｃを実装用の基板１８側に形成することも可能である。
この場合、ダミー端子６ｃ間を接続する再配線１１に相当する配線を基板１８に形成することで、上記実施形態と同様に、実装構造体１Ａの接続状態を検査することができる。
これにより、ＩＣチップ１の構成をより簡単なものとできる。
【００５０】
（応用例３）
上記第１および第２実施形態においては、図１〜３に示すように、ダミー端子６ｃを、入力側端子６ａの列および出力側端子６ｂの列とは異なる位置に配置する場合を例に挙げて説明したが、ダミー端子６ｃを入力側端子６ａの列内あるいは出力側端子６ｂの列内に配置することができる。
図１１は、ダミー端子６ｃの配置例を示す図である。
図１１において、ダミー端子６ｃは、入力側端子６ａおよび出力側端子６ｂの端子列の中に混在して配置されている。なお、ダミー端子６ａの導電膜８１ｃ，８２ｃ間に示される破線は、導電膜８１ｃ，８２ｃと接触する基板１８側の電極を表している。
【００５１】
このとき、ダミー端子６ｃは、入力側端子６ａおよび出力側端子６ｂの端子列において、可能な限り互いを離して両端と中央に配置することが望ましい。これにより、実装面におけるより広い範囲の接続状態を検査することができ、特に、実装面の端部や角部の状態が確認できるものとなる。
なお、図１１において、入力側端子６ａの端子列および出力側端子６ｂの端子列における一端の端子は、入力側端子６ａおよび出力側端子６ｂと同様の構成とされている。
即ち、入力側端子６ａの端子列および出力側端子６ｂの端子列における両端の端子は、導電膜８１ｃと導電膜８２ｃとが分断されず、連続した構成である。
【００５２】
また、入力側端子６ａの端子列における一端の端子は、隣接するダミー端子６ｃの導電膜８１ｃと再配線１１によって接続され、出力側端子６ｂの端子列における一端の端子は、隣接するダミー端子６ｃの導電膜８２ｃと再配線１１によって接続されている。入力側端子６ａの端子列および出力側端子６ｂの端子列における他端側のダミー端子６ｃにおいては、入力側端子６ａの端子列内に配置されたダミー端子６ｃの導電膜８２ｃと、出力側端子６ｂの端子列内に配置されたダミー端子６ｃの導電膜８１ｃとが再配線１１によって接続されている。
さらに、図１１における破線で示すように、入力側端子６ａの端子列および出力側端子６ｂの端子列における上記一端の端子と接触する基板１８側の位置にそれぞれ電極（検査用電極Ｔ１，Ｔ２）が形成されている。
このような構成により、検査用電極Ｔ１，Ｔ２にプローブを接触させることで、入力側端子６ａおよび出力側端子６ｂの端子列内に配置された全てのダミー端子６ｃの導通状態（入力側端子６ａおよび出力側端子６ｂにおける接触状態）を一括して検査することができる。
【００５３】
ここで、図１１においては、入力側端子６ａおよび出力側端子６ｂの端子列内に配置するダミー端子６ｃの数をそれぞれ３つである場合を例に挙げて説明したが、入力側端子６ａおよび出力側端子６ｂの端子列内に配置するダミー端子６ｃの数は、４つ以上あるいは２つ以下とすることができる。
例えば、ＩＣチップ１の能動面にダミー端子６ｃを１つ形成する場合、ＩＣチップ１と基板１８との実装面において、電気的な接続状態を確認するのに有効な位置を特定し、その位置にダミー端子６ｃを形成することで、より少ないダミー端子６ｃによって、電気的な接続状態を検査することが可能となる。
【００５４】
図１１においては、ダミー端子６ｃを１つ形成する場合の配置例を併せて図示しており（図１１における一点鎖線内のダミー端子Ｐ）、この場合、ダミー端子６ｃと接触する基板１８側の位置には電極Ｔ３が形成され、ダミー端子６ｃが適切に実装されると、電極Ｔ３によって、ダミー端子Ｐの導電膜８１ｃと導電膜８２ｃとが導通する。そのため、ダミー端子Ｐの導電膜８１ｃと導電膜８２ｃとの間における導通状態を検査することで、入力側端子６ａおよび出力側端子６ｂにおける接触状態を検査することができる。
なお、図１１に示す一点鎖線内のダミー端子Ｐは、説明のために示したものであり、他のダミー端子６ｃが設置される場合には、通常は設置されないものである。
ＩＣチップ１の能動面にダミー端子６ｃを１つ形成する場合も、ダミー端子６ｃを入力側端子６ａあるいは出力側端子６ｂの端子列内に配置すること、および、これらの端子列内以外の箇所に配置することのいずれも可能である。
【００５５】
（応用例４）
図１〜３および図１１において、入力側端子６ａの端子列および出力側端子６ｂの端子列より実装面の外側では、再配線１１をＩＣチップ１の内部配線として形成し、入力側端子６ａの端子列および出力側端子６ｂの端子列より実装面の内側では、再配線１１をＩＣチップ１の外表面に表れる層（導電膜８ｃと同一の層）に形成することができる。
これにより、ＩＣチップ１において、内部回路が密な状態となる領域では、再配線１１を外表面に形成し、内部回路が密な状態とならない領域では、再配線１１を内部回路と同一のプロセスで形成することができる。
【００５６】
（応用例５）
上記実施形態に係る実装構造体１Ａは、液晶装置等の電気光学装置に用いられるドライバＩＣをパネル側の基板に実装する場合や、デジタルカメラ等の撮像装置に用いられる画像処理用ＩＣを撮像装置側の基板に実装する場合等、種々の装置に適用することができる。
また、上記実施形態に係る実装構造体１Ａを備える装置は、各種電子機器に適用可能である。
図１２は、実装構造体１Ａを適用した電気光学装置を、電子機器としての携帯電話機に組み込んだ場合の例を示す模式図である。
実装構造体１Ａを適用した電気光学装置を備える電子機器として、図１２のような携帯電話機の他、例えば、パーソナルコンピュータ、情報携帯端末、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末などが挙げられる。
【符号の説明】
【００５７】
１Ａ 実装構造体、１ ＩＣチップ、２ 基材、３ 能動面（実装面）、４ パッシベーション膜、６ａ 入力側端子（接続端子，第１端子）、６ｂ 出力側端子（接続端子，第１端子）、６ｃ ダミー端子（検査端子，第２端子）、７ａ，７ｂ，７ｃ 樹脂突部、８ａ，８ｂ，８ｃ 導電膜、９ 開口、１１ 再配線（検査用配線）、１８ 基板、１９ 非導電性膜、２０ 端子（電極）
【特許請求の範囲】
【請求項１】
基板と、
前記基板に実装されてなる電子部品と、
前記基板、又は前記電子部品の一方に形成され、前記基板、又は前記電子部品の他方と対向する面に形成された第１の突部と、前記第１の突部上に形成された第１の導電膜とを有する接続端子と、
前記接続端子が形成された前記基板、又は前記電子部品の前記面に形成された第２の突部と、前記第２の突部上に形成されると共に、前記第２の突部上に分離した状態で形成された第２の導電膜とを有する検査端子と、
前記基板、又は前記電子部品の他方に形成され、前記接続端子、及び前記検査端子と接触する領域に形成された電極と、を有し、
前記検査端子の前記第２の導電膜は、前記電極と接触することによって導通状態となることを特徴とする実装構造体。
【請求項２】
前記検査端子は複数形成されており、前記複数の検査端子間を接続する検査用配線が前記基板、又は前記電子部品に形成されていることを特徴とする請求項１記載の実装構造体。
【請求項３】
前記接続端子、及び前記検査端子は、押しつぶされた状態で前記電極と接触されており、前記押しつぶされた検査端子の高さ方向の変形量は、前記押しつぶされた接続端子の高さ方向の変形量よりも小さいことを特徴とする請求項１又は請求項２記載の実装構造体。
【請求項４】
実装面と、
前記実装面に形成された第１の突部と、前記第１の突部上に形成された第１の導電膜とを有する第１端子と、
前記実装面に形成された第２の突部と、前記第２の突部上に形成されると共に、前記第２の突部上で分離した状態で形成された第２の導電膜とを有する第２端子と、を有することを特徴とする回路基板。
【請求項５】
電子部品を基板に実装して構成される実装構造体の製造方法であって、
前記基板、又は前記電子部品の一方において、前記基板、又は前記電子部品の他方と対向する面に第１の突部を形成する工程と、前記第１の突部上に形成された第１の導電膜を形成する工程と、を有する接続端子形成工程と、
前記接続端子を形成する前記基板、又は前記電子部品の前記面に第２の突部を形成する工程と、前記第２の突部上に、前記第２の突部上で分離した状態の第２の導電膜を形成する工程と、を有する検査端子形成工程と、
前記基板、又は前記電子部品の他方において、前記接続端子、及び前記検査端子と接触する領域に電極を形成する工程と、
前記電子部品を前記基板に押圧して実装し、前記検査端子の前記分離した第２の導電膜と前記電極とを接触させる工程と、を有することを特徴とする実装構造体の製造方法。
【請求項６】
前記検査端子の前記分離した第２の導電膜の導通状態を検査する工程をさらに有することを特徴とする請求項５記載の実装構造体の製造方法。
【請求項７】
請求項１乃至請求項３のいずれか１項に記載の実装構造体を備えることを特徴とする電気光学装置。
【請求項８】
請求項７に記載の電気光学装置を備えることを特徴とする電子機器。
【請求項１】
基板と、
前記基板に実装されてなる電子部品と、
前記基板、又は前記電子部品の一方に形成され、前記基板、又は前記電子部品の他方と対向する面に形成された第１の突部と、前記第１の突部上に形成された第１の導電膜とを有する接続端子と、
前記接続端子が形成された前記基板、又は前記電子部品の前記面に形成された第２の突部と、前記第２の突部上に形成されると共に、前記第２の突部上に分離した状態で形成された第２の導電膜とを有する検査端子と、
前記基板、又は前記電子部品の他方に形成され、前記接続端子、及び前記検査端子と接触する領域に形成された電極と、を有し、
前記検査端子の前記第２の導電膜は、前記電極と接触することによって導通状態となることを特徴とする実装構造体。
【請求項２】
前記検査端子は複数形成されており、前記複数の検査端子間を接続する検査用配線が前記基板、又は前記電子部品に形成されていることを特徴とする請求項１記載の実装構造体。
【請求項３】
前記接続端子、及び前記検査端子は、押しつぶされた状態で前記電極と接触されており、前記押しつぶされた検査端子の高さ方向の変形量は、前記押しつぶされた接続端子の高さ方向の変形量よりも小さいことを特徴とする請求項１又は請求項２記載の実装構造体。
【請求項４】
実装面と、
前記実装面に形成された第１の突部と、前記第１の突部上に形成された第１の導電膜とを有する第１端子と、
前記実装面に形成された第２の突部と、前記第２の突部上に形成されると共に、前記第２の突部上で分離した状態で形成された第２の導電膜とを有する第２端子と、を有することを特徴とする回路基板。
【請求項５】
電子部品を基板に実装して構成される実装構造体の製造方法であって、
前記基板、又は前記電子部品の一方において、前記基板、又は前記電子部品の他方と対向する面に第１の突部を形成する工程と、前記第１の突部上に形成された第１の導電膜を形成する工程と、を有する接続端子形成工程と、
前記接続端子を形成する前記基板、又は前記電子部品の前記面に第２の突部を形成する工程と、前記第２の突部上に、前記第２の突部上で分離した状態の第２の導電膜を形成する工程と、を有する検査端子形成工程と、
前記基板、又は前記電子部品の他方において、前記接続端子、及び前記検査端子と接触する領域に電極を形成する工程と、
前記電子部品を前記基板に押圧して実装し、前記検査端子の前記分離した第２の導電膜と前記電極とを接触させる工程と、を有することを特徴とする実装構造体の製造方法。
【請求項６】
前記検査端子の前記分離した第２の導電膜の導通状態を検査する工程をさらに有することを特徴とする請求項５記載の実装構造体の製造方法。
【請求項７】
請求項１乃至請求項３のいずれか１項に記載の実装構造体を備えることを特徴とする電気光学装置。
【請求項８】
請求項７に記載の電気光学装置を備えることを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１０−２５１３９３（Ｐ２０１０−２５１３９３Ａ）
【公開日】平成２２年１１月４日（２０１０．１１．４）
【国際特許分類】
【出願番号】特願２００９−９６７０２（Ｐ２００９−９６７０２）
【出願日】平成２１年４月１３日（２００９．４．１３）
【出願人】（３０４０５３８５４）エプソンイメージングデバイス株式会社 (2,386)
【Ｆターム（参考）】
【公開日】平成２２年１１月４日（２０１０．１１．４）
【国際特許分類】
【出願日】平成２１年４月１３日（２００９．４．１３）
【出願人】（３０４０５３８５４）エプソンイメージングデバイス株式会社 (2,386)
【Ｆターム（参考）】
[ Back to top ]