撮像装置および撮像装置の制御方法
【課題】構成を複雑にすることなく、グローバルリセットシャッタ方式とローリングシャッタ方式との双方で本撮影を適切に行うことができる撮像装置および撮像装置の制御方法を提供する。
【解決手段】ＣＭＯＳセンサの画素ラインごとに電荷リセット動作を行うローリングシャッタ方式により本撮影を行う場合に、ＣＭＯＳセンサの全画素同時に電荷リセット動作を行うグローバルリセットシャッタ方式により本撮影を行う場合よりも、ＣＭＯＳセンサから画像信号を読み出す速度を速くする。
【解決手段】ＣＭＯＳセンサの画素ラインごとに電荷リセット動作を行うローリングシャッタ方式により本撮影を行う場合に、ＣＭＯＳセンサの全画素同時に電荷リセット動作を行うグローバルリセットシャッタ方式により本撮影を行う場合よりも、ＣＭＯＳセンサから画像信号を読み出す速度を速くする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置および撮像装置の制御方法に関する。
【背景技術】
【０００２】
近年、画像を電子的に記録するデジタルカメラなどの撮像装置では、ＣＭＯＳ型の撮像素子を搭載するものが多くなってきている。デジタルカメラに搭載されたＣＭＯＳ型の撮像素子の駆動方法としては、ローリングシャッタ方式と、グローバルリセットシャッタ方式とが知られている。
【０００３】
ローリングシャッタ方式は、撮像素子の画素ライン（水平ライン）ごとに電荷リセット動作を行う方式である。ローリングシャッタ方式では、露光や読み出しも画素ラインごとの動作となり、露光や読み出しのタイミングが画素ラインごとに異なるため、特に被写体が高速で移動している場合には画像に歪みが発生しやすく、また手ぶれの影響を受けやすいことが知られている。
【０００４】
一方、グローバルリセットシャッタ方式は、撮像素子の全画素同時に電荷リセット動作を行う方式である。グローバルリセットシャッタ方式の場合、全画素同時に露光が開始されるため画像の歪みは発生しないが、読み出しは画像の上側の画素ラインから順次行われるため、読み出し時に下側の画素ラインほど露光が進んでしまい、下側にいくほど画像が明るくなってしまう。そこで、グローバルルセットシャッタ方式で撮影を行う場合には、撮像素子に入射する光を機械的に遮断するメカシャッタを併用することで、読み出し時に露光が進まないようにしているのが一般的である。
【０００５】
ローリングシャッタ方式は、撮像素子から読み出す画素ラインの行数が多くなるほど上記のような画像の歪みや手ぶれの影響が大きくなるため、高解像度の画像撮影が求められる記録用の本撮影には不向きとされている。このため、ローリングシャッタ方式でモニタリング用のライブビュー画像（スルー画像）を取得し、本撮影の際は撮像素子の駆動方法をローリングシャッタ方式からグローバルリセットシャッタ方式に切り替えて、グローバルリセットシャッタ方式で本撮影を行う場合が多い。ライブビュー画像は、通常、リアルタイム性を確保するために画素ラインを間引いて読み出しが行われるため、ローリングシャッタ方式による画像の歪みや手ぶれの影響が少ない。
【０００６】
しかし、ローリングシャッタ方式はメカシャッタを使用しないため、グローバルリセットシャッタ方式に対して以下の点で優位性があり、記録用の本撮影においてもローリングシャッタ方式により適切に撮影を行えるようにすることが望まれている。
・メカシャッタ動作による振動ぶれが発生しない。
・シャッタ音が発生しないため、コンサートホールなどの静かな場所での撮影や、撮影していることを意識させないで自然な様子を撮影したい場合などに適している。
・高速シャッタを実現するためにメカシャッタの閉じ精度を高精度に確保する必要がなく、電子シャッタの本数や位置を指定するだけで高速シャッタが簡単に実現できる。
【０００７】
ＣＭＯＳ型の撮像素子を搭載した撮像装置に関し、特許文献１には、本撮影の前に得られる被写体のスルー画像を解析して、その解析結果に基づき、複数のシャッタ駆動モードの中から１つを自動的に選択し、選択したシャッタ駆動モードでＣＭＯＳ型の撮像素子を駆動するという技術が開示されている。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、撮像素子から読み出した画像信号はデジタル画像データに変換され、後段のＬＳＩ（信号処理ＩＣ）において種々の画像処理が行われる。このため、撮像素子から画像信号を読み出す速度は、通常、後段のＬＳＩの性能に合わせて、撮像素子から読み出した画像信号を取りこぼしなくＬＳＩで処理できる速度に定められる。このとき、グローバルリセットシャッタ方式では、読み出しと露光が同時に行われることはないため、後段のＬＳＩの性能に合わせた速度で画像信号の読み出しを行っても問題は生じない。一方、ローリングシャッタ方式では、画像の上側の画素ラインの読み出しと画像の下側の画素ラインの露光が同時に行われるため、後段のＬＳＩの性能に合わせて撮像素子から画像信号を読み出す速度を定めると、読み出す画素ラインの行数が多い本撮影時において上述した画像の歪みや手ぶれの影響が大きい。したがって、グローバルリセットシャッタ方式とローリングシャッタ方式との双方で本撮影を適切に行えるようにするには、それぞれの方式に適した読み出しを行うことが求められる。
【０００９】
上記の特許文献１に記載の技術では、被写体の動き状況などに応じて撮像素子の駆動モードを自動的に選択するようにしているが、それぞれの駆動モードでの読み出しについては考慮されていない。このため、スルー画像を解析して被写体の動きベクトルを検出する機能や、ジャイロセンサの検出値に基づいて手ぶれ量を検出する機能などを備え、被写体の動きが少なく手ぶれ量が少ない場合のみローリングシャッタ方式で本撮影を行う必要があり、構成が複雑になる。
【００１０】
本発明は、上記に鑑みてなされたものであって、構成を複雑にすることなく、グローバルリセットシャッタ方式とローリングシャッタ方式との双方で本撮影を適切に行うことができる撮像装置および撮像装置の制御方法を提供することを目的としている。
【課題を解決するための手段】
【００１１】
上述した課題を解決し、目的を達成するために、本発明に係る撮像装置は、撮像素子と、前記撮像素子の画素ラインごとに電荷リセット動作を行う第１のモードで撮影を行う場合に、前記撮像素子の全画素同時に電荷リセット動作を行う第２のモードで撮影を行う場合よりも、前記撮像素子から画像信号を読み出す速度を速くする第１の制御手段と、を備えることを特徴とする。
【００１２】
また、本発明に係る撮像装置の制御方法は、撮像素子と、制御手段と、を備える撮像装置の制御方法であって、前記制御手段が、前記撮像素子の画素ラインごとに電荷リセット動作を行う第１のモードで撮影を行う場合に、前記撮像素子の全画素同時に電荷リセット動作を行う第２のモードで撮影を行う場合よりも、前記撮像素子から画像信号を読み出す速度を速くすることを特徴とする。
【発明の効果】
【００１３】
本発明によれば、撮像素子の画素ラインごとに電荷リセット動作を行う第１のモード（ローリングシャッタ方式）で撮影を行う場合に、撮像素子の全画素同時に電荷リセット動作を行う第２のモード（グローバルリセットシャッタ方式）で撮影を行う場合よりも、撮像素子から画像信号を読み出す速度を速くするようにしているので、構成を複雑にすることなく、グローバルリセットシャッタ方式とローリングシャッタ方式との双方で本撮影を適切に行うことができるという効果を奏する。
【図面の簡単な説明】
【００１４】
【図１−１】図１−１は、デジタルカメラの上面図である。
【図１−２】図１−２は、デジタルカメラの正面図である。
【図１−３】図１−３は、デジタルカメラの裏面図である。
【図２】図２は、デジタルカメラのハードウェア構成を示すブロック図である。
【図３】図３は、グローバルリセットシャッタ方式により静止画を撮影する場合の撮影制御シーケンスを示す図である。
【図４】図４は、ローリングシャッタ方式により静止画を撮影する場合の撮影制御シーケンスを示す図である。
【図５】図５は、静止画撮影（本撮影）時の信号処理ＩＣにおける処理フローの一例を示すイメージ図である。
【図６】図６は、静止画撮影（本撮影）時の信号処理ＩＣにおける処理フローの他の例を示すイメージ図である。
【図７】図７は、ローリングシャッタ方式により連写撮影を行った場合の信号処理ＩＣにおける処理フローの一例を示すイメージ図である。
【図８】図８は、ローリングシャッタ方式により連写撮影を行った場合の信号処理ＩＣにおける処理フローの他の例を示すイメージ図である。
【図９】図９は、ローリングシャッタ方式により長時間露光で静止画を撮影する場合の撮影制御シーケンスを示す図である。
【発明を実施するための形態】
【００１５】
以下に添付図面を参照して、この発明に係る撮像装置および撮像装置の制御方法の実施の形態を詳細に説明する。以下で示す実施形態は、本発明をデジタルカメラに適用した例である。
【００１６】
＜第１の実施形態＞
図１−１乃至図１−３は、本実施形態に係るデジタルカメラの外観を示す図であり、図１−１は同デジタルカメラの上面図、図１−２は同デジタルカメラの正面図、図１−３は同デジタルカメラの裏面図である。
【００１７】
本実施形態に係るデジタルカメラは、図１−１に示すように、その上面に、静止画撮影が可能な枚数などを表示するサブＬＣＤ１と、静止画撮影の際に押圧操作されるレリーズシャッタボタン２と、画像を記録する記録（撮影）モードや記録された画像を再生する再生モード、カメラ設定のためのＳＥＴＵＰモードなどの各種モードの切り替えの際に操作されるモードダイヤル３を有する。
【００１８】
また、本実施形態に係るデジタルカメラは、図１−２に示すように、その正面に、ストロボを発光させるストロボ発光部４と、被写体までの距離を測定する測距ユニット５と、図示しないリモコン端末からの赤外線信号を受信するリモコン受光部６と、ズームレンズやフォーカスレンズ、メカシャッタなどの光学部材を含む鏡胴ユニット７と、光学ファインダ（正面）８を有する。また、本実施形態に係るデジタルカメラの側面には、メモリカードを挿入するメモリカードスロットルや電池を収容する電池収容部が設けられており、これらメモリカードスロットルや電池収容部は蓋体９により閉塞されている。
【００１９】
また、本実施形態に係るデジタルカメラは、その裏面に、オートフォーカス作動時に点灯するオートフォーカスＬＥＤ（ＡＦＬＥＤ）１０と、ストロボ発光時に点灯するストロボＬＥＤ１１と、各種設定画面の表示や再生画像の表示および撮影時の電子ファインダとして用いられるＬＣＤモニタ１２と、光学ファインダ（裏面）１３と、広角側ズーム時に操作されるズームボタン（ＷＩＤＥ）１４および望遠側ズーム時に操作されるズームボタン（ＴＥＬＥ）１５と、電源スイッチ１６と、セルフタイマの作動時に操作されるセルフタイマ／削除スイッチ１７を有する。
【００２０】
さらに、本実施形態に係るデジタルカメラは、その裏面に、メニュー選択の際に操作されるメニュースイッチ１８と、選択した事項を確定させる際に操作されるＯＫスイッチ１９と、ＬＣＤモニタ１２に表示する再生画像を切り替える際に操作される画像確認スイッチ（左）２０および画像確認スイッチ（右）２１と、マクロ撮影を行う際に操作されるマクロスイッチ２２と、ストロボ発光モードの切り替え時に操作されるストロボスイッチ２３と、ＬＣＤモニタ１２の表示の切り替え時に操作されるディスプレイスイッチ２４を有する。
【００２１】
図２は、本実施形態に係るデジタルカメラのハードウェア構成を示すブロック図である。本実施形態に係るデジタルカメラは、図２に示すように、フロントエンドＩＣ３０と、信号処理ＩＣ４０と、ＳＤＲＡＭ５０と、ＲＯＭ６０と、クロック生成部７０と、モータドライバ８０とを備える。上述したＬＣＤモニタ１２やデジタルカメラの操作部９０は、信号処理ＩＣ４０に接続されている。なお、操作部９０は、デジタルカメラを操作するための各種ボタンやスイッチ（図１−１乃至図１−３参照）の総称である。
【００２２】
クロック生成部７０は、デジタルカメラの動作の基準となるクロックを生成する。クロック生成部７０が生成したクロックは、フロントエンドＩＣ３０および信号処理ＩＣ４０に供給される。
【００２３】
モータドライバ８０は、後述する信号処理ＩＣ４０内部のＣＰＵ１００からの命令に応じて、ズームレンズ８１やフォーカスレンズ８２、メカシャッタ８３などの光学部材を駆動する。
【００２４】
ＳＤＲＡＭ５０は、信号処理ＩＣ４０で処理されるデジタル画像データを一時的に記憶する画像メモリとしての機能と、信号処理ＩＣ４０内部のＣＰＵ１００がプログラムを実行するためのワークエリアとしての機能とを有する。ＲＯＭ６０は、デジタルカメラの制御を行うためのプログラムや制御データを格納する。
【００２５】
フロントエンドＩＣ３０は、ＣＭＯＳ型の撮像素子（以下、ＣＭＯＳセンサという。）３１と、ＣＤＳ３２と、ＡＧＣ３３と、Ａ／Ｄ３４とを含む。ＣＭＯＳセンサ３１から読み出されたアナログ画像信号は、ＣＤＳ３２にて相関二重サンプリングが行われた後、ＡＧＣ３３にてゲイン調整され、Ａ／Ｄ３４にてデジタル画像データに変換されて信号処理ＩＣ４０に入力される。
【００２６】
信号処理ＩＣ４０は、センサＩ／Ｆ部４１と、メモリコントローラ４２と、カメラＩ／Ｆ部４３と、画像処理部４４と、圧縮・伸張部４５と、表示出力制御部４６と、メディアＩ／Ｆ部４７と、水平・垂直同期信号生成部４８と、ＣＰＵ１００とを含む。
【００２７】
センサＩ／Ｆ部４１は、フロントエンドＩＣ３０から出力されたデジタル画像データ（ＲＡＷ−ＤＡＴＡ）を信号処理ＩＣ４０の内部に入力する。
【００２８】
メモリコントローラ４２は、ＳＤＲＡＭ５０に対するデータの書き込みや読み出しを制御する。
【００２９】
カメラＩ／Ｆ部４３は、センサＩ／Ｆ部４１が入力したＲＡＷ−ＤＡＴＡに対して、光学的な補正（黒レベル補正や欠損画素の補正、シェーディング補正など）や検波処理などの画像処理を行う。本明細書においては、このカメラＩ／Ｆ部４３によりＲＡＷ−ＤＡＴＡに対して行われる画像処理を、第１の画像処理と呼ぶ。
【００３０】
画像処理部４４は、第１の画像処理が行われてＳＤＲＡＭ５０に一旦書き込まれたＲＡＷ−ＤＡＴＡに対して、ホワイトバランスのゲイン乗算やガンマ補正、ＲＧＢ補間処理（ベイヤ補間）を行い、さらにエッジ強調や色設定などを行うとともに、輝度／色差信号であるＹＵＶ画像データへの変換を行う。さらに、画像処理部４４は、変換したＹＵＶ画像データに対して、表示や記録のサイズに合わせて画像サイズを変更するリサイズ処理を行う。本明細書においては、この画像処理部４４により行われる画像処理を、第２の画像処理と呼ぶ。
【００３１】
圧縮・伸張部４５は、画像処理部４４により生成されたＹＵＶ画像データを、所定のフォーマット（例えばＪＰＥＧ）に従って圧縮および伸張する。
【００３２】
表示出力制御部４６は、ＬＣＤモニタ１２や外部表示装置（図示せず）への表示データの出力を制御する。具体的には、表示出力制御部４６は、ＳＤＲＡＭ５０に保存されたＹＵＶ画像データと、撮影モードアイコンなどを表示するためのＯＳＤ（オンスクリーンディスプレイ）データとを合成して表示用データを生成し、同期信号などの信号を付加してＬＣＤモニタ１２や外部表示装置に出力する。
【００３３】
メディアＩ／Ｆ部４７は、メモリカードへのデータの書き込みや読み出しを制御する。
【００３４】
水平・垂直同期信号生成部４８は、ＣＰＵ１００からの指令に応じて水平同期信号ＨＤおよび垂直同期信号ＶＤを生成する。水平同期信号ＨＤは、画像の１水平ライン（ＣＭＯＳセンサ３１の１画素ライン）の処理の基準となる同期信号であり、垂直同期信号ＶＤは、画像の１フレーム分の処理の基準となる同期信号である。水平・垂直同期信号生成部４８が生成した水平同期信号ＨＤおよび垂直同期信号ＶＤは、フロントエンドＩＣ３０およびセンサＩ／Ｆ部４１に供給される。フロントエンドＩＣ３０の各部は、水平同期信号ＨＤおよび垂直同期信号ＶＤに基づいて動作し、センサＩ／Ｆ部４１は、水平同期信号ＨＤおよび垂直同期信号ＶＤに基づき、フロントエンドＩＣ３０の動作に同期してデジタル画像データの入力を行う。
【００３５】
ＣＰＵ１００は、ＲＯＭ６０に格納されたデジタルカメラの制御を行うためのプログラムおよび制御データをＳＤＲＡＭ５０上にロードし、そのプログラムコードに基づいてデジタルカメラ全体の動作を統括的に制御する。すなわち、ＣＰＵ１００は、操作部９０による指示や図示しないリモコン端末からの動作指示などに基づいて、指示に応じた画像を適切に撮影、表示、記録できるように、モータドライバ８０やフロントエンドＩＣ３０、信号処理ＩＣ４０内部の各処理部などを制御する。
【００３６】
特に本実施形態に係るデジタルカメラにおいては、ＣＰＵ１００が、ローリングシャッタ方式（第１のモード）により本撮影を行う場合に、グローバルリセットシャッタ方式（第２のモード）により本撮影を行う場合よりも、ＣＭＯＳセンサ３１から画像信号を読み出す速度を速くする機能（第１の制御手段）を有する。なお、ローリングシャッタ方式により本撮影を行うか、あるいは、グローバルリセットシャッタ方式により本撮影を行うかの選択は、例えば、撮影者による設定に基づいて行うようにしてもよいし、デジタルカメラが撮影シーンを判定して自動的に行うようにしてもよい。
【００３７】
ローリングシャッタ方式は、ＣＭＯＳセンサ３１の画素ライン（水平ライン）ごとに電荷リセット動作を行う方式である。グローバルリセットシャッタ方式は、ＣＭＯＳセンサ３１の全画素同時に電荷リセット動作を行う方式である。グローバルリセットシャッタ方式では、メカシャッタ８３を閉じた状態でＣＭＯＳセンサ３１からの画像信号の読み出しが行われるため、読み出しに時間がかかっても画質に対する影響はない。一方、ローリングシャッタ方式の場合には、露光や読み出しが画素ラインごとの動作となり、ある画素ラインの読み出しと別の画素ラインの露光が同時に行われるため、読み出しに時間がかかると画像の歪みや手ぶれの影響が大きくなり、画質の劣化を招く。そこで、本実施形態に係るデジタルカメラでは、ローリングシャッタ方式により本撮影を行う場合に、ＣＭＯＳセンサ３１から画像信号を読み出す速度をグローバルリセットシャッタ方式の場合よりも速くすることで、画像の歪みや手ぶれの影響を小さくし、ローリングシャッタ方式であっても高画質の画像を撮影できるようにしている。
【００３８】
図３は、グローバルリセットシャッタ方式により静止画を撮影する場合の撮影制御シーケンスを示す図である。図中のＲＬはレリーズシャッタボタン２が押下されたタイミングを示しており、レリーズシャッタボタン２が押下されたときのフレーム期間をＶ１期間、レリーズシャッタボタン２押下後の最初の垂直同期信号ＶＤにより開始されるフレーム期間をＶ２期間とし、以降、その後の垂直同期信号ＶＤにより開始されるフレーム期間を順番にＶ３期間、Ｖ４期間、Ｖ５期間・・・としている。なお、フレーム期間は、水平・垂直同期信号生成部４８により生成される垂直同期信号ＶＤによって区分けされる期間である。また、図中のハッチングを付した領域は、それぞれが１つの画像を表しており、ハッチングを付した領域の上下がＣＭＯＳセンサ３１の画素ライン（水平ライン）の上下に対応する。
【００３９】
本実施形態に係るデジタルカメラでは、モードダイヤル３で撮影モードが選択されている状態で電源スイッチ１６がオンされると、ＣＭＯＳセンサ３１が画像モニタモードで起動される。画像モニタモードでは、ローリングシャッタ方式によりライブビュー画像の取得が行われ、ＬＣＤモニタ１２にライブビュー画像が表示される。ライブビュー画像は高精細な画像である必要がないため、例えば１／３程度に画素ラインを間引いた状態でＣＭＯＳセンサ３１からの画像信号の読み出しが行われる。撮影者は、ＬＣＤモニタ１２に表示されるライブビュー画像を見ながら被写体の状態などを確認し、構図を決めて、所望のタイミングでレリーズシャッタボタン２を押下する。このとき、レリーズシャッタボタン２が半押しと全押しの２段階スイッチを有する場合、レリーズシャッタボタン２が半押しされると、ＡＦ(オートフォーカス）処理が行われる。ＡＦ処理は、例えばフォーカスレンズ８２を移動させながらコントラストの最大値を見つける山登りＡＦなどが行われる。
【００４０】
その後、レリーズシャッタボタン２が全押しされると、レリーズシャッタボタン２押下後のＶ１期間の間に、撮影する静止画の露出の設定（電子シャッタの設定やＡＧＣの設定、絞りの設定など）が行われる。電子シャッタの設定は、ＣＰＵ１００からの命令に応じて規定の設定値（電子シャッタ本数）を書き込むことで実施される。そして、レリーズシャッタボタン２押下後の最初の垂直同期信号ＶＤが立ち上がってＶ２期間が開始されると、ＣＰＵ１００により画像モニタモードから静止画撮影モードへの切り替えが行われ、グローバルリセットシャッタ方式によるＣＭＯＳセンサ３１の駆動が開始される。また、このとき、メカシャッタ８３を閉じるタイミングを制御するためのタイマがスタートする。
【００４１】
そして、Ｖ２期間の開始から電子シャッタによって定められた時間が経過したタイミングでＣＭＯＳセンサ３１の全画素同時に電荷をリセットする処理が行われ、ＣＭＯＳセンサ３１の露光が全画素同時に開始される。その後、Ｖ２期間の開始とともにスタートさせたタイマが所定時間を経過したタイミングでメカシャッタ８３が閉じられ、露光が終了する。つまり、グローバルリセットシャッタ方式では、電子シャッタとメカシャッタ８３との併用によりＣＭＯＳセンサ３１の露光時間が定められ、Ｖ２期間の間に全画素の露光が同時に行われる。
【００４２】
そして、次の垂直同期信号ＶＤが立ち上がってＶ３期間が開始されると、ＣＭＯＳセンサ３１の上側の画素ラインから順次読み出しが行われる。このとき、メカシャッタ８３は閉じた状態であり、ＣＭＯＳセンサ３１に光は入射しないため、Ｖ３期間において画素の露光が進むことはなく、適切な画像を読み出すことができる。グローバルリセットシャッタ方式では、このようにＣＭＯＳセンサ３１の露光と読み出しとが異なるフレーム期間でそれぞれ独立して行われる。そして、ＣＭＯＳセンサ３１から全画素ラインの読み出しが終了すると、その後のフレーム期間（Ｖ４期間、Ｖ５期間・・・）において、再び、ローリングシャッタ方式によるライブビュー画像の取得が行われる。
【００４３】
図４は、ローリングシャッタ方式により静止画を撮影する場合の撮影制御シーケンスを示す図である。図３と同様に、図中のＲＬはレリーズシャッタボタン２が押下されたタイミングを示しており、レリーズシャッタボタン２が押下されたときのフレーム期間をＶ１期間、レリーズシャッタボタン２押下後の最初の垂直同期信号ＶＤにより開始されるフレーム期間をＶ２期間とし、以降、その後の垂直同期信号ＶＤにより開始されるフレーム期間を順番にＶ３期間、Ｖ４期間、Ｖ５期間・・・としている。また、図中のハッチングを付した領域がそれぞれ１つの画像を表しており、ハッチングを付した領域の上下がＣＭＯＳセンサ３１の画素ライン（水平ライン）の上下に対応する。
【００４４】
Ｖ１期間では、グローバルリセットシャッタ方式により静止画を撮影する場合と同様に、ＣＭＯＳセンサ３１が画像モニタモードで動作しており、ローリングシャッタ方式によりライブビュー画像の取得が行われている。そして、レリーズシャッタボタン２押下後の最初の垂直同期信号ＶＤが立ち上がってＶ２期間が開始されると、ＣＰＵ１００により画像モニタモードから静止画撮影モードへの切り替えが行われる。図４の例では、ローリングシャッタ方式により静止画の撮影が行われるため、画像モニタモードから静止画撮影モードに切り替わってもＣＭＯＳセンサ３１の駆動方法はローリングシャッタ方式のままである。ただし、静止画撮影モードでは画像モニタモードよりも高精細な画像を取得する必要があるため、ＣＭＯＳセンサ３１の全ての画素ラインで読み出しが行われる。
【００４５】
そして、Ｖ２期間でローリングシャッタ方式での静止画の露光が開始され、次のＶ３期間で読み出しが行われる。ローリングシャッタ方式の場合、電荷リセット動作は画素ラインごとに発生し、ＣＭＯＳセンサ３１の上側の画素ラインから電荷をリセットする処理が順次行われる。また、露光時間は電子シャッタのみによって定められ、露光が終了した上側の画素ラインから順に読み出しが行われる。このため、画素ラインごとに露光のタイミングが異なり、Ｖ２期間とＶ３期間の２つのフレーム期間に跨がって１つの画像の露光が行われる。
【００４６】
図４のＶ３期間におけるハッチングを付した領域の傾きは、ローリングシャッタ方式で静止画を撮影した場合の読み出し速度に対応し、１つの画素ラインを読み出してから次の画素ラインの読み出しを開始するまでの時間で定義できる。１つの画素ラインを読み出してから次の画素ラインの読み出しを開始するまでの時間は、水平同期信号ＨＤが出力される周期（ＨＤ期間）に依存し、ＨＤ期間を構成するクロック数と、ＣＭＯＳセンサ３１の駆動周波数とにより定まる。したがって、ＨＤ期間を構成するクロック数を変化させることで、読み出し速度を変化させることができる。
【００４７】
本実施形態に係るデジタルカメラでは、ローリングシャッタ方式により静止画を撮影する場合に、静止画の読み出しを行うＶ３期間において、グローバルリセットシャッタ方式により静止画を撮影するときよりも、ＨＤ期間を構成するクロック数を少なくすることで読み出し速度を速くする。このような制御は、ＣＰＵ１００が、水平同期信号ＨＤを生成する水平・垂直同期信号生成部４８に対して、ＨＤ期間を構成するクロック数を指定した命令を行うことにより実現できる。ただし、画像モニタモードと静止画撮影モードのそれぞれで、最低ＨＤ期間（主としてブランキング期間と読み出し所要時間とで構成される）が定められているため、ＣＰＵ１００は、ＨＤ期間が静止画撮影モードの最低ＨＤ期間よりも短くならない範囲で、ＨＤ期間を構成するクロック数を少なくして読み出し速度を速くする。
【００４８】
そして、ＣＭＯＳセンサ３１から全画素ラインの読み出しが終了すると、静止画撮影モードから画像モニタモードへの切り替えが行われ、その後のフレーム期間（Ｖ４期間、Ｖ５期間・・・）において、再び、ローリングシャッタ方式によるライブビュー画像の取得が行われる。なお、ローリングシャッタ方式では、１つの画像の露光が２つのフレーム期間に跨がって行われるが、図４のＶ３期間とＶ４期間との間では静止画撮影モードから画像モニタモードへの切り替えが行われるため、適正な露光ができない。このため、Ｖ３期間とＶ４期間とに跨がって露光される画像は捨てフレームとなり、次のＶ５期間で読み出されるライブビュー画像からＬＣＤモニタ１２に表示される。
【００４９】
以上、具体的な例を挙げながら説明したように、本実施形態に係るデジタルカメラは、ローリングシャッタ方式により静止画の撮影（本撮影）を行う場合に、ＣＭＯＳセンサ３１から画像信号を読み出す速度をグローバルリセットシャッタ方式の場合よりも速くするようにしているので、ローリングシャッタ方式の欠点である画像の歪みや手ぶれの影響を有効に抑制して、ローリングシャッタ方式による静止画の撮影を適切に行うことができる。また、グローバルシャッタ方式により静止画の撮影（本撮影）を行う場合には、後段の信号処理ＩＣ４０の処理性能に合わせて比較的低速でＣＭＯＳセンサ３１から画像信号を読み出すことができるので、信号処理ＩＣ４０を高性能化することによるコストアップや、消費電力の増大を有効に抑制することができる。このように、本実施形態に係るデジタルカメラによれば、構成を複雑にすることなく、グローバルリセットシャッタ方式とローリングシャッタ方式との双方で本撮影を適切に行うことができる。
【００５０】
＜第２の実施形態＞
次に、第２の実施形態について説明する。第２の実施形態に係るデジタルカメラは、ローリングシャッタ方式により本撮影を行う場合に、フロントエンドＩＣ３０から出力されたデジタル画像データ（ＲＡＷ−ＤＡＴＡ）をＳＤＲＡＭ５０に書き込んでいる間、信号処理ＩＣ４０において実施される画像処理のうち、少なくとも一部の画像処理の処理速度を、グローバルリセットシャッタ方式により本撮影を行う場合よりも遅くする。なお、デジタルカメラのハードウェア構成や動作の概要は第１の実施形態と同様であるため、以下では、本実施形態の特徴部分についてのみ説明し、第１の実施形態と重複する説明は適宜省略する。
【００５１】
本実施形態に係るデジタルカメラでは、ＣＰＵ１００が、ローリングシャッタ方式により本撮影を行う場合に、ＣＭＯＳセンサ３１から画像信号を読み出す速度をグローバルリセットシャッタ方式の場合よりも速くする機能（第１の制御手段）に加えて、フロントエンドＩＣ３０から出力されたデジタル画像データ（ＲＡＷ−ＤＡＴＡ）をＳＤＲＡＭ５０に書き込んでいる間、信号処理ＩＣ４０において実施される少なくとも一部の画像処理の処理速度を遅くする機能（第２の制御手段）を有する。
【００５２】
ＣＭＯＳセンサ３１から画像信号を高速で読み出すためには、フロントエンドＩＣ３０から高い出力レートで出力されるデジタル画像データを、後段の信号処理ＩＣ４０が取りこぼしなくＳＤＲＡＭ５０に書き込めるようにする必要があり、信号処理ＩＣ４０とＳＤＲＡＭ５０との間のデータライン（バス）の負荷が高まる。このとき、特に連写撮影などを行う場合には、前のフレームのデジタル画像データに対する画像処理と、後のフレームのデジタル画像データをＳＤＲＡＭ５０に書き込む処理とが並行して行われ、ＳＤＲＡＭ５０へのデジタル画像データの書き込みに使用できるバスの帯域が制限されるため、ＣＭＯＳセンサ３１から画像信号を高速で読み出すことが難しくなる。また、連写撮影だけでなく、１つのフレームの画像に対して所定ライン数のデータごとに処理を進める場合においても、ＳＤＲＡＭ５０への書き込みと画像処理とが並行して行われ、同様の問題が生じる。
【００５３】
上記問題を解決する方法としては、デジタルカメラのアーキテクチャを見直して、信号処理ＩＣ４０やＳＤＲＡＭ５０を高速化するとともにこれらの間のバスの性能を高めることが考えられる。しかし、このような対応ではデジタルカメラの大幅なコストアップに繋がり、また、消費電力の増大を招く結果となる。
【００５４】
そこで、本実施形態に係るデジタルカメラでは、ローリングシャッタ方式により本撮影を行う場合に、フロントエンドＩＣ３０から出力されたデジタル画像データ（ＲＡＷ−ＤＡＴＡ）をＳＤＲＡＭ５０に書き込んでいる間は、信号処理ＩＣ４０において実施される少なくとも一部の画像処理の処理速度を遅くすることで、上記問題を解決する。なお、画像処理の処理速度を低速にするのは、必ずしもフロントエンドＩＣ３０から出力されたＲＡＷ−ＤＡＴＡをＳＤＲＡＭ５０に書き込んでいる全ての期間で行う必要はなく、ＲＡＷ−ＤＡＴＡをＳＤＲＡＭ５０に書き込んでいる間の一部の期間において、画像処理の処理速度を低速にするようにしてもよい。
【００５５】
信号処理ＩＣ４０において実施される画像処理の処理速度は、ＣＰＵ１００の命令により設定される画像処理クロックに応じて定まる。本実施形態に係るデジタルカメラでは、ＣＰＵ１００が、ローリングシャッタ方式による本撮影を行う際に、ＳＤＲＡＭ５０にＲＡＷ−ＤＡＴＡを書き込んでいる間の少なくとも一部の期間において、画像処理クロックを一時的に遅くする。これにより、信号処理ＩＣ４０とＳＤＲＡＭ５０との間のデータライン（バス）を、ＲＡＷ−ＤＡＴＡの書き込みに優先的に割り当てることができ、結果として、バス性能を高めることなく、ＣＭＯＳセンサ３１から画像信号を高速で読み出すことが可能になる。
【００５６】
図５は、静止画撮影（本撮影）時の信号処理ＩＣ４０における処理フローの一例を示すイメージ図である。図中の各ブロックは図２に示した信号処理ＩＣ４０内部の各処理ブロックに対応し、図の左から右に向かって順に処理が行われることを示している。なお、ＳＤＲＡＭ５０に対するデータの書き込みや読み出しはメモリコントローラ４２を介して行われるが、図５においてはメモリコントローラ４２の図示を省略している。
【００５７】
フロントエンドＩＣ３０から出力されるデジタル画像データ（ＲＡＷ−ＤＡＴＡ）は、センサＩ／Ｆ部４１により信号処理ＩＣ４０内部に取り込まれる。信号処理ＩＣ４０内部に取り込まれたＲＡＷ−ＤＡＴＡは、センサＩ／Ｆ部４１からメモリコントローラ４２を介してカメラＩ／Ｆ部４３に渡されて、カメラＩ／Ｆ部４３により第１の画像処理が行われる。そして、第１の画像処理が行われたＲＡＷ−ＤＡＴＡがメモリコントローラ４２によりＳＤＲＡＭ５０に書き込まれる。
【００５８】
ＳＤＲＡＭ５０に保存されたＲＡＷ−ＤＡＴＡは、メモリコントローラ４２によりＳＤＲＡＭ５０から読み出され、画像処理部４４に渡される。そして、画像処理部４４により第２の画像処理が行われた後、ＹＵＶ画像データとして、メモリコントローラ４２により再度ＳＤＲＡＭ５０に書き込まれる。
【００５９】
ＳＤＲＡＭ５０に保存されたＹＵＶ画像データは、メモリコントローラ４２によりＳＤＲＡＭ５０から読み出され、圧縮・伸張部４５に渡される。そして、圧縮・伸張部４５によりＹＵＶ画像データに対して例えばＪＰＥＧ形式での圧縮が行われ、ＪＰＥＧ画像データがメモリコントローラ４２により再度ＳＤＲＡＭ５０に書き込まれる。
【００６０】
ＳＤＲＡＭ５０に保存されたＪＰＥＧ画像データは、メモリコントローラ４２によりＳＤＲＡＭ５０から読み出され、メディアＩ／Ｆ部４７に渡される。そして、メディアＩ／Ｆ部４７により、ＪＰＥＧ画像データがメモリカードに記録される。
【００６１】
図５に示す例では、例えば、連写撮影により複数フレームのデジタル画像データを同時に処理する場合や、１つのフレームの画像に対して所定ライン数のデータごとに処理を進める場合に、第１の画像処理が行われたＲＡＷ−ＤＡＴＡをＳＤＲＡＭ５０に書き込む処理と、第１の画像処理が行われたＲＡＷ−ＤＡＴＡをＳＤＲＡＭ５０から読み出して、画像処理部４４により第２の画像処理を行った後に、ＹＵＶ画像データをＳＤＲＡＭ５０に再度書き込む処理とが競合する。そこで、ローリングシャッタ方式により本撮影を行う場合は、画像処理部４４による第２の画像処理の処理速度を、グローバルリセットシャッタ方式により本撮影を行う場合よりも低速にし、第１の画像処理が行われたＲＡＷ−ＤＡＴＡをＳＤＲＡＭ５０に書き込む処理を優先させることによって、バス性能を高めることなく、ＣＭＯＳセンサ３１から画像信号を高速で読み出せるようにする。ＣＭＯＳセンサ３１から画像信号を高速で読み出すことができれば、第１の実施形態で説明したように、ローリングシャッタ方式の欠点である画像の歪みや手ぶれの影響を抑制することができ、高品位な画像の撮影が可能になる。なお、グローバルリセットシャッタ方式により本撮影を行う場合には、画像信号の読み出しが低速であっても画質に影響がないため、後段の信号処理ＩＣ４０において実施する画像処理の負荷に応じて読み出し速度を定めればよく、画像処理の処理速度を遅くする必要がない。
【００６２】
図６は、静止画撮影（本撮影）時の信号処理ＩＣ４０における処理フローの他の例を示すイメージ図である。図５と同様、図中の各ブロックは図２に示した信号処理ＩＣ４０内部の各処理ブロックに対応し、図の左から右に向かって順に処理が行われることを示している。
【００６３】
図６に示す例は、ＲＡＷ−ＤＡＴＡをＳＤＲＡＭ５０に書き込む処理が、図５に示した例と異なる。すなわち、図５の例では、センサＩ／Ｆ部４１により信号処理ＩＣ４０内部に取り込まれたＲＡＷ−ＤＡＴＡに対して、カメラＩ／Ｆ部４３による第１の画像処理を行った上で、ＳＤＲＡＭ５０に書き込んでいる。これに対して、図６の例では、センサＩ／Ｆ部４１により信号処理ＩＣ４０内部に取り込まれたＲＡＷ−ＤＡＴＡがそのままＳＤＲＡＭ５０に書き込まれ、その後、ＳＤＲＡＭ５０から読み出されたＲＡＷ−ＤＡＴＡに対し、カメラＩ／Ｆ部４３による第１の画像処理が行われ、第１の画像処理が行われたＲＡＷ−ＤＡＴＡが、再度ＳＤＲＡＭ５０に書き込まれる。その他の処理は図５の例と同じである。
【００６４】
図６の例では、ＲＡＷ−ＤＡＴＡをＳＤＲＡＭ５０に書き込む処理に対して、ＲＡＷ−ＤＡＴＡをＳＤＲＡＭ５０から読み出してカメラＩ／Ｆ部４３による第１の画像処理を行ってＳＤＲＡＭ５０に再度書き込む処理と、第１の画像処理が行われたＲＡＷ−ＤＡＴＡをＳＤＲＡＭ５０から読み出して画像処理部４４による第２の画像処理を行ってＳＤＲＡＭ５０に再度書き込む処理とが競合する。そこで、ローリングシャッタ方式により本撮影を行う場合は、カメラＩ／Ｆ部４３による第１の画像処理の処理速度と、画像処理部４４による第２の画像処理の処理速度とを、グローバルリセットシャッタ方式により本撮影を行う場合よりも低速にし、ＲＡＷ−ＤＡＴＡをＳＤＲＡＭ５０に書き込む処理を優先させることによって、バス性能を高めることなく、ＣＭＯＳセンサ３１から画像信号を高速で読み出せるようにする。
【００６５】
図６の例では、センサＩ／Ｆ部４１により信号処理ＩＣ４０内部に取り込まれたＲＡＷ−ＤＡＴＡをそのままＳＤＲＡＭ５０に書き込むようにしており、ＲＡＷ−ＤＡＴＡを取り込みながらカメラＩ／Ｆ部４３による第１の画像処理を行う必要がない。このため、ＲＡＷ−ＤＡＴＡを取り込みながら第１の画像処理を行う図５の例と比較して、ＣＭＯＳセンサ３１から画像信号を読み出す速度の高速化が容易である。ただし、図６の例では、ＳＤＲＡＭ５０に対するデジタル画像データの読み書きを行う回数が増えるため、図５の例と比較してトータルの処理時間が増加する。したがって、図６の例は、ローリングシャッタ方式により本撮影を行う場合のみに適用し、グローバルリセットシャッタ方式により本撮影を行う場合には図５の例を適用することが望ましい。
【００６６】
以上、具体的な例を挙げながら説明したように、本実施形態に係るデジタルカメラは、ローリングシャッタ方式により本撮影を行う場合に、フロントエンドＩＣ３０から出力されたＲＡＷ−ＤＡＴＡをＳＤＲＡＭ５０に書き込んでいる間、信号処理ＩＣ４０において実施される少なくとも一部の画像処理の処理速度を、グローバルリセットシャッタ方式により本撮影を行う場合よりも遅くするようにしているので、バス性能を高めることなく、ＣＭＯＳセンサ３１から画像信号を高速で読み出して、ローリングシャッタ方式の欠点である画像の歪みや手ぶれの影響を有効に抑制することができる。
【００６７】
＜第３の実施形態＞
次に、第３の実施形態について説明する。第３の実施形態に係るデジタルカメラは、ローリングシャッタ方式により本撮影を行う場合に、フロントエンドＩＣ３０から出力されたデジタル画像データ（ＲＡＷ−ＤＡＴＡ）をＳＤＲＡＭ５０に書き込んでいる間、信号処理ＩＣ４０において実施される画像処理のうち、少なくとも一部の画像処理を停止する。なお、デジタルカメラのハードウェア構成や動作の概要は第１の実施形態と同様であるため、以下では、本実施形態の特徴部分についてのみ説明し、第１の実施形態と重複する説明は適宜省略する。
【００６８】
第２の実施形態では、ローリングシャッタ方式により本撮影を行う場合に、フロントエンドＩＣ３０から出力されたＲＡＷ−ＤＡＴＡをＳＤＲＡＭ５０に書き込んでいる間、信号処理ＩＣ４０において実施される少なくとも一部の画像処理の処理速度を、グローバルリセットシャッタ方式により本撮影を行う場合よりも遅くすることで、ＲＡＷ−ＤＡＴＡをＳＤＲＡＭ５０に書き込む処理を優先的に行えるようにし、結果として、バス性能を高めることなく、ＣＭＯＳセンサ３１からの画像信号の読み出しを高速に行えることを説明した。これに対して、第３の実施形態では、ローリングシャッタ方式により本撮影を行う場合に、フロントエンドＩＣ３０から出力されたＲＡＷ−ＤＡＴＡをＳＤＲＡＭ５０に書き込んでいる間、信号処理ＩＣ４０において実施される少なくとも一部の画像処理を停止させることで、ＲＡＷ−ＤＡＴＡをＳＤＲＡＭ５０に書き込む処理を優先的に行えるようにし、結果として、バス性能を高めることなく、ＣＭＯＳセンサ３１からの画像信号の読み出しを高速に行えるようにしている。
【００６９】
本実施形態に係るデジタルカメラでは、ＣＰＵ１００が、ローリングシャッタ方式により本撮影を行う場合に、ＣＭＯＳセンサ３１から画像信号を読み出す速度をグローバルリセットシャッタ方式の場合よりも速くする機能（第１の制御手段）に加えて、フロントエンドＩＣ３０から出力されたデジタル画像データ（ＲＡＷ−ＤＡＴＡ）をＳＤＲＡＭ５０に書き込んでいる間、信号処理ＩＣ４０において実施される少なくとも一部の画像処理を停止させる機能（第３の制御手段）を有する。なお、この画像処理の停止は、必ずしもフロントエンドＩＣ３０から出力されたＲＡＷ−ＤＡＴＡをＳＤＲＡＭ５０に書き込んでいる全ての期間で行う必要はなく、ＲＡＷ−ＤＡＴＡをＳＤＲＡＭ５０に書き込んでいる間の一部の期間において、画像処理を停止するようにしてもよい。
【００７０】
信号処理ＩＣ４０の動作はＣＰＵ１００によって制御され、ＣＰＵ１００の命令により、カメラＩ／Ｆ部４３が第１の画像処理を実施するタイミングや、画像処理部４４が第２の画像処理を実施するタイミングを制御することができる。本実施形態に係るデジタルカメラでは、ＣＰＵ１００が、ローリングシャッタ方式による本撮影を行う際に、ＳＤＲＡＭ５０にＲＡＷ−ＤＡＴＡを書き込んでいる間の少なくとも一部の期間において、少なくとも一部の画像処理を停止させる。これにより、信号処理ＩＣ４０とＳＤＲＡＭ５０との間のデータライン（バス）を、ＲＡＷ−ＤＡＴＡの書き込みに占有させることができ、ＣＭＯＳセンサ３１から画像信号を読み出す速度を、第２の実施形態よりもさらに高速にすることが可能になる。
【００７１】
図７は、本実施形態に係るデジタルカメラにおいて、ローリングシャッタ方式により連写撮影を行い、前フレーム（先に撮影された画像）の処理と後フレーム（次に撮影された画像）の処理とを並行して行う場合の信号処理ＩＣ４０における処理フローの一例を示すイメージ図であり、図５の例に対応したものである。
【００７２】
図７の例では、カメラＩ／Ｆ部４３が後フレームのＲＡＷ−ＤＡＴＡをＳＤＲＡＭ５０に書き込んでいる間、画像処理部４４による前フレームに対する第２の画像処理を停止させ、後フレームのＲＡＷ−ＤＡＴＡがＳＤＲＡＭ５０に書き込まれた後に、画像処理部４４による前フレームに対する第２の画像処理を開始させるようにしている。
【００７３】
図８は、本実施形態に係るデジタルカメラにおいて、ローリングシャッタ方式により連写撮影を行い、前フレームの処理と後フレームの処理とを並行して行う場合の信号処理ＩＣ４０における処理フローの一例を示すイメージ図であり、図６の例に対応したものである。
【００７４】
図８の例では、センサＩ／Ｆ部４１が後フレームのＲＡＷ−ＤＡＴＡをＳＤＲＡＭ５０に書き込んでいる間、前フレームに対するカメラＩ／Ｆ４３による第１の画像処理および画像処理部４４による第２の画像処理を停止させ、後フレームのＲＡＷ−ＤＡＴＡがＳＤＲＡＭ５０に書き込まれた後に、前フレームに対するカメラＩ／Ｆ４３による第１の画像処理と画像処理部４４による第２の画像処理とを順次開始させるようにしている。
【００７５】
以上、具体的な例を挙げながら説明したように、本実施形態に係るデジタルカメラは、ローリングシャッタ方式により本撮影を行う場合に、フロントエンドＩＣ３０から出力されたＲＡＷ−ＤＡＴＡをＳＤＲＡＭ５０に書き込んでいる間、信号処理ＩＣ４０において実施される少なくとも一部の画像処理を停止させるようにしているので、バス性能を高めることなく、ＣＭＯＳセンサ３１から画像信号を読み出す速度を第２の実施形態よりもさらに高速にして、ローリングシャッタ方式の欠点である画像の歪みや手ぶれの影響を有効に抑制することができる。
【００７６】
＜第４の実施形態＞
次に、第４の実施形態について説明する。第４の実施形態に係るデジタルカメラは、ローリングシャッタ方式により本撮影を行う場合であっても、撮影時の露光時間が所定値より長いときは、ＣＭＯＳセンサ３１から画像信号を読み出す速度を、グローバルリセットシャッタ方式により本撮影を行う場合と同じ速度にする。なお、デジタルカメラのハードウェア構成や動作の概要は第１の実施形態と同様であるため、以下では、本実施形態の特徴部分についてのみ説明し、第１の実施形態と重複する説明は適宜省略する。
【００７７】
第１の実施形態に係るデジタルカメラでは、ローリングシャッタ方式により本撮影を行う場合に、ＣＭＯＳセンサ３１から画像信号を読み出す速度をグローバルリセットシャッタ方式の場合よりも速くすることで、画像の歪みや手ぶれの影響を小さくしていた。しかし、ローリングシャッタ方式により本撮影を行う場合であっても、長時間露光の撮影であれば、ＣＭＯＳセンサ３１から画像信号を読み出す速度を高速化しても、画質に対して大きなメリットは得られない。例えば、ＣＭＯＳセンサ３１からの画像信号の読み出しに要する時間を２００ｍｓｅｃとすると、ＣＭＯＳセンサ３１の最上部の画素ラインと最下部の画素ラインとの間で露光開始タイミングの差は２００ｍｓｅｃであるが、例えば露光時間が５ｓｅｃであるとすると、この露光開始タイミングの差は露光時間と比較して極めて小さい値であり、ＣＭＯＳセンサ３１から画像信号を読み出す速度を高速化してこの値をさらに小さくしても、画質に対するメリットは期待できない。
【００７８】
図９は、ローリングシャッタ方式により長時間露光で静止画を撮影する場合の撮影制御シーケンスを示す図である。図９の例では、Ｖ２期間で上側の画素ラインから順に露光が開始され、Ｖ３期間では全画素ラインの露光が継続され、Ｖ４期間で上側の画素ラインから順に読み出しが行われる。さらに長時間の露光の場合には、その露光時間の長さに応じてＶ３期間が繰り返された後、Ｖ４期間で上側の画素ラインから順に読み出しが行われることになる。
【００７９】
このように撮影時の露光時間が長ければ、ＣＭＯＳセンサ３１から画像信号を読み出す速度を高速化しても画質に対するメリットは期待できない。そこで、本実施形態に係るデジタルカメラでは、ＣＰＵ１００が、ローリングシャッタ方式により本撮影を行う場合に、撮影時の露光時間を予め定めた所定値と比較し、露光時間が所定値以下の場合にのみ、ＣＭＯＳセンサ３１から画像信号を読み出す速度をグローバルリセットシャッタ方式により本撮影を行う場合よりも速くし、露光時間が所定値よりも大きければ、ＣＭＯＳセンサ３１から画像信号を読み出す速度をグローバルリセットシャッタ方式と同じにする。なお、判定に用いる所定値は、デジタルカメラの性能や要求される画質に応じて最適な値を定めておけばよい。
【００８０】
以上のように、本実施形態に係るデジタルカメラは、ローリングシャッタ方式により本撮影を行う場合であっても、撮影時の露光時間が所定値より長いときは、ＣＭＯＳセンサ３１から画像信号を読み出す速度を、グローバルリセットシャッタ方式により本撮影を行う場合と同じ速度にするので、読み出し速度を必要以上に高速化することによる消費電力の増大や、読み出し速度の高速化に伴って画像処理を停止あるいは処理速度を遅くすることによる処理時間の増大といった問題を有効に回避することができる。
【００８１】
以上、本発明の実施形態について具体的に説明したが、本発明は、上述した実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で様々な変形を加えて具体化することができる。つまり、上述したデジタルカメラの構成や動作はあくまで具体的な一例を例示したものであり、用途や目的に応じて様々な変形が可能である。
【符号の説明】
【００８２】
３０ フロントエンドＩＣ
３１ ＣＭＯＳセンサ
３４ Ａ／Ｄ
４０ 信号処理ＩＣ
４３ カメラＩ／Ｆ部
４４ 画像処理部
５０ ＳＤＲＡＭ
１００ ＣＰＵ
【先行技術文献】
【特許文献】
【００８３】
【特許文献１】特開２００９−１５９４５９号公報
【技術分野】
【０００１】
本発明は、撮像装置および撮像装置の制御方法に関する。
【背景技術】
【０００２】
近年、画像を電子的に記録するデジタルカメラなどの撮像装置では、ＣＭＯＳ型の撮像素子を搭載するものが多くなってきている。デジタルカメラに搭載されたＣＭＯＳ型の撮像素子の駆動方法としては、ローリングシャッタ方式と、グローバルリセットシャッタ方式とが知られている。
【０００３】
ローリングシャッタ方式は、撮像素子の画素ライン（水平ライン）ごとに電荷リセット動作を行う方式である。ローリングシャッタ方式では、露光や読み出しも画素ラインごとの動作となり、露光や読み出しのタイミングが画素ラインごとに異なるため、特に被写体が高速で移動している場合には画像に歪みが発生しやすく、また手ぶれの影響を受けやすいことが知られている。
【０００４】
一方、グローバルリセットシャッタ方式は、撮像素子の全画素同時に電荷リセット動作を行う方式である。グローバルリセットシャッタ方式の場合、全画素同時に露光が開始されるため画像の歪みは発生しないが、読み出しは画像の上側の画素ラインから順次行われるため、読み出し時に下側の画素ラインほど露光が進んでしまい、下側にいくほど画像が明るくなってしまう。そこで、グローバルルセットシャッタ方式で撮影を行う場合には、撮像素子に入射する光を機械的に遮断するメカシャッタを併用することで、読み出し時に露光が進まないようにしているのが一般的である。
【０００５】
ローリングシャッタ方式は、撮像素子から読み出す画素ラインの行数が多くなるほど上記のような画像の歪みや手ぶれの影響が大きくなるため、高解像度の画像撮影が求められる記録用の本撮影には不向きとされている。このため、ローリングシャッタ方式でモニタリング用のライブビュー画像（スルー画像）を取得し、本撮影の際は撮像素子の駆動方法をローリングシャッタ方式からグローバルリセットシャッタ方式に切り替えて、グローバルリセットシャッタ方式で本撮影を行う場合が多い。ライブビュー画像は、通常、リアルタイム性を確保するために画素ラインを間引いて読み出しが行われるため、ローリングシャッタ方式による画像の歪みや手ぶれの影響が少ない。
【０００６】
しかし、ローリングシャッタ方式はメカシャッタを使用しないため、グローバルリセットシャッタ方式に対して以下の点で優位性があり、記録用の本撮影においてもローリングシャッタ方式により適切に撮影を行えるようにすることが望まれている。
・メカシャッタ動作による振動ぶれが発生しない。
・シャッタ音が発生しないため、コンサートホールなどの静かな場所での撮影や、撮影していることを意識させないで自然な様子を撮影したい場合などに適している。
・高速シャッタを実現するためにメカシャッタの閉じ精度を高精度に確保する必要がなく、電子シャッタの本数や位置を指定するだけで高速シャッタが簡単に実現できる。
【０００７】
ＣＭＯＳ型の撮像素子を搭載した撮像装置に関し、特許文献１には、本撮影の前に得られる被写体のスルー画像を解析して、その解析結果に基づき、複数のシャッタ駆動モードの中から１つを自動的に選択し、選択したシャッタ駆動モードでＣＭＯＳ型の撮像素子を駆動するという技術が開示されている。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、撮像素子から読み出した画像信号はデジタル画像データに変換され、後段のＬＳＩ（信号処理ＩＣ）において種々の画像処理が行われる。このため、撮像素子から画像信号を読み出す速度は、通常、後段のＬＳＩの性能に合わせて、撮像素子から読み出した画像信号を取りこぼしなくＬＳＩで処理できる速度に定められる。このとき、グローバルリセットシャッタ方式では、読み出しと露光が同時に行われることはないため、後段のＬＳＩの性能に合わせた速度で画像信号の読み出しを行っても問題は生じない。一方、ローリングシャッタ方式では、画像の上側の画素ラインの読み出しと画像の下側の画素ラインの露光が同時に行われるため、後段のＬＳＩの性能に合わせて撮像素子から画像信号を読み出す速度を定めると、読み出す画素ラインの行数が多い本撮影時において上述した画像の歪みや手ぶれの影響が大きい。したがって、グローバルリセットシャッタ方式とローリングシャッタ方式との双方で本撮影を適切に行えるようにするには、それぞれの方式に適した読み出しを行うことが求められる。
【０００９】
上記の特許文献１に記載の技術では、被写体の動き状況などに応じて撮像素子の駆動モードを自動的に選択するようにしているが、それぞれの駆動モードでの読み出しについては考慮されていない。このため、スルー画像を解析して被写体の動きベクトルを検出する機能や、ジャイロセンサの検出値に基づいて手ぶれ量を検出する機能などを備え、被写体の動きが少なく手ぶれ量が少ない場合のみローリングシャッタ方式で本撮影を行う必要があり、構成が複雑になる。
【００１０】
本発明は、上記に鑑みてなされたものであって、構成を複雑にすることなく、グローバルリセットシャッタ方式とローリングシャッタ方式との双方で本撮影を適切に行うことができる撮像装置および撮像装置の制御方法を提供することを目的としている。
【課題を解決するための手段】
【００１１】
上述した課題を解決し、目的を達成するために、本発明に係る撮像装置は、撮像素子と、前記撮像素子の画素ラインごとに電荷リセット動作を行う第１のモードで撮影を行う場合に、前記撮像素子の全画素同時に電荷リセット動作を行う第２のモードで撮影を行う場合よりも、前記撮像素子から画像信号を読み出す速度を速くする第１の制御手段と、を備えることを特徴とする。
【００１２】
また、本発明に係る撮像装置の制御方法は、撮像素子と、制御手段と、を備える撮像装置の制御方法であって、前記制御手段が、前記撮像素子の画素ラインごとに電荷リセット動作を行う第１のモードで撮影を行う場合に、前記撮像素子の全画素同時に電荷リセット動作を行う第２のモードで撮影を行う場合よりも、前記撮像素子から画像信号を読み出す速度を速くすることを特徴とする。
【発明の効果】
【００１３】
本発明によれば、撮像素子の画素ラインごとに電荷リセット動作を行う第１のモード（ローリングシャッタ方式）で撮影を行う場合に、撮像素子の全画素同時に電荷リセット動作を行う第２のモード（グローバルリセットシャッタ方式）で撮影を行う場合よりも、撮像素子から画像信号を読み出す速度を速くするようにしているので、構成を複雑にすることなく、グローバルリセットシャッタ方式とローリングシャッタ方式との双方で本撮影を適切に行うことができるという効果を奏する。
【図面の簡単な説明】
【００１４】
【図１−１】図１−１は、デジタルカメラの上面図である。
【図１−２】図１−２は、デジタルカメラの正面図である。
【図１−３】図１−３は、デジタルカメラの裏面図である。
【図２】図２は、デジタルカメラのハードウェア構成を示すブロック図である。
【図３】図３は、グローバルリセットシャッタ方式により静止画を撮影する場合の撮影制御シーケンスを示す図である。
【図４】図４は、ローリングシャッタ方式により静止画を撮影する場合の撮影制御シーケンスを示す図である。
【図５】図５は、静止画撮影（本撮影）時の信号処理ＩＣにおける処理フローの一例を示すイメージ図である。
【図６】図６は、静止画撮影（本撮影）時の信号処理ＩＣにおける処理フローの他の例を示すイメージ図である。
【図７】図７は、ローリングシャッタ方式により連写撮影を行った場合の信号処理ＩＣにおける処理フローの一例を示すイメージ図である。
【図８】図８は、ローリングシャッタ方式により連写撮影を行った場合の信号処理ＩＣにおける処理フローの他の例を示すイメージ図である。
【図９】図９は、ローリングシャッタ方式により長時間露光で静止画を撮影する場合の撮影制御シーケンスを示す図である。
【発明を実施するための形態】
【００１５】
以下に添付図面を参照して、この発明に係る撮像装置および撮像装置の制御方法の実施の形態を詳細に説明する。以下で示す実施形態は、本発明をデジタルカメラに適用した例である。
【００１６】
＜第１の実施形態＞
図１−１乃至図１−３は、本実施形態に係るデジタルカメラの外観を示す図であり、図１−１は同デジタルカメラの上面図、図１−２は同デジタルカメラの正面図、図１−３は同デジタルカメラの裏面図である。
【００１７】
本実施形態に係るデジタルカメラは、図１−１に示すように、その上面に、静止画撮影が可能な枚数などを表示するサブＬＣＤ１と、静止画撮影の際に押圧操作されるレリーズシャッタボタン２と、画像を記録する記録（撮影）モードや記録された画像を再生する再生モード、カメラ設定のためのＳＥＴＵＰモードなどの各種モードの切り替えの際に操作されるモードダイヤル３を有する。
【００１８】
また、本実施形態に係るデジタルカメラは、図１−２に示すように、その正面に、ストロボを発光させるストロボ発光部４と、被写体までの距離を測定する測距ユニット５と、図示しないリモコン端末からの赤外線信号を受信するリモコン受光部６と、ズームレンズやフォーカスレンズ、メカシャッタなどの光学部材を含む鏡胴ユニット７と、光学ファインダ（正面）８を有する。また、本実施形態に係るデジタルカメラの側面には、メモリカードを挿入するメモリカードスロットルや電池を収容する電池収容部が設けられており、これらメモリカードスロットルや電池収容部は蓋体９により閉塞されている。
【００１９】
また、本実施形態に係るデジタルカメラは、その裏面に、オートフォーカス作動時に点灯するオートフォーカスＬＥＤ（ＡＦＬＥＤ）１０と、ストロボ発光時に点灯するストロボＬＥＤ１１と、各種設定画面の表示や再生画像の表示および撮影時の電子ファインダとして用いられるＬＣＤモニタ１２と、光学ファインダ（裏面）１３と、広角側ズーム時に操作されるズームボタン（ＷＩＤＥ）１４および望遠側ズーム時に操作されるズームボタン（ＴＥＬＥ）１５と、電源スイッチ１６と、セルフタイマの作動時に操作されるセルフタイマ／削除スイッチ１７を有する。
【００２０】
さらに、本実施形態に係るデジタルカメラは、その裏面に、メニュー選択の際に操作されるメニュースイッチ１８と、選択した事項を確定させる際に操作されるＯＫスイッチ１９と、ＬＣＤモニタ１２に表示する再生画像を切り替える際に操作される画像確認スイッチ（左）２０および画像確認スイッチ（右）２１と、マクロ撮影を行う際に操作されるマクロスイッチ２２と、ストロボ発光モードの切り替え時に操作されるストロボスイッチ２３と、ＬＣＤモニタ１２の表示の切り替え時に操作されるディスプレイスイッチ２４を有する。
【００２１】
図２は、本実施形態に係るデジタルカメラのハードウェア構成を示すブロック図である。本実施形態に係るデジタルカメラは、図２に示すように、フロントエンドＩＣ３０と、信号処理ＩＣ４０と、ＳＤＲＡＭ５０と、ＲＯＭ６０と、クロック生成部７０と、モータドライバ８０とを備える。上述したＬＣＤモニタ１２やデジタルカメラの操作部９０は、信号処理ＩＣ４０に接続されている。なお、操作部９０は、デジタルカメラを操作するための各種ボタンやスイッチ（図１−１乃至図１−３参照）の総称である。
【００２２】
クロック生成部７０は、デジタルカメラの動作の基準となるクロックを生成する。クロック生成部７０が生成したクロックは、フロントエンドＩＣ３０および信号処理ＩＣ４０に供給される。
【００２３】
モータドライバ８０は、後述する信号処理ＩＣ４０内部のＣＰＵ１００からの命令に応じて、ズームレンズ８１やフォーカスレンズ８２、メカシャッタ８３などの光学部材を駆動する。
【００２４】
ＳＤＲＡＭ５０は、信号処理ＩＣ４０で処理されるデジタル画像データを一時的に記憶する画像メモリとしての機能と、信号処理ＩＣ４０内部のＣＰＵ１００がプログラムを実行するためのワークエリアとしての機能とを有する。ＲＯＭ６０は、デジタルカメラの制御を行うためのプログラムや制御データを格納する。
【００２５】
フロントエンドＩＣ３０は、ＣＭＯＳ型の撮像素子（以下、ＣＭＯＳセンサという。）３１と、ＣＤＳ３２と、ＡＧＣ３３と、Ａ／Ｄ３４とを含む。ＣＭＯＳセンサ３１から読み出されたアナログ画像信号は、ＣＤＳ３２にて相関二重サンプリングが行われた後、ＡＧＣ３３にてゲイン調整され、Ａ／Ｄ３４にてデジタル画像データに変換されて信号処理ＩＣ４０に入力される。
【００２６】
信号処理ＩＣ４０は、センサＩ／Ｆ部４１と、メモリコントローラ４２と、カメラＩ／Ｆ部４３と、画像処理部４４と、圧縮・伸張部４５と、表示出力制御部４６と、メディアＩ／Ｆ部４７と、水平・垂直同期信号生成部４８と、ＣＰＵ１００とを含む。
【００２７】
センサＩ／Ｆ部４１は、フロントエンドＩＣ３０から出力されたデジタル画像データ（ＲＡＷ−ＤＡＴＡ）を信号処理ＩＣ４０の内部に入力する。
【００２８】
メモリコントローラ４２は、ＳＤＲＡＭ５０に対するデータの書き込みや読み出しを制御する。
【００２９】
カメラＩ／Ｆ部４３は、センサＩ／Ｆ部４１が入力したＲＡＷ−ＤＡＴＡに対して、光学的な補正（黒レベル補正や欠損画素の補正、シェーディング補正など）や検波処理などの画像処理を行う。本明細書においては、このカメラＩ／Ｆ部４３によりＲＡＷ−ＤＡＴＡに対して行われる画像処理を、第１の画像処理と呼ぶ。
【００３０】
画像処理部４４は、第１の画像処理が行われてＳＤＲＡＭ５０に一旦書き込まれたＲＡＷ−ＤＡＴＡに対して、ホワイトバランスのゲイン乗算やガンマ補正、ＲＧＢ補間処理（ベイヤ補間）を行い、さらにエッジ強調や色設定などを行うとともに、輝度／色差信号であるＹＵＶ画像データへの変換を行う。さらに、画像処理部４４は、変換したＹＵＶ画像データに対して、表示や記録のサイズに合わせて画像サイズを変更するリサイズ処理を行う。本明細書においては、この画像処理部４４により行われる画像処理を、第２の画像処理と呼ぶ。
【００３１】
圧縮・伸張部４５は、画像処理部４４により生成されたＹＵＶ画像データを、所定のフォーマット（例えばＪＰＥＧ）に従って圧縮および伸張する。
【００３２】
表示出力制御部４６は、ＬＣＤモニタ１２や外部表示装置（図示せず）への表示データの出力を制御する。具体的には、表示出力制御部４６は、ＳＤＲＡＭ５０に保存されたＹＵＶ画像データと、撮影モードアイコンなどを表示するためのＯＳＤ（オンスクリーンディスプレイ）データとを合成して表示用データを生成し、同期信号などの信号を付加してＬＣＤモニタ１２や外部表示装置に出力する。
【００３３】
メディアＩ／Ｆ部４７は、メモリカードへのデータの書き込みや読み出しを制御する。
【００３４】
水平・垂直同期信号生成部４８は、ＣＰＵ１００からの指令に応じて水平同期信号ＨＤおよび垂直同期信号ＶＤを生成する。水平同期信号ＨＤは、画像の１水平ライン（ＣＭＯＳセンサ３１の１画素ライン）の処理の基準となる同期信号であり、垂直同期信号ＶＤは、画像の１フレーム分の処理の基準となる同期信号である。水平・垂直同期信号生成部４８が生成した水平同期信号ＨＤおよび垂直同期信号ＶＤは、フロントエンドＩＣ３０およびセンサＩ／Ｆ部４１に供給される。フロントエンドＩＣ３０の各部は、水平同期信号ＨＤおよび垂直同期信号ＶＤに基づいて動作し、センサＩ／Ｆ部４１は、水平同期信号ＨＤおよび垂直同期信号ＶＤに基づき、フロントエンドＩＣ３０の動作に同期してデジタル画像データの入力を行う。
【００３５】
ＣＰＵ１００は、ＲＯＭ６０に格納されたデジタルカメラの制御を行うためのプログラムおよび制御データをＳＤＲＡＭ５０上にロードし、そのプログラムコードに基づいてデジタルカメラ全体の動作を統括的に制御する。すなわち、ＣＰＵ１００は、操作部９０による指示や図示しないリモコン端末からの動作指示などに基づいて、指示に応じた画像を適切に撮影、表示、記録できるように、モータドライバ８０やフロントエンドＩＣ３０、信号処理ＩＣ４０内部の各処理部などを制御する。
【００３６】
特に本実施形態に係るデジタルカメラにおいては、ＣＰＵ１００が、ローリングシャッタ方式（第１のモード）により本撮影を行う場合に、グローバルリセットシャッタ方式（第２のモード）により本撮影を行う場合よりも、ＣＭＯＳセンサ３１から画像信号を読み出す速度を速くする機能（第１の制御手段）を有する。なお、ローリングシャッタ方式により本撮影を行うか、あるいは、グローバルリセットシャッタ方式により本撮影を行うかの選択は、例えば、撮影者による設定に基づいて行うようにしてもよいし、デジタルカメラが撮影シーンを判定して自動的に行うようにしてもよい。
【００３７】
ローリングシャッタ方式は、ＣＭＯＳセンサ３１の画素ライン（水平ライン）ごとに電荷リセット動作を行う方式である。グローバルリセットシャッタ方式は、ＣＭＯＳセンサ３１の全画素同時に電荷リセット動作を行う方式である。グローバルリセットシャッタ方式では、メカシャッタ８３を閉じた状態でＣＭＯＳセンサ３１からの画像信号の読み出しが行われるため、読み出しに時間がかかっても画質に対する影響はない。一方、ローリングシャッタ方式の場合には、露光や読み出しが画素ラインごとの動作となり、ある画素ラインの読み出しと別の画素ラインの露光が同時に行われるため、読み出しに時間がかかると画像の歪みや手ぶれの影響が大きくなり、画質の劣化を招く。そこで、本実施形態に係るデジタルカメラでは、ローリングシャッタ方式により本撮影を行う場合に、ＣＭＯＳセンサ３１から画像信号を読み出す速度をグローバルリセットシャッタ方式の場合よりも速くすることで、画像の歪みや手ぶれの影響を小さくし、ローリングシャッタ方式であっても高画質の画像を撮影できるようにしている。
【００３８】
図３は、グローバルリセットシャッタ方式により静止画を撮影する場合の撮影制御シーケンスを示す図である。図中のＲＬはレリーズシャッタボタン２が押下されたタイミングを示しており、レリーズシャッタボタン２が押下されたときのフレーム期間をＶ１期間、レリーズシャッタボタン２押下後の最初の垂直同期信号ＶＤにより開始されるフレーム期間をＶ２期間とし、以降、その後の垂直同期信号ＶＤにより開始されるフレーム期間を順番にＶ３期間、Ｖ４期間、Ｖ５期間・・・としている。なお、フレーム期間は、水平・垂直同期信号生成部４８により生成される垂直同期信号ＶＤによって区分けされる期間である。また、図中のハッチングを付した領域は、それぞれが１つの画像を表しており、ハッチングを付した領域の上下がＣＭＯＳセンサ３１の画素ライン（水平ライン）の上下に対応する。
【００３９】
本実施形態に係るデジタルカメラでは、モードダイヤル３で撮影モードが選択されている状態で電源スイッチ１６がオンされると、ＣＭＯＳセンサ３１が画像モニタモードで起動される。画像モニタモードでは、ローリングシャッタ方式によりライブビュー画像の取得が行われ、ＬＣＤモニタ１２にライブビュー画像が表示される。ライブビュー画像は高精細な画像である必要がないため、例えば１／３程度に画素ラインを間引いた状態でＣＭＯＳセンサ３１からの画像信号の読み出しが行われる。撮影者は、ＬＣＤモニタ１２に表示されるライブビュー画像を見ながら被写体の状態などを確認し、構図を決めて、所望のタイミングでレリーズシャッタボタン２を押下する。このとき、レリーズシャッタボタン２が半押しと全押しの２段階スイッチを有する場合、レリーズシャッタボタン２が半押しされると、ＡＦ(オートフォーカス）処理が行われる。ＡＦ処理は、例えばフォーカスレンズ８２を移動させながらコントラストの最大値を見つける山登りＡＦなどが行われる。
【００４０】
その後、レリーズシャッタボタン２が全押しされると、レリーズシャッタボタン２押下後のＶ１期間の間に、撮影する静止画の露出の設定（電子シャッタの設定やＡＧＣの設定、絞りの設定など）が行われる。電子シャッタの設定は、ＣＰＵ１００からの命令に応じて規定の設定値（電子シャッタ本数）を書き込むことで実施される。そして、レリーズシャッタボタン２押下後の最初の垂直同期信号ＶＤが立ち上がってＶ２期間が開始されると、ＣＰＵ１００により画像モニタモードから静止画撮影モードへの切り替えが行われ、グローバルリセットシャッタ方式によるＣＭＯＳセンサ３１の駆動が開始される。また、このとき、メカシャッタ８３を閉じるタイミングを制御するためのタイマがスタートする。
【００４１】
そして、Ｖ２期間の開始から電子シャッタによって定められた時間が経過したタイミングでＣＭＯＳセンサ３１の全画素同時に電荷をリセットする処理が行われ、ＣＭＯＳセンサ３１の露光が全画素同時に開始される。その後、Ｖ２期間の開始とともにスタートさせたタイマが所定時間を経過したタイミングでメカシャッタ８３が閉じられ、露光が終了する。つまり、グローバルリセットシャッタ方式では、電子シャッタとメカシャッタ８３との併用によりＣＭＯＳセンサ３１の露光時間が定められ、Ｖ２期間の間に全画素の露光が同時に行われる。
【００４２】
そして、次の垂直同期信号ＶＤが立ち上がってＶ３期間が開始されると、ＣＭＯＳセンサ３１の上側の画素ラインから順次読み出しが行われる。このとき、メカシャッタ８３は閉じた状態であり、ＣＭＯＳセンサ３１に光は入射しないため、Ｖ３期間において画素の露光が進むことはなく、適切な画像を読み出すことができる。グローバルリセットシャッタ方式では、このようにＣＭＯＳセンサ３１の露光と読み出しとが異なるフレーム期間でそれぞれ独立して行われる。そして、ＣＭＯＳセンサ３１から全画素ラインの読み出しが終了すると、その後のフレーム期間（Ｖ４期間、Ｖ５期間・・・）において、再び、ローリングシャッタ方式によるライブビュー画像の取得が行われる。
【００４３】
図４は、ローリングシャッタ方式により静止画を撮影する場合の撮影制御シーケンスを示す図である。図３と同様に、図中のＲＬはレリーズシャッタボタン２が押下されたタイミングを示しており、レリーズシャッタボタン２が押下されたときのフレーム期間をＶ１期間、レリーズシャッタボタン２押下後の最初の垂直同期信号ＶＤにより開始されるフレーム期間をＶ２期間とし、以降、その後の垂直同期信号ＶＤにより開始されるフレーム期間を順番にＶ３期間、Ｖ４期間、Ｖ５期間・・・としている。また、図中のハッチングを付した領域がそれぞれ１つの画像を表しており、ハッチングを付した領域の上下がＣＭＯＳセンサ３１の画素ライン（水平ライン）の上下に対応する。
【００４４】
Ｖ１期間では、グローバルリセットシャッタ方式により静止画を撮影する場合と同様に、ＣＭＯＳセンサ３１が画像モニタモードで動作しており、ローリングシャッタ方式によりライブビュー画像の取得が行われている。そして、レリーズシャッタボタン２押下後の最初の垂直同期信号ＶＤが立ち上がってＶ２期間が開始されると、ＣＰＵ１００により画像モニタモードから静止画撮影モードへの切り替えが行われる。図４の例では、ローリングシャッタ方式により静止画の撮影が行われるため、画像モニタモードから静止画撮影モードに切り替わってもＣＭＯＳセンサ３１の駆動方法はローリングシャッタ方式のままである。ただし、静止画撮影モードでは画像モニタモードよりも高精細な画像を取得する必要があるため、ＣＭＯＳセンサ３１の全ての画素ラインで読み出しが行われる。
【００４５】
そして、Ｖ２期間でローリングシャッタ方式での静止画の露光が開始され、次のＶ３期間で読み出しが行われる。ローリングシャッタ方式の場合、電荷リセット動作は画素ラインごとに発生し、ＣＭＯＳセンサ３１の上側の画素ラインから電荷をリセットする処理が順次行われる。また、露光時間は電子シャッタのみによって定められ、露光が終了した上側の画素ラインから順に読み出しが行われる。このため、画素ラインごとに露光のタイミングが異なり、Ｖ２期間とＶ３期間の２つのフレーム期間に跨がって１つの画像の露光が行われる。
【００４６】
図４のＶ３期間におけるハッチングを付した領域の傾きは、ローリングシャッタ方式で静止画を撮影した場合の読み出し速度に対応し、１つの画素ラインを読み出してから次の画素ラインの読み出しを開始するまでの時間で定義できる。１つの画素ラインを読み出してから次の画素ラインの読み出しを開始するまでの時間は、水平同期信号ＨＤが出力される周期（ＨＤ期間）に依存し、ＨＤ期間を構成するクロック数と、ＣＭＯＳセンサ３１の駆動周波数とにより定まる。したがって、ＨＤ期間を構成するクロック数を変化させることで、読み出し速度を変化させることができる。
【００４７】
本実施形態に係るデジタルカメラでは、ローリングシャッタ方式により静止画を撮影する場合に、静止画の読み出しを行うＶ３期間において、グローバルリセットシャッタ方式により静止画を撮影するときよりも、ＨＤ期間を構成するクロック数を少なくすることで読み出し速度を速くする。このような制御は、ＣＰＵ１００が、水平同期信号ＨＤを生成する水平・垂直同期信号生成部４８に対して、ＨＤ期間を構成するクロック数を指定した命令を行うことにより実現できる。ただし、画像モニタモードと静止画撮影モードのそれぞれで、最低ＨＤ期間（主としてブランキング期間と読み出し所要時間とで構成される）が定められているため、ＣＰＵ１００は、ＨＤ期間が静止画撮影モードの最低ＨＤ期間よりも短くならない範囲で、ＨＤ期間を構成するクロック数を少なくして読み出し速度を速くする。
【００４８】
そして、ＣＭＯＳセンサ３１から全画素ラインの読み出しが終了すると、静止画撮影モードから画像モニタモードへの切り替えが行われ、その後のフレーム期間（Ｖ４期間、Ｖ５期間・・・）において、再び、ローリングシャッタ方式によるライブビュー画像の取得が行われる。なお、ローリングシャッタ方式では、１つの画像の露光が２つのフレーム期間に跨がって行われるが、図４のＶ３期間とＶ４期間との間では静止画撮影モードから画像モニタモードへの切り替えが行われるため、適正な露光ができない。このため、Ｖ３期間とＶ４期間とに跨がって露光される画像は捨てフレームとなり、次のＶ５期間で読み出されるライブビュー画像からＬＣＤモニタ１２に表示される。
【００４９】
以上、具体的な例を挙げながら説明したように、本実施形態に係るデジタルカメラは、ローリングシャッタ方式により静止画の撮影（本撮影）を行う場合に、ＣＭＯＳセンサ３１から画像信号を読み出す速度をグローバルリセットシャッタ方式の場合よりも速くするようにしているので、ローリングシャッタ方式の欠点である画像の歪みや手ぶれの影響を有効に抑制して、ローリングシャッタ方式による静止画の撮影を適切に行うことができる。また、グローバルシャッタ方式により静止画の撮影（本撮影）を行う場合には、後段の信号処理ＩＣ４０の処理性能に合わせて比較的低速でＣＭＯＳセンサ３１から画像信号を読み出すことができるので、信号処理ＩＣ４０を高性能化することによるコストアップや、消費電力の増大を有効に抑制することができる。このように、本実施形態に係るデジタルカメラによれば、構成を複雑にすることなく、グローバルリセットシャッタ方式とローリングシャッタ方式との双方で本撮影を適切に行うことができる。
【００５０】
＜第２の実施形態＞
次に、第２の実施形態について説明する。第２の実施形態に係るデジタルカメラは、ローリングシャッタ方式により本撮影を行う場合に、フロントエンドＩＣ３０から出力されたデジタル画像データ（ＲＡＷ−ＤＡＴＡ）をＳＤＲＡＭ５０に書き込んでいる間、信号処理ＩＣ４０において実施される画像処理のうち、少なくとも一部の画像処理の処理速度を、グローバルリセットシャッタ方式により本撮影を行う場合よりも遅くする。なお、デジタルカメラのハードウェア構成や動作の概要は第１の実施形態と同様であるため、以下では、本実施形態の特徴部分についてのみ説明し、第１の実施形態と重複する説明は適宜省略する。
【００５１】
本実施形態に係るデジタルカメラでは、ＣＰＵ１００が、ローリングシャッタ方式により本撮影を行う場合に、ＣＭＯＳセンサ３１から画像信号を読み出す速度をグローバルリセットシャッタ方式の場合よりも速くする機能（第１の制御手段）に加えて、フロントエンドＩＣ３０から出力されたデジタル画像データ（ＲＡＷ−ＤＡＴＡ）をＳＤＲＡＭ５０に書き込んでいる間、信号処理ＩＣ４０において実施される少なくとも一部の画像処理の処理速度を遅くする機能（第２の制御手段）を有する。
【００５２】
ＣＭＯＳセンサ３１から画像信号を高速で読み出すためには、フロントエンドＩＣ３０から高い出力レートで出力されるデジタル画像データを、後段の信号処理ＩＣ４０が取りこぼしなくＳＤＲＡＭ５０に書き込めるようにする必要があり、信号処理ＩＣ４０とＳＤＲＡＭ５０との間のデータライン（バス）の負荷が高まる。このとき、特に連写撮影などを行う場合には、前のフレームのデジタル画像データに対する画像処理と、後のフレームのデジタル画像データをＳＤＲＡＭ５０に書き込む処理とが並行して行われ、ＳＤＲＡＭ５０へのデジタル画像データの書き込みに使用できるバスの帯域が制限されるため、ＣＭＯＳセンサ３１から画像信号を高速で読み出すことが難しくなる。また、連写撮影だけでなく、１つのフレームの画像に対して所定ライン数のデータごとに処理を進める場合においても、ＳＤＲＡＭ５０への書き込みと画像処理とが並行して行われ、同様の問題が生じる。
【００５３】
上記問題を解決する方法としては、デジタルカメラのアーキテクチャを見直して、信号処理ＩＣ４０やＳＤＲＡＭ５０を高速化するとともにこれらの間のバスの性能を高めることが考えられる。しかし、このような対応ではデジタルカメラの大幅なコストアップに繋がり、また、消費電力の増大を招く結果となる。
【００５４】
そこで、本実施形態に係るデジタルカメラでは、ローリングシャッタ方式により本撮影を行う場合に、フロントエンドＩＣ３０から出力されたデジタル画像データ（ＲＡＷ−ＤＡＴＡ）をＳＤＲＡＭ５０に書き込んでいる間は、信号処理ＩＣ４０において実施される少なくとも一部の画像処理の処理速度を遅くすることで、上記問題を解決する。なお、画像処理の処理速度を低速にするのは、必ずしもフロントエンドＩＣ３０から出力されたＲＡＷ−ＤＡＴＡをＳＤＲＡＭ５０に書き込んでいる全ての期間で行う必要はなく、ＲＡＷ−ＤＡＴＡをＳＤＲＡＭ５０に書き込んでいる間の一部の期間において、画像処理の処理速度を低速にするようにしてもよい。
【００５５】
信号処理ＩＣ４０において実施される画像処理の処理速度は、ＣＰＵ１００の命令により設定される画像処理クロックに応じて定まる。本実施形態に係るデジタルカメラでは、ＣＰＵ１００が、ローリングシャッタ方式による本撮影を行う際に、ＳＤＲＡＭ５０にＲＡＷ−ＤＡＴＡを書き込んでいる間の少なくとも一部の期間において、画像処理クロックを一時的に遅くする。これにより、信号処理ＩＣ４０とＳＤＲＡＭ５０との間のデータライン（バス）を、ＲＡＷ−ＤＡＴＡの書き込みに優先的に割り当てることができ、結果として、バス性能を高めることなく、ＣＭＯＳセンサ３１から画像信号を高速で読み出すことが可能になる。
【００５６】
図５は、静止画撮影（本撮影）時の信号処理ＩＣ４０における処理フローの一例を示すイメージ図である。図中の各ブロックは図２に示した信号処理ＩＣ４０内部の各処理ブロックに対応し、図の左から右に向かって順に処理が行われることを示している。なお、ＳＤＲＡＭ５０に対するデータの書き込みや読み出しはメモリコントローラ４２を介して行われるが、図５においてはメモリコントローラ４２の図示を省略している。
【００５７】
フロントエンドＩＣ３０から出力されるデジタル画像データ（ＲＡＷ−ＤＡＴＡ）は、センサＩ／Ｆ部４１により信号処理ＩＣ４０内部に取り込まれる。信号処理ＩＣ４０内部に取り込まれたＲＡＷ−ＤＡＴＡは、センサＩ／Ｆ部４１からメモリコントローラ４２を介してカメラＩ／Ｆ部４３に渡されて、カメラＩ／Ｆ部４３により第１の画像処理が行われる。そして、第１の画像処理が行われたＲＡＷ−ＤＡＴＡがメモリコントローラ４２によりＳＤＲＡＭ５０に書き込まれる。
【００５８】
ＳＤＲＡＭ５０に保存されたＲＡＷ−ＤＡＴＡは、メモリコントローラ４２によりＳＤＲＡＭ５０から読み出され、画像処理部４４に渡される。そして、画像処理部４４により第２の画像処理が行われた後、ＹＵＶ画像データとして、メモリコントローラ４２により再度ＳＤＲＡＭ５０に書き込まれる。
【００５９】
ＳＤＲＡＭ５０に保存されたＹＵＶ画像データは、メモリコントローラ４２によりＳＤＲＡＭ５０から読み出され、圧縮・伸張部４５に渡される。そして、圧縮・伸張部４５によりＹＵＶ画像データに対して例えばＪＰＥＧ形式での圧縮が行われ、ＪＰＥＧ画像データがメモリコントローラ４２により再度ＳＤＲＡＭ５０に書き込まれる。
【００６０】
ＳＤＲＡＭ５０に保存されたＪＰＥＧ画像データは、メモリコントローラ４２によりＳＤＲＡＭ５０から読み出され、メディアＩ／Ｆ部４７に渡される。そして、メディアＩ／Ｆ部４７により、ＪＰＥＧ画像データがメモリカードに記録される。
【００６１】
図５に示す例では、例えば、連写撮影により複数フレームのデジタル画像データを同時に処理する場合や、１つのフレームの画像に対して所定ライン数のデータごとに処理を進める場合に、第１の画像処理が行われたＲＡＷ−ＤＡＴＡをＳＤＲＡＭ５０に書き込む処理と、第１の画像処理が行われたＲＡＷ−ＤＡＴＡをＳＤＲＡＭ５０から読み出して、画像処理部４４により第２の画像処理を行った後に、ＹＵＶ画像データをＳＤＲＡＭ５０に再度書き込む処理とが競合する。そこで、ローリングシャッタ方式により本撮影を行う場合は、画像処理部４４による第２の画像処理の処理速度を、グローバルリセットシャッタ方式により本撮影を行う場合よりも低速にし、第１の画像処理が行われたＲＡＷ−ＤＡＴＡをＳＤＲＡＭ５０に書き込む処理を優先させることによって、バス性能を高めることなく、ＣＭＯＳセンサ３１から画像信号を高速で読み出せるようにする。ＣＭＯＳセンサ３１から画像信号を高速で読み出すことができれば、第１の実施形態で説明したように、ローリングシャッタ方式の欠点である画像の歪みや手ぶれの影響を抑制することができ、高品位な画像の撮影が可能になる。なお、グローバルリセットシャッタ方式により本撮影を行う場合には、画像信号の読み出しが低速であっても画質に影響がないため、後段の信号処理ＩＣ４０において実施する画像処理の負荷に応じて読み出し速度を定めればよく、画像処理の処理速度を遅くする必要がない。
【００６２】
図６は、静止画撮影（本撮影）時の信号処理ＩＣ４０における処理フローの他の例を示すイメージ図である。図５と同様、図中の各ブロックは図２に示した信号処理ＩＣ４０内部の各処理ブロックに対応し、図の左から右に向かって順に処理が行われることを示している。
【００６３】
図６に示す例は、ＲＡＷ−ＤＡＴＡをＳＤＲＡＭ５０に書き込む処理が、図５に示した例と異なる。すなわち、図５の例では、センサＩ／Ｆ部４１により信号処理ＩＣ４０内部に取り込まれたＲＡＷ−ＤＡＴＡに対して、カメラＩ／Ｆ部４３による第１の画像処理を行った上で、ＳＤＲＡＭ５０に書き込んでいる。これに対して、図６の例では、センサＩ／Ｆ部４１により信号処理ＩＣ４０内部に取り込まれたＲＡＷ−ＤＡＴＡがそのままＳＤＲＡＭ５０に書き込まれ、その後、ＳＤＲＡＭ５０から読み出されたＲＡＷ−ＤＡＴＡに対し、カメラＩ／Ｆ部４３による第１の画像処理が行われ、第１の画像処理が行われたＲＡＷ−ＤＡＴＡが、再度ＳＤＲＡＭ５０に書き込まれる。その他の処理は図５の例と同じである。
【００６４】
図６の例では、ＲＡＷ−ＤＡＴＡをＳＤＲＡＭ５０に書き込む処理に対して、ＲＡＷ−ＤＡＴＡをＳＤＲＡＭ５０から読み出してカメラＩ／Ｆ部４３による第１の画像処理を行ってＳＤＲＡＭ５０に再度書き込む処理と、第１の画像処理が行われたＲＡＷ−ＤＡＴＡをＳＤＲＡＭ５０から読み出して画像処理部４４による第２の画像処理を行ってＳＤＲＡＭ５０に再度書き込む処理とが競合する。そこで、ローリングシャッタ方式により本撮影を行う場合は、カメラＩ／Ｆ部４３による第１の画像処理の処理速度と、画像処理部４４による第２の画像処理の処理速度とを、グローバルリセットシャッタ方式により本撮影を行う場合よりも低速にし、ＲＡＷ−ＤＡＴＡをＳＤＲＡＭ５０に書き込む処理を優先させることによって、バス性能を高めることなく、ＣＭＯＳセンサ３１から画像信号を高速で読み出せるようにする。
【００６５】
図６の例では、センサＩ／Ｆ部４１により信号処理ＩＣ４０内部に取り込まれたＲＡＷ−ＤＡＴＡをそのままＳＤＲＡＭ５０に書き込むようにしており、ＲＡＷ−ＤＡＴＡを取り込みながらカメラＩ／Ｆ部４３による第１の画像処理を行う必要がない。このため、ＲＡＷ−ＤＡＴＡを取り込みながら第１の画像処理を行う図５の例と比較して、ＣＭＯＳセンサ３１から画像信号を読み出す速度の高速化が容易である。ただし、図６の例では、ＳＤＲＡＭ５０に対するデジタル画像データの読み書きを行う回数が増えるため、図５の例と比較してトータルの処理時間が増加する。したがって、図６の例は、ローリングシャッタ方式により本撮影を行う場合のみに適用し、グローバルリセットシャッタ方式により本撮影を行う場合には図５の例を適用することが望ましい。
【００６６】
以上、具体的な例を挙げながら説明したように、本実施形態に係るデジタルカメラは、ローリングシャッタ方式により本撮影を行う場合に、フロントエンドＩＣ３０から出力されたＲＡＷ−ＤＡＴＡをＳＤＲＡＭ５０に書き込んでいる間、信号処理ＩＣ４０において実施される少なくとも一部の画像処理の処理速度を、グローバルリセットシャッタ方式により本撮影を行う場合よりも遅くするようにしているので、バス性能を高めることなく、ＣＭＯＳセンサ３１から画像信号を高速で読み出して、ローリングシャッタ方式の欠点である画像の歪みや手ぶれの影響を有効に抑制することができる。
【００６７】
＜第３の実施形態＞
次に、第３の実施形態について説明する。第３の実施形態に係るデジタルカメラは、ローリングシャッタ方式により本撮影を行う場合に、フロントエンドＩＣ３０から出力されたデジタル画像データ（ＲＡＷ−ＤＡＴＡ）をＳＤＲＡＭ５０に書き込んでいる間、信号処理ＩＣ４０において実施される画像処理のうち、少なくとも一部の画像処理を停止する。なお、デジタルカメラのハードウェア構成や動作の概要は第１の実施形態と同様であるため、以下では、本実施形態の特徴部分についてのみ説明し、第１の実施形態と重複する説明は適宜省略する。
【００６８】
第２の実施形態では、ローリングシャッタ方式により本撮影を行う場合に、フロントエンドＩＣ３０から出力されたＲＡＷ−ＤＡＴＡをＳＤＲＡＭ５０に書き込んでいる間、信号処理ＩＣ４０において実施される少なくとも一部の画像処理の処理速度を、グローバルリセットシャッタ方式により本撮影を行う場合よりも遅くすることで、ＲＡＷ−ＤＡＴＡをＳＤＲＡＭ５０に書き込む処理を優先的に行えるようにし、結果として、バス性能を高めることなく、ＣＭＯＳセンサ３１からの画像信号の読み出しを高速に行えることを説明した。これに対して、第３の実施形態では、ローリングシャッタ方式により本撮影を行う場合に、フロントエンドＩＣ３０から出力されたＲＡＷ−ＤＡＴＡをＳＤＲＡＭ５０に書き込んでいる間、信号処理ＩＣ４０において実施される少なくとも一部の画像処理を停止させることで、ＲＡＷ−ＤＡＴＡをＳＤＲＡＭ５０に書き込む処理を優先的に行えるようにし、結果として、バス性能を高めることなく、ＣＭＯＳセンサ３１からの画像信号の読み出しを高速に行えるようにしている。
【００６９】
本実施形態に係るデジタルカメラでは、ＣＰＵ１００が、ローリングシャッタ方式により本撮影を行う場合に、ＣＭＯＳセンサ３１から画像信号を読み出す速度をグローバルリセットシャッタ方式の場合よりも速くする機能（第１の制御手段）に加えて、フロントエンドＩＣ３０から出力されたデジタル画像データ（ＲＡＷ−ＤＡＴＡ）をＳＤＲＡＭ５０に書き込んでいる間、信号処理ＩＣ４０において実施される少なくとも一部の画像処理を停止させる機能（第３の制御手段）を有する。なお、この画像処理の停止は、必ずしもフロントエンドＩＣ３０から出力されたＲＡＷ−ＤＡＴＡをＳＤＲＡＭ５０に書き込んでいる全ての期間で行う必要はなく、ＲＡＷ−ＤＡＴＡをＳＤＲＡＭ５０に書き込んでいる間の一部の期間において、画像処理を停止するようにしてもよい。
【００７０】
信号処理ＩＣ４０の動作はＣＰＵ１００によって制御され、ＣＰＵ１００の命令により、カメラＩ／Ｆ部４３が第１の画像処理を実施するタイミングや、画像処理部４４が第２の画像処理を実施するタイミングを制御することができる。本実施形態に係るデジタルカメラでは、ＣＰＵ１００が、ローリングシャッタ方式による本撮影を行う際に、ＳＤＲＡＭ５０にＲＡＷ−ＤＡＴＡを書き込んでいる間の少なくとも一部の期間において、少なくとも一部の画像処理を停止させる。これにより、信号処理ＩＣ４０とＳＤＲＡＭ５０との間のデータライン（バス）を、ＲＡＷ−ＤＡＴＡの書き込みに占有させることができ、ＣＭＯＳセンサ３１から画像信号を読み出す速度を、第２の実施形態よりもさらに高速にすることが可能になる。
【００７１】
図７は、本実施形態に係るデジタルカメラにおいて、ローリングシャッタ方式により連写撮影を行い、前フレーム（先に撮影された画像）の処理と後フレーム（次に撮影された画像）の処理とを並行して行う場合の信号処理ＩＣ４０における処理フローの一例を示すイメージ図であり、図５の例に対応したものである。
【００７２】
図７の例では、カメラＩ／Ｆ部４３が後フレームのＲＡＷ−ＤＡＴＡをＳＤＲＡＭ５０に書き込んでいる間、画像処理部４４による前フレームに対する第２の画像処理を停止させ、後フレームのＲＡＷ−ＤＡＴＡがＳＤＲＡＭ５０に書き込まれた後に、画像処理部４４による前フレームに対する第２の画像処理を開始させるようにしている。
【００７３】
図８は、本実施形態に係るデジタルカメラにおいて、ローリングシャッタ方式により連写撮影を行い、前フレームの処理と後フレームの処理とを並行して行う場合の信号処理ＩＣ４０における処理フローの一例を示すイメージ図であり、図６の例に対応したものである。
【００７４】
図８の例では、センサＩ／Ｆ部４１が後フレームのＲＡＷ−ＤＡＴＡをＳＤＲＡＭ５０に書き込んでいる間、前フレームに対するカメラＩ／Ｆ４３による第１の画像処理および画像処理部４４による第２の画像処理を停止させ、後フレームのＲＡＷ−ＤＡＴＡがＳＤＲＡＭ５０に書き込まれた後に、前フレームに対するカメラＩ／Ｆ４３による第１の画像処理と画像処理部４４による第２の画像処理とを順次開始させるようにしている。
【００７５】
以上、具体的な例を挙げながら説明したように、本実施形態に係るデジタルカメラは、ローリングシャッタ方式により本撮影を行う場合に、フロントエンドＩＣ３０から出力されたＲＡＷ−ＤＡＴＡをＳＤＲＡＭ５０に書き込んでいる間、信号処理ＩＣ４０において実施される少なくとも一部の画像処理を停止させるようにしているので、バス性能を高めることなく、ＣＭＯＳセンサ３１から画像信号を読み出す速度を第２の実施形態よりもさらに高速にして、ローリングシャッタ方式の欠点である画像の歪みや手ぶれの影響を有効に抑制することができる。
【００７６】
＜第４の実施形態＞
次に、第４の実施形態について説明する。第４の実施形態に係るデジタルカメラは、ローリングシャッタ方式により本撮影を行う場合であっても、撮影時の露光時間が所定値より長いときは、ＣＭＯＳセンサ３１から画像信号を読み出す速度を、グローバルリセットシャッタ方式により本撮影を行う場合と同じ速度にする。なお、デジタルカメラのハードウェア構成や動作の概要は第１の実施形態と同様であるため、以下では、本実施形態の特徴部分についてのみ説明し、第１の実施形態と重複する説明は適宜省略する。
【００７７】
第１の実施形態に係るデジタルカメラでは、ローリングシャッタ方式により本撮影を行う場合に、ＣＭＯＳセンサ３１から画像信号を読み出す速度をグローバルリセットシャッタ方式の場合よりも速くすることで、画像の歪みや手ぶれの影響を小さくしていた。しかし、ローリングシャッタ方式により本撮影を行う場合であっても、長時間露光の撮影であれば、ＣＭＯＳセンサ３１から画像信号を読み出す速度を高速化しても、画質に対して大きなメリットは得られない。例えば、ＣＭＯＳセンサ３１からの画像信号の読み出しに要する時間を２００ｍｓｅｃとすると、ＣＭＯＳセンサ３１の最上部の画素ラインと最下部の画素ラインとの間で露光開始タイミングの差は２００ｍｓｅｃであるが、例えば露光時間が５ｓｅｃであるとすると、この露光開始タイミングの差は露光時間と比較して極めて小さい値であり、ＣＭＯＳセンサ３１から画像信号を読み出す速度を高速化してこの値をさらに小さくしても、画質に対するメリットは期待できない。
【００７８】
図９は、ローリングシャッタ方式により長時間露光で静止画を撮影する場合の撮影制御シーケンスを示す図である。図９の例では、Ｖ２期間で上側の画素ラインから順に露光が開始され、Ｖ３期間では全画素ラインの露光が継続され、Ｖ４期間で上側の画素ラインから順に読み出しが行われる。さらに長時間の露光の場合には、その露光時間の長さに応じてＶ３期間が繰り返された後、Ｖ４期間で上側の画素ラインから順に読み出しが行われることになる。
【００７９】
このように撮影時の露光時間が長ければ、ＣＭＯＳセンサ３１から画像信号を読み出す速度を高速化しても画質に対するメリットは期待できない。そこで、本実施形態に係るデジタルカメラでは、ＣＰＵ１００が、ローリングシャッタ方式により本撮影を行う場合に、撮影時の露光時間を予め定めた所定値と比較し、露光時間が所定値以下の場合にのみ、ＣＭＯＳセンサ３１から画像信号を読み出す速度をグローバルリセットシャッタ方式により本撮影を行う場合よりも速くし、露光時間が所定値よりも大きければ、ＣＭＯＳセンサ３１から画像信号を読み出す速度をグローバルリセットシャッタ方式と同じにする。なお、判定に用いる所定値は、デジタルカメラの性能や要求される画質に応じて最適な値を定めておけばよい。
【００８０】
以上のように、本実施形態に係るデジタルカメラは、ローリングシャッタ方式により本撮影を行う場合であっても、撮影時の露光時間が所定値より長いときは、ＣＭＯＳセンサ３１から画像信号を読み出す速度を、グローバルリセットシャッタ方式により本撮影を行う場合と同じ速度にするので、読み出し速度を必要以上に高速化することによる消費電力の増大や、読み出し速度の高速化に伴って画像処理を停止あるいは処理速度を遅くすることによる処理時間の増大といった問題を有効に回避することができる。
【００８１】
以上、本発明の実施形態について具体的に説明したが、本発明は、上述した実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で様々な変形を加えて具体化することができる。つまり、上述したデジタルカメラの構成や動作はあくまで具体的な一例を例示したものであり、用途や目的に応じて様々な変形が可能である。
【符号の説明】
【００８２】
３０ フロントエンドＩＣ
３１ ＣＭＯＳセンサ
３４ Ａ／Ｄ
４０ 信号処理ＩＣ
４３ カメラＩ／Ｆ部
４４ 画像処理部
５０ ＳＤＲＡＭ
１００ ＣＰＵ
【先行技術文献】
【特許文献】
【００８３】
【特許文献１】特開２００９−１５９４５９号公報
【特許請求の範囲】
【請求項１】
撮像素子と、
前記撮像素子の画素ラインごとに電荷リセット動作を行う第１のモードで撮影を行う場合に、前記撮像素子の全画素同時に電荷リセット動作を行う第２のモードで撮影を行う場合よりも、前記撮像素子から画像信号を読み出す速度を速くする第１の制御手段と、を備えることを特徴とする撮像装置。
【請求項２】
前記撮像素子から読み出した前記画像信号をデジタル画像データに変換する変換手段と、
前記デジタル画像データを記憶する記憶手段と、
前記デジタル画像データに対して画像処理を行う画像処理手段と、
前記第１のモードで撮影を行う場合に、前記デジタル画像データが前記記憶手段に書き込まれている間の少なくとも一部の期間に、前記画像処理手段による画像処理の処理速度を、前記第２のモードで撮影を行う場合よりも遅くする第２の制御手段と、をさらに備えることを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記撮像素子から読み出した前記画像信号をデジタル画像データに変換する変換手段と、
前記デジタル画像データを記憶する記憶手段と、
前記デジタル画像データに対して画像処理を行う画像処理手段と、
前記第１のモードで撮影を行う場合に、前記デジタル画像データが前記記憶手段に書き込まれている間の少なくとも一部の期間に、前記画像処理手段による画像処理の少なくとも一部を停止させる第３の制御手段と、をさらに備えることを特徴とする請求項１に記載の撮像装置。
【請求項４】
前記第３の制御手段は、前記第１のモードで撮影を行う場合に、前記記憶手段に対する前記デジタル画像データの書き込みが終了した後に、前記画像処理手段による画像処理を開始させることを特徴とする請求項３に記載の撮像装置。
【請求項５】
前記第１の制御手段は、前記第１のモードで撮影を行う場合であっても、撮影時の露光時間が所定値より長いときは、前記撮像素子から前記画像信号を読み出す速度を前記第２のモードで撮影を行う場合と同じ速度にすることを特徴とする請求項１〜４のいずれか一項に記載の撮像装置。
【請求項６】
撮像素子と、制御手段と、を備える撮像装置の制御方法であって、
前記制御手段が、前記撮像素子の画素ラインごとに電荷リセット動作を行う第１のモードで撮影を行う場合に、前記撮像素子の全画素同時に電荷リセット動作を行う第２のモードで撮影を行う場合よりも、前記撮像素子から画像信号を読み出す速度を速くすることを特徴とする撮像装置の制御方法。
【請求項１】
撮像素子と、
前記撮像素子の画素ラインごとに電荷リセット動作を行う第１のモードで撮影を行う場合に、前記撮像素子の全画素同時に電荷リセット動作を行う第２のモードで撮影を行う場合よりも、前記撮像素子から画像信号を読み出す速度を速くする第１の制御手段と、を備えることを特徴とする撮像装置。
【請求項２】
前記撮像素子から読み出した前記画像信号をデジタル画像データに変換する変換手段と、
前記デジタル画像データを記憶する記憶手段と、
前記デジタル画像データに対して画像処理を行う画像処理手段と、
前記第１のモードで撮影を行う場合に、前記デジタル画像データが前記記憶手段に書き込まれている間の少なくとも一部の期間に、前記画像処理手段による画像処理の処理速度を、前記第２のモードで撮影を行う場合よりも遅くする第２の制御手段と、をさらに備えることを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記撮像素子から読み出した前記画像信号をデジタル画像データに変換する変換手段と、
前記デジタル画像データを記憶する記憶手段と、
前記デジタル画像データに対して画像処理を行う画像処理手段と、
前記第１のモードで撮影を行う場合に、前記デジタル画像データが前記記憶手段に書き込まれている間の少なくとも一部の期間に、前記画像処理手段による画像処理の少なくとも一部を停止させる第３の制御手段と、をさらに備えることを特徴とする請求項１に記載の撮像装置。
【請求項４】
前記第３の制御手段は、前記第１のモードで撮影を行う場合に、前記記憶手段に対する前記デジタル画像データの書き込みが終了した後に、前記画像処理手段による画像処理を開始させることを特徴とする請求項３に記載の撮像装置。
【請求項５】
前記第１の制御手段は、前記第１のモードで撮影を行う場合であっても、撮影時の露光時間が所定値より長いときは、前記撮像素子から前記画像信号を読み出す速度を前記第２のモードで撮影を行う場合と同じ速度にすることを特徴とする請求項１〜４のいずれか一項に記載の撮像装置。
【請求項６】
撮像素子と、制御手段と、を備える撮像装置の制御方法であって、
前記制御手段が、前記撮像素子の画素ラインごとに電荷リセット動作を行う第１のモードで撮影を行う場合に、前記撮像素子の全画素同時に電荷リセット動作を行う第２のモードで撮影を行う場合よりも、前記撮像素子から画像信号を読み出す速度を速くすることを特徴とする撮像装置の制御方法。
【図１−１】
【図１−２】
【図１−３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１−２】
【図１−３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１３−９８７９２（Ｐ２０１３−９８７９２Ａ）
【公開日】平成２５年５月２０日（２０１３．５．２０）
【国際特許分類】
【出願番号】特願２０１１−２４０４８０（Ｐ２０１１−２４０４８０）
【出願日】平成２３年１１月１日（２０１１．１１．１）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
【公開日】平成２５年５月２０日（２０１３．５．２０）
【国際特許分類】
【出願日】平成２３年１１月１日（２０１１．１１．１）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
[ Back to top ]