検出回路および検出装置
【課題】検出対象基板内で生じる放電を簡易に検出する検出回路および検出装置を提供する。
【解決手段】検出回路は、検出対象基板内で生じる放電を検出する。検出回路は、検出対象基板の面のうち電子素子が形成された主面に対し、平行または略平行に２次元状に配置された複数の検出素子を備える。検出素子のそれぞれは、放電により発生する超音波を検出する。
【解決手段】検出回路は、検出対象基板内で生じる放電を検出する。検出回路は、検出対象基板の面のうち電子素子が形成された主面に対し、平行または略平行に２次元状に配置された複数の検出素子を備える。検出素子のそれぞれは、放電により発生する超音波を検出する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、検出回路および検出装置に関する。
【背景技術】
【０００２】
特許文献１には、放電による損傷からＮチャネル・トランジスタを保護する保護回路が記載されている。特許文献１に記載の保護回路は、Ｎチャネル・トランジスタと、Ｎチャネル・トランジスタのｐ型基板内のソース領域およびドレイン領域間に形成される寄生バイポーラデバイスと、放電を受けて高電位が生じる可能性のある出力端子と、バイアス回路と、所定抵抗素子と、特定抵抗素子と、を有する。
【０００３】
出力端子が、所定抵抗素子の一端とバイアス回路の第１端子とに接続されている。Ｎチャネル・トランジスタは、ドレイン端子が、所定抵抗素子の他端とバイアス回路の第２端子とに接続され、ゲート端子が、バイアス回路の第３端子に接続され、ソース端子が、特定抵抗素子の一端に接続されている。また、特定抵抗素子の他端が、アースに接続されている。
【０００４】
特許文献１に記載の保護回路では、バイアス回路が、出力端子が受けた放電を検出すると、バイアス回路が、ゲート端子の電位をドレイン端子の電位と略等しくして、Ｎチャネル・トランジスタが導通状態となり、所定抵抗素子に電流が流れる。このため、所定抵抗素子の電圧降下によってドレイン端子の電位が、出力端子に生じた高電位よりも低下して、寄生バイポーラデバイス内に過大な電流が流れにくくなる。よって、過大な電流が流れることによる寄生バイポーラデバイスの発熱が抑制されて、Ｎチャネル・トランジスタの損傷が抑制される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特表２００６−５１５９６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載の保護回路では、Ｎチャネル・トランジスタの損傷を抑制するために、バイアス回路が、出力端子が受けた放電を検出する。特許文献１に記載されたような保護回路を有する集積回路では、放電が発生し易い場所に保護回路が設けられることが多い。このため、集積回路に生じる放電を精度良く検出することが可能となる。
【０００７】
一方、放電の発生する場所を予め特定することが難しい集積回路では、数多くの保護回路を集積回路内に配置して放電を検出することになり、集積回路の構成が複雑な構成になっていた。
【０００８】
このため、放電の発生する場所を予め特定することが難しい集積回路では、集積回路の構成を複雑にすることなく、集積回路内で生じる放電を精度良く検出することが困難であったという課題があった。
【０００９】
本発明の目的は、上記した課題を解決する検出回路および検出装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の検出回路は、検出対象基板内で生じる放電を検出する検出回路であって、前記検出対象基板の面のうち電子素子が形成された主面に対し平行または略平行に２次元状に配置された複数の検出素子を備え、前記検出素子のそれぞれは、前記放電により発生する超音波を検出する。
【００１１】
本発明の検出装置は、検出対象基板内で生じる放電を検出する検出回路と、前記検出回路にて検出された放電の位置を特定する特定手段と、を有する検出装置であって、前記検出回路は、前記検出対象基板の面のうち電子素子が形成された主面に対し平行または略平行に２次元状に配置された複数の検出素子を備え、前記検出素子のそれぞれは、前記放電により発生する超音波を検出すると、検出信号を出力し、前記特定手段は、前記検出素子から前記検出信号を受け付けると、前記複数の検出素子のうち当該検出信号を出力した検出素子の位置に基づいて、前記放電の位置を特定する。
【発明の効果】
【００１２】
本発明によれば、検出対象基板内で生じる放電を簡易に検出することが可能になる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態における検出システムの構成例を示すブロック図である。
【図２】検出回路１１０の構成例を示す外観図である。
【図３】サージが混入した場合における検出回路１１０による検出例を示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明の一実施形態について図面を参照して説明する。
【００１５】
図１は、本発明の実施形態における検出システムの一構成例を示すブロック図である。
【００１６】
検出システム１は、検出装置１００と供試装置２００とを備える。
【００１７】
供試装置２００は、電子素子が形成された基板を有する通信機器である。供試装置２００が有する基板内には、電源線、通信線、接地端子およびサージ保護回路が形成されている。供試装置２００には、電源線、通信線または接地端子などを通じて、雷または静電気放電に起因するサージ電圧（以下「サージ」と称する。）が混入する。供試装置２００にサージが混入すると、供試装置２００内にサージが発生して放電が生じる場合がある。放電が生じた場合には、その放電によって超音波が発生する。
【００１８】
供試装置２００内のサージ保護回路（不図示）は、供試装置２００内に生じるサージに伴う、通信機器の故障または動作異常の発生を回避する役割を果たす。サージ保護回路は、サージ保護素子を有する。サージ保護素子は、サージにより電子素子が放電して損傷することを回避するために用いられる。
【００１９】
サージ保護素子としては、例えば、アレスタ素子などが用いられる。本実施形態では、アレスタ素子が、電子素子の損傷を回避するための回避経路を形成するためにサージ保護回路内に設けられる。
【００２０】
検出装置１００は、検出対象基板内で生じる放電を検出する。検出対象基板は、本実施形態では、供試装置２００が有する基板である。
【００２１】
本実施形態では、検出装置１００は、供試装置２００内にサージが混入した場合に、供試装置２００内で生じる放電を検出して、サージの混入場所を特定する。検出装置１００は、検出回路１１０と特定部１２０とを備える。
【００２２】
検出回路１１０は、供試装置２００が有する基板内で生じる放電を検出する。検出回路１１０は、特定部１２０と接続される。検出回路１１０は、供試装置２００が有する基板の面のうち電子素子が形成される主面に対し、平行または略平行に２次元状に配置された複数の検出素子を備える。複数の検出素子は、例えば、供試装置２００が有する基板の主面に対し平行または略平行に、格子状または千鳥状に配置される。
【００２３】
本実施形態では、検出回路１１０は、供試装置２００内で生じる放電により発生する超音波を検出して、サージの混入の有無を検出する。ここで、検出回路１１０の構成について説明する。
【００２４】
図２は、検出回路１１０の構成例を示す外観図である。
【００２５】
図２には、検出基板１１１と、複数の検出素子１１２と、供試装置２００と、が示されている。図２に示すように、供試装置２００は、直方体の形状を有し、検出基板１１１は、供試装置２００が有する基板の面のうち、電子素子が形成される主面と平行に配置されている。また、検出基板１１１には、丸い形状を有する複数の検出素子１１２が、２次元状に格子状に配置されている。
【００２６】
なお、本実施形態では、供試装置２００が有する基板の主面と検出基板１１１とのなす角が約３０度以内に収まるように、供試装置２００と検出基板１１１とが設置されるのが好ましい。また、本実施形態では、供試装置２００および検出素子１１２が、それぞれ直方体および丸い形状で表わされているが、供試装置２００および検出素子１１２の形状は、これらに限定されるものではない。
【００２７】
検出素子１１２のそれぞれは、供試装置２００内での放電により発生する超音波を検出する。検出素子１１２は、超音波を検出すると、検出信号を特定部１２０に出力する。検出素子１１２は、超音波の強度に応じて信号レベルが変化する検出信号を出力する。例えば、検出素子１１２は、超音波の強度が大きくなるほど信号レベルが大きくなる検出信号を出力する。
【００２８】
図１に戻り、特定部１２０は、一般的に特定手段と呼ぶことができる。
【００２９】
特定部１２０は、供試装置２００が有する基板内で生じた放電の位置を特定する。特定部１２０は、図２に示した検出素子１１２から検出信号を受け付ける。特定部１２０は、検出素子１１２から検出信号を受け付けると、複数の検出素子１１２のうち、検出信号を出力した検出素子１１２の位置に基づいて、放電の位置を特定する。
【００３０】
本実施形態では、特定部１２０は、複数の検出素子１１２のそれぞれに１対１で対応する複数の信号線を介して、検出素子１１２のそれぞれから検出信号を受け付ける。特定部１２０は、検出素子１１２ごとに、検出素子１１２から検出信号を受け付けるための信号線と、その検出素子１１２の位置と、が互いに対応付けられた対応表を予め保持する。このため、特定部１２０は、いずれかの検出素子１１２から検出信号を受け付けると、対応表を参照して、その検出信号を受け付けた信号線に対応付けられた検出素子１１２の位置を特定する。
【００３１】
特定部１２０は、例えば、その特定された位置を、供試装置２００内で生じた放電の位置として特定する。あるいは、特定部１２０は、所定レベル以上の放電を検出するための放電閾値を有し、検出信号を出力した検出素子１１２の位置と、その検出信号の信号レベルの大きさと、を用いて、検出信号を出力した検出素子１１２のうち、信号レベルが放電閾値を超える検出素子１１２の位置を、放電の位置として特定する。
【００３２】
よって、特定部１２０は、供試装置２００にサージが混入したときの混入ルート、または、サージの混入に伴い空中放電が生じた位置を特定することができる。特定部１２０は、例えば、画像を用いて、供試装置２００内に生じた放電の位置、および、サージの混入ルートを表示する。
【００３３】
図３は、サージが混入した場合における検出回路１１０による検出例を示す図である。
【００３４】
図３には、混入ルートａと混入ルートｂとが示されている。また、複数の検出素子１１２のうち、超音波を検出した検出素子１１２ａが、黒色の塗潰しで示されている。
【００３５】
混入ルートａは、雷などに起因するサージが、不図示のサージ保護回路に混入した場合の経路を示す。混入ルートａでは、迂回経路に設けられたサージ保護素子が、サージの混入によって放電する。
【００３６】
混入ルートｂは、サージ保護回路以外の箇所に生じた気中放電（絶縁破壊）の経路を示す。気中放電は、サージの混入によって生じることが多い。例えば、互いに絶縁された複数の信号線のうち、サージが生じた信号線（以下「サージ信号線」と称する。）と、そのサージ信号線と一定の距離を有する他の信号線と、の間で気中放電が生じる。
【００３７】
図３に示すように、混入ルートａでは、混入ルートａに沿って設けられたサージ保護素子の付近に位置する検出素子１１２ａが、サージ保護素子の放電によって生じた超音波を検出している。本実施形態では、混入ルートａ上に、３つのサージ保護素子が設けられており、サージ保護素子のそれぞれは、互いに隣接する２つの検出素子１１２ａの間に位置する。そして、互いに隣接する２つの検出素子１１２ａのそれぞれが、両者の間に位置するアレスタ素子の放電によって発生した超音波を検出している。
【００３８】
また、混入ルートｂでは、混入ルートｂの下に位置する２つの検出素子１１２ａが、気中放電により生じた超音波をそれぞれ検出している。
【００３９】
よって、検出装置１００では、供試装置２００内で生じた放電の位置が、検出素子１１２ａのそれぞれから出力された検出信号に基づいて特定され、混入ルートａおよび混入ルートｂが特定される。
【００４０】
本実施形態によれば、検出回路１１０が、供試装置２００が有する基板の面に対し、平行または略平行に２次元状に配置された複数の検出素子１１２を備え、検出素子１１２のそれぞれが、供試装置２００が有する基板内で生じる放電によって発生する超音波を検出する。
【００４１】
このため、検出回路１１０は、供試装置２００内にサージ保護回路が設けられていない状況でも、供試装置２００内で生じる放電を簡易に検出することができる。
【００４２】
したがって、雷などに起因するサージが、供試装置２００に混入した場合、検出回路１１０は、供試装置２００内に生じるサージによって発生する放電を検出することができるため、供試装置２００内にサージが混入したか否かを検出することができる。さらに、検出回路１１０は、供試装置２００内のサージ保護回路以外の場所で生じる放電も検出することができる。
【００４３】
また、本実施形態では、検出素子１１２のそれぞれが、放電により発生する超音波を検出すると、検出信号を出力し、特定部１２０が、いずれかの検出素子１１２から検出信号を受け付けると、複数の検出素子１１２のうち、検出信号を出力した検出素子１１２の位置に基づいて、供試装置２００が有する基板内で生じた放電の位置を特定する。
【００４４】
このため、検出装置１００は、サージの混入によって供試装置２００内に生じた放電の位置、または、サージが生じた経路を特定することができる。よって、検出装置１００は、使用者が目視によりサージの混入の有無を判断することが困難な場所に、放電が発生した場合であっても、サージの混入を検出して、サージにより生じた放電の位置を特定することができる。
【００４５】
また、本実施形態では、複数の検出素子１１２が、格子状または千鳥状に配置される。このため、検出回路１１０は、供試装置２００が有する基板の主面全体にわたり、検出素子１１２が規則正しく配置されることにより、供試装置２００内で生じる放電の検出精度を高めることができる。
【００４６】
以上説明した実施形態において、図示した構成は単なる一例であって、本発明はその構成に限定されるものではない。
【符号の説明】
【００４７】
１ 検出システム
１００ 検出装置
１１０ 検出回路
１１１ 検出基板
１１２ 検出素子
１２０ 特定部
【技術分野】
【０００１】
本発明は、検出回路および検出装置に関する。
【背景技術】
【０００２】
特許文献１には、放電による損傷からＮチャネル・トランジスタを保護する保護回路が記載されている。特許文献１に記載の保護回路は、Ｎチャネル・トランジスタと、Ｎチャネル・トランジスタのｐ型基板内のソース領域およびドレイン領域間に形成される寄生バイポーラデバイスと、放電を受けて高電位が生じる可能性のある出力端子と、バイアス回路と、所定抵抗素子と、特定抵抗素子と、を有する。
【０００３】
出力端子が、所定抵抗素子の一端とバイアス回路の第１端子とに接続されている。Ｎチャネル・トランジスタは、ドレイン端子が、所定抵抗素子の他端とバイアス回路の第２端子とに接続され、ゲート端子が、バイアス回路の第３端子に接続され、ソース端子が、特定抵抗素子の一端に接続されている。また、特定抵抗素子の他端が、アースに接続されている。
【０００４】
特許文献１に記載の保護回路では、バイアス回路が、出力端子が受けた放電を検出すると、バイアス回路が、ゲート端子の電位をドレイン端子の電位と略等しくして、Ｎチャネル・トランジスタが導通状態となり、所定抵抗素子に電流が流れる。このため、所定抵抗素子の電圧降下によってドレイン端子の電位が、出力端子に生じた高電位よりも低下して、寄生バイポーラデバイス内に過大な電流が流れにくくなる。よって、過大な電流が流れることによる寄生バイポーラデバイスの発熱が抑制されて、Ｎチャネル・トランジスタの損傷が抑制される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特表２００６−５１５９６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載の保護回路では、Ｎチャネル・トランジスタの損傷を抑制するために、バイアス回路が、出力端子が受けた放電を検出する。特許文献１に記載されたような保護回路を有する集積回路では、放電が発生し易い場所に保護回路が設けられることが多い。このため、集積回路に生じる放電を精度良く検出することが可能となる。
【０００７】
一方、放電の発生する場所を予め特定することが難しい集積回路では、数多くの保護回路を集積回路内に配置して放電を検出することになり、集積回路の構成が複雑な構成になっていた。
【０００８】
このため、放電の発生する場所を予め特定することが難しい集積回路では、集積回路の構成を複雑にすることなく、集積回路内で生じる放電を精度良く検出することが困難であったという課題があった。
【０００９】
本発明の目的は、上記した課題を解決する検出回路および検出装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の検出回路は、検出対象基板内で生じる放電を検出する検出回路であって、前記検出対象基板の面のうち電子素子が形成された主面に対し平行または略平行に２次元状に配置された複数の検出素子を備え、前記検出素子のそれぞれは、前記放電により発生する超音波を検出する。
【００１１】
本発明の検出装置は、検出対象基板内で生じる放電を検出する検出回路と、前記検出回路にて検出された放電の位置を特定する特定手段と、を有する検出装置であって、前記検出回路は、前記検出対象基板の面のうち電子素子が形成された主面に対し平行または略平行に２次元状に配置された複数の検出素子を備え、前記検出素子のそれぞれは、前記放電により発生する超音波を検出すると、検出信号を出力し、前記特定手段は、前記検出素子から前記検出信号を受け付けると、前記複数の検出素子のうち当該検出信号を出力した検出素子の位置に基づいて、前記放電の位置を特定する。
【発明の効果】
【００１２】
本発明によれば、検出対象基板内で生じる放電を簡易に検出することが可能になる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態における検出システムの構成例を示すブロック図である。
【図２】検出回路１１０の構成例を示す外観図である。
【図３】サージが混入した場合における検出回路１１０による検出例を示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明の一実施形態について図面を参照して説明する。
【００１５】
図１は、本発明の実施形態における検出システムの一構成例を示すブロック図である。
【００１６】
検出システム１は、検出装置１００と供試装置２００とを備える。
【００１７】
供試装置２００は、電子素子が形成された基板を有する通信機器である。供試装置２００が有する基板内には、電源線、通信線、接地端子およびサージ保護回路が形成されている。供試装置２００には、電源線、通信線または接地端子などを通じて、雷または静電気放電に起因するサージ電圧（以下「サージ」と称する。）が混入する。供試装置２００にサージが混入すると、供試装置２００内にサージが発生して放電が生じる場合がある。放電が生じた場合には、その放電によって超音波が発生する。
【００１８】
供試装置２００内のサージ保護回路（不図示）は、供試装置２００内に生じるサージに伴う、通信機器の故障または動作異常の発生を回避する役割を果たす。サージ保護回路は、サージ保護素子を有する。サージ保護素子は、サージにより電子素子が放電して損傷することを回避するために用いられる。
【００１９】
サージ保護素子としては、例えば、アレスタ素子などが用いられる。本実施形態では、アレスタ素子が、電子素子の損傷を回避するための回避経路を形成するためにサージ保護回路内に設けられる。
【００２０】
検出装置１００は、検出対象基板内で生じる放電を検出する。検出対象基板は、本実施形態では、供試装置２００が有する基板である。
【００２１】
本実施形態では、検出装置１００は、供試装置２００内にサージが混入した場合に、供試装置２００内で生じる放電を検出して、サージの混入場所を特定する。検出装置１００は、検出回路１１０と特定部１２０とを備える。
【００２２】
検出回路１１０は、供試装置２００が有する基板内で生じる放電を検出する。検出回路１１０は、特定部１２０と接続される。検出回路１１０は、供試装置２００が有する基板の面のうち電子素子が形成される主面に対し、平行または略平行に２次元状に配置された複数の検出素子を備える。複数の検出素子は、例えば、供試装置２００が有する基板の主面に対し平行または略平行に、格子状または千鳥状に配置される。
【００２３】
本実施形態では、検出回路１１０は、供試装置２００内で生じる放電により発生する超音波を検出して、サージの混入の有無を検出する。ここで、検出回路１１０の構成について説明する。
【００２４】
図２は、検出回路１１０の構成例を示す外観図である。
【００２５】
図２には、検出基板１１１と、複数の検出素子１１２と、供試装置２００と、が示されている。図２に示すように、供試装置２００は、直方体の形状を有し、検出基板１１１は、供試装置２００が有する基板の面のうち、電子素子が形成される主面と平行に配置されている。また、検出基板１１１には、丸い形状を有する複数の検出素子１１２が、２次元状に格子状に配置されている。
【００２６】
なお、本実施形態では、供試装置２００が有する基板の主面と検出基板１１１とのなす角が約３０度以内に収まるように、供試装置２００と検出基板１１１とが設置されるのが好ましい。また、本実施形態では、供試装置２００および検出素子１１２が、それぞれ直方体および丸い形状で表わされているが、供試装置２００および検出素子１１２の形状は、これらに限定されるものではない。
【００２７】
検出素子１１２のそれぞれは、供試装置２００内での放電により発生する超音波を検出する。検出素子１１２は、超音波を検出すると、検出信号を特定部１２０に出力する。検出素子１１２は、超音波の強度に応じて信号レベルが変化する検出信号を出力する。例えば、検出素子１１２は、超音波の強度が大きくなるほど信号レベルが大きくなる検出信号を出力する。
【００２８】
図１に戻り、特定部１２０は、一般的に特定手段と呼ぶことができる。
【００２９】
特定部１２０は、供試装置２００が有する基板内で生じた放電の位置を特定する。特定部１２０は、図２に示した検出素子１１２から検出信号を受け付ける。特定部１２０は、検出素子１１２から検出信号を受け付けると、複数の検出素子１１２のうち、検出信号を出力した検出素子１１２の位置に基づいて、放電の位置を特定する。
【００３０】
本実施形態では、特定部１２０は、複数の検出素子１１２のそれぞれに１対１で対応する複数の信号線を介して、検出素子１１２のそれぞれから検出信号を受け付ける。特定部１２０は、検出素子１１２ごとに、検出素子１１２から検出信号を受け付けるための信号線と、その検出素子１１２の位置と、が互いに対応付けられた対応表を予め保持する。このため、特定部１２０は、いずれかの検出素子１１２から検出信号を受け付けると、対応表を参照して、その検出信号を受け付けた信号線に対応付けられた検出素子１１２の位置を特定する。
【００３１】
特定部１２０は、例えば、その特定された位置を、供試装置２００内で生じた放電の位置として特定する。あるいは、特定部１２０は、所定レベル以上の放電を検出するための放電閾値を有し、検出信号を出力した検出素子１１２の位置と、その検出信号の信号レベルの大きさと、を用いて、検出信号を出力した検出素子１１２のうち、信号レベルが放電閾値を超える検出素子１１２の位置を、放電の位置として特定する。
【００３２】
よって、特定部１２０は、供試装置２００にサージが混入したときの混入ルート、または、サージの混入に伴い空中放電が生じた位置を特定することができる。特定部１２０は、例えば、画像を用いて、供試装置２００内に生じた放電の位置、および、サージの混入ルートを表示する。
【００３３】
図３は、サージが混入した場合における検出回路１１０による検出例を示す図である。
【００３４】
図３には、混入ルートａと混入ルートｂとが示されている。また、複数の検出素子１１２のうち、超音波を検出した検出素子１１２ａが、黒色の塗潰しで示されている。
【００３５】
混入ルートａは、雷などに起因するサージが、不図示のサージ保護回路に混入した場合の経路を示す。混入ルートａでは、迂回経路に設けられたサージ保護素子が、サージの混入によって放電する。
【００３６】
混入ルートｂは、サージ保護回路以外の箇所に生じた気中放電（絶縁破壊）の経路を示す。気中放電は、サージの混入によって生じることが多い。例えば、互いに絶縁された複数の信号線のうち、サージが生じた信号線（以下「サージ信号線」と称する。）と、そのサージ信号線と一定の距離を有する他の信号線と、の間で気中放電が生じる。
【００３７】
図３に示すように、混入ルートａでは、混入ルートａに沿って設けられたサージ保護素子の付近に位置する検出素子１１２ａが、サージ保護素子の放電によって生じた超音波を検出している。本実施形態では、混入ルートａ上に、３つのサージ保護素子が設けられており、サージ保護素子のそれぞれは、互いに隣接する２つの検出素子１１２ａの間に位置する。そして、互いに隣接する２つの検出素子１１２ａのそれぞれが、両者の間に位置するアレスタ素子の放電によって発生した超音波を検出している。
【００３８】
また、混入ルートｂでは、混入ルートｂの下に位置する２つの検出素子１１２ａが、気中放電により生じた超音波をそれぞれ検出している。
【００３９】
よって、検出装置１００では、供試装置２００内で生じた放電の位置が、検出素子１１２ａのそれぞれから出力された検出信号に基づいて特定され、混入ルートａおよび混入ルートｂが特定される。
【００４０】
本実施形態によれば、検出回路１１０が、供試装置２００が有する基板の面に対し、平行または略平行に２次元状に配置された複数の検出素子１１２を備え、検出素子１１２のそれぞれが、供試装置２００が有する基板内で生じる放電によって発生する超音波を検出する。
【００４１】
このため、検出回路１１０は、供試装置２００内にサージ保護回路が設けられていない状況でも、供試装置２００内で生じる放電を簡易に検出することができる。
【００４２】
したがって、雷などに起因するサージが、供試装置２００に混入した場合、検出回路１１０は、供試装置２００内に生じるサージによって発生する放電を検出することができるため、供試装置２００内にサージが混入したか否かを検出することができる。さらに、検出回路１１０は、供試装置２００内のサージ保護回路以外の場所で生じる放電も検出することができる。
【００４３】
また、本実施形態では、検出素子１１２のそれぞれが、放電により発生する超音波を検出すると、検出信号を出力し、特定部１２０が、いずれかの検出素子１１２から検出信号を受け付けると、複数の検出素子１１２のうち、検出信号を出力した検出素子１１２の位置に基づいて、供試装置２００が有する基板内で生じた放電の位置を特定する。
【００４４】
このため、検出装置１００は、サージの混入によって供試装置２００内に生じた放電の位置、または、サージが生じた経路を特定することができる。よって、検出装置１００は、使用者が目視によりサージの混入の有無を判断することが困難な場所に、放電が発生した場合であっても、サージの混入を検出して、サージにより生じた放電の位置を特定することができる。
【００４５】
また、本実施形態では、複数の検出素子１１２が、格子状または千鳥状に配置される。このため、検出回路１１０は、供試装置２００が有する基板の主面全体にわたり、検出素子１１２が規則正しく配置されることにより、供試装置２００内で生じる放電の検出精度を高めることができる。
【００４６】
以上説明した実施形態において、図示した構成は単なる一例であって、本発明はその構成に限定されるものではない。
【符号の説明】
【００４７】
１ 検出システム
１００ 検出装置
１１０ 検出回路
１１１ 検出基板
１１２ 検出素子
１２０ 特定部
【特許請求の範囲】
【請求項１】
検出対象基板内で生じる放電を検出する検出回路であって、
前記検出対象基板の面のうち電子素子が形成された主面に対し平行または略平行に２次元状に配置された複数の検出素子を備え、
前記検出素子のそれぞれは、前記放電により発生する超音波を検出する、検出回路。
【請求項２】
請求項１に記載の検出回路において、
前記検出回路は、前記検出対象基板内で生じた放電の位置を特定する特定手段と接続され、
前記検出素子のそれぞれは、前記超音波を検出すると、検出信号を出力し、
前記特定手段は、前記検出素子から前記検出信号を受け付けると、前記複数の検出素子のうち当該検出信号を出力した検出素子の位置に基づいて、前記放電の位置を特定する、検出回路。
【請求項３】
請求項１または２に記載の検出回路において、
前記複数の検出素子は、格子状または千鳥状に配置される、検出回路。
【請求項４】
検出対象基板内で生じる放電を検出する検出回路と、前記検出回路にて検出された放電の位置を特定する特定手段と、を有する検出装置であって、
前記検出回路は、前記検出対象基板の面のうち電子素子が形成された主面に対し平行または略平行に２次元状に配置された複数の検出素子を備え、
前記検出素子のそれぞれは、前記放電により発生する超音波を検出すると、検出信号を出力し、
前記特定手段は、前記検出素子から前記検出信号を受け付けると、前記複数の検出素子のうち当該検出信号を出力した検出素子の位置に基づいて、前記放電の位置を特定する、検出装置。
【請求項５】
請求項４に記載の検出装置において、
前記複数の検出素子は、格子状または千鳥状に配置される、検出装置。
【請求項１】
検出対象基板内で生じる放電を検出する検出回路であって、
前記検出対象基板の面のうち電子素子が形成された主面に対し平行または略平行に２次元状に配置された複数の検出素子を備え、
前記検出素子のそれぞれは、前記放電により発生する超音波を検出する、検出回路。
【請求項２】
請求項１に記載の検出回路において、
前記検出回路は、前記検出対象基板内で生じた放電の位置を特定する特定手段と接続され、
前記検出素子のそれぞれは、前記超音波を検出すると、検出信号を出力し、
前記特定手段は、前記検出素子から前記検出信号を受け付けると、前記複数の検出素子のうち当該検出信号を出力した検出素子の位置に基づいて、前記放電の位置を特定する、検出回路。
【請求項３】
請求項１または２に記載の検出回路において、
前記複数の検出素子は、格子状または千鳥状に配置される、検出回路。
【請求項４】
検出対象基板内で生じる放電を検出する検出回路と、前記検出回路にて検出された放電の位置を特定する特定手段と、を有する検出装置であって、
前記検出回路は、前記検出対象基板の面のうち電子素子が形成された主面に対し平行または略平行に２次元状に配置された複数の検出素子を備え、
前記検出素子のそれぞれは、前記放電により発生する超音波を検出すると、検出信号を出力し、
前記特定手段は、前記検出素子から前記検出信号を受け付けると、前記複数の検出素子のうち当該検出信号を出力した検出素子の位置に基づいて、前記放電の位置を特定する、検出装置。
【請求項５】
請求項４に記載の検出装置において、
前記複数の検出素子は、格子状または千鳥状に配置される、検出装置。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２０１２−２１９３２（Ｐ２０１２−２１９３２Ａ）
【公開日】平成２４年２月２日（２０１２．２．２）
【国際特許分類】
【出願番号】特願２０１０−１６１５６４（Ｐ２０１０−１６１５６４）
【出願日】平成２２年７月１６日（２０１０．７．１６）
【出願人】（０００２２７２０５）ＮＥＣインフロンティア株式会社 (1,047)
【Ｆターム（参考）】
【公開日】平成２４年２月２日（２０１２．２．２）
【国際特許分類】
【出願日】平成２２年７月１６日（２０１０．７．１６）
【出願人】（０００２２７２０５）ＮＥＣインフロンティア株式会社 (1,047)
【Ｆターム（参考）】
[ Back to top ]