水晶発振器の整定時間を短縮する方法
水晶発振器を制御する水晶の発振を、当該水晶に開始パルスを印加することによって開始する方法及びシステム。開始パルスは、上記水晶の周期の２分の１未満のパルス幅を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路、特に水晶発振器に関する。
【０００２】
［関連出願］
本出願は、２００５年９月２６日に出願された米国仮特許出願第６０／７２０，８５６号の通常の出願である。米国仮特許出願第６０／７２０，８５６号の出願日に対して優先権が主張される。米国仮特許出願第６０／７２０，８５６号の全内容は、参照により本明細書に援用される。
【背景技術】
【０００３】
特定の水晶の固有の特徴によって、水晶発振器を、非常に正確な周波数で発振するように作製することができる。このため、水晶制御発振器は、正確な周波数が必要な用途に使用されることが多い。
【０００４】
水晶発振器を制御するために使用される水晶は、インダクタ、コンデンサ及び抵抗器を含む共振回路のように振る舞う。すなわち、水晶は、過渡信号が印加されると、共振回路が発振する様式と同様に発振する。
【０００５】
水晶発振回路は、水晶から信号を取り出し、その信号を増幅し、信号を水晶にフィードバックして水晶の発振を持続させる（又は増大させる）ことによって動作する。まず水晶発振回路に電力が印加されると、ランダムな熱雑音か又は他のランダムな過渡信号によって、水晶の発振が開始する。発振は、時間の経過によって増大し、最終的に正常値又は定常値に達する。通常、水晶発振器は、最終的な振幅に整定するまでおよそ２００００〜３００００サイクルかかる。
【０００６】
図１Ａは、従来技術による水晶発振器を示す。図１Ａに示す発振器は、単一ピン発振回路１０と水晶１１とを含む。回路１０に電源が投入されると、熱雑音又は他の何らかのタイプのランダムな過渡信号によって、水晶１１が発振を開始し、水晶１１の発振は、単一ピン発振回路１０によって増幅され、水晶１１にフィードバックされる。水晶１１の端子における信号は、図１Ｂに示すように増大する。図１Ｂにおいて、水平軸はナノ秒単位の時間であり、垂直軸は水晶の端子における出力のマイクロボルト単位の電圧である。例示のために、図１Ｂは、限られた数のサイクルしか示さないが、出力信号が正常の動作範囲に達する前に、相当数のサイクルが必要な場合がある（通常、２００００〜３００００サイクルの範囲）ことに留意されたい。
用途によっては、発振器に電源を投入し発振器を安定化するために必要な時間は、重要な関心事である。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本明細書で説明する回路は、水晶発振器の安定動作を開始するために必要な時間を低減する。本発明は、水晶発振器の安定動作を開始するために必要な時間を低減することができる方法及び回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
請求項１の方法は、
水晶の発振を開始する方法であって、
最初に、前記水晶の前後に電荷を印加すること、
次に、前記水晶の前後に短絡をもたらすこと、及び
次に、前記水晶に電圧パルスを印加すること
を含み、それによって、前記水晶において発振が迅速に開始される。
【０００９】
請求項５の発振回路は、
発振回路であって、
２つの端子に接続される水晶と、
前記水晶の出力を増幅し、該増幅された出力を前記水晶の前記端子にフィードバックする増幅器と、
前記水晶にパルスを印加して該水晶の発振を開始する開始回路と
を含む。
【００１０】
請求項１３の回路は、
水晶において発振を開始する回路であって、
接合部によって直列に接続されるＰＦＥＴトランジスタ及びＮＦＥＴトランジスタであって、該トランジスタの各々はソース及びドレインを有し、前記ＰＦＥＴの前記ソースは電源に接続され、前記ＮＦＥＴの前記ソースは接地に接続される、ＰＦＥＴトランジスタ及びＮＦＥＴトランジスタと、
前記接合部と前記接地との間に接続される前記水晶と、
最初に前記ＰＦＥＴを閉じることによって前記トランジスタを充電し、その後、前記ＰＦＥＴを開くと共に前記ＮＦＥＴを閉じ、その後、前記ＰＦＥＴを閉じると共に前記ＮＦＥＴを開き、最後に、前記ＰＦＥＴ及び前記ＮＦＥＴの両方を開く回路と
を含む。
【００１１】
請求項１４の発振回路は、
発振回路であって、
水晶と、
前記水晶の前後で接続される単一ピン発振器と、
前記水晶に対し開始パルスを印加することによって該水晶の発振を開始する開始回路と
を具備する。
【発明の効果】
【００１２】
本発明によれば、水晶発振器の安定動作を開始するために必要な時間を低減することができる方法及び回路を提供することが可能となる。
【発明を実施するための最良の形態】
【００１３】
ここで、本発明のいくつかの好ましい実施形態について、添付図面を参照して説明する。本発明のさまざまな他の実施形態もまた可能であり実際的である。本発明を、多くの異なる形態で具現化してもよく、本発明は、本明細書で説明する実施形態に限定されるものとして解釈されるべきではない。
【００１４】
添付図面は、本発明の好ましい実施形態と、このような実施形態の動作とを示す。図面において、ボックスのサイズは、さまざまな物理的な構成要素のサイズを表すようには意図されていない。複数の図面に同じ要素が現れる場合、それが現れる図面のすべてにおいてその要素を示すために同じ参照符号が使用される。
【００１５】
さまざまなユニットのうち、当業者が実施形態を理解するようにするために必要な部分のみを示し説明する。図示しない部分及び要素は、従来のものであり当該技術分野において既知である。
【００１６】
図２Ａは、本発明の第１の実施形態を示す。図２Ａに示す回路は、２つの主な部分を有する。回路の第１の部分は、水晶発振回路２０であり、回路の第２の部分は開始パルス発生回路２１である。
【００１７】
水晶発振器２０は、水晶２５と単一ピン発振器２２とを含む。単一ピン発振器２２は、負抵抗を生成し、当該負抵抗は、発振器が整定すると（すなわち、発振器が定常状態動作に達すると）、水晶２５における正抵抗を正確に相殺する。当該技術分野において単一ピン発振器は既知である。このような発振器は、技術文献では、負抵抗発振器という同義名で呼ばれることもある。本明細書では、単一ピン発振器という用語を使用する。単一ピン発振器１１は、市販の単一ピン発振器とすることができる。
【００１８】
水晶２５は、圧電水晶である。水晶２５の発振の標準周波数は、通常のように水晶の物理特性によって確定される。本明細書で例示する特定の実施形態では、水晶２５は、８２ナノ秒（ｎＳ）の周期を有する。
【００１９】
開始パルス発生回路２１は、スタックで接続された制御回路２６と２つのＦＦＴトランジスタスイッチ２７及び２８とを含む。トランジスタ２７はＰ−ＦＥＴトランジスタであり、トランジスタ２８はＮ−ＦＥＴトランジスタである。
【００２０】
制御回路２６は、図２Ｂに示す信号Ｎ＿ＰＬＳ及びＰ＿ＰＬＳを生成する。Ｎ＿ＰＬＳ信号及びＰ＿ＰＬＳ信号はトランジスタ２７及び２８を制御する。図２Ｂに、Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ及びＧと示す７つの領域又は期間を示す。
【００２１】
期間Ａ（すなわち、開始パルスが印加される前）では、トランジスタ２７は閉じており、トランジスタ２８は開いている。すなわち、信号Ｎ＿ＰＬＳ及びＰ＿ＰＬＳは共にローである。この期間中、水晶の端子の前後に、電源電位２９が印加される。
【００２２】
期間Ｂの間、トランジスタ２７は開かれ、トランジスタ２８もまた開かれる。すなわち、信号Ｎ＿ＰＬＳはローであり、信号Ｐ＿ＰＬＳはハイである。これは、電源が接地に短絡しないことを保証するために提供されるガードバンドである。
【００２３】
期間Ｃの間、水晶２５の端子は、トランジスタ２８を介して短絡している。すなわち、トランジスタ２８は閉じている。この期間中、トランジスタ２７は、電源が水晶に接続されないように開いている。すなわち、信号Ｎ＿ＰＬＳ及びＰ＿ＰＬＳは共にハイである。期間Ｃの間、水晶の前後の電圧（図２ＢではＸＴＡＬ）はローであることに留意されたい。
【００２４】
期間Ｄの間、トランジスタ２７は開かれ、トランジスタ２８もまた開かれる。すなわち、信号Ｎ＿ＰＬＳはローであり、信号Ｐ＿ＰＬＳはハイである。これは、電源が接地に短絡しないことを保証するために提供されるガードバンドである。
【００２５】
期間Ｅの間、トランジスタ２７は閉じており、トランジスタ２８は開いている。すなわち、信号Ｎ＿ＰＬＳ及びＰ＿ＰＬＳは共にローである。この期間中、水晶の端子の前後には、再び電源電位２９が印加される。
【００２６】
期間Ｆの間（及びその後）、両トランジスタは開いている。すなわち、信号Ｎ＿ＰＬＳはローであり、信号Ｐ＿ＰＬＳはハイである。最後に期間Ｇでは、水晶は正常に発振する。開始パルスが印加される時と水晶が正常に発振を開始する時との間の時間は、後述するようにかなり短い。
【００２７】
期間Ｃの間、水晶２５の前後の電圧（図２ＢにおいてＸＴＡＬとして示す）は低減し、期間Ｄの間、水晶２５の前後の電圧は増大することに留意されたい。
【００２８】
例示する特定の例では、領域Ｂ＋Ｃ＋Ｄ及びＥは、幅がそれぞれ４１．７ｎＳである。水晶が定常状態条件に達するために必要な時間については、後述する式によって説明する。
【００２９】
水晶を、図３に示す等価回路のような共振回路として考えることができる。この回路は、直列の駆動パルス源３０、コンデンサ３１、インダクタ３２及び抵抗器３３を含む。コンデンサ３４が、直列接続と並列である。
【００３０】
通常の水晶の場合、水晶を表す構成要素は以下の値を有し得る：
コンデンサ３１：１０．８６ｆＦ（フェムトファラッド）
インダクタ３２：１６．２ｍＨ（ミリヘンリー）
抵抗器３３：３１オーム
コンデンサ３４：３．８９ｐＦ（ピコファラッド）
このような水晶では、熱雑音による開始電流は約４００ｐＡである。本明細書において説明する実施形態では、水晶に印加される初期パルスは約３μＡの開始電流を提供し、定常状態発振では、水晶における電流は約８００μＡである。
【００３１】
時刻「ｔ」での水晶における電流は、以下の式によって与えられる：
Ｉ（ｔ）＝Ｉ＿ｓｔａｒｔ×ｅ＾（ｔａｕ×ｔ）
式中、Ｉ（ｔ）は任意の時刻「ｔ」における電流である。
Ｉ＿ｓｔａｒｔは水晶における開始電流である。
ｔａｕは時定数である。
ここに示す実施形態では、ｔａｕ＝１２０μ秒であることに留意されたい。
最終的な電流Ｉ＿ｆｉｎａｌは、以下の通りである：
Ｉ＿ｆｉｎａｌ＝Ｉ＿ｓｔａｒｔ×ｅ＾（ｔａｕ×ｔ＿ｆｉｎａｌ）
式中、ｔ＿ｆｉｎａｌは、回路が定常状態に達する時間である。
定常状態に達するために必要な時間は、以下の通りである：
ｔ＿ｆｉｎａｌ＝ｔａｕ×Ｌｎ（Ｉ＿ｆｉｎａｌ／Ｉ＿ｓｔａｒｔ）
【００３２】
開始パルスがある場合とない場合とのＩ＿ｓｔａｒｔの比較は、以下の通りである：
７５００の比率すなわち７５００倍（３μＡ／４００ｐＡ＝７５００）
したがって、発振器が最終振幅に達するために必要な時間において節約される時間は、以下の通りである：
ｔａｕ×Ｌｎ（７５００）＝９×ｔａｕ
【００３３】
熱雑音がある場合、ｔ＿ｆｉｎａｌ＝１２０μｓ×Ｌｎ（８００μＡ／４００ｐＡ）＝１．７４ｍｓである。しかしながら、ここに示す回路では、以下の通りである：
ｔ＿ｆｉｎａｌ＝１２０μｓ×Ｌｎ（８００μＡ／３μＡ）＝０．６７０ｍｓ
すなわち、約２．６倍高速な起動。
【００３４】
水晶が正常の発振に達する前に必要なかなり短い時間は、水晶の出力がかなり長い期間にわたってその正常出力に達しない図１Ａに示す動作とは対照的である。水晶の動作の期間の正確な長さは、個々の水晶の特定の特徴によって決まる。しかしながら、上述した期間は、一般的な水晶を表すものである。
【００３５】
図４は、さまざまな幅の開始パルスに対する一般的な水晶の反応を示す。垂直軸は、ピングが打たれた（pinged）後の水晶からの電流を表す。すなわち、特定の幅のパルスが印加された後である。図３における水平軸は、水晶の発振の周期の一部分として水晶に印加されるパルスの幅を表す。図３に示すように、パルスが水晶の発振の周期の２分の１（図においてＦと示す）であるときに、ピーク電流が引き起こされる。
【００３６】
領域Ｆでは、開始パルスのパルス幅が増大するに従って、水晶の発振の大きさが増大することに留意されたい。これは、開始パルスのパルス幅が増大すると、水晶に対しより多くのエネルギーが供給されるためである。また、パルスの幅が水晶の発振の周期の２分の１より大きい、すなわち、部分Ｆより長い場合、出力の大きさが低減することにも留意されたい。
【００３７】
図５は、例示的な一実施形態の制御回路２６を示す。制御回路２６は、図２Ｂに示す信号Ｐ＿ＰＬＳ及びＮ＿ＰＬＳを生成する。図４に示す回路は例示的なものに過ぎず、図２Ｂに示す信号を生成するために他のさまざまなタイプの回路を使用することができる、ということに留意されたい。
【００３８】
制御回路２６は、図５に示すように接続された、多数のＯＲ回路、多数のインバータ、多数の排他的ＯＲ回路及び多数のＡＮＤ回路を含む。回路２６はまた、トランジスタスイッチ３７と、双安定回路（すなわちフリップフロップ）６１と、抵抗器３８及びコンデンサ３９を含むＲＣ回路４１とを含む。回路２６における構成要素はすべて、標準的な市販の構成要素である。
【００３９】
ＲＣ回路４１は、パルスの長さを制御する。それは、図２Ｂに示す期間Ｂ＋Ｃ＋Ｄ及びＥの長さである。ＲＣ回路４１は、抵抗器３８及びコンデンサ３９を含み、それらは合せてＲＣ回路を形成する。この回路の時定数によって、期間Ｂ＋Ｃ＋Ｄ及びＥの長さが確定される。
【００４０】
排他的ＯＲ回路７０並びにインバータ７３、７４、７５及び７６は、短期間、トランジスタ３７を閉じる回路を提供する。排他的ＯＲ回路７０の出力におけるパルスの長さは、４つのインバータ７３〜７６によって導入される遅延によって確定される。トランジスタ３７が閉じられる時間の長さによって、図２Ｂに示す期間Ｂ及びＤの長さが確定される。すなわち、トランジスタ３７を短期間閉じることによって、この短期間にわたり信号Ｎ＿ＰＬＳがローであることが保証される。
【００４１】
端子３９に起動信号が印加されると、インバータ４３及び４４によって導入されるわずかな遅延後に、ライン４５上に信号が現れる。ライン４５上の信号は、ＯＲ回路４６を介してＰ＿ＰＬＳ出力を起動する。
【００４２】
フリップフロップ６１は、ライン６２上の信号によってリセットされ、インバータ６０の出力によってセットされる。フリップフロップ６１の出力は、排他的ＯＲ５０の出力と共に、出力Ｎ＿ＰＬＳを起動する。フリップフロップ６１は、図２Ｂに示すように、出力ラインＮ＿ＰＬＳ及びＰ＿ＰＬＳにおいて単一パルスのみが現れることを保証する。
【００４３】
要約すると、制御回路２６は、ＦＥＴトランジスタ２７及び２８を制御するＰ＿ＰＬＳパルス及びＮ＿ＰＬＳパルスを生成する。トランジスタ２８は通常開いているが、水晶２５の端子の前後に短絡をもたらすために瞬間的に閉じられる。トランジスタ２７は、最初、水晶の前後に初期電荷を印加するために閉じている。その後、トランジスタ２８が閉じている間、開かれる。トランジスタ２８が開いた後、トランジスタ２７は再び閉じて、水晶２８に対して電圧パルスを印加する。これによって、水晶２５における発振が開始する。
【００４４】
本明細書に示す実施形態では、回路２６は、水晶において発振を開始するために、水晶２５に印加される単一パルスのみを生成することに留意されたい。他の実施形態では、水晶に対し、一続きのパルスが印加され得る。しかしながら、このような実施形態では、印加されるパルスの周期は、水晶の周期性と或る程度まで一致することを確実にすることが必要である。そうでない場合、水晶の発振と同期しないパルスによって、実際には水晶の発振が低減する可能性がある。
【００４５】
本発明を、その好ましい実施形態に関して示し説明したが、本発明の精神及び範囲から逸脱することなく多種多様の他の実施形態が可能であることが理解されるべきである。本発明の範囲は、添付の特許請求の範囲によってのみ限定される。
【図面の簡単な説明】
【００４６】
【図１Ａ】従来技術による回路を示す図である。
【図１Ｂ】図１Ａに示す水晶によって生成される波形を示す図である。
【図２Ａ】第１の実施形態を示す図である。
【図２Ｂ】図２Ａに示す回路における波形を示す図である。
【図３】水晶の等価回路を示す図である。
【図４】さまざまな幅のパルス起動による水晶出力を示す図である。
【図５】図２Ａに示す制御回路の詳細な一例を示す図である。
【技術分野】
【０００１】
本発明は、電子回路、特に水晶発振器に関する。
【０００２】
［関連出願］
本出願は、２００５年９月２６日に出願された米国仮特許出願第６０／７２０，８５６号の通常の出願である。米国仮特許出願第６０／７２０，８５６号の出願日に対して優先権が主張される。米国仮特許出願第６０／７２０，８５６号の全内容は、参照により本明細書に援用される。
【背景技術】
【０００３】
特定の水晶の固有の特徴によって、水晶発振器を、非常に正確な周波数で発振するように作製することができる。このため、水晶制御発振器は、正確な周波数が必要な用途に使用されることが多い。
【０００４】
水晶発振器を制御するために使用される水晶は、インダクタ、コンデンサ及び抵抗器を含む共振回路のように振る舞う。すなわち、水晶は、過渡信号が印加されると、共振回路が発振する様式と同様に発振する。
【０００５】
水晶発振回路は、水晶から信号を取り出し、その信号を増幅し、信号を水晶にフィードバックして水晶の発振を持続させる（又は増大させる）ことによって動作する。まず水晶発振回路に電力が印加されると、ランダムな熱雑音か又は他のランダムな過渡信号によって、水晶の発振が開始する。発振は、時間の経過によって増大し、最終的に正常値又は定常値に達する。通常、水晶発振器は、最終的な振幅に整定するまでおよそ２００００〜３００００サイクルかかる。
【０００６】
図１Ａは、従来技術による水晶発振器を示す。図１Ａに示す発振器は、単一ピン発振回路１０と水晶１１とを含む。回路１０に電源が投入されると、熱雑音又は他の何らかのタイプのランダムな過渡信号によって、水晶１１が発振を開始し、水晶１１の発振は、単一ピン発振回路１０によって増幅され、水晶１１にフィードバックされる。水晶１１の端子における信号は、図１Ｂに示すように増大する。図１Ｂにおいて、水平軸はナノ秒単位の時間であり、垂直軸は水晶の端子における出力のマイクロボルト単位の電圧である。例示のために、図１Ｂは、限られた数のサイクルしか示さないが、出力信号が正常の動作範囲に達する前に、相当数のサイクルが必要な場合がある（通常、２００００〜３００００サイクルの範囲）ことに留意されたい。
用途によっては、発振器に電源を投入し発振器を安定化するために必要な時間は、重要な関心事である。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本明細書で説明する回路は、水晶発振器の安定動作を開始するために必要な時間を低減する。本発明は、水晶発振器の安定動作を開始するために必要な時間を低減することができる方法及び回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
請求項１の方法は、
水晶の発振を開始する方法であって、
最初に、前記水晶の前後に電荷を印加すること、
次に、前記水晶の前後に短絡をもたらすこと、及び
次に、前記水晶に電圧パルスを印加すること
を含み、それによって、前記水晶において発振が迅速に開始される。
【０００９】
請求項５の発振回路は、
発振回路であって、
２つの端子に接続される水晶と、
前記水晶の出力を増幅し、該増幅された出力を前記水晶の前記端子にフィードバックする増幅器と、
前記水晶にパルスを印加して該水晶の発振を開始する開始回路と
を含む。
【００１０】
請求項１３の回路は、
水晶において発振を開始する回路であって、
接合部によって直列に接続されるＰＦＥＴトランジスタ及びＮＦＥＴトランジスタであって、該トランジスタの各々はソース及びドレインを有し、前記ＰＦＥＴの前記ソースは電源に接続され、前記ＮＦＥＴの前記ソースは接地に接続される、ＰＦＥＴトランジスタ及びＮＦＥＴトランジスタと、
前記接合部と前記接地との間に接続される前記水晶と、
最初に前記ＰＦＥＴを閉じることによって前記トランジスタを充電し、その後、前記ＰＦＥＴを開くと共に前記ＮＦＥＴを閉じ、その後、前記ＰＦＥＴを閉じると共に前記ＮＦＥＴを開き、最後に、前記ＰＦＥＴ及び前記ＮＦＥＴの両方を開く回路と
を含む。
【００１１】
請求項１４の発振回路は、
発振回路であって、
水晶と、
前記水晶の前後で接続される単一ピン発振器と、
前記水晶に対し開始パルスを印加することによって該水晶の発振を開始する開始回路と
を具備する。
【発明の効果】
【００１２】
本発明によれば、水晶発振器の安定動作を開始するために必要な時間を低減することができる方法及び回路を提供することが可能となる。
【発明を実施するための最良の形態】
【００１３】
ここで、本発明のいくつかの好ましい実施形態について、添付図面を参照して説明する。本発明のさまざまな他の実施形態もまた可能であり実際的である。本発明を、多くの異なる形態で具現化してもよく、本発明は、本明細書で説明する実施形態に限定されるものとして解釈されるべきではない。
【００１４】
添付図面は、本発明の好ましい実施形態と、このような実施形態の動作とを示す。図面において、ボックスのサイズは、さまざまな物理的な構成要素のサイズを表すようには意図されていない。複数の図面に同じ要素が現れる場合、それが現れる図面のすべてにおいてその要素を示すために同じ参照符号が使用される。
【００１５】
さまざまなユニットのうち、当業者が実施形態を理解するようにするために必要な部分のみを示し説明する。図示しない部分及び要素は、従来のものであり当該技術分野において既知である。
【００１６】
図２Ａは、本発明の第１の実施形態を示す。図２Ａに示す回路は、２つの主な部分を有する。回路の第１の部分は、水晶発振回路２０であり、回路の第２の部分は開始パルス発生回路２１である。
【００１７】
水晶発振器２０は、水晶２５と単一ピン発振器２２とを含む。単一ピン発振器２２は、負抵抗を生成し、当該負抵抗は、発振器が整定すると（すなわち、発振器が定常状態動作に達すると）、水晶２５における正抵抗を正確に相殺する。当該技術分野において単一ピン発振器は既知である。このような発振器は、技術文献では、負抵抗発振器という同義名で呼ばれることもある。本明細書では、単一ピン発振器という用語を使用する。単一ピン発振器１１は、市販の単一ピン発振器とすることができる。
【００１８】
水晶２５は、圧電水晶である。水晶２５の発振の標準周波数は、通常のように水晶の物理特性によって確定される。本明細書で例示する特定の実施形態では、水晶２５は、８２ナノ秒（ｎＳ）の周期を有する。
【００１９】
開始パルス発生回路２１は、スタックで接続された制御回路２６と２つのＦＦＴトランジスタスイッチ２７及び２８とを含む。トランジスタ２７はＰ−ＦＥＴトランジスタであり、トランジスタ２８はＮ−ＦＥＴトランジスタである。
【００２０】
制御回路２６は、図２Ｂに示す信号Ｎ＿ＰＬＳ及びＰ＿ＰＬＳを生成する。Ｎ＿ＰＬＳ信号及びＰ＿ＰＬＳ信号はトランジスタ２７及び２８を制御する。図２Ｂに、Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ及びＧと示す７つの領域又は期間を示す。
【００２１】
期間Ａ（すなわち、開始パルスが印加される前）では、トランジスタ２７は閉じており、トランジスタ２８は開いている。すなわち、信号Ｎ＿ＰＬＳ及びＰ＿ＰＬＳは共にローである。この期間中、水晶の端子の前後に、電源電位２９が印加される。
【００２２】
期間Ｂの間、トランジスタ２７は開かれ、トランジスタ２８もまた開かれる。すなわち、信号Ｎ＿ＰＬＳはローであり、信号Ｐ＿ＰＬＳはハイである。これは、電源が接地に短絡しないことを保証するために提供されるガードバンドである。
【００２３】
期間Ｃの間、水晶２５の端子は、トランジスタ２８を介して短絡している。すなわち、トランジスタ２８は閉じている。この期間中、トランジスタ２７は、電源が水晶に接続されないように開いている。すなわち、信号Ｎ＿ＰＬＳ及びＰ＿ＰＬＳは共にハイである。期間Ｃの間、水晶の前後の電圧（図２ＢではＸＴＡＬ）はローであることに留意されたい。
【００２４】
期間Ｄの間、トランジスタ２７は開かれ、トランジスタ２８もまた開かれる。すなわち、信号Ｎ＿ＰＬＳはローであり、信号Ｐ＿ＰＬＳはハイである。これは、電源が接地に短絡しないことを保証するために提供されるガードバンドである。
【００２５】
期間Ｅの間、トランジスタ２７は閉じており、トランジスタ２８は開いている。すなわち、信号Ｎ＿ＰＬＳ及びＰ＿ＰＬＳは共にローである。この期間中、水晶の端子の前後には、再び電源電位２９が印加される。
【００２６】
期間Ｆの間（及びその後）、両トランジスタは開いている。すなわち、信号Ｎ＿ＰＬＳはローであり、信号Ｐ＿ＰＬＳはハイである。最後に期間Ｇでは、水晶は正常に発振する。開始パルスが印加される時と水晶が正常に発振を開始する時との間の時間は、後述するようにかなり短い。
【００２７】
期間Ｃの間、水晶２５の前後の電圧（図２ＢにおいてＸＴＡＬとして示す）は低減し、期間Ｄの間、水晶２５の前後の電圧は増大することに留意されたい。
【００２８】
例示する特定の例では、領域Ｂ＋Ｃ＋Ｄ及びＥは、幅がそれぞれ４１．７ｎＳである。水晶が定常状態条件に達するために必要な時間については、後述する式によって説明する。
【００２９】
水晶を、図３に示す等価回路のような共振回路として考えることができる。この回路は、直列の駆動パルス源３０、コンデンサ３１、インダクタ３２及び抵抗器３３を含む。コンデンサ３４が、直列接続と並列である。
【００３０】
通常の水晶の場合、水晶を表す構成要素は以下の値を有し得る：
コンデンサ３１：１０．８６ｆＦ（フェムトファラッド）
インダクタ３２：１６．２ｍＨ（ミリヘンリー）
抵抗器３３：３１オーム
コンデンサ３４：３．８９ｐＦ（ピコファラッド）
このような水晶では、熱雑音による開始電流は約４００ｐＡである。本明細書において説明する実施形態では、水晶に印加される初期パルスは約３μＡの開始電流を提供し、定常状態発振では、水晶における電流は約８００μＡである。
【００３１】
時刻「ｔ」での水晶における電流は、以下の式によって与えられる：
Ｉ（ｔ）＝Ｉ＿ｓｔａｒｔ×ｅ＾（ｔａｕ×ｔ）
式中、Ｉ（ｔ）は任意の時刻「ｔ」における電流である。
Ｉ＿ｓｔａｒｔは水晶における開始電流である。
ｔａｕは時定数である。
ここに示す実施形態では、ｔａｕ＝１２０μ秒であることに留意されたい。
最終的な電流Ｉ＿ｆｉｎａｌは、以下の通りである：
Ｉ＿ｆｉｎａｌ＝Ｉ＿ｓｔａｒｔ×ｅ＾（ｔａｕ×ｔ＿ｆｉｎａｌ）
式中、ｔ＿ｆｉｎａｌは、回路が定常状態に達する時間である。
定常状態に達するために必要な時間は、以下の通りである：
ｔ＿ｆｉｎａｌ＝ｔａｕ×Ｌｎ（Ｉ＿ｆｉｎａｌ／Ｉ＿ｓｔａｒｔ）
【００３２】
開始パルスがある場合とない場合とのＩ＿ｓｔａｒｔの比較は、以下の通りである：
７５００の比率すなわち７５００倍（３μＡ／４００ｐＡ＝７５００）
したがって、発振器が最終振幅に達するために必要な時間において節約される時間は、以下の通りである：
ｔａｕ×Ｌｎ（７５００）＝９×ｔａｕ
【００３３】
熱雑音がある場合、ｔ＿ｆｉｎａｌ＝１２０μｓ×Ｌｎ（８００μＡ／４００ｐＡ）＝１．７４ｍｓである。しかしながら、ここに示す回路では、以下の通りである：
ｔ＿ｆｉｎａｌ＝１２０μｓ×Ｌｎ（８００μＡ／３μＡ）＝０．６７０ｍｓ
すなわち、約２．６倍高速な起動。
【００３４】
水晶が正常の発振に達する前に必要なかなり短い時間は、水晶の出力がかなり長い期間にわたってその正常出力に達しない図１Ａに示す動作とは対照的である。水晶の動作の期間の正確な長さは、個々の水晶の特定の特徴によって決まる。しかしながら、上述した期間は、一般的な水晶を表すものである。
【００３５】
図４は、さまざまな幅の開始パルスに対する一般的な水晶の反応を示す。垂直軸は、ピングが打たれた（pinged）後の水晶からの電流を表す。すなわち、特定の幅のパルスが印加された後である。図３における水平軸は、水晶の発振の周期の一部分として水晶に印加されるパルスの幅を表す。図３に示すように、パルスが水晶の発振の周期の２分の１（図においてＦと示す）であるときに、ピーク電流が引き起こされる。
【００３６】
領域Ｆでは、開始パルスのパルス幅が増大するに従って、水晶の発振の大きさが増大することに留意されたい。これは、開始パルスのパルス幅が増大すると、水晶に対しより多くのエネルギーが供給されるためである。また、パルスの幅が水晶の発振の周期の２分の１より大きい、すなわち、部分Ｆより長い場合、出力の大きさが低減することにも留意されたい。
【００３７】
図５は、例示的な一実施形態の制御回路２６を示す。制御回路２６は、図２Ｂに示す信号Ｐ＿ＰＬＳ及びＮ＿ＰＬＳを生成する。図４に示す回路は例示的なものに過ぎず、図２Ｂに示す信号を生成するために他のさまざまなタイプの回路を使用することができる、ということに留意されたい。
【００３８】
制御回路２６は、図５に示すように接続された、多数のＯＲ回路、多数のインバータ、多数の排他的ＯＲ回路及び多数のＡＮＤ回路を含む。回路２６はまた、トランジスタスイッチ３７と、双安定回路（すなわちフリップフロップ）６１と、抵抗器３８及びコンデンサ３９を含むＲＣ回路４１とを含む。回路２６における構成要素はすべて、標準的な市販の構成要素である。
【００３９】
ＲＣ回路４１は、パルスの長さを制御する。それは、図２Ｂに示す期間Ｂ＋Ｃ＋Ｄ及びＥの長さである。ＲＣ回路４１は、抵抗器３８及びコンデンサ３９を含み、それらは合せてＲＣ回路を形成する。この回路の時定数によって、期間Ｂ＋Ｃ＋Ｄ及びＥの長さが確定される。
【００４０】
排他的ＯＲ回路７０並びにインバータ７３、７４、７５及び７６は、短期間、トランジスタ３７を閉じる回路を提供する。排他的ＯＲ回路７０の出力におけるパルスの長さは、４つのインバータ７３〜７６によって導入される遅延によって確定される。トランジスタ３７が閉じられる時間の長さによって、図２Ｂに示す期間Ｂ及びＤの長さが確定される。すなわち、トランジスタ３７を短期間閉じることによって、この短期間にわたり信号Ｎ＿ＰＬＳがローであることが保証される。
【００４１】
端子３９に起動信号が印加されると、インバータ４３及び４４によって導入されるわずかな遅延後に、ライン４５上に信号が現れる。ライン４５上の信号は、ＯＲ回路４６を介してＰ＿ＰＬＳ出力を起動する。
【００４２】
フリップフロップ６１は、ライン６２上の信号によってリセットされ、インバータ６０の出力によってセットされる。フリップフロップ６１の出力は、排他的ＯＲ５０の出力と共に、出力Ｎ＿ＰＬＳを起動する。フリップフロップ６１は、図２Ｂに示すように、出力ラインＮ＿ＰＬＳ及びＰ＿ＰＬＳにおいて単一パルスのみが現れることを保証する。
【００４３】
要約すると、制御回路２６は、ＦＥＴトランジスタ２７及び２８を制御するＰ＿ＰＬＳパルス及びＮ＿ＰＬＳパルスを生成する。トランジスタ２８は通常開いているが、水晶２５の端子の前後に短絡をもたらすために瞬間的に閉じられる。トランジスタ２７は、最初、水晶の前後に初期電荷を印加するために閉じている。その後、トランジスタ２８が閉じている間、開かれる。トランジスタ２８が開いた後、トランジスタ２７は再び閉じて、水晶２８に対して電圧パルスを印加する。これによって、水晶２５における発振が開始する。
【００４４】
本明細書に示す実施形態では、回路２６は、水晶において発振を開始するために、水晶２５に印加される単一パルスのみを生成することに留意されたい。他の実施形態では、水晶に対し、一続きのパルスが印加され得る。しかしながら、このような実施形態では、印加されるパルスの周期は、水晶の周期性と或る程度まで一致することを確実にすることが必要である。そうでない場合、水晶の発振と同期しないパルスによって、実際には水晶の発振が低減する可能性がある。
【００４５】
本発明を、その好ましい実施形態に関して示し説明したが、本発明の精神及び範囲から逸脱することなく多種多様の他の実施形態が可能であることが理解されるべきである。本発明の範囲は、添付の特許請求の範囲によってのみ限定される。
【図面の簡単な説明】
【００４６】
【図１Ａ】従来技術による回路を示す図である。
【図１Ｂ】図１Ａに示す水晶によって生成される波形を示す図である。
【図２Ａ】第１の実施形態を示す図である。
【図２Ｂ】図２Ａに示す回路における波形を示す図である。
【図３】水晶の等価回路を示す図である。
【図４】さまざまな幅のパルス起動による水晶出力を示す図である。
【図５】図２Ａに示す制御回路の詳細な一例を示す図である。
【特許請求の範囲】
【請求項１】
水晶の発振を開始する方法であって、
最初に、前記水晶の前後に電荷を印加すること、
次に、前記水晶の前後に短絡をもたらすこと、及び
次に、前記水晶に電圧パルスを印加すること
を含み、それによって、前記水晶において発振が迅速に開始される、方法。
【請求項２】
前記パルスは、前記水晶の発振周期の約２分の１のパルスを有する、請求項１に記載の方法。
【請求項３】
前記水晶は、該水晶の出力を増幅し、前記増幅された信号を該水晶にフィードバックすることによって、発振を維持される、請求項１に記載の方法。
【請求項４】
前記水晶は圧電水晶である、請求項１に記載の水晶の方法。
【請求項５】
発振回路であって、
２つの端子に接続される水晶と、
前記水晶の出力を増幅し、該増幅された出力を前記水晶の前記端子にフィードバックする増幅器と、
前記水晶にパルスを印加して該水晶の発振を開始する開始回路と
を含む、発振回路。
【請求項６】
前記パルスは、前記水晶の発振周期の２分の１未満のパルス幅を有する、請求項５に記載の発振回路。
【請求項７】
前記水晶は、該水晶の出力を増幅し、前記増幅された信号を該水晶にフィードバックすることによって、発振を維持される、請求項５に記載の発振回路。
【請求項８】
前記水晶は圧電水晶である、請求項５に記載の発振回路。
【請求項９】
前記増幅器は単一ピン発振回路である、請求項５に記載の発振回路。
【請求項１０】
前記増幅器は負抵抗増幅器である、請求項５に記載の発振回路。
【請求項１１】
前記開始回路は、スタックで接続されるＰ−ＦＥＴトランジスタ及びＮ−ＦＥＴトランジスタを含み、該Ｐ−ＦＥＴトランジスタは電源に接続され、該Ｎ−ＦＥＴトランジスタは接地に接続される、請求項５に記載の発振回路。
【請求項１２】
前記開始回路は、
直列スタックで接続され且つ接合点において接合されるＰ−ＦＥＴトランジスタ及びＮ−ＦＥＴトランジスタを含み、
前記水晶の一方の端子は接地に接続され、該水晶の他方の端子は前記接合点に接続される、請求項５に記載の発振回路。
【請求項１３】
水晶において発振を開始する回路であって、
接合部によって直列に接続されるＰＦＥＴトランジスタ及びＮＦＥＴトランジスタであって、該トランジスタの各々はソース及びドレインを有し、前記ＰＦＥＴの前記ソースは電源に接続され、前記ＮＦＥＴの前記ソースは接地に接続される、ＰＦＥＴトランジスタ及びＮＦＥＴトランジスタと、
前記接合部と前記接地との間に接続される前記水晶と、
最初に前記ＰＦＥＴを閉じることによって前記トランジスタを充電し、その後、前記ＰＦＥＴを開くと共に前記ＮＦＥＴを閉じ、その後、前記ＰＦＥＴを閉じると共に前記ＮＦＥＴを開き、最後に、前記ＰＦＥＴ及び前記ＮＦＥＴの両方を開く回路と
を含む、回路。
【請求項１４】
発振回路であって、
水晶と、
前記水晶の前後で接続される単一ピン発振器と、
前記水晶に対し開始パルスを印加することによって該水晶の発振を開始する開始回路と
を具備する、発振回路。
【請求項１５】
前記開始回路は、ソースが電源に接続されたＰＦＥＴトランジスタ及びソースが接地に接続されたＮＦＥＴトランジスタのスタックと、前記トランジスタを開閉して前記水晶に初期パルスを印加し、該水晶の発振を迅速に開始する制御回路とを含む、請求項１４に記載の発振回路。
【請求項１】
水晶の発振を開始する方法であって、
最初に、前記水晶の前後に電荷を印加すること、
次に、前記水晶の前後に短絡をもたらすこと、及び
次に、前記水晶に電圧パルスを印加すること
を含み、それによって、前記水晶において発振が迅速に開始される、方法。
【請求項２】
前記パルスは、前記水晶の発振周期の約２分の１のパルスを有する、請求項１に記載の方法。
【請求項３】
前記水晶は、該水晶の出力を増幅し、前記増幅された信号を該水晶にフィードバックすることによって、発振を維持される、請求項１に記載の方法。
【請求項４】
前記水晶は圧電水晶である、請求項１に記載の水晶の方法。
【請求項５】
発振回路であって、
２つの端子に接続される水晶と、
前記水晶の出力を増幅し、該増幅された出力を前記水晶の前記端子にフィードバックする増幅器と、
前記水晶にパルスを印加して該水晶の発振を開始する開始回路と
を含む、発振回路。
【請求項６】
前記パルスは、前記水晶の発振周期の２分の１未満のパルス幅を有する、請求項５に記載の発振回路。
【請求項７】
前記水晶は、該水晶の出力を増幅し、前記増幅された信号を該水晶にフィードバックすることによって、発振を維持される、請求項５に記載の発振回路。
【請求項８】
前記水晶は圧電水晶である、請求項５に記載の発振回路。
【請求項９】
前記増幅器は単一ピン発振回路である、請求項５に記載の発振回路。
【請求項１０】
前記増幅器は負抵抗増幅器である、請求項５に記載の発振回路。
【請求項１１】
前記開始回路は、スタックで接続されるＰ−ＦＥＴトランジスタ及びＮ−ＦＥＴトランジスタを含み、該Ｐ−ＦＥＴトランジスタは電源に接続され、該Ｎ−ＦＥＴトランジスタは接地に接続される、請求項５に記載の発振回路。
【請求項１２】
前記開始回路は、
直列スタックで接続され且つ接合点において接合されるＰ−ＦＥＴトランジスタ及びＮ−ＦＥＴトランジスタを含み、
前記水晶の一方の端子は接地に接続され、該水晶の他方の端子は前記接合点に接続される、請求項５に記載の発振回路。
【請求項１３】
水晶において発振を開始する回路であって、
接合部によって直列に接続されるＰＦＥＴトランジスタ及びＮＦＥＴトランジスタであって、該トランジスタの各々はソース及びドレインを有し、前記ＰＦＥＴの前記ソースは電源に接続され、前記ＮＦＥＴの前記ソースは接地に接続される、ＰＦＥＴトランジスタ及びＮＦＥＴトランジスタと、
前記接合部と前記接地との間に接続される前記水晶と、
最初に前記ＰＦＥＴを閉じることによって前記トランジスタを充電し、その後、前記ＰＦＥＴを開くと共に前記ＮＦＥＴを閉じ、その後、前記ＰＦＥＴを閉じると共に前記ＮＦＥＴを開き、最後に、前記ＰＦＥＴ及び前記ＮＦＥＴの両方を開く回路と
を含む、回路。
【請求項１４】
発振回路であって、
水晶と、
前記水晶の前後で接続される単一ピン発振器と、
前記水晶に対し開始パルスを印加することによって該水晶の発振を開始する開始回路と
を具備する、発振回路。
【請求項１５】
前記開始回路は、ソースが電源に接続されたＰＦＥＴトランジスタ及びソースが接地に接続されたＮＦＥＴトランジスタのスタックと、前記トランジスタを開閉して前記水晶に初期パルスを印加し、該水晶の発振を迅速に開始する制御回路とを含む、請求項１４に記載の発振回路。
【図１Ａ】
【図１Ｂ】
【図２Ａ】
【図２Ｂ】
【図３】
【図４】
【図５】
【図１Ｂ】
【図２Ａ】
【図２Ｂ】
【図３】
【図４】
【図５】
【公表番号】特表２００９−５１０８３０（Ｐ２００９−５１０８３０Ａ）
【公表日】平成２１年３月１２日（２００９．３．１２）
【国際特許分類】
【出願番号】特願２００８−５３２２４２（Ｐ２００８−５３２２４２）
【出願日】平成１８年８月２５日（２００６．８．２５）
【国際出願番号】ＰＣＴ／ＵＳ２００６／０３３５９２
【国際公開番号】ＷＯ２００７／０３７８８４
【国際公開日】平成１９年４月５日（２００７．４．５）
【出願人】（３０１０２０２３７）サイプレス セミコンダクター コーポレイション (18)
【Ｆターム（参考）】
【公表日】平成２１年３月１２日（２００９．３．１２）
【国際特許分類】
【出願日】平成１８年８月２５日（２００６．８．２５）
【国際出願番号】ＰＣＴ／ＵＳ２００６／０３３５９２
【国際公開番号】ＷＯ２００７／０３７８８４
【国際公開日】平成１９年４月５日（２００７．４．５）
【出願人】（３０１０２０２３７）サイプレス セミコンダクター コーポレイション (18)
【Ｆターム（参考）】
[ Back to top ]