液晶表示装置
【課題】消費電力を抑えつつ、ソースライン電位を安定化することができる液晶表示装置を提供する。
【解決手段】電位設定部２は、制御信号ＰＯＬ２がハイレベルの時には、１行分のｎ個の画素の画素値に応じた各電位を電位出力端Ｄ１〜Ｄｎから出力し、電位出力端Ｄｎ＋１をハイインピーダンス状態にする。このとき、スイッチ１２は、ソースラインＳｎ＋１をＶｐ設定用配線５またはＶｎ設定用配線６に接続させる。また、電位設定部２は、ＰＯＬ２がローレベルの時には、１行分のｎ個の画素の画素値に応じた各電位を電位出力端Ｄ２〜Ｄｎ＋１から出力し、電位出力端Ｄ１をハイインピーダンス状態にする。このとき、スイッチ１１は、ソースラインＳ１をＶｐ設定用配線５またはＶｎ設定用配線６に接続させる。
【解決手段】電位設定部２は、制御信号ＰＯＬ２がハイレベルの時には、１行分のｎ個の画素の画素値に応じた各電位を電位出力端Ｄ１〜Ｄｎから出力し、電位出力端Ｄｎ＋１をハイインピーダンス状態にする。このとき、スイッチ１２は、ソースラインＳｎ＋１をＶｐ設定用配線５またはＶｎ設定用配線６に接続させる。また、電位設定部２は、ＰＯＬ２がローレベルの時には、１行分のｎ個の画素の画素値に応じた各電位を電位出力端Ｄ２〜Ｄｎ＋１から出力し、電位出力端Ｄ１をハイインピーダンス状態にする。このとき、スイッチ１１は、ソースラインＳ１をＶｐ設定用配線５またはＶｎ設定用配線６に接続させる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス方式の液晶表示装置に関する。
【背景技術】
【０００２】
アクティブマトリクス方式の液晶表示装置は、コモン電極と、複数の画素電極との間に液晶を挟持する。そして、各画素電極にはＴＦＴ（Thin Film Transistor）等のアクティブ素子が設けられ、アクティブ素子を用いて、画素電極にソース配線の電圧を設定するか否かを制御できる。
【０００３】
コモン電極は所定の電位に設定され、各画素電極は、表示画像の各画素値に応じた電位に設定される。ここで、コモン電極の電位よりも画素電極の電位の方が高い状態を正極性と記す。また、コモン電極の電位よりも画素電極の電位の方が低い状態を負極性と記す。
【０００４】
図３５は、コモン電極の電位と、各極性で画素を白色や黒色に設定する電位の例を示す説明図である。ここでは、ノーマリホワイトの場合を例にして説明する。コモン電極の電位をＶＣＯＭと記す。図３５に示すＶｐｂ，Ｖｐｗ，ＶＣＯＭ，Ｖｎｗ，Ｖｎｂは、それぞれ電位を表し、Ｖｎｂ＜Ｖｎｗ＜ＶＣＯＭ＜Ｖｐｗ＜Ｖｐｂとなっている。正極性で画素を黒色表示にする場合は、その画素に接続されるソースラインの電位をＶｐｂに設定し、正極性で画素を白色表示にする場合は、その画素に接続されるソースラインの電位をＶｐｗに設定すればよい。また、正極性で画素を中間調表示に設定する場合、その画素に接続されるソースラインの電位をＶｐｗより高くＶｐｂより低い電位に設定すればよい。また、負極性で画素を黒色表示にする場合は、その画素に接続されるソースラインの電位をＶｎｂに設定し、負極性で画素を白色表示にする場合は、その画素に接続されるソースラインの電位をＶｎｗに設定すればよい。また、負極性で画素を中間調表示に設定する場合、その画素に接続されるソースラインの電位をＶｎｗより低くＶｎｂより高い電位に設定すればよい。
【０００５】
アクティブマトリクス方式の液晶表示装置では、クロストーク防止のために、同極性の画素が連続して並ぶことが少なくなるように駆動することが好ましい。図３６は、一般的な液晶表示装置を示す説明図である。図３６に示すように画素電極５０が、マトリクス状に配置され、個々の画素電極には、ＴＦＴ５１が設けられる。図３６において、赤色表示用画素には「Ｒ」と記し、緑色表示用画素には「Ｇ」と記し、青色表示用画素には「Ｂ」と記している。
【０００６】
図３６に示すように、各ソースラインＳ１〜Ｓｎの電位を設定するソースドライバ６０が設けられ、ソースドライバ６０の出力端Ｄ１〜Ｄｎに、各ソースラインが接続される。図３６に示す例では、各ＴＦＴ５１は画素電極５０の左側に設けられ、画素電極５０の左側に存在するソースラインに接続される。また、画素の行毎にゲートラインＧ１，Ｇ２，Ｇ３，・・・が設けられ、各ゲートラインは、その行の各画素電極のＴＦＴ５１に接続される。ゲートラインが順次選択され、選択行のＴＦＴ５１が、画素電極５０とソースラインとを導通状態にする。この結果、選択行の画素電極５０が、画素電極の左側に存在するソースラインと等電位に制御される。また、非選択行のＴＦＴ５１は、画素電極５０とソースラインとを非導通状態にする。ゲートラインが順次選択され、ソースドライバ６０が各ソースラインの電位を選択行の各画素の画素値に応じた電位に設定することで、画像データに応じた画像が表示される。
【０００７】
図３６に示す一般的な液晶表示装置において、ソースドライバ６０は、例えば、以下のようにして、隣接する画素同士の極性が異なるように制御する。ソースドライバ６０は、ある１つのフレームにおいて、奇数番目の行のゲートラインの選択時には、奇数番目の列のソースラインＳ１，Ｓ３，Ｓ５，・・・の電位を、コモン電極（図示略）の電位ＶＣＯＭよりも高い電位に設定し、偶数番目の列のソースラインＳ２，Ｓ４，Ｓ６，・・・の電位を、ＶＣＯＭよりも低い電位に設定する。また、ソースドライバ６０は、偶数番目の行のゲートラインの選択時には、奇数番目の列のソースラインＳ１，Ｓ３，Ｓ５，・・・の電位を、ＶＣＯＭよりも低い電位に設定し、偶数番目の列のソースラインＳ２，Ｓ４，Ｓ６，・・・の電位を、ＶＣＯＭよりも高い電位を設定する。この結果、図３６に示すように、隣接する画素が交互に正極性、負極性になるように制御される。なお、図３６において、「＋」は正極性を表し、「−」は負極性を表す。
【０００８】
さらに、ソースドライバ６０は、フレームの切り替わり毎に、個々の画素の極性を反転させるように、ソースラインの電位を切り替える。すなわち、上記のフレームの次のフレームでは、ソースドライバ６０は、奇数番目の行のゲートラインの選択時には、奇数番目の列のソースラインの電位をＶＣＯＭよりも低い電位に設定し、偶数番目の列のソースラインの電位をＶＣＯＭよりも高い電位に設定する。また、ソースドライバ６０は、偶数番目の行のゲートラインの選択時には、奇数番目の列のソースラインの電位をＶＣＯＭよりも高い電位に設定し、偶数番目の列のソースラインの電位をＶＣＯＭよりも低い電位を設定する。この結果、各画素の極性は、図３６に示す各画素の極性とは逆になる。
【０００９】
この駆動方法では、選択行が切り替わる毎に、個々のソースラインの電位をＶＣＯＭより高い電位からＶＣＯＭより低い電位に変化させたり、あるいは、ＶＣＯＭより低い電位からＶＣＯＭより高い電位に変化させたりする。そのため、消費電力が大きくなってしまう。特に、液晶表示パネルの消費電力は、選択行切り替え時のソースラインの電位差の二乗に比例するので、ソースラインの電位切り替え回数が多いことにより、消費電力が大きくなる。
【００１０】
消費電力を抑えつつ、隣接する画素同士の極性が異なるように制御可能な液晶表示装置が提案されている（特許文献１参照）。特許文献１に記載された液晶表示装置では、奇数行のゲートラインに接続するＴＦＴは、ソースラインの左側に形成され、偶数行のゲートラインに接続するＴＦＴは、ソースラインの右側に形成される。この構成により、選択期間毎に、ソースラインの電位がＶＣＯＭより高い電位からＶＣＯＭより低い電位に変化したり、ＶＣＯＭより低い電位からＶＣＯＭより高い電位に変化したりすることを防いでいる。
【００１１】
また、特許文献２には、ソースラインに対して、予備電位を供給した後に信号電位（画素に設定する電位）を供給することによりソースドライバの発熱量を抑制する液晶表示装置が記載されている。予備電位を供給する期間をプリチャージ期間と呼ぶ。特許文献２に記載の液晶表示装置は、正極性の場合、プリチャージ期間で第１の予備電位をソースラインに供給する。第１の予備電位は、例えば、最低階調に対応する正極性の信号電位および最高階調に対応する正極性の信号電位の略平均値である。また、負極性の場合、プリチャージ期間で第２の予備電位をソースラインに供給する。第２の予備電位は、例えば、最低階調に対応する負極性の信号電位および最高階調に対応する負極性の信号電位の略平均値である。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００９−１８１１００号公報（段落０００８−００１８、図１−６）
【特許文献２】特開２０１０−１５０５７号公報（段落００２０）
【発明の概要】
【発明が解決しようとする課題】
【００１３】
液晶表示パネルの構成として、ソースラインの本数を画素電極の列数よりも１多くし、ソースライン間に、画素電極の列が配置されるようにした構成が考えられる。この構成において、例えば、奇数行目の各画素電極を、ＴＦＴを介して左側のソースラインに接続させる。偶数行目の各画素電極を、ＴＦＴを介して右側のソースラインに接続させる。この構成におけるソースラインの数をｎ＋１本とする。奇数行目の選択期間には、１番左のソースラインから、ｎ番目のソースラインに対して、選択行の各画素値に応じた電位を設定し、偶数行目の選択期間には、左から２番目のソースラインから、ｎ＋１番目のソースラインに対して、選択行の各画素値に応じた電位を設定することにより、各行の画素電極を全て、画素値に応じた電位とすることができる。
【００１４】
このような構成では、例えば、左から２番目のソースラインに、ソースドライバにおける左から２番目の出力端を接続させる。そして、その出力端は、奇数番目の行の選択期間では、左から２番目の画素の画素値に応じた電位を設定し、偶数番目の行の選択期間では、１番左の画素の画素値に応じた電位を設定すればよい。このとき、その出力端は、あるフレームではＶＣＯＭより低い電位を出力し続け、次のフレームではＶＣＯＭより高い電位を出力し続ければよい。このように、ソースドライバにおける左から２番目の出力端では、ＶＣＯＭより低い電位の出力と、ＶＣＯＭより高い電位の出力とをフレーム毎に切り替える。ソースドライバの他の出力端でも、ＶＣＯＭより高い電位を出力するか、低い電位を出力するかを、フレーム毎に切り替えればよい。他のソースラインに関しても同様に制御する。このようにすることで、消費電力を抑えつつ、隣接する画素同士の極性を逆極性にすることができる。
【００１５】
しかし、上記のような構成では、各行の選択期間において、画素電極の電位設定に用いられないソースラインが１本存在することになる。例えば、左からｎ＋１番目のソースラインは奇数番目の行の画素電極に接続されていないので、奇数番目の行の選択期間において、奇数番目の行の画素電極の電位設定に用いられない。同様に、１番左のソースラインは偶数番目の行の画素電極に接続されていないので、偶数番目の行の選択期間において、偶数番目の行の画素電極の電位設定に用いられない。
【００１６】
このように、両端のソースラインに関しては、選択された行の画素電極の電位設定に用いられない場合が生じる。このとき、画素電極の電位設定に用いられないソースラインに接続されたソースドライバの出力端に関してはハイインピーダンス状態にすることが考えられる。例えば、左からｎ＋１番目のソースラインに接続されるソースドライバの出力端は、奇数番目の行が選択される場合、ハイインピーダンス状態に設定することが考えられる。１番左のソースラインに接続されるソースドライバの出力端に関しても、偶数番目の行が選択される場合、ハイインピーダンス状態に設定することが考えられる。
【００１７】
しかし、このようにソースドライバの出力端をハイインピーダンス状態にすると、その出力端に接続されたソースラインの電位を不安定にしてしまう。例えば、ソースドライバの出力端がハイインピーダンス状態となったときに、その出力端に接続されたソースラインの電位は、ゲートライン等の影響を受け、不安定になる。
【００１８】
そこで、本発明は、消費電力を抑えつつ、ソースライン電位を安定化することができる液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１９】
本発明による液晶表示装置は、アクティブマトリクス方式の液晶表示パネル（例えば、液晶表示パネル２０）と、液晶表示パネルを駆動する駆動装置（例えば、駆動装置１）とを備え、液晶表示パネルが、コモン電極と、マトリクス状に配置された複数の画素電極と、画素電極の列数よりも１多い数のソースラインとを備え、画素電極の各列は、隣り合うソースラインの間に配置され、画素電極の行を１行毎に、または、連続する複数行毎に１つのグループとした場合に、奇数番目のグループの各行の画素電極は、その画素電極の両側に存在するソースラインのうち所定の側（例えば、視認側から見て左側）のソースラインに接続され、偶数番目のグループの各行の画素電極は、その画素電極の両側に存在するソースラインのうち所定の側とは反対側（例えば、視認側から見て右側）のソースラインに接続され、駆動装置が、画像データに含まれる画素値に応じた電位をソースラインに出力する電位出力端をソースライン毎に有し、所定の側から奇数番目の電位出力端からコモン電極の電位より高い電位である正極性電位を出力し、所定の側から偶数番目の電位出力端からコモン電極の電位より低い電位である負極性電位を出力する第１の電位出力態様と、所定の側から奇数番目の電位出力端から負極性電位を出力し、所定の側から偶数番目の電位出力端から正極性電位を出力する第２の電位出力態様とを、フレーム毎に交互に切り替える電位出力手段（例えば、電位設定部２）と、画素値に応じた正極性電位がソースラインに出力される前に、そのソースラインに設定する電位である第１予備電位（例えば、Ｖｐ）を出力する第１予備電位出力手段（例えば、Ｖｐ設定部３）と、画素値に応じた負極性電位がソースラインに出力される前に、そのソースラインに設定する電位である第２予備電位（例えば、Ｖｎ）を出力する第２予備電位出力手段（例えば、Ｖｎ設定部４）とを含み、電位出力手段が、ソースラインの数をｎ＋１本とすると、各フレーム内で、奇数番目のグループの各行が全て選択される期間では、予備電位設定期間後に、所定の側から１番目からｎ番目までの電位出力端からそれぞれ画素値に応じた電位を出力し、偶数番目のグループの各行が全て選択される期間では、予備電位設定期間後に、所定の側から２番目からｎ＋１番目までの電位出力端からそれぞれ画素値に応じた電位を出力し、駆動装置が、所定の側から１番目のソースラインを、第１予備電位出力手段、第２予備電位出力手段、または、電位出力手段における所定の側から１番目の電位出力端に接続させる第１ソースライン用切替手段（例えば、スイッチ１１）と、所定の側からｎ＋１番目のソースラインを、第１予備電位出力手段、第２予備電位出力手段、または、電位出力手段における所定の側からｎ＋１番目の電位出力端に接続させる最終ソースライン用切替手段（例えば、スイッチ１２）と、所定の側から１番目およびｎ＋１番目以外のソースラインのうち、偶数番目のソースラインを、第１予備電位出力手段、第２予備電位出力手段、または、電位出力手段における所定の側から偶数番目の電位出力端に接続させる偶数番目ソースライン用切替手段（例えば、スイッチ１４）と、所定の側から１番目およびｎ＋１番目以外のソースラインのうち、奇数番目のソースラインを、第１予備電位出力手段、第２予備電位出力手段、または、電位出力手段における所定の側から奇数番目の電位出力端に接続させる奇数番目ソースライン用切替手段（例えば、スイッチ１５）とを備え、第１ソースライン用切替手段が、第１の電位出力態様となるフレーム内（例えば、ＰＯＬ１がハイレベルであるフレーム内）で、奇数番目のグループの各行が全て選択される期間中、予備電位設定期間に、所定の側から１番目のソースラインを第１予備電位出力手段に接続させ、予備電位設定期間の経過後、所定の側から１番目の電位出力端にそのソースラインを接続させ、偶数番目のグループの各行が全て選択される期間中、そのソースラインを第１予備電位出力手段に接続させ、第２の電位出力態様となるフレーム内（例えば、ＰＯＬ１がローレベルであるフレーム内）で、奇数番目のグループの各行が全て選択される期間中、予備電位設定期間に、所定の側から１番目のソースラインを第２予備電位出力手段に接続させ、予備電位設定期間の経過後、所定の側から１番目の電位出力端にそのソースラインを接続させ、偶数番目のグループの各行が全て選択される期間中、そのソースラインを第２予備電位出力手段に接続させ、最終ソースライン用切替手段が、第１の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、所定の側からｎ＋１番目のソースラインを、第１予備電位出力手段または第２予備電位出力手段に接続させ、偶数番目のグループの各行が全て選択される期間中、予備電位設定期間に、そのソースラインを第１予備電位出力手段または第２予備電位出力手段に接続させ、予備電位設定期間の経過後、所定の側からｎ＋１番目の電位出力端にそのソースラインを接続させ、第２の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、所定の側からｎ＋１番目のソースラインを、第１予備電位出力手段と第２予備電位出力手段のうち、第１の電位出力態様となるフレームとは異なる方に接続させ、偶数番目のグループの各行が全て選択される期間中、予備電位設定期間に、そのソースラインを、第１予備電位出力手段と第２予備電位出力手段のうち、第１の電位出力態様となるフレームとは異なる方に接続させ、予備電位設定期間の経過後、所定の側からｎ＋１番目の電位出力端にそのソースラインを接続させ、偶数番目ソースライン用切替手段が、第１の電位出力態様となるフレーム内で、予備電位設定期間に、所定の側から偶数番目のソースラインを第２予備電位出力手段に接続させ、予備電位設定期間の経過後、所定の側から偶数番目の電位出力端にそのソースラインを接続させ、第２の電位出力態様となるフレーム内で、予備電位設定期間に、所定の側から偶数番目のソースラインを第１予備電位出力手段に接続させ、予備電位設定期間の経過後、所定の側から偶数番目の電位出力端にそのソースラインを接続させ、奇数番目ソースライン用切替手段が、第１の電位出力態様となるフレーム内で、予備電位設定期間に、所定の側から奇数番目のソースラインを第１予備電位出力手段に接続させ、予備電位設定期間の経過後、所定の側から奇数番目の電位出力端にそのソースラインを接続させ、第２の電位出力態様となるフレーム内で、予備電位設定期間に、所定の側から奇数番目のソースラインを第２予備電位出力手段に接続させ、予備電位設定期間の経過後、所定の側から奇数番目の電位出力端にそのソースラインを接続させることを特徴とする。
【００２０】
また、本発明による液晶表示装置は、アクティブマトリクス方式の液晶表示パネル（例えば、液晶表示パネル２０ｂ）と、並べて配置されて液晶表示パネルを駆動する複数の駆動装置（例えば、第１の駆動装置１ａおよび第２の駆動装置１ｂ）とを備え、液晶表示パネルが、コモン電極と、マトリクス状に配置された複数の画素電極と、画素電極の列数よりも１多い数のソースラインとを備え、画素電極の各列は、隣り合うソースラインの間に配置され、画素電極の行を１行毎に、または、連続する複数行毎に１つのグループとした場合に、奇数番目のグループの各行の画素電極は、その画素電極の両側に存在するソースラインのうち所定の側（例えば、視認側から見て左側）のソースラインに接続され、偶数番目のグループの各行の画素電極は、その画素電極の両側に存在するソースラインのうち所定の側とは反対側（例えば、視認側から見て右側）のソースラインに接続され、複数の駆動装置が、それぞれ、画像データに含まれる画素値に応じた電位をソースラインに出力する電位出力端を複数個有し、所定の側から奇数番目の電位出力端からコモン電極の電位より高い電位である正極性電位を出力し、所定の側から偶数番目の電位出力端からコモン電極の電位より低い電位である負極性電位を出力する第１の電位出力態様と、所定の側から奇数番目の電位出力端から負極性電位を出力し、所定の側から偶数番目の電位出力端から正極性電位を出力する第２の電位出力態様とを、フレーム毎に交互に切り替える電位出力手段（例えば、電位設定部２）と、画素値に応じた正極性電位がソースラインに出力される前に、そのソースラインに設定する電位である第１予備電位（例えば、Ｖｐ）を出力する第１予備電位出力手段（例えば、Ｖｐ設定部３）と、画素値に応じた負極性電位がソースラインに出力される前に、そのソースラインに設定する電位である第２予備電位（例えば、Ｖｎ）を出力する第２予備電位出力手段（例えば、Ｖｎ設定部４）とを含み、各駆動装置に備えられる電位出力手段の電位出力端の数をｎ＋１個とすると、ｎ＋１は奇数であり、複数の駆動装置の個数をｕとし、ｖを１以上ｕ未満の整数とすると、所定の側からｖ・ｎ＋１番目のソースラインは、第１分岐部と第２分岐部を有し、所定の側からｖ・ｎ＋１番目のソースラインの第１分岐部は、所定の側からｖ番目の駆動装置における所定の側からｎ＋１番目の電位出力端に接続され、ソースラインの第２分岐部は、所定の側からｖ＋１番目の駆動装置における所定の側から１番目の電位出力端に接続され、各駆動装置に備えられる電位出力手段が、それぞれ、各フレーム内で、奇数番目のグループの各行が全て選択される期間では、予備電位設定期間後に、所定の側から１番目からｎ番目までの電位出力端からそれぞれ画素値に応じた電位を出力し、偶数番目のグループの各行が全て選択される期間では、予備電位設定期間後に、所定の側から２番目からｎ＋１番目までの電位出力端からそれぞれ画素値に応じた電位を出力し、複数の駆動装置のうち、所定の側から１番目に配置された駆動装置である第１の駆動装置（例えば、第１の駆動装置１ａ）は、当該駆動装置自身の電位出力手段における所定の側から１番目の電位出力端に対応するソースラインを、第１予備電位出力手段、第２予備電位出力手段、または、その電位出力端に接続させる第１切替手段（例えば、スイッチ１１）と、当該駆動装置自身の電位出力手段における所定の側からｎ＋１番目の電位出力端に対応するソースラインの第１分岐部を、第１予備電位出力手段、第２予備電位出力手段、または、その電位出力端に接続させるか、あるいは、いずれとも接続させない状態とする第２切替手段（例えば、スイッチ９１）とを備え、複数の駆動装置のうち、所定の側から最も遠い位置に配置された駆動装置である第２の駆動装置（例えば、第２の駆動装置１ｂ）は、当該駆動装置自身の電位出力手段における所定の側から１番目の電位出力端に対応するソースラインの第２分岐部を、第１予備電位出力手段、第２予備電位出力手段、または、その電位出力端に接続させるか、あるいは、いずれとも接続させない状態とする第３切替手段（例えば、スイッチ９２）と、当該駆動装置自身の電位出力手段における所定の側からｎ＋１番目の電位出力端に対応するソースラインを、第１予備電位出力手段、第２予備電位出力手段、または、その電位出力端に接続させる第４切替手段（例えば、スイッチ１２）とを備え、複数の駆動装置が、いずれも、電位出力手段における所定の側から偶数番目の電位出力端に対応するソースラインを、第１予備電位出力手段、第２予備電位出力手段、または、その電位出力端に接続させる第５切替手段（例えば、スイッチ１４）と、電位出力手段における所定の側から奇数番目の電位出力端に対応するソースラインを、第１予備電位出力手段、第２予備電位出力手段、または、その電位出力端に接続させる第６切替手段（例えば、スイッチ１５）とを備え、第１切替手段が、第１の電位出力態様となるフレーム内（例えば、ＰＯＬ１がハイレベルであるフレーム内）で、奇数番目のグループの各行が全て選択される期間中、当該第１切替手段が設けられる駆動装置の電位出力手段における所定の側から１番目の電位出力端に対応するソースラインを、予備電位設定期間に第１予備電位出力手段に接続させ、予備電位設定期間の経過後、そのソースラインをその電位出力端に接続させ、偶数番目のグループの各行が全て選択される期間中、そのソースラインを第１予備電位出力手段に接続させ、第２の電位出力態様となるフレーム内（例えば、ＰＯＬ１がローレベルであるフレーム内）で、奇数番目のグループの各行が全て選択される期間中、そのソースラインを、予備電位設定期間に第２予備電位出力手段に接続させ、予備電位設定期間の経過後、そのソースラインをその電位出力端に接続させ、偶数番目のグループの各行が全て選択される期間中、そのソースラインを第２予備電位出力手段に接続させ、第２切替手段が、第１の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、当該第２切替手段が設けられる駆動装置の電位出力手段における所定の側からｎ＋１番目の電位出力端に対応するソースラインの第１分岐部をハイインピーダンス状態とし、偶数番目のグループの各行が全て選択される期間中、そのソースラインの第１分岐部を、予備電位設定期間に第１予備電位出力手段に接続させ、予備電位設定期間の経過後、そのソースラインの第１分岐部をその電位出力端に接続させ、第２の電位出力態様となるフレームで、奇数番目のグループの各行が全て選択される期間中、そのソースラインの第１分岐部をハイインピーダンス状態とし、偶数番目のグループの各行が全て選択される期間中、そのソースラインの第１分岐部を、予備電位設定期間に第２予備電位出力手段に接続させ、予備電位設定期間の経過後、そのソースラインの第１分岐部をその電位出力端に接続させ、第３切替手段が、第１の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、当該第３切替手段が設けられる駆動装置の電位出力手段における所定の側から１番目の電位出力端に対応するソースラインの第２分岐部を、予備電位設定期間に第１予備電位出力手段に接続させ、予備電位設定期間の経過後、そのソースラインの第２分岐部をその電位出力端に接続させ、偶数番目のグループの各行が全て選択される期間中、そのソースラインの第２分岐部をハイインピーダンス状態とし、第２の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、そのソースラインの第２分岐部を、予備電位設定期間に第２予備電位出力手段に接続させ、予備電位設定期間の経過後、そのソースラインの第２分岐部をその電位出力端に接続させ、偶数番目のグループの各行が全て選択される期間中、そのソースラインの第２分岐部をハイインピーダンス状態とし、第４切替手段が、第１の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、当該第４切替手段が設けられる駆動装置の電位出力手段における所定の側からｎ＋１番目の電位出力端に対応するソースラインを、第１予備電位出力手段に接続させ、偶数番目のグループの各行が全て選択される期間中、そのソースラインを、予備電位設定期間に第１予備電位出力手段に接続させ、予備電位設定期間の経過後、そのソースラインをその電位出力端に接続させ、第２の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、そのソースラインを第２予備電位出力手段に接続させ、偶数番目のグループの各行が全て選択される期間中、そのソースラインを、予備電位設定期間に第２予備電位出力手段に接続させ、予備電位設定期間の経過後、そのソースラインをその電位出力端に接続させ、第５切替手段が、第１の電位出力態様となるフレーム内で、電位出力手段における所定の側から偶数番目の電位出力端に対応するソースラインを、予備電位設定期間に第２予備電位出力手段に接続させ、予備電位設定期間の経過後、その電位出力端に接続させ、第２の電位出力態様となるフレーム内で、そのソースラインを、予備電位設定期間に第１予備電位出力手段に接続させ、予備電位設定期間の経過後、その電位出力端に接続させ、第６切替手段が、第１の電位出力態様となるフレーム内で、電位出力手段における所定の側から奇数番目の電位出力端に対応するソースラインを、予備電位設定期間に第１予備電位出力手段に接続させ、予備電位設定期間の経過後、その電位出力端に接続させ、第２の電位出力態様となるフレーム内で、そのソースラインを、予備電位設定期間に第２予備電位出力手段に接続させ、予備電位設定期間の経過後、その電位出力端に接続させることを特徴とする。
【００２１】
複数の駆動装置のうち、第１の駆動装置および第２の駆動装置以外の各駆動装置（例えば、第３の駆動装置）は、第２切替手段と、第３切替手段とを備える構成であってもよい。
【００２２】
また、各駆動装置に備えられる電位出力手段は、それぞれ、ソースラインが第１予備電位または第２予備電位に設定される予備電位設定期間後に、所定の側から１番目またはｎ＋１番目の電位出力端をハイインピーダンス状態として、他の電位出力端からはそれぞれ画素値に応じた電位を出力し、各フレーム内で、奇数番目のグループの各行が全て選択される期間では、予備電位設定期間後に、所定の側から１番目からｎ番目までの電位出力端からそれぞれ画素値に応じた電位を出力し、ｎ＋１番目の電位出力端をハイインピーダンス状態とし、偶数番目のグループの各行が全て選択される期間では、予備電位設定期間後に、所定の側から２番目からｎ＋１番目までの電位出力端からそれぞれ画素値に応じた電位を出力し、１番目の電位出力端をハイインピーダンス状態とし、第２切替手段が、第１の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、当該第２切替手段が設けられる駆動装置の電位出力手段における所定の側からｎ＋１番目の電位出力端に対応するソースラインの第１分岐部を当該電位出力端に接続させ、偶数番目のグループの各行が全て選択される期間中、そのソースラインの第１分岐部を、予備電位設定期間に第１予備電位出力手段に接続させ、予備電位設定期間の経過後、そのソースラインの第１分岐部をその電位出力端に接続させ、第２の電位出力態様となるフレームで、奇数番目のグループの各行が全て選択される期間中、そのソースラインの第１分岐部をその電位出力端に接続させ、偶数番目のグループの各行が全て選択される期間中、そのソースラインの第１分岐部を、予備電位設定期間に第２予備電位出力手段に接続させ、予備電位設定期間の経過後、そのソースラインの第１分岐部をその電位出力端に接続させ、第３切替手段が、第１の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、当該第３切替手段が設けられる駆動装置の電位出力手段における所定の側から１番目の電位出力端に対応するソースラインの第２分岐部を、予備電位設定期間に第１予備電位出力手段に接続させ、予備電位設定期間の経過後、そのソースラインの第２分岐部をその電位出力端に接続させ、偶数番目のグループの各行が全て選択される期間中、そのソースラインの第２分岐部をその電位出力端に接続させ、第２の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、そのソースラインの第２分岐部を、予備電位設定期間に第２予備電位出力手段に接続させ、予備電位設定期間の経過後、そのソースラインの第２分岐部をその電位出力端に接続させ、偶数番目のグループの各行が全て選択される期間中、そのソースラインの第２分岐部をその電位出力端に接続させる構成であってもよい。
【００２３】
例えば、最大階調に対応する負極性電位（例えば、Ｖ１７）をＶｂとし、最大階調に対応する正極性電位（例えば、Ｖ０）をＶａとしたときに、第１予備電位は、Ｖｂ＋（３／４）×（Ｖａ−Ｖｂ）であり、第２予備電位は、Ｖｂ＋（１／４）×（Ｖａ−Ｖｂ）であってもよい。
【発明の効果】
【００２４】
本発明の液晶表示装置によれば、消費電力を抑えつつ、ソースライン電位を安定化することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の液晶表示装置が備える駆動装置、制御部および電源部を示す説明図。
【図２】本発明の液晶表示装置が備える液晶表示パネル２０の例を示す説明図。
【図３】１行分のデータを順に取り込むタイミングの例を示すタイミングチャート。
【図４】ＳＴＢの変化を示す説明図。
【図５】ＰＯＬ１，ＰＯＬ２の変化の例を示す説明図。
【図６】画素電極とソースラインとゲートラインとの接続例を示す説明図。
【図７】ＳＴＶ，ＣＰＶの例を示す説明図。
【図８】フレーム開始時におけるＰＯＬ２のタイミング設定を示す説明図。
【図９】スイッチ１１によるソースラインの接続先切り替え動作を示す説明図。
【図１０】スイッチ１２によるソースラインの接続先切り替え動作を示す説明図。
【図１１】スイッチ１４によるソースラインの接続先切り替え動作を示す説明図。
【図１２】スイッチ１５によるソースラインの接続先切り替え動作を示す説明図。
【図１３】ＳＴＢ，ＰＯＬ１，ＰＯＬ２と、各ソースラインの電位との関係を示す説明図。
【図１４】各画素の極性状態の一例を示す説明図。
【図１５】ＳＴＢ，ＰＯＬ１，ＰＯＬ２と、各ソースラインの電位との関係を示す説明図。
【図１６】各画素の極性状態の一例を示す説明図。
【図１７】電位設定部２の構成例を示す説明図。
【図１８】出力切替部６５の構成例を示す説明図。
【図１９】電位設定部２がＰＯＬ２を生成する態様を示す説明図。
【図２０】本発明の第２の実施形態の液晶表示装置が備える液晶表示パネル２０ａの例を示す説明図。
【図２１】第２の実施形態におけるスイッチ１１によるソースラインの接続先切り替え動作を示す説明図。
【図２２】第２の実施形態におけるスイッチ１２によるソースラインの接続先切り替え動作を示す説明図。
【図２３】第２の実施形態においてＰＯＬ１がハイレベルとなるフレームにおけるＳＴＢ，ＰＯＬ１，ＰＯＬ２の例を示す説明図。
【図２４】各画素の極性状態の一例を示す説明図。
【図２５】第２の実施形態においてＰＯＬ１がローレベルとなるフレームにおけるＳＴＢ，ＰＯＬ１，ＰＯＬ２の例を示す説明図。
【図２６】各画素の極性状態の一例を示す説明図。
【図２７】本発明の第３の実施形態の液晶表示装置の例を示す説明図。
【図２８】第１の駆動装置１ａの構成例を示す説明図。
【図２９】スイッチ９１によるソースラインの接続先切り替え動作を示す説明図。
【図３０】第２の駆動装置１ｂの構成例を示す説明図。
【図３１】スイッチ９２によるソースラインの接続先切り替え動作を示す説明図。
【図３２】第３の駆動装置１ｃの構成例を示す説明図。
【図３３】第３の実施形態に第２の実施形態を適用する場合におけるスイッチ９１の動作を示す説明図。
【図３４】第３の実施形態に第２の実施形態を適用する場合におけるスイッチ９２の動作を示す説明図。
【図３５】コモン電極の電位と、各極性で画素を白色や黒色に設定する電位の例を示す説明図。
【図３６】一般的な液晶表示装置を示す説明図。
【発明を実施するための形態】
【００２６】
以下、本発明の実施形態を図面を参照して説明する。
【００２７】
［実施形態１］
図１は、本発明の液晶表示装置が備える駆動装置、制御部および電源部を示す説明図である。図２は、本発明の液晶表示装置が備える液晶表示パネル２０の例を示す説明図である。
【００２８】
電源部９（図１参照）は、駆動装置１（具体的には後述の電位設定部２）に電圧Ｖ０〜Ｖ８，Ｖ９〜Ｖ１７を供給する。Ｖ０〜Ｖ８は、コモン電極（図２において図示略）の電位ＶＣＯＭより高い電圧であり、Ｖ９〜Ｖ１７はＶＣＯＭより低い電圧である。ここでは、Ｖ１７＜Ｖ１６＜・・・＜Ｖ９＜ＶＣＯＭ＜Ｖ８＜Ｖ７＜・・・＜Ｖ０であるとする。また、ＶＣＯＭ−Ｖ１７＝Ｖ０−ＶＣＯＭである。また、Ｖ０−Ｖ１７の電圧をＶＤＤＡと記す。本実施形態では、一番低い電圧であるＶ１７として、例えば、グラウンド電圧（０Ｖ）を用いる場合を例にするが、Ｖ１７は０Ｖ以外であってもよい。
【００２９】
本例では、正極性の表示のための電圧として電源部９がＶ０〜Ｖ８を供給する場合を例にして説明する。電位設定部２は、これを分圧して、例えば、正極性における６４階調の表示を行う。また、同様に、負極性の表示のための電圧として電源部９がＶ９〜Ｖ１７を供給する場合を例にして説明する。電位設定部２は、これを分圧して、例えば、負極性における６４階調の表示を行う。ただし、電源部９が正極性、負極性の表示のために供給する電圧はそれぞれ９種類に限定されず、また、階調数も６４階調に限定されない。
【００３０】
駆動装置１は、液晶表示パネル２０（図２参照）に設けられたソースラインＳ１〜Ｓｎ＋１の電位を制御する。駆動装置１は、電位設定部２と、第１のプリチャージ電位設定部３（以下、Ｖｐ設定部３と記す。）と、第２のプリチャージ電位設定部４（以下、Ｖｎ設定部４と記す。）と、第１のプリチャージ電位設定用配線５（以下、Ｖｐ設定用配線５と記す。）と、第２のプリチャージ電位設定用配線６（以下、Ｖｎ設定用配線６と記す。）とを備える。
【００３１】
プリチャージ電位（予備電位と称されることもある。）とは、ソースラインを画素値に応じた電位に設定する前に、そのソースラインに設定する電位である。第１のプリチャージ電位は、画素値に応じた電位としてＶＣＯＭより高い電位を設定すべきソースラインに対して設定するプリチャージ電位であり、以下、Ｖｐと記す。第２のプリチャージ電位は、画素値に応じた電位としてＶＣＯＭより低い電位を設定すべきソースラインに対して設定するプリチャージ電位であり、以下、Ｖｎと記す。
【００３２】
第１のプリチャージ電位Ｖｐとして、例えば、Ｖｐ＝Ｖ１７＋３ＶＤＤＡ／４となる電位を用いればよい。また、第２のプリチャージ電位Ｖｎとして、Ｖｎ＝Ｖ１７＋ＶＤＤＡ／４となる電位を用いればよい。本例では、Ｖ１７＝０であるものとし、Ｖｐ＝３ＶＤＤＡ／４，Ｖｎ＝ＶＤＤＡ／４であるものとする。
【００３３】
ただし、Ｖｐ，Ｖｎとして他の電位を用いてもよい。例えば、正極性における最大階調に対応する電位と正極性における最低階調に対応する電位との平均電位（すなわち（Ｖ０＋Ｖ８）／２）をＶｐとして用いてもよい。同様に、負極性における最大階調に対応する電位と負極性における最低階調に対応する電位との平均電位（すなわち（Ｖ１７＋Ｖ９）／２）をＶｎとして用いてもよい。
【００３４】
Ｖｐ設定部３は、Ｖｐ設定用配線５の電位をＶｐに設定することにより、Ｖｐ設定用配線５に接続されたソースラインの電位をＶｐに設定する。Ｖｎ設定部４は、Ｖｎ設定用配線６の電位をＶｎに設定することにより、Ｖｎ設定用配線６に接続されたソースラインの電位をＶｎに設定する。
【００３５】
電位設定部２は、制御部８の制御に従って、画像データを取り込み、画像データが示す画素値に応じた電位を出力する。電位設定部２の電位出力端の数をｎ＋１個とし、それぞれＤ１〜Ｄｎ＋１で表す。各電位出力端Ｄ１〜Ｄｎ＋１はそれぞれソースラインＳ１〜Ｓｎ＋１に対応する。
【００３６】
ソースラインは、Ｖｐ設定用配線５に接続されると電位Ｖｐに設定され、Ｖｎ設定用配線６に接続されると電位Ｖｎに設定され、電位設定部２の電位出力端に接続されると、その電位出力端からの出力電位に設定される。
【００３７】
ソースライン毎に、Ｖｐ設定用配線５、Ｖｎ設定用配線６および電位設定部２の電位出力端への接続を切り替えるスイッチ（スイッチ１１，１２，１４，１５のいずれか）が設けられる。ソースラインの位置により、そのソースラインに設けられたスイッチの動作は異なる。各スイッチ１１，１２，１４，１５の動作については後述する。
【００３８】
なお、図１における電位出力端Ｄ１〜Ｄｎ＋１のうち、液晶表示装置の画像を観察する側（視認側）から見て、Ｄ１が１番左の電位出力端であり、Ｄｎ＋１が左からｎ＋１番目の電位出力端である場合を例にして説明する。ソースラインＳ１〜Ｓｎ＋１は、電位出力端Ｄ１〜Ｄｎ＋１に対して順に接続されている。従って、本例では、視認側から見て、Ｓ１が１番左のソースラインでありＳｎ＋１が左からｎ＋１番目のソースラインである。また、本例では、ｎ＋１は奇数であり、Ｓｎ＋１が左から奇数番目のソースラインであり、Ｄｎ＋１が左から奇数番目の電位出力端であるものとして説明する。
【００３９】
また、図２に示すように、液晶表示パネル２０の各行において、各画素は、Ｒ（赤色）、Ｇ（緑色）、Ｂ（青色）の順に繰り返し並んでいて、１行分の画素に対応する画像データは、一行分の画素における一方の端部の画素に応じたデータ（画素値）から順に電位設定部２に入力される。以下の説明では、視認側から見て左側の画素から順に画素値が入力される場合を例にして説明する。図３は、電位設置部２が１行分のデータを順に取り込むタイミングの例を示すタイミングチャートである。電位設定部２は、制御部８から入力される制御信号ＳＣＬＫに従って、画像１行分のデータを左側の画素のデータから順に取り込む。ＳＣＬＫは、電位設定部２に対する画像取り込みを行うクロック信号である。電位設定部２は、ＳＣＬＫの立ち上がりエッジで、１画素分の画像データを取り込む。すなわち、図３に示すように、最初ＳＣＬＫの立ち上がりエッジで、１行分の画像データにおける１番左の画素値Ｒ１を取り込み、以降、ＳＣＬＫの立ち上がりエッジ毎に、画素値Ｇ１，Ｂ１，Ｒ２，・・・を順次取り込んでいく。ここでは、シリアルに画素値を取り込む場合を例示したが、ＳＣＬＫの立ち上がりエッジ毎にＲ，Ｇ，Ｂの画素値をパラレルに取り込んでもよい。なお、１行分の画素数は、ソースラインの数よりも１少ないｎ個である。
【００４０】
電位設定部２は、この１行分のデータの取り込みを制御部８の制御に従って、１行分の選択期間内に行う。そして、電位設定部２は、その１行分の各データに応じた電位を、次の選択期間において、電位出力端Ｄ１〜Ｄｎ、または、電位出力端Ｄ２〜Ｄｎ＋１から出力する。電位設定部２は、制御部８から入力される制御信号ＳＴＢに従って電位出力を行う。ＳＴＢは、各行の選択期間を指定する制御信号である。図４は、ＳＴＢの変化を示す説明図である。ＳＴＢの立ち下がりエッジから立ち上がりエッジまでが、液晶表示パネル２０（図２参照）における１行の選択期間である。制御部８は、この選択期間内に、画像１行分のデータの取り込みを指示するＳＣＬＫ（図３参照）を出力し、電位設定部２は１行分のデータを取り込み、記憶する。電位設定部２は、ＳＴＢの立ち下がりエッジで、記憶した１行分の各画素の画素値に応じた電位を、電位出力端Ｄ１〜ＤｎまたはＤ２〜Ｄｎ＋１から出力する。なお、電位設定部２は、ＳＴＢがハイレベルになっている期間中、各電位出力端Ｄ１〜Ｄｎ＋１の出力を、例えば、ハイインピーダンス状態とする。
【００４１】
また、電位設定部２は、制御部８から入力される制御信号ＰＯＬ１に応じて、個々の電位出力端から出力する電位を、ＶＣＯＭより高い電位か、またはＶＣＯＭより低い電位に切り替える。ＶＣＯＭより高い電位とは、具体的には、Ｖ０〜Ｖ８や、Ｖ０〜Ｖ８に基づいて分圧によって得た電位であり、以下、正極性電位と記す。また、ＶＣＯＭより低い電位とは、具体的には、Ｖ９〜Ｖ１７や、Ｖ９〜Ｖ１７に基づいて分圧によって得た電位であり、以下、負極性電位と記す。ＰＯＬ１は、電位設定部２の個々の電位出力端の電位を正極性電位にするか負極性電位にするかを制御する制御信号である。制御部８は、フレーム毎に、ＰＯＬ１のレベルを、ハイレベル、ローレベルに交互に切り替える。なお、１フレームは、第１行から最終行までの線順次選択（線順次走査）に要する期間である。
【００４２】
電位設定部２は、ＰＯＬ１がハイレベルのときには、視認側から見て左から奇数番目の各電位出力端の出力電位を正極性電位とし、左から偶数番目の各電位出力端の出力電位を負極性電位とする。また、電位設定部２は、ＰＯＬ１がローレベルのときには、視認側から見て左から奇数番目の各電位出力端の出力電位を負極性電位とし、左から偶数番目の各電位出力端の出力電位を正極性電位とする。正極性電位としてどのような値の電位を出力するかは、画素値によって決定する。同様に、負極性電位としてどのような電位を出力するかに関しても、画素値によって決定する。
【００４３】
また、電位設定部２は、制御部８から入力される制御信号ＰＯＬ２に応じて、１行分の画素を電位出力端Ｄ１〜Ｄｎから出力するのか、あるいは、電位出力端Ｄ２〜Ｄｎ＋１から出力するのかを決定する。ＰＯＬ２は、１行分の各画素（ｎ個の画素）に対応する各電位を、電位出力端Ｄ１〜Ｄｎから出力するのか、あるいは、電位出力端Ｄ２〜Ｄｎ＋１から出力するのかを指示する制御信号である。制御部８は、フレームの開始時に、ＰＯＬ２をハイレベルとする。そして、そのフレーム内で、選択期間毎に、ＰＯＬ２のレベルをハイレベル、ローレベルに交互に切り替える。具体的には、ＳＴＢ（図４参照）の周期毎に、ＳＴＢがハイレベルになっている期間内で、ＰＯＬ２のレベルをハイからローに、または、ローからハイに切り替える。
【００４４】
電位設定部２は、ＰＯＬ２がハイレベルのときには、１行分に相当するｎ個の画素に対応する各電位を電位出力端Ｄ１〜Ｄｎから出力する。また、ＰＯＬ２がローレベルのときには、１行分に相当するｎ個の画素に対応する各電位を電位出力端Ｄ２〜Ｄｎ＋１から出力する。
【００４５】
図５は、ＰＯＬ１，ＰＯＬ２の変化の例を示す説明図である。ＰＯＬ１のレベルは１フレーム毎に交互に切り替えられる。また、ＰＯＬ２は、フレームの開始時にハイレベルとなり、その後は、ＳＴＢの１周期毎（換言すれば、各行の選択期間毎）に切り替えられる。以下、ＰＯＬ１，ＰＯＬ２がともにハイレベルになっている期間を“Ａ”と記す。ＰＯＬ１がハイレベルとなっていて、ＰＯＬ２がローレベルになっている期間を“Ｂ”と記す。ＰＯＬ１がローレベルとなっていて、ＰＯＬ２がハイレベルとなっている期間をＣと記す。ＰＯＬ１，ＰＯＬ２がともにローレベルになっている期間を“Ｄ”と記す。
【００４６】
期間Ａでは、電位設定部２は、Ｄ１〜Ｄｎから、１行分に相当するｎ個の画素に対応する各電位を出力する。このとき、左から奇数番目の電位出力端から出力する電位は正極性電位であり、左から偶数番目の電位出力端から出力する電位は負極性電位である。ただし、期間Ａにおいて、電位設定部２は、Ｄｎ＋１をハイインピーダンス状態とする。期間Ｂでは、電位設定部２は、Ｄ２〜Ｄｎ＋１から、１行分に相当するｎ個の画素に対応する各電位を出力する。このとき、左から奇数番目の電位出力端から出力する電位は正極性電位であり、左から偶数番目の電位出力端から出力する電位は負極性電位である。ただし、期間Ｂにおいて、電位設定部２は、Ｄ１をハイインピーダンス状態とする。ＰＯＬ１がハイレベルとなっているフレームでは、上記の期間Ａにおける動作と期間Ｂにおける動作とを繰り返す。従って、個々の電位出力端から出力される電位は、フレーム内で、ＶＣＯＭを跨いで変化することはない。
【００４７】
期間Ｃでは、電位設定部２は、Ｄ１〜Ｄｎから、１行分に相当するｎ個の画素に対応する各電位を出力する。このとき、左から奇数番目の電位出力端から出力する電位は負極性電位であり、左から偶数番目の電位出力端から出力する電位は正極性電位である。ただし、期間Ｃにおいて、電位設定部２は、Ｄｎ＋１をハイインピーダンス状態とする。期間Ｄでは、電位設定部２は、Ｄ２〜Ｄｎ＋１から、１行分に相当するｎ個の画素に対応する各電位を出力する。このとき、左から奇数番目の電位出力端から出力する電位は負極性電位であり、左から偶数番目の電位出力端から出力する電位は正極性電位である。ただし、期間Ｄにおいて、電位設定部２は、Ｄ１をハイインピーダンス状態とする。ＰＯＬ１がローレベルとなっているフレームでは、上記の期間Ｃにおける動作と期間Ｄにおける動作とを繰り返す。従って、個々の電位出力端から出力される電位は、フレーム内で、ＶＣＯＭを跨いで変化することはない。
【００４８】
このように、各電位出力端から出力される電位が、個々のフレーム内でＶＣＯＭを跨いで変化することはない。
【００４９】
図２に示す液晶表示パネル２０は、マトリクス状に配置された複数の画素電極２１と、コモン電極（図２において図示略）との間に液晶（図示略）を挟持し、液晶を、画素電極２とコモン電極との電位差に応じた状態に変化させ、画像を表示する。液晶表示パネル２０は、一対の基板（図示略）を備え、一方の基板上にマトリクス状に配置された複数の画素電極２１を有し、他方の基板上にコモン電極を有する。そして、画素電極２１群とコモン電極とが対向するように２枚の基板が配置され、その基板間に液晶が注入される。
【００５０】
既に説明したように、液晶表示パネル２０の各行において、各画素は、Ｒ，Ｇ，Ｂの順に繰り返し並ぶ。図２において、赤色表示用画素には「Ｒ」と記し、緑色表示用画素には「Ｇ」と記し、青色表示用画素には「Ｂ」と記している。
【００５１】
また、液晶表示パネル２０は、各ソースラインＳ１〜Ｓｎ＋１を備え、隣り合うソースラインの間に、１列分の画素電極を備えている。従って、マトリクス状に配置された画素電極群において、画素電極の列数はソースラインの数より１少ないｎ列となる。換言すれば、液晶表示パネル２０は、画素電極の各列の左側にそれぞれソースラインを備えるとともに、１番右側の画素列の右側にもソースラインを備える。
【００５２】
また、各画素電極２１には、アクティブ素子２２が設けられる。以下の説明では、アクティブ素子がＴＦＴ（Thin Film Transistor）である場合を例にして説明するが、ＴＦＴ以外のアクティブ素子が各画素電極２１に設けられていてもよい。
【００５３】
本実施形態では、奇数番目の行の各画素電極２１において、視認側から見て画素電極２１の左側にＴＦＴ２２が設けられ、画素電極２１とその左側のソースラインとを接続させる場合を例にする。そして、偶数番目の行の各画素電極２１において、視認側から見て画素電極２１の右側にＴＦＴ２２が設けられ、画素電極２１とその右側のソースラインとを接続させる場合を例にする（図２参照）。
【００５４】
ただし、ここでは便宜的に、奇数行目のＴＦＴの画素を画素電極の左側に設け、偶数行目のＴＦＴを画素電極の右側に設ける場合を例示したが、奇数行目の画素電極が左側のソースラインに接続され、偶数行目の画素電極が右側のソースラインに接続されさえすれば、ＴＦＴの位置自体は任意でよい。
【００５５】
各ＴＦＴ２２は、例えば、そのソースをソースラインに接続され、ドレインを画素電極２１に接続される。
【００５６】
また、液晶表示パネル２０は、マトリクス状に配置された画素電極の個々の行毎に、ゲートラインＧ１，Ｇ２，Ｇ３，・・・を備える。図２では、４行目以降のゲートラインの図示を省略している。ゲートラインは、対応する行の各画素電極２１に設けられたＴＦＴ２２のゲートに接続される。例えば、図２に示すゲートラインＧ１は、１行目の各画素電極のＴＦＴ２２のゲートに接続される。
【００５７】
図６は、画素電極とソースラインとゲートラインとの接続例を示す説明図である。図６では、画素電極２１がｉ行目のゲートラインＧｉに接続され、また、画素電極２１の左側に存在するソースラインＳｋに接続される場合を例にする。ＴＦＴ２２のゲート２２ａはゲートラインＧｉに接続される。また、ＴＦＴ２２は、ソース２２ｃをソースラインＳｋに接続され、ドレイン２２ｂを画素電極２１に接続される。図６では、画素電極２１が左側のソースラインに接続される場合を例示したが、画素電極２１が右側のソースラインに接続される場合には、例えば、ＴＦＴ２２を画素電極２１の右側に配置して、図６に示す場合と同様に接続すればよい。
【００５８】
なお、画像表示装置は、各ゲートラインの電位を設定するゲートドライバ（図示略）を備える。ゲートドライバは、ゲートラインを１本ずつ線順次選択し、選択したゲートラインを選択時電位に設定し、選択していないゲートラインを非選択時電位に設定する。従って、各行は１行ずつ選択される。駆動装置１がゲートドライバとしての機能を備えていてもよい。
【００５９】
なお、制御部８は、１フレームの開始を指示するための制御信号（以下、ＳＴＶと記す。）と、選択行の切り替えを指示する制御信号（ゲート用クロック。以下、ＣＰＶと記す。）とをゲートドライバに入力する。図７は、ＳＴＶ，ＣＰＶの例を示す説明図である。ＣＰＶの立ち上がりエッジからＣＰＶの次の立ち上がりエッジまでがＣＰＶの周期であり、１本のゲートラインに選択時電位を設定する期間である。また、制御部８は、１フレームの開始時に、ＳＴＶをハイレベルにし、他の期間ではＳＴＶをローレベルにする。すなわち、制御部８は、ＳＴＶをハイレベルにすることでフレームの開始を通知する。ゲートドライバは、ＳＴＶがハイレベルになっているときに、ＣＰＶの立ち上がりエッジを検出すると、第１行のゲートラインを選択時電位に設定し、他の行のゲートラインを非選択時電位に設定する。以降、ゲートドライバは、ＣＰＶの立ち上がりエッジを検出する毎に、選択時電位に設定する行を順番に切り替えていく。
【００６０】
各ＴＦＴ２２は、ゲートの電位が選択時電位に設定されると、ドレインとソースとを導通状態にし、ゲートの電位が非選択時電位に設定されると、ドレインとソースとを非導通状態にする。従って、選択行の各画素電極は、ＴＦＴを介して接続されているソースラインと等電位状態となる。また、選択されていない各画素電極は、ソースラインと非導通状態になる。
【００６１】
図６に示す例では、ゲートラインＧｉが選択され、ゲート２２ａが選択時電位に設定されると、ドレイン２２ｂとソース２２ｃとが導通状態となり、画素電極２１がソースラインＳｋと等電位になる。そして、コモン電極３０の電位ＶＣＯＭと画素電極２１の電位との電位差に応じて、画素電極２１とコモン電極３０との間の液晶の状態が規定され、この画素における表示状態が定まる。
【００６２】
制御部８は、駆動装置１に対して上述のＰＯＬ１，ＰＯＬ２，ＳＣＬＫ，ＳＴＢ等を入力することにより、駆動装置１を制御する。制御部８は、ＳＴＢで選択期間を規定する。また、本実施形態では、１フレームの開始を指示するための制御信号ＳＴＶも駆動装置１に入力する場合を例にして説明する。なお、制御部８によって入力される制御信号は、ＰＯＬ１，ＰＯＬ２，ＳＣＬＫ，ＳＴＢ，ＳＴＶに限定されず、他の制御信号も用いられてよい。
【００６３】
フレーム開始時には奇数番目の行である第１行が選択されるので、制御部８は、フレーム開始時にＰＯＬ２のレベルをハイレベルにする必要がある。制御部８は、ＳＴＶ（図７参照）をハイレベルにしている期間内におけるＳＴＢの立ち上がりエッジおよびＳＴＢの立ち下がりエッジに基づいて、ＰＯＬ２のレベルをハイレベルにすればよい。図８は、フレーム開始時におけるＰＯＬ２のタイミング設定を示す説明図である。図８において、破線で示した部分は図７と同様である。また、後述するように、制御部８は、ＳＴＢがハイレベルになっている期間中、電位設定部２の電位出力端Ｄ１〜Ｄｎ＋１の出力をハイインピーダンス状態とする。図８では、この期間を黒色で示している。ただし、本発明では、ＳＴＢがハイレベルとなっている間、各ソースラインは、Ｖｐ設定用配線５またはＶｎ設定用配線６に接続されるので、ハイインピーダンス状態の電位出力端に接続されることはない。制御部８は、ＳＴＶをハイレベルにしている期間中に、ＰＯＬ２のレベルをローレベルからハイレベルに切り替えればよい（図８参照）。その後、制御部８は、ＳＴＢがハイレベルになる毎に、ＰＯＬ２のレベルを交互に切り替えればよい。
【００６４】
次に、ソースラインＳ１〜Ｓｎ＋１に設けられるスイッチ１１，１２，１４，１５について説明する。視認側から見て、１番左側のソースラインＳ１には、第１端部スイッチ１１（以下、単にスイッチ１１と記す。）が接続される。視認側から見て、左からｎ＋１番目のソースラインＳｎ＋１には、第２端部スイッチ１２（以下、単にスイッチ１２と記す。）が接続される。また、両端以外のソースラインＳ２〜Ｓｎのうち、視認側から見て左から偶数番目のソースラインＳ２，Ｓ４，・・・には、偶数番目のソースライン用スイッチ１４（以下、単にスイッチ１４と記す。）が設けられる。また、両端以外のソースラインＳ２〜Ｓｎのうち、視認側から見て左から奇数番目のソースラインＳ３，Ｓ５，・・・には、奇数番目のソースライン用スイッチ１５（以下、単にスイッチ１５と記す。）が設けられる。
【００６５】
スイッチ１１，１２は、ＳＴＶ（図７、図８参照）がハイレベルになっている期間中にＳＴＢの立ち上がりエッジを検出すると、以降、そのフレーム内で、ＳＴＢ２周期分の期間毎に、各スイッチについて定められた動作を繰り返す。ＳＴＢ２周期分の期間内における動作は、スイッチ１１，１２でそれぞれ異なる。また、同一のスイッチに関しても、フレームにおいてＰＯＬ１がハイレベルかローレベルかによって動作が異なる。
【００６６】
また、スイッチ１４，１５は、ＳＴＶがハイレベルになっている期間中にＳＴＢの立ち上がりエッジを検出すると、以降、そのフレーム内で、ＳＴＢ１周期分の期間毎に、各スイッチについて定められた動作を繰り返す。ＳＴＢ２周期分の期間内における動作は、スイッチ１４，１５でそれぞれ異なる。また、同一のスイッチに関しても、フレームにおいてＰＯＬ１がハイレベルかローレベルかによって動作が異なる。
【００６７】
図９は、スイッチ１１によるソースラインの接続先切り替え動作を示す説明図であり、図９（ａ）はＰＯＬ１がハイレベルの場合を示し、図９（ｂ）はＰＯＬ１がローレベルの場合の動作を示す。
【００６８】
図９（ａ）を参照して、ＰＯＬ１がハイレベルの場合のスイッチ１１の動作を説明する。スイッチ１１は、ＳＴＢ２周期分の期間における最初の立ち上がりエッジを検出すると、ＳＴＢがハイレベルとなっている間、ソースラインＳ１をＶｐ設定用配線５に接続させる。この結果、ソースラインＳ１の電位はＶｐになる。次に、スイッチ１１は、ＳＴＢの立ち下がりエッジを検出すると、ＳＴＢがローレベルとなっている間、ソースラインＳ１を電位出力端Ｄ１に接続する。ＰＯＬ１がハイレベルであるので、電位出力端Ｄ１の出力電位は正極性電位である。従って、ソースラインＳ１の電位は、Ｖｐから、画素値に応じた正極性電位に変化する。すなわち、ソースラインＳ１は、プリチャージ電位Ｖｐに設定されてから、画素値に応じた正極性電位に設定されることになる。次に、ＳＴＢ２周期分の期間における２回目のＳＴＢの立ち上がりエッジを検出すると、スイッチ１１は、その立ち上がりエッジからＳＴＢ１周期分の期間、ソースラインＳ１をＶｐ設定用配線５に接続させる。従って、ＳＴＢ２周期分の期間における後半のＳＴＢ１周期分の期間では、ソースラインＳ１の電位はＶｐとなる。スイッチ１１は、上記の動作をフレーム内で繰り返す。よって、ＰＯＬ１がハイレベルとなるフレームでは、ソースラインＳ１は、正極性電位に保たれる。また、電位出力端Ｄ１がハイインピーダンス状態になる時であっても、ソースラインＳ１は正極性電位に保たれる。
【００６９】
図９（ｂ）を参照して、ＰＯＬ１がローレベルの場合のスイッチ１１の動作を説明する。スイッチ１１は、ＳＴＢ２周期分の期間における最初の立ち上がりエッジを検出すると、ＳＴＢがハイレベルとなっている間、ソースラインＳ１をＶｎ設定用配線６に接続させる。この結果、ソースラインＳ１の電位はＶｎになる。次に、スイッチ１１は、ＳＴＢの立ち下がりエッジを検出すると、ＳＴＢがローレベルとなっている間、ソースラインＳ１を電位出力端Ｄ１に接続する。ＰＯＬ１がローレベルであるので、電位出力端Ｄ１の出力電位は負極性電位である。従って、ソースラインＳ１の電位は、Ｖｎから、画素値に応じた負極性電位に変化する。すなわち、ソースラインＳ１は、プリチャージ電位Ｖｎに設定されてから、画素値に応じた負極性電位に設定されることになる。次に、ＳＴＢ２周期分の期間における２回目のＳＴＢの立ち上がりエッジを検出すると、スイッチ１１は、その立ち上がりエッジからＳＴＢ１周期分の期間、ソースラインＳ１をＶｎ設定用配線６に接続させる。従って、ＳＴＢ２周期分の期間における後半のＳＴＢ１周期分の期間では、ソースラインＳ１の電位はＶｎとなる。スイッチ１１は、上記の動作をフレーム内で繰り返す。よって、ＰＯＬ１がローレベルとなるフレームでは、ソースラインＳ１は、負極性電位に保たれる。また、電位出力端Ｄ１がハイインピーダンス状態になる時であっても、ソースラインＳ１は負極性電位に保たれる。
【００７０】
図１０は、スイッチ１２によるソースラインの接続先切り替え動作を示す説明図であり、図９（ａ）はＰＯＬ１がハイレベルの場合を示し、図９（ｂ）はＰＯＬ１がローレベルの場合の動作を示す。
【００７１】
図１０（ａ）を参照して、ＰＯＬ１がハイレベルの場合のスイッチ１２の動作を説明する。スイッチ１２は、ＳＴＢ２周期分の期間における最初の立ち上がりエッジを検出すると、その立ち上がりエッジからＳＴＢ１周期分の期間、ソースラインＳｎ＋１をＶｐ設定用配線５に接続させる。従って、ＳＴＢ２周期分の期間における前半のＳＴＢ１周期分の期間では、ソースラインＳｎ＋１の電位はＶｐとなる。次に、ＳＴＢ２周期分の期間における２回目のＳＴＢの立ち上がりエッジを検出すると、スイッチ１２は引き続き、ＳＴＢがハイレベルとなっている間、ソースラインＳｎ＋１をＶｐ設定用配線５に接続させる。この結果、ソースラインＳｎ＋１の電位はＶｐのままとなる。次に、スイッチ１２は、ＳＴＢの立ち下がりエッジを検出すると、ＳＴＢがローレベルとなっている間、ソースラインＳｎ＋１を電位出力端Ｄｎ＋１に接続する。スイッチ１２は、上記の動作をフレーム内で繰り返す。よって、ＰＯＬ１がハイレベルとなるフレームでは、ソースラインＳｎ＋１は、正極性電位に保たれる。また、電位出力端Ｄｎ＋１がハイインピーダンス状態になる時であっても、ソースラインＳｎ＋１は正極性電位に保たれる。
【００７２】
図１０（ｂ）を参照して、ＰＯＬ１がローレベルの場合のスイッチ１２の動作を説明する。スイッチ１２は、ＳＴＢ２周期分の期間における最初の立ち上がりエッジを検出すると、その立ち上がりエッジからＳＴＢ１周期分の期間、ソースラインＳｎ＋１をＶｎ設定用配線６に接続させる。従って、ＳＴＢ２周期分の期間における前半のＳＴＢ１周期分の期間では、ソースラインＳｎ＋１の電位はＶｎとなる。次に、ＳＴＢ２周期分の期間における２回目のＳＴＢの立ち上がりエッジを検出すると、スイッチ１２は引き続き、ＳＴＢがハイレベルとなっている間、ソースラインＳｎ＋１をＶｎ設定用配線６に接続させる。この結果、ソースラインＳｎ＋１の電位はＶｐのままとなる。次に、スイッチ１２は、ＳＴＢの立ち下がりエッジを検出すると、ＳＴＢがローレベルとなっている間、ソースラインＳｎ＋１を電位出力端Ｄｎ＋１に接続する。スイッチ１２は、上記の動作をフレーム内で繰り返す。よって、ＰＯＬ１がローレベルとなるフレームでは、ソースラインＳｎ＋１は、負極性電位に保たれる。また、電位出力端Ｄｎ＋１がハイインピーダンス状態になる時であっても、ソースラインＳｎ＋１は負極性電位に保たれる。
【００７３】
また、ここでは、Ｓｎ＋１が左から奇数番目のソースラインであり、Ｄｎ＋１が左から奇数番目の電位出力端である場合を例にして説明した。Ｓｎ＋１が左から偶数番目のソースラインであり、Ｄｎ＋１が左から偶数番目の電位出力端である場合、スイッチ１２において、上述のＰＯＬ１がハイレベルの時の動作と、ローレベルとの時の動作とが逆になる。すなわち、ＰＯＬ１がハイレベルならば、スイッチ１２は、上述のＰＯＬ１がローレベルの時の動作（図１０（ｂ）参照））を行えばよい。また、ＰＯＬ１がローレベルならば、スイッチ１２は、上述のＰＯＬ１がハイレベルの時の動作（図１０（ａ）参照））を行えばよい。
【００７４】
図１１は、スイッチ１４によるソースラインの接続先切り替え動作を示す説明図であり、図１１（ａ）はＰＯＬ１がハイレベルの場合を示し、図１１（ｂ）はＰＯＬ１がローレベルの場合の動作を示す。スイッチ１４は、ＳＴＢの周期毎に同様の動作を繰り返す。また、ここでは、ソースラインＳ２および電位出力端Ｄ２に対応するスイッチ１４（左から２番目のスイッチ）を例にして説明するが、各スイッチ１４の動作はいずれも同様である。
【００７５】
図１１（ａ）を参照して、ＰＯＬ１がハイレベルの場合のスイッチ１４の動作を説明する。スイッチ１４は、ＳＴＢの立ち上がりエッジを検出すると、ＳＴＢがハイレベルとなっている間、ソースラインＳ２をＶｎ設定用配線６に接続させる。この結果、ソースラインＳ２の電位はＶｎになる。次に、スイッチ１４は、ＳＴＢの立ち下がりエッジを検出すると、ＳＴＢがローレベルとなっている間、ソースラインＳ２を電位出力端Ｄ２に接続する。ＰＯＬ１がハイレベルであるので、左から偶数番目の電位出力端Ｄ２，Ｄ４，・・・の出力電位は負極性電位である。従って、ソースラインＳ２の電位は、Ｖｎから、画素値に応じた負極性電位に変化する。すなわち、ソースラインＳ２は、プリチャージ電位Ｖｎに設定されてから、画素値に応じた負極性電位に設定されることになる。スイッチ１４は、上記の動作をフレーム内で繰り返す。従って、左から偶数番目の各ソースラインは、ＰＯＬ１がハイレベルとなるフレーム内で、負極性電位に保たれる。
【００７６】
図１１（ｂ）を参照して、ＰＯＬ１がローレベルの場合のスイッチ１４の動作を説明する。スイッチ１４は、ＳＴＢの立ち上がりエッジを検出すると、ＳＴＢがハイレベルとなっている間、ソースラインＳ２をＶｐ設定用配線５に接続させる。この結果、ソースラインＳ２の電位はＶｐになる。次に、スイッチ１４は、ＳＴＢの立ち下がりエッジを検出すると、ＳＴＢがローレベルとなっている間、ソースラインＳ２を電位出力端Ｄ２に接続する。ＰＯＬ１がローレベルであるので、左から偶数番目の電位出力端Ｄ２，Ｄ４，・・・の出力電位は正極性電位である。従って、ソースラインＳ２の電位は、Ｖｐから、画素値に応じた正極性電位に変化する。すなわち、ソースラインＳ２は、プリチャージ電位Ｖｐに設定されてから、画素値に応じた正極性電位に設定されることになる。スイッチ１４は、上記の動作をフレーム内で繰り返す。従って、左から偶数番目の各ソースラインは、ＰＯＬ１がローレベルとなるフレーム内で、正極性電位に保たれる。
【００７７】
図１２は、スイッチ１５によるソースラインの接続先切り替え動作を示す説明図であり、図１２（ａ）はＰＯＬ１がハイレベルの場合を示し、図１２（ｂ）はＰＯＬ１がローレベルの場合の動作を示す。スイッチ１５は、ＳＴＢの周期毎に同様の動作を繰り返す。また、ここでは、ソースラインＳ３および電位出力端Ｄ３に対応するスイッチ１５（左から３番目のスイッチ）を例にして説明するが、各スイッチ１５の動作も同様である。
【００７８】
図１２（ａ）を参照して、ＰＯＬ１がハイレベルの場合のスイッチ１５の動作を説明する。スイッチ１５は、ＳＴＢの立ち上がりエッジを検出すると、ＳＴＢがハイレベルとなっている間、ソースラインＳ３をＶｐ設定用配線５に接続させる。この結果、ソースラインＳ３の電位はＶｐになる。次に、スイッチ１５は、ＳＴＢの立ち下がりエッジを検出すると、ＳＴＢがローレベルとなっている間、ソースラインＳ３を電位出力端Ｄ３に接続する。ＰＯＬ１がハイレベルであるので、左から奇数番目の電位出力端Ｄ３，Ｄ５，・・・の出力電位は正極性電位である。従って、ソースラインＳ３の電位は、Ｖｐから、画素値に応じた正極性電位に変化する。すなわち、ソースラインＳ３は、プリチャージ電位Ｖｐに設定されてから、画素値に応じた正極性電位に設定されることになる。スイッチ１５は、上記の動作をフレーム内で繰り返す。従って、左から奇数番目の各ソースラインは、ＰＯＬ１がハイレベルとなるフレーム内で、正極性電位に保たれる。
【００７９】
図１２（ｂ）を参照して、ＰＯＬ１がローレベルの場合のスイッチ１５の動作を説明する。スイッチ１５は、ＳＴＢの立ち上がりエッジを検出すると、ＳＴＢがハイレベルとなっている間、ソースラインＳ３をＶｎ設定用配線６に接続させる。この結果、ソースラインＳ３の電位はＶｎになる。次に、スイッチ１５は、ＳＴＢの立ち下がりエッジを検出すると、ＳＴＢがローレベルとなっている間、ソースラインＳ３を電位出力端Ｄ３に接続する。ＰＯＬ１がローレベルであるので、左から奇数番目の電位出力端Ｄ３，Ｄ５，・・・の出力電位は負極性電位である。従って、ソースラインＳ３の電位は、Ｖｎから、画素値に応じた負極性電位に変化する。すなわち、ソースラインＳ３は、プリチャージ電位Ｖｎに設定されてから、画素値に応じた負極性電位に設定されることになる。スイッチ１５は、上記の動作をフレーム内で繰り返す。従って、左から奇数番目の各ソースラインは、ＰＯＬ１がローレベルとなっているフレーム内で、負極性電位に保たれる。
【００８０】
図１３は、制御部８が出力する制御信号ＳＴＢ，ＰＯＬ１，ＰＯＬ２と、各ソースラインの電位との関係を示す説明図である。ここでは、ＰＯＬ１がハイレベルとなるフレームを例にして説明する。なお、ここでは、ｎ＋１が奇数の場合を例に説明する。
【００８１】
制御部８は、フレーム内で最初のＳＴＢの立ち上げを行う。このとき、制御部８は、フレーム内で最初のＳＴＢの立ち上がりエッジに併せて、ＰＯＬ１をハイレベルに切り替え、以降、このフレーム内でＰＯＬ１をハイレベルのまま維持する。また、制御部８は、フレーム内で最初にＳＴＢがハイレベルになる期間中に、ＰＯＬ２をハイレベルに切り替え、以降、ＳＴＢの周期毎にＰＯＬ２のレベルを交互に切り替える。
【００８２】
フレーム内での最初のＳＴＢの立ち上がりエッジを検出すると、各スイッチ１１，１２，１４，１５（図１参照）は、ＳＴＢがハイレベルとなる期間中、以下のように動作する。スイッチ１１は、ソースラインＳ１をＶｐ設定用配線５に接続させる。スイッチ１２は、ソースラインＳｎ＋１をＶｐ設定用配線５に接続させる。また、スイッチ１１，１２以外のスイッチのうち、左から偶数番目の各スイッチ１４は、対応するソースラインをＶｎ設定用配線６に接続させる。スイッチ１１，１２以外のスイッチのうち、左から奇数番目の各スイッチ１５は、対応するソースラインをＶｐ設定用配線５に接続させる。この結果、ＳＴＢがハイレベルとなる期間中に、ソースラインＳ１，Ｓ３，・・・，Ｓｎ＋１の電位はＶｐとなる。また、ソースラインＳ２，Ｓ４，・・・，Ｓｎの電位はＶｎとなる。従って、ＳＴＢがハイレベルとなる期間中、各電位出力端の出力がハイインピーダンス状態となっていても、各ソースラインの電位は、ＶｐまたはＶｎに設定され、不安定になることはない。
【００８３】
次に、ＳＴＢの立ち下がりエッジを検出すると、各スイッチ１１，１２，１４，１５（図１参照）は、ＳＴＢがローレベルになっている間、以下のように動作する。スイッチ１１は、ソースラインＳ１を電位出力端Ｄ１に接続させる。スイッチ１２は、ソースラインＳｎ＋１を引き続きＶｐ設定用配線５に接続させる。各スイッチ１４は、対応するソースラインを、それぞれ左から偶数番目の電位出力端に接続させる。各スイッチ１５は、対応するソースラインを、それぞれ左から奇数番目の電位出力端に接続させる。このとき、ＰＯＬ２はハイレベルであるので、１行分のｎ個の画素値に応じた電位は、電位出力端Ｄ１〜Ｄｎから出力され、ソースラインＳ１〜Ｓｎの電位が各画素値に応じた電位に設定される。その結果、１行目のｎ個の画素電極は、それぞれ視認側から見て左側のソースラインの電位と等電位になる。また、ＰＯＬ１はハイレベルであるので、左から奇数番目の電位出力端Ｄ１，Ｄ３，・・・の出力電位は正極性電位であり、左から偶数番目の電位出力端Ｄ２，Ｄ４，・・・の出力電位は負極性電位である。よって、１行目の各画素の極性は、左側の画素から、正極性、負極性、正極性、負極性、・・・となり、隣接する画素同士で互いに極性が異なる。
【００８４】
このとき、ソースラインＳｎ＋１は、画素電極の画素設定に用いられない。ただし、ソースラインＳｎ＋１の電位はＶｐに設定されるので、電位出力端Ｄｎ＋１の出力がハイインピーダンス状態であっても、ソースラインＳｎ＋１の電位が不安定になることはない。
【００８５】
次の、ＳＴＢの立ち上がりエッジを検出すると、各スイッチ１１，１２，１４，１５（図１参照）は、ＳＴＢがハイレベルとなる期間中、以下のように動作する。スイッチ１１は、ソースラインＳ１をＶｐ設定用配線５に接続させる。スイッチ１２は、ソースラインＳｎ＋１をＶｐ設定用配線５に接続させる。各スイッチ１４は、対応するソースラインをＶｎ設定用配線６に接続させる。各スイッチ１５は、対応するソースラインをＶｐ設定用配線５に接続させる。この結果、ＳＴＢがハイレベルとなる期間中に、ソースラインＳ１，Ｓ３，・・・，Ｓｎ＋１の電位はＶｐとなる。また、ソースラインＳ２，Ｓ４，・・・，Ｓｎの電位はＶｎとなる。よって、各ソースラインの電位は、ＶｐまたはＶｎに設定され、不安定になることはない。
【００８６】
また、この間にＰＯＬ２は、ローレベルに切り替えられる。
【００８７】
次に、ＳＴＢの立ち下がりエッジを検出すると、各スイッチ１１，１２，１４，１５（図１参照）は、ＳＴＢがローレベルになっている間、以下のように動作する。スイッチ１１は、ソースラインＳ１を引き続きＶｐ設定用配線５に接続させる。スイッチ１２は、ソースラインＳｎ＋１を電位出力端Ｄｎ＋１に接続させる。各スイッチ１４は、対応するソースラインを、それぞれ左から偶数番目の電位出力端に接続させる。各スイッチ１５は、対応するソースラインを、それぞれ左から奇数番目の電位出力端に接続させる。このとき、ＰＯＬ２はローレベルであるので、１行分のｎ個の画素値に応じた電位は、電位出力端Ｄ２〜Ｄｎ＋１から出力され、ソースラインＳ２〜Ｓｎ＋１の電位が各画素値に応じた電位に設定される。その結果、２行目のｎ個の画素電極は、それぞれ視認側から見て右側のソースラインの電位と等電位になる。また、ＰＯＬ１はローレベルであるので、左から偶数番目の電位出力端Ｄ２，Ｄ４，・・・の出力電位は負極性電位であり、左から奇数番目の電位出力端Ｄ３，Ｄ５，・・・の出力電位は正極性電位である。よって、２行目の各画素の極性は、左側の画素から、負極性、正極性、負極性、正極性、・・・となり、隣接する画素同士で互いに極性が異なる。
【００８８】
このとき、ソースラインＳ１は、画素電極の画素設定に用いられない。ただし、ソースラインＳ１の電位はＶｐに設定されるので、電位出力端Ｄ１の出力がハイインピーダンス状態であっても、ソースラインＳ１の電位が不安定になることはない。
【００８９】
以降、駆動装置１は、ＳＴＢ２周期分の期間毎に、上記の動作を繰り返す。この結果、各行の画素の極性は図１４に示すようになる。すなわち、奇数番目の行では、左から正極性、負極性、正極性、負極性、・・・となり、偶数番目の行では、左から負極性、正極性、負極性、正極性、・・・となる。なお、図１４において、“＋”は正極性を表し、“−”は負極性を表している。この点は、図１６、図２４および図２６等でも同様である。
【００９０】
図１５は、制御信号ＳＴＢ，ＰＯＬ１，ＰＯＬ２と、各ソースラインの電位との関係を示す説明図である。図１５では、図１３と異なり、ＰＯＬ１がローレベルとなるフレームを例にして説明する。なお、ここでは、ｎ＋１が奇数であるものとする。
【００９１】
制御部８は、フレーム内で最初のＳＴＢの立ち上げを行う。このとき、制御部８は、フレーム内で最初のＳＴＢの立ち上がりエッジに併せて、ＰＯＬ１をローレベルに切り替え、以降、このフレーム内でＰＯＬ１をローレベルのまま維持する。また、制御部８は、フレーム内で最初にＳＴＢがハイレベルになる期間中に、ＰＯＬ２をハイレベルに切り替え、以降、ＳＴＢの周期毎にＰＯＬ２のレベルを交互に切り替える。
【００９２】
フレーム内での最初のＳＴＢの立ち上がりエッジを検出すると、各スイッチ１１，１２，１４，１５（図１参照）は、ＳＴＢがハイレベルとなる期間中、以下のように動作する。スイッチ１１は、ソースラインＳ１をＶｎ設定用配線６に接続させる。スイッチ１２は、ソースラインＳｎ＋１をＶｎ設定用配線６に接続させる。各スイッチ１４は、対応するソースラインをＶｐ設定用配線５に接続させる。各スイッチ１５は、対応するソースラインをＶｎ設定用配線６に接続させる。この結果、ＳＴＢがハイレベルとなる期間中に、ソースラインＳ１，Ｓ３，・・・，Ｓｎ＋１の電位はＶｎとなる。また、ソースラインＳ２，Ｓ４，・・・，Ｓｎの電位はＶｐとなる。従って、ＳＴＢがハイレベルとなる期間中、各電位出力端の出力がハイインピーダンス状態となっていても、各ソースラインの電位は、ＶｐまたはＶｎに設定され、不安定になることはない。
【００９３】
次に、ＳＴＢの立ち下がりエッジを検出すると、各スイッチ１１，１２，１４，１５（図１参照）は、ＳＴＢがローレベルになっている間、以下のように動作する。スイッチ１１は、ソースラインＳ１を電位出力端Ｄ１に接続させる。スイッチ１２は、ソースラインＳｎ＋１を引き続きＶｎ設定用配線６に接続させる。各スイッチ１４は、対応するソースラインを、それぞれ左から偶数番目の電位出力端に接続させる。各スイッチ１５は、対応するソースラインを、それぞれ左から奇数番目の電位出力端に接続させる。このとき、ＰＯＬ２はハイレベルであるので、１行分のｎ個の画素値に応じた電位は、電位出力端Ｄ１〜Ｄｎから出力され、ソースラインＳ１〜Ｓｎの電位が各画素値に応じた電位に設定される。その結果、１行目のｎ個の画素電極は、それぞれ視認側から見て左側のソースラインの電位と等電位になる。また、ＰＯＬ１はローレベルであるので、左から奇数番目の電位出力端Ｄ１，Ｄ３，・・・の出力電位は負極性電位であり、左から偶数番目の電位出力端Ｄ２，Ｄ４，・・・の出力電位は正極性電位である。よって、１行目の各画素の極性は、左側の画素から、負極性、正極性、負極性、正極性、・・・となり、隣接する画素同士で互いに極性が異なる。
【００９４】
また、このとき、ソースラインＳｎ＋１は、画素電極の画素設定に用いられない。ただし、ソースラインＳｎ＋１の電位はＶｎに設定されるので、電位出力端Ｄｎ＋１の出力がハイインピーダンス状態であっても、ソースラインＳｎ＋１の電位が不安定になることはない。
【００９５】
次の、ＳＴＢの立ち上がりエッジを検出すると、各スイッチ１１，１２，１４，１５（図１参照）は、ＳＴＢがハイレベルとなる期間中、以下のように動作する。スイッチ１１は、ソースラインＳ１をＶｎ設定用配線６に接続させる。スイッチ１２は、ソースラインＳｎ＋１を引き続きＶｎ設定用配線６に接続させる。各スイッチ１４は、対応するソースラインをＶｐ設定用配線５に接続させる。各スイッチ１５は、対応するソースラインをＶｎ設定用配線６に接続させる。この結果、ＳＴＢがハイレベルとなる期間中に、ソースラインＳ１，Ｓ３，・・・，Ｓｎ＋１の電位はＶｎとなる。また、ソースラインＳ２，Ｓ４，・・・，Ｓｎの電位はＶｐとなる。よって、各ソースラインの電位は、ＶｐまたはＶｎに設定され、不安定になることはない。
【００９６】
また、この間にＰＯＬ２は、ローレベルに切り替えられる。
【００９７】
次に、ＳＴＢの立ち下がりエッジを検出すると、各スイッチ１１，１２，１４，１５（図１参照）は、ＳＴＢがローレベルになっている間、以下のように動作する。スイッチ１１は、ソースラインＳ１を引き続きＶｎ設定用配線６に接続させる。スイッチ１２は、ソースラインＳｎ＋１を電位出力端Ｄｎ＋１に接続させる。各スイッチ１４は、対応するソースラインを、それぞれ左から偶数番目の電位出力端に接続させる。各スイッチ１５は、対応するソースラインを、それぞれ左から奇数番目の電位出力端に接続させる。ＰＯＬ２はローレベルであるので、１行分のｎ個の画素値に応じた電位は、電位出力端Ｄ２〜Ｄｎ＋１から出力され、ソースラインＳ２〜Ｓｎ＋１の電位が各画素値に応じた電位に設定される。その結果、２行目のｎ個の画素電極は、それぞれ視認側から見て右側のソースラインの電位と等電位になる。また、ＰＯＬ１がローレベルであるので、左から偶数番目の電位出力端Ｄ２，Ｄ４，・・・の出力電位は正極性電位であり、左から奇数番目の電位出力端Ｄ３，Ｄ５，・・・の出力電位は負極性電位である。よって、２行目の各画素の極性は、左側の画素から、正極性、負極性、正極性、負極性、・・・となり、隣接する画素同士で互いに極性が異なる。
【００９８】
また、このとき、ソースラインＳ１は、画素電極の画素設定に用いられない。ただし、ソースラインＳ１の電位はＶｎに設定されるので、電位出力端Ｄ１の出力がハイインピーダンス状態であっても、ソースラインＳ１の電位が不安定になることはない。
【００９９】
以降、駆動装置１は、ＳＴＢ２周期分の期間毎に、上記の動作を繰り返す。この結果、各行の画素の極性は図１６に示すようになる。すなわち、奇数番目の行では、負極性、正極性、負極性、正極性、・・・となり、偶数番目の行では、正極性、負極性、正極性、負極性、・・・となる。
【０１００】
ＰＯＬ１はフレーム毎に交互に変化するので、各画素の極性はフレーム毎に、図１４に示す状態と図１６に示す状態とに交互に変化する。
【０１０１】
また、上記のように、各ソースラインは、画素値に応じた電位を出力する電位出力端に接続されていないときには、Ｖｐ設定用配線５またはＶｎ設定用配線６に接続される。よって、ソースラインの電位が不安定になることはない。ソースラインＳ１，Ｓｎ＋１が画素電極の電位設定に用いられない選択期間においても、ソースラインＳ１，Ｓｎ＋１はＶｐ設定用配線５またはＶｎ設定用配線６に接続される。よって、ソースラインＳ１，Ｓｎ＋１に関しても、電位が不安定になることはない。
【０１０２】
また、図１４や図１６に示すように、隣接する画素同士の極性は互いに異なるので、クロストークを防止することができる。
【０１０３】
また、個々のソースラインの電位は、１つのフレーム内で正極性電位または負極性電位に保たれ、ＶＣＯＭを跨いで変化することはない（図１３、図１５参照）。従って、消費電力を抑えることができる。
【０１０４】
さらに、各ソースラインに画素値に応じた電位を設定する場合、その電位が正極性電位である場合には、駆動装置１は、そのソースラインの電位をＶｐにしてから、画素値に応じた電位を設定する。また、画素値に応じた電位が負極性電位である場合には、駆動装置１は、そのソースラインの電位をＶｎにしてから、画素値に応じた電位を設定する。従って、消費電力を抑えることができる。
【０１０５】
次に、電位設定部２の構成例について説明する。図１７は、電位設定部２の構成例を示す説明図である。電位設定部２は、例えば、シフトレジスタ６１と、第１ラッチ部６２と、第２ラッチ部６３と、レベルシフタ６４と、出力切替部６５と、Ｄ−Ａコンバータ６６と、ボルテージフォロワ６７とを備える。
【０１０６】
シフトレジスタ６１には、制御部８（図１参照）から、ＳＣＬＫと、ＳＴＨと、ＳＴＢとが入力される。また、シフトレジスタ６１は、１行分の画素数と同数であるｎ個の信号出力端Ｃ１〜Ｃｎを備える。シフトレジスタ６１は、ＳＣＬＫの立ち上がりエッジ毎に、一つの信号出力端から、データ読み込み指示信号を第１ラッチ部６２の信号入力端に出力する。シフトレジスタ６１は、信号出力端Ｃ１，Ｃ２，・・・，Ｃｎの順にデータ読み込み指示信号を出力する。また、制御信号ＳＴＨは、１ライン分のデータ取り込みの開始を指示する信号である。例えば、制御部８は、信号出力端Ｃ１からの出力開始を指示する場合に、ＳＴＨをハイレベルにして、他の期間ではＳＴＨをローレベルにする。シフトレジスタ６１は、ＳＴＨがハイレベルのときに、ＳＣＬＫの立ち上がりエッジを検出したならば、信号出力端Ｃ１からデータ読み込み指示信号を出力し、以降、ＳＣＬＫの立ち上がりエッジ毎に、順次、信号出力端を切り替える。
【０１０７】
第１ラッチ部６２は、信号出力端Ｃ１〜Ｃｎに対応する信号入力端Ｌ１〜Ｌｎを有する。第１ラッチ部６２は、信号入力端Ｌｉからデータ読み込み指示信号が入力されると、１ラインにおける左からｉ番目の画素のデータ（画素値）を読み込む。なお、本例では、１ライン分の画素はＲ，Ｇ，Ｂの順に並んでいるので、第１ラッチ部６２は、Ｒ，Ｇ，Ｂ，Ｒ，Ｇ，Ｂ，・・・の順に、画素値を読み込む。第１ラッチ部６２は、読み込んだデータをそれぞれ順番に保持する。
【０１０８】
また、シフトレジスタ６１には、ＳＴＢの１周期内で信号出力端Ｃ１〜Ｃｎからの信号出力が行われるように、制御部からＳＣＬＫが入力される。従って、ＳＴＢの１周期の間に、１ライン分のデータが第１ラッチ部６２に保持される。この１ライン分のデータは、まとめて第２ラッチ部６３に読み込まれる。
【０１０９】
第１ラッチ部６２は、１ライン分のｎ個のデータの出力に用いられる端子としてｎ個の出力端Ｌ’１〜Ｌ’ｎを有する。
【０１１０】
第２ラッチ部６３は、第１ラッチ部６２の出力端Ｌ’１〜Ｌ’ｎに対応するデータ読み込み端子Ｑ１〜Ｑｎを備える。第２ラッチ部６３が第１ラッチ部３２からデータを読み込んで、データを出力するタイミングはＳＴＢによって規定される。第２ラッチ部６３は、ＳＴＢの立ち下がりエッジ毎に、１ライン分のデータをまとめて読み込み、データ出力端Ｑ’１〜Ｑ’ｎから出力する。なお、制御部は、シフトレジスタ６１、第２ラッチ部６３およびＤ−Ａコンバータ６６に対してＳＴＢを出力する。
【０１１１】
レベルシフタ６４は、ｎ個のデータ入力端Ｕ１〜Ｕｎと、ｎ個のデータ出力端Ｕ’１〜Ｕ’ｎとを有する。各データ入力端Ｕ１〜Ｕｎは、第２ラッチ部６３のデータ出力端Ｑ’１〜Ｑ’ｎに接続される。レベルシフタ６４は、データ入力端Ｕ１〜Ｕｎに入力されたデータに対してレベルシフトを行って、レベルシフト後のデータをデータ出力端Ｕ’１〜Ｕ’ｎから出力する。例えば、第２ラッチ部６３の出力データが低電圧系（例えば、３Ｖ系）である場合、レベルシフタ６４は、それらのデータを高電圧系（例えば、１５Ｖ系）にレベルシフトし、データ出力端から出力する。
【０１１２】
出力切替部６５は、１行分の画素数と同数であるｎ個の入力端Ｉ１〜Ｉｎと、ｎ＋１個の出力端Ｏ１〜Ｏｎ＋１とを備える。出力切替部６５の出力端の数は、ソースライン数と同数である。出力切替部６５には、ＰＯＬ２が入力される。出力切替部６５の個々の入力端をＩｋとすると（ただし、１≦ｋ≦ｎ）は、出力切替部６５は、レベルシフタ６４から入力端Ｉｋに入力されたデータを、ＰＯＬ２に応じて出力端Ｏｋ，Ｏｋ＋１のいずれかから出力する。ＰＯＬ２がハイレベルのときには、出力切替部６５は、入力端Ｉｋに入力されたデータを出力端Ｏｋから出力する。また、ＰＯＬ２がローレベルのときには、出力切替部６５は、入力端Ｉｋに入力されたデータを出力端Ｏｋ＋１から出力する。従って、ＰＯＬ２がハイレベルのときには、入力端Ｉ１〜Ｉｎに入力された１行分のデータを、視認側から見て左から１番目からｎ番目までの出力端Ｏ１〜Ｏｎから出力する。一方、ＰＯＬ２がローレベルのときには、入力端Ｉ１〜Ｉｎに入力された１行分のデータを、視認側から見て左から２番目からｎ＋１番目までの出力端Ｏ２〜Ｏｎ＋１から出力する。
【０１１３】
図１８は、出力切替部６５の構成例を示す説明図である。出力切替部６５は、例えば、個々の入力端Ｉｋ毎に第１トランジスタ７３および第２トランジスタ７４を備える。入力端Ｉｋは、第１トランジスタ７３の第１端子に接続され、その第１トランジスタ７３の第２端子が出力端Ｏｋに接続される。同様に、入力端Ｉｋは、第２トランジスタ７４の第１端子に接続され、その第２トランジスタ７４の第２端子が出力端Ｏｋ＋１に接続される。第１トランジスタ７３および第２トランジスタ７４は、いずれも、第１端子、第２端子の他に、第３端子を備え、第３端子にハイレベルの信号（電圧）が入力されると、第１端子と第２端子との間を導通状態とし、第３端子にローレベルの信号（電圧）が入力されると、第１端子と第２端子と間を非導通状態とする。
【０１１４】
また、各第１トランジスタ７３の第３端子には、制御部８から制御信号ＰＯＬ２が入力される。さらに、出力切替部６５は、信号反転部７５を備える。信号反転部７５には、制御部８からＰＯＬ２が入力される。信号反転部７５は、入力されたＰＯＬ２がハイレベルであればローレベルに反転し、入力されたＰＯＬ２がローレベルであればハイレベルに反転する。そして、信号反転部７５は、反転後のＰＯＬ２を各第２トランジスタ７４の第３端子に入力する。
【０１１５】
従って、ＰＯＬ２がハイレベルである場合、各第１トランジスタ７３の第３端子にはハイレベルのＰＯＬ２が入力され、各第２トランジスタ７４の第３端子にはローレベルのＰＯＬ２が入力される。その結果、各入力端Ｉｋは、出力端Ｏｋと導通状態になり、出力端Ｏｋ＋１とは非導通状態になる。よって、入力端Ｉｋに入力されたデータは出力端Ｏｋから出力される。
【０１１６】
一方、ＰＯＬ２がローレベルである場合、各第１トランジスタ７３の第３端子にはローレベルのＰＯＬ２が入力され、各第２トランジスタ７４の第３端子にはハイレベルのＰＯＬ２が入力される。その結果、各入力端Ｉｋは、出力端Ｏｋと非導通状態になり、出力端Ｏｋ＋１と導通状態になる。よって、入力端Ｉｋに入力されたデータは出力端Ｏｋ＋１から出力される。
【０１１７】
すなわち、ＰＯＬ２は、入力端Ｉｋを出力端Ｏｋ，Ｏｋ＋１のいずれかに接続させるかを制御する制御信号であるということもできる。
【０１１８】
Ｄ−Ａコンバータ６６は、ｎ＋１個のデータ入力端Ｔ１〜Ｔｎ＋１と、ｎ＋１個の電位出力端Ｔ’１〜Ｔ’ｎ＋１とを有する。各データ入力端Ｔ１〜Ｔｎ＋１は、出力切替部６５の出力端Ｏ１〜Ｏｎ＋１に接続されている。Ｄ−Ａコンバータ６６は、各データ入力端Ｔ１〜Ｔｎ＋１から入力されたデータをアナログ電圧に変換し、各電位出力端Ｔ’１〜Ｔ’ｎ＋１から出力する。また、Ｄ−Ａコンバータ６６には、電源部９（図１参照）からＶ０〜Ｖ８およびＶ９〜Ｖ１７の各電圧が入力され、分圧により６４階調に応じた電位を生成する。そして、アナログ変換後の電位として、この分圧後の、データに対応した電位を出力する。すなわち、Ｄ−Ａコンバータ６６は、１行分の各データ（レベルシフト後のデータ）を、そのデータに応じて、６４階調の電位のいずれかの電位に変換して出力する。ただし、ここでは、画像の階調が６４階調である場合を例にして説明するが、Ｄ−Ａコンバータ６６に入力される電圧の種類はＶ０〜Ｖ１７に限定されず、また、画像の階調も６４階調に限定されない
【０１１９】
また、Ｄ−Ａコンバータ６６には、制御部８からＰＯＬ１が入力される。Ｄ−Ａコンバータ６６は、ＰＯＬ１がハイレベルかローレベルかによって、各電位出力端Ｔ’１〜Ｔ’ｎ＋１の出力電位をＶＣＯＭより高い電位とするか、ＶＣＯＭより低い電位とするかを切り替える。具体的には、Ｄ−Ａコンバータ６６は、ＰＯＬ１がハイレベルであるときに、左から奇数番目の電位出力端Ｔ’１，Ｔ’３，・・・の出力電位をＶＣＯＭより高い電位とし、左から偶数番目の電位出力端Ｔ’２，Ｔ’４，・・・の出力電位をＶＣＯＭより低い電位とする。逆に、ＰＯＬ１がローレベルであるときに、Ｄ−Ａコンバータ３６は、左から奇数番目の電位出力端Ｔ’１，Ｔ’３，・・・の出力電位をＶＣＯＭより低い電位とし、左から偶数番目の電位出力端Ｔ’２，Ｔ’４，・・・の出力電位をＶＣＯＭより高い電位とする。
【０１２０】
すなわち、ＰＯＬ１がハイレベルであるときに、奇数番目の電位出力端Ｔ’１，Ｔ’３，・・・からはＶ０〜Ｖ８等のうちのいずれかの電位（正極性電位）が出力され、偶数番目の電位出力端Ｔ’２，Ｔ’４，・・・からはＶ９〜Ｖ１７等のうちのいずれかの電位（負極性電位）が出力される。逆に、ＰＯＬ１がローレベルであるときに、奇数番目の電位出力端Ｔ’１，Ｔ’３，・・・からはＶ９〜Ｖ１７等のうちのいずれかの電位が出力され、偶数番目の電位出力端Ｔ’２，Ｔ’４，・・・からはＶ０〜Ｖ８等のうちのいずれかの電位が出力される。
【０１２１】
ただし、ＰＯＬ２がハイレベルの時には、入力端Ｔｎ＋１にはデータが入力されず、この場合、電位出力端Ｔ’ｎ＋１の出力状態を、例えばハイインピーダンス状態とすればよい。同様に、ＰＯＬ２がローレベルの時には、入力端Ｔ１にはデータが入力されず、この場合、電位出力端Ｔ’１の出力状態を、例えばはインピーダンス状態とすればよい。
【０１２２】
また、本実施形態では、制御部８（図１参照）は、ＰＯＬ１を１フレーム毎に交互にハイレベル、ローレベルに切り替える。この結果、１フレームの間では、Ｄ−Ａコンバータ６６における個々の電位出力端からの出力電位は、正極性電位または負極性電位のまま維持される。ただし、ＳＴＢがハイレベルのときには、Ｄ−Ａコンバータ６６は、各電位出力端Ｔ’１〜Ｔ’ｎ＋１の出力をハイインピーダンス状態とする。
【０１２３】
なお、ＰＯＬ１は、第２ラッチ部６３に入力されてもよいが、第２ラッチ部６３の動作はＰＯＬ１に影響されない。
【０１２４】
ボルテージフォロワ６７は、Ｄ−Ａコンバータ６６の電位出力端Ｔ’１〜Ｔ’ｍ＋１に対応するｎ＋１個の電位入力端Ｗ１〜Ｗｎ＋１を有する。また、ボルテージフォロワ６７の各電位入力端に入力された電位と等しい電位を出力するｎ＋１個の電位出力端Ｄ１〜Ｄｎ＋１を備える。ボルテージフォロワ６７の電位出力端Ｄ１〜Ｄｎ＋１は、電位設定部２の電位出力端Ｄ１〜Ｄｎ＋１に該当し、ボルテージフォロワ６７の電位出力端Ｄ１〜Ｄｎ＋１毎に、図１に示すスイッチ（スイッチ１１，１２，１４，１５のいずれか）が設けられる。
【０１２５】
上記のような構成により、電位設定部２は、ＰＯＬ２がハイレベルの時には、電位出力端Ｄ１〜Ｄｎから１行分のｎ個の画素値に応じた電位を出力する。また、ＰＯＬ２がローレベルの時には、電位出力端Ｄ２〜Ｄｎ＋１から１行分のｎ個の画素値に応じた電位を出力する。
【０１２６】
また、電位設定部２は、ＰＯＬ１がハイレベルとなるフレームでは、左から奇数番目の電位出力端から正極性電位を出力し、左から偶数番目の電位出力端から負極性電位を出力する。また、ＰＯＬ１がローレベルとなるフレームでは、左から奇数番目の電位出力端から負極性電位を出力し、左から偶数番目の電位出力端から正極性電位を出力する。
【０１２７】
ただし、図１７に示した構成は、電位設定部２の構成の一例であり、電位設定部２の構成は、図１７に示す構成に限定されない。例えば、出力切替部６５は、レベルシフタ６４とＤ−Ａコンバータ６６との間ではなく、他の箇所に配置してもよい。また、ここでは、電位設定部２が１行分のデータをシリアルに読み込む場合を例示したが、例えば、Ｒ，Ｇ，Ｂのデータをパラレルに読み込む構成であってもよい。また、電位設定部２が読み込むデータは、Ｒ，Ｇ，Ｂのデータではなく、モノクロ画像のデータであってもよい。
【０１２８】
また、第１の実施形態の説明では、制御部８が駆動装置１に対してＰＯＬ２を入力する場合を説明した。制御部８がＰＯＬ２を生成するのではなく、駆動装置１（例えば、駆動装置１内の電位設定部２）がＰＯＬ２を生成し、そのＰＯＬ２に従って動作してもよい。図１９は、電位設定部２がＰＯＬ２を生成する態様を示す説明図である。なお、この場合、制御部８は、ＳＴＶをゲートドライバ（図示略）だけでなく、電位設定部２にも入力する。これにより、電位設定部２は、フレームの開始を判断することができる。電位設定部２は、生成したＰＯＬ２を出力切替部６５に入力する。電位設定部２は、制御部８から入力されるＳＴＶがハイレベルとなっている期間中に、制御部８から入力されるＳＴＢがハイレベルになったならば、そのＳＴＢがハイレベルになっている期間中に、ＰＯＬ２のレベルをローレベルからハイレベルに切り替えればよい（図１９参照）。なお、ＳＴＢがハイレベルになっている期間中、電位出力端Ｔ’１〜Ｔ’ｎの出力は、例えばハイインピーダンス状態である。その後、電位設定部２は、ＳＴＢがハイレベルになる毎に、ＰＯＬ２のレベルを交互に切り替えればよい。
【０１２９】
また、以上の第１の実施形態では、予備電位設定期間後に、所定の側（上記の例では、左側）から１番目の電位出力端Ｄ１またはｎ＋１番目の電位出力端Ｄｎ＋１をハイインピーダンス状態にする場合を例にして説明した。このとき、所定の側から１番目のソースラインＳ１またはｎ＋１番目のソースラインＳｎ＋１は、Ｖｐ設定部３あるいはＶｎ設定部４に接続されている。すなわち、電位出力端Ｄ１またはＤｎ＋１は、ソースラインに接続されていない状態（オープンな状態）になっている。よって、このとき、１番目の電位出力端Ｄ１やｎ＋１番目の電位出力端Ｄｎ＋１をハイインピーダンス状態にしていなくてもよい。
【０１３０】
［実施形態２］
第１の実施形態では、奇数番目の行の画素電極を左側のソースラインに接続させ、偶数番目の行の画素電極を右側のソースラインに接続させる場合を示した。第２の実施形態では、連続する複数の行を一つのグループとし、奇数番目のグループ内の各行の画素電極を視認側から見て左側のソースラインに接続させ、偶数番目のグループ内の各行の画素電極を右側のソースラインに接続させる。
【０１３１】
図２０は、本発明の第２の実施形態の液晶表示装置が備える液晶表示パネル２０ａの例を示す説明図である。第１の実施形態における液晶表示パネル２０と同様の構成要素については、図２と同一の符号を付す。
【０１３２】
液晶表示パネル２０ａは、マトリクス状に配置された複数の画素電極２１と、コモン電極（図２０において図示略）との間に液晶（図示略）を挟持する。液晶表示パネル２０ａの各行において、各画素は、Ｒ（赤色），Ｇ（緑色），Ｂ（青色）の順に繰り返し並ぶ。
【０１３３】
本実施形態でも、１行分の画素数はｎ個であり、１行に配置される画素電極の数はｎ個であるとする。液晶表示パネル２０ａは、１行当たりの画素数よりも１多いｎ＋１本のソースラインＳ１〜Ｓｎ＋１を備える。そして、第１の実施形態と同様に、隣り合うソースラインの間に、１列分の画素電極を備えている。換言すれば、液晶表示パネル２０ａは、画素電極の各列の左側にそれぞれソースラインを備えるとともに、１番右側の画素列の右側にもソースラインを備える。
【０１３４】
また、各画素電極２１には、アクティブ素子２２が設けられ、各画素電極２１は、アクティブ素子２２を介して、ソースラインに接続される。以上の点は、第１の実施形態における液晶表示パネル２０と同様である。また、ここでは、第１の実施形態と同様に、アクティブ素子２２がＴＦＴである場合を例に説明する。
【０１３５】
第２の実施形態では、画素電極２１のそれぞれの行を、連続する複数行毎に１つのグループとする。図２０では、連続する２つの行を１つのグループとする場合を示している。ただし、１つのグループとする行数は２行とは限らず、例えば、連続する３行毎あるいは４行毎に１つのグループとしてもよい。１つのグループとする行数は、画素電極２１の行数をＮとした場合、Ｎ／２−１以下であればよい。
【０１３６】
以下の説明では、連続する２行毎に１グループとする場合を例にする。よって、画素電極２１の第１行および第２行が１番目のグループとなり、第３行および第４行が２番目のグループとなる。以降の行も同様にグループに分けられる。
【０１３７】
そして、奇数番目のグループ内の各行の各画素電極２１は、ＴＦＴ２２を介して、視認側から見て左側のソースラインに接続される。奇数番目のグループでは、ＴＦＴ２２は、例えば、画素電極２１の左側に設けられる。ただし、ＴＦＴ２２の配置位置は、この位置に限定されず、任意でよい。
【０１３８】
偶数番目のグループ内の各行の各画素電極２１は、ＴＦＴ２２を介して、視認側から見て右側のソースラインに接続される。偶数番目のグループでは、ＴＦＴ２２は、例えば、画素電極２１の右側に設けられる。ただし、上記の場合と同様に、ＴＦＴの配置位置は、この位置に限定されず、任意でよい。
【０１３９】
電源部９は、第１の実施形態と同様である。また、駆動装置１の構成は、第１の実施形態と構成である（図１参照）。また、第２の実施形態においてもソースラインＳｎ＋１が左から奇数番目のソースラインであり、電位出力端Ｄｎ＋１が左から奇数番目の電位出力端である場合を例にして説明する。
【０１４０】
本実施形態では、各ソースラインに対応するスイッチ１１，１２の動作が第１の実施形態と異なる。スイッチ１４，１５の動作は、第１の実施形態と同様である。また、制御部８のＰＯＬ２の出力態様が、第１の実施形態と異なる。
【０１４１】
また、第２の実施形態の液晶表示装置も、第１の実施形態と同様に、各ゲートラインの電位を設定するゲートドライバ（図示略）を備える。ゲートドライバは、ゲートラインを１本ずつ線順次選択し、選択したゲートラインを選択時電位に設定し、選択していないゲートラインを非選択時電位に設定する。従って、各グループ内のそれぞれの行が１行ずつ選択される。駆動装置１が、ゲートドライバとしての機能を備えていてもよい。
【０１４２】
制御部８は、ＰＯＬ１，ＰＯＬ２，ＳＣＬＫ，ＳＴＢを出力することにより、駆動装置１を制御する。ＳＣＬＫ，ＳＴＢおよびＳＴＶの出力態様は、第１の実施の形態と同様である。すなわち、制御部８は、ＳＴＢで選択期間を規定し、電位設定部２は、ＳＣＬＫを利用して１行分のデータを順次取り込んでいく。また、制御部８は、フレームの開始時にＳＴＶをハイレベルにし、その他の期間では、ＳＴＶをローレベルにする。そして、各スイッチ１１，１２，１４，１５は、ＳＴＶがハイレベルとなっているときに、ＳＴＢの立ち上がりエッジを検出すると、それぞれ、１フレーム内における動作を開始する。
【０１４３】
また、制御部８は、１フレーム毎にＰＯＬ１のレベルをハイレベル、ローレベルに交互に切り替える。このＰＯＬ１の出力態様は第１の実施形態と同様である。ただし、本実施形態では、制御部８は、ＰＯＬ２のレベルに関しては、グループ毎に、ハイレベル、ローレベルに交互に切り替える。具体的には、制御部８は、フレームに依らず、フレーム内で最初のグループ内の各行を選択していく期間内では、ＰＯＬ２をハイレベルにし、以降、グループが切り替わる毎に、ＰＯＬ２のレベルを交互に切り替える。
【０１４４】
ＰＯＬ２がグループ毎に切り替えられることにより、電位設定部２は、電位出力端Ｄ１〜Ｄｎから１行分の各画素に応じた電位を出力する動作と、電位出力端Ｄ２〜Ｄｎ＋１から１行分の各画素に応じた電位を出力する動作とを、グループ内の各行を全て走査する期間毎に切り替える。
【０１４５】
本実施形態においても、制御部８は、ＳＴＶ（図７参照）をハイレベルとしているときに、ＣＰＶに合わせてＳＴＢをハイレベルにしたならば、ＳＴＢをハイレベルにしている期間中に、ＰＯＬ２のレベルをローレベルからハイレベルに切り替えればよい。その後、制御部８は、グループを構成する行の数をｇとすると、ｇ回後のＳＴＢがハイレベルになる期間でＰＯＬ２のレベルを切り替えることを繰り返していけばよい。
【０１４６】
次に、本実施形態におけるスイッチ１１，１２（図１参照）について説明する。スイッチ１１，１２は、ＳＴＶがハイレベルになっている期間中にＳＴＢの立ち上がりエッジを検出すると、以降、そのフレーム内で、２グループ分の行に対応する数をＳＴＢの周期に乗じた期間（以下、２グループ分の走査期間と記す。）毎に、各スイッチについて定められた動作を繰り返す。この期間内における動作は、スイッチ１１，１２で異なる。また、同一のスイッチに関しても、フレームにおいてＰＯＬ１がハイレベルかローレベルかによって動作が異なる。
【０１４７】
なお、２グループ分の走査期間は、前半の期間と後半の期間とに分けられる。前半および後半のいずれの期間も、１グループ分の行に対応する数をＳＴＢの周期に乗じた期間である。この長さの期間を、以下、１グループ分の走査期間と記す。
【０１４８】
図２１は、第２の実施形態におけるスイッチ１１によるソースラインの接続先切り替え動作を示す説明図である。図２１（ａ）はＰＯＬ１がハイレベルの場合を示し、図２１（ｂ）はＰＯＬ１がローレベルの場合の動作を示す。
【０１４９】
図２１（ａ）を参照して、ＰＯＬ１がハイレベルの場合のスイッチ１１の動作を説明する。スイッチ１１は、２グループ分の走査期間における最初の立ち上がりエッジを検出すると、２グループ分の走査期間内における前半の１グループ分の走査期間中、ＳＴＢがハイレベルとなっている間は、ソースラインＳ１をＶｐ設定用配線５に接続させる。また、ＳＴＢがローレベルとなっている間は、ソースラインＳ１を電位出力端Ｄ１に接続する。よって、この前半の期間では、ソースラインＳ１において、プリチャージ電位Ｖｐが設定されてから、画素値に応じた正極性電位が設定されるという設定態様が繰り返される。この繰り返し回数は、１グループ内の行数（図２０に示す例では２行）分である。その後、２グループ分の走査期間内における後半の１グループ分の走査期間中、スイッチ１１は、ソースラインＳ１をＶｐ設定用配線５に接続させ続ける。よって、この後半の期間中では、ソースラインＳ１の電位はＶｐとなる。スイッチ１１は、上記の動作をフレーム内で繰り返す。従って、ＰＯＬ１がハイレベルとなるフレームでは、ソースラインＳ１は、正極性電位に保たれる。また、電位出力端Ｄ１がハイインピーダンス状態になる時であっても、ソースラインＳ１は正極性電位に保たれる。
【０１５０】
図２１（ｂ）を参照して、ＰＯＬ１がローレベルの場合のスイッチ１１の動作を説明する。スイッチ１１は、２グループ分の走査期間における最初の立ち上がりエッジを検出すると、２グループ分の走査期間内における前半の１グループ分の走査期間中、ＳＴＢがハイレベルとなっている間は、ソースラインＳ１をＶｎ設定用配線６に接続させる。また、ＳＴＢがローレベルとなっている間は、ソースラインＳ１を電位出力端Ｄ１に接続する。よって、この前半の期間では、ソースラインＳ１において、プリチャージ電位Ｖｎが設定されてから、画素値に応じた負極性電位が設定されるという設定態様が繰り返される。この繰り返し回数は、１グループ内の行数分である。その後、２グループ分の走査期間内における後半の１グループ分の走査期間中、スイッチ１１は、ソースラインＳ１をＶｎ設定用配線６に接続させ続ける。よって、この後半の期間中では、ソースラインＳ１の電位はＶｎとなる。スイッチ１１は、上記の動作をフレーム内で繰り返す。従って、ＰＯＬ１がローレベルとなるフレームでは、ソースラインＳ１は、負極性に保たれる。また、電位出力端Ｄ１がハイインピーダンス状態になる時であっても、ソースラインＳ１は負極性電位に保たれる。
【０１５１】
図２２は、第２の実施形態におけるスイッチ１２によるソースラインの接続先切り替え動作を示す説明図である。図２２（ａ）はＰＯＬ１がハイレベルの場合を示し、図２２（ｂ）はＰＯＬ１がローレベルの場合の動作を示す。
【０１５２】
図２２（ａ）を参照して、ＰＯＬ１がハイレベルの場合のスイッチ１２の動作を説明する。スイッチ１２は、２グループ分の走査期間における最初の立ち上がりエッジを検出すると、２グループ分の走査期間内における前半の１グループ分の走査期間中、ソースラインＳｎ＋１をＶｐ設定用配線５に接続させ続ける。よって、この前半の期間では、ソースラインＳｎ＋１の電位はＶｐとなる。その後、２グループ分の走査期間内における後半の１グループ分の走査期間中、スイッチ１２は、ＳＴＢがハイレベルとなっている間は、ソースラインＳｎ＋１をＶｐ設定用配線５に接続させる。また、ＳＴＢがローレベルとなっている間は、ソースラインＳｎ＋１を電位出力端Ｄｎ＋１に接続する。よって、この後半の期間では、ソースラインＳｎ＋１において、プリチャージ電位Ｖｐが設定されてから、画素値に応じた正極性電位が設定されるという設定態様が繰り返される。この繰り返し回数は、１グループ内の行数（図２０に示す例では２行）分である。スイッチ１２は、上記の動作をフレーム内で繰り返す。従って、ＰＯＬ１がハイレベルとなるフレームでは、ソースラインＳｎ＋１は、正極性電位に保たれる。また、電位出力端Ｄｎ＋１がハイインピーダンス状態になる時であっても、ソースラインＳｎ＋１は正極性電位に保たれる。
【０１５３】
図２２（ｂ）を参照して、ＰＯＬ１がローレベルの場合のスイッチ１２の動作を説明する。スイッチ１２は、２グループ分の走査期間における最初の立ち上がりエッジを検出すると、２グループ分の走査期間内における前半の１グループ分の走査期間中、ソースラインＳｎ＋１をＶｎ設定用配線６に接続させ続ける。よって、この前半の期間では、ソースラインＳｎ＋１の電位はＶｎとなる。その後、２グループ分の走査期間内における後半の１グループ分の走査期間中、スイッチ１２は、ＳＴＢがハイレベルとなっている間は、ソースラインＳｎ＋１をＶｎ設定用配線６に接続させる。また、ＳＴＢがローレベルとなっている間は、ソースラインＳｎ＋１を電位出力端Ｄｎ＋１に接続する。よって、この後半の期間では、ソースラインＳｎ＋１において、プリチャージ電位Ｖｎが設定されてから、画素値に応じた負極性電位が設定されるという設定態様が繰り返される。この繰り返し回数は、１グループ内の行数分である。スイッチ１２は、上記の動作をフレーム内で繰り返す。従って、ＰＯＬ１がローレベルとなるフレームでは、ソースラインＳｎ＋１は、負極性電位に保たれる。また、電位出力端Ｄｎ＋１がハイインピーダンス状態になる時であっても、ソースラインＳｎ＋１は負極性電位に保たれる。
【０１５４】
ここでは、Ｓｎ＋１が左から奇数番目のソースラインであり、Ｄｎ＋１が左から奇数番目の電位出力端である場合を例にして説明した。Ｓｎ＋１が左から偶数番目のソースラインであり、Ｄｎ＋１が左から偶数番目の電位出力端である場合、スイッチ１２において、上述のＰＯＬ１がハイレベルの時の動作と、ローレベルとの時の動作とが逆になる。すなわち、ＰＯＬ１がハイレベルならば、スイッチ１２は、上述のＰＯＬ１がローレベルの時の動作（図２２（ｂ）参照））を行えばよい。また、ＰＯＬ１がローレベルならば、スイッチ１２は、上述のＰＯＬ１がハイレベルの時の動作（図２２（ａ）参照））を行えばよい。ただし、以下の説明では、ｎ＋１が奇数の場合を例にする。
【０１５５】
本実施形態におけるスイッチ１４の動作は、第１の実施形態と同様である（図１１参照）。本実施形態におけるスイッチ１５の動作も、第１の実施形態と同様である（図１２参照）。
【０１５６】
図２３は、第２の実施形態においてＰＯＬ１がハイレベルとなるフレームにおけるＳＴＢ，ＰＯＬ１，ＰＯＬ２の例を示す説明図である。制御部８は、このフレーム内で最初のＳＴＢの立ち上げを行うとき、そのＳＴＢの立ち上がりエッジに併せて、ＰＯＬ１をハイレベルに切り替え、以降、このフレーム内でＰＯＬ１をハイレベルのまま維持する。また、制御部８は、フレーム内で最初にＳＴＢがハイレベルになる期間中に、ＰＯＬ２をハイレベルに切り替え、以降、グループを構成する行の数をｇとすると、ｇ回後のＳＴＢがハイレベルになる期間でＰＯＬ２のレベルを切り替えることを繰り返す。換言すれば、１グループ分の走査期間毎にＰＯＬ２のレベルを交互に切り替える。
【０１５７】
ＰＯＬ１がハイレベルとなるフレーム内の最初のＳＴＢの立ち上がりエッジ後の、１番目のグループの各行を１行ずつ選択する期間中における各スイッチ１１，１２，１４，１５（図１参照）の動作を説明する。この１番目のグループの各行を１行ずつ選択する期間中においては、ＰＯＬ２がハイレベルになるので、１行分のｎ個の画素値に応じた電位は、電位出力端Ｄ１〜Ｄｎから出力される。また、このフレームでは、ＰＯＬ１はハイレベルであるので、左から奇数番目の電位出力端は正極性電位を出力し、左から偶数番目の電位出力端は負極性電位を出力する。
【０１５８】
スイッチ１１は、フレーム内の最初のＳＴＢの立ち上がりエッジを検出すると、１番目のグループの各行を１行ずつ選択する期間内において、ＳＴＢがハイレベルとなる時に、ソースラインＳ１をＶｐ設定用配線５に接続させ、ＳＴＢがローレベルとなる時に、ソースラインＳ１を電位出力端Ｄ１に接続させる（図２１（ａ）参照）。従って、この期間内において、ソースラインＳ１では、プリチャージ電位Ｖｐが設定されてから、画素値に応じた正極性電位が設定されるという設定態様が繰り返される。
【０１５９】
スイッチ１２は、フレーム内の最初のＳＴＢの立ち上がりエッジを検出すると、１番目のグループの各行を１行ずつ選択する期間内において、ソースラインＳｎ＋１をＶｐ設定用配線５に接続させ続ける（図２２（ａ）参照）。この期間内で、ソースラインＳｎ＋１は画素電極の電位設定には用いられず、ソースラインＳｎ＋１の電位はＶｐのまま維持される。
【０１６０】
左から偶数番目の各スイッチ１４は、ＳＴＢがハイレベルになっている時には、対応するソースラインをＶｎ設定用配線６に接続させ、ＳＴＢがローレベルになっているときには、対応するソースラインを、それぞれ左から偶数番目の電位出力端に接続させる（図１１（ａ）参照）。従って、１番目のグループの各行を１行ずつ選択する期間内では、左から偶数番目の各ソースラインにおいて、プリチャージ電位Ｖｎが設定されてから、画素値に応じた負極性電位が設定されるという設定態様が繰り返される。
【０１６１】
左から奇数番目の各スイッチ１５は、ＳＴＢがハイレベルになっている時には、対応するソースラインをＶｐ設定用配線５に接続させ、ＳＴＢがローレベルになっているときには、対応するソースラインを、それぞれ左から奇数番目の電位出力端に接続させる（図１２（ａ）参照）。従って、１番目のグループの各行を１行ずつ選択する期間内では、左から奇数番目の各ソースラインにおいて、プリチャージ電位Ｖｐが設定されてから、画素値に応じた正極性電位が設定されるという設定態様が繰り返される。
【０１６２】
次に、２番目のグループの各行を１行ずつ選択する期間中における各スイッチ１１，１２，１４，１５の動作を説明する。この期間中においては、ＰＯＬ２がローレベルになるので、１行分のｎ個の画素値に応じた電位は、電位出力端Ｄ２〜Ｄｎ＋１から出力される。また、ＰＯＬ１はハイレベルのままであるので、左から偶数番目の電位出力端Ｄ２，Ｄ４，・・・は負極性電位を出力し、左から奇数番目の電位出力端Ｄ３，Ｄ５，・・・は正極性電位を出力する。
【０１６３】
スイッチ１１は、２番目のグループの先頭行に対応するＳＴＢの立ち上がりエッジを検出すると、２番目のグループの各行を１行ずつ選択する期間中、ソースラインＳ１をＶｐ設定用配線５に接続させ続ける（図２１（ａ）参照）。この期間内では、ソースラインＳ１は画素電極の電位設定には用いられず、ソースラインＳ１の電位はＶｐのまま維持される。
【０１６４】
スイッチ１２は、２番目のグループの先頭行に対応するＳＴＢの立ち上がりエッジを検出すると、２番目のグループの各行を１行ずつ選択する期間内において、ＳＴＢがハイレベルとなる時に、ソースラインＳｎ＋１をＶｐ設定用配線５に接続させ、ＳＴＢがローレベルとなる時に、ソースラインＳｎ＋１を電位出力端Ｄｎ＋１に接続させる。従って、この期間内において、ソースラインＳｎ＋１において、プリチャージ電位Ｖｐが設定されてから、画素値に応じた正極性電位が設定されるという設定態様が繰り返される。
【０１６５】
左から偶数番目の各スイッチ１４は、２番目のグループの各行を１行ずつ選択する期間においても、１番目のグループの各行を１行ずつ選択する期間と同様の動作を繰り返す。従って、２番目のグループの各行を１行ずつ選択する期間においても、左から偶数番目の各ソースラインでは、プリチャージ電位Ｖｎが設定されてから、画素値に応じた負極性電位が設定されるという設定態様が繰り返される。
【０１６６】
左から奇数番目の各スイッチ１５は、２番目のグループの各行を１行ずつ選択する期間においても、１番目のグループの各行を１行ずつ選択する期間と同様の動作を繰り返す。従って、２番目のグループの各行を１行ずつ選択する期間においても、左から奇数番目の各ソースラインでは、プリチャージ電位Ｖｐが設定されてから、画素値に応じた正極性電位が設定されるという設定態様が繰り返される。
【０１６７】
以降、各スイッチ１１，１２，１４，１５は、このフレーム内で、上記の２グループ分の走査期間の動作を繰り返す。この結果、各行の画素の極性は図２４に示すようになる。すなわち、奇数番目のグループの各行を１行ずつ選択する期間では、左から、正極性、負極性、正極性、負極性、・・・となり、偶数番目のグループの各行を１行ずつ選択する期間では、左から、負極性、正極性、負極性、正極性、・・・となる。
【０１６８】
図２５は、第２の実施形態においてＰＯＬ１がローレベルとなるフレームにおけるＳＴＢ，ＰＯＬ１，ＰＯＬ２の例を示す説明図である。制御部８は、このフレーム内で最初のＳＴＢの立ち上げを行うとき、そのＳＴＢの立ち上がりエッジに併せて、ＰＯＬ１をローレベルに切り替え、以降、このフレーム内でＰＯＬ１をローレベルのまま維持する。制御部８によるＰＯＬ２の制御は、ＰＯＬ１がハイレベルとなるフレームと同様である。
【０１６９】
ＰＯＬ１がローレベルとなるフレーム内の最初のＳＴＢの立ち上がりエッジ後の、１番目のグループの各行を１行ずつ選択する期間中における各スイッチ１１，１２，１４，１５（図１参照）の動作を説明する。この１番目のグループの各行を１行ずつ選択する期間中においては、ＰＯＬ２がハイレベルになるので、１行分のｎ個の画素値に応じた電位は、電位出力端Ｄ１〜Ｄｎから出力される。また、このフレームでは、ＰＯＬ１はローレベルであるので、左から奇数番目の電位出力端は負極性電位を出力し、左から偶数番目の電位出力端は正極性電位を出力する。
【０１７０】
スイッチ１１は、フレーム内の最初のＳＴＢの立ち上がりエッジを検出すると、１番目のグループの各行を１行ずつ選択する期間内において、ＳＴＢがハイレベルとなる時に、ソースラインＳ１をＶｎ設定用配線６に接続させ、ＳＴＢがローレベルとなる時に、ソースラインＳ１を電位出力端Ｄ１に接続させる（図２１（ｂ）参照）。従って、この期間内において、ソースラインＳ１では、プリチャージ電位Ｖｎが設定されてから、画素値に応じた負極性電位が設定されるという設定態様が繰り返される。
【０１７１】
スイッチ１２は、フレーム内の最初のＳＴＢの立ち上がりエッジを検出すると、１番目のグループの各行を１行ずつ選択する期間内において、ソースラインＳｎ＋１をＶｎ設定用配線６に接続させ続ける（図２２（ｂ）参照）。この期間内で、ソースラインＳｎ＋１は画素電極の電位設定には用いられず、ソースラインＳｎ＋１の電位はＶｎのまま維持される。
【０１７２】
左から偶数番目の各スイッチ１４は、ＳＴＢがハイレベルになっている時には、対応するソースラインをＶｐ設定用配線５に接続させ、ＳＴＢがローレベルになっているときには、対応するソースラインを、それぞれ左から偶数番目の電位出力端に接続させる（図１１（ｂ）参照）。従って、１番目のグループの各行を１行ずつ選択する期間内では、左から偶数番目の各ソースラインにおいて、プリチャージ電位Ｖｐが設定されてから、画素値に応じた正極性電位が設定されるという設定態様が繰り返される。
【０１７３】
左から奇数番目の各スイッチ１５は、ＳＴＢがハイレベルになっている時には、対応するソースラインをＶｎ設定用配線６に接続させ、ＳＴＢがローレベルになっているときには、対応するソースラインを、それぞれ左から奇数番目の電位出力端に接続させる（図１２（ｂ）参照）。従って、１番目のグループの各行を１行ずつ選択する期間内では、左から奇数番目の各ソースラインにおいて、プリチャージ電位Ｖｎが設定されてから、画素値に応じた負極性電位が設定されるという設定態様が繰り返される。
【０１７４】
次に、２番目のグループの各行を１行ずつ選択する期間中における各スイッチ１１，１２，１４，１５の動作を説明する。この期間中においては、ＰＯＬ２がローレベルになるので、１行分のｎ個の画素値に応じた電位は、電位出力端Ｄ２〜Ｄｎ＋１から出力される。ＰＯＬ１はローレベルのままであるので、左から偶数番目の電位出力端Ｄ２，Ｄ４，・・・は正極性電位を出力し、左から奇数番目の電位出力端Ｄ３，Ｄ５，・・・は負極性電位を出力する。
【０１７５】
スイッチ１１は、２番目のグループの先頭行に対応するＳＴＢの立ち上がりエッジを検出すると、２番目のグループの各行を１行ずつ選択する期間中、ソースラインＳ１をＶｎ設定用配線６に接続させ続ける（図２１（ｂ）参照）。この期間内では、ソースラインＳ１は画素電極の電位設定には用いられず、ソースラインＳ１の電位はＶｎのまま維持される。
【０１７６】
スイッチ１２は、２番目のグループの先頭行に対応するＳＴＢの立ち上がりエッジを検出すると、２番目のグループの各行を１行ずつ選択する期間内において、ＳＴＢがハイレベルとなる時に、ソースラインＳｎ＋１をＶｎ設定用配線６に接続させ、ＳＴＢがローレベルとなる時に、ソースラインＳｎ＋１を電位出力端Ｄｎ＋１に接続させる。従って、この期間内において、ソースラインＳｎ＋１において、プリチャージ電位Ｖｎが設定されてから、画素値に応じた負極性電位が設定されるという設定態様が繰り返される。
【０１７７】
左から偶数番目の各スイッチ１４は、２番目のグループの各行を１行ずつ選択する期間においても、１番目のグループの各行を１行ずつ選択する期間と同様の動作を繰り返す。従って、２番目のグループの各行を１行ずつ選択する期間においても、左から偶数番目の各ソースラインでは、プリチャージ電位Ｖｐが設定されてから、画素値に応じた正極性電位が設定されるという設定態様が繰り返される。
【０１７８】
左から奇数番目の各スイッチ１５は、２番目のグループの各行を１行ずつ選択する期間においても、１番目のグループの各行を１行ずつ選択する期間と同様の動作を繰り返す。従って、２番目のグループの各行を１行ずつ選択する期間においても、左から奇数番目の各ソースラインでは、プリチャージ電位Ｖｎが設定されてから、画素値に応じた負極性電位が設定されるという設定態様が繰り返される。
【０１７９】
以降、各スイッチ１１，１２，１４，１５は、このフレーム内で、上記の２グループ分の走査期間の動作を繰り返す。この結果、各行の画素の極性は図２６に示すようになる。すなわち、奇数番目のグループの各行を１行ずつ選択する期間では、左から、負極性、正極性、負極性、正極性、・・・となり、偶数番目のグループの各行を１行ずつ選択する期間では、左から、正極性、負極性、正極性、負極性、・・・となる。
【０１８０】
ＰＯＬ１はフレーム毎に交互に変化するので、各画素の極性はフレーム毎に、図２４に示す状態と図２６に示す状態とに交互に変化する。
【０１８１】
第２の実施形態では、ＰＯＬ１がハイレベルとなるフレームであるかＰＯＬ１がローレベルとなるフレームであるかに依らず、それぞれのソースラインは、対応する電位出力端がハイインピーダンス状態になったとしても、正極性電位または負極性電位に維持される。従って、本実施形態においても、各ソースラインの電位が不安定になることはない。
【０１８２】
また、図２４や図２６に示すように、横方向で隣接画素同士の極性は互いに異なる。また、縦方向に関しては、同じグループに属する行同士では、同じ極性になるが、グループの切り替わりで極性が反転する。従って、縦方向に関しては同じ極性が連続することがあるものの、画素全体として、同じ極性が連続する画素数を少なくすることができ、クロストークを防止することができる。
【０１８３】
また、第２の実施形態においても、個々のソースラインの電位は、１つのフレーム内で正極性電位または負極性電位に保たれ、ＶＣＯＭを跨いで変化することはない。よって、消費電力を抑えることができる。さらに、各ソースラインに画素値に応じた電位を設定する場合、その電位が正極性電位である場合には、駆動装置１は、そのソースラインの電位をＶｐにしてから、画素値に応じた電位を設定する。また、画素値に応じた電位が負極性電位である場合には、駆動装置１は、そのソースラインの電位をＶｎにしてから、画素値に応じた電位を設定する。従って、消費電力を抑えることができる。
【０１８４】
なお、上記の説明において、２グループ分の走査期間内における前半の１グループ分の走査期間は、奇数番目のグループの走査期間であり、その奇数番目のグループの各行が全て選択される期間であるということができる。同様に、２グループ分の走査期間内における後半の１グループ分の走査期間は、偶数番目のグループの走査期間であり、その偶数番目のグループの各行が全て選択される期間であるということができる。
【０１８５】
また、第１の実施形態で説明したように、制御部８がＰＯＬ２を生成するのではなく、駆動装置１（例えば、駆動装置１内の電位設定部２）がＰＯＬ２を生成し、そのＰＯＬ２に従って動作してもよい。
【０１８６】
なお、第１の実施形態は、第２の実施形態における個々のグループに属する行を１行だけとした場合に相当する。従って、第１の実施形態は、第２の実施形態の一種であるということができる。
【０１８７】
［実施形態３］
図２７は、本発明の第３の実施形態の液晶表示装置の例を示す説明図である。第１の実施形態と同様の構成要素については、図１および図２と同一の符号を付し、詳細な説明を省略する。第３の実施形態の液晶表示装置は、複数の駆動装置１ａ，１ｂと、液晶表示パネル２０ｂと、制御部８と、電源部９とを備える。
【０１８８】
本実施形態では、液晶表示パネル２０ｂを２つの駆動装置１ａ，１ｂが駆動する場合を例にして説明するが、３つ以上の駆動装置が液晶表示パネル２０ｂを駆動する構成であってもよい。以下、視認側から見て一番左側に配置される駆動装置を第１の駆動装置１ａと記す。また、視認側から見て一番右側に配置される駆動装置を第２の駆動装置１ｂと記す。また、３つ以上の駆動装置が存在する場合において、第１の駆動装置１ａおよび第２の駆動装置１ｂ以外の駆動装置（図２７において図示略）を第３の駆動装置と記す。図２７では、２つの駆動装置（第１の駆動装置１ａおよび第２の駆動装置１ｂ）を備え、第３の駆動装置は備えていない場合を示している。図２７に示すように、駆動装置１ａ，１ｂは並べて配置される。ただし、第３の駆動装置が設けられる場合、第１の駆動装置１ａおよび第２の駆動装置１ｂの間に配置される。第３の駆動装置の個数は限定されない。
【０１８９】
各駆動装置１ａ，１ｂは、電位設定部２（図２７において図示略。図２８、図３０参照。）を備え、電位設定部２の電位出力端は、スイッチ（後述の図２８、図３０に示すスイッチ１１，１２，１４，１５，９１，９２のいずれか）を介して、ソースラインに接続される。このとき、隣接する駆動装置同士において、視認側から見て左側の駆動装置における右端の電位出力端と、視認側から見て右側の駆動装置における左端の電位出力端は、共通のソースラインに接続される。図２７では、第１の駆動装置１ａにおける右端の電位出力端と、第２の駆動装置１ｂにおける左端の電位出力端とが、スイッチ（図２７において図示略。）を介して、ソースラインＳｎ＋１に接続される場合を例示している。
【０１９０】
制御部８は、第１の実施形態と同様に、各制御信号ＰＯＬ１，ＰＯＬ２，ＳＣＬＫ，ＳＴＢ，ＳＴＶ等を出力する。ただし、制御部８は、各駆動装置１ａ，１ｂにそれぞれ制御信号を出力する。第３の駆動装置が設けられている場合には、第３の駆動装置に対しても制御信号を出力する。また、電源部９は、第１の実施形態と同様に電圧を供給する。ただし、電源部９は、各駆動装置１ａ，１ｂにそれぞれ電圧を供給する。第３の駆動装置が設けられている場合には、第３の駆動装置に対しても電圧を供給する。
【０１９１】
液晶表示パネル２０ｂは、マトリクス状に配置された複数の画素電極２１と、コモン電極（図２７において図示略）との間に液晶（図示略）を挟持する。本実施形態では、液晶表示パネル２０ｂの各行において、各画素がＲ，Ｇ，Ｂの順に繰り返し並ぶ場合を例にして説明する。
【０１９２】
液晶表示パネル２０ｂには、複数のソースラインが設けられ、隣り合うソースラインの間に、１列分の画素電極を備える。従って、マトリクス状に配置された画素電極群において、画素電極の列数はソースラインの数より１少ない。換言すれば、液晶表示パネル２０ｂは、画素電極の各列の左側にそれぞれソースラインを備えるとともに、１番右側の画素列の右側にもソースラインを備える。この点は、第１の実施形態と同様である。
【０１９３】
ただし、第３の実施形態では、画素電極の列数は、１つの駆動装置内の電位設定部２（図２７において図示略）の電位出力端の数よりも多い。ここでは、画素電極の列数が２ｎであり、ソースラインの数が２ｎ＋１本である場合を例にする。視認側から見て左側のソースラインからＳ１〜Ｓ２ｎ＋１と記す。前述のように、左からｎ＋１番目のソースラインＳｎ＋１は、駆動装置１ａ，１ｂ両方の電位出力端に接続される。なお、図２７では、ソースラインＳｎ＋１を便宜的に他のソースラインよりも太く図示しているが、各ソースラインＳ１〜Ｓ２ｎ＋１はいずれも同様の太さである。
【０１９４】
図２８は、第１の駆動装置１ａの構成例を示す説明図である。第１の実施形態における駆動装置１と同様の構成要素については、図１と同一の符号を付し、詳細な説明を省略する。第１の駆動装置１ａは、電位設定部２と、Ｖｐ設定部３と、Ｖｎ設定部４と、Ｖｐ設定用配線５と、Ｖｎ設定用配線６とを備える。
【０１９５】
電位設定部２は、ｎ＋１個の電位出力端Ｄ１〜Ｄｎ＋１を備える。電位設定部２が制御部８からの制御信号ＳＬＣＫ，ＳＴＢに従って画像データを取り込み、ＰＯＬ１，ＰＯＬ２に従って電位出力端Ｄ１〜Ｄｎ＋１の出力電位を定める動作は、第１の実施形態と同様である。ただし、本実施形態では、液晶表示パネル２０ｂにおいて１行分の画素がＲ，Ｇ，Ｂの順に繰り返し並ぶ場合には、ｎは６の倍数であるものとする。従って、ｎ＋１は、６の倍数に１を加えた値であり、奇数となる。ｎを６の倍数とする理由は以下のとおりである。Ｒ，Ｇ，Ｂを一組とするため、ｎは３の倍数である必要がある。また、一番左側の画素と左からｎ番目の画素の極性が異なり、第２の駆動装置２ｂにより駆動される左からｎ＋１番目の画素の極性が、一番左側の画素の極性と共通になるようにするためには、ｎは偶数でなければならない。よって、これらの要件を満たすため、ｎは６の倍数である必要がある。
【０１９６】
また、視認側から見て左からｎ番目までの電位出力端Ｄ１〜Ｄｎに対応付けて設けられる各スイッチは、第１の実施形態と同様である。すなわち、電位出力端Ｄ１に関しては、スイッチ１１が設けられる。また、左から偶数番目の電位出力端Ｄ２，Ｄ４，・・・には、スイッチ１４が設けられる。また、左から奇数番目の電位出力端Ｄ３，Ｄ５，・・・には、スイッチ１５が設けられる。ただし、Ｄｎ＋１は除く。
【０１９７】
左からｎ＋１番の電位出力端Ｄｎ＋１に対応するスイッチとしては、第３端部スイッチ９１（以下、単にスイッチ９１と記す。）が設けられる。この点で、電位出力端Ｄｎ＋１にスイッチ１２が設けられていた駆動装置１（図１参照）とは異なる。
【０１９８】
左からｎ＋１番目までのソースラインＳ１〜Ｓｎ＋１は、スイッチ（スイッチ１１，１４，１５，９１のいずれか）を介して、電位出力端Ｄ１〜Ｄｎ＋１に接続される。ここで、ソースラインＳｎ＋１は、第１分岐部４１と、第２分岐部４２とを有する。以下、第１分岐部４１を単に「分岐部４１」と記し、第２分岐部４２を単に「分岐部４２」と記す場合がある。
【０１９９】
ここで、駆動装置がｕ個存在する場合に関して、第１分岐部４１および第２分岐部４２を有するソースラインについて説明する。駆動装置の個数をｕとし、ｖを１以上ｕ未満の整数とする。このとき、左からｖ・ｎ＋１番目のソースラインＳｖ・ｎ＋１が、第１分岐部４１および第２分岐部４２を有し、他のソースラインは分岐部を有さない。そして、このソースラインＳｖ・ｎ＋１は、左からｖ番目の駆動装置における左からｎ＋１番目の電位出力端Ｄｎ＋１と、左からｖ＋１番目の駆動装置における左から１番目の電位出力端Ｄ１との両方に対応し、この２つの電位出力端に接続される。具体的には、ソースラインＳｖ・ｎ＋１の第１分岐部４１が、左からｖ番目の駆動装置における電位出力端Ｄｎ＋１に、スイッチ９１（図２８、図３２参照）を介して接続される。また、ソースラインＳｖ・ｎ＋１の第２分岐部４２が、左からｖ＋１番目の駆動装置における電位出力端Ｄ１に、スイッチ９２（図３０、図３２参照）を介して接続される。
【０２００】
図２７に示す例では、駆動装置の個数ｕは“２”であるので、ｖの取り得る値は“１”のみである。従って、分岐部を有するソースラインは、Ｓ１〜Ｓ２ｎ＋１のうち、Ｓｎ＋１である。そして、ソースラインＳｎ＋１の第１分岐部４１が、左から１番目の駆動装置１ａにおける電位出力端Ｄｎ＋１に、スイッチ９１（図２８参照）を介して接続される。また、ソースラインＳｎ＋１の第２の分岐部４２が、左から２番目の駆動装置１ｂにおける電位出力端Ｄ１に、スイッチ９２（図３０参照）を介して接続される。
【０２０１】
上記のように、一方の分岐部４１が、左からｎ＋１番目に配置されたスイッチ９１に接続される。ソースラインＳ１〜Ｓｎと、対応するスイッチとの接続は、第１の実施形態と同様であり、説明を省略する。
【０２０２】
スイッチ１１，１４，１５の動作は、それぞれ、第１の実施形態におけるスイッチ１１，１４，１５の動作と同様であり、説明を省略する。
【０２０３】
図２９は、電位出力端Ｄｎ＋１に対応するスイッチ９１によるソースラインの接続先切り替え動作を示す説明図である。図２９（ａ）はＰＯＬ１がハイレベルの場合を示し、図２９（ｂ）はＰＯＬ１がローレベルの場合を示す。スイッチ９１は、ＳＴＶがハイレベルになっている期間中にＳＴＢの立ち上がりエッジを検出すると、以降、そのフレーム内で、ＳＴＢ２周期分の期間毎に、各スイッチについて定められた動作を繰り返す。
【０２０４】
図２９（ａ）を参照して、ＰＯＬ１がハイレベルとなるフレームでのスイッチ９１の動作を説明する。スイッチ９１は、ＳＴＢ２周期分の期間における最初の立ち上がりエッジを検出すると、その立ち上がりエッジからＳＴＢ１周期分の期間、ソースラインＳｎ＋１の分岐部４１を電位出力端Ｄｎ＋１に接続させる。この結果、ソースラインＳｎ＋１の分岐部４１はハイインピーダンス状態になる。ただし、スイッチ９１は、ソースラインＳｎ＋１の分岐部４１を、電位出力端Ｄｎ＋１、Ｖｐ設定用配線５およびＶｎ設定用配線６のいずれにも接続させないことにより（すなわち、オープンな状態とすることにより）、ハイインピーダンス状態にしてもよい。そして、このように分岐部４１を電位出力端Ｄｎ＋１に接続させない場合、このＳＴＢ１周期分の期間において、電位出力端Ｄｎ＋１はハイインピーダンス状態でなくてもよい。
【０２０５】
次に、ＳＴＢ２周期分の期間における２回目のＳＴＢの立ち上がりエッジを検出すると、スイッチ９１は、ＳＴＢがハイレベルとなっている間、ソースラインＳｎ＋１の分岐部４１をＶｐ設定用配線５に接続させる。次に、スイッチ９１は、ＳＴＢの立ち下がりエッジを検出すると、ＳＴＢがローレベルとなっている間、ソースラインＳｎ＋１の分岐部４１を電位出力端Ｄｎ＋１に接続する。
【０２０６】
図２９（ｂ）を参照して、ＰＯＬ１がローレベルとなるフレームでのスイッチ９１の動作を説明する。スイッチ９１は、ＳＴＢ２周期分の期間における最初の立ち上がりエッジを検出すると、その立ち上がりエッジからＳＴＢ１周期分の期間、ソースラインＳｎ＋１の分岐部４１を電位出力端Ｄｎ＋１に接続させる。この結果、ソースラインＳｎ＋１の分岐部４１はハイインピーダンス状態になる。ただし、上述のように、スイッチ９１は、ソースラインＳｎ＋１の分岐部４１を、電位出力端Ｄｎ＋１、Ｖｐ設定用配線５およびＶｎ設定用配線６のいずれにも接続させないことにより、ハイインピーダンス状態にしてもよい。そして、このように分岐部４１を電位出力端Ｄｎ＋１に接続させない場合、このＳＴＢ１周期分の期間において、電位出力端Ｄｎ＋１はハイインピーダンス状態でなくてもよい。
【０２０７】
次に、ＳＴＢ２周期分の期間における２回目のＳＴＢの立ち上がりエッジを検出すると、スイッチ９１は、ＳＴＢがハイレベルとなっている間、ソースラインＳｎ＋１の分岐部４１をＶｎ設定用配線６に接続させる。次に、スイッチ９１は、ＳＴＢの立ち下がりエッジを検出すると、ＳＴＢがローレベルとなっている間、ソースラインＳｎ＋１の分岐部４１を電位出力端Ｄｎ＋１に接続する。
【０２０８】
以降、このフレーム内で、スイッチ９１は、このＳＴＢ２周期分の動作を繰り返す。
【０２０９】
図３０は、第２の駆動装置１ｂの構成例を示す説明図である。第１の実施形態における駆動装置１と同様の構成要素については、図１と同一の符号を付し、詳細な説明を省略する。第２の駆動装置１ｂは、電位設定部２と、Ｖｐ設定部３と、Ｖｎ設定部４と、Ｖｐ設定用配線５と、Ｖｎ設定用配線６とを備える。
【０２１０】
電位設定部２は、ｎ＋１個の電位出力端Ｄ１〜Ｄｎ＋１を備える。既に説明したように、ｎ＋１は、６の倍数に１を加えた値であり、奇数である。
【０２１１】
また、第２の駆動装置１ｂの電位設定部２では、左から２番目からｎ＋１番目までの電位出力端Ｄ２〜Ｄｎ＋１に対応付けて設けられる各スイッチは、第１の実施形態と同様である。すなわち、電位設定部２の左から偶数番目の電位出力端Ｄ２，Ｄ４，・・・には、スイッチ１４が設けられる。また、左から奇数番目の電位出力端Ｄ３，Ｄ５，・・・には、スイッチ１５が設けられる。ただし、Ｄ１は除く。また、左からｎ＋１番目の電位出力端Ｄｎ＋１には、スイッチ１２が設けられる。
【０２１２】
第２の駆動装置１ｂの電位設定部２では、１番左の電位出力端Ｄ１に対応するスイッチとして、第４端部スイッチ９２（以下、単にスイッチ９２と記す。）が設けられる。この点で、電位出力端Ｄ１にスイッチ１１が設けられていた駆動装置１（図１参照）とは異なる。
【０２１３】
液晶表示パネル２０ｂのソースラインＳｎ＋１において、第１の駆動装置１ａのスイッチ９１接続されていない方の分岐部４２は、スイッチ９２に接続される。この結果、第１の駆動装置１ａにおける電位出力端Ｄｎ＋１と、第２の駆動装置１ｂにおける電位出力端Ｄ１には、共通のソースラインＳｎ＋１が接続されることになる。
【０２１４】
また、液晶表示パネル２０ｂにおける左からｎ＋２番目以降の各ソースラインＳｎ＋２〜Ｓ２ｎ＋１は、以下のようにスイッチに接続される。これらのソースラインのうち、液晶表示パネル２０ｂにおける左から偶数番目のソースラインＳｎ＋２，Ｓｎ＋４，・・・は、スイッチ１４に接続される。また、これらのソースラインのうち、液晶表示パネル２０ｂにおける左から奇数番目のソースラインＳｎ＋３，Ｓｎ＋５，・・・は、スイッチ１５に接続される。また、一番右側のソースラインＳ２ｎ＋１はスイッチ１２に接続される。
【０２１５】
スイッチ１２，１４，１５の動作は、それぞれ、第１の実施形態におけるスイッチ１２，１４，１５の動作と同様であり、説明を省略する。
【０２１６】
図３１は、第２の駆動装置１ｂにおける電位出力端Ｄ１に対応するスイッチ９２によるソースラインの接続先切り替え動作を示す説明図である。図３１（ａ）はＰＯＬ１がハイレベルの場合を示し、図３１（ｂ）はＰＯＬ１がローレベルの場合を示す。スイッチ９２は、ＳＴＶがハイレベルになっている期間中にＳＴＢの立ち上がりエッジを検出すると、以降、そのフレーム内で、ＳＴＢ２周期分の期間毎に、各スイッチについて定められた動作を繰り返す。
【０２１７】
図３１（ａ）を参照して、ＰＯＬ１がハイレベルとなるフレームでのスイッチ９２の動作を説明する。スイッチ９２は、ＳＴＢ２周期分の期間における最初の立ち上がりエッジを検出すると、スイッチ９２は、ＳＴＢがハイレベルとなっている間、ソースラインＳｎ＋１の分岐部４２をＶｐ設定用配線５に接続させる。次に、ＳＴＢの立ち下がりエッジを検出すると、ＳＴＢがローレベルとなっている間、スイッチ９２は、ソースラインＳｎ＋１の分岐部４２を電位出力端Ｄ１に接続させる。
【０２１８】
次に、ＳＴＢ２周期分の期間における２回目のＳＴＢの立ち上がりエッジを検出すると、その立ち上がりエッジからＳＴＢ１周期分の期間、スイッチ９２は、引き続き、ソースラインＳｎ＋１の分岐部４２を電位出力端Ｄ１に接続させる。この結果、ソースラインＳｎ＋１の分岐部４２はハイインピーダンス状態になる。ただし、スイッチ９２は、ソースラインＳｎ＋１の分岐部４２を、電位出力端Ｄ１、Ｖｐ設定用配線５およびＶｎ設定用配線６のいずれにも接続させないことにより、ハイインピーダンス状態にしてもよい。そして、このように分岐部４２を電位出力端Ｄ１に接続させない場合、このＳＴＢ１周期分の期間において、電位出力端Ｄ１はハイインピーダンス状態でなくてもよい。
【０２１９】
図３１（ｂ）を参照して、ＰＯＬ１がローレベルとなるフレームでのスイッチ９２の動作を説明する。スイッチ９２は、ＳＴＢ２周期分の期間における最初の立ち上がりエッジを検出すると、スイッチ９２は、ＳＴＢがハイレベルとなっている間、ソースラインＳｎ＋１の分岐部４２をＶｎ設定用配線６に接続させる。次に、ＳＴＢの立ち下がりエッジを検出すると、ＳＴＢがローレベルとなっている間、スイッチ９２は、ソースラインＳｎ＋１の分岐部４２を電位出力端Ｄ１に接続させる。
【０２２０】
次に、ＳＴＢ２周期分の期間における２回目のＳＴＢの立ち上がりエッジを検出すると、その立ち上がりエッジからＳＴＢ１周期分の期間、スイッチ９２は、引き続き、ソースラインＳｎ＋１の分岐部４２を電位出力端Ｄ１に接続させる。この結果、ソースラインＳｎ＋１の分岐部４２はハイインピーダンス状態になる。ただし、スイッチ９２は、ソースラインＳｎ＋１の分岐部４２を、電位出力端Ｄ１、Ｖｐ設定用配線５およびＶｎ設定用配線６のいずれにも接続させないことにより、ハイインピーダンス状態にしてもよい。そして、このように分岐部４２を電位出力端Ｄ１に接続させない場合、このＳＴＢ１周期分の期間において、電位出力端Ｄ１はハイインピーダンス状態でなくてもよい。
【０２２１】
以降、このフレーム内で、スイッチ９２は、このＳＴＢ２周期分の動作を繰り返す。
【０２２２】
次に、第３の実施形態における動作を説明する。ここでは、液晶表示パネル２０ｂの各行でＲ，Ｇ，Ｂの画素が繰り返し配置されているものとする。この場合、既に説明したように、ｎは６の倍数であり、その結果、ｎ＋１は奇数となる。制御部８が出力する制御信号ＳＴＢ，ＰＯＬ１，ＰＯＬ２の変化は、第１の実施形態と同様である。
【０２２３】
まず、ＰＯＬ１がハイレベルとなるフレームの動作について説明する。制御部８は、ＰＯＬ１がハイレベルとなるフレームで最初にＳＴＢを立ち上げるときに、そのＳＴＢの立ち上がりエッジに併せて、ＰＯＬ１をハイレベルに切り替え、以降、このフレーム内でＰＯＬ１をハイレベルのまま維持する。また、制御部８は、フレーム内で最初にＳＴＢがハイレベルになる期間中に、ＰＯＬ２をハイレベルに切り替え、以降、ＳＴＢの周期毎にＰＯＬ２のレベルを交互に切り替える。
【０２２４】
ＰＯＬ１がハイレベルとなるフレーム内での最初のＳＴＢの立ち上がりエッジを検出すると、各スイッチは、ＳＴＢがハイレベルとなる期間中、以下のように動作する。
【０２２５】
第１の駆動装置１ａのスイッチ１１は、ソースラインＳ１をＶｐ設定用配線５に接続させる。この結果、ソースラインＳ１の電位はＶｐとなる。
【０２２６】
各駆動装置１ａ，１ｂにおける各スイッチ１４は、それぞれ左から偶数番目のソースラインＳ２，Ｓ４，・・・，Ｓ２ｎを、Ｖｎ設定用配線６に接続させる。この結果、これらの偶数番目の各ソースラインの電位はＶｎとなる。
【０２２７】
また、各駆動装置１ａ，１ｂにおける各スイッチ１５は、それぞれ左から奇数番目のソースラインＳ３，Ｓ５，・・・，Ｓｎ−１，Ｓｎ＋３，・・・Ｓ２ｎ−１を、Ｖｐ設定用配線５に接続させる。この結果、これらの奇数番目の各ソースラインの電位はＶｐとなる。
【０２２８】
また、スイッチ９１（図２８参照）は、ソースラインＳｎ＋１の分岐部４１を電位出力端Ｄｎ＋１に接続させ、スイッチ９２（図２９参照）は、ソースラインＳｎ＋１の分岐部４２をＶｐ設定用配線５に接続させる。従って、第１の駆動装置１ａの電位出力端Ｄｎ＋１の出力はハイインピーダンス状態であるが、ソースラインＳｎ＋１の電位はＶｐとなる。
【０２２９】
また、第２の駆動装置１ｂのスイッチ１２は、ソースラインＳ２ｎ＋１をＶｐ設定用配線５に接続させる。従って、電位出力端Ｄｎ＋１はハイインピーダンス状態であるが、ソースラインＳ２ｎ＋１の電位はＶｐとなる。
【０２３０】
続いて、ＳＴＢの立ち下がりエッジを検出すると、各スイッチは、ＳＴＢがローレベルとなる期間中、以下のように動作する。なお、このとき、各駆動装置１ａ，１ｂの電位設定部２は、それぞれ、電位出力端Ｄ１〜Ｄｎから画素値に応じた電位を出力し、電位出力端Ｄｎ＋１の出力をハイインピーダンス状態とする。また、左から奇数番目の電位出力端からの出力電位は正極性電位であり、左から偶数番目の電位出力端からの出力電位は負極性電位である。
【０２３１】
第１の駆動装置１ａのスイッチ１１は、ソースラインＳ１を電位出力端Ｄ１に接続させる。この結果、ソースラインＳ１の電位は、画素値に応じた正極性電位に変化する。すなわち、ソースラインＳ１は、プリチャージ電位Ｖｐに設定されてから、画素値に応じた正極性電位に設定されることになる。
【０２３２】
第１の駆動装置１ａの各スイッチ１４は、それぞれ左から偶数番目のソースラインＳ２，Ｓ４，・・・を電位出力端Ｄ２，Ｄ４，・・・に接続させる。第２の駆動装置１ｂの各スイッチ１４も、それぞれ左から偶数番目のソースラインＳｎ＋２，Ｓｎ＋４，・・・を電位出力端Ｄ２，Ｄ４，・・・に接続させる。この結果、左から偶数番目のソースラインＳ２，Ｓ４，・・・，Ｓ２ｎの電位は、画素値に応じた負極性電位となる。すなわち、左から偶数番目の各ソースラインは、プリチャージ電位Ｖｎに設定されてから、画素値に応じた負極性電位に設定されることになる。
【０２３３】
第１の駆動装置１ａの各スイッチ１５は、それぞれ左から奇数番目のソースラインＳ３，Ｓ５，・・・，Ｓｎ−１を電位出力端Ｄ３，Ｄ５，・・・に接続させる。第２の駆動装置１ｂの各スイッチ１５も、それぞれ左から奇数番目のソースラインＳｎ＋３，Ｓｎ＋５，・・・，Ｓ２ｎ−１を電位出力端Ｄ３，Ｄ５，・・・に接続させる。この結果、左から奇数番目のソースラインＳ３，Ｓ５，・・・，Ｓｎ−１，Ｓｎ＋３，Ｓｎ＋５，・・・，Ｓ２ｎ−１の電位は、画素値に応じた正極性電位となる。すなわち、これらのソースラインは、プリチャージ電位Ｖｐに設定されてから、画素値に応じた正極性電位に設定されることになる。
【０２３４】
また、スイッチ９１（図２８参照）は、ソースラインＳｎ＋１の分岐部４１を電位出力端Ｄｎ＋１に接続させたままとし、スイッチ９２（図２９参照）は、ソースラインＳｎ＋１の分岐部４２を電位出力端Ｄ１に接続させる。従って、第１の駆動装置１ａの電位出力端Ｄｎ＋１の出力はハイインピーダンス状態であるが、ソースラインＳｎ＋１の電位は、第２の駆動装置１ｂの電位出力端Ｄ１によって、画素値に応じた正極性電位に設定される。すなわち、ソースラインＳｎ＋１は、プリチャージ電位Ｖｐに設定されてから、画素値に応じた正極性電位に設定されることになる。
【０２３５】
また、第２の駆動装置１ｂのスイッチ１２は、ソースラインＳ２ｎ＋１をＶｐ設定用配線５に接続させたままとする。よって、ソースラインＳ２ｎ＋１の電位はＶｐのままとなる。このとき、電位出力端Ｄ２ｎ＋１の出力はハイインピーダンス状態であり、ソースラインＳ２ｎ＋１は、画素電極の画素設定に用いられない。しかし、上記のように、ソースラインＳ２ｎ＋１の電位はＶｐとなり、不安定になることはない。
【０２３６】
この結果、第１行の２ｎ個の画素電極は、それぞれ、視認側から見て左側のソースラインによって画素値に応じた電位に設定され、各画素の極性は、左側から正極性、負極性、正極性、負極性、・・・となる。
【０２３７】
次に、ＳＴＢの立ち上がりエッジを検出すると、各スイッチは、ＳＴＢがハイレベルとなる期間中、以下のように動作する。
【０２３８】
第１の駆動装置１ａのスイッチ１１は、ソースラインＳ１をＶｐ設定用配線５に接続させる。この結果、ソースラインＳ１の電位はＶｐとなる。
【０２３９】
各駆動装置１ａ，１ｂにおける各スイッチ１４は、それぞれ左から偶数番目のソースラインＳ２，Ｓ４，・・・，Ｓ２ｎを、Ｖｎ設定用配線６に接続させる。この結果、これらの偶数番目の各ソースラインの電位はＶｎとなる。
【０２４０】
また、各駆動装置１ａ，１ｂにおける各スイッチ１５は、それぞれ左から奇数番目のソースラインＳ３，Ｓ５，・・・，Ｓｎ−１，Ｓｎ＋３，・・・Ｓ２ｎ−１を、Ｖｐ設定用配線５に接続させる。この結果、これらの奇数番目の各ソースラインの電位はＶｐとなる。
【０２４１】
また、スイッチ９１（図２８参照）は、ソースラインＳｎ＋１の分岐部４１をＶｐ設定用配線５に接続させ、スイッチ９２（図２９参照）は、ソースラインＳｎ＋１の分岐部４２を電位出力端Ｄ１に接続させる。従って、第２の駆動装置１ｂの電位出力端Ｄ１の出力はハイインピーダンス状態であるが、ソースラインＳｎ＋１の電位はＶｐとなる。
【０２４２】
また、第２の駆動装置１ｂのスイッチ１２は、ソースラインＳ２ｎ＋１をＶｐ設定用配線５に接続させる。従って、電位出力端Ｄｎ＋１はハイインピーダンス状態であるが、ソースラインＳ２ｎ＋１の電位はＶｐとなる。
【０２４３】
続いて、ＳＴＢの立ち下がりエッジを検出すると、各スイッチは、ＳＴＢがローレベルとなる期間中、以下のように動作する。なお、このとき、各駆動装置１ａ，１ｂの電位設定部２は、それぞれ、電位出力端Ｄ２〜Ｄｎ＋１から画素値に応じた電位を出力し、電位出力端Ｄ１の出力をハイインピーダンス状態とする。また、左から奇数番目の電位出力端からの出力電位は正極性電位であり、左から偶数番目の電位出力端からの出力電位は負極性電位である。
【０２４４】
第１の駆動装置１ａのスイッチ１１は、ソースラインＳ１をＶｐ設定用配線５に接続させたままとする。よって、ソースラインＳ１の電位はＶｐのままとなる。このとき、電位出力端Ｄ１の出力はハイインピーダンス状態であり、ソースラインＳ１は、画素電極の画素設定に用いられない。しかし、上記のように、ソースラインＳ１の電位はＶｐとなり、不安定になることはない。
【０２４５】
第１の駆動装置１ａの各スイッチ１４は、それぞれ左から偶数番目のソースラインＳ２，Ｓ４，・・・を電位出力端Ｄ２，Ｄ４，・・・に接続させる。第２の駆動装置１ｂの各スイッチ１４も、それぞれ左から偶数番目のソースラインＳｎ＋２，Ｓｎ＋４，・・・を電位出力端Ｄ２，Ｄ４，・・・に接続させる。この結果、左から偶数番目のソースラインＳ２，Ｓ４，・・・，Ｓ２ｎの電位は、画素値に応じた負極性電位となる。すなわち、左から偶数番目の各ソースラインは、プリチャージ電位Ｖｎに設定されてから、画素値に応じた負極性電位に設定されることになる。
【０２４６】
第１の駆動装置１ａの各スイッチ１５は、それぞれ左から奇数番目のソースラインＳ３，Ｓ５，・・・，Ｓｎ−１を電位出力端Ｄ３，Ｄ５，・・・に接続させる。第２の駆動装置１ｂの各スイッチ１５も、それぞれ左から奇数番目のソースラインＳｎ＋３，Ｓｎ＋５，・・・，Ｓ２ｎ−１を電位出力端Ｄ３，Ｄ５，・・・に接続させる。この結果、左から奇数番目のソースラインＳ３，Ｓ５，・・・，Ｓｎ−１，Ｓｎ＋３，Ｓｎ＋５，・・・，Ｓ２ｎ−１の電位は、画素値に応じた正極性電位となる。すなわち、これらのソースラインは、プリチャージ電位Ｖｐに設定されてから、画素値に応じた正極性電位に設定されることになる。
【０２４７】
また、スイッチ９１（図２８参照）は、ソースラインＳｎ＋１の分岐部４１を電位出力端Ｄｎ＋１に接続させ、スイッチ９２（図２９参照）は、ソースラインＳｎ＋１の分岐部４２を電位出力端Ｄ１に接続させたままとする。従って、第２の駆動装置１ｂの電位出力端Ｄ１の出力はハイインピーダンス状態であるが、ソースラインＳｎ＋１の電位は、第１の駆動装置１ａの電位出力端Ｄｎ＋１によって、画素値に応じた正極性電位に設定される。すなわち、ソースラインＳｎ＋１は、プリチャージ電位Ｖｐに設定されてから、画素値に応じた正極性電位に設定されることになる。
【０２４８】
また、第２の駆動装置１ｂのスイッチ１２は、ソースラインＳ２ｎ＋１を電位出力端Ｄｎ＋１に接続させる。よって、ソースラインＳ２ｎ＋１の電位は、画素値に応じた正極性電位に設定される。すなわち、ソースラインＳ２ｎ＋１は、プリチャージ電位Ｖｐに設定されてから、画素値に応じた正極性電位に設定されることになる。
【０２４９】
この結果、第２行の２ｎ個の画素電極は、それぞれ、視認側から見て右側のソースラインによって画素値に応じた電位に設定され、各画素の極性は、左側から負極性、正極性、負極性、正極性、・・・となる。
【０２５０】
ＰＯＬ１がハイレベルとなるフレーム内で、以降、上記のＳＴＢ２周期分の動作を繰り返す。
【０２５１】
次に、ＰＯＬ１がローレベルとなるフレームの動作について説明する。制御部８は、ＰＯＬ１がローレベルとなるフレームで最初にＳＴＢを立ち上げるときに、そのＳＴＢの立ち上がりエッジに併せて、ＰＯＬ１をローレベルに切り替え、以降、このフレーム内でＰＯＬ１をローレベルのまま維持する。ＰＯＬ２の制御は、ＰＯＬ１がハイレベルとなるフレームと同様である。
【０２５２】
ＰＯＬ１がローレベルとなるフレーム内での最初のＳＴＢの立ち上がりエッジを検出すると、各スイッチは、ＳＴＢがハイレベルとなる期間中、以下のように動作する。
【０２５３】
第１の駆動装置１ａのスイッチ１１は、ソースラインＳ１をＶｎ設定用配線６に接続させる。この結果、ソースラインＳ１の電位はＶｎとなる。
【０２５４】
各駆動装置１ａ，１ｂにおける各スイッチ１４は、それぞれ左から偶数番目のソースラインＳ２，Ｓ４，・・・，Ｓ２ｎを、Ｖｐ設定用配線５に接続させる。この結果、これらの偶数番目の各ソースラインの電位はＶｐとなる。
【０２５５】
また、各駆動装置１ａ，１ｂにおける各スイッチ１５は、それぞれ左から奇数番目のソースラインＳ３，Ｓ５，・・・，Ｓｎ−１，Ｓｎ＋３，・・・Ｓ２ｎ−１を、Ｖｎ設定用配線６に接続させる。この結果、これらの奇数番目の各ソースラインの電位はＶｎとなる。
【０２５６】
また、スイッチ９１（図２８参照）は、ソースラインＳｎ＋１の分岐部４１を電位出力端Ｄｎ＋１に接続させ、スイッチ９２（図２９参照）は、ソースラインＳｎ＋１の分岐部４２をＶｎ設定用配線６に接続させる。従って、第１の駆動装置１ａの電位出力端Ｄｎ＋１の出力はハイインピーダンス状態であるが、ソースラインＳｎ＋１の電位はＶｎとなる。
【０２５７】
また、第２の駆動装置１ｂのスイッチ１２は、ソースラインＳ２ｎ＋１をＶｎ設定用配線６に接続させる。従って、電位出力端Ｄｎ＋１はハイインピーダンス状態であるが、ソースラインＳ２ｎ＋１の電位はＶｎとなる。
【０２５８】
続いて、ＳＴＢの立ち下がりエッジを検出すると、各スイッチは、ＳＴＢがローレベルとなる期間中、以下のように動作する。なお、このとき、各駆動装置１ａ，１ｂの電位設定部２は、それぞれ、電位出力端Ｄ１〜Ｄｎから画素値に応じた電位を出力し、電位出力端Ｄｎ＋１の出力をハイインピーダンス状態とする。また、左から奇数番目の電位出力端からの出力電位は負極性電位であり、左から偶数番目の電位出力端からの出力電位は正極性電位である。
【０２５９】
第１の駆動装置１ａのスイッチ１１は、ソースラインＳ１を電位出力端Ｄ１に接続させる。この結果、ソースラインＳ１の電位は、画素値に応じた負極性電位に変化する。すなわち、ソースラインＳ１は、プリチャージ電位Ｖｎに設定されてから、画素値に応じた負極性電位に設定されることになる。
【０２６０】
第１の駆動装置１ａの各スイッチ１４は、それぞれ左から偶数番目のソースラインＳ２，Ｓ４，・・・を電位出力端Ｄ２，Ｄ４，・・・に接続させる。第２の駆動装置１ｂの各スイッチ１４も、それぞれ左から偶数番目のソースラインＳｎ＋２，Ｓｎ＋４，・・・を電位出力端Ｄ２，Ｄ４，・・・に接続させる。この結果、左から偶数番目のソースラインＳ２，Ｓ４，・・・，Ｓ２ｎの電位は、画素値に応じた正極性電位となる。すなわち、左から偶数番目の各ソースラインは、プリチャージ電位Ｖｐに設定されてから、画素値に応じた正極性電位に設定されることになる。
【０２６１】
第１の駆動装置１ａの各スイッチ１５は、それぞれ左から奇数番目のソースラインＳ３，Ｓ５，・・・，Ｓｎ−１を電位出力端Ｄ３，Ｄ５，・・・に接続させる。第２の駆動装置１ｂの各スイッチ１５も、それぞれ左から奇数番目のソースラインＳｎ＋３，Ｓｎ＋５，・・・，Ｓ２ｎ−１を電位出力端Ｄ３，Ｄ５，・・・に接続させる。この結果、左から奇数番目のソースラインＳ３，Ｓ５，・・・，Ｓｎ−１，Ｓｎ＋３，Ｓｎ＋５，・・・，Ｓ２ｎ−１の電位は、画素値に応じた負極性電位となる。すなわち、これらのソースラインは、プリチャージ電位Ｖｎに設定されてから、画素値に応じた負極性電位に設定されることになる。
【０２６２】
また、スイッチ９１（図２８参照）は、ソースラインＳｎ＋１の分岐部４１を電位出力端Ｄｎ＋１に接続させたままとし、スイッチ９２（図２９参照）は、ソースラインＳｎ＋１の分岐部４２を電位出力端Ｄ１に接続させる。従って、第１の駆動装置１ａの電位出力端Ｄｎ＋１の出力はハイインピーダンス状態であるが、ソースラインＳｎ＋１の電位は、第２の駆動装置１ｂの電位出力端Ｄ１によって、画素値に応じた負極性電位に設定される。すなわち、ソースラインＳｎ＋１は、プリチャージ電位Ｖｎに設定されてから、画素値に応じた負極性電位に設定されることになる。
【０２６３】
また、第２の駆動装置１ｂのスイッチ１２は、ソースラインＳ２ｎ＋１をＶｎ設定用配線６に接続させたままとする。よって、ソースラインＳ２ｎ＋１の電位はＶｎのままとなる。このとき、電位出力端Ｄ２ｎ＋１の出力はハイインピーダンス状態であり、ソースラインＳ２ｎ＋１は、画素電極の画素設定に用いられない。しかし、上記のように、ソースラインＳ２ｎ＋１の電位はＶｎとなり、不安定になることはない。
【０２６４】
この結果、第１行の２ｎ個の画素電極は、それぞれ、視認側から見て左側のソースラインによって画素値に応じた電位に設定され、各画素の極性は、左側から負極性、正極性、負極性、正極性、・・・となる。
【０２６５】
次に、ＳＴＢの立ち上がりエッジを検出すると、各スイッチは、ＳＴＢがハイレベルとなる期間中、以下のように動作する。
【０２６６】
第１の駆動装置１ａのスイッチ１１は、ソースラインＳ１をＶｎ設定用配線６に接続させる。この結果、ソースラインＳ１の電位はＶｎとなる。
【０２６７】
各駆動装置１ａ，１ｂにおける各スイッチ１４は、それぞれ左から偶数番目のソースラインＳ２，Ｓ４，・・・，Ｓ２ｎを、Ｖｐ設定用配線５に接続させる。この結果、これらの偶数番目の各ソースラインの電位はＶｐとなる。
【０２６８】
また、各駆動装置１ａ，１ｂにおける各スイッチ１５は、それぞれ左から奇数番目のソースラインＳ３，Ｓ５，・・・，Ｓｎ−１，Ｓｎ＋３，・・・Ｓ２ｎ−１を、Ｖｎ設定用配線６に接続させる。この結果、これらの奇数番目の各ソースラインの電位はＶｎとなる。
【０２６９】
また、スイッチ９１（図２８参照）は、ソースラインＳｎ＋１の分岐部４１をＶｎ設定用配線６に接続させ、スイッチ９２（図２９参照）は、ソースラインＳｎ＋１の分岐部４２を電位出力端Ｄ１に接続させる。従って、第２の駆動装置１ｂの電位出力端Ｄ１の出力はハイインピーダンス状態であるが、ソースラインＳｎ＋１の電位はＶｎとなる。
【０２７０】
また、第２の駆動装置１ｂのスイッチ１２は、ソースラインＳ２ｎ＋１をＶｎ設定用配線６に接続させる。従って、電位出力端Ｄｎ＋１はハイインピーダンス状態であるが、ソースラインＳ２ｎ＋１の電位はＶｎとなる。
【０２７１】
続いて、ＳＴＢの立ち下がりエッジを検出すると、各スイッチは、ＳＴＢがローレベルとなる期間中、以下のように動作する。なお、このとき、各駆動装置１ａ，１ｂの電位設定部２は、それぞれ、電位出力端Ｄ２〜Ｄｎ＋１から画素値に応じた電位を出力し、電位出力端Ｄ１の出力をハイインピーダンス状態とする。また、左から奇数番目の電位出力端からの出力電位は負極性電位であり、左から偶数番目の電位出力端からの出力電位は正極性電位である。
【０２７２】
第１の駆動装置１ａのスイッチ１１は、ソースラインＳ１をＶｎ設定用配線６に接続させたままとする。よって、ソースラインＳ１の電位はＶｎのままとなる。このとき、電位出力端Ｄ１の出力はハイインピーダンス状態であり、ソースラインＳ１は、画素電極の画素設定に用いられない。しかし、上記のように、ソースラインＳ１の電位はＶｎとなり、不安定になることはない。
【０２７３】
第１の駆動装置１ａの各スイッチ１４は、それぞれ左から偶数番目のソースラインＳ２，Ｓ４，・・・を電位出力端Ｄ２，Ｄ４，・・・に接続させる。第２の駆動装置１ｂの各スイッチ１４も、それぞれ左から偶数番目のソースラインＳｎ＋２，Ｓｎ＋４，・・・を電位出力端Ｄ２，Ｄ４，・・・に接続させる。この結果、左から偶数番目のソースラインＳ２，Ｓ４，・・・，Ｓ２ｎの電位は、画素値に応じた正極性電位となる。すなわち、左から偶数番目の各ソースラインは、プリチャージ電位Ｖｐに設定されてから、画素値に応じた正極性電位に設定されることになる。
【０２７４】
第１の駆動装置１ａの各スイッチ１５は、それぞれ左から奇数番目のソースラインＳ３，Ｓ５，・・・，Ｓｎ−１を電位出力端Ｄ３，Ｄ５，・・・に接続させる。第２の駆動装置１ｂの各スイッチ１５も、それぞれ左から奇数番目のソースラインＳｎ＋３，Ｓｎ＋５，・・・，Ｓ２ｎ−１を電位出力端Ｄ３，Ｄ５，・・・に接続させる。この結果、左から奇数番目のソースライン３，Ｓ５，・・・，Ｓｎ−１，Ｓｎ＋３，Ｓｎ＋５，・・・，Ｓ２ｎ−１の電位は、画素値に応じた負極性電位となる。すなわち、これらのソースラインは、プリチャージ電位Ｖｎに設定されてから、画素値に応じた負極性電位に設定されることになる。
【０２７５】
また、スイッチ９１（図２８参照）は、ソースラインＳｎ＋１の分岐部４１を電位出力端Ｄｎ＋１に接続させ、スイッチ９２（図２９参照）は、ソースラインＳｎ＋１の分岐部４２を電位出力端Ｄ１に接続させたままとする。従って、第２の駆動装置１ｂの電位出力端Ｄ１の出力はハイインピーダンス状態であるが、ソースラインＳｎ＋１の電位は、第１の駆動装置１ａの電位出力端Ｄｎ＋１によって、画素値に応じた負極性電位に設定される。すなわち、ソースラインＳｎ＋１は、プリチャージ電位Ｖｎに設定されてから、画素値に応じた負極性電位に設定されることになる。
【０２７６】
また、第２の駆動装置１ｂのスイッチ１２は、ソースラインＳ２ｎ＋１を電位出力端Ｄｎ＋１に接続させる。よって、ソースラインＳ２ｎ＋１の電位は、画素値に応じた負極性電位に設定される。すなわち、ソースラインＳ２ｎ＋１は、プリチャージ電位Ｖｎに設定されてから、画素値に応じた負極性電位に設定されることになる。
【０２７７】
この結果、第２行の２ｎ個の画素電極は、それぞれ、視認側から見て右側のソースラインによって画素値に応じた電位に設定され、各画素の極性は、左側から正極性、負極性、正極性、負極性、・・・となる。
【０２７８】
ＰＯＬ１がローレベルとなるフレーム内で、以降、上記のＳＴＢ２周期分の動作を繰り返す。
【０２７９】
本実施形態においても、各ソースラインは、画素値に応じた電位を出力する電位出力端に接続されていないときには、Ｖｐ設定用配線５またはＶｎ設定用配線６に接続される。よって、ソースラインの電位が不安定になることはない。ソースラインＳ１，Ｓ２ｎ＋１が画素電極の電位設定に用いられない選択期間においても、ソースラインＳ１，Ｓ２ｎ＋１はＶｐ設定用配線５またはＶｎ設定用配線６に接続される。よって、ソースラインＳ１，Ｓ２ｎ＋１に関しても、電位が不安定になることはない。
【０２８０】
なお、ソースラインＳｎ＋１に関しては、２つの分岐部４１，４２の一方が、ハイインピーダンス状態の電位出力端に接続された状態になる場合が生じるが、もう一方の分岐部は、Ｖｐ設定用配線５、Ｖｎ設定用配線６、または画素値に応じた電位を出力する電位出力端に接続される。従って、Ｓｎ＋１に関しても、電位が不安定になることはない。
【０２８１】
また、隣接する画素同士の極性は互いに異なるので、クロストークを防止することができる。
【０２８２】
また、個々のソースラインの電位は、１つのフレーム内で正極性電位または負極性電位に保たれ、ＶＣＯＭを跨いで変化することはない。従って、消費電力を抑えることができる。また、各ソースラインに画素値に応じた電位を設定する場合、プリチャージ電位を設定してから、画素値に応じた電位を設定する。よって、さらに消費電力を抑えることができる。
【０２８３】
また、上記の説明では、制御部８がＰＯＬ２を生成する場合を示したが、各駆動装置１ａ，１ｂがＰＯＬ２を生成する構成であってもよい。
【０２８４】
次に、駆動装置が３つ以上並べて設けられる場合における第３の駆動装置について説明する。図３２は、第３の駆動装置１ｃの構成例を示す説明図である。第１の駆動装置１ａや第２の駆動装置１ｂと同様の構成要素については、図２８や図３０と同一の符号を付し、詳細な説明を省略する。第３の駆動装置１ｃは、電位設定部２と、Ｖｐ設定部３と、Ｖｎ設定部４と、Ｖｐ設定用配線５と、Ｖｎ設定用配線６とを備える。これらの要素は、いずれも、第１の駆動装置１ａおよび第２の駆動装置１ｂが備える電位設定部２、Ｖｐ設定部３、Ｖｎ設定部４、Ｖｐ設定用配線５、Ｖｎ設定用配線６（図２８、図３０参照）と同様である。
【０２８５】
また、視認側から見て左から２番目からｎ番目までの電位出力端Ｄ２〜Ｄｎに対応付けて設けられる各スイッチ１４，１５に関しても、第１の駆動装置１ａおよび第２の駆動装置１ｂが備えるスイッチ１４，１５（図２８、図３０参照）と同様である。
【０２８６】
視認側から見て左からｎ＋１番目の電位出力端Ｄｎ＋１に対応付けられて設けられるスイッチ９１は、第１の駆動装置１ａが備えるスイッチ９１（図２８参照）と同様である。
【０２８７】
視認側から見て１番左の電位出力端Ｄ１に対応付けられて設けられるスイッチ９２は、第２の駆動装置１ｂが備えるスイッチ９２（図３０参照）と同様である。なお、複数の駆動装置を採用する場合、複数の駆動装置それぞれを、同一の機能を有する駆動装置としてもよい。例えば、３つの駆動装置を並べるときに、図３２に示す第３の駆動装置１ｃを３つ並べ、１番左の駆動装置における１番左の電位出力端に設けられるスイッチを、スイッチ１１と同一の機能を有するように制御すればよい。また、左から３番目の駆動装置における左からｎ＋１番目の電位出力端に設けられるスイッチを、スイッチ１２と同一の機能を有するように制御すればよい。
【０２８８】
また、第３の実施形態に第２の実施形態を適用してもよい。すなわち、マトリクス状に配置された画素電極２１の連続する行をグループにまとめ、奇数番目のグループの各行の画素電極を左側のソースラインに接続させ、偶数番目のグループの各行の画素電極を右側のソースラインに接続させる構成であってもよい。このとき、ＰＯＬ１，ＰＯＬＳ２は、第２の実施形態と同様に生成されればよい。また、この場合、各スイッチ１１，１２，１４，１５は、それぞれ、第２の実施形態におけるスイッチ１１，１２，１４，１５と同様に動作すればよい。
【０２８９】
また、第３の実施形態に第２の実施形態を適用する場合、スイッチ９１，９２は、２グループ分の走査期間毎に動作を繰り返せばよい。
【０２９０】
図３３は、第３の実施形態に第２の実施形態を適用する場合におけるスイッチ９１の動作を示す説明図である。この場合、ＰＯＬ１がハイレベルとなるフレームでは（図３３（ａ）参照）、スイッチ９１は、２グループ分の走査期間の前半に該当する１グループ分の走査期間中、ソースラインＳｎ＋１の分岐部４１を電位出力端Ｄｎ＋１に接続させ続ければよい。この結果、ソースラインＳｎ＋１の分岐部４１はハイインピーダンス状態になる。ただし、スイッチ９１は、ソースラインＳｎ＋１の分岐部４１を、電位出力端Ｄｎ＋１、Ｖｐ設定用配線５およびＶｎ設定用配線６のいずれにも接続させないことにより、ハイインピーダンス状態にしてもよい。そして、このように分岐部４１を電位出力端Ｄｎ＋１に接続させない場合、この１グループ分の走査期間中において、電位出力端Ｄｎ＋１はハイインピーダンス状態でなくてもよい。
【０２９１】
また、２グループ分の走査期間の後半に該当する１グループ分の走査期間中では、ＳＴＢがハイレベルのときにソースラインＳｎ＋１の分岐部４１をＶｐ設定用配線５に接続させ、ＳＴＢがローレベルのときにソースラインＳｎ＋１の分岐部４１を電位出力端Ｄｎ＋１に接続させればよい。
【０２９２】
また、ＰＯＬ１がローレベルとなるフレームでは（図３３（ｂ）参照）、スイッチ９１は、２グループ分の走査期間の前半に該当する１グループ分の走査期間中、ソースラインＳｎ＋１の分岐部４１を電位出力端Ｄｎ＋１に接続させ続ければよい。この結果、ソースラインＳｎ＋１の分岐部４１はハイインピーダンス状態になる。ただし、上述のように、スイッチ９１は、ソースラインＳｎ＋１の分岐部４１を、電位出力端Ｄｎ＋１、Ｖｐ設定用配線５およびＶｎ設定用配線６のいずれにも接続させないことにより、ハイインピーダンス状態にしてもよい。そして、このように分岐部４１を電位出力端Ｄｎ＋１に接続させない場合、この１グループ分の走査期間中において、電位出力端Ｄｎ＋１はハイインピーダンス状態でなくてもよい。
【０２９３】
また、２グループ分の走査期間の後半に該当する１グループ分の走査期間中では、ＳＴＢがハイレベルのときにソースラインＳｎ＋１の分岐部４１をＶｎ設定用配線６に接続させ、ＳＴＢがローレベルのときにソースラインＳｎ＋１の分岐部４１を電位出力端Ｄｎ＋１に接続させればよい。
【０２９４】
図３４は、第３の実施形態に第２の実施形態を適用する場合におけるスイッチ９２の動作を示す説明図である。この場合、ＰＯＬ１がハイレベルとなるフレームでは（図３４（ａ）参照）、スイッチ９２は、２グループ分の走査期間の前半に該当する１グループ分の走査期間中、ＳＴＢがハイレベルのときにソースラインＳｎ＋１の分岐部４２をＶｐ設定用配線５に接続させ、ＳＴＢがローレベルのときにソースラインＳｎ＋１の分岐部４２を電位出力端Ｄ１に接続させればよい。
【０２９５】
また、２グループ分の走査期間の後半に該当する１グループ分の走査期間中では、ソースラインＳｎ＋１の分岐部４２を電位出力端Ｄ１に接続させつづければよい。この結果、ソースラインＳｎ＋１の分岐部４２はハイインピーダンス状態になる。ただし、スイッチ９２は、ソースラインＳｎ＋１の分岐部４２を、電位出力端Ｄ１、Ｖｐ設定用配線５およびＶｎ設定用配線６のいずれにも接続させないことにより、ハイインピーダンス状態にしてもよい。そして、このように分岐部４２を電位出力端Ｄ１に接続させない場合、この１グループ分の走査期間中において、電位出力端Ｄ１はハイインピーダンス状態でなくてもよい。
【０２９６】
ＰＯＬ１がローレベルとなるフレームでは（図３４（ｂ）参照）、スイッチ９２は、２グループ分の走査期間の前半に該当する１グループ分の走査期間中、ＳＴＢがハイレベルのときにソースラインＳｎ＋１の分岐部４２をＶｎ設定用配線６に接続させ、ＳＴＢがローレベルのときにソースラインＳｎ＋１の分岐部４２を電位出力端Ｄ１に接続させればよい。
【０２９７】
また、２グループ分の走査期間の後半に該当する１グループ分の走査期間中では、ソースラインＳｎ＋１の分岐部４２を電位出力端Ｄ１に接続させつづければよい。この結果、ソースラインＳｎ＋１の分岐部４２はハイインピーダンス状態になる。ただし、上述のように、スイッチ９２は、ソースラインＳｎ＋１の分岐部４２を、電位出力端Ｄ１、Ｖｐ設定用配線５およびＶｎ設定用配線６のいずれにも接続させないことにより、ハイインピーダンス状態にしてもよい。そして、このように分岐部４２を電位出力端Ｄ１に接続させない場合、この１グループ分の走査期間中において、電位出力端Ｄ１はハイインピーダンス状態でなくてもよい。
【０２９８】
なお、本発明の各実施形態の液晶表示装置は、ノーマリブラックであってもノーマリホワイトであってもよい。
【０２９９】
また、上記の各実施形態では、液晶表示パネルの各行において、Ｒ，Ｇ，Ｂの順に画素が並ぶ場合を例にして説明したが、Ｒ，Ｇ，Ｂの画素の配置態様は、特に限定されない。また、液晶表示パネルは、モノクロ表示を行うものであってもよい。
【０３００】
また、上記の各実施形態で述べたＳＴＢは、プリチャージ期間と、ソースラインに対して画素値に応じた電位を設定する期間とを規定する信号であるということができる。すなわち、ＳＴＢがハイレベルとなる期間はプリチャージ期間に該当する。また、ＳＴＢがローレベルとなる期間は、ソースラインに対して画素値に応じた電位を設定する期間に該当する。
【産業上の利用可能性】
【０３０１】
本発明は、アクティブマトリクス方式の液晶表示装置に好適に適用される。
【符号の説明】
【０３０２】
１ 駆動装置
１ａ 第１の駆動装置
１ｂ 第２の駆動装置
１ｃ 第３の駆動装置
２ 電位設置部
３ Ｖｐ設定部（第１のプリチャージ電位設定部）
４ Ｖｎ設定部（第２のプリチャージ電位設定部）
５ Ｖｐ設定用配線（第１のプリチャージ電位設定用配線）
６ Ｖｎ設定用配線（第２のプリチャージ電位設定用配線）
１１，１２，１４，１５，９１，９２ スイッチ
【技術分野】
【０００１】
本発明は、アクティブマトリクス方式の液晶表示装置に関する。
【背景技術】
【０００２】
アクティブマトリクス方式の液晶表示装置は、コモン電極と、複数の画素電極との間に液晶を挟持する。そして、各画素電極にはＴＦＴ（Thin Film Transistor）等のアクティブ素子が設けられ、アクティブ素子を用いて、画素電極にソース配線の電圧を設定するか否かを制御できる。
【０００３】
コモン電極は所定の電位に設定され、各画素電極は、表示画像の各画素値に応じた電位に設定される。ここで、コモン電極の電位よりも画素電極の電位の方が高い状態を正極性と記す。また、コモン電極の電位よりも画素電極の電位の方が低い状態を負極性と記す。
【０００４】
図３５は、コモン電極の電位と、各極性で画素を白色や黒色に設定する電位の例を示す説明図である。ここでは、ノーマリホワイトの場合を例にして説明する。コモン電極の電位をＶＣＯＭと記す。図３５に示すＶｐｂ，Ｖｐｗ，ＶＣＯＭ，Ｖｎｗ，Ｖｎｂは、それぞれ電位を表し、Ｖｎｂ＜Ｖｎｗ＜ＶＣＯＭ＜Ｖｐｗ＜Ｖｐｂとなっている。正極性で画素を黒色表示にする場合は、その画素に接続されるソースラインの電位をＶｐｂに設定し、正極性で画素を白色表示にする場合は、その画素に接続されるソースラインの電位をＶｐｗに設定すればよい。また、正極性で画素を中間調表示に設定する場合、その画素に接続されるソースラインの電位をＶｐｗより高くＶｐｂより低い電位に設定すればよい。また、負極性で画素を黒色表示にする場合は、その画素に接続されるソースラインの電位をＶｎｂに設定し、負極性で画素を白色表示にする場合は、その画素に接続されるソースラインの電位をＶｎｗに設定すればよい。また、負極性で画素を中間調表示に設定する場合、その画素に接続されるソースラインの電位をＶｎｗより低くＶｎｂより高い電位に設定すればよい。
【０００５】
アクティブマトリクス方式の液晶表示装置では、クロストーク防止のために、同極性の画素が連続して並ぶことが少なくなるように駆動することが好ましい。図３６は、一般的な液晶表示装置を示す説明図である。図３６に示すように画素電極５０が、マトリクス状に配置され、個々の画素電極には、ＴＦＴ５１が設けられる。図３６において、赤色表示用画素には「Ｒ」と記し、緑色表示用画素には「Ｇ」と記し、青色表示用画素には「Ｂ」と記している。
【０００６】
図３６に示すように、各ソースラインＳ１〜Ｓｎの電位を設定するソースドライバ６０が設けられ、ソースドライバ６０の出力端Ｄ１〜Ｄｎに、各ソースラインが接続される。図３６に示す例では、各ＴＦＴ５１は画素電極５０の左側に設けられ、画素電極５０の左側に存在するソースラインに接続される。また、画素の行毎にゲートラインＧ１，Ｇ２，Ｇ３，・・・が設けられ、各ゲートラインは、その行の各画素電極のＴＦＴ５１に接続される。ゲートラインが順次選択され、選択行のＴＦＴ５１が、画素電極５０とソースラインとを導通状態にする。この結果、選択行の画素電極５０が、画素電極の左側に存在するソースラインと等電位に制御される。また、非選択行のＴＦＴ５１は、画素電極５０とソースラインとを非導通状態にする。ゲートラインが順次選択され、ソースドライバ６０が各ソースラインの電位を選択行の各画素の画素値に応じた電位に設定することで、画像データに応じた画像が表示される。
【０００７】
図３６に示す一般的な液晶表示装置において、ソースドライバ６０は、例えば、以下のようにして、隣接する画素同士の極性が異なるように制御する。ソースドライバ６０は、ある１つのフレームにおいて、奇数番目の行のゲートラインの選択時には、奇数番目の列のソースラインＳ１，Ｓ３，Ｓ５，・・・の電位を、コモン電極（図示略）の電位ＶＣＯＭよりも高い電位に設定し、偶数番目の列のソースラインＳ２，Ｓ４，Ｓ６，・・・の電位を、ＶＣＯＭよりも低い電位に設定する。また、ソースドライバ６０は、偶数番目の行のゲートラインの選択時には、奇数番目の列のソースラインＳ１，Ｓ３，Ｓ５，・・・の電位を、ＶＣＯＭよりも低い電位に設定し、偶数番目の列のソースラインＳ２，Ｓ４，Ｓ６，・・・の電位を、ＶＣＯＭよりも高い電位を設定する。この結果、図３６に示すように、隣接する画素が交互に正極性、負極性になるように制御される。なお、図３６において、「＋」は正極性を表し、「−」は負極性を表す。
【０００８】
さらに、ソースドライバ６０は、フレームの切り替わり毎に、個々の画素の極性を反転させるように、ソースラインの電位を切り替える。すなわち、上記のフレームの次のフレームでは、ソースドライバ６０は、奇数番目の行のゲートラインの選択時には、奇数番目の列のソースラインの電位をＶＣＯＭよりも低い電位に設定し、偶数番目の列のソースラインの電位をＶＣＯＭよりも高い電位に設定する。また、ソースドライバ６０は、偶数番目の行のゲートラインの選択時には、奇数番目の列のソースラインの電位をＶＣＯＭよりも高い電位に設定し、偶数番目の列のソースラインの電位をＶＣＯＭよりも低い電位を設定する。この結果、各画素の極性は、図３６に示す各画素の極性とは逆になる。
【０００９】
この駆動方法では、選択行が切り替わる毎に、個々のソースラインの電位をＶＣＯＭより高い電位からＶＣＯＭより低い電位に変化させたり、あるいは、ＶＣＯＭより低い電位からＶＣＯＭより高い電位に変化させたりする。そのため、消費電力が大きくなってしまう。特に、液晶表示パネルの消費電力は、選択行切り替え時のソースラインの電位差の二乗に比例するので、ソースラインの電位切り替え回数が多いことにより、消費電力が大きくなる。
【００１０】
消費電力を抑えつつ、隣接する画素同士の極性が異なるように制御可能な液晶表示装置が提案されている（特許文献１参照）。特許文献１に記載された液晶表示装置では、奇数行のゲートラインに接続するＴＦＴは、ソースラインの左側に形成され、偶数行のゲートラインに接続するＴＦＴは、ソースラインの右側に形成される。この構成により、選択期間毎に、ソースラインの電位がＶＣＯＭより高い電位からＶＣＯＭより低い電位に変化したり、ＶＣＯＭより低い電位からＶＣＯＭより高い電位に変化したりすることを防いでいる。
【００１１】
また、特許文献２には、ソースラインに対して、予備電位を供給した後に信号電位（画素に設定する電位）を供給することによりソースドライバの発熱量を抑制する液晶表示装置が記載されている。予備電位を供給する期間をプリチャージ期間と呼ぶ。特許文献２に記載の液晶表示装置は、正極性の場合、プリチャージ期間で第１の予備電位をソースラインに供給する。第１の予備電位は、例えば、最低階調に対応する正極性の信号電位および最高階調に対応する正極性の信号電位の略平均値である。また、負極性の場合、プリチャージ期間で第２の予備電位をソースラインに供給する。第２の予備電位は、例えば、最低階調に対応する負極性の信号電位および最高階調に対応する負極性の信号電位の略平均値である。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００９−１８１１００号公報（段落０００８−００１８、図１−６）
【特許文献２】特開２０１０−１５０５７号公報（段落００２０）
【発明の概要】
【発明が解決しようとする課題】
【００１３】
液晶表示パネルの構成として、ソースラインの本数を画素電極の列数よりも１多くし、ソースライン間に、画素電極の列が配置されるようにした構成が考えられる。この構成において、例えば、奇数行目の各画素電極を、ＴＦＴを介して左側のソースラインに接続させる。偶数行目の各画素電極を、ＴＦＴを介して右側のソースラインに接続させる。この構成におけるソースラインの数をｎ＋１本とする。奇数行目の選択期間には、１番左のソースラインから、ｎ番目のソースラインに対して、選択行の各画素値に応じた電位を設定し、偶数行目の選択期間には、左から２番目のソースラインから、ｎ＋１番目のソースラインに対して、選択行の各画素値に応じた電位を設定することにより、各行の画素電極を全て、画素値に応じた電位とすることができる。
【００１４】
このような構成では、例えば、左から２番目のソースラインに、ソースドライバにおける左から２番目の出力端を接続させる。そして、その出力端は、奇数番目の行の選択期間では、左から２番目の画素の画素値に応じた電位を設定し、偶数番目の行の選択期間では、１番左の画素の画素値に応じた電位を設定すればよい。このとき、その出力端は、あるフレームではＶＣＯＭより低い電位を出力し続け、次のフレームではＶＣＯＭより高い電位を出力し続ければよい。このように、ソースドライバにおける左から２番目の出力端では、ＶＣＯＭより低い電位の出力と、ＶＣＯＭより高い電位の出力とをフレーム毎に切り替える。ソースドライバの他の出力端でも、ＶＣＯＭより高い電位を出力するか、低い電位を出力するかを、フレーム毎に切り替えればよい。他のソースラインに関しても同様に制御する。このようにすることで、消費電力を抑えつつ、隣接する画素同士の極性を逆極性にすることができる。
【００１５】
しかし、上記のような構成では、各行の選択期間において、画素電極の電位設定に用いられないソースラインが１本存在することになる。例えば、左からｎ＋１番目のソースラインは奇数番目の行の画素電極に接続されていないので、奇数番目の行の選択期間において、奇数番目の行の画素電極の電位設定に用いられない。同様に、１番左のソースラインは偶数番目の行の画素電極に接続されていないので、偶数番目の行の選択期間において、偶数番目の行の画素電極の電位設定に用いられない。
【００１６】
このように、両端のソースラインに関しては、選択された行の画素電極の電位設定に用いられない場合が生じる。このとき、画素電極の電位設定に用いられないソースラインに接続されたソースドライバの出力端に関してはハイインピーダンス状態にすることが考えられる。例えば、左からｎ＋１番目のソースラインに接続されるソースドライバの出力端は、奇数番目の行が選択される場合、ハイインピーダンス状態に設定することが考えられる。１番左のソースラインに接続されるソースドライバの出力端に関しても、偶数番目の行が選択される場合、ハイインピーダンス状態に設定することが考えられる。
【００１７】
しかし、このようにソースドライバの出力端をハイインピーダンス状態にすると、その出力端に接続されたソースラインの電位を不安定にしてしまう。例えば、ソースドライバの出力端がハイインピーダンス状態となったときに、その出力端に接続されたソースラインの電位は、ゲートライン等の影響を受け、不安定になる。
【００１８】
そこで、本発明は、消費電力を抑えつつ、ソースライン電位を安定化することができる液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１９】
本発明による液晶表示装置は、アクティブマトリクス方式の液晶表示パネル（例えば、液晶表示パネル２０）と、液晶表示パネルを駆動する駆動装置（例えば、駆動装置１）とを備え、液晶表示パネルが、コモン電極と、マトリクス状に配置された複数の画素電極と、画素電極の列数よりも１多い数のソースラインとを備え、画素電極の各列は、隣り合うソースラインの間に配置され、画素電極の行を１行毎に、または、連続する複数行毎に１つのグループとした場合に、奇数番目のグループの各行の画素電極は、その画素電極の両側に存在するソースラインのうち所定の側（例えば、視認側から見て左側）のソースラインに接続され、偶数番目のグループの各行の画素電極は、その画素電極の両側に存在するソースラインのうち所定の側とは反対側（例えば、視認側から見て右側）のソースラインに接続され、駆動装置が、画像データに含まれる画素値に応じた電位をソースラインに出力する電位出力端をソースライン毎に有し、所定の側から奇数番目の電位出力端からコモン電極の電位より高い電位である正極性電位を出力し、所定の側から偶数番目の電位出力端からコモン電極の電位より低い電位である負極性電位を出力する第１の電位出力態様と、所定の側から奇数番目の電位出力端から負極性電位を出力し、所定の側から偶数番目の電位出力端から正極性電位を出力する第２の電位出力態様とを、フレーム毎に交互に切り替える電位出力手段（例えば、電位設定部２）と、画素値に応じた正極性電位がソースラインに出力される前に、そのソースラインに設定する電位である第１予備電位（例えば、Ｖｐ）を出力する第１予備電位出力手段（例えば、Ｖｐ設定部３）と、画素値に応じた負極性電位がソースラインに出力される前に、そのソースラインに設定する電位である第２予備電位（例えば、Ｖｎ）を出力する第２予備電位出力手段（例えば、Ｖｎ設定部４）とを含み、電位出力手段が、ソースラインの数をｎ＋１本とすると、各フレーム内で、奇数番目のグループの各行が全て選択される期間では、予備電位設定期間後に、所定の側から１番目からｎ番目までの電位出力端からそれぞれ画素値に応じた電位を出力し、偶数番目のグループの各行が全て選択される期間では、予備電位設定期間後に、所定の側から２番目からｎ＋１番目までの電位出力端からそれぞれ画素値に応じた電位を出力し、駆動装置が、所定の側から１番目のソースラインを、第１予備電位出力手段、第２予備電位出力手段、または、電位出力手段における所定の側から１番目の電位出力端に接続させる第１ソースライン用切替手段（例えば、スイッチ１１）と、所定の側からｎ＋１番目のソースラインを、第１予備電位出力手段、第２予備電位出力手段、または、電位出力手段における所定の側からｎ＋１番目の電位出力端に接続させる最終ソースライン用切替手段（例えば、スイッチ１２）と、所定の側から１番目およびｎ＋１番目以外のソースラインのうち、偶数番目のソースラインを、第１予備電位出力手段、第２予備電位出力手段、または、電位出力手段における所定の側から偶数番目の電位出力端に接続させる偶数番目ソースライン用切替手段（例えば、スイッチ１４）と、所定の側から１番目およびｎ＋１番目以外のソースラインのうち、奇数番目のソースラインを、第１予備電位出力手段、第２予備電位出力手段、または、電位出力手段における所定の側から奇数番目の電位出力端に接続させる奇数番目ソースライン用切替手段（例えば、スイッチ１５）とを備え、第１ソースライン用切替手段が、第１の電位出力態様となるフレーム内（例えば、ＰＯＬ１がハイレベルであるフレーム内）で、奇数番目のグループの各行が全て選択される期間中、予備電位設定期間に、所定の側から１番目のソースラインを第１予備電位出力手段に接続させ、予備電位設定期間の経過後、所定の側から１番目の電位出力端にそのソースラインを接続させ、偶数番目のグループの各行が全て選択される期間中、そのソースラインを第１予備電位出力手段に接続させ、第２の電位出力態様となるフレーム内（例えば、ＰＯＬ１がローレベルであるフレーム内）で、奇数番目のグループの各行が全て選択される期間中、予備電位設定期間に、所定の側から１番目のソースラインを第２予備電位出力手段に接続させ、予備電位設定期間の経過後、所定の側から１番目の電位出力端にそのソースラインを接続させ、偶数番目のグループの各行が全て選択される期間中、そのソースラインを第２予備電位出力手段に接続させ、最終ソースライン用切替手段が、第１の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、所定の側からｎ＋１番目のソースラインを、第１予備電位出力手段または第２予備電位出力手段に接続させ、偶数番目のグループの各行が全て選択される期間中、予備電位設定期間に、そのソースラインを第１予備電位出力手段または第２予備電位出力手段に接続させ、予備電位設定期間の経過後、所定の側からｎ＋１番目の電位出力端にそのソースラインを接続させ、第２の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、所定の側からｎ＋１番目のソースラインを、第１予備電位出力手段と第２予備電位出力手段のうち、第１の電位出力態様となるフレームとは異なる方に接続させ、偶数番目のグループの各行が全て選択される期間中、予備電位設定期間に、そのソースラインを、第１予備電位出力手段と第２予備電位出力手段のうち、第１の電位出力態様となるフレームとは異なる方に接続させ、予備電位設定期間の経過後、所定の側からｎ＋１番目の電位出力端にそのソースラインを接続させ、偶数番目ソースライン用切替手段が、第１の電位出力態様となるフレーム内で、予備電位設定期間に、所定の側から偶数番目のソースラインを第２予備電位出力手段に接続させ、予備電位設定期間の経過後、所定の側から偶数番目の電位出力端にそのソースラインを接続させ、第２の電位出力態様となるフレーム内で、予備電位設定期間に、所定の側から偶数番目のソースラインを第１予備電位出力手段に接続させ、予備電位設定期間の経過後、所定の側から偶数番目の電位出力端にそのソースラインを接続させ、奇数番目ソースライン用切替手段が、第１の電位出力態様となるフレーム内で、予備電位設定期間に、所定の側から奇数番目のソースラインを第１予備電位出力手段に接続させ、予備電位設定期間の経過後、所定の側から奇数番目の電位出力端にそのソースラインを接続させ、第２の電位出力態様となるフレーム内で、予備電位設定期間に、所定の側から奇数番目のソースラインを第２予備電位出力手段に接続させ、予備電位設定期間の経過後、所定の側から奇数番目の電位出力端にそのソースラインを接続させることを特徴とする。
【００２０】
また、本発明による液晶表示装置は、アクティブマトリクス方式の液晶表示パネル（例えば、液晶表示パネル２０ｂ）と、並べて配置されて液晶表示パネルを駆動する複数の駆動装置（例えば、第１の駆動装置１ａおよび第２の駆動装置１ｂ）とを備え、液晶表示パネルが、コモン電極と、マトリクス状に配置された複数の画素電極と、画素電極の列数よりも１多い数のソースラインとを備え、画素電極の各列は、隣り合うソースラインの間に配置され、画素電極の行を１行毎に、または、連続する複数行毎に１つのグループとした場合に、奇数番目のグループの各行の画素電極は、その画素電極の両側に存在するソースラインのうち所定の側（例えば、視認側から見て左側）のソースラインに接続され、偶数番目のグループの各行の画素電極は、その画素電極の両側に存在するソースラインのうち所定の側とは反対側（例えば、視認側から見て右側）のソースラインに接続され、複数の駆動装置が、それぞれ、画像データに含まれる画素値に応じた電位をソースラインに出力する電位出力端を複数個有し、所定の側から奇数番目の電位出力端からコモン電極の電位より高い電位である正極性電位を出力し、所定の側から偶数番目の電位出力端からコモン電極の電位より低い電位である負極性電位を出力する第１の電位出力態様と、所定の側から奇数番目の電位出力端から負極性電位を出力し、所定の側から偶数番目の電位出力端から正極性電位を出力する第２の電位出力態様とを、フレーム毎に交互に切り替える電位出力手段（例えば、電位設定部２）と、画素値に応じた正極性電位がソースラインに出力される前に、そのソースラインに設定する電位である第１予備電位（例えば、Ｖｐ）を出力する第１予備電位出力手段（例えば、Ｖｐ設定部３）と、画素値に応じた負極性電位がソースラインに出力される前に、そのソースラインに設定する電位である第２予備電位（例えば、Ｖｎ）を出力する第２予備電位出力手段（例えば、Ｖｎ設定部４）とを含み、各駆動装置に備えられる電位出力手段の電位出力端の数をｎ＋１個とすると、ｎ＋１は奇数であり、複数の駆動装置の個数をｕとし、ｖを１以上ｕ未満の整数とすると、所定の側からｖ・ｎ＋１番目のソースラインは、第１分岐部と第２分岐部を有し、所定の側からｖ・ｎ＋１番目のソースラインの第１分岐部は、所定の側からｖ番目の駆動装置における所定の側からｎ＋１番目の電位出力端に接続され、ソースラインの第２分岐部は、所定の側からｖ＋１番目の駆動装置における所定の側から１番目の電位出力端に接続され、各駆動装置に備えられる電位出力手段が、それぞれ、各フレーム内で、奇数番目のグループの各行が全て選択される期間では、予備電位設定期間後に、所定の側から１番目からｎ番目までの電位出力端からそれぞれ画素値に応じた電位を出力し、偶数番目のグループの各行が全て選択される期間では、予備電位設定期間後に、所定の側から２番目からｎ＋１番目までの電位出力端からそれぞれ画素値に応じた電位を出力し、複数の駆動装置のうち、所定の側から１番目に配置された駆動装置である第１の駆動装置（例えば、第１の駆動装置１ａ）は、当該駆動装置自身の電位出力手段における所定の側から１番目の電位出力端に対応するソースラインを、第１予備電位出力手段、第２予備電位出力手段、または、その電位出力端に接続させる第１切替手段（例えば、スイッチ１１）と、当該駆動装置自身の電位出力手段における所定の側からｎ＋１番目の電位出力端に対応するソースラインの第１分岐部を、第１予備電位出力手段、第２予備電位出力手段、または、その電位出力端に接続させるか、あるいは、いずれとも接続させない状態とする第２切替手段（例えば、スイッチ９１）とを備え、複数の駆動装置のうち、所定の側から最も遠い位置に配置された駆動装置である第２の駆動装置（例えば、第２の駆動装置１ｂ）は、当該駆動装置自身の電位出力手段における所定の側から１番目の電位出力端に対応するソースラインの第２分岐部を、第１予備電位出力手段、第２予備電位出力手段、または、その電位出力端に接続させるか、あるいは、いずれとも接続させない状態とする第３切替手段（例えば、スイッチ９２）と、当該駆動装置自身の電位出力手段における所定の側からｎ＋１番目の電位出力端に対応するソースラインを、第１予備電位出力手段、第２予備電位出力手段、または、その電位出力端に接続させる第４切替手段（例えば、スイッチ１２）とを備え、複数の駆動装置が、いずれも、電位出力手段における所定の側から偶数番目の電位出力端に対応するソースラインを、第１予備電位出力手段、第２予備電位出力手段、または、その電位出力端に接続させる第５切替手段（例えば、スイッチ１４）と、電位出力手段における所定の側から奇数番目の電位出力端に対応するソースラインを、第１予備電位出力手段、第２予備電位出力手段、または、その電位出力端に接続させる第６切替手段（例えば、スイッチ１５）とを備え、第１切替手段が、第１の電位出力態様となるフレーム内（例えば、ＰＯＬ１がハイレベルであるフレーム内）で、奇数番目のグループの各行が全て選択される期間中、当該第１切替手段が設けられる駆動装置の電位出力手段における所定の側から１番目の電位出力端に対応するソースラインを、予備電位設定期間に第１予備電位出力手段に接続させ、予備電位設定期間の経過後、そのソースラインをその電位出力端に接続させ、偶数番目のグループの各行が全て選択される期間中、そのソースラインを第１予備電位出力手段に接続させ、第２の電位出力態様となるフレーム内（例えば、ＰＯＬ１がローレベルであるフレーム内）で、奇数番目のグループの各行が全て選択される期間中、そのソースラインを、予備電位設定期間に第２予備電位出力手段に接続させ、予備電位設定期間の経過後、そのソースラインをその電位出力端に接続させ、偶数番目のグループの各行が全て選択される期間中、そのソースラインを第２予備電位出力手段に接続させ、第２切替手段が、第１の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、当該第２切替手段が設けられる駆動装置の電位出力手段における所定の側からｎ＋１番目の電位出力端に対応するソースラインの第１分岐部をハイインピーダンス状態とし、偶数番目のグループの各行が全て選択される期間中、そのソースラインの第１分岐部を、予備電位設定期間に第１予備電位出力手段に接続させ、予備電位設定期間の経過後、そのソースラインの第１分岐部をその電位出力端に接続させ、第２の電位出力態様となるフレームで、奇数番目のグループの各行が全て選択される期間中、そのソースラインの第１分岐部をハイインピーダンス状態とし、偶数番目のグループの各行が全て選択される期間中、そのソースラインの第１分岐部を、予備電位設定期間に第２予備電位出力手段に接続させ、予備電位設定期間の経過後、そのソースラインの第１分岐部をその電位出力端に接続させ、第３切替手段が、第１の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、当該第３切替手段が設けられる駆動装置の電位出力手段における所定の側から１番目の電位出力端に対応するソースラインの第２分岐部を、予備電位設定期間に第１予備電位出力手段に接続させ、予備電位設定期間の経過後、そのソースラインの第２分岐部をその電位出力端に接続させ、偶数番目のグループの各行が全て選択される期間中、そのソースラインの第２分岐部をハイインピーダンス状態とし、第２の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、そのソースラインの第２分岐部を、予備電位設定期間に第２予備電位出力手段に接続させ、予備電位設定期間の経過後、そのソースラインの第２分岐部をその電位出力端に接続させ、偶数番目のグループの各行が全て選択される期間中、そのソースラインの第２分岐部をハイインピーダンス状態とし、第４切替手段が、第１の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、当該第４切替手段が設けられる駆動装置の電位出力手段における所定の側からｎ＋１番目の電位出力端に対応するソースラインを、第１予備電位出力手段に接続させ、偶数番目のグループの各行が全て選択される期間中、そのソースラインを、予備電位設定期間に第１予備電位出力手段に接続させ、予備電位設定期間の経過後、そのソースラインをその電位出力端に接続させ、第２の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、そのソースラインを第２予備電位出力手段に接続させ、偶数番目のグループの各行が全て選択される期間中、そのソースラインを、予備電位設定期間に第２予備電位出力手段に接続させ、予備電位設定期間の経過後、そのソースラインをその電位出力端に接続させ、第５切替手段が、第１の電位出力態様となるフレーム内で、電位出力手段における所定の側から偶数番目の電位出力端に対応するソースラインを、予備電位設定期間に第２予備電位出力手段に接続させ、予備電位設定期間の経過後、その電位出力端に接続させ、第２の電位出力態様となるフレーム内で、そのソースラインを、予備電位設定期間に第１予備電位出力手段に接続させ、予備電位設定期間の経過後、その電位出力端に接続させ、第６切替手段が、第１の電位出力態様となるフレーム内で、電位出力手段における所定の側から奇数番目の電位出力端に対応するソースラインを、予備電位設定期間に第１予備電位出力手段に接続させ、予備電位設定期間の経過後、その電位出力端に接続させ、第２の電位出力態様となるフレーム内で、そのソースラインを、予備電位設定期間に第２予備電位出力手段に接続させ、予備電位設定期間の経過後、その電位出力端に接続させることを特徴とする。
【００２１】
複数の駆動装置のうち、第１の駆動装置および第２の駆動装置以外の各駆動装置（例えば、第３の駆動装置）は、第２切替手段と、第３切替手段とを備える構成であってもよい。
【００２２】
また、各駆動装置に備えられる電位出力手段は、それぞれ、ソースラインが第１予備電位または第２予備電位に設定される予備電位設定期間後に、所定の側から１番目またはｎ＋１番目の電位出力端をハイインピーダンス状態として、他の電位出力端からはそれぞれ画素値に応じた電位を出力し、各フレーム内で、奇数番目のグループの各行が全て選択される期間では、予備電位設定期間後に、所定の側から１番目からｎ番目までの電位出力端からそれぞれ画素値に応じた電位を出力し、ｎ＋１番目の電位出力端をハイインピーダンス状態とし、偶数番目のグループの各行が全て選択される期間では、予備電位設定期間後に、所定の側から２番目からｎ＋１番目までの電位出力端からそれぞれ画素値に応じた電位を出力し、１番目の電位出力端をハイインピーダンス状態とし、第２切替手段が、第１の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、当該第２切替手段が設けられる駆動装置の電位出力手段における所定の側からｎ＋１番目の電位出力端に対応するソースラインの第１分岐部を当該電位出力端に接続させ、偶数番目のグループの各行が全て選択される期間中、そのソースラインの第１分岐部を、予備電位設定期間に第１予備電位出力手段に接続させ、予備電位設定期間の経過後、そのソースラインの第１分岐部をその電位出力端に接続させ、第２の電位出力態様となるフレームで、奇数番目のグループの各行が全て選択される期間中、そのソースラインの第１分岐部をその電位出力端に接続させ、偶数番目のグループの各行が全て選択される期間中、そのソースラインの第１分岐部を、予備電位設定期間に第２予備電位出力手段に接続させ、予備電位設定期間の経過後、そのソースラインの第１分岐部をその電位出力端に接続させ、第３切替手段が、第１の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、当該第３切替手段が設けられる駆動装置の電位出力手段における所定の側から１番目の電位出力端に対応するソースラインの第２分岐部を、予備電位設定期間に第１予備電位出力手段に接続させ、予備電位設定期間の経過後、そのソースラインの第２分岐部をその電位出力端に接続させ、偶数番目のグループの各行が全て選択される期間中、そのソースラインの第２分岐部をその電位出力端に接続させ、第２の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、そのソースラインの第２分岐部を、予備電位設定期間に第２予備電位出力手段に接続させ、予備電位設定期間の経過後、そのソースラインの第２分岐部をその電位出力端に接続させ、偶数番目のグループの各行が全て選択される期間中、そのソースラインの第２分岐部をその電位出力端に接続させる構成であってもよい。
【００２３】
例えば、最大階調に対応する負極性電位（例えば、Ｖ１７）をＶｂとし、最大階調に対応する正極性電位（例えば、Ｖ０）をＶａとしたときに、第１予備電位は、Ｖｂ＋（３／４）×（Ｖａ−Ｖｂ）であり、第２予備電位は、Ｖｂ＋（１／４）×（Ｖａ−Ｖｂ）であってもよい。
【発明の効果】
【００２４】
本発明の液晶表示装置によれば、消費電力を抑えつつ、ソースライン電位を安定化することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の液晶表示装置が備える駆動装置、制御部および電源部を示す説明図。
【図２】本発明の液晶表示装置が備える液晶表示パネル２０の例を示す説明図。
【図３】１行分のデータを順に取り込むタイミングの例を示すタイミングチャート。
【図４】ＳＴＢの変化を示す説明図。
【図５】ＰＯＬ１，ＰＯＬ２の変化の例を示す説明図。
【図６】画素電極とソースラインとゲートラインとの接続例を示す説明図。
【図７】ＳＴＶ，ＣＰＶの例を示す説明図。
【図８】フレーム開始時におけるＰＯＬ２のタイミング設定を示す説明図。
【図９】スイッチ１１によるソースラインの接続先切り替え動作を示す説明図。
【図１０】スイッチ１２によるソースラインの接続先切り替え動作を示す説明図。
【図１１】スイッチ１４によるソースラインの接続先切り替え動作を示す説明図。
【図１２】スイッチ１５によるソースラインの接続先切り替え動作を示す説明図。
【図１３】ＳＴＢ，ＰＯＬ１，ＰＯＬ２と、各ソースラインの電位との関係を示す説明図。
【図１４】各画素の極性状態の一例を示す説明図。
【図１５】ＳＴＢ，ＰＯＬ１，ＰＯＬ２と、各ソースラインの電位との関係を示す説明図。
【図１６】各画素の極性状態の一例を示す説明図。
【図１７】電位設定部２の構成例を示す説明図。
【図１８】出力切替部６５の構成例を示す説明図。
【図１９】電位設定部２がＰＯＬ２を生成する態様を示す説明図。
【図２０】本発明の第２の実施形態の液晶表示装置が備える液晶表示パネル２０ａの例を示す説明図。
【図２１】第２の実施形態におけるスイッチ１１によるソースラインの接続先切り替え動作を示す説明図。
【図２２】第２の実施形態におけるスイッチ１２によるソースラインの接続先切り替え動作を示す説明図。
【図２３】第２の実施形態においてＰＯＬ１がハイレベルとなるフレームにおけるＳＴＢ，ＰＯＬ１，ＰＯＬ２の例を示す説明図。
【図２４】各画素の極性状態の一例を示す説明図。
【図２５】第２の実施形態においてＰＯＬ１がローレベルとなるフレームにおけるＳＴＢ，ＰＯＬ１，ＰＯＬ２の例を示す説明図。
【図２６】各画素の極性状態の一例を示す説明図。
【図２７】本発明の第３の実施形態の液晶表示装置の例を示す説明図。
【図２８】第１の駆動装置１ａの構成例を示す説明図。
【図２９】スイッチ９１によるソースラインの接続先切り替え動作を示す説明図。
【図３０】第２の駆動装置１ｂの構成例を示す説明図。
【図３１】スイッチ９２によるソースラインの接続先切り替え動作を示す説明図。
【図３２】第３の駆動装置１ｃの構成例を示す説明図。
【図３３】第３の実施形態に第２の実施形態を適用する場合におけるスイッチ９１の動作を示す説明図。
【図３４】第３の実施形態に第２の実施形態を適用する場合におけるスイッチ９２の動作を示す説明図。
【図３５】コモン電極の電位と、各極性で画素を白色や黒色に設定する電位の例を示す説明図。
【図３６】一般的な液晶表示装置を示す説明図。
【発明を実施するための形態】
【００２６】
以下、本発明の実施形態を図面を参照して説明する。
【００２７】
［実施形態１］
図１は、本発明の液晶表示装置が備える駆動装置、制御部および電源部を示す説明図である。図２は、本発明の液晶表示装置が備える液晶表示パネル２０の例を示す説明図である。
【００２８】
電源部９（図１参照）は、駆動装置１（具体的には後述の電位設定部２）に電圧Ｖ０〜Ｖ８，Ｖ９〜Ｖ１７を供給する。Ｖ０〜Ｖ８は、コモン電極（図２において図示略）の電位ＶＣＯＭより高い電圧であり、Ｖ９〜Ｖ１７はＶＣＯＭより低い電圧である。ここでは、Ｖ１７＜Ｖ１６＜・・・＜Ｖ９＜ＶＣＯＭ＜Ｖ８＜Ｖ７＜・・・＜Ｖ０であるとする。また、ＶＣＯＭ−Ｖ１７＝Ｖ０−ＶＣＯＭである。また、Ｖ０−Ｖ１７の電圧をＶＤＤＡと記す。本実施形態では、一番低い電圧であるＶ１７として、例えば、グラウンド電圧（０Ｖ）を用いる場合を例にするが、Ｖ１７は０Ｖ以外であってもよい。
【００２９】
本例では、正極性の表示のための電圧として電源部９がＶ０〜Ｖ８を供給する場合を例にして説明する。電位設定部２は、これを分圧して、例えば、正極性における６４階調の表示を行う。また、同様に、負極性の表示のための電圧として電源部９がＶ９〜Ｖ１７を供給する場合を例にして説明する。電位設定部２は、これを分圧して、例えば、負極性における６４階調の表示を行う。ただし、電源部９が正極性、負極性の表示のために供給する電圧はそれぞれ９種類に限定されず、また、階調数も６４階調に限定されない。
【００３０】
駆動装置１は、液晶表示パネル２０（図２参照）に設けられたソースラインＳ１〜Ｓｎ＋１の電位を制御する。駆動装置１は、電位設定部２と、第１のプリチャージ電位設定部３（以下、Ｖｐ設定部３と記す。）と、第２のプリチャージ電位設定部４（以下、Ｖｎ設定部４と記す。）と、第１のプリチャージ電位設定用配線５（以下、Ｖｐ設定用配線５と記す。）と、第２のプリチャージ電位設定用配線６（以下、Ｖｎ設定用配線６と記す。）とを備える。
【００３１】
プリチャージ電位（予備電位と称されることもある。）とは、ソースラインを画素値に応じた電位に設定する前に、そのソースラインに設定する電位である。第１のプリチャージ電位は、画素値に応じた電位としてＶＣＯＭより高い電位を設定すべきソースラインに対して設定するプリチャージ電位であり、以下、Ｖｐと記す。第２のプリチャージ電位は、画素値に応じた電位としてＶＣＯＭより低い電位を設定すべきソースラインに対して設定するプリチャージ電位であり、以下、Ｖｎと記す。
【００３２】
第１のプリチャージ電位Ｖｐとして、例えば、Ｖｐ＝Ｖ１７＋３ＶＤＤＡ／４となる電位を用いればよい。また、第２のプリチャージ電位Ｖｎとして、Ｖｎ＝Ｖ１７＋ＶＤＤＡ／４となる電位を用いればよい。本例では、Ｖ１７＝０であるものとし、Ｖｐ＝３ＶＤＤＡ／４，Ｖｎ＝ＶＤＤＡ／４であるものとする。
【００３３】
ただし、Ｖｐ，Ｖｎとして他の電位を用いてもよい。例えば、正極性における最大階調に対応する電位と正極性における最低階調に対応する電位との平均電位（すなわち（Ｖ０＋Ｖ８）／２）をＶｐとして用いてもよい。同様に、負極性における最大階調に対応する電位と負極性における最低階調に対応する電位との平均電位（すなわち（Ｖ１７＋Ｖ９）／２）をＶｎとして用いてもよい。
【００３４】
Ｖｐ設定部３は、Ｖｐ設定用配線５の電位をＶｐに設定することにより、Ｖｐ設定用配線５に接続されたソースラインの電位をＶｐに設定する。Ｖｎ設定部４は、Ｖｎ設定用配線６の電位をＶｎに設定することにより、Ｖｎ設定用配線６に接続されたソースラインの電位をＶｎに設定する。
【００３５】
電位設定部２は、制御部８の制御に従って、画像データを取り込み、画像データが示す画素値に応じた電位を出力する。電位設定部２の電位出力端の数をｎ＋１個とし、それぞれＤ１〜Ｄｎ＋１で表す。各電位出力端Ｄ１〜Ｄｎ＋１はそれぞれソースラインＳ１〜Ｓｎ＋１に対応する。
【００３６】
ソースラインは、Ｖｐ設定用配線５に接続されると電位Ｖｐに設定され、Ｖｎ設定用配線６に接続されると電位Ｖｎに設定され、電位設定部２の電位出力端に接続されると、その電位出力端からの出力電位に設定される。
【００３７】
ソースライン毎に、Ｖｐ設定用配線５、Ｖｎ設定用配線６および電位設定部２の電位出力端への接続を切り替えるスイッチ（スイッチ１１，１２，１４，１５のいずれか）が設けられる。ソースラインの位置により、そのソースラインに設けられたスイッチの動作は異なる。各スイッチ１１，１２，１４，１５の動作については後述する。
【００３８】
なお、図１における電位出力端Ｄ１〜Ｄｎ＋１のうち、液晶表示装置の画像を観察する側（視認側）から見て、Ｄ１が１番左の電位出力端であり、Ｄｎ＋１が左からｎ＋１番目の電位出力端である場合を例にして説明する。ソースラインＳ１〜Ｓｎ＋１は、電位出力端Ｄ１〜Ｄｎ＋１に対して順に接続されている。従って、本例では、視認側から見て、Ｓ１が１番左のソースラインでありＳｎ＋１が左からｎ＋１番目のソースラインである。また、本例では、ｎ＋１は奇数であり、Ｓｎ＋１が左から奇数番目のソースラインであり、Ｄｎ＋１が左から奇数番目の電位出力端であるものとして説明する。
【００３９】
また、図２に示すように、液晶表示パネル２０の各行において、各画素は、Ｒ（赤色）、Ｇ（緑色）、Ｂ（青色）の順に繰り返し並んでいて、１行分の画素に対応する画像データは、一行分の画素における一方の端部の画素に応じたデータ（画素値）から順に電位設定部２に入力される。以下の説明では、視認側から見て左側の画素から順に画素値が入力される場合を例にして説明する。図３は、電位設置部２が１行分のデータを順に取り込むタイミングの例を示すタイミングチャートである。電位設定部２は、制御部８から入力される制御信号ＳＣＬＫに従って、画像１行分のデータを左側の画素のデータから順に取り込む。ＳＣＬＫは、電位設定部２に対する画像取り込みを行うクロック信号である。電位設定部２は、ＳＣＬＫの立ち上がりエッジで、１画素分の画像データを取り込む。すなわち、図３に示すように、最初ＳＣＬＫの立ち上がりエッジで、１行分の画像データにおける１番左の画素値Ｒ１を取り込み、以降、ＳＣＬＫの立ち上がりエッジ毎に、画素値Ｇ１，Ｂ１，Ｒ２，・・・を順次取り込んでいく。ここでは、シリアルに画素値を取り込む場合を例示したが、ＳＣＬＫの立ち上がりエッジ毎にＲ，Ｇ，Ｂの画素値をパラレルに取り込んでもよい。なお、１行分の画素数は、ソースラインの数よりも１少ないｎ個である。
【００４０】
電位設定部２は、この１行分のデータの取り込みを制御部８の制御に従って、１行分の選択期間内に行う。そして、電位設定部２は、その１行分の各データに応じた電位を、次の選択期間において、電位出力端Ｄ１〜Ｄｎ、または、電位出力端Ｄ２〜Ｄｎ＋１から出力する。電位設定部２は、制御部８から入力される制御信号ＳＴＢに従って電位出力を行う。ＳＴＢは、各行の選択期間を指定する制御信号である。図４は、ＳＴＢの変化を示す説明図である。ＳＴＢの立ち下がりエッジから立ち上がりエッジまでが、液晶表示パネル２０（図２参照）における１行の選択期間である。制御部８は、この選択期間内に、画像１行分のデータの取り込みを指示するＳＣＬＫ（図３参照）を出力し、電位設定部２は１行分のデータを取り込み、記憶する。電位設定部２は、ＳＴＢの立ち下がりエッジで、記憶した１行分の各画素の画素値に応じた電位を、電位出力端Ｄ１〜ＤｎまたはＤ２〜Ｄｎ＋１から出力する。なお、電位設定部２は、ＳＴＢがハイレベルになっている期間中、各電位出力端Ｄ１〜Ｄｎ＋１の出力を、例えば、ハイインピーダンス状態とする。
【００４１】
また、電位設定部２は、制御部８から入力される制御信号ＰＯＬ１に応じて、個々の電位出力端から出力する電位を、ＶＣＯＭより高い電位か、またはＶＣＯＭより低い電位に切り替える。ＶＣＯＭより高い電位とは、具体的には、Ｖ０〜Ｖ８や、Ｖ０〜Ｖ８に基づいて分圧によって得た電位であり、以下、正極性電位と記す。また、ＶＣＯＭより低い電位とは、具体的には、Ｖ９〜Ｖ１７や、Ｖ９〜Ｖ１７に基づいて分圧によって得た電位であり、以下、負極性電位と記す。ＰＯＬ１は、電位設定部２の個々の電位出力端の電位を正極性電位にするか負極性電位にするかを制御する制御信号である。制御部８は、フレーム毎に、ＰＯＬ１のレベルを、ハイレベル、ローレベルに交互に切り替える。なお、１フレームは、第１行から最終行までの線順次選択（線順次走査）に要する期間である。
【００４２】
電位設定部２は、ＰＯＬ１がハイレベルのときには、視認側から見て左から奇数番目の各電位出力端の出力電位を正極性電位とし、左から偶数番目の各電位出力端の出力電位を負極性電位とする。また、電位設定部２は、ＰＯＬ１がローレベルのときには、視認側から見て左から奇数番目の各電位出力端の出力電位を負極性電位とし、左から偶数番目の各電位出力端の出力電位を正極性電位とする。正極性電位としてどのような値の電位を出力するかは、画素値によって決定する。同様に、負極性電位としてどのような電位を出力するかに関しても、画素値によって決定する。
【００４３】
また、電位設定部２は、制御部８から入力される制御信号ＰＯＬ２に応じて、１行分の画素を電位出力端Ｄ１〜Ｄｎから出力するのか、あるいは、電位出力端Ｄ２〜Ｄｎ＋１から出力するのかを決定する。ＰＯＬ２は、１行分の各画素（ｎ個の画素）に対応する各電位を、電位出力端Ｄ１〜Ｄｎから出力するのか、あるいは、電位出力端Ｄ２〜Ｄｎ＋１から出力するのかを指示する制御信号である。制御部８は、フレームの開始時に、ＰＯＬ２をハイレベルとする。そして、そのフレーム内で、選択期間毎に、ＰＯＬ２のレベルをハイレベル、ローレベルに交互に切り替える。具体的には、ＳＴＢ（図４参照）の周期毎に、ＳＴＢがハイレベルになっている期間内で、ＰＯＬ２のレベルをハイからローに、または、ローからハイに切り替える。
【００４４】
電位設定部２は、ＰＯＬ２がハイレベルのときには、１行分に相当するｎ個の画素に対応する各電位を電位出力端Ｄ１〜Ｄｎから出力する。また、ＰＯＬ２がローレベルのときには、１行分に相当するｎ個の画素に対応する各電位を電位出力端Ｄ２〜Ｄｎ＋１から出力する。
【００４５】
図５は、ＰＯＬ１，ＰＯＬ２の変化の例を示す説明図である。ＰＯＬ１のレベルは１フレーム毎に交互に切り替えられる。また、ＰＯＬ２は、フレームの開始時にハイレベルとなり、その後は、ＳＴＢの１周期毎（換言すれば、各行の選択期間毎）に切り替えられる。以下、ＰＯＬ１，ＰＯＬ２がともにハイレベルになっている期間を“Ａ”と記す。ＰＯＬ１がハイレベルとなっていて、ＰＯＬ２がローレベルになっている期間を“Ｂ”と記す。ＰＯＬ１がローレベルとなっていて、ＰＯＬ２がハイレベルとなっている期間をＣと記す。ＰＯＬ１，ＰＯＬ２がともにローレベルになっている期間を“Ｄ”と記す。
【００４６】
期間Ａでは、電位設定部２は、Ｄ１〜Ｄｎから、１行分に相当するｎ個の画素に対応する各電位を出力する。このとき、左から奇数番目の電位出力端から出力する電位は正極性電位であり、左から偶数番目の電位出力端から出力する電位は負極性電位である。ただし、期間Ａにおいて、電位設定部２は、Ｄｎ＋１をハイインピーダンス状態とする。期間Ｂでは、電位設定部２は、Ｄ２〜Ｄｎ＋１から、１行分に相当するｎ個の画素に対応する各電位を出力する。このとき、左から奇数番目の電位出力端から出力する電位は正極性電位であり、左から偶数番目の電位出力端から出力する電位は負極性電位である。ただし、期間Ｂにおいて、電位設定部２は、Ｄ１をハイインピーダンス状態とする。ＰＯＬ１がハイレベルとなっているフレームでは、上記の期間Ａにおける動作と期間Ｂにおける動作とを繰り返す。従って、個々の電位出力端から出力される電位は、フレーム内で、ＶＣＯＭを跨いで変化することはない。
【００４７】
期間Ｃでは、電位設定部２は、Ｄ１〜Ｄｎから、１行分に相当するｎ個の画素に対応する各電位を出力する。このとき、左から奇数番目の電位出力端から出力する電位は負極性電位であり、左から偶数番目の電位出力端から出力する電位は正極性電位である。ただし、期間Ｃにおいて、電位設定部２は、Ｄｎ＋１をハイインピーダンス状態とする。期間Ｄでは、電位設定部２は、Ｄ２〜Ｄｎ＋１から、１行分に相当するｎ個の画素に対応する各電位を出力する。このとき、左から奇数番目の電位出力端から出力する電位は負極性電位であり、左から偶数番目の電位出力端から出力する電位は正極性電位である。ただし、期間Ｄにおいて、電位設定部２は、Ｄ１をハイインピーダンス状態とする。ＰＯＬ１がローレベルとなっているフレームでは、上記の期間Ｃにおける動作と期間Ｄにおける動作とを繰り返す。従って、個々の電位出力端から出力される電位は、フレーム内で、ＶＣＯＭを跨いで変化することはない。
【００４８】
このように、各電位出力端から出力される電位が、個々のフレーム内でＶＣＯＭを跨いで変化することはない。
【００４９】
図２に示す液晶表示パネル２０は、マトリクス状に配置された複数の画素電極２１と、コモン電極（図２において図示略）との間に液晶（図示略）を挟持し、液晶を、画素電極２とコモン電極との電位差に応じた状態に変化させ、画像を表示する。液晶表示パネル２０は、一対の基板（図示略）を備え、一方の基板上にマトリクス状に配置された複数の画素電極２１を有し、他方の基板上にコモン電極を有する。そして、画素電極２１群とコモン電極とが対向するように２枚の基板が配置され、その基板間に液晶が注入される。
【００５０】
既に説明したように、液晶表示パネル２０の各行において、各画素は、Ｒ，Ｇ，Ｂの順に繰り返し並ぶ。図２において、赤色表示用画素には「Ｒ」と記し、緑色表示用画素には「Ｇ」と記し、青色表示用画素には「Ｂ」と記している。
【００５１】
また、液晶表示パネル２０は、各ソースラインＳ１〜Ｓｎ＋１を備え、隣り合うソースラインの間に、１列分の画素電極を備えている。従って、マトリクス状に配置された画素電極群において、画素電極の列数はソースラインの数より１少ないｎ列となる。換言すれば、液晶表示パネル２０は、画素電極の各列の左側にそれぞれソースラインを備えるとともに、１番右側の画素列の右側にもソースラインを備える。
【００５２】
また、各画素電極２１には、アクティブ素子２２が設けられる。以下の説明では、アクティブ素子がＴＦＴ（Thin Film Transistor）である場合を例にして説明するが、ＴＦＴ以外のアクティブ素子が各画素電極２１に設けられていてもよい。
【００５３】
本実施形態では、奇数番目の行の各画素電極２１において、視認側から見て画素電極２１の左側にＴＦＴ２２が設けられ、画素電極２１とその左側のソースラインとを接続させる場合を例にする。そして、偶数番目の行の各画素電極２１において、視認側から見て画素電極２１の右側にＴＦＴ２２が設けられ、画素電極２１とその右側のソースラインとを接続させる場合を例にする（図２参照）。
【００５４】
ただし、ここでは便宜的に、奇数行目のＴＦＴの画素を画素電極の左側に設け、偶数行目のＴＦＴを画素電極の右側に設ける場合を例示したが、奇数行目の画素電極が左側のソースラインに接続され、偶数行目の画素電極が右側のソースラインに接続されさえすれば、ＴＦＴの位置自体は任意でよい。
【００５５】
各ＴＦＴ２２は、例えば、そのソースをソースラインに接続され、ドレインを画素電極２１に接続される。
【００５６】
また、液晶表示パネル２０は、マトリクス状に配置された画素電極の個々の行毎に、ゲートラインＧ１，Ｇ２，Ｇ３，・・・を備える。図２では、４行目以降のゲートラインの図示を省略している。ゲートラインは、対応する行の各画素電極２１に設けられたＴＦＴ２２のゲートに接続される。例えば、図２に示すゲートラインＧ１は、１行目の各画素電極のＴＦＴ２２のゲートに接続される。
【００５７】
図６は、画素電極とソースラインとゲートラインとの接続例を示す説明図である。図６では、画素電極２１がｉ行目のゲートラインＧｉに接続され、また、画素電極２１の左側に存在するソースラインＳｋに接続される場合を例にする。ＴＦＴ２２のゲート２２ａはゲートラインＧｉに接続される。また、ＴＦＴ２２は、ソース２２ｃをソースラインＳｋに接続され、ドレイン２２ｂを画素電極２１に接続される。図６では、画素電極２１が左側のソースラインに接続される場合を例示したが、画素電極２１が右側のソースラインに接続される場合には、例えば、ＴＦＴ２２を画素電極２１の右側に配置して、図６に示す場合と同様に接続すればよい。
【００５８】
なお、画像表示装置は、各ゲートラインの電位を設定するゲートドライバ（図示略）を備える。ゲートドライバは、ゲートラインを１本ずつ線順次選択し、選択したゲートラインを選択時電位に設定し、選択していないゲートラインを非選択時電位に設定する。従って、各行は１行ずつ選択される。駆動装置１がゲートドライバとしての機能を備えていてもよい。
【００５９】
なお、制御部８は、１フレームの開始を指示するための制御信号（以下、ＳＴＶと記す。）と、選択行の切り替えを指示する制御信号（ゲート用クロック。以下、ＣＰＶと記す。）とをゲートドライバに入力する。図７は、ＳＴＶ，ＣＰＶの例を示す説明図である。ＣＰＶの立ち上がりエッジからＣＰＶの次の立ち上がりエッジまでがＣＰＶの周期であり、１本のゲートラインに選択時電位を設定する期間である。また、制御部８は、１フレームの開始時に、ＳＴＶをハイレベルにし、他の期間ではＳＴＶをローレベルにする。すなわち、制御部８は、ＳＴＶをハイレベルにすることでフレームの開始を通知する。ゲートドライバは、ＳＴＶがハイレベルになっているときに、ＣＰＶの立ち上がりエッジを検出すると、第１行のゲートラインを選択時電位に設定し、他の行のゲートラインを非選択時電位に設定する。以降、ゲートドライバは、ＣＰＶの立ち上がりエッジを検出する毎に、選択時電位に設定する行を順番に切り替えていく。
【００６０】
各ＴＦＴ２２は、ゲートの電位が選択時電位に設定されると、ドレインとソースとを導通状態にし、ゲートの電位が非選択時電位に設定されると、ドレインとソースとを非導通状態にする。従って、選択行の各画素電極は、ＴＦＴを介して接続されているソースラインと等電位状態となる。また、選択されていない各画素電極は、ソースラインと非導通状態になる。
【００６１】
図６に示す例では、ゲートラインＧｉが選択され、ゲート２２ａが選択時電位に設定されると、ドレイン２２ｂとソース２２ｃとが導通状態となり、画素電極２１がソースラインＳｋと等電位になる。そして、コモン電極３０の電位ＶＣＯＭと画素電極２１の電位との電位差に応じて、画素電極２１とコモン電極３０との間の液晶の状態が規定され、この画素における表示状態が定まる。
【００６２】
制御部８は、駆動装置１に対して上述のＰＯＬ１，ＰＯＬ２，ＳＣＬＫ，ＳＴＢ等を入力することにより、駆動装置１を制御する。制御部８は、ＳＴＢで選択期間を規定する。また、本実施形態では、１フレームの開始を指示するための制御信号ＳＴＶも駆動装置１に入力する場合を例にして説明する。なお、制御部８によって入力される制御信号は、ＰＯＬ１，ＰＯＬ２，ＳＣＬＫ，ＳＴＢ，ＳＴＶに限定されず、他の制御信号も用いられてよい。
【００６３】
フレーム開始時には奇数番目の行である第１行が選択されるので、制御部８は、フレーム開始時にＰＯＬ２のレベルをハイレベルにする必要がある。制御部８は、ＳＴＶ（図７参照）をハイレベルにしている期間内におけるＳＴＢの立ち上がりエッジおよびＳＴＢの立ち下がりエッジに基づいて、ＰＯＬ２のレベルをハイレベルにすればよい。図８は、フレーム開始時におけるＰＯＬ２のタイミング設定を示す説明図である。図８において、破線で示した部分は図７と同様である。また、後述するように、制御部８は、ＳＴＢがハイレベルになっている期間中、電位設定部２の電位出力端Ｄ１〜Ｄｎ＋１の出力をハイインピーダンス状態とする。図８では、この期間を黒色で示している。ただし、本発明では、ＳＴＢがハイレベルとなっている間、各ソースラインは、Ｖｐ設定用配線５またはＶｎ設定用配線６に接続されるので、ハイインピーダンス状態の電位出力端に接続されることはない。制御部８は、ＳＴＶをハイレベルにしている期間中に、ＰＯＬ２のレベルをローレベルからハイレベルに切り替えればよい（図８参照）。その後、制御部８は、ＳＴＢがハイレベルになる毎に、ＰＯＬ２のレベルを交互に切り替えればよい。
【００６４】
次に、ソースラインＳ１〜Ｓｎ＋１に設けられるスイッチ１１，１２，１４，１５について説明する。視認側から見て、１番左側のソースラインＳ１には、第１端部スイッチ１１（以下、単にスイッチ１１と記す。）が接続される。視認側から見て、左からｎ＋１番目のソースラインＳｎ＋１には、第２端部スイッチ１２（以下、単にスイッチ１２と記す。）が接続される。また、両端以外のソースラインＳ２〜Ｓｎのうち、視認側から見て左から偶数番目のソースラインＳ２，Ｓ４，・・・には、偶数番目のソースライン用スイッチ１４（以下、単にスイッチ１４と記す。）が設けられる。また、両端以外のソースラインＳ２〜Ｓｎのうち、視認側から見て左から奇数番目のソースラインＳ３，Ｓ５，・・・には、奇数番目のソースライン用スイッチ１５（以下、単にスイッチ１５と記す。）が設けられる。
【００６５】
スイッチ１１，１２は、ＳＴＶ（図７、図８参照）がハイレベルになっている期間中にＳＴＢの立ち上がりエッジを検出すると、以降、そのフレーム内で、ＳＴＢ２周期分の期間毎に、各スイッチについて定められた動作を繰り返す。ＳＴＢ２周期分の期間内における動作は、スイッチ１１，１２でそれぞれ異なる。また、同一のスイッチに関しても、フレームにおいてＰＯＬ１がハイレベルかローレベルかによって動作が異なる。
【００６６】
また、スイッチ１４，１５は、ＳＴＶがハイレベルになっている期間中にＳＴＢの立ち上がりエッジを検出すると、以降、そのフレーム内で、ＳＴＢ１周期分の期間毎に、各スイッチについて定められた動作を繰り返す。ＳＴＢ２周期分の期間内における動作は、スイッチ１４，１５でそれぞれ異なる。また、同一のスイッチに関しても、フレームにおいてＰＯＬ１がハイレベルかローレベルかによって動作が異なる。
【００６７】
図９は、スイッチ１１によるソースラインの接続先切り替え動作を示す説明図であり、図９（ａ）はＰＯＬ１がハイレベルの場合を示し、図９（ｂ）はＰＯＬ１がローレベルの場合の動作を示す。
【００６８】
図９（ａ）を参照して、ＰＯＬ１がハイレベルの場合のスイッチ１１の動作を説明する。スイッチ１１は、ＳＴＢ２周期分の期間における最初の立ち上がりエッジを検出すると、ＳＴＢがハイレベルとなっている間、ソースラインＳ１をＶｐ設定用配線５に接続させる。この結果、ソースラインＳ１の電位はＶｐになる。次に、スイッチ１１は、ＳＴＢの立ち下がりエッジを検出すると、ＳＴＢがローレベルとなっている間、ソースラインＳ１を電位出力端Ｄ１に接続する。ＰＯＬ１がハイレベルであるので、電位出力端Ｄ１の出力電位は正極性電位である。従って、ソースラインＳ１の電位は、Ｖｐから、画素値に応じた正極性電位に変化する。すなわち、ソースラインＳ１は、プリチャージ電位Ｖｐに設定されてから、画素値に応じた正極性電位に設定されることになる。次に、ＳＴＢ２周期分の期間における２回目のＳＴＢの立ち上がりエッジを検出すると、スイッチ１１は、その立ち上がりエッジからＳＴＢ１周期分の期間、ソースラインＳ１をＶｐ設定用配線５に接続させる。従って、ＳＴＢ２周期分の期間における後半のＳＴＢ１周期分の期間では、ソースラインＳ１の電位はＶｐとなる。スイッチ１１は、上記の動作をフレーム内で繰り返す。よって、ＰＯＬ１がハイレベルとなるフレームでは、ソースラインＳ１は、正極性電位に保たれる。また、電位出力端Ｄ１がハイインピーダンス状態になる時であっても、ソースラインＳ１は正極性電位に保たれる。
【００６９】
図９（ｂ）を参照して、ＰＯＬ１がローレベルの場合のスイッチ１１の動作を説明する。スイッチ１１は、ＳＴＢ２周期分の期間における最初の立ち上がりエッジを検出すると、ＳＴＢがハイレベルとなっている間、ソースラインＳ１をＶｎ設定用配線６に接続させる。この結果、ソースラインＳ１の電位はＶｎになる。次に、スイッチ１１は、ＳＴＢの立ち下がりエッジを検出すると、ＳＴＢがローレベルとなっている間、ソースラインＳ１を電位出力端Ｄ１に接続する。ＰＯＬ１がローレベルであるので、電位出力端Ｄ１の出力電位は負極性電位である。従って、ソースラインＳ１の電位は、Ｖｎから、画素値に応じた負極性電位に変化する。すなわち、ソースラインＳ１は、プリチャージ電位Ｖｎに設定されてから、画素値に応じた負極性電位に設定されることになる。次に、ＳＴＢ２周期分の期間における２回目のＳＴＢの立ち上がりエッジを検出すると、スイッチ１１は、その立ち上がりエッジからＳＴＢ１周期分の期間、ソースラインＳ１をＶｎ設定用配線６に接続させる。従って、ＳＴＢ２周期分の期間における後半のＳＴＢ１周期分の期間では、ソースラインＳ１の電位はＶｎとなる。スイッチ１１は、上記の動作をフレーム内で繰り返す。よって、ＰＯＬ１がローレベルとなるフレームでは、ソースラインＳ１は、負極性電位に保たれる。また、電位出力端Ｄ１がハイインピーダンス状態になる時であっても、ソースラインＳ１は負極性電位に保たれる。
【００７０】
図１０は、スイッチ１２によるソースラインの接続先切り替え動作を示す説明図であり、図９（ａ）はＰＯＬ１がハイレベルの場合を示し、図９（ｂ）はＰＯＬ１がローレベルの場合の動作を示す。
【００７１】
図１０（ａ）を参照して、ＰＯＬ１がハイレベルの場合のスイッチ１２の動作を説明する。スイッチ１２は、ＳＴＢ２周期分の期間における最初の立ち上がりエッジを検出すると、その立ち上がりエッジからＳＴＢ１周期分の期間、ソースラインＳｎ＋１をＶｐ設定用配線５に接続させる。従って、ＳＴＢ２周期分の期間における前半のＳＴＢ１周期分の期間では、ソースラインＳｎ＋１の電位はＶｐとなる。次に、ＳＴＢ２周期分の期間における２回目のＳＴＢの立ち上がりエッジを検出すると、スイッチ１２は引き続き、ＳＴＢがハイレベルとなっている間、ソースラインＳｎ＋１をＶｐ設定用配線５に接続させる。この結果、ソースラインＳｎ＋１の電位はＶｐのままとなる。次に、スイッチ１２は、ＳＴＢの立ち下がりエッジを検出すると、ＳＴＢがローレベルとなっている間、ソースラインＳｎ＋１を電位出力端Ｄｎ＋１に接続する。スイッチ１２は、上記の動作をフレーム内で繰り返す。よって、ＰＯＬ１がハイレベルとなるフレームでは、ソースラインＳｎ＋１は、正極性電位に保たれる。また、電位出力端Ｄｎ＋１がハイインピーダンス状態になる時であっても、ソースラインＳｎ＋１は正極性電位に保たれる。
【００７２】
図１０（ｂ）を参照して、ＰＯＬ１がローレベルの場合のスイッチ１２の動作を説明する。スイッチ１２は、ＳＴＢ２周期分の期間における最初の立ち上がりエッジを検出すると、その立ち上がりエッジからＳＴＢ１周期分の期間、ソースラインＳｎ＋１をＶｎ設定用配線６に接続させる。従って、ＳＴＢ２周期分の期間における前半のＳＴＢ１周期分の期間では、ソースラインＳｎ＋１の電位はＶｎとなる。次に、ＳＴＢ２周期分の期間における２回目のＳＴＢの立ち上がりエッジを検出すると、スイッチ１２は引き続き、ＳＴＢがハイレベルとなっている間、ソースラインＳｎ＋１をＶｎ設定用配線６に接続させる。この結果、ソースラインＳｎ＋１の電位はＶｐのままとなる。次に、スイッチ１２は、ＳＴＢの立ち下がりエッジを検出すると、ＳＴＢがローレベルとなっている間、ソースラインＳｎ＋１を電位出力端Ｄｎ＋１に接続する。スイッチ１２は、上記の動作をフレーム内で繰り返す。よって、ＰＯＬ１がローレベルとなるフレームでは、ソースラインＳｎ＋１は、負極性電位に保たれる。また、電位出力端Ｄｎ＋１がハイインピーダンス状態になる時であっても、ソースラインＳｎ＋１は負極性電位に保たれる。
【００７３】
また、ここでは、Ｓｎ＋１が左から奇数番目のソースラインであり、Ｄｎ＋１が左から奇数番目の電位出力端である場合を例にして説明した。Ｓｎ＋１が左から偶数番目のソースラインであり、Ｄｎ＋１が左から偶数番目の電位出力端である場合、スイッチ１２において、上述のＰＯＬ１がハイレベルの時の動作と、ローレベルとの時の動作とが逆になる。すなわち、ＰＯＬ１がハイレベルならば、スイッチ１２は、上述のＰＯＬ１がローレベルの時の動作（図１０（ｂ）参照））を行えばよい。また、ＰＯＬ１がローレベルならば、スイッチ１２は、上述のＰＯＬ１がハイレベルの時の動作（図１０（ａ）参照））を行えばよい。
【００７４】
図１１は、スイッチ１４によるソースラインの接続先切り替え動作を示す説明図であり、図１１（ａ）はＰＯＬ１がハイレベルの場合を示し、図１１（ｂ）はＰＯＬ１がローレベルの場合の動作を示す。スイッチ１４は、ＳＴＢの周期毎に同様の動作を繰り返す。また、ここでは、ソースラインＳ２および電位出力端Ｄ２に対応するスイッチ１４（左から２番目のスイッチ）を例にして説明するが、各スイッチ１４の動作はいずれも同様である。
【００７５】
図１１（ａ）を参照して、ＰＯＬ１がハイレベルの場合のスイッチ１４の動作を説明する。スイッチ１４は、ＳＴＢの立ち上がりエッジを検出すると、ＳＴＢがハイレベルとなっている間、ソースラインＳ２をＶｎ設定用配線６に接続させる。この結果、ソースラインＳ２の電位はＶｎになる。次に、スイッチ１４は、ＳＴＢの立ち下がりエッジを検出すると、ＳＴＢがローレベルとなっている間、ソースラインＳ２を電位出力端Ｄ２に接続する。ＰＯＬ１がハイレベルであるので、左から偶数番目の電位出力端Ｄ２，Ｄ４，・・・の出力電位は負極性電位である。従って、ソースラインＳ２の電位は、Ｖｎから、画素値に応じた負極性電位に変化する。すなわち、ソースラインＳ２は、プリチャージ電位Ｖｎに設定されてから、画素値に応じた負極性電位に設定されることになる。スイッチ１４は、上記の動作をフレーム内で繰り返す。従って、左から偶数番目の各ソースラインは、ＰＯＬ１がハイレベルとなるフレーム内で、負極性電位に保たれる。
【００７６】
図１１（ｂ）を参照して、ＰＯＬ１がローレベルの場合のスイッチ１４の動作を説明する。スイッチ１４は、ＳＴＢの立ち上がりエッジを検出すると、ＳＴＢがハイレベルとなっている間、ソースラインＳ２をＶｐ設定用配線５に接続させる。この結果、ソースラインＳ２の電位はＶｐになる。次に、スイッチ１４は、ＳＴＢの立ち下がりエッジを検出すると、ＳＴＢがローレベルとなっている間、ソースラインＳ２を電位出力端Ｄ２に接続する。ＰＯＬ１がローレベルであるので、左から偶数番目の電位出力端Ｄ２，Ｄ４，・・・の出力電位は正極性電位である。従って、ソースラインＳ２の電位は、Ｖｐから、画素値に応じた正極性電位に変化する。すなわち、ソースラインＳ２は、プリチャージ電位Ｖｐに設定されてから、画素値に応じた正極性電位に設定されることになる。スイッチ１４は、上記の動作をフレーム内で繰り返す。従って、左から偶数番目の各ソースラインは、ＰＯＬ１がローレベルとなるフレーム内で、正極性電位に保たれる。
【００７７】
図１２は、スイッチ１５によるソースラインの接続先切り替え動作を示す説明図であり、図１２（ａ）はＰＯＬ１がハイレベルの場合を示し、図１２（ｂ）はＰＯＬ１がローレベルの場合の動作を示す。スイッチ１５は、ＳＴＢの周期毎に同様の動作を繰り返す。また、ここでは、ソースラインＳ３および電位出力端Ｄ３に対応するスイッチ１５（左から３番目のスイッチ）を例にして説明するが、各スイッチ１５の動作も同様である。
【００７８】
図１２（ａ）を参照して、ＰＯＬ１がハイレベルの場合のスイッチ１５の動作を説明する。スイッチ１５は、ＳＴＢの立ち上がりエッジを検出すると、ＳＴＢがハイレベルとなっている間、ソースラインＳ３をＶｐ設定用配線５に接続させる。この結果、ソースラインＳ３の電位はＶｐになる。次に、スイッチ１５は、ＳＴＢの立ち下がりエッジを検出すると、ＳＴＢがローレベルとなっている間、ソースラインＳ３を電位出力端Ｄ３に接続する。ＰＯＬ１がハイレベルであるので、左から奇数番目の電位出力端Ｄ３，Ｄ５，・・・の出力電位は正極性電位である。従って、ソースラインＳ３の電位は、Ｖｐから、画素値に応じた正極性電位に変化する。すなわち、ソースラインＳ３は、プリチャージ電位Ｖｐに設定されてから、画素値に応じた正極性電位に設定されることになる。スイッチ１５は、上記の動作をフレーム内で繰り返す。従って、左から奇数番目の各ソースラインは、ＰＯＬ１がハイレベルとなるフレーム内で、正極性電位に保たれる。
【００７９】
図１２（ｂ）を参照して、ＰＯＬ１がローレベルの場合のスイッチ１５の動作を説明する。スイッチ１５は、ＳＴＢの立ち上がりエッジを検出すると、ＳＴＢがハイレベルとなっている間、ソースラインＳ３をＶｎ設定用配線６に接続させる。この結果、ソースラインＳ３の電位はＶｎになる。次に、スイッチ１５は、ＳＴＢの立ち下がりエッジを検出すると、ＳＴＢがローレベルとなっている間、ソースラインＳ３を電位出力端Ｄ３に接続する。ＰＯＬ１がローレベルであるので、左から奇数番目の電位出力端Ｄ３，Ｄ５，・・・の出力電位は負極性電位である。従って、ソースラインＳ３の電位は、Ｖｎから、画素値に応じた負極性電位に変化する。すなわち、ソースラインＳ３は、プリチャージ電位Ｖｎに設定されてから、画素値に応じた負極性電位に設定されることになる。スイッチ１５は、上記の動作をフレーム内で繰り返す。従って、左から奇数番目の各ソースラインは、ＰＯＬ１がローレベルとなっているフレーム内で、負極性電位に保たれる。
【００８０】
図１３は、制御部８が出力する制御信号ＳＴＢ，ＰＯＬ１，ＰＯＬ２と、各ソースラインの電位との関係を示す説明図である。ここでは、ＰＯＬ１がハイレベルとなるフレームを例にして説明する。なお、ここでは、ｎ＋１が奇数の場合を例に説明する。
【００８１】
制御部８は、フレーム内で最初のＳＴＢの立ち上げを行う。このとき、制御部８は、フレーム内で最初のＳＴＢの立ち上がりエッジに併せて、ＰＯＬ１をハイレベルに切り替え、以降、このフレーム内でＰＯＬ１をハイレベルのまま維持する。また、制御部８は、フレーム内で最初にＳＴＢがハイレベルになる期間中に、ＰＯＬ２をハイレベルに切り替え、以降、ＳＴＢの周期毎にＰＯＬ２のレベルを交互に切り替える。
【００８２】
フレーム内での最初のＳＴＢの立ち上がりエッジを検出すると、各スイッチ１１，１２，１４，１５（図１参照）は、ＳＴＢがハイレベルとなる期間中、以下のように動作する。スイッチ１１は、ソースラインＳ１をＶｐ設定用配線５に接続させる。スイッチ１２は、ソースラインＳｎ＋１をＶｐ設定用配線５に接続させる。また、スイッチ１１，１２以外のスイッチのうち、左から偶数番目の各スイッチ１４は、対応するソースラインをＶｎ設定用配線６に接続させる。スイッチ１１，１２以外のスイッチのうち、左から奇数番目の各スイッチ１５は、対応するソースラインをＶｐ設定用配線５に接続させる。この結果、ＳＴＢがハイレベルとなる期間中に、ソースラインＳ１，Ｓ３，・・・，Ｓｎ＋１の電位はＶｐとなる。また、ソースラインＳ２，Ｓ４，・・・，Ｓｎの電位はＶｎとなる。従って、ＳＴＢがハイレベルとなる期間中、各電位出力端の出力がハイインピーダンス状態となっていても、各ソースラインの電位は、ＶｐまたはＶｎに設定され、不安定になることはない。
【００８３】
次に、ＳＴＢの立ち下がりエッジを検出すると、各スイッチ１１，１２，１４，１５（図１参照）は、ＳＴＢがローレベルになっている間、以下のように動作する。スイッチ１１は、ソースラインＳ１を電位出力端Ｄ１に接続させる。スイッチ１２は、ソースラインＳｎ＋１を引き続きＶｐ設定用配線５に接続させる。各スイッチ１４は、対応するソースラインを、それぞれ左から偶数番目の電位出力端に接続させる。各スイッチ１５は、対応するソースラインを、それぞれ左から奇数番目の電位出力端に接続させる。このとき、ＰＯＬ２はハイレベルであるので、１行分のｎ個の画素値に応じた電位は、電位出力端Ｄ１〜Ｄｎから出力され、ソースラインＳ１〜Ｓｎの電位が各画素値に応じた電位に設定される。その結果、１行目のｎ個の画素電極は、それぞれ視認側から見て左側のソースラインの電位と等電位になる。また、ＰＯＬ１はハイレベルであるので、左から奇数番目の電位出力端Ｄ１，Ｄ３，・・・の出力電位は正極性電位であり、左から偶数番目の電位出力端Ｄ２，Ｄ４，・・・の出力電位は負極性電位である。よって、１行目の各画素の極性は、左側の画素から、正極性、負極性、正極性、負極性、・・・となり、隣接する画素同士で互いに極性が異なる。
【００８４】
このとき、ソースラインＳｎ＋１は、画素電極の画素設定に用いられない。ただし、ソースラインＳｎ＋１の電位はＶｐに設定されるので、電位出力端Ｄｎ＋１の出力がハイインピーダンス状態であっても、ソースラインＳｎ＋１の電位が不安定になることはない。
【００８５】
次の、ＳＴＢの立ち上がりエッジを検出すると、各スイッチ１１，１２，１４，１５（図１参照）は、ＳＴＢがハイレベルとなる期間中、以下のように動作する。スイッチ１１は、ソースラインＳ１をＶｐ設定用配線５に接続させる。スイッチ１２は、ソースラインＳｎ＋１をＶｐ設定用配線５に接続させる。各スイッチ１４は、対応するソースラインをＶｎ設定用配線６に接続させる。各スイッチ１５は、対応するソースラインをＶｐ設定用配線５に接続させる。この結果、ＳＴＢがハイレベルとなる期間中に、ソースラインＳ１，Ｓ３，・・・，Ｓｎ＋１の電位はＶｐとなる。また、ソースラインＳ２，Ｓ４，・・・，Ｓｎの電位はＶｎとなる。よって、各ソースラインの電位は、ＶｐまたはＶｎに設定され、不安定になることはない。
【００８６】
また、この間にＰＯＬ２は、ローレベルに切り替えられる。
【００８７】
次に、ＳＴＢの立ち下がりエッジを検出すると、各スイッチ１１，１２，１４，１５（図１参照）は、ＳＴＢがローレベルになっている間、以下のように動作する。スイッチ１１は、ソースラインＳ１を引き続きＶｐ設定用配線５に接続させる。スイッチ１２は、ソースラインＳｎ＋１を電位出力端Ｄｎ＋１に接続させる。各スイッチ１４は、対応するソースラインを、それぞれ左から偶数番目の電位出力端に接続させる。各スイッチ１５は、対応するソースラインを、それぞれ左から奇数番目の電位出力端に接続させる。このとき、ＰＯＬ２はローレベルであるので、１行分のｎ個の画素値に応じた電位は、電位出力端Ｄ２〜Ｄｎ＋１から出力され、ソースラインＳ２〜Ｓｎ＋１の電位が各画素値に応じた電位に設定される。その結果、２行目のｎ個の画素電極は、それぞれ視認側から見て右側のソースラインの電位と等電位になる。また、ＰＯＬ１はローレベルであるので、左から偶数番目の電位出力端Ｄ２，Ｄ４，・・・の出力電位は負極性電位であり、左から奇数番目の電位出力端Ｄ３，Ｄ５，・・・の出力電位は正極性電位である。よって、２行目の各画素の極性は、左側の画素から、負極性、正極性、負極性、正極性、・・・となり、隣接する画素同士で互いに極性が異なる。
【００８８】
このとき、ソースラインＳ１は、画素電極の画素設定に用いられない。ただし、ソースラインＳ１の電位はＶｐに設定されるので、電位出力端Ｄ１の出力がハイインピーダンス状態であっても、ソースラインＳ１の電位が不安定になることはない。
【００８９】
以降、駆動装置１は、ＳＴＢ２周期分の期間毎に、上記の動作を繰り返す。この結果、各行の画素の極性は図１４に示すようになる。すなわち、奇数番目の行では、左から正極性、負極性、正極性、負極性、・・・となり、偶数番目の行では、左から負極性、正極性、負極性、正極性、・・・となる。なお、図１４において、“＋”は正極性を表し、“−”は負極性を表している。この点は、図１６、図２４および図２６等でも同様である。
【００９０】
図１５は、制御信号ＳＴＢ，ＰＯＬ１，ＰＯＬ２と、各ソースラインの電位との関係を示す説明図である。図１５では、図１３と異なり、ＰＯＬ１がローレベルとなるフレームを例にして説明する。なお、ここでは、ｎ＋１が奇数であるものとする。
【００９１】
制御部８は、フレーム内で最初のＳＴＢの立ち上げを行う。このとき、制御部８は、フレーム内で最初のＳＴＢの立ち上がりエッジに併せて、ＰＯＬ１をローレベルに切り替え、以降、このフレーム内でＰＯＬ１をローレベルのまま維持する。また、制御部８は、フレーム内で最初にＳＴＢがハイレベルになる期間中に、ＰＯＬ２をハイレベルに切り替え、以降、ＳＴＢの周期毎にＰＯＬ２のレベルを交互に切り替える。
【００９２】
フレーム内での最初のＳＴＢの立ち上がりエッジを検出すると、各スイッチ１１，１２，１４，１５（図１参照）は、ＳＴＢがハイレベルとなる期間中、以下のように動作する。スイッチ１１は、ソースラインＳ１をＶｎ設定用配線６に接続させる。スイッチ１２は、ソースラインＳｎ＋１をＶｎ設定用配線６に接続させる。各スイッチ１４は、対応するソースラインをＶｐ設定用配線５に接続させる。各スイッチ１５は、対応するソースラインをＶｎ設定用配線６に接続させる。この結果、ＳＴＢがハイレベルとなる期間中に、ソースラインＳ１，Ｓ３，・・・，Ｓｎ＋１の電位はＶｎとなる。また、ソースラインＳ２，Ｓ４，・・・，Ｓｎの電位はＶｐとなる。従って、ＳＴＢがハイレベルとなる期間中、各電位出力端の出力がハイインピーダンス状態となっていても、各ソースラインの電位は、ＶｐまたはＶｎに設定され、不安定になることはない。
【００９３】
次に、ＳＴＢの立ち下がりエッジを検出すると、各スイッチ１１，１２，１４，１５（図１参照）は、ＳＴＢがローレベルになっている間、以下のように動作する。スイッチ１１は、ソースラインＳ１を電位出力端Ｄ１に接続させる。スイッチ１２は、ソースラインＳｎ＋１を引き続きＶｎ設定用配線６に接続させる。各スイッチ１４は、対応するソースラインを、それぞれ左から偶数番目の電位出力端に接続させる。各スイッチ１５は、対応するソースラインを、それぞれ左から奇数番目の電位出力端に接続させる。このとき、ＰＯＬ２はハイレベルであるので、１行分のｎ個の画素値に応じた電位は、電位出力端Ｄ１〜Ｄｎから出力され、ソースラインＳ１〜Ｓｎの電位が各画素値に応じた電位に設定される。その結果、１行目のｎ個の画素電極は、それぞれ視認側から見て左側のソースラインの電位と等電位になる。また、ＰＯＬ１はローレベルであるので、左から奇数番目の電位出力端Ｄ１，Ｄ３，・・・の出力電位は負極性電位であり、左から偶数番目の電位出力端Ｄ２，Ｄ４，・・・の出力電位は正極性電位である。よって、１行目の各画素の極性は、左側の画素から、負極性、正極性、負極性、正極性、・・・となり、隣接する画素同士で互いに極性が異なる。
【００９４】
また、このとき、ソースラインＳｎ＋１は、画素電極の画素設定に用いられない。ただし、ソースラインＳｎ＋１の電位はＶｎに設定されるので、電位出力端Ｄｎ＋１の出力がハイインピーダンス状態であっても、ソースラインＳｎ＋１の電位が不安定になることはない。
【００９５】
次の、ＳＴＢの立ち上がりエッジを検出すると、各スイッチ１１，１２，１４，１５（図１参照）は、ＳＴＢがハイレベルとなる期間中、以下のように動作する。スイッチ１１は、ソースラインＳ１をＶｎ設定用配線６に接続させる。スイッチ１２は、ソースラインＳｎ＋１を引き続きＶｎ設定用配線６に接続させる。各スイッチ１４は、対応するソースラインをＶｐ設定用配線５に接続させる。各スイッチ１５は、対応するソースラインをＶｎ設定用配線６に接続させる。この結果、ＳＴＢがハイレベルとなる期間中に、ソースラインＳ１，Ｓ３，・・・，Ｓｎ＋１の電位はＶｎとなる。また、ソースラインＳ２，Ｓ４，・・・，Ｓｎの電位はＶｐとなる。よって、各ソースラインの電位は、ＶｐまたはＶｎに設定され、不安定になることはない。
【００９６】
また、この間にＰＯＬ２は、ローレベルに切り替えられる。
【００９７】
次に、ＳＴＢの立ち下がりエッジを検出すると、各スイッチ１１，１２，１４，１５（図１参照）は、ＳＴＢがローレベルになっている間、以下のように動作する。スイッチ１１は、ソースラインＳ１を引き続きＶｎ設定用配線６に接続させる。スイッチ１２は、ソースラインＳｎ＋１を電位出力端Ｄｎ＋１に接続させる。各スイッチ１４は、対応するソースラインを、それぞれ左から偶数番目の電位出力端に接続させる。各スイッチ１５は、対応するソースラインを、それぞれ左から奇数番目の電位出力端に接続させる。ＰＯＬ２はローレベルであるので、１行分のｎ個の画素値に応じた電位は、電位出力端Ｄ２〜Ｄｎ＋１から出力され、ソースラインＳ２〜Ｓｎ＋１の電位が各画素値に応じた電位に設定される。その結果、２行目のｎ個の画素電極は、それぞれ視認側から見て右側のソースラインの電位と等電位になる。また、ＰＯＬ１がローレベルであるので、左から偶数番目の電位出力端Ｄ２，Ｄ４，・・・の出力電位は正極性電位であり、左から奇数番目の電位出力端Ｄ３，Ｄ５，・・・の出力電位は負極性電位である。よって、２行目の各画素の極性は、左側の画素から、正極性、負極性、正極性、負極性、・・・となり、隣接する画素同士で互いに極性が異なる。
【００９８】
また、このとき、ソースラインＳ１は、画素電極の画素設定に用いられない。ただし、ソースラインＳ１の電位はＶｎに設定されるので、電位出力端Ｄ１の出力がハイインピーダンス状態であっても、ソースラインＳ１の電位が不安定になることはない。
【００９９】
以降、駆動装置１は、ＳＴＢ２周期分の期間毎に、上記の動作を繰り返す。この結果、各行の画素の極性は図１６に示すようになる。すなわち、奇数番目の行では、負極性、正極性、負極性、正極性、・・・となり、偶数番目の行では、正極性、負極性、正極性、負極性、・・・となる。
【０１００】
ＰＯＬ１はフレーム毎に交互に変化するので、各画素の極性はフレーム毎に、図１４に示す状態と図１６に示す状態とに交互に変化する。
【０１０１】
また、上記のように、各ソースラインは、画素値に応じた電位を出力する電位出力端に接続されていないときには、Ｖｐ設定用配線５またはＶｎ設定用配線６に接続される。よって、ソースラインの電位が不安定になることはない。ソースラインＳ１，Ｓｎ＋１が画素電極の電位設定に用いられない選択期間においても、ソースラインＳ１，Ｓｎ＋１はＶｐ設定用配線５またはＶｎ設定用配線６に接続される。よって、ソースラインＳ１，Ｓｎ＋１に関しても、電位が不安定になることはない。
【０１０２】
また、図１４や図１６に示すように、隣接する画素同士の極性は互いに異なるので、クロストークを防止することができる。
【０１０３】
また、個々のソースラインの電位は、１つのフレーム内で正極性電位または負極性電位に保たれ、ＶＣＯＭを跨いで変化することはない（図１３、図１５参照）。従って、消費電力を抑えることができる。
【０１０４】
さらに、各ソースラインに画素値に応じた電位を設定する場合、その電位が正極性電位である場合には、駆動装置１は、そのソースラインの電位をＶｐにしてから、画素値に応じた電位を設定する。また、画素値に応じた電位が負極性電位である場合には、駆動装置１は、そのソースラインの電位をＶｎにしてから、画素値に応じた電位を設定する。従って、消費電力を抑えることができる。
【０１０５】
次に、電位設定部２の構成例について説明する。図１７は、電位設定部２の構成例を示す説明図である。電位設定部２は、例えば、シフトレジスタ６１と、第１ラッチ部６２と、第２ラッチ部６３と、レベルシフタ６４と、出力切替部６５と、Ｄ−Ａコンバータ６６と、ボルテージフォロワ６７とを備える。
【０１０６】
シフトレジスタ６１には、制御部８（図１参照）から、ＳＣＬＫと、ＳＴＨと、ＳＴＢとが入力される。また、シフトレジスタ６１は、１行分の画素数と同数であるｎ個の信号出力端Ｃ１〜Ｃｎを備える。シフトレジスタ６１は、ＳＣＬＫの立ち上がりエッジ毎に、一つの信号出力端から、データ読み込み指示信号を第１ラッチ部６２の信号入力端に出力する。シフトレジスタ６１は、信号出力端Ｃ１，Ｃ２，・・・，Ｃｎの順にデータ読み込み指示信号を出力する。また、制御信号ＳＴＨは、１ライン分のデータ取り込みの開始を指示する信号である。例えば、制御部８は、信号出力端Ｃ１からの出力開始を指示する場合に、ＳＴＨをハイレベルにして、他の期間ではＳＴＨをローレベルにする。シフトレジスタ６１は、ＳＴＨがハイレベルのときに、ＳＣＬＫの立ち上がりエッジを検出したならば、信号出力端Ｃ１からデータ読み込み指示信号を出力し、以降、ＳＣＬＫの立ち上がりエッジ毎に、順次、信号出力端を切り替える。
【０１０７】
第１ラッチ部６２は、信号出力端Ｃ１〜Ｃｎに対応する信号入力端Ｌ１〜Ｌｎを有する。第１ラッチ部６２は、信号入力端Ｌｉからデータ読み込み指示信号が入力されると、１ラインにおける左からｉ番目の画素のデータ（画素値）を読み込む。なお、本例では、１ライン分の画素はＲ，Ｇ，Ｂの順に並んでいるので、第１ラッチ部６２は、Ｒ，Ｇ，Ｂ，Ｒ，Ｇ，Ｂ，・・・の順に、画素値を読み込む。第１ラッチ部６２は、読み込んだデータをそれぞれ順番に保持する。
【０１０８】
また、シフトレジスタ６１には、ＳＴＢの１周期内で信号出力端Ｃ１〜Ｃｎからの信号出力が行われるように、制御部からＳＣＬＫが入力される。従って、ＳＴＢの１周期の間に、１ライン分のデータが第１ラッチ部６２に保持される。この１ライン分のデータは、まとめて第２ラッチ部６３に読み込まれる。
【０１０９】
第１ラッチ部６２は、１ライン分のｎ個のデータの出力に用いられる端子としてｎ個の出力端Ｌ’１〜Ｌ’ｎを有する。
【０１１０】
第２ラッチ部６３は、第１ラッチ部６２の出力端Ｌ’１〜Ｌ’ｎに対応するデータ読み込み端子Ｑ１〜Ｑｎを備える。第２ラッチ部６３が第１ラッチ部３２からデータを読み込んで、データを出力するタイミングはＳＴＢによって規定される。第２ラッチ部６３は、ＳＴＢの立ち下がりエッジ毎に、１ライン分のデータをまとめて読み込み、データ出力端Ｑ’１〜Ｑ’ｎから出力する。なお、制御部は、シフトレジスタ６１、第２ラッチ部６３およびＤ−Ａコンバータ６６に対してＳＴＢを出力する。
【０１１１】
レベルシフタ６４は、ｎ個のデータ入力端Ｕ１〜Ｕｎと、ｎ個のデータ出力端Ｕ’１〜Ｕ’ｎとを有する。各データ入力端Ｕ１〜Ｕｎは、第２ラッチ部６３のデータ出力端Ｑ’１〜Ｑ’ｎに接続される。レベルシフタ６４は、データ入力端Ｕ１〜Ｕｎに入力されたデータに対してレベルシフトを行って、レベルシフト後のデータをデータ出力端Ｕ’１〜Ｕ’ｎから出力する。例えば、第２ラッチ部６３の出力データが低電圧系（例えば、３Ｖ系）である場合、レベルシフタ６４は、それらのデータを高電圧系（例えば、１５Ｖ系）にレベルシフトし、データ出力端から出力する。
【０１１２】
出力切替部６５は、１行分の画素数と同数であるｎ個の入力端Ｉ１〜Ｉｎと、ｎ＋１個の出力端Ｏ１〜Ｏｎ＋１とを備える。出力切替部６５の出力端の数は、ソースライン数と同数である。出力切替部６５には、ＰＯＬ２が入力される。出力切替部６５の個々の入力端をＩｋとすると（ただし、１≦ｋ≦ｎ）は、出力切替部６５は、レベルシフタ６４から入力端Ｉｋに入力されたデータを、ＰＯＬ２に応じて出力端Ｏｋ，Ｏｋ＋１のいずれかから出力する。ＰＯＬ２がハイレベルのときには、出力切替部６５は、入力端Ｉｋに入力されたデータを出力端Ｏｋから出力する。また、ＰＯＬ２がローレベルのときには、出力切替部６５は、入力端Ｉｋに入力されたデータを出力端Ｏｋ＋１から出力する。従って、ＰＯＬ２がハイレベルのときには、入力端Ｉ１〜Ｉｎに入力された１行分のデータを、視認側から見て左から１番目からｎ番目までの出力端Ｏ１〜Ｏｎから出力する。一方、ＰＯＬ２がローレベルのときには、入力端Ｉ１〜Ｉｎに入力された１行分のデータを、視認側から見て左から２番目からｎ＋１番目までの出力端Ｏ２〜Ｏｎ＋１から出力する。
【０１１３】
図１８は、出力切替部６５の構成例を示す説明図である。出力切替部６５は、例えば、個々の入力端Ｉｋ毎に第１トランジスタ７３および第２トランジスタ７４を備える。入力端Ｉｋは、第１トランジスタ７３の第１端子に接続され、その第１トランジスタ７３の第２端子が出力端Ｏｋに接続される。同様に、入力端Ｉｋは、第２トランジスタ７４の第１端子に接続され、その第２トランジスタ７４の第２端子が出力端Ｏｋ＋１に接続される。第１トランジスタ７３および第２トランジスタ７４は、いずれも、第１端子、第２端子の他に、第３端子を備え、第３端子にハイレベルの信号（電圧）が入力されると、第１端子と第２端子との間を導通状態とし、第３端子にローレベルの信号（電圧）が入力されると、第１端子と第２端子と間を非導通状態とする。
【０１１４】
また、各第１トランジスタ７３の第３端子には、制御部８から制御信号ＰＯＬ２が入力される。さらに、出力切替部６５は、信号反転部７５を備える。信号反転部７５には、制御部８からＰＯＬ２が入力される。信号反転部７５は、入力されたＰＯＬ２がハイレベルであればローレベルに反転し、入力されたＰＯＬ２がローレベルであればハイレベルに反転する。そして、信号反転部７５は、反転後のＰＯＬ２を各第２トランジスタ７４の第３端子に入力する。
【０１１５】
従って、ＰＯＬ２がハイレベルである場合、各第１トランジスタ７３の第３端子にはハイレベルのＰＯＬ２が入力され、各第２トランジスタ７４の第３端子にはローレベルのＰＯＬ２が入力される。その結果、各入力端Ｉｋは、出力端Ｏｋと導通状態になり、出力端Ｏｋ＋１とは非導通状態になる。よって、入力端Ｉｋに入力されたデータは出力端Ｏｋから出力される。
【０１１６】
一方、ＰＯＬ２がローレベルである場合、各第１トランジスタ７３の第３端子にはローレベルのＰＯＬ２が入力され、各第２トランジスタ７４の第３端子にはハイレベルのＰＯＬ２が入力される。その結果、各入力端Ｉｋは、出力端Ｏｋと非導通状態になり、出力端Ｏｋ＋１と導通状態になる。よって、入力端Ｉｋに入力されたデータは出力端Ｏｋ＋１から出力される。
【０１１７】
すなわち、ＰＯＬ２は、入力端Ｉｋを出力端Ｏｋ，Ｏｋ＋１のいずれかに接続させるかを制御する制御信号であるということもできる。
【０１１８】
Ｄ−Ａコンバータ６６は、ｎ＋１個のデータ入力端Ｔ１〜Ｔｎ＋１と、ｎ＋１個の電位出力端Ｔ’１〜Ｔ’ｎ＋１とを有する。各データ入力端Ｔ１〜Ｔｎ＋１は、出力切替部６５の出力端Ｏ１〜Ｏｎ＋１に接続されている。Ｄ−Ａコンバータ６６は、各データ入力端Ｔ１〜Ｔｎ＋１から入力されたデータをアナログ電圧に変換し、各電位出力端Ｔ’１〜Ｔ’ｎ＋１から出力する。また、Ｄ−Ａコンバータ６６には、電源部９（図１参照）からＶ０〜Ｖ８およびＶ９〜Ｖ１７の各電圧が入力され、分圧により６４階調に応じた電位を生成する。そして、アナログ変換後の電位として、この分圧後の、データに対応した電位を出力する。すなわち、Ｄ−Ａコンバータ６６は、１行分の各データ（レベルシフト後のデータ）を、そのデータに応じて、６４階調の電位のいずれかの電位に変換して出力する。ただし、ここでは、画像の階調が６４階調である場合を例にして説明するが、Ｄ−Ａコンバータ６６に入力される電圧の種類はＶ０〜Ｖ１７に限定されず、また、画像の階調も６４階調に限定されない
【０１１９】
また、Ｄ−Ａコンバータ６６には、制御部８からＰＯＬ１が入力される。Ｄ−Ａコンバータ６６は、ＰＯＬ１がハイレベルかローレベルかによって、各電位出力端Ｔ’１〜Ｔ’ｎ＋１の出力電位をＶＣＯＭより高い電位とするか、ＶＣＯＭより低い電位とするかを切り替える。具体的には、Ｄ−Ａコンバータ６６は、ＰＯＬ１がハイレベルであるときに、左から奇数番目の電位出力端Ｔ’１，Ｔ’３，・・・の出力電位をＶＣＯＭより高い電位とし、左から偶数番目の電位出力端Ｔ’２，Ｔ’４，・・・の出力電位をＶＣＯＭより低い電位とする。逆に、ＰＯＬ１がローレベルであるときに、Ｄ−Ａコンバータ３６は、左から奇数番目の電位出力端Ｔ’１，Ｔ’３，・・・の出力電位をＶＣＯＭより低い電位とし、左から偶数番目の電位出力端Ｔ’２，Ｔ’４，・・・の出力電位をＶＣＯＭより高い電位とする。
【０１２０】
すなわち、ＰＯＬ１がハイレベルであるときに、奇数番目の電位出力端Ｔ’１，Ｔ’３，・・・からはＶ０〜Ｖ８等のうちのいずれかの電位（正極性電位）が出力され、偶数番目の電位出力端Ｔ’２，Ｔ’４，・・・からはＶ９〜Ｖ１７等のうちのいずれかの電位（負極性電位）が出力される。逆に、ＰＯＬ１がローレベルであるときに、奇数番目の電位出力端Ｔ’１，Ｔ’３，・・・からはＶ９〜Ｖ１７等のうちのいずれかの電位が出力され、偶数番目の電位出力端Ｔ’２，Ｔ’４，・・・からはＶ０〜Ｖ８等のうちのいずれかの電位が出力される。
【０１２１】
ただし、ＰＯＬ２がハイレベルの時には、入力端Ｔｎ＋１にはデータが入力されず、この場合、電位出力端Ｔ’ｎ＋１の出力状態を、例えばハイインピーダンス状態とすればよい。同様に、ＰＯＬ２がローレベルの時には、入力端Ｔ１にはデータが入力されず、この場合、電位出力端Ｔ’１の出力状態を、例えばはインピーダンス状態とすればよい。
【０１２２】
また、本実施形態では、制御部８（図１参照）は、ＰＯＬ１を１フレーム毎に交互にハイレベル、ローレベルに切り替える。この結果、１フレームの間では、Ｄ−Ａコンバータ６６における個々の電位出力端からの出力電位は、正極性電位または負極性電位のまま維持される。ただし、ＳＴＢがハイレベルのときには、Ｄ−Ａコンバータ６６は、各電位出力端Ｔ’１〜Ｔ’ｎ＋１の出力をハイインピーダンス状態とする。
【０１２３】
なお、ＰＯＬ１は、第２ラッチ部６３に入力されてもよいが、第２ラッチ部６３の動作はＰＯＬ１に影響されない。
【０１２４】
ボルテージフォロワ６７は、Ｄ−Ａコンバータ６６の電位出力端Ｔ’１〜Ｔ’ｍ＋１に対応するｎ＋１個の電位入力端Ｗ１〜Ｗｎ＋１を有する。また、ボルテージフォロワ６７の各電位入力端に入力された電位と等しい電位を出力するｎ＋１個の電位出力端Ｄ１〜Ｄｎ＋１を備える。ボルテージフォロワ６７の電位出力端Ｄ１〜Ｄｎ＋１は、電位設定部２の電位出力端Ｄ１〜Ｄｎ＋１に該当し、ボルテージフォロワ６７の電位出力端Ｄ１〜Ｄｎ＋１毎に、図１に示すスイッチ（スイッチ１１，１２，１４，１５のいずれか）が設けられる。
【０１２５】
上記のような構成により、電位設定部２は、ＰＯＬ２がハイレベルの時には、電位出力端Ｄ１〜Ｄｎから１行分のｎ個の画素値に応じた電位を出力する。また、ＰＯＬ２がローレベルの時には、電位出力端Ｄ２〜Ｄｎ＋１から１行分のｎ個の画素値に応じた電位を出力する。
【０１２６】
また、電位設定部２は、ＰＯＬ１がハイレベルとなるフレームでは、左から奇数番目の電位出力端から正極性電位を出力し、左から偶数番目の電位出力端から負極性電位を出力する。また、ＰＯＬ１がローレベルとなるフレームでは、左から奇数番目の電位出力端から負極性電位を出力し、左から偶数番目の電位出力端から正極性電位を出力する。
【０１２７】
ただし、図１７に示した構成は、電位設定部２の構成の一例であり、電位設定部２の構成は、図１７に示す構成に限定されない。例えば、出力切替部６５は、レベルシフタ６４とＤ−Ａコンバータ６６との間ではなく、他の箇所に配置してもよい。また、ここでは、電位設定部２が１行分のデータをシリアルに読み込む場合を例示したが、例えば、Ｒ，Ｇ，Ｂのデータをパラレルに読み込む構成であってもよい。また、電位設定部２が読み込むデータは、Ｒ，Ｇ，Ｂのデータではなく、モノクロ画像のデータであってもよい。
【０１２８】
また、第１の実施形態の説明では、制御部８が駆動装置１に対してＰＯＬ２を入力する場合を説明した。制御部８がＰＯＬ２を生成するのではなく、駆動装置１（例えば、駆動装置１内の電位設定部２）がＰＯＬ２を生成し、そのＰＯＬ２に従って動作してもよい。図１９は、電位設定部２がＰＯＬ２を生成する態様を示す説明図である。なお、この場合、制御部８は、ＳＴＶをゲートドライバ（図示略）だけでなく、電位設定部２にも入力する。これにより、電位設定部２は、フレームの開始を判断することができる。電位設定部２は、生成したＰＯＬ２を出力切替部６５に入力する。電位設定部２は、制御部８から入力されるＳＴＶがハイレベルとなっている期間中に、制御部８から入力されるＳＴＢがハイレベルになったならば、そのＳＴＢがハイレベルになっている期間中に、ＰＯＬ２のレベルをローレベルからハイレベルに切り替えればよい（図１９参照）。なお、ＳＴＢがハイレベルになっている期間中、電位出力端Ｔ’１〜Ｔ’ｎの出力は、例えばハイインピーダンス状態である。その後、電位設定部２は、ＳＴＢがハイレベルになる毎に、ＰＯＬ２のレベルを交互に切り替えればよい。
【０１２９】
また、以上の第１の実施形態では、予備電位設定期間後に、所定の側（上記の例では、左側）から１番目の電位出力端Ｄ１またはｎ＋１番目の電位出力端Ｄｎ＋１をハイインピーダンス状態にする場合を例にして説明した。このとき、所定の側から１番目のソースラインＳ１またはｎ＋１番目のソースラインＳｎ＋１は、Ｖｐ設定部３あるいはＶｎ設定部４に接続されている。すなわち、電位出力端Ｄ１またはＤｎ＋１は、ソースラインに接続されていない状態（オープンな状態）になっている。よって、このとき、１番目の電位出力端Ｄ１やｎ＋１番目の電位出力端Ｄｎ＋１をハイインピーダンス状態にしていなくてもよい。
【０１３０】
［実施形態２］
第１の実施形態では、奇数番目の行の画素電極を左側のソースラインに接続させ、偶数番目の行の画素電極を右側のソースラインに接続させる場合を示した。第２の実施形態では、連続する複数の行を一つのグループとし、奇数番目のグループ内の各行の画素電極を視認側から見て左側のソースラインに接続させ、偶数番目のグループ内の各行の画素電極を右側のソースラインに接続させる。
【０１３１】
図２０は、本発明の第２の実施形態の液晶表示装置が備える液晶表示パネル２０ａの例を示す説明図である。第１の実施形態における液晶表示パネル２０と同様の構成要素については、図２と同一の符号を付す。
【０１３２】
液晶表示パネル２０ａは、マトリクス状に配置された複数の画素電極２１と、コモン電極（図２０において図示略）との間に液晶（図示略）を挟持する。液晶表示パネル２０ａの各行において、各画素は、Ｒ（赤色），Ｇ（緑色），Ｂ（青色）の順に繰り返し並ぶ。
【０１３３】
本実施形態でも、１行分の画素数はｎ個であり、１行に配置される画素電極の数はｎ個であるとする。液晶表示パネル２０ａは、１行当たりの画素数よりも１多いｎ＋１本のソースラインＳ１〜Ｓｎ＋１を備える。そして、第１の実施形態と同様に、隣り合うソースラインの間に、１列分の画素電極を備えている。換言すれば、液晶表示パネル２０ａは、画素電極の各列の左側にそれぞれソースラインを備えるとともに、１番右側の画素列の右側にもソースラインを備える。
【０１３４】
また、各画素電極２１には、アクティブ素子２２が設けられ、各画素電極２１は、アクティブ素子２２を介して、ソースラインに接続される。以上の点は、第１の実施形態における液晶表示パネル２０と同様である。また、ここでは、第１の実施形態と同様に、アクティブ素子２２がＴＦＴである場合を例に説明する。
【０１３５】
第２の実施形態では、画素電極２１のそれぞれの行を、連続する複数行毎に１つのグループとする。図２０では、連続する２つの行を１つのグループとする場合を示している。ただし、１つのグループとする行数は２行とは限らず、例えば、連続する３行毎あるいは４行毎に１つのグループとしてもよい。１つのグループとする行数は、画素電極２１の行数をＮとした場合、Ｎ／２−１以下であればよい。
【０１３６】
以下の説明では、連続する２行毎に１グループとする場合を例にする。よって、画素電極２１の第１行および第２行が１番目のグループとなり、第３行および第４行が２番目のグループとなる。以降の行も同様にグループに分けられる。
【０１３７】
そして、奇数番目のグループ内の各行の各画素電極２１は、ＴＦＴ２２を介して、視認側から見て左側のソースラインに接続される。奇数番目のグループでは、ＴＦＴ２２は、例えば、画素電極２１の左側に設けられる。ただし、ＴＦＴ２２の配置位置は、この位置に限定されず、任意でよい。
【０１３８】
偶数番目のグループ内の各行の各画素電極２１は、ＴＦＴ２２を介して、視認側から見て右側のソースラインに接続される。偶数番目のグループでは、ＴＦＴ２２は、例えば、画素電極２１の右側に設けられる。ただし、上記の場合と同様に、ＴＦＴの配置位置は、この位置に限定されず、任意でよい。
【０１３９】
電源部９は、第１の実施形態と同様である。また、駆動装置１の構成は、第１の実施形態と構成である（図１参照）。また、第２の実施形態においてもソースラインＳｎ＋１が左から奇数番目のソースラインであり、電位出力端Ｄｎ＋１が左から奇数番目の電位出力端である場合を例にして説明する。
【０１４０】
本実施形態では、各ソースラインに対応するスイッチ１１，１２の動作が第１の実施形態と異なる。スイッチ１４，１５の動作は、第１の実施形態と同様である。また、制御部８のＰＯＬ２の出力態様が、第１の実施形態と異なる。
【０１４１】
また、第２の実施形態の液晶表示装置も、第１の実施形態と同様に、各ゲートラインの電位を設定するゲートドライバ（図示略）を備える。ゲートドライバは、ゲートラインを１本ずつ線順次選択し、選択したゲートラインを選択時電位に設定し、選択していないゲートラインを非選択時電位に設定する。従って、各グループ内のそれぞれの行が１行ずつ選択される。駆動装置１が、ゲートドライバとしての機能を備えていてもよい。
【０１４２】
制御部８は、ＰＯＬ１，ＰＯＬ２，ＳＣＬＫ，ＳＴＢを出力することにより、駆動装置１を制御する。ＳＣＬＫ，ＳＴＢおよびＳＴＶの出力態様は、第１の実施の形態と同様である。すなわち、制御部８は、ＳＴＢで選択期間を規定し、電位設定部２は、ＳＣＬＫを利用して１行分のデータを順次取り込んでいく。また、制御部８は、フレームの開始時にＳＴＶをハイレベルにし、その他の期間では、ＳＴＶをローレベルにする。そして、各スイッチ１１，１２，１４，１５は、ＳＴＶがハイレベルとなっているときに、ＳＴＢの立ち上がりエッジを検出すると、それぞれ、１フレーム内における動作を開始する。
【０１４３】
また、制御部８は、１フレーム毎にＰＯＬ１のレベルをハイレベル、ローレベルに交互に切り替える。このＰＯＬ１の出力態様は第１の実施形態と同様である。ただし、本実施形態では、制御部８は、ＰＯＬ２のレベルに関しては、グループ毎に、ハイレベル、ローレベルに交互に切り替える。具体的には、制御部８は、フレームに依らず、フレーム内で最初のグループ内の各行を選択していく期間内では、ＰＯＬ２をハイレベルにし、以降、グループが切り替わる毎に、ＰＯＬ２のレベルを交互に切り替える。
【０１４４】
ＰＯＬ２がグループ毎に切り替えられることにより、電位設定部２は、電位出力端Ｄ１〜Ｄｎから１行分の各画素に応じた電位を出力する動作と、電位出力端Ｄ２〜Ｄｎ＋１から１行分の各画素に応じた電位を出力する動作とを、グループ内の各行を全て走査する期間毎に切り替える。
【０１４５】
本実施形態においても、制御部８は、ＳＴＶ（図７参照）をハイレベルとしているときに、ＣＰＶに合わせてＳＴＢをハイレベルにしたならば、ＳＴＢをハイレベルにしている期間中に、ＰＯＬ２のレベルをローレベルからハイレベルに切り替えればよい。その後、制御部８は、グループを構成する行の数をｇとすると、ｇ回後のＳＴＢがハイレベルになる期間でＰＯＬ２のレベルを切り替えることを繰り返していけばよい。
【０１４６】
次に、本実施形態におけるスイッチ１１，１２（図１参照）について説明する。スイッチ１１，１２は、ＳＴＶがハイレベルになっている期間中にＳＴＢの立ち上がりエッジを検出すると、以降、そのフレーム内で、２グループ分の行に対応する数をＳＴＢの周期に乗じた期間（以下、２グループ分の走査期間と記す。）毎に、各スイッチについて定められた動作を繰り返す。この期間内における動作は、スイッチ１１，１２で異なる。また、同一のスイッチに関しても、フレームにおいてＰＯＬ１がハイレベルかローレベルかによって動作が異なる。
【０１４７】
なお、２グループ分の走査期間は、前半の期間と後半の期間とに分けられる。前半および後半のいずれの期間も、１グループ分の行に対応する数をＳＴＢの周期に乗じた期間である。この長さの期間を、以下、１グループ分の走査期間と記す。
【０１４８】
図２１は、第２の実施形態におけるスイッチ１１によるソースラインの接続先切り替え動作を示す説明図である。図２１（ａ）はＰＯＬ１がハイレベルの場合を示し、図２１（ｂ）はＰＯＬ１がローレベルの場合の動作を示す。
【０１４９】
図２１（ａ）を参照して、ＰＯＬ１がハイレベルの場合のスイッチ１１の動作を説明する。スイッチ１１は、２グループ分の走査期間における最初の立ち上がりエッジを検出すると、２グループ分の走査期間内における前半の１グループ分の走査期間中、ＳＴＢがハイレベルとなっている間は、ソースラインＳ１をＶｐ設定用配線５に接続させる。また、ＳＴＢがローレベルとなっている間は、ソースラインＳ１を電位出力端Ｄ１に接続する。よって、この前半の期間では、ソースラインＳ１において、プリチャージ電位Ｖｐが設定されてから、画素値に応じた正極性電位が設定されるという設定態様が繰り返される。この繰り返し回数は、１グループ内の行数（図２０に示す例では２行）分である。その後、２グループ分の走査期間内における後半の１グループ分の走査期間中、スイッチ１１は、ソースラインＳ１をＶｐ設定用配線５に接続させ続ける。よって、この後半の期間中では、ソースラインＳ１の電位はＶｐとなる。スイッチ１１は、上記の動作をフレーム内で繰り返す。従って、ＰＯＬ１がハイレベルとなるフレームでは、ソースラインＳ１は、正極性電位に保たれる。また、電位出力端Ｄ１がハイインピーダンス状態になる時であっても、ソースラインＳ１は正極性電位に保たれる。
【０１５０】
図２１（ｂ）を参照して、ＰＯＬ１がローレベルの場合のスイッチ１１の動作を説明する。スイッチ１１は、２グループ分の走査期間における最初の立ち上がりエッジを検出すると、２グループ分の走査期間内における前半の１グループ分の走査期間中、ＳＴＢがハイレベルとなっている間は、ソースラインＳ１をＶｎ設定用配線６に接続させる。また、ＳＴＢがローレベルとなっている間は、ソースラインＳ１を電位出力端Ｄ１に接続する。よって、この前半の期間では、ソースラインＳ１において、プリチャージ電位Ｖｎが設定されてから、画素値に応じた負極性電位が設定されるという設定態様が繰り返される。この繰り返し回数は、１グループ内の行数分である。その後、２グループ分の走査期間内における後半の１グループ分の走査期間中、スイッチ１１は、ソースラインＳ１をＶｎ設定用配線６に接続させ続ける。よって、この後半の期間中では、ソースラインＳ１の電位はＶｎとなる。スイッチ１１は、上記の動作をフレーム内で繰り返す。従って、ＰＯＬ１がローレベルとなるフレームでは、ソースラインＳ１は、負極性に保たれる。また、電位出力端Ｄ１がハイインピーダンス状態になる時であっても、ソースラインＳ１は負極性電位に保たれる。
【０１５１】
図２２は、第２の実施形態におけるスイッチ１２によるソースラインの接続先切り替え動作を示す説明図である。図２２（ａ）はＰＯＬ１がハイレベルの場合を示し、図２２（ｂ）はＰＯＬ１がローレベルの場合の動作を示す。
【０１５２】
図２２（ａ）を参照して、ＰＯＬ１がハイレベルの場合のスイッチ１２の動作を説明する。スイッチ１２は、２グループ分の走査期間における最初の立ち上がりエッジを検出すると、２グループ分の走査期間内における前半の１グループ分の走査期間中、ソースラインＳｎ＋１をＶｐ設定用配線５に接続させ続ける。よって、この前半の期間では、ソースラインＳｎ＋１の電位はＶｐとなる。その後、２グループ分の走査期間内における後半の１グループ分の走査期間中、スイッチ１２は、ＳＴＢがハイレベルとなっている間は、ソースラインＳｎ＋１をＶｐ設定用配線５に接続させる。また、ＳＴＢがローレベルとなっている間は、ソースラインＳｎ＋１を電位出力端Ｄｎ＋１に接続する。よって、この後半の期間では、ソースラインＳｎ＋１において、プリチャージ電位Ｖｐが設定されてから、画素値に応じた正極性電位が設定されるという設定態様が繰り返される。この繰り返し回数は、１グループ内の行数（図２０に示す例では２行）分である。スイッチ１２は、上記の動作をフレーム内で繰り返す。従って、ＰＯＬ１がハイレベルとなるフレームでは、ソースラインＳｎ＋１は、正極性電位に保たれる。また、電位出力端Ｄｎ＋１がハイインピーダンス状態になる時であっても、ソースラインＳｎ＋１は正極性電位に保たれる。
【０１５３】
図２２（ｂ）を参照して、ＰＯＬ１がローレベルの場合のスイッチ１２の動作を説明する。スイッチ１２は、２グループ分の走査期間における最初の立ち上がりエッジを検出すると、２グループ分の走査期間内における前半の１グループ分の走査期間中、ソースラインＳｎ＋１をＶｎ設定用配線６に接続させ続ける。よって、この前半の期間では、ソースラインＳｎ＋１の電位はＶｎとなる。その後、２グループ分の走査期間内における後半の１グループ分の走査期間中、スイッチ１２は、ＳＴＢがハイレベルとなっている間は、ソースラインＳｎ＋１をＶｎ設定用配線６に接続させる。また、ＳＴＢがローレベルとなっている間は、ソースラインＳｎ＋１を電位出力端Ｄｎ＋１に接続する。よって、この後半の期間では、ソースラインＳｎ＋１において、プリチャージ電位Ｖｎが設定されてから、画素値に応じた負極性電位が設定されるという設定態様が繰り返される。この繰り返し回数は、１グループ内の行数分である。スイッチ１２は、上記の動作をフレーム内で繰り返す。従って、ＰＯＬ１がローレベルとなるフレームでは、ソースラインＳｎ＋１は、負極性電位に保たれる。また、電位出力端Ｄｎ＋１がハイインピーダンス状態になる時であっても、ソースラインＳｎ＋１は負極性電位に保たれる。
【０１５４】
ここでは、Ｓｎ＋１が左から奇数番目のソースラインであり、Ｄｎ＋１が左から奇数番目の電位出力端である場合を例にして説明した。Ｓｎ＋１が左から偶数番目のソースラインであり、Ｄｎ＋１が左から偶数番目の電位出力端である場合、スイッチ１２において、上述のＰＯＬ１がハイレベルの時の動作と、ローレベルとの時の動作とが逆になる。すなわち、ＰＯＬ１がハイレベルならば、スイッチ１２は、上述のＰＯＬ１がローレベルの時の動作（図２２（ｂ）参照））を行えばよい。また、ＰＯＬ１がローレベルならば、スイッチ１２は、上述のＰＯＬ１がハイレベルの時の動作（図２２（ａ）参照））を行えばよい。ただし、以下の説明では、ｎ＋１が奇数の場合を例にする。
【０１５５】
本実施形態におけるスイッチ１４の動作は、第１の実施形態と同様である（図１１参照）。本実施形態におけるスイッチ１５の動作も、第１の実施形態と同様である（図１２参照）。
【０１５６】
図２３は、第２の実施形態においてＰＯＬ１がハイレベルとなるフレームにおけるＳＴＢ，ＰＯＬ１，ＰＯＬ２の例を示す説明図である。制御部８は、このフレーム内で最初のＳＴＢの立ち上げを行うとき、そのＳＴＢの立ち上がりエッジに併せて、ＰＯＬ１をハイレベルに切り替え、以降、このフレーム内でＰＯＬ１をハイレベルのまま維持する。また、制御部８は、フレーム内で最初にＳＴＢがハイレベルになる期間中に、ＰＯＬ２をハイレベルに切り替え、以降、グループを構成する行の数をｇとすると、ｇ回後のＳＴＢがハイレベルになる期間でＰＯＬ２のレベルを切り替えることを繰り返す。換言すれば、１グループ分の走査期間毎にＰＯＬ２のレベルを交互に切り替える。
【０１５７】
ＰＯＬ１がハイレベルとなるフレーム内の最初のＳＴＢの立ち上がりエッジ後の、１番目のグループの各行を１行ずつ選択する期間中における各スイッチ１１，１２，１４，１５（図１参照）の動作を説明する。この１番目のグループの各行を１行ずつ選択する期間中においては、ＰＯＬ２がハイレベルになるので、１行分のｎ個の画素値に応じた電位は、電位出力端Ｄ１〜Ｄｎから出力される。また、このフレームでは、ＰＯＬ１はハイレベルであるので、左から奇数番目の電位出力端は正極性電位を出力し、左から偶数番目の電位出力端は負極性電位を出力する。
【０１５８】
スイッチ１１は、フレーム内の最初のＳＴＢの立ち上がりエッジを検出すると、１番目のグループの各行を１行ずつ選択する期間内において、ＳＴＢがハイレベルとなる時に、ソースラインＳ１をＶｐ設定用配線５に接続させ、ＳＴＢがローレベルとなる時に、ソースラインＳ１を電位出力端Ｄ１に接続させる（図２１（ａ）参照）。従って、この期間内において、ソースラインＳ１では、プリチャージ電位Ｖｐが設定されてから、画素値に応じた正極性電位が設定されるという設定態様が繰り返される。
【０１５９】
スイッチ１２は、フレーム内の最初のＳＴＢの立ち上がりエッジを検出すると、１番目のグループの各行を１行ずつ選択する期間内において、ソースラインＳｎ＋１をＶｐ設定用配線５に接続させ続ける（図２２（ａ）参照）。この期間内で、ソースラインＳｎ＋１は画素電極の電位設定には用いられず、ソースラインＳｎ＋１の電位はＶｐのまま維持される。
【０１６０】
左から偶数番目の各スイッチ１４は、ＳＴＢがハイレベルになっている時には、対応するソースラインをＶｎ設定用配線６に接続させ、ＳＴＢがローレベルになっているときには、対応するソースラインを、それぞれ左から偶数番目の電位出力端に接続させる（図１１（ａ）参照）。従って、１番目のグループの各行を１行ずつ選択する期間内では、左から偶数番目の各ソースラインにおいて、プリチャージ電位Ｖｎが設定されてから、画素値に応じた負極性電位が設定されるという設定態様が繰り返される。
【０１６１】
左から奇数番目の各スイッチ１５は、ＳＴＢがハイレベルになっている時には、対応するソースラインをＶｐ設定用配線５に接続させ、ＳＴＢがローレベルになっているときには、対応するソースラインを、それぞれ左から奇数番目の電位出力端に接続させる（図１２（ａ）参照）。従って、１番目のグループの各行を１行ずつ選択する期間内では、左から奇数番目の各ソースラインにおいて、プリチャージ電位Ｖｐが設定されてから、画素値に応じた正極性電位が設定されるという設定態様が繰り返される。
【０１６２】
次に、２番目のグループの各行を１行ずつ選択する期間中における各スイッチ１１，１２，１４，１５の動作を説明する。この期間中においては、ＰＯＬ２がローレベルになるので、１行分のｎ個の画素値に応じた電位は、電位出力端Ｄ２〜Ｄｎ＋１から出力される。また、ＰＯＬ１はハイレベルのままであるので、左から偶数番目の電位出力端Ｄ２，Ｄ４，・・・は負極性電位を出力し、左から奇数番目の電位出力端Ｄ３，Ｄ５，・・・は正極性電位を出力する。
【０１６３】
スイッチ１１は、２番目のグループの先頭行に対応するＳＴＢの立ち上がりエッジを検出すると、２番目のグループの各行を１行ずつ選択する期間中、ソースラインＳ１をＶｐ設定用配線５に接続させ続ける（図２１（ａ）参照）。この期間内では、ソースラインＳ１は画素電極の電位設定には用いられず、ソースラインＳ１の電位はＶｐのまま維持される。
【０１６４】
スイッチ１２は、２番目のグループの先頭行に対応するＳＴＢの立ち上がりエッジを検出すると、２番目のグループの各行を１行ずつ選択する期間内において、ＳＴＢがハイレベルとなる時に、ソースラインＳｎ＋１をＶｐ設定用配線５に接続させ、ＳＴＢがローレベルとなる時に、ソースラインＳｎ＋１を電位出力端Ｄｎ＋１に接続させる。従って、この期間内において、ソースラインＳｎ＋１において、プリチャージ電位Ｖｐが設定されてから、画素値に応じた正極性電位が設定されるという設定態様が繰り返される。
【０１６５】
左から偶数番目の各スイッチ１４は、２番目のグループの各行を１行ずつ選択する期間においても、１番目のグループの各行を１行ずつ選択する期間と同様の動作を繰り返す。従って、２番目のグループの各行を１行ずつ選択する期間においても、左から偶数番目の各ソースラインでは、プリチャージ電位Ｖｎが設定されてから、画素値に応じた負極性電位が設定されるという設定態様が繰り返される。
【０１６６】
左から奇数番目の各スイッチ１５は、２番目のグループの各行を１行ずつ選択する期間においても、１番目のグループの各行を１行ずつ選択する期間と同様の動作を繰り返す。従って、２番目のグループの各行を１行ずつ選択する期間においても、左から奇数番目の各ソースラインでは、プリチャージ電位Ｖｐが設定されてから、画素値に応じた正極性電位が設定されるという設定態様が繰り返される。
【０１６７】
以降、各スイッチ１１，１２，１４，１５は、このフレーム内で、上記の２グループ分の走査期間の動作を繰り返す。この結果、各行の画素の極性は図２４に示すようになる。すなわち、奇数番目のグループの各行を１行ずつ選択する期間では、左から、正極性、負極性、正極性、負極性、・・・となり、偶数番目のグループの各行を１行ずつ選択する期間では、左から、負極性、正極性、負極性、正極性、・・・となる。
【０１６８】
図２５は、第２の実施形態においてＰＯＬ１がローレベルとなるフレームにおけるＳＴＢ，ＰＯＬ１，ＰＯＬ２の例を示す説明図である。制御部８は、このフレーム内で最初のＳＴＢの立ち上げを行うとき、そのＳＴＢの立ち上がりエッジに併せて、ＰＯＬ１をローレベルに切り替え、以降、このフレーム内でＰＯＬ１をローレベルのまま維持する。制御部８によるＰＯＬ２の制御は、ＰＯＬ１がハイレベルとなるフレームと同様である。
【０１６９】
ＰＯＬ１がローレベルとなるフレーム内の最初のＳＴＢの立ち上がりエッジ後の、１番目のグループの各行を１行ずつ選択する期間中における各スイッチ１１，１２，１４，１５（図１参照）の動作を説明する。この１番目のグループの各行を１行ずつ選択する期間中においては、ＰＯＬ２がハイレベルになるので、１行分のｎ個の画素値に応じた電位は、電位出力端Ｄ１〜Ｄｎから出力される。また、このフレームでは、ＰＯＬ１はローレベルであるので、左から奇数番目の電位出力端は負極性電位を出力し、左から偶数番目の電位出力端は正極性電位を出力する。
【０１７０】
スイッチ１１は、フレーム内の最初のＳＴＢの立ち上がりエッジを検出すると、１番目のグループの各行を１行ずつ選択する期間内において、ＳＴＢがハイレベルとなる時に、ソースラインＳ１をＶｎ設定用配線６に接続させ、ＳＴＢがローレベルとなる時に、ソースラインＳ１を電位出力端Ｄ１に接続させる（図２１（ｂ）参照）。従って、この期間内において、ソースラインＳ１では、プリチャージ電位Ｖｎが設定されてから、画素値に応じた負極性電位が設定されるという設定態様が繰り返される。
【０１７１】
スイッチ１２は、フレーム内の最初のＳＴＢの立ち上がりエッジを検出すると、１番目のグループの各行を１行ずつ選択する期間内において、ソースラインＳｎ＋１をＶｎ設定用配線６に接続させ続ける（図２２（ｂ）参照）。この期間内で、ソースラインＳｎ＋１は画素電極の電位設定には用いられず、ソースラインＳｎ＋１の電位はＶｎのまま維持される。
【０１７２】
左から偶数番目の各スイッチ１４は、ＳＴＢがハイレベルになっている時には、対応するソースラインをＶｐ設定用配線５に接続させ、ＳＴＢがローレベルになっているときには、対応するソースラインを、それぞれ左から偶数番目の電位出力端に接続させる（図１１（ｂ）参照）。従って、１番目のグループの各行を１行ずつ選択する期間内では、左から偶数番目の各ソースラインにおいて、プリチャージ電位Ｖｐが設定されてから、画素値に応じた正極性電位が設定されるという設定態様が繰り返される。
【０１７３】
左から奇数番目の各スイッチ１５は、ＳＴＢがハイレベルになっている時には、対応するソースラインをＶｎ設定用配線６に接続させ、ＳＴＢがローレベルになっているときには、対応するソースラインを、それぞれ左から奇数番目の電位出力端に接続させる（図１２（ｂ）参照）。従って、１番目のグループの各行を１行ずつ選択する期間内では、左から奇数番目の各ソースラインにおいて、プリチャージ電位Ｖｎが設定されてから、画素値に応じた負極性電位が設定されるという設定態様が繰り返される。
【０１７４】
次に、２番目のグループの各行を１行ずつ選択する期間中における各スイッチ１１，１２，１４，１５の動作を説明する。この期間中においては、ＰＯＬ２がローレベルになるので、１行分のｎ個の画素値に応じた電位は、電位出力端Ｄ２〜Ｄｎ＋１から出力される。ＰＯＬ１はローレベルのままであるので、左から偶数番目の電位出力端Ｄ２，Ｄ４，・・・は正極性電位を出力し、左から奇数番目の電位出力端Ｄ３，Ｄ５，・・・は負極性電位を出力する。
【０１７５】
スイッチ１１は、２番目のグループの先頭行に対応するＳＴＢの立ち上がりエッジを検出すると、２番目のグループの各行を１行ずつ選択する期間中、ソースラインＳ１をＶｎ設定用配線６に接続させ続ける（図２１（ｂ）参照）。この期間内では、ソースラインＳ１は画素電極の電位設定には用いられず、ソースラインＳ１の電位はＶｎのまま維持される。
【０１７６】
スイッチ１２は、２番目のグループの先頭行に対応するＳＴＢの立ち上がりエッジを検出すると、２番目のグループの各行を１行ずつ選択する期間内において、ＳＴＢがハイレベルとなる時に、ソースラインＳｎ＋１をＶｎ設定用配線６に接続させ、ＳＴＢがローレベルとなる時に、ソースラインＳｎ＋１を電位出力端Ｄｎ＋１に接続させる。従って、この期間内において、ソースラインＳｎ＋１において、プリチャージ電位Ｖｎが設定されてから、画素値に応じた負極性電位が設定されるという設定態様が繰り返される。
【０１７７】
左から偶数番目の各スイッチ１４は、２番目のグループの各行を１行ずつ選択する期間においても、１番目のグループの各行を１行ずつ選択する期間と同様の動作を繰り返す。従って、２番目のグループの各行を１行ずつ選択する期間においても、左から偶数番目の各ソースラインでは、プリチャージ電位Ｖｐが設定されてから、画素値に応じた正極性電位が設定されるという設定態様が繰り返される。
【０１７８】
左から奇数番目の各スイッチ１５は、２番目のグループの各行を１行ずつ選択する期間においても、１番目のグループの各行を１行ずつ選択する期間と同様の動作を繰り返す。従って、２番目のグループの各行を１行ずつ選択する期間においても、左から奇数番目の各ソースラインでは、プリチャージ電位Ｖｎが設定されてから、画素値に応じた負極性電位が設定されるという設定態様が繰り返される。
【０１７９】
以降、各スイッチ１１，１２，１４，１５は、このフレーム内で、上記の２グループ分の走査期間の動作を繰り返す。この結果、各行の画素の極性は図２６に示すようになる。すなわち、奇数番目のグループの各行を１行ずつ選択する期間では、左から、負極性、正極性、負極性、正極性、・・・となり、偶数番目のグループの各行を１行ずつ選択する期間では、左から、正極性、負極性、正極性、負極性、・・・となる。
【０１８０】
ＰＯＬ１はフレーム毎に交互に変化するので、各画素の極性はフレーム毎に、図２４に示す状態と図２６に示す状態とに交互に変化する。
【０１８１】
第２の実施形態では、ＰＯＬ１がハイレベルとなるフレームであるかＰＯＬ１がローレベルとなるフレームであるかに依らず、それぞれのソースラインは、対応する電位出力端がハイインピーダンス状態になったとしても、正極性電位または負極性電位に維持される。従って、本実施形態においても、各ソースラインの電位が不安定になることはない。
【０１８２】
また、図２４や図２６に示すように、横方向で隣接画素同士の極性は互いに異なる。また、縦方向に関しては、同じグループに属する行同士では、同じ極性になるが、グループの切り替わりで極性が反転する。従って、縦方向に関しては同じ極性が連続することがあるものの、画素全体として、同じ極性が連続する画素数を少なくすることができ、クロストークを防止することができる。
【０１８３】
また、第２の実施形態においても、個々のソースラインの電位は、１つのフレーム内で正極性電位または負極性電位に保たれ、ＶＣＯＭを跨いで変化することはない。よって、消費電力を抑えることができる。さらに、各ソースラインに画素値に応じた電位を設定する場合、その電位が正極性電位である場合には、駆動装置１は、そのソースラインの電位をＶｐにしてから、画素値に応じた電位を設定する。また、画素値に応じた電位が負極性電位である場合には、駆動装置１は、そのソースラインの電位をＶｎにしてから、画素値に応じた電位を設定する。従って、消費電力を抑えることができる。
【０１８４】
なお、上記の説明において、２グループ分の走査期間内における前半の１グループ分の走査期間は、奇数番目のグループの走査期間であり、その奇数番目のグループの各行が全て選択される期間であるということができる。同様に、２グループ分の走査期間内における後半の１グループ分の走査期間は、偶数番目のグループの走査期間であり、その偶数番目のグループの各行が全て選択される期間であるということができる。
【０１８５】
また、第１の実施形態で説明したように、制御部８がＰＯＬ２を生成するのではなく、駆動装置１（例えば、駆動装置１内の電位設定部２）がＰＯＬ２を生成し、そのＰＯＬ２に従って動作してもよい。
【０１８６】
なお、第１の実施形態は、第２の実施形態における個々のグループに属する行を１行だけとした場合に相当する。従って、第１の実施形態は、第２の実施形態の一種であるということができる。
【０１８７】
［実施形態３］
図２７は、本発明の第３の実施形態の液晶表示装置の例を示す説明図である。第１の実施形態と同様の構成要素については、図１および図２と同一の符号を付し、詳細な説明を省略する。第３の実施形態の液晶表示装置は、複数の駆動装置１ａ，１ｂと、液晶表示パネル２０ｂと、制御部８と、電源部９とを備える。
【０１８８】
本実施形態では、液晶表示パネル２０ｂを２つの駆動装置１ａ，１ｂが駆動する場合を例にして説明するが、３つ以上の駆動装置が液晶表示パネル２０ｂを駆動する構成であってもよい。以下、視認側から見て一番左側に配置される駆動装置を第１の駆動装置１ａと記す。また、視認側から見て一番右側に配置される駆動装置を第２の駆動装置１ｂと記す。また、３つ以上の駆動装置が存在する場合において、第１の駆動装置１ａおよび第２の駆動装置１ｂ以外の駆動装置（図２７において図示略）を第３の駆動装置と記す。図２７では、２つの駆動装置（第１の駆動装置１ａおよび第２の駆動装置１ｂ）を備え、第３の駆動装置は備えていない場合を示している。図２７に示すように、駆動装置１ａ，１ｂは並べて配置される。ただし、第３の駆動装置が設けられる場合、第１の駆動装置１ａおよび第２の駆動装置１ｂの間に配置される。第３の駆動装置の個数は限定されない。
【０１８９】
各駆動装置１ａ，１ｂは、電位設定部２（図２７において図示略。図２８、図３０参照。）を備え、電位設定部２の電位出力端は、スイッチ（後述の図２８、図３０に示すスイッチ１１，１２，１４，１５，９１，９２のいずれか）を介して、ソースラインに接続される。このとき、隣接する駆動装置同士において、視認側から見て左側の駆動装置における右端の電位出力端と、視認側から見て右側の駆動装置における左端の電位出力端は、共通のソースラインに接続される。図２７では、第１の駆動装置１ａにおける右端の電位出力端と、第２の駆動装置１ｂにおける左端の電位出力端とが、スイッチ（図２７において図示略。）を介して、ソースラインＳｎ＋１に接続される場合を例示している。
【０１９０】
制御部８は、第１の実施形態と同様に、各制御信号ＰＯＬ１，ＰＯＬ２，ＳＣＬＫ，ＳＴＢ，ＳＴＶ等を出力する。ただし、制御部８は、各駆動装置１ａ，１ｂにそれぞれ制御信号を出力する。第３の駆動装置が設けられている場合には、第３の駆動装置に対しても制御信号を出力する。また、電源部９は、第１の実施形態と同様に電圧を供給する。ただし、電源部９は、各駆動装置１ａ，１ｂにそれぞれ電圧を供給する。第３の駆動装置が設けられている場合には、第３の駆動装置に対しても電圧を供給する。
【０１９１】
液晶表示パネル２０ｂは、マトリクス状に配置された複数の画素電極２１と、コモン電極（図２７において図示略）との間に液晶（図示略）を挟持する。本実施形態では、液晶表示パネル２０ｂの各行において、各画素がＲ，Ｇ，Ｂの順に繰り返し並ぶ場合を例にして説明する。
【０１９２】
液晶表示パネル２０ｂには、複数のソースラインが設けられ、隣り合うソースラインの間に、１列分の画素電極を備える。従って、マトリクス状に配置された画素電極群において、画素電極の列数はソースラインの数より１少ない。換言すれば、液晶表示パネル２０ｂは、画素電極の各列の左側にそれぞれソースラインを備えるとともに、１番右側の画素列の右側にもソースラインを備える。この点は、第１の実施形態と同様である。
【０１９３】
ただし、第３の実施形態では、画素電極の列数は、１つの駆動装置内の電位設定部２（図２７において図示略）の電位出力端の数よりも多い。ここでは、画素電極の列数が２ｎであり、ソースラインの数が２ｎ＋１本である場合を例にする。視認側から見て左側のソースラインからＳ１〜Ｓ２ｎ＋１と記す。前述のように、左からｎ＋１番目のソースラインＳｎ＋１は、駆動装置１ａ，１ｂ両方の電位出力端に接続される。なお、図２７では、ソースラインＳｎ＋１を便宜的に他のソースラインよりも太く図示しているが、各ソースラインＳ１〜Ｓ２ｎ＋１はいずれも同様の太さである。
【０１９４】
図２８は、第１の駆動装置１ａの構成例を示す説明図である。第１の実施形態における駆動装置１と同様の構成要素については、図１と同一の符号を付し、詳細な説明を省略する。第１の駆動装置１ａは、電位設定部２と、Ｖｐ設定部３と、Ｖｎ設定部４と、Ｖｐ設定用配線５と、Ｖｎ設定用配線６とを備える。
【０１９５】
電位設定部２は、ｎ＋１個の電位出力端Ｄ１〜Ｄｎ＋１を備える。電位設定部２が制御部８からの制御信号ＳＬＣＫ，ＳＴＢに従って画像データを取り込み、ＰＯＬ１，ＰＯＬ２に従って電位出力端Ｄ１〜Ｄｎ＋１の出力電位を定める動作は、第１の実施形態と同様である。ただし、本実施形態では、液晶表示パネル２０ｂにおいて１行分の画素がＲ，Ｇ，Ｂの順に繰り返し並ぶ場合には、ｎは６の倍数であるものとする。従って、ｎ＋１は、６の倍数に１を加えた値であり、奇数となる。ｎを６の倍数とする理由は以下のとおりである。Ｒ，Ｇ，Ｂを一組とするため、ｎは３の倍数である必要がある。また、一番左側の画素と左からｎ番目の画素の極性が異なり、第２の駆動装置２ｂにより駆動される左からｎ＋１番目の画素の極性が、一番左側の画素の極性と共通になるようにするためには、ｎは偶数でなければならない。よって、これらの要件を満たすため、ｎは６の倍数である必要がある。
【０１９６】
また、視認側から見て左からｎ番目までの電位出力端Ｄ１〜Ｄｎに対応付けて設けられる各スイッチは、第１の実施形態と同様である。すなわち、電位出力端Ｄ１に関しては、スイッチ１１が設けられる。また、左から偶数番目の電位出力端Ｄ２，Ｄ４，・・・には、スイッチ１４が設けられる。また、左から奇数番目の電位出力端Ｄ３，Ｄ５，・・・には、スイッチ１５が設けられる。ただし、Ｄｎ＋１は除く。
【０１９７】
左からｎ＋１番の電位出力端Ｄｎ＋１に対応するスイッチとしては、第３端部スイッチ９１（以下、単にスイッチ９１と記す。）が設けられる。この点で、電位出力端Ｄｎ＋１にスイッチ１２が設けられていた駆動装置１（図１参照）とは異なる。
【０１９８】
左からｎ＋１番目までのソースラインＳ１〜Ｓｎ＋１は、スイッチ（スイッチ１１，１４，１５，９１のいずれか）を介して、電位出力端Ｄ１〜Ｄｎ＋１に接続される。ここで、ソースラインＳｎ＋１は、第１分岐部４１と、第２分岐部４２とを有する。以下、第１分岐部４１を単に「分岐部４１」と記し、第２分岐部４２を単に「分岐部４２」と記す場合がある。
【０１９９】
ここで、駆動装置がｕ個存在する場合に関して、第１分岐部４１および第２分岐部４２を有するソースラインについて説明する。駆動装置の個数をｕとし、ｖを１以上ｕ未満の整数とする。このとき、左からｖ・ｎ＋１番目のソースラインＳｖ・ｎ＋１が、第１分岐部４１および第２分岐部４２を有し、他のソースラインは分岐部を有さない。そして、このソースラインＳｖ・ｎ＋１は、左からｖ番目の駆動装置における左からｎ＋１番目の電位出力端Ｄｎ＋１と、左からｖ＋１番目の駆動装置における左から１番目の電位出力端Ｄ１との両方に対応し、この２つの電位出力端に接続される。具体的には、ソースラインＳｖ・ｎ＋１の第１分岐部４１が、左からｖ番目の駆動装置における電位出力端Ｄｎ＋１に、スイッチ９１（図２８、図３２参照）を介して接続される。また、ソースラインＳｖ・ｎ＋１の第２分岐部４２が、左からｖ＋１番目の駆動装置における電位出力端Ｄ１に、スイッチ９２（図３０、図３２参照）を介して接続される。
【０２００】
図２７に示す例では、駆動装置の個数ｕは“２”であるので、ｖの取り得る値は“１”のみである。従って、分岐部を有するソースラインは、Ｓ１〜Ｓ２ｎ＋１のうち、Ｓｎ＋１である。そして、ソースラインＳｎ＋１の第１分岐部４１が、左から１番目の駆動装置１ａにおける電位出力端Ｄｎ＋１に、スイッチ９１（図２８参照）を介して接続される。また、ソースラインＳｎ＋１の第２の分岐部４２が、左から２番目の駆動装置１ｂにおける電位出力端Ｄ１に、スイッチ９２（図３０参照）を介して接続される。
【０２０１】
上記のように、一方の分岐部４１が、左からｎ＋１番目に配置されたスイッチ９１に接続される。ソースラインＳ１〜Ｓｎと、対応するスイッチとの接続は、第１の実施形態と同様であり、説明を省略する。
【０２０２】
スイッチ１１，１４，１５の動作は、それぞれ、第１の実施形態におけるスイッチ１１，１４，１５の動作と同様であり、説明を省略する。
【０２０３】
図２９は、電位出力端Ｄｎ＋１に対応するスイッチ９１によるソースラインの接続先切り替え動作を示す説明図である。図２９（ａ）はＰＯＬ１がハイレベルの場合を示し、図２９（ｂ）はＰＯＬ１がローレベルの場合を示す。スイッチ９１は、ＳＴＶがハイレベルになっている期間中にＳＴＢの立ち上がりエッジを検出すると、以降、そのフレーム内で、ＳＴＢ２周期分の期間毎に、各スイッチについて定められた動作を繰り返す。
【０２０４】
図２９（ａ）を参照して、ＰＯＬ１がハイレベルとなるフレームでのスイッチ９１の動作を説明する。スイッチ９１は、ＳＴＢ２周期分の期間における最初の立ち上がりエッジを検出すると、その立ち上がりエッジからＳＴＢ１周期分の期間、ソースラインＳｎ＋１の分岐部４１を電位出力端Ｄｎ＋１に接続させる。この結果、ソースラインＳｎ＋１の分岐部４１はハイインピーダンス状態になる。ただし、スイッチ９１は、ソースラインＳｎ＋１の分岐部４１を、電位出力端Ｄｎ＋１、Ｖｐ設定用配線５およびＶｎ設定用配線６のいずれにも接続させないことにより（すなわち、オープンな状態とすることにより）、ハイインピーダンス状態にしてもよい。そして、このように分岐部４１を電位出力端Ｄｎ＋１に接続させない場合、このＳＴＢ１周期分の期間において、電位出力端Ｄｎ＋１はハイインピーダンス状態でなくてもよい。
【０２０５】
次に、ＳＴＢ２周期分の期間における２回目のＳＴＢの立ち上がりエッジを検出すると、スイッチ９１は、ＳＴＢがハイレベルとなっている間、ソースラインＳｎ＋１の分岐部４１をＶｐ設定用配線５に接続させる。次に、スイッチ９１は、ＳＴＢの立ち下がりエッジを検出すると、ＳＴＢがローレベルとなっている間、ソースラインＳｎ＋１の分岐部４１を電位出力端Ｄｎ＋１に接続する。
【０２０６】
図２９（ｂ）を参照して、ＰＯＬ１がローレベルとなるフレームでのスイッチ９１の動作を説明する。スイッチ９１は、ＳＴＢ２周期分の期間における最初の立ち上がりエッジを検出すると、その立ち上がりエッジからＳＴＢ１周期分の期間、ソースラインＳｎ＋１の分岐部４１を電位出力端Ｄｎ＋１に接続させる。この結果、ソースラインＳｎ＋１の分岐部４１はハイインピーダンス状態になる。ただし、上述のように、スイッチ９１は、ソースラインＳｎ＋１の分岐部４１を、電位出力端Ｄｎ＋１、Ｖｐ設定用配線５およびＶｎ設定用配線６のいずれにも接続させないことにより、ハイインピーダンス状態にしてもよい。そして、このように分岐部４１を電位出力端Ｄｎ＋１に接続させない場合、このＳＴＢ１周期分の期間において、電位出力端Ｄｎ＋１はハイインピーダンス状態でなくてもよい。
【０２０７】
次に、ＳＴＢ２周期分の期間における２回目のＳＴＢの立ち上がりエッジを検出すると、スイッチ９１は、ＳＴＢがハイレベルとなっている間、ソースラインＳｎ＋１の分岐部４１をＶｎ設定用配線６に接続させる。次に、スイッチ９１は、ＳＴＢの立ち下がりエッジを検出すると、ＳＴＢがローレベルとなっている間、ソースラインＳｎ＋１の分岐部４１を電位出力端Ｄｎ＋１に接続する。
【０２０８】
以降、このフレーム内で、スイッチ９１は、このＳＴＢ２周期分の動作を繰り返す。
【０２０９】
図３０は、第２の駆動装置１ｂの構成例を示す説明図である。第１の実施形態における駆動装置１と同様の構成要素については、図１と同一の符号を付し、詳細な説明を省略する。第２の駆動装置１ｂは、電位設定部２と、Ｖｐ設定部３と、Ｖｎ設定部４と、Ｖｐ設定用配線５と、Ｖｎ設定用配線６とを備える。
【０２１０】
電位設定部２は、ｎ＋１個の電位出力端Ｄ１〜Ｄｎ＋１を備える。既に説明したように、ｎ＋１は、６の倍数に１を加えた値であり、奇数である。
【０２１１】
また、第２の駆動装置１ｂの電位設定部２では、左から２番目からｎ＋１番目までの電位出力端Ｄ２〜Ｄｎ＋１に対応付けて設けられる各スイッチは、第１の実施形態と同様である。すなわち、電位設定部２の左から偶数番目の電位出力端Ｄ２，Ｄ４，・・・には、スイッチ１４が設けられる。また、左から奇数番目の電位出力端Ｄ３，Ｄ５，・・・には、スイッチ１５が設けられる。ただし、Ｄ１は除く。また、左からｎ＋１番目の電位出力端Ｄｎ＋１には、スイッチ１２が設けられる。
【０２１２】
第２の駆動装置１ｂの電位設定部２では、１番左の電位出力端Ｄ１に対応するスイッチとして、第４端部スイッチ９２（以下、単にスイッチ９２と記す。）が設けられる。この点で、電位出力端Ｄ１にスイッチ１１が設けられていた駆動装置１（図１参照）とは異なる。
【０２１３】
液晶表示パネル２０ｂのソースラインＳｎ＋１において、第１の駆動装置１ａのスイッチ９１接続されていない方の分岐部４２は、スイッチ９２に接続される。この結果、第１の駆動装置１ａにおける電位出力端Ｄｎ＋１と、第２の駆動装置１ｂにおける電位出力端Ｄ１には、共通のソースラインＳｎ＋１が接続されることになる。
【０２１４】
また、液晶表示パネル２０ｂにおける左からｎ＋２番目以降の各ソースラインＳｎ＋２〜Ｓ２ｎ＋１は、以下のようにスイッチに接続される。これらのソースラインのうち、液晶表示パネル２０ｂにおける左から偶数番目のソースラインＳｎ＋２，Ｓｎ＋４，・・・は、スイッチ１４に接続される。また、これらのソースラインのうち、液晶表示パネル２０ｂにおける左から奇数番目のソースラインＳｎ＋３，Ｓｎ＋５，・・・は、スイッチ１５に接続される。また、一番右側のソースラインＳ２ｎ＋１はスイッチ１２に接続される。
【０２１５】
スイッチ１２，１４，１５の動作は、それぞれ、第１の実施形態におけるスイッチ１２，１４，１５の動作と同様であり、説明を省略する。
【０２１６】
図３１は、第２の駆動装置１ｂにおける電位出力端Ｄ１に対応するスイッチ９２によるソースラインの接続先切り替え動作を示す説明図である。図３１（ａ）はＰＯＬ１がハイレベルの場合を示し、図３１（ｂ）はＰＯＬ１がローレベルの場合を示す。スイッチ９２は、ＳＴＶがハイレベルになっている期間中にＳＴＢの立ち上がりエッジを検出すると、以降、そのフレーム内で、ＳＴＢ２周期分の期間毎に、各スイッチについて定められた動作を繰り返す。
【０２１７】
図３１（ａ）を参照して、ＰＯＬ１がハイレベルとなるフレームでのスイッチ９２の動作を説明する。スイッチ９２は、ＳＴＢ２周期分の期間における最初の立ち上がりエッジを検出すると、スイッチ９２は、ＳＴＢがハイレベルとなっている間、ソースラインＳｎ＋１の分岐部４２をＶｐ設定用配線５に接続させる。次に、ＳＴＢの立ち下がりエッジを検出すると、ＳＴＢがローレベルとなっている間、スイッチ９２は、ソースラインＳｎ＋１の分岐部４２を電位出力端Ｄ１に接続させる。
【０２１８】
次に、ＳＴＢ２周期分の期間における２回目のＳＴＢの立ち上がりエッジを検出すると、その立ち上がりエッジからＳＴＢ１周期分の期間、スイッチ９２は、引き続き、ソースラインＳｎ＋１の分岐部４２を電位出力端Ｄ１に接続させる。この結果、ソースラインＳｎ＋１の分岐部４２はハイインピーダンス状態になる。ただし、スイッチ９２は、ソースラインＳｎ＋１の分岐部４２を、電位出力端Ｄ１、Ｖｐ設定用配線５およびＶｎ設定用配線６のいずれにも接続させないことにより、ハイインピーダンス状態にしてもよい。そして、このように分岐部４２を電位出力端Ｄ１に接続させない場合、このＳＴＢ１周期分の期間において、電位出力端Ｄ１はハイインピーダンス状態でなくてもよい。
【０２１９】
図３１（ｂ）を参照して、ＰＯＬ１がローレベルとなるフレームでのスイッチ９２の動作を説明する。スイッチ９２は、ＳＴＢ２周期分の期間における最初の立ち上がりエッジを検出すると、スイッチ９２は、ＳＴＢがハイレベルとなっている間、ソースラインＳｎ＋１の分岐部４２をＶｎ設定用配線６に接続させる。次に、ＳＴＢの立ち下がりエッジを検出すると、ＳＴＢがローレベルとなっている間、スイッチ９２は、ソースラインＳｎ＋１の分岐部４２を電位出力端Ｄ１に接続させる。
【０２２０】
次に、ＳＴＢ２周期分の期間における２回目のＳＴＢの立ち上がりエッジを検出すると、その立ち上がりエッジからＳＴＢ１周期分の期間、スイッチ９２は、引き続き、ソースラインＳｎ＋１の分岐部４２を電位出力端Ｄ１に接続させる。この結果、ソースラインＳｎ＋１の分岐部４２はハイインピーダンス状態になる。ただし、スイッチ９２は、ソースラインＳｎ＋１の分岐部４２を、電位出力端Ｄ１、Ｖｐ設定用配線５およびＶｎ設定用配線６のいずれにも接続させないことにより、ハイインピーダンス状態にしてもよい。そして、このように分岐部４２を電位出力端Ｄ１に接続させない場合、このＳＴＢ１周期分の期間において、電位出力端Ｄ１はハイインピーダンス状態でなくてもよい。
【０２２１】
以降、このフレーム内で、スイッチ９２は、このＳＴＢ２周期分の動作を繰り返す。
【０２２２】
次に、第３の実施形態における動作を説明する。ここでは、液晶表示パネル２０ｂの各行でＲ，Ｇ，Ｂの画素が繰り返し配置されているものとする。この場合、既に説明したように、ｎは６の倍数であり、その結果、ｎ＋１は奇数となる。制御部８が出力する制御信号ＳＴＢ，ＰＯＬ１，ＰＯＬ２の変化は、第１の実施形態と同様である。
【０２２３】
まず、ＰＯＬ１がハイレベルとなるフレームの動作について説明する。制御部８は、ＰＯＬ１がハイレベルとなるフレームで最初にＳＴＢを立ち上げるときに、そのＳＴＢの立ち上がりエッジに併せて、ＰＯＬ１をハイレベルに切り替え、以降、このフレーム内でＰＯＬ１をハイレベルのまま維持する。また、制御部８は、フレーム内で最初にＳＴＢがハイレベルになる期間中に、ＰＯＬ２をハイレベルに切り替え、以降、ＳＴＢの周期毎にＰＯＬ２のレベルを交互に切り替える。
【０２２４】
ＰＯＬ１がハイレベルとなるフレーム内での最初のＳＴＢの立ち上がりエッジを検出すると、各スイッチは、ＳＴＢがハイレベルとなる期間中、以下のように動作する。
【０２２５】
第１の駆動装置１ａのスイッチ１１は、ソースラインＳ１をＶｐ設定用配線５に接続させる。この結果、ソースラインＳ１の電位はＶｐとなる。
【０２２６】
各駆動装置１ａ，１ｂにおける各スイッチ１４は、それぞれ左から偶数番目のソースラインＳ２，Ｓ４，・・・，Ｓ２ｎを、Ｖｎ設定用配線６に接続させる。この結果、これらの偶数番目の各ソースラインの電位はＶｎとなる。
【０２２７】
また、各駆動装置１ａ，１ｂにおける各スイッチ１５は、それぞれ左から奇数番目のソースラインＳ３，Ｓ５，・・・，Ｓｎ−１，Ｓｎ＋３，・・・Ｓ２ｎ−１を、Ｖｐ設定用配線５に接続させる。この結果、これらの奇数番目の各ソースラインの電位はＶｐとなる。
【０２２８】
また、スイッチ９１（図２８参照）は、ソースラインＳｎ＋１の分岐部４１を電位出力端Ｄｎ＋１に接続させ、スイッチ９２（図２９参照）は、ソースラインＳｎ＋１の分岐部４２をＶｐ設定用配線５に接続させる。従って、第１の駆動装置１ａの電位出力端Ｄｎ＋１の出力はハイインピーダンス状態であるが、ソースラインＳｎ＋１の電位はＶｐとなる。
【０２２９】
また、第２の駆動装置１ｂのスイッチ１２は、ソースラインＳ２ｎ＋１をＶｐ設定用配線５に接続させる。従って、電位出力端Ｄｎ＋１はハイインピーダンス状態であるが、ソースラインＳ２ｎ＋１の電位はＶｐとなる。
【０２３０】
続いて、ＳＴＢの立ち下がりエッジを検出すると、各スイッチは、ＳＴＢがローレベルとなる期間中、以下のように動作する。なお、このとき、各駆動装置１ａ，１ｂの電位設定部２は、それぞれ、電位出力端Ｄ１〜Ｄｎから画素値に応じた電位を出力し、電位出力端Ｄｎ＋１の出力をハイインピーダンス状態とする。また、左から奇数番目の電位出力端からの出力電位は正極性電位であり、左から偶数番目の電位出力端からの出力電位は負極性電位である。
【０２３１】
第１の駆動装置１ａのスイッチ１１は、ソースラインＳ１を電位出力端Ｄ１に接続させる。この結果、ソースラインＳ１の電位は、画素値に応じた正極性電位に変化する。すなわち、ソースラインＳ１は、プリチャージ電位Ｖｐに設定されてから、画素値に応じた正極性電位に設定されることになる。
【０２３２】
第１の駆動装置１ａの各スイッチ１４は、それぞれ左から偶数番目のソースラインＳ２，Ｓ４，・・・を電位出力端Ｄ２，Ｄ４，・・・に接続させる。第２の駆動装置１ｂの各スイッチ１４も、それぞれ左から偶数番目のソースラインＳｎ＋２，Ｓｎ＋４，・・・を電位出力端Ｄ２，Ｄ４，・・・に接続させる。この結果、左から偶数番目のソースラインＳ２，Ｓ４，・・・，Ｓ２ｎの電位は、画素値に応じた負極性電位となる。すなわち、左から偶数番目の各ソースラインは、プリチャージ電位Ｖｎに設定されてから、画素値に応じた負極性電位に設定されることになる。
【０２３３】
第１の駆動装置１ａの各スイッチ１５は、それぞれ左から奇数番目のソースラインＳ３，Ｓ５，・・・，Ｓｎ−１を電位出力端Ｄ３，Ｄ５，・・・に接続させる。第２の駆動装置１ｂの各スイッチ１５も、それぞれ左から奇数番目のソースラインＳｎ＋３，Ｓｎ＋５，・・・，Ｓ２ｎ−１を電位出力端Ｄ３，Ｄ５，・・・に接続させる。この結果、左から奇数番目のソースラインＳ３，Ｓ５，・・・，Ｓｎ−１，Ｓｎ＋３，Ｓｎ＋５，・・・，Ｓ２ｎ−１の電位は、画素値に応じた正極性電位となる。すなわち、これらのソースラインは、プリチャージ電位Ｖｐに設定されてから、画素値に応じた正極性電位に設定されることになる。
【０２３４】
また、スイッチ９１（図２８参照）は、ソースラインＳｎ＋１の分岐部４１を電位出力端Ｄｎ＋１に接続させたままとし、スイッチ９２（図２９参照）は、ソースラインＳｎ＋１の分岐部４２を電位出力端Ｄ１に接続させる。従って、第１の駆動装置１ａの電位出力端Ｄｎ＋１の出力はハイインピーダンス状態であるが、ソースラインＳｎ＋１の電位は、第２の駆動装置１ｂの電位出力端Ｄ１によって、画素値に応じた正極性電位に設定される。すなわち、ソースラインＳｎ＋１は、プリチャージ電位Ｖｐに設定されてから、画素値に応じた正極性電位に設定されることになる。
【０２３５】
また、第２の駆動装置１ｂのスイッチ１２は、ソースラインＳ２ｎ＋１をＶｐ設定用配線５に接続させたままとする。よって、ソースラインＳ２ｎ＋１の電位はＶｐのままとなる。このとき、電位出力端Ｄ２ｎ＋１の出力はハイインピーダンス状態であり、ソースラインＳ２ｎ＋１は、画素電極の画素設定に用いられない。しかし、上記のように、ソースラインＳ２ｎ＋１の電位はＶｐとなり、不安定になることはない。
【０２３６】
この結果、第１行の２ｎ個の画素電極は、それぞれ、視認側から見て左側のソースラインによって画素値に応じた電位に設定され、各画素の極性は、左側から正極性、負極性、正極性、負極性、・・・となる。
【０２３７】
次に、ＳＴＢの立ち上がりエッジを検出すると、各スイッチは、ＳＴＢがハイレベルとなる期間中、以下のように動作する。
【０２３８】
第１の駆動装置１ａのスイッチ１１は、ソースラインＳ１をＶｐ設定用配線５に接続させる。この結果、ソースラインＳ１の電位はＶｐとなる。
【０２３９】
各駆動装置１ａ，１ｂにおける各スイッチ１４は、それぞれ左から偶数番目のソースラインＳ２，Ｓ４，・・・，Ｓ２ｎを、Ｖｎ設定用配線６に接続させる。この結果、これらの偶数番目の各ソースラインの電位はＶｎとなる。
【０２４０】
また、各駆動装置１ａ，１ｂにおける各スイッチ１５は、それぞれ左から奇数番目のソースラインＳ３，Ｓ５，・・・，Ｓｎ−１，Ｓｎ＋３，・・・Ｓ２ｎ−１を、Ｖｐ設定用配線５に接続させる。この結果、これらの奇数番目の各ソースラインの電位はＶｐとなる。
【０２４１】
また、スイッチ９１（図２８参照）は、ソースラインＳｎ＋１の分岐部４１をＶｐ設定用配線５に接続させ、スイッチ９２（図２９参照）は、ソースラインＳｎ＋１の分岐部４２を電位出力端Ｄ１に接続させる。従って、第２の駆動装置１ｂの電位出力端Ｄ１の出力はハイインピーダンス状態であるが、ソースラインＳｎ＋１の電位はＶｐとなる。
【０２４２】
また、第２の駆動装置１ｂのスイッチ１２は、ソースラインＳ２ｎ＋１をＶｐ設定用配線５に接続させる。従って、電位出力端Ｄｎ＋１はハイインピーダンス状態であるが、ソースラインＳ２ｎ＋１の電位はＶｐとなる。
【０２４３】
続いて、ＳＴＢの立ち下がりエッジを検出すると、各スイッチは、ＳＴＢがローレベルとなる期間中、以下のように動作する。なお、このとき、各駆動装置１ａ，１ｂの電位設定部２は、それぞれ、電位出力端Ｄ２〜Ｄｎ＋１から画素値に応じた電位を出力し、電位出力端Ｄ１の出力をハイインピーダンス状態とする。また、左から奇数番目の電位出力端からの出力電位は正極性電位であり、左から偶数番目の電位出力端からの出力電位は負極性電位である。
【０２４４】
第１の駆動装置１ａのスイッチ１１は、ソースラインＳ１をＶｐ設定用配線５に接続させたままとする。よって、ソースラインＳ１の電位はＶｐのままとなる。このとき、電位出力端Ｄ１の出力はハイインピーダンス状態であり、ソースラインＳ１は、画素電極の画素設定に用いられない。しかし、上記のように、ソースラインＳ１の電位はＶｐとなり、不安定になることはない。
【０２４５】
第１の駆動装置１ａの各スイッチ１４は、それぞれ左から偶数番目のソースラインＳ２，Ｓ４，・・・を電位出力端Ｄ２，Ｄ４，・・・に接続させる。第２の駆動装置１ｂの各スイッチ１４も、それぞれ左から偶数番目のソースラインＳｎ＋２，Ｓｎ＋４，・・・を電位出力端Ｄ２，Ｄ４，・・・に接続させる。この結果、左から偶数番目のソースラインＳ２，Ｓ４，・・・，Ｓ２ｎの電位は、画素値に応じた負極性電位となる。すなわち、左から偶数番目の各ソースラインは、プリチャージ電位Ｖｎに設定されてから、画素値に応じた負極性電位に設定されることになる。
【０２４６】
第１の駆動装置１ａの各スイッチ１５は、それぞれ左から奇数番目のソースラインＳ３，Ｓ５，・・・，Ｓｎ−１を電位出力端Ｄ３，Ｄ５，・・・に接続させる。第２の駆動装置１ｂの各スイッチ１５も、それぞれ左から奇数番目のソースラインＳｎ＋３，Ｓｎ＋５，・・・，Ｓ２ｎ−１を電位出力端Ｄ３，Ｄ５，・・・に接続させる。この結果、左から奇数番目のソースラインＳ３，Ｓ５，・・・，Ｓｎ−１，Ｓｎ＋３，Ｓｎ＋５，・・・，Ｓ２ｎ−１の電位は、画素値に応じた正極性電位となる。すなわち、これらのソースラインは、プリチャージ電位Ｖｐに設定されてから、画素値に応じた正極性電位に設定されることになる。
【０２４７】
また、スイッチ９１（図２８参照）は、ソースラインＳｎ＋１の分岐部４１を電位出力端Ｄｎ＋１に接続させ、スイッチ９２（図２９参照）は、ソースラインＳｎ＋１の分岐部４２を電位出力端Ｄ１に接続させたままとする。従って、第２の駆動装置１ｂの電位出力端Ｄ１の出力はハイインピーダンス状態であるが、ソースラインＳｎ＋１の電位は、第１の駆動装置１ａの電位出力端Ｄｎ＋１によって、画素値に応じた正極性電位に設定される。すなわち、ソースラインＳｎ＋１は、プリチャージ電位Ｖｐに設定されてから、画素値に応じた正極性電位に設定されることになる。
【０２４８】
また、第２の駆動装置１ｂのスイッチ１２は、ソースラインＳ２ｎ＋１を電位出力端Ｄｎ＋１に接続させる。よって、ソースラインＳ２ｎ＋１の電位は、画素値に応じた正極性電位に設定される。すなわち、ソースラインＳ２ｎ＋１は、プリチャージ電位Ｖｐに設定されてから、画素値に応じた正極性電位に設定されることになる。
【０２４９】
この結果、第２行の２ｎ個の画素電極は、それぞれ、視認側から見て右側のソースラインによって画素値に応じた電位に設定され、各画素の極性は、左側から負極性、正極性、負極性、正極性、・・・となる。
【０２５０】
ＰＯＬ１がハイレベルとなるフレーム内で、以降、上記のＳＴＢ２周期分の動作を繰り返す。
【０２５１】
次に、ＰＯＬ１がローレベルとなるフレームの動作について説明する。制御部８は、ＰＯＬ１がローレベルとなるフレームで最初にＳＴＢを立ち上げるときに、そのＳＴＢの立ち上がりエッジに併せて、ＰＯＬ１をローレベルに切り替え、以降、このフレーム内でＰＯＬ１をローレベルのまま維持する。ＰＯＬ２の制御は、ＰＯＬ１がハイレベルとなるフレームと同様である。
【０２５２】
ＰＯＬ１がローレベルとなるフレーム内での最初のＳＴＢの立ち上がりエッジを検出すると、各スイッチは、ＳＴＢがハイレベルとなる期間中、以下のように動作する。
【０２５３】
第１の駆動装置１ａのスイッチ１１は、ソースラインＳ１をＶｎ設定用配線６に接続させる。この結果、ソースラインＳ１の電位はＶｎとなる。
【０２５４】
各駆動装置１ａ，１ｂにおける各スイッチ１４は、それぞれ左から偶数番目のソースラインＳ２，Ｓ４，・・・，Ｓ２ｎを、Ｖｐ設定用配線５に接続させる。この結果、これらの偶数番目の各ソースラインの電位はＶｐとなる。
【０２５５】
また、各駆動装置１ａ，１ｂにおける各スイッチ１５は、それぞれ左から奇数番目のソースラインＳ３，Ｓ５，・・・，Ｓｎ−１，Ｓｎ＋３，・・・Ｓ２ｎ−１を、Ｖｎ設定用配線６に接続させる。この結果、これらの奇数番目の各ソースラインの電位はＶｎとなる。
【０２５６】
また、スイッチ９１（図２８参照）は、ソースラインＳｎ＋１の分岐部４１を電位出力端Ｄｎ＋１に接続させ、スイッチ９２（図２９参照）は、ソースラインＳｎ＋１の分岐部４２をＶｎ設定用配線６に接続させる。従って、第１の駆動装置１ａの電位出力端Ｄｎ＋１の出力はハイインピーダンス状態であるが、ソースラインＳｎ＋１の電位はＶｎとなる。
【０２５７】
また、第２の駆動装置１ｂのスイッチ１２は、ソースラインＳ２ｎ＋１をＶｎ設定用配線６に接続させる。従って、電位出力端Ｄｎ＋１はハイインピーダンス状態であるが、ソースラインＳ２ｎ＋１の電位はＶｎとなる。
【０２５８】
続いて、ＳＴＢの立ち下がりエッジを検出すると、各スイッチは、ＳＴＢがローレベルとなる期間中、以下のように動作する。なお、このとき、各駆動装置１ａ，１ｂの電位設定部２は、それぞれ、電位出力端Ｄ１〜Ｄｎから画素値に応じた電位を出力し、電位出力端Ｄｎ＋１の出力をハイインピーダンス状態とする。また、左から奇数番目の電位出力端からの出力電位は負極性電位であり、左から偶数番目の電位出力端からの出力電位は正極性電位である。
【０２５９】
第１の駆動装置１ａのスイッチ１１は、ソースラインＳ１を電位出力端Ｄ１に接続させる。この結果、ソースラインＳ１の電位は、画素値に応じた負極性電位に変化する。すなわち、ソースラインＳ１は、プリチャージ電位Ｖｎに設定されてから、画素値に応じた負極性電位に設定されることになる。
【０２６０】
第１の駆動装置１ａの各スイッチ１４は、それぞれ左から偶数番目のソースラインＳ２，Ｓ４，・・・を電位出力端Ｄ２，Ｄ４，・・・に接続させる。第２の駆動装置１ｂの各スイッチ１４も、それぞれ左から偶数番目のソースラインＳｎ＋２，Ｓｎ＋４，・・・を電位出力端Ｄ２，Ｄ４，・・・に接続させる。この結果、左から偶数番目のソースラインＳ２，Ｓ４，・・・，Ｓ２ｎの電位は、画素値に応じた正極性電位となる。すなわち、左から偶数番目の各ソースラインは、プリチャージ電位Ｖｐに設定されてから、画素値に応じた正極性電位に設定されることになる。
【０２６１】
第１の駆動装置１ａの各スイッチ１５は、それぞれ左から奇数番目のソースラインＳ３，Ｓ５，・・・，Ｓｎ−１を電位出力端Ｄ３，Ｄ５，・・・に接続させる。第２の駆動装置１ｂの各スイッチ１５も、それぞれ左から奇数番目のソースラインＳｎ＋３，Ｓｎ＋５，・・・，Ｓ２ｎ−１を電位出力端Ｄ３，Ｄ５，・・・に接続させる。この結果、左から奇数番目のソースラインＳ３，Ｓ５，・・・，Ｓｎ−１，Ｓｎ＋３，Ｓｎ＋５，・・・，Ｓ２ｎ−１の電位は、画素値に応じた負極性電位となる。すなわち、これらのソースラインは、プリチャージ電位Ｖｎに設定されてから、画素値に応じた負極性電位に設定されることになる。
【０２６２】
また、スイッチ９１（図２８参照）は、ソースラインＳｎ＋１の分岐部４１を電位出力端Ｄｎ＋１に接続させたままとし、スイッチ９２（図２９参照）は、ソースラインＳｎ＋１の分岐部４２を電位出力端Ｄ１に接続させる。従って、第１の駆動装置１ａの電位出力端Ｄｎ＋１の出力はハイインピーダンス状態であるが、ソースラインＳｎ＋１の電位は、第２の駆動装置１ｂの電位出力端Ｄ１によって、画素値に応じた負極性電位に設定される。すなわち、ソースラインＳｎ＋１は、プリチャージ電位Ｖｎに設定されてから、画素値に応じた負極性電位に設定されることになる。
【０２６３】
また、第２の駆動装置１ｂのスイッチ１２は、ソースラインＳ２ｎ＋１をＶｎ設定用配線６に接続させたままとする。よって、ソースラインＳ２ｎ＋１の電位はＶｎのままとなる。このとき、電位出力端Ｄ２ｎ＋１の出力はハイインピーダンス状態であり、ソースラインＳ２ｎ＋１は、画素電極の画素設定に用いられない。しかし、上記のように、ソースラインＳ２ｎ＋１の電位はＶｎとなり、不安定になることはない。
【０２６４】
この結果、第１行の２ｎ個の画素電極は、それぞれ、視認側から見て左側のソースラインによって画素値に応じた電位に設定され、各画素の極性は、左側から負極性、正極性、負極性、正極性、・・・となる。
【０２６５】
次に、ＳＴＢの立ち上がりエッジを検出すると、各スイッチは、ＳＴＢがハイレベルとなる期間中、以下のように動作する。
【０２６６】
第１の駆動装置１ａのスイッチ１１は、ソースラインＳ１をＶｎ設定用配線６に接続させる。この結果、ソースラインＳ１の電位はＶｎとなる。
【０２６７】
各駆動装置１ａ，１ｂにおける各スイッチ１４は、それぞれ左から偶数番目のソースラインＳ２，Ｓ４，・・・，Ｓ２ｎを、Ｖｐ設定用配線５に接続させる。この結果、これらの偶数番目の各ソースラインの電位はＶｐとなる。
【０２６８】
また、各駆動装置１ａ，１ｂにおける各スイッチ１５は、それぞれ左から奇数番目のソースラインＳ３，Ｓ５，・・・，Ｓｎ−１，Ｓｎ＋３，・・・Ｓ２ｎ−１を、Ｖｎ設定用配線６に接続させる。この結果、これらの奇数番目の各ソースラインの電位はＶｎとなる。
【０２６９】
また、スイッチ９１（図２８参照）は、ソースラインＳｎ＋１の分岐部４１をＶｎ設定用配線６に接続させ、スイッチ９２（図２９参照）は、ソースラインＳｎ＋１の分岐部４２を電位出力端Ｄ１に接続させる。従って、第２の駆動装置１ｂの電位出力端Ｄ１の出力はハイインピーダンス状態であるが、ソースラインＳｎ＋１の電位はＶｎとなる。
【０２７０】
また、第２の駆動装置１ｂのスイッチ１２は、ソースラインＳ２ｎ＋１をＶｎ設定用配線６に接続させる。従って、電位出力端Ｄｎ＋１はハイインピーダンス状態であるが、ソースラインＳ２ｎ＋１の電位はＶｎとなる。
【０２７１】
続いて、ＳＴＢの立ち下がりエッジを検出すると、各スイッチは、ＳＴＢがローレベルとなる期間中、以下のように動作する。なお、このとき、各駆動装置１ａ，１ｂの電位設定部２は、それぞれ、電位出力端Ｄ２〜Ｄｎ＋１から画素値に応じた電位を出力し、電位出力端Ｄ１の出力をハイインピーダンス状態とする。また、左から奇数番目の電位出力端からの出力電位は負極性電位であり、左から偶数番目の電位出力端からの出力電位は正極性電位である。
【０２７２】
第１の駆動装置１ａのスイッチ１１は、ソースラインＳ１をＶｎ設定用配線６に接続させたままとする。よって、ソースラインＳ１の電位はＶｎのままとなる。このとき、電位出力端Ｄ１の出力はハイインピーダンス状態であり、ソースラインＳ１は、画素電極の画素設定に用いられない。しかし、上記のように、ソースラインＳ１の電位はＶｎとなり、不安定になることはない。
【０２７３】
第１の駆動装置１ａの各スイッチ１４は、それぞれ左から偶数番目のソースラインＳ２，Ｓ４，・・・を電位出力端Ｄ２，Ｄ４，・・・に接続させる。第２の駆動装置１ｂの各スイッチ１４も、それぞれ左から偶数番目のソースラインＳｎ＋２，Ｓｎ＋４，・・・を電位出力端Ｄ２，Ｄ４，・・・に接続させる。この結果、左から偶数番目のソースラインＳ２，Ｓ４，・・・，Ｓ２ｎの電位は、画素値に応じた正極性電位となる。すなわち、左から偶数番目の各ソースラインは、プリチャージ電位Ｖｐに設定されてから、画素値に応じた正極性電位に設定されることになる。
【０２７４】
第１の駆動装置１ａの各スイッチ１５は、それぞれ左から奇数番目のソースラインＳ３，Ｓ５，・・・，Ｓｎ−１を電位出力端Ｄ３，Ｄ５，・・・に接続させる。第２の駆動装置１ｂの各スイッチ１５も、それぞれ左から奇数番目のソースラインＳｎ＋３，Ｓｎ＋５，・・・，Ｓ２ｎ−１を電位出力端Ｄ３，Ｄ５，・・・に接続させる。この結果、左から奇数番目のソースライン３，Ｓ５，・・・，Ｓｎ−１，Ｓｎ＋３，Ｓｎ＋５，・・・，Ｓ２ｎ−１の電位は、画素値に応じた負極性電位となる。すなわち、これらのソースラインは、プリチャージ電位Ｖｎに設定されてから、画素値に応じた負極性電位に設定されることになる。
【０２７５】
また、スイッチ９１（図２８参照）は、ソースラインＳｎ＋１の分岐部４１を電位出力端Ｄｎ＋１に接続させ、スイッチ９２（図２９参照）は、ソースラインＳｎ＋１の分岐部４２を電位出力端Ｄ１に接続させたままとする。従って、第２の駆動装置１ｂの電位出力端Ｄ１の出力はハイインピーダンス状態であるが、ソースラインＳｎ＋１の電位は、第１の駆動装置１ａの電位出力端Ｄｎ＋１によって、画素値に応じた負極性電位に設定される。すなわち、ソースラインＳｎ＋１は、プリチャージ電位Ｖｎに設定されてから、画素値に応じた負極性電位に設定されることになる。
【０２７６】
また、第２の駆動装置１ｂのスイッチ１２は、ソースラインＳ２ｎ＋１を電位出力端Ｄｎ＋１に接続させる。よって、ソースラインＳ２ｎ＋１の電位は、画素値に応じた負極性電位に設定される。すなわち、ソースラインＳ２ｎ＋１は、プリチャージ電位Ｖｎに設定されてから、画素値に応じた負極性電位に設定されることになる。
【０２７７】
この結果、第２行の２ｎ個の画素電極は、それぞれ、視認側から見て右側のソースラインによって画素値に応じた電位に設定され、各画素の極性は、左側から正極性、負極性、正極性、負極性、・・・となる。
【０２７８】
ＰＯＬ１がローレベルとなるフレーム内で、以降、上記のＳＴＢ２周期分の動作を繰り返す。
【０２７９】
本実施形態においても、各ソースラインは、画素値に応じた電位を出力する電位出力端に接続されていないときには、Ｖｐ設定用配線５またはＶｎ設定用配線６に接続される。よって、ソースラインの電位が不安定になることはない。ソースラインＳ１，Ｓ２ｎ＋１が画素電極の電位設定に用いられない選択期間においても、ソースラインＳ１，Ｓ２ｎ＋１はＶｐ設定用配線５またはＶｎ設定用配線６に接続される。よって、ソースラインＳ１，Ｓ２ｎ＋１に関しても、電位が不安定になることはない。
【０２８０】
なお、ソースラインＳｎ＋１に関しては、２つの分岐部４１，４２の一方が、ハイインピーダンス状態の電位出力端に接続された状態になる場合が生じるが、もう一方の分岐部は、Ｖｐ設定用配線５、Ｖｎ設定用配線６、または画素値に応じた電位を出力する電位出力端に接続される。従って、Ｓｎ＋１に関しても、電位が不安定になることはない。
【０２８１】
また、隣接する画素同士の極性は互いに異なるので、クロストークを防止することができる。
【０２８２】
また、個々のソースラインの電位は、１つのフレーム内で正極性電位または負極性電位に保たれ、ＶＣＯＭを跨いで変化することはない。従って、消費電力を抑えることができる。また、各ソースラインに画素値に応じた電位を設定する場合、プリチャージ電位を設定してから、画素値に応じた電位を設定する。よって、さらに消費電力を抑えることができる。
【０２８３】
また、上記の説明では、制御部８がＰＯＬ２を生成する場合を示したが、各駆動装置１ａ，１ｂがＰＯＬ２を生成する構成であってもよい。
【０２８４】
次に、駆動装置が３つ以上並べて設けられる場合における第３の駆動装置について説明する。図３２は、第３の駆動装置１ｃの構成例を示す説明図である。第１の駆動装置１ａや第２の駆動装置１ｂと同様の構成要素については、図２８や図３０と同一の符号を付し、詳細な説明を省略する。第３の駆動装置１ｃは、電位設定部２と、Ｖｐ設定部３と、Ｖｎ設定部４と、Ｖｐ設定用配線５と、Ｖｎ設定用配線６とを備える。これらの要素は、いずれも、第１の駆動装置１ａおよび第２の駆動装置１ｂが備える電位設定部２、Ｖｐ設定部３、Ｖｎ設定部４、Ｖｐ設定用配線５、Ｖｎ設定用配線６（図２８、図３０参照）と同様である。
【０２８５】
また、視認側から見て左から２番目からｎ番目までの電位出力端Ｄ２〜Ｄｎに対応付けて設けられる各スイッチ１４，１５に関しても、第１の駆動装置１ａおよび第２の駆動装置１ｂが備えるスイッチ１４，１５（図２８、図３０参照）と同様である。
【０２８６】
視認側から見て左からｎ＋１番目の電位出力端Ｄｎ＋１に対応付けられて設けられるスイッチ９１は、第１の駆動装置１ａが備えるスイッチ９１（図２８参照）と同様である。
【０２８７】
視認側から見て１番左の電位出力端Ｄ１に対応付けられて設けられるスイッチ９２は、第２の駆動装置１ｂが備えるスイッチ９２（図３０参照）と同様である。なお、複数の駆動装置を採用する場合、複数の駆動装置それぞれを、同一の機能を有する駆動装置としてもよい。例えば、３つの駆動装置を並べるときに、図３２に示す第３の駆動装置１ｃを３つ並べ、１番左の駆動装置における１番左の電位出力端に設けられるスイッチを、スイッチ１１と同一の機能を有するように制御すればよい。また、左から３番目の駆動装置における左からｎ＋１番目の電位出力端に設けられるスイッチを、スイッチ１２と同一の機能を有するように制御すればよい。
【０２８８】
また、第３の実施形態に第２の実施形態を適用してもよい。すなわち、マトリクス状に配置された画素電極２１の連続する行をグループにまとめ、奇数番目のグループの各行の画素電極を左側のソースラインに接続させ、偶数番目のグループの各行の画素電極を右側のソースラインに接続させる構成であってもよい。このとき、ＰＯＬ１，ＰＯＬＳ２は、第２の実施形態と同様に生成されればよい。また、この場合、各スイッチ１１，１２，１４，１５は、それぞれ、第２の実施形態におけるスイッチ１１，１２，１４，１５と同様に動作すればよい。
【０２８９】
また、第３の実施形態に第２の実施形態を適用する場合、スイッチ９１，９２は、２グループ分の走査期間毎に動作を繰り返せばよい。
【０２９０】
図３３は、第３の実施形態に第２の実施形態を適用する場合におけるスイッチ９１の動作を示す説明図である。この場合、ＰＯＬ１がハイレベルとなるフレームでは（図３３（ａ）参照）、スイッチ９１は、２グループ分の走査期間の前半に該当する１グループ分の走査期間中、ソースラインＳｎ＋１の分岐部４１を電位出力端Ｄｎ＋１に接続させ続ければよい。この結果、ソースラインＳｎ＋１の分岐部４１はハイインピーダンス状態になる。ただし、スイッチ９１は、ソースラインＳｎ＋１の分岐部４１を、電位出力端Ｄｎ＋１、Ｖｐ設定用配線５およびＶｎ設定用配線６のいずれにも接続させないことにより、ハイインピーダンス状態にしてもよい。そして、このように分岐部４１を電位出力端Ｄｎ＋１に接続させない場合、この１グループ分の走査期間中において、電位出力端Ｄｎ＋１はハイインピーダンス状態でなくてもよい。
【０２９１】
また、２グループ分の走査期間の後半に該当する１グループ分の走査期間中では、ＳＴＢがハイレベルのときにソースラインＳｎ＋１の分岐部４１をＶｐ設定用配線５に接続させ、ＳＴＢがローレベルのときにソースラインＳｎ＋１の分岐部４１を電位出力端Ｄｎ＋１に接続させればよい。
【０２９２】
また、ＰＯＬ１がローレベルとなるフレームでは（図３３（ｂ）参照）、スイッチ９１は、２グループ分の走査期間の前半に該当する１グループ分の走査期間中、ソースラインＳｎ＋１の分岐部４１を電位出力端Ｄｎ＋１に接続させ続ければよい。この結果、ソースラインＳｎ＋１の分岐部４１はハイインピーダンス状態になる。ただし、上述のように、スイッチ９１は、ソースラインＳｎ＋１の分岐部４１を、電位出力端Ｄｎ＋１、Ｖｐ設定用配線５およびＶｎ設定用配線６のいずれにも接続させないことにより、ハイインピーダンス状態にしてもよい。そして、このように分岐部４１を電位出力端Ｄｎ＋１に接続させない場合、この１グループ分の走査期間中において、電位出力端Ｄｎ＋１はハイインピーダンス状態でなくてもよい。
【０２９３】
また、２グループ分の走査期間の後半に該当する１グループ分の走査期間中では、ＳＴＢがハイレベルのときにソースラインＳｎ＋１の分岐部４１をＶｎ設定用配線６に接続させ、ＳＴＢがローレベルのときにソースラインＳｎ＋１の分岐部４１を電位出力端Ｄｎ＋１に接続させればよい。
【０２９４】
図３４は、第３の実施形態に第２の実施形態を適用する場合におけるスイッチ９２の動作を示す説明図である。この場合、ＰＯＬ１がハイレベルとなるフレームでは（図３４（ａ）参照）、スイッチ９２は、２グループ分の走査期間の前半に該当する１グループ分の走査期間中、ＳＴＢがハイレベルのときにソースラインＳｎ＋１の分岐部４２をＶｐ設定用配線５に接続させ、ＳＴＢがローレベルのときにソースラインＳｎ＋１の分岐部４２を電位出力端Ｄ１に接続させればよい。
【０２９５】
また、２グループ分の走査期間の後半に該当する１グループ分の走査期間中では、ソースラインＳｎ＋１の分岐部４２を電位出力端Ｄ１に接続させつづければよい。この結果、ソースラインＳｎ＋１の分岐部４２はハイインピーダンス状態になる。ただし、スイッチ９２は、ソースラインＳｎ＋１の分岐部４２を、電位出力端Ｄ１、Ｖｐ設定用配線５およびＶｎ設定用配線６のいずれにも接続させないことにより、ハイインピーダンス状態にしてもよい。そして、このように分岐部４２を電位出力端Ｄ１に接続させない場合、この１グループ分の走査期間中において、電位出力端Ｄ１はハイインピーダンス状態でなくてもよい。
【０２９６】
ＰＯＬ１がローレベルとなるフレームでは（図３４（ｂ）参照）、スイッチ９２は、２グループ分の走査期間の前半に該当する１グループ分の走査期間中、ＳＴＢがハイレベルのときにソースラインＳｎ＋１の分岐部４２をＶｎ設定用配線６に接続させ、ＳＴＢがローレベルのときにソースラインＳｎ＋１の分岐部４２を電位出力端Ｄ１に接続させればよい。
【０２９７】
また、２グループ分の走査期間の後半に該当する１グループ分の走査期間中では、ソースラインＳｎ＋１の分岐部４２を電位出力端Ｄ１に接続させつづければよい。この結果、ソースラインＳｎ＋１の分岐部４２はハイインピーダンス状態になる。ただし、上述のように、スイッチ９２は、ソースラインＳｎ＋１の分岐部４２を、電位出力端Ｄ１、Ｖｐ設定用配線５およびＶｎ設定用配線６のいずれにも接続させないことにより、ハイインピーダンス状態にしてもよい。そして、このように分岐部４２を電位出力端Ｄ１に接続させない場合、この１グループ分の走査期間中において、電位出力端Ｄ１はハイインピーダンス状態でなくてもよい。
【０２９８】
なお、本発明の各実施形態の液晶表示装置は、ノーマリブラックであってもノーマリホワイトであってもよい。
【０２９９】
また、上記の各実施形態では、液晶表示パネルの各行において、Ｒ，Ｇ，Ｂの順に画素が並ぶ場合を例にして説明したが、Ｒ，Ｇ，Ｂの画素の配置態様は、特に限定されない。また、液晶表示パネルは、モノクロ表示を行うものであってもよい。
【０３００】
また、上記の各実施形態で述べたＳＴＢは、プリチャージ期間と、ソースラインに対して画素値に応じた電位を設定する期間とを規定する信号であるということができる。すなわち、ＳＴＢがハイレベルとなる期間はプリチャージ期間に該当する。また、ＳＴＢがローレベルとなる期間は、ソースラインに対して画素値に応じた電位を設定する期間に該当する。
【産業上の利用可能性】
【０３０１】
本発明は、アクティブマトリクス方式の液晶表示装置に好適に適用される。
【符号の説明】
【０３０２】
１ 駆動装置
１ａ 第１の駆動装置
１ｂ 第２の駆動装置
１ｃ 第３の駆動装置
２ 電位設置部
３ Ｖｐ設定部（第１のプリチャージ電位設定部）
４ Ｖｎ設定部（第２のプリチャージ電位設定部）
５ Ｖｐ設定用配線（第１のプリチャージ電位設定用配線）
６ Ｖｎ設定用配線（第２のプリチャージ電位設定用配線）
１１，１２，１４，１５，９１，９２ スイッチ
【特許請求の範囲】
【請求項１】
アクティブマトリクス方式の液晶表示パネルと、
前記液晶表示パネルを駆動する駆動装置とを備え、
前記液晶表示パネルは、
コモン電極と、
マトリクス状に配置された複数の画素電極と、
画素電極の列数よりも１多い数のソースラインとを備え、
画素電極の各列は、隣り合うソースラインの間に配置され、
画素電極の行を１行毎に、または、連続する複数行毎に１つのグループとした場合に、奇数番目のグループの各行の画素電極は、その画素電極の両側に存在するソースラインのうち所定の側のソースラインに接続され、偶数番目のグループの各行の画素電極は、その画素電極の両側に存在するソースラインのうち前記所定の側とは反対側のソースラインに接続され、
前記駆動装置は、
画像データに含まれる画素値に応じた電位をソースラインに出力する電位出力端をソースライン毎に有し、前記所定の側から奇数番目の電位出力端からコモン電極の電位より高い電位である正極性電位を出力し、前記所定の側から偶数番目の電位出力端からコモン電極の電位より低い電位である負極性電位を出力する第１の電位出力態様と、前記所定の側から奇数番目の電位出力端から負極性電位を出力し、前記所定の側から偶数番目の電位出力端から正極性電位を出力する第２の電位出力態様とを、フレーム毎に交互に切り替える電位出力手段と、
画素値に応じた正極性電位がソースラインに出力される前に、前記ソースラインに設定する電位である第１予備電位を出力する第１予備電位出力手段と、
画素値に応じた負極性電位がソースラインに出力される前に、前記ソースラインに設定する電位である第２予備電位を出力する第２予備電位出力手段とを含み、
前記電位出力手段は、
ソースラインの数をｎ＋１本とすると、各フレーム内で、奇数番目のグループの各行が全て選択される期間では、予備電位設定期間後に、前記所定の側から１番目からｎ番目までの電位出力端からそれぞれ画素値に応じた電位を出力し、偶数番目のグループの各行が全て選択される期間では、予備電位設定期間後に、前記所定の側から２番目からｎ＋１番目までの電位出力端からそれぞれ画素値に応じた電位を出力し、
前記駆動装置は、
前記所定の側から１番目のソースラインを、第１予備電位出力手段、第２予備電位出力手段、または、電位出力手段における前記所定の側から１番目の電位出力端に接続させる第１ソースライン用切替手段と、
前記所定の側からｎ＋１番目のソースラインを、第１予備電位出力手段、第２予備電位出力手段、または、電位出力手段における前記所定の側からｎ＋１番目の電位出力端に接続させる最終ソースライン用切替手段と、
前記所定の側から１番目およびｎ＋１番目以外のソースラインのうち、偶数番目のソースラインを、第１予備電位出力手段、第２予備電位出力手段、または、電位出力手段における前記所定の側から偶数番目の電位出力端に接続させる偶数番目ソースライン用切替手段と、
前記所定の側から１番目およびｎ＋１番目以外のソースラインのうち、奇数番目のソースラインを、第１予備電位出力手段、第２予備電位出力手段、または、電位出力手段における前記所定の側から奇数番目の電位出力端に接続させる奇数番目ソースライン用切替手段とを備え、
第１ソースライン用切替手段は、
第１の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、予備電位設定期間に、前記所定の側から１番目のソースラインを第１予備電位出力手段に接続させ、予備電位設定期間の経過後、前記所定の側から１番目の電位出力端に前記ソースラインを接続させ、偶数番目のグループの各行が全て選択される期間中、前記ソースラインを第１予備電位出力手段に接続させ、
第２の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、予備電位設定期間に、前記所定の側から１番目のソースラインを第２予備電位出力手段に接続させ、予備電位設定期間の経過後、前記所定の側から１番目の電位出力端に前記ソースラインを接続させ、偶数番目のグループの各行が全て選択される期間中、前記ソースラインを第２予備電位出力手段に接続させ、
最終ソースライン用切替手段は、
第１の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、前記所定の側からｎ＋１番目のソースラインを、第１予備電位出力手段または第２予備電位出力手段に接続させ、偶数番目のグループの各行が全て選択される期間中、予備電位設定期間に、前記ソースラインを第１予備電位出力手段または第２予備電位出力手段に接続させ、予備電位設定期間の経過後、前記所定の側からｎ＋１番目の電位出力端に前記ソースラインを接続させ、
第２の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、前記所定の側からｎ＋１番目のソースラインを、第１予備電位出力手段と第２予備電位出力手段のうち、第１の電位出力態様となるフレームとは異なる方に接続させ、偶数番目のグループの各行が全て選択される期間中、予備電位設定期間に、前記ソースラインを、第１予備電位出力手段と第２予備電位出力手段のうち、第１の電位出力態様となるフレームとは異なる方に接続させ、予備電位設定期間の経過後、前記所定の側からｎ＋１番目の電位出力端に前記ソースラインを接続させ、
偶数番目ソースライン用切替手段は、
第１の電位出力態様となるフレーム内で、予備電位設定期間に、前記所定の側から偶数番目のソースラインを第２予備電位出力手段に接続させ、予備電位設定期間の経過後、前記所定の側から偶数番目の電位出力端に前記ソースラインを接続させ、
第２の電位出力態様となるフレーム内で、予備電位設定期間に、前記所定の側から偶数番目のソースラインを第１予備電位出力手段に接続させ、予備電位設定期間の経過後、前記所定の側から偶数番目の電位出力端に前記ソースラインを接続させ、
奇数番目ソースライン用切替手段は、
第１の電位出力態様となるフレーム内で、予備電位設定期間に、前記所定の側から奇数番目のソースラインを第１予備電位出力手段に接続させ、予備電位設定期間の経過後、前記所定の側から奇数番目の電位出力端に前記ソースラインを接続させ、
第２の電位出力態様となるフレーム内で、予備電位設定期間に、前記所定の側から奇数番目のソースラインを第２予備電位出力手段に接続させ、予備電位設定期間の経過後、前記所定の側から奇数番目の電位出力端に前記ソースラインを接続させる
ことを特徴とする液晶表示装置。
【請求項２】
アクティブマトリクス方式の液晶表示パネルと、
並べて配置されて前記液晶表示パネルを駆動する複数の駆動装置とを備え、
前記液晶表示パネルは、
コモン電極と、
マトリクス状に配置された複数の画素電極と、
画素電極の列数よりも１多い数のソースラインとを備え、
画素電極の各列は、隣り合うソースラインの間に配置され、
画素電極の行を１行毎に、または、連続する複数行毎に１つのグループとした場合に、奇数番目のグループの各行の画素電極は、その画素電極の両側に存在するソースラインのうち所定の側のソースラインに接続され、偶数番目のグループの各行の画素電極は、その画素電極の両側に存在するソースラインのうち前記所定の側とは反対側のソースラインに接続され、
前記複数の駆動装置は、それぞれ、
画像データに含まれる画素値に応じた電位をソースラインに出力する電位出力端を複数個有し、前記所定の側から奇数番目の電位出力端からコモン電極の電位より高い電位である正極性電位を出力し、前記所定の側から偶数番目の電位出力端からコモン電極の電位より低い電位である負極性電位を出力する第１の電位出力態様と、前記所定の側から奇数番目の電位出力端から負極性電位を出力し、前記所定の側から偶数番目の電位出力端から正極性電位を出力する第２の電位出力態様とを、フレーム毎に交互に切り替える電位出力手段と、
画素値に応じた正極性電位がソースラインに出力される前に、前記ソースラインに設定する電位である第１予備電位を出力する第１予備電位出力手段と、
画素値に応じた負極性電位がソースラインに出力される前に、前記ソースラインに設定する電位である第２予備電位を出力する第２予備電位出力手段とを含み、
各駆動装置に備えられる電位出力手段の電位出力端の数をｎ＋１個とすると、ｎ＋１は奇数であり、
前記複数の駆動装置の個数をｕとし、ｖを１以上ｕ未満の整数とすると、前記所定の側からｖ・ｎ＋１番目のソースラインは、第１分岐部と第２分岐部を有し、
前記所定の側からｖ・ｎ＋１番目のソースラインの第１分岐部は、前記所定の側からｖ番目の駆動装置における前記所定の側からｎ＋１番目の電位出力端に接続され、前記ソースラインの第２分岐部は、前記所定の側からｖ＋１番目の駆動装置における前記所定の側から１番目の電位出力端に接続され、
各駆動装置に備えられる電位出力手段は、それぞれ、
各フレーム内で、奇数番目のグループの各行が全て選択される期間では、予備電位設定期間後に、前記所定の側から１番目からｎ番目までの電位出力端からそれぞれ画素値に応じた電位を出力し、偶数番目のグループの各行が全て選択される期間では、予備電位設定期間後に、前記所定の側から２番目からｎ＋１番目までの電位出力端からそれぞれ画素値に応じた電位を出力し、
前記複数の駆動装置のうち、前記所定の側から１番目に配置された駆動装置である第１の駆動装置は、
当該駆動装置自身の電位出力手段における前記所定の側から１番目の電位出力端に対応するソースラインを、第１予備電位出力手段、第２予備電位出力手段、または、前記電位出力端に接続させる第１切替手段と、
当該駆動装置自身の電位出力手段における前記所定の側からｎ＋１番目の電位出力端に対応するソースラインの第１分岐部を、第１予備電位出力手段、第２予備電位出力手段、または、前記電位出力端に接続させるか、あるいは、いずれとも接続させない状態とする第２切替手段とを備え、
前記複数の駆動装置のうち、前記所定の側から最も遠い位置に配置された駆動装置である第２の駆動装置は、
当該駆動装置自身の電位出力手段における前記所定の側から１番目の電位出力端に対応するソースラインの第２分岐部を、第１予備電位出力手段、第２予備電位出力手段、または、前記電位出力端に接続させるか、あるいは、いずれとも接続させない状態とする第３切替手段と、
当該駆動装置自身の電位出力手段における前記所定の側からｎ＋１番目の電位出力端に対応するソースラインを、第１予備電位出力手段、第２予備電位出力手段、または、前記電位出力端に接続させる第４切替手段とを備え、
前記複数の駆動装置は、いずれも、
電位出力手段における前記所定の側から偶数番目の電位出力端に対応するソースラインを、第１予備電位出力手段、第２予備電位出力手段、または、前記電位出力端に接続させる第５切替手段と、
電位出力手段における前記所定の側から奇数番目の電位出力端に対応するソースラインを、第１予備電位出力手段、第２予備電位出力手段、または、前記電位出力端に接続させる第６切替手段とを備え、
第１切替手段は、
第１の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、当該第１切替手段が設けられる駆動装置の電位出力手段における前記所定の側から１番目の電位出力端に対応するソースラインを、予備電位設定期間に第１予備電位出力手段に接続させ、予備電位設定期間の経過後、前記ソースラインを前記電位出力端に接続させ、偶数番目のグループの各行が全て選択される期間中、前記ソースラインを第１予備電位出力手段に接続させ、
第２の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、前記ソースラインを、予備電位設定期間に第２予備電位出力手段に接続させ、予備電位設定期間の経過後、前記ソースラインを前記電位出力端に接続させ、偶数番目のグループの各行が全て選択される期間中、前記ソースラインを第２予備電位出力手段に接続させ、
第２切替手段は、
第１の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、当該第２切替手段が設けられる駆動装置の電位出力手段における前記所定の側からｎ＋１番目の電位出力端に対応するソースラインの第１分岐部をハイインピーダンス状態とし、偶数番目のグループの各行が全て選択される期間中、前記ソースラインの第１分岐部を、予備電位設定期間に第１予備電位出力手段に接続させ、予備電位設定期間の経過後、前記ソースラインの第１分岐部を前記電位出力端に接続させ、
第２の電位出力態様となるフレームで、奇数番目のグループの各行が全て選択される期間中、前記ソースラインの第１分岐部をハイインピーダンス状態とし、偶数番目のグループの各行が全て選択される期間中、前記ソースラインの第１分岐部を、予備電位設定期間に第２予備電位出力手段に接続させ、予備電位設定期間の経過後、前記ソースラインの第１分岐部を前記電位出力端に接続させ、
第３切替手段は、
第１の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、当該第３切替手段が設けられる駆動装置の電位出力手段における前記所定の側から１番目の電位出力端に対応するソースラインの第２分岐部を、予備電位設定期間に第１予備電位出力手段に接続させ、予備電位設定期間の経過後、前記ソースラインの第２分岐部を前記電位出力端に接続させ、偶数番目のグループの各行が全て選択される期間中、前記ソースラインの第２分岐部をハイインピーダンス状態とし、
第２の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、前記ソースラインの第２分岐部を、予備電位設定期間に第２予備電位出力手段に接続させ、予備電位設定期間の経過後、前記ソースラインの第２分岐部を前記電位出力端に接続させ、偶数番目のグループの各行が全て選択される期間中、前記ソースラインの第２分岐部をハイインピーダンス状態とし、
第４切替手段は、
第１の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、当該第４切替手段が設けられる駆動装置の電位出力手段における前記所定の側からｎ＋１番目の電位出力端に対応するソースラインを、第１予備電位出力手段に接続させ、偶数番目のグループの各行が全て選択される期間中、前記ソースラインを、予備電位設定期間に第１予備電位出力手段に接続させ、予備電位設定期間の経過後、前記ソースラインを前記電位出力端に接続させ、
第２の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、前記ソースラインを第２予備電位出力手段に接続させ、偶数番目のグループの各行が全て選択される期間中、前記ソースラインを、予備電位設定期間に第２予備電位出力手段に接続させ、予備電位設定期間の経過後、前記ソースラインを前記電位出力端に接続させ、
第５切替手段は、
第１の電位出力態様となるフレーム内で、電位出力手段における前記所定の側から偶数番目の電位出力端に対応するソースラインを、予備電位設定期間に第２予備電位出力手段に接続させ、予備電位設定期間の経過後、前記電位出力端に接続させ、
第２の電位出力態様となるフレーム内で、前記ソースラインを、予備電位設定期間に第１予備電位出力手段に接続させ、予備電位設定期間の経過後、前記電位出力端に接続させ、
第６切替手段は、
第１の電位出力態様となるフレーム内で、電位出力手段における前記所定の側から奇数番目の電位出力端に対応するソースラインを、予備電位設定期間に第１予備電位出力手段に接続させ、予備電位設定期間の経過後、前記電位出力端に接続させ、
第２の電位出力態様となるフレーム内で、前記ソースラインを、予備電位設定期間に第２予備電位出力手段に接続させ、予備電位設定期間の経過後、前記電位出力端に接続させる
ことを特徴とする液晶表示装置。
【請求項３】
複数の駆動装置のうち、前記第１の駆動装置および前記第２の駆動装置以外の各駆動装置は、前記第２切替手段と、前記第３切替手段とを備える
請求項２に記載の液晶表示装置。
【請求項４】
各駆動装置に備えられる電位出力手段は、それぞれ、
ソースラインが第１予備電位または第２予備電位に設定される予備電位設定期間後に、所定の側から１番目またはｎ＋１番目の電位出力端をハイインピーダンス状態として、他の電位出力端からはそれぞれ画素値に応じた電位を出力し、
各フレーム内で、奇数番目のグループの各行が全て選択される期間では、予備電位設定期間後に、前記所定の側から１番目からｎ番目までの電位出力端からそれぞれ画素値に応じた電位を出力し、ｎ＋１番目の電位出力端をハイインピーダンス状態とし、偶数番目のグループの各行が全て選択される期間では、予備電位設定期間後に、前記所定の側から２番目からｎ＋１番目までの電位出力端からそれぞれ画素値に応じた電位を出力し、１番目の電位出力端をハイインピーダンス状態とし、
第２切替手段は、
第１の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、当該第２切替手段が設けられる駆動装置の電位出力手段における前記所定の側からｎ＋１番目の電位出力端に対応するソースラインの第１分岐部を当該電位出力端に接続させ、偶数番目のグループの各行が全て選択される期間中、前記ソースラインの第１分岐部を、予備電位設定期間に第１予備電位出力手段に接続させ、予備電位設定期間の経過後、前記ソースラインの第１分岐部を前記電位出力端に接続させ、
第２の電位出力態様となるフレームで、奇数番目のグループの各行が全て選択される期間中、前記ソースラインの第１分岐部を前記電位出力端に接続させ、偶数番目のグループの各行が全て選択される期間中、前記ソースラインの第１分岐部を、予備電位設定期間に第２予備電位出力手段に接続させ、予備電位設定期間の経過後、前記ソースラインの第１分岐部を前記電位出力端に接続させ、
第３切替手段は、
第１の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、当該第３切替手段が設けられる駆動装置の電位出力手段における前記所定の側から１番目の電位出力端に対応するソースラインの第２分岐部を、予備電位設定期間に第１予備電位出力手段に接続させ、予備電位設定期間の経過後、前記ソースラインの第２分岐部を前記電位出力端に接続させ、偶数番目のグループの各行が全て選択される期間中、前記ソースラインの第２分岐部を前記電位出力端に接続させ、
第２の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、前記ソースラインの第２分岐部を、予備電位設定期間に第２予備電位出力手段に接続させ、予備電位設定期間の経過後、前記ソースラインの第２分岐部を前記電位出力端に接続させ、偶数番目のグループの各行が全て選択される期間中、前記ソースラインの第２分岐部を前記電位出力端に接続させる
請求項２または請求項３に記載の液晶表示装置。
【請求項５】
最大階調に対応する負極性電位をＶｂとし、最大階調に対応する正極性電位をＶａとしたときに、第１予備電位は、Ｖｂ＋（３／４）×（Ｖａ−Ｖｂ）であり、第２予備電位は、Ｖｂ＋（１／４）×（Ｖａ−Ｖｂ）である
請求項１から請求項４のうちのいずれか１項に記載の液晶表示装置。
【請求項１】
アクティブマトリクス方式の液晶表示パネルと、
前記液晶表示パネルを駆動する駆動装置とを備え、
前記液晶表示パネルは、
コモン電極と、
マトリクス状に配置された複数の画素電極と、
画素電極の列数よりも１多い数のソースラインとを備え、
画素電極の各列は、隣り合うソースラインの間に配置され、
画素電極の行を１行毎に、または、連続する複数行毎に１つのグループとした場合に、奇数番目のグループの各行の画素電極は、その画素電極の両側に存在するソースラインのうち所定の側のソースラインに接続され、偶数番目のグループの各行の画素電極は、その画素電極の両側に存在するソースラインのうち前記所定の側とは反対側のソースラインに接続され、
前記駆動装置は、
画像データに含まれる画素値に応じた電位をソースラインに出力する電位出力端をソースライン毎に有し、前記所定の側から奇数番目の電位出力端からコモン電極の電位より高い電位である正極性電位を出力し、前記所定の側から偶数番目の電位出力端からコモン電極の電位より低い電位である負極性電位を出力する第１の電位出力態様と、前記所定の側から奇数番目の電位出力端から負極性電位を出力し、前記所定の側から偶数番目の電位出力端から正極性電位を出力する第２の電位出力態様とを、フレーム毎に交互に切り替える電位出力手段と、
画素値に応じた正極性電位がソースラインに出力される前に、前記ソースラインに設定する電位である第１予備電位を出力する第１予備電位出力手段と、
画素値に応じた負極性電位がソースラインに出力される前に、前記ソースラインに設定する電位である第２予備電位を出力する第２予備電位出力手段とを含み、
前記電位出力手段は、
ソースラインの数をｎ＋１本とすると、各フレーム内で、奇数番目のグループの各行が全て選択される期間では、予備電位設定期間後に、前記所定の側から１番目からｎ番目までの電位出力端からそれぞれ画素値に応じた電位を出力し、偶数番目のグループの各行が全て選択される期間では、予備電位設定期間後に、前記所定の側から２番目からｎ＋１番目までの電位出力端からそれぞれ画素値に応じた電位を出力し、
前記駆動装置は、
前記所定の側から１番目のソースラインを、第１予備電位出力手段、第２予備電位出力手段、または、電位出力手段における前記所定の側から１番目の電位出力端に接続させる第１ソースライン用切替手段と、
前記所定の側からｎ＋１番目のソースラインを、第１予備電位出力手段、第２予備電位出力手段、または、電位出力手段における前記所定の側からｎ＋１番目の電位出力端に接続させる最終ソースライン用切替手段と、
前記所定の側から１番目およびｎ＋１番目以外のソースラインのうち、偶数番目のソースラインを、第１予備電位出力手段、第２予備電位出力手段、または、電位出力手段における前記所定の側から偶数番目の電位出力端に接続させる偶数番目ソースライン用切替手段と、
前記所定の側から１番目およびｎ＋１番目以外のソースラインのうち、奇数番目のソースラインを、第１予備電位出力手段、第２予備電位出力手段、または、電位出力手段における前記所定の側から奇数番目の電位出力端に接続させる奇数番目ソースライン用切替手段とを備え、
第１ソースライン用切替手段は、
第１の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、予備電位設定期間に、前記所定の側から１番目のソースラインを第１予備電位出力手段に接続させ、予備電位設定期間の経過後、前記所定の側から１番目の電位出力端に前記ソースラインを接続させ、偶数番目のグループの各行が全て選択される期間中、前記ソースラインを第１予備電位出力手段に接続させ、
第２の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、予備電位設定期間に、前記所定の側から１番目のソースラインを第２予備電位出力手段に接続させ、予備電位設定期間の経過後、前記所定の側から１番目の電位出力端に前記ソースラインを接続させ、偶数番目のグループの各行が全て選択される期間中、前記ソースラインを第２予備電位出力手段に接続させ、
最終ソースライン用切替手段は、
第１の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、前記所定の側からｎ＋１番目のソースラインを、第１予備電位出力手段または第２予備電位出力手段に接続させ、偶数番目のグループの各行が全て選択される期間中、予備電位設定期間に、前記ソースラインを第１予備電位出力手段または第２予備電位出力手段に接続させ、予備電位設定期間の経過後、前記所定の側からｎ＋１番目の電位出力端に前記ソースラインを接続させ、
第２の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、前記所定の側からｎ＋１番目のソースラインを、第１予備電位出力手段と第２予備電位出力手段のうち、第１の電位出力態様となるフレームとは異なる方に接続させ、偶数番目のグループの各行が全て選択される期間中、予備電位設定期間に、前記ソースラインを、第１予備電位出力手段と第２予備電位出力手段のうち、第１の電位出力態様となるフレームとは異なる方に接続させ、予備電位設定期間の経過後、前記所定の側からｎ＋１番目の電位出力端に前記ソースラインを接続させ、
偶数番目ソースライン用切替手段は、
第１の電位出力態様となるフレーム内で、予備電位設定期間に、前記所定の側から偶数番目のソースラインを第２予備電位出力手段に接続させ、予備電位設定期間の経過後、前記所定の側から偶数番目の電位出力端に前記ソースラインを接続させ、
第２の電位出力態様となるフレーム内で、予備電位設定期間に、前記所定の側から偶数番目のソースラインを第１予備電位出力手段に接続させ、予備電位設定期間の経過後、前記所定の側から偶数番目の電位出力端に前記ソースラインを接続させ、
奇数番目ソースライン用切替手段は、
第１の電位出力態様となるフレーム内で、予備電位設定期間に、前記所定の側から奇数番目のソースラインを第１予備電位出力手段に接続させ、予備電位設定期間の経過後、前記所定の側から奇数番目の電位出力端に前記ソースラインを接続させ、
第２の電位出力態様となるフレーム内で、予備電位設定期間に、前記所定の側から奇数番目のソースラインを第２予備電位出力手段に接続させ、予備電位設定期間の経過後、前記所定の側から奇数番目の電位出力端に前記ソースラインを接続させる
ことを特徴とする液晶表示装置。
【請求項２】
アクティブマトリクス方式の液晶表示パネルと、
並べて配置されて前記液晶表示パネルを駆動する複数の駆動装置とを備え、
前記液晶表示パネルは、
コモン電極と、
マトリクス状に配置された複数の画素電極と、
画素電極の列数よりも１多い数のソースラインとを備え、
画素電極の各列は、隣り合うソースラインの間に配置され、
画素電極の行を１行毎に、または、連続する複数行毎に１つのグループとした場合に、奇数番目のグループの各行の画素電極は、その画素電極の両側に存在するソースラインのうち所定の側のソースラインに接続され、偶数番目のグループの各行の画素電極は、その画素電極の両側に存在するソースラインのうち前記所定の側とは反対側のソースラインに接続され、
前記複数の駆動装置は、それぞれ、
画像データに含まれる画素値に応じた電位をソースラインに出力する電位出力端を複数個有し、前記所定の側から奇数番目の電位出力端からコモン電極の電位より高い電位である正極性電位を出力し、前記所定の側から偶数番目の電位出力端からコモン電極の電位より低い電位である負極性電位を出力する第１の電位出力態様と、前記所定の側から奇数番目の電位出力端から負極性電位を出力し、前記所定の側から偶数番目の電位出力端から正極性電位を出力する第２の電位出力態様とを、フレーム毎に交互に切り替える電位出力手段と、
画素値に応じた正極性電位がソースラインに出力される前に、前記ソースラインに設定する電位である第１予備電位を出力する第１予備電位出力手段と、
画素値に応じた負極性電位がソースラインに出力される前に、前記ソースラインに設定する電位である第２予備電位を出力する第２予備電位出力手段とを含み、
各駆動装置に備えられる電位出力手段の電位出力端の数をｎ＋１個とすると、ｎ＋１は奇数であり、
前記複数の駆動装置の個数をｕとし、ｖを１以上ｕ未満の整数とすると、前記所定の側からｖ・ｎ＋１番目のソースラインは、第１分岐部と第２分岐部を有し、
前記所定の側からｖ・ｎ＋１番目のソースラインの第１分岐部は、前記所定の側からｖ番目の駆動装置における前記所定の側からｎ＋１番目の電位出力端に接続され、前記ソースラインの第２分岐部は、前記所定の側からｖ＋１番目の駆動装置における前記所定の側から１番目の電位出力端に接続され、
各駆動装置に備えられる電位出力手段は、それぞれ、
各フレーム内で、奇数番目のグループの各行が全て選択される期間では、予備電位設定期間後に、前記所定の側から１番目からｎ番目までの電位出力端からそれぞれ画素値に応じた電位を出力し、偶数番目のグループの各行が全て選択される期間では、予備電位設定期間後に、前記所定の側から２番目からｎ＋１番目までの電位出力端からそれぞれ画素値に応じた電位を出力し、
前記複数の駆動装置のうち、前記所定の側から１番目に配置された駆動装置である第１の駆動装置は、
当該駆動装置自身の電位出力手段における前記所定の側から１番目の電位出力端に対応するソースラインを、第１予備電位出力手段、第２予備電位出力手段、または、前記電位出力端に接続させる第１切替手段と、
当該駆動装置自身の電位出力手段における前記所定の側からｎ＋１番目の電位出力端に対応するソースラインの第１分岐部を、第１予備電位出力手段、第２予備電位出力手段、または、前記電位出力端に接続させるか、あるいは、いずれとも接続させない状態とする第２切替手段とを備え、
前記複数の駆動装置のうち、前記所定の側から最も遠い位置に配置された駆動装置である第２の駆動装置は、
当該駆動装置自身の電位出力手段における前記所定の側から１番目の電位出力端に対応するソースラインの第２分岐部を、第１予備電位出力手段、第２予備電位出力手段、または、前記電位出力端に接続させるか、あるいは、いずれとも接続させない状態とする第３切替手段と、
当該駆動装置自身の電位出力手段における前記所定の側からｎ＋１番目の電位出力端に対応するソースラインを、第１予備電位出力手段、第２予備電位出力手段、または、前記電位出力端に接続させる第４切替手段とを備え、
前記複数の駆動装置は、いずれも、
電位出力手段における前記所定の側から偶数番目の電位出力端に対応するソースラインを、第１予備電位出力手段、第２予備電位出力手段、または、前記電位出力端に接続させる第５切替手段と、
電位出力手段における前記所定の側から奇数番目の電位出力端に対応するソースラインを、第１予備電位出力手段、第２予備電位出力手段、または、前記電位出力端に接続させる第６切替手段とを備え、
第１切替手段は、
第１の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、当該第１切替手段が設けられる駆動装置の電位出力手段における前記所定の側から１番目の電位出力端に対応するソースラインを、予備電位設定期間に第１予備電位出力手段に接続させ、予備電位設定期間の経過後、前記ソースラインを前記電位出力端に接続させ、偶数番目のグループの各行が全て選択される期間中、前記ソースラインを第１予備電位出力手段に接続させ、
第２の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、前記ソースラインを、予備電位設定期間に第２予備電位出力手段に接続させ、予備電位設定期間の経過後、前記ソースラインを前記電位出力端に接続させ、偶数番目のグループの各行が全て選択される期間中、前記ソースラインを第２予備電位出力手段に接続させ、
第２切替手段は、
第１の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、当該第２切替手段が設けられる駆動装置の電位出力手段における前記所定の側からｎ＋１番目の電位出力端に対応するソースラインの第１分岐部をハイインピーダンス状態とし、偶数番目のグループの各行が全て選択される期間中、前記ソースラインの第１分岐部を、予備電位設定期間に第１予備電位出力手段に接続させ、予備電位設定期間の経過後、前記ソースラインの第１分岐部を前記電位出力端に接続させ、
第２の電位出力態様となるフレームで、奇数番目のグループの各行が全て選択される期間中、前記ソースラインの第１分岐部をハイインピーダンス状態とし、偶数番目のグループの各行が全て選択される期間中、前記ソースラインの第１分岐部を、予備電位設定期間に第２予備電位出力手段に接続させ、予備電位設定期間の経過後、前記ソースラインの第１分岐部を前記電位出力端に接続させ、
第３切替手段は、
第１の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、当該第３切替手段が設けられる駆動装置の電位出力手段における前記所定の側から１番目の電位出力端に対応するソースラインの第２分岐部を、予備電位設定期間に第１予備電位出力手段に接続させ、予備電位設定期間の経過後、前記ソースラインの第２分岐部を前記電位出力端に接続させ、偶数番目のグループの各行が全て選択される期間中、前記ソースラインの第２分岐部をハイインピーダンス状態とし、
第２の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、前記ソースラインの第２分岐部を、予備電位設定期間に第２予備電位出力手段に接続させ、予備電位設定期間の経過後、前記ソースラインの第２分岐部を前記電位出力端に接続させ、偶数番目のグループの各行が全て選択される期間中、前記ソースラインの第２分岐部をハイインピーダンス状態とし、
第４切替手段は、
第１の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、当該第４切替手段が設けられる駆動装置の電位出力手段における前記所定の側からｎ＋１番目の電位出力端に対応するソースラインを、第１予備電位出力手段に接続させ、偶数番目のグループの各行が全て選択される期間中、前記ソースラインを、予備電位設定期間に第１予備電位出力手段に接続させ、予備電位設定期間の経過後、前記ソースラインを前記電位出力端に接続させ、
第２の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、前記ソースラインを第２予備電位出力手段に接続させ、偶数番目のグループの各行が全て選択される期間中、前記ソースラインを、予備電位設定期間に第２予備電位出力手段に接続させ、予備電位設定期間の経過後、前記ソースラインを前記電位出力端に接続させ、
第５切替手段は、
第１の電位出力態様となるフレーム内で、電位出力手段における前記所定の側から偶数番目の電位出力端に対応するソースラインを、予備電位設定期間に第２予備電位出力手段に接続させ、予備電位設定期間の経過後、前記電位出力端に接続させ、
第２の電位出力態様となるフレーム内で、前記ソースラインを、予備電位設定期間に第１予備電位出力手段に接続させ、予備電位設定期間の経過後、前記電位出力端に接続させ、
第６切替手段は、
第１の電位出力態様となるフレーム内で、電位出力手段における前記所定の側から奇数番目の電位出力端に対応するソースラインを、予備電位設定期間に第１予備電位出力手段に接続させ、予備電位設定期間の経過後、前記電位出力端に接続させ、
第２の電位出力態様となるフレーム内で、前記ソースラインを、予備電位設定期間に第２予備電位出力手段に接続させ、予備電位設定期間の経過後、前記電位出力端に接続させる
ことを特徴とする液晶表示装置。
【請求項３】
複数の駆動装置のうち、前記第１の駆動装置および前記第２の駆動装置以外の各駆動装置は、前記第２切替手段と、前記第３切替手段とを備える
請求項２に記載の液晶表示装置。
【請求項４】
各駆動装置に備えられる電位出力手段は、それぞれ、
ソースラインが第１予備電位または第２予備電位に設定される予備電位設定期間後に、所定の側から１番目またはｎ＋１番目の電位出力端をハイインピーダンス状態として、他の電位出力端からはそれぞれ画素値に応じた電位を出力し、
各フレーム内で、奇数番目のグループの各行が全て選択される期間では、予備電位設定期間後に、前記所定の側から１番目からｎ番目までの電位出力端からそれぞれ画素値に応じた電位を出力し、ｎ＋１番目の電位出力端をハイインピーダンス状態とし、偶数番目のグループの各行が全て選択される期間では、予備電位設定期間後に、前記所定の側から２番目からｎ＋１番目までの電位出力端からそれぞれ画素値に応じた電位を出力し、１番目の電位出力端をハイインピーダンス状態とし、
第２切替手段は、
第１の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、当該第２切替手段が設けられる駆動装置の電位出力手段における前記所定の側からｎ＋１番目の電位出力端に対応するソースラインの第１分岐部を当該電位出力端に接続させ、偶数番目のグループの各行が全て選択される期間中、前記ソースラインの第１分岐部を、予備電位設定期間に第１予備電位出力手段に接続させ、予備電位設定期間の経過後、前記ソースラインの第１分岐部を前記電位出力端に接続させ、
第２の電位出力態様となるフレームで、奇数番目のグループの各行が全て選択される期間中、前記ソースラインの第１分岐部を前記電位出力端に接続させ、偶数番目のグループの各行が全て選択される期間中、前記ソースラインの第１分岐部を、予備電位設定期間に第２予備電位出力手段に接続させ、予備電位設定期間の経過後、前記ソースラインの第１分岐部を前記電位出力端に接続させ、
第３切替手段は、
第１の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、当該第３切替手段が設けられる駆動装置の電位出力手段における前記所定の側から１番目の電位出力端に対応するソースラインの第２分岐部を、予備電位設定期間に第１予備電位出力手段に接続させ、予備電位設定期間の経過後、前記ソースラインの第２分岐部を前記電位出力端に接続させ、偶数番目のグループの各行が全て選択される期間中、前記ソースラインの第２分岐部を前記電位出力端に接続させ、
第２の電位出力態様となるフレーム内で、奇数番目のグループの各行が全て選択される期間中、前記ソースラインの第２分岐部を、予備電位設定期間に第２予備電位出力手段に接続させ、予備電位設定期間の経過後、前記ソースラインの第２分岐部を前記電位出力端に接続させ、偶数番目のグループの各行が全て選択される期間中、前記ソースラインの第２分岐部を前記電位出力端に接続させる
請求項２または請求項３に記載の液晶表示装置。
【請求項５】
最大階調に対応する負極性電位をＶｂとし、最大階調に対応する正極性電位をＶａとしたときに、第１予備電位は、Ｖｂ＋（３／４）×（Ｖａ−Ｖｂ）であり、第２予備電位は、Ｖｂ＋（１／４）×（Ｖａ−Ｖｂ）である
請求項１から請求項４のうちのいずれか１項に記載の液晶表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【公開番号】特開２０１２−１０８３９２（Ｐ２０１２−１０８３９２Ａ）
【公開日】平成２４年６月７日（２０１２．６．７）
【国際特許分類】
【出願番号】特願２０１０−２５８３１４（Ｐ２０１０−２５８３１４）
【出願日】平成２２年１１月１８日（２０１０．１１．１８）
【出願人】（０００１０３７４７）オプトレックス株式会社 (843)
【Ｆターム（参考）】
【公開日】平成２４年６月７日（２０１２．６．７）
【国際特許分類】
【出願日】平成２２年１１月１８日（２０１０．１１．１８）
【出願人】（０００１０３７４７）オプトレックス株式会社 (843)
【Ｆターム（参考）】
[ Back to top ]