液晶表示装置
【課題】 信頼性の高い液晶表示装置を提供することにある。
【解決手段】 マトリクス状に配置された複数の画素ＰＸを含むアクティブエリアＡＣＴと、アクティブエリアＡＣＴの周囲に配置された内蔵回路ＧＤＲ、ＧＤＬ、ＣＬＫ、ＣＳＷを有する第１基板ＡＲと、第１基板ＡＲと対向して配置された第２基板ＣＴと、第１基板ＡＲと、第２基板ＣＴとの間に挟持された液晶層ＬＱと、を備え、内蔵回路の動作に用いられない電圧が印加され、内蔵回路と対向して配置されたシールド層１００を備えた液晶表示装置。
【解決手段】 マトリクス状に配置された複数の画素ＰＸを含むアクティブエリアＡＣＴと、アクティブエリアＡＣＴの周囲に配置された内蔵回路ＧＤＲ、ＧＤＬ、ＣＬＫ、ＣＳＷを有する第１基板ＡＲと、第１基板ＡＲと対向して配置された第２基板ＣＴと、第１基板ＡＲと、第２基板ＣＴとの間に挟持された液晶層ＬＱと、を備え、内蔵回路の動作に用いられない電圧が印加され、内蔵回路と対向して配置されたシールド層１００を備えた液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置に関する。
【背景技術】
【０００２】
近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力等の利点から特に注目を集めている。特に、各画素にスイッチング素子を組み込んだアクティブマトリクス型液晶表示装置においては、ＩＰＳ（In-Plane Switching）モードやＦＦＳ（Fringe Field Switching）モードなどの横電界（フリンジ電界も含む）を利用した構造が注目されている。このような横電界モードの液晶表示装置は、アレイ基板に形成された画素電極と共通電極とを備え、アレイ基板の主面に対してほぼ平行な横電界で液晶分子をスイッチングする。
【０００３】
一方で、アレイ基板に形成された画素電極と、対向基板に形成された共通電極との間に、横電界あるいは斜め電界を形成し、液晶分子をスイッチングする技術も提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１９２８２２号公報
【特許文献２】特開平９−１６００４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
液晶表示装置を電子機器に搭載した際に、液晶表示装置で発生するノイズに起因するとＥＭＩ（電磁波干渉)が発生することがあった。ＥＭＩは液晶表示装置を搭載した電子機器の誤作動や故障の原因となり製品の信頼性が損なわれるため、ＥＭＩの発生を抑制することが要求されていた。
【０００６】
本実施形態の目的は、信頼性の高い液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００７】
実施形態によれば、マトリクス状に配置された複数の画素を含むアクティブエリアと、前記アクティブエリアの周囲に配置された内蔵回路を有する第１基板と、前記第１基板と対向して配置された第２基板と、前記第１基板と、前記第２基板との間に挟持された液晶層と、を備え、前記内蔵回路の動作に用いられない電圧が印加され、前記内蔵回路と対向して配置されたシールド層を備える液晶表示装置が提供される。
【図面の簡単な説明】
【０００８】
【図１】図１は、実施形態における液晶表示装置の構成及び等価回路の一例を概略的に示す図である。
【図２】図２は、図１に示した液晶表示パネルを対向基板側から見たときの一画素の構造例を概略的に示す平面図である。
【図３】図３は、図２に示した液晶表示パネルをＡ−Ａ線で切断したときの断面構造を概略的に示す断面図である。
【図４】図４は、実施形態における液晶表示装置の構成及び等価回路の他の例を概略的に示す図である。
【発明を実施するための形態】
【０００９】
以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１０】
図１は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。
【００１１】
すなわち、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された第２基板である対向基板ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えている。このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数である）。
【００１２】
液晶表示パネルＬＰＮは、アクティブエリアＡＣＴにおいて、ｎ本のゲート配線Ｇ（Ｇ１〜Ｇｎ）、ｎ本の補助容量線Ｃ（Ｃ１〜Ｃｎ）、ｍ本のソース配線Ｓ（Ｓ１〜Ｓｍ）などを備えている。ゲート配線Ｇ及び補助容量線Ｃは、例えば、第１方向Ｘに沿って略直線的に延出している。これらのゲート配線Ｇ及び補助容量線Ｃは、第１方向Ｘに交差する第２方向Ｙに沿って交互に並列配置されている。ここでは、第１方向Ｘと第２方向Ｙとは互いに略直交している。ソース配線Ｓは、ゲート配線Ｇ及び補助容量線Ｃと交差している。ソース配線Ｓは、第２方向Ｙに沿って略直線的に延出している。なお、ゲート配線Ｇ、補助容量線Ｃ、及び、ソース配線Ｓは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。
【００１３】
各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートドライバＧＤＲ、ＧＤＬに接続されている。ゲートドライバＧＤＲ、ＧＤＬはゲート配線Ｇが延びる方向においてアクティブエリアＡＣＴの両脇にそれぞれ配置されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソースドライバＳＤに接続されている。
【００１４】
アクティブエリアＡＣＴの周囲においてアレイ基板ＡＲの上端には、クロック発生回路ＣＬＫが配置されている。クロック発生回路ＣＬＫは、外部から入力されたクロック信号を受信して、別のクロック信号を生成して出力する。
【００１５】
ゲートドライバＧＤＲ、ＧＤＬ及びソースドライバＳＤの少なくとも一部は、例えば、アレイ基板ＡＲに形成されている。ゲートドライバＧＤＲ、ＧＤＬはコントローラを内蔵した駆動ＩＣチップ２と接続されている。ソースドライバＳＤはスイッチ回路ＣＳＷを介して駆動ＩＣチップ２と接続されている。スイッチ回路ＣＳＷは駆動ＩＣチップから出力された信号が対応するソース配線Ｓに印加されるように、接続を切替えるアナログスイッチを備えている。
【００１６】
各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥなどを備えている。保持容量Ｃｓは、例えば補助容量線Ｃと画素電極ＰＥとの間に形成される。補助容量線Ｃは、補助容量電圧が印加される電圧印加部ＶＣＳと電気的に接続されている。
【００１７】
なお、本実施形態においては、液晶表示パネルＬＰＮは、画素電極ＰＥがアレイ基板ＡＲに形成される一方で共通電極ＣＥの少なくとも一部が対向基板ＣＴに形成された構成であり、これらの画素電極ＰＥと共通電極ＣＥとの間に形成される電界を主に利用して液晶層ＬＱの液晶分子をスイッチングする。画素電極ＰＥと共通電極ＣＥとの間に形成される電界は、第１方向Ｘと第２方向Ｙとで規定されるＸ−Ｙ平面あるいは基板主面に対してわずかに傾いた斜め電界（あるいは、基板主面にほぼ平行な横電界）である。
【００１８】
スイッチング素子ＳＷは、例えば、ｎチャネル薄膜トランジスタ（ＴＦＴ）によって構成されている。このスイッチング素子ＳＷは、ゲート配線Ｇ及びソース配線Ｓと電気的に接続されている。このようなスイッチング素子ＳＷは、トップゲート型あるいはボトムゲート型のいずれであっても良い。また、スイッチング素子ＳＷの半導体層は、例えば、ポリシリコンによって形成されているが、アモルファスシリコンによって形成されていても良い。
【００１９】
画素電極ＰＥは、各画素ＰＸに配置され、スイッチング素子ＳＷに電気的に接続されている。共通電極ＣＥは、液晶層ＬＱを介して複数の画素ＰＸの画素電極ＰＥに対して共通に配置されている。このような画素電極ＰＥ及び共通電極ＣＥは、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する導電材料によって形成されているが、アルミニウムなどの他の金属材料によって形成されても良い。
【００２０】
アレイ基板ＡＲは、共通電極ＣＥに電圧を印加するためのコモン配線ＣＯＭを備えている。このコモン配線ＣＯＭは、例えば、外部から共通電圧が印加される導電部と電気的に接続され、アクティブエリアＡＣＴの外側に形成されている。共通電極ＣＥは、アクティブエリアＡＣＴの外側に引き出され、図示しない導電部材を介して、コモン配線ＣＯＭと電気的に接続されている。
【００２１】
図２は、図１に示した液晶表示パネルＬＰＮを対向基板側から見たときの一画素ＰＸの構造例を概略的に示す平面図である。ここでは、Ｘ−Ｙ平面における平面図を示している。
【００２２】
図示した画素ＰＸは、破線で示したように、第１方向Ｘに沿った長さが第２方向Ｙに沿った長さよりも短い長方形状である。ゲート配線Ｇ１及びゲート配線Ｇ２は、第１方向Ｘに沿って延出している。補助容量線Ｃ１は、隣接するゲート配線Ｇ１とゲート配線Ｇ２との間に配置され、第１方向Ｘに沿って延出している。ソース配線Ｓ１及びソース配線Ｓ２は、第２方向Ｙに沿って延出している。画素電極ＰＥは、隣接するソース配線Ｓ１とソース配線Ｓ２との間に配置されている。また、この画素電極ＰＥは、ゲート配線Ｇ１とゲート配線Ｇ２との間に位置している。
【００２３】
図示した例では、画素ＰＸにおいて、ソース配線Ｓ１は左側端部に配置され、ソース配線Ｓ２は右側端部に配置されている。厳密には、ソース配線Ｓ１は当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、ソース配線Ｓ２は当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。また、画素ＰＸにおいて、ゲート配線Ｇ１は上側端部に配置され、ゲート配線Ｇ２は下側端部に配置されている。厳密には、ゲート配線Ｇ１は当該画素ＰＸとその上側に隣接する画素との境界に跨って配置され、ゲート配線Ｇ２は当該画素ＰＸとその下側に隣接する画素との境界に跨って配置されている。補助容量線Ｃ１は、画素の略中央部に配置されている。
【００２４】
スイッチング素子ＳＷは、図示した例では、ゲート配線Ｇ１及びソース配線Ｓ１に電気的に接続されている。このスイッチング素子ＳＷは、例えばゲート配線Ｇ１とソース配線Ｓ１との交点に設けられ、そのドレイン配線はソース配線Ｓ１及び補助容量線Ｃ１に沿って延長され、補助容量線Ｃ１と重なる領域に形成されたコンタクトホールＣＨを介して画素電極ＰＥと電気的に接続されている。このようなスイッチング素子ＳＷは、ソース配線Ｓ１及び補助容量線Ｃ１と重なる領域に設けられ、ソース配線Ｓ１及び補助容量線Ｃ１と重なる領域からほとんどはみ出すことはなく、表示に寄与する開口部の面積の低減を抑制している。
【００２５】
画素電極ＰＥは、互いに電気的に接続された主画素電極ＰＡ及びコンタクト部ＰＣを備えている。主画素電極ＰＡは、コンタクト部ＰＣから画素ＰＸの上側端部付近及び下側端部付近まで第２方向Ｙに沿って直線的に延出している。このような主画素電極ＰＡは、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。コンタクト部ＰＣは、補助容量線Ｃ１と重なる領域に位置し、コンタクトホールＣＨを介してスイッチング素子ＳＷと電気的に接続されている。このコンタクト部ＰＣは、主画素電極ＰＡよりも幅広に形成されている。
【００２６】
このような画素電極ＰＥは、ソース配線Ｓ１とソース配線Ｓ２との略中間の位置、つまり、画素ＰＸの中央に配置されている。ソース配線Ｓ１と画素電極ＰＥとの第１方向Ｘに沿った間隔は、ソース配線Ｓ２と画素電極ＰＥとの第１方向Ｘに沿った間隔と略同等である。
【００２７】
共通電極ＣＥは、主共通電極ＣＡを備えている。この主共通電極ＣＡは、Ｘ−Ｙ平面内において、主画素電極ＰＡを挟んだ両側で主画素電極ＰＡと略平行な第２方向Ｙに沿って直線的に延出している。あるいは、主共通電極ＣＡは、ソース配線Ｓとそれぞれ対向するとともに主画素電極ＰＡと略平行に延出している。このような主共通電極ＣＡは、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。
【００２８】
図示した例では、主共通電極ＣＡは、第１方向Ｘに沿って２本平行に並んでおり、画素ＰＸの左右両端部にそれぞれ配置されている。以下では、これらの主共通電極ＣＡを区別するために、図中の左側の主共通電極をＣＡＬと称し、図中の右側の主共通電極をＣＡＲと称する。主共通電極ＣＡＬはソース配線Ｓ１と対向し、主共通電極ＣＡＲはソース配線Ｓ２と対向している。これらの主共通電極ＣＡＬ及び主共通電極ＣＡＲは、アクティブエリア内あるいはアクティブエリア外において互いに電気的に接続されている。
【００２９】
画素ＰＸにおいて、主共通電極ＣＡＬは左側端部に配置され、主共通電極ＣＡＲは右側端部に配置されている。厳密には、主共通電極ＣＡＬは当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、主共通電極ＣＡＲは当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。
【００３０】
画素電極ＰＥと主共通電極ＣＡとの位置関係に着目すると、画素電極ＰＥと主共通電極ＣＡとは、第１方向Ｘに沿って交互に配置されている。これらの画素電極ＰＥと主共通電極ＣＡとは、互いに略平行に配置されている。このとき、Ｘ−Ｙ平面内において、主共通電極ＣＡのいずれも画素電極ＰＥとは重ならない。
【００３１】
すなわち、隣接する主共通電極ＣＡＬ及び主共通電極ＣＡＲの間には、１本の画素電極ＰＥが位置している。換言すると、主共通電極ＣＡＬ及び主共通電極ＣＡＲは、画素電極ＰＥの直上の位置を挟んだ両側に配置されている。あるいは、画素電極ＰＥは、主共通電極ＣＡＬと主共通電極ＣＡＲとの間に配置されている。このため、主共通電極ＣＡＬ、主画素電極ＰＡ、及び、主共通電極ＣＡＲは、第１方向Ｘに沿ってこの順に配置されている。
【００３２】
これらの画素電極ＰＥと共通電極ＣＥとの第１方向Ｘに沿った間隔は略一定である。すなわち、主共通電極ＣＡＬと主画素電極ＰＡとの第１方向Ｘに沿った間隔は、主共通電極ＣＡＲと主画素電極ＰＡとの第１方向Ｘに沿った間隔と略同等である。
【００３３】
図３は、図２に示した液晶表示パネルＬＰＮをＡ−Ａ線で切断したときの断面構造を概略的に示す断面図である。なお、ここでは、説明に必要な箇所のみを図示している。
【００３４】
液晶表示パネルＬＰＮを構成するアレイ基板ＡＲの背面側には、バックライト４が配置されている。バックライト４としては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。
【００３５】
アレイ基板ＡＲは、光透過性を有する第１絶縁基板１０を用いて形成されている。ソース配線Ｓは、第１層間絶縁膜１１の上に形成され、第２層間絶縁膜１２によって覆われている。なお、図示しないゲート配線や補助容量線は、例えば、第１絶縁基板１０と第１層間絶縁膜１１の間に配置されている。画素電極ＰＥは、第２層間絶縁膜１２の上に形成されている。この画素電極ＰＥは、隣接するソース配線Ｓのそれぞれの直上の位置よりもそれらの内側に位置している。
【００３６】
第１配向膜ＡＬ１は、アレイ基板ＡＲの対向基板ＣＴと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。この第１配向膜ＡＬ１は、画素電極ＰＥなどを覆っており、第２層間絶縁膜１２の上にも配置されている。このような第１配向膜ＡＬ１は、水平配向性を示す材料によって形成されている。
【００３７】
なお、アレイ基板ＡＲは、さらに、共通電極ＣＥの一部を備えていても良い。
【００３８】
対向基板ＣＴは、光透過性を有する第２絶縁基板２０を用いて形成されている。この対向基板ＣＴは、ブラックマトリクスＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、共通電極ＣＥ、第２配向膜ＡＬ２などを備えている。
【００３９】
ブラックマトリクスＢＭは、各画素ＰＸを区画し、画素電極ＰＥと対向する開口部ＡＰを形成する。すなわち、ブラックマトリクスＢＭは、ソース配線Ｓ、ゲート配線、補助容量線、スイッチング素子などの配線部に対向するように配置されている。ここでは、ブラックマトリクスＢＭは、第２方向Ｙに沿って延出した部分のみが図示されているが、第１方向Ｘに沿って延出した部分を備えていても良い。このブラックマトリクスＢＭは、第２絶縁基板２０のアレイ基板ＡＲに対向する内面２０Ａに配置されている。
【００４０】
カラーフィルタＣＦは、各画素ＰＸに対応して配置されている。すなわち、カラーフィルタＣＦは、第２絶縁基板２０の内面２０Ａにおける開口部ＡＰに配置されるとともに、その一部がブラックマトリクスＢＭに乗り上げている。第１方向Ｘに隣接する画素ＰＸにそれぞれ配置されたカラーフィルタＣＦは、互いに色が異なる。例えば、カラーフィルタＣＦは、赤色、青色、緑色といった３原色にそれぞれ着色された樹脂材料によって形成されている。赤色に着色された樹脂材料からなる赤色カラーフィルタＣＦＲは、赤色画素に対応して配置されている。青色に着色された樹脂材料からなる青色カラーフィルタＣＦＢは、青色画素に対応して配置されている。緑色に着色された樹脂材料からなる緑色カラーフィルタＣＦＧは、緑色画素に対応して配置されている。これらのカラーフィルタＣＦ同士の境界は、ブラックマトリクスＢＭと重なる位置にある。
【００４１】
オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。このオーバーコート層ＯＣは、カラーフィルタＣＦの表面の凹凸の影響を緩和する。
【００４２】
共通電極ＣＥは、オーバーコート層ＯＣのアレイ基板ＡＲと対向する側に形成されている。この共通電極ＣＥと画素電極ＰＥとの第３方向Ｚに沿った間隔は略一定である。第３方向Ｚとは、第１方向Ｘ及び第２方向Ｙに直交する方向、あるいは、液晶表示パネルＬＰＮの法線方向である。
【００４３】
第２配向膜ＡＬ２は、対向基板ＣＴのアレイ基板ＡＲと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。この第２配向膜ＡＬ２は、共通電極ＣＥ及びオーバーコート層ＯＣなどを覆っている。このような第２配向膜ＡＬ２は、水平配向性を示す材料によって形成されている。
【００４４】
これらの第１配向膜ＡＬ１及び第２配向膜ＡＬ２には、液晶層ＬＱの液晶分子を初期配向させるための配向処理（例えば、ラビング処理や光配向処理）がなされている。第１配向膜ＡＬ１が液晶分子を初期配向させる第１配向処理方向ＰＤ１、及び、第２配向膜ＡＬ２が液晶分子を初期配向させる第２配向処理方向ＰＤ２は、互いに平行であって、互いに逆向きあるいは同じ向きである。例えば、これらの第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２は、図２に示したように、第２方向Ｙと略平行であって、同じ向きである。
【００４５】
第２絶縁基板２０の外面２０Ｂには、ＩＴＯやＩＺＯにより形成された透明電極層（図示せず）が配置されている。この透明電極層は、アクティブエリアＡＣＴを覆うように配置されて外部からの電界の影響を抑制している。この透明電極層の一部は、対向基板ＣＴの端部を越えてアレイ基板ＡＲの対向基板ＣＴの端縁の位置よりも外側に延びた領域まで延び、アレイ基板ＡＲの第２導電部ＧＰと電気的に接続されている。第２導電部ＧＰにはグランド電圧が印加され、第２導電部ＧＰを介して透明電極層にグランド電圧が印加される。
【００４６】
上述したようなアレイ基板ＡＲと対向基板ＣＴとは、それぞれの第１配向膜ＡＬ１及び第２配向膜ＡＬ２が対向するように配置されている。このとき、アレイ基板ＡＲの第１配向膜ＡＬ１と対向基板ＣＴの第２配向膜ＡＬ２との間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサにより、所定のセルギャップ、例えば２〜７μｍのセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、所定のセルギャップが形成された状態で、アクティブエリアＡＣＴの外側のシール材ＳＢによって貼り合わせられている。
【００４７】
液晶層ＬＱは、アレイ基板ＡＲと対向基板ＣＴとの間に形成されたセルギャップに保持され、第１配向膜ＡＬ１と第２配向膜ＡＬ２との間に配置されている。このような液晶層ＬＱは、例えば、誘電率異方性が正（ポジ型）の液晶材料によって構成されている。
【００４８】
アレイ基板ＡＲの外面、つまり、アレイ基板ＡＲを構成する第１絶縁基板１０の外面１０Ｂには、第１光学素子ＯＤ１が接着剤などにより貼付されている。この第１光学素子ＯＤ１は、液晶表示パネルＬＰＮのバックライト４と対向する側に位置しており、バックライト４から液晶表示パネルＬＰＮに入射する入射光の偏光状態を制御する。この第１光学素子ＯＤ１は、第１偏光軸（あるいは第１吸収軸）ＡＸ１を有する第１偏光板ＰＬ１を含んでいる。
【００４９】
対向基板ＣＴの外面、つまり、対向基板ＣＴを構成する第２絶縁基板２０の外面２０Ｂには、第２光学素子ＯＤ２が接着剤などにより貼付されている。この第２光学素子ＯＤ２は、液晶表示パネルＬＰＮの表示面側に位置しており、液晶表示パネルＬＰＮから出射した出射光の偏光状態を制御する。この第２光学素子ＯＤ２は、第２偏光軸（あるいは第２吸収軸）ＡＸ２を有する第２偏光板ＰＬ２を含んでいる。
【００５０】
第１偏光板ＰＬ１の第１偏光軸ＡＸ１と、第２偏光板ＰＬ２の第２偏光軸ＡＸ２とは、例えば、直交する位置関係（クロスニコル）にある。このとき、一方の偏光板は、例えば、その偏光軸が液晶分子の初期配向方向つまり第１配向処理方向ＰＤ１あるいは第２配向処理方向ＰＤ２と平行または直交するように配置されている。初期配向方向が第２方向Ｙと平行である場合、一方の偏光板の偏光軸は、第２方向Ｘと平行、あるいは、第１方向Ｘと平行である。
【００５１】
図２において、（ａ）で示した例では、第１偏光板ＰＬ１は、その第１偏光軸ＡＸ１が液晶分子ＬＭの初期配向方向（第２方向Ｙ）に対して直交する（つまり、第１方向Ｘに平行となる）ように配置され、また、第２偏光板ＰＬ２は、その第２偏光軸ＡＸ２が液晶分子ＬＭの初期配向方向に対して平行となる（つまり、第２方向Ｙと平行となる）ように配置されている。
【００５２】
また、図２において、（ｂ）で示した例では、第２偏光板ＰＬ２は、その第２偏光軸ＡＸ２が液晶分子ＬＭの初期配向方向（第２方向Ｙ）に対して直交する（つまり、第１方向Ｘに平行となる）ように配置され、また、第１偏光板ＰＬ１は、その第１偏光軸ＡＸ１が液晶分子ＬＭの初期配向方向に対して平行となる（つまり、第２方向Ｙと平行となる）ように配置されている。
【００５３】
次に、上記構成の液晶表示パネルＬＰＮの動作について、図２及び図３を参照しながら説明する。
【００５４】
すなわち、液晶層ＬＱに電圧が印加されていない状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電位差（あるいは電界）が形成されていない状態（ＯＦＦ時）には、液晶層ＬＱの液晶分子ＬＭは、その長軸が第１配向膜ＡＬ１の第１配向処理方向ＰＤ１及び第２配向膜ＡＬ２の第２配向処理方向ＰＤ２を向くように配向している。このようなＯＦＦ時が初期配向状態に相当し、ＯＦＦ時の液晶分子ＬＭの配向方向が初期配向方向に相当する。
【００５５】
なお、厳密には、液晶分子ＬＭは、Ｘ−Ｙ平面に平行に配向しているとは限らず、プレチルトしている場合が多い。このため、ここでの液晶分子ＬＭの初期配向方向とは、ＯＦＦ時の液晶分子ＬＭの長軸をＸ−Ｙ平面に正射影した方向である。以下では、説明を簡略にするために、液晶分子ＬＭは、Ｘ−Ｙ平面に平行に配向しているものとし、Ｘ−Ｙ平面と平行な面内で回転するものとして説明する。
【００５６】
ここでは、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２は、ともに第２方向Ｙと略平行な方向である。ＯＦＦ時においては、液晶分子ＬＭは、図２に破線で示したように、その長軸が第２方向Ｙと略平行な方向に初期配向する。つまり、液晶分子ＬＭの初期配向方向は、第２方向Ｙと平行（あるいは、第２方向Ｙに対して０°）である。
【００５７】
図示した例のように、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が平行且つ同じ向きである場合、液晶層ＬＱの断面において、液晶分子ＬＭは、液晶層ＬＱの中間部付近で略水平（プレチルト角が略ゼロ）に配向し、ここを境界として第１配向膜ＡＬ１の近傍及び第２配向膜ＡＬ２の近傍において対称となるようなプレチルト角を持って配向する（スプレイ配向）。
【００５８】
ここで、第１配向膜ＡＬ１を第１配向処理方向ＰＤ１に配向処理した結果、第１配向膜ＡＬ１の近傍における液晶分子ＬＭは第１配向処理方向ＰＤ１に初期配向され、第２配向膜ＡＬ２を第２配向処理方向ＰＤ２に配向処理した結果、第２配向膜ＡＬ２の近傍における液晶分子ＬＭは第２配向処理方向ＰＤ１に初期配向される。そして、第１配向処理方向ＰＤ１と第２配向処理方向ＰＤ２は互いに平行で且つ同じ向きである場合には、上述のように液晶分子ＬＭはスプレイ配向になり、上記したように液晶層ＬＱの中間部を境界として、アレイ基板ＡＲ上の第１配向膜ＡＬ１の近傍での液晶分子ＬＭの配向と対向基板ＣＴ上の第２配向膜ＡＬ２の近傍での液晶分子ＬＭの配向は、上下で対称となる。このため、基板の法線方向から傾いた方向においても光学的に補償される。したがって、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が互いに平行、且つ、同じ向きである場合には、黒表示の場合に光漏れが少なく、高コントラスト比を実現することができ、表示品位を向上することが可能となる。
【００５９】
なお、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が互いに平行且つ逆向きである場合、液晶層ＬＱの断面において、液晶分子ＬＭは、第１配向膜ＡＬ１の近傍、第２配向膜ＡＬ２の近傍、及び、液晶層ＬＱの中間部において略均一なプレチルト角を持って配向する（ホモジニアス配向）。
【００６０】
バックライト４からのバックライト光は、その一部が第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した光の偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態によって異なる。ＯＦＦ時においては、液晶層ＬＱを通過した光は、第２偏光板ＰＬ２によって吸収される（黒表示）。
【００６１】
一方、液晶層ＬＱに電圧が印加された状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電位差（あるいは電界）が形成された状態（ＯＮ時）では、画素電極ＰＥと共通電極ＣＥとの間に基板と略平行な横電界（あるいは斜め電界）が形成される。液晶分子ＬＭは、電界の影響を受け、その長軸が図中の実線で示したようにＸ−Ｙ平面と略平行な平面内で回転する。
【００６２】
図２に示した例では、画素電極ＰＥと主共通電極ＣＡＬとの間の領域内の液晶分子ＬＭは、第２方向Ｙに対して時計回りに回転し、図中の左下を向くように配向する。画素電極ＰＥと主共通電極ＣＡＲとの間の領域内の液晶分子ＬＭは、第２方向Ｙに対して反時計回りに回転し、図中の右下を向くように配向する。
【００６３】
このように、各画素ＰＸにおいて、画素電極ＰＥと共通電極ＣＥとの間に電界が形成された状態では、液晶分子ＬＭの配向方向は、画素電極ＰＥと重なる位置を境界として複数の方向に分かれ、それぞれの配向方向でドメインを形成する。つまり、一画素ＰＸには、複数のドメインが形成される。
【００６４】
このようなＯＮ時には、バックライト４から液晶表示パネルＬＰＮに入射したバックライト光は、その一部が第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶層ＬＱに入射したバックライト光は、その偏光状態が変化する。このようなＯＮ時においては、液晶層ＬＱを通過した少なくとも一部の光は、第２偏光板ＰＬ２を透過する（白表示）。
【００６５】
上記液晶表示装置において、ゲートドライバＧＤＲ、ＧＤＬ、クロック発生回路ＣＬＫ、及び、スイッチ回路ＣＳＷ等の内蔵回路は比較的振幅の大きな電圧を用いて動作している。本願発明者らは、このような振幅の大きな電圧で動作する内蔵回路においてＥＭＩが発生し、電子機器等の誤作動や故障の原因となる場合があることを見出した。
【００６６】
そこで、本実施形態の液晶表示装置では、比較的大きな振幅の電圧で動作する内蔵回路の上層にシールド層１００を配置している。本実施形態の液晶表示装置では、比較的大きな振幅の電圧で動作する内蔵回路は１５Ｖ振幅の電圧で動作する部分を含む回路である。具体的には、本実施形態の液晶表示装置において比較的大きな振幅の電圧で動作する内蔵回路とは、低電位が−５Ｖで高電位が１０Ｖである１５Ｖ振幅の電圧で動作する、ゲートドライバＧＤＲ、ＧＤＬ、クロック発生回路ＣＬＫ、及び、スイッチ回路ＣＳＷでであって、これらの内蔵回路と対向するようにシールド層１００を配置している。なお、内蔵回路の１５Ｖ振幅の電圧で動作する部分以外は、５Ｖ振幅の電圧で動作している。
【００６７】
シールド層１００は、画素電極ＰＥと同層において上記内蔵回路と対向して配置されている。すなわち、シールド層１００は、ＩＴＯやＩＺＯにより形成され、絶縁層を介してゲートドライバＧＤＲ、ＧＤＬ、クロック発生回路ＣＬＫ、及び、スイッチ回路ＣＳＷを覆うように配置されている。
【００６８】
シールド層１００には、内蔵回路の動作に使用されてない電圧が印加されている。内蔵回路で使用されていない電圧とは、例えば、グランド電圧（０Ｖ）、ロジック電圧（１．８Ｖ）、および、アナログ電圧（２．５Ｖ）であり、いずれもアレイ基板ＡＲの端部に設けられた導電部を介して外部から入力される電圧である。本実施形態ではシールド層１００は、グランド電圧が供給される導電部ＧＮＤと電気的に接続されている。
【００６９】
シールド層１００を上記内蔵回路と対向するように配置することにより、内蔵回路で発生した電界が液晶層ＬＱ側に及ぶことが回避され、電子機器に搭載された際のＥＭＩを抑制することができる。
【００７０】
また、対向した内蔵回路で使用されていない電源電圧をシールド層１００へ印加することにより、シールド層１００の電位が内蔵回路の動作による影響を受けることがなくなるため、内蔵回路で発生するＥＭＩを効果的に抑制することが可能となる。
【００７１】
なお、上記シールド層１００に印加される電圧は、共通電極ＣＥに印加される電圧以外であることが望ましい。シールド層１００と共通電極ＣＥとを電気的に分離することにより、シールド層１００の電位変化に伴って共通電極ＣＥの電位が変化することが回避され、ＥＭＩを抑制するとともに表示品位の劣化を回避することが可能となる。
【００７２】
なお、上記液晶表示装置では、シールド層１００と外部からグランド電圧が印加される導電部ＧＮＤとが電気的に接続されることにより、シールド層１００にグランド電圧が印加されていたが、シールド層１００にグランド電圧を供給する構成はこれに限定されるものではない。シールド層１００は第２導電部ＧＰと電気的に接続されていてもよい。この場合であっても、上述の液晶表示装置と同様の効果を得ることができる。
【００７３】
また、シールド層１００はアレイ基板ＡＲの画素電極ＰＥと同層に配置されていたが、シールド層１００は上記内蔵回路と対向して配置されればよく、例えば対向基板ＣＴに配置されてもよい。シールド層１００が対向基板ＣＴに配置される場合、シールド層１００は第２絶縁基板２０の内面２０Ａ側に配置されてもよく、外面２０Ｂ側に配置されてもよい。すなわち、シールド層１００は例えば共通電極ＣＥと同層に配置されてもよく、透明電極層と同層に配置されてもよい。
【００７４】
いずれの場合もシールド層１００は、アレイ基板ＡＲの内蔵回路と対向するように配置される。対向基板ＣＴに配置されたシールド層１００には例えば導電部材を介してアレイ基板ＡＲからグランド電圧等の内蔵回路の動作に用いられていない電圧が印加される。このようにシールド層１００が対向基板ＣＴに配置された場合であっても、シールド層１００を内蔵回路と対向して配置すると、上述の液晶表示装置と同様の効果を得ることができる。
【００７５】
なお、ソース配線Ｓ１の直上に位置する主共通電極ＣＡＬ及びソース配線Ｓ２の直上に位置する主共通電極ＣＡＲは、それぞれブラックマトリクスＢＭと対向しているが、これらの主共通電極ＣＡＬ及び主共通電極ＣＡＲは、ともにブラックマトリクスＢＭの第１方向Ｘに沿った幅と同等以下の幅を有しており、ブラックマトリクスＢＭと重なる位置よりも画素電極ＰＥの側に延在していない。このため、一画素あたり、表示に寄与する開口部は、ブラックマトリクスＢＭの間もしくはソース配線Ｓ１とソース配線Ｓ２との間の領域のうち、画素電極ＰＥと主共通電極ＣＡＬ及び主共通電極ＣＡＲとの間の領域に相当する。
【００７６】
このような本実施形態によれば、透過率の低下を抑制することが可能となる。これにより、表示品位の劣化を抑制することが可能となる。
【００７７】
また、本実施形態によれば、画素電極ＰＥと共通電極ＣＥとの間の電極間隙において高い透過率が得られるため、一画素あたりの透過率を十分に高くするためには、画素電極ＰＥと主共通電極ＣＡＬ及び主共通電極ＣＡＲとの間の電極間距離を拡大することで対応することが可能となる。また、画素ピッチが異なる製品仕様に対しては、電極間距離を変更する（つまり、画素ＰＸの略中央に配置された画素電極ＰＥに対して主共通電極ＣＡの配置位置を変更する）ことで、透過率分布のピーク条件を利用することが可能となる。つまり、本実施形態の表示モードにおいては、比較的画素ピッチが大きな低解像度の製品仕様から比較的画素ピッチが小さい高解像度の製品仕様まで、微細な電極加工を必ずしも必要とせず、電極間距離の設定により種々の画素ピッチの製品を提供することが可能となる。したがって、高透過率且つ高解像度の要求を容易に実現することが可能となる。
【００７８】
また、本実施形態によれば、ブラックマトリクスＢＭと重なる領域での透過率分布に着目すると、透過率が十分に低下している。これは、共通電極ＣＥの位置よりも当該画素の外側に電界の漏れが発生せず、また、ブラックマトリクスＢＭを挟んで隣接する画素間で不所望な横電界が生じないため、ブラックマトリクスＢＭと重なる領域の液晶分子がＯＦＦ時（あるいは黒表示時）と同様に初期配向状態を保っているためである。したがって、隣接する画素間でカラーフィルタの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。
【００７９】
また、アレイ基板ＡＲと対向基板ＣＴとの合わせずれが生じた際に、画素電極ＰＥを挟んだ両側の共通電極ＣＥとの水平電極間距離（Ｘ方向における距離）に差が生じることがある。しかしながら、このような合わせずれは、全ての画素ＰＸに共通に生じるため、画素ＰＸ間での電界分布に相違はなく、画像の表示に及ぼす影響はきわめて小さい。また、例えアレイ基板ＡＲと対向基板ＣＴとの間で合わせズレが生じたとしても、隣接する画素への不所望な電界の漏れを抑制することが可能となる。このため、隣接する画素間でカラーフィルタの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。
【００８０】
また、本実施形態によれば、主共通電極ＣＡは、それぞれソース配線Ｓと対向している。特に、主共通電極ＣＡＬ及び主共通電極ＣＡＲがそれぞれソース配線Ｓ１及びソース配線Ｓ２の直上に配置されている場合には、主共通電極ＣＡＬ及び主共通電極ＣＡＲがソース配線Ｓ１及びソース配線Ｓ２よりも画素電極ＰＥ側に配置された場合と比較して、開口部ＡＰを拡大することができ、画素ＰＸの透過率を向上することが可能となる。
【００８１】
また、主共通電極ＣＡＬ及び主共通電極ＣＡＲをそれぞれソース配線Ｓ１及びソース配線Ｓ２の直上に配置することによって、画素電極ＰＥと主共通電極ＣＡＬ及び主共通電極ＣＡＲとの間の電極間距離を拡大することが可能となり、より水平に近い横電界を形成することが可能となる。このため、従来の構成であるＩＰＳモード等の利点である広視野角化も維持することが可能となる。
【００８２】
また、本実施形態によれば、一画素内に複数のドメインを形成することが可能となる。このため、複数の方向で視野角を光学的に補償することができ、広視野角化が可能となる。
【００８３】
なお、上記の例では、液晶分子ＬＭの初期配向方向が第２方向Ｙと平行である場合について説明したが、液晶分子ＬＭの初期配向方向は、図２に示したように、第２方向Ｙを斜めに交差する斜め方向Ｄであっても良い。ここで、第２方向Ｙに対する初期配向方向Ｄのなす角度θ１は、０°より大きく４５°より小さい角度である。なお、このなす角度θ１については、５°〜３０°程度、より望ましくは２０°以下とすることが液晶分子ＬＭの配向制御の観点で極めて有効である。つまり、液晶分子ＬＭの初期配向方向は、第２方向Ｙに対して０°乃至２０°の範囲内の方向と略平行であることが望ましい。
【００８４】
また、上記の例では、液晶層ＬＱが正（ポジ型）の誘電率異方性を有する液晶材料によって構成された場合について説明したが、液晶層ＬＱは、誘電率異方性が負（ネガ型）の液晶材料によって構成されていても良い。但し、詳しい説明は省略するが、誘電率異方性が正負逆となる関係上、ネガ型液晶材料の場合、上記したなす角度θ１が４５°〜９０°、望ましくは７０°以上とすることが好ましい。
【００８５】
なお、ＯＮ時においても、画素電極ＰＥ上あるいは共通電極ＣＥ上では、横電界がほとんど形成されない（あるいは、液晶分子ＬＭを駆動するのに十分な電界が形成されない）ため、液晶分子ＬＭは、ＯＦＦ時と同様に初期配向方向からほとんど動かない。このため、画素電極ＰＥ及び共通電極ＣＥがＩＴＯなどの光透過性の導電材料によって形成されていても、これらの領域ではバックライト光がほとんど透過せず、ＯＮ時において表示にほとんど寄与しない。したがって、画素電極ＰＥ及び共通電極ＣＥは、必ずしも透明な導電材料によって形成される必要はなく、アルミニウムや銀、銅などの導電材料を用いて形成しても良い。この場合には、シールド層１００も画素電極ＰＥ及び共通電極ＣＥと同じ導電材料により形成される。
【００８６】
なお、本実施形態においては、共通電極ＣＥは、対向基板ＣＴに備えられた主共通電極ＣＡに加えて、アレイ基板ＡＲに備えられ主共通電極ＣＡと対向する（あるいはソース配線Ｓと対向する）第２主共通電極を備えていても良い。この第２主共通電極は、主共通電極ＣＡと略平行に延出し、しかも、主共通電極ＣＡと同電位である。このような第２主共通電極を設けることにより、ソース配線Ｓからの不所望な電界をシールドすることが可能である。
【００８７】
また、共通電極ＣＥは、対向基板ＣＴに備えられた主共通電極ＣＡに加えて、アレイ基板ＡＲに備えられゲート配線Ｇや補助容量線Ｃと対向する第２副共通電極を備えていても良い。この第２副共通電極は、主共通電極ＣＡと交差する方向に延出し、しかも、主共通電極ＣＡと同電位である。このような第２副共通電極を設けたことにより、ゲート配線Ｇや補助容量線Ｃからの不所望な電界をシールドすることが可能である。このような第２主共通電極や第２副共通電極を備えた構成によれば、更なる表示品位の劣化を抑制することが可能となる。
【００８８】
以上説明したように、本実施形態によれば、ＥＭＩの発生を抑制し、信頼性の高い液晶表示装置を提供することが可能となる。
【００８９】
上記シールド層１００は、上記液晶表示装置の構成に限定されず、ＩＰＳモード、ＦＦＳモード、ＴＮ(twisted nematic)モード、ＶＡＮ（vertically aligned nematic）モード、ＯＣＢ（optically compensated bend）モード等の様々なモードの液晶表示装置に適用することが可能である。いずれの液晶表示装置であっても振幅の大きな電圧により動作する内蔵回路の上層にシールド層１００を配置することにより、ＥＭＩの発生を抑制することができる。
【００９０】
図４に、実施形態の液晶表示装置の他の構成例を概略的に示す。なお、以下の説明において、上述の液晶表示装置と同様の構成については同一の符号を付して説明を省略する。
【００９１】
この例では、例えばＶＡＮモードの液晶表示装置であって、アレイ基板ＡＲにアクティブエリアＡＣＴとゲートドライバＧＤＲ、ＧＤＬとの間、および、アクティブエリアＡＣＴとクロック発生回路ＣＬＫとの間にコモンシールド層１１０が配置されている。コモンシールド層１１０は、画素電極ＰＥと同層に配置されている。コモンシールド層１１０とシールド層１００とは電気的に分離されている。コモンシールド層１１０はコモン配線ＣＯＭと電気的に接続されている。
【００９２】
コモンシールド層１１０は、アクティブエリアＡＣＴの端部において、アクティブエリアＡＣＴの周囲の内蔵回路で用いられる電源電圧の影響で液晶分子ＬＭの配向状態が乱れることを回避している。
【００９３】
本実施形態の液晶表示装置は、アレイ基板ＡＲに配置された画素電極ＰＥと、対向基板ＣＴに複数の画素電極ＰＥと対向するように配置された共通電極ＣＥとを備え、画素電極ＰＥと共通電極ＣＥとの間に生じる垂直方向（Ｚ方向）の電界により液晶層ＬＱの液晶分子ＬＭの配向状態を制御する。アレイ基板ＡＲと対向基板ＣＴの配向膜ＡＬ１、ＡＬ２は、液晶分子ＬＭが垂直方向に配向するように配向処理される。上記以外の点は図１に示す液晶表示装置と同様である。
【００９４】
この例のように、シールド層１００とコモンシールド層１１０とを電気的に分離することにより、シールド層１００の電位の変化に伴ってコモンシールド層１１０の電位が不安定となることを回避し、表示品位の劣化を防止することができる。
【００９５】
すなわち、図４に示す液晶表示装置によれば、図１に示す液晶表示装置と同様の効果が得られるとともに、表示品位の良好な液晶表示装置を提供することができる。
【００９６】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００９７】
ＬＰＮ…液晶表示パネル、ＡＲ…アレイ基板（第１基板）、ＣＴ…対向基板（第２基板）、ＬＱ…液晶層、ＡＣＴ…アクティブエリア、ＰＸ…画素、Ｓ…ソース配線、Ｇ…ゲート配線、Ｃ…補助容量線、Ｘ…第１方向、Ｙ…第２方向、ＧＤＲ、ＧＤＬ…ゲートドライバ、ＳＤ…ソースドライバ、ＣＬＫ…クロック発生回路、ＣＳＷ…スイッチ回路、ＰＥ…画素電極、ＣＥ…共通電極、ＬＭ…液晶分子、ＧＮＤ…導電部、ＧＰ…第２導電部、１０…第１絶縁基板、２０…第２絶縁基板、１００…シールド層、１１０…コモンシールド層。
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置に関する。
【背景技術】
【０００２】
近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力等の利点から特に注目を集めている。特に、各画素にスイッチング素子を組み込んだアクティブマトリクス型液晶表示装置においては、ＩＰＳ（In-Plane Switching）モードやＦＦＳ（Fringe Field Switching）モードなどの横電界（フリンジ電界も含む）を利用した構造が注目されている。このような横電界モードの液晶表示装置は、アレイ基板に形成された画素電極と共通電極とを備え、アレイ基板の主面に対してほぼ平行な横電界で液晶分子をスイッチングする。
【０００３】
一方で、アレイ基板に形成された画素電極と、対向基板に形成された共通電極との間に、横電界あるいは斜め電界を形成し、液晶分子をスイッチングする技術も提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１９２８２２号公報
【特許文献２】特開平９−１６００４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
液晶表示装置を電子機器に搭載した際に、液晶表示装置で発生するノイズに起因するとＥＭＩ（電磁波干渉)が発生することがあった。ＥＭＩは液晶表示装置を搭載した電子機器の誤作動や故障の原因となり製品の信頼性が損なわれるため、ＥＭＩの発生を抑制することが要求されていた。
【０００６】
本実施形態の目的は、信頼性の高い液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００７】
実施形態によれば、マトリクス状に配置された複数の画素を含むアクティブエリアと、前記アクティブエリアの周囲に配置された内蔵回路を有する第１基板と、前記第１基板と対向して配置された第２基板と、前記第１基板と、前記第２基板との間に挟持された液晶層と、を備え、前記内蔵回路の動作に用いられない電圧が印加され、前記内蔵回路と対向して配置されたシールド層を備える液晶表示装置が提供される。
【図面の簡単な説明】
【０００８】
【図１】図１は、実施形態における液晶表示装置の構成及び等価回路の一例を概略的に示す図である。
【図２】図２は、図１に示した液晶表示パネルを対向基板側から見たときの一画素の構造例を概略的に示す平面図である。
【図３】図３は、図２に示した液晶表示パネルをＡ−Ａ線で切断したときの断面構造を概略的に示す断面図である。
【図４】図４は、実施形態における液晶表示装置の構成及び等価回路の他の例を概略的に示す図である。
【発明を実施するための形態】
【０００９】
以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１０】
図１は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。
【００１１】
すなわち、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された第２基板である対向基板ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えている。このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数である）。
【００１２】
液晶表示パネルＬＰＮは、アクティブエリアＡＣＴにおいて、ｎ本のゲート配線Ｇ（Ｇ１〜Ｇｎ）、ｎ本の補助容量線Ｃ（Ｃ１〜Ｃｎ）、ｍ本のソース配線Ｓ（Ｓ１〜Ｓｍ）などを備えている。ゲート配線Ｇ及び補助容量線Ｃは、例えば、第１方向Ｘに沿って略直線的に延出している。これらのゲート配線Ｇ及び補助容量線Ｃは、第１方向Ｘに交差する第２方向Ｙに沿って交互に並列配置されている。ここでは、第１方向Ｘと第２方向Ｙとは互いに略直交している。ソース配線Ｓは、ゲート配線Ｇ及び補助容量線Ｃと交差している。ソース配線Ｓは、第２方向Ｙに沿って略直線的に延出している。なお、ゲート配線Ｇ、補助容量線Ｃ、及び、ソース配線Ｓは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。
【００１３】
各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートドライバＧＤＲ、ＧＤＬに接続されている。ゲートドライバＧＤＲ、ＧＤＬはゲート配線Ｇが延びる方向においてアクティブエリアＡＣＴの両脇にそれぞれ配置されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソースドライバＳＤに接続されている。
【００１４】
アクティブエリアＡＣＴの周囲においてアレイ基板ＡＲの上端には、クロック発生回路ＣＬＫが配置されている。クロック発生回路ＣＬＫは、外部から入力されたクロック信号を受信して、別のクロック信号を生成して出力する。
【００１５】
ゲートドライバＧＤＲ、ＧＤＬ及びソースドライバＳＤの少なくとも一部は、例えば、アレイ基板ＡＲに形成されている。ゲートドライバＧＤＲ、ＧＤＬはコントローラを内蔵した駆動ＩＣチップ２と接続されている。ソースドライバＳＤはスイッチ回路ＣＳＷを介して駆動ＩＣチップ２と接続されている。スイッチ回路ＣＳＷは駆動ＩＣチップから出力された信号が対応するソース配線Ｓに印加されるように、接続を切替えるアナログスイッチを備えている。
【００１６】
各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥなどを備えている。保持容量Ｃｓは、例えば補助容量線Ｃと画素電極ＰＥとの間に形成される。補助容量線Ｃは、補助容量電圧が印加される電圧印加部ＶＣＳと電気的に接続されている。
【００１７】
なお、本実施形態においては、液晶表示パネルＬＰＮは、画素電極ＰＥがアレイ基板ＡＲに形成される一方で共通電極ＣＥの少なくとも一部が対向基板ＣＴに形成された構成であり、これらの画素電極ＰＥと共通電極ＣＥとの間に形成される電界を主に利用して液晶層ＬＱの液晶分子をスイッチングする。画素電極ＰＥと共通電極ＣＥとの間に形成される電界は、第１方向Ｘと第２方向Ｙとで規定されるＸ−Ｙ平面あるいは基板主面に対してわずかに傾いた斜め電界（あるいは、基板主面にほぼ平行な横電界）である。
【００１８】
スイッチング素子ＳＷは、例えば、ｎチャネル薄膜トランジスタ（ＴＦＴ）によって構成されている。このスイッチング素子ＳＷは、ゲート配線Ｇ及びソース配線Ｓと電気的に接続されている。このようなスイッチング素子ＳＷは、トップゲート型あるいはボトムゲート型のいずれであっても良い。また、スイッチング素子ＳＷの半導体層は、例えば、ポリシリコンによって形成されているが、アモルファスシリコンによって形成されていても良い。
【００１９】
画素電極ＰＥは、各画素ＰＸに配置され、スイッチング素子ＳＷに電気的に接続されている。共通電極ＣＥは、液晶層ＬＱを介して複数の画素ＰＸの画素電極ＰＥに対して共通に配置されている。このような画素電極ＰＥ及び共通電極ＣＥは、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する導電材料によって形成されているが、アルミニウムなどの他の金属材料によって形成されても良い。
【００２０】
アレイ基板ＡＲは、共通電極ＣＥに電圧を印加するためのコモン配線ＣＯＭを備えている。このコモン配線ＣＯＭは、例えば、外部から共通電圧が印加される導電部と電気的に接続され、アクティブエリアＡＣＴの外側に形成されている。共通電極ＣＥは、アクティブエリアＡＣＴの外側に引き出され、図示しない導電部材を介して、コモン配線ＣＯＭと電気的に接続されている。
【００２１】
図２は、図１に示した液晶表示パネルＬＰＮを対向基板側から見たときの一画素ＰＸの構造例を概略的に示す平面図である。ここでは、Ｘ−Ｙ平面における平面図を示している。
【００２２】
図示した画素ＰＸは、破線で示したように、第１方向Ｘに沿った長さが第２方向Ｙに沿った長さよりも短い長方形状である。ゲート配線Ｇ１及びゲート配線Ｇ２は、第１方向Ｘに沿って延出している。補助容量線Ｃ１は、隣接するゲート配線Ｇ１とゲート配線Ｇ２との間に配置され、第１方向Ｘに沿って延出している。ソース配線Ｓ１及びソース配線Ｓ２は、第２方向Ｙに沿って延出している。画素電極ＰＥは、隣接するソース配線Ｓ１とソース配線Ｓ２との間に配置されている。また、この画素電極ＰＥは、ゲート配線Ｇ１とゲート配線Ｇ２との間に位置している。
【００２３】
図示した例では、画素ＰＸにおいて、ソース配線Ｓ１は左側端部に配置され、ソース配線Ｓ２は右側端部に配置されている。厳密には、ソース配線Ｓ１は当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、ソース配線Ｓ２は当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。また、画素ＰＸにおいて、ゲート配線Ｇ１は上側端部に配置され、ゲート配線Ｇ２は下側端部に配置されている。厳密には、ゲート配線Ｇ１は当該画素ＰＸとその上側に隣接する画素との境界に跨って配置され、ゲート配線Ｇ２は当該画素ＰＸとその下側に隣接する画素との境界に跨って配置されている。補助容量線Ｃ１は、画素の略中央部に配置されている。
【００２４】
スイッチング素子ＳＷは、図示した例では、ゲート配線Ｇ１及びソース配線Ｓ１に電気的に接続されている。このスイッチング素子ＳＷは、例えばゲート配線Ｇ１とソース配線Ｓ１との交点に設けられ、そのドレイン配線はソース配線Ｓ１及び補助容量線Ｃ１に沿って延長され、補助容量線Ｃ１と重なる領域に形成されたコンタクトホールＣＨを介して画素電極ＰＥと電気的に接続されている。このようなスイッチング素子ＳＷは、ソース配線Ｓ１及び補助容量線Ｃ１と重なる領域に設けられ、ソース配線Ｓ１及び補助容量線Ｃ１と重なる領域からほとんどはみ出すことはなく、表示に寄与する開口部の面積の低減を抑制している。
【００２５】
画素電極ＰＥは、互いに電気的に接続された主画素電極ＰＡ及びコンタクト部ＰＣを備えている。主画素電極ＰＡは、コンタクト部ＰＣから画素ＰＸの上側端部付近及び下側端部付近まで第２方向Ｙに沿って直線的に延出している。このような主画素電極ＰＡは、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。コンタクト部ＰＣは、補助容量線Ｃ１と重なる領域に位置し、コンタクトホールＣＨを介してスイッチング素子ＳＷと電気的に接続されている。このコンタクト部ＰＣは、主画素電極ＰＡよりも幅広に形成されている。
【００２６】
このような画素電極ＰＥは、ソース配線Ｓ１とソース配線Ｓ２との略中間の位置、つまり、画素ＰＸの中央に配置されている。ソース配線Ｓ１と画素電極ＰＥとの第１方向Ｘに沿った間隔は、ソース配線Ｓ２と画素電極ＰＥとの第１方向Ｘに沿った間隔と略同等である。
【００２７】
共通電極ＣＥは、主共通電極ＣＡを備えている。この主共通電極ＣＡは、Ｘ−Ｙ平面内において、主画素電極ＰＡを挟んだ両側で主画素電極ＰＡと略平行な第２方向Ｙに沿って直線的に延出している。あるいは、主共通電極ＣＡは、ソース配線Ｓとそれぞれ対向するとともに主画素電極ＰＡと略平行に延出している。このような主共通電極ＣＡは、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。
【００２８】
図示した例では、主共通電極ＣＡは、第１方向Ｘに沿って２本平行に並んでおり、画素ＰＸの左右両端部にそれぞれ配置されている。以下では、これらの主共通電極ＣＡを区別するために、図中の左側の主共通電極をＣＡＬと称し、図中の右側の主共通電極をＣＡＲと称する。主共通電極ＣＡＬはソース配線Ｓ１と対向し、主共通電極ＣＡＲはソース配線Ｓ２と対向している。これらの主共通電極ＣＡＬ及び主共通電極ＣＡＲは、アクティブエリア内あるいはアクティブエリア外において互いに電気的に接続されている。
【００２９】
画素ＰＸにおいて、主共通電極ＣＡＬは左側端部に配置され、主共通電極ＣＡＲは右側端部に配置されている。厳密には、主共通電極ＣＡＬは当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、主共通電極ＣＡＲは当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。
【００３０】
画素電極ＰＥと主共通電極ＣＡとの位置関係に着目すると、画素電極ＰＥと主共通電極ＣＡとは、第１方向Ｘに沿って交互に配置されている。これらの画素電極ＰＥと主共通電極ＣＡとは、互いに略平行に配置されている。このとき、Ｘ−Ｙ平面内において、主共通電極ＣＡのいずれも画素電極ＰＥとは重ならない。
【００３１】
すなわち、隣接する主共通電極ＣＡＬ及び主共通電極ＣＡＲの間には、１本の画素電極ＰＥが位置している。換言すると、主共通電極ＣＡＬ及び主共通電極ＣＡＲは、画素電極ＰＥの直上の位置を挟んだ両側に配置されている。あるいは、画素電極ＰＥは、主共通電極ＣＡＬと主共通電極ＣＡＲとの間に配置されている。このため、主共通電極ＣＡＬ、主画素電極ＰＡ、及び、主共通電極ＣＡＲは、第１方向Ｘに沿ってこの順に配置されている。
【００３２】
これらの画素電極ＰＥと共通電極ＣＥとの第１方向Ｘに沿った間隔は略一定である。すなわち、主共通電極ＣＡＬと主画素電極ＰＡとの第１方向Ｘに沿った間隔は、主共通電極ＣＡＲと主画素電極ＰＡとの第１方向Ｘに沿った間隔と略同等である。
【００３３】
図３は、図２に示した液晶表示パネルＬＰＮをＡ−Ａ線で切断したときの断面構造を概略的に示す断面図である。なお、ここでは、説明に必要な箇所のみを図示している。
【００３４】
液晶表示パネルＬＰＮを構成するアレイ基板ＡＲの背面側には、バックライト４が配置されている。バックライト４としては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。
【００３５】
アレイ基板ＡＲは、光透過性を有する第１絶縁基板１０を用いて形成されている。ソース配線Ｓは、第１層間絶縁膜１１の上に形成され、第２層間絶縁膜１２によって覆われている。なお、図示しないゲート配線や補助容量線は、例えば、第１絶縁基板１０と第１層間絶縁膜１１の間に配置されている。画素電極ＰＥは、第２層間絶縁膜１２の上に形成されている。この画素電極ＰＥは、隣接するソース配線Ｓのそれぞれの直上の位置よりもそれらの内側に位置している。
【００３６】
第１配向膜ＡＬ１は、アレイ基板ＡＲの対向基板ＣＴと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。この第１配向膜ＡＬ１は、画素電極ＰＥなどを覆っており、第２層間絶縁膜１２の上にも配置されている。このような第１配向膜ＡＬ１は、水平配向性を示す材料によって形成されている。
【００３７】
なお、アレイ基板ＡＲは、さらに、共通電極ＣＥの一部を備えていても良い。
【００３８】
対向基板ＣＴは、光透過性を有する第２絶縁基板２０を用いて形成されている。この対向基板ＣＴは、ブラックマトリクスＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、共通電極ＣＥ、第２配向膜ＡＬ２などを備えている。
【００３９】
ブラックマトリクスＢＭは、各画素ＰＸを区画し、画素電極ＰＥと対向する開口部ＡＰを形成する。すなわち、ブラックマトリクスＢＭは、ソース配線Ｓ、ゲート配線、補助容量線、スイッチング素子などの配線部に対向するように配置されている。ここでは、ブラックマトリクスＢＭは、第２方向Ｙに沿って延出した部分のみが図示されているが、第１方向Ｘに沿って延出した部分を備えていても良い。このブラックマトリクスＢＭは、第２絶縁基板２０のアレイ基板ＡＲに対向する内面２０Ａに配置されている。
【００４０】
カラーフィルタＣＦは、各画素ＰＸに対応して配置されている。すなわち、カラーフィルタＣＦは、第２絶縁基板２０の内面２０Ａにおける開口部ＡＰに配置されるとともに、その一部がブラックマトリクスＢＭに乗り上げている。第１方向Ｘに隣接する画素ＰＸにそれぞれ配置されたカラーフィルタＣＦは、互いに色が異なる。例えば、カラーフィルタＣＦは、赤色、青色、緑色といった３原色にそれぞれ着色された樹脂材料によって形成されている。赤色に着色された樹脂材料からなる赤色カラーフィルタＣＦＲは、赤色画素に対応して配置されている。青色に着色された樹脂材料からなる青色カラーフィルタＣＦＢは、青色画素に対応して配置されている。緑色に着色された樹脂材料からなる緑色カラーフィルタＣＦＧは、緑色画素に対応して配置されている。これらのカラーフィルタＣＦ同士の境界は、ブラックマトリクスＢＭと重なる位置にある。
【００４１】
オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。このオーバーコート層ＯＣは、カラーフィルタＣＦの表面の凹凸の影響を緩和する。
【００４２】
共通電極ＣＥは、オーバーコート層ＯＣのアレイ基板ＡＲと対向する側に形成されている。この共通電極ＣＥと画素電極ＰＥとの第３方向Ｚに沿った間隔は略一定である。第３方向Ｚとは、第１方向Ｘ及び第２方向Ｙに直交する方向、あるいは、液晶表示パネルＬＰＮの法線方向である。
【００４３】
第２配向膜ＡＬ２は、対向基板ＣＴのアレイ基板ＡＲと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。この第２配向膜ＡＬ２は、共通電極ＣＥ及びオーバーコート層ＯＣなどを覆っている。このような第２配向膜ＡＬ２は、水平配向性を示す材料によって形成されている。
【００４４】
これらの第１配向膜ＡＬ１及び第２配向膜ＡＬ２には、液晶層ＬＱの液晶分子を初期配向させるための配向処理（例えば、ラビング処理や光配向処理）がなされている。第１配向膜ＡＬ１が液晶分子を初期配向させる第１配向処理方向ＰＤ１、及び、第２配向膜ＡＬ２が液晶分子を初期配向させる第２配向処理方向ＰＤ２は、互いに平行であって、互いに逆向きあるいは同じ向きである。例えば、これらの第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２は、図２に示したように、第２方向Ｙと略平行であって、同じ向きである。
【００４５】
第２絶縁基板２０の外面２０Ｂには、ＩＴＯやＩＺＯにより形成された透明電極層（図示せず）が配置されている。この透明電極層は、アクティブエリアＡＣＴを覆うように配置されて外部からの電界の影響を抑制している。この透明電極層の一部は、対向基板ＣＴの端部を越えてアレイ基板ＡＲの対向基板ＣＴの端縁の位置よりも外側に延びた領域まで延び、アレイ基板ＡＲの第２導電部ＧＰと電気的に接続されている。第２導電部ＧＰにはグランド電圧が印加され、第２導電部ＧＰを介して透明電極層にグランド電圧が印加される。
【００４６】
上述したようなアレイ基板ＡＲと対向基板ＣＴとは、それぞれの第１配向膜ＡＬ１及び第２配向膜ＡＬ２が対向するように配置されている。このとき、アレイ基板ＡＲの第１配向膜ＡＬ１と対向基板ＣＴの第２配向膜ＡＬ２との間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサにより、所定のセルギャップ、例えば２〜７μｍのセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、所定のセルギャップが形成された状態で、アクティブエリアＡＣＴの外側のシール材ＳＢによって貼り合わせられている。
【００４７】
液晶層ＬＱは、アレイ基板ＡＲと対向基板ＣＴとの間に形成されたセルギャップに保持され、第１配向膜ＡＬ１と第２配向膜ＡＬ２との間に配置されている。このような液晶層ＬＱは、例えば、誘電率異方性が正（ポジ型）の液晶材料によって構成されている。
【００４８】
アレイ基板ＡＲの外面、つまり、アレイ基板ＡＲを構成する第１絶縁基板１０の外面１０Ｂには、第１光学素子ＯＤ１が接着剤などにより貼付されている。この第１光学素子ＯＤ１は、液晶表示パネルＬＰＮのバックライト４と対向する側に位置しており、バックライト４から液晶表示パネルＬＰＮに入射する入射光の偏光状態を制御する。この第１光学素子ＯＤ１は、第１偏光軸（あるいは第１吸収軸）ＡＸ１を有する第１偏光板ＰＬ１を含んでいる。
【００４９】
対向基板ＣＴの外面、つまり、対向基板ＣＴを構成する第２絶縁基板２０の外面２０Ｂには、第２光学素子ＯＤ２が接着剤などにより貼付されている。この第２光学素子ＯＤ２は、液晶表示パネルＬＰＮの表示面側に位置しており、液晶表示パネルＬＰＮから出射した出射光の偏光状態を制御する。この第２光学素子ＯＤ２は、第２偏光軸（あるいは第２吸収軸）ＡＸ２を有する第２偏光板ＰＬ２を含んでいる。
【００５０】
第１偏光板ＰＬ１の第１偏光軸ＡＸ１と、第２偏光板ＰＬ２の第２偏光軸ＡＸ２とは、例えば、直交する位置関係（クロスニコル）にある。このとき、一方の偏光板は、例えば、その偏光軸が液晶分子の初期配向方向つまり第１配向処理方向ＰＤ１あるいは第２配向処理方向ＰＤ２と平行または直交するように配置されている。初期配向方向が第２方向Ｙと平行である場合、一方の偏光板の偏光軸は、第２方向Ｘと平行、あるいは、第１方向Ｘと平行である。
【００５１】
図２において、（ａ）で示した例では、第１偏光板ＰＬ１は、その第１偏光軸ＡＸ１が液晶分子ＬＭの初期配向方向（第２方向Ｙ）に対して直交する（つまり、第１方向Ｘに平行となる）ように配置され、また、第２偏光板ＰＬ２は、その第２偏光軸ＡＸ２が液晶分子ＬＭの初期配向方向に対して平行となる（つまり、第２方向Ｙと平行となる）ように配置されている。
【００５２】
また、図２において、（ｂ）で示した例では、第２偏光板ＰＬ２は、その第２偏光軸ＡＸ２が液晶分子ＬＭの初期配向方向（第２方向Ｙ）に対して直交する（つまり、第１方向Ｘに平行となる）ように配置され、また、第１偏光板ＰＬ１は、その第１偏光軸ＡＸ１が液晶分子ＬＭの初期配向方向に対して平行となる（つまり、第２方向Ｙと平行となる）ように配置されている。
【００５３】
次に、上記構成の液晶表示パネルＬＰＮの動作について、図２及び図３を参照しながら説明する。
【００５４】
すなわち、液晶層ＬＱに電圧が印加されていない状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電位差（あるいは電界）が形成されていない状態（ＯＦＦ時）には、液晶層ＬＱの液晶分子ＬＭは、その長軸が第１配向膜ＡＬ１の第１配向処理方向ＰＤ１及び第２配向膜ＡＬ２の第２配向処理方向ＰＤ２を向くように配向している。このようなＯＦＦ時が初期配向状態に相当し、ＯＦＦ時の液晶分子ＬＭの配向方向が初期配向方向に相当する。
【００５５】
なお、厳密には、液晶分子ＬＭは、Ｘ−Ｙ平面に平行に配向しているとは限らず、プレチルトしている場合が多い。このため、ここでの液晶分子ＬＭの初期配向方向とは、ＯＦＦ時の液晶分子ＬＭの長軸をＸ−Ｙ平面に正射影した方向である。以下では、説明を簡略にするために、液晶分子ＬＭは、Ｘ−Ｙ平面に平行に配向しているものとし、Ｘ−Ｙ平面と平行な面内で回転するものとして説明する。
【００５６】
ここでは、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２は、ともに第２方向Ｙと略平行な方向である。ＯＦＦ時においては、液晶分子ＬＭは、図２に破線で示したように、その長軸が第２方向Ｙと略平行な方向に初期配向する。つまり、液晶分子ＬＭの初期配向方向は、第２方向Ｙと平行（あるいは、第２方向Ｙに対して０°）である。
【００５７】
図示した例のように、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が平行且つ同じ向きである場合、液晶層ＬＱの断面において、液晶分子ＬＭは、液晶層ＬＱの中間部付近で略水平（プレチルト角が略ゼロ）に配向し、ここを境界として第１配向膜ＡＬ１の近傍及び第２配向膜ＡＬ２の近傍において対称となるようなプレチルト角を持って配向する（スプレイ配向）。
【００５８】
ここで、第１配向膜ＡＬ１を第１配向処理方向ＰＤ１に配向処理した結果、第１配向膜ＡＬ１の近傍における液晶分子ＬＭは第１配向処理方向ＰＤ１に初期配向され、第２配向膜ＡＬ２を第２配向処理方向ＰＤ２に配向処理した結果、第２配向膜ＡＬ２の近傍における液晶分子ＬＭは第２配向処理方向ＰＤ１に初期配向される。そして、第１配向処理方向ＰＤ１と第２配向処理方向ＰＤ２は互いに平行で且つ同じ向きである場合には、上述のように液晶分子ＬＭはスプレイ配向になり、上記したように液晶層ＬＱの中間部を境界として、アレイ基板ＡＲ上の第１配向膜ＡＬ１の近傍での液晶分子ＬＭの配向と対向基板ＣＴ上の第２配向膜ＡＬ２の近傍での液晶分子ＬＭの配向は、上下で対称となる。このため、基板の法線方向から傾いた方向においても光学的に補償される。したがって、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が互いに平行、且つ、同じ向きである場合には、黒表示の場合に光漏れが少なく、高コントラスト比を実現することができ、表示品位を向上することが可能となる。
【００５９】
なお、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が互いに平行且つ逆向きである場合、液晶層ＬＱの断面において、液晶分子ＬＭは、第１配向膜ＡＬ１の近傍、第２配向膜ＡＬ２の近傍、及び、液晶層ＬＱの中間部において略均一なプレチルト角を持って配向する（ホモジニアス配向）。
【００６０】
バックライト４からのバックライト光は、その一部が第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した光の偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態によって異なる。ＯＦＦ時においては、液晶層ＬＱを通過した光は、第２偏光板ＰＬ２によって吸収される（黒表示）。
【００６１】
一方、液晶層ＬＱに電圧が印加された状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電位差（あるいは電界）が形成された状態（ＯＮ時）では、画素電極ＰＥと共通電極ＣＥとの間に基板と略平行な横電界（あるいは斜め電界）が形成される。液晶分子ＬＭは、電界の影響を受け、その長軸が図中の実線で示したようにＸ−Ｙ平面と略平行な平面内で回転する。
【００６２】
図２に示した例では、画素電極ＰＥと主共通電極ＣＡＬとの間の領域内の液晶分子ＬＭは、第２方向Ｙに対して時計回りに回転し、図中の左下を向くように配向する。画素電極ＰＥと主共通電極ＣＡＲとの間の領域内の液晶分子ＬＭは、第２方向Ｙに対して反時計回りに回転し、図中の右下を向くように配向する。
【００６３】
このように、各画素ＰＸにおいて、画素電極ＰＥと共通電極ＣＥとの間に電界が形成された状態では、液晶分子ＬＭの配向方向は、画素電極ＰＥと重なる位置を境界として複数の方向に分かれ、それぞれの配向方向でドメインを形成する。つまり、一画素ＰＸには、複数のドメインが形成される。
【００６４】
このようなＯＮ時には、バックライト４から液晶表示パネルＬＰＮに入射したバックライト光は、その一部が第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶層ＬＱに入射したバックライト光は、その偏光状態が変化する。このようなＯＮ時においては、液晶層ＬＱを通過した少なくとも一部の光は、第２偏光板ＰＬ２を透過する（白表示）。
【００６５】
上記液晶表示装置において、ゲートドライバＧＤＲ、ＧＤＬ、クロック発生回路ＣＬＫ、及び、スイッチ回路ＣＳＷ等の内蔵回路は比較的振幅の大きな電圧を用いて動作している。本願発明者らは、このような振幅の大きな電圧で動作する内蔵回路においてＥＭＩが発生し、電子機器等の誤作動や故障の原因となる場合があることを見出した。
【００６６】
そこで、本実施形態の液晶表示装置では、比較的大きな振幅の電圧で動作する内蔵回路の上層にシールド層１００を配置している。本実施形態の液晶表示装置では、比較的大きな振幅の電圧で動作する内蔵回路は１５Ｖ振幅の電圧で動作する部分を含む回路である。具体的には、本実施形態の液晶表示装置において比較的大きな振幅の電圧で動作する内蔵回路とは、低電位が−５Ｖで高電位が１０Ｖである１５Ｖ振幅の電圧で動作する、ゲートドライバＧＤＲ、ＧＤＬ、クロック発生回路ＣＬＫ、及び、スイッチ回路ＣＳＷでであって、これらの内蔵回路と対向するようにシールド層１００を配置している。なお、内蔵回路の１５Ｖ振幅の電圧で動作する部分以外は、５Ｖ振幅の電圧で動作している。
【００６７】
シールド層１００は、画素電極ＰＥと同層において上記内蔵回路と対向して配置されている。すなわち、シールド層１００は、ＩＴＯやＩＺＯにより形成され、絶縁層を介してゲートドライバＧＤＲ、ＧＤＬ、クロック発生回路ＣＬＫ、及び、スイッチ回路ＣＳＷを覆うように配置されている。
【００６８】
シールド層１００には、内蔵回路の動作に使用されてない電圧が印加されている。内蔵回路で使用されていない電圧とは、例えば、グランド電圧（０Ｖ）、ロジック電圧（１．８Ｖ）、および、アナログ電圧（２．５Ｖ）であり、いずれもアレイ基板ＡＲの端部に設けられた導電部を介して外部から入力される電圧である。本実施形態ではシールド層１００は、グランド電圧が供給される導電部ＧＮＤと電気的に接続されている。
【００６９】
シールド層１００を上記内蔵回路と対向するように配置することにより、内蔵回路で発生した電界が液晶層ＬＱ側に及ぶことが回避され、電子機器に搭載された際のＥＭＩを抑制することができる。
【００７０】
また、対向した内蔵回路で使用されていない電源電圧をシールド層１００へ印加することにより、シールド層１００の電位が内蔵回路の動作による影響を受けることがなくなるため、内蔵回路で発生するＥＭＩを効果的に抑制することが可能となる。
【００７１】
なお、上記シールド層１００に印加される電圧は、共通電極ＣＥに印加される電圧以外であることが望ましい。シールド層１００と共通電極ＣＥとを電気的に分離することにより、シールド層１００の電位変化に伴って共通電極ＣＥの電位が変化することが回避され、ＥＭＩを抑制するとともに表示品位の劣化を回避することが可能となる。
【００７２】
なお、上記液晶表示装置では、シールド層１００と外部からグランド電圧が印加される導電部ＧＮＤとが電気的に接続されることにより、シールド層１００にグランド電圧が印加されていたが、シールド層１００にグランド電圧を供給する構成はこれに限定されるものではない。シールド層１００は第２導電部ＧＰと電気的に接続されていてもよい。この場合であっても、上述の液晶表示装置と同様の効果を得ることができる。
【００７３】
また、シールド層１００はアレイ基板ＡＲの画素電極ＰＥと同層に配置されていたが、シールド層１００は上記内蔵回路と対向して配置されればよく、例えば対向基板ＣＴに配置されてもよい。シールド層１００が対向基板ＣＴに配置される場合、シールド層１００は第２絶縁基板２０の内面２０Ａ側に配置されてもよく、外面２０Ｂ側に配置されてもよい。すなわち、シールド層１００は例えば共通電極ＣＥと同層に配置されてもよく、透明電極層と同層に配置されてもよい。
【００７４】
いずれの場合もシールド層１００は、アレイ基板ＡＲの内蔵回路と対向するように配置される。対向基板ＣＴに配置されたシールド層１００には例えば導電部材を介してアレイ基板ＡＲからグランド電圧等の内蔵回路の動作に用いられていない電圧が印加される。このようにシールド層１００が対向基板ＣＴに配置された場合であっても、シールド層１００を内蔵回路と対向して配置すると、上述の液晶表示装置と同様の効果を得ることができる。
【００７５】
なお、ソース配線Ｓ１の直上に位置する主共通電極ＣＡＬ及びソース配線Ｓ２の直上に位置する主共通電極ＣＡＲは、それぞれブラックマトリクスＢＭと対向しているが、これらの主共通電極ＣＡＬ及び主共通電極ＣＡＲは、ともにブラックマトリクスＢＭの第１方向Ｘに沿った幅と同等以下の幅を有しており、ブラックマトリクスＢＭと重なる位置よりも画素電極ＰＥの側に延在していない。このため、一画素あたり、表示に寄与する開口部は、ブラックマトリクスＢＭの間もしくはソース配線Ｓ１とソース配線Ｓ２との間の領域のうち、画素電極ＰＥと主共通電極ＣＡＬ及び主共通電極ＣＡＲとの間の領域に相当する。
【００７６】
このような本実施形態によれば、透過率の低下を抑制することが可能となる。これにより、表示品位の劣化を抑制することが可能となる。
【００７７】
また、本実施形態によれば、画素電極ＰＥと共通電極ＣＥとの間の電極間隙において高い透過率が得られるため、一画素あたりの透過率を十分に高くするためには、画素電極ＰＥと主共通電極ＣＡＬ及び主共通電極ＣＡＲとの間の電極間距離を拡大することで対応することが可能となる。また、画素ピッチが異なる製品仕様に対しては、電極間距離を変更する（つまり、画素ＰＸの略中央に配置された画素電極ＰＥに対して主共通電極ＣＡの配置位置を変更する）ことで、透過率分布のピーク条件を利用することが可能となる。つまり、本実施形態の表示モードにおいては、比較的画素ピッチが大きな低解像度の製品仕様から比較的画素ピッチが小さい高解像度の製品仕様まで、微細な電極加工を必ずしも必要とせず、電極間距離の設定により種々の画素ピッチの製品を提供することが可能となる。したがって、高透過率且つ高解像度の要求を容易に実現することが可能となる。
【００７８】
また、本実施形態によれば、ブラックマトリクスＢＭと重なる領域での透過率分布に着目すると、透過率が十分に低下している。これは、共通電極ＣＥの位置よりも当該画素の外側に電界の漏れが発生せず、また、ブラックマトリクスＢＭを挟んで隣接する画素間で不所望な横電界が生じないため、ブラックマトリクスＢＭと重なる領域の液晶分子がＯＦＦ時（あるいは黒表示時）と同様に初期配向状態を保っているためである。したがって、隣接する画素間でカラーフィルタの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。
【００７９】
また、アレイ基板ＡＲと対向基板ＣＴとの合わせずれが生じた際に、画素電極ＰＥを挟んだ両側の共通電極ＣＥとの水平電極間距離（Ｘ方向における距離）に差が生じることがある。しかしながら、このような合わせずれは、全ての画素ＰＸに共通に生じるため、画素ＰＸ間での電界分布に相違はなく、画像の表示に及ぼす影響はきわめて小さい。また、例えアレイ基板ＡＲと対向基板ＣＴとの間で合わせズレが生じたとしても、隣接する画素への不所望な電界の漏れを抑制することが可能となる。このため、隣接する画素間でカラーフィルタの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。
【００８０】
また、本実施形態によれば、主共通電極ＣＡは、それぞれソース配線Ｓと対向している。特に、主共通電極ＣＡＬ及び主共通電極ＣＡＲがそれぞれソース配線Ｓ１及びソース配線Ｓ２の直上に配置されている場合には、主共通電極ＣＡＬ及び主共通電極ＣＡＲがソース配線Ｓ１及びソース配線Ｓ２よりも画素電極ＰＥ側に配置された場合と比較して、開口部ＡＰを拡大することができ、画素ＰＸの透過率を向上することが可能となる。
【００８１】
また、主共通電極ＣＡＬ及び主共通電極ＣＡＲをそれぞれソース配線Ｓ１及びソース配線Ｓ２の直上に配置することによって、画素電極ＰＥと主共通電極ＣＡＬ及び主共通電極ＣＡＲとの間の電極間距離を拡大することが可能となり、より水平に近い横電界を形成することが可能となる。このため、従来の構成であるＩＰＳモード等の利点である広視野角化も維持することが可能となる。
【００８２】
また、本実施形態によれば、一画素内に複数のドメインを形成することが可能となる。このため、複数の方向で視野角を光学的に補償することができ、広視野角化が可能となる。
【００８３】
なお、上記の例では、液晶分子ＬＭの初期配向方向が第２方向Ｙと平行である場合について説明したが、液晶分子ＬＭの初期配向方向は、図２に示したように、第２方向Ｙを斜めに交差する斜め方向Ｄであっても良い。ここで、第２方向Ｙに対する初期配向方向Ｄのなす角度θ１は、０°より大きく４５°より小さい角度である。なお、このなす角度θ１については、５°〜３０°程度、より望ましくは２０°以下とすることが液晶分子ＬＭの配向制御の観点で極めて有効である。つまり、液晶分子ＬＭの初期配向方向は、第２方向Ｙに対して０°乃至２０°の範囲内の方向と略平行であることが望ましい。
【００８４】
また、上記の例では、液晶層ＬＱが正（ポジ型）の誘電率異方性を有する液晶材料によって構成された場合について説明したが、液晶層ＬＱは、誘電率異方性が負（ネガ型）の液晶材料によって構成されていても良い。但し、詳しい説明は省略するが、誘電率異方性が正負逆となる関係上、ネガ型液晶材料の場合、上記したなす角度θ１が４５°〜９０°、望ましくは７０°以上とすることが好ましい。
【００８５】
なお、ＯＮ時においても、画素電極ＰＥ上あるいは共通電極ＣＥ上では、横電界がほとんど形成されない（あるいは、液晶分子ＬＭを駆動するのに十分な電界が形成されない）ため、液晶分子ＬＭは、ＯＦＦ時と同様に初期配向方向からほとんど動かない。このため、画素電極ＰＥ及び共通電極ＣＥがＩＴＯなどの光透過性の導電材料によって形成されていても、これらの領域ではバックライト光がほとんど透過せず、ＯＮ時において表示にほとんど寄与しない。したがって、画素電極ＰＥ及び共通電極ＣＥは、必ずしも透明な導電材料によって形成される必要はなく、アルミニウムや銀、銅などの導電材料を用いて形成しても良い。この場合には、シールド層１００も画素電極ＰＥ及び共通電極ＣＥと同じ導電材料により形成される。
【００８６】
なお、本実施形態においては、共通電極ＣＥは、対向基板ＣＴに備えられた主共通電極ＣＡに加えて、アレイ基板ＡＲに備えられ主共通電極ＣＡと対向する（あるいはソース配線Ｓと対向する）第２主共通電極を備えていても良い。この第２主共通電極は、主共通電極ＣＡと略平行に延出し、しかも、主共通電極ＣＡと同電位である。このような第２主共通電極を設けることにより、ソース配線Ｓからの不所望な電界をシールドすることが可能である。
【００８７】
また、共通電極ＣＥは、対向基板ＣＴに備えられた主共通電極ＣＡに加えて、アレイ基板ＡＲに備えられゲート配線Ｇや補助容量線Ｃと対向する第２副共通電極を備えていても良い。この第２副共通電極は、主共通電極ＣＡと交差する方向に延出し、しかも、主共通電極ＣＡと同電位である。このような第２副共通電極を設けたことにより、ゲート配線Ｇや補助容量線Ｃからの不所望な電界をシールドすることが可能である。このような第２主共通電極や第２副共通電極を備えた構成によれば、更なる表示品位の劣化を抑制することが可能となる。
【００８８】
以上説明したように、本実施形態によれば、ＥＭＩの発生を抑制し、信頼性の高い液晶表示装置を提供することが可能となる。
【００８９】
上記シールド層１００は、上記液晶表示装置の構成に限定されず、ＩＰＳモード、ＦＦＳモード、ＴＮ(twisted nematic)モード、ＶＡＮ（vertically aligned nematic）モード、ＯＣＢ（optically compensated bend）モード等の様々なモードの液晶表示装置に適用することが可能である。いずれの液晶表示装置であっても振幅の大きな電圧により動作する内蔵回路の上層にシールド層１００を配置することにより、ＥＭＩの発生を抑制することができる。
【００９０】
図４に、実施形態の液晶表示装置の他の構成例を概略的に示す。なお、以下の説明において、上述の液晶表示装置と同様の構成については同一の符号を付して説明を省略する。
【００９１】
この例では、例えばＶＡＮモードの液晶表示装置であって、アレイ基板ＡＲにアクティブエリアＡＣＴとゲートドライバＧＤＲ、ＧＤＬとの間、および、アクティブエリアＡＣＴとクロック発生回路ＣＬＫとの間にコモンシールド層１１０が配置されている。コモンシールド層１１０は、画素電極ＰＥと同層に配置されている。コモンシールド層１１０とシールド層１００とは電気的に分離されている。コモンシールド層１１０はコモン配線ＣＯＭと電気的に接続されている。
【００９２】
コモンシールド層１１０は、アクティブエリアＡＣＴの端部において、アクティブエリアＡＣＴの周囲の内蔵回路で用いられる電源電圧の影響で液晶分子ＬＭの配向状態が乱れることを回避している。
【００９３】
本実施形態の液晶表示装置は、アレイ基板ＡＲに配置された画素電極ＰＥと、対向基板ＣＴに複数の画素電極ＰＥと対向するように配置された共通電極ＣＥとを備え、画素電極ＰＥと共通電極ＣＥとの間に生じる垂直方向（Ｚ方向）の電界により液晶層ＬＱの液晶分子ＬＭの配向状態を制御する。アレイ基板ＡＲと対向基板ＣＴの配向膜ＡＬ１、ＡＬ２は、液晶分子ＬＭが垂直方向に配向するように配向処理される。上記以外の点は図１に示す液晶表示装置と同様である。
【００９４】
この例のように、シールド層１００とコモンシールド層１１０とを電気的に分離することにより、シールド層１００の電位の変化に伴ってコモンシールド層１１０の電位が不安定となることを回避し、表示品位の劣化を防止することができる。
【００９５】
すなわち、図４に示す液晶表示装置によれば、図１に示す液晶表示装置と同様の効果が得られるとともに、表示品位の良好な液晶表示装置を提供することができる。
【００９６】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００９７】
ＬＰＮ…液晶表示パネル、ＡＲ…アレイ基板（第１基板）、ＣＴ…対向基板（第２基板）、ＬＱ…液晶層、ＡＣＴ…アクティブエリア、ＰＸ…画素、Ｓ…ソース配線、Ｇ…ゲート配線、Ｃ…補助容量線、Ｘ…第１方向、Ｙ…第２方向、ＧＤＲ、ＧＤＬ…ゲートドライバ、ＳＤ…ソースドライバ、ＣＬＫ…クロック発生回路、ＣＳＷ…スイッチ回路、ＰＥ…画素電極、ＣＥ…共通電極、ＬＭ…液晶分子、ＧＮＤ…導電部、ＧＰ…第２導電部、１０…第１絶縁基板、２０…第２絶縁基板、１００…シールド層、１１０…コモンシールド層。
【特許請求の範囲】
【請求項１】
マトリクス状に配置された複数の画素を含むアクティブエリアと、
前記アクティブエリアの周囲に配置された内蔵回路を有する第１基板と、
前記第１基板と対向して配置された第２基板と、
前記第１基板と、前記第２基板との間に挟持された液晶層と、を備え、
前記内蔵回路の動作に用いられない電圧が印加され、前記内蔵回路と対向して配置されたシールド層を備えた液晶表示装置。
【請求項２】
前記第１基板は、前記複数の画素が配列する行に沿って延びるゲート配線と、前記複数の画素が配列する列に沿って延びるソース配線と、前記ゲート配線を駆動するゲートドライバと、前記ソース配線を駆動するソースドライバと、を備え、
前記内蔵回路は前記ゲートドライバを含む請求項１記載の液晶表示装置。
【請求項３】
前記第１基板は、前記複数の画素が配列する行に沿って延びるゲート配線と、前記複数の画素が配列する列に沿って延びるソース配線と、前記ゲート配線を駆動するゲートドライバと、前記ソース配線を駆動するソースドライバと、前記ソースドライバに供給する信号を切替えるスイッチ回路と、を備え、
前記内蔵回路は前記スイッチ回路を含む請求項１記載の液晶表示装置。
【請求項４】
前記第１基板は、外部から供給されたクロック信号が入力され新たなクロック信号を生成して出力するクロック発生回路を備え、
前記内蔵回路は前記クロック発生回路を含む請求項１乃至請求項２のいずれか１項記載の液晶表示装置。
【請求項５】
前記第１基板は、外部からグランド電圧が供給される導電部を有し、
前記シールド層は、前記導電部と電気的に接続されている請求項１乃至請求項４のいずれか１項記載の液晶表示装置。
【請求項６】
前記第１基板は、前記複数の画素のそれぞれに配置された主画素電極含む画素電極を備え、
前記第２基板は、絶縁基板と、前記主画素電極を挟んだ両側で前記主画素電極と略平行に延出した主共通電極を有する共通電極と、前記絶縁基板の外面側において前記アクティブエリアを覆うように配置された透明電極層とを備え、
前記第１基板は、前記第２基板の端縁の位置から外側に延びた領域において、前記透明電極層と電気的に接続された第２導電部をさらに備え、
前記シールド層は前記第２導電部と電気的に接続されている請求項１乃至請求項４のいずれか１項記載の液晶表示装置。
【請求項７】
前記第１基板は、前記アクティブエリアの周囲において前記内蔵回路と前記アクティブエリアの間に配置され、前記シールド層と電気的に分離されたコモンシールド層をさらに備える請求項１乃至請求項６のいずれか１項記載の液晶表示装置。
【請求項８】
前記第２基板は、前記アクティブエリアにおいて前記複数の画素に渡って配置された共通電極を備え、
前記コモンシールド層は前記共通電極に印加される電圧が供給される請求項７記載の液晶表示装置。
【請求項９】
前記第１基板は、前記複数の画素のそれぞれに配置された主画素電極含む画素電極を備え、
前記シールド層は前記画素電極と同層に配置されている請求項１乃至請求項８のいずれか１項記載の液晶表示装置。
【請求項１０】
前記第１基板は、前記複数の画素のそれぞれに配置された主画素電極含む画素電極を備え、
前記第２基板は、前記主画素電極を挟んだ両側で前記主画素電極と略平行に延出した主共通電極を有する共通電極と、を備え、
前記シールド層は共通電極と同層に配置されている請求項１乃至請求項８のいずれか１項記載の液晶表示装置。
【請求項１】
マトリクス状に配置された複数の画素を含むアクティブエリアと、
前記アクティブエリアの周囲に配置された内蔵回路を有する第１基板と、
前記第１基板と対向して配置された第２基板と、
前記第１基板と、前記第２基板との間に挟持された液晶層と、を備え、
前記内蔵回路の動作に用いられない電圧が印加され、前記内蔵回路と対向して配置されたシールド層を備えた液晶表示装置。
【請求項２】
前記第１基板は、前記複数の画素が配列する行に沿って延びるゲート配線と、前記複数の画素が配列する列に沿って延びるソース配線と、前記ゲート配線を駆動するゲートドライバと、前記ソース配線を駆動するソースドライバと、を備え、
前記内蔵回路は前記ゲートドライバを含む請求項１記載の液晶表示装置。
【請求項３】
前記第１基板は、前記複数の画素が配列する行に沿って延びるゲート配線と、前記複数の画素が配列する列に沿って延びるソース配線と、前記ゲート配線を駆動するゲートドライバと、前記ソース配線を駆動するソースドライバと、前記ソースドライバに供給する信号を切替えるスイッチ回路と、を備え、
前記内蔵回路は前記スイッチ回路を含む請求項１記載の液晶表示装置。
【請求項４】
前記第１基板は、外部から供給されたクロック信号が入力され新たなクロック信号を生成して出力するクロック発生回路を備え、
前記内蔵回路は前記クロック発生回路を含む請求項１乃至請求項２のいずれか１項記載の液晶表示装置。
【請求項５】
前記第１基板は、外部からグランド電圧が供給される導電部を有し、
前記シールド層は、前記導電部と電気的に接続されている請求項１乃至請求項４のいずれか１項記載の液晶表示装置。
【請求項６】
前記第１基板は、前記複数の画素のそれぞれに配置された主画素電極含む画素電極を備え、
前記第２基板は、絶縁基板と、前記主画素電極を挟んだ両側で前記主画素電極と略平行に延出した主共通電極を有する共通電極と、前記絶縁基板の外面側において前記アクティブエリアを覆うように配置された透明電極層とを備え、
前記第１基板は、前記第２基板の端縁の位置から外側に延びた領域において、前記透明電極層と電気的に接続された第２導電部をさらに備え、
前記シールド層は前記第２導電部と電気的に接続されている請求項１乃至請求項４のいずれか１項記載の液晶表示装置。
【請求項７】
前記第１基板は、前記アクティブエリアの周囲において前記内蔵回路と前記アクティブエリアの間に配置され、前記シールド層と電気的に分離されたコモンシールド層をさらに備える請求項１乃至請求項６のいずれか１項記載の液晶表示装置。
【請求項８】
前記第２基板は、前記アクティブエリアにおいて前記複数の画素に渡って配置された共通電極を備え、
前記コモンシールド層は前記共通電極に印加される電圧が供給される請求項７記載の液晶表示装置。
【請求項９】
前記第１基板は、前記複数の画素のそれぞれに配置された主画素電極含む画素電極を備え、
前記シールド層は前記画素電極と同層に配置されている請求項１乃至請求項８のいずれか１項記載の液晶表示装置。
【請求項１０】
前記第１基板は、前記複数の画素のそれぞれに配置された主画素電極含む画素電極を備え、
前記第２基板は、前記主画素電極を挟んだ両側で前記主画素電極と略平行に延出した主共通電極を有する共通電極と、を備え、
前記シールド層は共通電極と同層に配置されている請求項１乃至請求項８のいずれか１項記載の液晶表示装置。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１３−６４８００（Ｐ２０１３−６４８００Ａ）
【公開日】平成２５年４月１１日（２０１３．４．１１）
【国際特許分類】
【出願番号】特願２０１１−２０２３９３（Ｐ２０１１−２０２３９３）
【出願日】平成２３年９月１５日（２０１１．９．１５）
【出願人】（３０２０２０２０７）株式会社ジャパンディスプレイセントラル (2,170)
【Ｆターム（参考）】
【公開日】平成２５年４月１１日（２０１３．４．１１）
【国際特許分類】
【出願日】平成２３年９月１５日（２０１１．９．１５）
【出願人】（３０２０２０２０７）株式会社ジャパンディスプレイセントラル (2,170)
【Ｆターム（参考）】
[ Back to top ]