演算システムでの処理方法、流量変換器、及びコリオリ流量計
【課題】短バッチの計測でも影響のでない処理方法として、演算システムでの処理方法を提供する。また、流量変換器及びコリオリ流量計も提供する。
【解決手段】検出手段により検出された検出量に基づき演算処理を行うとともに、この演算処理での演算結果をパルス出力として送出するパルス出力処理を行う演算システムでの処理方法であり、パルス出力処理におけるパルス出力の送出を、演算処理の終了のタイミングに非同期となるよう制御して、この制御の繰り返しにより時系列的に連続したパルス列として送出する。
【解決手段】検出手段により検出された検出量に基づき演算処理を行うとともに、この演算処理での演算結果をパルス出力として送出するパルス出力処理を行う演算システムでの処理方法であり、パルス出力処理におけるパルス出力の送出を、演算処理の終了のタイミングに非同期となるよう制御して、この制御の繰り返しにより時系列的に連続したパルス列として送出する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、演算システムでの処理方法に関し、詳しくは、演算システムにおいてパルス出力を時系列的に連続したパルス列として送出する処理を行うための処理方法に関する。
また、本発明は、演算システムでの処理方法を採用する流量変換器や、この流量変換器を備えるコリオリ流量計に関する。
【背景技術】
【０００２】
コリオリ流量計の変換器におけるパルス信号の出力処理に関する技術としては、例えば、本願出願人による下記特許文献１に開示された技術が知られている。
【０００３】
下記特許文献１おいて、コリオリ流量計は、流量計本体と変換器とを備えて構成されている。変換器には、流量計本体からの検出値が入力されるようになっている。検出値が変換器に入力されると、変換器の内部では、マイクロプロセッサが演算等を行いパルス信号が出力されるようになっている。コリオリ流量計からの（変換器からの）パルス信号を受信する下流側装置では、パルスの単位時間当たりのパルス数をカウントして瞬時質量流量値が得られるように構成されている。また、下流装置では、パルス数を積算することにより質量流量の総量が得られるように構成されている。
【０００４】
変換器から出力されるパルス信号に関して、パルス出力休止状態が存在してしまうことが下記特許文献１に開示されている。また、下記特許文献１には、パルス出力休止状態の時間間隔を狭めようとしてパルス周期を広げると、逆に一定周期中で、算出されたパルスの全てを出力することができないパルス未出力状態が存在してしまうことも開示されている。一方、下流装置においては、単位時間当たりのパルス数をカウントして瞬時流量値を出力する際に、変換器からのパルス信号にパルス出力休止状態が存在してしまうと、単位時間の取り方によってカウント値が流量を正確に表示しない恐れがあるということが開示されている。
【０００５】
下記特許文献１の発明は、変換器において算出されたパルス数の全てを出力した後に、次の一定周期までのパルス休止時間を可能な限り小さくする技術を提案することを目的としている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−１３３５７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、パルス信号の出力に関しては、本願出願人による特許文献１に開示された技術と異なる別の方式の技術も本願出願人は考えついている。以下、本願出願人による別の方式の技術についてを説明する。また、発生する問題点についても説明する。
【０００８】
図１５（ａ）において、コリオリ流量計におけるパルス信号の出力に関する演算システムの構成の一例を挙げると、上位側演算手段（ＣＰＵ）１及び下位側演算手段（ＣＰＵ）２の二つのＣＰＵを備えて変換器３の流量演算システムが構成されている。上位側演算手段１では、流量計本体４からの検出値の入力によって流量演算が行われるようになっている。また、上位側演算手段１では、流量演算結果を流量データとして下位側演算手段２へ出力するようになっている。下位側演算手段２では、流量データをパルス信号に変換すべく演算が行われ、この演算の後にすぐ変換したパルス信号を下流装置５へ出力するようになっている。尚、二つのＣＰＵを用いるのは、上位側演算手段１の演算処理負担を軽減して全体の処理速度を向上させるためである。
【０００９】
図１５（ｂ）において、上位側演算手段１及び下位側演算手段２の各周期は、例えば１００ｍｓで同じに設定されている。具体的には、上位側演算手段１が一定周期の１００ｍｓであるとすると、この一定周期１００ｍｓに対し下位側演算手段２では、上位側演算手段１の終了をトリガにして、２ｍｓ休止し、残りの９８ｍｓにてパルス信号を出力するように設定されている（上位側演算手段１において（１）で示す一定周期１００ｍｓの終了をトリガにして、下位側演算手段２では（２）で示す２ｍｓの休止を行い、（３）で示す残りの９８ｍｓにてパルス信号を出力する。これを繰り返すことになり、（４）で示す一定周期１００ｍｓの終了をトリガにして、（５）で示す２ｍｓの休止を行い、（６）で示す残りの９８ｍｓにてパルス信号を出力する…）。上位側演算手段１及び下位側演算手段２の各周期は、１００ｍｓで同期した状態になっている。
【００１０】
２ｍｓの休止とは、流量データを一定時間当たりのパルス数（パルス周波数）に変換する演算処理を行うために必要となる、パルス出力を行わない時間帯であるとともに、上位側演算手段１の終了をトリガにする他の負荷に係る演算処理を行う時間帯でもあり、特に他の負荷に係る演算処理を行う時間帯として大部分が占められている。このことから、２ｍｓの休止が設定されないと、他の負荷に係る演算処理やパルス信号の出力が行われないことになる。
【００１１】
２ｍｓの休止が設定されることにより、パルス信号が間欠的に出力されることになる。２ｍｓの休止が設定されることにより、変換器３から出力されるパルス信号にパルス出力休止状態が存在することになる。問題点としては、バッチの計測において特に短い時間となる短バッチの計測では、２ｍｓの休止時間などのパルス出力休止状態が無視できなくなる可能性が高いことである。
【００１２】
本発明は、短バッチの計測でも影響のでない処理方法として、演算システムでの処理方法を提供することを課題とする。
また、流量変換器及びコリオリ流量計を提供することについても課題とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するためになされた請求項１記載の本発明の演算システムでの処理方法は、検出手段により検出された検出量に基づき演算処理を行うとともに、該演算処理での演算結果をパルス出力として送出するパルス出力処理を行う演算システムでの処理方法において、前記パルス出力処理における前記パルス出力の送出を、前記演算処理の終了のタイミングに非同期となるよう制御して、この制御の繰り返しにより時系列的に連続したパルス列として送出することを特徴としている。
【００１４】
請求項２記載の本発明の演算システムでの処理方法は、請求項１に記載の演算システムでの処理方法において、前記演算処理の演算周期と、該演算周期に対応する前記パルス出力処理のパルス出力送出時間とを比較し、この比較結果に基づいて次回のパルス出力送出時間を設定することを特徴としている。
【００１５】
請求項３記載の本発明の演算システムでの処理方法は、請求項２に記載の演算システムでの処理方法において、比較することにより、前記パルス出力送出時間がこれに対応する前記演算周期よりも多であれば、前記次回のパルス出力送出時間を前記演算周期に対して−θ％で規定される時間で設定するものとし、前記パルス出力送出時間がこれに対応する前記演算周期よりも少であれば、前記次回のパルス出力送出時間を前記演算周期に対して＋θ％で規定される時間で設定するものとすることを特徴としている。
【００１６】
請求項４記載の本発明の演算システムでの処理方法は、請求項１に記載の演算システムでの処理方法において、前記演算処理の演算周期に合わせて上位側タイマ割り込みを発生させるとともに、前記演算周期とは別に該演算周期の１／ｎとなる下位側タイマ割り込み（ｎ：２以上の整数）も発生させ、前記上位側タイマ割り込みの発生から数えた前記下位側タイマ割り込みの発生回数に基づいて、前記パルス出力処理における次回のパルス出力送出時間を設定することを特徴としている。
【００１７】
請求項５記載の本発明の演算システムでの処理方法は、請求項４に記載の演算システムでの処理方法において、前記下位側タイマ割り込みの発生回数が予め設定された整数に対して多であれば、前記次回のパルス出力送出時間を前記演算周期に対して−θ％で規定される時間で設定するものとし、前記下位側タイマ割り込みの発生回数が予め設定された整数に対して少であれば、前記次回のパルス出力送出時間を前記演算周期に対して＋θ％で規定される時間で設定するものとすることを特徴としている。
【００１８】
請求項６記載の本発明の演算システムでの処理方法は、請求項１ないし請求項５いずれか記載の演算システムでの処理方法において、二つの処理装置を用いることにより、前記演算処理と前記パルス出力処理とを分けて行うことを特徴としている。
【００１９】
請求項７記載の本発明の流量変換器は、請求項１ないし請求項６いずれか記載の演算システムでの処理方法を、流量演算システム用の処理方法として採用してなることを特徴としている。
【００２０】
請求項８記載の本発明のコリオリ流量計は、請求項７に記載の流量変換器を備えてなることを特徴としている。
【００２１】
このような特徴を有する本発明によれば、パルス出力処理を経て出力されるパルス信号が時系列的に連続したパルス列として送出される。パルス信号の出力が間欠する周期を含まずに連続的に送出されれば、周期計測や短バッチによる計測が可能になる。本発明によれば、下流装置においてパルス信号の出力のカウント数に誤差が無く、正確な出力を得ることが可能になる。
【発明の効果】
【００２２】
本発明によれば、演算システムでの処理方法に関して、従来よりも格段により良い方法を提供することができるという効果を奏する。
また、本発明によれば、このより良い方法を採用することによりなる流量変換器及びコリオリ流量計も提供することができるという効果を奏する。
【図面の簡単な説明】
【００２３】
【図１】本発明の変換器における出力処理方法の一実施の形態を示す構成図である。
【図２】流量演算システムの制御を示す制御説明図である。
【図３】本発明の演算システムでの処理方法の一実施の形態（第二実施形態）を示す構成図である。
【図４】上位側ＣＰＵの構成を示す図である。
【図５】下位側ＣＰＵの構成を示す図である。
【図６】流量演算システムの制御を示す制御説明図である。
【図７】流量演算システムの制御を示す制御説明図である。
【図８】他の例となる流量演算システムの制御説明図である。
【図９】他の例となる流量演算システムにおける上位側ＣＰＵの制御に係るフローチャートである。
【図１０】他の例となる流量演算システムにおける下位側ＣＰＵの制御に係るフローチャートである。
【図１１】他の例となる流量演算システムにおける下位側ＣＰＵの制御に係るフローチャートである。
【図１２】パルス出力処理（初回）に係るフローチャートである。
【図１３】パルス出力処理（Ａ≧Ｎａ）に係るフローチャートである。
【図１４】パルス出力処理（Ａ＜Ｎａ）に係るフローチャートである。
【図１５】（ａ）は従来例の流量演算システムの構成図、（ｂ）は制御説明図である。
【発明を実施するための形態】
【００２４】
本発明は、パルス出力処理を経て出力されるパルス信号が時系列的に連続したパルス列として送出され、パルス信号の出力が間欠する周期を含まずに連続的に送出することで周期計測や短バッチによる計測が可能とし、下流装置においてパルス信号の出力のカウント数に誤差が無く、正確な出力を得ることを実現できるようにした。
【実施例１】
【００２５】
以下、図面を参照しながら説明する。ここでの説明は、演算システムを備える装置としてコリオリ流量計を一例に挙げるものとする（コリオリ流量計に限るものではないものとする）。
【００２６】
図１は本発明の演算システムでの処理方法の一実施の形態（第一実施形態）を示す構成図である。また、図２は流量演算システムの制御を示す制御説明図である。
【００２７】
図１において、コリオリ流量計１１は、公知の流量計本体１２と、本発明に関連する変換器１３とを備えて構成されている。コリオリ流量計１１は、変換器１３を介して下流装置１４に接続されており、この下流装置１４へパルス信号を出力・送出するように構成されている。尚、下流装置１４を例えば表示装置とする場合には、この表示装置としての下流装置１４を変換器１３に一体化してコリオリ流量計１１の構成に含ませても良いものとする。
【００２８】
変換器１３は、流量演算システム１５を備えて構成されている（一般的な機能を有する他の構成については図示及び説明を省略するものとする）。流量演算システム１５は、マイクロコンピュータの機能を有しており、特に限定するものではないが、インターフェース１６、１７と、ＣＰＵ１８とを備えて構成されている。インターフェース１６には、流量計本体１２が接続されている。また、インターフェース１７には、下流装置１４が接続されている。
【００２９】
ＣＰＵ１８には、流量計本体（検出手段）１２からの検出値（検出量）がインタフェース１６を介して入力されるようになっている。ＣＰＵ１８は、演算、制御、判断をつかさどる部分として備えられている。ＣＰＵ１８は、流量演算処理（演算処理）タスク１９からパルス出力処理タスク２０へと処理が移行するようになっている。具体的に説明すると、ＣＰＵ１８は、入力された検出値に基づいて流量演算処理タスク１９を行うとともに、この流量演算処理タスク１９での演算結果をパルス出力処理タスク２０によりパルス出力として、インターフェース１７を介して下流装置１４へ送出するようになっている。
【００３０】
ＣＰＵ１８は、この制御に関して、パルス出力処理タスク２０におけるパルス出力の送出が流量演算処理タスク１９の終了のタイミングに対して非同期となるようになっている。そして、このような制御が繰り返しなされることによって、時系列的に連続したパルス列が下流装置１４へ向けて送出されるようになっている。
【００３１】
本発明によれば、パルス出力処理タスク２０におけるパルス出力の送出を流量演算処理タスク１９の終了のタイミングに対して非同期とすることにより、特に図示しないが、流量演算処理タスク１９の終了をトリガにする他の負荷に係る演算処理を行う時間帯と、パルス出力処理タスク２０によるパルス出力の送出を行う時間帯とを積極的に分ける点が特徴になっている。
【００３２】
以下、流量演算処理タスク１９からパルス出力処理タスク２０へと処理が移行することについて、また、時系列的に連続したパルス列が送出されることについて、図２を参照しながら説明する（必要に応じて図１も参照する）。
【００３３】
図２において、複数の下向きの矢印は、各々、タイマ割り込みの発生を示している。このタイマ割り込みの発生を示す矢印は、流量演算処理タスク１９において流量演算が完了したことを示している。言い換えれば、流量演算完了の都度、タイマ割り込みが発生していることを示している。タイマ割り込みは、流量演算完了割り込みとなっている。
【００３４】
タイマ割り込みの発生周期は、流量演算処理タスク１９での流量演算周期に相当している。流量演算周期は、図中においてＴｘで示されている。流量演算周期Ｔｘは、Ｔｘ＝Ｔ（１±ε）の関係となる式で定義されている。この式において、Ｔは基準周期、εは周期の変動を示している。ここで基準周期Ｔは例えば１００ｍｓ、周期の変動εは、例えばε≒０．５％で設定されているものとする（一例であるものとする。εは小さい方が好ましいものとする）。
【００３５】
タイマ割り込みは、流量演算システム１５に電源が投入（ＯＮ）されてシステムの初期化が完了した後に生成されるようになっている。図中のタイマ割り込みの矢印に記されている「（１）」は、初期化の後に初めて発生するタイマ割り込み、すなわち一回目のタイマ割り込みを示している。また、「（２）」が記されるタイマ割り込みは、流量演算周期Ｔｘ経過後となる二回目のタイマ割り込みを示している。同様に、「（３）」は三回目のタイマ割り込み、…「（７）」は七回目のタイマ割り込み、…を示している。
【００３６】
この他、図中のＴｘ（１）はシステムの初期化後初めてとなる一回目の流量演算周期を示している。また、Ｔｘ（２）は二回目の流量演算周期、Ｔｘ（３）は三回目の流量演算周期、…を示している。尚、一回目の流量演算周期Ｔｘ（１）にて流量演算がなされて得られた演算結果（Ｑｍ）は、システムの初期化直後の結果であって、ここでは便宜上、不安定な演算結果が含まれているものと仮定する（実際、不安定とは限らない。飽くまで便宜上であるものとする）。演算結果は、二回目の流量演算周期Ｔｘ（２）に入るまでに必ず安定するものとする。流量演算周期Ｔｘ及びタイマ割り込みは、コリオリ流量計１１の電源を遮断（ＯＦＦ）するまで続くものとする。
【００３７】
流量演算システム１５は、このシステムに電源が投入（ＯＮ）されてシステムの初期化が完了すると、流量計本体１２からの検出値の入力に基づいて流量演算が流量演算処理タスク１９にて行われる。先ず、一回目の流量演算周期Ｔｘ（１）の間において流量演算が行われ、この演算完了と同時に一回目のタイマ割り込み（１）が発生する。この時、流量演算処理タスク１９での演算結果が直ぐにパルス出力処理タスク２０によりパルス出力として下流装置１４へ送出されず、一回目のタイマ割り込み（１）からαｍｓ経過後にパルス出力として送出される。αｍｓ経過後に出力されるパルス信号は、一回目のパルス出力であり、パルス出力送出時間ｔ１にて送出される（パルス出力送出時間については後述する）。
【００３８】
この説明で分かるように、パルス信号は、タイマ割り込みに対して非同期で出力・送出される。言い換えれば、パルス出力は、流量演算の終了のタイミングに対して非同期となる制御により送出される。
【００３９】
一回目のタイマ割り込み（１）が発生すると、これと同時に二回目の流量演算周期Ｔｘ（２）に入る。流量演算処理タスク１９では、流量演算が行われる。この二回目の流量演算周期Ｔｘ（２）での流量演算が完了すると、二回目のタイマ割り込み（２）が発生する。この時、さきほどパルス出力送出時間ｔ１にて送出されたパルス出力は、一回目のタイマ割り込み（１）の発生に対してαｍｓのズレがあることから、未だ終了しておらず、二回目の流量演算周期Ｔｘ（２）での流量演算の演算結果は、一旦ＣＰＵ１８の記憶部（図示省略）にストアされる。この演算結果のストアに関しては、二回目のタイマ割り込み（２）が発生した後、パルス出力処理タスク２０において行われる。
【００４０】
パルス出力送出時間ｔ１にて送出された一回目のパルス出力が終了すると、これと同時にさきほど一旦ストアされた二回目の流量演算周期Ｔｘ（２）での演算結果が、パルス出力処理タスク２０においてパルス信号に変換され、二回目のパルス出力として送出される。二回目のパルス出力は、パルス出力送出時間ｔ２にて送出される。二回目のパルス出力は、パルス出力の送出待ちの状態であったことから、一回目のパルス出力の送出が終了すると直ぐに送出される。二回目のパルス出力は、一回目のパルス出力に対して間欠する周期を含まずに連続的に送出される。
【００４１】
以降、この処理が繰り返される。すなわち、二回目のタイマ割り込み（２）が発生すると、これと同時に三回目の流量演算周期Ｔｘ（３）に入る。流量演算処理タスク１９では、新たに流量演算が行われる。この三回目の流量演算周期Ｔｘ（３）での流量演算が完了すると、三回目のタイマ割り込み（３）が発生する。この時、さきほどパルス出力送出時間ｔ２にて送出されたパルス出力は終了してないことから、三回目の流量演算周期Ｔｘ（３）での流量演算の演算結果は、パルス出力処理タスク２０において一旦ストアされる。
【００４２】
パルス出力送出時間ｔ２にて送出された二回目のパルス出力が終了すると、これと同時に一旦ストアされた三回目の流量演算周期Ｔｘ（３）での演算結果がパルス出力処理タスク２０においてパルス信号に変換され、三回目のパルス出力としてパルス出力送出時間ｔ３にて送出される。三回目のパルス出力は、二回目のパルス出力に対して間欠する周期を含まずに連続的に送出される。
【００４３】
三回目のタイマ割り込み（３）が発生すると、これと同時に四回目の流量演算周期Ｔｘ（４）に入る。流量演算処理タスク１９では、新たに流量演算が行われる。この四回目の流量演算周期Ｔｘ（４）での流量演算が完了すると、四回目のタイマ割り込み（４）が発生する。この時、さきほどパルス出力送出時間ｔ３にて送出されたパルス出力は終了してないことから、四回目の流量演算周期Ｔｘ（４）での流量演算の演算結果は、パルス出力処理タスク２０において一旦ストアされる。
【００４４】
パルス出力送出時間ｔ３にて送出された三回目のパルス出力が終了すると、これと同時に一旦ストアされた四回目の流量演算周期Ｔｘ（４）での演算結果がパルス出力処理タスク２０においてパルス信号に変換され、四回目のパルス出力としてパルス出力送出時間ｔ４にて送出される。四回目のパルス出力は、三回目のパルス出力に対して間欠する周期を含まずに連続的に送出される。尚、パルス出力は、コリオリ流量計１１の電源を遮断（ＯＦＦ）するまで続くものとする。
【００４５】
ここで、パルス出力送出時間Ｔｎについて説明する（ｎ：１、２、３、…）。パルス出力送出時間Ｔｎは、Ｔｎ＝Ｔｘ（１±θ）の関係となる式で定義されている。この式において、パルス出力送出時間Ｔｎは、流量演算周期Ｔｘの周期変動分を考慮するようにθ（シータ）が含まれている。θは例えばθ≒１％で設定されるものとする（一例であるものとする。θは任意の割合で設定されるものとする）。
【００４６】
一回目のパルス出力に係るパルス出力送出時間ｔ１を、例えばｔ１＝Ｔｘ（１−θ）に設定して、次のパルス出力送出時間ｔ２を得る過程としては、一回目のパルス出力が終了した時点で瞬時に、一回目のパルス出力に係るパルス出力送出時間ｔ１と二回目の流量演算周期Ｔｘ（２）とが比較され、次のパルス出力送出時間ｔ２に最適な送出時間が選択される。この比較・選択に関しては、ＣＰＵ１８にて行われる（パルス出力処理タスク２０での処理の一つとして行われる）。
【００４７】
具体的に説明すると、パルス出力送出時間ｔ１が二回目の流量演算周期Ｔｘ（２）以上の時間となる場合（ｔ１≧Ｔｘ（２））には、次のパルス出力送出時間ｔ２が、ｔ２＝Ｔｘ（１−θ）となる送出時間で選択される。これに対して、パルス出力送出時間ｔ１が二回目の流量演算周期Ｔｘ（２）未満の時間となる場合（ｔ１＜Ｔｘ（２））には、次のパルス出力送出時間ｔ２が、ｔ２＝Ｔｘ（１＋θ）となる送出時間で選択される。
【００４８】
同様に次のパルス出力送出時間ｔ３を得る過程としては、二回目のパルス出力が終了した時点で瞬時に、二回目のパルス出力に係るパルス出力送出時間ｔ２と三回目の流量演算周期Ｔｘ（３）とが比較され、次のパルス出力送出時間ｔ３に最適な送出時間が選択される。すなわち、パルス出力送出時間ｔ２が三回目の流量演算周期Ｔｘ（３）以上の時間となる場合（ｔ２≧Ｔｘ（３））には、次のパルス出力送出時間ｔ３が、ｔ３＝Ｔｘ（１−θ）となる送出時間で選択される。これに対して、パルス出力送出時間ｔ２が三回目の流量演算周期Ｔｘ（３）未満の時間となる場合（ｔ２＜Ｔｘ（３））には、次のパルス出力送出時間ｔ３が、ｔ３＝Ｔｘ（１＋θ）となる送出時間で選択される。
【００４９】
パルス出力送出時間Ｔｎに関してこれを一般式で表現すると、パルス出力送出時間ｔｎが対応する流量演算周期Ｔｘ以上の時間となる場合（ｔｎ≧Ｔｘ）には、次のパルス出力送出時間ｔｎ＋１が、ｔｎ＋１＝Ｔｘ（１−θ）となる送出時間で選択される。これに対して、パルス出力送出時間ｔｎが対応する流量演算周期Ｔｘ未満の時間となる場合（ｔｎ＜Ｔｘ）には、次のパルス出力送出時間ｔｎ＋１が、ｔｎ＋１＝Ｔｘ（１＋θ）となる送出時間で選択される。
【００５０】
補足説明として、パルス信号が上述の如く出力・送出された時、一つの流量演算周期Ｔｘに対して指定されたパルス出力送出時間ｔｎには、±θ％のズレが発生する。しかしながら流量演算周期Ｔｘにも、ε＝±０．５％程度を考慮して最大｛（θ＋ε）／θ｝の周期の変動が発生する。θをεに近い値で採用すれば、二周期程度の変動で済むことになり、結果、短い時間となる短バッチの計測でもバラツキを低く抑えることができるようになる。
【００５１】
以上の説明のように、間欠する周期を含まずにパルス出力が連続的に送出される。すなわち、時系列的に連続したパルス列として送出される。これにより、パルス出力から周期計測や短バッチによる計測が可能になる。パルス出力のカウント数に誤差は無く、正確な出力が得られるようになる。
【実施例２】
【００５２】
図３は本発明の演算システムでの処理方法の一実施の形態（第二実施形態）を示す構成図である。また、図４は上位側ＣＰＵの構成を示す図、図５は下位側ＣＰＵの構成を示す図、図６及び図７は流量演算システムの制御を示す制御説明図である。
【００５３】
図３において、コリオリ流量計３１は、公知の流量計本体１２と、本発明に関連する変換器３２とを備えて構成されている。コリオリ流量計３１は、変換器３２を介して下流装置１４に接続されており、この下流装置１４へパルス信号を出力・送出するように構成されている。尚、上述の第一実施形態と同様に、下流装置１４を例えば表示装置とする場合には、この表示装置としての下流装置１４を変換器３２に一体化してコリオリ流量計３１の構成に含ませても良いものとする。
【００５４】
変換器３２は、流量演算システム３３を備えて構成されている（一般的な機能を有する他の構成については図示及び説明を省略するものとする）。流量演算システム３３は、インターフェース１６、１７と、上位側ＣＰＵ３４及び下位側ＣＰＵ３５（二つの処理装置）とを備えて構成されている。インターフェース１６には、流量計本体１２が接続されている。また、インターフェース１７には、下流装置１４が接続されている。
【００５５】
図３ないし図５において、上位側ＣＰＵ３４及び下位側ＣＰＵ３５は、演算、制御、判断をつかさどる部分として備えられている。上位側ＣＰＵ３４には、流量計本体（検出手段）１２からの検出値（検出量）がインタフェース１６を介して入力されるようになっている。上位側ＣＰＵ３４は、流量演算処理（演算処理）３６を行う上流側演算手段として備えられている。上位側ＣＰＵ３４は、流量演算処理３６の演算結果を流量データ（演算検出値データ）として下位側ＣＰＵ３５へ出力することができるように構成されている。
【００５６】
下位側ＣＰＵ３５は、上位側ＣＰＵ３４からの流量データをパルス信号に変換してこれを出力・送出するパルス出力処理３７を行う下流側演算手段として備えられている。パルス信号の出力・送出は、インターフェース１７を介して行われるようになっている。
【００５７】
上位側ＣＰＵ３４は、流量演算処理３６を行うために、上位側演算部３８と、上位側制御部３９と、上位側タイマ割り込み部４０と、上位側入力部４１と、上位側出力部４２とを備えて構成されている。上位側入力部４１は、インターフェース１６に接続されている。また、上位側出力部４２は、下位側ＣＰＵ３５に接続されている。上位側入力部４１には、上位側制御部３９が接続されている。この上位側制御部３９には、上位側演算部３８と、上位側タイマ割り込み部４０と、上位側出力部４２とがそれぞれ接続されている。
【００５８】
上位側タイマ割り込み部４０は、流量演算処理３６による流量演算完了の都度、タイマ割り込みが発生するように構成されている。タイマ割り込みは、図６中、下向きの矢印で示されている。タイマ割り込みは、流量演算完了割り込みとなっている。このようなタイマ割り込みの発生周期は、流量演算処理３６における流量演算周期に相当するようになっている。流量演算周期は、図中においてＴｘで示されている。流量演算周期Ｔｘは、Ｔｘ＝Ｔ（１±ε）の関係となる式で定義されている。この式において、Ｔは基準周期、εは周期の変動を示している。ここで基準周期Ｔは例えば１００ｍｓ、周期の変動εは、例えばε≒０．５％で設定されるものとする（一例であるものとする。εは小さい方が好ましいものとする）。
【００５９】
下位側ＣＰＵ３５は、パルス出力処理３７を行うために、下位側演算部４３と、下位側制御部４４と、下位側タイマ割り込み部４５と、記憶部４６と、カウンタ４７と、下位側入力部４８と、下位側出力部４９とを備えて構成されている。下位側出力部４９は、インターフェース１７に接続されている。また、下位側入力部４８は、上位側ＣＰＵ３４に接続されている。下位側入力部４８には、下位側制御部４４が接続されている。この下位側制御部４４には、下位側演算部４３と、下位側タイマ割り込み部４５と、記憶部４６と、カウンタ４７と、下位側出力部４９とがそれぞれ接続されている。
【００６０】
下位側タイマ割り込み部４５は、上位側ＣＰＵ３４の上位側タイマ割り込み部４０によるタイマ割り込みよりも十分に短い周期でタイマ割り込みが発生するように構成されている。下位側タイマ割り込み部４５のタイマ割り込みは、上位側タイマ割り込み部４０によるタイマ割り込みに対して非同期で発生するように設定されている。下位側タイマ割り込み部４５のタイマ割り込み周期、すなわち下位側タイマ割り込み周期をＴｕとすると、この下位側タイマ割り込み周期Ｔｕは、上位側ＣＰＵ３４の流量演算周期Ｔｘ（基準周期Ｔは１００ｍｓ）に対して１／８程度となる１２．５ｍｓにここでは設定されている（一例であるものとする。ｎを２以上の整数とする１／ｎで設定することが好ましいものとする）。
【００６１】
カウンタ４７は、下位側タイマ割り込み周期Ｔｕ毎に発生するタイマ割り込みの発生回数を所定のルールでカウントするために備えられている。カウンタ４７は、上位側ＣＰＵ３４の上位側タイマ割り込み部４０によるタイマ割り込みが発生する都度、ゼロクリア（０リセット）されるように設定されている（これが所定のルール）。カウンタ４７は、図６中にも示しているが、ゼロクリアされると最初からカウントしはじめるするように設定されている。
【００６２】
カウンタ４７のカウント値Ｎは、ここでの例において次のようになる。すなわち、基準周期Ｔが１００ｍｓ、下位側タイマ割り込み周期Ｔｕが１２．５ｍｓに設定されることから、流量演算周期Ｔｘにおける周期の変動εを考慮すると、カウント値Ｎは、Ｎ＝７又は８のいずれかになる。尚、一例としてカウント値Ｎ＝６の時の値（６）を所定の割り込み回数Ｎａとしておく（Ｎａ＝６）。この所定の割り込み回数Ｎａ（Ｎａ＝６）については後述する。
【００６３】
図６中のタイマ割り込みの矢印に記されている「（１）」は、初期化の後に初めて発生する上位側タイマ割り込み、すなわち一回目の上位側タイマ割り込みを示している。また、「（２）」が記されるタイマ割り込みは、流量演算周期Ｔｘ経過後となる二回目の上位側タイマ割り込みを示している。同様に、「（３）」は三回目のタイマ割り込み、…を示している。
【００６４】
この他、図６中のＴｘ（１）はシステムの初期化後初めてとなる一回目の流量演算周期を示している。また、Ｔｘ（２）は二回目の流量演算周期、Ｔｘ（３）は三回目の流量演算周期、…を示している。尚、一回目の流量演算周期Ｔｘ（１）にて流量演算がなされて得られた演算結果（Ｑｍ）は、システムの初期化直後の結果であって、ここでは便宜上、不安定な演算結果が含まれているものと仮定する（実際、不安定とは限らない。飽くまで便宜上であるものとする。演算結果は、二回目の流量演算周期Ｔｘ（２）に入るまでに必ず安定するものとする）。流量演算周期Ｔｘ及び上位側タイマ割り込みは、コリオリ流量計３１の電源を遮断（ＯＦＦ）するまで続くものとする（下位側タイマ割り込み周期Ｔｕも続くものとする）。
【００６５】
流量演算システム３３は、このシステムに電源が投入（ＯＮ）されてシステムの初期化が完了すると、流量計本体１２からの検出値の入力に基づいて流量演算が上位側ＣＰＵ３４の上位側演算部３８にて行われる。すなわち、上位側ＣＰＵ３４により流量演算処理３６が行われる。
【００６６】
先ず、一回目の流量演算周期Ｔｘ（１）の間において流量演算が行われ、この演算完了と同時に一回目の上位側タイマ割り込み（１）が発生する。この時、上位側ＣＰＵ３４での流量演算処理３６による演算結果が直ぐに下位側ＣＰＵ３５のパルス出力処理３７によりパルス出力として下流装置１４へ送出されず、カウンタ４７のカウント値Ｎが一回目の上位側タイマ割り込み（１）の発生から数えて所定の割り込み回数Ｎａ（Ｎａ＝６）となった時にパルス出力として送出される。カウンタ４７のカウント値Ｎ＝６の時に出力されるパルス信号は、一回目のパルス出力であり、パルス出力送出時間９９ｍｓにて送出される（パルス出力送出時間９９ｍｓ等については後述する）。
【００６７】
下位側タイマ割り込み周期Ｔｕ（＝１２．５ｍｓ）毎に発生するタイマ割り込みの発生回数をカウントするカウンタ４７は、一回目の上位側タイマ割り込み（１）が発生すると、ゼロクリア（０リセット）されて最初からカウントを開始する。そして、所定の割り込み回数Ｎａと同じ数のカウント値Ｎ＝６の時になると、下位側ＣＰＵ３５の下位側制御部４４の制御に基づき一回目のパルス出力がパルス出力送出時間９９ｍｓ（後述する）にて送出される。
【００６８】
この説明で分かるように、パルス信号は、上位側タイマ割り込みに対して非同期で出力・送出される。言い換えれば、パルス出力は、流量演算の終了のタイミングに対して非同期となる制御により送出される。
【００６９】
本発明によれば、パルス出力を流量演算の終了（上位側タイマ割り込みの発生）のタイミングに対して非同期とすることにより、特に図示しないが、流量演算の終了をトリガにする他の負荷に係る演算処理を行う時間帯と、パルス出力処理３７によるパルス出力の送出を行う時間帯とを積極的に分ける点が特徴になっている。
【００７０】
一回目の上位側タイマ割り込み（１）が発生すると、これと同時に二回目の流量演算周期Ｔｘ（２）に入る。上位側ＣＰＵ３４の流量演算処理３６では、新たに流量演算が行われる。この二回目の流量演算周期Ｔｘ（２）での流量演算が完了すると、二回目のタイマ割り込み（２）が発生する。この時、さきほどパルス出力送出時間９９ｍｓにて送出されたパルス出力は、一回目のタイマ割り込み（１）の発生に対して、所定の割り込み回数Ｎａ分の時間的なズレがあることから、未だ終了しておらず、二回目の流量演算周期Ｔｘ（２）での流量演算の演算結果は、一旦下位側ＣＰＵ３５の記憶部４６にストアされる。二回目のタイマ割り込み（２）が発生すると、カウンタ４７はゼロクリア（０リセット）されて最初から再度カウントを開始する。
【００７１】
演算結果のストアに関しては、二回目のタイマ割り込み（２）が発生した後、下位側ＣＰＵ３５のパルス出力処理３７において行われる。
【００７２】
パルス出力送出時間９９ｍｓにて送出された一回目のパルス出力が終了すると、これと同時にさきほど一旦ストアされた、二回目の流量演算周期Ｔｘ（２）での演算結果がパルス出力処理３７により二回目のパルス出力として送出される。二回目のパルス出力は、次のようなパルス出力送出時間にて送出される。すなわち、Ｔｘ（１±θ％）となるようなパルス出力送出時間にて二回目のパルス出力が送出される。
【００７３】
パルス出力送出時間は、一回目のパルス出力が終了した時点でのカウンタ４７のカウント値Ｎが下位側制御部４４にて確認されて、これによって最適なパルス出力送出時間Ｔｘ（１±θ％）が設定されるものとする。具体的に説明すると（できるだけ簡単な説明にするために、ここでは流量演算周期Ｔｘ＝基準周期Ｔ＝１００ｍｓとする。また、θ＝１％とする。一回目のパルス出力は、９９ｍｓとなるパルス出力送出時間で送出されたことから、カウンタ４７のカウント値ＮはＮ＝６前後の値になる）、カウンタ４７のカウント値Ｎが６以上の場合には、二回目のパルス出力送出時間が９９ｍｓに設定される。これは、Ｔｘ（１−１％）＝１００ｍｓ＊（１−０．０１）であることによる。これに対し、カウンタ４７のカウント値Ｎが６未満の場合には、二回目のパルス出力送出時間が１０１ｍｓに設定される。これは、Ｔｘ（１＋１％）＝１００ｍｓ＊（１＋０．０１）であることによる。下位側タイマ割り込みを駆使し、上位側タイマ割り込み周期とのズレを周期毎にチェックする方式となる。
【００７４】
二回目のパルス出力は、パルス出力の送出待ちの状態であったことから、一回目のパルス出力の送出が終了すると直ぐに上記のパルス出力送出時間（９９ｍｓ又は１０１ｍｓ）にて送出される。二回目のパルス出力は、一回目のパルス出力に対して間欠する周期を含まずに連続的に送出される。
【００７５】
以降、この処理が繰り返される。すなわち、二回目のタイマ割り込み（２）が発生すると、これと同時に三回目の流量演算周期Ｔｘ（３）に入る。また、カウンタ４７がゼロクリア（０リセット）されて最初から再度カウントを開始する。上位側ＣＰＵ３４の流量演算処理３６では、新たに流量演算が行われる。この三回目の流量演算周期Ｔｘ（３）での流量演算が完了すると、三回目のタイマ割り込み（３）が発生する。この時、さきほどパルス出力送出時間９９ｍｓ又は１０１ｍｓにて送出されたパルス出力は終了してないことから、三回目の流量演算周期Ｔｘ（３）での流量演算の演算結果は、下位側ＣＰＵ３５のパルス出力処理３７において所定の変換及び算出が行われた後、一旦ストアされる。
【００７６】
パルス出力送出時間９９ｍｓ又は１０１ｍｓにて送出された二回目のパルス出力が終了すると、これと同時に一旦ストアされた三回目の流量演算周期Ｔｘ（３）での演算結果が三回目のパルス出力としてパルス出力送出時間９９ｍｓ又は１０１ｍｓにて送出される。三回目のパルス出力は、二回目のパルス出力に対して間欠する周期を含まずに連続的に送出される。
【００７７】
三回目のタイマ割り込み（３）が発生すると、これと同時に四回目の流量演算周期Ｔｘ（４）に入る。また、カウンタ４７がゼロクリア（０リセット）されて最初から再度カウントを開始する。上位側ＣＰＵ３４の流量演算処理３６では、新たに流量演算が行われる。この四回目の流量演算周期Ｔｘ（４）での流量演算が完了すると、特に図示しないが、四回目のタイマ割り込み（４）が発生する。この時、さきほどパルス出力送出時間９９ｍｓ又は１０１ｍｓにて送出されたパルス出力は終了してないことから、四回目の流量演算周期Ｔｘ（４）での流量演算の演算結果は、下位側ＣＰＵ３５のパルス出力処理３７において所定の変換及び算出が行われた後、一旦ストアされる。
【００７８】
パルス出力送出時間９９ｍｓ又は１０１ｍｓにて送出された三回目のパルス出力が終了すると、これと同時に一旦ストアされた四回目の流量演算周期Ｔｘ（４）での演算結果が四回目のパルス出力としてパルス出力送出時間９９ｍｓ又は１０１ｍｓにて送出される（図示省略）。四回目のパルス出力は、三回目のパルス出力に対して間欠する周期を含まずに連続的に送出される。パルス出力は、コリオリ流量計３１の電源を遮断（ＯＦＦ）するまで続くものとする。
【００７９】
ここまでの説明をまとめてみると、以下の如くなる（図７参照）。尚、流量演算周期Ｔｘ＝Ｔ（１±ε）に対し、パルス出力を開始するための移相時間を所定の割り込み回数Ｎａで対応させ、パルス出力送出時間ＴｎをＴｎ＝Ｔｘ（１±θ）、下位側タイマ割り込み周期をＴｕとして定義するとともに、パルス出力送出完了時での流量演算周期Ｔｘ中の下位側タイマ割り込み周期Ｔｕの発生回数をＮ（カウンタ４７のカウント値）とする。
【００８０】
（１）システムに電源が投入（ＯＮ）されてシステムの初期化が完了すると、流量演算周期Ｔｘが生成される。流量演算周期Ｔｘ間では、下位側タイマ割り込み周期Ｔｕがカウントされる（下位側タイマ割り込み周期Ｔｕのカウントは、次の流量演算周期Ｔｘが開始されると同時にゼロクリアされる）。
【００８１】
（２）パルス出力を開始するための移相時間に相当する所定の割り込み回数Ｎａ（整数）がセットされる。また、流量演算周期Ｔｘの割り込みを受けてこの流量演算周期Ｔｘでの演算結果（Ｑｍ）が一旦ストアされタイムディレイされる。この後、一回目のパルス出力送出時間Ｔａ（以下の規定参照）がセットされて一回目のパルス出力の処理が実行される。パルス出力の処理は、パルス出力送出時間Ｔａと、先に得られて一旦ストアされた演算結果から、パルス信号への変換やパルス出力の送出に必要なパルス数、パルス幅等が算出されてパルス信号の出力・送出が行われる。
【００８２】
（３）一回目のパルス出力の送出完了時において、カウンタ４７のカウント値Ｎに基づき、二回目となる次のパルス出力送出時間が以下の規定したＴａ又はＴｂにて設定される。１≦Ｎａ≦（Ｔｘ／Ｔｕ−１）とすると、
・Ｎ≧Ｎａの時は、Ｔａ＝Ｔｘ（１−θ％）
・Ｎ＜Ｎａの時は、Ｔｂ＝Ｔｘ（１＋θ％）
となる。
【００８３】
（４）設定された周期となるパルス出力送出時間Ｔａ又はＴｂと、先に得られて一旦ストアされた演算結果（Ｑｍ）から、パルス信号への変換やパルス出力の送出に必要なパルス数、パルス幅等が算出されてパルス信号の出力・送出が行われる。
【００８４】
（５）パルス出力の送出完了時において、カウンタ４７のカウント値Ｎに基づき、次のパルス出力送出時間がＴａ又はＴｂにて設定される。以下、同様なことが繰り返される。
【００８５】
以上の説明のように、間欠する周期を含まずにパルス出力が連続的に送出される。すなわち、時系列的に連続したパルス列として送出される。これにより、パルス出力から周期計測や短バッチによる計測が可能になる。パルス出力のカウント数に誤差は無く、正確な出力が得られるようになる。
【００８６】
続いて、図８ないし図１４を参照しながら上述の第二実施形態における流量演算システム３３の作用に関する他の例を説明する。尚、流量演算システム自体の構成は基本的に上述の説明と同じであるので、ここでは構成の説明を省略するものとする。必要に応じて上述の第二実施形態における流量演算システム３３の説明で用いた図面を参照するものとする。
【００８７】
図８は他の例となる流量演算システムの制御説明図である。また、図９は他の例となる流量演算システムにおける上位側ＣＰＵの制御に係るフローチャート、図１０ないし図１４は他の例となる流量演算システムにおける下位側ＣＰＵの制御に係るフローチャートである。
【００８８】
図８において、この図の左側で図の上から下に向けて、「上位側ＣＰＵ３４のタイマ割り込み周期」、「下位側ＣＰＵ３５のタイマ割り込み周期」、「パルス出力」が順に記されている。また、「パルス出力周期に関して」が図の下側に記されている。図８は、上位側ＣＰＵ３４及び下位側ＣＰＵ３５を使用して、パルス出力を時系列的に連続したパルス列として送出した状態を模式的にしてしている。
【００８９】
「上位側ＣＰＵ３４のタイマ割り込み周期」における下向きの矢印は、上位側タイマ割り込みの発生位置を示している。また、「上位側ＣＰＵ３４のタイマ割り込み周期」における横向きで範囲を表す矢印は、流量演算周期Ｔｘを示している。流量演算周期Ｔｘは、基準周期Ｔ±０．５％未満の誤差で設定されている。上位側ＣＰＵ３４は、流量演算処理３６を起動する上位側タイマ割り込みを一定周期で発生させるように構成されている。
【００９０】
「下位側ＣＰＵ３５のタイマ割り込み周期」における下向きの矢印は、下位側タイマ割り込みの発生位置を示している。また、破線の下向きの矢印は、上位側タイマ割り込みの発生に基づくカウンタ４７のカウント値ゼロクリアのタイミングを示している。「下位側ＣＰＵ３５のタイマ割り込み周期」における横向きで範囲を表す矢印は、下位側タイマ割り込み周期Ｔｕを示している。下位側タイマ割り込み周期Ｔｕは、（基準周期Ｔ／ｎ）±０．５％未満の誤差で設定されている。下位側ＣＰＵ３５は、パルス出力を演算（パルス数、パルス幅）するとともに、パルス出力の起動を行うように構成されている。
【００９１】
「下位側ＣＰＵ３５のタイマ割り込み周期」においては、破線の下向きの矢印の位置でカウンタ４７のカウント値がゼロクリアされ、この後、下位側タイマ割り込みの発生がある都度、カウンタ４７はカウントされるようになっている。下向きの矢印の先に存在する数字は、カウンタ４７のカウント値を示しており、ここでは１、２、…ｎ−１、ｎまで記されている。カウンタ４７はゼロクリアの後にｎまでカウントされるようになる。そして、丁度、上位側タイマ割り込みの発生があると、再度ゼロクリアされる。これが繰り返し続くようになっている。
【００９２】
上記の基準周期Ｔは、一定の周期であるものとする。しかしながら、上位側ＣＰＵ３４及び下位側ＣＰＵ３５は、それぞれ基準周期Ｔを用いて設定をしても誤差が生じてしまうものとする。
【００９３】
上位側ＣＰＵ３４及び下位側ＣＰＵ３５は、それぞれのタイマ割り込みが非同期であるものとする。このため、上位側タイマ割り込みの発生位置及び下位側タイマ割り込みの発生位置は異なっているものとする（破線の下向きの矢印と、実線の下向きの矢印とを見れば、発生位置が異なっていることが分かる）。
【００９４】
「パルス出力」における左側の上向きの矢印は、この位置で初回のパルス出力が開始されることを示している。また、右側の上向きの矢印は、この矢印一つで、初回のパルス出力が終了する位置、パルス出力が設定される位置、二回目のパルス出力が開始される位置を示している。「パルス出力」における横向きで範囲を表す矢印は、パルス出力周期を示している。左側の上向きの矢印と右側の上向きの矢印との間のパルス出力周期は、初回のパルス出力に係る周期であり、右側の上向きの矢印から右側となるパルス出力周期は、二回目のパルス出力に係る周期を示している。
【００９５】
パルス出力の起動位置は、カウンタ４７のカウント値がｎ−１の時を基準としている。初回のパルス出力は、カウンタ４７のカウント値がｎ−１の時に起動され、二回目以降のパルス出力は、パルス出力終了時のカウント値に基づいてパルス出力周期が設定されている。
【００９６】
パルス出力周期の設定に関しては、（ｎ−２）≦カウント値≦ｎ、２≦ｎ：ｎは整数とすると、
・カウント値≧（ｎ−１）の場合：基準周期Ｔの９９％を設定
・カウント値＜（ｎ−１）の場合：基準周期Ｔの１０１％を設定
となる。
【００９７】
もう少し詳しくパルス出力周期の設定に関して説明すると、図８中の「パルス出力周期に関して」における下向きの矢印は、下位側タイマ割り込みの発生位置を示している。下位側タイマ割り込みは、カウンタ４７のカウント値がｎ−２、ｎ−１、ｎの時を示している。「パルス出力周期に関して」における横向きで範囲を表す破線の矢印は、この範囲内でパルス出力が終了することを意味している。「パルス出力周期に関して」における上向きの矢印（１）、（２）は、それぞれパルス出力終了位置を示している。
【００９８】
「パルス出力周期に関して」において、パルス出力終了位置が（１）の場合には、基準周期Ｔの１０１％でパルス出力周期が設定されるものとする。また、パルス出力終了位置が（２）の場合には、基準周期Ｔの９９％でパルス出力周期が設定されるものとする。
【００９９】
この他、図８においては、基準周期Ｔの誤差が小さくなればパルス出力周期の設定値が変更できるものとし、
・カウント値≧（ｎ−１）の場合：９９％≦パルス出力周期の比率＜１００％
・カウント値＜（ｎ−１）の場合：１０１％≧パルス出力周期の比率＞１００％
とする。
【実施例３】
【０１００】
図８ないし図１４を参照しながら流量演算システムの具体的な制御例について説明する。コリオリ流量計３１の電源が投入（ＯＮ）されると、流量演算システムが初期化される。すなわち、上位側ＣＰＵ３４では、図９に示すステップＳ１にて初期化が行われる。また、下位側ＣＰＵ３５では、図１０に示すステップＳ１１にて初期化が行われる。先ず、図８及び図９を参照しながら上位側ＣＰＵ３４の制御について説明する。
【０１０１】
ステップＳ１にて初期化が行われる。次に、ステップＳ２にて基準周期Ｔに基づいて流量演算周期Ｔｘが生成され（基準周期Ｔ＝１００ｍｓ）、この流量演算周期Ｔｘにより流量演算処理３６が開始される（ステップＳ３）。次に、流量演算処理３６が完了すると、ステップＳ４にて上位側タイマ割り込みが発生するとともに、流量データの出力が行われる。上位側タイマ割り込みの発生及び流量データの出力が完了すると、ステップＳ３からの処理が再度繰り返される。上位側ＣＰＵ３４では、流量演算周期Ｔｘのタイミングで上位側タイマ割り込みが発生するとともに、流量データが下位側ＣＰＵ３５へ出力される。
【０１０２】
図８及び図１０において、下位側ＣＰＵ３５ではステップＳ１１にて初期化が行われる。次に、ステップＳ１２にて二つのカウンタＡ、Ｂが初期化（ゼロクリア）される。カウンタＡは、下位側ＣＰＵ３５での下位側タイマ割り込みの発生回数をカウントするカウンタ（カウンタ４７に相当）である。カウンタＢは、初回のパルス信号を出力したか否かを判別するためのカウンタである。次に、ステップＳ１３にて下位側タイマ割り込み周期Ｔｕの設定が行われる。下位側タイマ割り込み周期Ｔｕは、基準周期Ｔの１／ｎで設定される。次に、ステップＳ１４にて所定の割り込み回数Ｎａが設定（ここではｎ−１）され、そして、ステップＳ１５にて下位側タイマ割り込みＴｕが生成される。
【０１０３】
図８及び図１１において、次に、ステップＳ１６にて下位側タイマ割り込みの発生があるか否かが判断される。ステップＳ１６は下位側タイマ割り込みの発生があるまで繰り返される。下位側タイマ割り込みの発生があると（ステップＳ１６でＹ）、次にステップＳ１７にてカウンタＡの数が一つカウントされる（＋１）。次に、ステップＳ１８にて上位側ＣＰＵ３４からの流量データの入力有無が判断される。ステップＳ１８にて流量データの入力がある場合には（ステップＳ１８でＹ）、上位側ＣＰＵ３４において上位側タイマ割り込みの発生があることから、ステップＳ１９にてカウンタＡがゼロクリアされる（カウンタＡに０が入力される）とともに、ステップＳ２０にて、入力された流量データが一旦ストアされる。そして、ステップＳ１６からの処理が再度繰り返される（ステップＳ１６からの処理が再度繰り返されると、カウンタＡの数がカウントアップされる）。
【０１０４】
ステップＳ１８にて流量データの入力がない場合には（ステップＳ１８でＮ）、次にステップＳ２１にてカウンタＢの数が０（ゼロ）か否かが判断される。カウンタＢの数が０（ゼロ）の場合には（ステップＳ２１でＹ）、次にステップＳ２２にてカウンタＡが所定の割り込み回数Ｎａに等しいか否かが判断される。カウンタＡの数が所定の割り込み回数Ｎａに等しくない場合には（ステップＳ２２でＮ）、初回のパルス出力のタイミングでないと判断されてステップＳ１６からの処理が再度繰り返される。
【０１０５】
これに対してカウンタＡの数が所定の数Ｎａに等しい場合には（ステップＳ２２でＹ）、すなわちステップＳ１６からの処理が繰り返されてカウンタＡの数がｎ−１までカウントアップされた場合には、ステップＳ２３のパルス出力処理（初回）３７にて初回のパルス出力が開始される。このパルス出力処理（初回）３７は、次のようなステップを経て処理される。
【０１０６】
すなわち、図１２に示す如く、ステップＳ４１にてパルス出力周期が基準周期Ｔの９９％で設定される。次に、ステップＳ４２にて初回のパルス出力のための演算（パルス数、パルス幅）が演算される。そして、ステップＳ４３にて初回のパルス出力が開始され、図１１のステップＳ２４の処理へ移行する。初回のパルス出力は図８からも分かるように、上位側ＣＰＵ３４とは別に独立した下位側ＣＰＵ３５のタイミングで出力・送出される。
【０１０７】
パルス出力処理（初回）３７の後、ステップＳ２４にてカウンタＢの数が一つカウントされる（＋１）。尚、カウンタＢの数がカウントされることにより、この後にステップＳ２２〜Ｓ２４の処理が行われないことになる。これは、初回のパルス出力が開始されたことから、ステップＳ２１にてＮ側の処理へ移行してしまうためである。カウンタＢの数がカウントアップされると、ステップＳ１６からの処理が再度繰り返される。
【０１０８】
ステップＳ２１にてカウンタＢの数が０（ゼロ）でないと判断されると（ステップＳ２１でＮ）、次にステップＳ２５にてパルス出力が終了したか否かが判断される。ここまでの説明では初回のパルス出力しか送出してないことから、この時点では初回のパルス出力が終了したか否かが判断される。初回のパルス出力が終了してない場合には（ステップＳ２５でＮ）、ステップＳ１６からの処理が再度繰り返される。
【０１０９】
ステップＳ２５にてパルス出力が終了したと判断されると（ステップＳ２５でＹ）、次にステップＳ２６にてカウンタＡの数が所定の割り込み回数Ｎａ以上か否かが判断される。カウンタＡの数が所定の割り込み回数Ｎａ以上の場合には（ステップＳ２６でＹ）、ステップＳ２７にてパルス出力処理（Ａ≧Ｎａ）３７が行われ、カウンタＡの数が所定の割り込み回数Ｎａ未満の場合には（ステップＳ２６でＮ）、ステップＳ２８にてパルス出力処理（Ａ＜Ｎａ）３７が行われる。
【０１１０】
パルス出力処理（Ａ≧Ｎａ）３７は、次のようなステップを経て処理される。すなわち、図１３に示す如く、ステップＳ５１にて次のパルス出力周期が基準周期Ｔの９９％で設定される。ステップＳ５２にて次のパルス出力のための演算（パルス数、パルス幅）が演算される。そして、ステップＳ５３にて次のパルス出力が開始され、図１１のステップＳ１６の処理へ移行する。次のパルス出力は、図８からも分かるように、初回のパルス出力に対して間欠する周期を含まずに連続的に送出される。
【０１１１】
一方、パルス出力処理（Ａ＜Ｎａ）３７は、次のようなステップを経て処理される。すなわち、図１４に示す如く、ステップＳ６１にて次のパルス出力周期が基準周期Ｔの１０１％で設定される。ステップＳ６２にて次のパルス出力のための演算（パルス数、パルス幅）が演算される。そして、ステップＳ６３にて次のパルス出力が開始され、図１１のステップＳ１６の処理へ移行する。次のパルス出力は、図８からも分かるように、初回のパルス出力に対して間欠する周期を含まずに連続的に送出される。
【０１１２】
二回目のパルス出力が開始されると、ステップＳ１６からの処理が再度繰り返される。すなわち、ステップＳ１６にて下位側タイマ割り込みの発生があるか否かが判断される。下位側タイマ割り込みの発生があると（ステップＳ１６でＹ）、次にステップＳ１７にてカウンタＡの数が一つカウントされる（＋１）。次に、ステップＳ１８にて上位側ＣＰＵ３４からの流量データの入力有無が判断される。ステップＳ１８にて流量データの入力がある場合には（ステップＳ１８でＹ）、ステップＳ１９にてカウンタＡがゼロクリアされるとともに、ステップＳ２０にて、入力された流量データが一旦ストアされる。そして、ステップＳ１６からの処理が再度繰り返される（ステップＳ１６からの処理が再度繰り返されると、カウンタＡの数がカウントアップされる）。
【０１１３】
ステップＳ１８にて流量データの入力がない場合には（ステップＳ１８でＮ）、次にステップＳ２１にてカウンタＢの数が０（ゼロ）か否かが判断される。ここでは既に初回のパルス出力が完了しているため、ステップＳ２１にてカウンタＢの数が０（ゼロ）でないと判断される（ステップＳ２１でＮ）。次にステップＳ２５にてパルス出力が終了したか否かが判断される。パルス出力が終了してない場合には（ステップＳ２５でＮ）、ステップＳ１６からの処理が再度繰り返される。尚、ここからは図８においての図示を省略するものとする。
【０１１４】
ステップＳ２５にてパルス出力が終了したと判断されると（ステップＳ２５でＹ）、次にステップＳ２６にてカウンタＡの数が所定の割り込み回数Ｎａ以上か否かが判断される。カウンタＡの数が所定の割り込み回数Ｎａ以上の場合には（ステップＳ２６でＹ）、ステップＳ２７にてパルス出力処理（Ａ≧Ｎａ）３７が行われ、カウンタＡの数が所定の割り込み回数Ｎａ未満の場合には（ステップＳ２６でＮ）、ステップＳ２８にてパルス出力処理（Ａ＜Ｎａ）３７が行われる。
【０１１５】
パルス出力処理（Ａ≧Ｎａ）又はパルス出力処理（Ａ＜Ｎａ）にて次のパルス出力が開始されると、このパルス出力は、一つ前のパルス出力に対して間欠する周期を含まずに連続的に送出される。次のパルス出力が開始されると、図１１のステップＳ１６の処理へ移行して、再度処理が繰り返される。パルス出力は、コリオリ流量計３１の電源を遮断（ＯＦＦ）するまで間欠する周期を含まずに連続的に送出される。
【０１１６】
以上の説明のように、間欠する周期を含まずにパルス出力が連続的に送出される。すなわち、時系列的に連続したパルス列として送出される。これにより、パルス出力から周期計測や短バッチによる計測が可能になる。パルス出力のカウント数に誤差は無く、正確な出力が得られるようになる。
【０１１７】
その他、本発明は本発明の主旨を変えない範囲で種々変更実施可能なことは勿論である。
【符号の説明】
【０１１８】
１１…………………コリオリ流量計
１２…………………流量計本体（検出手段）
１３…………………変換器（流量変換器）
１４…………………下流装置
１５…………………流量演算システム
１６、１７…………インターフェース
１８…………………ＣＰＵ
１９…………………流量演算処理（演算処理）タスク
２０…………………パルス出力処理タスク
３１…………………コリオリ流量計
３２…………………変換器（流量変換器）
３３…………………流量演算システム
３４…………………上位側ＣＰＵ（処理装置）
３５…………………下位側ＣＰＵ（処理装置）
３６…………………流量演算処理（演算処理）
３７…………………パルス出力処理
３８…………………上位側演算部
３９…………………上位側制御部
４０…………………上位側タイマ割り込み部
４１…………………上位側入力部
４２…………………上位側出力部
４３…………………下位側演算部
４４…………………下位側制御部
４５…………………下位側タイマ割り込み部
４６…………………記憶部
４７…………………カウンタ
４８…………………下位側入力部
４９…………………下位側出力部
【技術分野】
【０００１】
本発明は、演算システムでの処理方法に関し、詳しくは、演算システムにおいてパルス出力を時系列的に連続したパルス列として送出する処理を行うための処理方法に関する。
また、本発明は、演算システムでの処理方法を採用する流量変換器や、この流量変換器を備えるコリオリ流量計に関する。
【背景技術】
【０００２】
コリオリ流量計の変換器におけるパルス信号の出力処理に関する技術としては、例えば、本願出願人による下記特許文献１に開示された技術が知られている。
【０００３】
下記特許文献１おいて、コリオリ流量計は、流量計本体と変換器とを備えて構成されている。変換器には、流量計本体からの検出値が入力されるようになっている。検出値が変換器に入力されると、変換器の内部では、マイクロプロセッサが演算等を行いパルス信号が出力されるようになっている。コリオリ流量計からの（変換器からの）パルス信号を受信する下流側装置では、パルスの単位時間当たりのパルス数をカウントして瞬時質量流量値が得られるように構成されている。また、下流装置では、パルス数を積算することにより質量流量の総量が得られるように構成されている。
【０００４】
変換器から出力されるパルス信号に関して、パルス出力休止状態が存在してしまうことが下記特許文献１に開示されている。また、下記特許文献１には、パルス出力休止状態の時間間隔を狭めようとしてパルス周期を広げると、逆に一定周期中で、算出されたパルスの全てを出力することができないパルス未出力状態が存在してしまうことも開示されている。一方、下流装置においては、単位時間当たりのパルス数をカウントして瞬時流量値を出力する際に、変換器からのパルス信号にパルス出力休止状態が存在してしまうと、単位時間の取り方によってカウント値が流量を正確に表示しない恐れがあるということが開示されている。
【０００５】
下記特許文献１の発明は、変換器において算出されたパルス数の全てを出力した後に、次の一定周期までのパルス休止時間を可能な限り小さくする技術を提案することを目的としている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−１３３５７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、パルス信号の出力に関しては、本願出願人による特許文献１に開示された技術と異なる別の方式の技術も本願出願人は考えついている。以下、本願出願人による別の方式の技術についてを説明する。また、発生する問題点についても説明する。
【０００８】
図１５（ａ）において、コリオリ流量計におけるパルス信号の出力に関する演算システムの構成の一例を挙げると、上位側演算手段（ＣＰＵ）１及び下位側演算手段（ＣＰＵ）２の二つのＣＰＵを備えて変換器３の流量演算システムが構成されている。上位側演算手段１では、流量計本体４からの検出値の入力によって流量演算が行われるようになっている。また、上位側演算手段１では、流量演算結果を流量データとして下位側演算手段２へ出力するようになっている。下位側演算手段２では、流量データをパルス信号に変換すべく演算が行われ、この演算の後にすぐ変換したパルス信号を下流装置５へ出力するようになっている。尚、二つのＣＰＵを用いるのは、上位側演算手段１の演算処理負担を軽減して全体の処理速度を向上させるためである。
【０００９】
図１５（ｂ）において、上位側演算手段１及び下位側演算手段２の各周期は、例えば１００ｍｓで同じに設定されている。具体的には、上位側演算手段１が一定周期の１００ｍｓであるとすると、この一定周期１００ｍｓに対し下位側演算手段２では、上位側演算手段１の終了をトリガにして、２ｍｓ休止し、残りの９８ｍｓにてパルス信号を出力するように設定されている（上位側演算手段１において（１）で示す一定周期１００ｍｓの終了をトリガにして、下位側演算手段２では（２）で示す２ｍｓの休止を行い、（３）で示す残りの９８ｍｓにてパルス信号を出力する。これを繰り返すことになり、（４）で示す一定周期１００ｍｓの終了をトリガにして、（５）で示す２ｍｓの休止を行い、（６）で示す残りの９８ｍｓにてパルス信号を出力する…）。上位側演算手段１及び下位側演算手段２の各周期は、１００ｍｓで同期した状態になっている。
【００１０】
２ｍｓの休止とは、流量データを一定時間当たりのパルス数（パルス周波数）に変換する演算処理を行うために必要となる、パルス出力を行わない時間帯であるとともに、上位側演算手段１の終了をトリガにする他の負荷に係る演算処理を行う時間帯でもあり、特に他の負荷に係る演算処理を行う時間帯として大部分が占められている。このことから、２ｍｓの休止が設定されないと、他の負荷に係る演算処理やパルス信号の出力が行われないことになる。
【００１１】
２ｍｓの休止が設定されることにより、パルス信号が間欠的に出力されることになる。２ｍｓの休止が設定されることにより、変換器３から出力されるパルス信号にパルス出力休止状態が存在することになる。問題点としては、バッチの計測において特に短い時間となる短バッチの計測では、２ｍｓの休止時間などのパルス出力休止状態が無視できなくなる可能性が高いことである。
【００１２】
本発明は、短バッチの計測でも影響のでない処理方法として、演算システムでの処理方法を提供することを課題とする。
また、流量変換器及びコリオリ流量計を提供することについても課題とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するためになされた請求項１記載の本発明の演算システムでの処理方法は、検出手段により検出された検出量に基づき演算処理を行うとともに、該演算処理での演算結果をパルス出力として送出するパルス出力処理を行う演算システムでの処理方法において、前記パルス出力処理における前記パルス出力の送出を、前記演算処理の終了のタイミングに非同期となるよう制御して、この制御の繰り返しにより時系列的に連続したパルス列として送出することを特徴としている。
【００１４】
請求項２記載の本発明の演算システムでの処理方法は、請求項１に記載の演算システムでの処理方法において、前記演算処理の演算周期と、該演算周期に対応する前記パルス出力処理のパルス出力送出時間とを比較し、この比較結果に基づいて次回のパルス出力送出時間を設定することを特徴としている。
【００１５】
請求項３記載の本発明の演算システムでの処理方法は、請求項２に記載の演算システムでの処理方法において、比較することにより、前記パルス出力送出時間がこれに対応する前記演算周期よりも多であれば、前記次回のパルス出力送出時間を前記演算周期に対して−θ％で規定される時間で設定するものとし、前記パルス出力送出時間がこれに対応する前記演算周期よりも少であれば、前記次回のパルス出力送出時間を前記演算周期に対して＋θ％で規定される時間で設定するものとすることを特徴としている。
【００１６】
請求項４記載の本発明の演算システムでの処理方法は、請求項１に記載の演算システムでの処理方法において、前記演算処理の演算周期に合わせて上位側タイマ割り込みを発生させるとともに、前記演算周期とは別に該演算周期の１／ｎとなる下位側タイマ割り込み（ｎ：２以上の整数）も発生させ、前記上位側タイマ割り込みの発生から数えた前記下位側タイマ割り込みの発生回数に基づいて、前記パルス出力処理における次回のパルス出力送出時間を設定することを特徴としている。
【００１７】
請求項５記載の本発明の演算システムでの処理方法は、請求項４に記載の演算システムでの処理方法において、前記下位側タイマ割り込みの発生回数が予め設定された整数に対して多であれば、前記次回のパルス出力送出時間を前記演算周期に対して−θ％で規定される時間で設定するものとし、前記下位側タイマ割り込みの発生回数が予め設定された整数に対して少であれば、前記次回のパルス出力送出時間を前記演算周期に対して＋θ％で規定される時間で設定するものとすることを特徴としている。
【００１８】
請求項６記載の本発明の演算システムでの処理方法は、請求項１ないし請求項５いずれか記載の演算システムでの処理方法において、二つの処理装置を用いることにより、前記演算処理と前記パルス出力処理とを分けて行うことを特徴としている。
【００１９】
請求項７記載の本発明の流量変換器は、請求項１ないし請求項６いずれか記載の演算システムでの処理方法を、流量演算システム用の処理方法として採用してなることを特徴としている。
【００２０】
請求項８記載の本発明のコリオリ流量計は、請求項７に記載の流量変換器を備えてなることを特徴としている。
【００２１】
このような特徴を有する本発明によれば、パルス出力処理を経て出力されるパルス信号が時系列的に連続したパルス列として送出される。パルス信号の出力が間欠する周期を含まずに連続的に送出されれば、周期計測や短バッチによる計測が可能になる。本発明によれば、下流装置においてパルス信号の出力のカウント数に誤差が無く、正確な出力を得ることが可能になる。
【発明の効果】
【００２２】
本発明によれば、演算システムでの処理方法に関して、従来よりも格段により良い方法を提供することができるという効果を奏する。
また、本発明によれば、このより良い方法を採用することによりなる流量変換器及びコリオリ流量計も提供することができるという効果を奏する。
【図面の簡単な説明】
【００２３】
【図１】本発明の変換器における出力処理方法の一実施の形態を示す構成図である。
【図２】流量演算システムの制御を示す制御説明図である。
【図３】本発明の演算システムでの処理方法の一実施の形態（第二実施形態）を示す構成図である。
【図４】上位側ＣＰＵの構成を示す図である。
【図５】下位側ＣＰＵの構成を示す図である。
【図６】流量演算システムの制御を示す制御説明図である。
【図７】流量演算システムの制御を示す制御説明図である。
【図８】他の例となる流量演算システムの制御説明図である。
【図９】他の例となる流量演算システムにおける上位側ＣＰＵの制御に係るフローチャートである。
【図１０】他の例となる流量演算システムにおける下位側ＣＰＵの制御に係るフローチャートである。
【図１１】他の例となる流量演算システムにおける下位側ＣＰＵの制御に係るフローチャートである。
【図１２】パルス出力処理（初回）に係るフローチャートである。
【図１３】パルス出力処理（Ａ≧Ｎａ）に係るフローチャートである。
【図１４】パルス出力処理（Ａ＜Ｎａ）に係るフローチャートである。
【図１５】（ａ）は従来例の流量演算システムの構成図、（ｂ）は制御説明図である。
【発明を実施するための形態】
【００２４】
本発明は、パルス出力処理を経て出力されるパルス信号が時系列的に連続したパルス列として送出され、パルス信号の出力が間欠する周期を含まずに連続的に送出することで周期計測や短バッチによる計測が可能とし、下流装置においてパルス信号の出力のカウント数に誤差が無く、正確な出力を得ることを実現できるようにした。
【実施例１】
【００２５】
以下、図面を参照しながら説明する。ここでの説明は、演算システムを備える装置としてコリオリ流量計を一例に挙げるものとする（コリオリ流量計に限るものではないものとする）。
【００２６】
図１は本発明の演算システムでの処理方法の一実施の形態（第一実施形態）を示す構成図である。また、図２は流量演算システムの制御を示す制御説明図である。
【００２７】
図１において、コリオリ流量計１１は、公知の流量計本体１２と、本発明に関連する変換器１３とを備えて構成されている。コリオリ流量計１１は、変換器１３を介して下流装置１４に接続されており、この下流装置１４へパルス信号を出力・送出するように構成されている。尚、下流装置１４を例えば表示装置とする場合には、この表示装置としての下流装置１４を変換器１３に一体化してコリオリ流量計１１の構成に含ませても良いものとする。
【００２８】
変換器１３は、流量演算システム１５を備えて構成されている（一般的な機能を有する他の構成については図示及び説明を省略するものとする）。流量演算システム１５は、マイクロコンピュータの機能を有しており、特に限定するものではないが、インターフェース１６、１７と、ＣＰＵ１８とを備えて構成されている。インターフェース１６には、流量計本体１２が接続されている。また、インターフェース１７には、下流装置１４が接続されている。
【００２９】
ＣＰＵ１８には、流量計本体（検出手段）１２からの検出値（検出量）がインタフェース１６を介して入力されるようになっている。ＣＰＵ１８は、演算、制御、判断をつかさどる部分として備えられている。ＣＰＵ１８は、流量演算処理（演算処理）タスク１９からパルス出力処理タスク２０へと処理が移行するようになっている。具体的に説明すると、ＣＰＵ１８は、入力された検出値に基づいて流量演算処理タスク１９を行うとともに、この流量演算処理タスク１９での演算結果をパルス出力処理タスク２０によりパルス出力として、インターフェース１７を介して下流装置１４へ送出するようになっている。
【００３０】
ＣＰＵ１８は、この制御に関して、パルス出力処理タスク２０におけるパルス出力の送出が流量演算処理タスク１９の終了のタイミングに対して非同期となるようになっている。そして、このような制御が繰り返しなされることによって、時系列的に連続したパルス列が下流装置１４へ向けて送出されるようになっている。
【００３１】
本発明によれば、パルス出力処理タスク２０におけるパルス出力の送出を流量演算処理タスク１９の終了のタイミングに対して非同期とすることにより、特に図示しないが、流量演算処理タスク１９の終了をトリガにする他の負荷に係る演算処理を行う時間帯と、パルス出力処理タスク２０によるパルス出力の送出を行う時間帯とを積極的に分ける点が特徴になっている。
【００３２】
以下、流量演算処理タスク１９からパルス出力処理タスク２０へと処理が移行することについて、また、時系列的に連続したパルス列が送出されることについて、図２を参照しながら説明する（必要に応じて図１も参照する）。
【００３３】
図２において、複数の下向きの矢印は、各々、タイマ割り込みの発生を示している。このタイマ割り込みの発生を示す矢印は、流量演算処理タスク１９において流量演算が完了したことを示している。言い換えれば、流量演算完了の都度、タイマ割り込みが発生していることを示している。タイマ割り込みは、流量演算完了割り込みとなっている。
【００３４】
タイマ割り込みの発生周期は、流量演算処理タスク１９での流量演算周期に相当している。流量演算周期は、図中においてＴｘで示されている。流量演算周期Ｔｘは、Ｔｘ＝Ｔ（１±ε）の関係となる式で定義されている。この式において、Ｔは基準周期、εは周期の変動を示している。ここで基準周期Ｔは例えば１００ｍｓ、周期の変動εは、例えばε≒０．５％で設定されているものとする（一例であるものとする。εは小さい方が好ましいものとする）。
【００３５】
タイマ割り込みは、流量演算システム１５に電源が投入（ＯＮ）されてシステムの初期化が完了した後に生成されるようになっている。図中のタイマ割り込みの矢印に記されている「（１）」は、初期化の後に初めて発生するタイマ割り込み、すなわち一回目のタイマ割り込みを示している。また、「（２）」が記されるタイマ割り込みは、流量演算周期Ｔｘ経過後となる二回目のタイマ割り込みを示している。同様に、「（３）」は三回目のタイマ割り込み、…「（７）」は七回目のタイマ割り込み、…を示している。
【００３６】
この他、図中のＴｘ（１）はシステムの初期化後初めてとなる一回目の流量演算周期を示している。また、Ｔｘ（２）は二回目の流量演算周期、Ｔｘ（３）は三回目の流量演算周期、…を示している。尚、一回目の流量演算周期Ｔｘ（１）にて流量演算がなされて得られた演算結果（Ｑｍ）は、システムの初期化直後の結果であって、ここでは便宜上、不安定な演算結果が含まれているものと仮定する（実際、不安定とは限らない。飽くまで便宜上であるものとする）。演算結果は、二回目の流量演算周期Ｔｘ（２）に入るまでに必ず安定するものとする。流量演算周期Ｔｘ及びタイマ割り込みは、コリオリ流量計１１の電源を遮断（ＯＦＦ）するまで続くものとする。
【００３７】
流量演算システム１５は、このシステムに電源が投入（ＯＮ）されてシステムの初期化が完了すると、流量計本体１２からの検出値の入力に基づいて流量演算が流量演算処理タスク１９にて行われる。先ず、一回目の流量演算周期Ｔｘ（１）の間において流量演算が行われ、この演算完了と同時に一回目のタイマ割り込み（１）が発生する。この時、流量演算処理タスク１９での演算結果が直ぐにパルス出力処理タスク２０によりパルス出力として下流装置１４へ送出されず、一回目のタイマ割り込み（１）からαｍｓ経過後にパルス出力として送出される。αｍｓ経過後に出力されるパルス信号は、一回目のパルス出力であり、パルス出力送出時間ｔ１にて送出される（パルス出力送出時間については後述する）。
【００３８】
この説明で分かるように、パルス信号は、タイマ割り込みに対して非同期で出力・送出される。言い換えれば、パルス出力は、流量演算の終了のタイミングに対して非同期となる制御により送出される。
【００３９】
一回目のタイマ割り込み（１）が発生すると、これと同時に二回目の流量演算周期Ｔｘ（２）に入る。流量演算処理タスク１９では、流量演算が行われる。この二回目の流量演算周期Ｔｘ（２）での流量演算が完了すると、二回目のタイマ割り込み（２）が発生する。この時、さきほどパルス出力送出時間ｔ１にて送出されたパルス出力は、一回目のタイマ割り込み（１）の発生に対してαｍｓのズレがあることから、未だ終了しておらず、二回目の流量演算周期Ｔｘ（２）での流量演算の演算結果は、一旦ＣＰＵ１８の記憶部（図示省略）にストアされる。この演算結果のストアに関しては、二回目のタイマ割り込み（２）が発生した後、パルス出力処理タスク２０において行われる。
【００４０】
パルス出力送出時間ｔ１にて送出された一回目のパルス出力が終了すると、これと同時にさきほど一旦ストアされた二回目の流量演算周期Ｔｘ（２）での演算結果が、パルス出力処理タスク２０においてパルス信号に変換され、二回目のパルス出力として送出される。二回目のパルス出力は、パルス出力送出時間ｔ２にて送出される。二回目のパルス出力は、パルス出力の送出待ちの状態であったことから、一回目のパルス出力の送出が終了すると直ぐに送出される。二回目のパルス出力は、一回目のパルス出力に対して間欠する周期を含まずに連続的に送出される。
【００４１】
以降、この処理が繰り返される。すなわち、二回目のタイマ割り込み（２）が発生すると、これと同時に三回目の流量演算周期Ｔｘ（３）に入る。流量演算処理タスク１９では、新たに流量演算が行われる。この三回目の流量演算周期Ｔｘ（３）での流量演算が完了すると、三回目のタイマ割り込み（３）が発生する。この時、さきほどパルス出力送出時間ｔ２にて送出されたパルス出力は終了してないことから、三回目の流量演算周期Ｔｘ（３）での流量演算の演算結果は、パルス出力処理タスク２０において一旦ストアされる。
【００４２】
パルス出力送出時間ｔ２にて送出された二回目のパルス出力が終了すると、これと同時に一旦ストアされた三回目の流量演算周期Ｔｘ（３）での演算結果がパルス出力処理タスク２０においてパルス信号に変換され、三回目のパルス出力としてパルス出力送出時間ｔ３にて送出される。三回目のパルス出力は、二回目のパルス出力に対して間欠する周期を含まずに連続的に送出される。
【００４３】
三回目のタイマ割り込み（３）が発生すると、これと同時に四回目の流量演算周期Ｔｘ（４）に入る。流量演算処理タスク１９では、新たに流量演算が行われる。この四回目の流量演算周期Ｔｘ（４）での流量演算が完了すると、四回目のタイマ割り込み（４）が発生する。この時、さきほどパルス出力送出時間ｔ３にて送出されたパルス出力は終了してないことから、四回目の流量演算周期Ｔｘ（４）での流量演算の演算結果は、パルス出力処理タスク２０において一旦ストアされる。
【００４４】
パルス出力送出時間ｔ３にて送出された三回目のパルス出力が終了すると、これと同時に一旦ストアされた四回目の流量演算周期Ｔｘ（４）での演算結果がパルス出力処理タスク２０においてパルス信号に変換され、四回目のパルス出力としてパルス出力送出時間ｔ４にて送出される。四回目のパルス出力は、三回目のパルス出力に対して間欠する周期を含まずに連続的に送出される。尚、パルス出力は、コリオリ流量計１１の電源を遮断（ＯＦＦ）するまで続くものとする。
【００４５】
ここで、パルス出力送出時間Ｔｎについて説明する（ｎ：１、２、３、…）。パルス出力送出時間Ｔｎは、Ｔｎ＝Ｔｘ（１±θ）の関係となる式で定義されている。この式において、パルス出力送出時間Ｔｎは、流量演算周期Ｔｘの周期変動分を考慮するようにθ（シータ）が含まれている。θは例えばθ≒１％で設定されるものとする（一例であるものとする。θは任意の割合で設定されるものとする）。
【００４６】
一回目のパルス出力に係るパルス出力送出時間ｔ１を、例えばｔ１＝Ｔｘ（１−θ）に設定して、次のパルス出力送出時間ｔ２を得る過程としては、一回目のパルス出力が終了した時点で瞬時に、一回目のパルス出力に係るパルス出力送出時間ｔ１と二回目の流量演算周期Ｔｘ（２）とが比較され、次のパルス出力送出時間ｔ２に最適な送出時間が選択される。この比較・選択に関しては、ＣＰＵ１８にて行われる（パルス出力処理タスク２０での処理の一つとして行われる）。
【００４７】
具体的に説明すると、パルス出力送出時間ｔ１が二回目の流量演算周期Ｔｘ（２）以上の時間となる場合（ｔ１≧Ｔｘ（２））には、次のパルス出力送出時間ｔ２が、ｔ２＝Ｔｘ（１−θ）となる送出時間で選択される。これに対して、パルス出力送出時間ｔ１が二回目の流量演算周期Ｔｘ（２）未満の時間となる場合（ｔ１＜Ｔｘ（２））には、次のパルス出力送出時間ｔ２が、ｔ２＝Ｔｘ（１＋θ）となる送出時間で選択される。
【００４８】
同様に次のパルス出力送出時間ｔ３を得る過程としては、二回目のパルス出力が終了した時点で瞬時に、二回目のパルス出力に係るパルス出力送出時間ｔ２と三回目の流量演算周期Ｔｘ（３）とが比較され、次のパルス出力送出時間ｔ３に最適な送出時間が選択される。すなわち、パルス出力送出時間ｔ２が三回目の流量演算周期Ｔｘ（３）以上の時間となる場合（ｔ２≧Ｔｘ（３））には、次のパルス出力送出時間ｔ３が、ｔ３＝Ｔｘ（１−θ）となる送出時間で選択される。これに対して、パルス出力送出時間ｔ２が三回目の流量演算周期Ｔｘ（３）未満の時間となる場合（ｔ２＜Ｔｘ（３））には、次のパルス出力送出時間ｔ３が、ｔ３＝Ｔｘ（１＋θ）となる送出時間で選択される。
【００４９】
パルス出力送出時間Ｔｎに関してこれを一般式で表現すると、パルス出力送出時間ｔｎが対応する流量演算周期Ｔｘ以上の時間となる場合（ｔｎ≧Ｔｘ）には、次のパルス出力送出時間ｔｎ＋１が、ｔｎ＋１＝Ｔｘ（１−θ）となる送出時間で選択される。これに対して、パルス出力送出時間ｔｎが対応する流量演算周期Ｔｘ未満の時間となる場合（ｔｎ＜Ｔｘ）には、次のパルス出力送出時間ｔｎ＋１が、ｔｎ＋１＝Ｔｘ（１＋θ）となる送出時間で選択される。
【００５０】
補足説明として、パルス信号が上述の如く出力・送出された時、一つの流量演算周期Ｔｘに対して指定されたパルス出力送出時間ｔｎには、±θ％のズレが発生する。しかしながら流量演算周期Ｔｘにも、ε＝±０．５％程度を考慮して最大｛（θ＋ε）／θ｝の周期の変動が発生する。θをεに近い値で採用すれば、二周期程度の変動で済むことになり、結果、短い時間となる短バッチの計測でもバラツキを低く抑えることができるようになる。
【００５１】
以上の説明のように、間欠する周期を含まずにパルス出力が連続的に送出される。すなわち、時系列的に連続したパルス列として送出される。これにより、パルス出力から周期計測や短バッチによる計測が可能になる。パルス出力のカウント数に誤差は無く、正確な出力が得られるようになる。
【実施例２】
【００５２】
図３は本発明の演算システムでの処理方法の一実施の形態（第二実施形態）を示す構成図である。また、図４は上位側ＣＰＵの構成を示す図、図５は下位側ＣＰＵの構成を示す図、図６及び図７は流量演算システムの制御を示す制御説明図である。
【００５３】
図３において、コリオリ流量計３１は、公知の流量計本体１２と、本発明に関連する変換器３２とを備えて構成されている。コリオリ流量計３１は、変換器３２を介して下流装置１４に接続されており、この下流装置１４へパルス信号を出力・送出するように構成されている。尚、上述の第一実施形態と同様に、下流装置１４を例えば表示装置とする場合には、この表示装置としての下流装置１４を変換器３２に一体化してコリオリ流量計３１の構成に含ませても良いものとする。
【００５４】
変換器３２は、流量演算システム３３を備えて構成されている（一般的な機能を有する他の構成については図示及び説明を省略するものとする）。流量演算システム３３は、インターフェース１６、１７と、上位側ＣＰＵ３４及び下位側ＣＰＵ３５（二つの処理装置）とを備えて構成されている。インターフェース１６には、流量計本体１２が接続されている。また、インターフェース１７には、下流装置１４が接続されている。
【００５５】
図３ないし図５において、上位側ＣＰＵ３４及び下位側ＣＰＵ３５は、演算、制御、判断をつかさどる部分として備えられている。上位側ＣＰＵ３４には、流量計本体（検出手段）１２からの検出値（検出量）がインタフェース１６を介して入力されるようになっている。上位側ＣＰＵ３４は、流量演算処理（演算処理）３６を行う上流側演算手段として備えられている。上位側ＣＰＵ３４は、流量演算処理３６の演算結果を流量データ（演算検出値データ）として下位側ＣＰＵ３５へ出力することができるように構成されている。
【００５６】
下位側ＣＰＵ３５は、上位側ＣＰＵ３４からの流量データをパルス信号に変換してこれを出力・送出するパルス出力処理３７を行う下流側演算手段として備えられている。パルス信号の出力・送出は、インターフェース１７を介して行われるようになっている。
【００５７】
上位側ＣＰＵ３４は、流量演算処理３６を行うために、上位側演算部３８と、上位側制御部３９と、上位側タイマ割り込み部４０と、上位側入力部４１と、上位側出力部４２とを備えて構成されている。上位側入力部４１は、インターフェース１６に接続されている。また、上位側出力部４２は、下位側ＣＰＵ３５に接続されている。上位側入力部４１には、上位側制御部３９が接続されている。この上位側制御部３９には、上位側演算部３８と、上位側タイマ割り込み部４０と、上位側出力部４２とがそれぞれ接続されている。
【００５８】
上位側タイマ割り込み部４０は、流量演算処理３６による流量演算完了の都度、タイマ割り込みが発生するように構成されている。タイマ割り込みは、図６中、下向きの矢印で示されている。タイマ割り込みは、流量演算完了割り込みとなっている。このようなタイマ割り込みの発生周期は、流量演算処理３６における流量演算周期に相当するようになっている。流量演算周期は、図中においてＴｘで示されている。流量演算周期Ｔｘは、Ｔｘ＝Ｔ（１±ε）の関係となる式で定義されている。この式において、Ｔは基準周期、εは周期の変動を示している。ここで基準周期Ｔは例えば１００ｍｓ、周期の変動εは、例えばε≒０．５％で設定されるものとする（一例であるものとする。εは小さい方が好ましいものとする）。
【００５９】
下位側ＣＰＵ３５は、パルス出力処理３７を行うために、下位側演算部４３と、下位側制御部４４と、下位側タイマ割り込み部４５と、記憶部４６と、カウンタ４７と、下位側入力部４８と、下位側出力部４９とを備えて構成されている。下位側出力部４９は、インターフェース１７に接続されている。また、下位側入力部４８は、上位側ＣＰＵ３４に接続されている。下位側入力部４８には、下位側制御部４４が接続されている。この下位側制御部４４には、下位側演算部４３と、下位側タイマ割り込み部４５と、記憶部４６と、カウンタ４７と、下位側出力部４９とがそれぞれ接続されている。
【００６０】
下位側タイマ割り込み部４５は、上位側ＣＰＵ３４の上位側タイマ割り込み部４０によるタイマ割り込みよりも十分に短い周期でタイマ割り込みが発生するように構成されている。下位側タイマ割り込み部４５のタイマ割り込みは、上位側タイマ割り込み部４０によるタイマ割り込みに対して非同期で発生するように設定されている。下位側タイマ割り込み部４５のタイマ割り込み周期、すなわち下位側タイマ割り込み周期をＴｕとすると、この下位側タイマ割り込み周期Ｔｕは、上位側ＣＰＵ３４の流量演算周期Ｔｘ（基準周期Ｔは１００ｍｓ）に対して１／８程度となる１２．５ｍｓにここでは設定されている（一例であるものとする。ｎを２以上の整数とする１／ｎで設定することが好ましいものとする）。
【００６１】
カウンタ４７は、下位側タイマ割り込み周期Ｔｕ毎に発生するタイマ割り込みの発生回数を所定のルールでカウントするために備えられている。カウンタ４７は、上位側ＣＰＵ３４の上位側タイマ割り込み部４０によるタイマ割り込みが発生する都度、ゼロクリア（０リセット）されるように設定されている（これが所定のルール）。カウンタ４７は、図６中にも示しているが、ゼロクリアされると最初からカウントしはじめるするように設定されている。
【００６２】
カウンタ４７のカウント値Ｎは、ここでの例において次のようになる。すなわち、基準周期Ｔが１００ｍｓ、下位側タイマ割り込み周期Ｔｕが１２．５ｍｓに設定されることから、流量演算周期Ｔｘにおける周期の変動εを考慮すると、カウント値Ｎは、Ｎ＝７又は８のいずれかになる。尚、一例としてカウント値Ｎ＝６の時の値（６）を所定の割り込み回数Ｎａとしておく（Ｎａ＝６）。この所定の割り込み回数Ｎａ（Ｎａ＝６）については後述する。
【００６３】
図６中のタイマ割り込みの矢印に記されている「（１）」は、初期化の後に初めて発生する上位側タイマ割り込み、すなわち一回目の上位側タイマ割り込みを示している。また、「（２）」が記されるタイマ割り込みは、流量演算周期Ｔｘ経過後となる二回目の上位側タイマ割り込みを示している。同様に、「（３）」は三回目のタイマ割り込み、…を示している。
【００６４】
この他、図６中のＴｘ（１）はシステムの初期化後初めてとなる一回目の流量演算周期を示している。また、Ｔｘ（２）は二回目の流量演算周期、Ｔｘ（３）は三回目の流量演算周期、…を示している。尚、一回目の流量演算周期Ｔｘ（１）にて流量演算がなされて得られた演算結果（Ｑｍ）は、システムの初期化直後の結果であって、ここでは便宜上、不安定な演算結果が含まれているものと仮定する（実際、不安定とは限らない。飽くまで便宜上であるものとする。演算結果は、二回目の流量演算周期Ｔｘ（２）に入るまでに必ず安定するものとする）。流量演算周期Ｔｘ及び上位側タイマ割り込みは、コリオリ流量計３１の電源を遮断（ＯＦＦ）するまで続くものとする（下位側タイマ割り込み周期Ｔｕも続くものとする）。
【００６５】
流量演算システム３３は、このシステムに電源が投入（ＯＮ）されてシステムの初期化が完了すると、流量計本体１２からの検出値の入力に基づいて流量演算が上位側ＣＰＵ３４の上位側演算部３８にて行われる。すなわち、上位側ＣＰＵ３４により流量演算処理３６が行われる。
【００６６】
先ず、一回目の流量演算周期Ｔｘ（１）の間において流量演算が行われ、この演算完了と同時に一回目の上位側タイマ割り込み（１）が発生する。この時、上位側ＣＰＵ３４での流量演算処理３６による演算結果が直ぐに下位側ＣＰＵ３５のパルス出力処理３７によりパルス出力として下流装置１４へ送出されず、カウンタ４７のカウント値Ｎが一回目の上位側タイマ割り込み（１）の発生から数えて所定の割り込み回数Ｎａ（Ｎａ＝６）となった時にパルス出力として送出される。カウンタ４７のカウント値Ｎ＝６の時に出力されるパルス信号は、一回目のパルス出力であり、パルス出力送出時間９９ｍｓにて送出される（パルス出力送出時間９９ｍｓ等については後述する）。
【００６７】
下位側タイマ割り込み周期Ｔｕ（＝１２．５ｍｓ）毎に発生するタイマ割り込みの発生回数をカウントするカウンタ４７は、一回目の上位側タイマ割り込み（１）が発生すると、ゼロクリア（０リセット）されて最初からカウントを開始する。そして、所定の割り込み回数Ｎａと同じ数のカウント値Ｎ＝６の時になると、下位側ＣＰＵ３５の下位側制御部４４の制御に基づき一回目のパルス出力がパルス出力送出時間９９ｍｓ（後述する）にて送出される。
【００６８】
この説明で分かるように、パルス信号は、上位側タイマ割り込みに対して非同期で出力・送出される。言い換えれば、パルス出力は、流量演算の終了のタイミングに対して非同期となる制御により送出される。
【００６９】
本発明によれば、パルス出力を流量演算の終了（上位側タイマ割り込みの発生）のタイミングに対して非同期とすることにより、特に図示しないが、流量演算の終了をトリガにする他の負荷に係る演算処理を行う時間帯と、パルス出力処理３７によるパルス出力の送出を行う時間帯とを積極的に分ける点が特徴になっている。
【００７０】
一回目の上位側タイマ割り込み（１）が発生すると、これと同時に二回目の流量演算周期Ｔｘ（２）に入る。上位側ＣＰＵ３４の流量演算処理３６では、新たに流量演算が行われる。この二回目の流量演算周期Ｔｘ（２）での流量演算が完了すると、二回目のタイマ割り込み（２）が発生する。この時、さきほどパルス出力送出時間９９ｍｓにて送出されたパルス出力は、一回目のタイマ割り込み（１）の発生に対して、所定の割り込み回数Ｎａ分の時間的なズレがあることから、未だ終了しておらず、二回目の流量演算周期Ｔｘ（２）での流量演算の演算結果は、一旦下位側ＣＰＵ３５の記憶部４６にストアされる。二回目のタイマ割り込み（２）が発生すると、カウンタ４７はゼロクリア（０リセット）されて最初から再度カウントを開始する。
【００７１】
演算結果のストアに関しては、二回目のタイマ割り込み（２）が発生した後、下位側ＣＰＵ３５のパルス出力処理３７において行われる。
【００７２】
パルス出力送出時間９９ｍｓにて送出された一回目のパルス出力が終了すると、これと同時にさきほど一旦ストアされた、二回目の流量演算周期Ｔｘ（２）での演算結果がパルス出力処理３７により二回目のパルス出力として送出される。二回目のパルス出力は、次のようなパルス出力送出時間にて送出される。すなわち、Ｔｘ（１±θ％）となるようなパルス出力送出時間にて二回目のパルス出力が送出される。
【００７３】
パルス出力送出時間は、一回目のパルス出力が終了した時点でのカウンタ４７のカウント値Ｎが下位側制御部４４にて確認されて、これによって最適なパルス出力送出時間Ｔｘ（１±θ％）が設定されるものとする。具体的に説明すると（できるだけ簡単な説明にするために、ここでは流量演算周期Ｔｘ＝基準周期Ｔ＝１００ｍｓとする。また、θ＝１％とする。一回目のパルス出力は、９９ｍｓとなるパルス出力送出時間で送出されたことから、カウンタ４７のカウント値ＮはＮ＝６前後の値になる）、カウンタ４７のカウント値Ｎが６以上の場合には、二回目のパルス出力送出時間が９９ｍｓに設定される。これは、Ｔｘ（１−１％）＝１００ｍｓ＊（１−０．０１）であることによる。これに対し、カウンタ４７のカウント値Ｎが６未満の場合には、二回目のパルス出力送出時間が１０１ｍｓに設定される。これは、Ｔｘ（１＋１％）＝１００ｍｓ＊（１＋０．０１）であることによる。下位側タイマ割り込みを駆使し、上位側タイマ割り込み周期とのズレを周期毎にチェックする方式となる。
【００７４】
二回目のパルス出力は、パルス出力の送出待ちの状態であったことから、一回目のパルス出力の送出が終了すると直ぐに上記のパルス出力送出時間（９９ｍｓ又は１０１ｍｓ）にて送出される。二回目のパルス出力は、一回目のパルス出力に対して間欠する周期を含まずに連続的に送出される。
【００７５】
以降、この処理が繰り返される。すなわち、二回目のタイマ割り込み（２）が発生すると、これと同時に三回目の流量演算周期Ｔｘ（３）に入る。また、カウンタ４７がゼロクリア（０リセット）されて最初から再度カウントを開始する。上位側ＣＰＵ３４の流量演算処理３６では、新たに流量演算が行われる。この三回目の流量演算周期Ｔｘ（３）での流量演算が完了すると、三回目のタイマ割り込み（３）が発生する。この時、さきほどパルス出力送出時間９９ｍｓ又は１０１ｍｓにて送出されたパルス出力は終了してないことから、三回目の流量演算周期Ｔｘ（３）での流量演算の演算結果は、下位側ＣＰＵ３５のパルス出力処理３７において所定の変換及び算出が行われた後、一旦ストアされる。
【００７６】
パルス出力送出時間９９ｍｓ又は１０１ｍｓにて送出された二回目のパルス出力が終了すると、これと同時に一旦ストアされた三回目の流量演算周期Ｔｘ（３）での演算結果が三回目のパルス出力としてパルス出力送出時間９９ｍｓ又は１０１ｍｓにて送出される。三回目のパルス出力は、二回目のパルス出力に対して間欠する周期を含まずに連続的に送出される。
【００７７】
三回目のタイマ割り込み（３）が発生すると、これと同時に四回目の流量演算周期Ｔｘ（４）に入る。また、カウンタ４７がゼロクリア（０リセット）されて最初から再度カウントを開始する。上位側ＣＰＵ３４の流量演算処理３６では、新たに流量演算が行われる。この四回目の流量演算周期Ｔｘ（４）での流量演算が完了すると、特に図示しないが、四回目のタイマ割り込み（４）が発生する。この時、さきほどパルス出力送出時間９９ｍｓ又は１０１ｍｓにて送出されたパルス出力は終了してないことから、四回目の流量演算周期Ｔｘ（４）での流量演算の演算結果は、下位側ＣＰＵ３５のパルス出力処理３７において所定の変換及び算出が行われた後、一旦ストアされる。
【００７８】
パルス出力送出時間９９ｍｓ又は１０１ｍｓにて送出された三回目のパルス出力が終了すると、これと同時に一旦ストアされた四回目の流量演算周期Ｔｘ（４）での演算結果が四回目のパルス出力としてパルス出力送出時間９９ｍｓ又は１０１ｍｓにて送出される（図示省略）。四回目のパルス出力は、三回目のパルス出力に対して間欠する周期を含まずに連続的に送出される。パルス出力は、コリオリ流量計３１の電源を遮断（ＯＦＦ）するまで続くものとする。
【００７９】
ここまでの説明をまとめてみると、以下の如くなる（図７参照）。尚、流量演算周期Ｔｘ＝Ｔ（１±ε）に対し、パルス出力を開始するための移相時間を所定の割り込み回数Ｎａで対応させ、パルス出力送出時間ＴｎをＴｎ＝Ｔｘ（１±θ）、下位側タイマ割り込み周期をＴｕとして定義するとともに、パルス出力送出完了時での流量演算周期Ｔｘ中の下位側タイマ割り込み周期Ｔｕの発生回数をＮ（カウンタ４７のカウント値）とする。
【００８０】
（１）システムに電源が投入（ＯＮ）されてシステムの初期化が完了すると、流量演算周期Ｔｘが生成される。流量演算周期Ｔｘ間では、下位側タイマ割り込み周期Ｔｕがカウントされる（下位側タイマ割り込み周期Ｔｕのカウントは、次の流量演算周期Ｔｘが開始されると同時にゼロクリアされる）。
【００８１】
（２）パルス出力を開始するための移相時間に相当する所定の割り込み回数Ｎａ（整数）がセットされる。また、流量演算周期Ｔｘの割り込みを受けてこの流量演算周期Ｔｘでの演算結果（Ｑｍ）が一旦ストアされタイムディレイされる。この後、一回目のパルス出力送出時間Ｔａ（以下の規定参照）がセットされて一回目のパルス出力の処理が実行される。パルス出力の処理は、パルス出力送出時間Ｔａと、先に得られて一旦ストアされた演算結果から、パルス信号への変換やパルス出力の送出に必要なパルス数、パルス幅等が算出されてパルス信号の出力・送出が行われる。
【００８２】
（３）一回目のパルス出力の送出完了時において、カウンタ４７のカウント値Ｎに基づき、二回目となる次のパルス出力送出時間が以下の規定したＴａ又はＴｂにて設定される。１≦Ｎａ≦（Ｔｘ／Ｔｕ−１）とすると、
・Ｎ≧Ｎａの時は、Ｔａ＝Ｔｘ（１−θ％）
・Ｎ＜Ｎａの時は、Ｔｂ＝Ｔｘ（１＋θ％）
となる。
【００８３】
（４）設定された周期となるパルス出力送出時間Ｔａ又はＴｂと、先に得られて一旦ストアされた演算結果（Ｑｍ）から、パルス信号への変換やパルス出力の送出に必要なパルス数、パルス幅等が算出されてパルス信号の出力・送出が行われる。
【００８４】
（５）パルス出力の送出完了時において、カウンタ４７のカウント値Ｎに基づき、次のパルス出力送出時間がＴａ又はＴｂにて設定される。以下、同様なことが繰り返される。
【００８５】
以上の説明のように、間欠する周期を含まずにパルス出力が連続的に送出される。すなわち、時系列的に連続したパルス列として送出される。これにより、パルス出力から周期計測や短バッチによる計測が可能になる。パルス出力のカウント数に誤差は無く、正確な出力が得られるようになる。
【００８６】
続いて、図８ないし図１４を参照しながら上述の第二実施形態における流量演算システム３３の作用に関する他の例を説明する。尚、流量演算システム自体の構成は基本的に上述の説明と同じであるので、ここでは構成の説明を省略するものとする。必要に応じて上述の第二実施形態における流量演算システム３３の説明で用いた図面を参照するものとする。
【００８７】
図８は他の例となる流量演算システムの制御説明図である。また、図９は他の例となる流量演算システムにおける上位側ＣＰＵの制御に係るフローチャート、図１０ないし図１４は他の例となる流量演算システムにおける下位側ＣＰＵの制御に係るフローチャートである。
【００８８】
図８において、この図の左側で図の上から下に向けて、「上位側ＣＰＵ３４のタイマ割り込み周期」、「下位側ＣＰＵ３５のタイマ割り込み周期」、「パルス出力」が順に記されている。また、「パルス出力周期に関して」が図の下側に記されている。図８は、上位側ＣＰＵ３４及び下位側ＣＰＵ３５を使用して、パルス出力を時系列的に連続したパルス列として送出した状態を模式的にしてしている。
【００８９】
「上位側ＣＰＵ３４のタイマ割り込み周期」における下向きの矢印は、上位側タイマ割り込みの発生位置を示している。また、「上位側ＣＰＵ３４のタイマ割り込み周期」における横向きで範囲を表す矢印は、流量演算周期Ｔｘを示している。流量演算周期Ｔｘは、基準周期Ｔ±０．５％未満の誤差で設定されている。上位側ＣＰＵ３４は、流量演算処理３６を起動する上位側タイマ割り込みを一定周期で発生させるように構成されている。
【００９０】
「下位側ＣＰＵ３５のタイマ割り込み周期」における下向きの矢印は、下位側タイマ割り込みの発生位置を示している。また、破線の下向きの矢印は、上位側タイマ割り込みの発生に基づくカウンタ４７のカウント値ゼロクリアのタイミングを示している。「下位側ＣＰＵ３５のタイマ割り込み周期」における横向きで範囲を表す矢印は、下位側タイマ割り込み周期Ｔｕを示している。下位側タイマ割り込み周期Ｔｕは、（基準周期Ｔ／ｎ）±０．５％未満の誤差で設定されている。下位側ＣＰＵ３５は、パルス出力を演算（パルス数、パルス幅）するとともに、パルス出力の起動を行うように構成されている。
【００９１】
「下位側ＣＰＵ３５のタイマ割り込み周期」においては、破線の下向きの矢印の位置でカウンタ４７のカウント値がゼロクリアされ、この後、下位側タイマ割り込みの発生がある都度、カウンタ４７はカウントされるようになっている。下向きの矢印の先に存在する数字は、カウンタ４７のカウント値を示しており、ここでは１、２、…ｎ−１、ｎまで記されている。カウンタ４７はゼロクリアの後にｎまでカウントされるようになる。そして、丁度、上位側タイマ割り込みの発生があると、再度ゼロクリアされる。これが繰り返し続くようになっている。
【００９２】
上記の基準周期Ｔは、一定の周期であるものとする。しかしながら、上位側ＣＰＵ３４及び下位側ＣＰＵ３５は、それぞれ基準周期Ｔを用いて設定をしても誤差が生じてしまうものとする。
【００９３】
上位側ＣＰＵ３４及び下位側ＣＰＵ３５は、それぞれのタイマ割り込みが非同期であるものとする。このため、上位側タイマ割り込みの発生位置及び下位側タイマ割り込みの発生位置は異なっているものとする（破線の下向きの矢印と、実線の下向きの矢印とを見れば、発生位置が異なっていることが分かる）。
【００９４】
「パルス出力」における左側の上向きの矢印は、この位置で初回のパルス出力が開始されることを示している。また、右側の上向きの矢印は、この矢印一つで、初回のパルス出力が終了する位置、パルス出力が設定される位置、二回目のパルス出力が開始される位置を示している。「パルス出力」における横向きで範囲を表す矢印は、パルス出力周期を示している。左側の上向きの矢印と右側の上向きの矢印との間のパルス出力周期は、初回のパルス出力に係る周期であり、右側の上向きの矢印から右側となるパルス出力周期は、二回目のパルス出力に係る周期を示している。
【００９５】
パルス出力の起動位置は、カウンタ４７のカウント値がｎ−１の時を基準としている。初回のパルス出力は、カウンタ４７のカウント値がｎ−１の時に起動され、二回目以降のパルス出力は、パルス出力終了時のカウント値に基づいてパルス出力周期が設定されている。
【００９６】
パルス出力周期の設定に関しては、（ｎ−２）≦カウント値≦ｎ、２≦ｎ：ｎは整数とすると、
・カウント値≧（ｎ−１）の場合：基準周期Ｔの９９％を設定
・カウント値＜（ｎ−１）の場合：基準周期Ｔの１０１％を設定
となる。
【００９７】
もう少し詳しくパルス出力周期の設定に関して説明すると、図８中の「パルス出力周期に関して」における下向きの矢印は、下位側タイマ割り込みの発生位置を示している。下位側タイマ割り込みは、カウンタ４７のカウント値がｎ−２、ｎ−１、ｎの時を示している。「パルス出力周期に関して」における横向きで範囲を表す破線の矢印は、この範囲内でパルス出力が終了することを意味している。「パルス出力周期に関して」における上向きの矢印（１）、（２）は、それぞれパルス出力終了位置を示している。
【００９８】
「パルス出力周期に関して」において、パルス出力終了位置が（１）の場合には、基準周期Ｔの１０１％でパルス出力周期が設定されるものとする。また、パルス出力終了位置が（２）の場合には、基準周期Ｔの９９％でパルス出力周期が設定されるものとする。
【００９９】
この他、図８においては、基準周期Ｔの誤差が小さくなればパルス出力周期の設定値が変更できるものとし、
・カウント値≧（ｎ−１）の場合：９９％≦パルス出力周期の比率＜１００％
・カウント値＜（ｎ−１）の場合：１０１％≧パルス出力周期の比率＞１００％
とする。
【実施例３】
【０１００】
図８ないし図１４を参照しながら流量演算システムの具体的な制御例について説明する。コリオリ流量計３１の電源が投入（ＯＮ）されると、流量演算システムが初期化される。すなわち、上位側ＣＰＵ３４では、図９に示すステップＳ１にて初期化が行われる。また、下位側ＣＰＵ３５では、図１０に示すステップＳ１１にて初期化が行われる。先ず、図８及び図９を参照しながら上位側ＣＰＵ３４の制御について説明する。
【０１０１】
ステップＳ１にて初期化が行われる。次に、ステップＳ２にて基準周期Ｔに基づいて流量演算周期Ｔｘが生成され（基準周期Ｔ＝１００ｍｓ）、この流量演算周期Ｔｘにより流量演算処理３６が開始される（ステップＳ３）。次に、流量演算処理３６が完了すると、ステップＳ４にて上位側タイマ割り込みが発生するとともに、流量データの出力が行われる。上位側タイマ割り込みの発生及び流量データの出力が完了すると、ステップＳ３からの処理が再度繰り返される。上位側ＣＰＵ３４では、流量演算周期Ｔｘのタイミングで上位側タイマ割り込みが発生するとともに、流量データが下位側ＣＰＵ３５へ出力される。
【０１０２】
図８及び図１０において、下位側ＣＰＵ３５ではステップＳ１１にて初期化が行われる。次に、ステップＳ１２にて二つのカウンタＡ、Ｂが初期化（ゼロクリア）される。カウンタＡは、下位側ＣＰＵ３５での下位側タイマ割り込みの発生回数をカウントするカウンタ（カウンタ４７に相当）である。カウンタＢは、初回のパルス信号を出力したか否かを判別するためのカウンタである。次に、ステップＳ１３にて下位側タイマ割り込み周期Ｔｕの設定が行われる。下位側タイマ割り込み周期Ｔｕは、基準周期Ｔの１／ｎで設定される。次に、ステップＳ１４にて所定の割り込み回数Ｎａが設定（ここではｎ−１）され、そして、ステップＳ１５にて下位側タイマ割り込みＴｕが生成される。
【０１０３】
図８及び図１１において、次に、ステップＳ１６にて下位側タイマ割り込みの発生があるか否かが判断される。ステップＳ１６は下位側タイマ割り込みの発生があるまで繰り返される。下位側タイマ割り込みの発生があると（ステップＳ１６でＹ）、次にステップＳ１７にてカウンタＡの数が一つカウントされる（＋１）。次に、ステップＳ１８にて上位側ＣＰＵ３４からの流量データの入力有無が判断される。ステップＳ１８にて流量データの入力がある場合には（ステップＳ１８でＹ）、上位側ＣＰＵ３４において上位側タイマ割り込みの発生があることから、ステップＳ１９にてカウンタＡがゼロクリアされる（カウンタＡに０が入力される）とともに、ステップＳ２０にて、入力された流量データが一旦ストアされる。そして、ステップＳ１６からの処理が再度繰り返される（ステップＳ１６からの処理が再度繰り返されると、カウンタＡの数がカウントアップされる）。
【０１０４】
ステップＳ１８にて流量データの入力がない場合には（ステップＳ１８でＮ）、次にステップＳ２１にてカウンタＢの数が０（ゼロ）か否かが判断される。カウンタＢの数が０（ゼロ）の場合には（ステップＳ２１でＹ）、次にステップＳ２２にてカウンタＡが所定の割り込み回数Ｎａに等しいか否かが判断される。カウンタＡの数が所定の割り込み回数Ｎａに等しくない場合には（ステップＳ２２でＮ）、初回のパルス出力のタイミングでないと判断されてステップＳ１６からの処理が再度繰り返される。
【０１０５】
これに対してカウンタＡの数が所定の数Ｎａに等しい場合には（ステップＳ２２でＹ）、すなわちステップＳ１６からの処理が繰り返されてカウンタＡの数がｎ−１までカウントアップされた場合には、ステップＳ２３のパルス出力処理（初回）３７にて初回のパルス出力が開始される。このパルス出力処理（初回）３７は、次のようなステップを経て処理される。
【０１０６】
すなわち、図１２に示す如く、ステップＳ４１にてパルス出力周期が基準周期Ｔの９９％で設定される。次に、ステップＳ４２にて初回のパルス出力のための演算（パルス数、パルス幅）が演算される。そして、ステップＳ４３にて初回のパルス出力が開始され、図１１のステップＳ２４の処理へ移行する。初回のパルス出力は図８からも分かるように、上位側ＣＰＵ３４とは別に独立した下位側ＣＰＵ３５のタイミングで出力・送出される。
【０１０７】
パルス出力処理（初回）３７の後、ステップＳ２４にてカウンタＢの数が一つカウントされる（＋１）。尚、カウンタＢの数がカウントされることにより、この後にステップＳ２２〜Ｓ２４の処理が行われないことになる。これは、初回のパルス出力が開始されたことから、ステップＳ２１にてＮ側の処理へ移行してしまうためである。カウンタＢの数がカウントアップされると、ステップＳ１６からの処理が再度繰り返される。
【０１０８】
ステップＳ２１にてカウンタＢの数が０（ゼロ）でないと判断されると（ステップＳ２１でＮ）、次にステップＳ２５にてパルス出力が終了したか否かが判断される。ここまでの説明では初回のパルス出力しか送出してないことから、この時点では初回のパルス出力が終了したか否かが判断される。初回のパルス出力が終了してない場合には（ステップＳ２５でＮ）、ステップＳ１６からの処理が再度繰り返される。
【０１０９】
ステップＳ２５にてパルス出力が終了したと判断されると（ステップＳ２５でＹ）、次にステップＳ２６にてカウンタＡの数が所定の割り込み回数Ｎａ以上か否かが判断される。カウンタＡの数が所定の割り込み回数Ｎａ以上の場合には（ステップＳ２６でＹ）、ステップＳ２７にてパルス出力処理（Ａ≧Ｎａ）３７が行われ、カウンタＡの数が所定の割り込み回数Ｎａ未満の場合には（ステップＳ２６でＮ）、ステップＳ２８にてパルス出力処理（Ａ＜Ｎａ）３７が行われる。
【０１１０】
パルス出力処理（Ａ≧Ｎａ）３７は、次のようなステップを経て処理される。すなわち、図１３に示す如く、ステップＳ５１にて次のパルス出力周期が基準周期Ｔの９９％で設定される。ステップＳ５２にて次のパルス出力のための演算（パルス数、パルス幅）が演算される。そして、ステップＳ５３にて次のパルス出力が開始され、図１１のステップＳ１６の処理へ移行する。次のパルス出力は、図８からも分かるように、初回のパルス出力に対して間欠する周期を含まずに連続的に送出される。
【０１１１】
一方、パルス出力処理（Ａ＜Ｎａ）３７は、次のようなステップを経て処理される。すなわち、図１４に示す如く、ステップＳ６１にて次のパルス出力周期が基準周期Ｔの１０１％で設定される。ステップＳ６２にて次のパルス出力のための演算（パルス数、パルス幅）が演算される。そして、ステップＳ６３にて次のパルス出力が開始され、図１１のステップＳ１６の処理へ移行する。次のパルス出力は、図８からも分かるように、初回のパルス出力に対して間欠する周期を含まずに連続的に送出される。
【０１１２】
二回目のパルス出力が開始されると、ステップＳ１６からの処理が再度繰り返される。すなわち、ステップＳ１６にて下位側タイマ割り込みの発生があるか否かが判断される。下位側タイマ割り込みの発生があると（ステップＳ１６でＹ）、次にステップＳ１７にてカウンタＡの数が一つカウントされる（＋１）。次に、ステップＳ１８にて上位側ＣＰＵ３４からの流量データの入力有無が判断される。ステップＳ１８にて流量データの入力がある場合には（ステップＳ１８でＹ）、ステップＳ１９にてカウンタＡがゼロクリアされるとともに、ステップＳ２０にて、入力された流量データが一旦ストアされる。そして、ステップＳ１６からの処理が再度繰り返される（ステップＳ１６からの処理が再度繰り返されると、カウンタＡの数がカウントアップされる）。
【０１１３】
ステップＳ１８にて流量データの入力がない場合には（ステップＳ１８でＮ）、次にステップＳ２１にてカウンタＢの数が０（ゼロ）か否かが判断される。ここでは既に初回のパルス出力が完了しているため、ステップＳ２１にてカウンタＢの数が０（ゼロ）でないと判断される（ステップＳ２１でＮ）。次にステップＳ２５にてパルス出力が終了したか否かが判断される。パルス出力が終了してない場合には（ステップＳ２５でＮ）、ステップＳ１６からの処理が再度繰り返される。尚、ここからは図８においての図示を省略するものとする。
【０１１４】
ステップＳ２５にてパルス出力が終了したと判断されると（ステップＳ２５でＹ）、次にステップＳ２６にてカウンタＡの数が所定の割り込み回数Ｎａ以上か否かが判断される。カウンタＡの数が所定の割り込み回数Ｎａ以上の場合には（ステップＳ２６でＹ）、ステップＳ２７にてパルス出力処理（Ａ≧Ｎａ）３７が行われ、カウンタＡの数が所定の割り込み回数Ｎａ未満の場合には（ステップＳ２６でＮ）、ステップＳ２８にてパルス出力処理（Ａ＜Ｎａ）３７が行われる。
【０１１５】
パルス出力処理（Ａ≧Ｎａ）又はパルス出力処理（Ａ＜Ｎａ）にて次のパルス出力が開始されると、このパルス出力は、一つ前のパルス出力に対して間欠する周期を含まずに連続的に送出される。次のパルス出力が開始されると、図１１のステップＳ１６の処理へ移行して、再度処理が繰り返される。パルス出力は、コリオリ流量計３１の電源を遮断（ＯＦＦ）するまで間欠する周期を含まずに連続的に送出される。
【０１１６】
以上の説明のように、間欠する周期を含まずにパルス出力が連続的に送出される。すなわち、時系列的に連続したパルス列として送出される。これにより、パルス出力から周期計測や短バッチによる計測が可能になる。パルス出力のカウント数に誤差は無く、正確な出力が得られるようになる。
【０１１７】
その他、本発明は本発明の主旨を変えない範囲で種々変更実施可能なことは勿論である。
【符号の説明】
【０１１８】
１１…………………コリオリ流量計
１２…………………流量計本体（検出手段）
１３…………………変換器（流量変換器）
１４…………………下流装置
１５…………………流量演算システム
１６、１７…………インターフェース
１８…………………ＣＰＵ
１９…………………流量演算処理（演算処理）タスク
２０…………………パルス出力処理タスク
３１…………………コリオリ流量計
３２…………………変換器（流量変換器）
３３…………………流量演算システム
３４…………………上位側ＣＰＵ（処理装置）
３５…………………下位側ＣＰＵ（処理装置）
３６…………………流量演算処理（演算処理）
３７…………………パルス出力処理
３８…………………上位側演算部
３９…………………上位側制御部
４０…………………上位側タイマ割り込み部
４１…………………上位側入力部
４２…………………上位側出力部
４３…………………下位側演算部
４４…………………下位側制御部
４５…………………下位側タイマ割り込み部
４６…………………記憶部
４７…………………カウンタ
４８…………………下位側入力部
４９…………………下位側出力部
【特許請求の範囲】
【請求項１】
検出手段により検出された検出量に基づき演算処理を行うとともに、該演算処理での演算結果をパルス出力として送出するパルス出力処理を行う演算システムでの処理方法において、
前記パルス出力処理における前記パルス出力の送出を、前記演算処理の終了のタイミングに非同期となるよう制御して、この制御の繰り返しにより時系列的に連続したパルス列として送出する
ことを特徴とする演算システムでの処理方法。
【請求項２】
請求項１に記載の演算システムでの処理方法において、
前記演算処理の演算周期と、該演算周期に対応する前記パルス出力処理のパルス出力送出時間とを比較し、この比較結果に基づいて次回のパルス出力送出時間を設定する
ことを特徴とする演算システムでの処理方法。
【請求項３】
請求項２に記載の演算システムでの処理方法において、
比較することにより、前記パルス出力送出時間がこれに対応する前記演算周期よりも多であれば、前記次回のパルス出力送出時間を前記演算周期に対して−θ％で規定される時間で設定するものとし、前記パルス出力送出時間がこれに対応する前記演算周期よりも少であれば、前記次回のパルス出力送出時間を前記演算周期に対して＋θ％で規定される時間で設定するものとする
ことを特徴とする演算システムでの処理方法。
【請求項４】
請求項１に記載の演算システムでの処理方法において、
前記演算処理の演算周期に合わせて上位側タイマ割り込みを発生させるとともに、前記演算周期とは別に該演算周期の１／ｎとなる下位側タイマ割り込み（ｎ：２以上の整数）も発生させ、前記上位側タイマ割り込みの発生から数えた前記下位側タイマ割り込みの発生回数に基づいて、前記パルス出力処理における次回のパルス出力送出時間を設定する
ことを特徴とする演算システムでの処理方法。
【請求項５】
請求項４に記載の演算システムでの処理方法において、
前記下位側タイマ割り込みの発生回数が予め設定された整数に対して多であれば、前記次回のパルス出力送出時間を前記演算周期に対して−θ％で規定される時間で設定するものとし、前記下位側タイマ割り込みの発生回数が予め設定された整数に対して少であれば、前記次回のパルス出力送出時間を前記演算周期に対して＋θ％で規定される時間で設定するものとする
ことを特徴とする演算システムでの処理方法
【請求項６】
請求項１ないし請求項５いずれか記載の演算システムでの処理方法において、
二つの処理装置を用いることにより、前記演算処理と前記パルス出力処理とを分けて行う
ことを特徴とする演算システムでの処理方法。
【請求項７】
請求項１ないし請求項６いずれか記載の演算システムでの処理方法を、流量演算システム用の処理方法として採用してなる
ことを特徴とする流量変換器。
【請求項８】
請求項７に記載の流量変換器を備えてなる
ことを特徴とするコリオリ流量計。
【請求項１】
検出手段により検出された検出量に基づき演算処理を行うとともに、該演算処理での演算結果をパルス出力として送出するパルス出力処理を行う演算システムでの処理方法において、
前記パルス出力処理における前記パルス出力の送出を、前記演算処理の終了のタイミングに非同期となるよう制御して、この制御の繰り返しにより時系列的に連続したパルス列として送出する
ことを特徴とする演算システムでの処理方法。
【請求項２】
請求項１に記載の演算システムでの処理方法において、
前記演算処理の演算周期と、該演算周期に対応する前記パルス出力処理のパルス出力送出時間とを比較し、この比較結果に基づいて次回のパルス出力送出時間を設定する
ことを特徴とする演算システムでの処理方法。
【請求項３】
請求項２に記載の演算システムでの処理方法において、
比較することにより、前記パルス出力送出時間がこれに対応する前記演算周期よりも多であれば、前記次回のパルス出力送出時間を前記演算周期に対して−θ％で規定される時間で設定するものとし、前記パルス出力送出時間がこれに対応する前記演算周期よりも少であれば、前記次回のパルス出力送出時間を前記演算周期に対して＋θ％で規定される時間で設定するものとする
ことを特徴とする演算システムでの処理方法。
【請求項４】
請求項１に記載の演算システムでの処理方法において、
前記演算処理の演算周期に合わせて上位側タイマ割り込みを発生させるとともに、前記演算周期とは別に該演算周期の１／ｎとなる下位側タイマ割り込み（ｎ：２以上の整数）も発生させ、前記上位側タイマ割り込みの発生から数えた前記下位側タイマ割り込みの発生回数に基づいて、前記パルス出力処理における次回のパルス出力送出時間を設定する
ことを特徴とする演算システムでの処理方法。
【請求項５】
請求項４に記載の演算システムでの処理方法において、
前記下位側タイマ割り込みの発生回数が予め設定された整数に対して多であれば、前記次回のパルス出力送出時間を前記演算周期に対して−θ％で規定される時間で設定するものとし、前記下位側タイマ割り込みの発生回数が予め設定された整数に対して少であれば、前記次回のパルス出力送出時間を前記演算周期に対して＋θ％で規定される時間で設定するものとする
ことを特徴とする演算システムでの処理方法
【請求項６】
請求項１ないし請求項５いずれか記載の演算システムでの処理方法において、
二つの処理装置を用いることにより、前記演算処理と前記パルス出力処理とを分けて行う
ことを特徴とする演算システムでの処理方法。
【請求項７】
請求項１ないし請求項６いずれか記載の演算システムでの処理方法を、流量演算システム用の処理方法として採用してなる
ことを特徴とする流量変換器。
【請求項８】
請求項７に記載の流量変換器を備えてなる
ことを特徴とするコリオリ流量計。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２００９−１０４６７７（Ｐ２００９−１０４６７７Ａ）
【公開日】平成２１年５月１４日（２００９．５．１４）
【国際特許分類】
【出願番号】特願２００９−３６０１５（Ｐ２００９−３６０１５）
【出願日】平成２１年２月１９日（２００９．２．１９）
【分割の表示】特願２００６−２００２４９（Ｐ２００６−２００２４９）の分割
【原出願日】平成１８年７月２４日（２００６．７．２４）
【出願人】（０００１０３５７４）株式会社オーバル (82)
【Ｆターム（参考）】
【公開日】平成２１年５月１４日（２００９．５．１４）
【国際特許分類】
【出願日】平成２１年２月１９日（２００９．２．１９）
【分割の表示】特願２００６−２００２４９（Ｐ２００６−２００２４９）の分割
【原出願日】平成１８年７月２４日（２００６．７．２４）
【出願人】（０００１０３５７４）株式会社オーバル (82)
【Ｆターム（参考）】
[ Back to top ]