無線通信装置および無線通信方法
【課題】無線通信装置を構成するＲＦ受信部内の可変利得増幅部に対して利得設定する際、その利得変化により生ずるＤＣオフセットに起因して、利得が過度に増大することを抑制する。
【解決手段】ＲＦ受信部４を構成する増幅部２１に対し、利得自動調整部１７から利得を設定するに際し、遅延制御部２２を介して行うようにする。この遅延制御部２２は、所定の利得設定周期毎に利得変化がある都度、その利得変化時から所定の遅延時間後に通常の利得制御を開始させるように動作する。
【解決手段】ＲＦ受信部４を構成する増幅部２１に対し、利得自動調整部１７から利得を設定するに際し、遅延制御部２２を介して行うようにする。この遅延制御部２２は、所定の利得設定周期毎に利得変化がある都度、その利得変化時から所定の遅延時間後に通常の利得制御を開始させるように動作する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信装置、特にＷ−ＣＤＭＡ端末等の３ＧＰＰ（3rd Generation Partnership Project）規格に準拠した無線装置におけるＡＧＣ（Auto Gain Control）制御、ならびに無線通信方法特にＡＧＣ制御方法に関する。
【背景技術】
【０００２】
図９は本発明が適用される無線通信装置の従来例を示すブロック図である。本図に示す無線通信装置１におけるＲＦ（Radio Frequency）受信部（無線受信部）４は、上記のＷ−ＣＤＭＡにおいて主流になっているダイレクト・コンバージョン方式の受信機構成となっている。なお、このＲＦ受信部４と対をなすＲＦ送信部７は、本発明に係る上記のＡＧＣ制御に直接関係しないので、その詳細は省略するが、このＲＦ送信部７からの送信信号の送信用アンテナは、デュープレクサ（ＤＰＬＸ）３を介して、上記ＲＦ受信部４からの受信信号の受信用アンテナと共用している。図中のアンテナ２がその共用アンテナである。
【０００３】
アンテナ２より入力されたアナログ信号は、上記ＲＦ受信部４にて復調および増幅され、さらにＡＦＥ部（Analog Front-End部：アナログ・フロント・エンド部）５にてディジタル信号に変換された後、ＤＢＢ部（Digital Base Band部：ディジタル・ベースバンド部）６に入力され、ここにおいて、上記のＡＧＣ制御が行われる。なお、このＤＢＢ部６の後段には、ＡＦＣ（Auto Frequency Control）部や、Ｗ−ＣＤＭＡによる拡散符号を復号するＤＥＭ（Demodulation）部や、エラー訂正と共に暗号化を解く復号処理を行うＤＥＣＯＤＥ（Decoder）部が続くが、図示省略する。
【０００４】
ここで上記のＲＦ受信部４、ＡＦＥ部５およびＤＢＢ部６についてさらに説明を加えると次のとおりである。まずＲＦ受信部４について見ると、デュープレクサ（ＤＰＬＸ）３より入力された受信信号はＬＮＡ部（Low Noise Amplifier部：低雑音増幅部）１１に印加される。その制御入力であるＬＮＡｏｎ／ｏｆｆ信号がオン（ｏｎ）のとき、すなわち該受信信号が弱電界強度であるとき、このＬＮＡ部１１にて信号増幅が行われる。一方オフ（ｏｆｆ）のとき、すなわち強電界強度のときはここを信号が単に通過（スルー）する。
【０００５】
次にＬＮＡ部１１を経た受信信号は、ＢＰＦ部（Band Pass Filter部：バンドパス・フィルタ部）１２に入力されて、その信号に含まれる雑音周波数成分が除去されてから、ＱＤＥＭ部（Quadrature Demodulator部：直交復調部）１３に入力される。このＱＤＥＭ部１３において、ベースバンド成分とこれを搬送するキャリア成分とからなる上記受信信号より、そのベースバンド成分のみを抽出する。この場合、Ｉ−ｃｈ受信ベースバンド信号ＲｘＩと、Ｑ−ｃｈ受信ベースバンド信号ＲｘＱとに分離してその抽出が行われる。
【０００６】
抽出された上記信号ＲｘＩおよびＲｘＱは、さらにＬＰＦ（Low Pass Filter部：ローパス・フィルタ部）１４にて所要帯域成分以外について除去した後、ＶＧＡ部（Variable Gain Amplifier部：可変利得増幅部）１５において、その制御入力であるＧＣ（Gain Control）信号に従って、可変利得増幅される。その可変利得増幅後の出力は、正転および反転したＩ−ｃｈペア受信信号「ＲｘＩ（正転／反転）」と、正転および反転したＱ−ｃｈペア受信信号「ＲｘＱ（正転／反転）」である。
【０００７】
上記によりＲＦ受信部４により受信処理されたアナログの出力信号、すなわち上記のＲｘＩ（正転／反転）信号およびＲｘＱ（正転／反転）信号は、次段のＡＦＥ部５に入力され、該ＡＦＥ部内のＡＤＣ部（Analog to Digital Converter部）１６によりそれぞれディジタル信号に変換される。このディジタル信号に変換されたＲｘＩ（正転／反転）信号およびＲｘＱ（正転／反転）信号はさらに、一系列の信号に時分割多重され、ＲｘＩＱ多重信号としてさらに、次段のＤＢＢ部６に入力される。なおこのＡＦＥ部５内の１８は、送信側でのＤＡＣ（Digital to Analog Converter）である。
【０００８】
ＤＢＢ部６に入力された上記のＲｘＩＱ多重信号は、該ＤＢＢ部内のＡＧＣ（Auto Gain Control部：利得自動調整部）１７において所定の処理や演算が行われ、前述したＧＣ信号ならびにＬＮＡｏｎ／ｏｆｆ信号を生成し、それぞれＶＧＡ部１５とＬＮＡ部１１とに送出する。なお、このＡＧＣ部１７については図１０等を参照して後に詳述する。
【０００９】
なお本発明に関連する公知技術として、下記の〔特許文献１〕および〔特許文献２〕がある。後に明白となるように本発明は、ＲＦ受信部４内の第１増幅器（ＬＮＡ）および第２増幅器（ＶＧＡ）のそれぞれの利得変化時に生ずるＤＣオフセットに起因する異常利得制御を、そのＤＣオフセット発生期間中、通常のＡＧＣ制御をスリープさせることにより、回避することを特徴とするものである。これに対し〔特許文献１〕では、上記第１増幅器での利得変化のタイミングと第２増幅器での利得変化のタイミングとをずらすことを特徴とし、また〔特許文献２〕では、上記の利得変化をその増大時において、（前回設定利得＋４）〔ｄＢ〕に抑えることを特徴とする。
【００１０】
【特許文献１】特開２００４−３２８４９４号公報
【特許文献２】特開２００４−１９３９１４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上述した図９に示すダイレクト・コンバージョン方式による受信機構成を有する無線通信装置１においては、上記ＬＮＡｏｎ／ｏｆｆ信号によるＬＮＡ部１１での利得変化時と、上記ＧＣ信号によるＶＧＡ部１５での利得変化時とにおいて、ＬＧＡ部１５の出力にＤＣオフセットが生じる。そしてこのＶＧＡ部１５の出力において、そのＤＣオフセット成分にＡＣ信号成分が重畳すると、このＡＣ信号成分が飽和してしまうことがある（後述の図１１参照）。
【００１２】
結局、上記のＡＣ信号成分の飽和によってＡＧＣ部１７での利得制御が正常動作しなくなり、所望の利得に収束するまでの時間が延びてしまう。すなわち、利得収束時間が長くなる。そうすると、Ｗ−ＣＤＭＡで規定する所定の利得収束時間を順守できなくなるという問題が生じる。
【００１３】
さらにまた無線通信装置において用いられる重要な情報の１つである受信信号強度表示ＲＳＳＩ（Receive Signal Strength Indicator）に誤差を生じさせるといった問題をひき起こす。これはそのＲＳＳＩが、ＲＦ受信部４での信号受信の開始から所定時間経過後の該ＲＦ受信部４への利得設定（ＬＮＡｏｎ／ｏｆｆおよびＧＣ）までの時間に基づいて計算によって求められるものだからであり、この時間が上述した利得収束時間の長期化によって不正確になれば、当然、そのＲＳＳＩにも誤差が含まれることになる。
【００１４】
したがって本発明は、上記問題点に鑑み、ＶＧＡ部の出力にＤＣオフセットが発生しても、利得収束時間を従来に比して大幅に短縮することのできる無線通信装置および無線通信方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１５】
図１は本発明に係る装置の基本構成を示す図である。なお全図を通じて、同様の構成要素には、同一の参照番号または記号を付して示す。
【００１６】
図１において、無線受信部（ＲＦ受信部）４および利得自動調整部（ＡＧＣ部）１７は、前記の図９に示したとおりである。すなわち、無線受信部（ＲＦ受信部）４は、受信信号（ＩＮ）を入力としてこれを増幅する増幅部２１を含む。この増幅部２１は、図９の例によれば、ＬＮＡ部１１およびＶＧＡ部１５に相当する。
【００１７】
一方、上記の利得自動調整部（ＡＧＣ部）１７は、所定の利得設定周期毎に、上記のＲＦ受信部４からの出力レベルに応じた利得に更新しながら、増幅部２１に対する利得制御を行う。
【００１８】
ここで本発明を特徴付ける構成要素は、遅延制御部２２である。この遅延制御部２２は、増幅部２１に対する利得制御を、所定の各前記利得設定周期の開始時点から所定の遅延時間だけ遅延させて、開始させる機能を果たす。
【００１９】
また本発明は、新規な無線通信方法としても捉えることができる。
図２は本発明に係る方法の基本ステップを表すフローチャートである。本図において、
ステップＳ１１：可変利得の増幅部２１を少なくとも含む無線受信部４において実行されるステップであって、上記の入力した受信信号ＩＮを、その可変利得にて制御するステップである。
【００２０】
ステップＳ１２：このステップＳ１２は従前からのステップＳ１２ｂと、本発明の特徴をなすステップＳ１２ａとからなり、
そのステップＳ１２ｂにおいては、利得自動調整部１７において、無線受信部４からの出力レベルに応じた利得に、所定の利得設定周期毎に、更新しながら、増幅部２１（１１，１５）に対する利得制御を行う。
【００２１】
一方前記ステップＳ１２ａにおいては、上記所定の利得設定周期の開始時点から所定の遅延時間が経過するまでの間、上記利得制御を中断し、その後、該利得制御を開始する。
【発明の効果】
【００２２】
上述した各利得設定周期において、増幅部２１に対しＡＧＣ部１７から新たな利得の設定を行う都度、この利得変化に起因したＤＣオフセット電圧が発生する。そしてこのＤＣオフセット電圧は、後に図１１を参照して説明するとおり、ＡＣ信号成分の飽和をもたらし、結果として、利得の収束時間を長期化させてしまう。
【００２３】
そこで、上記利得設定周期が到来する都度、利得設定はするものの、その開始時点からしばらくの間は本来の利得制御（ＡＧＣ）をスリープさせる。そうすることによって、上記ＤＣオフセット電圧によるＡＣ信号成分の飽和が生じている間だけ、すなわち利得の不安定期間だけ、利得制御（ＡＧＣ）を中断するので、その後は安定した利得制御（ＡＧＣ）が行われて急速に利得は収束に向かい利得収束時間は従来よりも大幅に短縮されることになる（図４参照）。
【発明を実施するための最良の形態】
【００２４】
本発明によりもたらされる効果を明確にするために、まず初めに、従来のＡＧＣ部１７の構成例と、その従来のＡＧＣ部１７を用いたときの利得の収束過程について説明する。
【００２５】
図１０は従来のＡＧＣ部１７の一構成例を示す図である。本図において、ＡＧＣ部１７は、図９に示すＡＦＥ部５内のＡＤＣ部１６から出力された上記ＲｘＩＱ多重信号のレベルに応じた利得を算出し、この算出した利得に基づいて、ＬＮＡ部１１に対する前述のＬＮＡｏｎ／ｏｆｆ信号およびＶＧＡ部１５に対する前述のＧＣ信号を生成して、それぞれＬＮＡ部１１およびＶＧＡ部１５に対する利得設定を行う。
【００２６】
さらに詳細には、ＲｘＩＱ時分割多重された前述のＲｘＩＱ多重信号は、ＩＱ分配部３１に入力され、ここでＲｘＩ信号とＲｘＱ信号に分配される。この分配されたＲｘＩ／ＲｘＱ信号に対し、電力化部３２において、Ｐ＝Ｉ2＋Ｑ2なる演算が行われ、電力Ｐが算出される。
【００２７】
この算出された電力Ｐは、次段の基準値差分積分器（ループフィルタ）３３に入力され、ここで上記ＲｘＩＱ多重信号が有すべき基準となる一定の出力レベルすなわち図中の「基準値」との比較が行われ、その差分が求められると共に、その差分はさらに積分される。ここに得られた差分積分値は、出力設定部３４を介して既述のＧＣ（Gain Control）信号となり、ＶＧＡ部１５に対する利得を設定する。なおこの出力設定部３４は、ＲＦ受信部４の入力インタフェースに適合するデータ形式に変換する機能を果たすものである。
【００２８】
上記の基準値差分積分器３３からの差分積分値は他方において、ＬＮＡ切替判定部３５に入力され、基準値より大幅に下まわると判定されたときは、ＬＮＡ１１に対するＬＮＡｏｎ／ｏｆｆ信号をｏｎに切り替える。すなわちＬＮＡ１１での低雑音増幅を行うように指示する。一方、基準値より大幅に上まわると判定されたときは、そのＬＮＡｏｎ／ｏｆｆ信号をｏｆｆに切り替える。すなわちＬＮＡ１１はスルーで受信信号を通過させる。
【００２９】
上記のＬＮＡｏｎ／ｏｆｆ信号がｏｎのとき、すなわちＬＮＡ部１１が利得を持つとき、そのＬＮＡ部１１の利得分を、ＶＧＡ部１５に対する利得分（ＧＣ）に含ませてしまうと、正しいＧＣ信号とならないので、その余分な利得分を減らすように基準値差分積分器３３において補償すべく、ＬＮＡ利得補正部３６が設けられている。
【００３０】
かかる従来構成のＡＧＣ部１７を用いた場合の利得の収束過程を図１１に表す。本図において、横軸ｔは、ＡＧＣ部１７が利得制御動作を開始してからの経過時間〔ｓｅｃ〕を表し、Ｔ，２Ｔ，３Ｔ…等の目盛の単位となるＴは、既述した利得設定周期の各開始時点を表す。また縦軸Ｇｒｆは、ＡＧＣ部１７からＲＦ受信部４に対して指定する設定利得〔ｄＢ〕を表す。
【００３１】
この図１１において、まずｔ＝０においてＡＧＣ部１７による利得制御動作が開始されると、その後、一定時間間隔（一定周期）でＡＧＣ部１７により利得の設定が行われる。その利得設定周期の開始時点は上記のＴ〔ｓｅｃ〕である。このＴ〔ｓｅｃ〕において、最初の利得設定がＲＦ受信部４に対して行われると、該ＲＦ受信部内のＶＧＡ部１５の出力には上記のＤＣオフセット電圧が発生し、前述のように、ＡＣ信号成分が飽和する。このＡＣ信号成分の飽和により、ＡＧＣ部１７は無信号を増幅しようとする。この結果、図１１に示すように、次の２Ｔ〔ｓｅｃ〕においては、ＶＧＡ部１５への設定利得が過度に増大し、さらにＤＣオフセット電圧が発生する。その後、徐々に利得は収束に向かい、最終的な安定した利得に収束するのは、本図の例では１／Ｔ〔ｓｅｃ〕以降となり、所定信号振幅に対応する収束後の一定のＲＦ利得（図中のＧｓ）に落ち着くまでにかなりの長時間を要してしまう。
【００３２】
そこで本発明は図１に示す遅延制御部２２を導入することにより、設定利得収束時間の短縮を図る。この遅延制御部２２を、ＡＧＣ部１７と一体に組み込んだ一構成例を図に示す。
【００３３】
図３は本発明に基づくＡＧＣ部１７の一構成例を示す図である。本図において、注目すべき構成要素は遅延制御部２２である。またこの遅延制御部２２により制御されるスイッチ（ＳＷ）２３である。さらにまた、この遅延制御部２２と協働する内部レジスタ２４である。それ以外の構成要素（３１〜３６）は図１０に示した対応の各構成要素と同じであり、それらの各機能もほぼ同じである。
【００３４】
上記遅延制御部２２およびこれに協働するスイッチ（ＳＷ）２３ならびに内部レジスタ２４の機能を図を参照して説明する。
図４は図３に示す本発明に基づくＡＧＣ部１７を用いた場合の利得の収束過程を表す図である。この図４と、上述した図１１とを対比することにより、本発明の効果が明確になる。この図４の横軸ｔは、ＡＧＣ部１７が利得制御動作を開始してからの経過時間〔ｓｅｃ〕を表し、縦軸ＱｒｆはＡＧＣ部１７からＲＦ受信部４に対して指定する設定利得〔ｄＢ〕を表し、図１１の場合と全く同様である。また図５は本発明に基づく無線通信装置１の具体的なＩＣ構成例を示す図である。
【００３５】
図４において、まずｔ＝０においてＡＧＣ部１７による利得制御動作が開始されると、一定時間間隔（一定周期）Ｔ〔ｓｅｃ〕で、ＲＦ受信部４内のＶＧＡ部１５ならびにＬＮＡ部１１に対する利得設定が行われる。この利得制御開始前の、図５に示すＤＢＢ−ＬＳＩ６内のＭＯＤＥＭ部４１への電源投入時に、不揮発メモリ４２に予め保持された対応テーブル４３の内容や遅延時間の設定回数等の情報が、内部メモリ２４（図５にも示す）に取り込まれる。
【００３６】
利得制御動作の開始（ｔ＝０）から最初の利得設定周期の開始時点（ｔ＝Ｔ）において、不揮発メモリ４２に保持された初回遅延時間Ｗｆｉｒｓｔ〔ｓｅｃ〕が付与される。なお、このＷｆｉｒｓｔは、ＶＧＡ部１５の出力におけるＤＣオフセット電圧の発生時間に合わせておくのが好ましい。このＷｆｉｒｓｔの期間中は、図３の遅延制御部２２により、上記利得制御は擬似的に中断させられる。なおこの中断は、図３のスイッチ（ＳＷ）２３内の接点を、端子Ａ側から端子Ｂ側に切り替えることによって簡単に行うことができる。通常、上記接点は端子Ａ側にあり、図１０で説明したように、基準値差分積分器（ループフィルタ）３３において、電力化部３２からの電力Ｐと上記基準値との比較が行われ、ＡＧＣ動作が実行されるが、上記Ｗｆｉｒｓｔの期間中は、遅延制御部２２によりスイッチ２３の接点は端子Ｂ側に切り替えられる。そうすると、上記基準値差分積分器３３は、上記基準値同士の比較を行うことになり、その比較結果は零となる。つまり、上記ＡＧＣ動作は実質的に中断状態（スリープ）となる。ここに上述の中断が実現される。かくして、利得の設定はするものの、その中断中はＡＧＣ制御動作は停止される。
【００３７】
上記のｔ＝０より、Ｔ，２Ｔ…と経過するが、このＴや２Ｔにおいてはそれぞれ新たな利得設定が行われる筈である（図１０のＴや２Ｔ等参照）。ところが本発明に係る図４においては、そのＴ〔ｓｅｃ〕、２Ｔ〔ｓｅｃ〕がＷｆｉｒｓｔの期間中にあるため、上記の中断により、これらＴ〔ｓｅｃ〕や２Ｔ〔ｓｅｃ〕における利得変化はない。
【００３８】
そしてＷｆｉｒｓｔの経過後に初めて本来の利得制御が開始され、図４における４Ｔ〔ｓｅｃ〕においてＶＧＡ部１５への利得設定が行われる。その後、初期設定利得と、４Ｔ〔ｓｅｃ〕時点で設定した利得との差分ΔＧ1を、遅延制御部２２内の差分算出手段２５にて算出する。
【００３９】
さらにその差分ΔＧ1に対応した遅延時間Ｗ1を、遅延制御部２２内の遅延時間算出手段２６で算出する。ここに算出した遅延時間Ｗ1を、４Ｔ〔ｓｅｃ〕時に付与する。そうすると、４Ｔ〔ｓｅｃ〕〜（４Ｔ＋Ｗ1）〔ｓｅｃ〕の間は再び利得制御が中断され、その（４Ｔ＋Ｗ1）〔ｓｅｃ〕が経過した後に再び利得制御が開始され、５Ｔ〔ｓｅｃ〕後にまたＶＧＡ部１５への利得設定が行われる。
【００４０】
この場合、上記４Ｔ〔ｓｅｃ〕にて設定した利得と、上記５Ｔ〔ｓｅｃ〕にて設定した利得との差分を、上記差分算出手段２５で算出する。この算出した差分がΔＧ2である。そしてこの差分ΔＧ2に対応した遅延時間Ｗ2を、上記遅延時間算出手段２６で算出する。そしてここに算出した遅延時間Ｗ2〔ｓｅｃ〕を上記５Ｔ〔ｓｅｃ〕において付与し、５Ｔ〜（５Ｔ＋Ｗ2）〔ｓｅｃ〕の期間中、利得制御を中断する。
【００４１】
上述の操作を所定回数繰り返す。つまり上記遅延時間を付与する利得設定周期の回数を所定回数予め制限しておいて、その回数分、上記の操作を繰り返す。
【００４２】
かくして利得収束時間は、一例によれば、従来の１１〔ｓｅｃ〕（図１１参照）から、図４に示す６Ｔ〔ｓｅｃ〕となり、５Ｔ〔ｓｅｃ〕の時間短縮を実現することができる。
【００４３】
かかる本発明の無線通信装置１における動作、特に図３に示す遅延制御部２２の動作の好ましい具体例をまとめると以下のとおりである。
【００４４】
（ｉ）前記の遅延時間Ｗ1，Ｗ2…は、上述のようにΔＧ1，ΔＧ2…に比例させることなく任意に指定可能としても良い。
【００４５】
（ii）任意に指定する上記の遅延時間を、不揮発メモリ４２に予め保持するようにしても良い。
【００４６】
（iii）そして上記の遅延時間だけ遅延させる利得設定周期（Ｔ，２Ｔ，３Ｔ…）の回数を、任意に指定可能とすることもできる。つまり、上述した利得制御の中断は、適当な回数に止めるのが好ましい。
【００４７】
（iv）上記（iii）にて任意に指定する利得設定周期の回数を不揮発メモリ４２に予め保持するようにしても良い。
【００４８】
（ｖ）利得自動調整部１７により前回設定された利得と、今回設定された利得との差分を算出する前述の差分算出手段２５を備えることができる。例えば遅延制御部２２内にこれを備える。
【００４９】
（vi）上記（ｖ）の差分算出手段２５により算出した差分（ΔＧ1，ΔＧ2…）の大小に応じて、上記遅延時間の長短を算出する前述の遅延時間算出手段２６を備えることができる。例えば遅延制御部２２内にこれを備える。
【００５０】
（vii）前述の対応テーブル４３を有し、利得自動調整部１７により前回設定された利得と、今回設定された利得との差分（ΔＧ1，ΔＧ2…）を得たとき、予め差分と遅延時間との対応関係を記録したその対応テーブル４３を参照して、当該遅延時間を決定することができる。
【００５１】
（viii）なお上記遅延時間が次に現れる利得設定周期の開始時点を超えるとき、当該利得設定周期での利得制御を中断するようにする。
【００５２】
最後に図３に示す遅延制御部２２の詳細な一動作例を示す。
図６は遅延制御部２２の詳細な動作例を示すフローチャート（その１）であり、
図７は同フローチャート（その２）であり、
図８は同フローチャート（その３）である。
【００５３】
図６〜図８を参照すると、
図６のステップＳ２０１では、図に表す初期設定の処理を行う。この中で「ＡＧＣ入力信号切替ＳＷ」についてさらに詳しくは、この切替ＳＷ２３の切替え論理ＬおよびＨは、Ｌのとき実信号入力側（図３の電力化部３２側）に接続し、Ｈのときは図３に示す基準値側に接続する。また、「Ｔｉｍｅｒ」は内部タイマであって、図４の０〜Ｔの範囲でカウントアップする。その他、本フローチャートに現れる主要な記号の意味を改めて定義すると、以下のとおりである。
【００５４】
Ｇｎｏｗ ：現在設定利得
Ｇｂｅｆｏｒｅ ：前回設定利得
Ｗ ：遅延時間設定値
ΔＧ ：現在設定利得と前回設定利得の差分
Ｔ ：ＡＧＣ利得設定周期
【００５５】
ステップＳ２０２では、Ｔｉｍｅｒのカウントアップが満了に至るまで（Ｎｏ）、つまりＡＧＣ動作が開始してから上記のＴ〔ｓｅｃ〕が経過するまで、遅延制御部２２による処理はない。
【００５６】
ステップＳ２０３では、上記のＴｉｍｅｒのカウントアップが満了すると（Ｙｅｓ）、Ｔｉｍｅｒをリセットし、
ステップＳ２０４では、初回利得設定フラグをＯＮにする。
ステップＳ２０５は、後述する図８のステップＳ２２５において、遅延時間の設定回数ｎが０でない場合に行われる繰り返し処理の先頭である。
【００５７】
ステップＳ２０６では、現在の設定利得Ｇｎｏｗを、設定利得レジスタ（図示せず）に書込んだ後、
ステップＳ２０７にて、上記初回設定フラグがＯＮになっているか確認する。
【００５８】
図７のステップＳ２０８では、そのフラグのＯＮが確認されると（Ｙｅｓ）、上記遅延時間設定値ＷをＷｆｉｒｓｔ（図４参照）に設定して、
ステップＳ２０９にて、上記初回設定フラグをＯＮからＯＦＦに設定し直す。
【００５９】
ステップＳ２１０では、上記ステップＳ２０７の結果がＮｏのとき、ＡＧＣ部１７からＲＦ受信部４への利得設定がキャンセルされたこと（例えば、ステップＳ２１６のＮｏのとき）を示す利得送出キャンセルフラグがＯＮでなければ（Ｎｏ）、
ステップＳ２１１において、現在設定利得Ｇｎｏｗと前回設定利得Ｇｂｅｆｏｒｅとの差分の絶対値であるΔＧを、図３の差分算出手段２５において算出し、
ステップＳ２１２では、その算出したΔＧを用いて、
ａ）既述の対応テーブル４３を参照して、そのΔＧに対応するＷを設定するか、あるいは
ｂ）そのΔＧを使用した簡単な計算式、例えば比例計算式により、Ｗを求めて設定する。
【００６０】
ステップＳ２１３は、上記ステップＳ２１０の結果がＹｅｓのとき、つまり利得の送出がキャンセルされたときは、前回の遅延時間Ｗから周期Ｔを差し引いた値をもって今回の遅延時間設定値Ｗとすると共に、
ステップＳ２１４において、上記利得送出キャンセルフラグをＯＦＦに戻す。
【００６１】
ステップＳ２１５では、上記ステップＳ２０９，Ｓ２１２およびＳ２１４のいずれかが終了した後に、前回設定利得Ｇｂｅｆｏｒｅを現在設定利得Ｇｎｏｗに切り換えて、
ステップＳ２１６に至り、ここでその設定遅延時間Ｗが利得設定周期Ｔを超えていないか判定する。
【００６２】
なお、図７において、点線（２）、（６，７，８）および（９）でそれぞれ包囲した部分の各ステップは、図８のフローチャートの説明を終えた後の巻末に本発明の実施態様として記載する（付記１）〜（付記１０）のうちの、（付記２）、（付記６）〜（付記８）および（付記９）にそれぞれ記載した態様に相当する。
【００６３】
図８のステップＳ２１７において、ステップＳ２１６の結果がＮｏであるときに、続いて、Ｔｉｍｅｒのカウントアップ時間が、設定された遅延時間Ｗよりも長いか否か判定し、
ステップＳ２１８では、上記の長いという判定がなされると（Ｙｅｓ）、図３のスイッチ（ＳＷ）２３の設定をＬにする。すなわち、電力化部３２の出力側に接続し、他方
ステップＳ２１９では、上記ステップＳ２１７での判定が否であると（Ｎｏ）、上記スイッチ（ＳＷ）２３の設定をＨにする。すなわち、図３の基準値を入力とするように接続する。
【００６４】
ステップＳ２２０において、上記ステップＳ２１８またはＳ２１９の終了後は、Ｔｉｍｅｒのカウントアップが満了したか否か判定し、満了したならば（Ｙｅｓ）、
ステップＳ２２１において、上記Ｔｉｍｅｒをリセットすると共に、既述した遅延時間の設定回数ｎを＋１だけインクリメントする。
【００６５】
ステップＳ２２２においては、上記ステップＳ２１６の判定結果がＮｏのとき、すなわちＷがＴを超えてしまったとき、上記利得送出キャンセルフラグをＯＮに設定して、
ステップＳ２２３では、図３のスイッチ（ＳＷ）２３を、上記基準値側に接続する。つまりＡＧＣ動作を停止させて、
ステップＳ２２４にて、Ｔｉｍｅｒのカウントアップ満了を待つ。
【００６６】
ステップＳ２２５において、上記ステップＳ２２１またはＳ２２４の終了後、遅延時間の設定回数ｎが０になったとき、
ステップＳ２２６において、一連の利得制御中断処理を終了すると共に、上記スイッチ（ＳＷ）２３を再び、上記電力化部３２側に接続して、通常の、中断処理を含まないＡＧＣ制御動作に入る。
【００６７】
以上詳述した本発明の実施態様は以下のとおりである。
（付記１）
受信信号を入力し増幅する増幅部を含む無線受信部と、
所定の利得設定周期毎に、前記無線受信部からの出力レベルに応じた利得に更新しながら、前記増幅部に対する利得制御を行う利得自動調整部と、を備え、
前記増幅部に対する利得制御を、所定の各前記利得設定周期の開始時点から所定の遅延時間だけ遅延させて、開始させる遅延制御部を設けることを特徴とする無線通信装置。
【００６８】
（付記２）
前記遅延時間が任意に指定可能であることを特徴とする付記１に記載の無線通信装置。
【００６９】
（付記３）
任意に指定する前記遅延時間を予め保持する不揮発メモリを備えることを特徴とする付記２に記載の無線通信装置。
【００７０】
（付記４）
前記の遅延時間だけ遅延させる前記利得設定周期の回数を、任意に指定可能とすることを特徴とする付記１に記載の無線通信装置。
【００７１】
（付記５）
任意に指定する前記利得設定周期の回数を予め保持する不揮発メモリを備えることを特徴とする付記４に記載の無線通信装置。
【００７２】
（付記６）
前記利得自動調整部により前回設定された利得と、今回設定された利得との差分を算出する差分算出手段を有することを特徴とする付記１に記載の無線通信装置。
【００７３】
（付記７）
前記差分算出手段により算出した前記差分の大小に応じて、前記遅延時間の長短を算出する遅延時間算出手段を有することを特徴とする付記６に記載の無線通信装置。
【００７４】
（付記８）
対応テーブルを有し、前記利得自動調整部により前回設定された利得と、今回設定された利得との差分を得たとき、予め差分と遅延時間との対応関係を記録した前記対応テーブルを参照して、当該遅延時間を決定することを特徴とする付記１に記載の無線通信装置。
【００７５】
（付記９）
前記遅延時間が次に現れる前記利得設定周期の開始時点を超えるとき、当該利得設定周期での前記利得制御を中断することを特徴とする付記１に記載の無線通信装置。
【００７６】
（付記１０）
可変利得の増幅部を少なくとも含む無線受信部において、入力した受信信号をその可変利得にて増幅する第１ステップと、
利得自動調整部において、前記無線受信部からの出力レベルに応じた利得に、所定の利得設定周期毎に、更新しながら、前記増幅部に対する利得制御を行う第２ステップと、を有する無線通信方法であって、
前記第２ステップにおいて、前記所定の利得設定周期の開始時点から所定の遅延時間が経過するまでの間、前記利得制御を中断し、その後、該利得制御を開始するステップを設けることを特徴とする無線通信方法。
【図面の簡単な説明】
【００７７】
【図１】本発明に係る装置の基本構成を示す図である。
【図２】本発明に係る方法の基本ステップを表すフローチャートである。
【図３】本発明に基づくＡＧＣ部１７の一構成例を示す図である。
【図４】本発明に基づく図３のＡＧＣ部１７を用いた場合の利得の収束過程を表す図である。
【図５】本発明に基づく無線通信装置１の具体的なＩＣ構成例を示す図である。
【図６】遅延制御部２２の詳細な動作例を示すフローチャート（その１）である。
【図７】遅延制御部２２の詳細な動作例を示すフローチャート（その２）である。
【図８】遅延制御部２２の詳細な動作例を示すフローチャート（その３）である。
【図９】本発明が適用される無線通信装置の従来例を示すブロック図である。
【図１０】従来のＡＧＣ部１７の一構成例を示す図である。
【図１１】図１０に示す従来のＡＧＣ部１７を用いた場合の利得の収束過程を表す図である。
【符号の説明】
【００７８】
１ 無線通信装置
４ ＲＦ受信部
５ ＡＦＥ部
６ ＤＢＢ部
７ ＲＦ送信部
１１ ＬＮＡ部
１２ ＢＰＦ部
１３ ＱＤＥＭ部
１４ ＬＰＦ部
１５ ＶＧＡ部
１６ ＡＤＣ部
１７ ＡＧＣ部
２１ 増幅部
２２ 遅延制御部
２３ スイッチ（ＳＷ）
２４ 内部レジスタ
２５ 差分算出手段
２６ 遅延時間算出手段
３１ ＩＱ分配部
３２ 電力化部
３３ 基準値差分積分器
３４ 出力設定部
３５ ＬＮＡ切替判定部
３６ ＬＮＡ利得補正部
４１ ＭＯＤＥＭ部
４２ 不揮発メモリ
４３ 対応テーブル
【技術分野】
【０００１】
本発明は、無線通信装置、特にＷ−ＣＤＭＡ端末等の３ＧＰＰ（3rd Generation Partnership Project）規格に準拠した無線装置におけるＡＧＣ（Auto Gain Control）制御、ならびに無線通信方法特にＡＧＣ制御方法に関する。
【背景技術】
【０００２】
図９は本発明が適用される無線通信装置の従来例を示すブロック図である。本図に示す無線通信装置１におけるＲＦ（Radio Frequency）受信部（無線受信部）４は、上記のＷ−ＣＤＭＡにおいて主流になっているダイレクト・コンバージョン方式の受信機構成となっている。なお、このＲＦ受信部４と対をなすＲＦ送信部７は、本発明に係る上記のＡＧＣ制御に直接関係しないので、その詳細は省略するが、このＲＦ送信部７からの送信信号の送信用アンテナは、デュープレクサ（ＤＰＬＸ）３を介して、上記ＲＦ受信部４からの受信信号の受信用アンテナと共用している。図中のアンテナ２がその共用アンテナである。
【０００３】
アンテナ２より入力されたアナログ信号は、上記ＲＦ受信部４にて復調および増幅され、さらにＡＦＥ部（Analog Front-End部：アナログ・フロント・エンド部）５にてディジタル信号に変換された後、ＤＢＢ部（Digital Base Band部：ディジタル・ベースバンド部）６に入力され、ここにおいて、上記のＡＧＣ制御が行われる。なお、このＤＢＢ部６の後段には、ＡＦＣ（Auto Frequency Control）部や、Ｗ−ＣＤＭＡによる拡散符号を復号するＤＥＭ（Demodulation）部や、エラー訂正と共に暗号化を解く復号処理を行うＤＥＣＯＤＥ（Decoder）部が続くが、図示省略する。
【０００４】
ここで上記のＲＦ受信部４、ＡＦＥ部５およびＤＢＢ部６についてさらに説明を加えると次のとおりである。まずＲＦ受信部４について見ると、デュープレクサ（ＤＰＬＸ）３より入力された受信信号はＬＮＡ部（Low Noise Amplifier部：低雑音増幅部）１１に印加される。その制御入力であるＬＮＡｏｎ／ｏｆｆ信号がオン（ｏｎ）のとき、すなわち該受信信号が弱電界強度であるとき、このＬＮＡ部１１にて信号増幅が行われる。一方オフ（ｏｆｆ）のとき、すなわち強電界強度のときはここを信号が単に通過（スルー）する。
【０００５】
次にＬＮＡ部１１を経た受信信号は、ＢＰＦ部（Band Pass Filter部：バンドパス・フィルタ部）１２に入力されて、その信号に含まれる雑音周波数成分が除去されてから、ＱＤＥＭ部（Quadrature Demodulator部：直交復調部）１３に入力される。このＱＤＥＭ部１３において、ベースバンド成分とこれを搬送するキャリア成分とからなる上記受信信号より、そのベースバンド成分のみを抽出する。この場合、Ｉ−ｃｈ受信ベースバンド信号ＲｘＩと、Ｑ−ｃｈ受信ベースバンド信号ＲｘＱとに分離してその抽出が行われる。
【０００６】
抽出された上記信号ＲｘＩおよびＲｘＱは、さらにＬＰＦ（Low Pass Filter部：ローパス・フィルタ部）１４にて所要帯域成分以外について除去した後、ＶＧＡ部（Variable Gain Amplifier部：可変利得増幅部）１５において、その制御入力であるＧＣ（Gain Control）信号に従って、可変利得増幅される。その可変利得増幅後の出力は、正転および反転したＩ−ｃｈペア受信信号「ＲｘＩ（正転／反転）」と、正転および反転したＱ−ｃｈペア受信信号「ＲｘＱ（正転／反転）」である。
【０００７】
上記によりＲＦ受信部４により受信処理されたアナログの出力信号、すなわち上記のＲｘＩ（正転／反転）信号およびＲｘＱ（正転／反転）信号は、次段のＡＦＥ部５に入力され、該ＡＦＥ部内のＡＤＣ部（Analog to Digital Converter部）１６によりそれぞれディジタル信号に変換される。このディジタル信号に変換されたＲｘＩ（正転／反転）信号およびＲｘＱ（正転／反転）信号はさらに、一系列の信号に時分割多重され、ＲｘＩＱ多重信号としてさらに、次段のＤＢＢ部６に入力される。なおこのＡＦＥ部５内の１８は、送信側でのＤＡＣ（Digital to Analog Converter）である。
【０００８】
ＤＢＢ部６に入力された上記のＲｘＩＱ多重信号は、該ＤＢＢ部内のＡＧＣ（Auto Gain Control部：利得自動調整部）１７において所定の処理や演算が行われ、前述したＧＣ信号ならびにＬＮＡｏｎ／ｏｆｆ信号を生成し、それぞれＶＧＡ部１５とＬＮＡ部１１とに送出する。なお、このＡＧＣ部１７については図１０等を参照して後に詳述する。
【０００９】
なお本発明に関連する公知技術として、下記の〔特許文献１〕および〔特許文献２〕がある。後に明白となるように本発明は、ＲＦ受信部４内の第１増幅器（ＬＮＡ）および第２増幅器（ＶＧＡ）のそれぞれの利得変化時に生ずるＤＣオフセットに起因する異常利得制御を、そのＤＣオフセット発生期間中、通常のＡＧＣ制御をスリープさせることにより、回避することを特徴とするものである。これに対し〔特許文献１〕では、上記第１増幅器での利得変化のタイミングと第２増幅器での利得変化のタイミングとをずらすことを特徴とし、また〔特許文献２〕では、上記の利得変化をその増大時において、（前回設定利得＋４）〔ｄＢ〕に抑えることを特徴とする。
【００１０】
【特許文献１】特開２００４−３２８４９４号公報
【特許文献２】特開２００４−１９３９１４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上述した図９に示すダイレクト・コンバージョン方式による受信機構成を有する無線通信装置１においては、上記ＬＮＡｏｎ／ｏｆｆ信号によるＬＮＡ部１１での利得変化時と、上記ＧＣ信号によるＶＧＡ部１５での利得変化時とにおいて、ＬＧＡ部１５の出力にＤＣオフセットが生じる。そしてこのＶＧＡ部１５の出力において、そのＤＣオフセット成分にＡＣ信号成分が重畳すると、このＡＣ信号成分が飽和してしまうことがある（後述の図１１参照）。
【００１２】
結局、上記のＡＣ信号成分の飽和によってＡＧＣ部１７での利得制御が正常動作しなくなり、所望の利得に収束するまでの時間が延びてしまう。すなわち、利得収束時間が長くなる。そうすると、Ｗ−ＣＤＭＡで規定する所定の利得収束時間を順守できなくなるという問題が生じる。
【００１３】
さらにまた無線通信装置において用いられる重要な情報の１つである受信信号強度表示ＲＳＳＩ（Receive Signal Strength Indicator）に誤差を生じさせるといった問題をひき起こす。これはそのＲＳＳＩが、ＲＦ受信部４での信号受信の開始から所定時間経過後の該ＲＦ受信部４への利得設定（ＬＮＡｏｎ／ｏｆｆおよびＧＣ）までの時間に基づいて計算によって求められるものだからであり、この時間が上述した利得収束時間の長期化によって不正確になれば、当然、そのＲＳＳＩにも誤差が含まれることになる。
【００１４】
したがって本発明は、上記問題点に鑑み、ＶＧＡ部の出力にＤＣオフセットが発生しても、利得収束時間を従来に比して大幅に短縮することのできる無線通信装置および無線通信方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１５】
図１は本発明に係る装置の基本構成を示す図である。なお全図を通じて、同様の構成要素には、同一の参照番号または記号を付して示す。
【００１６】
図１において、無線受信部（ＲＦ受信部）４および利得自動調整部（ＡＧＣ部）１７は、前記の図９に示したとおりである。すなわち、無線受信部（ＲＦ受信部）４は、受信信号（ＩＮ）を入力としてこれを増幅する増幅部２１を含む。この増幅部２１は、図９の例によれば、ＬＮＡ部１１およびＶＧＡ部１５に相当する。
【００１７】
一方、上記の利得自動調整部（ＡＧＣ部）１７は、所定の利得設定周期毎に、上記のＲＦ受信部４からの出力レベルに応じた利得に更新しながら、増幅部２１に対する利得制御を行う。
【００１８】
ここで本発明を特徴付ける構成要素は、遅延制御部２２である。この遅延制御部２２は、増幅部２１に対する利得制御を、所定の各前記利得設定周期の開始時点から所定の遅延時間だけ遅延させて、開始させる機能を果たす。
【００１９】
また本発明は、新規な無線通信方法としても捉えることができる。
図２は本発明に係る方法の基本ステップを表すフローチャートである。本図において、
ステップＳ１１：可変利得の増幅部２１を少なくとも含む無線受信部４において実行されるステップであって、上記の入力した受信信号ＩＮを、その可変利得にて制御するステップである。
【００２０】
ステップＳ１２：このステップＳ１２は従前からのステップＳ１２ｂと、本発明の特徴をなすステップＳ１２ａとからなり、
そのステップＳ１２ｂにおいては、利得自動調整部１７において、無線受信部４からの出力レベルに応じた利得に、所定の利得設定周期毎に、更新しながら、増幅部２１（１１，１５）に対する利得制御を行う。
【００２１】
一方前記ステップＳ１２ａにおいては、上記所定の利得設定周期の開始時点から所定の遅延時間が経過するまでの間、上記利得制御を中断し、その後、該利得制御を開始する。
【発明の効果】
【００２２】
上述した各利得設定周期において、増幅部２１に対しＡＧＣ部１７から新たな利得の設定を行う都度、この利得変化に起因したＤＣオフセット電圧が発生する。そしてこのＤＣオフセット電圧は、後に図１１を参照して説明するとおり、ＡＣ信号成分の飽和をもたらし、結果として、利得の収束時間を長期化させてしまう。
【００２３】
そこで、上記利得設定周期が到来する都度、利得設定はするものの、その開始時点からしばらくの間は本来の利得制御（ＡＧＣ）をスリープさせる。そうすることによって、上記ＤＣオフセット電圧によるＡＣ信号成分の飽和が生じている間だけ、すなわち利得の不安定期間だけ、利得制御（ＡＧＣ）を中断するので、その後は安定した利得制御（ＡＧＣ）が行われて急速に利得は収束に向かい利得収束時間は従来よりも大幅に短縮されることになる（図４参照）。
【発明を実施するための最良の形態】
【００２４】
本発明によりもたらされる効果を明確にするために、まず初めに、従来のＡＧＣ部１７の構成例と、その従来のＡＧＣ部１７を用いたときの利得の収束過程について説明する。
【００２５】
図１０は従来のＡＧＣ部１７の一構成例を示す図である。本図において、ＡＧＣ部１７は、図９に示すＡＦＥ部５内のＡＤＣ部１６から出力された上記ＲｘＩＱ多重信号のレベルに応じた利得を算出し、この算出した利得に基づいて、ＬＮＡ部１１に対する前述のＬＮＡｏｎ／ｏｆｆ信号およびＶＧＡ部１５に対する前述のＧＣ信号を生成して、それぞれＬＮＡ部１１およびＶＧＡ部１５に対する利得設定を行う。
【００２６】
さらに詳細には、ＲｘＩＱ時分割多重された前述のＲｘＩＱ多重信号は、ＩＱ分配部３１に入力され、ここでＲｘＩ信号とＲｘＱ信号に分配される。この分配されたＲｘＩ／ＲｘＱ信号に対し、電力化部３２において、Ｐ＝Ｉ2＋Ｑ2なる演算が行われ、電力Ｐが算出される。
【００２７】
この算出された電力Ｐは、次段の基準値差分積分器（ループフィルタ）３３に入力され、ここで上記ＲｘＩＱ多重信号が有すべき基準となる一定の出力レベルすなわち図中の「基準値」との比較が行われ、その差分が求められると共に、その差分はさらに積分される。ここに得られた差分積分値は、出力設定部３４を介して既述のＧＣ（Gain Control）信号となり、ＶＧＡ部１５に対する利得を設定する。なおこの出力設定部３４は、ＲＦ受信部４の入力インタフェースに適合するデータ形式に変換する機能を果たすものである。
【００２８】
上記の基準値差分積分器３３からの差分積分値は他方において、ＬＮＡ切替判定部３５に入力され、基準値より大幅に下まわると判定されたときは、ＬＮＡ１１に対するＬＮＡｏｎ／ｏｆｆ信号をｏｎに切り替える。すなわちＬＮＡ１１での低雑音増幅を行うように指示する。一方、基準値より大幅に上まわると判定されたときは、そのＬＮＡｏｎ／ｏｆｆ信号をｏｆｆに切り替える。すなわちＬＮＡ１１はスルーで受信信号を通過させる。
【００２９】
上記のＬＮＡｏｎ／ｏｆｆ信号がｏｎのとき、すなわちＬＮＡ部１１が利得を持つとき、そのＬＮＡ部１１の利得分を、ＶＧＡ部１５に対する利得分（ＧＣ）に含ませてしまうと、正しいＧＣ信号とならないので、その余分な利得分を減らすように基準値差分積分器３３において補償すべく、ＬＮＡ利得補正部３６が設けられている。
【００３０】
かかる従来構成のＡＧＣ部１７を用いた場合の利得の収束過程を図１１に表す。本図において、横軸ｔは、ＡＧＣ部１７が利得制御動作を開始してからの経過時間〔ｓｅｃ〕を表し、Ｔ，２Ｔ，３Ｔ…等の目盛の単位となるＴは、既述した利得設定周期の各開始時点を表す。また縦軸Ｇｒｆは、ＡＧＣ部１７からＲＦ受信部４に対して指定する設定利得〔ｄＢ〕を表す。
【００３１】
この図１１において、まずｔ＝０においてＡＧＣ部１７による利得制御動作が開始されると、その後、一定時間間隔（一定周期）でＡＧＣ部１７により利得の設定が行われる。その利得設定周期の開始時点は上記のＴ〔ｓｅｃ〕である。このＴ〔ｓｅｃ〕において、最初の利得設定がＲＦ受信部４に対して行われると、該ＲＦ受信部内のＶＧＡ部１５の出力には上記のＤＣオフセット電圧が発生し、前述のように、ＡＣ信号成分が飽和する。このＡＣ信号成分の飽和により、ＡＧＣ部１７は無信号を増幅しようとする。この結果、図１１に示すように、次の２Ｔ〔ｓｅｃ〕においては、ＶＧＡ部１５への設定利得が過度に増大し、さらにＤＣオフセット電圧が発生する。その後、徐々に利得は収束に向かい、最終的な安定した利得に収束するのは、本図の例では１／Ｔ〔ｓｅｃ〕以降となり、所定信号振幅に対応する収束後の一定のＲＦ利得（図中のＧｓ）に落ち着くまでにかなりの長時間を要してしまう。
【００３２】
そこで本発明は図１に示す遅延制御部２２を導入することにより、設定利得収束時間の短縮を図る。この遅延制御部２２を、ＡＧＣ部１７と一体に組み込んだ一構成例を図に示す。
【００３３】
図３は本発明に基づくＡＧＣ部１７の一構成例を示す図である。本図において、注目すべき構成要素は遅延制御部２２である。またこの遅延制御部２２により制御されるスイッチ（ＳＷ）２３である。さらにまた、この遅延制御部２２と協働する内部レジスタ２４である。それ以外の構成要素（３１〜３６）は図１０に示した対応の各構成要素と同じであり、それらの各機能もほぼ同じである。
【００３４】
上記遅延制御部２２およびこれに協働するスイッチ（ＳＷ）２３ならびに内部レジスタ２４の機能を図を参照して説明する。
図４は図３に示す本発明に基づくＡＧＣ部１７を用いた場合の利得の収束過程を表す図である。この図４と、上述した図１１とを対比することにより、本発明の効果が明確になる。この図４の横軸ｔは、ＡＧＣ部１７が利得制御動作を開始してからの経過時間〔ｓｅｃ〕を表し、縦軸ＱｒｆはＡＧＣ部１７からＲＦ受信部４に対して指定する設定利得〔ｄＢ〕を表し、図１１の場合と全く同様である。また図５は本発明に基づく無線通信装置１の具体的なＩＣ構成例を示す図である。
【００３５】
図４において、まずｔ＝０においてＡＧＣ部１７による利得制御動作が開始されると、一定時間間隔（一定周期）Ｔ〔ｓｅｃ〕で、ＲＦ受信部４内のＶＧＡ部１５ならびにＬＮＡ部１１に対する利得設定が行われる。この利得制御開始前の、図５に示すＤＢＢ−ＬＳＩ６内のＭＯＤＥＭ部４１への電源投入時に、不揮発メモリ４２に予め保持された対応テーブル４３の内容や遅延時間の設定回数等の情報が、内部メモリ２４（図５にも示す）に取り込まれる。
【００３６】
利得制御動作の開始（ｔ＝０）から最初の利得設定周期の開始時点（ｔ＝Ｔ）において、不揮発メモリ４２に保持された初回遅延時間Ｗｆｉｒｓｔ〔ｓｅｃ〕が付与される。なお、このＷｆｉｒｓｔは、ＶＧＡ部１５の出力におけるＤＣオフセット電圧の発生時間に合わせておくのが好ましい。このＷｆｉｒｓｔの期間中は、図３の遅延制御部２２により、上記利得制御は擬似的に中断させられる。なおこの中断は、図３のスイッチ（ＳＷ）２３内の接点を、端子Ａ側から端子Ｂ側に切り替えることによって簡単に行うことができる。通常、上記接点は端子Ａ側にあり、図１０で説明したように、基準値差分積分器（ループフィルタ）３３において、電力化部３２からの電力Ｐと上記基準値との比較が行われ、ＡＧＣ動作が実行されるが、上記Ｗｆｉｒｓｔの期間中は、遅延制御部２２によりスイッチ２３の接点は端子Ｂ側に切り替えられる。そうすると、上記基準値差分積分器３３は、上記基準値同士の比較を行うことになり、その比較結果は零となる。つまり、上記ＡＧＣ動作は実質的に中断状態（スリープ）となる。ここに上述の中断が実現される。かくして、利得の設定はするものの、その中断中はＡＧＣ制御動作は停止される。
【００３７】
上記のｔ＝０より、Ｔ，２Ｔ…と経過するが、このＴや２Ｔにおいてはそれぞれ新たな利得設定が行われる筈である（図１０のＴや２Ｔ等参照）。ところが本発明に係る図４においては、そのＴ〔ｓｅｃ〕、２Ｔ〔ｓｅｃ〕がＷｆｉｒｓｔの期間中にあるため、上記の中断により、これらＴ〔ｓｅｃ〕や２Ｔ〔ｓｅｃ〕における利得変化はない。
【００３８】
そしてＷｆｉｒｓｔの経過後に初めて本来の利得制御が開始され、図４における４Ｔ〔ｓｅｃ〕においてＶＧＡ部１５への利得設定が行われる。その後、初期設定利得と、４Ｔ〔ｓｅｃ〕時点で設定した利得との差分ΔＧ1を、遅延制御部２２内の差分算出手段２５にて算出する。
【００３９】
さらにその差分ΔＧ1に対応した遅延時間Ｗ1を、遅延制御部２２内の遅延時間算出手段２６で算出する。ここに算出した遅延時間Ｗ1を、４Ｔ〔ｓｅｃ〕時に付与する。そうすると、４Ｔ〔ｓｅｃ〕〜（４Ｔ＋Ｗ1）〔ｓｅｃ〕の間は再び利得制御が中断され、その（４Ｔ＋Ｗ1）〔ｓｅｃ〕が経過した後に再び利得制御が開始され、５Ｔ〔ｓｅｃ〕後にまたＶＧＡ部１５への利得設定が行われる。
【００４０】
この場合、上記４Ｔ〔ｓｅｃ〕にて設定した利得と、上記５Ｔ〔ｓｅｃ〕にて設定した利得との差分を、上記差分算出手段２５で算出する。この算出した差分がΔＧ2である。そしてこの差分ΔＧ2に対応した遅延時間Ｗ2を、上記遅延時間算出手段２６で算出する。そしてここに算出した遅延時間Ｗ2〔ｓｅｃ〕を上記５Ｔ〔ｓｅｃ〕において付与し、５Ｔ〜（５Ｔ＋Ｗ2）〔ｓｅｃ〕の期間中、利得制御を中断する。
【００４１】
上述の操作を所定回数繰り返す。つまり上記遅延時間を付与する利得設定周期の回数を所定回数予め制限しておいて、その回数分、上記の操作を繰り返す。
【００４２】
かくして利得収束時間は、一例によれば、従来の１１〔ｓｅｃ〕（図１１参照）から、図４に示す６Ｔ〔ｓｅｃ〕となり、５Ｔ〔ｓｅｃ〕の時間短縮を実現することができる。
【００４３】
かかる本発明の無線通信装置１における動作、特に図３に示す遅延制御部２２の動作の好ましい具体例をまとめると以下のとおりである。
【００４４】
（ｉ）前記の遅延時間Ｗ1，Ｗ2…は、上述のようにΔＧ1，ΔＧ2…に比例させることなく任意に指定可能としても良い。
【００４５】
（ii）任意に指定する上記の遅延時間を、不揮発メモリ４２に予め保持するようにしても良い。
【００４６】
（iii）そして上記の遅延時間だけ遅延させる利得設定周期（Ｔ，２Ｔ，３Ｔ…）の回数を、任意に指定可能とすることもできる。つまり、上述した利得制御の中断は、適当な回数に止めるのが好ましい。
【００４７】
（iv）上記（iii）にて任意に指定する利得設定周期の回数を不揮発メモリ４２に予め保持するようにしても良い。
【００４８】
（ｖ）利得自動調整部１７により前回設定された利得と、今回設定された利得との差分を算出する前述の差分算出手段２５を備えることができる。例えば遅延制御部２２内にこれを備える。
【００４９】
（vi）上記（ｖ）の差分算出手段２５により算出した差分（ΔＧ1，ΔＧ2…）の大小に応じて、上記遅延時間の長短を算出する前述の遅延時間算出手段２６を備えることができる。例えば遅延制御部２２内にこれを備える。
【００５０】
（vii）前述の対応テーブル４３を有し、利得自動調整部１７により前回設定された利得と、今回設定された利得との差分（ΔＧ1，ΔＧ2…）を得たとき、予め差分と遅延時間との対応関係を記録したその対応テーブル４３を参照して、当該遅延時間を決定することができる。
【００５１】
（viii）なお上記遅延時間が次に現れる利得設定周期の開始時点を超えるとき、当該利得設定周期での利得制御を中断するようにする。
【００５２】
最後に図３に示す遅延制御部２２の詳細な一動作例を示す。
図６は遅延制御部２２の詳細な動作例を示すフローチャート（その１）であり、
図７は同フローチャート（その２）であり、
図８は同フローチャート（その３）である。
【００５３】
図６〜図８を参照すると、
図６のステップＳ２０１では、図に表す初期設定の処理を行う。この中で「ＡＧＣ入力信号切替ＳＷ」についてさらに詳しくは、この切替ＳＷ２３の切替え論理ＬおよびＨは、Ｌのとき実信号入力側（図３の電力化部３２側）に接続し、Ｈのときは図３に示す基準値側に接続する。また、「Ｔｉｍｅｒ」は内部タイマであって、図４の０〜Ｔの範囲でカウントアップする。その他、本フローチャートに現れる主要な記号の意味を改めて定義すると、以下のとおりである。
【００５４】
Ｇｎｏｗ ：現在設定利得
Ｇｂｅｆｏｒｅ ：前回設定利得
Ｗ ：遅延時間設定値
ΔＧ ：現在設定利得と前回設定利得の差分
Ｔ ：ＡＧＣ利得設定周期
【００５５】
ステップＳ２０２では、Ｔｉｍｅｒのカウントアップが満了に至るまで（Ｎｏ）、つまりＡＧＣ動作が開始してから上記のＴ〔ｓｅｃ〕が経過するまで、遅延制御部２２による処理はない。
【００５６】
ステップＳ２０３では、上記のＴｉｍｅｒのカウントアップが満了すると（Ｙｅｓ）、Ｔｉｍｅｒをリセットし、
ステップＳ２０４では、初回利得設定フラグをＯＮにする。
ステップＳ２０５は、後述する図８のステップＳ２２５において、遅延時間の設定回数ｎが０でない場合に行われる繰り返し処理の先頭である。
【００５７】
ステップＳ２０６では、現在の設定利得Ｇｎｏｗを、設定利得レジスタ（図示せず）に書込んだ後、
ステップＳ２０７にて、上記初回設定フラグがＯＮになっているか確認する。
【００５８】
図７のステップＳ２０８では、そのフラグのＯＮが確認されると（Ｙｅｓ）、上記遅延時間設定値ＷをＷｆｉｒｓｔ（図４参照）に設定して、
ステップＳ２０９にて、上記初回設定フラグをＯＮからＯＦＦに設定し直す。
【００５９】
ステップＳ２１０では、上記ステップＳ２０７の結果がＮｏのとき、ＡＧＣ部１７からＲＦ受信部４への利得設定がキャンセルされたこと（例えば、ステップＳ２１６のＮｏのとき）を示す利得送出キャンセルフラグがＯＮでなければ（Ｎｏ）、
ステップＳ２１１において、現在設定利得Ｇｎｏｗと前回設定利得Ｇｂｅｆｏｒｅとの差分の絶対値であるΔＧを、図３の差分算出手段２５において算出し、
ステップＳ２１２では、その算出したΔＧを用いて、
ａ）既述の対応テーブル４３を参照して、そのΔＧに対応するＷを設定するか、あるいは
ｂ）そのΔＧを使用した簡単な計算式、例えば比例計算式により、Ｗを求めて設定する。
【００６０】
ステップＳ２１３は、上記ステップＳ２１０の結果がＹｅｓのとき、つまり利得の送出がキャンセルされたときは、前回の遅延時間Ｗから周期Ｔを差し引いた値をもって今回の遅延時間設定値Ｗとすると共に、
ステップＳ２１４において、上記利得送出キャンセルフラグをＯＦＦに戻す。
【００６１】
ステップＳ２１５では、上記ステップＳ２０９，Ｓ２１２およびＳ２１４のいずれかが終了した後に、前回設定利得Ｇｂｅｆｏｒｅを現在設定利得Ｇｎｏｗに切り換えて、
ステップＳ２１６に至り、ここでその設定遅延時間Ｗが利得設定周期Ｔを超えていないか判定する。
【００６２】
なお、図７において、点線（２）、（６，７，８）および（９）でそれぞれ包囲した部分の各ステップは、図８のフローチャートの説明を終えた後の巻末に本発明の実施態様として記載する（付記１）〜（付記１０）のうちの、（付記２）、（付記６）〜（付記８）および（付記９）にそれぞれ記載した態様に相当する。
【００６３】
図８のステップＳ２１７において、ステップＳ２１６の結果がＮｏであるときに、続いて、Ｔｉｍｅｒのカウントアップ時間が、設定された遅延時間Ｗよりも長いか否か判定し、
ステップＳ２１８では、上記の長いという判定がなされると（Ｙｅｓ）、図３のスイッチ（ＳＷ）２３の設定をＬにする。すなわち、電力化部３２の出力側に接続し、他方
ステップＳ２１９では、上記ステップＳ２１７での判定が否であると（Ｎｏ）、上記スイッチ（ＳＷ）２３の設定をＨにする。すなわち、図３の基準値を入力とするように接続する。
【００６４】
ステップＳ２２０において、上記ステップＳ２１８またはＳ２１９の終了後は、Ｔｉｍｅｒのカウントアップが満了したか否か判定し、満了したならば（Ｙｅｓ）、
ステップＳ２２１において、上記Ｔｉｍｅｒをリセットすると共に、既述した遅延時間の設定回数ｎを＋１だけインクリメントする。
【００６５】
ステップＳ２２２においては、上記ステップＳ２１６の判定結果がＮｏのとき、すなわちＷがＴを超えてしまったとき、上記利得送出キャンセルフラグをＯＮに設定して、
ステップＳ２２３では、図３のスイッチ（ＳＷ）２３を、上記基準値側に接続する。つまりＡＧＣ動作を停止させて、
ステップＳ２２４にて、Ｔｉｍｅｒのカウントアップ満了を待つ。
【００６６】
ステップＳ２２５において、上記ステップＳ２２１またはＳ２２４の終了後、遅延時間の設定回数ｎが０になったとき、
ステップＳ２２６において、一連の利得制御中断処理を終了すると共に、上記スイッチ（ＳＷ）２３を再び、上記電力化部３２側に接続して、通常の、中断処理を含まないＡＧＣ制御動作に入る。
【００６７】
以上詳述した本発明の実施態様は以下のとおりである。
（付記１）
受信信号を入力し増幅する増幅部を含む無線受信部と、
所定の利得設定周期毎に、前記無線受信部からの出力レベルに応じた利得に更新しながら、前記増幅部に対する利得制御を行う利得自動調整部と、を備え、
前記増幅部に対する利得制御を、所定の各前記利得設定周期の開始時点から所定の遅延時間だけ遅延させて、開始させる遅延制御部を設けることを特徴とする無線通信装置。
【００６８】
（付記２）
前記遅延時間が任意に指定可能であることを特徴とする付記１に記載の無線通信装置。
【００６９】
（付記３）
任意に指定する前記遅延時間を予め保持する不揮発メモリを備えることを特徴とする付記２に記載の無線通信装置。
【００７０】
（付記４）
前記の遅延時間だけ遅延させる前記利得設定周期の回数を、任意に指定可能とすることを特徴とする付記１に記載の無線通信装置。
【００７１】
（付記５）
任意に指定する前記利得設定周期の回数を予め保持する不揮発メモリを備えることを特徴とする付記４に記載の無線通信装置。
【００７２】
（付記６）
前記利得自動調整部により前回設定された利得と、今回設定された利得との差分を算出する差分算出手段を有することを特徴とする付記１に記載の無線通信装置。
【００７３】
（付記７）
前記差分算出手段により算出した前記差分の大小に応じて、前記遅延時間の長短を算出する遅延時間算出手段を有することを特徴とする付記６に記載の無線通信装置。
【００７４】
（付記８）
対応テーブルを有し、前記利得自動調整部により前回設定された利得と、今回設定された利得との差分を得たとき、予め差分と遅延時間との対応関係を記録した前記対応テーブルを参照して、当該遅延時間を決定することを特徴とする付記１に記載の無線通信装置。
【００７５】
（付記９）
前記遅延時間が次に現れる前記利得設定周期の開始時点を超えるとき、当該利得設定周期での前記利得制御を中断することを特徴とする付記１に記載の無線通信装置。
【００７６】
（付記１０）
可変利得の増幅部を少なくとも含む無線受信部において、入力した受信信号をその可変利得にて増幅する第１ステップと、
利得自動調整部において、前記無線受信部からの出力レベルに応じた利得に、所定の利得設定周期毎に、更新しながら、前記増幅部に対する利得制御を行う第２ステップと、を有する無線通信方法であって、
前記第２ステップにおいて、前記所定の利得設定周期の開始時点から所定の遅延時間が経過するまでの間、前記利得制御を中断し、その後、該利得制御を開始するステップを設けることを特徴とする無線通信方法。
【図面の簡単な説明】
【００７７】
【図１】本発明に係る装置の基本構成を示す図である。
【図２】本発明に係る方法の基本ステップを表すフローチャートである。
【図３】本発明に基づくＡＧＣ部１７の一構成例を示す図である。
【図４】本発明に基づく図３のＡＧＣ部１７を用いた場合の利得の収束過程を表す図である。
【図５】本発明に基づく無線通信装置１の具体的なＩＣ構成例を示す図である。
【図６】遅延制御部２２の詳細な動作例を示すフローチャート（その１）である。
【図７】遅延制御部２２の詳細な動作例を示すフローチャート（その２）である。
【図８】遅延制御部２２の詳細な動作例を示すフローチャート（その３）である。
【図９】本発明が適用される無線通信装置の従来例を示すブロック図である。
【図１０】従来のＡＧＣ部１７の一構成例を示す図である。
【図１１】図１０に示す従来のＡＧＣ部１７を用いた場合の利得の収束過程を表す図である。
【符号の説明】
【００７８】
１ 無線通信装置
４ ＲＦ受信部
５ ＡＦＥ部
６ ＤＢＢ部
７ ＲＦ送信部
１１ ＬＮＡ部
１２ ＢＰＦ部
１３ ＱＤＥＭ部
１４ ＬＰＦ部
１５ ＶＧＡ部
１６ ＡＤＣ部
１７ ＡＧＣ部
２１ 増幅部
２２ 遅延制御部
２３ スイッチ（ＳＷ）
２４ 内部レジスタ
２５ 差分算出手段
２６ 遅延時間算出手段
３１ ＩＱ分配部
３２ 電力化部
３３ 基準値差分積分器
３４ 出力設定部
３５ ＬＮＡ切替判定部
３６ ＬＮＡ利得補正部
４１ ＭＯＤＥＭ部
４２ 不揮発メモリ
４３ 対応テーブル
【特許請求の範囲】
【請求項１】
受信信号を入力し増幅する増幅部を含む無線受信部と、
所定の利得設定周期毎に、前記無線受信部からの出力レベルに応じた利得に更新しながら、前記増幅部に対する利得制御を行う利得自動調整部と、を備え、
前記増幅部に対する利得制御を、所定の各前記利得設定周期の開始時点から所定の遅延時間だけ遅延させて、開始させる遅延制御部を設けることを特徴とする無線通信装置。
【請求項２】
前記遅延時間が任意に指定可能であることを特徴とする請求項１に記載の無線通信装置。
【請求項３】
可変利得の増幅部を少なくとも含む無線受信部において、入力した受信信号をその可変利得にて増幅する第１ステップと、
利得自動調整部において、前記無線受信部からの出力レベルに応じた利得に、所定の利得設定周期毎に、更新しながら、前記増幅部に対する利得制御を行う第２ステップと、を有する無線通信方法であって、
前記第２ステップにおいて、前記所定の利得設定周期の開始時点から所定の遅延時間が経過するまでの間、前記利得制御を中断し、その後、該利得制御を開始するステップを設けることを特徴とする無線通信方法。
【請求項１】
受信信号を入力し増幅する増幅部を含む無線受信部と、
所定の利得設定周期毎に、前記無線受信部からの出力レベルに応じた利得に更新しながら、前記増幅部に対する利得制御を行う利得自動調整部と、を備え、
前記増幅部に対する利得制御を、所定の各前記利得設定周期の開始時点から所定の遅延時間だけ遅延させて、開始させる遅延制御部を設けることを特徴とする無線通信装置。
【請求項２】
前記遅延時間が任意に指定可能であることを特徴とする請求項１に記載の無線通信装置。
【請求項３】
可変利得の増幅部を少なくとも含む無線受信部において、入力した受信信号をその可変利得にて増幅する第１ステップと、
利得自動調整部において、前記無線受信部からの出力レベルに応じた利得に、所定の利得設定周期毎に、更新しながら、前記増幅部に対する利得制御を行う第２ステップと、を有する無線通信方法であって、
前記第２ステップにおいて、前記所定の利得設定周期の開始時点から所定の遅延時間が経過するまでの間、前記利得制御を中断し、その後、該利得制御を開始するステップを設けることを特徴とする無線通信方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２００８−７８９２１（Ｐ２００８−７８９２１Ａ）
【公開日】平成２０年４月３日（２００８．４．３）
【国際特許分類】
【出願番号】特願２００６−２５４７１８（Ｐ２００６−２５４７１８）
【出願日】平成１８年９月２０日（２００６．９．２０）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２０年４月３日（２００８．４．３）
【国際特許分類】
【出願日】平成１８年９月２０日（２００６．９．２０）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]