熱論理演算素子、熱論理演算回路および熱論理演算方法
【課題】熱を入力として熱を出力とする論理演算素子を提供する。
【解決手段】熱論理演算素子として、スピン軌道相互作用を用いて熱電変換を行う少なくとも２つの熱電変換素子と、構成する論理ゲートに対応させて個々の熱電変換素子の起電力取出し領域を少なくとも抵抗発熱体を介して接続した伝導路とを有して、その少なくとも２つの熱電変換素子の各々への熱入力を入力とすると共に、伝導路の抵抗発熱体から得られる熱を出力として、論理ゲートとして動作させる。
【解決手段】熱論理演算素子として、スピン軌道相互作用を用いて熱電変換を行う少なくとも２つの熱電変換素子と、構成する論理ゲートに対応させて個々の熱電変換素子の起電力取出し領域を少なくとも抵抗発熱体を介して接続した伝導路とを有して、その少なくとも２つの熱電変換素子の各々への熱入力を入力とすると共に、伝導路の抵抗発熱体から得られる熱を出力として、論理ゲートとして動作させる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、熱量を入力情報として演算を行い、演算結果についても熱量として出力する演算素子および熱論理演算回路に関する。
【背景技術】
【０００２】
トランジスタを集積して作製したビット論理演算は、今日の情報処理技術の根幹を成す重要な技術であり、その波及効果は電気信号を入出するシリコン集積回路の枠を超えて多種の分野に及び計り知れない。
このビット論理演算の基本技術に、既存の広く知られている技術を組み合わせることで、電子信号以外の情報も扱うことが可能であり、例えば、入力情報として熱を受け取り、論理演算を行い、その後入力と同じく熱で出力することができる熱の情報処理システムが実現可能である。
【０００３】
例えば、温度センサと呼ばれる温度に応じて物理的・化学的な性質を変化させる様々な素子を用いて、温度を信号又は情報として取得し、簡単な集積回路で演算を行い、さらに、演算を行った結果に基づいた所定の様々な動作などを行う機構を設けることで、熱を入力とした情報処理システムを構築できる。
【０００４】
また、冷却装置や加熱装置を温度変化に対応させて電力エネルギーなどで駆動させて熱の制御を行う熱交換器なども、広い意味では熱を入力とした情報処理システムであると云える。
【０００５】
また、集積回路などを利用しなくても、バイモルフスイッチやポリスイッチなどのように、一定の範囲を超えた範囲で通電を遮断するように構成された可逆動作を行える素子を用いるシステムも存在する。また、可逆性を排除した温度ヒューズなどを用いているシステムも存在する。
【０００６】
熱を利用する情報処理システムは、加熱、冷却などの大きな熱の流れを制御する技術から、環境温度の管理や、異常の検知など監視技術など多岐に渡り、また応用分野も、産業、一般の生活から、地球環境の保全まで広い範囲で、非常に重要であると認識されている。
【０００７】
一つの観点では、熱を入力とする情報処理システムは、より広い温度範囲で、かつさまざまな環境、たとえば電源を得ることが難しい環境やメンテナンスを行うことが全くできない環境などで、長期間にわたって、安定的に利用できるなど、システム構成の自由度の高さが重要になる。
【０００８】
ところで、発明者達は、磁性材料に温度勾配を印加してスピン軌道相互作用を用いた熱電変換を行う熱電変換素子を開発している。この熱電変換素子については、特許文献１や特許文献２に、熱スピン流変換素子を用いてスピン流を電圧に変換する熱電変換素子として記載されている。また、非特許文献１および２にも記載されている。
特許文献１および２、非特許文献１および２には、磁性体中の温度勾配に起因した角運動量の流れ（スピン流）を、逆スピンホール効果によって電流（起電力）として取り出すことが出来るスピンゼーベック効果を用いた構造が示されている。
【０００９】
熱電変換素子の一例である特許文献１に記載されている熱電変換素子では、スパッタ法により成膜した強磁性金属膜と金属電極とを使用している。
この構成によれば、強磁性金属膜面に平行な方向の温度勾配を与えると、スピンゼーベック効果によって、温度勾配に沿った方向にスピン流が誘起される。
この誘起されたスピン流は、強磁性金属に接する金属電極における逆スピンホール効果によって、電流として外部に取り出すことができる。
この技術を用いることによって、熱から電力を取り出す温度差発電が可能となる。
【００１０】
特許文献２では、薄膜磁性体と薄膜電極を用いて、熱電変換を行える熱電変換素子を開示している。
【００１１】
また、非特許文献２、３に記載されている熱電変換素子では、磁性絶縁体と金属電極により熱電変換素子が形成されている。
具体的には、非特許文献２では、特許文献１と同じく、磁性絶縁体膜面に平行な温度勾配（面内温度勾配）配置による熱電変換が報告されている。
また、非特許文献３では、厚さ１ｍｍの磁性絶縁体板面に垂直な温度勾配（面直温度勾配）配置によって熱電変換が実証されている。
【００１２】
このスピンゼーベック効果を利用すれば、高効率である上、熱電対モジュール構造を用いた既存型の熱電変換素子と異なり、複雑な熱電対構造が不要なため、低コストで高性能の薄膜熱電変換素子が容易に得られる。
【００１３】
スピンゼーベック効果による熱電変換素子には、縦型と横型の二種類の構成がある。図１は、縦型のスピンゼーベック素子において、素子中の磁性体に生じる磁化Ｍ、温度勾配∇Ｔに応じて金属電極中に生じる逆スピンホール起電力ＶＩＳＨＥの関係を図示している。
【００１４】
以下の説明では、熱論理変換素子について主に縦型を用いて行なう。
図１の起電力ＶＩＳＨＥは、磁化Ｍと温度勾配∇Ｔとの外積ＶＩＳＨＥ∝Ｍ×∇Ｔの方向に生じ、温度勾配の向きや磁化の向きに応じて、起電力の向きも反転する性質がある。
このうち磁化Ｍは、素子に用いる磁性材料に保持力の大きい材料を用いたり、素子の外部の磁場によって磁化させたり、素子の内部に磁化の方向を固定するため磁性材料層を用いたりすることで、実質的に電力などを消費することなく得ることが出来る。
一方、温度勾配∇Ｔについては、熱電変換素子を予め設定した基準温度に保ち、演算対象となる物体に新たに接触したり、予め素子と対象物が接触している場合は、対象物に温度変化が起きたりすることで生じるため、こちらも実質的に電力などを消費することなく発生させることが出来る。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００９−１３００７０号公報
【特許文献２】特願２０１１−０２５７９７号公報
【非特許文献】
【００１６】
【非特許文献１】Daniel Kraemer et al., "High-performance flat-panel solar thermoelectric generators with high thermal concentration", Nature Materials, 2011, Published online 01 May 2011.
【非特許文献２】Uchida et al., "Spin Seebeck insulator", Nature Materials, 2010, vol.9, p.894.
【非特許文献３】Uchida et al., "Observation of longitudinal spin-Seebeck effect in magnetic insulators", Applied Physics Letters, 2010, vol.97, p172505.
【非特許文献４】Uchida et al., "Phenomenological analysis for spin-Seebeck effect in metallic magnets", Journal of Applied Physics, 2009, vol.105, 07C908.
【発明の概要】
【発明が解決しようとする課題】
【００１７】
既存のシリコン集積回路を基盤にした熱情報処理システムでは、構成の自由度が限られている点が一つの課題として挙げられる。
【００１８】
例えば、センサからの温度情報を取得、記録、演算などを行う装置に用いるシリコン集積回路は、シリコンのバンドギャップ間の熱励起キャリア数が顕著になる１００℃以上の温度や、逆に不純物キャリアの不活化が顕著になる−５０℃以下の温度での使用に不向きである。
この対策としては、回路自身を熱源や冷温源から遠ざけて配置するなどの配慮が必要である。
【００１９】
さらに、多数の温度をモニタしたい場合、温度をモニタしたい場所の数以上の温度センサの配設とその温度センサを駆動する回路とを準備し、温度の情報を得るための配線を施す必要があるため、配線などの構成は必然的に複雑になる。
【００２０】
また、温度測定は通常用いる熱電対や抵抗変化型のセンサは、微弱な電圧を測定するため系の電場、磁場が大きく変化する環境では信号腺のシールドなど、特別な配慮が必要になる。
【００２１】
さらに、回路を駆動するための電源が必須である点も課題として挙げられる。
【００２２】
この対策として、非特許文献１などによれば、既存型のゼーベック効果熱電変換素子を用いて、シリコン集積回路を動作させるために必要な２〜３V以上の電圧を得るには、熱電変換素子を100℃以上の大きな温度差で駆動し、さらに昇圧回路などを特別に準備するなどの施策が必要である。
【００２３】
このように、既存のシリコンベースの論理演算回路では適用領域が限られてしまったり、システムとして構成が複雑になったりしてしまうなどの問題もある。
【００２４】
そこで本発明は、スピントロニクス技術を使用して熱を入力として熱を出力とする論理演算素子、論理演算回路、および熱論理演算方法を提供することを目的とする。
【課題を解決するための手段】
【００２５】
本発明に係る熱論理演算素子は、スピン軌道相互作用を用いて熱電変換を行う少なくとも２つの熱電変換素子部と、構成する論理ゲートに対応させて個々の熱電変換素子部の起電力取出し領域を少なくとも抵抗発熱体を介して接続した伝導路部とを有して、前記少なくとも２つの熱電変換素子部の各々への熱入力を入力とすると共に、前記伝導路の抵抗発熱体から得られる熱を出力とした論理ゲートを構成することを特徴とする。
【００２６】
また、本発明に係る熱論理演算回路は、前記熱論理演算素子を組み合わせて構成されていることを特徴とする。
【００２７】
また、本発明に係る熱論理演算方法は、スピン軌道相互作用を用いて熱電変換を行う少なくとも２つの熱電変換素子部と、構成する論理ゲートに対応させて、個々の熱電変換素子の起電力取出し領域を少なくとも抵抗発熱体を介して接続した伝導路部とを含む熱論理演算素子を用いて前記少なくとも２つの熱電変換素子部の各々の熱入力箇所に入力とする熱をそれぞれ加え、それぞれ、加わった熱を熱電変換素子で温度勾配として使用して起電力を得て、前記得た起電力の電位差を前記伝導路部に加えることによって発生させた抵抗発熱体からの熱を熱論理演算の出力として扱うことを特徴とする。
【発明の効果】
【００２８】
本発明によれば、スピントロニクス技術を使用して熱を入力として熱を出力とした論理演算素子、論理演算回路、および熱論理演算方法を提供できる。
【図面の簡単な説明】
【００２９】
【図１】スピンゼーベック効果を奏する縦型の熱電変換素子の模式図である。
【図２】本発明に係る熱論理演算素子を示す概念図である。
【図３】ＸＯＲ熱論理演算素子の構造的模式図である。
【図４】ＸＯＲ熱論理演算素子の電気的模式図である。
【図５】ＯＲ熱論理演算素子の構造的模式図である。
【図６】ＯＲ熱論理演算素子の電気的模式図である。
【図７】２入力ＡＮＤ熱論理演算素子の構造的模式図である。
【図８】多入力ＡＮＤ熱論理演算素子の構造的模式図である。
【図９】多入力ＡＮＤ熱論理演算素子の電気的模式図である。
【図１０】実施例に係る熱変換素子の模式図である。
【図１１】実施例に係るＸＯＲ熱論理演算素子の模式図である。
【図１２】実施例に係るＯＲ熱論理演算素子の模式図である。
【図１３】実施例に係る多入力ＯＲ熱論理演算素子の模式図である。
【図１４】実施例に係る２入力ＡＮＤ熱論理演算素子の模式図である。
【図１５】実施例に係る多入力ＡＮＤ熱論理演算素子の模式図である。
【発明を実施するための形態】
【００３０】
本発明の実施の形態を図面に基づいて説明する。
【００３１】
図２は、熱論理演算素子を示す概念図である。図２に示すように、本実施の形態に係る熱論理演算素子１は、熱入力側に、スピンゼーベック効果に基づく熱電変換素子２を有し、熱出力側に、抵抗素子、整流素子、サーミスタ素子などからなる演算機能を有する機構を伝導路３として有する。
【００３２】
熱論理演算素子１は、熱電変換素子２の各々への熱入力を入力とすると共に、伝導路３に含まれる抵抗発熱体からの発生熱を出力とした論理ゲートとして動作する。
【００３３】
熱電変換素子２は、磁性材料中の温度勾配に起因するスピン流を、スピン軌道相互作用を介して起電力への変換を行うことで、素子中の熱伝導をになう部材と電気伝導を担う部材とを分離することを可能できる。なお、各熱電変換素子は、磁気的、電気的、スピン的に分離されていればよく、同一の基体を用いて作られてもよく、また、他の部材によって間を埋められてもよい。
【００３４】
以下の説明では、図１を参照して説明したスピンゼーベック効果を使用する熱電変換素子を用いた、各熱論理演算素子について説明する。
【００３５】
スピンゼーベック効果とは、磁性材料に温度勾配を印加すると、電子スピンの流れが生じ、これが起電力として現れる効果である。以下に説明する個々の熱論理演算素子は、スピンゼーベック効果を利用して電気エネルギーを取得して、そのエネルギーを論理演算結果を示す熱エネルギーに変換する。
【００３６】
（排他的論理和演算）
図３は、ＸＯＲ（ｅＸｃｌｕｓｉｖｅ ＯＲ）熱論理演算素子を展開して示した模式図である。このように、構成する論理ゲートに対応させて、個々の熱電変換素子１０１、１０２の起電力取出し領域を抵抗発熱体１０７を介して接続した伝導路を構成して、２つの熱電変換素子１０１、１０２の各々の熱入力面（図中の下面）を入力として、抵抗発熱体１０７から得られる熱を出力とする。
【００３７】
熱電変換素子１０１、１０２は、磁性体上面に設けられた起電体１０３によって、下面から入力された温度勾配を電気エネルギーに変換して両端（起電力取出し領域）から取り出せる。
【００３８】
２つの熱電変換素子１０１、１０２の磁化方向が同じ場合、伝導路では、並列化する熱電変換素子１０１又は１０２の一端を同一端となる起電力取出し領域相互を抵抗発熱体１０７を介して伝導路１０５で電気的に接続する。また、他端も同一端となる起電力取出し領域相互を抵抗発熱体１０７を介して伝導路１０５で電気的に接続する。なお、磁化方向が逆であれば襷がけのように伝導路を構成すればよい。
【００３９】
排他的論理和演算の出力は、それぞれの抵抗発熱体１０７を熱的に論理和構成として扱う。また、出力とする抵抗発熱体１０７から得られる熱をまとめる熱出力体１０８を設けることによって、その効率性をあげられる。
【００４０】
このように、２入力ＸＯＲ熱論理演算素子では、二つのスピンゼーベック熱電変換素子部と抵抗発熱体を組み込んだ伝導路部とを組み合わせた構成によって、ＸＯＲ演算結果を出力させられる。
【００４１】
熱論理演算で扱うビットの定義（入力と出力のレベル）は、ある一定の基準温度に対して、より高い状態を１（Ｈ）、同じかより低い状態を０（Ｌ）と定義する。また、同様により高い状態を「高温」、同じかより低い状態を「冷温」と定義する。
【００４２】
また、スピンゼーベックを用いる熱電変換素子１０１、１０２の磁化Ｍの方向を予め定めておき、論理演算素子の入力とする箇所に温度勾配を入力すると起電力を取り出すことができるように構成している。それぞれの熱電変換素子１０１、１０２の起電力取り出し用の電極は、発生する電位差をより良く取り出せるような位置（例えば両端）に、導電性の起電力取り出し端子を配置する。この熱電変換素子の１対の起電力取り出し端子のそれぞれは、もう一方の熱電変換素子の１対の起電力取り出し端子のそれぞれと、抵抗発熱体１０７によってそれぞれ橋わたす。この際に、抵抗発熱体１０７の両端である伝導路１０５は導体で構成しているので熱を発生させたい箇所以外での発熱および損失を低減できる。
【００４３】
別の観点で説明すれば、ＸＯＲ熱論理演算素子は、図４に示すように、二つの熱電変換素子１０１、１０２と、二つの抵抗発熱体１０７とを電気的に接続して一つの閉回路を構成する。
この電気的構造を有することによって、二つの熱電変換素子に入力する磁場が同一方向であるとき、熱入力も同一であれば、閉回路に生じる起電力は打ち消しあうため、電流は流れない構造となる。
他方、熱入力が異なる場合は、どちらか一方向に電流が流れるため、抵抗発熱体１０７にはジュール熱が生じ、結果として高温の熱出力を得ることができる。
【００４４】
すなわち、熱的構造と電気的構造とを組み合わせることで、XOR演算を実現することができる。
【００４５】
また、閉回路の一部に、正、もしくは負の温度特性を持つサーミスタを組み込むことによって、抵抗発熱体１０７の発熱量を安定させたり、二つの熱入力に多少の誤差が生じた場合の、異常発熱などを低減したりすることも可能である。
【００４６】
また、抵抗発熱体１０７で発生したジュール熱は、熱出力として、次段の熱論理演算素子への熱入力として用いることが可能である。このように多段の論理演算素子を組み合わせることで、熱論理演算回路を構成できる。
【００４７】
（論理和演算）
図５は、ＯＲ熱論理演算素子を展開して示した模式図である。
伝導路では、並列化する熱電変換素子２０１、２０１の個々の両端の起電力取出し領域を整流素子２０６と抵抗発熱体２０７を介してそれぞれ電気的に接続する。整流素子２０６は、所要の動作温度などを考慮して適宜物性を選択すればよく、シリコンベースの整流素子であっても、他の半導体ベースの整流素子であっても構わない。
【００４８】
論理和演算の出力は、それぞれの抵抗発熱体２０７を熱的に接続する構成として扱う。また、出力とする抵抗発熱体２０７から得られる熱をまとめる熱出力体２０８を設けてもよい。また、入力から得られる熱を均一化する熱入力体２０９を設けてもよい。この熱入力体２０９は、熱出力体２０８と同様な板材をもちいればよい。また、多段構成とする際には、下位段の熱出力体を熱入力体として使用できるように構成してもよいし、熱入力体を下位段の熱出力体として使用できるように構成してもよい。
【００４９】
このように、２入力ＯＲ熱論理演算素子では、二つのスピンゼーベック効果を用いる熱電変換素子２０１、２０２と整流素子２０６と抵抗発熱体２０７を組み合わせた構成によって、OR演算結果を出力させられる。この際に、抵抗発熱体２０７の両端は導体で構成して熱を発生させたい箇所以外での発熱および損失を低減できる。
【００５０】
別の観点で説明すれば、ＯＲ熱論理演算素子は、図６に示すように、並列化する系統毎に、整流素子２０６と抵抗発熱体２０７とを、熱電変換素子２０１、２０２の起電力取り出し用電極と直列に電気的に接続して閉回路を構成すると共に、それぞれの抵抗発熱体２０７の発熱を一つの出力用にまとめた構造を有する。また、何れかの熱電変換素子２０１、２０２により高い温度（１，Ｈ）の熱入力を行ったとき、それぞれ整流素子２０６に順方向の電流が生じるように接続する。
【００５１】
この構造を有することによって、並列化された何れかの熱入力により高温の入力があれば、その閉回路に順方向電流を生じさせて、発生したジュール熱によって高温の出力を得ることができる。この際、全ての閉回路に電流が流れない場合にのみ、冷温の出力を得ることとなる。
【００５２】
すなわち、熱的構造と電気的構造とを組み合わせることで、ＯＲ演算を実現することができる。
【００５３】
また、ＸＯＲ熱論理演算素子と同様に、サーミスタを組み込んでスレッシュホールド値を調整することとしてもよい。また、シュミットトリガ的に動作させるようにしてもよい。
【００５４】
（論理積演算）
図７は、２入力ＡＮＤ熱論理演算素子を展開して示した模式図である。
伝導路では、片方の熱電変換素子３０１の起電力取出し領域の一端ともう片方の熱電変換素子３０２の起電力取出し領域の他端側とを伝導路３０５で電気的に接続する。また、もう片方の起電力取出し領域相互を整流素子３０６と抵抗発熱体３０７と伝導路３０５で電気的に接続する。
論理積演算の出力は、抵抗発熱体３０７から得られる熱を用いる。
【００５５】
このように、ＡＮＤ熱論理演算素子では、熱電変換素子３０１、３０２と整流素子３０６、抵抗発熱体３０７を組み合わせた構成によって、ＡＮＤ演算結果を出力させられる。
【００５６】
論理積の演算は、ＸＯＲ熱論理演算素子と同様に、二つの熱電変換素子の起電体３０３と、整流素子３０６と抵抗発熱体３０７が、直列に接続した一つの閉回路の構成によって行われる。
ここで、ＡＮＤ熱論理演算素子の場合は、ＸＯＲ熱論理演算素子の場合とは異なり、熱入力の組み合わせが両方同じ高温か冷温の場合にのみ、閉回路電流が生じるように接続する。さらに整流素子３０６を両方の入力として冷温が入力された場合に生じる電流を遮断する向きに接続する。このことで、熱入力として両方の素子に高温の入力を行った場合にのみ、出力側の抵抗発熱体３０７に発熱が生じる構成をとることができる。
【００５７】
図８は、多入力ＡＮＤ熱論理演算素子を展開して示した模式図である。
多入力ＡＮＤ熱論理演算素子を構成する場合、各熱電変換素子４０１〜４０４を接続する伝導路に、正の温度抵抗計数を有する抵抗体（例：ＰＴＣサーミスタ）４０５と負の温度抵抗計数を有する抵抗体（例：ＮＴＣサーミスタ）４０６との間で熱を交換することにより電気抵抗を相反する値にする熱接続部４０７を設けて、並列化を図る。
【００５８】
伝導路には、個々の熱電変換素子４０１〜４０４の両端を、整流素子４０８と熱接続部の正の温度抵抗計数を有する抵抗体４０５を介して電気的に接続する。また、個々の整流素子４０８と熱接続部４０７の正の温度抵抗計数を有する抵抗体４０５の間と、他の熱接続部４０７の正の温度抵抗計数を有する抵抗体４０５の他端とを、接続する何れかまたは全てに抵抗発熱体４１０を入れて熱接続部４０７の負の温度抵抗計数を有する抵抗体４０６を介して、図中の伝導路４０９のように電気的に接続する。この際、熱出力体４１１を設けてもよい。
【００５９】
図７に示したＡＮＤ熱論理演算素子は、そのまま並列に接続しても多入力動作に対応していない。他方、図８に示したＡＮＤ熱論理演算素子は、多入力演算を行なえる。
【００６０】
図８に示したＡＮＤ熱論理演算素子は、図９に示すような電気的構造を有している。各熱電変換素子の起電体には、それぞれ、整流素子と熱接続部を直列に接続した閉回路を構成し、さらに各閉回路は、ブリッジ配線によって隣接する熱電変換素子と接続している。さらに全体の閉回路中に抵抗発熱体を組み込み、素子全体で一つのブリッジ回路を形成する構成としている。
【００６１】
熱接続部の正の温度抵抗計数を有する抵抗体と負の温度抵抗計数を有する抵抗体とは、熱移動を行い得るように構成され、一方が電気抵抗が大きくなると、他方の電気抵抗が小さくなる。また、基準温度付近では、図９（ａ）に示すように個々の熱電変換素子の閉回路に設けられた正の温度抵抗計数を有する抵抗体の抵抗が小さく保持されている。
【００６２】
この状態から、熱電変換素子に高温入力を行い、図８の−ｙ方向、図９（ａ）における上向き方向に逆スピンホール起電力を発生させると、まず個々の閉回路に電流が流れ、熱接続部の両抵抗体の温度がジュール熱によって上昇する。その際、正の温度計数を有する抵抗体の抵抗値が順次上昇し、熱電変換素子から取り出すことが出来る電力が低下するため、熱接続部付近はある一定温度まで上昇して均衡した状態になる。
一方で、負の温度計数を有する抵抗体は、正の温度計数を有する抵抗体と熱的に接続しているため、抵抗値は減少した状態にある。
この均衡状態の温度に置いて、ＰＴＣサーミスタ抵抗＞ＮＴＣサーミスタ抵抗となるように、熱接続部の特性を調整する。
その結果、図９（ｂ）に示す状態になる。すなわち、全ての熱電変換素子に高温入力を行うことで、電流の経路は個々の閉回路から、全素子をまたがる閉回路に移り、また熱接続部の温度も電流により維持されるラッチ状態となり、抵抗発熱体におけるジュール加熱が生じる。
【００６３】
他方、入力に対して、図９（ｃ）に示す状態のように、一つでも冷温入力の素子があった場合は、その熱電変換素子の熱接続部は基準温度のままであるため、全体の閉回路には抵抗が残り大きな電流が流れないようにしている。
【００６４】
このように構成することによって、２入力から所望の並列入力数を実現する多入力ＡＮＤ論理演算素子が得られる。
すなわち、熱的構造と電気的構造とを組み合わせることで、ｎ入力ＡＮＤ演算を実現することができる。
【００６５】
また、ＸＯＲ熱論理演算素子等と同様に、サーミスタを組み込んでスレッシュホールド値の調整やシュミットトリガ的に動作させるようにしてもよい。
【００６６】
（熱出力体）
上記した熱論理演算素子では、熱出力を出す構造体（熱出力体：熱出力端子）として熱伝導性の高い材料を用いることが好ましい。また、各熱入力端子（熱入力面）も同様である。
【００６７】
熱出力体は、二つ以上の熱伝導率の異なる材料による複合構造を有して、抵抗発熱体から得られる熱を均一的にまとめるように熱導電率を調整することが望ましい。上記したＡＮＤ論理演算素子やＸＯＲ論理演算素子のように、面内で偏った熱出力が生じる構造とする場合には、例えば、熱出力体に高熱伝導材料と低熱伝導材料の積層構造を有する材料や、ハニカム構造を低熱伝導部として用いる複合構造を有する材料を用いることとしてもよい。
【００６８】
これにより面に垂直な方向よりも、面内の熱伝導性を高くすることを行い、熱出力体全体に一様な熱出力を得られる。すなわち、熱論理演算素子の出力として、熱的偏りを無くする効果を得られる。
【００６９】
なお、熱論理演算素子の素子構成によっては単一の導体を熱出力体として用いることとしてもよい。また、前段となる熱論理演算素子の熱出力体と後段となる熱論理演算素子の熱入力端子とを共用にすることもできる。
【００７０】
上記のような作用を有するスピン軌道相互作用を用いた熱論理演算素子を用いることで、熱入力から得るエネルギーから熱出力に使用するエネルギーを変換によって自律的に得ることがでる。換言すれば、動作に電源を必要としない、論理演算素子を得られる。また、リレー接点などと異なり、稼動部を有さず、長期的動作にも対応できる利点がある。
【００７１】
次に、熱論理演算素子の実施例を説明する。
【００７２】
（スピンゼーベック熱電変換素子）
図１０に示すように、熱電変換素子５００は、磁性体５０１と起電体５０２から成り、起電体５０２には起電力取出し領域５０３を有する。磁性体５０１は、少なくとも１つの磁化方向を有する材料である。
【００７３】
磁性体５０１は、熱伝導率の小さな材料ほど効率のよい熱電効果を発揮する。そのため、磁性絶縁体であることが望ましい。磁性絶縁体として例えばガーネット系の磁性材料などが適用可能であり、イットリウム鉄ガーネット（Ｙ３Ｆｅ５Ｏ１２、以下YIGと略記する）などが好ましい。
また磁性体５０１の材料は上記に限定されず、鉄とニッケルとの合金であるパーマロイなどの強磁性金属についても利用可能である。また、磁性体５０１の形状は、平板状であることが好ましいが、特に限定されず、また、多少の平面粗さや歪みがあっても構わない。
磁性体５０１は、液相エピタキシャル成長（LPE）や、スパッタ、レーザーアブレーション（PLD）、有機金属堆積法（MOD法）、エアロゾルデポジション法（AD法）などで成膜を行う。特にプラスチック基板などにYIGのような磁性絶縁体を大面積成膜する用途には、AD法の利用が望ましい。磁性体５０１の膜厚は熱電発電の用途や温度領域に応じて変えることが可能だが、通常は１００ｎｍ〜５００μｍ程度に設定する。
【００７４】
起電体５０２は、磁性体５０１の磁化方向に対して略平行な面に設けられている。なお起電体５０２は磁性体５０１に接して設けられていなくてもよく、磁性体５０１の上方に設けられていればよい。すなわち、起電体５０２と磁性体５０１との間に、空隙や別の構造物が設けられていてもよい。
起電体５０２は、スピン軌道相互作用を有する材料を含んでいる。例えばスピン軌道相互作用の比較的大きなＡｕやＰｔ、Ｐｄなどの金属材料、またはそれらの合金材料を用いる。なお起電体５０２は、スピンホール効果を強めるために、ＦｅやＣｕ、ＩｒやＯｓなどの不純物を添加してもよい。ここで、起電体１０２の厚さは、少なくとも金属材料のスピン拡散長以上に設定するのが好ましい。例えばＡｕであれば５０ｎｍ以上、Ptであれば１０ｎｍ以上に設定するのが望ましい。
【００７５】
図１０の熱電変換素子５００において、鉛直方向（図面ｚ方向）に温度勾配∇Ｔが印加されると、磁性体５０１のスピンゼーベック効果により、温度勾配に平行なz方向にスピンの流れ（スピン流）が誘起される。
この磁性体５０１において生成されたスピン流は、起電体５０２へと流れ込む。その後、起電体５０２における逆スピンホール効果によって、流れ込んだスピン流は、磁化方向に対して垂直方向であるｙ方向の電流（起電力）へと変換される。つまり、磁性体５０１と起電体５０２とで構成される熱電変換素子５００は、印加される温度勾配から逆スピンホール起電力ＶＩＳＨＥを発生させる。
【００７６】
ここで起電体５０２における起電力は、逆スピンホール効果が要請する対称性から、磁性体５０１の磁化方向と磁性体５０１から起電体５０２にスピン流が流れ込む方向との両方に対して垂直な一方向（２つのベクトルの外積方向ＶＩＳＨＥ∝Ｍ×∇T）に常に生成される。図中の起電力取出し領域５０３は、この起電力を効率よく取り出せる箇所を指している。
【００７７】
例えば図１０に示す配置の場合、磁化方向がｘ方向で、スピン流がｚ方向に流れることから、個々の起電体５０２において起電力は常にｙ方向に生成される。
【００７８】
磁性体５０１および起電体５０２の製造に関しては、特許文献２の方法を用いることができる。特許文献２では、ｘ方向の幅が０．２ｃｍ、ｙ方向の長さが０．４ｃｍ、ｚ方向の厚みが１６０ｎｍのＹＩＧと、厚さ１０ｎｍのＰｔ電極を用いて、１μＶ／ＫのＶＩＳＨＥを得る方法が開示されている。
【００７９】
非特許文献４によれば、温度勾配に応じてスピンゼーベック素子中に生じるスピンの化学ポテンシャルの勾配は、通常数〜数百ｎｍであるスピン拡散長程度の距離で急激に減衰する勾配に加えて、試料全体の温度勾配を反映した成分を合わせ持つため、試料両端のスピンの化学ポテンシャル差は、スピン拡散長にかかわらず試料のサイズに応じて決まる。
【００８０】
その結果、磁性体５０１をより厚膜にすることで、起電体５０２に流れ込むスピン流の量も増大するため、同様の手法を用いて長さ４ｃｍ、幅２ｃｍ、厚さ２００μｍのＰｔ電極付きＹＩＧ膜を作製すれば、１２５ｍＶ／ＫのＶＩＳＨＥを得るスピンゼーベック熱電変換素子の作製が可能である。
【００８１】
さらに実際に素子として利用する際は、より厚くすると、磁性体５０１の膜厚方向に実効的にかけることが出来る温度差の絶対値も大きくできる。
【００８２】
（ＸＯＲ熱論理演算素子）
図１１は、排他的論理和を行なう熱論理演算素子を斜視した模式図である。
ＸＯＲ熱論理演算素子は、図１０で説明した熱電変換素子５００を二つ有する。
【００８３】
各熱電変換素子５００は、厚さ１０ｎｍのＰｔ薄膜からなる起電体５０２を用いる。熱電変換素子５００の下面には熱入力体５０４を設ける。熱入力体５０４には、長さ４ｃｍ、幅２ｃｍ、厚さ３００ｕｍの非磁性のステンレス板に、ゾルゲル法を用いて、４５０度で焼結した１００ｎｍのジルコニアコーティングを両面に施した板材を使用する。熱出力体５０５も同様の板材を使用する。
ステンレス板と比較してジルコニア膜の熱伝導率が低いため、熱出力体の内部では、面内方向の熱伝導率が高く、また内部により一様に熱が伝わりやすくなる。
【００８４】
ＸＯＲ熱論理演算素子では、熱出力体５０５と熱入力体４０４に同様の多層構造を持つ部材を用いたが、場合によっては熱入力面には何も部材を用いないで、直接熱源や冷却源を接触させることも可能である。また、前段とする熱論理演算素子の熱出力体をそのまま共用してもよい。
【００８５】
二つの熱電変換素子５００には、互いを橋渡しするように、アルミニウム製の導電体を用いて、２９８Ｋにおける抵抗値０．６３Ωを有するカーボン薄膜抵抗体５０６を発熱抵抗体として接続したブリッジ配線が平行に二箇所に設けてある。すなわち、この二つのブリッジ配線によって、二つの熱電変換素子５００の起電体を含む閉回路が形成されている。
そして、両熱電変換素子５００の磁性体の磁化方向は共に図中のｘ方向にそろっている。そのため、各熱入力面への熱入力が同一であれば、起電体へ発生する起電力は±ｙのどちらか一方向にそろい、熱入力が異なれば、起電力の方向は１８０度入れ替わる。
したがって、閉回路（図４参照）を接続することによって、起電力方向が同一の場合、起電力は互いに打ち消しあって電流は流れず、起電力方向が異なる場合にのみ、電流が発生する構成としている。
【００８６】
ここで、特性を評価するため、基準温度２９８Ｋにある本実施例のＸＯＲ熱論理演算素子に対して、一方の熱電変換素子５００の熱入力面に２８８Ｋの冷却源を、他方の熱電変換素子５００の熱入力面に３０８Ｋの熱源を接触させることを想定する。
ただし、冷却源の熱容量は十分に大きく、また熱電変換素子の起電体面は基準温度にある熱貯めに接触していて、いずれも短時間では温度は変化しない条件で評価している。
このとき、∇Ｔは＋ｚ方向に最大で＋１０度となり、ＶＩＳＨＥは＋ｙ方向に開放状態で１．２５Ｖが得られる計算になる。
【００８７】
閉回路の二枚の抵抗体部分の抵抗は合わせて１．２６Ωであり、熱電変換素子の内部抵抗なども考慮すると、抵抗体部分で発生する熱量は同様に２．８Wと計算できる。
カーボン薄膜抵抗体５０６と多層膜で構成した熱出力体５０５との部分の熱容量は、およそ１．２５Ｊ／Ｋであるため、実際の温度上昇速度については、熱入力直後は毎秒およそ２度程度の温度上昇を示し、容易に基準温度＋１０度の３０８Ｋに達すると推測できる。
【００８８】
これ以上に温度が上昇する場合は、温度上昇によってカーボン薄膜抵抗体２０７の抵抗が減少して取り出し電力が減少するなどの電気的性質と、伝導パスなどを介した熱の拡散が増大するなど熱的性質を考慮すると、ある一定以上には上昇せず、ほぼ一定の温度で推移すると推測される。また、上位段を設けることによって、適宜熱移動が生じて必要以上に加熱しなくできる。
また、二つの熱入力面の両方に、２８８Ｋの同じ熱入力を行った場合や、同様に３０８Ｋの入力を行った場合は、原理的に閉回路には電流は発生しないため、熱出力面の温度変化も生じない。
【００８９】
（ＯＲ熱論理演算素子）
図１２は、論理和演算を行なう熱論理演算素子を斜視した模式図である。
ＯＲ演算素子は、ＸＯＲ演算素子ものと同じスピンゼーベック熱電変換素子５００を二つ有している。
【００９０】
二つの熱電変換素子５００の起電体には、それぞれ、アルミニウム製導電体を用いて、カーボン薄膜抵抗体５０６とショットキーバリアダイオード５０７とを直列に接続した閉回路が接続されている。
このとき、ショットキーバリアダイオード５０７は、熱入力面に高温の熱入力を行った際、つまり−Z方向に、＋∇Ｔの温度勾配を入力した際に、生じる電流方向を順方向とする向きに接続している。
また、二つの熱電変換素子に接続する二つのカーボン薄膜抵抗体５０６は、ＸＯＲ熱論理演算素子で用いたカーボン薄膜抵抗と同じ特性をもち、それぞれ熱出力体５０５へ効率よく熱を伝えられるように接触している。
なお、ショットキーバリアダイオード５０７も、順方向電流が流れている場合に生じるジュール発熱を、熱出力体５０６へ伝えるために、同様に接触させている。
【００９１】
ここで、特性を推測するため、基準温度２９８ＫにあるこのＯＲ熱論理演算素子に対して、二つの入力のうち一つに、３０８Ｋの高温入力を行うと仮定し、低電圧損失のショットキーバリアダイオードとＸＯＲ熱論理演算素子で用いたものと同じカーボン被膜型抵抗体について、実効的な電圧降下を計算すると、それぞれが０．２５Ｖと０．７５Ｖとなり、発生する熱量は１．２Wであった。
熱出力体の温度変化は、熱出力体の熱容量でほぼ決定できるため、若干の熱伝導損失を考慮しても、熱入力直後には毎秒およそ０．８度程度の温度上昇を示し、容易に基準温度＋１０度の３０８Ｋに達すると推測できる。
【００９２】
これ以上に温度が上昇する場合は、温度上昇によってカーボン被膜型抵抗体の抵抗が減少し、取り出し電力が減少する点と、伝導パスなどを介した熱の拡散が増大する点を考慮すると、ある一定以上には上昇せず、ほぼ一定の温度で推移すると推測される。
また、両方の熱入力に３０８Ｋの高温入力を行うと、発生する熱量は倍の２．４Wとなり、熱入力直後の温度上昇は、ほぼ倍の速度を示すと予想できるが、到達温度は同様に制限される。
【００９３】
（ＡＮＤ熱論理演算素子）
図１３は、論理積演算を行なう熱論理演算素子を斜視した模式図である。
ＡＮＤ熱論理演算素子は、ＸＯＲ熱論理演算素子と同じ熱電変換素子５００を二つ有している。
【００９４】
ＡＮＤ熱論理演算素子は、ＸＯＲ熱論理演算素子と同様に、ブリッジ導電配線と、カーボン薄膜抵抗体５０６によって二つの熱電変換素子５００が接続した構造を有している。
しかし、ＸＯＲ演算素子とは異なり、二つの熱電変換素子に同一方向の逆スピンホール起電力が生成したときにのみ、閉回路に電流が生じるように襷がけになるような形で、起電力取出し領域５０３相互が接続され、さらにＯＲ熱論理演算素子と同様のカーボン薄膜抵抗体５０６とショットキーバリアダイオード５０７を直列に接続され、一つの閉回路を構成している。
【００９５】
ショットキーバリアダイオード５０７がない場合、この素子は排他的否定論理和（ＸＮＯＲ）として動作するが、整流素子を組み込んで、二つの冷温状態を入力した際に生じる電流を遮断することで、二つの高温入力を行った際にのみヒータ抵抗が発熱するＡＮＤ素子を作製することができる。
【００９６】
実際に熱出力体５０５から得られる温度出力については、ＯＲ熱論理演算素子と同等のものであると推測できる。
【００９７】
（多入力ＯＲ熱論理演算素子）
図１４は、４入力の論理和演算を行なう熱論理演算素子を斜視した模式図である。図１４で示すように、論理和演算を行なう素子は、そのまま並列接続することで多入力素子とできる。それぞれの閉回路には、カーボン薄膜抵抗体５０６とショットキーバリアダイオード５０７とが含まれており、それらが発する熱を熱出力体５０５からの出力とできる。
【００９８】
なお、入力数に応じてカーボン薄膜抵抗体５０６の大きさを変更する際に、閉回路の何れかが導通した時の発生熱量をＡＮＤ熱論理演算素子などに合わせる値に抵抗値を設定すればよい。例えば、入力系統毎に、それぞれ０．６３オームのカーボン薄膜抵抗体５０６を用いることによって、下限発熱量をおおよそ揃えることができる。
【００９９】
抵抗発熱体と整流素子が増えた分の熱出力部分の熱容量が増大するため、一つの熱入力面だけに高温入力を行った場合の温度上昇速度と、到達温度は若干低下するが、ほぼ2入力ＯＲ熱論理演算子と同等の動作をする。
【０１００】
（多入力ＡＮＤ熱論理演算素子）
図１５は、４入力の論理積演算を行なう熱論理演算素子を斜視した模式図である。図１３に示したＡＮＤ熱論理演算素子は、そのまま並列に接続しても多入力動作には対応させていない。図１５で示すように、多入力の論理積演算を行なう素子は、それぞれの閉回路には、ショットキーバリアダイオード５０７と熱接続部が含まれており、また、カーボン薄膜抵抗体５０６を含む全体閉回路が構成されている。
【０１０１】
熱接続部は、ＰＣＴサーミスタとＮＰＣサーミスタとを用いて構成する。
本実施例で用いたＰＴＣサーミスタ６０７は、希土類金属をドープした低抵抗チタン酸バリウム製で、２５℃で０．６Ω、６０℃で１９Ωを示す素子で、ＮＴＣサーミスタ６０８は、スパッタ法で作製できるフィルム状の酸化バナジウムサーミスタで、２５℃における抵抗値が１５８Ω、６０℃における抵抗値が０．５Ωになるものを使用すると仮定する。
このＮＴＣサーミスタは、ＰＣＴサーミスタの表面に、絶縁フィルムを挟んで張り合わせてあり、両サーミスタ間で熱の伝導が生じるようにしている。
したがって、基準温度を２５℃、２９８Ｋとすると、この状態ではＰＴＣサーミスタの抵抗値は低く、ＮＴＣサーミスタの抵抗値は十分高い状態になる。
【０１０２】
この状態から、熱電変換素子に高温入力を行い、図１５の−ｙ方向に逆スピンホール起電力を発生させると、熱接続部において、電気抵抗の値がそれぞれＰＴＣサーミスタの抵抗値は上昇し、ＮＴＣサーミスタの抵抗値は減少した状態になる。その結果、全ての熱電変換素子に高温入力を行うことで、カーボン薄膜抵抗にジュール加熱を生じて、入力に対した多入力の論理積演算を行なう。
【０１０３】
（NOT熱論理演算素子、否定論理）
ＮＯＴ演算素子は、単独でＮＯＴ演算を行うよりは、上記の各演算素子の入力側や、出力側の構造と融合させて、入力ビットを反転させる形で活用する方法が効果的である。
【０１０４】
熱入力側にＮＯＴ演算を導入する場合は、例えば磁性体の磁化Ｍの向きを±反転させることを行なう。磁化方向を反転させる構造を電気・磁気・熱を使用して設け、入力を反転させる際に、その構造によって磁化方向を制御して磁化方向を反転させる。また、磁性体の磁化方向を動的に反転させる磁化方向反転部を熱論理演算素子内外に設けてもよい。磁化方向反転部による磁化方向の反転は、保持的に行えるようにしてもよいし、特定の時間の間だけ反転するように構成してもよい。磁化方向反転部の制御は、外部からの熱による入力を受けて行われてもよい。
【０１０５】
また、出力側にＮＯＴ演算を導入する場合は、ＸＯＲ，ＯＲ，ＡＮＤ各論理素子の構造を入れ替えるなどして実現することができる。
例えば、ＸＮＯＲは、ＸＯＲ演算素子の二つの素子の接続を平行ではなく、襷がけにすることなどによって実現できる。
【０１０６】
また、ＮＯＲと、ＮＡＮＤは、ド・モルガンの法則の通りに実現できる。
すなわち、ＮＯＲは磁性体の磁化を反転したＡＮＤ素子で、ＮＡＮＤも同様に反転したＯＲ素子で実現できる。
【０１０７】
また、単純に各論理演算素子の入力を熱的に接続して、ド・モルガンの法則の通りにＮＯＴ演算素子を実現してもよい。
【０１０８】
以上説明したように、本発明によれば、スピントロニクス技術を使用して熱を入力として熱を出力とした熱論理演算素子を提供できる。
【０１０９】
また、熱論理演算素子を組み合わせることで、論理演算回路を提供できる。
【０１１０】
これによって、既存技術が適用できない環境でも動作したり、また電源を用いなくても自発的にかつ長期的に動作したり、使用形態に自由度を増す効果を得られる。
【０１１１】
これは、例えば、複数の熱入力があってその状態に応じて何らかの対応を選択して動作させる必要がある場合は、複数の温度センサと、温度センサからの出力を演算する回路と、動作機構と、回路やセンサ、動作機構を動かすための電源が必要であったが、簡単に電源が得られないような場所では、このようなシステムを長期的に運用することが難しかった。
しかし、本発明の熱論理演算素子を用いて、さらに最終段の出力を熱から、サーミスタやバイモルフスイッチの動作や、電気、光や音などの信号への変換など、異なる動作に置き換えることで、電源が無くても高機能のセンシング＋アクチュエーションを実現するシステムを構築することが可能となる。
【０１１２】
また、本発明の熱論理演算素子を用いる利用例を示せば、二つの熱入力がバランスしているときに信号を返してくれるモニタ素子を、本発明のＸＮＯＲ熱論理演算素子を用いて容易に作製することが出来る。
同時に、ＸＯＲ熱論理演算素子のブリッジをクロスに結線したＸＯＲ熱論理演算素子を用いれば、二つの熱入力が不均衡になったときに、自律制御動作を行う素子を作製することができる。
【０１１３】
また、多入力ＯＲ熱論理演算素子や、多入力ＡＮＤ熱論理演算素子を用いれば、やはり複数の熱入力のモニタを行うことが容易に行なえる。
【０１１４】
そのほか、ＸＯＲ熱論理演算素子、ＡＮＤ熱論理演算素子などを組み合わせることで半加算回路、全加算回路などの複雑な論理回路も作製することができる。さらには、多入力のＯＲ熱論理演算素子とＡＮＤ熱論理演算素子を組み合わせれば、マルチビットの加算機なども、原理的に４段の論理段数で実現することが可能である。
【０１１５】
このように、本発明に係る熱論理演算素子は、既存の電子回路の考え方を多くの場合でそのまま論理演算に使用できるように構成できている。また、上記した4入力ＡＮＤ熱論理演算素子も、２段に２入力ＡＮＤ熱論理演算素子を組み合わせることによっても実現でき、運用の自由度を確保できている。また、既存の熱回路と組み合わせれば、熱論理演算素子によるタイマ回路を構成することなども可能でありシリコンベースの論理演算素子と同様の回路設計の自由度を確保できる。
【０１１６】
また、既存のゼーベック素子の性能向上を実現する上で大きな課題であった、熱エネルギーが素子中を伝って逃げてしまうことによる損失を大きく低減でき、高効率の熱電変換を実現できている。
【０１１７】
また、このスピンゼーベック効果を用いる熱電変換素子を利用することにより、既存の熱電変換デバイスでは現実的に困難であった、熱源からの電力抽出による自発的な論理演算素子の駆動および論理演算回路の駆動が可能になる。
【０１１８】
また、熱を観察や操作の対象として、同時にその入力情報としての熱から従来の熱電変換素子を用いるよりも効率的にエネルギーを取り出し、これによって熱の観察や、熱の状態に応じた動作を自発的に行うことが出来るシステムを構築することができる。
【０１１９】
なお、本発明の具体的な構成は前述の実施形態および実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の変更があってもこの発明に含まれる。
【０１２０】
また、上記の実施形態の一部又は全部は、以下のようにも記載されうる。尚、以下の付記は本発明をなんら限定するものではない。
［付記１］
少なくとも１つの磁化方向を有する磁性体と、前記磁化方向に対して略平行な面に配設されたスピン軌道相互作用を有する材料を含む起電体と、を用いて熱電変換を行う少なくとも２つの熱電変換素子部と、
構成する論理ゲートに対応させて個々の熱電変換素子部の起電力取出し領域を少なくとも抵抗発熱体を介して接続した伝導路部と、
を有して、
前記少なくとも２つの熱電変換素子部の各々への熱入力を入力とすると共に、前記伝導路部の抵抗発熱体から得られる熱を出力とした論理ゲートを構成することを特徴とする熱論理演算素子。
【０１２１】
［付記２］
上記付記記載の熱論理演算素子であって、
前記伝導路部に設けられた抵抗発熱体は複数あり、該複数の抵抗発熱体から得られる熱をまとめる熱出力体を有することを特徴とする熱論理演算素子。
【０１２２】
［付記３］
上記付記記載の熱論理演算素子であって、
前記熱出力体は、少なくとも二つ以上の熱伝導率の異なる材料による複合構造を有して、前記抵抗発熱体から得られる熱をまとめることを特徴とする熱論理演算素子。
【０１２３】
［付記４］
上記付記記載の熱論理演算素子であって、
前記伝導路部は、前記少なくとも２つの熱電変換素子部を同一端となる起電力取出し領域相互を抵抗発熱体を介して電気的に接続すると共に、他端も同一端となる起電力取出し領域相互を抵抗発熱体を介して電気的に接続して、それぞれの抵抗発熱体を熱的に接続された構造であり、
前記少なくとも２つの熱電変換素子部の各々の熱入力箇所を入力とすると共に、前記熱的に結合した抵抗発熱体から得られる熱を出力としたＸＯＲ論理ゲートであることを特徴とする熱論理演算素子。
【０１２４】
［付記５］
上記付記記載の熱論理演算素子であって、
前記伝導路部は、前記少なくとも２つの熱電変換素子部の個々の起電力取出し領域を、整流素子と抵抗発熱体を介してそれぞれ電気的に接続して、それぞれの抵抗発熱体を熱的に接続された構造であり、
前記少なくとも２つの熱電変換素子部の各々の熱入力箇所を入力とすると共に、前記熱的に結合した抵抗発熱体から得られる熱を出力としたＯＲ論理ゲートであることを特徴とする熱論理演算素子。
【０１２５】
［付記６］
上記付記記載の熱論理演算素子であって、
前記伝導路部は、第１の入力とする熱電変換素子部の一端とする起電力取出し領域と第２の入力とする熱電変換素子部の他端とする起電力取出し領域とを電気的に接続すると共に、前記第１の入力とする熱電変換素子部の他端とする起電力取出し領域と前記第２の入力とする熱電変換素子部の一端とする起電力取出し領域とを整流素子と抵抗発熱体を介して電気的に接続した構造であり、
前記第１および第２の入力として、前記抵抗発熱体から得られる熱を出力とした２入力ＡＮＤ論理ゲートであることを特徴とする熱論理演算素子。
【０１２６】
［付記７］
上記付記記載の熱論理演算素子であって、
前記伝導路部には、正の温度抵抗計数を有する抵抗体と負の温度抵抗計数を有する抵抗体との間で熱を交換することにより電気抵抗を相反する値にする熱接続部が設けられ、
前記伝導路部は、
個々の熱電変換素子部の両起電力取出し領域を、整流素子と熱接続部の正の温度抵抗計数を有する抵抗体を介して電気的に接続され、
個々の整流素子と熱接続部の正の温度抵抗計数を有する抵抗体との間と、他の熱接続部の正の温度抵抗計数を有する抵抗体の他端とを、熱接続部の負の温度抵抗計数を有する抵抗体を介して電気的に接続すると共に、該接続中の何れかまたは全てに抵抗発熱体を設けた構造であり、
少なくとも２つの熱電変換素子部の各々の熱入力箇所を入力とすると共に、前記何れかまたは全てに抵抗発熱体から得られる熱を出力とした多入力ＡＮＤ論理ゲートであることを特徴とする熱論理演算素子。
【０１２７】
［付記８］
上記付記記載の熱論理演算素子であって、
前記熱電変換素子部に含まれるスピン軌道相互作用を生ずる磁性体の磁化方向を反転させる磁化方向反転手段を備え、
入力を反転させる際に、前記磁化方向反転手段を制御して磁性体の磁化方向を反転させ、前記反転させた入力をＮＯＴ演算子を介して接続されものとして前記抵抗発熱体から得られる熱を出力とする
ことを特徴とする熱論理演算素子。
【０１２８】
［付記９］
少なくとも１つの磁化方向を有する磁性体と、前記磁化方向に対して略平行な面に配設されたスピン軌道相互作用を有する材料を含む起電体と、を用いて熱電変換を行う多数の熱電変換素子部と、
個々の熱電変換素子部の起電力取出し領域を、正の温度抵抗計数を有する抵抗体と負の温度抵抗計数を有する抵抗体との間で熱を交換することにより電気抵抗を相反する値にする熱接続部および整流素子を介した閉回路を構成すると共に、個々の閉回路を、前記熱接続部を介して他の閉回路と電気的に繋ぐブリッジ接続を設けることによって抵抗発熱体を介した全体の閉回路を構成する伝導路部と、
を有して、
前記多数の熱電変換素子部の各々の熱入力箇所を入力とすると共に、前記抵抗発熱体から得られる熱を出力とした多入力ＡＮＤ論理ゲートであることを特徴とする熱論理演算素子。
【０１２９】
［付記１０］
上記付記記載の熱論理演算素子であって、
前記磁性体の磁化方向を反転させる構造を有して成る
ことを特徴とする熱論理演算素子。
【０１３０】
［付記１１］
上記付記記載の熱論理演算素子であって、
前記磁性体の磁化方向を個々に反転させる構造を有して成る
ことを特徴とする熱論理演算素子。
【０１３１】
［付記１２］
上記付記記載の熱論理演算素子であって、
前記磁性体の磁化方向を反転させる構造を有して成る
ことを特徴とする熱論理演算素子。
【０１３２】
［付記１３］
上記付記記載の熱論理演算素子であって、
ＡＮＤ熱論理演算またはＯＲ熱論理演算を行なう構造の熱入力箇所を熱的に接続することによってＮＯＴ論理ゲートを構成したことを特徴とする熱論理演算素子。
【０１３３】
［付記１４］
上記付記記載の熱論理演算素子であって、
前記伝導路は、前記少なくとも２つの熱電変換素子の個々の起電力取出し領域を、整流素子と抵抗発熱体を介してそれぞれ電気的に接続して、それぞれの抵抗発熱体を熱的に接続された構造であり、
前記少なくとも２つの熱電変換素子の各々の熱入力箇所を入力とすると共に、前記熱的に結合した抵抗発熱体から得られる熱を出力としたＮＡＮＤ論理ゲートであることを特徴とする熱論理演算素子。
【０１３４】
［付記１５］
上記付記記載の熱論理演算素子であって、
前記伝導路は、第１の入力とする熱電変換素子の一端とする起電力取出し領域と 第２の入力とする熱電変換素子の他端とする起電力取出し領域とを電気的に接続すると共に、前記第１の入力とする熱電変換素子の他端とする起電力取出し領域と前記第２の入力とする熱電変換素子の一端とする起電力取出し領域とを整流素子と抵抗発熱体を介して電気的に接続した構造であり、
前記第１および第２の入力として、前記抵抗発熱体から得られる熱を出力とした２入力ＮＯＲ論理ゲートであることを特徴とする熱論理演算素子。
【０１３５】
［付記１６］
上記付記記載の熱論理演算素子であって、
前記熱出力体を、複数の抵抗発熱体からの出力を受けて熱論理演算の論理和演算を行なう素子として用いる
ことを特徴とする熱論理演算素子。
【０１３６】
［付記１７］
上記付記に記載した熱論理演算素子の少なくとも二つの論理ゲートを組み合わせて構成されて成ることを特徴とする熱論理演算回路。
【０１３７】
［付記１８］
上記付記に記載した熱論理演算素子の少なくとも二つの論理ゲートを組み合わせて構成されて成ることを特徴とする熱半加算回路。
【０１３８】
［付記１９］
上記付記に記載した熱論理演算素子の少なくとも二つの論理ゲートを組み合わせて構成されて成ることを特徴とする熱半加算回路。
【０１３９】
［付記２０］
上記付記に記載した熱論理演算素子の少なくとも二つの論理ゲートを組み合わせて構成されて成ることを特徴とする全加算回路。
【０１４０】
［付記２１］
上記付記に記載した熱論理演算素子の少なくとも二つの論理ゲートを組み合わせて構成されて成ることを特徴とする熱半加算回路。
【０１４１】
［付記２２］
少なくとも１つの磁化方向を有する磁性体と、前記磁化方向に対して略平行な面に配設されたスピン軌道相互作用を有する材料を含む起電体と、を用いて熱電変換を行う少なくとも２つの熱電変換素子部と、構成する論理ゲートに対応させて個々の熱電変換素子部の起電力取出し領域を少なくとも抵抗発熱体を介して接続した伝導路部とを含む熱論理演算素子を用いて、
前記少なくとも２つの熱電変換素子部の各々の熱入力箇所に入力とする熱をそれぞれ加え、
それぞれ、加わった熱を熱電変換素子部で温度勾配として使用して起電力を得て、前記得た起電力の電位差を前記伝導路に加えることによって発生させた抵抗発熱体からの熱を熱論理演算の出力として扱う
ことを特徴とする熱論理演算方法。
【０１４２】
［付記２３］
上記付記に記載した熱論理演算素子の少なくとも二つの論理ゲートを組み合わせて行われることを特徴とする熱論理演算方法。
【０１４３】
［付記２４］
上記付記に記載した熱論理演算素子の少なくとも二つの論理ゲートを多段に組み合わせて行われることを特徴とする熱論理演算方法。
【産業上の利用可能性】
【０１４４】
本発明は、論理演算を行なう多種のデバイスや装置、システムに使用でき、例えば、熱モニタなどの入出力に熱を用いた任意の論理演算装置に利用することが可能である。
【符号の説明】
【０１４５】
１ 熱論理演算素子
２ 熱電変換素子
３ 伝導路
１０１、１０２、２０１、２０２、３０１、３０２、４０１、４０２、４０ ３、４０４ 熱電変換素子
１０３、３０３ 起電体
１０５、２０５、３０５、４０９ 伝導路
２０６、３０６、４０８ 整流素子
１０７、２０７、３０７、４１０ 抵抗発熱体
１０８、２０８、４１１ 熱出力体
２０９、３０９ 熱入力体
４０５ 正の温度抵抗計数を有する抵抗体
４０６ 負の温度抵抗計数を有する抵抗体
４０７ 熱接続部
５００ 熱電変換素子
５０１ 磁性体
５０２ 起電体
５０３ 起電力取出し領域
５０４ 熱入力体
５０５ 熱出力体
５０６ カーボン薄膜型抵抗体
５０７ ショットキーバリアダイオード
５０８ ＴＰＣサーミスタ
５０９ ＮＰＣサーミスタ
【技術分野】
【０００１】
本発明は、熱量を入力情報として演算を行い、演算結果についても熱量として出力する演算素子および熱論理演算回路に関する。
【背景技術】
【０００２】
トランジスタを集積して作製したビット論理演算は、今日の情報処理技術の根幹を成す重要な技術であり、その波及効果は電気信号を入出するシリコン集積回路の枠を超えて多種の分野に及び計り知れない。
このビット論理演算の基本技術に、既存の広く知られている技術を組み合わせることで、電子信号以外の情報も扱うことが可能であり、例えば、入力情報として熱を受け取り、論理演算を行い、その後入力と同じく熱で出力することができる熱の情報処理システムが実現可能である。
【０００３】
例えば、温度センサと呼ばれる温度に応じて物理的・化学的な性質を変化させる様々な素子を用いて、温度を信号又は情報として取得し、簡単な集積回路で演算を行い、さらに、演算を行った結果に基づいた所定の様々な動作などを行う機構を設けることで、熱を入力とした情報処理システムを構築できる。
【０００４】
また、冷却装置や加熱装置を温度変化に対応させて電力エネルギーなどで駆動させて熱の制御を行う熱交換器なども、広い意味では熱を入力とした情報処理システムであると云える。
【０００５】
また、集積回路などを利用しなくても、バイモルフスイッチやポリスイッチなどのように、一定の範囲を超えた範囲で通電を遮断するように構成された可逆動作を行える素子を用いるシステムも存在する。また、可逆性を排除した温度ヒューズなどを用いているシステムも存在する。
【０００６】
熱を利用する情報処理システムは、加熱、冷却などの大きな熱の流れを制御する技術から、環境温度の管理や、異常の検知など監視技術など多岐に渡り、また応用分野も、産業、一般の生活から、地球環境の保全まで広い範囲で、非常に重要であると認識されている。
【０００７】
一つの観点では、熱を入力とする情報処理システムは、より広い温度範囲で、かつさまざまな環境、たとえば電源を得ることが難しい環境やメンテナンスを行うことが全くできない環境などで、長期間にわたって、安定的に利用できるなど、システム構成の自由度の高さが重要になる。
【０００８】
ところで、発明者達は、磁性材料に温度勾配を印加してスピン軌道相互作用を用いた熱電変換を行う熱電変換素子を開発している。この熱電変換素子については、特許文献１や特許文献２に、熱スピン流変換素子を用いてスピン流を電圧に変換する熱電変換素子として記載されている。また、非特許文献１および２にも記載されている。
特許文献１および２、非特許文献１および２には、磁性体中の温度勾配に起因した角運動量の流れ（スピン流）を、逆スピンホール効果によって電流（起電力）として取り出すことが出来るスピンゼーベック効果を用いた構造が示されている。
【０００９】
熱電変換素子の一例である特許文献１に記載されている熱電変換素子では、スパッタ法により成膜した強磁性金属膜と金属電極とを使用している。
この構成によれば、強磁性金属膜面に平行な方向の温度勾配を与えると、スピンゼーベック効果によって、温度勾配に沿った方向にスピン流が誘起される。
この誘起されたスピン流は、強磁性金属に接する金属電極における逆スピンホール効果によって、電流として外部に取り出すことができる。
この技術を用いることによって、熱から電力を取り出す温度差発電が可能となる。
【００１０】
特許文献２では、薄膜磁性体と薄膜電極を用いて、熱電変換を行える熱電変換素子を開示している。
【００１１】
また、非特許文献２、３に記載されている熱電変換素子では、磁性絶縁体と金属電極により熱電変換素子が形成されている。
具体的には、非特許文献２では、特許文献１と同じく、磁性絶縁体膜面に平行な温度勾配（面内温度勾配）配置による熱電変換が報告されている。
また、非特許文献３では、厚さ１ｍｍの磁性絶縁体板面に垂直な温度勾配（面直温度勾配）配置によって熱電変換が実証されている。
【００１２】
このスピンゼーベック効果を利用すれば、高効率である上、熱電対モジュール構造を用いた既存型の熱電変換素子と異なり、複雑な熱電対構造が不要なため、低コストで高性能の薄膜熱電変換素子が容易に得られる。
【００１３】
スピンゼーベック効果による熱電変換素子には、縦型と横型の二種類の構成がある。図１は、縦型のスピンゼーベック素子において、素子中の磁性体に生じる磁化Ｍ、温度勾配∇Ｔに応じて金属電極中に生じる逆スピンホール起電力ＶＩＳＨＥの関係を図示している。
【００１４】
以下の説明では、熱論理変換素子について主に縦型を用いて行なう。
図１の起電力ＶＩＳＨＥは、磁化Ｍと温度勾配∇Ｔとの外積ＶＩＳＨＥ∝Ｍ×∇Ｔの方向に生じ、温度勾配の向きや磁化の向きに応じて、起電力の向きも反転する性質がある。
このうち磁化Ｍは、素子に用いる磁性材料に保持力の大きい材料を用いたり、素子の外部の磁場によって磁化させたり、素子の内部に磁化の方向を固定するため磁性材料層を用いたりすることで、実質的に電力などを消費することなく得ることが出来る。
一方、温度勾配∇Ｔについては、熱電変換素子を予め設定した基準温度に保ち、演算対象となる物体に新たに接触したり、予め素子と対象物が接触している場合は、対象物に温度変化が起きたりすることで生じるため、こちらも実質的に電力などを消費することなく発生させることが出来る。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００９−１３００７０号公報
【特許文献２】特願２０１１−０２５７９７号公報
【非特許文献】
【００１６】
【非特許文献１】Daniel Kraemer et al., "High-performance flat-panel solar thermoelectric generators with high thermal concentration", Nature Materials, 2011, Published online 01 May 2011.
【非特許文献２】Uchida et al., "Spin Seebeck insulator", Nature Materials, 2010, vol.9, p.894.
【非特許文献３】Uchida et al., "Observation of longitudinal spin-Seebeck effect in magnetic insulators", Applied Physics Letters, 2010, vol.97, p172505.
【非特許文献４】Uchida et al., "Phenomenological analysis for spin-Seebeck effect in metallic magnets", Journal of Applied Physics, 2009, vol.105, 07C908.
【発明の概要】
【発明が解決しようとする課題】
【００１７】
既存のシリコン集積回路を基盤にした熱情報処理システムでは、構成の自由度が限られている点が一つの課題として挙げられる。
【００１８】
例えば、センサからの温度情報を取得、記録、演算などを行う装置に用いるシリコン集積回路は、シリコンのバンドギャップ間の熱励起キャリア数が顕著になる１００℃以上の温度や、逆に不純物キャリアの不活化が顕著になる−５０℃以下の温度での使用に不向きである。
この対策としては、回路自身を熱源や冷温源から遠ざけて配置するなどの配慮が必要である。
【００１９】
さらに、多数の温度をモニタしたい場合、温度をモニタしたい場所の数以上の温度センサの配設とその温度センサを駆動する回路とを準備し、温度の情報を得るための配線を施す必要があるため、配線などの構成は必然的に複雑になる。
【００２０】
また、温度測定は通常用いる熱電対や抵抗変化型のセンサは、微弱な電圧を測定するため系の電場、磁場が大きく変化する環境では信号腺のシールドなど、特別な配慮が必要になる。
【００２１】
さらに、回路を駆動するための電源が必須である点も課題として挙げられる。
【００２２】
この対策として、非特許文献１などによれば、既存型のゼーベック効果熱電変換素子を用いて、シリコン集積回路を動作させるために必要な２〜３V以上の電圧を得るには、熱電変換素子を100℃以上の大きな温度差で駆動し、さらに昇圧回路などを特別に準備するなどの施策が必要である。
【００２３】
このように、既存のシリコンベースの論理演算回路では適用領域が限られてしまったり、システムとして構成が複雑になったりしてしまうなどの問題もある。
【００２４】
そこで本発明は、スピントロニクス技術を使用して熱を入力として熱を出力とする論理演算素子、論理演算回路、および熱論理演算方法を提供することを目的とする。
【課題を解決するための手段】
【００２５】
本発明に係る熱論理演算素子は、スピン軌道相互作用を用いて熱電変換を行う少なくとも２つの熱電変換素子部と、構成する論理ゲートに対応させて個々の熱電変換素子部の起電力取出し領域を少なくとも抵抗発熱体を介して接続した伝導路部とを有して、前記少なくとも２つの熱電変換素子部の各々への熱入力を入力とすると共に、前記伝導路の抵抗発熱体から得られる熱を出力とした論理ゲートを構成することを特徴とする。
【００２６】
また、本発明に係る熱論理演算回路は、前記熱論理演算素子を組み合わせて構成されていることを特徴とする。
【００２７】
また、本発明に係る熱論理演算方法は、スピン軌道相互作用を用いて熱電変換を行う少なくとも２つの熱電変換素子部と、構成する論理ゲートに対応させて、個々の熱電変換素子の起電力取出し領域を少なくとも抵抗発熱体を介して接続した伝導路部とを含む熱論理演算素子を用いて前記少なくとも２つの熱電変換素子部の各々の熱入力箇所に入力とする熱をそれぞれ加え、それぞれ、加わった熱を熱電変換素子で温度勾配として使用して起電力を得て、前記得た起電力の電位差を前記伝導路部に加えることによって発生させた抵抗発熱体からの熱を熱論理演算の出力として扱うことを特徴とする。
【発明の効果】
【００２８】
本発明によれば、スピントロニクス技術を使用して熱を入力として熱を出力とした論理演算素子、論理演算回路、および熱論理演算方法を提供できる。
【図面の簡単な説明】
【００２９】
【図１】スピンゼーベック効果を奏する縦型の熱電変換素子の模式図である。
【図２】本発明に係る熱論理演算素子を示す概念図である。
【図３】ＸＯＲ熱論理演算素子の構造的模式図である。
【図４】ＸＯＲ熱論理演算素子の電気的模式図である。
【図５】ＯＲ熱論理演算素子の構造的模式図である。
【図６】ＯＲ熱論理演算素子の電気的模式図である。
【図７】２入力ＡＮＤ熱論理演算素子の構造的模式図である。
【図８】多入力ＡＮＤ熱論理演算素子の構造的模式図である。
【図９】多入力ＡＮＤ熱論理演算素子の電気的模式図である。
【図１０】実施例に係る熱変換素子の模式図である。
【図１１】実施例に係るＸＯＲ熱論理演算素子の模式図である。
【図１２】実施例に係るＯＲ熱論理演算素子の模式図である。
【図１３】実施例に係る多入力ＯＲ熱論理演算素子の模式図である。
【図１４】実施例に係る２入力ＡＮＤ熱論理演算素子の模式図である。
【図１５】実施例に係る多入力ＡＮＤ熱論理演算素子の模式図である。
【発明を実施するための形態】
【００３０】
本発明の実施の形態を図面に基づいて説明する。
【００３１】
図２は、熱論理演算素子を示す概念図である。図２に示すように、本実施の形態に係る熱論理演算素子１は、熱入力側に、スピンゼーベック効果に基づく熱電変換素子２を有し、熱出力側に、抵抗素子、整流素子、サーミスタ素子などからなる演算機能を有する機構を伝導路３として有する。
【００３２】
熱論理演算素子１は、熱電変換素子２の各々への熱入力を入力とすると共に、伝導路３に含まれる抵抗発熱体からの発生熱を出力とした論理ゲートとして動作する。
【００３３】
熱電変換素子２は、磁性材料中の温度勾配に起因するスピン流を、スピン軌道相互作用を介して起電力への変換を行うことで、素子中の熱伝導をになう部材と電気伝導を担う部材とを分離することを可能できる。なお、各熱電変換素子は、磁気的、電気的、スピン的に分離されていればよく、同一の基体を用いて作られてもよく、また、他の部材によって間を埋められてもよい。
【００３４】
以下の説明では、図１を参照して説明したスピンゼーベック効果を使用する熱電変換素子を用いた、各熱論理演算素子について説明する。
【００３５】
スピンゼーベック効果とは、磁性材料に温度勾配を印加すると、電子スピンの流れが生じ、これが起電力として現れる効果である。以下に説明する個々の熱論理演算素子は、スピンゼーベック効果を利用して電気エネルギーを取得して、そのエネルギーを論理演算結果を示す熱エネルギーに変換する。
【００３６】
（排他的論理和演算）
図３は、ＸＯＲ（ｅＸｃｌｕｓｉｖｅ ＯＲ）熱論理演算素子を展開して示した模式図である。このように、構成する論理ゲートに対応させて、個々の熱電変換素子１０１、１０２の起電力取出し領域を抵抗発熱体１０７を介して接続した伝導路を構成して、２つの熱電変換素子１０１、１０２の各々の熱入力面（図中の下面）を入力として、抵抗発熱体１０７から得られる熱を出力とする。
【００３７】
熱電変換素子１０１、１０２は、磁性体上面に設けられた起電体１０３によって、下面から入力された温度勾配を電気エネルギーに変換して両端（起電力取出し領域）から取り出せる。
【００３８】
２つの熱電変換素子１０１、１０２の磁化方向が同じ場合、伝導路では、並列化する熱電変換素子１０１又は１０２の一端を同一端となる起電力取出し領域相互を抵抗発熱体１０７を介して伝導路１０５で電気的に接続する。また、他端も同一端となる起電力取出し領域相互を抵抗発熱体１０７を介して伝導路１０５で電気的に接続する。なお、磁化方向が逆であれば襷がけのように伝導路を構成すればよい。
【００３９】
排他的論理和演算の出力は、それぞれの抵抗発熱体１０７を熱的に論理和構成として扱う。また、出力とする抵抗発熱体１０７から得られる熱をまとめる熱出力体１０８を設けることによって、その効率性をあげられる。
【００４０】
このように、２入力ＸＯＲ熱論理演算素子では、二つのスピンゼーベック熱電変換素子部と抵抗発熱体を組み込んだ伝導路部とを組み合わせた構成によって、ＸＯＲ演算結果を出力させられる。
【００４１】
熱論理演算で扱うビットの定義（入力と出力のレベル）は、ある一定の基準温度に対して、より高い状態を１（Ｈ）、同じかより低い状態を０（Ｌ）と定義する。また、同様により高い状態を「高温」、同じかより低い状態を「冷温」と定義する。
【００４２】
また、スピンゼーベックを用いる熱電変換素子１０１、１０２の磁化Ｍの方向を予め定めておき、論理演算素子の入力とする箇所に温度勾配を入力すると起電力を取り出すことができるように構成している。それぞれの熱電変換素子１０１、１０２の起電力取り出し用の電極は、発生する電位差をより良く取り出せるような位置（例えば両端）に、導電性の起電力取り出し端子を配置する。この熱電変換素子の１対の起電力取り出し端子のそれぞれは、もう一方の熱電変換素子の１対の起電力取り出し端子のそれぞれと、抵抗発熱体１０７によってそれぞれ橋わたす。この際に、抵抗発熱体１０７の両端である伝導路１０５は導体で構成しているので熱を発生させたい箇所以外での発熱および損失を低減できる。
【００４３】
別の観点で説明すれば、ＸＯＲ熱論理演算素子は、図４に示すように、二つの熱電変換素子１０１、１０２と、二つの抵抗発熱体１０７とを電気的に接続して一つの閉回路を構成する。
この電気的構造を有することによって、二つの熱電変換素子に入力する磁場が同一方向であるとき、熱入力も同一であれば、閉回路に生じる起電力は打ち消しあうため、電流は流れない構造となる。
他方、熱入力が異なる場合は、どちらか一方向に電流が流れるため、抵抗発熱体１０７にはジュール熱が生じ、結果として高温の熱出力を得ることができる。
【００４４】
すなわち、熱的構造と電気的構造とを組み合わせることで、XOR演算を実現することができる。
【００４５】
また、閉回路の一部に、正、もしくは負の温度特性を持つサーミスタを組み込むことによって、抵抗発熱体１０７の発熱量を安定させたり、二つの熱入力に多少の誤差が生じた場合の、異常発熱などを低減したりすることも可能である。
【００４６】
また、抵抗発熱体１０７で発生したジュール熱は、熱出力として、次段の熱論理演算素子への熱入力として用いることが可能である。このように多段の論理演算素子を組み合わせることで、熱論理演算回路を構成できる。
【００４７】
（論理和演算）
図５は、ＯＲ熱論理演算素子を展開して示した模式図である。
伝導路では、並列化する熱電変換素子２０１、２０１の個々の両端の起電力取出し領域を整流素子２０６と抵抗発熱体２０７を介してそれぞれ電気的に接続する。整流素子２０６は、所要の動作温度などを考慮して適宜物性を選択すればよく、シリコンベースの整流素子であっても、他の半導体ベースの整流素子であっても構わない。
【００４８】
論理和演算の出力は、それぞれの抵抗発熱体２０７を熱的に接続する構成として扱う。また、出力とする抵抗発熱体２０７から得られる熱をまとめる熱出力体２０８を設けてもよい。また、入力から得られる熱を均一化する熱入力体２０９を設けてもよい。この熱入力体２０９は、熱出力体２０８と同様な板材をもちいればよい。また、多段構成とする際には、下位段の熱出力体を熱入力体として使用できるように構成してもよいし、熱入力体を下位段の熱出力体として使用できるように構成してもよい。
【００４９】
このように、２入力ＯＲ熱論理演算素子では、二つのスピンゼーベック効果を用いる熱電変換素子２０１、２０２と整流素子２０６と抵抗発熱体２０７を組み合わせた構成によって、OR演算結果を出力させられる。この際に、抵抗発熱体２０７の両端は導体で構成して熱を発生させたい箇所以外での発熱および損失を低減できる。
【００５０】
別の観点で説明すれば、ＯＲ熱論理演算素子は、図６に示すように、並列化する系統毎に、整流素子２０６と抵抗発熱体２０７とを、熱電変換素子２０１、２０２の起電力取り出し用電極と直列に電気的に接続して閉回路を構成すると共に、それぞれの抵抗発熱体２０７の発熱を一つの出力用にまとめた構造を有する。また、何れかの熱電変換素子２０１、２０２により高い温度（１，Ｈ）の熱入力を行ったとき、それぞれ整流素子２０６に順方向の電流が生じるように接続する。
【００５１】
この構造を有することによって、並列化された何れかの熱入力により高温の入力があれば、その閉回路に順方向電流を生じさせて、発生したジュール熱によって高温の出力を得ることができる。この際、全ての閉回路に電流が流れない場合にのみ、冷温の出力を得ることとなる。
【００５２】
すなわち、熱的構造と電気的構造とを組み合わせることで、ＯＲ演算を実現することができる。
【００５３】
また、ＸＯＲ熱論理演算素子と同様に、サーミスタを組み込んでスレッシュホールド値を調整することとしてもよい。また、シュミットトリガ的に動作させるようにしてもよい。
【００５４】
（論理積演算）
図７は、２入力ＡＮＤ熱論理演算素子を展開して示した模式図である。
伝導路では、片方の熱電変換素子３０１の起電力取出し領域の一端ともう片方の熱電変換素子３０２の起電力取出し領域の他端側とを伝導路３０５で電気的に接続する。また、もう片方の起電力取出し領域相互を整流素子３０６と抵抗発熱体３０７と伝導路３０５で電気的に接続する。
論理積演算の出力は、抵抗発熱体３０７から得られる熱を用いる。
【００５５】
このように、ＡＮＤ熱論理演算素子では、熱電変換素子３０１、３０２と整流素子３０６、抵抗発熱体３０７を組み合わせた構成によって、ＡＮＤ演算結果を出力させられる。
【００５６】
論理積の演算は、ＸＯＲ熱論理演算素子と同様に、二つの熱電変換素子の起電体３０３と、整流素子３０６と抵抗発熱体３０７が、直列に接続した一つの閉回路の構成によって行われる。
ここで、ＡＮＤ熱論理演算素子の場合は、ＸＯＲ熱論理演算素子の場合とは異なり、熱入力の組み合わせが両方同じ高温か冷温の場合にのみ、閉回路電流が生じるように接続する。さらに整流素子３０６を両方の入力として冷温が入力された場合に生じる電流を遮断する向きに接続する。このことで、熱入力として両方の素子に高温の入力を行った場合にのみ、出力側の抵抗発熱体３０７に発熱が生じる構成をとることができる。
【００５７】
図８は、多入力ＡＮＤ熱論理演算素子を展開して示した模式図である。
多入力ＡＮＤ熱論理演算素子を構成する場合、各熱電変換素子４０１〜４０４を接続する伝導路に、正の温度抵抗計数を有する抵抗体（例：ＰＴＣサーミスタ）４０５と負の温度抵抗計数を有する抵抗体（例：ＮＴＣサーミスタ）４０６との間で熱を交換することにより電気抵抗を相反する値にする熱接続部４０７を設けて、並列化を図る。
【００５８】
伝導路には、個々の熱電変換素子４０１〜４０４の両端を、整流素子４０８と熱接続部の正の温度抵抗計数を有する抵抗体４０５を介して電気的に接続する。また、個々の整流素子４０８と熱接続部４０７の正の温度抵抗計数を有する抵抗体４０５の間と、他の熱接続部４０７の正の温度抵抗計数を有する抵抗体４０５の他端とを、接続する何れかまたは全てに抵抗発熱体４１０を入れて熱接続部４０７の負の温度抵抗計数を有する抵抗体４０６を介して、図中の伝導路４０９のように電気的に接続する。この際、熱出力体４１１を設けてもよい。
【００５９】
図７に示したＡＮＤ熱論理演算素子は、そのまま並列に接続しても多入力動作に対応していない。他方、図８に示したＡＮＤ熱論理演算素子は、多入力演算を行なえる。
【００６０】
図８に示したＡＮＤ熱論理演算素子は、図９に示すような電気的構造を有している。各熱電変換素子の起電体には、それぞれ、整流素子と熱接続部を直列に接続した閉回路を構成し、さらに各閉回路は、ブリッジ配線によって隣接する熱電変換素子と接続している。さらに全体の閉回路中に抵抗発熱体を組み込み、素子全体で一つのブリッジ回路を形成する構成としている。
【００６１】
熱接続部の正の温度抵抗計数を有する抵抗体と負の温度抵抗計数を有する抵抗体とは、熱移動を行い得るように構成され、一方が電気抵抗が大きくなると、他方の電気抵抗が小さくなる。また、基準温度付近では、図９（ａ）に示すように個々の熱電変換素子の閉回路に設けられた正の温度抵抗計数を有する抵抗体の抵抗が小さく保持されている。
【００６２】
この状態から、熱電変換素子に高温入力を行い、図８の−ｙ方向、図９（ａ）における上向き方向に逆スピンホール起電力を発生させると、まず個々の閉回路に電流が流れ、熱接続部の両抵抗体の温度がジュール熱によって上昇する。その際、正の温度計数を有する抵抗体の抵抗値が順次上昇し、熱電変換素子から取り出すことが出来る電力が低下するため、熱接続部付近はある一定温度まで上昇して均衡した状態になる。
一方で、負の温度計数を有する抵抗体は、正の温度計数を有する抵抗体と熱的に接続しているため、抵抗値は減少した状態にある。
この均衡状態の温度に置いて、ＰＴＣサーミスタ抵抗＞ＮＴＣサーミスタ抵抗となるように、熱接続部の特性を調整する。
その結果、図９（ｂ）に示す状態になる。すなわち、全ての熱電変換素子に高温入力を行うことで、電流の経路は個々の閉回路から、全素子をまたがる閉回路に移り、また熱接続部の温度も電流により維持されるラッチ状態となり、抵抗発熱体におけるジュール加熱が生じる。
【００６３】
他方、入力に対して、図９（ｃ）に示す状態のように、一つでも冷温入力の素子があった場合は、その熱電変換素子の熱接続部は基準温度のままであるため、全体の閉回路には抵抗が残り大きな電流が流れないようにしている。
【００６４】
このように構成することによって、２入力から所望の並列入力数を実現する多入力ＡＮＤ論理演算素子が得られる。
すなわち、熱的構造と電気的構造とを組み合わせることで、ｎ入力ＡＮＤ演算を実現することができる。
【００６５】
また、ＸＯＲ熱論理演算素子等と同様に、サーミスタを組み込んでスレッシュホールド値の調整やシュミットトリガ的に動作させるようにしてもよい。
【００６６】
（熱出力体）
上記した熱論理演算素子では、熱出力を出す構造体（熱出力体：熱出力端子）として熱伝導性の高い材料を用いることが好ましい。また、各熱入力端子（熱入力面）も同様である。
【００６７】
熱出力体は、二つ以上の熱伝導率の異なる材料による複合構造を有して、抵抗発熱体から得られる熱を均一的にまとめるように熱導電率を調整することが望ましい。上記したＡＮＤ論理演算素子やＸＯＲ論理演算素子のように、面内で偏った熱出力が生じる構造とする場合には、例えば、熱出力体に高熱伝導材料と低熱伝導材料の積層構造を有する材料や、ハニカム構造を低熱伝導部として用いる複合構造を有する材料を用いることとしてもよい。
【００６８】
これにより面に垂直な方向よりも、面内の熱伝導性を高くすることを行い、熱出力体全体に一様な熱出力を得られる。すなわち、熱論理演算素子の出力として、熱的偏りを無くする効果を得られる。
【００６９】
なお、熱論理演算素子の素子構成によっては単一の導体を熱出力体として用いることとしてもよい。また、前段となる熱論理演算素子の熱出力体と後段となる熱論理演算素子の熱入力端子とを共用にすることもできる。
【００７０】
上記のような作用を有するスピン軌道相互作用を用いた熱論理演算素子を用いることで、熱入力から得るエネルギーから熱出力に使用するエネルギーを変換によって自律的に得ることがでる。換言すれば、動作に電源を必要としない、論理演算素子を得られる。また、リレー接点などと異なり、稼動部を有さず、長期的動作にも対応できる利点がある。
【００７１】
次に、熱論理演算素子の実施例を説明する。
【００７２】
（スピンゼーベック熱電変換素子）
図１０に示すように、熱電変換素子５００は、磁性体５０１と起電体５０２から成り、起電体５０２には起電力取出し領域５０３を有する。磁性体５０１は、少なくとも１つの磁化方向を有する材料である。
【００７３】
磁性体５０１は、熱伝導率の小さな材料ほど効率のよい熱電効果を発揮する。そのため、磁性絶縁体であることが望ましい。磁性絶縁体として例えばガーネット系の磁性材料などが適用可能であり、イットリウム鉄ガーネット（Ｙ３Ｆｅ５Ｏ１２、以下YIGと略記する）などが好ましい。
また磁性体５０１の材料は上記に限定されず、鉄とニッケルとの合金であるパーマロイなどの強磁性金属についても利用可能である。また、磁性体５０１の形状は、平板状であることが好ましいが、特に限定されず、また、多少の平面粗さや歪みがあっても構わない。
磁性体５０１は、液相エピタキシャル成長（LPE）や、スパッタ、レーザーアブレーション（PLD）、有機金属堆積法（MOD法）、エアロゾルデポジション法（AD法）などで成膜を行う。特にプラスチック基板などにYIGのような磁性絶縁体を大面積成膜する用途には、AD法の利用が望ましい。磁性体５０１の膜厚は熱電発電の用途や温度領域に応じて変えることが可能だが、通常は１００ｎｍ〜５００μｍ程度に設定する。
【００７４】
起電体５０２は、磁性体５０１の磁化方向に対して略平行な面に設けられている。なお起電体５０２は磁性体５０１に接して設けられていなくてもよく、磁性体５０１の上方に設けられていればよい。すなわち、起電体５０２と磁性体５０１との間に、空隙や別の構造物が設けられていてもよい。
起電体５０２は、スピン軌道相互作用を有する材料を含んでいる。例えばスピン軌道相互作用の比較的大きなＡｕやＰｔ、Ｐｄなどの金属材料、またはそれらの合金材料を用いる。なお起電体５０２は、スピンホール効果を強めるために、ＦｅやＣｕ、ＩｒやＯｓなどの不純物を添加してもよい。ここで、起電体１０２の厚さは、少なくとも金属材料のスピン拡散長以上に設定するのが好ましい。例えばＡｕであれば５０ｎｍ以上、Ptであれば１０ｎｍ以上に設定するのが望ましい。
【００７５】
図１０の熱電変換素子５００において、鉛直方向（図面ｚ方向）に温度勾配∇Ｔが印加されると、磁性体５０１のスピンゼーベック効果により、温度勾配に平行なz方向にスピンの流れ（スピン流）が誘起される。
この磁性体５０１において生成されたスピン流は、起電体５０２へと流れ込む。その後、起電体５０２における逆スピンホール効果によって、流れ込んだスピン流は、磁化方向に対して垂直方向であるｙ方向の電流（起電力）へと変換される。つまり、磁性体５０１と起電体５０２とで構成される熱電変換素子５００は、印加される温度勾配から逆スピンホール起電力ＶＩＳＨＥを発生させる。
【００７６】
ここで起電体５０２における起電力は、逆スピンホール効果が要請する対称性から、磁性体５０１の磁化方向と磁性体５０１から起電体５０２にスピン流が流れ込む方向との両方に対して垂直な一方向（２つのベクトルの外積方向ＶＩＳＨＥ∝Ｍ×∇T）に常に生成される。図中の起電力取出し領域５０３は、この起電力を効率よく取り出せる箇所を指している。
【００７７】
例えば図１０に示す配置の場合、磁化方向がｘ方向で、スピン流がｚ方向に流れることから、個々の起電体５０２において起電力は常にｙ方向に生成される。
【００７８】
磁性体５０１および起電体５０２の製造に関しては、特許文献２の方法を用いることができる。特許文献２では、ｘ方向の幅が０．２ｃｍ、ｙ方向の長さが０．４ｃｍ、ｚ方向の厚みが１６０ｎｍのＹＩＧと、厚さ１０ｎｍのＰｔ電極を用いて、１μＶ／ＫのＶＩＳＨＥを得る方法が開示されている。
【００７９】
非特許文献４によれば、温度勾配に応じてスピンゼーベック素子中に生じるスピンの化学ポテンシャルの勾配は、通常数〜数百ｎｍであるスピン拡散長程度の距離で急激に減衰する勾配に加えて、試料全体の温度勾配を反映した成分を合わせ持つため、試料両端のスピンの化学ポテンシャル差は、スピン拡散長にかかわらず試料のサイズに応じて決まる。
【００８０】
その結果、磁性体５０１をより厚膜にすることで、起電体５０２に流れ込むスピン流の量も増大するため、同様の手法を用いて長さ４ｃｍ、幅２ｃｍ、厚さ２００μｍのＰｔ電極付きＹＩＧ膜を作製すれば、１２５ｍＶ／ＫのＶＩＳＨＥを得るスピンゼーベック熱電変換素子の作製が可能である。
【００８１】
さらに実際に素子として利用する際は、より厚くすると、磁性体５０１の膜厚方向に実効的にかけることが出来る温度差の絶対値も大きくできる。
【００８２】
（ＸＯＲ熱論理演算素子）
図１１は、排他的論理和を行なう熱論理演算素子を斜視した模式図である。
ＸＯＲ熱論理演算素子は、図１０で説明した熱電変換素子５００を二つ有する。
【００８３】
各熱電変換素子５００は、厚さ１０ｎｍのＰｔ薄膜からなる起電体５０２を用いる。熱電変換素子５００の下面には熱入力体５０４を設ける。熱入力体５０４には、長さ４ｃｍ、幅２ｃｍ、厚さ３００ｕｍの非磁性のステンレス板に、ゾルゲル法を用いて、４５０度で焼結した１００ｎｍのジルコニアコーティングを両面に施した板材を使用する。熱出力体５０５も同様の板材を使用する。
ステンレス板と比較してジルコニア膜の熱伝導率が低いため、熱出力体の内部では、面内方向の熱伝導率が高く、また内部により一様に熱が伝わりやすくなる。
【００８４】
ＸＯＲ熱論理演算素子では、熱出力体５０５と熱入力体４０４に同様の多層構造を持つ部材を用いたが、場合によっては熱入力面には何も部材を用いないで、直接熱源や冷却源を接触させることも可能である。また、前段とする熱論理演算素子の熱出力体をそのまま共用してもよい。
【００８５】
二つの熱電変換素子５００には、互いを橋渡しするように、アルミニウム製の導電体を用いて、２９８Ｋにおける抵抗値０．６３Ωを有するカーボン薄膜抵抗体５０６を発熱抵抗体として接続したブリッジ配線が平行に二箇所に設けてある。すなわち、この二つのブリッジ配線によって、二つの熱電変換素子５００の起電体を含む閉回路が形成されている。
そして、両熱電変換素子５００の磁性体の磁化方向は共に図中のｘ方向にそろっている。そのため、各熱入力面への熱入力が同一であれば、起電体へ発生する起電力は±ｙのどちらか一方向にそろい、熱入力が異なれば、起電力の方向は１８０度入れ替わる。
したがって、閉回路（図４参照）を接続することによって、起電力方向が同一の場合、起電力は互いに打ち消しあって電流は流れず、起電力方向が異なる場合にのみ、電流が発生する構成としている。
【００８６】
ここで、特性を評価するため、基準温度２９８Ｋにある本実施例のＸＯＲ熱論理演算素子に対して、一方の熱電変換素子５００の熱入力面に２８８Ｋの冷却源を、他方の熱電変換素子５００の熱入力面に３０８Ｋの熱源を接触させることを想定する。
ただし、冷却源の熱容量は十分に大きく、また熱電変換素子の起電体面は基準温度にある熱貯めに接触していて、いずれも短時間では温度は変化しない条件で評価している。
このとき、∇Ｔは＋ｚ方向に最大で＋１０度となり、ＶＩＳＨＥは＋ｙ方向に開放状態で１．２５Ｖが得られる計算になる。
【００８７】
閉回路の二枚の抵抗体部分の抵抗は合わせて１．２６Ωであり、熱電変換素子の内部抵抗なども考慮すると、抵抗体部分で発生する熱量は同様に２．８Wと計算できる。
カーボン薄膜抵抗体５０６と多層膜で構成した熱出力体５０５との部分の熱容量は、およそ１．２５Ｊ／Ｋであるため、実際の温度上昇速度については、熱入力直後は毎秒およそ２度程度の温度上昇を示し、容易に基準温度＋１０度の３０８Ｋに達すると推測できる。
【００８８】
これ以上に温度が上昇する場合は、温度上昇によってカーボン薄膜抵抗体２０７の抵抗が減少して取り出し電力が減少するなどの電気的性質と、伝導パスなどを介した熱の拡散が増大するなど熱的性質を考慮すると、ある一定以上には上昇せず、ほぼ一定の温度で推移すると推測される。また、上位段を設けることによって、適宜熱移動が生じて必要以上に加熱しなくできる。
また、二つの熱入力面の両方に、２８８Ｋの同じ熱入力を行った場合や、同様に３０８Ｋの入力を行った場合は、原理的に閉回路には電流は発生しないため、熱出力面の温度変化も生じない。
【００８９】
（ＯＲ熱論理演算素子）
図１２は、論理和演算を行なう熱論理演算素子を斜視した模式図である。
ＯＲ演算素子は、ＸＯＲ演算素子ものと同じスピンゼーベック熱電変換素子５００を二つ有している。
【００９０】
二つの熱電変換素子５００の起電体には、それぞれ、アルミニウム製導電体を用いて、カーボン薄膜抵抗体５０６とショットキーバリアダイオード５０７とを直列に接続した閉回路が接続されている。
このとき、ショットキーバリアダイオード５０７は、熱入力面に高温の熱入力を行った際、つまり−Z方向に、＋∇Ｔの温度勾配を入力した際に、生じる電流方向を順方向とする向きに接続している。
また、二つの熱電変換素子に接続する二つのカーボン薄膜抵抗体５０６は、ＸＯＲ熱論理演算素子で用いたカーボン薄膜抵抗と同じ特性をもち、それぞれ熱出力体５０５へ効率よく熱を伝えられるように接触している。
なお、ショットキーバリアダイオード５０７も、順方向電流が流れている場合に生じるジュール発熱を、熱出力体５０６へ伝えるために、同様に接触させている。
【００９１】
ここで、特性を推測するため、基準温度２９８ＫにあるこのＯＲ熱論理演算素子に対して、二つの入力のうち一つに、３０８Ｋの高温入力を行うと仮定し、低電圧損失のショットキーバリアダイオードとＸＯＲ熱論理演算素子で用いたものと同じカーボン被膜型抵抗体について、実効的な電圧降下を計算すると、それぞれが０．２５Ｖと０．７５Ｖとなり、発生する熱量は１．２Wであった。
熱出力体の温度変化は、熱出力体の熱容量でほぼ決定できるため、若干の熱伝導損失を考慮しても、熱入力直後には毎秒およそ０．８度程度の温度上昇を示し、容易に基準温度＋１０度の３０８Ｋに達すると推測できる。
【００９２】
これ以上に温度が上昇する場合は、温度上昇によってカーボン被膜型抵抗体の抵抗が減少し、取り出し電力が減少する点と、伝導パスなどを介した熱の拡散が増大する点を考慮すると、ある一定以上には上昇せず、ほぼ一定の温度で推移すると推測される。
また、両方の熱入力に３０８Ｋの高温入力を行うと、発生する熱量は倍の２．４Wとなり、熱入力直後の温度上昇は、ほぼ倍の速度を示すと予想できるが、到達温度は同様に制限される。
【００９３】
（ＡＮＤ熱論理演算素子）
図１３は、論理積演算を行なう熱論理演算素子を斜視した模式図である。
ＡＮＤ熱論理演算素子は、ＸＯＲ熱論理演算素子と同じ熱電変換素子５００を二つ有している。
【００９４】
ＡＮＤ熱論理演算素子は、ＸＯＲ熱論理演算素子と同様に、ブリッジ導電配線と、カーボン薄膜抵抗体５０６によって二つの熱電変換素子５００が接続した構造を有している。
しかし、ＸＯＲ演算素子とは異なり、二つの熱電変換素子に同一方向の逆スピンホール起電力が生成したときにのみ、閉回路に電流が生じるように襷がけになるような形で、起電力取出し領域５０３相互が接続され、さらにＯＲ熱論理演算素子と同様のカーボン薄膜抵抗体５０６とショットキーバリアダイオード５０７を直列に接続され、一つの閉回路を構成している。
【００９５】
ショットキーバリアダイオード５０７がない場合、この素子は排他的否定論理和（ＸＮＯＲ）として動作するが、整流素子を組み込んで、二つの冷温状態を入力した際に生じる電流を遮断することで、二つの高温入力を行った際にのみヒータ抵抗が発熱するＡＮＤ素子を作製することができる。
【００９６】
実際に熱出力体５０５から得られる温度出力については、ＯＲ熱論理演算素子と同等のものであると推測できる。
【００９７】
（多入力ＯＲ熱論理演算素子）
図１４は、４入力の論理和演算を行なう熱論理演算素子を斜視した模式図である。図１４で示すように、論理和演算を行なう素子は、そのまま並列接続することで多入力素子とできる。それぞれの閉回路には、カーボン薄膜抵抗体５０６とショットキーバリアダイオード５０７とが含まれており、それらが発する熱を熱出力体５０５からの出力とできる。
【００９８】
なお、入力数に応じてカーボン薄膜抵抗体５０６の大きさを変更する際に、閉回路の何れかが導通した時の発生熱量をＡＮＤ熱論理演算素子などに合わせる値に抵抗値を設定すればよい。例えば、入力系統毎に、それぞれ０．６３オームのカーボン薄膜抵抗体５０６を用いることによって、下限発熱量をおおよそ揃えることができる。
【００９９】
抵抗発熱体と整流素子が増えた分の熱出力部分の熱容量が増大するため、一つの熱入力面だけに高温入力を行った場合の温度上昇速度と、到達温度は若干低下するが、ほぼ2入力ＯＲ熱論理演算子と同等の動作をする。
【０１００】
（多入力ＡＮＤ熱論理演算素子）
図１５は、４入力の論理積演算を行なう熱論理演算素子を斜視した模式図である。図１３に示したＡＮＤ熱論理演算素子は、そのまま並列に接続しても多入力動作には対応させていない。図１５で示すように、多入力の論理積演算を行なう素子は、それぞれの閉回路には、ショットキーバリアダイオード５０７と熱接続部が含まれており、また、カーボン薄膜抵抗体５０６を含む全体閉回路が構成されている。
【０１０１】
熱接続部は、ＰＣＴサーミスタとＮＰＣサーミスタとを用いて構成する。
本実施例で用いたＰＴＣサーミスタ６０７は、希土類金属をドープした低抵抗チタン酸バリウム製で、２５℃で０．６Ω、６０℃で１９Ωを示す素子で、ＮＴＣサーミスタ６０８は、スパッタ法で作製できるフィルム状の酸化バナジウムサーミスタで、２５℃における抵抗値が１５８Ω、６０℃における抵抗値が０．５Ωになるものを使用すると仮定する。
このＮＴＣサーミスタは、ＰＣＴサーミスタの表面に、絶縁フィルムを挟んで張り合わせてあり、両サーミスタ間で熱の伝導が生じるようにしている。
したがって、基準温度を２５℃、２９８Ｋとすると、この状態ではＰＴＣサーミスタの抵抗値は低く、ＮＴＣサーミスタの抵抗値は十分高い状態になる。
【０１０２】
この状態から、熱電変換素子に高温入力を行い、図１５の−ｙ方向に逆スピンホール起電力を発生させると、熱接続部において、電気抵抗の値がそれぞれＰＴＣサーミスタの抵抗値は上昇し、ＮＴＣサーミスタの抵抗値は減少した状態になる。その結果、全ての熱電変換素子に高温入力を行うことで、カーボン薄膜抵抗にジュール加熱を生じて、入力に対した多入力の論理積演算を行なう。
【０１０３】
（NOT熱論理演算素子、否定論理）
ＮＯＴ演算素子は、単独でＮＯＴ演算を行うよりは、上記の各演算素子の入力側や、出力側の構造と融合させて、入力ビットを反転させる形で活用する方法が効果的である。
【０１０４】
熱入力側にＮＯＴ演算を導入する場合は、例えば磁性体の磁化Ｍの向きを±反転させることを行なう。磁化方向を反転させる構造を電気・磁気・熱を使用して設け、入力を反転させる際に、その構造によって磁化方向を制御して磁化方向を反転させる。また、磁性体の磁化方向を動的に反転させる磁化方向反転部を熱論理演算素子内外に設けてもよい。磁化方向反転部による磁化方向の反転は、保持的に行えるようにしてもよいし、特定の時間の間だけ反転するように構成してもよい。磁化方向反転部の制御は、外部からの熱による入力を受けて行われてもよい。
【０１０５】
また、出力側にＮＯＴ演算を導入する場合は、ＸＯＲ，ＯＲ，ＡＮＤ各論理素子の構造を入れ替えるなどして実現することができる。
例えば、ＸＮＯＲは、ＸＯＲ演算素子の二つの素子の接続を平行ではなく、襷がけにすることなどによって実現できる。
【０１０６】
また、ＮＯＲと、ＮＡＮＤは、ド・モルガンの法則の通りに実現できる。
すなわち、ＮＯＲは磁性体の磁化を反転したＡＮＤ素子で、ＮＡＮＤも同様に反転したＯＲ素子で実現できる。
【０１０７】
また、単純に各論理演算素子の入力を熱的に接続して、ド・モルガンの法則の通りにＮＯＴ演算素子を実現してもよい。
【０１０８】
以上説明したように、本発明によれば、スピントロニクス技術を使用して熱を入力として熱を出力とした熱論理演算素子を提供できる。
【０１０９】
また、熱論理演算素子を組み合わせることで、論理演算回路を提供できる。
【０１１０】
これによって、既存技術が適用できない環境でも動作したり、また電源を用いなくても自発的にかつ長期的に動作したり、使用形態に自由度を増す効果を得られる。
【０１１１】
これは、例えば、複数の熱入力があってその状態に応じて何らかの対応を選択して動作させる必要がある場合は、複数の温度センサと、温度センサからの出力を演算する回路と、動作機構と、回路やセンサ、動作機構を動かすための電源が必要であったが、簡単に電源が得られないような場所では、このようなシステムを長期的に運用することが難しかった。
しかし、本発明の熱論理演算素子を用いて、さらに最終段の出力を熱から、サーミスタやバイモルフスイッチの動作や、電気、光や音などの信号への変換など、異なる動作に置き換えることで、電源が無くても高機能のセンシング＋アクチュエーションを実現するシステムを構築することが可能となる。
【０１１２】
また、本発明の熱論理演算素子を用いる利用例を示せば、二つの熱入力がバランスしているときに信号を返してくれるモニタ素子を、本発明のＸＮＯＲ熱論理演算素子を用いて容易に作製することが出来る。
同時に、ＸＯＲ熱論理演算素子のブリッジをクロスに結線したＸＯＲ熱論理演算素子を用いれば、二つの熱入力が不均衡になったときに、自律制御動作を行う素子を作製することができる。
【０１１３】
また、多入力ＯＲ熱論理演算素子や、多入力ＡＮＤ熱論理演算素子を用いれば、やはり複数の熱入力のモニタを行うことが容易に行なえる。
【０１１４】
そのほか、ＸＯＲ熱論理演算素子、ＡＮＤ熱論理演算素子などを組み合わせることで半加算回路、全加算回路などの複雑な論理回路も作製することができる。さらには、多入力のＯＲ熱論理演算素子とＡＮＤ熱論理演算素子を組み合わせれば、マルチビットの加算機なども、原理的に４段の論理段数で実現することが可能である。
【０１１５】
このように、本発明に係る熱論理演算素子は、既存の電子回路の考え方を多くの場合でそのまま論理演算に使用できるように構成できている。また、上記した4入力ＡＮＤ熱論理演算素子も、２段に２入力ＡＮＤ熱論理演算素子を組み合わせることによっても実現でき、運用の自由度を確保できている。また、既存の熱回路と組み合わせれば、熱論理演算素子によるタイマ回路を構成することなども可能でありシリコンベースの論理演算素子と同様の回路設計の自由度を確保できる。
【０１１６】
また、既存のゼーベック素子の性能向上を実現する上で大きな課題であった、熱エネルギーが素子中を伝って逃げてしまうことによる損失を大きく低減でき、高効率の熱電変換を実現できている。
【０１１７】
また、このスピンゼーベック効果を用いる熱電変換素子を利用することにより、既存の熱電変換デバイスでは現実的に困難であった、熱源からの電力抽出による自発的な論理演算素子の駆動および論理演算回路の駆動が可能になる。
【０１１８】
また、熱を観察や操作の対象として、同時にその入力情報としての熱から従来の熱電変換素子を用いるよりも効率的にエネルギーを取り出し、これによって熱の観察や、熱の状態に応じた動作を自発的に行うことが出来るシステムを構築することができる。
【０１１９】
なお、本発明の具体的な構成は前述の実施形態および実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の変更があってもこの発明に含まれる。
【０１２０】
また、上記の実施形態の一部又は全部は、以下のようにも記載されうる。尚、以下の付記は本発明をなんら限定するものではない。
［付記１］
少なくとも１つの磁化方向を有する磁性体と、前記磁化方向に対して略平行な面に配設されたスピン軌道相互作用を有する材料を含む起電体と、を用いて熱電変換を行う少なくとも２つの熱電変換素子部と、
構成する論理ゲートに対応させて個々の熱電変換素子部の起電力取出し領域を少なくとも抵抗発熱体を介して接続した伝導路部と、
を有して、
前記少なくとも２つの熱電変換素子部の各々への熱入力を入力とすると共に、前記伝導路部の抵抗発熱体から得られる熱を出力とした論理ゲートを構成することを特徴とする熱論理演算素子。
【０１２１】
［付記２］
上記付記記載の熱論理演算素子であって、
前記伝導路部に設けられた抵抗発熱体は複数あり、該複数の抵抗発熱体から得られる熱をまとめる熱出力体を有することを特徴とする熱論理演算素子。
【０１２２】
［付記３］
上記付記記載の熱論理演算素子であって、
前記熱出力体は、少なくとも二つ以上の熱伝導率の異なる材料による複合構造を有して、前記抵抗発熱体から得られる熱をまとめることを特徴とする熱論理演算素子。
【０１２３】
［付記４］
上記付記記載の熱論理演算素子であって、
前記伝導路部は、前記少なくとも２つの熱電変換素子部を同一端となる起電力取出し領域相互を抵抗発熱体を介して電気的に接続すると共に、他端も同一端となる起電力取出し領域相互を抵抗発熱体を介して電気的に接続して、それぞれの抵抗発熱体を熱的に接続された構造であり、
前記少なくとも２つの熱電変換素子部の各々の熱入力箇所を入力とすると共に、前記熱的に結合した抵抗発熱体から得られる熱を出力としたＸＯＲ論理ゲートであることを特徴とする熱論理演算素子。
【０１２４】
［付記５］
上記付記記載の熱論理演算素子であって、
前記伝導路部は、前記少なくとも２つの熱電変換素子部の個々の起電力取出し領域を、整流素子と抵抗発熱体を介してそれぞれ電気的に接続して、それぞれの抵抗発熱体を熱的に接続された構造であり、
前記少なくとも２つの熱電変換素子部の各々の熱入力箇所を入力とすると共に、前記熱的に結合した抵抗発熱体から得られる熱を出力としたＯＲ論理ゲートであることを特徴とする熱論理演算素子。
【０１２５】
［付記６］
上記付記記載の熱論理演算素子であって、
前記伝導路部は、第１の入力とする熱電変換素子部の一端とする起電力取出し領域と第２の入力とする熱電変換素子部の他端とする起電力取出し領域とを電気的に接続すると共に、前記第１の入力とする熱電変換素子部の他端とする起電力取出し領域と前記第２の入力とする熱電変換素子部の一端とする起電力取出し領域とを整流素子と抵抗発熱体を介して電気的に接続した構造であり、
前記第１および第２の入力として、前記抵抗発熱体から得られる熱を出力とした２入力ＡＮＤ論理ゲートであることを特徴とする熱論理演算素子。
【０１２６】
［付記７］
上記付記記載の熱論理演算素子であって、
前記伝導路部には、正の温度抵抗計数を有する抵抗体と負の温度抵抗計数を有する抵抗体との間で熱を交換することにより電気抵抗を相反する値にする熱接続部が設けられ、
前記伝導路部は、
個々の熱電変換素子部の両起電力取出し領域を、整流素子と熱接続部の正の温度抵抗計数を有する抵抗体を介して電気的に接続され、
個々の整流素子と熱接続部の正の温度抵抗計数を有する抵抗体との間と、他の熱接続部の正の温度抵抗計数を有する抵抗体の他端とを、熱接続部の負の温度抵抗計数を有する抵抗体を介して電気的に接続すると共に、該接続中の何れかまたは全てに抵抗発熱体を設けた構造であり、
少なくとも２つの熱電変換素子部の各々の熱入力箇所を入力とすると共に、前記何れかまたは全てに抵抗発熱体から得られる熱を出力とした多入力ＡＮＤ論理ゲートであることを特徴とする熱論理演算素子。
【０１２７】
［付記８］
上記付記記載の熱論理演算素子であって、
前記熱電変換素子部に含まれるスピン軌道相互作用を生ずる磁性体の磁化方向を反転させる磁化方向反転手段を備え、
入力を反転させる際に、前記磁化方向反転手段を制御して磁性体の磁化方向を反転させ、前記反転させた入力をＮＯＴ演算子を介して接続されものとして前記抵抗発熱体から得られる熱を出力とする
ことを特徴とする熱論理演算素子。
【０１２８】
［付記９］
少なくとも１つの磁化方向を有する磁性体と、前記磁化方向に対して略平行な面に配設されたスピン軌道相互作用を有する材料を含む起電体と、を用いて熱電変換を行う多数の熱電変換素子部と、
個々の熱電変換素子部の起電力取出し領域を、正の温度抵抗計数を有する抵抗体と負の温度抵抗計数を有する抵抗体との間で熱を交換することにより電気抵抗を相反する値にする熱接続部および整流素子を介した閉回路を構成すると共に、個々の閉回路を、前記熱接続部を介して他の閉回路と電気的に繋ぐブリッジ接続を設けることによって抵抗発熱体を介した全体の閉回路を構成する伝導路部と、
を有して、
前記多数の熱電変換素子部の各々の熱入力箇所を入力とすると共に、前記抵抗発熱体から得られる熱を出力とした多入力ＡＮＤ論理ゲートであることを特徴とする熱論理演算素子。
【０１２９】
［付記１０］
上記付記記載の熱論理演算素子であって、
前記磁性体の磁化方向を反転させる構造を有して成る
ことを特徴とする熱論理演算素子。
【０１３０】
［付記１１］
上記付記記載の熱論理演算素子であって、
前記磁性体の磁化方向を個々に反転させる構造を有して成る
ことを特徴とする熱論理演算素子。
【０１３１】
［付記１２］
上記付記記載の熱論理演算素子であって、
前記磁性体の磁化方向を反転させる構造を有して成る
ことを特徴とする熱論理演算素子。
【０１３２】
［付記１３］
上記付記記載の熱論理演算素子であって、
ＡＮＤ熱論理演算またはＯＲ熱論理演算を行なう構造の熱入力箇所を熱的に接続することによってＮＯＴ論理ゲートを構成したことを特徴とする熱論理演算素子。
【０１３３】
［付記１４］
上記付記記載の熱論理演算素子であって、
前記伝導路は、前記少なくとも２つの熱電変換素子の個々の起電力取出し領域を、整流素子と抵抗発熱体を介してそれぞれ電気的に接続して、それぞれの抵抗発熱体を熱的に接続された構造であり、
前記少なくとも２つの熱電変換素子の各々の熱入力箇所を入力とすると共に、前記熱的に結合した抵抗発熱体から得られる熱を出力としたＮＡＮＤ論理ゲートであることを特徴とする熱論理演算素子。
【０１３４】
［付記１５］
上記付記記載の熱論理演算素子であって、
前記伝導路は、第１の入力とする熱電変換素子の一端とする起電力取出し領域と 第２の入力とする熱電変換素子の他端とする起電力取出し領域とを電気的に接続すると共に、前記第１の入力とする熱電変換素子の他端とする起電力取出し領域と前記第２の入力とする熱電変換素子の一端とする起電力取出し領域とを整流素子と抵抗発熱体を介して電気的に接続した構造であり、
前記第１および第２の入力として、前記抵抗発熱体から得られる熱を出力とした２入力ＮＯＲ論理ゲートであることを特徴とする熱論理演算素子。
【０１３５】
［付記１６］
上記付記記載の熱論理演算素子であって、
前記熱出力体を、複数の抵抗発熱体からの出力を受けて熱論理演算の論理和演算を行なう素子として用いる
ことを特徴とする熱論理演算素子。
【０１３６】
［付記１７］
上記付記に記載した熱論理演算素子の少なくとも二つの論理ゲートを組み合わせて構成されて成ることを特徴とする熱論理演算回路。
【０１３７】
［付記１８］
上記付記に記載した熱論理演算素子の少なくとも二つの論理ゲートを組み合わせて構成されて成ることを特徴とする熱半加算回路。
【０１３８】
［付記１９］
上記付記に記載した熱論理演算素子の少なくとも二つの論理ゲートを組み合わせて構成されて成ることを特徴とする熱半加算回路。
【０１３９】
［付記２０］
上記付記に記載した熱論理演算素子の少なくとも二つの論理ゲートを組み合わせて構成されて成ることを特徴とする全加算回路。
【０１４０】
［付記２１］
上記付記に記載した熱論理演算素子の少なくとも二つの論理ゲートを組み合わせて構成されて成ることを特徴とする熱半加算回路。
【０１４１】
［付記２２］
少なくとも１つの磁化方向を有する磁性体と、前記磁化方向に対して略平行な面に配設されたスピン軌道相互作用を有する材料を含む起電体と、を用いて熱電変換を行う少なくとも２つの熱電変換素子部と、構成する論理ゲートに対応させて個々の熱電変換素子部の起電力取出し領域を少なくとも抵抗発熱体を介して接続した伝導路部とを含む熱論理演算素子を用いて、
前記少なくとも２つの熱電変換素子部の各々の熱入力箇所に入力とする熱をそれぞれ加え、
それぞれ、加わった熱を熱電変換素子部で温度勾配として使用して起電力を得て、前記得た起電力の電位差を前記伝導路に加えることによって発生させた抵抗発熱体からの熱を熱論理演算の出力として扱う
ことを特徴とする熱論理演算方法。
【０１４２】
［付記２３］
上記付記に記載した熱論理演算素子の少なくとも二つの論理ゲートを組み合わせて行われることを特徴とする熱論理演算方法。
【０１４３】
［付記２４］
上記付記に記載した熱論理演算素子の少なくとも二つの論理ゲートを多段に組み合わせて行われることを特徴とする熱論理演算方法。
【産業上の利用可能性】
【０１４４】
本発明は、論理演算を行なう多種のデバイスや装置、システムに使用でき、例えば、熱モニタなどの入出力に熱を用いた任意の論理演算装置に利用することが可能である。
【符号の説明】
【０１４５】
１ 熱論理演算素子
２ 熱電変換素子
３ 伝導路
１０１、１０２、２０１、２０２、３０１、３０２、４０１、４０２、４０ ３、４０４ 熱電変換素子
１０３、３０３ 起電体
１０５、２０５、３０５、４０９ 伝導路
２０６、３０６、４０８ 整流素子
１０７、２０７、３０７、４１０ 抵抗発熱体
１０８、２０８、４１１ 熱出力体
２０９、３０９ 熱入力体
４０５ 正の温度抵抗計数を有する抵抗体
４０６ 負の温度抵抗計数を有する抵抗体
４０７ 熱接続部
５００ 熱電変換素子
５０１ 磁性体
５０２ 起電体
５０３ 起電力取出し領域
５０４ 熱入力体
５０５ 熱出力体
５０６ カーボン薄膜型抵抗体
５０７ ショットキーバリアダイオード
５０８ ＴＰＣサーミスタ
５０９ ＮＰＣサーミスタ
【特許請求の範囲】
【請求項１】
少なくとも１つの磁化方向を有する磁性体と、
前記磁化方向に対して略平行な面に配設されたスピン軌道相互作用を有する材料を含む起電体と、
を用いて熱電変換を行う少なくとも２つの熱電変換素子部と、
構成する論理ゲートに対応させて個々の熱電変換素子部の起電力取出し領域を少なくとも抵抗発熱体を介して接続した伝導路部と、
を有して、
前記少なくとも２つの熱電変換素子部の各々への熱入力を入力とすると共に、前記伝導路部の抵抗発熱体から得られる熱を出力とした論理ゲートを構成することを特徴とする熱論理演算素子。
【請求項２】
請求項１記載の熱論理演算素子であって、
前記伝導路部に設けられた抵抗発熱体は複数あり、該複数の抵抗発熱体から得られる熱をまとめる熱出力体を有することを特徴とする熱論理演算素子。
【請求項３】
請求項２に記載の熱論理演算素子であって、
前記熱出力体は、少なくとも二つ以上の熱伝導率の異なる材料による複合構造を有して、前記抵抗発熱体から得られる熱をまとめることを特徴とする熱論理演算素子。
【請求項４】
請求項１ないし請求項３の何れか一項に記載の熱論理演算素子であって、
前記伝導路部は、前記少なくとも２つの熱電変換素子部を同一端となる起電力取出し領域相互を抵抗発熱体を介して電気的に接続すると共に、他端も同一端となる起電力取出し領域相互を抵抗発熱体を介して電気的に接続して、それぞれの抵抗発熱体を熱的に接続された構造であり、
前記少なくとも２つの熱電変換素子部の各々の熱入力箇所を入力とすると共に、前記熱的に結合した抵抗発熱体から得られる熱を出力としたＸＯＲ論理ゲートであることを特徴とする熱論理演算素子。
【請求項５】
請求項１ないし請求項３の何れか一項に記載の熱論理演算素子であって、
前記伝導路部は、前記少なくとも２つの熱電変換素子部の個々の起電力取出し領域を、整流素子と抵抗発熱体を介してそれぞれ電気的に接続して、それぞれの抵抗発熱体を熱的に接続された構造であり、
前記少なくとも２つの熱電変換素子部の各々の熱入力箇所を入力とすると共に、前記熱的に結合した抵抗発熱体から得られる熱を出力としたＯＲ論理ゲートであることを特徴とする熱論理演算素子。
【請求項６】
請求項１ないし請求項３の何れか一項に記載の熱論理演算素子であって、
前記伝導路部は、第１の入力とする熱電変換素子部の一端とする起電力取出し領域と第２の入力とする熱電変換素子部の他端とする起電力取出し領域とを電気的に接続すると共に、前記第１の入力とする熱電変換素子部の他端とする起電力取出し領域と前記第２の入力とする熱電変換素子部の一端とする起電力取出し領域とを整流素子と抵抗発熱体を介して電気的に接続した構造であり、
前記第１および第２の入力として、前記抵抗発熱体から得られる熱を出力とした２入力ＡＮＤ論理ゲートであることを特徴とする熱論理演算素子。
【請求項７】
請求項１ないし請求項３の何れか一項に記載の熱論理演算素子であって、
前記伝導路部には、正の温度抵抗計数を有する抵抗体と負の温度抵抗計数を有する抵抗体との間で熱を交換することにより電気抵抗を相反する値にする熱接続部が設けられ、
前記伝導路部は、
個々の熱電変換素子部の両起電力取出し領域を、整流素子と熱接続部の正の温度抵抗計数を有する抵抗体を介して電気的に接続され、
個々の整流素子と熱接続部の正の温度抵抗計数を有する抵抗体との間と、他の熱接続部の正の温度抵抗計数を有する抵抗体の他端とを、熱接続部の負の温度抵抗計数を有する抵抗体を介して電気的に接続すると共に、該接続中の何れかまたは全てに抵抗発熱体を設けた構造であり、
少なくとも２つの熱電変換素子部の各々の熱入力箇所を入力とすると共に、前記何れかまたは全てに抵抗発熱体から得られる熱を出力とした多入力ＡＮＤ論理ゲートであることを特徴とする熱論理演算素子。
【請求項８】
請求項１ないし請求項３の何れか一項に記載の熱論理演算素子であって、
前記熱電変換素子部に含まれるスピン軌道相互作用を生ずる磁性体の磁化方向を反転させる磁化方向反転手段を備え、
入力を反転させる際に、前記磁化方向反転手段を制御して磁性体の磁化方向を反転させ、前記反転させた入力をＮＯＴ演算子を介して接続されものとして前記抵抗発熱体から得られる熱を出力とする
ことを特徴とする熱論理演算素子。
【請求項９】
請求項１ないし請求項８に記載の熱論理演算素子の少なくとも二つの論理ゲートを組み合わせて構成されて成ることを特徴とする熱論理演算回路。
【請求項１０】
少なくとも１つの磁化方向を有する磁性体と、
前記磁化方向に対して略平行な面に配設されたスピン軌道相互作用を有する材料を含む起電体と、
を用いて熱電変換を行う少なくとも２つの熱電変換素子部と、構成する論理ゲートに対応させて個々の熱電変換素子部の起電力取出し領域を少なくとも抵抗発熱体を介して接続した伝導路部とを含む熱論理演算素子を用いて、
前記少なくとも２つの熱電変換素子部の各々の熱入力箇所に入力とする熱をそれぞれ加え、
それぞれ、加わった熱を熱電変換素子部で温度勾配として使用して起電力を得て、前記得た起電力の電位差を前記伝導路に加えることによって発生させた抵抗発熱体からの熱を熱論理演算の出力として扱う
ことを特徴とする熱論理演算方法。
【請求項１】
少なくとも１つの磁化方向を有する磁性体と、
前記磁化方向に対して略平行な面に配設されたスピン軌道相互作用を有する材料を含む起電体と、
を用いて熱電変換を行う少なくとも２つの熱電変換素子部と、
構成する論理ゲートに対応させて個々の熱電変換素子部の起電力取出し領域を少なくとも抵抗発熱体を介して接続した伝導路部と、
を有して、
前記少なくとも２つの熱電変換素子部の各々への熱入力を入力とすると共に、前記伝導路部の抵抗発熱体から得られる熱を出力とした論理ゲートを構成することを特徴とする熱論理演算素子。
【請求項２】
請求項１記載の熱論理演算素子であって、
前記伝導路部に設けられた抵抗発熱体は複数あり、該複数の抵抗発熱体から得られる熱をまとめる熱出力体を有することを特徴とする熱論理演算素子。
【請求項３】
請求項２に記載の熱論理演算素子であって、
前記熱出力体は、少なくとも二つ以上の熱伝導率の異なる材料による複合構造を有して、前記抵抗発熱体から得られる熱をまとめることを特徴とする熱論理演算素子。
【請求項４】
請求項１ないし請求項３の何れか一項に記載の熱論理演算素子であって、
前記伝導路部は、前記少なくとも２つの熱電変換素子部を同一端となる起電力取出し領域相互を抵抗発熱体を介して電気的に接続すると共に、他端も同一端となる起電力取出し領域相互を抵抗発熱体を介して電気的に接続して、それぞれの抵抗発熱体を熱的に接続された構造であり、
前記少なくとも２つの熱電変換素子部の各々の熱入力箇所を入力とすると共に、前記熱的に結合した抵抗発熱体から得られる熱を出力としたＸＯＲ論理ゲートであることを特徴とする熱論理演算素子。
【請求項５】
請求項１ないし請求項３の何れか一項に記載の熱論理演算素子であって、
前記伝導路部は、前記少なくとも２つの熱電変換素子部の個々の起電力取出し領域を、整流素子と抵抗発熱体を介してそれぞれ電気的に接続して、それぞれの抵抗発熱体を熱的に接続された構造であり、
前記少なくとも２つの熱電変換素子部の各々の熱入力箇所を入力とすると共に、前記熱的に結合した抵抗発熱体から得られる熱を出力としたＯＲ論理ゲートであることを特徴とする熱論理演算素子。
【請求項６】
請求項１ないし請求項３の何れか一項に記載の熱論理演算素子であって、
前記伝導路部は、第１の入力とする熱電変換素子部の一端とする起電力取出し領域と第２の入力とする熱電変換素子部の他端とする起電力取出し領域とを電気的に接続すると共に、前記第１の入力とする熱電変換素子部の他端とする起電力取出し領域と前記第２の入力とする熱電変換素子部の一端とする起電力取出し領域とを整流素子と抵抗発熱体を介して電気的に接続した構造であり、
前記第１および第２の入力として、前記抵抗発熱体から得られる熱を出力とした２入力ＡＮＤ論理ゲートであることを特徴とする熱論理演算素子。
【請求項７】
請求項１ないし請求項３の何れか一項に記載の熱論理演算素子であって、
前記伝導路部には、正の温度抵抗計数を有する抵抗体と負の温度抵抗計数を有する抵抗体との間で熱を交換することにより電気抵抗を相反する値にする熱接続部が設けられ、
前記伝導路部は、
個々の熱電変換素子部の両起電力取出し領域を、整流素子と熱接続部の正の温度抵抗計数を有する抵抗体を介して電気的に接続され、
個々の整流素子と熱接続部の正の温度抵抗計数を有する抵抗体との間と、他の熱接続部の正の温度抵抗計数を有する抵抗体の他端とを、熱接続部の負の温度抵抗計数を有する抵抗体を介して電気的に接続すると共に、該接続中の何れかまたは全てに抵抗発熱体を設けた構造であり、
少なくとも２つの熱電変換素子部の各々の熱入力箇所を入力とすると共に、前記何れかまたは全てに抵抗発熱体から得られる熱を出力とした多入力ＡＮＤ論理ゲートであることを特徴とする熱論理演算素子。
【請求項８】
請求項１ないし請求項３の何れか一項に記載の熱論理演算素子であって、
前記熱電変換素子部に含まれるスピン軌道相互作用を生ずる磁性体の磁化方向を反転させる磁化方向反転手段を備え、
入力を反転させる際に、前記磁化方向反転手段を制御して磁性体の磁化方向を反転させ、前記反転させた入力をＮＯＴ演算子を介して接続されものとして前記抵抗発熱体から得られる熱を出力とする
ことを特徴とする熱論理演算素子。
【請求項９】
請求項１ないし請求項８に記載の熱論理演算素子の少なくとも二つの論理ゲートを組み合わせて構成されて成ることを特徴とする熱論理演算回路。
【請求項１０】
少なくとも１つの磁化方向を有する磁性体と、
前記磁化方向に対して略平行な面に配設されたスピン軌道相互作用を有する材料を含む起電体と、
を用いて熱電変換を行う少なくとも２つの熱電変換素子部と、構成する論理ゲートに対応させて個々の熱電変換素子部の起電力取出し領域を少なくとも抵抗発熱体を介して接続した伝導路部とを含む熱論理演算素子を用いて、
前記少なくとも２つの熱電変換素子部の各々の熱入力箇所に入力とする熱をそれぞれ加え、
それぞれ、加わった熱を熱電変換素子部で温度勾配として使用して起電力を得て、前記得た起電力の電位差を前記伝導路に加えることによって発生させた抵抗発熱体からの熱を熱論理演算の出力として扱う
ことを特徴とする熱論理演算方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１３−３８２９２（Ｐ２０１３−３８２９２Ａ）
【公開日】平成２５年２月２１日（２０１３．２．２１）
【国際特許分類】
【出願番号】特願２０１１−１７４５３６（Ｐ２０１１−１７４５３６）
【出願日】平成２３年８月１０日（２０１１．８．１０）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
【公開日】平成２５年２月２１日（２０１３．２．２１）
【国際特許分類】
【出願日】平成２３年８月１０日（２０１１．８．１０）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
[ Back to top ]