画像処理装置及び方法
【課題】表示装置の変調素子制御の際の非線形変換処理を、より小さな回路で行い、高速な演算処理を実現する画像処理装置を提供する。
【解決手段】所定の光源からの光を変調素子によって変調することで表示画像を形成する表示装置のための画像処理装置であって、整数型の入力制御値である輝度値X1の所定の上位ビット（Tビット）の状態に応じてオフセットビットとシフト量Sとを求め、輝度値X1をシフト量S分シフトさせたKビットとオフセットビットとを結合することで変換輝度レベルYbを求める画像処理装置。
【解決手段】所定の光源からの光を変調素子によって変調することで表示画像を形成する表示装置のための画像処理装置であって、整数型の入力制御値である輝度値X1の所定の上位ビット（Tビット）の状態に応じてオフセットビットとシフト量Sとを求め、輝度値X1をシフト量S分シフトさせたKビットとオフセットビットとを結合することで変換輝度レベルYbを求める画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置の画質改善技術に関し、とりわけ表示輝度のダイナミックレンジの拡大と高階調化、高コントラスト化を実現するのに適した画像処理装置及び方法に関する。
【背景技術】
【０００２】
近年、LCD（Liquid Crystal Display）、EL（Electro-Luminescence）、プラズマディスプレイ、CRT（Cathode Ray Tube）、投写型表示装置等の電子ディスプレイ装置における画質改善は目覚しく、解像度、色域については人間の視覚特性にほぼ匹敵する性能を有する装置が実現されつつある。しかし、輝度ダイナミックレンジについてみると、その再現範囲はたかだか1〜10２［nit］程度の範囲にとどまり、また階調数は8ビットが一般的である。一方、人間の視覚は、一度に知覚し得る輝度ダイナミックレンジの範囲が10−２〜10４［nit］程度あり、また輝度弁別能力は0.2［nit］で、これを階調数に換算すると12bit相当といわれている。このような視覚特性を経由して現在の電子ディスプレイ装置の表示画像を見ると、輝度ダイナミックレンジの狭さが目立ち、加えてシャドウ部やハイライト部の階調が不足しているため表示画像のリアリティーや迫力に対して物足りなさを感じることになる。
【０００３】
また、映画やゲーム等で使用されるCG（Computer Graphics）では、人間の視覚に近い輝度ダイナミックレンジや階調特性をデータに持たせて描写のリアリティーを追求する動きが主流になりつつある。しかしそれを表示する電子ディスプレイ装置の性能が不足しているために、CG コンテンツが本来有する表現力を充分に発揮することができないと言う課題がある。
【０００４】
さらに、次期Windows（登録商標）においては16ビット色空間の採用が予定されており、現在の8ビット色空間と比較してダイナミックレンジや階調数が飛躍的に増大する。そのため、16ビット色空間を生かすことが出来る高ダイナミックレンジ・高階調の電子ディスプレイ装置実現への要求が高まると予想される。
【０００５】
電子ディスプレイ装置の中でも、液晶プロジェクター、DLP（Digital Light Processing）（登録商標）プロジェクターといった投写型表示装置は、大画面表示が可能であり、表示画像のリアリティーや迫力を再現する上で効果的なディスプレイ装置である。この分野では上記の課題を解決するために、以下に述べる提案がなされてきた。
【０００６】
投写型表示装置における輝度ダイナミックレンジ拡大のための基本的な構成は、光源からの出射光束を第一の透過型変調素子で変調して所望の照明光量分布を形成し、該照明光量分布を第二の透過型変調素子上に伝達してそれを照明するというものである。透過型変調素子としては、透過率が個々に制御可能な画素構造あるいはセグメント構造を有し、二次元的な透過率分布を制御し得るものが用いられる。その代表的な例としては液晶ライトバルブがあげられる。また、透過型変調素子の替わりに反射型変調素子を用いても良く、その代表的な例としてはDMD（Digital Micromirror Device）素子があげられる。
【０００７】
いま、暗表示の透過率が0.2％、明表示の透過率が60％の透過型変調素子を使用する場合を考える。従来の投写型表示装置において変調素子を単独で使用する構成では、その輝度ダイナミックレンジは60／0.2＝300となる。一方、２つの変調素子を用いる前記構成は、ダイナミックレンジが300の透過型変調素子を（光学的に）直列に配置することに相当するので、理論上は300×300＝90000のダイナミックレンジを実現することが可能になる。また、階調特性についても同等の考えが成り立ち、8bit階調の透過型変調素子を（光学的に）直列に配置することにより、8bitを超える階調特性を得る事ができる。
【０００８】
なお、第一、第二の透過型（反射型）変調素子は、映像信号からつくられた第一と第二の変調信号でそれぞれ別個に駆動される。
【０００９】
２つの変調素子を用いる表示装置の一例が特許文献１に記載されている。この従来例では、第1の光変調素子としてLCDを、第2の光変調素子としてLED（Light Emitting Diode）、蛍光灯など領域毎に変調可能な光源照明を用い、各画素の画素値データを基に、バックライト輝度制御＋LCD階調制御を行っている。バックライトの輝度レベルの決め方としては、バックライトが照射する領域に存在する画素の平均輝度レベルを求め、求めた平均輝度レベルが表示可能信号レベル範囲の中央値（基準値）に最も近く位置するようなバックライト輝度レベルを選択する方法が示されている。この方法は複数の基準値と何度も比較し、最も近い値を示すバックライト輝度レベルを決定する処理フローである。この処理フローは輝度レベル数が増えると処理時間が増大してしまう課題がある。
【００１０】
バックライト輝度レベルを求める演算処理時間の増大を抑える単純な演算方法として、下位ビットを切り捨てる線形演算の方法もある。この線形演算でバックライト輝度レベルを求め、その輝度レベルを元にもう一方の変調素子の制御値を求める。画素の持つ輝度値を単純に線形変換して得られる表示画像は、暗部の階調性が悪い画像となることが判っている。これは、人の輝度に対する視感度特性を無視しているからである。人の輝度に対する視感度特性を考慮すると暗部は細かく、輝度が高くなると階調数が少ない変換が効果的であり、このような変換はとしては非線形変換がある。
【００１１】
特許文献２には、非線形変換を利用した画像処理装置の一例が記載されている。この従来例では、非線形変換を高速処理するための方法が用いられている。変換対象の数値を幾つかの区間に別ける。各区間において入力値を圧縮して出力するが、隣接する区間でその圧縮率を2倍（1／2）となるようにすることで、ビット操作だけで圧縮する処理を実現している。最上位ビットから比較を行い、初めて1の出現する位置に応じて区間分けをする。区間分けに使う最大のビット数をJと規定している。さらに、その区間分けとして使った上位ビット（jビット）に続く固定長ビット（Kビット）を用いてその区間内での区分けを行う。各区間での分類数は固定数（Kで定義される）であるために、この非線形変換は2の指数乗の曲線に対する非線形変換であることが判る。またこの従来例においては、圧縮した値を求めるために、オフセット値として2K−1・（J−j＋2）を定義しており、乗算演算と加算演算をして初めて、目的とする数値を得ることが可能となる。
【特許文献１】特開２００２−９９２５０号公報
【特許文献２】特開２００１−１４３０６３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、動画像のデータ処理においては、最小限の乗算演算でデータ処理をしたいところであり、輝度側の制御値を決める際に、画素毎に、乗算＋加算処理をするのは回路規模が増大し、処理速度も低下してしまうという課題がある。
【００１３】
本発明は、このような事情に鑑みてなされたものであり、表示装置における変調素子の制御の際に用いる非線形変換処理を、従来に比べ小さな回路（簡単な構成）で行えるようにし、より高速な演算処理を実現することが出来る画像処理装置及び方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記課題を解決するため、本発明は、所定の光源からの光を変調素子によって変調することで表示画像を形成する表示装置のための画像処理装置であって、変調素子の制御値を求めるための処理手段を備え、その処理手段が、整数型の入力制御値の所定の上位ビットの状態に応じてオフセット値とシフト量とを求め、入力制御値をシフト量分シフトさせた複数のビットとオフセット値を表すオフセットビットとを結合することで出力制御値を求めるものであることを特徴とする。本発明によれば、ビット処理だけで、非線形変換処理を行うことが出来、変換処理を非常に高速に実行できる。
【００１５】
本発明は、また、所定の光源からの光を変調素子によって変調することで表示画像を形成する表示装置のための画像処理装置であって、変調素子の制御値を求めるための処理手段を備え、その処理手段が、整数型の入力制御値の所定の上位ビットの状態に応じてオフセット値に対応する所定の設定値とシフト量とを求め、入力制御値をシフト量分シフトさせた複数のビットと設定値とのビット単位での論理演算によって出力制御値を求めるものであることを特徴とする。本発明によれば、ビット演算だけで、非線形変換処理を行うことが出来、変換処理を非常に高速に実行できる。
【００１６】
本発明は、また、所定の光源からの光を光学的に直列に配置された複数の光変調素子を変調することによって表示画像を形成する表示装置において画素値から複数の光変調素子を駆動する信号を生成する画像処理装置であって、画素値を整数化する整数化処理部と、整数化した画素値から輝度値を計算する輝度値演算部と、輝度値を非線形変換し、輝度パネルをなす光変調素子の制御値を求める非線形輝度レベル演算部と、画素値と輝度パネル制御値から色パネルをなす光変調素子の制御値を演算する色値演算部とを備え、非線形輝度レベル演算部が、入力輝度値の所定の上位ビット（Ｔビット）のうちの上位側の数ビット（Ａビット）を除いた残りのビット（Ｊビット）に応じて、Ｊビットの上位ビットから初めて“１”または“０”が出現する位置を求めるビット検出手段と、ビット検出手段の検出結果に基づいて、入力輝度値を所定シフト量分シフトさせるシフト手段と、シフトさせたビット列とビット検出手段の検出結果に基づいて生成したオフセットビットとを結合することで制御値を求めるビット結合手段とを有していることを特徴とする。本発明によれば、ビット処理だけで、非線形変換処理を行うことが出来、変換処理を非常に高速に実行できる。
【００１７】
本発明は、また、前記オフセットビット数をｎビットとした場合に、前記Ｊビットのビット数が２n−１であることを特徴とする。本発明によれば、変換輝度レベルの演算がビット結合だけで行うことが可能となり、変換処理を非常に高速に実行できる。
【００１８】
本発明は、また、前記Ｊビットのビット数が７ビットであり、前記出力制御値のビット数が８ビットであることを特徴とする。本発明によれば、８ビット出力の制御値を求める際に所望の特性により近い非線形変換を高速に実行することができる。
【００１９】
本発明は、また、前記シフト手段がバレルシフト回路であることを特徴とする。本発明によれば、シフト処理が高速である為、処理の高速化が実現できる
【００２０】
本発明は、また、所定の光源からの光を光学的に直列に配置された複数の光変調素子を変調することによって表示画像を形成する表示装置において画素値から複数の光変調素子を駆動する信号を生成する画像処理装置であって、画素値を整数化する整数化処理部と、整数化した画素値から輝度値を計算する輝度値演算部と、輝度値を非線形変換し、輝度パネルをなす光変調素子の制御値を求める非線形輝度レベル演算部と、画素値と輝度パネル制御値から色パネルをなす光変調素子の制御値を演算する色値演算部とを備え、非線形輝度レベル演算部が、入力輝度値の所定の上位ビット（Ｔビット）のうちの上位側の数ビット（Ａビット）を除いた残りのビット（Ｊビット）に応じて、Ｊビットの上位ビットから初めて“１”または“０”が出現する位置を求めるビット検出手段と、ビット検出手段の検出結果に基づいて、入力輝度値を所定シフト量分シフトさせるシフト手段と、シフトさせたビット列とビット検出手段の検出結果に基づいて求めた所定の設定値とのビット単位での論理演算を行うことで制御値を求めるビット演算手段とを有していることを特徴とする。本発明によれば、ビット演算だけで、非線形変換処理を行うことが出来、変換処理を非常に高速に実行できる。
【００２１】
本発明は、また、前記設定値が前記Ｊビットに基づくオフセット値に対応する値を２以上の異なるビット長で含み、論理演算が排他的論理和であることを特徴とする。本発明によれば所望の特性に一層近づいた非線形変換を高速に実行することができる。
【００２２】
本発明は、また、所定の光源からの光を変調素子によって変調することで表示画像を形成する表示装置のための画像処理方法であって、変調素子の制御値を求めるための処理の際に、整数型の入力制御値の所定の上位ビットの状態に応じてオフセット値とシフト量とを求め、入力制御値をシフト量分シフトさせた複数のビットとオフセット値を表すオフセットビットとを結合することで出力制御値を求めることを特徴とする。
【００２３】
本発明は、また、所定の光源からの光を変調素子によって変調することで表示画像を形成する表示装置のための画像処理方法であって、変調素子の制御値を求めるための処理の際に、整数型の入力制御値の所定の上位ビットの状態に応じてオフセット値に対応する所定の設定値とシフト量とを求め、入力制御値をシフト量分シフトさせた複数のビットと設定値とのビット単位での論理演算によって出力制御値を求めることを特徴とする。
【発明を実施するための最良の形態】
【００２４】
以下、図面を参照して本発明の実施の形態について説明する。本実施の形態は、所定の光源からの光を光学的に直列に配置された複数の光変調素子を変調することによって表示画像を形成する表示装置において、画素値から複数の光変調素子を駆動する信号を生成する画像処理装置を構成している。ただし、表示装置の構成はここで説明するものに限らず、他の非線形の特性を光変調素子の制御に用いるものにおいても適用可能である。なお各図において対応する構成には同一の参照符号を用いている。
【００２５】
図1は、本実施の形態に係る表示装置であって、光学変調素子を光学的に直列に配置した投射型表示装置の構成図の例である。投射型表示装置1は、図1に示すように、光源10と、光源10から入射した光の輝度分布を均一化する均一照明手段20と、均一照明手段20から入射される入射光のうちの3原色（R，G，B）の輝度をそれぞれ変調する色変調部30と、色変調部30から入射した光をリレーするリレーレンズ40と、リレーレンズ40から入射した光の全波長領域の輝度を変調する輝度変調ライトバルブ（輝度パネル）50と、輝度変調ライトバルブ50から入射した光をスクリーン（不図示）に投射する投射レンズ60とで構成されている。
【００２６】
光源10は、高圧水銀ランプ等のランプ11と、ランプ11からの出射光を反射するリフレクタ12とで構成されている。光源10から出射した光束は第1フライアイレンズ21、第2フライアイレンズ22、偏光変換素子23、集光レンズ24が順次設置された均一照明手段20で均一化される。また、偏光変換素子23によって、偏光方向が揃った偏光に変換される。
【００２７】
均一照明手段20を出射した偏光が揃った光は色変調部30に入射し、3原色（R，G，B）に分離され、それぞれの色成分を変調する液晶ライトバルブ（色パネル）31、32、33（第1変調）によって変調を受ける。変調された3原色光（R，G，B）はクロスダイクロイックプリズム34によって合成されリレーレンズ40に出射する。ここで、液晶ライトバルブ31はR成分用、液晶ライトバルブ32はG成分用、液晶ライトバルブ33はB成分用の光変調素子をそれぞれ形成し、ダイクロイックミラー35はR成分用の光を透過させ、ダイクロイックミラー36はB成分用の光を透過させる。また、液晶ライトバルブ31に対しては反射ミラー37が設けられ、液晶ライトバルブ33に対しては、リレーレンズ38と２個の反射ミラー39aおよび39bが設けられている。
【００２８】
リレーレンズ40を出射した変調光はもう一方の光変調素子（液晶変調素子）をなす輝度変調ライトバルブ50（第二変調）に入射し、第二の変調を受ける。輝度変調ライトバルブ50では、入射した光の全波長領域の輝度を変調し、その変調光は投射レンズ60へ出射され、投射レンズ60によって図示しないスクリーンに投影される。この様に投影画像は光学的に直列に配置されたそれぞれの光変調素子（輝度変調ライトバルブ50および液晶ライトバルブ31、32、33）が画素単位で変調を行うことで形成される。
【００２９】
図2は本実施の形態の画像処理装置102およびその周辺回路の回路構成の例である。HDR（High Dynamic Range）映像信号はインターフェース101を経由して、画像処理装置102に入力される。画像処理装置102では、入力された画素値X0を元に輝度パネル用の制御値Ybと、色パネル用の制御値Ycを求める処理を行う。画像処理装置102で求められた輝度パネルの制御値Ybは、輝度用のフレームメモリ103へ、色パネルの制御値Ycは色用のフレームメモリ104にそれぞれ格納される。駆動制御回路105にて、それぞれのフレームメモリ103、104に格納された制御値を各々対応する光変調素子（輝度変調ライトバルブ50および液晶ライトバルブ31、32、33）に駆動信号として与えることで、輝度ダイナミックレンジの広い画像の表示を行っている。
【００３０】
図3は、図2の画像処理装置102のブロック図である。画素値X0はHDRデータの場合は浮動小数点で表現されることが多い、浮動小数点の場合には、整数化処理部201にて整数化（２進数整数化）を行う。ここでは、最大輝度レベル等のシステム係数を掛け合わせて、32ビットの整数化処理を行うものとする。32ビットの整数化された画素値X0'は輝度演算部202に入力される。輝度値演算部202では画素値データX0'を元に輝度値X1を求める。通常輝度値YはY＝0．30＊R＋0．59＊G＋0．11＊B として得られる（R、G、BはRGB信号系）。単位変換をすることでY＝30＊R＋59＊G＋11＊B として求めても良い。少し画質は落ちてしまうが、Y＝32＊R＋64＊G＋8＊Bとすることで、係数乗算をシフト処理だけで実現することが可能である。このようにして輝度値演算部202で求められた輝度値X1は非線形輝度レベル演算部203に送られ、ここで輝度パネルの制御値計算が行われYb変換輝度レベルが計算される。求められたYb変換輝度レベル（輝度パネルの制御値）と画素値X0とから色値演算部204で色パネルの制御値Ycが求められる。これらの処理では、輝度パネル（輝度変調ライトバルブ50）、色パネル（液晶ライトバルブ31、32、33）のそれぞれの特性テーブルを用いての演算処理を行うが、ここでは処理の詳細は省略する。
【００３１】
図4は、図3の非線形輝度レベル演算部203のブロック図である。輝度値演算部202で整数化された輝度値X1の総ビット数をMビットとする（図8（a）参照）。輝度値X1の最上位ビットから所定のビット数をTビットと称する。Tビットは判定ビット列であり、上位数ビットをAビット列、残りのビット列をJビット列と称する。Tビット列はビット検出部301に送られる。ビット検出部301ではＴビット列の状態に応じてセレクト信号（SEL）、Offset（オフセット）ビット列、そして輝度値X1をシフトする際のシフト量（S）の計算が行われる。ビット連結部302ではOffsetビット列と、バレルシフタで構成されているシフト回路303でシフトされた輝度値X1のうちの所定のビット長のKビット列との連結（結合）を行い、Yaビット列（変換輝度値）を生成する。生成されたYaビット列はセレクタ回路304に送られる。セレクタ回路304へは全てのビットが“1”であるビット列とYaビット列、さらにはどちらの入力ビット列を選択するか決めるセレクタ信号（SEL）が入力される。
【００３２】
図5は、図4のビット検出部301のブロック図である。入力されたTビット列の上位ビット列であるAビット列はセレクト信号生成部401へ送られ、残りのビット列であるJビット列がRビット生成部402へ送られる。セレクト信号生成部401では入力されたAビット列を元にセレクト信号（SEL）を生成する。Rビット生成部402では、Jビットの最上位ビットから最初に“１”が検出される位置を示すRビットの生成を行う。デコード回路403は、Rビットを元にOffsetビットとシフト量（S）を生成する。
【００３３】
図6は、図5のSEL信号生成部401のブロック図である。この回路にはｉビット長のAビット列が入力されるが、Aビット列に少なくとも1ビット以上“1”があることの検出を行う。この例では、基本的な論理和回路4011で構成されている。
【００３４】
図7は、図5のRビット生成部402のブロック図である。入力されるJビット列の長さをmビットとすると、最上位ビットはＪ［m−1］と表現される。この回路では最上位ビットから初めて“1”が検出される位置を示すRビットを求める回路である。排他論理和501〜504と論理積505〜507の組み合わせで実現されている。
【００３５】
図8は輝度値X1に対するビット検出例を説明するための図である。入力輝度値X1の上位数ビットがTビットであり、輝度値X1を分類（複数の領域に重みづけて分割）する目的で使われる。Tビット列は、Aビット列とJビット列から構成され、Aビット列に基づいて1つの状態値（有効または無効）と、Jビット列にてJ＋1個の状態値との合計J＋2の状態数に分類を行うために用いられる。Aビット列に対しては少なくとも1つ以上“1”が出現するかしないかで状態値を決定する。
【００３６】
図8（a）に示す例では、Tビットを5ビット、Aビット列を2ビット、Jビット列を3ビットとしている。この場合、図8（b）に示すように、Aビット列の2ビットの両方またはどちらか一方が“1”（正論理の場合）（あるいは“0”（負論理の場合）；以下この他のビット列に対しても同様）のときにAビット列が有効と判定され、このとき非線形輝度レベル演算部203からは変換輝度レベルYbの各ビットがすべて“1”となるような変換結果が出力される。一方、Aビット列の各ビットがいずれも“0”の場合にはAビット列は無効状態と判定され、Aビットを除いた他のビット列によって処理が行われる（図8（c）〜（ｆ））。
【００３７】
Jビット列に対しては、Jビット列の最上位ビットから数えて、初めて“1”が出現する位置の検出が行われる。Jビットにて初めて“1”の出現が検出できた場合には、その出現位置に応じて、輝度値X1のビット列を所定のビットだけ右方向（下位ビット方向）にシフトするためのシフト量（S）が求められる。また、図8（c）に示すようにJビット列の最上位のビットが“1”の場合には、次のビットから初めてKビット長（図8の例では6ビット）のビット列がKビット列として検出される。Kビット列は固定長のビット列である。輝度値X1のビット数（Mビット）から、Aビット列のビット数と、Jビット列の最上位ビットから最初に“1”が検出された位置までのビット数（この場合１ビット）と、Kビット数とを除いた残りがシフト量（S)となる。例えば、輝度値X1のビット数（Mビット）を32ビットとした場合、図8（c）の例では、シフト量（S）は23ビット（＝32−2（Aビット）−1（Jビットの最初の“1”のビット位置までのビット数）−6（Kビット））となる。
【００３８】
なお、図8（d）、（e）、および（f）は、Jビット列で最初に“1”が検出された位置までの最上位ビットからのビット数がそれぞれ、2ビット、3ビット、および“1”が検出され無いの場合の状態をそれぞれ示している。これらの場合、Kビットは、それぞれ、上位から4ビット目、5ビット目、および5ビット目から始まり、6ビット長の長さを有するビット列となる。また、シフト量（S）は、それぞれ、M−2−2−6ビット（22ビット）、M−2−3−6ビット（21ビット）およびM−2−3−6ビット（21ビット）となる（かっこ内はM＝32の場合）。
【００３９】
ここで決定されたシフト量（S）に基づいて輝度値X1がシフトされた場合、得られたビット列の最下位ビットからK番目のビットは、Jビット列で初めて“1”が検出されたビットの一つ下位に位置するビットである。このK個のビット列（Kビット列）が変換輝度レベルYbの計算に用いられる。
【００４０】
また、図5および図7に示すRビット生成部402ではJビットから、Rビットが求められ、図5のデコード回路403ではこのRビットからオフセットビットが求められ、このオフセットビット列とKビット列を連結することで変換輝度レベルYbが求められる。なお、シフト量（S）も、デコード回路403によってRビットに基づいて決定される。
【００４１】
図9には変換処理の一例が提示されている。M＝32ビットの輝度値X1を8ビットの変換輝度レベルYbに非線形変換する例である。ここでTビット列は5ビットであり、Aビット列は2ビット、Jビット列は3ビットである。3ビット長のJビットによって分類される状態数は4状態（最上位が“1”、2ビット目が初めて“1”、3ビット目が初めて“1”、“1”が無い状態の4個）である為、オフセットビット長は2ビット（4状態に対してそれぞれ異なるオフセットビット値を対応させるのに必要なビット数）となり、Kビットは6ビット（出力ビット数からオフセットビット数を除いたビット数（8ビット−2ビット））となる。なお、オフセットビット長をｎビットとした場合には、Ｊビット列のビット長を２n−１としたときに、ビット結合処理だけで連続した値を持つ変換輝度レベルを得ることができる。またRビットは、4状態をいずれかのビットを“1”として表現するため、4ビット長となる。なお、図9では、×が“0”または“1”のいずれかの値となることを示し、２個の＊印は少なくとも１つが“1”となることを示している。
【００４２】
Aビットのどれかに“1”が存在すれば（図9の符号9a）、図4のSELセレクト信号が有効になり、セレクタ回路304を通じて、変換輝度レベルYbは“11111111”（オール“1”）となる。Aビット列が全て“0”の場合、Aビットは検出されないので、SELセレクタ信号は無効となり、セレクタ回路304はビット連結部302から出力されるYaビット列を変換輝度レベルYbとして選択する。
【００４３】
Rビット生成回路402ではX1［29］＝“1”の場合、Rビット列を“1000”とする。デコード回路403にて“1000”の入力値からオフセットとして“11”、シフト量として『23』がデコードされる（図8（c）参照）。得られたシフト量だけ輝度値X1を右方向へシフトされ、シフトされた輝度値の下位6ビットとオフセットビットの2ビットがビット連結部にて連結されて変換輝度レベルYaが生成される（ただしオフセットビットが上位ビット）。そして、Aビット列が無効状態の場合には、セレクタ回路304から変換輝度レベルYaが、出力制御値である変換輝度レベルYbとして出力される。他のJビットの状態も同様な処理になるため詳細は省略する。
ここで、Jビット列において、最上位ビットから検出を行い、最初に“1”が検出される位置がビット列の上位ビットに位置するほど、大きな値のオフセット値を割り当てる構成となっている。
このオフセット値は、Ｒビット列により“1”が出現するビットの位置を示している。
例えば、オフセットビットを３ビットとした場合、０〜７までのオフセット値を表現することが出来る。
入力されるビット列（0ビットから７ビット（最上位ビット）までの８ビットのビット列）において、３ビット目が”1”であると、３（２進数で「０１１」）がオフセットビットとなる。
【００４４】
図10は、上記の変換処理例における非線形変換特性（図10（ａ））とγ特性（γ＝5）（図10（b））の特性グラフであり、Aビットが検出されない場合について表示している。図10に示すように、入力輝度値X1と変換輝度レベルYbとの変換特性は、入力輝度値X1が小さい領域程、入力輝度値Ｘ１の変化量に対する変換輝度レベルＹｂの変化量の比が大きくなるという非線形の特性となっている。このように本実施の形態によれば、輝度パネルの制御値をダイレクトに求める場合に、非線形変換処理をビット操作だけで行うことが可能となり、小さな回路で、高速な演算処理を実現することが出来る。
【００４５】
図10をみて判る通り、Jビットが3ビットの場合の変換処理例ではγ特性（γ＝5）と出力特性が大きく異なるっている。この実施形態のように、例えば輝度値からダイレクトに輝度値パネルの制御値を決める場合、γの値が4以上のγ特性を用いて変換処理を行って輝度値パネルの制御値を決めると、暗部側と明部側の階調性のバランスが良い画像を表示することが出来ることが判っている。従って、非線形変換特性をγ特性に近づけられた場合には、本実施形態によって得られた変換輝度レベルYbによって、追加の補正等を行わなくても、精度良く、変調素子の制御を行うことができるようになる。
【００４６】
図11は、Jビット列の長さを7ビットに増やした場合の非線形変換の例を示したものである。処理としては先ほどと同様に32ビットの輝度値を8ビットの変換輝度レベルに非線形変換する例である。Jビット列が7ビットであるために、Rビット長は8ビットとなり、オフセット値は3ビットとなる。またKビット列の長さは5ビットである。処理の流れは先程と同じであり、Aビットを検出すれば、“11111111”が変換輝度レベルとなり、Aビットが検出されない場合には、JビットからRビットが一意に決まりRビットの“1”の位置に応じてオフセットが一意に決まる。また、Rビットからシフト量が一意に決まり、この求めたオフセット値だけ輝度値X1をシフトした下位の5ビットと求めたオフセットビットを上位ビットとして連結することでYaビット列が求まり、変換輝度レベルYbが求まることになる。
【００４７】
図12は、図11を参照して説明したJビット列の長さが7ビットの場合の非線形変換特性を示したものである。この変換処理では、ある輝度値以上の値は全て変換輝度レベルYbの最高値に変換される。表示体が表示可能な最高輝度値以上の入力輝度値X1の場合は、表示体の最高輝度値が割り当てられることになる。
【００４８】
図13は、図12の変換特性に関するAビットが検出されない場合の非線形変換特性と、γ特性（γ＝5）の特性グラフである。図10と比較すると、Jビットが7ビットであると非線形変換特性はγ特性に近づくことが判る。
【００４９】
ただし、まだ暗部側の階調特性は改善の余地があると考えられる。しかしかながら、単にJビットを増やすことで対応しようとすると、オフセットビット数が3ビット長から4ビット長に増加することになる。この場合、Jビット列数は7ビットから15ビットに増加してしまい、Kビットの数は5ビットから4ビットに減少してしまう。すなわち、Jビット列による各区分領域のレンジがやや広すぎることになる可能性がある。
【００５０】
そこで、次の実施の形態では、図13の特性図においてγ＝5の特性との偏差が比較的大きい暗部と明部の中間辺りの状態区分数を増やした非線形変換の方式を採用することにした。この変換方式を図14に示す。この方式では、Aビット列数を2ビット、Jビット列数を9ビットとしている。ただし、オフセットビットのビット数は、4ビット長固定とするのではなく。3ビット長を基本として、一部について4ビット長とする可変長とすることにした。図14の例では、Jビット列の中のJ[26]またはJ[27]が初めて“1”となる輝度値X1に対して、変換輝度値Yaに含まれるオフセットビット数を4ビット長とし（参照符号14a）、それ以外の値に対してオフセットビット数を3ビット長となるようにしている。
【００５１】
Aビット判定、Jビット判定は上記の実施の形態と同じである。Jビットから求めるRビット列も同じ処理で求める。今まで、Rビットに基づいてオフセットビットを求めていたが、この変換処理ではRビット列からオフセットビットを独立したビット列として求めるのではなく、Rビット列からまず新たなPビット列とシフト量（S）とを求めるようにしている。Pビット列は、出力する変換輝度レベルYaのビット数と同じビット数（8ビット）のビット列であり、Rビットに応じて求めたシフト量（S）に従ってシフトした輝度値X1の上位8ビットとPビット列8ビットとの排他的論理和をとることで変換輝度レベルYaが直接求められるような値に設定されている。本処理では、階調を増やしたい状態（区分領域）のオフセットビット列のみを増やすことになり、またオフセットビットが増えた分、Kビット列数が減少することになる。つまり、状態に応じてKビット列のビット数が変わるため、ビット連結（結合）処理で変換輝度レベルYaを求めようとするとビット連結処理が複雑になってしまう。そこで、ビット連結処理ではなく、シフトした輝度値X1の上位8ビットとPビット列との排他的論理和演算で変換輝度値Yaを求められるようにしている。この場合Pビット列では、変換輝度値Ya内でKビット列に相当する部分のビットがゼロである（波線14b内の部分）。また、Pビット列の上位4ビットまたは3ビットの値は、シフトした輝度値X1の上位4ビットまたは3ビットとPビット列との排他的論理和を求めた結果が、図14の変換輝度値Yaの上位4ビットまたは3ビットの値と一致するような定数となるようにあらかじめ設定されている。
【００５２】
この変換処理を行うった場合変換特性は図15に示すようになり、暗部側の特性がγ特性により近くなっていることが判る。
【００５３】
図16は、図14を参照して説明した変換方式を実現するための非線形輝度レベル演算部203A（図3の非線形輝度レベル演算部203に対応）のブロック図を示したものである。ビット検出部601からはビット演算部602にPビット列が送られる。ビット演算部602は排他的論理和回路で構成されている回路である。Pビット列と、シフトされた輝度値X1の上位所定ビット（Pビット列と同一のビット数）のビット列とに対して、ビット毎に排他的論理和演算が為され、変換輝度値Yaが求められる。求められたYaビット列はセレクタ回路304に送られる。ビット検出部601から出力されたセレクト信号（SEL）に基づいて全て“1”の8ビットまたは変換輝度値Yaが選択され、セレクタ回路304から変換輝度値Ybとして出力される。シフト回路303とセレクタ回路304は、図4を参照して説明した同一参照符号を付けたものと同様の構成である。
【００５４】
図17は、図16のビット検出部601のブロック図である。SEL信号生成部401、Rビット生成部402とデコード回路701から構成される。デコード回路701では、上記の実施形態と同様にしてPビット列とシフト量（S）が生成される。
【００５５】
以上説明したように本発明の各実施の形態によれば、例えば輝度パネルの制御値をダイレクトに求める場合に、非線形変換処理をビット操作だけで行うことが可能となり、小さな回路で、高速な演算処理を実現することが出来る。
【００５６】
なお、本発明の実施の形態は、上記のものに限定されず、例えば、各ブロックを統合したり、各ブロック内の構成をさらに複数のブロック分けたり、各ビット列のビット数を変更したり、各ロジックの回路構成を他の等価ロジック回路に置き換えたりすることが可能である。また、本発明の構成はその一部をコンピュータとソフトウェアとによって置き換えることが可能であり、その場合そのソフトウェアは所定の記録媒体あるいは通信回線を介して配布することが可能である。
【図面の簡単な説明】
【００５７】
【図１】本実施の形態に係る投射型表示装置の構成図。
【図２】本実施の形態の画像処理装置102およびその周辺回路の回路構成図。
【図３】図2の画像処理装置102のブロック図。
【図４】図3の非線形輝度レベル演算部203のブロック図。
【図５】図4のビット検出部301のブロック図。
【図６】図5のセレクト信号生成部401のブロック図。
【図７】図5のRビット生成部402のブロック図。
【図８】図2の画像処理装置102における輝度値X1に対するビット検出例を説明する図。
【図９】図2の画像処理装置102による変換処理の一例を示す説明図。
【図１０】図9の変換処理例による非線形変換特性のグラフ。
【図１１】図9の変換処理に対してJビット列の長さを7ビットに増やした場合の非線形変換の例を説明する図。
【図１２】図11の変換処理による非線形変換特性のグラフ。
【図１３】図12の変換特性とγ特性（γ＝5）とを比較して示す特性グラフ。
【図１４】本発明の他の実施の形態であって暗部と明部の中間辺りの状態区分数を増やした非線形変換の方式を説明する図。
【図１５】図14の変換処理例による非線形変換特性のグラフ。
【図１６】図14の変換方式を実現するための非線形輝度レベル演算部203Aのブロック図。
【図１７】図16のビット検出部601のブロック図。
【符号の説明】
【００５８】
1 投射型表示装置、10 光源、31、32、33 液晶ライトバルブ（色パネル；液晶変調素子）、50 輝度変調ライトバルブ（輝度パネル；液晶変調素子）、102 画像処理装置、201 整数化処理部、202 輝度値演算部、203、203A 非線形輝度レベル演算部、204 色値演算部、301、601 ビット検出部、302 ビット連結部、303 シフト回路、602 ビット演算部
【技術分野】
【０００１】
本発明は、表示装置の画質改善技術に関し、とりわけ表示輝度のダイナミックレンジの拡大と高階調化、高コントラスト化を実現するのに適した画像処理装置及び方法に関する。
【背景技術】
【０００２】
近年、LCD（Liquid Crystal Display）、EL（Electro-Luminescence）、プラズマディスプレイ、CRT（Cathode Ray Tube）、投写型表示装置等の電子ディスプレイ装置における画質改善は目覚しく、解像度、色域については人間の視覚特性にほぼ匹敵する性能を有する装置が実現されつつある。しかし、輝度ダイナミックレンジについてみると、その再現範囲はたかだか1〜10２［nit］程度の範囲にとどまり、また階調数は8ビットが一般的である。一方、人間の視覚は、一度に知覚し得る輝度ダイナミックレンジの範囲が10−２〜10４［nit］程度あり、また輝度弁別能力は0.2［nit］で、これを階調数に換算すると12bit相当といわれている。このような視覚特性を経由して現在の電子ディスプレイ装置の表示画像を見ると、輝度ダイナミックレンジの狭さが目立ち、加えてシャドウ部やハイライト部の階調が不足しているため表示画像のリアリティーや迫力に対して物足りなさを感じることになる。
【０００３】
また、映画やゲーム等で使用されるCG（Computer Graphics）では、人間の視覚に近い輝度ダイナミックレンジや階調特性をデータに持たせて描写のリアリティーを追求する動きが主流になりつつある。しかしそれを表示する電子ディスプレイ装置の性能が不足しているために、CG コンテンツが本来有する表現力を充分に発揮することができないと言う課題がある。
【０００４】
さらに、次期Windows（登録商標）においては16ビット色空間の採用が予定されており、現在の8ビット色空間と比較してダイナミックレンジや階調数が飛躍的に増大する。そのため、16ビット色空間を生かすことが出来る高ダイナミックレンジ・高階調の電子ディスプレイ装置実現への要求が高まると予想される。
【０００５】
電子ディスプレイ装置の中でも、液晶プロジェクター、DLP（Digital Light Processing）（登録商標）プロジェクターといった投写型表示装置は、大画面表示が可能であり、表示画像のリアリティーや迫力を再現する上で効果的なディスプレイ装置である。この分野では上記の課題を解決するために、以下に述べる提案がなされてきた。
【０００６】
投写型表示装置における輝度ダイナミックレンジ拡大のための基本的な構成は、光源からの出射光束を第一の透過型変調素子で変調して所望の照明光量分布を形成し、該照明光量分布を第二の透過型変調素子上に伝達してそれを照明するというものである。透過型変調素子としては、透過率が個々に制御可能な画素構造あるいはセグメント構造を有し、二次元的な透過率分布を制御し得るものが用いられる。その代表的な例としては液晶ライトバルブがあげられる。また、透過型変調素子の替わりに反射型変調素子を用いても良く、その代表的な例としてはDMD（Digital Micromirror Device）素子があげられる。
【０００７】
いま、暗表示の透過率が0.2％、明表示の透過率が60％の透過型変調素子を使用する場合を考える。従来の投写型表示装置において変調素子を単独で使用する構成では、その輝度ダイナミックレンジは60／0.2＝300となる。一方、２つの変調素子を用いる前記構成は、ダイナミックレンジが300の透過型変調素子を（光学的に）直列に配置することに相当するので、理論上は300×300＝90000のダイナミックレンジを実現することが可能になる。また、階調特性についても同等の考えが成り立ち、8bit階調の透過型変調素子を（光学的に）直列に配置することにより、8bitを超える階調特性を得る事ができる。
【０００８】
なお、第一、第二の透過型（反射型）変調素子は、映像信号からつくられた第一と第二の変調信号でそれぞれ別個に駆動される。
【０００９】
２つの変調素子を用いる表示装置の一例が特許文献１に記載されている。この従来例では、第1の光変調素子としてLCDを、第2の光変調素子としてLED（Light Emitting Diode）、蛍光灯など領域毎に変調可能な光源照明を用い、各画素の画素値データを基に、バックライト輝度制御＋LCD階調制御を行っている。バックライトの輝度レベルの決め方としては、バックライトが照射する領域に存在する画素の平均輝度レベルを求め、求めた平均輝度レベルが表示可能信号レベル範囲の中央値（基準値）に最も近く位置するようなバックライト輝度レベルを選択する方法が示されている。この方法は複数の基準値と何度も比較し、最も近い値を示すバックライト輝度レベルを決定する処理フローである。この処理フローは輝度レベル数が増えると処理時間が増大してしまう課題がある。
【００１０】
バックライト輝度レベルを求める演算処理時間の増大を抑える単純な演算方法として、下位ビットを切り捨てる線形演算の方法もある。この線形演算でバックライト輝度レベルを求め、その輝度レベルを元にもう一方の変調素子の制御値を求める。画素の持つ輝度値を単純に線形変換して得られる表示画像は、暗部の階調性が悪い画像となることが判っている。これは、人の輝度に対する視感度特性を無視しているからである。人の輝度に対する視感度特性を考慮すると暗部は細かく、輝度が高くなると階調数が少ない変換が効果的であり、このような変換はとしては非線形変換がある。
【００１１】
特許文献２には、非線形変換を利用した画像処理装置の一例が記載されている。この従来例では、非線形変換を高速処理するための方法が用いられている。変換対象の数値を幾つかの区間に別ける。各区間において入力値を圧縮して出力するが、隣接する区間でその圧縮率を2倍（1／2）となるようにすることで、ビット操作だけで圧縮する処理を実現している。最上位ビットから比較を行い、初めて1の出現する位置に応じて区間分けをする。区間分けに使う最大のビット数をJと規定している。さらに、その区間分けとして使った上位ビット（jビット）に続く固定長ビット（Kビット）を用いてその区間内での区分けを行う。各区間での分類数は固定数（Kで定義される）であるために、この非線形変換は2の指数乗の曲線に対する非線形変換であることが判る。またこの従来例においては、圧縮した値を求めるために、オフセット値として2K−1・（J−j＋2）を定義しており、乗算演算と加算演算をして初めて、目的とする数値を得ることが可能となる。
【特許文献１】特開２００２−９９２５０号公報
【特許文献２】特開２００１−１４３０６３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、動画像のデータ処理においては、最小限の乗算演算でデータ処理をしたいところであり、輝度側の制御値を決める際に、画素毎に、乗算＋加算処理をするのは回路規模が増大し、処理速度も低下してしまうという課題がある。
【００１３】
本発明は、このような事情に鑑みてなされたものであり、表示装置における変調素子の制御の際に用いる非線形変換処理を、従来に比べ小さな回路（簡単な構成）で行えるようにし、より高速な演算処理を実現することが出来る画像処理装置及び方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記課題を解決するため、本発明は、所定の光源からの光を変調素子によって変調することで表示画像を形成する表示装置のための画像処理装置であって、変調素子の制御値を求めるための処理手段を備え、その処理手段が、整数型の入力制御値の所定の上位ビットの状態に応じてオフセット値とシフト量とを求め、入力制御値をシフト量分シフトさせた複数のビットとオフセット値を表すオフセットビットとを結合することで出力制御値を求めるものであることを特徴とする。本発明によれば、ビット処理だけで、非線形変換処理を行うことが出来、変換処理を非常に高速に実行できる。
【００１５】
本発明は、また、所定の光源からの光を変調素子によって変調することで表示画像を形成する表示装置のための画像処理装置であって、変調素子の制御値を求めるための処理手段を備え、その処理手段が、整数型の入力制御値の所定の上位ビットの状態に応じてオフセット値に対応する所定の設定値とシフト量とを求め、入力制御値をシフト量分シフトさせた複数のビットと設定値とのビット単位での論理演算によって出力制御値を求めるものであることを特徴とする。本発明によれば、ビット演算だけで、非線形変換処理を行うことが出来、変換処理を非常に高速に実行できる。
【００１６】
本発明は、また、所定の光源からの光を光学的に直列に配置された複数の光変調素子を変調することによって表示画像を形成する表示装置において画素値から複数の光変調素子を駆動する信号を生成する画像処理装置であって、画素値を整数化する整数化処理部と、整数化した画素値から輝度値を計算する輝度値演算部と、輝度値を非線形変換し、輝度パネルをなす光変調素子の制御値を求める非線形輝度レベル演算部と、画素値と輝度パネル制御値から色パネルをなす光変調素子の制御値を演算する色値演算部とを備え、非線形輝度レベル演算部が、入力輝度値の所定の上位ビット（Ｔビット）のうちの上位側の数ビット（Ａビット）を除いた残りのビット（Ｊビット）に応じて、Ｊビットの上位ビットから初めて“１”または“０”が出現する位置を求めるビット検出手段と、ビット検出手段の検出結果に基づいて、入力輝度値を所定シフト量分シフトさせるシフト手段と、シフトさせたビット列とビット検出手段の検出結果に基づいて生成したオフセットビットとを結合することで制御値を求めるビット結合手段とを有していることを特徴とする。本発明によれば、ビット処理だけで、非線形変換処理を行うことが出来、変換処理を非常に高速に実行できる。
【００１７】
本発明は、また、前記オフセットビット数をｎビットとした場合に、前記Ｊビットのビット数が２n−１であることを特徴とする。本発明によれば、変換輝度レベルの演算がビット結合だけで行うことが可能となり、変換処理を非常に高速に実行できる。
【００１８】
本発明は、また、前記Ｊビットのビット数が７ビットであり、前記出力制御値のビット数が８ビットであることを特徴とする。本発明によれば、８ビット出力の制御値を求める際に所望の特性により近い非線形変換を高速に実行することができる。
【００１９】
本発明は、また、前記シフト手段がバレルシフト回路であることを特徴とする。本発明によれば、シフト処理が高速である為、処理の高速化が実現できる
【００２０】
本発明は、また、所定の光源からの光を光学的に直列に配置された複数の光変調素子を変調することによって表示画像を形成する表示装置において画素値から複数の光変調素子を駆動する信号を生成する画像処理装置であって、画素値を整数化する整数化処理部と、整数化した画素値から輝度値を計算する輝度値演算部と、輝度値を非線形変換し、輝度パネルをなす光変調素子の制御値を求める非線形輝度レベル演算部と、画素値と輝度パネル制御値から色パネルをなす光変調素子の制御値を演算する色値演算部とを備え、非線形輝度レベル演算部が、入力輝度値の所定の上位ビット（Ｔビット）のうちの上位側の数ビット（Ａビット）を除いた残りのビット（Ｊビット）に応じて、Ｊビットの上位ビットから初めて“１”または“０”が出現する位置を求めるビット検出手段と、ビット検出手段の検出結果に基づいて、入力輝度値を所定シフト量分シフトさせるシフト手段と、シフトさせたビット列とビット検出手段の検出結果に基づいて求めた所定の設定値とのビット単位での論理演算を行うことで制御値を求めるビット演算手段とを有していることを特徴とする。本発明によれば、ビット演算だけで、非線形変換処理を行うことが出来、変換処理を非常に高速に実行できる。
【００２１】
本発明は、また、前記設定値が前記Ｊビットに基づくオフセット値に対応する値を２以上の異なるビット長で含み、論理演算が排他的論理和であることを特徴とする。本発明によれば所望の特性に一層近づいた非線形変換を高速に実行することができる。
【００２２】
本発明は、また、所定の光源からの光を変調素子によって変調することで表示画像を形成する表示装置のための画像処理方法であって、変調素子の制御値を求めるための処理の際に、整数型の入力制御値の所定の上位ビットの状態に応じてオフセット値とシフト量とを求め、入力制御値をシフト量分シフトさせた複数のビットとオフセット値を表すオフセットビットとを結合することで出力制御値を求めることを特徴とする。
【００２３】
本発明は、また、所定の光源からの光を変調素子によって変調することで表示画像を形成する表示装置のための画像処理方法であって、変調素子の制御値を求めるための処理の際に、整数型の入力制御値の所定の上位ビットの状態に応じてオフセット値に対応する所定の設定値とシフト量とを求め、入力制御値をシフト量分シフトさせた複数のビットと設定値とのビット単位での論理演算によって出力制御値を求めることを特徴とする。
【発明を実施するための最良の形態】
【００２４】
以下、図面を参照して本発明の実施の形態について説明する。本実施の形態は、所定の光源からの光を光学的に直列に配置された複数の光変調素子を変調することによって表示画像を形成する表示装置において、画素値から複数の光変調素子を駆動する信号を生成する画像処理装置を構成している。ただし、表示装置の構成はここで説明するものに限らず、他の非線形の特性を光変調素子の制御に用いるものにおいても適用可能である。なお各図において対応する構成には同一の参照符号を用いている。
【００２５】
図1は、本実施の形態に係る表示装置であって、光学変調素子を光学的に直列に配置した投射型表示装置の構成図の例である。投射型表示装置1は、図1に示すように、光源10と、光源10から入射した光の輝度分布を均一化する均一照明手段20と、均一照明手段20から入射される入射光のうちの3原色（R，G，B）の輝度をそれぞれ変調する色変調部30と、色変調部30から入射した光をリレーするリレーレンズ40と、リレーレンズ40から入射した光の全波長領域の輝度を変調する輝度変調ライトバルブ（輝度パネル）50と、輝度変調ライトバルブ50から入射した光をスクリーン（不図示）に投射する投射レンズ60とで構成されている。
【００２６】
光源10は、高圧水銀ランプ等のランプ11と、ランプ11からの出射光を反射するリフレクタ12とで構成されている。光源10から出射した光束は第1フライアイレンズ21、第2フライアイレンズ22、偏光変換素子23、集光レンズ24が順次設置された均一照明手段20で均一化される。また、偏光変換素子23によって、偏光方向が揃った偏光に変換される。
【００２７】
均一照明手段20を出射した偏光が揃った光は色変調部30に入射し、3原色（R，G，B）に分離され、それぞれの色成分を変調する液晶ライトバルブ（色パネル）31、32、33（第1変調）によって変調を受ける。変調された3原色光（R，G，B）はクロスダイクロイックプリズム34によって合成されリレーレンズ40に出射する。ここで、液晶ライトバルブ31はR成分用、液晶ライトバルブ32はG成分用、液晶ライトバルブ33はB成分用の光変調素子をそれぞれ形成し、ダイクロイックミラー35はR成分用の光を透過させ、ダイクロイックミラー36はB成分用の光を透過させる。また、液晶ライトバルブ31に対しては反射ミラー37が設けられ、液晶ライトバルブ33に対しては、リレーレンズ38と２個の反射ミラー39aおよび39bが設けられている。
【００２８】
リレーレンズ40を出射した変調光はもう一方の光変調素子（液晶変調素子）をなす輝度変調ライトバルブ50（第二変調）に入射し、第二の変調を受ける。輝度変調ライトバルブ50では、入射した光の全波長領域の輝度を変調し、その変調光は投射レンズ60へ出射され、投射レンズ60によって図示しないスクリーンに投影される。この様に投影画像は光学的に直列に配置されたそれぞれの光変調素子（輝度変調ライトバルブ50および液晶ライトバルブ31、32、33）が画素単位で変調を行うことで形成される。
【００２９】
図2は本実施の形態の画像処理装置102およびその周辺回路の回路構成の例である。HDR（High Dynamic Range）映像信号はインターフェース101を経由して、画像処理装置102に入力される。画像処理装置102では、入力された画素値X0を元に輝度パネル用の制御値Ybと、色パネル用の制御値Ycを求める処理を行う。画像処理装置102で求められた輝度パネルの制御値Ybは、輝度用のフレームメモリ103へ、色パネルの制御値Ycは色用のフレームメモリ104にそれぞれ格納される。駆動制御回路105にて、それぞれのフレームメモリ103、104に格納された制御値を各々対応する光変調素子（輝度変調ライトバルブ50および液晶ライトバルブ31、32、33）に駆動信号として与えることで、輝度ダイナミックレンジの広い画像の表示を行っている。
【００３０】
図3は、図2の画像処理装置102のブロック図である。画素値X0はHDRデータの場合は浮動小数点で表現されることが多い、浮動小数点の場合には、整数化処理部201にて整数化（２進数整数化）を行う。ここでは、最大輝度レベル等のシステム係数を掛け合わせて、32ビットの整数化処理を行うものとする。32ビットの整数化された画素値X0'は輝度演算部202に入力される。輝度値演算部202では画素値データX0'を元に輝度値X1を求める。通常輝度値YはY＝0．30＊R＋0．59＊G＋0．11＊B として得られる（R、G、BはRGB信号系）。単位変換をすることでY＝30＊R＋59＊G＋11＊B として求めても良い。少し画質は落ちてしまうが、Y＝32＊R＋64＊G＋8＊Bとすることで、係数乗算をシフト処理だけで実現することが可能である。このようにして輝度値演算部202で求められた輝度値X1は非線形輝度レベル演算部203に送られ、ここで輝度パネルの制御値計算が行われYb変換輝度レベルが計算される。求められたYb変換輝度レベル（輝度パネルの制御値）と画素値X0とから色値演算部204で色パネルの制御値Ycが求められる。これらの処理では、輝度パネル（輝度変調ライトバルブ50）、色パネル（液晶ライトバルブ31、32、33）のそれぞれの特性テーブルを用いての演算処理を行うが、ここでは処理の詳細は省略する。
【００３１】
図4は、図3の非線形輝度レベル演算部203のブロック図である。輝度値演算部202で整数化された輝度値X1の総ビット数をMビットとする（図8（a）参照）。輝度値X1の最上位ビットから所定のビット数をTビットと称する。Tビットは判定ビット列であり、上位数ビットをAビット列、残りのビット列をJビット列と称する。Tビット列はビット検出部301に送られる。ビット検出部301ではＴビット列の状態に応じてセレクト信号（SEL）、Offset（オフセット）ビット列、そして輝度値X1をシフトする際のシフト量（S）の計算が行われる。ビット連結部302ではOffsetビット列と、バレルシフタで構成されているシフト回路303でシフトされた輝度値X1のうちの所定のビット長のKビット列との連結（結合）を行い、Yaビット列（変換輝度値）を生成する。生成されたYaビット列はセレクタ回路304に送られる。セレクタ回路304へは全てのビットが“1”であるビット列とYaビット列、さらにはどちらの入力ビット列を選択するか決めるセレクタ信号（SEL）が入力される。
【００３２】
図5は、図4のビット検出部301のブロック図である。入力されたTビット列の上位ビット列であるAビット列はセレクト信号生成部401へ送られ、残りのビット列であるJビット列がRビット生成部402へ送られる。セレクト信号生成部401では入力されたAビット列を元にセレクト信号（SEL）を生成する。Rビット生成部402では、Jビットの最上位ビットから最初に“１”が検出される位置を示すRビットの生成を行う。デコード回路403は、Rビットを元にOffsetビットとシフト量（S）を生成する。
【００３３】
図6は、図5のSEL信号生成部401のブロック図である。この回路にはｉビット長のAビット列が入力されるが、Aビット列に少なくとも1ビット以上“1”があることの検出を行う。この例では、基本的な論理和回路4011で構成されている。
【００３４】
図7は、図5のRビット生成部402のブロック図である。入力されるJビット列の長さをmビットとすると、最上位ビットはＪ［m−1］と表現される。この回路では最上位ビットから初めて“1”が検出される位置を示すRビットを求める回路である。排他論理和501〜504と論理積505〜507の組み合わせで実現されている。
【００３５】
図8は輝度値X1に対するビット検出例を説明するための図である。入力輝度値X1の上位数ビットがTビットであり、輝度値X1を分類（複数の領域に重みづけて分割）する目的で使われる。Tビット列は、Aビット列とJビット列から構成され、Aビット列に基づいて1つの状態値（有効または無効）と、Jビット列にてJ＋1個の状態値との合計J＋2の状態数に分類を行うために用いられる。Aビット列に対しては少なくとも1つ以上“1”が出現するかしないかで状態値を決定する。
【００３６】
図8（a）に示す例では、Tビットを5ビット、Aビット列を2ビット、Jビット列を3ビットとしている。この場合、図8（b）に示すように、Aビット列の2ビットの両方またはどちらか一方が“1”（正論理の場合）（あるいは“0”（負論理の場合）；以下この他のビット列に対しても同様）のときにAビット列が有効と判定され、このとき非線形輝度レベル演算部203からは変換輝度レベルYbの各ビットがすべて“1”となるような変換結果が出力される。一方、Aビット列の各ビットがいずれも“0”の場合にはAビット列は無効状態と判定され、Aビットを除いた他のビット列によって処理が行われる（図8（c）〜（ｆ））。
【００３７】
Jビット列に対しては、Jビット列の最上位ビットから数えて、初めて“1”が出現する位置の検出が行われる。Jビットにて初めて“1”の出現が検出できた場合には、その出現位置に応じて、輝度値X1のビット列を所定のビットだけ右方向（下位ビット方向）にシフトするためのシフト量（S）が求められる。また、図8（c）に示すようにJビット列の最上位のビットが“1”の場合には、次のビットから初めてKビット長（図8の例では6ビット）のビット列がKビット列として検出される。Kビット列は固定長のビット列である。輝度値X1のビット数（Mビット）から、Aビット列のビット数と、Jビット列の最上位ビットから最初に“1”が検出された位置までのビット数（この場合１ビット）と、Kビット数とを除いた残りがシフト量（S)となる。例えば、輝度値X1のビット数（Mビット）を32ビットとした場合、図8（c）の例では、シフト量（S）は23ビット（＝32−2（Aビット）−1（Jビットの最初の“1”のビット位置までのビット数）−6（Kビット））となる。
【００３８】
なお、図8（d）、（e）、および（f）は、Jビット列で最初に“1”が検出された位置までの最上位ビットからのビット数がそれぞれ、2ビット、3ビット、および“1”が検出され無いの場合の状態をそれぞれ示している。これらの場合、Kビットは、それぞれ、上位から4ビット目、5ビット目、および5ビット目から始まり、6ビット長の長さを有するビット列となる。また、シフト量（S）は、それぞれ、M−2−2−6ビット（22ビット）、M−2−3−6ビット（21ビット）およびM−2−3−6ビット（21ビット）となる（かっこ内はM＝32の場合）。
【００３９】
ここで決定されたシフト量（S）に基づいて輝度値X1がシフトされた場合、得られたビット列の最下位ビットからK番目のビットは、Jビット列で初めて“1”が検出されたビットの一つ下位に位置するビットである。このK個のビット列（Kビット列）が変換輝度レベルYbの計算に用いられる。
【００４０】
また、図5および図7に示すRビット生成部402ではJビットから、Rビットが求められ、図5のデコード回路403ではこのRビットからオフセットビットが求められ、このオフセットビット列とKビット列を連結することで変換輝度レベルYbが求められる。なお、シフト量（S）も、デコード回路403によってRビットに基づいて決定される。
【００４１】
図9には変換処理の一例が提示されている。M＝32ビットの輝度値X1を8ビットの変換輝度レベルYbに非線形変換する例である。ここでTビット列は5ビットであり、Aビット列は2ビット、Jビット列は3ビットである。3ビット長のJビットによって分類される状態数は4状態（最上位が“1”、2ビット目が初めて“1”、3ビット目が初めて“1”、“1”が無い状態の4個）である為、オフセットビット長は2ビット（4状態に対してそれぞれ異なるオフセットビット値を対応させるのに必要なビット数）となり、Kビットは6ビット（出力ビット数からオフセットビット数を除いたビット数（8ビット−2ビット））となる。なお、オフセットビット長をｎビットとした場合には、Ｊビット列のビット長を２n−１としたときに、ビット結合処理だけで連続した値を持つ変換輝度レベルを得ることができる。またRビットは、4状態をいずれかのビットを“1”として表現するため、4ビット長となる。なお、図9では、×が“0”または“1”のいずれかの値となることを示し、２個の＊印は少なくとも１つが“1”となることを示している。
【００４２】
Aビットのどれかに“1”が存在すれば（図9の符号9a）、図4のSELセレクト信号が有効になり、セレクタ回路304を通じて、変換輝度レベルYbは“11111111”（オール“1”）となる。Aビット列が全て“0”の場合、Aビットは検出されないので、SELセレクタ信号は無効となり、セレクタ回路304はビット連結部302から出力されるYaビット列を変換輝度レベルYbとして選択する。
【００４３】
Rビット生成回路402ではX1［29］＝“1”の場合、Rビット列を“1000”とする。デコード回路403にて“1000”の入力値からオフセットとして“11”、シフト量として『23』がデコードされる（図8（c）参照）。得られたシフト量だけ輝度値X1を右方向へシフトされ、シフトされた輝度値の下位6ビットとオフセットビットの2ビットがビット連結部にて連結されて変換輝度レベルYaが生成される（ただしオフセットビットが上位ビット）。そして、Aビット列が無効状態の場合には、セレクタ回路304から変換輝度レベルYaが、出力制御値である変換輝度レベルYbとして出力される。他のJビットの状態も同様な処理になるため詳細は省略する。
ここで、Jビット列において、最上位ビットから検出を行い、最初に“1”が検出される位置がビット列の上位ビットに位置するほど、大きな値のオフセット値を割り当てる構成となっている。
このオフセット値は、Ｒビット列により“1”が出現するビットの位置を示している。
例えば、オフセットビットを３ビットとした場合、０〜７までのオフセット値を表現することが出来る。
入力されるビット列（0ビットから７ビット（最上位ビット）までの８ビットのビット列）において、３ビット目が”1”であると、３（２進数で「０１１」）がオフセットビットとなる。
【００４４】
図10は、上記の変換処理例における非線形変換特性（図10（ａ））とγ特性（γ＝5）（図10（b））の特性グラフであり、Aビットが検出されない場合について表示している。図10に示すように、入力輝度値X1と変換輝度レベルYbとの変換特性は、入力輝度値X1が小さい領域程、入力輝度値Ｘ１の変化量に対する変換輝度レベルＹｂの変化量の比が大きくなるという非線形の特性となっている。このように本実施の形態によれば、輝度パネルの制御値をダイレクトに求める場合に、非線形変換処理をビット操作だけで行うことが可能となり、小さな回路で、高速な演算処理を実現することが出来る。
【００４５】
図10をみて判る通り、Jビットが3ビットの場合の変換処理例ではγ特性（γ＝5）と出力特性が大きく異なるっている。この実施形態のように、例えば輝度値からダイレクトに輝度値パネルの制御値を決める場合、γの値が4以上のγ特性を用いて変換処理を行って輝度値パネルの制御値を決めると、暗部側と明部側の階調性のバランスが良い画像を表示することが出来ることが判っている。従って、非線形変換特性をγ特性に近づけられた場合には、本実施形態によって得られた変換輝度レベルYbによって、追加の補正等を行わなくても、精度良く、変調素子の制御を行うことができるようになる。
【００４６】
図11は、Jビット列の長さを7ビットに増やした場合の非線形変換の例を示したものである。処理としては先ほどと同様に32ビットの輝度値を8ビットの変換輝度レベルに非線形変換する例である。Jビット列が7ビットであるために、Rビット長は8ビットとなり、オフセット値は3ビットとなる。またKビット列の長さは5ビットである。処理の流れは先程と同じであり、Aビットを検出すれば、“11111111”が変換輝度レベルとなり、Aビットが検出されない場合には、JビットからRビットが一意に決まりRビットの“1”の位置に応じてオフセットが一意に決まる。また、Rビットからシフト量が一意に決まり、この求めたオフセット値だけ輝度値X1をシフトした下位の5ビットと求めたオフセットビットを上位ビットとして連結することでYaビット列が求まり、変換輝度レベルYbが求まることになる。
【００４７】
図12は、図11を参照して説明したJビット列の長さが7ビットの場合の非線形変換特性を示したものである。この変換処理では、ある輝度値以上の値は全て変換輝度レベルYbの最高値に変換される。表示体が表示可能な最高輝度値以上の入力輝度値X1の場合は、表示体の最高輝度値が割り当てられることになる。
【００４８】
図13は、図12の変換特性に関するAビットが検出されない場合の非線形変換特性と、γ特性（γ＝5）の特性グラフである。図10と比較すると、Jビットが7ビットであると非線形変換特性はγ特性に近づくことが判る。
【００４９】
ただし、まだ暗部側の階調特性は改善の余地があると考えられる。しかしかながら、単にJビットを増やすことで対応しようとすると、オフセットビット数が3ビット長から4ビット長に増加することになる。この場合、Jビット列数は7ビットから15ビットに増加してしまい、Kビットの数は5ビットから4ビットに減少してしまう。すなわち、Jビット列による各区分領域のレンジがやや広すぎることになる可能性がある。
【００５０】
そこで、次の実施の形態では、図13の特性図においてγ＝5の特性との偏差が比較的大きい暗部と明部の中間辺りの状態区分数を増やした非線形変換の方式を採用することにした。この変換方式を図14に示す。この方式では、Aビット列数を2ビット、Jビット列数を9ビットとしている。ただし、オフセットビットのビット数は、4ビット長固定とするのではなく。3ビット長を基本として、一部について4ビット長とする可変長とすることにした。図14の例では、Jビット列の中のJ[26]またはJ[27]が初めて“1”となる輝度値X1に対して、変換輝度値Yaに含まれるオフセットビット数を4ビット長とし（参照符号14a）、それ以外の値に対してオフセットビット数を3ビット長となるようにしている。
【００５１】
Aビット判定、Jビット判定は上記の実施の形態と同じである。Jビットから求めるRビット列も同じ処理で求める。今まで、Rビットに基づいてオフセットビットを求めていたが、この変換処理ではRビット列からオフセットビットを独立したビット列として求めるのではなく、Rビット列からまず新たなPビット列とシフト量（S）とを求めるようにしている。Pビット列は、出力する変換輝度レベルYaのビット数と同じビット数（8ビット）のビット列であり、Rビットに応じて求めたシフト量（S）に従ってシフトした輝度値X1の上位8ビットとPビット列8ビットとの排他的論理和をとることで変換輝度レベルYaが直接求められるような値に設定されている。本処理では、階調を増やしたい状態（区分領域）のオフセットビット列のみを増やすことになり、またオフセットビットが増えた分、Kビット列数が減少することになる。つまり、状態に応じてKビット列のビット数が変わるため、ビット連結（結合）処理で変換輝度レベルYaを求めようとするとビット連結処理が複雑になってしまう。そこで、ビット連結処理ではなく、シフトした輝度値X1の上位8ビットとPビット列との排他的論理和演算で変換輝度値Yaを求められるようにしている。この場合Pビット列では、変換輝度値Ya内でKビット列に相当する部分のビットがゼロである（波線14b内の部分）。また、Pビット列の上位4ビットまたは3ビットの値は、シフトした輝度値X1の上位4ビットまたは3ビットとPビット列との排他的論理和を求めた結果が、図14の変換輝度値Yaの上位4ビットまたは3ビットの値と一致するような定数となるようにあらかじめ設定されている。
【００５２】
この変換処理を行うった場合変換特性は図15に示すようになり、暗部側の特性がγ特性により近くなっていることが判る。
【００５３】
図16は、図14を参照して説明した変換方式を実現するための非線形輝度レベル演算部203A（図3の非線形輝度レベル演算部203に対応）のブロック図を示したものである。ビット検出部601からはビット演算部602にPビット列が送られる。ビット演算部602は排他的論理和回路で構成されている回路である。Pビット列と、シフトされた輝度値X1の上位所定ビット（Pビット列と同一のビット数）のビット列とに対して、ビット毎に排他的論理和演算が為され、変換輝度値Yaが求められる。求められたYaビット列はセレクタ回路304に送られる。ビット検出部601から出力されたセレクト信号（SEL）に基づいて全て“1”の8ビットまたは変換輝度値Yaが選択され、セレクタ回路304から変換輝度値Ybとして出力される。シフト回路303とセレクタ回路304は、図4を参照して説明した同一参照符号を付けたものと同様の構成である。
【００５４】
図17は、図16のビット検出部601のブロック図である。SEL信号生成部401、Rビット生成部402とデコード回路701から構成される。デコード回路701では、上記の実施形態と同様にしてPビット列とシフト量（S）が生成される。
【００５５】
以上説明したように本発明の各実施の形態によれば、例えば輝度パネルの制御値をダイレクトに求める場合に、非線形変換処理をビット操作だけで行うことが可能となり、小さな回路で、高速な演算処理を実現することが出来る。
【００５６】
なお、本発明の実施の形態は、上記のものに限定されず、例えば、各ブロックを統合したり、各ブロック内の構成をさらに複数のブロック分けたり、各ビット列のビット数を変更したり、各ロジックの回路構成を他の等価ロジック回路に置き換えたりすることが可能である。また、本発明の構成はその一部をコンピュータとソフトウェアとによって置き換えることが可能であり、その場合そのソフトウェアは所定の記録媒体あるいは通信回線を介して配布することが可能である。
【図面の簡単な説明】
【００５７】
【図１】本実施の形態に係る投射型表示装置の構成図。
【図２】本実施の形態の画像処理装置102およびその周辺回路の回路構成図。
【図３】図2の画像処理装置102のブロック図。
【図４】図3の非線形輝度レベル演算部203のブロック図。
【図５】図4のビット検出部301のブロック図。
【図６】図5のセレクト信号生成部401のブロック図。
【図７】図5のRビット生成部402のブロック図。
【図８】図2の画像処理装置102における輝度値X1に対するビット検出例を説明する図。
【図９】図2の画像処理装置102による変換処理の一例を示す説明図。
【図１０】図9の変換処理例による非線形変換特性のグラフ。
【図１１】図9の変換処理に対してJビット列の長さを7ビットに増やした場合の非線形変換の例を説明する図。
【図１２】図11の変換処理による非線形変換特性のグラフ。
【図１３】図12の変換特性とγ特性（γ＝5）とを比較して示す特性グラフ。
【図１４】本発明の他の実施の形態であって暗部と明部の中間辺りの状態区分数を増やした非線形変換の方式を説明する図。
【図１５】図14の変換処理例による非線形変換特性のグラフ。
【図１６】図14の変換方式を実現するための非線形輝度レベル演算部203Aのブロック図。
【図１７】図16のビット検出部601のブロック図。
【符号の説明】
【００５８】
1 投射型表示装置、10 光源、31、32、33 液晶ライトバルブ（色パネル；液晶変調素子）、50 輝度変調ライトバルブ（輝度パネル；液晶変調素子）、102 画像処理装置、201 整数化処理部、202 輝度値演算部、203、203A 非線形輝度レベル演算部、204 色値演算部、301、601 ビット検出部、302 ビット連結部、303 シフト回路、602 ビット演算部
【特許請求の範囲】
【請求項１】
所定の光源からの光を変調素子によって変調することで表示画像を形成する表示装置のための画像処理装置であって、
変調素子の制御値を求めるための処理手段を備え、
その処理手段が、整数型の入力制御値の所定の上位ビットの状態に応じてオフセット値とシフト量とを求め、入力制御値をシフト量分シフトさせた複数のビットとオフセット値を表すオフセットビットとを結合することで出力制御値を求めるものである
ことを特徴とする画像処理装置。
【請求項２】
所定の光源からの光を変調素子によって変調することで表示画像を形成する表示装置のための画像処理装置であって、
変調素子の制御値を求めるための処理手段を備え、
その処理手段が、整数型の入力制御値の所定の上位ビットの状態に応じてオフセット値に対応する所定の設定値とシフト量とを求め、入力制御値をシフト量分シフトさせた複数のビットと設定値とのビット単位での論理演算によって出力制御値を求めるものである
ことを特徴とする画像処理装置。
【請求項３】
所定の光源からの光を光学的に直列に配置された複数の光変調素子を変調することによって表示画像を形成する表示装置において画素値から複数の光変調素子を駆動する信号を生成する画像処理装置であって、
画素値を整数化する整数化処理部と、
整数化した画素値から輝度値を計算する輝度値演算部と、
輝度値を非線形変換し、輝度パネルをなす光変調素子の制御値を求める非線形輝度レベル演算部と、
画素値と輝度パネル制御値から色パネルをなす光変調素子の制御値を演算する色値演算部とを備え、
非線形輝度レベル演算部が、
入力輝度値の所定の上位ビット（Ｔビット）のうちの上位側の数ビット（Ａビット）を除いた残りのビット（Ｊビット）に応じて、Ｊビットの上位ビットから初めて“１”または“０”が出現する位置を求めるビット検出手段と、
ビット検出手段の検出結果に基づいて、入力輝度値を所定シフト量分シフトさせるシフト手段と、
シフトさせたビット列とビット検出手段の検出結果に基づいて生成したオフセットビットとを結合することで制御値を求めるビット結合手段と
を有していることを特徴とする画像処理装置。
【請求項４】
前記オフセットビット数をｎビットとした場合に、前記Ｊビットのビット数が２n−１であることを特徴とする請求項３記載の画像処理装置。
【請求項５】
前記Ｊビットのビット数が７ビットであり、前記出力制御値のビット数が８ビットであることを特徴とする請求項４に記載の画像処理装置。
【請求項６】
前記シフト手段がバレルシフト回路であることを特徴とする請求項３〜５のいずれか１項に記載の画像処理装置。
【請求項７】
所定の光源からの光を光学的に直列に配置された複数の光変調素子を変調することによって表示画像を形成する表示装置において画素値から複数の光変調素子を駆動する信号を生成する画像処理装置であって、
画素値を整数化する整数化処理部と、
整数化した画素値から輝度値を計算する輝度値演算部と、
輝度値を非線形変換し、輝度パネルをなす光変調素子の制御値を求める非線形輝度レベル演算部と、
画素値と輝度パネル制御値から色パネルをなす光変調素子の制御値を演算する色値演算部とを備え、
非線形輝度レベル演算部が、
入力輝度値の所定の上位ビット（Ｔビット）のうちの上位側の数ビット（Ａビット）を除いた残りのビット（Ｊビット）に応じて、Ｊビットの上位ビットから初めて“１”または“０”が出現する位置を求めるビット検出手段と、
ビット検出手段の検出結果に基づいて、入力輝度値を所定シフト量分シフトさせるシフト手段と、
シフトさせたビット列とビット検出手段の検出結果に基づいて求めた所定の設定値とのビット単位での論理演算を行うことで制御値を求めるビット演算手段と
を有していることを特徴とする画像処理装置。
【請求項８】
前記設定値が前記Ｊビットに基づくオフセット値に対応する値を２以上の異なるビット長で含み、論理演算が排他的論理和であることを特徴とする請求項７記載の画像処理装置。
【請求項９】
所定の光源からの光を変調素子によって変調することで表示画像を形成する表示装置のための画像処理方法であって、
変調素子の制御値を求めるための処理の際に、
整数型の入力制御値の所定の上位ビットの状態に応じてオフセット値とシフト量とを求め、
入力制御値をシフト量分シフトさせた複数のビットとオフセット値を表すオフセットビットとを結合することで出力制御値を求める
ことを特徴とする画像処理方法。
【請求項１０】
所定の光源からの光を変調素子によって変調することで表示画像を形成する表示装置のための画像処理方法であって、
変調素子の制御値を求めるための処理の際に、
整数型の入力制御値の所定の上位ビットの状態に応じてオフセット値に対応する所定の設定値とシフト量とを求め、
入力制御値をシフト量分シフトさせた複数のビットと設定値とのビット単位での論理演算によって出力制御値を求める
ことを特徴とする画像処理方法。
【請求項１】
所定の光源からの光を変調素子によって変調することで表示画像を形成する表示装置のための画像処理装置であって、
変調素子の制御値を求めるための処理手段を備え、
その処理手段が、整数型の入力制御値の所定の上位ビットの状態に応じてオフセット値とシフト量とを求め、入力制御値をシフト量分シフトさせた複数のビットとオフセット値を表すオフセットビットとを結合することで出力制御値を求めるものである
ことを特徴とする画像処理装置。
【請求項２】
所定の光源からの光を変調素子によって変調することで表示画像を形成する表示装置のための画像処理装置であって、
変調素子の制御値を求めるための処理手段を備え、
その処理手段が、整数型の入力制御値の所定の上位ビットの状態に応じてオフセット値に対応する所定の設定値とシフト量とを求め、入力制御値をシフト量分シフトさせた複数のビットと設定値とのビット単位での論理演算によって出力制御値を求めるものである
ことを特徴とする画像処理装置。
【請求項３】
所定の光源からの光を光学的に直列に配置された複数の光変調素子を変調することによって表示画像を形成する表示装置において画素値から複数の光変調素子を駆動する信号を生成する画像処理装置であって、
画素値を整数化する整数化処理部と、
整数化した画素値から輝度値を計算する輝度値演算部と、
輝度値を非線形変換し、輝度パネルをなす光変調素子の制御値を求める非線形輝度レベル演算部と、
画素値と輝度パネル制御値から色パネルをなす光変調素子の制御値を演算する色値演算部とを備え、
非線形輝度レベル演算部が、
入力輝度値の所定の上位ビット（Ｔビット）のうちの上位側の数ビット（Ａビット）を除いた残りのビット（Ｊビット）に応じて、Ｊビットの上位ビットから初めて“１”または“０”が出現する位置を求めるビット検出手段と、
ビット検出手段の検出結果に基づいて、入力輝度値を所定シフト量分シフトさせるシフト手段と、
シフトさせたビット列とビット検出手段の検出結果に基づいて生成したオフセットビットとを結合することで制御値を求めるビット結合手段と
を有していることを特徴とする画像処理装置。
【請求項４】
前記オフセットビット数をｎビットとした場合に、前記Ｊビットのビット数が２n−１であることを特徴とする請求項３記載の画像処理装置。
【請求項５】
前記Ｊビットのビット数が７ビットであり、前記出力制御値のビット数が８ビットであることを特徴とする請求項４に記載の画像処理装置。
【請求項６】
前記シフト手段がバレルシフト回路であることを特徴とする請求項３〜５のいずれか１項に記載の画像処理装置。
【請求項７】
所定の光源からの光を光学的に直列に配置された複数の光変調素子を変調することによって表示画像を形成する表示装置において画素値から複数の光変調素子を駆動する信号を生成する画像処理装置であって、
画素値を整数化する整数化処理部と、
整数化した画素値から輝度値を計算する輝度値演算部と、
輝度値を非線形変換し、輝度パネルをなす光変調素子の制御値を求める非線形輝度レベル演算部と、
画素値と輝度パネル制御値から色パネルをなす光変調素子の制御値を演算する色値演算部とを備え、
非線形輝度レベル演算部が、
入力輝度値の所定の上位ビット（Ｔビット）のうちの上位側の数ビット（Ａビット）を除いた残りのビット（Ｊビット）に応じて、Ｊビットの上位ビットから初めて“１”または“０”が出現する位置を求めるビット検出手段と、
ビット検出手段の検出結果に基づいて、入力輝度値を所定シフト量分シフトさせるシフト手段と、
シフトさせたビット列とビット検出手段の検出結果に基づいて求めた所定の設定値とのビット単位での論理演算を行うことで制御値を求めるビット演算手段と
を有していることを特徴とする画像処理装置。
【請求項８】
前記設定値が前記Ｊビットに基づくオフセット値に対応する値を２以上の異なるビット長で含み、論理演算が排他的論理和であることを特徴とする請求項７記載の画像処理装置。
【請求項９】
所定の光源からの光を変調素子によって変調することで表示画像を形成する表示装置のための画像処理方法であって、
変調素子の制御値を求めるための処理の際に、
整数型の入力制御値の所定の上位ビットの状態に応じてオフセット値とシフト量とを求め、
入力制御値をシフト量分シフトさせた複数のビットとオフセット値を表すオフセットビットとを結合することで出力制御値を求める
ことを特徴とする画像処理方法。
【請求項１０】
所定の光源からの光を変調素子によって変調することで表示画像を形成する表示装置のための画像処理方法であって、
変調素子の制御値を求めるための処理の際に、
整数型の入力制御値の所定の上位ビットの状態に応じてオフセット値に対応する所定の設定値とシフト量とを求め、
入力制御値をシフト量分シフトさせた複数のビットと設定値とのビット単位での論理演算によって出力制御値を求める
ことを特徴とする画像処理方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２００６−９１４７５（Ｐ２００６−９１４７５Ａ）
【公開日】平成１８年４月６日（２００６．４．６）
【国際特許分類】
【出願番号】特願２００４−２７７３８３（Ｐ２００４−２７７３８３）
【出願日】平成１６年９月２４日（２００４．９．２４）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成１８年４月６日（２００６．４．６）
【国際特許分類】
【出願日】平成１６年９月２４日（２００４．９．２４）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]