画像合成装置、映像表示装置およびメモリ制御装置
【課題】バス幅の広いメモリであっても、必要な部分のみを高速に書き換えるためのメモリ制御技術を提供する。
【解決手段】メモリ１０に背景画像のデータが格納されている。書込データとして上層画像のデータが伝搬される。指示レジスタ１２に、書込を許すデータ値を書いておく。バイト毎に第１比較器２２等でデータの比較を行い、書込を許すデータがくればＭＳＫ１等の信号をネゲートする。それ以外のとき、ＭＳＫ１等をアサートし、書換をプロテクトする。
【解決手段】メモリ１０に背景画像のデータが格納されている。書込データとして上層画像のデータが伝搬される。指示レジスタ１２に、書込を許すデータ値を書いておく。バイト毎に第１比較器２２等でデータの比較を行い、書込を許すデータがくればＭＳＫ１等の信号をネゲートする。それ以外のとき、ＭＳＫ１等をアサートし、書換をプロテクトする。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、メモリ制御技術、及び、このメモリ制御技術を用いた、メモリ制御装置、画像合成装置、映像表示装置に関する。
【背景技術】
【０００２】
デジタル技術の進展は放送の世界でも顕著であり、広く一般の人々の生活に影響する製品として、例えばデジタルテレビジョン受像機（以下、単にデジタルテレビともいう）が普及しつつある。デジタルテレビは、ＣＰＵ（中央処理装置）を内蔵し、画像処理をはじめとする種々のデータ処理をなしている。
【０００３】
そうした処理の例として画像どうしの重ね合わせがあり、例えば通常の映像が背景に表示され、データ放送された情報がその上に表示される。このためにＣＰＵは文字に対応するテキストデータを一旦画像データへ変換し、ＯＳＤ（オンスクリーンディスプレイ）処理部などにおいて画像データどうしがαブレンディングその他の手法で重ね合わされ、これが描画される。ＣＰＵによる処理のために、非常に多彩な映像表現が実現する。
【特許文献１】特開平０２−１９８２８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
画像データを加工する際、データは一時的にフレームバッファ等のメモリ（以下単にメモリとよぶ）に格納されることが多い。メモリのエントリビット幅（これを単にメモリのバス幅ともいう）は、描画の高速化のためにある程度広くとられ、例えば描画のためにデータの書込が１バイト単位で行われる場合でも、メモリのバス幅は４バイトなどとなる。このバス幅は、１個から数個のメモリ素子を並置して実現される。
【０００５】
しかし、バス幅が広いために、その一部のバイトの書換が必要な場合、たとえば既知のメモリの「リードモディファイライト」モードを利用するとすれば、書換が不要なバイトのデータも一旦読み出し、それをそのまま書き戻す処理が必要になる。したがって、せっかくバス幅を広げて高速化に対応しようとしても、リードサイクルとライトサイクルのふたつのサイクルが必要になり、当初の目的に反しかねない。
【０００６】
本発明はこうした課題に鑑みてなされたものであり、その目的は、バス幅の広いメモリであっても、必要な部分のみを高速に書き換えるためのメモリ制御技術を提供することにある。別の目的は、比較的少ない回路構成で、必要なデータの書換を柔軟に実施するメモリ制御技術の提供にある。さらに別の目的は、それらの技術を利用し、その効果を享受する画像合成装置、映像表示装置の提供にある。
【課題を解決するための手段】
【０００７】
本発明のある態様は、背景画像データに対し、前景画像データを上書きして、これらの画像を合成する画像合成装置であって、書き込みの単位データ幅のｎ倍（ｎは２以上の整数）のデータバス幅を有し、入力された画像データを記憶するメモリと、背景画像データが記憶されている前記メモリに対し、前景画像データの上書きの許否を指示するデータ値を保持する指示レジスタと、前景画像の各画素のデータと、指示レジスタで保持されるデータを入力し、これらの比較結果に基づいて出力を行うｎ個の比較器と、を備え、前景及び背景画像データの各画素のデータ幅は前記書き込みの単位データ幅と等しく、ｎ個の比較器の出力がそれぞれ前記メモリの単位データ幅ごとのデータ上書き許否の論理を形成することを特徴とする。
【０００８】
本発明のさらに別の態様は、前景画像データと、背景画像データとを合成した合成画像を表示する映像表示装置であって、書き込みの単位データ幅のｎ倍（ｎは２以上の整数）のデータバス幅を有し、入力された画像データを記憶するメモリと、背景画像データが記憶されている前記メモリに対し、前景画像データの上書きの許否を指示するデータ値を保持する指示レジスタと、前景画像の各画素のデータと、指示レジスタで保持されるデータを入力し、これらの比較結果に基づいて出力を行うｎ個の比較器と、前記メモリからの出力を表示する表示部を備え、前景及び背景画像データの各画素のデータ幅は前記書き込みの単位データ幅と等しく、ｎ個の比較器の出力がそれぞれ前記メモリの単位データ幅ごとのデータ上書き許否の論理を形成することを特徴とする。
【０００９】
本発明のさらに別の態様は、書込の単位データ幅のｎ倍（ｎは２以上の自然数）のデータバス幅を有するメモリを制御する装置であって、データ書込の許否を指示するデータ値を保持する指示レジスタと、前記メモリに対する書込データをそれぞれ前記単位データ幅ごとに第１のポートにて受け、前記指示レジスタの出力を共通して第２のポートにて受けるｎ個の比較器を備え、これらｎ個の比較器の出力がそれぞれ前記メモリの単位データ幅ごとのデータ書込許否の論理を形成することを特徴とする。
【００１０】
なお上記発明においては、メモリに対してデータを書き込む際、そのデータ値が予め設定された値と所定の関係を満たすときにはそのデータの書込をそのまま実行し、前記データ値が前記所定の関係を満たさないときには書込マスク信号を出力してデータの書込を禁止するようにしても良い。即ち、データ値に応じてメモリへの書込可否を判定するものである。「所定の関係」は、例えば「一致する」という関係である。たとえば、「００ｈ」という値を予め設定しておけば、メモリに対する書込データの値が「００ｈ」であるときに限り、そのデータがメモリに書き込まれる。「００ｈ」以外の値は書き込まれず、もとのデータがメモリ内に保持される。このため、リードモディファイライトと違って１回の書込サイクルで所望の書換が実現する。この技術は、後述の「ＯＮ書き」のごとく、背景画像に文字データを上書きした状態のデータをメモリへ格納する際に有用である。別の例として、「不一致である」という関係であれば、後述の「ＯＦＦ書き」が実現する。
【００１１】
「データ書込の許否を指示するデータ値」の例は、データ書込を許可すべきデータ値である。別の例は、データ書込を禁止すべきデータ値である。「データ書込許否の論理を形成する」の例として、「データ書込を許可または禁止する信号そのものとなるか、またはその信号を生成する回路の入力となる」がある。したがってこの装置は、データ値に応じてメモリへの書込を許可または禁止するか、許可または禁止のための要因を生成するものである。また、リードモディファイライトのような２回のサイクルは不要である。
なお、記録媒体、コンピュータプログラムなどの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１２】
本発明によれば、必要な部分のみを高速に書き換えるためのメモリ制御とその応用機器（画像合成装置、映像表示装置等）が実現する。また、比較的少ない回路構成で、必要なデータの書換が柔軟に実施できる。
【発明を実施するための最良の形態】
【００１３】
図１、図２は、背景画像２００と前景画像２０２を重ね合わせて合成画像２０４を生成する、ふたとおりの論理を示している。前景画像２０２は、もともとはテキストデータであっても、ここではすでに画像データに変換されている。また、前景画像２０２は、処理によっては必ずしも前景にこないが、便宜上そう呼ぶ。
【００１４】
図１は、背景画像２００に対して前景画像２０２の文字を重ねるもので、合成画像２０４では、前景画像２０２の文字のある部分だけが前景画像２０２の画像であり、それ以外の部分は背景画像２００の画像である。これは背景動画にデータ放送された情報をテロップその他の形態で表示する際に利用される方法で、以下これを「ＯＮ書き」とよぶ。
【００１５】
図２は逆に、合成画像２０４において、前景画像２０２のマークのある部分だけが背景画像２００の画像であり、それ以外の部分は前景画像２０２の画像である。これはマークの部分だけ背景動画を透かし見せる用途に利用でき、以下「ＯＦＦ書き」とよぶ。
【００１６】
本実施の形態は、こうした文字やマークが、多くの場合、単色であるか、背景動画に比べれば一般に非常に少ない色数で表現されるという知見に基づく。たとえば、図１のＯＮ書きにおいて、文字「Ａ」の部分が黒の単色であるとする。すると、合成画像２０４を生成するためには、背景画像２００の画素のうち、前景画像２０２において「黒」である画素のみをその色に書き換えればよい。したがって、概略は以下のメモリ制御となる。
【００１７】
１）メモリに背景画像２００を格納する。
【００１８】
２）前景画像２０２をスキャンしながら、順次その画素値を背景画像２００へ上書きしていく。ただしこの際、前景画像２０２の画素のうち「黒」でないことがわかった画素の書込のタイミングで「書込マスク信号」をアサート、すなわちアクティブで出力し、メモリの内容にライトプロテクトをかける。
【００１９】
この処理により、前景画像２０２において黒だった画素だけが背景画像２００に上書きされ、合成画像２０４が得られる。なお、ＯＦＦ書きの場合は「書込マスク信号」の論理を反転すればよい。
【００２０】
図３は以上の制御を実現するメモリ制御装置１００の回路図である。同図において、書込データはＤ０−３１の３２ビットであるが、これを説明の簡潔および便宜のため下位バイトから順にＢ１、Ｂ２、Ｂ３、Ｂ４と表記している。メモリ１０はデータのバス幅が４バイトで、書込の単位データ幅は１バイトである。制御信号とアドレス信号は省略している。メモリ１０は書込マスク入力ＭＳＫ１〜４を有し、されらがそれぞれバイトＢ１〜４の書込をプロテクトする。この図では、すべての信号はハイでアクティブと決めるが、もちろんそれに限る趣旨ではない。
【００２１】
メモリ制御装置１００は、データ書込許否の指示に関連する指示レジスタ１２を有する。指示レジスタ１２にはＣＰＵから所望の値が設定される。指示レジスタ１２の出力、すなわち設定値Ｓは第１比較器２２、第２比較器２４、第３比較器２６、第４比較器２８の第２のポートへ共通して入力される。これらの比較器は第１のポートの入力データ値と第２のポートの入力データ値を比較し、両者が一致したとき、それぞれＣＰＯＵＴ１〜４をアサートする。第１比較器２２、第２比較器２４、第３比較器２６、第４比較器２８の第１ポートには、それぞれ書込データのバイトＢ１〜４が入力されている。
【００２２】
比較器の出力ＣＰＯＵＴ１〜４は、それぞれ第１ＥＸＯＲ３２、第２ＥＸＯＲ３４、第３ＥＸＯＲ３６、第４ＥＸＯＲ３８（ＥＸＯＲは排他的論理和ゲートを示す）の一方の入力へ接続される。これらのＥＸＯＲの他方の入力には、ＯＮ信号１６が接続される。モードレジスタ１４はＯＮ信号１６をハイまたはローに設定する。モードレジスタ１４に対してＣＰＵから「ＯＮ書き」が指定されるとＯＮ信号１６はハイになり、「ＯＦＦ書き」が指定されるとローになる。第１ＥＸＯＲ３２、第２ＥＸＯＲ３４、第３ＥＸＯＲ３６、第４ＥＸＯＲ３８の出力は、それぞれメモリ１０の書込マスク信号ＭＳＫ１〜４となる。第１ＥＸＯＲ３２、第２ＥＸＯＲ３４、第３ＥＸＯＲ３６、第４ＥＸＯＲ３８およびモードレジスタ１４が書込マスク信号の論理切替回路として作用する。
【００２３】
以上の構成による動作を述べる。背景画像２００の画像データはすでにメモリ１０に格納されている。書込データＤ０−３１として前景画像２０２のデータが順に送られてくる。このデータはメモリ１０を順に上書きしていくが、書込データがバイトを単位として「黒」以外のデータであれば、そのバイトについて書込マスク信号がアクティブになり、書込が阻止される。「黒」を示す画素値を仮に「００ｈ」とすると、データの転送に先立ち、ＣＰＵから指示レジスタ１２に対して「００ｈ」が書き込まれる。また、モードレジスタ１４には、同様にＣＰＵから「ＯＮ書き」が指定されている。
【００２４】
いま仮に、バイトＢ１のデータが「００ｈ」ではなく、黒ではないとする。このとき、第１比較器２２の出力ＣＰＯＵＴ１はローになる。ＯＮ信号１６はハイなので、第１ＥＸＯＲ３２の出力ＭＳＫ１はハイになり、このバイトの書込が阻止され、背景画像２００のデータがそのまま残る。逆に、バイトＢ１のデータが「００ｈ」、すなわち黒であれば、第１比較器２２の出力ＣＰＯＵＴ１はハイになり、第１ＥＸＯＲ３２の出力である書込マスク信号ＭＳＫ１はローになり、このバイトの書込が許可され、前景画像２０２のデータがメモリに書き込まれる。他のバイトも同様である。この動作の繰り返しにより、前景画像２０２のデータのうち黒い画素だけがメモリに書き込まれ、ＯＮ書きが実現する。
【００２５】
図４は書込マスク信号ＭＳＫ１〜４とバイトＢ１〜４の書換の関係を示す。同図ではＭＳＫ１＝ＭＳＫ４＝１、ＭＳＫ２＝ＭＳＫ３＝０であり、バイトＢ２とＢ３が更新され、バイトＢ１とＢ４は前値が保持される。データの比較をバイト単位で行うため、この図のごとく、バイト単位で書換の許否を制御できる。
【００２６】
図５はメモリ制御装置１００の別の形態を示す。ここでは、指示レジスタ１２と第１比較器２２だけを描いているが、第２比較器２４、第３比較器２６、第４比較器２８も第２ポートは第１比較器２２と同じ入力である。第１ポートには当然ながら対応するバイトのデータが入力される。
【００２７】
この形態では、指示レジスタ１２の内部にふたつのサブレジスタＡ１２ａ、サブレジスタＢ１２ｂが設けられ、ＣＰＵからふたつの値が設定可能である。便宜上、サブレジスタＡ１２ａ、サブレジスタＢ１２ｂに設定された値をそれぞれＤＡ、ＤＢ（ＤＡ≦ＤＢ）と表記する。また、バイトＢ１の示す値をＸと表記する。第１比較器２２の仕様はいくつか考えられ、例えば以下の例がある。
【００２８】
１．Ｘ＝ＤＡまたはＸ＝ＤＢのときに限り、ＣＰＯＵＴ１＝１
２．ＤＡ≦Ｘ≦ＤＢのときに限り、ＣＰＯＵＴ１＝１
すなわち、データ書込の許否は、データ値を直接複数指定してもよいし、範囲指定であってもよい。当然ながら、サブレジスタは３個以上の任意の数であってよい。
【００２９】
図６は以上のメモリ制御装置１００を利用した表示装置３００、より具体的にはテレビジョン受像機の構成を示す。放送波はアンテナ３０２を介してチューナ３０４へ与えられる。ここで復調されたストリームは音声・画像デコーダ３０６へ送られる。音声・画像デコーダ３０６は所望のチャネルに対応するパケットを例えばＭＰＥＧの仕様に準じて復号し、音声データを音声処理部３０８へ、画像データを画像処理部３１０へそれぞれ出力する。音声処理部３０８は音声データに所定の処理を施し、最終的に音声がスピーカ３３０へ出力される。画像処理部３１０は入力された画像データに所定の処理を施し、処理後のデータをメモリ１０へ格納する。メモリ１０にはメモリ制御装置１００が併設されている。
【００３０】
ＣＰＵ３２０は、以上の各部を統括的に制御する。メモリ１０では、スピーカ３３０とメモリ制御装置１００の協働によって必要なＯＮ書きまたはＯＦＦ書きの処理がなされ、メモリ１０の出力がＮＴＳＣその他に準拠するエンコーダ３１２を経て所望の表示ユニット３３２へ出力される。
【００３１】
以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、そうした例を挙げる。
【００３２】
メモリ制御装置１００は、全体または任意の一部をひとつのＬＳＩに内蔵してもよい。このＬＳＩは、いわゆるグラフィックコントローラであってもよい。
【００３３】
実施の形態では、データの書込を禁止するためにメモリ１０の書込マスク入力を利用した。この信号がない場合は、たとえば、メモリ１０のバイト毎に設けられたＣＡＳ（Column Address Strobe）その他ライト動作を確定する信号をネゲート、すなわちインアクティブで出力する方法がある。ＣＡＳ信号は一般にローアクティブであるから、第１ＥＸＯＲ３２等の出力信号とＣＡＳ信号のオア信号を新たなＣＡＳ信号としてメモリ１０に与えればよい。
【００３４】
実施の形態では、メモリ制御装置１００のアプリケーションとして表示装置３００を例示したが、当然他の用途がある。例えば、ＰＣ（パーソナルコンピュータ）その他任意のコンピュータに適用できるし、任意のデジタル映像機器に適用できる。
【図面の簡単な説明】
【００３５】
【図１】実施の形態に係る「ＯＮ書き」の画像処理を示す図である。
【図２】実施の形態に係る「ＯＦＦ書き」の画像処理を示す図である。
【図３】実施の形態に係るメモリ制御装置の構成図である。
【図４】図３のメモリ制御装置による書込マスク信号とデータの更新の関係を示す図である。
【図５】図３のメモリ制御装置の別の構成図である。
【図６】図３のメモリ制御装置を利用する表示装置の構成図である。
【符号の説明】
【００３６】
１０ メモリ、 １２ 指示レジスタ、 １４ モードレジスタ、 ２２ 第１比較器、 ２４ 第２比較器、 ２６ 第３比較器、 ２８ 第４比較器、 ３２ 第１ＥＸＯＲ、 ３４ 第２ＥＸＯＲ、 ３６ 第３ＥＸＯＲ、 ３８ 第４ＥＸＯＲ、 １００ メモリ制御装置、 ２００ 背景画像、 ２０２ 前景画像、 ２０４ 合成画像、 ３００ 表示装置、 ３２０ ＣＰＵ。
【技術分野】
【０００１】
この発明は、メモリ制御技術、及び、このメモリ制御技術を用いた、メモリ制御装置、画像合成装置、映像表示装置に関する。
【背景技術】
【０００２】
デジタル技術の進展は放送の世界でも顕著であり、広く一般の人々の生活に影響する製品として、例えばデジタルテレビジョン受像機（以下、単にデジタルテレビともいう）が普及しつつある。デジタルテレビは、ＣＰＵ（中央処理装置）を内蔵し、画像処理をはじめとする種々のデータ処理をなしている。
【０００３】
そうした処理の例として画像どうしの重ね合わせがあり、例えば通常の映像が背景に表示され、データ放送された情報がその上に表示される。このためにＣＰＵは文字に対応するテキストデータを一旦画像データへ変換し、ＯＳＤ（オンスクリーンディスプレイ）処理部などにおいて画像データどうしがαブレンディングその他の手法で重ね合わされ、これが描画される。ＣＰＵによる処理のために、非常に多彩な映像表現が実現する。
【特許文献１】特開平０２−１９８２８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
画像データを加工する際、データは一時的にフレームバッファ等のメモリ（以下単にメモリとよぶ）に格納されることが多い。メモリのエントリビット幅（これを単にメモリのバス幅ともいう）は、描画の高速化のためにある程度広くとられ、例えば描画のためにデータの書込が１バイト単位で行われる場合でも、メモリのバス幅は４バイトなどとなる。このバス幅は、１個から数個のメモリ素子を並置して実現される。
【０００５】
しかし、バス幅が広いために、その一部のバイトの書換が必要な場合、たとえば既知のメモリの「リードモディファイライト」モードを利用するとすれば、書換が不要なバイトのデータも一旦読み出し、それをそのまま書き戻す処理が必要になる。したがって、せっかくバス幅を広げて高速化に対応しようとしても、リードサイクルとライトサイクルのふたつのサイクルが必要になり、当初の目的に反しかねない。
【０００６】
本発明はこうした課題に鑑みてなされたものであり、その目的は、バス幅の広いメモリであっても、必要な部分のみを高速に書き換えるためのメモリ制御技術を提供することにある。別の目的は、比較的少ない回路構成で、必要なデータの書換を柔軟に実施するメモリ制御技術の提供にある。さらに別の目的は、それらの技術を利用し、その効果を享受する画像合成装置、映像表示装置の提供にある。
【課題を解決するための手段】
【０００７】
本発明のある態様は、背景画像データに対し、前景画像データを上書きして、これらの画像を合成する画像合成装置であって、書き込みの単位データ幅のｎ倍（ｎは２以上の整数）のデータバス幅を有し、入力された画像データを記憶するメモリと、背景画像データが記憶されている前記メモリに対し、前景画像データの上書きの許否を指示するデータ値を保持する指示レジスタと、前景画像の各画素のデータと、指示レジスタで保持されるデータを入力し、これらの比較結果に基づいて出力を行うｎ個の比較器と、を備え、前景及び背景画像データの各画素のデータ幅は前記書き込みの単位データ幅と等しく、ｎ個の比較器の出力がそれぞれ前記メモリの単位データ幅ごとのデータ上書き許否の論理を形成することを特徴とする。
【０００８】
本発明のさらに別の態様は、前景画像データと、背景画像データとを合成した合成画像を表示する映像表示装置であって、書き込みの単位データ幅のｎ倍（ｎは２以上の整数）のデータバス幅を有し、入力された画像データを記憶するメモリと、背景画像データが記憶されている前記メモリに対し、前景画像データの上書きの許否を指示するデータ値を保持する指示レジスタと、前景画像の各画素のデータと、指示レジスタで保持されるデータを入力し、これらの比較結果に基づいて出力を行うｎ個の比較器と、前記メモリからの出力を表示する表示部を備え、前景及び背景画像データの各画素のデータ幅は前記書き込みの単位データ幅と等しく、ｎ個の比較器の出力がそれぞれ前記メモリの単位データ幅ごとのデータ上書き許否の論理を形成することを特徴とする。
【０００９】
本発明のさらに別の態様は、書込の単位データ幅のｎ倍（ｎは２以上の自然数）のデータバス幅を有するメモリを制御する装置であって、データ書込の許否を指示するデータ値を保持する指示レジスタと、前記メモリに対する書込データをそれぞれ前記単位データ幅ごとに第１のポートにて受け、前記指示レジスタの出力を共通して第２のポートにて受けるｎ個の比較器を備え、これらｎ個の比較器の出力がそれぞれ前記メモリの単位データ幅ごとのデータ書込許否の論理を形成することを特徴とする。
【００１０】
なお上記発明においては、メモリに対してデータを書き込む際、そのデータ値が予め設定された値と所定の関係を満たすときにはそのデータの書込をそのまま実行し、前記データ値が前記所定の関係を満たさないときには書込マスク信号を出力してデータの書込を禁止するようにしても良い。即ち、データ値に応じてメモリへの書込可否を判定するものである。「所定の関係」は、例えば「一致する」という関係である。たとえば、「００ｈ」という値を予め設定しておけば、メモリに対する書込データの値が「００ｈ」であるときに限り、そのデータがメモリに書き込まれる。「００ｈ」以外の値は書き込まれず、もとのデータがメモリ内に保持される。このため、リードモディファイライトと違って１回の書込サイクルで所望の書換が実現する。この技術は、後述の「ＯＮ書き」のごとく、背景画像に文字データを上書きした状態のデータをメモリへ格納する際に有用である。別の例として、「不一致である」という関係であれば、後述の「ＯＦＦ書き」が実現する。
【００１１】
「データ書込の許否を指示するデータ値」の例は、データ書込を許可すべきデータ値である。別の例は、データ書込を禁止すべきデータ値である。「データ書込許否の論理を形成する」の例として、「データ書込を許可または禁止する信号そのものとなるか、またはその信号を生成する回路の入力となる」がある。したがってこの装置は、データ値に応じてメモリへの書込を許可または禁止するか、許可または禁止のための要因を生成するものである。また、リードモディファイライトのような２回のサイクルは不要である。
なお、記録媒体、コンピュータプログラムなどの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１２】
本発明によれば、必要な部分のみを高速に書き換えるためのメモリ制御とその応用機器（画像合成装置、映像表示装置等）が実現する。また、比較的少ない回路構成で、必要なデータの書換が柔軟に実施できる。
【発明を実施するための最良の形態】
【００１３】
図１、図２は、背景画像２００と前景画像２０２を重ね合わせて合成画像２０４を生成する、ふたとおりの論理を示している。前景画像２０２は、もともとはテキストデータであっても、ここではすでに画像データに変換されている。また、前景画像２０２は、処理によっては必ずしも前景にこないが、便宜上そう呼ぶ。
【００１４】
図１は、背景画像２００に対して前景画像２０２の文字を重ねるもので、合成画像２０４では、前景画像２０２の文字のある部分だけが前景画像２０２の画像であり、それ以外の部分は背景画像２００の画像である。これは背景動画にデータ放送された情報をテロップその他の形態で表示する際に利用される方法で、以下これを「ＯＮ書き」とよぶ。
【００１５】
図２は逆に、合成画像２０４において、前景画像２０２のマークのある部分だけが背景画像２００の画像であり、それ以外の部分は前景画像２０２の画像である。これはマークの部分だけ背景動画を透かし見せる用途に利用でき、以下「ＯＦＦ書き」とよぶ。
【００１６】
本実施の形態は、こうした文字やマークが、多くの場合、単色であるか、背景動画に比べれば一般に非常に少ない色数で表現されるという知見に基づく。たとえば、図１のＯＮ書きにおいて、文字「Ａ」の部分が黒の単色であるとする。すると、合成画像２０４を生成するためには、背景画像２００の画素のうち、前景画像２０２において「黒」である画素のみをその色に書き換えればよい。したがって、概略は以下のメモリ制御となる。
【００１７】
１）メモリに背景画像２００を格納する。
【００１８】
２）前景画像２０２をスキャンしながら、順次その画素値を背景画像２００へ上書きしていく。ただしこの際、前景画像２０２の画素のうち「黒」でないことがわかった画素の書込のタイミングで「書込マスク信号」をアサート、すなわちアクティブで出力し、メモリの内容にライトプロテクトをかける。
【００１９】
この処理により、前景画像２０２において黒だった画素だけが背景画像２００に上書きされ、合成画像２０４が得られる。なお、ＯＦＦ書きの場合は「書込マスク信号」の論理を反転すればよい。
【００２０】
図３は以上の制御を実現するメモリ制御装置１００の回路図である。同図において、書込データはＤ０−３１の３２ビットであるが、これを説明の簡潔および便宜のため下位バイトから順にＢ１、Ｂ２、Ｂ３、Ｂ４と表記している。メモリ１０はデータのバス幅が４バイトで、書込の単位データ幅は１バイトである。制御信号とアドレス信号は省略している。メモリ１０は書込マスク入力ＭＳＫ１〜４を有し、されらがそれぞれバイトＢ１〜４の書込をプロテクトする。この図では、すべての信号はハイでアクティブと決めるが、もちろんそれに限る趣旨ではない。
【００２１】
メモリ制御装置１００は、データ書込許否の指示に関連する指示レジスタ１２を有する。指示レジスタ１２にはＣＰＵから所望の値が設定される。指示レジスタ１２の出力、すなわち設定値Ｓは第１比較器２２、第２比較器２４、第３比較器２６、第４比較器２８の第２のポートへ共通して入力される。これらの比較器は第１のポートの入力データ値と第２のポートの入力データ値を比較し、両者が一致したとき、それぞれＣＰＯＵＴ１〜４をアサートする。第１比較器２２、第２比較器２４、第３比較器２６、第４比較器２８の第１ポートには、それぞれ書込データのバイトＢ１〜４が入力されている。
【００２２】
比較器の出力ＣＰＯＵＴ１〜４は、それぞれ第１ＥＸＯＲ３２、第２ＥＸＯＲ３４、第３ＥＸＯＲ３６、第４ＥＸＯＲ３８（ＥＸＯＲは排他的論理和ゲートを示す）の一方の入力へ接続される。これらのＥＸＯＲの他方の入力には、ＯＮ信号１６が接続される。モードレジスタ１４はＯＮ信号１６をハイまたはローに設定する。モードレジスタ１４に対してＣＰＵから「ＯＮ書き」が指定されるとＯＮ信号１６はハイになり、「ＯＦＦ書き」が指定されるとローになる。第１ＥＸＯＲ３２、第２ＥＸＯＲ３４、第３ＥＸＯＲ３６、第４ＥＸＯＲ３８の出力は、それぞれメモリ１０の書込マスク信号ＭＳＫ１〜４となる。第１ＥＸＯＲ３２、第２ＥＸＯＲ３４、第３ＥＸＯＲ３６、第４ＥＸＯＲ３８およびモードレジスタ１４が書込マスク信号の論理切替回路として作用する。
【００２３】
以上の構成による動作を述べる。背景画像２００の画像データはすでにメモリ１０に格納されている。書込データＤ０−３１として前景画像２０２のデータが順に送られてくる。このデータはメモリ１０を順に上書きしていくが、書込データがバイトを単位として「黒」以外のデータであれば、そのバイトについて書込マスク信号がアクティブになり、書込が阻止される。「黒」を示す画素値を仮に「００ｈ」とすると、データの転送に先立ち、ＣＰＵから指示レジスタ１２に対して「００ｈ」が書き込まれる。また、モードレジスタ１４には、同様にＣＰＵから「ＯＮ書き」が指定されている。
【００２４】
いま仮に、バイトＢ１のデータが「００ｈ」ではなく、黒ではないとする。このとき、第１比較器２２の出力ＣＰＯＵＴ１はローになる。ＯＮ信号１６はハイなので、第１ＥＸＯＲ３２の出力ＭＳＫ１はハイになり、このバイトの書込が阻止され、背景画像２００のデータがそのまま残る。逆に、バイトＢ１のデータが「００ｈ」、すなわち黒であれば、第１比較器２２の出力ＣＰＯＵＴ１はハイになり、第１ＥＸＯＲ３２の出力である書込マスク信号ＭＳＫ１はローになり、このバイトの書込が許可され、前景画像２０２のデータがメモリに書き込まれる。他のバイトも同様である。この動作の繰り返しにより、前景画像２０２のデータのうち黒い画素だけがメモリに書き込まれ、ＯＮ書きが実現する。
【００２５】
図４は書込マスク信号ＭＳＫ１〜４とバイトＢ１〜４の書換の関係を示す。同図ではＭＳＫ１＝ＭＳＫ４＝１、ＭＳＫ２＝ＭＳＫ３＝０であり、バイトＢ２とＢ３が更新され、バイトＢ１とＢ４は前値が保持される。データの比較をバイト単位で行うため、この図のごとく、バイト単位で書換の許否を制御できる。
【００２６】
図５はメモリ制御装置１００の別の形態を示す。ここでは、指示レジスタ１２と第１比較器２２だけを描いているが、第２比較器２４、第３比較器２６、第４比較器２８も第２ポートは第１比較器２２と同じ入力である。第１ポートには当然ながら対応するバイトのデータが入力される。
【００２７】
この形態では、指示レジスタ１２の内部にふたつのサブレジスタＡ１２ａ、サブレジスタＢ１２ｂが設けられ、ＣＰＵからふたつの値が設定可能である。便宜上、サブレジスタＡ１２ａ、サブレジスタＢ１２ｂに設定された値をそれぞれＤＡ、ＤＢ（ＤＡ≦ＤＢ）と表記する。また、バイトＢ１の示す値をＸと表記する。第１比較器２２の仕様はいくつか考えられ、例えば以下の例がある。
【００２８】
１．Ｘ＝ＤＡまたはＸ＝ＤＢのときに限り、ＣＰＯＵＴ１＝１
２．ＤＡ≦Ｘ≦ＤＢのときに限り、ＣＰＯＵＴ１＝１
すなわち、データ書込の許否は、データ値を直接複数指定してもよいし、範囲指定であってもよい。当然ながら、サブレジスタは３個以上の任意の数であってよい。
【００２９】
図６は以上のメモリ制御装置１００を利用した表示装置３００、より具体的にはテレビジョン受像機の構成を示す。放送波はアンテナ３０２を介してチューナ３０４へ与えられる。ここで復調されたストリームは音声・画像デコーダ３０６へ送られる。音声・画像デコーダ３０６は所望のチャネルに対応するパケットを例えばＭＰＥＧの仕様に準じて復号し、音声データを音声処理部３０８へ、画像データを画像処理部３１０へそれぞれ出力する。音声処理部３０８は音声データに所定の処理を施し、最終的に音声がスピーカ３３０へ出力される。画像処理部３１０は入力された画像データに所定の処理を施し、処理後のデータをメモリ１０へ格納する。メモリ１０にはメモリ制御装置１００が併設されている。
【００３０】
ＣＰＵ３２０は、以上の各部を統括的に制御する。メモリ１０では、スピーカ３３０とメモリ制御装置１００の協働によって必要なＯＮ書きまたはＯＦＦ書きの処理がなされ、メモリ１０の出力がＮＴＳＣその他に準拠するエンコーダ３１２を経て所望の表示ユニット３３２へ出力される。
【００３１】
以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、そうした例を挙げる。
【００３２】
メモリ制御装置１００は、全体または任意の一部をひとつのＬＳＩに内蔵してもよい。このＬＳＩは、いわゆるグラフィックコントローラであってもよい。
【００３３】
実施の形態では、データの書込を禁止するためにメモリ１０の書込マスク入力を利用した。この信号がない場合は、たとえば、メモリ１０のバイト毎に設けられたＣＡＳ（Column Address Strobe）その他ライト動作を確定する信号をネゲート、すなわちインアクティブで出力する方法がある。ＣＡＳ信号は一般にローアクティブであるから、第１ＥＸＯＲ３２等の出力信号とＣＡＳ信号のオア信号を新たなＣＡＳ信号としてメモリ１０に与えればよい。
【００３４】
実施の形態では、メモリ制御装置１００のアプリケーションとして表示装置３００を例示したが、当然他の用途がある。例えば、ＰＣ（パーソナルコンピュータ）その他任意のコンピュータに適用できるし、任意のデジタル映像機器に適用できる。
【図面の簡単な説明】
【００３５】
【図１】実施の形態に係る「ＯＮ書き」の画像処理を示す図である。
【図２】実施の形態に係る「ＯＦＦ書き」の画像処理を示す図である。
【図３】実施の形態に係るメモリ制御装置の構成図である。
【図４】図３のメモリ制御装置による書込マスク信号とデータの更新の関係を示す図である。
【図５】図３のメモリ制御装置の別の構成図である。
【図６】図３のメモリ制御装置を利用する表示装置の構成図である。
【符号の説明】
【００３６】
１０ メモリ、 １２ 指示レジスタ、 １４ モードレジスタ、 ２２ 第１比較器、 ２４ 第２比較器、 ２６ 第３比較器、 ２８ 第４比較器、 ３２ 第１ＥＸＯＲ、 ３４ 第２ＥＸＯＲ、 ３６ 第３ＥＸＯＲ、 ３８ 第４ＥＸＯＲ、 １００ メモリ制御装置、 ２００ 背景画像、 ２０２ 前景画像、 ２０４ 合成画像、 ３００ 表示装置、 ３２０ ＣＰＵ。
【特許請求の範囲】
【請求項１】
背景画像データに対し、前景画像データを上書きして、これらの画像を合成する画像合成装置であって、
書き込みの単位データ幅のｎ倍（ｎは２以上の整数）のデータバス幅を有し、入力された画像データを記憶するメモリと、
背景画像データが記憶されている前記メモリに対し、前景画像データの上書きの許否を指示するデータ値を保持する指示レジスタと、
前景画像の各画素のデータと、指示レジスタで保持されるデータを入力し、これらの比較結果に基づいて出力を行うｎ個の比較器と、を備え、
前景及び背景画像データの各画素のデータ幅は前記書き込みの単位データ幅と等しく、
ｎ個の比較器の出力がそれぞれ前記メモリの単位データ幅ごとのデータ上書き許否の論理を形成することを特徴とする画像合成装置。
【請求項２】
前景画像データと、背景画像データとを合成した合成画像を表示する映像表示装置であって、
書き込みの単位データ幅のｎ倍（ｎは２以上の整数）のデータバス幅を有し、入力された画像データを記憶するメモリと、
背景画像データが記憶されている前記メモリに対し、前景画像データの上書きの許否を指示するデータ値を保持する指示レジスタと、
前景画像の各画素のデータと、指示レジスタで保持されるデータを入力し、これらの比較結果に基づいて出力を行うｎ個の比較器と、
前記メモリからの出力を表示する表示部を備え、
前景及び背景画像データの各画素のデータ幅は前記書き込みの単位データ幅と等しく、
ｎ個の比較器の出力がそれぞれ前記メモリの単位データ幅ごとのデータ上書き許否の論理を形成することを特徴とする映像表示装置。
【請求項３】
書込の単位データ幅のｎ倍（ｎは２以上の自然数）のデータバス幅を有するメモリを制御する装置であって、
データ書込の許否を指示するデータ値を保持する指示レジスタと、
前記メモリに対する書込データをそれぞれ前記単位データ幅ごとに第１のポートにて受け、前記指示レジスタの出力を共通して第２のポートにて受けるｎ個の比較器を備え、
これらｎ個の比較器の出力がそれぞれ前記メモリの単位データ幅ごとのデータ書込許否の論理を形成することを特徴とするメモリ制御装置。
【請求項４】
前記メモリに対してデータを書き込む際、そのデータ値が予め設定された値と所定の関係を満たすときにはそのデータの書込をそのまま実行し、前記データ値が前記所定の関係を満たさないときには書込マスク信号を出力してデータの書込を禁止することを特徴とする、請求項３に記載のメモリ制御装置。
【請求項１】
背景画像データに対し、前景画像データを上書きして、これらの画像を合成する画像合成装置であって、
書き込みの単位データ幅のｎ倍（ｎは２以上の整数）のデータバス幅を有し、入力された画像データを記憶するメモリと、
背景画像データが記憶されている前記メモリに対し、前景画像データの上書きの許否を指示するデータ値を保持する指示レジスタと、
前景画像の各画素のデータと、指示レジスタで保持されるデータを入力し、これらの比較結果に基づいて出力を行うｎ個の比較器と、を備え、
前景及び背景画像データの各画素のデータ幅は前記書き込みの単位データ幅と等しく、
ｎ個の比較器の出力がそれぞれ前記メモリの単位データ幅ごとのデータ上書き許否の論理を形成することを特徴とする画像合成装置。
【請求項２】
前景画像データと、背景画像データとを合成した合成画像を表示する映像表示装置であって、
書き込みの単位データ幅のｎ倍（ｎは２以上の整数）のデータバス幅を有し、入力された画像データを記憶するメモリと、
背景画像データが記憶されている前記メモリに対し、前景画像データの上書きの許否を指示するデータ値を保持する指示レジスタと、
前景画像の各画素のデータと、指示レジスタで保持されるデータを入力し、これらの比較結果に基づいて出力を行うｎ個の比較器と、
前記メモリからの出力を表示する表示部を備え、
前景及び背景画像データの各画素のデータ幅は前記書き込みの単位データ幅と等しく、
ｎ個の比較器の出力がそれぞれ前記メモリの単位データ幅ごとのデータ上書き許否の論理を形成することを特徴とする映像表示装置。
【請求項３】
書込の単位データ幅のｎ倍（ｎは２以上の自然数）のデータバス幅を有するメモリを制御する装置であって、
データ書込の許否を指示するデータ値を保持する指示レジスタと、
前記メモリに対する書込データをそれぞれ前記単位データ幅ごとに第１のポートにて受け、前記指示レジスタの出力を共通して第２のポートにて受けるｎ個の比較器を備え、
これらｎ個の比較器の出力がそれぞれ前記メモリの単位データ幅ごとのデータ書込許否の論理を形成することを特徴とするメモリ制御装置。
【請求項４】
前記メモリに対してデータを書き込む際、そのデータ値が予め設定された値と所定の関係を満たすときにはそのデータの書込をそのまま実行し、前記データ値が前記所定の関係を満たさないときには書込マスク信号を出力してデータの書込を禁止することを特徴とする、請求項３に記載のメモリ制御装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００８−１４６６３３（Ｐ２００８−１４６６３３Ａ）
【公開日】平成２０年６月２６日（２００８．６．２６）
【国際特許分類】
【出願番号】特願２００７−２７３３３１（Ｐ２００７−２７３３３１）
【出願日】平成１９年１０月２２日（２００７．１０．２２）
【分割の表示】特願２００２−５４１３５（Ｐ２００２−５４１３５）の分割
【原出願日】平成１４年２月２８日（２００２．２．２８）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
【公開日】平成２０年６月２６日（２００８．６．２６）
【国際特許分類】
【出願日】平成１９年１０月２２日（２００７．１０．２２）
【分割の表示】特願２００２−５４１３５（Ｐ２００２−５４１３５）の分割
【原出願日】平成１４年２月２８日（２００２．２．２８）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
[ Back to top ]