画像表示制御装置および画像表示装置
【課題】 任意形状のウインドウにメモリから読み出したビデオ画像を表示する処理をハードウエアで構成することでＣＰＵの負担を軽減する。
【解決手段】 表示画素位置検出部１は、ディスプレイデバイス１２に表示されるビデオ画像の画素が複数のウインドウパターンＷＰ（パターン）に応じて設定された各矩形領域内に存在するかを検出する（存在時“１”）。ＡＮＤゲート部４は、表示画素位置検出部１の各出力とウインドウパターンメモリ２から読み出された複数のパターンのデータ（２値）との論理積を個々に出力する。読出ウインドウ番号判定部６は、パターンの優先順位にしたがって論理積出力が“１”であるパターンに与えられたウインドウ番号を判定する。アドレスセレクタ８が、そのウインドウ番号により、読出アドレス発生部７で発生した各ウインドウ番号に対応した複数の読出アドレスから、ビデオ画像をビデオメモリ９より読み出すために１つを選択する。
【解決手段】 表示画素位置検出部１は、ディスプレイデバイス１２に表示されるビデオ画像の画素が複数のウインドウパターンＷＰ（パターン）に応じて設定された各矩形領域内に存在するかを検出する（存在時“１”）。ＡＮＤゲート部４は、表示画素位置検出部１の各出力とウインドウパターンメモリ２から読み出された複数のパターンのデータ（２値）との論理積を個々に出力する。読出ウインドウ番号判定部６は、パターンの優先順位にしたがって論理積出力が“１”であるパターンに与えられたウインドウ番号を判定する。アドレスセレクタ８が、そのウインドウ番号により、読出アドレス発生部７で発生した各ウインドウ番号に対応した複数の読出アドレスから、ビデオ画像をビデオメモリ９より読み出すために１つを選択する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力された画像を特定のパターンのウインドウに表示する画像表示制御装置および画像表示装置に関するものである。
【背景技術】
【０００２】
従来、外部から入力されるビデオ信号を表示する表示装置においては、入力された画像を任意のウインドウ内に表示する機能を有するものがある。このような機能によれば、入力画像がウインドウ内の領域に部分的に表示され、視覚的な面白さを表現することができる。
【０００３】
例えば、特許文献１には、メモリに記憶されたビットマップのデザインと同じにウインドウのデザインを自動的に自己変更する構成が開示されている。また、特許文献２には、携帯電話機に表示される画面を任意の形状で表示する構成が開示されている。また、特許文献３には、任意の形でトリミング画像を表示するトリミングウインドウを用いる構成が開示されている。
【特許文献１】特開２００１−２４２９７５号公報（２００１年９月７日公開）
【特許文献２】特開２００１−１４１３３号公報（２００１年１月１９日公開）
【特許文献３】特開２００１−１４４７９号公報（２００１年１月１９日公開）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところが、上記のいずれの方法でも、任意形状のウインドウに画像を表示する処理をソフトウエア的に行っているため、性能の低いＣＰＵを用いた場合、動画を入力画像として表示することができない。また、高速で高価なＣＰＵを用いると、動画を入力画像として表示することができるものの、表示処理がＣＰＵに与える負荷が大きく、システム全体の処理速度を低下させてしまう。
【０００５】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、任意形状のウインドウにメモリから読み出したビデオ画像を表示する処理をハードウエアで構成することによって、画像表示処理をソフトウエア的に行うことによる上記の不都合を回避することにある。
【課題を解決するための手段】
【０００６】
本発明に係る画像表示制御装置は、画像メモリに格納された画像を表示装置に表示するために読み出す画像表示制御装置において、前記画像メモリから読み出されて表示装置に表示されるべき画像を構成する画素データの表示位置が特定の矩形領域内に存在しているか否かを２値で判定する表示画素位置判定回路と、予め設定された形状（パターン）の２値データで表されるウインドウ画像を格納するウインドウ画像メモリと、前記表示画素位置判定回路の出力と前記ウインドウ画像メモリから読み出されたウインドウ画像のデータとの論理積を出力する論理積回路と、前記画像メモリから前記画像を読み出すための読み出す画素データの格納領域を指定する読出アドレスを発生する読出アドレス発生回路と、前記論理積回路の出力が“１”である期間に前記読出アドレスを出力するアドレス出力制御回路とを備えていることを特徴としている。
【０００７】
上記の構成において、表示画素位置判定回路によって、表示装置に表示されるべき画像の画素が複数のウインドウ画像に応じて設定された各矩形領域内に存在するかが判定される（存在時“１”）。すると、論理積回路によって、表示画素位置判定回路の出力とウインドウ画像メモリから読み出されたウインドウ画像データ（２値データ）との論理積が出力される。そして、アドレス出力制御回路によって、論理積回路の出力が“１”である期間に読出アドレス発生回路からの読出アドレスが出力される。これによって、画像メモリから読み出される画像は、論理積回路の出力が“１”である期間、すなわち矩形領域内、かつウインドウ画像内に存在する画素データのみが読み出されることになる。
【０００８】
このように、ウインドウ画像の形状に画像を読み出す処理をハードウエアで行うことにより、ＣＰＵの負担を軽減することができる。
【０００９】
前記画像表示制御装置において、前記ウインドウ画像メモリは、複数のウインドウ画像を格納しており、前記表示画素位置検出手段は、前記ウインドウ画像のそれぞれに対応して設定された複数の矩形領域について画素データの表示位置が特定の矩形領域内に存在しているか否かを判定し、前記論理積回路は、各ウインドウ画像について、前記表示画素位置判定回路の出力と前記ウインドウ画像メモリから読み出されたウインドウ画像のデータとの論理積を出力し、前記読出アドレス発生回路は、各ウインドウ画像について読出アドレスを発生し、前記画像表示制御装置は、各ウインドウ画像に付与された優先順位にしたがって、各ウインドウ画像についての論理積回路からの各出力が“１”となるウインドウ画像を判定するウインドウ画像判定回路を備え、前記アドレス出力制御回路は、論理積回路からの出力が“１”となると判定されたウインドウ画像に対応する前記読出アドレスを出力することが好ましい。
【００１０】
この構成では、ウインドウ画像を複数用意したために、どのウインドウ画像を用いて画像を表示するかを決定する必要がある。このため、表示画素位置検出手段、論理積回路、読出アドレス発生回路および読出アドレス制御回路は、前記のように構成される、前記画像表示制御装置は、上記の決定のために、ウインドウ画像判定回路を備えている。
【００１１】
まず、表示画素位置判定回路によって、表示装置に表示されるデオ画像の画素が複数のウインドウ画像に応じて設定された各矩形領域内に存在するかが判定される。また、論理積回路によって、表示画素位置判定回路の各出力とウインドウ画像メモリから読み出された複数のウインドウ画像データとの論理積が個々に出力される。すると、ウインドウ画像判定回路によって、ウインドウ画像の優先順位にしたがって、論理積回路の出力が“１”であるウインドウ画像が判定される。そして、読出アドレス出力によって、読出アドレス発生回路で発生した各ウインドウ画像に対応した読出アドレスから、上記のように判定されたウインドウ画像に対応する読出アドレスが選択されると、この読出アドレスで画像メモリから画像が読み出される。
【００１２】
これにより、複数の異なるウインドウ画像のうち、表示すべき画素が矩形領域内かつウインドウ画像内に存在する最も優先順位の高いウインドウ画像を用いて画像が表示される。これにより、ウインドウ画像の優先順位を適宜設定することにより、所望の形状で画像を表示することができる。
【００１３】
本発明の画像表示装置は、前記表示装置と、前記画像表示制御装置とを備えることにより、ハードウエア構成で任意のウインドウ画像で特定される領域に画像メモリからの画像を表示することができる。それゆえ、画像表示装置におけるＣＰＵの負担を軽減することができる。
【発明の効果】
【００１４】
本発明に係る画像表示制御装置は、以上のように、画像メモリから読み出されて表示装置に表示されるべき画像を構成する画素データの表示位置が特定の矩形領域内に存在しているか否かを２値で判定する表示画素位置判定回路と、予め設定された形状の２値データで表されるウインドウ画像を格納するウインドウ画像メモリと、前記表示画素位置判定回路の出力と前記ウインドウ画像メモリから読み出されたウインドウ画像のデータとの論理積を出力する論理積回路と、前記画像メモリから前記画像を読み出すための読み出す画素データの格納領域を指定する読出アドレスを発生する読出アドレス発生回路と、前記論理積回路の出力が“１”である期間に前記読出アドレスを出力するアドレス出力制御回路とを備えることによって、任意の形状を有するウインドウ画像で特定される領域にビデオ画像を表示する表示処理がハードウエアで実現される。それゆえ、ＣＰＵの負担を大幅に軽減することができ、低速のＣＰＵを用いることも可能となる。したがって、画像表示制御装置およびそれを備える画像表示装置のコスト低減を図ることが可能になる。
【発明を実施するための最良の形態】
【００１５】
本発明の一実施形態について図１ないし図３に基づいて説明すると、以下の通りである。
【００１６】
本実施形態に係る画像表示装置は、入力されたビデオ画像を予め用意された複数のパターンのウインドウ内に表示するために構成されている。この画像表示装置は、図１に示すように、表示画素位置検出部１、ウインドウパターンメモリ２、読出制御部３、ＡＮＤゲート部４、ウインドウプライオリティレジスタ５、読出ウインドウ番号判定部６、読出アドレス発生部７、アドレスセレクタ８、ビデオメモリ９、メモリコントローラ１０、表示タイミング発生器１１およびディスプレイデバイス１２を備えている。また、本画像表示装置において、表示画素位置検出部１、ウインドウパターンメモリ２、読出制御部３、ＡＮＤゲート部４、ウインドウプライオリティレジスタ５、読出ウインドウ番号判定部６、読出アドレス発生部７、アドレスセレクタ８、メモリコントローラ１０および表示タイミング発生器１１によって画像表示制御装置１０１が構成されている。
【００１７】
表示画素位置判定回路としての表示画素位置検出部１は、ビデオメモリ９から読み出されたビデオ画像がディスプレイデバイス１２で表示されるときのビデオ画像の画素データの、特定の矩形領域における位置（画素位置）を画素データの表示順に検出する。
【００１８】
表示画素位置検出部１は、画素位置カウンタＳＰＣを有している。
【００１９】
画素位置カウンタＳＰＣは、水平位置カウンタＨＳＰＣと垂直位置カウンタＶＳＰＣとからなっている。
【００２０】
水平位置カウンタＨＳＰＣは、画素の水平方向の位置を検出するために、ディスプレイデバイス１２に表示されるビデオ画像の画素データの入力タイミングに同期する表示タイミング発生器１１からの画素クロックＰＣＬＫをカウントすることにより、そのカウント値で表示ビデオ画像における現在の水平画素の位置（画面の左上端を基準（走査開始位置）とする）を検出して、水平画素位置データとして出力する。また、水平位置カウンタＨＳＰＣは、１ラインの全画素について画素クロックＰＣＬＫのカウントが終了するとキャリー（桁上げ）信号を出力し、水平同期信号ＨＳＹＮＣによりリセットされる。また、水平位置カウンタＨＳＰＣは、表示タイミング発生器１１から出力されるフレーム開始信号ＦＲＳ（“Ｈ”レベル）をイネーブル端子ＥＮＢにカウントイネーブル信号として受けることによって、カウントを開始する。
【００２１】
垂直位置カウンタＶＳＰＣは、画素の垂直方向の位置を検出するために、水平位置カウンタＨＳＰＣからの上記のキャリー信号をカウントして、そのカウント値を垂直画素位置データとして出力する。また、垂直位置カウンタＶＳＰＣは、垂直同期信号ＶＳＹＮＣによりリセットされる。
【００２２】
画素位置データが大きくなるほど、水平位置については画素の表示位置が表示画面の右側に位置し、垂直位置については画素の表示位置が表示画面の下側に位置する。
また、表示画素位置検出部１は、ウインドウパターンメモリ２に格納される各ウインドウ（ウインドウ番号）のｎ個ウインドウパターンＷＰ０〜ＷＰｎ−１（ウインドウ画像）に対応して、画素位置を検出する部分を有している。ウインドウパターンＷＰ０〜ＷＰｎ−１は、パーソナルコンピュータに全画面表示される壁紙のようにベース画面として表示されるウインドウパターンＷＰ０、すなわちベースウインドウ（ウインドウ番号０）を含めてｎ個用意されている。
【００２３】
例えば、表示画素位置検出部１は、ウインドウ番号１のウインドウパターンＷＰ１に対応して、水平始点レジスタＨＳＰＲ１、垂直始点レジスタＶＳＰＲ１、水平終点レジスタＨＥＰＲ１、垂直終点レジスタＶＥＰＲ１、水平始点コンパレータＨＳＣＭＰ１、垂直始点コンパレータＶＳＣＭＰ１、水平終点コンパレータＨＥＣＭＰ１、垂直終点コンパレータＶＥＣＭＰ１およびＡＮＤゲートＧ１を有している。また、表示画素位置検出部１は、ウインドウ番号ｎ−２のウインドウパターンＷＰｎ−２に対応して、水平始点レジスタＨＳＰＲｎ−２、垂直始点レジスタＶＳＰＲｎ−２、水平終点レジスタＨＥＰＲｎ−２、垂直終点レジスタＶＥＰＲｎ−２、水平始点コンパレータＨＳＣＭＰｎ−２、垂直始点コンパレータＶＳＣＭＰｎ−２、水平終点コンパレータＨＥＣＭＰｎ−２、垂直終点コンパレータＶＥＣＭＰｎ−２およびＡＮＤゲートＧｎ−２を有している。また、表示画素位置検出部１は、ウインドウ番号ｎ−１のウインドウパターンＷＰｎ−１に対応して、水平始点レジスタＨＳＰＲｎ−１、垂直始点レジスタＶＳＰＲｎ−１、水平終点レジスタＨＥＰＲｎ−１、垂直終点レジスタＶＥＰＲｎ−１、水平始点コンパレータＨＳＣＭＰｎ−１、垂直始点コンパレータＶＳＣＭＰｎ−１、水平終点コンパレータＨＥＣＭＰｎ−１、垂直終点コンパレータＶＥＣＭＰｎ−１およびＡＮＤゲートＧｎ−１を有している。
【００２４】
なお、図示はしないが、表示画素位置検出部１は、ウインドウ番号２〜ｎ−３のウインドウパターンＷＰ２〜ＷＰｎ−３に対しても、同様な画素位置を検出する部分を有している。
【００２５】
ここでは、各ウインドウパターンＷＰ１〜ＷＰｎ−１に対応する画素位置検出部分は同様に構成されているため、ウインドウ番号を特定しない（１，…ｎ−２，ｎ−１の符号を付記しない）ウインドウパターンＷＰに対応する画素位置検出部分として説明する。
【００２６】
水平始点レジスタＨＳＰＲは、ディスプレイデバイス１２に表示される表示画面Ｓ（図２（ａ）ないし（ｃ）参照）における所望の矩形領域Ｒ（Ｒ１〜Ｒｎ）の左上端に位置する画像水平開始位置データＨＳＰ（１０ビット）を格納している。垂直始点レジスタＶＳＰＲは、上記の矩形領域の左上端に位置する画像垂直開始位置データＶＳＰ（１０ビット）を格納している。水平終点レジスタＨＥＰＲは、上記の矩形領域の右下端に位置する画像水平終了位置データＨＥＰ（１０ビット）を格納している。垂直終点レジスタＶＥＰＲ１は、上記の矩形領域の左上端に位置する画像垂直終了位置データＶＥＰ（１０ビット）を格納している。
【００２７】
例えば、ウインドウ番号１に対しては、図２（ａ）に示すように、矩形領域Ｒ１について、左上端に水平開始位置データＨＳＰ１および垂直開始位置データＶＳＰ１が設定され、右下端に水平終了位置データＨＥＰ１および垂直終了位置データＶＥＰ１が設定される。また、ウインドウ番号ｎ−１に対しては、図２（ｂ）に示すように、矩形領域Ｒｎ−２について、左上端に水平開始位置データＨＳＰｎ−２および垂直開始位置データＶＳＰｎ−２が設定され、右下端に水平終了位置データＨＥＰｎ−２および垂直終了位置データＶＥＰｎ−２が設定される。また、ウインドウ番号ｎ−１に対しては、図２（ｃ）に示すように、矩形領域Ｒｎ−１について、左上端に水平開始位置データＨＳＰｎ−１および垂直開始位置データＶＳＰｎ−１が設定され、右下端に水平終了位置データＨＥＰｎ−１および垂直終了位置データＶＥＰｎ−１が設定される。
【００２８】
水平始点コンパレータＨＳＣＭＰは、水平始点レジスタＨＳＰＲから出力される画像水平開始位置データＨＳＰ（Ａ入力）と水平位置カウンタＨＳＰＣから出力される水平画素位置データ（Ｂ入力）とを順次比較する。この水平始点コンパレータＨＳＣＭＰは、Ｂ入力がＡ入力以上となったときに（Ｂ＞＝Ａ）出力を“１”とする。
【００２９】
垂直始点コンパレータＶＳＣＭＰは、垂直始点レジスタＶＳＰＲから出力される画像垂直開始位置データＶＳＰ（Ａ入力）と垂直位置カウンタＶＳＰＣから出力される垂直画素位置データ（Ｂ入力）とを順次比較する。この垂直始点コンパレータＶＳＣＭＰは、Ｂ入力がＡ入力以上となったときに（Ｂ＞＝Ａ）出力を“１”とする。
【００３０】
水平終点コンパレータＨＥＣＭＰは、水平終点レジスタＨＥＰＲから出力される画像水平終了位置データＨＥＰ（Ａ入力）と水平位置カウンタＨＳＰＣから出力される水平画素位置データ（Ｂ入力）とを順次比較する。この水平終点コンパレータＨＥＣＭＰは、Ｂ入力がＡ入力以下となったときに（Ｂ＜＝Ａ）出力を“１”とする。
【００３１】
垂直終点コンパレータＶＥＣＭＰは、垂直終点レジスタＶＥＰＲから出力される画像垂直終了位置データＶＥＰ（Ａ入力）と垂直位置カウンタＶＳＰＣから出力される垂直画素位置データ（Ｂ入力）とを順次比較する。この垂直終点コンパレータＶＥＣＭＰは、Ｂ入力がＡ入力以下となったときに（Ｂ＜＝Ａ）出力を“１”とする。
【００３２】
ＡＮＤゲートＧは、水平始点コンパレータＨＳＣＭＰ、垂直始点コンパレータＶＳＣＭＰ、水平終点コンパレータＨＥＣＭＰ、垂直終点コンパレータＶＥＣＭＰの各出力の論理積を出力する。
【００３３】
上記のように構成される各ウインドウパターンＷＰに対応する画素位置検出部分は、表示画面Ｓに表示される表示ビデオ画像の現在の画素位置が矩形領域Ｒ内に存在しているときに、各コンパレータＣＭＰから“１”を出力するので、ＡＮＤゲートＧが“１”を出力する。また、画素位置検出部分は、表示画面Ｓに表示される表示ビデオ画像の現在の画素位置が矩形領域Ｒ内に存在していないときに、各コンパレータＣＭＰのいずれか１つでも“０”を出力するので、ＡＮＤゲートＧが“０”を出力する。これにより、連続して表示される画素の位置が矩形領域Ｒ内に存在し続けている間は、画素位置検出部分から“１”の出力が維持される。
【００３４】
ウインドウ画像メモリとしてのウインドウパターンメモリ２は、ウインドウ番号１〜ｎ−１が付与された任意形状のウインドウパターンＷＰ１〜ＷＰｎ−１のデータが少なくとも格納されている。各ウインドウパターンＷＰ１〜ＷＰｎ−１のデータは、ビットマップ形式（２値）で形成されている。このウインドウパターンメモリ２は、ディスプレイデバイス１２の表示タイミングに対応する必要があるので、高速にウインドウパターンデータを読み出し可能とするＳＲＡＭなどで構成される。
【００３５】
読出制御部３は、ウインドウパターンメモリ２からの各ウインドウパターンデータの読み出しを制御するために、読出開始位置レジスタＲＳＰＲ１〜ＲＳＰＲｎ−１と、読出位置カウンタＲＰＣ１〜ＲＰＣｎ−１とを有している。以降、読出開始位置レジスタＲＳＰＲ１〜ＲＳＰＲｎ−１と、読出位置カウンタＲＰＣ１〜ＲＰＣｎ−１とをそれぞれ代表して説明する場合は、読出開始位置レジスタＲＳＰＲと、読出位置カウンタＲＰＣとする。
【００３６】
読出開始位置レジスタＲＳＰＲは、水平読出開始位置レジスタＨＲＳＰＲ（ＨＲＳＰＲ１〜ＨＲＳＰＲｎ−１）と、垂直読出開始位置レジスタＶＲＳＰＲ（ＶＲＳＰＲ１〜ＶＲＳＰＲｎ−１）とからなっている。水平読出開始位置レジスタＨＲＳＰＲは、ウインドウパターンデータの読み出しを開始する水平方向の画素位置のデータ（水平読出開始位置データＨＲＳ）を格納しており、このデータはウインドウパターンＷＰの始点である左上端からの水平方向の画素数として表される。垂直読出開始位置レジスタＶＲＳＰＲは、ウインドウパターンデータの読み出しを開始する垂直方向の画素位置のデータ（垂直読出開始位置データＶＲＳ）を格納しており、このデータは上記の左上端からの垂直方向の画素数として表される。
【００３７】
読出位置カウンタＲＰＣは、水平読出位置カウンタＨＲＰＣ（ＨＲＰＣ１〜ＨＲＰＣｎ−１）と、垂直読出位置カウンタＶＲＰＣ（ＶＲＰＣ１〜ＶＲＰＣｎ−１）とからなっている。
【００３８】
水平読出位置カウンタＨＲＰＣは、表示タイミング発生器１１から出力されるフレーム開始信号ＦＲＳによって水平読出開始位置レジスタＨＲＳＰＲからの水平読出開始位置データＨＲＳをロードし、その水平読出開始位置データＨＲＳの値から前述の画素クロックＰＣＬＫをカウントしていく。また、水平読出位置カウンタＨＲＰＣは、１ラインの画素についての画素クロックＰＣＬＫのカウントが終了するとキャリー（桁上げ）信号を出力し、水平同期信号ＨＳＹＮＣによりリセットされる。
【００３９】
垂直読出位置カウンタＶＲＰＣは、フレーム開始信号ＦＲＳによって垂直読出開始位置レジスタＶＲＳＰＲからの垂直読出開始位置データＶＲＳをロードし、その垂直読出開始位置データＶＲＳの値から水平読出位置カウンタＨＲＰＣからの上記のキャリー信号をカウントする。
【００４０】
ウインドウパターンメモリ２から対応するウインドウパターンデータを読み出すための読出アドレスは、水平読出位置カウンタＨＲＰＣから出力されるカウント値と、垂直読出位置カウンタＶＲＡＣから出力されるカウント値との組み合わせによって構成される。
【００４１】
ＡＮＤゲート部４は、表示画素位置検出部１の各ＡＮＤゲートＧ１〜Ｇｎ−１（論理積回路）からの出力と、ウインドウパターンメモリ２から読み出された各ウインドウパターンＷＰ１〜ＷＰｎ−１の画素データ（ウインドウパターンデータ）との論理積をそれぞれ画素単位で出力するＡＮＤゲートＡＧ１〜ＡＧｎ−１からなっている。ＡＮＤゲートＡＧ１〜ＡＧｎ−１から出力される“１”は、各矩形領域Ｒ１〜Ｒｎ−１内にそれぞれ存在するウインドウパターンデータのパターン部分（“１”の値）の画素データを示している。また、ＡＮＤゲートＡＧ１〜ＡＧｎ−１の出力（ＡＮＤゲート出力）は、表示画面Ｓに表示されるべき画素データ（２値）を示しているともいえる。つまり、ＡＮＤゲート出力が“１”であるときは表示すべき画素データが存在し、ＡＮＤゲート出力が“０”であるときは表示すべき画素データが存在していないということである。
【００４２】
ウインドウプライオリティレジスタ５は、ディスプレイデバイス１２の表示画面Ｓ上にビデオ画像を表示するウインドウとして用いるウインドウパターンＷＰの優先順位を決定するために、ベースウインドウ（ウインドウパターンＷＰ０）を除くウインドウパターンＷＰ１〜ＷＰｎ−１と同数の格納領域を有している。各格納領域には、優先順位にしたがってウインドウ番号が格納される。具体的には、図中左端の格納領域に最も優先順位の高いウインドウ番号が格納され、右端に近い格納領域ほど優先順位の低いウインドウ番号が格納される。また、各格納領域に格納されるウインドウ番号のデータは、ｎを表現できるｋビットで表される（ｋは２k ≧ｎ＞２k-1 を満たす）。例えば、ｎ＝８の場合、ウインドウ番号のデータは３ビットで表される。３ビットの場合、ウインドウ番号“１”〜“７”は、それぞれ“００１”〜“１１１”と表され、ベースウインドウのウインドウ番号“０”は“０００”で表される。
【００４３】
ウインドウ画像判定部としての読出ウインドウ番号判定部６は、ＡＮＤゲート部４の各ＡＮＤゲートＡＧ１〜ＡＧｎ−１からの出力と、ウインドウプライオリティレジスタ５の各格納領域に優先順位別に格納されているウインドウ番号のデータとに基づいて、読み出すべきウインドウパターンＷＰのウインドウ番号を出力する。ここで、読出ウインドウ番号判定部６の詳細について図３を参照して説明する。図３は、ｎ＝８の場合の読出ウインドウ番号判定部６の構成を示している。
【００４４】
図３に示すように、読出ウインドウ番号判定部６は、セレクタＳＥＬ１〜ＳＥＬ７と、ＡＮＤゲートＲＧ１〜ＲＧ７と、複数のインバータＩＮＶと、ＯＲゲートＯＧとを有している。
【００４５】
セレクタＳＥＬ１〜ＳＥＬ７は、ＡＮＤゲートＡＧ１〜ＡＧ７からの出力がそれぞれ入力されるデータ入力端子Ｄ１〜Ｄ７と、ウインドウプライオリティレジスタ５からのウインドウ番号のデータが個別に入力されるデータセレクト端子ＤＳとを有している。各データセレクト端子ＤＳには、セレクタＳＥＬ１〜ＳＥＬ７の順に優先順位の高いウインドウ番号データが入力される。セレクタＳＥＬ１〜ＳＥＬ７は、データ入力端子Ｄ１〜Ｄ７がそれぞれウインドウ番号１〜７に対応しており、ＡＮＤゲートＡＧ１〜ＡＧ７の出力から、データセレクト端子ＤＳに入力されるウインドウ番号データに対応する１つを選択して出力する。
【００４６】
ＡＮＤゲートＲＧ１は、セレクタＳＥＬ１の出力端子ＯＵＴから選択出力されるＡＮＤゲート出力とセレクタＳＥＬ１に入力されるウインドウ番号データ（３ビット）との論理積を出力する。ＡＮＤゲートＲＧ２は、セレクタＳＥＬ１からのＡＮＤゲート出力のインバータＩＮＶによる反転出力と、セレクタＳＥＬ２の出力端子ＯＵＴから選択出力されるＡＮＤゲート出力と、セレクタＳＥＬ２に入力されるウインドウ番号データとの論理積を出力する。また、ＡＮＤゲートＲＧ７は、セレクタＳＥＬ１〜ＳＥＬ６からの各ＡＮＤゲート出力の個別のインバータＩＮＶによる反転出力（６個）と、セレクタＳＥＬ７の出力端子ＯＵＴから選択出力されるＡＮＤゲート出力と、セレクタＳＥＬ７に入力されるウインドウ番号データとの論理積を出力する。このように、ＡＮＤゲートＲＧ２〜ＲＧ７は、対応するセレクタＳＥＬ２〜ＳＥＬ７からのＡＮＤゲート出力と、セレクタＳＥＬ２〜ＳＥＬ７に入力されるウインドウ番号データと、ＡＮＤゲートＲＧ２〜ＲＧ７に対応するセレクタＳＥＬ２〜ＳＥＬ７より前段の全てのセレクタＳＥＬ（ＳＥＬ１，ＳＥＬ１・２，…，ＳＥＬ１〜ＳＥＬ６）からのＡＮＤゲート出力のインバータＩＮＶによる反転出力との論理積を出力する。
【００４７】
上記のように構成される読出ウインドウ判定部６においては、まず、ＡＮＤゲートＡＧ１〜ＡＧ７の出力から、セレクタＳＥＬ１によって優先順位の最も高いウインドウ番号に対応する１つが出力される。セレクタＳＥＬ１からのＡＮＤゲート出力が“１”である場合、そのウインドウ番号データがＡＮＤゲートＲＧ１から出力され、さらにＯＲゲートＯＧを介して選択ウインドウ番号ＷＮとして出力される。セレクタＳＥＬ１からのＡＮＤゲート出力が“０”である場合、そのウインドウ番号データがＡＮＤゲートＲＧ１から出力されず、ＡＮＤゲートＲＧ２にセレクタＳＥＬ１からのＡＮＤゲート出力の反転出力“１”が入力される。このとき、セレクタＳＥＬ２からのＡＮＤゲート出力が“１”である場合、セレクタＳＥＬ２に入力されるウインドウ番号データがＡＮＤゲートＲＧ２から出力され、さらにＯＲゲートＯＧを介して選択ウインドウ番号ＷＮとして出力される。
【００４８】
同様に、セレクタＳＥＬ１〜ＳＥＬ６からのＡＮＤゲート出力が全て“０”である場合、ＡＮＤゲートＲＧ７にセレクタＳＥＬ１〜ＳＥＬ６からのＡＮＤゲート出力の全ての反転出力“１”が入力される。このとき、セレクタＳＥＬ７からのＡＮＤゲート出力が“１”である場合、セレクタＳＥＬ７に入力されるウインドウ番号データがＡＮＤゲートＲＧ７から、ＡＮＤゲート出力が“１”である期間に出力され、さらにＯＲゲートＯＧを介して選択ウインドウ番号ＷＮとして出力される。また、逆に、セレクタＳＥＬ７からのＡＮＤゲート出力が“０”である場合、セレクタＳＥＬ７に入力されるウインドウ番号データがＡＮＤゲートＲＧ７から出力されないので、ＯＲゲートＯＧからはベースウインドウを示す“０”（３ビットでは“０００”）が選択ウインドウ番号ＷＮとして出力される。
【００４９】
このように、読出ウインドウ判定部６は、ＡＮＤゲートＡＧ１〜ＡＧ７からの出力を、各セレクタＳＥＬ１〜ＳＥＬ７で選択順位の高いものから順次選択出力していき、“１”であるＡＮＤゲート出力を出力するセレクタＳＥＬに入力されるウインドウ番号データのみを出力する。これにより、表示されるべき画素データが存在する最も優先順位の高いウインドウパターンＷＰのウインドウ番号データが出力される。
【００５０】
読出アドレス発生回路としての読出アドレス発生部７は、各ウインドウパターンデータに対応した読出アドレスを発生するために、ウインドウ番号０〜ｎ−１に対応して、読出開始アドレスレジスタＲＳＡＲ０〜ＲＳＡＲｎ−１と、読出アドレスカウンタＲＡＣ０〜ＲＡＣｎ−１とを有している。
【００５１】
読出開始アドレスレジスタＲＳＡＲ０〜ＲＳＡＲｎ−１は、それぞれ対応するウインドウパターンＷＰ０〜ＷＰｎ−１でビデオ画像をディスプレイデバイス１２に表示するとき、ビデオメモリ９からのビデオ画像の読み出しを開始する読出開始アドレス（最初に読み出すビデオ画像の画素データを格納している領域を指定するためのアドレス）を格納している。読出アドレスカウンタＲＡＣ０〜ＲＡＣｎ−１は、対応する読出開始アドレスレジスタＲＳＡＲ０〜ＲＳＡＲｎ−１からの読出開始アドレスから画素クロックＰＣＬＫをカウントすることにより、ビデオメモリ９からビデオ画像の画素データを１つずつ読み出すための読出アドレスを出力する。
【００５２】
アドレス出力制御回路としてのアドレスセレクタ８は、読出アドレスカウンタＲＡＣ０〜ＲＡＣｎ−１からの各読出アドレスがそれぞれ入力されるデータ入力端子Ｄ０〜Ｄｎ−１と、読出ウインドウ判定部６からのウインドウ番号データが入力されるデータセレクト端子ＤＳとを有している。アドレスセレクタ８は、読出アドレスカウンタＲＡＣ０〜ＲＡＣｎ−１からの各読出アドレスのうち、データセレクト端子ＤＳに入力されるウインドウ番号データに対応する１つの読出アドレスをウインドウ番号データが入力されている期間（前述の選択ウインドウ番号ＷＮを決定したＡＮＤゲート出力が“１”を維持している期間）選択して出力端子ＯＵＴから出力する。
【００５３】
画像メモリとしてのビデオメモリ９は、ディスプレイデバイス１２の表示画面Ｓに表示されるビデオ画像データ（画素データ）を有しており、例えば、ＤＲＡＭによって構成される。このビデオメモリ９は、図示しないＣＰＵによる制御でソフトウエア的にビデオ画像（動画）が書き込まれている。
【００５４】
メモリコントローラ１０は、上記のようにビデオ画像の書き込みを制御する一方、アドレスセレクタ８から出力される読出アドレスでビデオメモリ９に格納されているビデオ画像の画素データを１つずつ読み出す制御を行う。また、メモリコントローラ１０は、ビデオ画像の読み出しの合間に入力ビデオ画像の書き込みを行う。
【００５５】
表示タイミング発生器１１は、表示に必要な水平同期信号ＨＳＹＮＣや垂直同期信号ＶＳＹＮＣなどの表示に必要なタイミング信号を発生する。また、表示タイミング信号１１は、前述の画素クロックＰＣＬＫやフレーム開始信号ＦＲＳも発生する。
【００５６】
続いて、上記のように構成される表示装置によるビデオ画像の表示動作について説明する。
【００５７】
まず、表示画素位置検出部１は、ディスプレイデバイス１２に表示されるべきビデオ画像の画素が、各ウインドウに応じて設定された各矩形領域（Ｒ１〜Ｒｎ−１）内に存在するか否かを検出する。画素が各矩形領域内に存在するときは各ＡＮＤゲートＧ１〜Ｇｎ−１から“１”が出力され、画素が各矩形領域内に存在しないときは各ＡＮＤゲートＧ１〜Ｇｎ−１から“０”が出力される。一方、ウインドウパターンメモリ２からは、読出制御部３からの読出アドレスに基づいて各ウインドウパターンデータ（２値データ）が読み出される。ウインドウパターンデータは、ウインドウパターンＷＰのパターン内部領域を“１”で表し、ウインドウパターンＷＰの外部領域を“０”で表している。
【００５８】
ＡＮＤゲート部４では、各ＡＮＤゲートＡＧ１〜ＡＧｎ−１から、表示画素位置検出部１の各出力（検出結果）と、ウインドウパターンメモリ２から読み出された各ウインドウパターンデータとの論理積が出力される。この論理積出力は、表示される画素が各矩形領域内と各ウインドウパターンＷＰのパターン内部領域とに存在するときのみ“１”となる。
【００５９】
続いて、読出ウインドウ番号判定部６では、ウインドウプライオリティレジスタ５に格納されたウインドウ番号データの優先順位の最高位から順に、論理積出力が“１”であるウインドウパターンＷＰのウインドウ番号を判定する。この結果選択されたウインドウ番号データは、選択ウインドウ番号ＷＮとして出力される。
【００６０】
アドレスセレクタ８では、上記の選択ウインドウ番号ＷＮによって、読出アドレス発生部７で発生した各ウインドウパターンＷＰに対応した読出アドレスから１つの読出アドレスが前述の選択ウインドウ番号ＷＮを決定したＡＮＤゲート出力が“１”を維持している期間に選択されて出力される。ビデオメモリ９に書き込まれたビデオ画像のデータは、メモリコントローラ１０によって上記の読出アドレスで指定された画素のデータが読み出される。そして、読み出された画素データがディスプレイデバイス１２に表示される。ここで、上記の読出アドレスは、上記の期間にアドレスセレクタ８から出力されることにより、選択ウインドウ番号ＷＮのウインドウパターンＷＰの内部領域に対応する画素をビデオメモリ９から読み出すための読出アドレスとなっている。これにより、ディスプレイデバイス１２には、選択されたウインドウパターンＷＰの内部領域にのみビデオ画像が表示される。これにより、ウインドウプライオリティレジスタ５におけるウインドウ番号の優先順位を適宜設定することにより、所望のウインドウパターンＷＰを用いてビデオ画像を表示することができる。
【００６１】
例えば、ウインドウ番号ｎ−１が選択された場合、図２（ｂ）に示す矩形領域Ｒｎ−１内に存在するビデオ画像が表示される。このとき、ウインドウ番号のｎ−１のウインドウパターンＷＰｎ−１がハート形であれば、図２（ｄ）に示すように、ディスプレイデバイス１２に表示される表示画面Ｓにおいてはハート形の領域にビデオ画像が表示されることになる。
【００６２】
このように、本実施の形態の画像表示装置は、ディスプレイデバイス１２に表示されるビデオ画像の画素が複数のウインドウに応じて設定された各矩形領域内に存在するかを検出する表示画素位置検出部１と、複数のウインドウパターンデータ（２値データ）を格納するウインドウパターンメモリ２と、表示画素位置検出部１の各出力とウインドウパターンメモリ２から読み出された複数のウインドウパターンデータとの論理積を個々に出力するＡＮＤゲート部４と、ウインドウパターンＷＰの優先順位にしたがって論理積出力が“１”であるウインドウパターンＷＰのウインドウ番号を判定する読出ウインドウ番号判定部６と、そのウインドウ番号によって読出アドレス発生部７で発生した各ウインドウパターンＷＰに対応した読出アドレスを選択するアドレスセレクタ８と、この読出アドレスでビデオメモリ９からビデオ画像を読み出すメモリコントローラ１０とを備えている。これにより、任意パターン（形状）を有するウインドウにビデオ画像を表示することができる。また、上記の表示処理がハードウエアで実現されるので、同じ処理をソフトウエアで実現することに比べてＣＰＵの負担を大幅に軽減することができる。したがって、その処理を行う回路をチップ化でき、かつ低速ＣＰＵでも対応することができることから、画像表示装置のコスト低減を図ることが可能になる。
【００６３】
また、表示画素位置検出部１で予め設定される矩形領域は、水平始点レジスタＨＳＰＲ、垂直始点レジスタＶＳＰＲ、水平終点レジスタＨＥＰＲおよび垂直終点レジスタＶＥＰＲに格納されるデータを適宜設定することにより、表示する領域を所望に設定することができる。また、読出制御部３における読出開始位置レジスタＲＳＰＲに格納するデータを適宜変更することにより、ビデオ画像を表示させるウインドウパターンの一部のみ表示させることができる。例えば、ウインドウパターンＷＰの読み出しを後半部分の画素から行うように読出開始位置レジスタＲＳＰＲに格納するデータを設定すれば、図２（ｄ）に示すハート形の下半分だけ画像表示させることも可能である。
【００６４】
なお、本実施の形態では、ビデオ画像をディスプレイデバイス１２に表示する構成について説明したが、静止画像を同様にディスプレイデバイス１２に表示する構成も本発明に含まれる。
【００６５】
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【００６６】
本発明の画像表示制御装置は、メモリに格納されたビデオ画像を所定のパターンのウインドウに読み出して表示する処理をハードウエアで行うことにより、ＣＰＵの負担が軽減されるので、各種のパターンのウインドウによって多様な形態でビデオ画像を表示する用途に好適に利用できる。
【図面の簡単な説明】
【００６７】
【図１】本発明の実施の一形態を示す画像表示装置の構成を示すブロック図である。
【図２】（ａ）ないし（ｃ）は上記画像表示装置における表示画素位置検出部によって表示画面において指定された矩形領域を示す図であり、（ｄ）は選択されたウインドウにビデオ画像を表示した状態を示す図である。
【図３】上記画像表示装置における読出ウインドウ番号判定部の構成を示す論理回路図である。
【符号の説明】
【００６８】
１ 表示画素位置検出部（表示画素位置判定回路）
２ ウインドウパターンメモリ（ウインドウ画像メモリ）
３ 読出制御部
４ ＡＮＤゲート部
５ ウインドウプライオリティレジスタ
６ 読出ウインドウ番号判定部（ウインドウ画像判定回路）
７ 読出アドレス発生部（読出アドレス発生回路）
８ アドレスセレクタ（アドレス出力制御回路）
９ ビデオメモリ（画像メモリ）
１０ メモリコントローラ
１１ 表示タイミング発生器
１２ ディスプレイデバイス（表示装置）
１０１ 画像表示制御装置
ＡＧ１〜ＡＧｎ−１ ＡＮＤゲート（論理積回路）
ＷＰ０〜ＷＰｎ−１ ウインドウパターン（ウインドウ画像）
【技術分野】
【０００１】
本発明は、入力された画像を特定のパターンのウインドウに表示する画像表示制御装置および画像表示装置に関するものである。
【背景技術】
【０００２】
従来、外部から入力されるビデオ信号を表示する表示装置においては、入力された画像を任意のウインドウ内に表示する機能を有するものがある。このような機能によれば、入力画像がウインドウ内の領域に部分的に表示され、視覚的な面白さを表現することができる。
【０００３】
例えば、特許文献１には、メモリに記憶されたビットマップのデザインと同じにウインドウのデザインを自動的に自己変更する構成が開示されている。また、特許文献２には、携帯電話機に表示される画面を任意の形状で表示する構成が開示されている。また、特許文献３には、任意の形でトリミング画像を表示するトリミングウインドウを用いる構成が開示されている。
【特許文献１】特開２００１−２４２９７５号公報（２００１年９月７日公開）
【特許文献２】特開２００１−１４１３３号公報（２００１年１月１９日公開）
【特許文献３】特開２００１−１４４７９号公報（２００１年１月１９日公開）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところが、上記のいずれの方法でも、任意形状のウインドウに画像を表示する処理をソフトウエア的に行っているため、性能の低いＣＰＵを用いた場合、動画を入力画像として表示することができない。また、高速で高価なＣＰＵを用いると、動画を入力画像として表示することができるものの、表示処理がＣＰＵに与える負荷が大きく、システム全体の処理速度を低下させてしまう。
【０００５】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、任意形状のウインドウにメモリから読み出したビデオ画像を表示する処理をハードウエアで構成することによって、画像表示処理をソフトウエア的に行うことによる上記の不都合を回避することにある。
【課題を解決するための手段】
【０００６】
本発明に係る画像表示制御装置は、画像メモリに格納された画像を表示装置に表示するために読み出す画像表示制御装置において、前記画像メモリから読み出されて表示装置に表示されるべき画像を構成する画素データの表示位置が特定の矩形領域内に存在しているか否かを２値で判定する表示画素位置判定回路と、予め設定された形状（パターン）の２値データで表されるウインドウ画像を格納するウインドウ画像メモリと、前記表示画素位置判定回路の出力と前記ウインドウ画像メモリから読み出されたウインドウ画像のデータとの論理積を出力する論理積回路と、前記画像メモリから前記画像を読み出すための読み出す画素データの格納領域を指定する読出アドレスを発生する読出アドレス発生回路と、前記論理積回路の出力が“１”である期間に前記読出アドレスを出力するアドレス出力制御回路とを備えていることを特徴としている。
【０００７】
上記の構成において、表示画素位置判定回路によって、表示装置に表示されるべき画像の画素が複数のウインドウ画像に応じて設定された各矩形領域内に存在するかが判定される（存在時“１”）。すると、論理積回路によって、表示画素位置判定回路の出力とウインドウ画像メモリから読み出されたウインドウ画像データ（２値データ）との論理積が出力される。そして、アドレス出力制御回路によって、論理積回路の出力が“１”である期間に読出アドレス発生回路からの読出アドレスが出力される。これによって、画像メモリから読み出される画像は、論理積回路の出力が“１”である期間、すなわち矩形領域内、かつウインドウ画像内に存在する画素データのみが読み出されることになる。
【０００８】
このように、ウインドウ画像の形状に画像を読み出す処理をハードウエアで行うことにより、ＣＰＵの負担を軽減することができる。
【０００９】
前記画像表示制御装置において、前記ウインドウ画像メモリは、複数のウインドウ画像を格納しており、前記表示画素位置検出手段は、前記ウインドウ画像のそれぞれに対応して設定された複数の矩形領域について画素データの表示位置が特定の矩形領域内に存在しているか否かを判定し、前記論理積回路は、各ウインドウ画像について、前記表示画素位置判定回路の出力と前記ウインドウ画像メモリから読み出されたウインドウ画像のデータとの論理積を出力し、前記読出アドレス発生回路は、各ウインドウ画像について読出アドレスを発生し、前記画像表示制御装置は、各ウインドウ画像に付与された優先順位にしたがって、各ウインドウ画像についての論理積回路からの各出力が“１”となるウインドウ画像を判定するウインドウ画像判定回路を備え、前記アドレス出力制御回路は、論理積回路からの出力が“１”となると判定されたウインドウ画像に対応する前記読出アドレスを出力することが好ましい。
【００１０】
この構成では、ウインドウ画像を複数用意したために、どのウインドウ画像を用いて画像を表示するかを決定する必要がある。このため、表示画素位置検出手段、論理積回路、読出アドレス発生回路および読出アドレス制御回路は、前記のように構成される、前記画像表示制御装置は、上記の決定のために、ウインドウ画像判定回路を備えている。
【００１１】
まず、表示画素位置判定回路によって、表示装置に表示されるデオ画像の画素が複数のウインドウ画像に応じて設定された各矩形領域内に存在するかが判定される。また、論理積回路によって、表示画素位置判定回路の各出力とウインドウ画像メモリから読み出された複数のウインドウ画像データとの論理積が個々に出力される。すると、ウインドウ画像判定回路によって、ウインドウ画像の優先順位にしたがって、論理積回路の出力が“１”であるウインドウ画像が判定される。そして、読出アドレス出力によって、読出アドレス発生回路で発生した各ウインドウ画像に対応した読出アドレスから、上記のように判定されたウインドウ画像に対応する読出アドレスが選択されると、この読出アドレスで画像メモリから画像が読み出される。
【００１２】
これにより、複数の異なるウインドウ画像のうち、表示すべき画素が矩形領域内かつウインドウ画像内に存在する最も優先順位の高いウインドウ画像を用いて画像が表示される。これにより、ウインドウ画像の優先順位を適宜設定することにより、所望の形状で画像を表示することができる。
【００１３】
本発明の画像表示装置は、前記表示装置と、前記画像表示制御装置とを備えることにより、ハードウエア構成で任意のウインドウ画像で特定される領域に画像メモリからの画像を表示することができる。それゆえ、画像表示装置におけるＣＰＵの負担を軽減することができる。
【発明の効果】
【００１４】
本発明に係る画像表示制御装置は、以上のように、画像メモリから読み出されて表示装置に表示されるべき画像を構成する画素データの表示位置が特定の矩形領域内に存在しているか否かを２値で判定する表示画素位置判定回路と、予め設定された形状の２値データで表されるウインドウ画像を格納するウインドウ画像メモリと、前記表示画素位置判定回路の出力と前記ウインドウ画像メモリから読み出されたウインドウ画像のデータとの論理積を出力する論理積回路と、前記画像メモリから前記画像を読み出すための読み出す画素データの格納領域を指定する読出アドレスを発生する読出アドレス発生回路と、前記論理積回路の出力が“１”である期間に前記読出アドレスを出力するアドレス出力制御回路とを備えることによって、任意の形状を有するウインドウ画像で特定される領域にビデオ画像を表示する表示処理がハードウエアで実現される。それゆえ、ＣＰＵの負担を大幅に軽減することができ、低速のＣＰＵを用いることも可能となる。したがって、画像表示制御装置およびそれを備える画像表示装置のコスト低減を図ることが可能になる。
【発明を実施するための最良の形態】
【００１５】
本発明の一実施形態について図１ないし図３に基づいて説明すると、以下の通りである。
【００１６】
本実施形態に係る画像表示装置は、入力されたビデオ画像を予め用意された複数のパターンのウインドウ内に表示するために構成されている。この画像表示装置は、図１に示すように、表示画素位置検出部１、ウインドウパターンメモリ２、読出制御部３、ＡＮＤゲート部４、ウインドウプライオリティレジスタ５、読出ウインドウ番号判定部６、読出アドレス発生部７、アドレスセレクタ８、ビデオメモリ９、メモリコントローラ１０、表示タイミング発生器１１およびディスプレイデバイス１２を備えている。また、本画像表示装置において、表示画素位置検出部１、ウインドウパターンメモリ２、読出制御部３、ＡＮＤゲート部４、ウインドウプライオリティレジスタ５、読出ウインドウ番号判定部６、読出アドレス発生部７、アドレスセレクタ８、メモリコントローラ１０および表示タイミング発生器１１によって画像表示制御装置１０１が構成されている。
【００１７】
表示画素位置判定回路としての表示画素位置検出部１は、ビデオメモリ９から読み出されたビデオ画像がディスプレイデバイス１２で表示されるときのビデオ画像の画素データの、特定の矩形領域における位置（画素位置）を画素データの表示順に検出する。
【００１８】
表示画素位置検出部１は、画素位置カウンタＳＰＣを有している。
【００１９】
画素位置カウンタＳＰＣは、水平位置カウンタＨＳＰＣと垂直位置カウンタＶＳＰＣとからなっている。
【００２０】
水平位置カウンタＨＳＰＣは、画素の水平方向の位置を検出するために、ディスプレイデバイス１２に表示されるビデオ画像の画素データの入力タイミングに同期する表示タイミング発生器１１からの画素クロックＰＣＬＫをカウントすることにより、そのカウント値で表示ビデオ画像における現在の水平画素の位置（画面の左上端を基準（走査開始位置）とする）を検出して、水平画素位置データとして出力する。また、水平位置カウンタＨＳＰＣは、１ラインの全画素について画素クロックＰＣＬＫのカウントが終了するとキャリー（桁上げ）信号を出力し、水平同期信号ＨＳＹＮＣによりリセットされる。また、水平位置カウンタＨＳＰＣは、表示タイミング発生器１１から出力されるフレーム開始信号ＦＲＳ（“Ｈ”レベル）をイネーブル端子ＥＮＢにカウントイネーブル信号として受けることによって、カウントを開始する。
【００２１】
垂直位置カウンタＶＳＰＣは、画素の垂直方向の位置を検出するために、水平位置カウンタＨＳＰＣからの上記のキャリー信号をカウントして、そのカウント値を垂直画素位置データとして出力する。また、垂直位置カウンタＶＳＰＣは、垂直同期信号ＶＳＹＮＣによりリセットされる。
【００２２】
画素位置データが大きくなるほど、水平位置については画素の表示位置が表示画面の右側に位置し、垂直位置については画素の表示位置が表示画面の下側に位置する。
また、表示画素位置検出部１は、ウインドウパターンメモリ２に格納される各ウインドウ（ウインドウ番号）のｎ個ウインドウパターンＷＰ０〜ＷＰｎ−１（ウインドウ画像）に対応して、画素位置を検出する部分を有している。ウインドウパターンＷＰ０〜ＷＰｎ−１は、パーソナルコンピュータに全画面表示される壁紙のようにベース画面として表示されるウインドウパターンＷＰ０、すなわちベースウインドウ（ウインドウ番号０）を含めてｎ個用意されている。
【００２３】
例えば、表示画素位置検出部１は、ウインドウ番号１のウインドウパターンＷＰ１に対応して、水平始点レジスタＨＳＰＲ１、垂直始点レジスタＶＳＰＲ１、水平終点レジスタＨＥＰＲ１、垂直終点レジスタＶＥＰＲ１、水平始点コンパレータＨＳＣＭＰ１、垂直始点コンパレータＶＳＣＭＰ１、水平終点コンパレータＨＥＣＭＰ１、垂直終点コンパレータＶＥＣＭＰ１およびＡＮＤゲートＧ１を有している。また、表示画素位置検出部１は、ウインドウ番号ｎ−２のウインドウパターンＷＰｎ−２に対応して、水平始点レジスタＨＳＰＲｎ−２、垂直始点レジスタＶＳＰＲｎ−２、水平終点レジスタＨＥＰＲｎ−２、垂直終点レジスタＶＥＰＲｎ−２、水平始点コンパレータＨＳＣＭＰｎ−２、垂直始点コンパレータＶＳＣＭＰｎ−２、水平終点コンパレータＨＥＣＭＰｎ−２、垂直終点コンパレータＶＥＣＭＰｎ−２およびＡＮＤゲートＧｎ−２を有している。また、表示画素位置検出部１は、ウインドウ番号ｎ−１のウインドウパターンＷＰｎ−１に対応して、水平始点レジスタＨＳＰＲｎ−１、垂直始点レジスタＶＳＰＲｎ−１、水平終点レジスタＨＥＰＲｎ−１、垂直終点レジスタＶＥＰＲｎ−１、水平始点コンパレータＨＳＣＭＰｎ−１、垂直始点コンパレータＶＳＣＭＰｎ−１、水平終点コンパレータＨＥＣＭＰｎ−１、垂直終点コンパレータＶＥＣＭＰｎ−１およびＡＮＤゲートＧｎ−１を有している。
【００２４】
なお、図示はしないが、表示画素位置検出部１は、ウインドウ番号２〜ｎ−３のウインドウパターンＷＰ２〜ＷＰｎ−３に対しても、同様な画素位置を検出する部分を有している。
【００２５】
ここでは、各ウインドウパターンＷＰ１〜ＷＰｎ−１に対応する画素位置検出部分は同様に構成されているため、ウインドウ番号を特定しない（１，…ｎ−２，ｎ−１の符号を付記しない）ウインドウパターンＷＰに対応する画素位置検出部分として説明する。
【００２６】
水平始点レジスタＨＳＰＲは、ディスプレイデバイス１２に表示される表示画面Ｓ（図２（ａ）ないし（ｃ）参照）における所望の矩形領域Ｒ（Ｒ１〜Ｒｎ）の左上端に位置する画像水平開始位置データＨＳＰ（１０ビット）を格納している。垂直始点レジスタＶＳＰＲは、上記の矩形領域の左上端に位置する画像垂直開始位置データＶＳＰ（１０ビット）を格納している。水平終点レジスタＨＥＰＲは、上記の矩形領域の右下端に位置する画像水平終了位置データＨＥＰ（１０ビット）を格納している。垂直終点レジスタＶＥＰＲ１は、上記の矩形領域の左上端に位置する画像垂直終了位置データＶＥＰ（１０ビット）を格納している。
【００２７】
例えば、ウインドウ番号１に対しては、図２（ａ）に示すように、矩形領域Ｒ１について、左上端に水平開始位置データＨＳＰ１および垂直開始位置データＶＳＰ１が設定され、右下端に水平終了位置データＨＥＰ１および垂直終了位置データＶＥＰ１が設定される。また、ウインドウ番号ｎ−１に対しては、図２（ｂ）に示すように、矩形領域Ｒｎ−２について、左上端に水平開始位置データＨＳＰｎ−２および垂直開始位置データＶＳＰｎ−２が設定され、右下端に水平終了位置データＨＥＰｎ−２および垂直終了位置データＶＥＰｎ−２が設定される。また、ウインドウ番号ｎ−１に対しては、図２（ｃ）に示すように、矩形領域Ｒｎ−１について、左上端に水平開始位置データＨＳＰｎ−１および垂直開始位置データＶＳＰｎ−１が設定され、右下端に水平終了位置データＨＥＰｎ−１および垂直終了位置データＶＥＰｎ−１が設定される。
【００２８】
水平始点コンパレータＨＳＣＭＰは、水平始点レジスタＨＳＰＲから出力される画像水平開始位置データＨＳＰ（Ａ入力）と水平位置カウンタＨＳＰＣから出力される水平画素位置データ（Ｂ入力）とを順次比較する。この水平始点コンパレータＨＳＣＭＰは、Ｂ入力がＡ入力以上となったときに（Ｂ＞＝Ａ）出力を“１”とする。
【００２９】
垂直始点コンパレータＶＳＣＭＰは、垂直始点レジスタＶＳＰＲから出力される画像垂直開始位置データＶＳＰ（Ａ入力）と垂直位置カウンタＶＳＰＣから出力される垂直画素位置データ（Ｂ入力）とを順次比較する。この垂直始点コンパレータＶＳＣＭＰは、Ｂ入力がＡ入力以上となったときに（Ｂ＞＝Ａ）出力を“１”とする。
【００３０】
水平終点コンパレータＨＥＣＭＰは、水平終点レジスタＨＥＰＲから出力される画像水平終了位置データＨＥＰ（Ａ入力）と水平位置カウンタＨＳＰＣから出力される水平画素位置データ（Ｂ入力）とを順次比較する。この水平終点コンパレータＨＥＣＭＰは、Ｂ入力がＡ入力以下となったときに（Ｂ＜＝Ａ）出力を“１”とする。
【００３１】
垂直終点コンパレータＶＥＣＭＰは、垂直終点レジスタＶＥＰＲから出力される画像垂直終了位置データＶＥＰ（Ａ入力）と垂直位置カウンタＶＳＰＣから出力される垂直画素位置データ（Ｂ入力）とを順次比較する。この垂直終点コンパレータＶＥＣＭＰは、Ｂ入力がＡ入力以下となったときに（Ｂ＜＝Ａ）出力を“１”とする。
【００３２】
ＡＮＤゲートＧは、水平始点コンパレータＨＳＣＭＰ、垂直始点コンパレータＶＳＣＭＰ、水平終点コンパレータＨＥＣＭＰ、垂直終点コンパレータＶＥＣＭＰの各出力の論理積を出力する。
【００３３】
上記のように構成される各ウインドウパターンＷＰに対応する画素位置検出部分は、表示画面Ｓに表示される表示ビデオ画像の現在の画素位置が矩形領域Ｒ内に存在しているときに、各コンパレータＣＭＰから“１”を出力するので、ＡＮＤゲートＧが“１”を出力する。また、画素位置検出部分は、表示画面Ｓに表示される表示ビデオ画像の現在の画素位置が矩形領域Ｒ内に存在していないときに、各コンパレータＣＭＰのいずれか１つでも“０”を出力するので、ＡＮＤゲートＧが“０”を出力する。これにより、連続して表示される画素の位置が矩形領域Ｒ内に存在し続けている間は、画素位置検出部分から“１”の出力が維持される。
【００３４】
ウインドウ画像メモリとしてのウインドウパターンメモリ２は、ウインドウ番号１〜ｎ−１が付与された任意形状のウインドウパターンＷＰ１〜ＷＰｎ−１のデータが少なくとも格納されている。各ウインドウパターンＷＰ１〜ＷＰｎ−１のデータは、ビットマップ形式（２値）で形成されている。このウインドウパターンメモリ２は、ディスプレイデバイス１２の表示タイミングに対応する必要があるので、高速にウインドウパターンデータを読み出し可能とするＳＲＡＭなどで構成される。
【００３５】
読出制御部３は、ウインドウパターンメモリ２からの各ウインドウパターンデータの読み出しを制御するために、読出開始位置レジスタＲＳＰＲ１〜ＲＳＰＲｎ−１と、読出位置カウンタＲＰＣ１〜ＲＰＣｎ−１とを有している。以降、読出開始位置レジスタＲＳＰＲ１〜ＲＳＰＲｎ−１と、読出位置カウンタＲＰＣ１〜ＲＰＣｎ−１とをそれぞれ代表して説明する場合は、読出開始位置レジスタＲＳＰＲと、読出位置カウンタＲＰＣとする。
【００３６】
読出開始位置レジスタＲＳＰＲは、水平読出開始位置レジスタＨＲＳＰＲ（ＨＲＳＰＲ１〜ＨＲＳＰＲｎ−１）と、垂直読出開始位置レジスタＶＲＳＰＲ（ＶＲＳＰＲ１〜ＶＲＳＰＲｎ−１）とからなっている。水平読出開始位置レジスタＨＲＳＰＲは、ウインドウパターンデータの読み出しを開始する水平方向の画素位置のデータ（水平読出開始位置データＨＲＳ）を格納しており、このデータはウインドウパターンＷＰの始点である左上端からの水平方向の画素数として表される。垂直読出開始位置レジスタＶＲＳＰＲは、ウインドウパターンデータの読み出しを開始する垂直方向の画素位置のデータ（垂直読出開始位置データＶＲＳ）を格納しており、このデータは上記の左上端からの垂直方向の画素数として表される。
【００３７】
読出位置カウンタＲＰＣは、水平読出位置カウンタＨＲＰＣ（ＨＲＰＣ１〜ＨＲＰＣｎ−１）と、垂直読出位置カウンタＶＲＰＣ（ＶＲＰＣ１〜ＶＲＰＣｎ−１）とからなっている。
【００３８】
水平読出位置カウンタＨＲＰＣは、表示タイミング発生器１１から出力されるフレーム開始信号ＦＲＳによって水平読出開始位置レジスタＨＲＳＰＲからの水平読出開始位置データＨＲＳをロードし、その水平読出開始位置データＨＲＳの値から前述の画素クロックＰＣＬＫをカウントしていく。また、水平読出位置カウンタＨＲＰＣは、１ラインの画素についての画素クロックＰＣＬＫのカウントが終了するとキャリー（桁上げ）信号を出力し、水平同期信号ＨＳＹＮＣによりリセットされる。
【００３９】
垂直読出位置カウンタＶＲＰＣは、フレーム開始信号ＦＲＳによって垂直読出開始位置レジスタＶＲＳＰＲからの垂直読出開始位置データＶＲＳをロードし、その垂直読出開始位置データＶＲＳの値から水平読出位置カウンタＨＲＰＣからの上記のキャリー信号をカウントする。
【００４０】
ウインドウパターンメモリ２から対応するウインドウパターンデータを読み出すための読出アドレスは、水平読出位置カウンタＨＲＰＣから出力されるカウント値と、垂直読出位置カウンタＶＲＡＣから出力されるカウント値との組み合わせによって構成される。
【００４１】
ＡＮＤゲート部４は、表示画素位置検出部１の各ＡＮＤゲートＧ１〜Ｇｎ−１（論理積回路）からの出力と、ウインドウパターンメモリ２から読み出された各ウインドウパターンＷＰ１〜ＷＰｎ−１の画素データ（ウインドウパターンデータ）との論理積をそれぞれ画素単位で出力するＡＮＤゲートＡＧ１〜ＡＧｎ−１からなっている。ＡＮＤゲートＡＧ１〜ＡＧｎ−１から出力される“１”は、各矩形領域Ｒ１〜Ｒｎ−１内にそれぞれ存在するウインドウパターンデータのパターン部分（“１”の値）の画素データを示している。また、ＡＮＤゲートＡＧ１〜ＡＧｎ−１の出力（ＡＮＤゲート出力）は、表示画面Ｓに表示されるべき画素データ（２値）を示しているともいえる。つまり、ＡＮＤゲート出力が“１”であるときは表示すべき画素データが存在し、ＡＮＤゲート出力が“０”であるときは表示すべき画素データが存在していないということである。
【００４２】
ウインドウプライオリティレジスタ５は、ディスプレイデバイス１２の表示画面Ｓ上にビデオ画像を表示するウインドウとして用いるウインドウパターンＷＰの優先順位を決定するために、ベースウインドウ（ウインドウパターンＷＰ０）を除くウインドウパターンＷＰ１〜ＷＰｎ−１と同数の格納領域を有している。各格納領域には、優先順位にしたがってウインドウ番号が格納される。具体的には、図中左端の格納領域に最も優先順位の高いウインドウ番号が格納され、右端に近い格納領域ほど優先順位の低いウインドウ番号が格納される。また、各格納領域に格納されるウインドウ番号のデータは、ｎを表現できるｋビットで表される（ｋは２k ≧ｎ＞２k-1 を満たす）。例えば、ｎ＝８の場合、ウインドウ番号のデータは３ビットで表される。３ビットの場合、ウインドウ番号“１”〜“７”は、それぞれ“００１”〜“１１１”と表され、ベースウインドウのウインドウ番号“０”は“０００”で表される。
【００４３】
ウインドウ画像判定部としての読出ウインドウ番号判定部６は、ＡＮＤゲート部４の各ＡＮＤゲートＡＧ１〜ＡＧｎ−１からの出力と、ウインドウプライオリティレジスタ５の各格納領域に優先順位別に格納されているウインドウ番号のデータとに基づいて、読み出すべきウインドウパターンＷＰのウインドウ番号を出力する。ここで、読出ウインドウ番号判定部６の詳細について図３を参照して説明する。図３は、ｎ＝８の場合の読出ウインドウ番号判定部６の構成を示している。
【００４４】
図３に示すように、読出ウインドウ番号判定部６は、セレクタＳＥＬ１〜ＳＥＬ７と、ＡＮＤゲートＲＧ１〜ＲＧ７と、複数のインバータＩＮＶと、ＯＲゲートＯＧとを有している。
【００４５】
セレクタＳＥＬ１〜ＳＥＬ７は、ＡＮＤゲートＡＧ１〜ＡＧ７からの出力がそれぞれ入力されるデータ入力端子Ｄ１〜Ｄ７と、ウインドウプライオリティレジスタ５からのウインドウ番号のデータが個別に入力されるデータセレクト端子ＤＳとを有している。各データセレクト端子ＤＳには、セレクタＳＥＬ１〜ＳＥＬ７の順に優先順位の高いウインドウ番号データが入力される。セレクタＳＥＬ１〜ＳＥＬ７は、データ入力端子Ｄ１〜Ｄ７がそれぞれウインドウ番号１〜７に対応しており、ＡＮＤゲートＡＧ１〜ＡＧ７の出力から、データセレクト端子ＤＳに入力されるウインドウ番号データに対応する１つを選択して出力する。
【００４６】
ＡＮＤゲートＲＧ１は、セレクタＳＥＬ１の出力端子ＯＵＴから選択出力されるＡＮＤゲート出力とセレクタＳＥＬ１に入力されるウインドウ番号データ（３ビット）との論理積を出力する。ＡＮＤゲートＲＧ２は、セレクタＳＥＬ１からのＡＮＤゲート出力のインバータＩＮＶによる反転出力と、セレクタＳＥＬ２の出力端子ＯＵＴから選択出力されるＡＮＤゲート出力と、セレクタＳＥＬ２に入力されるウインドウ番号データとの論理積を出力する。また、ＡＮＤゲートＲＧ７は、セレクタＳＥＬ１〜ＳＥＬ６からの各ＡＮＤゲート出力の個別のインバータＩＮＶによる反転出力（６個）と、セレクタＳＥＬ７の出力端子ＯＵＴから選択出力されるＡＮＤゲート出力と、セレクタＳＥＬ７に入力されるウインドウ番号データとの論理積を出力する。このように、ＡＮＤゲートＲＧ２〜ＲＧ７は、対応するセレクタＳＥＬ２〜ＳＥＬ７からのＡＮＤゲート出力と、セレクタＳＥＬ２〜ＳＥＬ７に入力されるウインドウ番号データと、ＡＮＤゲートＲＧ２〜ＲＧ７に対応するセレクタＳＥＬ２〜ＳＥＬ７より前段の全てのセレクタＳＥＬ（ＳＥＬ１，ＳＥＬ１・２，…，ＳＥＬ１〜ＳＥＬ６）からのＡＮＤゲート出力のインバータＩＮＶによる反転出力との論理積を出力する。
【００４７】
上記のように構成される読出ウインドウ判定部６においては、まず、ＡＮＤゲートＡＧ１〜ＡＧ７の出力から、セレクタＳＥＬ１によって優先順位の最も高いウインドウ番号に対応する１つが出力される。セレクタＳＥＬ１からのＡＮＤゲート出力が“１”である場合、そのウインドウ番号データがＡＮＤゲートＲＧ１から出力され、さらにＯＲゲートＯＧを介して選択ウインドウ番号ＷＮとして出力される。セレクタＳＥＬ１からのＡＮＤゲート出力が“０”である場合、そのウインドウ番号データがＡＮＤゲートＲＧ１から出力されず、ＡＮＤゲートＲＧ２にセレクタＳＥＬ１からのＡＮＤゲート出力の反転出力“１”が入力される。このとき、セレクタＳＥＬ２からのＡＮＤゲート出力が“１”である場合、セレクタＳＥＬ２に入力されるウインドウ番号データがＡＮＤゲートＲＧ２から出力され、さらにＯＲゲートＯＧを介して選択ウインドウ番号ＷＮとして出力される。
【００４８】
同様に、セレクタＳＥＬ１〜ＳＥＬ６からのＡＮＤゲート出力が全て“０”である場合、ＡＮＤゲートＲＧ７にセレクタＳＥＬ１〜ＳＥＬ６からのＡＮＤゲート出力の全ての反転出力“１”が入力される。このとき、セレクタＳＥＬ７からのＡＮＤゲート出力が“１”である場合、セレクタＳＥＬ７に入力されるウインドウ番号データがＡＮＤゲートＲＧ７から、ＡＮＤゲート出力が“１”である期間に出力され、さらにＯＲゲートＯＧを介して選択ウインドウ番号ＷＮとして出力される。また、逆に、セレクタＳＥＬ７からのＡＮＤゲート出力が“０”である場合、セレクタＳＥＬ７に入力されるウインドウ番号データがＡＮＤゲートＲＧ７から出力されないので、ＯＲゲートＯＧからはベースウインドウを示す“０”（３ビットでは“０００”）が選択ウインドウ番号ＷＮとして出力される。
【００４９】
このように、読出ウインドウ判定部６は、ＡＮＤゲートＡＧ１〜ＡＧ７からの出力を、各セレクタＳＥＬ１〜ＳＥＬ７で選択順位の高いものから順次選択出力していき、“１”であるＡＮＤゲート出力を出力するセレクタＳＥＬに入力されるウインドウ番号データのみを出力する。これにより、表示されるべき画素データが存在する最も優先順位の高いウインドウパターンＷＰのウインドウ番号データが出力される。
【００５０】
読出アドレス発生回路としての読出アドレス発生部７は、各ウインドウパターンデータに対応した読出アドレスを発生するために、ウインドウ番号０〜ｎ−１に対応して、読出開始アドレスレジスタＲＳＡＲ０〜ＲＳＡＲｎ−１と、読出アドレスカウンタＲＡＣ０〜ＲＡＣｎ−１とを有している。
【００５１】
読出開始アドレスレジスタＲＳＡＲ０〜ＲＳＡＲｎ−１は、それぞれ対応するウインドウパターンＷＰ０〜ＷＰｎ−１でビデオ画像をディスプレイデバイス１２に表示するとき、ビデオメモリ９からのビデオ画像の読み出しを開始する読出開始アドレス（最初に読み出すビデオ画像の画素データを格納している領域を指定するためのアドレス）を格納している。読出アドレスカウンタＲＡＣ０〜ＲＡＣｎ−１は、対応する読出開始アドレスレジスタＲＳＡＲ０〜ＲＳＡＲｎ−１からの読出開始アドレスから画素クロックＰＣＬＫをカウントすることにより、ビデオメモリ９からビデオ画像の画素データを１つずつ読み出すための読出アドレスを出力する。
【００５２】
アドレス出力制御回路としてのアドレスセレクタ８は、読出アドレスカウンタＲＡＣ０〜ＲＡＣｎ−１からの各読出アドレスがそれぞれ入力されるデータ入力端子Ｄ０〜Ｄｎ−１と、読出ウインドウ判定部６からのウインドウ番号データが入力されるデータセレクト端子ＤＳとを有している。アドレスセレクタ８は、読出アドレスカウンタＲＡＣ０〜ＲＡＣｎ−１からの各読出アドレスのうち、データセレクト端子ＤＳに入力されるウインドウ番号データに対応する１つの読出アドレスをウインドウ番号データが入力されている期間（前述の選択ウインドウ番号ＷＮを決定したＡＮＤゲート出力が“１”を維持している期間）選択して出力端子ＯＵＴから出力する。
【００５３】
画像メモリとしてのビデオメモリ９は、ディスプレイデバイス１２の表示画面Ｓに表示されるビデオ画像データ（画素データ）を有しており、例えば、ＤＲＡＭによって構成される。このビデオメモリ９は、図示しないＣＰＵによる制御でソフトウエア的にビデオ画像（動画）が書き込まれている。
【００５４】
メモリコントローラ１０は、上記のようにビデオ画像の書き込みを制御する一方、アドレスセレクタ８から出力される読出アドレスでビデオメモリ９に格納されているビデオ画像の画素データを１つずつ読み出す制御を行う。また、メモリコントローラ１０は、ビデオ画像の読み出しの合間に入力ビデオ画像の書き込みを行う。
【００５５】
表示タイミング発生器１１は、表示に必要な水平同期信号ＨＳＹＮＣや垂直同期信号ＶＳＹＮＣなどの表示に必要なタイミング信号を発生する。また、表示タイミング信号１１は、前述の画素クロックＰＣＬＫやフレーム開始信号ＦＲＳも発生する。
【００５６】
続いて、上記のように構成される表示装置によるビデオ画像の表示動作について説明する。
【００５７】
まず、表示画素位置検出部１は、ディスプレイデバイス１２に表示されるべきビデオ画像の画素が、各ウインドウに応じて設定された各矩形領域（Ｒ１〜Ｒｎ−１）内に存在するか否かを検出する。画素が各矩形領域内に存在するときは各ＡＮＤゲートＧ１〜Ｇｎ−１から“１”が出力され、画素が各矩形領域内に存在しないときは各ＡＮＤゲートＧ１〜Ｇｎ−１から“０”が出力される。一方、ウインドウパターンメモリ２からは、読出制御部３からの読出アドレスに基づいて各ウインドウパターンデータ（２値データ）が読み出される。ウインドウパターンデータは、ウインドウパターンＷＰのパターン内部領域を“１”で表し、ウインドウパターンＷＰの外部領域を“０”で表している。
【００５８】
ＡＮＤゲート部４では、各ＡＮＤゲートＡＧ１〜ＡＧｎ−１から、表示画素位置検出部１の各出力（検出結果）と、ウインドウパターンメモリ２から読み出された各ウインドウパターンデータとの論理積が出力される。この論理積出力は、表示される画素が各矩形領域内と各ウインドウパターンＷＰのパターン内部領域とに存在するときのみ“１”となる。
【００５９】
続いて、読出ウインドウ番号判定部６では、ウインドウプライオリティレジスタ５に格納されたウインドウ番号データの優先順位の最高位から順に、論理積出力が“１”であるウインドウパターンＷＰのウインドウ番号を判定する。この結果選択されたウインドウ番号データは、選択ウインドウ番号ＷＮとして出力される。
【００６０】
アドレスセレクタ８では、上記の選択ウインドウ番号ＷＮによって、読出アドレス発生部７で発生した各ウインドウパターンＷＰに対応した読出アドレスから１つの読出アドレスが前述の選択ウインドウ番号ＷＮを決定したＡＮＤゲート出力が“１”を維持している期間に選択されて出力される。ビデオメモリ９に書き込まれたビデオ画像のデータは、メモリコントローラ１０によって上記の読出アドレスで指定された画素のデータが読み出される。そして、読み出された画素データがディスプレイデバイス１２に表示される。ここで、上記の読出アドレスは、上記の期間にアドレスセレクタ８から出力されることにより、選択ウインドウ番号ＷＮのウインドウパターンＷＰの内部領域に対応する画素をビデオメモリ９から読み出すための読出アドレスとなっている。これにより、ディスプレイデバイス１２には、選択されたウインドウパターンＷＰの内部領域にのみビデオ画像が表示される。これにより、ウインドウプライオリティレジスタ５におけるウインドウ番号の優先順位を適宜設定することにより、所望のウインドウパターンＷＰを用いてビデオ画像を表示することができる。
【００６１】
例えば、ウインドウ番号ｎ−１が選択された場合、図２（ｂ）に示す矩形領域Ｒｎ−１内に存在するビデオ画像が表示される。このとき、ウインドウ番号のｎ−１のウインドウパターンＷＰｎ−１がハート形であれば、図２（ｄ）に示すように、ディスプレイデバイス１２に表示される表示画面Ｓにおいてはハート形の領域にビデオ画像が表示されることになる。
【００６２】
このように、本実施の形態の画像表示装置は、ディスプレイデバイス１２に表示されるビデオ画像の画素が複数のウインドウに応じて設定された各矩形領域内に存在するかを検出する表示画素位置検出部１と、複数のウインドウパターンデータ（２値データ）を格納するウインドウパターンメモリ２と、表示画素位置検出部１の各出力とウインドウパターンメモリ２から読み出された複数のウインドウパターンデータとの論理積を個々に出力するＡＮＤゲート部４と、ウインドウパターンＷＰの優先順位にしたがって論理積出力が“１”であるウインドウパターンＷＰのウインドウ番号を判定する読出ウインドウ番号判定部６と、そのウインドウ番号によって読出アドレス発生部７で発生した各ウインドウパターンＷＰに対応した読出アドレスを選択するアドレスセレクタ８と、この読出アドレスでビデオメモリ９からビデオ画像を読み出すメモリコントローラ１０とを備えている。これにより、任意パターン（形状）を有するウインドウにビデオ画像を表示することができる。また、上記の表示処理がハードウエアで実現されるので、同じ処理をソフトウエアで実現することに比べてＣＰＵの負担を大幅に軽減することができる。したがって、その処理を行う回路をチップ化でき、かつ低速ＣＰＵでも対応することができることから、画像表示装置のコスト低減を図ることが可能になる。
【００６３】
また、表示画素位置検出部１で予め設定される矩形領域は、水平始点レジスタＨＳＰＲ、垂直始点レジスタＶＳＰＲ、水平終点レジスタＨＥＰＲおよび垂直終点レジスタＶＥＰＲに格納されるデータを適宜設定することにより、表示する領域を所望に設定することができる。また、読出制御部３における読出開始位置レジスタＲＳＰＲに格納するデータを適宜変更することにより、ビデオ画像を表示させるウインドウパターンの一部のみ表示させることができる。例えば、ウインドウパターンＷＰの読み出しを後半部分の画素から行うように読出開始位置レジスタＲＳＰＲに格納するデータを設定すれば、図２（ｄ）に示すハート形の下半分だけ画像表示させることも可能である。
【００６４】
なお、本実施の形態では、ビデオ画像をディスプレイデバイス１２に表示する構成について説明したが、静止画像を同様にディスプレイデバイス１２に表示する構成も本発明に含まれる。
【００６５】
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【００６６】
本発明の画像表示制御装置は、メモリに格納されたビデオ画像を所定のパターンのウインドウに読み出して表示する処理をハードウエアで行うことにより、ＣＰＵの負担が軽減されるので、各種のパターンのウインドウによって多様な形態でビデオ画像を表示する用途に好適に利用できる。
【図面の簡単な説明】
【００６７】
【図１】本発明の実施の一形態を示す画像表示装置の構成を示すブロック図である。
【図２】（ａ）ないし（ｃ）は上記画像表示装置における表示画素位置検出部によって表示画面において指定された矩形領域を示す図であり、（ｄ）は選択されたウインドウにビデオ画像を表示した状態を示す図である。
【図３】上記画像表示装置における読出ウインドウ番号判定部の構成を示す論理回路図である。
【符号の説明】
【００６８】
１ 表示画素位置検出部（表示画素位置判定回路）
２ ウインドウパターンメモリ（ウインドウ画像メモリ）
３ 読出制御部
４ ＡＮＤゲート部
５ ウインドウプライオリティレジスタ
６ 読出ウインドウ番号判定部（ウインドウ画像判定回路）
７ 読出アドレス発生部（読出アドレス発生回路）
８ アドレスセレクタ（アドレス出力制御回路）
９ ビデオメモリ（画像メモリ）
１０ メモリコントローラ
１１ 表示タイミング発生器
１２ ディスプレイデバイス（表示装置）
１０１ 画像表示制御装置
ＡＧ１〜ＡＧｎ−１ ＡＮＤゲート（論理積回路）
ＷＰ０〜ＷＰｎ−１ ウインドウパターン（ウインドウ画像）
【特許請求の範囲】
【請求項１】
画像メモリに格納された画像を表示装置に表示するために読み出す画像表示制御装置において、
前記画像メモリから読み出されて表示装置に表示されるべき画像を構成する画素データの表示位置が特定の矩形領域内に存在しているか否かを２値で判定する表示画素位置判定回路と、
予め設定された形状の２値データで表されるウインドウ画像を格納するウインドウ画像メモリと、
前記表示画素位置判定回路の出力と前記ウインドウ画像メモリから読み出されたウインドウ画像のデータとの論理積を出力する論理積回路と、
前記画像メモリから前記画像を読み出すための読み出す画素データの格納領域を指定する読出アドレスを発生する読出アドレス発生回路と、
前記論理積回路の出力が“１”である期間に前記読出アドレスを出力するアドレス出力制御回路とを備えていることを特徴とする画像表示制御装置。
【請求項２】
前記ウインドウ画像メモリは、複数のウインドウ画像を格納しており、
前記表示画素位置検出手段は、前記ウインドウ画像のそれぞれに対応して設定された複数の矩形領域について画素データの表示位置が特定の矩形領域内に存在しているか否かを判定し、
前記論理積回路は、各ウインドウ画像について、前記表示画素位置判定回路の出力と前記ウインドウ画像メモリから読み出されたウインドウ画像のデータとの論理積を出力し、
前記読出アドレス発生回路は、各ウインドウ画像について読出アドレスを発生し、
前記画像表示制御装置は、各ウインドウ画像に付与された優先順位にしたがって、各ウインドウ画像についての論理積回路からの各出力が“１”となるウインドウ画像を判定するウインドウ画像判定回路を備え、
前記アドレス出力制御回路は、論理積回路からの出力が“１”となると判定されたウインドウ画像に対応する前記読出アドレスを出力することを特徴とする請求項１に記載の画像表示制御装置。
【請求項３】
前記表示装置と、
請求項１または２に記載の画像表示制御装置とを備えていることを特徴とする画像表示装置。
【請求項１】
画像メモリに格納された画像を表示装置に表示するために読み出す画像表示制御装置において、
前記画像メモリから読み出されて表示装置に表示されるべき画像を構成する画素データの表示位置が特定の矩形領域内に存在しているか否かを２値で判定する表示画素位置判定回路と、
予め設定された形状の２値データで表されるウインドウ画像を格納するウインドウ画像メモリと、
前記表示画素位置判定回路の出力と前記ウインドウ画像メモリから読み出されたウインドウ画像のデータとの論理積を出力する論理積回路と、
前記画像メモリから前記画像を読み出すための読み出す画素データの格納領域を指定する読出アドレスを発生する読出アドレス発生回路と、
前記論理積回路の出力が“１”である期間に前記読出アドレスを出力するアドレス出力制御回路とを備えていることを特徴とする画像表示制御装置。
【請求項２】
前記ウインドウ画像メモリは、複数のウインドウ画像を格納しており、
前記表示画素位置検出手段は、前記ウインドウ画像のそれぞれに対応して設定された複数の矩形領域について画素データの表示位置が特定の矩形領域内に存在しているか否かを判定し、
前記論理積回路は、各ウインドウ画像について、前記表示画素位置判定回路の出力と前記ウインドウ画像メモリから読み出されたウインドウ画像のデータとの論理積を出力し、
前記読出アドレス発生回路は、各ウインドウ画像について読出アドレスを発生し、
前記画像表示制御装置は、各ウインドウ画像に付与された優先順位にしたがって、各ウインドウ画像についての論理積回路からの各出力が“１”となるウインドウ画像を判定するウインドウ画像判定回路を備え、
前記アドレス出力制御回路は、論理積回路からの出力が“１”となると判定されたウインドウ画像に対応する前記読出アドレスを出力することを特徴とする請求項１に記載の画像表示制御装置。
【請求項３】
前記表示装置と、
請求項１または２に記載の画像表示制御装置とを備えていることを特徴とする画像表示装置。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２００６−３３０５６４（Ｐ２００６−３３０５６４Ａ）
【公開日】平成１８年１２月７日（２００６．１２．７）
【国際特許分類】
【出願番号】特願２００５−１５７１３４（Ｐ２００５−１５７１３４）
【出願日】平成１７年５月３０日（２００５．５．３０）
【出願人】（０００１３４１０９）株式会社デジタル (224)
【Ｆターム（参考）】
【公開日】平成１８年１２月７日（２００６．１２．７）
【国際特許分類】
【出願日】平成１７年５月３０日（２００５．５．３０）
【出願人】（０００１３４１０９）株式会社デジタル (224)
【Ｆターム（参考）】
[ Back to top ]