画像表示装置及びその駆動方法
【課題】高精細・高画質を実現する画像表示装置及びその駆動方法を提案する。また、駆動トランジスタのヒステリシス特性による画質の悪化を抑制する。
【解決手段】表示素子と、表示領域と、画素回路と、データ線と、を含む画像表示装置であって、画素回路は、ゲート電極とソース電極との間に印加される電圧に応じてドレイン電極に電流を流す駆動トランジスタと、駆動トランジスタの前記ゲート電極と前記ドレイン電極とを接続する第１スイッチング素子と、駆動トランジスタの前記ゲート電極に、一電極が接続される第１キャパシタと、第１キャパシタの他電極と電源を接続する第２スイッチング素子と、データ線に、一電極が接続される第２キャパシタと、第１キャパシタの他電極と第２キャパシタの他電極を接続する第３スイッチング素子と、駆動トランジスタの前記ドレイン電極と表示素子を接続する第４スイッチング素子と、を含むことを特徴とする画像表示装置。
【解決手段】表示素子と、表示領域と、画素回路と、データ線と、を含む画像表示装置であって、画素回路は、ゲート電極とソース電極との間に印加される電圧に応じてドレイン電極に電流を流す駆動トランジスタと、駆動トランジスタの前記ゲート電極と前記ドレイン電極とを接続する第１スイッチング素子と、駆動トランジスタの前記ゲート電極に、一電極が接続される第１キャパシタと、第１キャパシタの他電極と電源を接続する第２スイッチング素子と、データ線に、一電極が接続される第２キャパシタと、第１キャパシタの他電極と第２キャパシタの他電極を接続する第３スイッチング素子と、駆動トランジスタの前記ドレイン電極と表示素子を接続する第４スイッチング素子と、を含むことを特徴とする画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像表示装置及びその駆動方法に関し、特に有機ＥＬ表示装置に関する。
【背景技術】
【０００２】
アクティブマトリックス型有機ＥＬ表示装置の表示領域には有機ＥＬ素子がマトリックス状に配置されて、各有機ＥＬ素子に対応する薄膜トランジスタ（ＴＦＴ）で構成された画素回路によって、有機ＥＬ素子が制御されて表示が行われる。各画素回路を制御する駆動回路は表示領域の周辺部に設けられ、画素領域周辺にはその他に、電源配線、信号配線といった配線が形成される。有機ＥＬ素子は、２つの電極の間に正孔輸送層、発光層、電子輸送層、電子注入層などの機能を有する有機層が積層された構造をとる。
【０００３】
アクティブマトリックス型有機ＥＬ表示装置に用いられるＴＦＴは、全画素回路において同一の特性となるように製造することは難しい。そのため、ＴＦＴの閾値電圧（Ｖｔｈ）は画素毎にばらついてしまう。各画素回路のＴＦＴのＶｔｈがばらつくと有機ＥＬ素子に流す駆動電流も画素毎にばらついてしまうため、ざらつき・スジむら等の画質低下となってしまう。
【０００４】
このようなＴＦＴのＶｔｈのばらつきを補償して画質の改善を図ったアクティブマトリックス型有機ＥＬ表示装置の一例として、特許文献１に記載の表示装置が提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−１５７２８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１の有機ＥＬ表示装置では、Ｖｔｈのばらつきを補償しながら少ない選択信号で画素回路を駆動することができるものの、画素回路に用いられるＴＦＴ数が多いため、表示領域の高精細化の妨げになる。また、Ｖｔｈのばらつきを補償するために、画素回路のＴＦＴのゲート電極とドレイン電極とを接続した状態で、キャパシタの電圧をＶｔｈとなるよう充電する。その充電時間を十分に確保するには各画素回路を制御する周辺駆動回路が複雑になってしまい、額縁領域を大きくしてしまう。
【０００７】
そこで、本発明は、より少ないＴＦＴ数で構成された画素回路によって、Ｖｔｈのばらつきを補償し、かつ、Ｖｔｈのばらつきを補償する充電時間を十分に確保することで、高精細・高画質を実現する画像表示装置及びその駆動方法を提供することを目的とする。また、本発明は、プログラミング期間中、データ線におけるデータ電圧の変動が駆動トランジスタのゲートに与える影響を抑え、駆動トランジスタのヒステリシス特性による画質の悪化を抑制する画像表示装置及びその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明は、印加される電流を制御することで表示を行う複数の表示素子と、前記複数の表示素子をマトリックス状に配列形成してなる表示領域と、前記複数の表示素子に接続して配置された複数の画素回路と、前記複数の画素回路に接続され、かつ前記複数の画素回路に画像信号に対応するデータ電圧を供給する複数のデータ線と、を含む画像表示装置であって、前記画素回路は、ゲート電極とソース電極との間に印加される電圧に応じてドレイン電極に電流を流す駆動トランジスタと、前記駆動トランジスタの前記ゲート電極と前記ドレイン電極とを接続する第１スイッチング素子と、前記駆動トランジスタの前記ゲート電極に、一電極が接続される第１キャパシタと、前記第１キャパシタの他電極と電源を接続する第２スイッチング素子と、前記データ線に、一電極が接続される第２キャパシタと、前記第１キャパシタの他電極と前記第２キャパシタの他電極を接続する第３スイッチング素子と、前記駆動トランジスタの前記ドレイン電極と前記表示素子を接続する第４スイッチング素子と、を含むことを特徴とする画像表示装置を提供するものである。
【０００９】
また、本発明は、印加される電流を制御することで表示を行う複数の表示素子と、前記複数の表示素子をマトリックス状に配列形成してなる表示領域と、前記複数の表示素子に接続して配置された複数の画素回路と、前記複数の画素回路に接続され、かつ前記複数の画素回路に画像信号に対応するデータ電圧を供給する複数のデータ線と、を含む画像表示装置の駆動方法であって、前記画素回路は、ゲート電極とソース電極との間に印加される電圧に応じてドレイン電極に電流を流す駆動トランジスタと、前記駆動トランジスタの前記ゲート電極に、一電極が接続される第１キャパシタと、前記データ線に、一電極が接続される第２キャパシタと、を有する画素回路であり、前記複数の画素回路の全てにおいて、前記駆動トランジスタの前記ゲート電極と前記ドレイン電極とを接続して前記駆動トランジスタの閾値電圧を前記第１キャパシタに保持させる第１動作と、１ラインずつ順次、データ電圧を第２キャパシタに保持させる第２動作と、前記第１キャパシタの他電極と前記第２キャパシタの他電極を接続した後、前記第２キャパシタの一電極に前記データ線より基準電圧を供給し、前記表示素子に電流を流す第３動作と、を含み、１フレーム期間は、第１期間と、第２期間と、の２つの期間に分離されており、前記第１期間において前記第１動作及び第２動作を実施し、前記第２期間において第３動作を実施することを特徴とする画像表示装置の駆動方法を提供するものである。
【発明の効果】
【００１０】
本発明によれば、より少ないＴＦＴ数で構成された画素回路によって、Ｖｔｈのばらつきを補償し、かつ、Ｖｔｈのばらつきを補償する充電時間を十分に確保することで、高精細・高画質を実現できる。また、本発明によれば、プログラミング期間中、データ線におけるデータ電圧の変動が駆動トランジスタのゲート電極に与える影響を抑え、駆動トランジスタのヒステリシス特性による画質の悪化を抑制することができる。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態における画素回路の等価回路図である。
【図２】第１の実施形態における有機ＥＬ表示装置を概略的に示した図である。
【図３】図１の画素回路を駆動するためのタイミングチャートである。
【図４】図３の各タイミングにおける画素回路の等価回路を示した図である。
【図５】第１の実施形態における選択信号、データ電圧の動作を示す図である。
【図６】第２の実施形態における画素回路の等価回路図である。
【図７】図６の画素回路を駆動するためのタイミングチャートである。
【図８】第２の実施形態における選択信号、データ電圧の動作を示す図である。
【図９】デジタルスチルカメラシステムの全体構成を示すブロック図である。
【発明を実施するための形態】
【００１２】
以下、本発明の画像表示装置の実施形態について説明するが、それぞれの実施形態は、本発明の概念が最適に適用された実施形態に関するもので、本発明が以下に記載する実施形態に限定されるわけではない。
【００１３】
（第１の実施形態）
本実施形態について、以下、図１〜図４（ｃ）の図面を用いて説明する。図面では、説明全般にわたって類似する部分については同じ参照符号を付けている。また、ある部分が他の部分に連結されているとする時、これは直接的に連結されている場合だけでなく、その中間に他の素子をおいて電気的に連結されている場合も含む。
【００１４】
図１は、本実施形態の画像表示装置が有する画素回路の等価回路図である。図１に示すように、本実施形態における画素回路４は、トランジスタＭ１−Ｍ５、及びキャパシタＣ１、Ｃ２を含み、画素回路４には有機ＥＬ素子ＯＬＥＤが接続されている。
【００１５】
図１の画素回路は、説明の便宜上、ｍ番目のデータ線ＤＬｍとｎ番目の走査線ＳＬ１ｎ、ＳＬ２ｎとに連結された画素回路のみを示した。
【００１６】
トランジスタＭ１は、電源ＶＯＬＥＤと有機ＥＬ素子ＯＬＥＤとの間に接続され、有機ＥＬ素子ＯＬＥＤに流れる電流を制御する。即ち、ゲート電極とソース電極との間に印加される電圧に応じてドレイン電極に電流を流す駆動トランジスタである。具体的には、駆動トランジスタＭ１のソース電極が電源ＶＯＬＥＤに接続され、駆動トランジスタＭ１のドレイン電極がトランジスタＭ４（第４スイッチング素子）を通じて有機ＥＬ素子ＯＬＥＤのアノードに電気的に接続される。有機ＥＬ素子ＯＬＥＤのカソードは、電源ＶＣＯＭに接続される。図１では、駆動トランジスタＭ１がＰタイプのチャンネルを有するトランジスタで実現されるので、電源ＶＣＯＭは、電源ＶＯＬＥＤより低い電圧とし、例えば、グラウンド電圧とする。
【００１７】
駆動トランジスタＭ１は、Ｎタイプのチャンネルを有するトランジスタで実現しても良い。この場合、駆動トランジスタＭ１のソース電極が電源ＶＣＯＭに接続され、駆動トランジスタＭ１のドレイン電極がトランジスタＭ４を通じて有機ＥＬ素子ＯＬＥＤのカソードに電気的に接続される。有機ＥＬ素子ＯＬＥＤのアノードは、電源ＶＯＬＥＤに接続される。
【００１８】
なお、以下、駆動トランジスタＭ１が電界効果トランジスタの場合について説明するが、本発明は、バイポーラトランジスタなど、３つの電極を備え同様の機能を有する全ての能動素子で実現することができる。
【００１９】
トランジスタＭ２（第１スイッチング素子）は、走査線ＳＬ２ｎからの選択信号に応答して駆動トランジスタＭ１のゲート電極とドレイン電極とを接続する。以下、簡略化のため、駆動トランジスタのゲート電極とドレイン電極との接続を、ダイオード接続と表記する。図１では、トランジスタＭ２を一つのゲート電極を有するトランジスタで示したが、デュアルゲート方式を利用して形成することもできる。
【００２０】
キャパシタＣ１（第１キャパシタ）の一電極は、駆動トランジスタＭ１のゲート電極に接続される。トランジスタＭ５（第２スイッチング素子）は、走査線ＳＬ２ｎに印加される選択信号に応答してキャパシタＣ１の他電極と電源ＶＯＬＥＤとを接続する。
【００２１】
図１では、走査線ＳＬ２ｎが接続されるトランジスタＭ２、Ｍ５は、互いに同一なタイプのチャンネルを有するトランジスタで実現され、トランジスタＭ４は、他のタイプのチャンネルを有するトランジスタで実現される。これにより、トランジスタＭ２、Ｍ５が導通する場合に、トランジスタＭ４は、遮断されるように制御される。つまり、トランジスタＭ２、Ｍ５がＮタイプのチャンネルを有し、トランジスタＭ４がＰタイプのチャンネルを有する場合、ハイレベル（Ｈ）の選択信号が走査線ＳＬ２ｎに印加されると、トランジスタＭ２、Ｍ５が導通すると同時にトランジスタＭ４が遮断される。したがって、一つの選択信号で３個のスイッチングトランジスタを制御する構成となっている。トランジスタＭ２、Ｍ５をＰタイプのチャンネルを有するトランジスタとし、トランジスタＭ４をＮタイプのチャンネルを有するトランジスタとして実現しても良い。
【００２２】
キャパシタＣ２（第２キャパシタ）の一電極は、データ線ＤＬｍに接続される。トランジスタＭ３（第３スイッチング素子）は、走査線ＳＬ１ｎに印加される選択信号に応答してキャパシタＣ２の他電極とキャパシタＣ１の他電極とを接続する。図１では、トランジスタＭ３をＮタイプのチャンネルを有するトランジスタとしたが、Ｐタイプのチャンネルを有するトランジスタで実現しても良い。
【００２３】
トランジスタＭ２−Ｍ５と走査線との接続について説明すると、トランジスタＭ３のゲートには、走査線ＳＬ１ｎが接続されており、トランジスタＭ２、Ｍ５及びＭ４のゲートには、走査線ＳＬ２ｎが接続されている。つまり、トランジスタＭ３は走査線ＳＬ１ｎからの制御信号（第１制御信号）で制御され、トランジスタＭ２、Ｍ５及びＭ４は走査線ＳＬ２ｎからの制御信号（第２制御信号）で制御される。
【００２４】
また、トランジスタＭ２−Ｍ５は、印加される制御信号に応答して接続される両端をスイッチングするための素子であれば良い。本実施形態の図１及び後述の第２の実施形態の図６に示された特定の素子に限定されないことは、当業者には、自明なことである。
【００２５】
なお、トランジスタＭ１−Ｍ５としては、基板上に形成される薄膜トランジスタ（ＴＦＴ）が好適に用いられる。本発明の画像表示装置で使用される表示素子としては、有機ＥＬ素子に限定されるわけではなく、電流を制御することで表示を行うものであれば、好適に用いられる。
【００２６】
図２は、本実施形態における有機ＥＬ表示装置を概略的に示した図である。
【００２７】
図２に示すように、本実施形態の有機ＥＬ表示装置は、表示領域１、走査駆動部２、及びデータ駆動部３を含む。
【００２８】
表示領域１は、複数の有機ＥＬ素子がマトリックス状に配列形成された領域のことである。表示領域１には、列方向に伸びている複数のデータ線ＤＬ１−ＤＬｍ、行方向に伸びている複数の走査線ＳＬ１１−ＳＬ１ｎ、ＳＬ２１−ＳＬ２ｎ、及び複数の画素回路４も配置されている。データ線ＤＬ１−ＤＬｍは、複数の画素回路４に接続され、画像信号に対応するデータ電圧を複数の画素回路４に供給する。走査線ＳＬ１１−ＳＬ１ｎ、ＳＬ２１−ＳＬ２ｎは、複数の画素回路４に接続され、選択信号を複数の画素回路４に供給する。画素回路４は、データ線ＤＬ１−ＤＬｍと走査線ＳＬ１１−ＳＬ１ｎ、ＳＬ２１−ＳＬ２ｎとが交差する位置に対応して配置されている。また、画素回路４には、印加される電流を制御することで表示を行う表示素子である有機ＥＬ素子が接続され、複数の画素回路４は複数の有機ＥＬ素子に接続して配置される。
【００２９】
走査駆動部２は、走査線ＳＬ１１−ＳＬ１ｎ、ＳＬ２１−ＳＬ２ｎに選択信号を印加し、データ駆動部３は、データ線ＤＬ１−ＤＬｍに画像信号に対応するデータ電圧を印加する。走査駆動部２及び／またはデータ駆動部３は、基板上に走査線、データ線、及び画素回路と同時にＴＦＴで形成されてもよく、チップの形態で基板上に接着されて電気的に連結されても良い。
【００３０】
以下、本実施形態における画素回路の動作について詳細に説明する。
【００３１】
図３は、図１の画素回路を駆動するためのタイミングチャートである。図３によれば、本実施形態における画素回路の動作は、１フレーム期間（１Ｆｒａｍｅ）において、プログラミング期間（Ｐｒｏｇｒａｍｍｉｎｇ）、及び発光期間（Ｅｍｉｔｔｉｎｇ）の２つの期間から構成される。
【００３２】
プログラミング期間（第１期間）は、第１区間（ｔ１）〜第３区間（ｔ３）であり、発光期間（第２期間）は、第４区間（ｔ４）に対応している。
【００３３】
まず、第１動作として、第１区間（ｔ１）で走査線ＳＬ１ｎにローレベル（Ｌ）、走査線ＳＬ２ｎにハイレベル（Ｈ）の選択信号が印加されると、トランジスタＭ２、Ｍ５が導通し、トランジスタＭ３、Ｍ４が遮断される。
【００３４】
したがって、図４（ａ）に示すように、キャパシタＣ１がトランジスタＭ５によって電源ＶＯＬＥＤに連結され、駆動トランジスタＭ１は、トランジスタＭ２によってダイオード接続される。それゆえ、キャパシタＣ１には、駆動トランジスタＭ１の閾値電圧Ｖｔｈに漸近するように充電される。
【００３５】
一方、キャパシタＣ２の一電極はデータ線ＤＬｍに接続されているが、他電極はフローティング状態であるため、データ線ＤＬｍがいかなる電圧であろうと、キャパシタＣ２の充電状態は変化しない。
【００３６】
次に、第２動作として、第２区間（ｔ２）で走査線ＳＬ１ｎ、及び走査線ＳＬ２ｎにハイレベル（Ｈ）の選択信号が印加されると、トランジスタＭ２、Ｍ５に加えトランジスタＭ３が導通する。トランジスタＭ４は遮断された状態である。
【００３７】
したがって、図４（ｂ）に示すように、キャパシタＣ２はデータ線ＤＬｍと電源ＶＯＬＥＤの間に接続された状態になり、キャパシタＣ２にはデータ電圧が充電される。１ラインずつ順次、データ線からのデータ電圧がキャパシタＣ２に充電される。
【００３８】
一方、トランジスタＭ２、及びキャパシタＣ１の接続状態は、第１区間（ｔ１）と同一であり、キャパシタＣ１がトランジスタＭ５によって電源ＶＯＬＥＤに連結され、駆動トランジスタＭ１は、トランジスタＭ２によってダイオード接続される。したがって、キャパシタＣ１には、駆動トランジスタＭ１の閾値電圧Ｖｔｈに漸近するように充電される。
【００３９】
次の第３区間（ｔ３）は、第１区間（ｔ１）と同一状態であり、走査線ＳＬ１ｎにローレベル（Ｌ）、走査線ＳＬ２ｎにハイレベル（Ｈ）の選択信号が印加され、トランジスタＭ２、Ｍ５が導通し、トランジスタＭ３、Ｍ４が遮断されている。つまり、第３区間（ｔ３）では第１動作を実施している。
【００４０】
したがって、図４（ａ）に示すように、キャパシタＣ１がトランジスタＭ５によって電源ＶＯＬＥＤに連結され、駆動トランジスタＭ１は、トランジスタＭ２によってダイオード接続される。したがって、キャパシタＣ１には、駆動トランジスタＭ１の閾値電圧Ｖｔｈに漸近するように充電される。
【００４１】
一方、キャパシタＣ２の一電極はデータ線ＤＬｍに接続されているが、他電極はフローティング状態であるため、データ線ＤＬｍがいかなる電圧であろうと、キャパシタＣ２の充電状態は変化せず、第２区間（ｔ２）で充電されたデータ電圧が保持される。
【００４２】
駆動トランジスタＭ１がダイオード接続され、キャパシタＣ１にトランジスタＭ１の閾値電圧Ｖｔｈに漸近するように充電される動作は、第１区間（ｔ１）〜第３区間（ｔ３）内で走査線ＳＬ２ｎにハイレベル（Ｈ）の選択信号が印加される間は継続して行われる。
【００４３】
次に、第３動作として、第４区間（ｔ４）で走査線ＳＬ１ｎにハイレベル（Ｈ）、走査線ＳＬ２ｎにローレベル（Ｌ）の選択信号が印加され、トランジスタＭ３、Ｍ４が導通し、トランジスタＭ２、Ｍ５が遮断される。その後、キャパシタＣ２の一電極にデータ線より基準電圧を供給する。
【００４４】
つまり、図４（ｃ）に示すように、キャパシタＣ１の他電極がトランジスタＭ３によってキャパシタＣ２の他電極に接続された後、キャパシタＣ２の一電極にデータ線より基準電圧が供給される。したがって、キャパシタＣ１、Ｃ２は、互いに直列に接続されるので、駆動トランジスタＭ１のゲート電極に印加される電圧は、キャパシタＣ１に充電された電圧とキャパシタＣ２に充電された電圧と、データ線ＤＬｍの電圧（基準電圧）で決定する。全データ線は同一の電圧が印加される。
【００４５】
この時、トランジスタＭ４が導通するので、駆動トランジスタＭ１に流れる電流は、有機ＥＬ素子ＯＬＥＤを流れ、有機ＥＬ素子ＯＬＥＤは、印加される電流に対応して発光する。
【００４６】
有機ＥＬ素子ＯＬＥＤに流れる電流の量ＩＯＬＥＤは、下記の式１の通りである。
ＩＯＬＥＤ＝（β／２）・（Ｖｇｓ−Ｖｔｈ）2 （式１）
【００４７】
ここで、ＩＯＬＥＤは、有機ＥＬ素子ＯＬＥＤに流れる電流、Ｖｇｓは駆動トランジスタＭ１のソース電極とゲート電極との間の電圧、Ｖｔｈは駆動トランジスタＭ１の閾値電圧、βは定数値である。さらに、下記の式２の電圧関係が成り立つ。
Ｖｒｅｆ＋（ＶＯＬＥＤ−Ｖｄａｔａ）−Ｖｔｈ＋Ｖｇｓ＝ＶＯＬＥＤ （式２）
【００４８】
ここで、Ｖｄａｔａはデータ電圧、Ｖｒｅｆは発光期間中のデータ線の電圧（基準電圧）を示す。式１と式２より、式３のように表現することができ、有機ＥＬ素子ＯＬＥＤに流れる電流ＩＯＬＥＤは、駆動トランジスタＭ１の閾値電圧の影響を受けないことが分かる。
ＩＯＬＥＤ＝（β／２）・（Ｖｄａｔａ−Ｖｒｅｆ）2 （式３）
【００４９】
図５は走査線の選択信号、データ線のデータ電圧の動作を詳細に説明するタイミングチャートである。
【００５０】
図５によれば、プログラミング期間において、走査線ＳＬ１１−ＳＬ１ｎにおけるハイレベル（Ｈ）の選択信号が１ラインからｎラインまで順次シフトして印加される。選択信号がハイレベル（Ｈ）の期間がライン選択期間であり、選択期間に同期してデータ線のデータ電圧が切り替わる。走査線ＳＬ２１−ＳＬ２ｎの選択信号は全ライン同一信号となっている。
【００５１】
発光期間においては、走査線ＳＬ１１−ＳＬ１ｎ、ＳＬ２１−ＳＬ２ｎの全ライン同一信号となっており、ハイレベル（Ｈ）の選択信号が印加される。全データ線も同一のデータ電圧となっている。
【００５２】
本実施形態によると、駆動トランジスタＭ１はプログラミング期間中ずっとダイオード接続状態にできるので、駆動トランジスタＭ１の閾値電圧Ｖｔｈに十分漸近させた電圧をキャパシタＣ１に充電することができる。よって、トランジスタの閾値電圧Ｖｔｈのバラツキの補償を非常に正確に実施することが可能となる。
【００５３】
また、駆動トランジスタＭ１はプログラミング期間中ずっとダイオード接続状態にあり、かつトランジスタＭ３が遮断状態であるため、データ線におけるデータ電圧の変動が駆動トランジスタＭ１のゲート電極に与える影響はほとんど無い。よって、駆動トランジスタＭ１のヒステリシス特性による画質の悪化を抑制することが可能となる。
【００５４】
（第２の実施形態）
次に、本実施形態について、以下、図面を用いて説明する。
【００５５】
図６は、本実施形態の画像表示装置が有する画素回路を示した図面であり、図７は、図６に示された画素回路を駆動するためのタイミングチャートである。
【００５６】
本実施形態における画素回路は、トランジスタＭ２、Ｍ５に印加される選択信号とトランジスタＭ４に印加される選択信号とが分離されて実現されるという点で、第１の実施形態における画素回路と異なる。具体的には、トランジスタＭ４には、別途の走査線ＳＬ３ｎからの選択信号が印加される。図６ではトランジスタＭ４はＮタイプのチャンネルを有するトランジスタとしたが、Ｐタイプのチャンネルで実現しても良い。
【００５７】
トランジスタＭ２−Ｍ５と走査線との接続について説明すると、トランジスタＭ３のゲート電極には、走査線ＳＬ１ｎが接続されており、トランジスタＭ２及びＭ５のゲート電極には、走査線ＳＬ２ｎが接続されている。トランジスタＭ４のゲート電極には、走査線ＳＬ３ｎが接続されている。つまり、トランジスタＭ３は走査線ＳＬ１ｎからの制御信号（第１制御信号）で制御され、トランジスタＭ２及びＭ５は走査線ＳＬ２ｎからの制御信号（第２制御信号）で制御される。トランジスタＭ４は走査線ＳＬ３ｎからの制御信号（第３制御信号）で制御される。
【００５８】
本実施形態における駆動トランジスタ、スイッチング素子、キャパシタ、表示素子としては、第１の実施形態に挙げた部材が好適に用いられる。
【００５９】
以下、本実施形態における画素回路の動作について図７を参照して詳細に説明する。
【００６０】
まず、第０区間（ｔ０）で走査線ＳＬ２ｎ、ＳＬ３ｎからの選択信号がハイレベル（Ｈ）になると、トランジスタＭ２が導通して駆動トランジスタＭ１がダイオード接続され、キャパシタＣ１がトランジスタＭ５によって電源ＶＯＬＥＤに連結される。さらに、トランジスタＭ４が導通して、駆動トランジスタＭ１と有機ＥＬ素子ＯＬＥＤが接続される。この動作によって駆動トランジスタＭ１と有機ＥＬ素子ＯＬＥＤに電流が流れて、駆動トランジスタＭ１のゲート電極とソース電極間電圧がＶｔｈ以上になって状態をリセットできるので安定な動作を実現できる。後述の第１動作の開始時には、ダイオード接続された駆動トランジスタＭ１と有機ＥＬ素子ＯＬＥＤが接続されており、有機ＥＬ素子ＯＬＥＤに電流が流れる。
【００６１】
次に、第１動作として、第１区間（ｔ１）で走査線ＳＬ３ｎからの選択信号がローレベル（Ｌ）になると、図４（ａ）に示すように、トランジスタＭ４が遮断される。このとき駆動トランジスタＭ１がトランジスタＭ２によってダイオード接続されている。それゆえ、キャパシタＣ１には、駆動トランジスタＭ１の閾値電圧Ｖｔｈに漸近するように充電される。
【００６２】
続いて、第２動作として、第２区間（ｔ２）で走査線ＳＬ１ｎからの選択信号がハイレベル（Ｈ）になると、トランジスタＭ３が導通して、図４（ｂ）に示すように、キャパシタＣ２はデータ線ＤＬｍと電源ＶＯＬＥＤの間に接続された状態になる。この動作によりキャパシタＣ２にはデータ電圧が充電される。１ラインずつ順次、データ線からのデータ電圧がキャパシタＣ２に充電される。
【００６３】
第３区間（ｔ３）は、第１区間（ｔ１）と同一状態であり、走査線ＳＬ１ｎにローレベル（Ｌ）、走査線ＳＬ２ｎにハイレベル（Ｈ）の選択信号が印加され、トランジスタＭ２、Ｍ５が導通し、トランジスタＭ３、Ｍ４が遮断されている。
【００６４】
駆動トランジスタＭ１がダイオード接続され、キャパシタＣ１にトランジスタＭ１の閾値電圧Ｖｔｈに漸近するように充電される動作は、第１区間（ｔ１）〜第３区間（ｔ３）内で走査線ＳＬ２ｎにハイレベル（Ｈ）の選択信号が印加される間は継続して行われる。つまり、第３区間（ｔ３）では第１動作を実施している。
【００６５】
次に、第３動作として、第４区間（ｔ４）で走査線ＳＬ１ｎ、ＳＬ３ｎにハイレベル（Ｈ）、走査線ＳＬ２ｎにローレベル（Ｌ）の選択信号が印加されると、キャパシタＣ１及びＣ２は、図４（ｃ）に示すように、直列に接続される。その後、キャパシタＣ２の一電極にデータ線より基準電圧を供給する。この動作により有機ＥＬ素子ＯＬＥＤにはデータ電圧に対応する電流が流れる。
【００６６】
図８は走査線の選択信号、データ線のデータ電圧の動作を詳細に説明するタイミングチャートである。
【００６７】
図８によれば、プログラミング期間において、図５と同様に、走査線ＳＬ１１−ＳＬ１ｎにおけるハイレベル（Ｈ）の選択信号が１ラインからｎラインまで順次シフトして印加される。選択信号がハイレベル（Ｈ）の期間がライン選択期間であり、選択期間に同期してデータ線のデータ電圧が切り替わる。走査線ＳＬ２１−ＳＬ２ｎの選択信号は全ライン同一信号となっているが、必ずしもプログラミング期間中ずっとハイレベル（Ｈ）にする必要はなく、駆動トランジスタＭ１の閾値電圧ＶｔｈをキャパシタＣ１に十分充電できれば任意の期間に設定できる。走査線ＳＬ３１−ＳＬ３ｎの選択信号も全ライン同一信号となっている。
【００６８】
発光期間においては、走査線ＳＬ１１−ＳＬ１ｎ、ＳＬ２１−ＳＬ２ｎ、ＳＬ３１−ＳＬ３ｎの全ライン同一信号となっている。走査線ＳＬ１１−ＳＬ１ｎ、ＳＬ３１−ＳＬ３ｎはハイレベル（Ｈ）の選択信号が印加され、走査線ＳＬ２１−ＳＬ２ｎはローレベル（Ｌ）の選択信号が印加される。全データ線も同一のデータ電圧となっている。
【００６９】
本実施形態によると、駆動トランジスタＭ１はプログラミング期間であれば任意の期間ダイオード接続状態にできるので、駆動トランジスタＭ１の閾値電圧Ｖｔｈに十分漸近させた電圧をキャパシタＣ１に充電することができる。よって、トランジスタの閾値電圧Ｖｔｈのバラツキの補償を非常に正確に実施することが可能となる。さらに、プログラミング期間開始時に、駆動トランジスタＭ１の状態をリセットできるので安定な動作を実現できる。
【００７０】
また、第１の実施形態と同様に、駆動トランジスタＭ１はプログラミング期間ずっとダイオード接続状態にあり、かつトランジスタＭ３が遮断状態であるため、データ線におけるデータ電圧の変動が駆動トランジスタＭ１のゲート電極に与える影響はほとんど無い。よって、駆動トランジスタＭ１のヒステリシス特性による画質の悪化を抑制することが可能となる。
【００７１】
（第３の実施形態）
上述した各実施形態で説明した表示装置は各種電子機器に適用できる。
【００７２】
図９は、本発明が用いられる電子機器としてのデジタルスチルカメラシステムのブロック図である。図中、１０はデジタルスチルカメラシステム、１１は撮影部、１２は映像信号処理回路、１３は表示パネル、１４はメモリ、１５はＣＰＵ、１６は操作部を示す。
【００７３】
図９において、撮影部１１で撮影した映像または、メモリ１４に記録された映像を、映像信号処理回路１２で信号処理し、表示パネル１３で見ることができる。ＣＰＵ１５では、操作部１６からの入力によって、撮影部１１、メモリ１４、映像信号処理回路１２などを制御して、状況に適した撮影、記録、再生、表示を行う。また、表示パネル１３は、この他にも各種電子機器の表示部として利用できる。
【符号の説明】
【００７４】
１：表示領域、４：画素回路、ＤＬ１−ＤＬｍ：データ線、Ｍ１−Ｍ５：トランジスタ、Ｃ１、Ｃ２：キャパシタ、ＶＣＯＭ、ＶＯＬＥＤ：電源、ＯＬＥＤ：表示素子（有機ＥＬ素子）
【技術分野】
【０００１】
本発明は、画像表示装置及びその駆動方法に関し、特に有機ＥＬ表示装置に関する。
【背景技術】
【０００２】
アクティブマトリックス型有機ＥＬ表示装置の表示領域には有機ＥＬ素子がマトリックス状に配置されて、各有機ＥＬ素子に対応する薄膜トランジスタ（ＴＦＴ）で構成された画素回路によって、有機ＥＬ素子が制御されて表示が行われる。各画素回路を制御する駆動回路は表示領域の周辺部に設けられ、画素領域周辺にはその他に、電源配線、信号配線といった配線が形成される。有機ＥＬ素子は、２つの電極の間に正孔輸送層、発光層、電子輸送層、電子注入層などの機能を有する有機層が積層された構造をとる。
【０００３】
アクティブマトリックス型有機ＥＬ表示装置に用いられるＴＦＴは、全画素回路において同一の特性となるように製造することは難しい。そのため、ＴＦＴの閾値電圧（Ｖｔｈ）は画素毎にばらついてしまう。各画素回路のＴＦＴのＶｔｈがばらつくと有機ＥＬ素子に流す駆動電流も画素毎にばらついてしまうため、ざらつき・スジむら等の画質低下となってしまう。
【０００４】
このようなＴＦＴのＶｔｈのばらつきを補償して画質の改善を図ったアクティブマトリックス型有機ＥＬ表示装置の一例として、特許文献１に記載の表示装置が提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−１５７２８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１の有機ＥＬ表示装置では、Ｖｔｈのばらつきを補償しながら少ない選択信号で画素回路を駆動することができるものの、画素回路に用いられるＴＦＴ数が多いため、表示領域の高精細化の妨げになる。また、Ｖｔｈのばらつきを補償するために、画素回路のＴＦＴのゲート電極とドレイン電極とを接続した状態で、キャパシタの電圧をＶｔｈとなるよう充電する。その充電時間を十分に確保するには各画素回路を制御する周辺駆動回路が複雑になってしまい、額縁領域を大きくしてしまう。
【０００７】
そこで、本発明は、より少ないＴＦＴ数で構成された画素回路によって、Ｖｔｈのばらつきを補償し、かつ、Ｖｔｈのばらつきを補償する充電時間を十分に確保することで、高精細・高画質を実現する画像表示装置及びその駆動方法を提供することを目的とする。また、本発明は、プログラミング期間中、データ線におけるデータ電圧の変動が駆動トランジスタのゲートに与える影響を抑え、駆動トランジスタのヒステリシス特性による画質の悪化を抑制する画像表示装置及びその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明は、印加される電流を制御することで表示を行う複数の表示素子と、前記複数の表示素子をマトリックス状に配列形成してなる表示領域と、前記複数の表示素子に接続して配置された複数の画素回路と、前記複数の画素回路に接続され、かつ前記複数の画素回路に画像信号に対応するデータ電圧を供給する複数のデータ線と、を含む画像表示装置であって、前記画素回路は、ゲート電極とソース電極との間に印加される電圧に応じてドレイン電極に電流を流す駆動トランジスタと、前記駆動トランジスタの前記ゲート電極と前記ドレイン電極とを接続する第１スイッチング素子と、前記駆動トランジスタの前記ゲート電極に、一電極が接続される第１キャパシタと、前記第１キャパシタの他電極と電源を接続する第２スイッチング素子と、前記データ線に、一電極が接続される第２キャパシタと、前記第１キャパシタの他電極と前記第２キャパシタの他電極を接続する第３スイッチング素子と、前記駆動トランジスタの前記ドレイン電極と前記表示素子を接続する第４スイッチング素子と、を含むことを特徴とする画像表示装置を提供するものである。
【０００９】
また、本発明は、印加される電流を制御することで表示を行う複数の表示素子と、前記複数の表示素子をマトリックス状に配列形成してなる表示領域と、前記複数の表示素子に接続して配置された複数の画素回路と、前記複数の画素回路に接続され、かつ前記複数の画素回路に画像信号に対応するデータ電圧を供給する複数のデータ線と、を含む画像表示装置の駆動方法であって、前記画素回路は、ゲート電極とソース電極との間に印加される電圧に応じてドレイン電極に電流を流す駆動トランジスタと、前記駆動トランジスタの前記ゲート電極に、一電極が接続される第１キャパシタと、前記データ線に、一電極が接続される第２キャパシタと、を有する画素回路であり、前記複数の画素回路の全てにおいて、前記駆動トランジスタの前記ゲート電極と前記ドレイン電極とを接続して前記駆動トランジスタの閾値電圧を前記第１キャパシタに保持させる第１動作と、１ラインずつ順次、データ電圧を第２キャパシタに保持させる第２動作と、前記第１キャパシタの他電極と前記第２キャパシタの他電極を接続した後、前記第２キャパシタの一電極に前記データ線より基準電圧を供給し、前記表示素子に電流を流す第３動作と、を含み、１フレーム期間は、第１期間と、第２期間と、の２つの期間に分離されており、前記第１期間において前記第１動作及び第２動作を実施し、前記第２期間において第３動作を実施することを特徴とする画像表示装置の駆動方法を提供するものである。
【発明の効果】
【００１０】
本発明によれば、より少ないＴＦＴ数で構成された画素回路によって、Ｖｔｈのばらつきを補償し、かつ、Ｖｔｈのばらつきを補償する充電時間を十分に確保することで、高精細・高画質を実現できる。また、本発明によれば、プログラミング期間中、データ線におけるデータ電圧の変動が駆動トランジスタのゲート電極に与える影響を抑え、駆動トランジスタのヒステリシス特性による画質の悪化を抑制することができる。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態における画素回路の等価回路図である。
【図２】第１の実施形態における有機ＥＬ表示装置を概略的に示した図である。
【図３】図１の画素回路を駆動するためのタイミングチャートである。
【図４】図３の各タイミングにおける画素回路の等価回路を示した図である。
【図５】第１の実施形態における選択信号、データ電圧の動作を示す図である。
【図６】第２の実施形態における画素回路の等価回路図である。
【図７】図６の画素回路を駆動するためのタイミングチャートである。
【図８】第２の実施形態における選択信号、データ電圧の動作を示す図である。
【図９】デジタルスチルカメラシステムの全体構成を示すブロック図である。
【発明を実施するための形態】
【００１２】
以下、本発明の画像表示装置の実施形態について説明するが、それぞれの実施形態は、本発明の概念が最適に適用された実施形態に関するもので、本発明が以下に記載する実施形態に限定されるわけではない。
【００１３】
（第１の実施形態）
本実施形態について、以下、図１〜図４（ｃ）の図面を用いて説明する。図面では、説明全般にわたって類似する部分については同じ参照符号を付けている。また、ある部分が他の部分に連結されているとする時、これは直接的に連結されている場合だけでなく、その中間に他の素子をおいて電気的に連結されている場合も含む。
【００１４】
図１は、本実施形態の画像表示装置が有する画素回路の等価回路図である。図１に示すように、本実施形態における画素回路４は、トランジスタＭ１−Ｍ５、及びキャパシタＣ１、Ｃ２を含み、画素回路４には有機ＥＬ素子ＯＬＥＤが接続されている。
【００１５】
図１の画素回路は、説明の便宜上、ｍ番目のデータ線ＤＬｍとｎ番目の走査線ＳＬ１ｎ、ＳＬ２ｎとに連結された画素回路のみを示した。
【００１６】
トランジスタＭ１は、電源ＶＯＬＥＤと有機ＥＬ素子ＯＬＥＤとの間に接続され、有機ＥＬ素子ＯＬＥＤに流れる電流を制御する。即ち、ゲート電極とソース電極との間に印加される電圧に応じてドレイン電極に電流を流す駆動トランジスタである。具体的には、駆動トランジスタＭ１のソース電極が電源ＶＯＬＥＤに接続され、駆動トランジスタＭ１のドレイン電極がトランジスタＭ４（第４スイッチング素子）を通じて有機ＥＬ素子ＯＬＥＤのアノードに電気的に接続される。有機ＥＬ素子ＯＬＥＤのカソードは、電源ＶＣＯＭに接続される。図１では、駆動トランジスタＭ１がＰタイプのチャンネルを有するトランジスタで実現されるので、電源ＶＣＯＭは、電源ＶＯＬＥＤより低い電圧とし、例えば、グラウンド電圧とする。
【００１７】
駆動トランジスタＭ１は、Ｎタイプのチャンネルを有するトランジスタで実現しても良い。この場合、駆動トランジスタＭ１のソース電極が電源ＶＣＯＭに接続され、駆動トランジスタＭ１のドレイン電極がトランジスタＭ４を通じて有機ＥＬ素子ＯＬＥＤのカソードに電気的に接続される。有機ＥＬ素子ＯＬＥＤのアノードは、電源ＶＯＬＥＤに接続される。
【００１８】
なお、以下、駆動トランジスタＭ１が電界効果トランジスタの場合について説明するが、本発明は、バイポーラトランジスタなど、３つの電極を備え同様の機能を有する全ての能動素子で実現することができる。
【００１９】
トランジスタＭ２（第１スイッチング素子）は、走査線ＳＬ２ｎからの選択信号に応答して駆動トランジスタＭ１のゲート電極とドレイン電極とを接続する。以下、簡略化のため、駆動トランジスタのゲート電極とドレイン電極との接続を、ダイオード接続と表記する。図１では、トランジスタＭ２を一つのゲート電極を有するトランジスタで示したが、デュアルゲート方式を利用して形成することもできる。
【００２０】
キャパシタＣ１（第１キャパシタ）の一電極は、駆動トランジスタＭ１のゲート電極に接続される。トランジスタＭ５（第２スイッチング素子）は、走査線ＳＬ２ｎに印加される選択信号に応答してキャパシタＣ１の他電極と電源ＶＯＬＥＤとを接続する。
【００２１】
図１では、走査線ＳＬ２ｎが接続されるトランジスタＭ２、Ｍ５は、互いに同一なタイプのチャンネルを有するトランジスタで実現され、トランジスタＭ４は、他のタイプのチャンネルを有するトランジスタで実現される。これにより、トランジスタＭ２、Ｍ５が導通する場合に、トランジスタＭ４は、遮断されるように制御される。つまり、トランジスタＭ２、Ｍ５がＮタイプのチャンネルを有し、トランジスタＭ４がＰタイプのチャンネルを有する場合、ハイレベル（Ｈ）の選択信号が走査線ＳＬ２ｎに印加されると、トランジスタＭ２、Ｍ５が導通すると同時にトランジスタＭ４が遮断される。したがって、一つの選択信号で３個のスイッチングトランジスタを制御する構成となっている。トランジスタＭ２、Ｍ５をＰタイプのチャンネルを有するトランジスタとし、トランジスタＭ４をＮタイプのチャンネルを有するトランジスタとして実現しても良い。
【００２２】
キャパシタＣ２（第２キャパシタ）の一電極は、データ線ＤＬｍに接続される。トランジスタＭ３（第３スイッチング素子）は、走査線ＳＬ１ｎに印加される選択信号に応答してキャパシタＣ２の他電極とキャパシタＣ１の他電極とを接続する。図１では、トランジスタＭ３をＮタイプのチャンネルを有するトランジスタとしたが、Ｐタイプのチャンネルを有するトランジスタで実現しても良い。
【００２３】
トランジスタＭ２−Ｍ５と走査線との接続について説明すると、トランジスタＭ３のゲートには、走査線ＳＬ１ｎが接続されており、トランジスタＭ２、Ｍ５及びＭ４のゲートには、走査線ＳＬ２ｎが接続されている。つまり、トランジスタＭ３は走査線ＳＬ１ｎからの制御信号（第１制御信号）で制御され、トランジスタＭ２、Ｍ５及びＭ４は走査線ＳＬ２ｎからの制御信号（第２制御信号）で制御される。
【００２４】
また、トランジスタＭ２−Ｍ５は、印加される制御信号に応答して接続される両端をスイッチングするための素子であれば良い。本実施形態の図１及び後述の第２の実施形態の図６に示された特定の素子に限定されないことは、当業者には、自明なことである。
【００２５】
なお、トランジスタＭ１−Ｍ５としては、基板上に形成される薄膜トランジスタ（ＴＦＴ）が好適に用いられる。本発明の画像表示装置で使用される表示素子としては、有機ＥＬ素子に限定されるわけではなく、電流を制御することで表示を行うものであれば、好適に用いられる。
【００２６】
図２は、本実施形態における有機ＥＬ表示装置を概略的に示した図である。
【００２７】
図２に示すように、本実施形態の有機ＥＬ表示装置は、表示領域１、走査駆動部２、及びデータ駆動部３を含む。
【００２８】
表示領域１は、複数の有機ＥＬ素子がマトリックス状に配列形成された領域のことである。表示領域１には、列方向に伸びている複数のデータ線ＤＬ１−ＤＬｍ、行方向に伸びている複数の走査線ＳＬ１１−ＳＬ１ｎ、ＳＬ２１−ＳＬ２ｎ、及び複数の画素回路４も配置されている。データ線ＤＬ１−ＤＬｍは、複数の画素回路４に接続され、画像信号に対応するデータ電圧を複数の画素回路４に供給する。走査線ＳＬ１１−ＳＬ１ｎ、ＳＬ２１−ＳＬ２ｎは、複数の画素回路４に接続され、選択信号を複数の画素回路４に供給する。画素回路４は、データ線ＤＬ１−ＤＬｍと走査線ＳＬ１１−ＳＬ１ｎ、ＳＬ２１−ＳＬ２ｎとが交差する位置に対応して配置されている。また、画素回路４には、印加される電流を制御することで表示を行う表示素子である有機ＥＬ素子が接続され、複数の画素回路４は複数の有機ＥＬ素子に接続して配置される。
【００２９】
走査駆動部２は、走査線ＳＬ１１−ＳＬ１ｎ、ＳＬ２１−ＳＬ２ｎに選択信号を印加し、データ駆動部３は、データ線ＤＬ１−ＤＬｍに画像信号に対応するデータ電圧を印加する。走査駆動部２及び／またはデータ駆動部３は、基板上に走査線、データ線、及び画素回路と同時にＴＦＴで形成されてもよく、チップの形態で基板上に接着されて電気的に連結されても良い。
【００３０】
以下、本実施形態における画素回路の動作について詳細に説明する。
【００３１】
図３は、図１の画素回路を駆動するためのタイミングチャートである。図３によれば、本実施形態における画素回路の動作は、１フレーム期間（１Ｆｒａｍｅ）において、プログラミング期間（Ｐｒｏｇｒａｍｍｉｎｇ）、及び発光期間（Ｅｍｉｔｔｉｎｇ）の２つの期間から構成される。
【００３２】
プログラミング期間（第１期間）は、第１区間（ｔ１）〜第３区間（ｔ３）であり、発光期間（第２期間）は、第４区間（ｔ４）に対応している。
【００３３】
まず、第１動作として、第１区間（ｔ１）で走査線ＳＬ１ｎにローレベル（Ｌ）、走査線ＳＬ２ｎにハイレベル（Ｈ）の選択信号が印加されると、トランジスタＭ２、Ｍ５が導通し、トランジスタＭ３、Ｍ４が遮断される。
【００３４】
したがって、図４（ａ）に示すように、キャパシタＣ１がトランジスタＭ５によって電源ＶＯＬＥＤに連結され、駆動トランジスタＭ１は、トランジスタＭ２によってダイオード接続される。それゆえ、キャパシタＣ１には、駆動トランジスタＭ１の閾値電圧Ｖｔｈに漸近するように充電される。
【００３５】
一方、キャパシタＣ２の一電極はデータ線ＤＬｍに接続されているが、他電極はフローティング状態であるため、データ線ＤＬｍがいかなる電圧であろうと、キャパシタＣ２の充電状態は変化しない。
【００３６】
次に、第２動作として、第２区間（ｔ２）で走査線ＳＬ１ｎ、及び走査線ＳＬ２ｎにハイレベル（Ｈ）の選択信号が印加されると、トランジスタＭ２、Ｍ５に加えトランジスタＭ３が導通する。トランジスタＭ４は遮断された状態である。
【００３７】
したがって、図４（ｂ）に示すように、キャパシタＣ２はデータ線ＤＬｍと電源ＶＯＬＥＤの間に接続された状態になり、キャパシタＣ２にはデータ電圧が充電される。１ラインずつ順次、データ線からのデータ電圧がキャパシタＣ２に充電される。
【００３８】
一方、トランジスタＭ２、及びキャパシタＣ１の接続状態は、第１区間（ｔ１）と同一であり、キャパシタＣ１がトランジスタＭ５によって電源ＶＯＬＥＤに連結され、駆動トランジスタＭ１は、トランジスタＭ２によってダイオード接続される。したがって、キャパシタＣ１には、駆動トランジスタＭ１の閾値電圧Ｖｔｈに漸近するように充電される。
【００３９】
次の第３区間（ｔ３）は、第１区間（ｔ１）と同一状態であり、走査線ＳＬ１ｎにローレベル（Ｌ）、走査線ＳＬ２ｎにハイレベル（Ｈ）の選択信号が印加され、トランジスタＭ２、Ｍ５が導通し、トランジスタＭ３、Ｍ４が遮断されている。つまり、第３区間（ｔ３）では第１動作を実施している。
【００４０】
したがって、図４（ａ）に示すように、キャパシタＣ１がトランジスタＭ５によって電源ＶＯＬＥＤに連結され、駆動トランジスタＭ１は、トランジスタＭ２によってダイオード接続される。したがって、キャパシタＣ１には、駆動トランジスタＭ１の閾値電圧Ｖｔｈに漸近するように充電される。
【００４１】
一方、キャパシタＣ２の一電極はデータ線ＤＬｍに接続されているが、他電極はフローティング状態であるため、データ線ＤＬｍがいかなる電圧であろうと、キャパシタＣ２の充電状態は変化せず、第２区間（ｔ２）で充電されたデータ電圧が保持される。
【００４２】
駆動トランジスタＭ１がダイオード接続され、キャパシタＣ１にトランジスタＭ１の閾値電圧Ｖｔｈに漸近するように充電される動作は、第１区間（ｔ１）〜第３区間（ｔ３）内で走査線ＳＬ２ｎにハイレベル（Ｈ）の選択信号が印加される間は継続して行われる。
【００４３】
次に、第３動作として、第４区間（ｔ４）で走査線ＳＬ１ｎにハイレベル（Ｈ）、走査線ＳＬ２ｎにローレベル（Ｌ）の選択信号が印加され、トランジスタＭ３、Ｍ４が導通し、トランジスタＭ２、Ｍ５が遮断される。その後、キャパシタＣ２の一電極にデータ線より基準電圧を供給する。
【００４４】
つまり、図４（ｃ）に示すように、キャパシタＣ１の他電極がトランジスタＭ３によってキャパシタＣ２の他電極に接続された後、キャパシタＣ２の一電極にデータ線より基準電圧が供給される。したがって、キャパシタＣ１、Ｃ２は、互いに直列に接続されるので、駆動トランジスタＭ１のゲート電極に印加される電圧は、キャパシタＣ１に充電された電圧とキャパシタＣ２に充電された電圧と、データ線ＤＬｍの電圧（基準電圧）で決定する。全データ線は同一の電圧が印加される。
【００４５】
この時、トランジスタＭ４が導通するので、駆動トランジスタＭ１に流れる電流は、有機ＥＬ素子ＯＬＥＤを流れ、有機ＥＬ素子ＯＬＥＤは、印加される電流に対応して発光する。
【００４６】
有機ＥＬ素子ＯＬＥＤに流れる電流の量ＩＯＬＥＤは、下記の式１の通りである。
ＩＯＬＥＤ＝（β／２）・（Ｖｇｓ−Ｖｔｈ）2 （式１）
【００４７】
ここで、ＩＯＬＥＤは、有機ＥＬ素子ＯＬＥＤに流れる電流、Ｖｇｓは駆動トランジスタＭ１のソース電極とゲート電極との間の電圧、Ｖｔｈは駆動トランジスタＭ１の閾値電圧、βは定数値である。さらに、下記の式２の電圧関係が成り立つ。
Ｖｒｅｆ＋（ＶＯＬＥＤ−Ｖｄａｔａ）−Ｖｔｈ＋Ｖｇｓ＝ＶＯＬＥＤ （式２）
【００４８】
ここで、Ｖｄａｔａはデータ電圧、Ｖｒｅｆは発光期間中のデータ線の電圧（基準電圧）を示す。式１と式２より、式３のように表現することができ、有機ＥＬ素子ＯＬＥＤに流れる電流ＩＯＬＥＤは、駆動トランジスタＭ１の閾値電圧の影響を受けないことが分かる。
ＩＯＬＥＤ＝（β／２）・（Ｖｄａｔａ−Ｖｒｅｆ）2 （式３）
【００４９】
図５は走査線の選択信号、データ線のデータ電圧の動作を詳細に説明するタイミングチャートである。
【００５０】
図５によれば、プログラミング期間において、走査線ＳＬ１１−ＳＬ１ｎにおけるハイレベル（Ｈ）の選択信号が１ラインからｎラインまで順次シフトして印加される。選択信号がハイレベル（Ｈ）の期間がライン選択期間であり、選択期間に同期してデータ線のデータ電圧が切り替わる。走査線ＳＬ２１−ＳＬ２ｎの選択信号は全ライン同一信号となっている。
【００５１】
発光期間においては、走査線ＳＬ１１−ＳＬ１ｎ、ＳＬ２１−ＳＬ２ｎの全ライン同一信号となっており、ハイレベル（Ｈ）の選択信号が印加される。全データ線も同一のデータ電圧となっている。
【００５２】
本実施形態によると、駆動トランジスタＭ１はプログラミング期間中ずっとダイオード接続状態にできるので、駆動トランジスタＭ１の閾値電圧Ｖｔｈに十分漸近させた電圧をキャパシタＣ１に充電することができる。よって、トランジスタの閾値電圧Ｖｔｈのバラツキの補償を非常に正確に実施することが可能となる。
【００５３】
また、駆動トランジスタＭ１はプログラミング期間中ずっとダイオード接続状態にあり、かつトランジスタＭ３が遮断状態であるため、データ線におけるデータ電圧の変動が駆動トランジスタＭ１のゲート電極に与える影響はほとんど無い。よって、駆動トランジスタＭ１のヒステリシス特性による画質の悪化を抑制することが可能となる。
【００５４】
（第２の実施形態）
次に、本実施形態について、以下、図面を用いて説明する。
【００５５】
図６は、本実施形態の画像表示装置が有する画素回路を示した図面であり、図７は、図６に示された画素回路を駆動するためのタイミングチャートである。
【００５６】
本実施形態における画素回路は、トランジスタＭ２、Ｍ５に印加される選択信号とトランジスタＭ４に印加される選択信号とが分離されて実現されるという点で、第１の実施形態における画素回路と異なる。具体的には、トランジスタＭ４には、別途の走査線ＳＬ３ｎからの選択信号が印加される。図６ではトランジスタＭ４はＮタイプのチャンネルを有するトランジスタとしたが、Ｐタイプのチャンネルで実現しても良い。
【００５７】
トランジスタＭ２−Ｍ５と走査線との接続について説明すると、トランジスタＭ３のゲート電極には、走査線ＳＬ１ｎが接続されており、トランジスタＭ２及びＭ５のゲート電極には、走査線ＳＬ２ｎが接続されている。トランジスタＭ４のゲート電極には、走査線ＳＬ３ｎが接続されている。つまり、トランジスタＭ３は走査線ＳＬ１ｎからの制御信号（第１制御信号）で制御され、トランジスタＭ２及びＭ５は走査線ＳＬ２ｎからの制御信号（第２制御信号）で制御される。トランジスタＭ４は走査線ＳＬ３ｎからの制御信号（第３制御信号）で制御される。
【００５８】
本実施形態における駆動トランジスタ、スイッチング素子、キャパシタ、表示素子としては、第１の実施形態に挙げた部材が好適に用いられる。
【００５９】
以下、本実施形態における画素回路の動作について図７を参照して詳細に説明する。
【００６０】
まず、第０区間（ｔ０）で走査線ＳＬ２ｎ、ＳＬ３ｎからの選択信号がハイレベル（Ｈ）になると、トランジスタＭ２が導通して駆動トランジスタＭ１がダイオード接続され、キャパシタＣ１がトランジスタＭ５によって電源ＶＯＬＥＤに連結される。さらに、トランジスタＭ４が導通して、駆動トランジスタＭ１と有機ＥＬ素子ＯＬＥＤが接続される。この動作によって駆動トランジスタＭ１と有機ＥＬ素子ＯＬＥＤに電流が流れて、駆動トランジスタＭ１のゲート電極とソース電極間電圧がＶｔｈ以上になって状態をリセットできるので安定な動作を実現できる。後述の第１動作の開始時には、ダイオード接続された駆動トランジスタＭ１と有機ＥＬ素子ＯＬＥＤが接続されており、有機ＥＬ素子ＯＬＥＤに電流が流れる。
【００６１】
次に、第１動作として、第１区間（ｔ１）で走査線ＳＬ３ｎからの選択信号がローレベル（Ｌ）になると、図４（ａ）に示すように、トランジスタＭ４が遮断される。このとき駆動トランジスタＭ１がトランジスタＭ２によってダイオード接続されている。それゆえ、キャパシタＣ１には、駆動トランジスタＭ１の閾値電圧Ｖｔｈに漸近するように充電される。
【００６２】
続いて、第２動作として、第２区間（ｔ２）で走査線ＳＬ１ｎからの選択信号がハイレベル（Ｈ）になると、トランジスタＭ３が導通して、図４（ｂ）に示すように、キャパシタＣ２はデータ線ＤＬｍと電源ＶＯＬＥＤの間に接続された状態になる。この動作によりキャパシタＣ２にはデータ電圧が充電される。１ラインずつ順次、データ線からのデータ電圧がキャパシタＣ２に充電される。
【００６３】
第３区間（ｔ３）は、第１区間（ｔ１）と同一状態であり、走査線ＳＬ１ｎにローレベル（Ｌ）、走査線ＳＬ２ｎにハイレベル（Ｈ）の選択信号が印加され、トランジスタＭ２、Ｍ５が導通し、トランジスタＭ３、Ｍ４が遮断されている。
【００６４】
駆動トランジスタＭ１がダイオード接続され、キャパシタＣ１にトランジスタＭ１の閾値電圧Ｖｔｈに漸近するように充電される動作は、第１区間（ｔ１）〜第３区間（ｔ３）内で走査線ＳＬ２ｎにハイレベル（Ｈ）の選択信号が印加される間は継続して行われる。つまり、第３区間（ｔ３）では第１動作を実施している。
【００６５】
次に、第３動作として、第４区間（ｔ４）で走査線ＳＬ１ｎ、ＳＬ３ｎにハイレベル（Ｈ）、走査線ＳＬ２ｎにローレベル（Ｌ）の選択信号が印加されると、キャパシタＣ１及びＣ２は、図４（ｃ）に示すように、直列に接続される。その後、キャパシタＣ２の一電極にデータ線より基準電圧を供給する。この動作により有機ＥＬ素子ＯＬＥＤにはデータ電圧に対応する電流が流れる。
【００６６】
図８は走査線の選択信号、データ線のデータ電圧の動作を詳細に説明するタイミングチャートである。
【００６７】
図８によれば、プログラミング期間において、図５と同様に、走査線ＳＬ１１−ＳＬ１ｎにおけるハイレベル（Ｈ）の選択信号が１ラインからｎラインまで順次シフトして印加される。選択信号がハイレベル（Ｈ）の期間がライン選択期間であり、選択期間に同期してデータ線のデータ電圧が切り替わる。走査線ＳＬ２１−ＳＬ２ｎの選択信号は全ライン同一信号となっているが、必ずしもプログラミング期間中ずっとハイレベル（Ｈ）にする必要はなく、駆動トランジスタＭ１の閾値電圧ＶｔｈをキャパシタＣ１に十分充電できれば任意の期間に設定できる。走査線ＳＬ３１−ＳＬ３ｎの選択信号も全ライン同一信号となっている。
【００６８】
発光期間においては、走査線ＳＬ１１−ＳＬ１ｎ、ＳＬ２１−ＳＬ２ｎ、ＳＬ３１−ＳＬ３ｎの全ライン同一信号となっている。走査線ＳＬ１１−ＳＬ１ｎ、ＳＬ３１−ＳＬ３ｎはハイレベル（Ｈ）の選択信号が印加され、走査線ＳＬ２１−ＳＬ２ｎはローレベル（Ｌ）の選択信号が印加される。全データ線も同一のデータ電圧となっている。
【００６９】
本実施形態によると、駆動トランジスタＭ１はプログラミング期間であれば任意の期間ダイオード接続状態にできるので、駆動トランジスタＭ１の閾値電圧Ｖｔｈに十分漸近させた電圧をキャパシタＣ１に充電することができる。よって、トランジスタの閾値電圧Ｖｔｈのバラツキの補償を非常に正確に実施することが可能となる。さらに、プログラミング期間開始時に、駆動トランジスタＭ１の状態をリセットできるので安定な動作を実現できる。
【００７０】
また、第１の実施形態と同様に、駆動トランジスタＭ１はプログラミング期間ずっとダイオード接続状態にあり、かつトランジスタＭ３が遮断状態であるため、データ線におけるデータ電圧の変動が駆動トランジスタＭ１のゲート電極に与える影響はほとんど無い。よって、駆動トランジスタＭ１のヒステリシス特性による画質の悪化を抑制することが可能となる。
【００７１】
（第３の実施形態）
上述した各実施形態で説明した表示装置は各種電子機器に適用できる。
【００７２】
図９は、本発明が用いられる電子機器としてのデジタルスチルカメラシステムのブロック図である。図中、１０はデジタルスチルカメラシステム、１１は撮影部、１２は映像信号処理回路、１３は表示パネル、１４はメモリ、１５はＣＰＵ、１６は操作部を示す。
【００７３】
図９において、撮影部１１で撮影した映像または、メモリ１４に記録された映像を、映像信号処理回路１２で信号処理し、表示パネル１３で見ることができる。ＣＰＵ１５では、操作部１６からの入力によって、撮影部１１、メモリ１４、映像信号処理回路１２などを制御して、状況に適した撮影、記録、再生、表示を行う。また、表示パネル１３は、この他にも各種電子機器の表示部として利用できる。
【符号の説明】
【００７４】
１：表示領域、４：画素回路、ＤＬ１−ＤＬｍ：データ線、Ｍ１−Ｍ５：トランジスタ、Ｃ１、Ｃ２：キャパシタ、ＶＣＯＭ、ＶＯＬＥＤ：電源、ＯＬＥＤ：表示素子（有機ＥＬ素子）
【特許請求の範囲】
【請求項１】
印加される電流を制御することで表示を行う複数の表示素子と、
前記複数の表示素子をマトリックス状に配列形成してなる表示領域と、
前記複数の表示素子に接続して配置された複数の画素回路と、
前記複数の画素回路に接続され、かつ前記複数の画素回路に画像信号に対応するデータ電圧を供給する複数のデータ線と、
を含む画像表示装置であって、
前記画素回路は、
ゲート電極とソース電極との間に印加される電圧に応じてドレイン電極に電流を流す駆動トランジスタと、
前記駆動トランジスタの前記ゲート電極と前記ドレイン電極とを接続する第１スイッチング素子と、
前記駆動トランジスタの前記ゲート電極に、一電極が接続される第１キャパシタと、
前記第１キャパシタの他電極と電源を接続する第２スイッチング素子と、
前記データ線に、一電極が接続される第２キャパシタと、
前記第１キャパシタの他電極と前記第２キャパシタの他電極を接続する第３スイッチング素子と、
前記駆動トランジスタの前記ドレイン電極と前記表示素子を接続する第４スイッチング素子と、
を含むことを特徴とする画像表示装置。
【請求項２】
前記第３スイッチング素子は第１制御信号で制御され、
前記第１スイッチング素子、前記第２スイッチング素子、及び前記第４スイッチング素子は第２制御信号で制御されることを特徴とする請求項１に記載の画像表示装置。
【請求項３】
前記第３スイッチング素子は第１制御信号で制御され、
前記第１スイッチング素子、及び前記第２スイッチング素子は第２制御信号で制御され、
前記第４スイッチング素子は第３制御信号で制御されることを特徴とする請求項１に記載の画像表示装置。
【請求項４】
前記表示素子は有機ＥＬ素子であることを特徴とする請求項１から請求項３のいずれか１項に記載の画像表示装置。
【請求項５】
印加される電流を制御することで表示を行う複数の表示素子と、
前記複数の表示素子をマトリックス状に配列形成してなる表示領域と、
前記複数の表示素子に接続して配置された複数の画素回路と、
前記複数の画素回路に接続され、かつ前記複数の画素回路に画像信号に対応するデータ電圧を供給する複数のデータ線と、
を含む画像表示装置の駆動方法であって、
前記画素回路は、
ゲート電極とソース電極との間に印加される電圧に応じてドレイン電極に電流を流す駆動トランジスタと、
前記駆動トランジスタの前記ゲート電極に、一電極が接続される第１キャパシタと、
前記データ線に、一電極が接続される第２キャパシタと、
を有する画素回路であり、
前記複数の画素回路の全てにおいて、
前記駆動トランジスタの前記ゲート電極と前記ドレイン電極とを接続して前記駆動トランジスタの閾値電圧を前記第１キャパシタに保持させる第１動作と、
１ラインずつ順次、データ電圧を第２キャパシタに保持させる第２動作と、
前記第１キャパシタの他電極と前記第２キャパシタの他電極を接続した後、前記第２キャパシタの一電極に前記データ線より基準電圧を供給し、前記表示素子に電流を流す第３動作と、
を含み、
１フレーム期間は、
第１期間と、第２期間と、の２つの期間に分離されており、
前記第１期間において前記第１動作及び第２動作を実施し、
前記第２期間において第３動作を実施することを特徴とする画像表示装置の駆動方法。
【請求項６】
前記第１動作の開始時、前記ゲート電極と前記ドレイン電極とを接続した前記駆動トランジスタと前記表示素子とを接続して前記表示素子に電流を流すことを特徴とする請求項５に記載の画像表示装置の駆動方法。
【請求項１】
印加される電流を制御することで表示を行う複数の表示素子と、
前記複数の表示素子をマトリックス状に配列形成してなる表示領域と、
前記複数の表示素子に接続して配置された複数の画素回路と、
前記複数の画素回路に接続され、かつ前記複数の画素回路に画像信号に対応するデータ電圧を供給する複数のデータ線と、
を含む画像表示装置であって、
前記画素回路は、
ゲート電極とソース電極との間に印加される電圧に応じてドレイン電極に電流を流す駆動トランジスタと、
前記駆動トランジスタの前記ゲート電極と前記ドレイン電極とを接続する第１スイッチング素子と、
前記駆動トランジスタの前記ゲート電極に、一電極が接続される第１キャパシタと、
前記第１キャパシタの他電極と電源を接続する第２スイッチング素子と、
前記データ線に、一電極が接続される第２キャパシタと、
前記第１キャパシタの他電極と前記第２キャパシタの他電極を接続する第３スイッチング素子と、
前記駆動トランジスタの前記ドレイン電極と前記表示素子を接続する第４スイッチング素子と、
を含むことを特徴とする画像表示装置。
【請求項２】
前記第３スイッチング素子は第１制御信号で制御され、
前記第１スイッチング素子、前記第２スイッチング素子、及び前記第４スイッチング素子は第２制御信号で制御されることを特徴とする請求項１に記載の画像表示装置。
【請求項３】
前記第３スイッチング素子は第１制御信号で制御され、
前記第１スイッチング素子、及び前記第２スイッチング素子は第２制御信号で制御され、
前記第４スイッチング素子は第３制御信号で制御されることを特徴とする請求項１に記載の画像表示装置。
【請求項４】
前記表示素子は有機ＥＬ素子であることを特徴とする請求項１から請求項３のいずれか１項に記載の画像表示装置。
【請求項５】
印加される電流を制御することで表示を行う複数の表示素子と、
前記複数の表示素子をマトリックス状に配列形成してなる表示領域と、
前記複数の表示素子に接続して配置された複数の画素回路と、
前記複数の画素回路に接続され、かつ前記複数の画素回路に画像信号に対応するデータ電圧を供給する複数のデータ線と、
を含む画像表示装置の駆動方法であって、
前記画素回路は、
ゲート電極とソース電極との間に印加される電圧に応じてドレイン電極に電流を流す駆動トランジスタと、
前記駆動トランジスタの前記ゲート電極に、一電極が接続される第１キャパシタと、
前記データ線に、一電極が接続される第２キャパシタと、
を有する画素回路であり、
前記複数の画素回路の全てにおいて、
前記駆動トランジスタの前記ゲート電極と前記ドレイン電極とを接続して前記駆動トランジスタの閾値電圧を前記第１キャパシタに保持させる第１動作と、
１ラインずつ順次、データ電圧を第２キャパシタに保持させる第２動作と、
前記第１キャパシタの他電極と前記第２キャパシタの他電極を接続した後、前記第２キャパシタの一電極に前記データ線より基準電圧を供給し、前記表示素子に電流を流す第３動作と、
を含み、
１フレーム期間は、
第１期間と、第２期間と、の２つの期間に分離されており、
前記第１期間において前記第１動作及び第２動作を実施し、
前記第２期間において第３動作を実施することを特徴とする画像表示装置の駆動方法。
【請求項６】
前記第１動作の開始時、前記ゲート電極と前記ドレイン電極とを接続した前記駆動トランジスタと前記表示素子とを接続して前記表示素子に電流を流すことを特徴とする請求項５に記載の画像表示装置の駆動方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１１−１０７４４１（Ｐ２０１１−１０７４４１Ａ）
【公開日】平成２３年６月２日（２０１１．６．２）
【国際特許分類】
【出願番号】特願２００９−２６２６９６（Ｐ２００９−２６２６９６）
【出願日】平成２１年１１月１８日（２００９．１１．１８）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２３年６月２日（２０１１．６．２）
【国際特許分類】
【出願日】平成２１年１１月１８日（２００９．１１．１８）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]