画素回路、表示装置、電子機器、及び、画素回路の駆動方法
【課題】画素回路を構成する素子の特性ばらつき等に起因する表示むらを補正する場合に、補正期間の設定の自由度を広げることのできる技術を提供する。
【解決手段】画素回路、表示装置、或いは、電子機器は、表示部と、保持容量と、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタと、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタとを備える。そして、１フィールド期間（１垂直走査期間）を複数に分割した一の分割期間においては、駆動トランジスタの閾値補正を行ない、他の分割期間においては、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理（好ましくは当該処理を移動度補正処理に利用する）を行なうことが可能に構成されている。
【解決手段】画素回路、表示装置、或いは、電子機器は、表示部と、保持容量と、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタと、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタとを備える。そして、１フィールド期間（１垂直走査期間）を複数に分割した一の分割期間においては、駆動トランジスタの閾値補正を行ない、他の分割期間においては、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理（好ましくは当該処理を移動度補正処理に利用する）を行なうことが可能に構成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で開示する技術は、画素回路、表示装置、電子機器、及び、画素回路（表示装置）の駆動方法に関する。
【背景技術】
【０００２】
今日、表示素子（電気光学素子とも称される）を具備する画素回路（画素とも称される）を有する表示装置、表示装置を具備する電子機器が広く利用されている。画素の表示素子として、印加される電圧や流れる電流によって輝度が変化する電気光学素子を用いた表示装置がある。例えば、印加される電圧によって輝度が変化する電気光学素子としては液晶表示素子が代表例であり、流れる電流によって輝度が変化する電気光学素子としては、有機エレクトロルミネッセンス（Organic Electro Luminescence, 有機ＥＬ, Organic Light Emitting Diode, OLED；以下、有機ＥＬと記す） 素子が代表例である。後者の有機ＥＬ素子を用いた有機ＥＬ表示装置は、画素の表示素子として、自発光素子である電気光学素子を用いたいわゆる自発光型の表示装置である。
【０００３】
ところで、表示素子を用いた表示装置においては、その駆動方式として、単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。但し、単純マトリクス方式の表示装置は、構造が単純であるものの、大型でかつ高精細の表示装置の実現が難しい等の問題がある。
【０００４】
このため、近年、画素内部の表示素子に供給する画素信号を、同様に画素内部に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ（一般には、薄膜トランジスタ(Thin Film Transistor ;ＴＦＴ)等のトランジスタをスイッチングトランジスタとして使用して制御するアクティブマトリクス方式の開発が盛んに行なわれている。
【０００５】
従来のアクティブマトリクス方式の表示装置は、プロセス変動により表示素子を駆動するトランジスタの閾値電圧や移動度がばらついてしまう。又、表示素子の特性が経時的に変動する。このような駆動用のトランジスタの特性ばらつきや表示素子等の画素回路を構成する素子の特性変動は、発光輝度に影響を与えてしまう。即ち、各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性（ユニフォーミティ）が得られるはずであるが、駆動用のトランジスタの特性ばらつきや表示素子の特性変動により、画面のユニフォーミティが損なわれる。そこで、表示装置の画面全体に亘って発光輝度を均一に制御するため、各画素回路内でトランジスタや表示素子等の画素回路を構成する素子の特性ばらつき等に起因する表示むらを補正する技術が、例えば特許第４２４００５９号公報や特許第４２４００６８号公報に提案されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第４２４００５９号公報
【特許文献２】特許第４２４００６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許第４２４００５９号公報や特許第４２４００６８号公報に提案されている技術では、各ラインで１回当たりの閾値補正期間や移動度補正期間としてとり得る最長期間は１水平期間（１Ｈとも記す）となっている。又、閾値補正と移動度補正とを併用する場合に両者均等に割り当てるとそれぞれが処理期間としてとり得る最長期間はＨ／２となる。つまり、特許第４２４００５９号公報や特許第４２４００６８号公報に提案されている技術では、閾値補正期間や移動度補正期間としてとり得る期間が１水平期間と一定の関係を持つ制約があり、自由度が少ない。このような補正期間の設定の自由度の制約のため、場合によっては、動作時間が十分に確保できず良好なユニフォミティが得られないことが起こり得る。
【０００８】
したがって本開示の目的は、画素回路を構成する素子の特性ばらつき等に起因する表示むらを補正する場合に、補正期間の設定の自由度を広げることのできる技術を提供することにある。
【課題を解決するための手段】
【０００９】
本開示の第１の態様に係る画素回路は、表示部と、保持容量と、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタと、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタとを備える。そして、１フィールド期間を複数に分割した一の分割期間においては、駆動トランジスタの閾値補正を行ない、他の分割期間においては、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理を行なうことが可能に構成されている。本開示の第１の態様に係る画素回路の従属項に記載された各画素回路は、本開示の第１の態様に係る画素回路のさらなる有利な具体例を規定する。
【００１０】
本開示の第２の態様に係る表示装置は、表示部、保持容量、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタ、及び、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタ、を具備する表示素子が配列されており、更に、１フィールド期間を複数に分割した一の分割期間においては、駆動トランジスタの閾値補正を行ない、他の分割期間においては、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理を行なう特性補正部（駆動信号一定化回路）を備える。第２の態様に係る表示装置は、第１の態様に係る画素回路の従属項に記載された各技術・手法が同様に適用可能であり、それが適用された構成は、第２の態様に係る表示装置のさらなる有利な具体例を規定する。
【００１１】
本開示の第３の態様に係る電子機器は、表示部、保持容量、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタ、及び、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタを具備する表示素子が配列されており、更に、画素部に供給される映像信号を生成する信号生成部と、１フィールド期間を複数に分割した一の分割期間においては、駆動トランジスタの閾値補正を行ない、他の分割期間においては、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理を行なう特性補正部とを備える。第３の態様に係る電子機器は、第１の態様に係る画素回路の従属項に記載された各技術・手法が同様に適用可能であり、それが適用された構成は、第３の態様に係る電子機器のさらなる有利な具体例を規定する。
【００１２】
本開示の第４の態様に係る画素回路の駆動方法は、表示部を駆動する駆動トランジスタを備えた画素回路を駆動する方法であって、１フィールド期間を複数に分割した一の分割期間においては、駆動トランジスタの閾値補正を行ない、他の分割期間においては、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理を行なう。第４の態様に係る画素回路の駆動方法は、第１の態様に係る画素回路の従属項に記載された各技術・手法が同様に適用可能であり、それが適用された構成は、第４の態様に係る画素回路の駆動方法のさらなる有利な具体例を規定する。
【００１３】
要するに、本明細書で開示する技術では、１フィールド期間を複数に分割し、そのうちの一の分割期間においては、駆動トランジスタの閾値補正を行ない、他の分割期間においては、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理を行なう。このため、閾値補正処理にとり得る期間は、１水平期間との制約関係から開放されるので、閾値補正のオペレーションマージンの増加（つまり、補正期間の設定の自由度を広げること）が可能になる。閾値補正の動作時間が十分に確保でき、良好なユニフォミティが得られる。
【発明の効果】
【００１４】
第１の態様に係る画素回路、第２の態様に係る表示装置、第３の態様に係る電子機器、及び、第４の態様に係る画素回路の駆動方法によれば、画素回路を構成する素子の特性ばらつき等に起因する表示むらを補正する場合に、補正期間の設定の自由度を広げることができる。
【図面の簡単な説明】
【００１５】
【図１】図１は、アクティブマトリクス型表示装置の一構成例の概略を示すブロック図である。
【図２】図２は、カラー画像表示対応のアクティブマトリクス型表示装置の一構成例の概略を示すブロック図である。
【図３】図３（Ａ）〜図３（Ｂ）は、発光素子（実質的には画素回路）を説明する図である。
【図４】図４は、実施例１の画素回路の一形態を示す図である。
【図５】図５は、実施例１の画素回路を備えた表示装置の全体概要を示す図である。
【図６】図６は、画素回路の比較例の駆動方法を説明するタイミングチャートである。
【図７】図７（Ａ）〜図７（Ｇ）は、図６に示したタイミングチャートの主要な期間における等価回路と動作状態を説明する図である。
【図８】図８は、補正期間の設定自由度の改善に着目した実施例１の画素回路の駆動方法を説明するタイミングチャートである。
【図９】図９は、補正期間の設定自由度の改善に着目した実施例２の画素回路の駆動方法を説明するタイミングチャートである。
【図１０】図１０は、実施例３の画素回路の一形態を示す図である。
【図１１】図１１は、実施例３の画素回路を備えた表示装置の全体概要を示す図である。
【図１２】図１２は、駆動トランジスタのリークに起因する表示むら現象の対策原理を説明する図であって、トランジスタ特性の基板電位依存性を説明する図である。
【図１３】図１３は、補正期間の設定自由度の改善に着目した実施例３の画素回路の駆動方法を説明するタイミングチャートである。
【図１４】図１４（Ａ）〜図１４（Ｅ）は実施例４（電子機器）を説明する図である。
【発明を実施するための形態】
【００１６】
以下、図面を参照して、本明細書で開示する技術の実施形態について詳細に説明する。各機能要素について形態別に区別する際にはアルファベット或いは“_n”（ｎは数字）或いはこれらの組合せの参照子を付して記載し、特に区別しないで説明する際にはこの参照子を割愛して記載する。図面においても同様である。
【００１７】
説明は以下の順序で行なう。
１．全体概要
２．表示装置の概要
３．発光素子
４．駆動方法：基本
５．具体的な適用例：
表示むら補正期間の設定自由度の拡大技術
実施例１：垂直ブランキング期間中の分割閾値補正なし
実施例２：垂直ブランキング期間中の分割閾値補正あり
実施例３：実施例２（又は実施例１）＋従来の閾値補正（分割閾値補正）あり
実施例４：電子機器への適用事例
【００１８】
＜全体概要＞
先ず、基本的な事項について以下に説明する。
【００１９】
本実施形態の構成において、画素回路、表示装置、或いは、電子機器は、表示部と、保持容量と、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタと、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタとを備える。そして、１フィールド期間（１垂直走査期間）を複数に分割した一の分割期間においては、駆動トランジスタの閾値補正を行ない、他の分割期間においては、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理（好ましくは当該処理を移動度補正処理に利用する）を行なうことが可能に構成されている。このような処理を行なうことを可能にするべく、本実施形態の画素回路、表示装置、或いは、電子機器は、特性制御部を備える。閾値補正処理にとり得る期間は、１水平走査期間ではなく１垂直走査期間と一定の関係を持って設定すればよく、１水平期間との制約関係から開放されるし、設定可能な期間（閾値補正にとり得る期間）を、１水平期間との制約に基づく場合よりも広げることが可能になる。そのため、閾値補正の動作時間が十分に確保できる。
【００２０】
本実施形態の構成において、１フィールドを複数に分割するに当たっては、２つの分割期間に分けるのが典型的ではあるが、原理的には２分割に限定されない。例えば、１フィールドを４つに分割し、そのうちの最初の１／４期間を全行分の閾値補正期間に割り当て、その後の１／４期間は休止期間に割り当て、残りの１／２期間で各行の信号書込みや移動度補正を行なう期間に割り当てることができる。又、閾値補正と、信号書込みや移動度補正とは、通常は、閾値補正の後に信号書込みや移動度補正を行なうが、これにも限定されない。但し、好ましくは、１フィールド期間を２分割した前半の分割期間においては、駆動トランジスタの閾値補正を行ない、後半の分割期間においては、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理を行なうのがよい。各処理期間に時間を最大限に割り当てることができ、効率的だからである。
【００２１】
本実施形態の構成において、特性制御部は、好ましくは、駆動トランジスタの閾値補正を行なう分割期間とその後のブランキング期間において、全ての行の駆動トランジスタについて、順に、閾値補正を行なうのがよい。
【００２２】
本実施形態の構成において、特性制御部は、駆動トランジスタの閾値補正を行なう際には、複数回に分けて閾値補正動作を繰り返す分割閾値補正を行なうこともできる。分割閾値補正時の停止（休止）期間におけるいわゆるブートストラップ動作を利用することで、閾値補正を加速させることができる。実態としては、閾値補正期間を、分割閾値補正を行なわない場合よりも短縮できる。
【００２３】
本実施形態の構成において、特性制御部は、好ましくは、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理を行なう直前にも、駆動トランジスタの閾値補正を行なうとよい。つまり、本実施形態の構成において、特性制御部は、１フィールドを複数に分割し、その内の一の分割期間においては閾値補正を行ない、他の分割期間において、信号書込みや移動度補正を行なうことで、オペレーションマージンの増加に対応する。特性制御部は、閾値補正処理の際には、複数回に分けて閾値補正動作を繰り返す分割閾値補正を行なってもよい。必須ではないが、特性制御部は、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理（移動度補正処理）を行なう直前にも、駆動トランジスタの閾値補正（分割閾値補正でもよい）を行なってもよい。
【００２４】
本実施形態の構成においてて、特性制御部は、好ましくは、閾値補正後の一の期間から書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理を行なうまでの期間、駆動トランジスタの特性が低下するように制御するのがよい。これによって、書込トランジスタの導通／非導通の動作と連動して起こる駆動トランジスタのリークに起因する表示むら現象を解決することができる。尚、駆動トランジスタのリークに起因する表示むら現象は、書込トランジスタの導通／非導通の動作と連動して起こる点を勘案すると、特性制御部は、書込トランジスタの導通／非導通の動作と連動して、駆動トランジスタの特性を制御するのがよい。
【００２５】
好ましくは、特性制御部は、駆動トランジスタが電流を流している状態にあるときには、駆動トランジスタの特性を低下させる処理を中止するとよい。例えば、特性制御部は、駆動トランジスタの閾値電圧の補正処理の期間には、駆動トランジスタの閾値電圧を増大させる処理を中止する。
【００２６】
好ましくは、特性制御部は、映像信号と対応する駆動電圧を保持容量に書き込みつつ駆動トランジスタを介して保持容量に電流を供給する処理（換言すると、駆動トランジスタの閾値電圧の補正処理）の終了に連動して、駆動トランジスタの閾値電圧を大きくするとよい。例えば、特性制御部は、閾値電圧の補正処理の終了と同時に駆動トランジスタの閾値電圧を大きくするとよく、換言すると、書込トランジスタが非導通状態になるのと同時に駆動トランジスタの閾値電圧を大きくするとよい。
【００２７】
或いは、特性制御部は、閾値電圧の補正処理の終了よりも前に駆動トランジスタの閾値電圧を大きくしてもよく、換言すると、書込トランジスタが非導通状態になるよりも前に駆動トランジスタの閾値電圧を大きくしてもよい。
【００２８】
或いは又、好ましくは、特性制御部は、駆動電圧の保持容量への書込みに連動して駆動トランジスタの閾値電圧を小さくするとよい。例えば、特性制御部は、駆動電圧の保持容量への書込み開始と同時に駆動トランジスタの閾値電圧を小さくするとよく、換言すると、書込トランジスタが導通状態になるのと同時に、駆動トランジスタの閾値電圧を小さくするとよい。
【００２９】
或いは、特性制御部は、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理と連動して、駆動トランジスタの閾値電圧を小さくするとよい。つまり、特性制御部は、駆動トランジスタの移動度補正処理の開始に連動して、駆動トランジスタの閾値電圧を小さくするとよい。例えば、駆動トランジスタの移動度補正処理の開始と同時に駆動トランジスタの閾値電圧を小さくするとよく、換言すると、書込トランジスタが導通状態になるのと同時に駆動トランジスタの閾値電圧を小さくするとよい。特に、特性制御部は、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理の際には（つまり、当該処理中には）、駆動トランジスタの閾値電圧を小さくさせるのがよい。
【００３０】
或いは、特性制御部は、表示部の表示開始に連動して駆動トランジスタの閾値電圧を小さくしてもよい。例えば、特性制御部は、表示部の表示開始と同時に、駆動トランジスタの閾値電圧を小さくするとよく、換言すると、書込トランジスタが非導通状態になるのと同時に駆動トランジスタの閾値電圧を小さくすることができる。或いは、特性制御部は、発光開始直後ではなく、それより少し後で、安定的に発光するようになってから、駆動トランジスタの閾値電圧を小さくしてもよい。
【００３１】
好ましくは、本実施形態の画素回路、表示装置、或いは、電子機器は、駆動トランジスタとしては、閾値電圧を制御し得る特性制御端を有しているトランジスタを使用するのがよい。この場合、特性制御部は、閾値電圧を制御するための制御信号を特性制御端に供給する。閾値電圧を制御し得る特性制御端を有しているトランジスタとしては、例えば、バックゲート型の薄膜トランジスタやＭＯＳＦＥＴ（金属酸化膜型の電界効果トランジスタ）を使用するのが好適であり、特に、ＭＯＳＦＥＴを使用するとよい。
【００３２】
好ましくは、本実施形態の画素回路、表示装置、或いは、電子機器は、駆動トランジスタの特性が低下するように制御する特性制御部を画素回路に備えるとよい。駆動トランジスタのリークに起因する表示むら現象は、書込トランジスタの導通／非導通の動作と連動して起こる点を勘案すると、特性制御部は、書込トランジスタの導通／非導通の動作と連動して、駆動トランジスタの特性を制御するのがよい。
【００３３】
表示部としては、例えば、有機エレクトロルミネッセンス発光部、無機エレクトロルミネッセンス発光部、ＬＥＤ発光部、半導体レーザー発光部等の自発光型の発光部を具備した発光素子を用いることができ、特に、有機エレクトロルミネッセンス発光部であるとよい。
【００３４】
１フィールド期間を複数に分割するという点においては、デバイス構成としては、表示部が２次元マトリクス状に配列された画素部を備えるものが採用される。画素部を備える構成の場合、好ましくは、特性制御部は、表示部ごとに、駆動トランジスタの特性を制御するのがよい。表示部が２次元マトリクス状に配列された画素部を備える構成の場合、特性制御部は、走査処理により、表示素子ごとに、駆動トランジスタの特性を制御する構成をとることができる。因みに表示素子ごとに制御する場合は駆動トランジスタのウエルは、個々に分離しておくのがよい。線順次で発光制御を行なう場合であれば、行（或いは列）ごとにウエル電位（トランジスタ特性制御信号）の分離を行なえばよく、駆動トランジスタのウエルは、表示素子ごとの分離を排除しないが、少なくとも行（或いは列）ごとに分離しておけばよい。
【００３５】
駆動トランジスタの特性を制御するための制御信号を除く各種の信号は、必要に応じて、制御信号の振幅分を補正するとよい。
【００３６】
＜表示装置の概要＞
以下の説明においては、対応関係の理解を容易にするため、回路構成部材の抵抗値や容量値（静電容量、キャパシタンス）等は、その部材に付されている符号と同一符号で示すことがある。
【００３７】
［基本］
先ず、発光素子を備えた表示装置の概要について説明する。以下の回路構成の説明においては、「電気的に接続」を単に「接続」と記載するし、この「電気的に接続」は、特段の明示のない限り、直接に接続されることに限らず、他のトランジスタ（スイッチングトランジスタが典型例である）その他の電気素子（能動素子に限らず受動素子でもよい）を介して接続されることも含む。
【００３８】
表示装置は、複数の画素回路（或いは単に画素とも称することもある）を備えている。各画素回路は、発光部と発光部を駆動する駆動回路とを具備する表示素子（電気光学素子）を有する。表示部としては、例えば、有機エレクトロルミネッセンス発光部、無機エレクトロルミネッセンス発光部、ＬＥＤ発光部、半導体レーザー発光部等の自発光型の発光部を具備した発光素子を用いることができる。尚、表示素子の発光部を駆動する方式としては定電流駆動型を採用するが、原理的には、定電流駆動型に限らず定電圧駆動型でもよい。
【００３９】
以下に説明する例においては、発光素子として、有機エレクトロルミネッセンス発光部を備えている場合で説明する。より詳細には、発光素子は、駆動回路と、駆動回路に接続された有機エレクトロルミネッセンス発光部（発光部ＥＬＰ）とが積層された構造を有する有機エレクトロルミネッセンス素子（有機ＥＬ素子）である。
【００４０】
発光部ＥＬＰを駆動するための駆動回路として各種の回路があるが、画素回路としては、５Ｔｒ／１Ｃ型、４Ｔｒ／１Ｃ型、３Ｔｒ／１Ｃ型、或いは２Ｔｒ／１Ｃ型等の駆動回路を備えた構成にすることができる。「αＴｒ／１Ｃ型」におけるαはトランジスタの数を意味し、「１Ｃ」は容量部が１つの保持容量Ｃcs（キャパシタ）を具備することを意味する。駆動回路を構成する各トランジスタは、好適には、全てがｎチャネル型のトランジスタから構成されているのが好ましいが、これには限らず、場合によっては、一部のトランジスタをｐチャネル型としてもよい。尚、半導体基板等にトランジスタを形成した構成とすることもできる。駆動回路を構成するトランジスタの構造は、特に限定するものではなく、ＭＯＳ型ＦＥＴを代表例とする絶縁ゲート型電界効果トランジスタ（一般には、薄膜トランジスタ（Thin Film Transistor ;ＴＦＴ））を使用できる。更には、駆動回路を構成するトランジスタはエンハンスメント型とデプレッション型の何れでもよいし、又、シングルゲート型とデュアルゲート型の何れでもよい。
【００４１】
何れの構成においても、表示装置は、基本的には、最小の構成要素として２Ｔｒ／１Ｃ型と同様に、発光部ＥＬＰ、駆動トランジスタＴＲD、書込トランジスタＴＲW（サンプリングトランジスタとも称される）、少なくとも書込走査部を具備する垂直走査部、信号出力部の機能を持つ水平駆動部、保持容量Ｃcsを備える。好ましくは、ブートストラップ回路を構成するべく、駆動トランジスタＴＲDの制御入力端（ゲート端）と主電極端（ソース／ドレイン領域）の一方（典型的にはソース端）との間に保持容量Ｃcsが接続される。駆動トランジスタＴＲDは、主電極端の一方が発光部ＥＬＰと接続され、主電極端の他方は電源線ＰＷＬと接続される。電源線ＰＷＬには、電源回路或いは電源電圧用の走査回路等から電源電圧（定常電圧或いはパルス状の電圧）が供給される。
【００４２】
水平駆動部は、発光部ＥＬＰにおける輝度を制御するための映像信号Ｖsigや閾値補正等に使用される基準電位（１種とは限らない）を表す広義の映像信号ＶＳを映像信号線ＤＴＬ（データ線とも称される）に供給する。書込トランジスタＴＲWは、主電極端の一方が映像信号線ＤＴＬに接続され、主電極端の他方が駆動トランジスタＴＲDの制御入力端に接続される。書込走査部は書込トランジスタＴＲWをオン／オフ制御する制御パルス（書込駆動パルスWS）を書込走査線ＷＳＬを介して書込トランジスタＴＲWの制御入力端に供給する。書込トランジスタＴＲWの主電極端の他端と駆動トランジスタＴＲDの制御入力端と保持容量Ｃcsの一端との接続点を第１ノードＮＤ1と称し、駆動トランジスタＴＲDの主電極端の一方と保持容量Ｃcsの他端との接続点を第２ノードＮＤ2と称する。
【００４３】
［構成例］
図１及び図２は、本開示に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の一構成例の概略を示すブロック図である。図１は、一般的なアクティブマトリクス型表示装置の構成の概略を示すブロック図であり、図２は、そのカラー画像表示対応の場合の概略を示すブロック図である。
【００４４】
図１に示すように、表示装置１は、複数の表示素子としての有機ＥＬ素子（図示せず）を持った画素回路１０（画素とも称される）が表示アスペクト比である縦横比がＸ：Ｙ（例えば９：１６）の有効映像領域を構成するように配置された表示パネル部１００と、この表示パネル部１００を駆動制御する種々のパルス信号を発するパネル制御部の一例である駆動信号生成部２００（いわゆるタイミングジェネレータ）と、映像信号処理部２２０を備えている。駆動信号生成部２００と映像信号処理部２２０とは、１チップのＩＣ（Integrated Circuit；半導体集積回路）に内蔵され、本例では、表示パネル部１００の外部に配置されている。
【００４５】
尚、製品形態としては、図示のように、表示パネル部１００、駆動信号生成部２００、及び映像信号処理部２２０の全てを備えたモジュール（複合部品）形態の表示装置１として提供されることに限らず、例えば、表示パネル部１００のみで表示装置１として提供すしてもよい。又、表示装置１は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部１０２に透明なガラス等の対向部に貼り付けられて形成された表示モジュールが該当する。透明な対向部には、カラーフィルタ、保護膜、遮光膜等が設けられてもよい。表示モジュールには、外部から画素アレイ部１０２への映像信号Ｖsigや各種の駆動パルスを入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。
【００４６】
このような表示装置１は、様々な電子機器、例えば半導体メモリやミニディスク（ＭＤ）やカセットテープ等の記録媒体を利用した携帯型の音楽プレイヤー、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラ等、電子機器に入力された映像信号や電子機器内で生成した映像信号を、静止画像や動画像（映像）として表示するあらゆる分野の電子機器の表示部に利用できる。
【００４７】
表示パネル部１００は、基板１０１の上に、画素回路１０がＭ行×Ｎ列のマトリクス状に配列された画素アレイ部１０２と、画素回路１０を垂直方向に走査する垂直駆動部１０３と、画素回路１０を水平方向に走査する水平駆動部１０６（水平セレクタ或いはデータ線駆動部とも称される）と、各駆動部（垂直駆動部１０３及び水平駆動部１０６）と外部回路とのインタフェースをとるインタフェース部１３０（ＩＦ）と、外部接続用の端子部１０８（パッド部）等が集積形成されている。即ち、垂直駆動部１０３や水平駆動部１０６やインタフェース部１３０等の周辺駆動回路が、画素アレイ部１０２と同一の基板１０１上に形成された構成となっている。第ｍ行目（ｍ＝１、２、３、…、Ｍ）、第ｎ列（ｎ＝１、２、３、…、Ｎ）に位置する発光素子（画素回路１０）を、図では１０_ｎ，ｍで示している。
【００４８】
インタフェース部１３０は、垂直駆動部１０３と外部回路とのインタフェースをとる垂直ＩＦ部１３３と、水平駆動部１０６と外部回路とのインタフェースをとる水平ＩＦ部１３６を有する。
【００４９】
垂直駆動部１０３と水平駆動部１０６とで、信号電位の保持容量への書込みや、閾値補正動作や、移動度補正動作や、ブートストラップ動作を制御する制御部１０９が構成される。この制御部１０９とインタフェース部１３０（垂直ＩＦ部１３３や水平ＩＦ部１３６）を含めて、画素アレイ部１０２の画素回路１０を駆動制御する駆動制御回路を構成している。
【００５０】
２Ｔｒ／１Ｃ型とする場合であれば、垂直駆動部１０３は、書込走査部（ライトスキャナＷＳ；Write Scan）や電源供給能力を有する電源スキャナとして機能する駆動走査部（ドライブスキャナＤＳ；Drive Scan）を有する。画素アレイ部１０２は、一例として、図示する左右方向の一方側もしくは両側から垂直駆動部１０３で駆動され、かつ図示する上下方向の一方側もしくは両側から水平駆動部１０６で駆動されるようになっている。
【００５１】
端子部１０８には、表示装置１の外部に配された駆動信号生成部２００から、種々のパルス信号が供給される。同様に、映像信号処理部２２０から映像信号Ｖsigが供給される。カラー表示対応の場合には、色別（本例ではＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色）の映像信号Ｖsig_R、映像信号Ｖsig_G、映像信号Ｖsig_Bが供給される。
【００５２】
一例としては、垂直駆動用のパルス信号として、垂直方向の走査開始パルスの一例であるシフトスタートパルスSP（図はSPDS、SPWSの２種）や垂直走査クロックCK（図はCKDS、CKWSの２種）、必要に応じて位相反転した垂直走査クロックxCK（図はxCKDS、xCKWSの２種）、並びに特定タイミングのパルス出力を指示するイネーブルパルス等の必要なパルス信号が供給される。水平駆動用のパルス信号として、水平方向の走査開始パルスの一例である水平スタートパルスSPHや水平走査クロックCKH、必要に応じて位相反転した水平走査クロックxCKH、並びに特定タイミングのパルス出力を指示するイネーブルパルス等の必要なパルス信号が供給される。
【００５３】
端子部１０８の各端子は、配線１０９を介して、垂直駆動部１０３や水平駆動部１０６に接続される。例えば、端子部１０８に供給された各パルスは、必要に応じて図示を割愛したレベルシフタ部で電圧レベルを内部的に調整した後、バッファを介して垂直駆動部１０３の各部や水平駆動部１０６に供給される。
【００５４】
画素アレイ部１０２は、図示を割愛するが（詳細は後述する）、表示素子としての有機ＥＬ素子に対して画素トランジスタが設けられた画素回路１０が行列状に２次元配置され、画素配列に対して行ごとに垂直走査線ＳＣＬが配線されるとともに、列ごとに映像信号線ＤＴＬが配線された構成となっている。つまり、画素回路１０は、垂直走査線ＳＣＬを介して直駆動部１０３と接続され、又、映像信号線ＤＴＬを介して水平駆動部１０６と接続されている。具体的には、マトリクス状に配列された各画素回路１０に対しては、垂直駆動部１０３によって駆動パルスで駆動されるｎ行分の垂直走査線ＳＣＬ_1〜ＳＣＬ_nが画素行ごとに配線される。垂直駆動部１０３は、論理ゲートの組合せ（ラッチやシフトレジスタ等も含む）によって構成され、画素アレイ部１０２の各画素回路１０を行単位で選択する、即ち、駆動信号生成部２００から供給される垂直駆動系のパルス信号に基づき、垂直走査線ＳＣＬを介して各画素回路１０を順次選択する。水平駆動部１０６は、論理ゲートの組合せ（ラッチやシフトレジスタ等も含む）によって構成され、画素アレイ部１０２の各画素回路１０を列単位で選択する、即ち、駆動信号生成部２００から供給される水平駆動系のパルス信号に基づき、選択された画素回路１０に対し映像信号線ＤＴＬを介して映像信号ＶＳの内の所定電位（例えば映像信号Ｖsigレベル）をサンプリングして保持容量Ｃcsに書き込ませる。
【００５５】
本実施形態の表示装置１は、線順次駆動や点順次駆動が可能になっており、垂直駆動部１０３の書込走査部１０４及び駆動走査部１０５は線順次で（つまり行単位で）で画素アレイ部１０２を走査するとともに、これに同期して水平駆動部１０６が、画像信号を、１水平ライン分を同時に（線順次の場合）、或いは画素単位で（点順次の場合）、画素アレイ部１０２に書き込む。
【００５６】
カラー画像表示対応をとるには、画素アレイ部１０２には、例えば図２に示すように、色別（本例ではＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色）のサブピクセルとして画素回路１０_R、画素回路１０_G、画素回路１０_Bを所定の配列順で縦ストライプ状に設ける。１組の色別のサブピクセルによりカラーの１画素が構成される。ここでは、サブピクセルレイアウトの一例として縦ストライプ状に各色のサブピクセルを配置したストライプ構造のものを示しているが、サブピクセルレイアウトはこのような配列例に限定されるものではない。サブピクセルを垂直方向にシフトさせた形態を採用してもよい。
【００５７】
尚、図１及び図２では、画素アレイ部１０２の一方側にのみ垂直駆動部１０３（詳しくはその構成要素）を配置する構成を示しているが、垂直駆動部１０３の各要素を画素アレイ部１０２を挟んで左右両側に配置する構成を採ることもできる。又、垂直駆動部１０３の各要素の一方と他方を左右の各別に配置する構成を採ることもできる。同様に、図１及び図２では、画素アレイ部１０２の一方側にのみ水平駆動部１０６を配置する構成を示しているが、画素アレイ部１０２を挟んで上下両側に水平駆動部１０６を配置する構成を採ることもできる。本例では、垂直シフトスタートパルス、垂直走査クロック、水平スタートパルス、水平走査クロック等のパルス信号を表示パネル部１００の外部から入力する構成としているが、これらの各種のタイミングパルスを生成する駆動信号生成部２００を表示パネル部１００上に搭載することもできる。
【００５８】
図示した構成は、表示装置の一形態を示したに過ぎず、製品形態としては、その他の形態をとることができる。即ち、表示装置は、画素回路１０を構成する素子を行列状に配置した画素アレイ部と、画素アレイ部の周辺に配置され、各画素を駆動するための走査線と接続された走査部を主要部とする制御部と、制御部を動作させるための各種の信号を生成する駆動信号生成部や映像信号処理部を備えて装置の全体が構成されていればよい。製品形態としては、画素アレイ部と制御部とを同一の基体（例えばガラス基板）上に搭載した表示パネル部と駆動信号生成部や映像信号処理部を別体とする図示のような形態（パネル上配置構成と称する）の他に、表示パネル部には画素アレイ部を搭載し、それとは別基板（例えばフレキシブル基板）上に制御部や駆動信号生成部や映像信号処理部等の周辺回路を搭載する形態（周辺回路パネル外配置構成と称する）を採ることができる。又、画素アレイ部と制御部とを同一の基体上に搭載して表示パネル部を構成するパネル上配置構成の場合、画素アレイ部のＴＦＴを生成する工程にて同時に制御部（必要に応じて駆動信号生成部や映像信号処理部も）用の各トランジスタを生成する形態（トランジスタ一体構成と称する）と、ＣＯＧ（Chip On Glass）実装技術により画素アレイ部が搭載された基体上に制御部（必要に応じて駆動信号生成部や映像信号処理部も）用の半導体チップを直接実装する形態（ＣＯＧ搭載構成と称する）を採ることもできる。或いは又、表示パネル部（少なくとも画素アレイ部を備える）のみで表示装置として提供することもできる。
【００５９】
＜発光素子＞
図３は、駆動回路を備えた発光素子１１（実質的には画素回路１０）を説明する図である。ここで、図３（Ａ）は、発光素子１１（画素回路１０）の一部分の模式的な一部断面図である。図３（Ｂ）は、ＭＯＳ型のトランジスタ構造例を示す断面図である。図３（Ａ）では、絶縁ゲート型電界効果トランジスタは薄膜トランジスタ（ＴＦＴ）であるとするが、後述の実施例で説明するように、本実施形態においては、少なくとも駆動トランジスタＴＲDに関しては、いわゆるバックゲート型の薄膜トランジスタ或いは図３（Ｂ）に示すようなＭＯＳ型のトランジスタを使用することが好ましく、特に図３（Ｂ）に示すようなＭＯＳ型を使用するのが好適である。薄膜トランジスタをバックゲート型の構造とするには製造工程が複雑になる（或いは製造が困難である）のに対して、図３（Ｂ）に示すようなＭＯＳ型では半導体基板やウエルがそもそもバックゲート（バルクとも称される）として機能するからである。
【００６０】
図３（Ａ）に示すように、発光素子１１の駆動回路を構成する各トランジスタ及び容量部（保持容量Ｃcs）は支持体２０上に形成され、発光部ＥＬＰは、例えば、層間絶縁層４０を介して、駆動回路を構成する各トランジスタ及び保持容量Ｃcsの上方に形成されている。駆動トランジスタＴＲDの一方のソース／ドレイン領域は、発光部ＥＬＰに備えられたアノード電極に、コンタクトホールを介して接続されている。図３においては、駆動トランジスタＴＲDのみを図示する。書込トランジスタＴＲWやその他のトランジスタは隠れて見えない。発光部ＥＬＰは、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等の周知の構成、構造を有する。
【００６１】
具体的には、駆動トランジスタＴＲDは、ゲート電極３１、ゲート絶縁層３２、半導体層３３、半導体層３３に設けられたソース／ドレイン領域３５、及び、ソース／ドレイン領域３５の間の半導体層３３の部分が該当するチャネル形成領域３４から構成されている。保持容量Ｃcsは、他方の電極３６、ゲート絶縁層３２の延在部から構成された誘電体層、及び、一方の電極３７（第２ノードＮＤ2に相当する）から成る。ゲート電極３１、ゲート絶縁層３２の一部、及び、保持容量Ｃcsを構成する他方の電極３６は、支持体２０上に形成されている。駆動トランジスタＴＲDの一方のソース／ドレイン領域３５は配線３８に接続され、一方のソース／ドレイン領域３５は一方の電極３７に接続されている。駆動トランジスタＴＲD及び保持容量Ｃcs等は、層間絶縁層４０で覆われており、層間絶縁層４０上に、アノード電極５１、正孔輸送層、発光層、電子輸送層、及び、カソード電極５３から成る発光部ＥＬＰが設けられている。図３においては、正孔輸送層、発光層、及び、電子輸送層を１層５２で表した。発光部ＥＬＰが設けられていない層間絶縁層４０の部分の上には、第２層間絶縁層５４が設けられ、第２層間絶縁層５４及びカソード電極５３上には透明な基板２１が配置されており、発光層にて発光した光は、基板２１を通過して、外部に出射される。一方の電極３７とアノード電極５１とは、層間絶縁層４０に設けられたコンタクトホールによって接続されている。カソード電極５３は、第２層間絶縁層５４、層間絶縁層４０に設けられたコンタクトホール５６、コンタクトホール５５を介して、ゲート絶縁層３２の延在部上に設けられた配線３９に接続されている。
【００６２】
図３（Ａ）に示した構成において、ＴＦＴをＭＯＳ型トランジスタとする場合、図３（Ｂ）に示すように、第１の極性（Ｐ型又はＮ型（図はＮ型））の半導体基板の表面にゲート（狭い領域チャネル）を作り、チャネルを蔽うように酸化膜（特にゲート酸化膜と称する）を介してゲート端子を取り付ける。ゲート端子の材料は例えばポリシリコンを用いることができ、特にポリゲートと称される。更に、ゲート端を含めて全体を蔽うように酸化膜（特にフィールド酸化膜と称する）を成膜した後、ゲート端子の両端に第１の極性と異なる第２の極性（ここではＰ型）のソース領域とドレイン領域の各端子（それぞれソース端子、ドレイン端子）を金属素材で付ける。これにより、第１の極性（Ｎ型）の半導体基板の表面層に、第２の極性（ここではＰ型）のＭＯＳトランジスタ（ＰＭＯＳ）（Ｐ型デバイス）が形成される。この構造のＰ型デバイスでは、バックゲートはＮ型基板であり個別に分離されおらず、個々に又は行（或いは列）ごとに分離しての制御信号の供給はできず、画素アレイ部１０２の全Ｐ型デバイスの共通の制御信号が供給可能である。第１の極性（ここではＮ型）のＭＯＳトランジスタ（ＮＭＯＳ）（Ｎ型デバイス）を第１の極性（Ｎ型）の半導体基板の表面層に形成するには、第１の極性（Ｎ型）の半導体基板の表面に、第２の極性（Ｐ型）のウエルを形成し、このウエル（Ｐウエル）を第２の極性（Ｐ型）の半導体基板として扱って、以下同様にして、ゲート領域、ソース領域、ドレイン領域等を形成すればよい。この構造のＮ型デバイスでは、第２の極性（Ｐ型）のウエルは、個々に又は行（或いは列）ごとに分離可能であるから、個々に又は行（或いは列）ごとにウエル電位（トランジスタ特性制御信号Ｖｂ）の分離が可能である。尚、第２の極性（ここではＰ型）のＭＯＳトランジスタ（ＰＭＯＳ）（Ｐ型デバイス）を第１の極性（Ｎ型）の半導体基板の表面層に形成するに当たり、第１の極性（Ｎ型）の半導体基板の表面に、第１の極性（Ｎ型）のウエルを形成し（図中の破線を参照）、このウエル（Ｎウエル）を第１の極性（Ｎ型）の半導体基板として扱って、以下同様にして、ゲート領域、ソース領域、ドレイン領域等を形成してもよい。こうすることで、この構造のＰ型デバイスでは、第１の極性（Ｎ型）のウエルは、個々に又は行（或いは列）ごとに分離可能であるから、個々に又は行（或いは列）ごとにウエル電位（トランジスタ特性制御信号Ｖｂ）の分離が可能になる。Ｐ型デバイス（ＰＭＯＳ）とＮ型デバイス（ＮＭＯＳ）とは素子分離領域により分離される。
【００６３】
［駆動方法］
発光部の駆動方法に関して、以下に説明する。理解を容易にするべく、画素回路１０を構成する各トランジスタは、ｎチャネル型のトランジスタから構成されているとして説明する。又、発光部ＥＬＰは、アノード端が第２ノードＮＤ2に接続され、カソード端はカソード配線cath（その電位をカソード電位Ｖcathとする）に接続されるものとする。更には、ドレイン電流Ｉdsの値の大小によって、発光部ＥＬＰにおける発光状態（輝度）が制御される。発光素子の発光状態においては、駆動トランジスタＴＲDの２つの主電極端（ソース／ドレイン領域）は、一方（発光部ＥＬＰのアノード側）がソース端（ソース領域）として働き、他方がドレイン端（ドレイン領域）として働く。表示装置は、カラー表示対応のものであり、（Ｎ／３）×Ｍ個の２次元マトリクス状に配列された画素回路１０から構成され、カラー表示の一単位を成す１つの画素回路は、３つの副画素回路（赤色を発光する赤色発光画素回路１０_R、緑色を発光する緑色発光画素回路１０_G、青色を発光する青色発光画素回路１０_B）から構成されているとする。各画素回路１０を構成する発光素子は、線順次駆動されるとし、表示フレームレートをＦＲ（回／秒）とする。即ち、第ｍ行目（但し、ｍ＝１、２、３、…、Ｍ）に配列された（Ｎ／３）個の画素回路１０、より具体的には、Ｎ個の画素回路１０のそれぞれを構成する発光素子が同時に駆動される。換言すれば、１つの行を構成する各発光素子にあっては、その発光／非発光のタイミングは、それらが属する行単位で制御される。尚、１つの行を構成する各画素回路１０について映像信号を書き込む処理は、全ての画素回路１０について同時に映像信号を書き込む処理（同時書込み処理とも称する）でもよいし、画素回路１０毎に順次映像信号を書き込む処理（順次書込み処理とも称する）でもよい。何れの書込み処理とするかは、駆動回路の構成に応じて適宜選択すればよい。
【００６４】
ここで、第ｍ行目、第ｎ列（但し、ｎ＝１、２、３、…、Ｎ）に位置する発光素子（画素回路１０）に関する駆動動作を説明する。因みに、第ｍ行目、第ｎ列に位置する発光素子を、第（ｎ、ｍ）番目の発光素子或いは第（ｎ、ｍ）番目の発光素子画素回路と称する。第ｍ行目に配列された各発光素子の水平走査期間（第ｍ番目の水平走査期間）が終了するまでに、各種の処理（閾値補正処理、書込み処理、移動度補正処理、等）が行なわれる。尚、書込み処理や移動度補正処理は、第ｍ番目の水平走査期間内に行なわれる必要がある。一方、駆動回路の種類によっては、閾値補正処理やこれに伴う前処理を第ｍ番目の水平走査期間より先行して行なうことができる。
【００６５】
前述の各種の処理が全て終了した後、第ｍ行目に配列された各発光素子を構成する発光部を発光させる。尚、各種の処理が全て終了した後、直ちに発光部を発光させてもよいし、所定の期間（例えば、所定の行数分の水平走査期間）が経過した後に発光部を発光させてもよい。「所定の期間」は、表示装置の仕様や画素回路１０（つまり駆動回路）の構成等に応じて、適宜設定すればよい。以下では説明の便宜のため、各種の処理終了後、直ちに発光部を発光させるものとする。第ｍ行目に配列された各発光素子を構成する発光部の発光は、第（ｍ＋ｍ’）行目に配列された各発光素子の水平走査期間の開始直前まで継続される。「ｍ’」は、表示装置の設計仕様によって決定すればよい。即ち、或る表示フレームの第ｍ行目に配列された各発光素子を構成する発光部の発光は、第（ｍ＋ｍ’−１）番目の水平走査期間まで継続される。一方、第（ｍ＋ｍ’）番目の水平走査期間の始期から、次の表示フレームにおける第ｍ番目の水平走査期間内において書込み処理や移動度補正処理が完了するまで、第ｍ行目に配列された各発光素子を構成する発光部は、原則として非発光状態を維持する。非発光状態の期間（非発光期間とも称する）を設けることにより、アクティブマトリクス駆動に伴う残像ボケが低減され、動画品位をより良好にすることができる。但し、各画素回路１０（発光素子）の発光状態／非発光状態は、以上に説明した状態には限定されない。水平走査期間の時間長は、（１／ＦＲ）×（１／Ｍ）秒未満の時間長である。（ｍ＋ｍ’）の値がＭを越える場合、越えた分の水平走査期間は、次の表示フレームにおいて処理される。
【００６６】
トランジスタがオン状態（導通状態）にあるとは、主電極端間（ソース／ドレイン領域間）にチャネルが形成されている状態を意味し、一方の主電極端から他方の主電極端に電流が流れているか否かは問わない。トランジスタがオフ状態（非導通状態）にあるとは、主電極端間にチャネルが形成されていない状態を意味する。或るトランジスタの主電極端が他のトランジスタの主電極端に接続されているとは、或るトランジスタのソース／ドレイン領域と他のトランジスタのソース／ドレイン領域とが同じ領域を占めている形態を包含する。更には、ソース／ドレイン領域は、不純物を含有したポリシリコンやアモルファスシリコン等の導電性物質から構成することができるだけでなく、金属、合金、導電性粒子、これらの積層構造、有機材料（導電性高分子）から成る層から構成することができる。又、以下の説明で用いるタイミングチャートにおいて、各期間を示す横軸の長さ（時間長）は模式的なものであり、各期間の時間長の割合を示すものではない。
【００６７】
画素回路１０の駆動方法においては、前処理工程、閾値補正処理工程、映像信号書込み処理工程、移動度補正工程、発光工程を有する。前処理工程、閾値補正処理工程、映像信号書込み処理工程、及び、移動度補正工程を纏めて非発光工程とも称する。画素回路１０の構成によっては映像信号書込み処理工程と移動度補正工程とを同時に行なうこともある。各工程について概説する。
【００６８】
因みに、駆動トランジスタＴＲDは、発光素子の発光状態においては、以下の式（１）に従ってドレイン電流Ｉdsを流すように駆動される。ドレイン電流Ｉdsが発光部ＥＬＰを流れることで発光部ＥＬＰが発光する。更には、ドレイン電流Ｉdsの値の大小によって、発光部ＥＬＰにおける発光状態（輝度）が制御される。発光素子の発光状態においては、駆動トランジスタＴＲDの２つの主電極端（ソース／ドレイン領域）は、一方（発光部ＥＬＰのアノード端側）がソース端（ソース領域）として働き、他方がドレイン端（ドレイン領域）として働く。説明の便宜のため、以下の説明において、駆動トランジスタＴＲDの一方の主電極端を単にソース端と称し、他方の主電極端を単にドレイン端と呼ぶ場合がある。尚、実効的な移動度μ、チャネル長Ｌ、チャネル幅Ｗ、制御電極端の電位（ゲート電位Ｖg）とソース端の電位（ソース電位Ｖs）との電位差（ゲート・ソース間電圧）Ｖgs、閾値電圧Ｖth、等価容量Ｃox（（ゲート絶縁層の比誘電率）×（真空の誘電率）／（ゲート絶縁層の厚さ））、係数ｋ≡（１／２）・（Ｗ／Ｌ）・Ｃoxとする。
【００６９】
Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2 （１）
【００７０】
以下の説明では、特段の断りのない限り、発光部ＥＬＰの寄生容量の静電容量Ｃelは、保持容量Ｃcsの静電容量Ｃcs及び駆動トランジスタＴＲDの寄生容量の一例であるゲート・ソース間の静電容量Ｃgsと比較して十分に大きな値であるとし、駆動トランジスタＴＲDのゲート端の電位（ゲート電位Ｖg）の変化に基づく駆動トランジスタＴＲDのソース領域（第２ノードＮＤ2）の電位（ソース電位Ｖs）の変化を考慮しない。
【００７１】
〔前処理工程〕
第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が、駆動トランジスタＴＲDの閾値電圧Ｖthを越え、且つ、第２ノードＮＤ2と発光部ＥＬＰに備えられたカソード電極との間の電位差が、発光部ＥＬＰの閾値電圧ＶthELを越えないように、第１ノードＮＤ1に第１ノード初期化電圧（Ｖofs）を印加し、第２ノードＮＤ2に第２ノード初期化電圧（Ｖini）を印加する。例えば、発光部ＥＬＰにおける輝度を制御するための映像信号Ｖsigを０〜１０ボルト、電源電圧Ｖccを２０ボルト、駆動トランジスタＴＲDの閾値電圧Ｖthを３Ｖ、カソード電位Ｖcathを０ボルト、発光部ＥＬＰの閾値電圧ＶthELを３ボルトとする。この場合、駆動トランジスタＴＲDの制御入力端の電位（ゲート電位Ｖg、つまり第１ノードＮＤ1の電位）を初期化するための電位Ｖofsは０ボルト、駆動トランジスタＴＲDのソース端の電位（ソース電位Ｖsつまり第２ノードＮＤ2の電位）を初期化するための電位Ｖiniは−１０ボルトとする。
【００７２】
〔閾値補正処理工程〕
第１ノードＮＤ1の電位を保った状態で、駆動トランジスタＴＲDにドレイン電流Ｉdsを流して、第１ノードＮＤ1の電位から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって第２ノードＮＤ2の電位を変化させる。この際には、前処理工程後の第２ノードＮＤ2の電位に駆動トランジスタＴＲDの閾値電圧Ｖthを加えた電圧を超える電圧（例えば発光時の電源電圧）を、駆動トランジスタＴＲDの主電極端の他方（第２ノードＮＤ2とは反対側）に印加する。この閾値補正処理工程において、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差（換言すれば、駆動トランジスタＴＲDのゲート・ソース間電圧Ｖgs）が駆動トランジスタＴＲDの閾値電圧Ｖthに近づく程度は閾値補正処理の時間により左右される。よって、例えば閾値補正処理の時間を充分長く確保すれば第２ノードＮＤ2の電位は第１ノードＮＤ1の電位から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に達し、駆動トランジスタＴＲDはオフ状態となる。一方、例えば閾値補正処理の時間を短く設定せざるを得ない場合は、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が駆動トランジスタＴＲDの閾値電圧Ｖthより大きく、駆動トランジスタＴＲDはオフ状態とはならない場合がある。閾値補正処理の結果として、必ずしも駆動トランジスタＴＲDがオフ状態となることを要しない。尚、閾値補正処理工程においては、好ましくは、式（２）を満足するように電位を選択、決定しておくことで、発光部ＥＬＰが発光しないようにする。
【００７３】
（Ｖofs−Ｖth）＜（ＶthEL＋Ｖcath） （２）
【００７４】
〔映像信号書込み処理工程〕
書込走査線ＷＳＬからの書込駆動パルスWSによりオン状態とされた書込トランジスタＴＲWを介して、映像信号線ＤＴＬから映像信号Ｖsigを第１ノードＮＤ1に印加し、第１ノードＮＤ1の電位をＶsigへと上昇させる。この電第１ノードＮＤ1の電位変化分（ΔＶin＝Ｖsig−Ｖofs）に基づく電荷が、保持容量Ｃcs、発光部ＥＬＰの寄生容量Ｃel、駆動トランジスタＴＲDの寄生容量（例えばゲート・ソース間容量Ｃgs等）に振り分けられる。静電容量Ｃelが、静電容量Ｃcs及びゲート・ソース間容量Ｃgsの静電容量Ｃgsと比較して十分に大きな値であれば、電位変化分（Ｖsig−Ｖofs）に基づく第２ノードＮＤ2の電位の変化は小さい。一般に、発光部ＥＬＰの寄生容量Ｃelの静電容量Ｃelは、保持容量Ｃcsの静電容量Ｃcs及びゲート・ソース間容量Ｃgsの静電容量Ｃgsよりも大きい。この点を勘案して、特段の必要がある場合を除き、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化は考慮しない。この場合、ゲート・ソース間電圧Ｖgsは、式（３）で表すことができる。
【００７５】
Ｖg＝Ｖsig
Ｖs ≒Ｖofs−Ｖth
Ｖgs≒Ｖsig−（Ｖofs−Ｖth） （３）
【００７６】
〔移動度補正処理工程〕
書込トランジスタＴＲWを介して映像信号Ｖsigを保持容量Ｃcsの一端に供給しつつ（つまり映像信号Ｖsigと対応する駆動電圧を保持容量Ｃcsに書き込みつつ）、駆動トランジスタＴＲDを介して保持容量Ｃcsに電流を供給する。例えば、書込走査線ＷＳＬからの書込駆動パルスWSによりオン状態とされた書込トランジスタＴＲWを介して映像信号線ＤＴＬから映像信号Ｖsigを第１ノードＮＤ1に供給した状態で、駆動トランジスタＴＲDに電源を供給しドレイン電流Ｉdsを流して、第２ノードＮＤ2の電位を変化させ、所定期間経過後、書込トランジスタＴＲWをオフ状態にする。このときの第２ノードＮＤ2の電位変化分をΔＶ（＝電位補正値、負帰還量）とする。移動度補正処理を実行するための所定期間は、表示装置の設計の際、設計値として予め決定しておけばよい。尚、この際には、好ましくは、式（２Ａ）を満足するように移動度補正期間を決定する。こうすることで、移動度補正期間に発光部ＥＬＰが発光することはない。
【００７７】
（Ｖofs−Ｖth＋ΔＶ）＜（ＶthEL＋Ｖcath） （２Ａ）
【００７８】
駆動トランジスタＴＲDの移動度μの値が大きい場合は電位補正値ΔＶは大きくなり、移動度μの値が小さい場合は電位補正値ΔＶは小さくなる。このときの駆動トランジスタＴＲDのゲート・ソース間電圧Ｖgs（つまり第１ノードＮＤ1と第２ノードＮＤ2との電位差）は、式（４）で表すことができる。ゲート・ソース間電圧Ｖgsは発光時の輝度を規定するが、電位補正値ΔＶは駆動トランジスタＴＲDのドレイン電流Ｉdsに比例し、ドレイン電流Ｉdsは移動度μに比例するので、結果的には、移動度μが大きいほど電位補正値ΔＶが大きくなるので、画素回路１０ごとの移動度μのばらつきを取り除くことができる。
【００７９】
Ｖgs≒Ｖsig−（Ｖofs−Ｖth）−ΔＶ （４）
【００８０】
〔発光工程〕
書込走査線ＷＳＬからの書込駆動パルスWSにより書込トランジスタＴＲWをオフ状態とすることにより第１ノードＮＤ1を浮遊状態とし、駆動トランジスタＴＲDに電源を供給して駆動トランジスタＴＲDを介して、駆動トランジスタＴＲDのゲート・ソース間電圧Ｖgs（第１ノードＮＤ1と第２ノードＮＤ2との間の電位差）に応じた電流Ｉdsを発光部ＥＬＰに流すことにより発光部ＥＬＰを駆動して発光させる。
【００８１】
〔駆動回路の構成による相違点〕
ここで、それぞれ典型的な、５Ｔｒ／１Ｃ型、４Ｔｒ／１Ｃ型、３Ｔｒ／１Ｃ型、２Ｔｒ／１Ｃ型での相違点は以下の通りである。５Ｔｒ／１Ｃ型では、駆動トランジスタＴＲDの電源側の主電極端と電源回路（電源部）との間に接続された第１トランジスタＴＲ1（発光制御トランジスタ）と、第２ノード初期化電圧を印加する第２トランジスタＴＲ2と、第１ノード初期化電圧を印加する第３トランジスタＴＲ3とを設ける。第１トランジスタＴＲ1、第２トランジスタＴＲ2、第３トランジスタＴＲ3は何れもスイッチングトランジスタである。第１トランジスタＴＲ1は、発光期間にオン状態としておき、オフ状態にして非発光期間に入り、その後の閾値補正期間に一度オン状態にし、更に移動度補正期間以降（次の発光期間も）オン状態とする。第２トランジスタＴＲ2は、第２ノードの初期化期間にのみオン状態としそれ以外はオフ状態とする。第３トランジスタＴＲ3は、第１ノードの初期化期間から閾値補正期間に亘ってのみオン状態としそれ以外はオフ状態とする。書込トランジスタＴＲWは、映像信号書込み処理期間から移動度補正処理期間に亘ってオン状態とされ、それ以外はオフ状態とされる。
【００８２】
４Ｔｒ／１Ｃ型では、５Ｔｒ／１Ｃ型から、第１ノード初期化電圧を印加する第３トランジスタＴＲ3が省略され、第１ノード初期化電圧は映像信号線ＤＴＬから映像信号Ｖsigと時分割で供給される。第１ノードの初期化期間に第１ノード初期化電圧を映像信号線ＤＴＬから第１ノードに供給するべく、書込トランジスタＴＲWは第１ノードの初期化期間にもオン状態とされる。典型的には、書込トランジスタＴＲWは、第１ノードの初期化期間から移動度補正処理期間に亘ってオン状態とされ、それ以外はオフ状態とされる。
【００８３】
３Ｔｒ／１Ｃ型では、５Ｔｒ／１Ｃ型から、第２トランジスタＴＲ2と第３トランジスタＴＲ3が省略され、第１ノード初期化電圧及び第２ノード初期化電圧は映像信号線ＤＴＬから映像信号Ｖsigと時分割で供給される。映像信号線ＤＴＬの電位は、第２ノードの初期化期間に第２ノードを第２ノード初期化電圧に設定し、その後の第１ノードの初期化期間に第１ノードを第１ノード初期化電圧に設定するべく、第２ノード初期化電圧と対応した電圧Ｖofs_Hを供給しその後に第１ノード初期化電圧Ｖofs_L（＝Ｖofs）にする。そして、これと対応して、書込トランジスタＴＲWは第１ノードの初期化期間及び第２ノードの初期化期間にもオン状態とされる。典型的には、書込トランジスタＴＲWは、第２ノードの初期化期間から移動度補正処理期間に亘ってオン状態とされ、それ以外はオフ状態とされる。
【００８４】
因みに、３Ｔｒ／１Ｃ型では、映像信号線ＤＴＬを利用して第２ノードＮＤ2の電位を変化させる。このため、保持容量Ｃcsの静電容量Ｃcsを、設計上、他の駆動回路よりも大きい値（例えば、静電容量Ｃcsを静電容量Ｃelの約１／４〜１／３程度）に設定する。したがって、他の駆動回路よりも、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化の程度が大きい点を考慮する。
【００８５】
２Ｔｒ／１Ｃ型では、５Ｔｒ／１Ｃ型から、第１トランジスタＴＲ1と第２トランジスタＴＲ2と第３トランジスタＴＲ3が省略され、第１ノード初期化電圧は映像信号線ＤＴＬから映像信号Ｖsigと時分割で供給され、第２ノード初期化電圧は駆動トランジスタＴＲDの電源側の主電極端を、第１電位Ｖcc_H（＝５Ｔｒ／１Ｃ型のＶcc）と第２電位Ｖcc_L（＝５Ｔｒ／１Ｃ型のＶini）でパルス駆動することで与えられる。駆動トランジスタＴＲDの電源側の主電極端は、発光期間に第１電位Ｖcc_Hにされ、第２電位Ｖcc_Lにされることで非発光期間に入り、その後の閾値補正期間以降（次の発光期間も）に第１電位Ｖcc_Hにされる。第１ノードの初期化期間に第１ノード初期化電圧を映像信号線ＤＴＬから第１ノードに供給するべく、書込トランジスタＴＲWは第１ノードの初期化期間にもオン状態とされる。典型的には、書込トランジスタＴＲWは、第１ノードの初期化期間から移動度補正処理期間に亘ってオン状態とされ、それ以外はオフ状態とされる。
【００８６】
尚、ここでは、駆動トランジスタの特性ばらつきとして、閾値電圧及び移動度の双方について補正処理を行なう場合で説明したが、何れか一方のみについて補正処理を行なうようにしてもよい。
【００８７】
以上、好ましい例に基づき説明したが、これらの例に限定されるものではない。各例において説明した表示装置、表示素子、駆動回路を構成する各種の構成要素の構成、構造、発光部の駆動方法における工程は例示であり、適宜、変更することができる。
【００８８】
又、５Ｔｒ／１Ｃ型、４Ｔｒ／１Ｃ型、及び、３Ｔｒ／１Ｃ型の動作においては、書込み処理と移動度補正を別個に行なってもよいし、２Ｔｒ／１Ｃ型と同様に、書込み処理において移動度補正処理を併せて行なってもよい。具体的には、第１トランジスタＴＲ1（発光制御トランジスタ）をオン状態とした状態で、書込トランジスタＴＲWを介して、データ線ＤＴＬから映像信号ＶSigを第１ノードに印加すればよい。
【００８９】
＜具体的な適用例＞
以下に、画素回路を構成する素子の特性ばらつき等に起因する表示むらを補正するための処理期間の設定自由度を拡大する画素回路の駆動技術の具体的な適用例について説明する。尚、アクティブマトリクス型の有機ＥＬパネルを使用する表示装置においては、例えば、パネル両側或いは片側に配置されている垂直走査部によってトランジスタの制御入力端に供給する各種のゲート信号（制御パルス）を作り、画素回路１０へ当該信号を印加する。更にはこのような有機ＥＬパネルを使用する表示装置においては、素子数削減及び高精細化のため、２Ｔｒ／１Ｃ型の画素回路１０を用いることがある。この点を勘案して、以下では、代表的に２Ｔｒ／１Ｃ型の構成への適用例で説明するが、５Ｔｒ／１Ｃ型等への適用も可能である。
【実施例１】
【００９０】
［画素回路］
図４及び図５は、実施例１の画素回路１０Ａと、当該画素回路１０Ａを備えた表示装置の一形態を示す図である。画素回路１０Ａを画素アレイ部１０２に備える表示装置を実施例１の表示装置１Ａと称する。図４は基本構成（１画素分）を示し、図５は具体的な構成（表示装置の全体）を示す。尚、表示パネル部１００の基板１０１上において画素回路１０Ａの周辺部に設けられた垂直駆動部１０３と水平駆動部１０６も合わせて示している。
【００９１】
表示装置１Ａは、映像信号Ｖsig（詳しくは信号振幅ΔＶin）に基づいて画素回路１０Ａ内の電気光学素子（本例では発光部ＥＬＰとして有機ＥＬ素子１２７を使用する）を発光させる。このため、表示装置１Ａは、画素アレイ部１０２に行列状に配される画素回路１０Ａ内に、少なくとも、駆動電流を生成する駆動トランジスタ１２１（駆動トランジスタＴＲD）、駆動トランジスタ１２１の制御入力端（ゲート端が典型例）と出力端（ソース端が典型例）の間に接続された保持容量１２０（保持容量Ｃcs）、駆動トランジスタ１２１の出力端に接続された電気光学素子の一例である有機ＥＬ素子１２７（発光部ＥＬＰ）、及び、保持容量１２０に信号振幅ΔＶinに応じた情報を書き込むサンプリングトランジスタ１２５（書込トランジスタＴＲW）を備える。この画素回路１０Ａにおいては、保持容量１２０に保持された情報に基づく駆動電流Ｉdsを駆動トランジスタ１２１で生成して電気光学素子の一例である有機ＥＬ素子１２７に流すことで有機ＥＬ素子１２７を発光させる。
【００９２】
サンプリングトランジスタ１２５で保持容量１２０に信号振幅ΔＶinに応じた情報を書き込むので、サンプリングトランジスタ１２５は、その入力端（ソース端もしくはドレイン端の一方）に信号電位（Ｖofs＋ΔＶin）を取り込み、その出力端（ソース端もしくはドレイン端の他方）に接続された保持容量１２０に信号振幅ΔＶinに応じた情報を書き込む。もちろん、サンプリングトランジスタ１２５の出力端は、駆動トランジスタ１２１の制御入力端にも接続されている。
【００９３】
ここで示した画素回路１０Ａの接続構成は、最も基本的な構成を示したもので、画素回路１０Ａは、少なくとも前述の各構成要素を含むものであればよく、これらの構成要素以外（つまり他の構成要素）が含まれていてもよい。又、「接続」は、直接に接続されている場合に限らず、他の構成要素を介在して接続されている場合でもよい。例えば、接続間には、必要に応じて更に、スイッチング用のトランジスタや、ある機能を持った機能部等を介在させる等の変更が加えられることがある。典型的には、表示期間（換言すれば非発光時間）を動的に制御するためにスイッチング用のトランジスタを、駆動トランジスタ１２１の出力端と電気光学素子（有機ＥＬ素子１２７）と間に、もしくは駆動トランジスタ１２１の電源供給端（ドレイン端が典型例）と電源供給用の配線である電源線ＰＷＬ（本例では電源供給線１０５DSL）との間に配することがある。このような変形態様の画素回路であっても、後述の各実施例で説明する構成や作用を実現し得るものである限り、それらの変形態様も、本開示に係る表示装置の一実施形態を実現する画素回路１０である。
【００９４】
又、画素回路１０Ａを駆動するための周辺部には、例えば、サンプリングトランジスタ１２５を水平周期で順次制御することで画素回路１０Ａを線順次走査して、１行分の各保持容量１２０に映像信号Ｖsigの信号振幅ΔＶinに応じた情報を書き込む書込走査部１０４、及び、書込走査部１０４での線順次走査に合わせて１行分の各駆動トランジスタ１２１の電源供給端に印加される電源供給を制御するための走査駆動パルス（電源駆動パルスDSL）を出力する駆動走査部１０５を具備する制御部１０９を設ける。又、制御部１０９には、書込走査部１０４での線順次走査に合わせて各水平周期内で基準電位（Ｖofs）と信号電位（Ｖofs＋ΔＶin）で切り替わる映像信号Ｖsigがサンプリングトランジスタ１２５に供給されるように制御する水平駆動部１０６を設ける。
【００９５】
制御部１０９は、好ましくは、保持容量１２０に信号振幅ΔＶinに対応する情報が書き込まれた時点でサンプリングトランジスタ１２５を非導通状態にして駆動トランジスタ１２１の制御入力端への映像信号Ｖsigの供給を停止させ、駆動トランジスタ１２１の出力端の電位変動に制御入力端の電位が連動するブートストラップ動作を行なうように制御するのがよい。制御部１０９は、好ましくは、ブートストラップ動作を、サンプリング動作の終了後の発光開始の初期でも実行するようにする。即ち、信号電位（Ｖofs＋ΔＶin）がサンプリングトランジスタ１２５に供給されている状態でサンプリングトランジスタ１２５を導通状態にした後にサンプリングトランジスタ１２５を非導通状態にすることで、駆動トランジスタ１２１の制御入力端と出力端の電位差が一定に維持されるようにする。
【００９６】
又、制御部１０９は、好ましくはブートストラップ動作を、発光期間において電気光学素子（有機ＥＬ素子１２７）の経時変動補正動作を実現するように制御する。このため、制御部１０９は、保持容量１２０に保持された情報に基づく駆動電流Ｉdsが電気光学素子（有機ＥＬ素子１２７）に流れている期間は継続的にサンプリングトランジスタ１２５を非導通状態にしておくことで、制御入力端と出力端の電圧を一定に維持可能にして電気光学素子の経時変動補正動作を実現するとよい。発光時における保持容量１２０のブートストラップ動作により有機ＥＬ素子１２７の電流−電圧特性が経時変動しても駆動トランジスタ１２１の制御入力端と出力端の電位差をブートストラップした保持容量１２０により一定に保つことで、常に一定の発光輝度を保つようにする。又、好ましくは、制御部１０９は、基準電位（＝第１ノード初期化電圧Ｖofs）がサンプリングトランジスタ１２５の入力端（ソース端が典型例）に供給されている時間帯でサンプリングトランジスタ１２５を導通させることで駆動トランジスタ１２１の閾値電圧Ｖthに対応する電圧を保持容量１２０に保持するための閾値補正動作を行なうように制御する。
【００９７】
この閾値補正動作は、必要に応じて、信号振幅ΔＶinに対応する情報の保持容量１２０への書込みに先行する複数の水平周期で繰り返し実行するとよい。ここで「必要に応じて」とは、１水平周期内の閾値補正期間では駆動トランジスタ１２１の閾値電圧に相当する電圧を十分に保持容量１２０へ保持させることができない場合を意味する。閾値補正動作の複数回の実行により、確実に駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を保持容量１２０に保持させる。
【００９８】
又、更に好ましくは、制御部１０９は、閾値補正動作に先立って、サンプリングトランジスタ１２５の入力端に基準電位（Ｖofs）が供給されている時間帯でサンプリングトランジスタ１２５を導通させて閾値補正用の準備動作（放電動作や初期化動作）を実行するように制御する。閾値補正動作前に駆動トランジスタ１２１の制御入力端と出力端の電位を初期化しておく。より詳しくは、制御入力端と出力端と間に保持容量１２０を接続しておくことで、保持容量１２０の両端の電位差が閾値電圧Ｖth以上になるように設定する。
【００９９】
尚、２Ｔｒ／１Ｃ駆動構成における閾値補正に当たっては、制御部１０９には、書込走査部１０４での線順次走査に合わせて１行分の各画素回路１０Ａに、駆動電流Ｉdsを電気光学素子（有機ＥＬ素子１２７）に流すために使用される第１電位Ｖcc_Hと第１電位Ｖcc_Hとは異なる第２電位Ｖcc_Lとを切り替えて出力する駆動走査部１０５を設け、駆動トランジスタ１２１の電源供給端子に第１電位Ｖcc_Hに対応する電圧が供給され、かつサンプリングトランジスタ１２１に信号電位（Ｖofs＋ΔＶin）が供給されている時間帯でサンプリングトランジスタ１２５を導通させることで閾値補正動作を行なうように制御するのがよい。又、２ＴＲ駆動構成における閾値補正の準備動作に当たっては、駆動トランジスタ１２１の電源供給端に第２電位Ｖcc_L（＝第２ノード初期化電圧Ｖini）に対応する電圧が供給され、かつサンプリングトランジスタ１２５に基準電位（Ｖofs）が供給されている時間帯でサンプリングトランジスタ１２５を導通させて、駆動トランジスタ１２１の制御入力端（つまり第１ノードＮＤ1）の電位を基準電位（Ｖofs）に、又出力端（つまり第２ノードＮＤ2）の電位を第２電位Ｖcc_Lに初期化するのがよい。
【０１００】
更に好ましくは、制御部１０９は、閾値補正動作の後、駆動トランジスタ１２１に第１電位Ｖcc_Hに対応する電圧が供給され、サンプリングトランジスタ１２５に信号電位（Ｖofs＋ΔＶin）が供給されている時間帯でサンプリングトランジスタ１２５を導通させることで保持容量１２０に信号振幅ΔＶinの情報を書き込む際、駆動トランジスタ１２１の移動度μに対する補正分を保持容量１２０に書き込まれる情報に加えるように制御する。この際には、サンプリングトランジスタ１２５に信号電位（Ｖofs＋ΔＶin）が供給されている時間帯内の所定位置で、その時間帯より短い期間だけサンプリングトランジスタ１２５を導通させるとよい。以下２Ｔｒ／１Ｃ駆動構成での画素回路１０Ａの一例について具体的に説明する。
【０１０１】
画素回路１０Ａは、基本的にｎチャネル型の薄膜電界効果トランジスタで駆動トランジスタが構成されている。又、有機ＥＬ素子の経時劣化による当該有機ＥＬ素子への駆動電流Ｉdsの変動を抑制するための回路、即ち電気光学素子の一例である有機ＥＬ素子の電流−電圧特性の変化を補正して駆動電流Ｉdsを一定に維持する駆動信号一定化回路（その１）（本明細書の特性補正部の一例）を備え、又駆動トランジスタの特性変動（閾値電圧ばらつきや移動度ばらつき）による駆動電流変動を防ぐ閾値補正機能や移動度補正機能を実現して駆動電流Ｉdsを一定に維持する駆動方式を採用した点に特徴を有する。
【０１０２】
駆動トランジスタ１２１の特性変動（例えば閾値電圧や移動度等のばらつきや変動）による駆動電流Ｉdsに与える影響を抑制する方法としては、２Ｔｒ構成の駆動回路をそのまま駆動信号一定化回路（その１）として採用しつつ、各トランジスタ（駆動トランジスタ１２１及びサンプリングトランジスタ１２５）の駆動タイミングを工夫することで対処する。画素回路１０Ａは、２Ｔｒ駆動の構成であり、素子数や配線数が少ないため、高精細化が可能であることに加えて、映像信号Ｖsigの劣化なくサンプリングできるため、良好な画質を得ることができる。
【０１０３】
又、画素回路１０Ａは、保持容量１２０の接続態様に特徴を有し、有機ＥＬ素子１２７の経時劣化による駆動電流変動を防ぐ回路として、駆動信号一定化回路（その２）の一例であるブートストラップ回路を構成している。有機ＥＬ素子の電流−電圧特性に経時変化があった場合でも駆動電流を一定にする（駆動電流変動を防ぐ）ブートストラップ機能を実現する駆動信号一定化回路（その２）を備えた点に特徴を有する。
【０１０４】
駆動トランジスタを始めとする各トランジスタとしてはＦＥＴ（電界効果トランジスタ）を使用する。この場合、駆動トランジスタについては、ゲート端を制御入力端として取り扱い、ソース端及びドレイン端の何れか一方（ここではソース端とする）を出力端として取り扱い、他方を電源供給端（ここではドレイン端とする）として取り扱う。
【０１０５】
具体的には図４及び図５に示すように、画素回路１０Ａは、それぞれｎチャネル型の駆動トランジスタ１２１及びサンプリングトランジスタ１２５と、電流が流れることで発光する電気光学素子の一例である有機ＥＬ素子１２７とを有する。一般に、有機ＥＬ素子１２７は整流性があるためダイオードの記号で表している。尚、有機ＥＬ素子１２７には、寄生容量Ｃelが存在する。図では、この寄生容量Ｃelを有機ＥＬ素子１２７（ダイオード状のもの）と並列に示す。
【０１０６】
駆動トランジスタ１２１は、ドレイン端Ｄが第１電位Ｖcc_H或いは第２電位Ｖcc_Lを供給する電源供給線１０５DSLに接続され、ソース端Ｓが、有機ＥＬ素子１２７のアノード端Ａに接続され（その接続点は第２ノードＮＤ2でありノードＮＤ１２２とする）、有機ＥＬ素子１２７のカソード端Ｋが基準電位を供給する全画素回路１０Ａ共通のカソード配線cath（電位はカソード電位Ｖcath、例えばGND）に接続されている。尚、カソード配線cathは、それ用の単一層の配線（上層配線）のみとしてもよいし、例えばアノード用の配線が形成されるアノード層に、カソード配線用の補助配線を設けてカソード配線の抵抗値を低減するようにしてもよい。この補助配線は、画素アレイ部１０２（表示エリア）内に格子状又は列又は行状に配線され、上層配線と同電位で固定電位である。
【０１０７】
サンプリングトランジスタ１２５は、ゲート端Ｇが書込走査部１０４からの書込走査線１０４WSに接続され、ドレイン端Ｄが映像信号線１０６HS（映像信号線ＤＴＬ）に接続され、ソース端Ｓが駆動トランジスタ１２１のゲート端Ｇに接続されている（その接続点は第１ノードＮＤ1でありノードＮＤ１２１とする）。サンプリングトランジスタ１２５のゲート端Ｇには、書込走査部１０４からアクティブＨの書込駆動パルスWSが供給される。サンプリングトランジスタ１２５は、ソース端Ｓとドレイン端Ｄとを逆転させた接続態様とすることもできる。
【０１０８】
駆動トランジスタ１２１のドレイン端Ｄは、電源スキャナとして機能する駆動走査部１０５からの電源供給線１０５DSLに接続されている。電源供給線１０５DSLは、この電源供給線１０５DSLそのものが、駆動トランジスタ１２１に対しての電源供給能力を備える点に特徴を有する。駆動走査部１０５は、駆動トランジスタ１２１のドレイン端Ｄに対して、それぞれ電源電圧に相当する高電圧側の第１電位Ｖcc_Hと閾値補正に先立つ準備動作に利用される低電圧側の第２電位Ｖcc_L（初期化電圧もしくはイニシャル電圧とも称される）とを切り替えて供給する。
【０１０９】
駆動トランジスタ１２１のドレイン端Ｄ側（電源回路側）を第１電位Ｖcc_Hと第２電位Ｖcc_Lの２値をとる電源駆動パルスDSLで駆動することで、閾値補正に先立つ準備動作を行なうことを可能にしている。第２電位Ｖcc_Lとしては、映像信号線１０６HSにおける映像信号Ｖsigの基準電位（Ｖofs）より十分低い電位とする。具体的には、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgs（ゲート電位Ｖgとソース電位Ｖsの差）が駆動トランジスタ１２１の閾値電圧Ｖthより大きくなるように、電源供給線１０５DSLの低電位側の第２電位Ｖcc_Lを設定する。尚、基準電位（Ｖofs）は、閾値補正動作に先立つ初期化動作に利用するとともに映像信号線１０６HSを予めプリチャージにしておくためにも利用する。
【０１１０】
このような画素回路１０Ａでは、有機ＥＬ素子１２７を駆動するときには、駆動トランジスタ１２１のドレイン端Ｄに第１電位Ｖcc_Hが供給され、ソース端Ｓが有機ＥＬ素子１２７のアノード端Ａ側に接続されることで、全体としてソースフォロワ回路を形成するようになっている。
【０１１１】
このような画素回路１０Ａを採用する場合、駆動トランジスタ１２１の他に走査用に１つのスイッチングトランジスタ（サンプリングトランジスタ１２５）を使用する２ＴＲ駆動の構成を採るとともに、各スイッチングトランジスタを制御する電源駆動パルスDSL及び書込駆動パルスWSのオン／オフタイミングの設定により、有機ＥＬ素子１２７の経時劣化や駆動トランジスタ１２１の特性変動（例えば閾値電圧や移動度等のばらつきや変動）による駆動電流Ｉdsに与える影響を防ぐ。
【０１１２】
［画素回路の比較例の動作］
図６は、画素回路１０Ａに関する駆動タイミングの一例として、線順次方式で信号振幅ΔＶinの情報を保持容量１２０に書き込む際の比較例の動作を説明するタイミングチャート（理想状態）である。図７は、図６に示したタイミングチャートの主要な期間における等価回路と動作状態を説明する図である。図６においては、時間軸を共通にして、書込走査線１０４WSの電位変化、電源供給線１０５DSLの電位変化、映像信号線１０６HSの電位変化を表してある。これらの電位変化と並行に、駆動トランジスタ１２１のゲート電位Ｖg及びソース電位Ｖsの変化も表してある。基本的には、書込走査線１０４WSや電源供給線１０５DSLの１行ごとに、１水平走査期間だけ遅れて同じような駆動を行なう。以下では、画素回路１０Ａにおける比較例の動作について説明するが、後述する各実施例において特段の断りのない事項は、ここで説明する動作が同様に適用し得る。
【０１１３】
図６中の信号のように各パルスのタイミングによって有機ＥＬ素子１２７に流れる電流値をコントロールする。図６のタイミング例では、電源駆動パルスDSLを第２電位Ｖcc_Lとすることで消光及びノードＮＤ１２２を初期化した後に、第１ノード初期化電圧Ｖofsを映像信号線１０６HSに印加している際にサンプリングトランジスタ１２５をオン状態としてノードＮＤ１２１を初期化し、その状態で電源駆動パルスDSLを第１電位Ｖcc_Hとすることで閾値補正を行なう。その後、サンプリングトランジスタ１２５をオフ状態とし、映像信号線１０６HSに映像信号Ｖsigを印加する。その状態でサンプリングトランジスタ１２５をオン状態とすることにより信号を書き込むと同時に移動度補正を行なう。信号を書き込んだ後、サンプリングトランジスタ１２５をオフ状態にすると発光を開始する。このように移動度補正や閾値補正等、パルスの位相差によって駆動をコントロールする。
【０１１４】
以下、閾値補正及び移動度補正に着目して動作を詳しく説明する。画素回路１０Ａにおいて、駆動タイミングとしては、先ず、サンプリングトランジスタ１２５は、書込走査線１０４WSから供給された書込駆動パルスWSに応じて導通し、映像信号線１０６HSから供給された映像信号Ｖsigをサンプリングして保持容量１２０に保持する。最初に、以下では、説明や理解を容易にするため、特段の断りのない限り、書込みゲインが１（理想値）であると仮定して、保持容量１２０に信号振幅ΔＶinの情報を、書き込む、保持する、あるいはサンプリングする等と簡潔に記して説明する。書込みゲインが１未満の場合、保持容量１２０には信号振幅ΔＶinの大きさそのものではなく、信号振幅ΔＶinの大きさに対応するゲイン倍された情報が保持されることになる。
【０１１５】
画素回路１０Ａに対する駆動タイミングは、映像信号Ｖsigの信号振幅ΔＶinの情報を保持容量１２０に書き込む際に、順次走査の観点からは、１行分の映像信号を同時に各列の映像信号線１０６HSに伝達する線順次駆動を行なう。特に、２Ｔｒ構成の画素回路１０Ａにおける駆動タイミングでの閾値補正と移動度補正を行なう際の基本的な考え方においては、先ず、映像信号Ｖsigを基準電位（Ｖofs）と信号電位（Ｖofs＋ΔＶin）とを１Ｈ期間内において時分割で有するものとする。具体的には、映像信号Ｖsigが非有効期間である基準電位（Ｖofs）にある期間を１水平期間の前半部とし、有効期間である信号電位（Ｖsig＝Ｖofs＋ΔＶin）にある期間を１水平期間の後半部とする。１水平期間を前半部と後半部に分ける際は、典型的にはほぼ１／２期間ずつ分けるがこのことは必須でなく、前半部よりも後半部の方をより長くしてもよいし、逆に、前半部よりも後半部の方をより短くしてもよい。
【０１１６】
信号書込みに用いる書込駆動パルスWSを閾値補正や移動度補正にも用いることとし、１Ｈ期間内に２回、書込駆動パルスWSをアクティブにしてサンプリングトランジスタ１２５をオンする。そして、１回目のオンタイミングにて閾値補正を行ない、２回目のオンタイミングにて信号電圧書込みと移動度補正を同時に行なう。その後、駆動トランジスタ１２１は、第１電位（高電位側）にある電源供給線１０５DSLから電流の供給を受け保持容量１２０に保持された信号電位（映像信号Ｖsigの有効期間の電位に対応する電位）に応じて駆動電流Ｉdsを有機ＥＬ素子１２７に流す。尚、１Ｈ期間内に２回、書込駆動パルスWSをアクティブにするのではなく、サンプリングトランジスタ１２５のオン状態を維持したまま、映像信号線１０６HSの電位を、有機ＥＬ素子１２７における輝度を制御するための信号電位（＝Ｖofs＋ΔＶin）としてもよい。
【０１１７】
例えば、有機ＥＬ素子１２７の発光状態は、電源供給線１０５DSLが第１電位Ｖcc_Hであり、サンプリングトランジスタ１２５がオフ状態である（図６（Ａ）を参照）。このとき、駆動トランジスタ１２１は飽和領域で動作するように設定されているため、有機ＥＬ素子１２７に流れる電流Ｉdsは駆動トランジスタ１２１のゲート・ソース間電圧Ｖgs（ノードＮＤ１２１とノードＮＤ１２２との間の電圧）に応じて決まる式（１）に示される値となる。その後、垂直駆動部１０３は、電源供給線１０５DSLが第１電位Ｖcc_Hにありかつ映像信号線１０６HSが映像信号Ｖsigの非有効期間である基準電位（Ｖofs）にある時間帯でサンプリングトランジスタ１２５を導通させる制御信号として書込駆動パルスWSを出力して、駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を保持容量１２０に保持しておく（図６（Ｄ）を参照）。この動作が閾値補正機能を実現する。この閾値補正機能により、画素回路１０Ａごとにばらつく駆動トランジスタ１２１の閾値電圧Ｖthの影響をキャンセルすることができる。
【０１１８】
垂直駆動部１０３は、信号振幅ΔＶinのサンプリングに先行する複数の水平期間で閾値補正動作を繰り返し実行して確実に駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を保持容量１２０に保持するようにするのがよい。閾値補正動作を複数回実行することで、十分に長い書込み時間を確保する。こうすることで、駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を確実に保持容量１２０に予め保持することができる。
【０１１９】
保持された閾値電圧Ｖthに相当する電圧は駆動トランジスタ１２１の閾値電圧Ｖthのキャンセルに用いられる。したがって、画素回路１０Ａごとに駆動トランジスタ１２１の閾値電圧Ｖthがばらついていても、画素回路１０Ａごとに完全にキャンセルされるため、画像のユニフォーミティすなわち表示装置の画面全体に亘る発光輝度の均一性が高まる。特に信号電位が低階調のときに現れがちな輝度むらを防ぐことができる。
【０１２０】
好ましくは、垂直駆動部１０３は、閾値補正動作に先立って、電源供給線１０５DSLが第２電位にありかつ映像信号線１０６HSが映像信号Ｖsigの非有効期間である基準電位（Ｖofs）にある時間帯で、書込駆動パルスWSをアクティブ（本例ではＨレベル）にしてサンプリングトランジスタ１２５を導通させ、その後に書込駆動パルスWSをアクティブＨにしたままで電源供給線１０５DSLを第１電位に設定する。
【０１２１】
こうすることで、ソース端Ｓを基準電位（Ｖofs）より十分低い第２電位Ｖcc_Lにセットし（放電期間Ｃ＝第２ノード初期化期間）（図６（Ｂ）を参照）、且つ、駆動トランジスタ１２１のゲート端Ｇを基準電位（Ｖofs）にセットしてから（初期化期間Ｄ＝第１ノード初期化期間）（図６（Ｃ）を参照）、閾値補正動作を開始する（閾値補正期間Ｅ）。このようなゲート電位及びソース電位のリセット動作（初期化動作）により、後続する閾値補正動作を確実に実行することができる。放電期間Ｃと初期化期間Ｄとを合わせて、駆動トランジスタ１２１のゲート電位Ｖgとソース電位Ｖsを初期化する閾値補正準備期間（＝前処理期間）とも称する。因みに、図示した例は、第１ノードのであるノードＮＤ１２１への初期化動作（初期化期間Ｄ）は３回繰り返しており、放電期間Ｃの開始から最後の初期化期間Ｄが完了するまでが閾値補正準備期間となる。
【０１２２】
閾値補正期間Ｅでは、電源供給線１０５DSLの電位が低電位側の第２電位Ｖcc_Lから高電位側の第１電位Ｖcc_Hに遷移することで、駆動トランジスタ１２１のソース電位Ｖsが上昇を開始する。即ち、駆動トランジスタ１２１のゲート端Ｇは映像信号Ｖsigの基準電位（Ｖofs）に保持されており、駆動トランジスタ１２１のソース端Ｓの電位Ｖsが上昇して駆動トランジスタ１２１がカットオフするまでドレイン電流が流れようとする。カットオフすると駆動トランジスタ１２１のソース電位Ｖsは“Ｖofs−Ｖth”となる。閾値補正期間Ｅでは、ドレイン電流が専ら保持容量１２０側（Ｃcs＜＜Ｃel時）に流れ、有機ＥＬ素子１２７側には流れないようにするため、有機ＥＬ素子１２７がカットオフとなるように全画素共通の接地配線cathの電位Ｖcathを設定しておく。
【０１２３】
有機ＥＬ素子１２７の等価回路はダイオードと寄生容量Ｃelの並列回路で表されるため、“Ｖel≦Ｖcath＋ＶthEL”である限り、つまり、有機ＥＬ素子１２７のリーク電流が駆動トランジスタ１２１に流れる電流よりもかなり小さい限り、駆動トランジスタ１２１のドレイン電流Ｉdsは保持容量１２０と寄生容量Ｃelを充電するために使われる。この結果、有機ＥＬ素子１２７のアノード端Ａの電圧ＶelつまりノードＮＤ１２２の電位は、時間とともに上昇してゆく。そして、ノードＮＤ１２２の電位（ソース電位Ｖs）とノードＮＤ１２１の電圧（ゲート電位Ｖg）との電位差がちょうど閾値電圧Ｖthとなったところで駆動トランジスタ１２１はオン状態からオフ状態となり、ドレイン電流Ｉdsは流れなくなり、閾値補正期間が終了する。つまり、一定時間経過後、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは閾値電圧Ｖthという値をとる。
【０１２４】
ここで、閾値補正動作は１回のみ実行するものとすることもできるが、このことは必須ではない。１水平期間を処理サイクルとして、閾値補正動作を複数回（図は４回で示している）繰り返えしてもよい。例えば、実際には、閾値電圧Ｖthに相当する電圧が、駆動トランジスタ１２１のゲート端Ｇとソース端Ｓと間に接続された保持容量１２０に書き込まれることになる。しかしながら、閾値補正期間Ｅは、書込駆動パルスWSをアクティブＨにしたタイミングからインアクティブＬに戻すタイミングまでであり、この期間が十分に確保されていないときには、それ以前に終了してしまう。この問題を解消するには、閾値補正動作を複数回繰り返すのがよい。
【０１２５】
閾値補正動作を複数回実行する場合に、１水平期間が閾値補正動作の処理サイクルとなるのは、閾値補正動作に先立って、１水平期間の前半部で映像信号線１０６HSを介して基準電位（Ｖofs）を供給しソース電位を第２電位Ｖcc_Lにセットする初期化動作を経るからである。必然的に、閾値補正期間は、１水平期間よりも短くなってしまう。したがって、保持容量１２０の静電容量Ｃcsや第２電位Ｖcc_Lの大きさ関係やその他の要因で、この短い１回分の閾値補正動作期間では、閾値電圧Ｖthに対応する正確な電圧を保持容量１２０に保持仕切れないケースも起こり得る。閾値補正動作を複数回実行するのが好ましいのは、この対処のためである。即ち、信号振幅ΔＶinの保持容量１２０へのサンプリング（信号書込み）に先行する複数の水平周期で、閾値補正動作を繰り返し実行することで確実に駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を保持容量１２０に保持させるのが好ましい。
【０１２６】
例えば、第１閾値補正期間Ｅ_1ではゲート・ソース間電圧ＶgsがＶx1（＞Ｖth）になったとき、つまり、駆動トランジスタ１２１のソース電位Ｖsが低電位側の第２電位Ｖcc_Lから“Ｖofs−Ｖx1”になったときに終わってしまう（図６（Ｄ）を参照）。このため、第１閾値補正期間Ｅ_1が完了した時点では、Ｖx1が保持容量１２０に書き込まれる。
【０１２７】
次に、駆動走査部１０５は、１水平期間の後半部で、書込駆動パルスWSをインアクティブＬに切り替え、さらに水平駆動部１０６は、映像信号線１０６HSの電位を基準電位（Ｖofs）から映像信号Ｖsig（＝Ｖofs＋ΔＶin）に切り替える（図６（Ｅ）を参照）。これにより、映像信号線１０６HSが映像信号Ｖsigの電位に変化する一方、書込走査線１０４WSの電位（書込駆動パルスWS）はローレベルになる。
【０１２８】
このときには、サンプリングトランジスタ１２５は非導通（オフ）状態にあり、それ以前に保持容量１２０に保持されたＶx1に応じたドレイン電流が有機ＥＬ素子１２７に流れることで、ソース電位Ｖsが僅かに上昇する。この上昇分をＶa1とすると、ソース電位Ｖsは“Ｖofs−Ｖx1＋Ｖa1”となる。さらに、駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が接続されており、その保持容量１２０によるブートストラップ効果によって、駆動トランジスタ１２１のソース電位Ｖsの変動にゲート電位Ｖgが連動することで、ゲート電位Ｖgが“Ｖofs＋Ｖa1”となる。
【０１２９】
次の第２閾値補正期間Ｅ_2では、第１閾値補正期間Ｅ_1と同様の動作をする。具体的には、先ず、駆動トランジスタ１２１のゲート端Ｇは映像信号Ｖsigの基準電位（Ｖofs）に保持されることとなり、ゲート電位Ｖgが直前の“Ｖg＝基準電位（Ｖofs）＋Ｖa1”から基準電位（Ｖofs）に瞬時に切り替わる。駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が接続されており、その保持容量１２０によるブートストラップ効果によって、駆動トランジスタ１２１のゲート電位Ｖgの変動にソース電位Ｖsが連動することで、ソース電位Ｖsは、直前の“Ｖofs−Ｖx1＋Ｖa1”からＶa1だけ低下するので、“Ｖofs−Ｖx1”となる。この後、駆動トランジスタ１２１のソース端Ｓの電位Ｖsが上昇して駆動トランジスタ１２１がカットオフするまでドレイン電流が流れようとする。しかしながら、ゲート・ソース間電圧ＶgsがＶx2（＞Ｖth）になったとき、つまり、駆動トランジスタ１２１のソース電位Ｖsが“Ｖofs−Ｖx2”になったときに終わってしまい、第２閾値補正期間Ｅ_2が完了した時点ではＶx2が保持容量１２０に書き込まれる。次の第３閾値補正期間Ｅ_3の直前では、保持容量１２０に保持されたＶx2に応じたドレイン電流が有機ＥＬ素子１２７に流れることで、ソース電位Ｖsは“Ｖofs−Ｖx2＋Ｖa2”となり、ゲート電位Ｖgは“Ｖofs＋Ｖa2”となる。
【０１３０】
同様にして、次の第３閾値補正期間Ｅ_3では、ゲート・ソース間電圧ＶgsがＶx3（＞Ｖth）になったとき、つまり、駆動トランジスタ１２１のソース電位Ｖsが“Ｖofs−Ｖx3”になったときに終わってしまい、第３閾値補正期間Ｅ_3が完了した時点ではＶx3が保持容量１２０に書き込まれる。次の第４閾値補正期間Ｅ_4の直前では、保持容量１２０に保持されたＶx3に応じたドレイン電流が有機ＥＬ素子１２７に流れることで、ソース電位Ｖsは“Ｖofs−Ｖx3＋Ｖa3”となり、ゲート電位Ｖgは“Ｖofs＋Ｖa3”となる。
【０１３１】
そして、次の第４閾値補正期間Ｅ_4では、駆動トランジスタ１２１のソース端Ｓの電位Ｖsが上昇して駆動トランジスタ１２１がカットオフするまでドレイン電流が流れる。カットオフすると駆動トランジスタ１２１のソース電位Ｖsは“Ｖofs−Ｖth”となり、ゲート・ソース間電圧Ｖgsが閾値電圧Ｖthと同じ状態になっている。第４閾値補正期間Ｅ_4が完了した時点で、駆動トランジスタ１２１の閾値電圧Ｖthが保持容量１２０に保持される。
【０１３２】
画素回路１０Ａにおいては、閾値補正機能に加えて、移動度補正機能を備えている。即ち、垂直駆動部１０３は、映像信号線１０６HSが映像信号Ｖsigの有効期間である信号電位（Ｖofs＋ΔＶin）にある時間帯にサンプリングトランジスタ１２５を導通状態にするため、書込走査線１０４WSに供給する書込駆動パルスWSを、上述の時間帯より短い期間だけアクティブ（本例ではＨレベル）にする。この期間では、駆動トランジスタ１２１の制御入力端に信号電位（Ｖofs＋ΔＶin）を供給した状態で駆動トランジスタ１２１を介して有機ＥＬ素子１２７の寄生容量Ｃel及び保持容量１２０を充電する（図６（Ｆ）を参照）。この書込駆動パルスWSのアクティブ期間（サンプリング期間でもあり移動度補正期間でもある）を適切に設定することで、保持容量１２０に信号振幅ΔＶinに応じた情報を保持する際、同時に駆動トランジスタ１２１の移動度μに対する補正を加えることができる。水平駆動部１０６により映像信号線１０６HSに信号電位（Ｖofs＋ΔＶin）を実際に供給して、書込駆動パルスWSをアクティブＨにする期間を、保持容量１２０への信号振幅ΔＶinの書込み期間（サンプリング期間とも称する）とする。
【０１３３】
特に、画素回路１０Ａにおける駆動タイミングでは、電源供給線１０５DSLが高電位側である第１電位Ｖcc_Hにあり、かつ、映像信号Ｖsigが有効期間にある時間帯内（信号振幅ΔＶinの期間）で書込駆動パルスWSをアクティブにしている。つまり、その結果、移動度補正時間（サンプリング期間も）は、映像信号線１０６HSの電位が、映像信号Ｖsigの有効期間の信号電位（Ｖofs＋ΔＶin）にある時間幅と書込駆動パルスWSのアクティブ期間の両者が重なった範囲で決まる。特に、映像信号線１０６HSが信号電位にある時間幅の中に入るように書込駆動パルスWSのアクティブ期間幅を細めに決めているため、結果的に移動度補正時間は書込駆動パルスWSで決まる。正確には、移動度補正時間（サンプリング期間も）は、書込駆動パルスWS立ち上がってサンプリングトランジスタ１２５がオンしてから、同じく書込駆動パルスWSが立ち下がってサンプリングトランジスタ１２５がオフするまでの時間となる。因みに、図では、第４閾値補正期間Ｅ_4の後で書込駆動パルスWSを一端インアクティブＬにしているが、このことは必須でなく、アクティブＨのままにして、映像信号Ｖsigを基準電位（Ｖofs）から有効期間の信号電位（Ｖofs＋ΔＶin）に切り替えてもよい。
【０１３４】
具体的には、サンプリング期間においては、駆動トランジスタ１２１のゲート電位Ｖgが信号電位（Ｖsig：Ｖofs＋ΔＶin）にある状態でサンプリングトランジスタ１２５が導通（オン）状態となる。したがって、書込み＆移動度補正期間Ｈでは、駆動トランジスタ１２１のゲート端Ｇが信号電位（Ｖofs＋ΔＶin）に固定された状態で、駆動トランジスタ１２１に駆動電流Ｉdsが流れる。信号振幅ΔＶinの情報は駆動トランジスタ１２１の閾値電圧Ｖthに足し込む形で保持される。この結果、駆動トランジスタ１２１の閾値電圧Ｖthの変動は常にキャンセルされる形となるので、閾値補正を行なっていることになる。この閾値補正によって、保持容量１２０に保持されるゲート・ソース間電圧Ｖgsは、“Ｖsig＋Ｖth”＝“ΔＶin＋Ｖth”となる。又、同時に、このサンプリング期間で移動度補正を実行するので、サンプリング期間は移動度補正期間を兼ねることとなる（書込み＆移動度補正期間Ｈ）。
【０１３５】
ここで、有機ＥＬ素子１２７の閾値電圧をＶthELとしたとき、“Ｖofs−Ｖth＜ＶthEL”と設定しておくことで、有機ＥＬ素子１２７は、逆バイアス状態におかれ、カットオフ状態（ハイインピーダンス状態）にあるため、発光することはなく、又、ダイオード特性ではなく単純な容量特性を示す。よって駆動トランジスタ１２１に流れるドレイン電流（駆動電流Ｉds）は保持容量１２０の静電容量Ｃcsと有機ＥＬ素子１２７の寄生容量（等価容量）Ｃelの静電容量Ｃelの両者を結合した容量“Ｃ＝Ｃcs＋Ｃel”に書き込まれていく。これにより、駆動トランジスタ１２１のドレイン電流は有機ＥＬ素子１２７の寄生容量Ｃelに流れ込み充電を開始する。その結果、駆動トランジスタ１２１のソース電位Ｖsは上昇していく。
【０１３６】
図６のタイミングチャートでは、この上昇分をΔＶで表してある。この上昇分、即ち移動度補正パラメータである電位補正値ΔＶは、閾値補正によって保持容量１２０に保持されるゲート・ソース間電圧“Ｖgs＝ΔＶin＋Ｖth”から差し引かれることになり、“Ｖgs＝ΔＶin＋Ｖth−ΔＶ”となるので、負帰還をかけたことになる。このとき、駆動トランジスタ１２１のソース電位Ｖsは、ゲート電位Ｖgから保持容量に保持される電圧“Ｖgs＝ΔＶin＋Ｖth−ΔＶ”を差し引いた値“−Ｖth＋ΔＶ”となる。
【０１３７】
このようにして、画素回路１０Ａにおける駆動タイミングでは、書込み＆移動度補正期間Ｈにおいて、信号振幅ΔＶinのサンプリングと移動度μを補正するΔＶ（負帰還量、移動度補正パラメータ）の調整が行なわれる。書込走査部１０４は、書込み＆移動度補正期間Ｈの時間幅を調整可能であり、これにより保持容量１２０に対する駆動電流Ｉdsの負帰還量を最適化することができる。
【０１３８】
電位補正値ΔＶはΔＶ≒Ｉds・ｔ／Ｃelである。この式から明らかなように、駆動トランジスタ１２１のドレイン・ソース間電流である駆動電流Ｉdsが大きい程、電位補正値ΔＶは大きくなる。逆に、駆動トランジスタ１２１の駆動電流Ｉdsが小さいとき、電位補正値ΔＶは小さくなる。このように、電位補正値ΔＶは駆動電流Ｉdsに応じて決まる。信号振幅ΔＶinが大きいほど駆動電流Ｉdsは大きくなり、電位補正値ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正を実現できる。その際、書込み＆移動度補正期間Ｈは必ずしも一定である必要はなく、逆に駆動電流Ｉdsに応じて調整することが好ましい場合がある。例えば、駆動電流Ｉdsが大きい場合、移動度補正期間ｔは短めにし、逆に駆動電流Ｉdsが小さくなると、書込み＆移動度補正期間Ｈは長めに設定するのがよい。
【０１３９】
又、電位補正値ΔＶは、Ｉds・ｔ／Ｃelであり、画素回路１０Ａごとに移動度μのばらつきに起因して駆動電流Ｉdsがばらつく場合でも、それぞれに応じた電位補正値ΔＶとなるので、画素回路１０Ａごとの移動度μのばらつきを補正することができる。つまり、信号振幅ΔＶinを一定とした場合、駆動トランジスタ１２１の移動度μが大きいほど電位補正値ΔＶの絶対値が大きくなる。換言すると、移動度μが大きいほど電位補正値ΔＶが大きくなるので、画素回路１０Ａごとの移動度μのばらつきを取り除くことができる。
【０１４０】
画素回路１０Ａはブートストラップ機能も備えている。即ち、書込走査部１０４は、保持容量１２０に信号振幅ΔＶinの情報が保持された段階で書込走査線１０４WSに対する書込駆動パルスWSの印加を解除し（即ちインアクティブＬ（ロー）にして）、サンプリングトランジスタ１２５を非導通状態にして駆動トランジスタ１２１のゲート端Ｇを映像信号線１０６HSから電気的に切り離す（発光期間Ｉ：図６（Ｇ）を参照）。発光期間Ｉに進むと、水平駆動部１０６は、その後の適当な時点で映像信号線１０６HSの電位を基準電位（Ｖofs）に戻す。
【０１４１】
有機ＥＬ素子１２７の発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。以上によって、第（ｎ，ｍ）番目の副画素を構成する有機ＥＬ素子１２７の発光の動作が完了する。この後、次のフレーム（もしくはフィールド）に移って、再び、閾値補正準備動作、閾値補正動作、移動度補正動作、及び発光動作が繰り返される。
【０１４２】
発光期間Ｉでは、駆動トランジスタ１２１のゲート端Ｇは映像信号線１０６HSから切り離される。駆動トランジスタ１２１のゲート端Ｇへの信号電位（Ｖofs＋ΔＶin）の印加が解除されるので、駆動トランジスタ１２１のゲート電位Ｖgは上昇可能となる。駆動トランジスタ１２１のゲート端Ｇとソース端Ｓと間には保持容量１２０が接続されており、その保持容量１２０によるブートストラップ効果によって、ブートストラップ動作が行なわれる。ブートストラップゲインが１（理想値）であると仮定した場合、駆動トランジスタ１２１のソース電位Ｖsの変動にゲート電位Ｖgが連動するようになり、ゲート・ソース間電圧Ｖgsを一定に維持することができる。このとき、駆動トランジスタ１２１に流れる駆動電流Ｉdsは有機ＥＬ素子１２７に流れ、有機ＥＬ素子１２７のアノード電位は駆動電流Ｉdsに応じて上昇する。この上昇分をＶelとする。やがて、ソース電位Ｖsの上昇に伴い、有機ＥＬ素子１２７の逆バイアス状態は解消されるので、駆動電流Ｉdsの流入により有機ＥＬ素子１２７は実際に発光を開始する。
【０１４３】
ここで、駆動電流Ｉds対ゲート電圧Ｖgsの関係は、先のトランジスタ特性を表した式（１）に“Ｖsig＋Ｖth−ΔＶ”或いは“ΔＶin＋Ｖth−ΔＶ”を代入することで、式（５Ａ）或いは式（５Ｂ）（両式を纏めて式（５）と記す）のように表すことができる。
【０１４４】
Ｉds＝ｋ・μ・（Ｖsig−Ｖofs−ΔＶ）2 （５Ａ）
Ｉds＝ｋ・μ・（ΔＶin−Ｖofs−ΔＶ）2 （５Ｂ）
【０１４５】
この式（５）から、閾値電圧Ｖthの項がキャンセルされており、有機ＥＬ素子１２７に供給される駆動電流Ｉdsは駆動トランジスタ１２１の閾値電圧Ｖthに依存しないことが分かる。即ち、有機ＥＬ素子１２７を流れる電流Ｉdsは、例えば、Ｖofsを０ボルトに設定したとした場合、有機ＥＬ素子１２７における輝度を制御するための映像信号Ｖsigの値から、駆動トランジスタ１２１の移動度μに起因した第２ノードＮＤ2（駆動トランジスタ１２１のソース端）における電位補正値ΔＶの値を減じた値の２乗に比例する。換言すると、有機ＥＬ素子１２７を流れる電流Ｉdsは、有機ＥＬ素子１２７の閾値電圧ＶthEL及び駆動トランジスタ１２１の閾値電圧Ｖthには依存しない。即ち、有機ＥＬ素子１２７の発光量（輝度）は、有機ＥＬ素子１２７の閾値電圧ＶthELの影響及び駆動トランジスタ１２１の閾値電圧Ｖthの影響を受けない。そして、第（ｎ，ｍ）番目の有機ＥＬ素子１２７の輝度は、電流Ｉdsに対応した値である。
【０１４６】
しかも、移動度μの大きな駆動トランジスタ１２１ほど、電位補正値ΔＶが大きくなるので、ゲート・ソース間電圧Ｖgsの値が小さくなる。したがって、式（５）において、移動度μの値が大きくとも、（Ｖsig−Ｖofs−ΔＶ）2の値が小さくなる結果、ドレイン電流Ｉdsを補正することができる。即ち、移動度μの異なる駆動トランジスタ１２１においても、映像信号Ｖsigの値が同じであれば、ドレイン電流Ｉdsが略同じとなる結果、有機ＥＬ素子１２７を流れ、有機ＥＬ素子１２７の輝度を制御する電流Ｉdsが均一化される。即ち、移動度μのばらつき（更には、ｋのばらつき）に起因する有機ＥＬ素子１２７の輝度のばらつきを補正することができる。
【０１４７】
又、駆動トランジスタ１２１のゲート端Ｇとソース端Ｓと間には保持容量１２０が接続されており、その保持容量１２０によるブートストラップ効果により、発光期間の最初でブートストラップ動作が行なわれ、駆動トランジスタ１２１のゲート・ソース間電圧“Ｖgs＝ΔＶin＋Ｖth−ΔＶ”を一定に維持したまま、駆動トランジスタ１２１のゲート電位Ｖg及びソース電位Ｖsが上昇する。駆動トランジスタ１２１のソース電位Ｖsが“−Ｖth＋ΔＶ＋Ｖel”となることで、ゲート電位Ｖgは“ΔＶin＋Ｖel”となる。このとき、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは一定であるので、駆動トランジスタ１２１は、一定電流（駆動電流Ｉds）を有機ＥＬ素子１２７に流す。その結果、有機ＥＬ素子１２７のアノード端Ａの電位（＝ノードＮＤ１２２の電位）は、有機ＥＬ素子１２７に飽和状態での駆動電流Ｉdsという電流が流れ得る電圧まで上昇する。
【０１４８】
ここで、有機ＥＬ素子１２７は、発光時間が長くなるとそのＩ−Ｖ特性が変化してしまう。そのため、時間の経過とともに、ノードＮＤ１２２の電位も変化する。しかしながら、このような有機ＥＬ素子１２７の経時劣化によりそのアノード電位が変動しても、保持容量１２０に保持されたゲート・ソース間電圧Ｖgsは常に“ΔＶin＋Ｖth−ΔＶ”で一定に維持される。駆動トランジスタ１２１が定電流源として動作することから、有機ＥＬ素子１２７のＩ−Ｖ特性が経時変化し、これに伴って駆動トランジスタ１２１のソース電位Ｖsが変化したとしても、保持容量１２０によって駆動トランジスタ１２１のゲート・ソース間電位Ｖgsが一定（≒ΔＶin＋Ｖth−ΔＶ）に保たれているため、有機ＥＬ素子１２７に流れる電流は変わらず、したがって有機ＥＬ素子１２７の発光輝度も一定に保たれる。実際にはブートストラップゲインは「１」よりも小さいので、ゲート・ソース間電位Ｖgsは「ΔＶin＋Ｖth−ΔＶ」よりも小さくなるが、そのブートストラップゲインに応じたゲート・ソース間電位Ｖgsに保たれることには変わりがない。
【０１４９】
以上のように、画素回路１０Ａは、駆動タイミングを工夫することで、閾値補正回路や移動度補正回路が自動的に構成され、駆動トランジスタ１２１の特性ばらつき（本例では閾値電圧Ｖth及びキャリア移動度μのばらつき）による駆動電流Ｉdsに与える影響を防ぐために、閾値電圧Ｖth及びキャリア移動度μによる影響を補正して駆動電流を一定に維持する駆動信号一定化回路として機能するようになっている。ブートストラップ動作だけでなく、閾値補正動作と移動度補正動作とを実行しているため、ブートストラップ動作で維持されるゲート・ソース間電圧Ｖgsは、閾値電圧Ｖthに相当する電圧と移動度補正用の電位補正値ΔＶとによって調整されているため、有機ＥＬ素子１２７の発光輝度は駆動トランジスタ１２１の閾値電圧Ｖthや移動度μのばらつきの影響を受けることがないし、有機ＥＬ素子１２７の経時劣化の影響も受けない。入力される映像信号Ｖsig（信号振幅ΔＶin）に対応する安定した階調で表示でき、高画質の画像を得ることができる。
【０１５０】
又、画素回路１０Ａは、ｎチャネル型の駆動トランジスタ１２１を用いたソースフォロア回路によって構成することができるために、現状のアノード・カソード電極の有機ＥＬ素子をそのまま用いても、有機ＥＬ素子１２７の駆動が可能になる。又、駆動トランジスタ１２１及びその周辺部のサンプリングトランジスタ１２５等も含めてｎチャネル型のみのトランジスタを用いて画素回路１０Ａを構成することができ、トランジスタ作製においても低コスト化が図れる。
【０１５１】
［補正期間について］
前述のように、図６に示した比較例の駆動タイミングでは、各パルスのタイミングによって有機ＥＬ素子１２７への駆動電流Ｉdsを制御するが、この際、１水平走査期間を前半部と後半部とに分け、前半部では閾値補正を行ない後半部では信号書込みや移動度補正を行なっている。当該手法では、閾値補正期間や移動度補正期間としてとり得る期間が１水平期間と一定の関係を持つ制約があり、補正期間の設定自由度が少なく、動作時間が十分に確保できず適正な補正ができず、表示むらの改善が不十分になることが起こり得る。例えば、パネルの大型化に伴う書込駆動パルスWSや映像信号Ｖsigの鈍化や高速駆動化により１回当たり閾値補正動作時間が十分に確保できなくなり、良好なユニフォミティが得られなくなる。
【０１５２】
［補正期間の設定自由度の改善手法］
トランジスタや表示素子等の画素回路を構成する素子の特性ばらつき等に起因する表示むらを補正する際に、補正期間としてとり得る期間が１水平期間と一定の関係を持つ場合、設定の自由度が少なく、表示むらの改善が不十分になることが起こり得る。このため、補正期間の設定の自由度を拡大できる駆動方法の開発要求がある。
【０１５３】
本実施形態は、この要求に対して、１フィールド（１垂直走査期間）を複数に分割し、その内の一の分割期間において閾値補正を行ない、他の分割期間において、信号書込みや移動度補正を行なうことで、オペレーションマージンの増加に対応する。閾値補正処理の際には、複数回に分けて閾値補正動作を繰り返す分割閾値補正を行なってもよい。必須ではないが、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理（移動度補正処理）を行なう直前にも、駆動トランジスタの閾値補正（分割閾値補正でもよい）を行なってもよい。
【０１５４】
１フィールドを複数に分割するに当たっては、２つの分割期間に分けるのが典型的ではあるが、原理的には２分割に限定されない。又、閾値補正と、信号書込みや移動度補正とは、通常は、閾値補正の後に信号書込みや移動度補正を行なうが、これにも限定されない。好適な形態としては、１フィールドを前半部と後半部とに分け、前半部の所定期間に全行の閾値補正を行ない（詳細には最終行側の数行分は後半部に若干入り込む）、後半部にて信号書込みや移動度補正を行なう。１フィールドを前半部と後半部とに分ける際は、典型的には各ラインをほぼＨ／２期間としてほぼ１／２期間ずつ分けるがこのことは必須でなく、前半部よりも後半部の方をより長くしてもよいし、逆に、前半部よりも後半部の方をより短くしてもよい。１フィールドを１／２期間ずつ分ける場合であれば、各行に割当て可能な閾値補正の処理期間（詳細には第１ノードの初期化期間も含む）は、「Ｈ／２＋垂直ブランキング期間（VBLK期間）」である。
【０１５５】
閾値補正を行なう前半部では（詳細には最終行側の数行分の閾値補正のため後半部に若干入り込む）、駆動トランジスタ１２１のゲートに基準電位（Ｖofs）を供給し続け、１水平期間との関係の制約なく閾値補正期間を設定できるようにする。２Ｔｒ構成では、サンプリングトランジスタ１２５を介して映像信号線１０６HSから基準電位（Ｖofs）を供給するが５Ｔｒ構成等では第１ノード初期化電圧としての基準電位（Ｖofs）を印加する第３トランジスタＴＲ3を設ける等の変形も可能である。信号書込みや移動度補正を行なう後半部では、行（ライン）ごとに対応する映像信号Ｖsigをサンプリングトランジスタ１２５を介して駆動トランジスタ１２１のゲートに供給する。１フィールドを１／２期間ずつ分ける場合であれば、各行に割当て可能な信号書込みや移動度補正の処理期間はＨ／２である。
【０１５６】
垂直ブランキング期間に閾値補正動作を継続すれば１回の閾値補正動作となるが、この期間を複数回に分けて閾値補正動作を繰り返す分割閾値補正を行なうこともできる。更には、前半部の閾値補正動作だけでなく、後半部の信号書込みや移動度補正の前に従前と同様の閾値補正（分割閾値補正でもよい）を行なうこともできる。
【０１５７】
このような本実施形態の駆動方法によれば、概ね１フィールドの前半部において、「Ｈ／２＋VBLK」の期間にノードＮＤ１２１の初期化と閾値補正とを行なうことができ、垂直ブランキング期間は任意に設定できるので、閾値補正期間の設定の自由度を比較例の駆動方法よりも拡大できる。ノードＮＤ１２１の初期化と閾値補正の動作時間は、「Ｈ／２＋VBLK」の期間分だけ確保でき、十分な閾値補正動作により良好なユニフォミティが得られる。比較例の駆動方式に対して、実質的に、垂直ブランキング期間の分だけ閾値補正期間を延ばすことができる。回路構成を変更することなく、駆動タイミングの変更のみで１回当たりの閾値補正時間を長時間化できる。
【０１５８】
〔具体的な駆動方法〕
図８は、補正期間の設定自由度の改善に着目した実施例１の画素回路の駆動方法を説明するタイミングチャートである。図中において参照子“_n”のｎが行番号（ライン番号）を示す。実施例１は、１フィールドの前半部において、垂直ブランキング期間に閾値補正動作を継続し（１回の閾値補正動作）、後半部では従前と同様の閾値補正は行なわない形態である。
【０１５９】
１フィールドを２分割し、前半部（図中の開始からＦ／２まで）において第１ノード初期化電圧としての基準電位（Ｖofs）を映像信号線１０６HSに供給したまま、行ごとに、ノードＮＤ１２１を初期化する初期化期間Ｄと閾値補正期間Ｋとを、「Ｈ／２＋垂直ブランキング期間（VBLK）」に割り当てる。
【０１６０】
具体的には、フィールド開始後、先ず１番目の行（第１ライン）について、電源駆動パルスDSL_1を第２電位Ｖcc_Lとすることで消光及びノードＮＤ１２２を初期化する（放電期間Ｃ）。この後、基準電位（Ｖofs）を映像信号線１０６HSに供給したままで書込駆動パルスWS_1をアクティブＨにしてサンプリングトランジスタ１２５をオン状態としてノードＮＤ１２１を初期化する（初期化期間Ｄ）。更に、その状態で電源駆動パルスDSL_1を第１電位Ｖcc_Hとした後所定期間経過後に書込駆動パルスWS_1をインアクティブＬにしてサンプリングトランジスタ１２５をオフ状態とする。電源駆動パルスDSL_1を第１電位Ｖcc_Hとした後、書込駆動パルスWS_1をインアクティブＬにするまでの期間が閾値補正期間Ｋである。
【０１６１】
書込駆動パルスWS_1をアクティブＨにしてから書込駆動パルスWS_1をインアクティブＬにするまでの期間を「Ｈ／２＋Ｖブランキング期間」とする。つまり、全体としては、初期化期間Ｄから閾値補正期間Ｋまでの期間を「Ｈ／２＋VBLK」とする。電源駆動パルスDSL_1を第１電位Ｖcc_Hとするタイミングは、書込駆動パルスWS_1をアクティブＨにしてからＨ／２経過まで（つまり次行の書込駆動パルスWS_nをアクティブＨにするまで）の間であれば任意であり、一例として概ね書込駆動パルスWS_1をアクティブＨにしてからＨ／４後とする。
【０１６２】
フィールドの後半部に入ると、信号書込みと移動度補正とを行なう（書込み＆移動度補正期間Ｈ）。この際には、Ｈ／２Ｈごとに対応する行用の映像信号Ｖsigが映像信号線１０６HSに供給されている状態でサンプリングトランジスタ１２５を順次導通（オン）状態とする。
【０１６３】
比較例の駆動方法では、各回の閾値補正期間としてとり得る最長期間はＨ／２であるのに対して、実施例１の駆動方法では、閾値補正期間としてとり得る最長期間は「Ｈ／２＋VBLK」となる。つまり、実施例１の駆動方法によれば、フィールド前半部の「Ｈ／２＋VBLK」の期間に閾値補正を行なうことができ、比較例に対して閾値補正期間を垂直ブランキングの期間だけ延ばすことができる。
【０１６４】
前述の通り、比較例の駆動方法では、パネルの大型化に伴う書込駆動パルスWSやデータ線パルス（映像信号Ｖsig）の鈍化や高速駆動化により、１回当たりの閾値補正時間が非常に短くなり、例え分割閾値補正を適用したとしても、１回目の補正時間が短すぎる場合には補正が正常にかからず良好なユニフォミティが得られない。
【０１６５】
これに対して、実施例１の駆動方法では、十分な閾値補正用の書込駆動パルスWSの幅を確保することができる。具体的には、図８に示したように、最大限として「Ｈ／２＋VBLK」の期間を閾値補正期間に使用できる。比較例の１回当たりの閾値補正時間（Ｈ／２）に対してＶブランキング期間分だけ補正時間を余分に確保できる。因みに、書込み＆移動度補正期間Ｈとしてとり得る最長期間は比較例と同様にＨ／２である。
【０１６６】
又、実施例１の駆動方法によれば、フィールド前半部における閾値補正動作後、フィールド後半部における信号書込みや移動度補正を開始するまでの期間（書込み＆移動度補正準備期間Ｌと記す）を各ラインにて一定とすることができるので、本期間に発生する駆動トランジスタ１２１の微小なリーク電流もラインごとに一定となり縦シェーディングも発生しない。
【実施例２】
【０１６７】
図９は、補正期間の設定自由度の改善に着目した実施例２の画素回路の駆動方法を説明するタイミングチャートである。実施例２は、フィールド前半部における垂直ブランキング期間に複数回に分けて閾値補正動作を繰り返す分割閾値補正を行ない、後半部では従前と同様の閾値補正は行なわない形態である。
【０１６８】
比較例の駆動方法の説明において、分割閾値補正を行なう目的は、１水平周期内の閾値補正期間では駆動トランジスタ１２１の閾値電圧に相当する電圧を十分に保持容量１２０へ保持させることができない場合に対する対処として説明した。この点においては、本実施形態の駆動方法を適用すると、１水平周期に左右されず十分な閾値補正期間を確保できるので、本来的には分割閾値補正を行なう意義はないと考えられる。むしろ、分割閾値補正を行なうことで発生する休止期間のため、実際の閾値補正動作の期間が、「Ｈ／２＋VBLK」よりも短くなり、分割閾値補正を行なうことは不利になるとも考えられる。
【０１６９】
しかしながら、比較例の駆動方法の説明において説明した分割閾値補正動作における「休止期間」には、その直前の回の閾値補正動作により保持容量１２０に保持されたＶxn（ｎは回数）に応じたドレイン電流が有機ＥＬ素子１２７に流れることで、ソース電位Ｖsが僅かに上昇する。このため、分割閾値補正を行なうと、分割閾値補正を行なわない場合よりもソース電位Ｖsの上昇を加速できる利点がある。
【０１７０】
実施例２は、この効果を利用して、フィールド前半部における垂直ブランキング期間に、分割閾値補正を行なうことで、ソース電位Ｖsの上昇を促進させて閾値補正を加速させる。図では、「Ｈ／２＋VBLK」の期間を、実施例１と同じで記載しているが、実態としては、「Ｈ／２＋VBLK」の期間を、分割閾値補正を行なわない場合よりも短縮できる。フィールド前半部において分割閾値補正を行なう点を除いて、実施例１と同様の効果を享受できる。
【実施例３】
【０１７１】
［構成］
図１０及び図１１は、実施例３の画素回路１０Ｃと、当該画素回路１０Ｃを備えた表示装置の一形態を示す図である。実施例３の画素回路１０Ｃを画素アレイ部１０２に備える表示装置を実施例１の表示装置１Ｃと称する。図１０は基本構成（１画素分）を示し、図１１は具体的な構成（表示装置の全体）を示す。
【０１７２】
実施例１及び実施例２の画素回路１０Ａにおいては、各トランジスタはバックゲート端が存在しない一般的な薄膜トランジスタであるのに対して、実施例３の画素回路１０Ｃにおいては、少なくとも駆動トランジスタ１２１については（図はサンプリングトランジスタ１２５も）、制御入力端（ゲート端）の他に、トランジスタ特性を制御（ここでは閾値電圧Ｖthを増減）し得る制御端（以下「トランジスタ特性制御端」とも称する）を有するものを使用している。「トランジスタ特性制御端」を有するトランジスタの典型例は、バックゲート型の薄膜トランジスタや図３（Ｂ）に示したようなＭＯＳ型のトランジスタである。
【０１７３】
実施例１の画素回路１０Ａのトランジスタをトランジスタ特性制御端を有するトランジスタに置き換えることもできる。但しこの際には、トランジスタ特性制御端は、通常、接地線或いは主電極端の一方（例えばソース端）と接続される。
【０１７４】
これに対して、実施例３においては、特性制御走査部６５１を具備するトランジスタ特性制御部６５０を備えており、トランジスタ特性制御部６５０（特性制御走査部６５１）から駆動トランジスタ１２１のトランジスタ特性制御端に「所定の制御電位」を与えるように構成している。
【０１７５】
「所定の制御電位」については詳しくは後述するが、理想状態で駆動トランジスタ１２１に電流が流れない期間に、駆動トランジスタ１２１をより確実にオフ状態に維持するための制御電圧である。発光時には元の基板電位に戻すので、全体としては、駆動トランジスタ１２１のバックゲートに矩形波状のトランジスタ特性制御信号Ｖｂを入力する。このため、特性制御走査部６５１は、トランジスタ特性制御信号Ｖｂのハイ／ローと対応した走査パルスを生成し、その走査パルスをレベル変換して、適正なレベルのＶｂ_HとＶｂ_Lのトランジスタ特性制御信号Ｖｂを特性制御走査線６５１VBに出力する。
【０１７６】
画素回路１０Ｃは、その外部の制御部１０９からの駆動信号で制御され、「理想状態で駆動トランジスタ１２１に電流が流れない期間」は制御部１０９からの駆動信号で規定されるので、基本的には、トランジスタ特性制御部６５０の特性制御走査部６５１の構成としては、各種の駆動信号と関係した信号を利用した構成が採用される。
【０１７７】
［表示むら現象の発生原因］
実施例１や実施例２で説明した駆動タイミングでは、駆動トランジスタ１２１の特性補正を行なった後には、保持容量１２０に保持された駆動電圧に基づく駆動電流Ｉdsを駆動トランジスタ１２１で生成して有機ＥＬ素子１２７に供給して発光（表示）を行なう。この発光の前には、理想状態では駆動トランジスタ１２１に電流が流れない状態（閾値補正期間Ｋ後から書込み＆移動度補正期間Ｈが開始されるまでの書込みパルスＷＳがローの期間）が存在するが、実際にはリークにより微小な電流が流れる。そして、この現象があると、表示むらが発生する場合がある。この点に関して、実施例１では、本期間に発生する駆動トランジスタ１２１の微小なリーク電流はラインごとに一定となり縦シェーディングは発生しないと説明した。しかしながら、フィールド前半部の閾値補正期間Ｋ後からフィールド後半部の書込み＆移動度補正期間Ｈが開始されるまでの書込みパルスＷＳがローの期間（書込み＆移動度補正準備期間Ｌ）は、比較例の駆動方法における閾値補正期間Ｅ後からフィールド後半部の書込み＆移動度補正期間Ｈが開始されるまでの書込みパルスＷＳがローの期間に比べて、格段に長期間であり、リーク電流による影響を無視できないケースも起こり得る。この点について、以下に詳しく説明する。
【０１７８】
実動作では、フィールド前半部にて「Ｈ／２＋VBLK」期間での閾値補正を行なった後、書込みパルスＷＳをインアクティブ（ローレベル）にしてサンプリングトランジスタ１２５をオフ状態にすると、一時的に駆動トランジスタ１２１のゲート端（ノードＮＤ１２１）がフローティング状態になる。この際、理想的には駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsはその閾値電圧Ｖthと等しくなっているため（Ｖgs＝Ｖth）、駆動トランジスタ１２１に電流は流れないはずである。しかしながら、実際には、リークのため微小な電流が流れている。このリークの影響で、ソース電位Ｖs（つまりノードＮＤ１２２）の上昇と、ブートストラップ動作と同様の現象によるソース電位Ｖsの上昇に伴うゲート電位Ｖgの上昇が起こる。書込み＆移動度補正準備期間Ｌを各ラインにて一定とすることができても、このリークに伴うソース電位Ｖs及びゲート電位Ｖgの変動のばらつきによりゲート・ソース間電圧Ｖgsのばらつきが生じ、発光時に表示むら（具体的にはスジむら）となって認識されるという問題が起こり得る。
【０１７９】
閾値補正期間後から書込み＆移動度補正期間が開始されるまでのサンプリングトランジスタ１２５がオフ状態の期間が短い場合（比較例の駆動方法の場合が該当する）は、単位時間当たりのリーク電流のばらつきが多少あってもリーク電流による影響を無視でき得る。これに対して、書込み＆移動度補正準備期間Ｌが長期（概ねＦ／２期間）に亘る実施例１や実施例２の駆動方法の場合は、単位時間当たりのリーク電流のばらつきが少ないとしても、長期に亘ることでリーク電流による影響が無視できなくなり得る。
【０１８０】
［表示むら現象の対策手法］
実施例３では、トランジスタ特性の補正処理後の発光の前の一定期間に、駆動トランジスタ１２１のトランジスタ特性制御端にトランジスタ特性制御信号Ｖｂを供給してトランジスタ特性を低下させることで、駆動トランジスタ１２１のリークに起因する表示むら現象を解消する。「トランジスタ特性を低下させる」とは、リークが起きない状態にすることを意味し、一例として閾値電圧Ｖthを増大させる。
【０１８１】
〔原理〕
図１２は、リークに起因する表示むら現象の対策原理を説明する図であって、特に、トランジスタ特性（Ｖgs−Ｉds特性）の基板電位依存性を説明する図である。
【０１８２】
周知のように、バックゲート型の薄膜トランジスタやＭＯＳ型のトランジスタでは、バックゲート効果により、トランジスタ特性が変動する。例えば、ＭＯＳ型のトランジスタは、通常はバイポーラトランジスタと同様に３端子デバイスとして取り扱うことが多いが、ソース領域やドレイン領域が形成される基板やウエルも制御端子（トランジスタ特性制御端）として考えるべきであるので、正確には４端子として取り扱うべきである。そして、ソースとトランジスタ特性制御端（例えば基板（ボディーとも云う））との間にトランジスタ特性制御信号Ｖｂ（バックゲート電圧或いは基板電位或いはベース電位とも称する）を印加すれば、トランジスタ特性を制御することができる。通常は、バックゲート電圧はダイオードが遮断状態になるように負の電圧で印加される。例えば、バックゲート電圧を印加すると、ダイオードと同様にソース及びドレインチャネル直下の空乏層が変化し、半導体表面のポテンシャルが変化する。そのため、空乏層中の電荷はバックゲート電圧印加がないときとあるときとでは異なり、トランジスタ特性（Ｖgs−Ｉds特性）は図１２に示すように変化し、そのため閾値電圧Ｖthが変化する。バックゲート効果を考慮したとき、閾値電圧Ｖthはバックゲート電圧に対し、約１／２乗で増加する特性となることが知られている。因みに、単純理論では、閾値電圧Ｖthはバックゲート電圧に対して１／２乗で増加するが、実際には直線増加と見なしても問題がないことが多い。
【０１８３】
図１２に示すように、基板電位（つまりトランジスタ特性制御信号Ｖｂ）が上昇するほど、閾値が低くなり、ドレイン電流Ｉdsをより多く流すように変化する。逆に、基板電位（つまりトランジスタ特性制御信号Ｖｂ）が減少するほど、閾値が拡大する。よって、発光前の一定期間、トランジスタ特性制御信号Ｖｂを通常時よりも低下させて閾値を拡大させることで、リークを防ぐことができ、結果として、表示むらを抑制・解消することができる。トランジスタ特性制御部６４０Ａを画素回路１０Ｃごとに駆動トランジスタ１２１のトランジスタ特性制御信号Ｖｂを設定する構成とし、発光前の一定期間、駆動トランジスタ１２１のトランジスタ特性制御信号Ｖｂを低下させれば、閾値電圧Ｖthをより拡大でき、駆動トランジスタ１２１を確実にオフ状態に維持することができる。駆動トランジスタ１２１をオフ状態に維持することができれば、表示むら現象を抑制・解消することができる。閾値補正後から映像信号書込みまでの期間にリークが発生し、これによって生じていた表示むらを改善することができる。
【０１８４】
尚、通常時のトランジスタ特性制御信号Ｖｂの値Ｖｂ_Hを、実施例３を適用しない場合と同じにする場合（発光状態において画素回路１０Ｃの最低電圧：この例では接地電位）、実体的には、「理想状態で駆動トランジスタ１２１に電流が流れない期間」のトランジスタ特性制御信号Ｖｂの値Ｖｂ_Lは負電圧となるので、負電圧生成回路が必要になる。装置全体として考えた場合、負電圧生成回路を設けることはあまり好ましいことではない。この問題を解消するには、「理想状態で駆動トランジスタ１２１に電流が流れない期間」のトランジスタ特性制御信号Ｖｂの値Ｖｂ_Lを画素回路１０Ｃの最低電圧（この例では接地電位）とし、通常時のトランジスタ特性制御信号Ｖｂの値Ｖｂ_Hを正電圧とするのがよい。そして、必要に応じて、その他の信号（例えば映像信号Ｖsig等）を相対的にレベルシフトさせればよい。
【０１８５】
〔具体的な駆動方法〕
図１３は、補正期間の設定自由度の改善に着目した実施例３の画素回路の駆動方法を説明するタイミングチャートである。実施例３は、トランジスタ特性の補正処理後の発光の前の一定期間に、駆動トランジスタ１２１のトランジスタ特性制御端にトランジスタ特性制御信号Ｖｂを供給してトランジスタ特性を低下させることで、駆動トランジスタ１２１のリークに起因する表示むら現象を解消する。
【０１８６】
「発光前の一定期間」は、少なくとも「理想状態で駆動トランジスタ１２１に電流が流れない期間」に駆動トランジスタ１２１の特性を発光時よりも低下させることで閾値電圧Ｖthを拡大（増大）させるものであればよく、原理的には、非発光時の他の期間に駆動トランジスタ１２１の特性を低下させるか否かは不問である。図６に示した比較例の駆動タイミングの場合は、「理想状態で駆動トランジスタ１２１に電流が流れない期間」は、閾値補正期間Ｅ後から書込み＆移動度補正期間（詳しくはその準備期間Ｇ）が開始されるまでの書込みパルスＷＳがローの期間（図中の期間Ｆ）である。したがって、少なくとも当該書込みパルスＷＳがローの期間は、駆動トランジスタ１２１のトランジスタ特性制御信号Ｖｂを低下させて（このときの値をＶｂ_Lとする）閾値電圧Ｖthをより拡大させる。
【０１８７】
原理的には、その他の非発光期間については、トランジスタ特性制御信号Ｖｂを、通常状態と同じレベル（このときの値をＶｂ_Hとする）にするのか、それとも書込みパルスＷＳがローの期間のときのレベル（ローレベル）とするかは自由である。つまり、少なくとも「理想状態で駆動トランジスタ１２１に電流が流れない期間」に駆動トランジスタ１２１の特性を通常時（発光時）よりも低下（ここでは閾値電圧を増大）させればよく、非発光時の他の期間に駆動トランジスタ１２１の特性を低下させるか否かは、基本的には自由である。換言すると、実施例３の構成は、「理想状態で駆動トランジスタ１２１に電流が流れない期間に駆動トランジスタ１２１の特性を通常時よりも低下させる」汎用的な構成をとることもできるし、非発光時の他の期間の扱い（駆動トランジスタ１２１の特性を通常時よりも低下させるか否か）の具体的な事例にも適用できる。
【０１８８】
但し、図８に示した実施例１の駆動方法や図９に示した実施例２の駆動方法において、閾値補正動作後から信号書込みや移動度補正を開始するまでの書込み＆移動度補正準備期間Ｌにおける駆動トランジスタ１２１のリーク電流に起因する表示むらをより確実に抑制すると云う点においては、書込み＆移動度補正準備期間Ｌの駆動トランジスタ１２１の特性をその他の期間よりも低下させておくのが好適である。即ち、具体的には、フィールド前半部における閾値補正動作後、フィールド後半部における信号書込みや移動度補正を開始するまでの書込み＆移動度補正準備期間Ｌには、駆動トランジスタ１２１のトランジスタ特性を低下させる（一例として閾値電圧Ｖthを増大させる）。必須ではないが、フィールド前半部における「Ｈ／２＋VBLK」期間での閾値補正動作に加えて、後半部でも従前と同様の閾値補正（分割閾値補正動作でもよい）を行なう。
【０１８９】
例えば、「理想状態で駆動トランジスタ１２１に電流が流れない期間」に駆動トランジスタ１２１の特性を発光時よりも低下させるが、非発光時の他の期間に駆動トランジスタ１２１の特性を低下させるか否かは不問とする場合、閾値補正期間Ｋに駆動トランジスタ１２１のトランジスタ特性制御信号Ｖｂを低下させて閾値電圧Ｖthをより拡大させると、トランジスタ特性が低下したときの閾値電圧Ｖthが保持容量１２０の両端間に保持され、発光時の閾値電圧Ｖthと相違が生じ、閾値補正が不十分となることが懸念される。更には、閾値補正期間Ｋの経過後、書込み＆移動度補正期間Ｈが開始されるまでの期間も、閾値補正期間Ｋにおける閾値電圧Ｖthと同じであり、リークに対する対処が不十分となり得る。
【０１９０】
実施例３では、この点も勘案して、駆動トランジスタ１２１が電流を流している状態にあるときには、駆動トランジスタ１２１の特性を低下させる処理を中止する。つまり、駆動トランジスタ１２１の閾値電圧Ｖthの補正処理の期間には、駆動トランジスタ１２１の閾値電圧thを増大させる処理を中止する（第１駆動例と記す）。少なくとも「理想状態で駆動トランジスタ１２１に電流が流れない期間（図中の書込み＆移動度補正準備期間Ｌ）にはトランジスタ特性制御信号ＶｂをＶｂ_Lとして駆動トランジスタ１２１の特性を発光時よりも低下させ、閾値補正期間Ｋにはトランジスタ特性制御信号Ｖｂを発光時と同じＶｂ_Hとするが、非発光時の他の期間に駆動トランジスタ１２１の特性を低下させるか否かは不問である。
【０１９１】
例えば、閾値補正期間Ｋの終了より前に駆動トランジスタ１２１の特性を低下させ、信号書込み開始と同時に中止することもできる（第２駆動例と記す）。具体的には、第１駆動例の駆動タイミングをベースに、更に、書込み＆移動度補正期間Ｈの開始とほぼ同時に、駆動トランジスタ１２１のトランジスタ特性の低下を中止する（つまりトランジスタ特性制御信号ＶｂをＶｂ_LからＶｂ_Hに戻す）。又、閾値補正期間Ｋの終了より少し前に駆動トランジスタ１２１のトランジスタ特性の低下を開始する（つまりトランジスタ特性制御信号ＶｂをＶｂ_HからＶｂ_Lにする）。つまり、駆動トランジスタ１２１の基板電位を、閾値補正の終了より少し前、つまり、書込みパルスＷＳの立下りより少し前（直前）に低下させ、信号書込み開始時の書込みパルスＷＳの立上りとほぼ同時に上げるよう構成すればよい。閾値補正終了より少し前に駆動トランジスタ１２１の基板電位を低下させて閾値電圧Ｖthを上げることによって、閾値補正後の駆動トランジスタ１２１のフローティング期間内のリークを抑制することができる。即ち、駆動トランジスタ１２１に関して、閾値補正終了直前は、Ｖgs≒Ｖthとなっていた状態から、トランジスタ特性制御信号Ｖｂ（つまり基板電位）を下げたことによって、基板・ソース間電圧Ｖbsが拡がるため、基板バイアス効果により閾値電圧Ｖthが拡がりＶth-expとなるので、Ｖgs＜Ｖth-expとなり、この後の書込み＆移動度補正準備期間Ｌにおけるリークを確実に抑えることができる。
【０１９２】
或いは又、信号書込みや移動度補正の期間にはトランジスタ特性制御信号Ｖｂをローレベルにしておく形態とすることもできる（第３駆動例と記す）。例えば、閾値補正終了より前に駆動トランジスタ１２１の特性を低下させ、発光開始とほぼ同時に中止する形態とすることもできる。具体的には、第１駆動例の駆動タイミングをベースに、更に、発光開始と同時とほぼ同時に、駆動トランジスタ１２１のトランジスタ特性の低下を中止する（つまりトランジスタ特性制御信号ＶｂをＶｂ_LからＶｂ_Hに戻す）。又、閾値補正期間Ｋの終了より少し前に駆動トランジスタ１２１のトランジスタ特性の低下を開始する（つまりトランジスタ特性制御信号ＶｂをＶｂ_HからＶｂ_Lにする）。つまり、駆動トランジスタ１２１の基板電位を、閾値補正の終了より少し前、つまり、書込みパルスＷＳの立下りより少し前（直前）に低下させ、発光開始時（ブートストラップ動作開始時）の書込みパルスＷＳの立下りとほぼ同時に上げるよう構成すればよい。第３駆動例場合でも、第２駆動例と同様に、閾値補正後の駆動トランジスタ１２１のフローティング期間内のリークを確実に抑えることができる。
【０１９３】
第３駆動例のメリットを以下に述べる。移動度μが過度に大きい（高い）駆動トランジスタ１２１を使用すると、移動度補正がかかり過ぎ、発光直前のゲート・ソース間電圧Ｖgsのつぶれが生じ、著しい輝度低下やユニフォミティの低下が発生することが懸念される。この弊害を抑制するべく、移動度補正パルスを狭幅にすることが必要になる。ところが、実際には、狭幅の移動度補正パルスにして動作させることは、回路構成や遅延その他の面から、パルス幅の設定・管理が困難である。例えば、ＭＯＳＦＥＴでは移動度μが高いため、移動度補正がかかり過ぎ、輝度が低下しないよう移動度補正パルスを数ナノ秒程度にすることが必要になることが懸念される。このような狭パルスの制御は困難である。この点を踏まえると、移動度補正パルスを狭幅にせずに（現状をほぼ維持して）、移動度補正期間に流れる電流値を減らすことが望ましい。第３駆動例の駆動タイミングでは、移動度補正期間の閾値電圧Ｖthが大きくなるため、この効果を得ることができる。
【０１９４】
或いは又、閾値補正終了とほぼ同時に、つまり、書込みパルスＷＳの立下りとほぼ同時に駆動トランジスタ１２１の特性を低下させ、信号書込み開始と同時に中止する形態とすることもできる（第４駆動例と記す）。更には、閾値補正終了とほぼ同時に、つまり、書込みパルスＷＳの立下りとほぼ同時に駆動トランジスタ１２１の特性を低下させ、発光開始とほぼ同時に中止する形態とすることもできる（第５駆動例と記す）。第４駆動例や第５駆動例は、閾値補正後に保持容量１２０の両端に保持されるゲート・ソース間電圧Ｖgsは、第２駆動例或いは第３駆動例よりも、発光時の閾値電圧Ｖthにより近い値となる。
【０１９５】
更には、図１３に示すトランジスタ特性制御電圧Ｖｂ（ここでは１行目のＶｂ_1のみを示している）のように、フィールド前半部における「Ｈ／２＋VBLK」期間での閾値補正動作及び書込み＆移動度補正準備期間Ｌにおけるトランジスタ特性の低下処理（具体的には閾値電圧Ｖthを通常時よりも拡大させる処理）に加えて、フィールド後半部でも従前と同様の閾値補正を行なう形態とすることもできる（第６駆動例と記す）。この場合、フィールド後半部での１回当たりの閾値補正期間Ｅや書込み＆移動度補正期間Ｈとしてとり得る最長期間はＨ／４になる。因みに図１３では、フィールド後半部で閾値補正を１回行なう例で示しているが、分割閾値補正動作を適用してもよい。更には、図１３では、第３駆動例を適用して、移動度補正期間の閾値電圧Ｖthを大きくする例で示しているがこのことは必須でない。
【０１９６】
閾値補正動作Ｋの終了時に駆動トランジスタ１２１の閾値電圧Ｖthを通常時よりも拡大させると、書込駆動パルスWSをインアクティブＬにするタイミングとの関係次第では、閾値補正後に保持容量１２０の両端に保持されるゲート・ソース間電圧Ｖgsが、発光時の閾値電圧Ｖthと少しずれる（より大きくなる）ことが懸念される（例えば第２駆動例或いは第３駆動例の場合）。更には、保持容量１２０にもリークが存在するので、書込み＆移動度補正準備期間Ｌが長期（概ねＦ／２期間）に亘ることで、閾値補正後に保持容量１２０の両端に保持されるゲート・ソース間電圧Ｖgsが発光時の閾値電圧Ｖthとずれないとしても、書込み＆移動度補正期間Ｈの直前に保持容量１２０の両端に保持されているゲート・ソース間電圧Ｖgsが、発光時の閾値電圧Ｖthとずれる（より小さくなる）ことが懸念される。
【０１９７】
これらを踏まえた場合、書込み＆移動度補正期間Ｈの直前に保持容量１２０の両端に保持されているゲート・ソース間電圧Ｖgsが発光時の閾値電圧Ｖthより少し大きくなるようにしておき、書込み＆移動度補正期間Ｈの直前にも閾値補正を行なうことにより、補正後のゲート・ソース間電圧Ｖgsを発光時の閾値電圧Ｖthと一致させるのが好ましい。このためには、閾値補正後に保持容量１２０の両端に保持されるゲート・ソース間電圧Ｖgsが、書込み＆移動度補正準備期間Ｌにおける基板バイアス効果による拡大された閾値電圧Ｖth-expとの関係で「Ｖgs＜Ｖth-exp」を満たす範囲で、意図的に、発光時の閾値電圧Ｖthより大きくなるようにしておくのが好ましい。即ち、フィールド前半での閾値補正後に駆動トランジスタ１２１の閾値電圧を通常時よりも拡大させておく、更には、フィールド前半での閾値補正ではゲート・ソース間電圧Ｖgs＝閾値電圧Ｖthの少し手前とし、フィールド後半の書込み＆移動度補正の前に通常の閾値電圧Ｖthに戻して閾値補正を行なうことが好ましい。
【０１９８】
［変形例］
例えば、駆動トランジスタ１２１のリークに起因する表示むら現象を解消すると云う点においては、発光前の少なくとも「理想状態で駆動トランジスタに電流が流れない期間（駆動トランジスタのフローティング期間と記す）」に駆動トランジスタ１２１の特性を発光時よりも低下させるように制御可能に構成されていればよく、その限りにおいて、様々な構成をとることができる。その対処のため、画素回路１０の外部に設けられる制御部１０９（前例ではトランジスタ特性制御部６５０：詳細には特性制御走査部６５１）による画素回路１０の制御タイミングの工夫によって実現することは必須でなく、その対処のための回路要素を画素回路１０内に備えていてもよい。即ち、閾値補正後から発光前の一定期間、駆動トランジスタ１２１の特性が低下するように制御する特性制御部を、画素回路１０ごとに設けてもよい。
【０１９９】
或いは又、画素回路１０の外部に独立の特性制御走査部６５１を設けずに、他の走査部が出力する駆動パルスを利用して論理回路によりトランジスタ特性制御信号Ｖｂのハイ／ローと対応した走査パルスを生成し、その走査パルスをレベル変換して、適正なレベルのＶｂ_HとＶｂ_Lのトランジスタ特性制御信号Ｖｂを出力する構成でもよい。
【０２００】
又、駆動トランジスタ１２１がバックゲート端等の閾値電圧を制御し得るトランジスタ特性制御端を有する場合に、そのトランジスタ特性制御端を利用して、駆動トランジスタ１２１の特性を制御するようにしていた。しかしながら、それは一例に過ぎず、「駆動トランジスタのフローティング期間」に駆動トランジスタ１２１の特性を低下させるものである限り、トランジスタ特性制御端を利用して制御するものに限定されない。
【実施例４】
【０２０１】
図１４は実施例４を説明する図である。実施例４は、前述の補正期間の設定自由度を改善する技術が適用された表示装置を搭載した電子機器についての事例である。本実施形態の表示むら抑制処理に当たっての補正期間の設定自由度を改善する技術は、ゲーム機、電子ブック、電子辞書、携帯電話機等の各種の電子機器に使用される電流駆動型の表示素子を具備した表示装置に適用することができる。
【０２０２】
例えば、図１４（Ａ）は、電子機器７００が、画像表示装置の一例である表示モジュール７０４を利用したテレビジョン受像機７０２の場合の外観例を示す斜視図である。テレビジョン受像機７０２は、台座７０６に支持されたフロントパネル７０３の正面に表示モジュール７０４を配置した構造となっており、表示面にはフィルターガラス７０５が設けられている。図１４（Ｂ）は、電子機器７００がデジタルカメラ７１２の場合の外観例を示す図である。デジタルカメラ７１２は、表示モジュール７１４、コントロールスイッチ７１６、シャッターボタン７１７、その他を含んでいる。図１４（Ｃ）は、電子機器７００がビデオカメラ７２２の場合の外観例を示す図である。ビデオカメラ７２２は、本体７２３の前方に被写体を撮像する撮像レンズ７２５が設けられ、更に、表示モジュール７２４や撮影のスタート／ストップスイッチ７２６等が配置されている。図１４（Ｄ）は、電子機器７００がコンピュータ７３２の場合の外観例を示す図である。コンピュータ７３２は、下型筐体７３３ａ、上側筐体７３３ｂ、表示モジュール７３４、Ｗｅｂカメラ７３５、キーボード７３６等を含んでいる。図１４（Ｅ）は、電子機器７００が携帯電話機７４２の場合の外観例を示す図である。携帯電話機７４２は、折り畳み式であり、上側筐体７４３ａ、下側筐体７４３ｂ、表示モジュール７４４ａ、サブディスプレイ７４４ｂ、カメラ７４５、連結部７４６（この例ではヒンジ部）、ピクチャーライト７４７等を含んでいる。
【０２０３】
ここで、表示モジュール７０４、表示モジュール７１４、表示モジュール７２４、表示モジュール７３４、表示モジュール７４４ａ、サブディスプレイ７４４ｂは、本実施形態による表示装置を用いることにより作製される。これにより、各電子機器７００は、駆動トランジスタの閾値電圧や移動度のばらつき（更には、ｋのばらつき）に起因する輝度ばらつきを補正することができるだけでなく、補正期間の設定は水平走査期間に左右されず自由度が高い。実施例３を適用すれば、補正期間の設定自由度を改善する場合においても、駆動トランジスタのリークに起因する表示むらを抑制・解消することができ、高画質の表示を行なうことができる。
【０２０４】
以上、本明細書で開示する技術について実施形態を用いて説明したが、請求項の記載内容の技術的範囲は前記実施形態に記載の範囲には限定されない。本明細書で開示する技術の要旨を逸脱しない範囲で前記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本明細書で開示する技術の技術的範囲に含まれる。前記の実施形態は、請求項に係る技術を限定するものではなく、実施形態の中で説明されている特徴の組合せの全てが、本明細書で開示する技術が対象とする課題の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の技術が含まれており、開示される複数の構成要件における適宜の組合せにより種々の技術を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、本明細書で開示する技術が対象とする課題と対応した効果が得られる限りにおいて、この幾つかの構成要件が削除された構成も、本明細書で開示する技術として抽出され得る。
【０２０５】
例えば、トランジスタをｎチャネルとｐチャネルで入れ替え、それに合わせて、電源や信号の極性を逆転させる等した相補型の構成にできることは云うまでもない。
【０２０６】
前記実施形態の記載を踏まえれば、特許請求の範囲に記載の請求項に係る技術は一例であり、例えば、以下の技術が抽出される。以下列記する。
［付記１］
表示部と、
保持容量と、
映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタと、
保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタ、
とを備え、
１フィールド期間を複数に分割した一の分割期間においては、駆動トランジスタの閾値補正を行ない、他の分割期間においては、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理を行なうことが可能に構成されている画素回路。
［付記２］
１フィールド期間を２分割した前半の分割期間においては、駆動トランジスタの閾値補正を行ない、後半の分割期間においては、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理を行なう付記１に記載の画素回路。
［付記３］
駆動トランジスタの閾値補正を行なう分割期間とその後のブランキング期間において、全ての行の駆動トランジスタについて、順に、閾値補正を行なう付記１又は付記２に記載の画素回路。
［付記４］
駆動トランジスタの閾値補正を行なう際には、複数回に分けて閾値補正動作を繰り返す分割閾値補正を行なう付記１乃至付記３の何れか１項に記載の画素回路。
［付記５］
書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理を行なう直前にも、駆動トランジスタの閾値補正を行なう付記１乃至付記４の何れか１項に記載の画素回路。
［付記６］
書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理は、駆動トランジスタの移動度を補正する移動度補正処理に使用される付記１乃至付記５の何れか１項に記載の画素回路。
［付記７］
閾値補正後の一の期間から書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理を行なうまでの期間、駆動トランジスタの特性が低下するように制御可能に構成されている付記１乃至付記６の何れか１項に記載の画素回路。
［付記８］
駆動トランジスタが電流を流している状態にあるときには、駆動トランジスタの特性を低下させる処理を中止する付記７に記載の画素回路。
［付記９］
駆動トランジスタの閾値電圧の補正処理の終了に連動して、駆動トランジスタの閾値電圧を大きくする付記７又は付記８に記載の画素回路。
［付記１０］
閾値電圧の補正処理の終了よりも前に、駆動トランジスタの閾値電圧を大きくする付記９に記載の画素回路。
［付記１１］
駆動電圧の保持容量への書込みに連動して、駆動トランジスタの閾値電圧を小さくする付記７乃至付記１０の何れか１項に記載の画素回路。
［付記１２］
駆動トランジスタの移動度補正処理の開始に連動して、駆動トランジスタの閾値電圧を小さくさせる付記７乃至付記１１の何れか１項に記載の画素回路。
［付記１３］
書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理の際には、駆動トランジスタの閾値電圧を小さくさせる付記１２に記載の画素回路。
［付記１４］
表示部の表示開始に連動して、駆動トランジスタの閾値電圧を小さくさせる付記７乃至付記１３の何れか１項に記載の画素回路。
［付記１５］
駆動トランジスタは、閾値電圧を制御し得る特性制御端を有し、
特性制御部は、閾値電圧を制御するための制御信号を特性制御端に供給する付記７乃至付記１４の何れか１項に記載の画素回路。
［付記１６］
表示部の発光前の一定期間、駆動トランジスタの特性が低下するように制御する特性制御部を備えている付記７乃至付記１５の何れか１項に記載の画素回路。
［付記１７］
表示部は自発光型である付記１乃至付記１６の何れか１項に記載の画素回路。
［付記１８］
表示部、
保持容量、
映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタ、及び、
保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタ、
を具備する表示素子が配列されており、
更に、１フィールド期間を複数に分割した一の分割期間においては、駆動トランジスタの閾値補正を行ない、他の分割期間においては、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理を行なう特性補正部を備えた表示装置。
［付記１９］
表示部、
保持容量、
映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタ、及び、
保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタ
を具備する表示素子が配列されており、
更に、書込トランジスタに供給される映像信号を生成する信号生成部と、
１フィールド期間を複数に分割した一の分割期間においては、駆動トランジスタの閾値補正を行ない、他の分割期間においては、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理を行なう特性補正部、
とを備えた電子機器。
［付記２０］
表示部を駆動する駆動トランジスタを備えた画素回路を駆動する方法であって、
１フィールド期間を複数に分割した一の分割期間においては、駆動トランジスタの閾値補正を行ない、他の分割期間においては、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理を行なう画素回路の駆動方法。
【符号の説明】
【０２０７】
１…表示装置、１０…画素回路、１１…発光素子、１００…表示パネル部、１０１…基板、１０２…画素アレイ部、１０３…垂直駆動部、１０４…書込走査部、１０５…駆動走査部、１０６…水平駆動部、１２０…保持容量、１２１…駆動トランジスタ、１２５…サンプリングトランジスタ（書込トランジスタ）、１２７…有機ＥＬ素子、１３０…インタフェース部、２００…駆動信号生成部、２２０…映像信号処理部、６５０…トランジスタ特性制御部、６５１…特性制御走査部、７００…電子機器
【技術分野】
【０００１】
本明細書で開示する技術は、画素回路、表示装置、電子機器、及び、画素回路（表示装置）の駆動方法に関する。
【背景技術】
【０００２】
今日、表示素子（電気光学素子とも称される）を具備する画素回路（画素とも称される）を有する表示装置、表示装置を具備する電子機器が広く利用されている。画素の表示素子として、印加される電圧や流れる電流によって輝度が変化する電気光学素子を用いた表示装置がある。例えば、印加される電圧によって輝度が変化する電気光学素子としては液晶表示素子が代表例であり、流れる電流によって輝度が変化する電気光学素子としては、有機エレクトロルミネッセンス（Organic Electro Luminescence, 有機ＥＬ, Organic Light Emitting Diode, OLED；以下、有機ＥＬと記す） 素子が代表例である。後者の有機ＥＬ素子を用いた有機ＥＬ表示装置は、画素の表示素子として、自発光素子である電気光学素子を用いたいわゆる自発光型の表示装置である。
【０００３】
ところで、表示素子を用いた表示装置においては、その駆動方式として、単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。但し、単純マトリクス方式の表示装置は、構造が単純であるものの、大型でかつ高精細の表示装置の実現が難しい等の問題がある。
【０００４】
このため、近年、画素内部の表示素子に供給する画素信号を、同様に画素内部に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ（一般には、薄膜トランジスタ(Thin Film Transistor ;ＴＦＴ)等のトランジスタをスイッチングトランジスタとして使用して制御するアクティブマトリクス方式の開発が盛んに行なわれている。
【０００５】
従来のアクティブマトリクス方式の表示装置は、プロセス変動により表示素子を駆動するトランジスタの閾値電圧や移動度がばらついてしまう。又、表示素子の特性が経時的に変動する。このような駆動用のトランジスタの特性ばらつきや表示素子等の画素回路を構成する素子の特性変動は、発光輝度に影響を与えてしまう。即ち、各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性（ユニフォーミティ）が得られるはずであるが、駆動用のトランジスタの特性ばらつきや表示素子の特性変動により、画面のユニフォーミティが損なわれる。そこで、表示装置の画面全体に亘って発光輝度を均一に制御するため、各画素回路内でトランジスタや表示素子等の画素回路を構成する素子の特性ばらつき等に起因する表示むらを補正する技術が、例えば特許第４２４００５９号公報や特許第４２４００６８号公報に提案されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第４２４００５９号公報
【特許文献２】特許第４２４００６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許第４２４００５９号公報や特許第４２４００６８号公報に提案されている技術では、各ラインで１回当たりの閾値補正期間や移動度補正期間としてとり得る最長期間は１水平期間（１Ｈとも記す）となっている。又、閾値補正と移動度補正とを併用する場合に両者均等に割り当てるとそれぞれが処理期間としてとり得る最長期間はＨ／２となる。つまり、特許第４２４００５９号公報や特許第４２４００６８号公報に提案されている技術では、閾値補正期間や移動度補正期間としてとり得る期間が１水平期間と一定の関係を持つ制約があり、自由度が少ない。このような補正期間の設定の自由度の制約のため、場合によっては、動作時間が十分に確保できず良好なユニフォミティが得られないことが起こり得る。
【０００８】
したがって本開示の目的は、画素回路を構成する素子の特性ばらつき等に起因する表示むらを補正する場合に、補正期間の設定の自由度を広げることのできる技術を提供することにある。
【課題を解決するための手段】
【０００９】
本開示の第１の態様に係る画素回路は、表示部と、保持容量と、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタと、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタとを備える。そして、１フィールド期間を複数に分割した一の分割期間においては、駆動トランジスタの閾値補正を行ない、他の分割期間においては、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理を行なうことが可能に構成されている。本開示の第１の態様に係る画素回路の従属項に記載された各画素回路は、本開示の第１の態様に係る画素回路のさらなる有利な具体例を規定する。
【００１０】
本開示の第２の態様に係る表示装置は、表示部、保持容量、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタ、及び、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタ、を具備する表示素子が配列されており、更に、１フィールド期間を複数に分割した一の分割期間においては、駆動トランジスタの閾値補正を行ない、他の分割期間においては、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理を行なう特性補正部（駆動信号一定化回路）を備える。第２の態様に係る表示装置は、第１の態様に係る画素回路の従属項に記載された各技術・手法が同様に適用可能であり、それが適用された構成は、第２の態様に係る表示装置のさらなる有利な具体例を規定する。
【００１１】
本開示の第３の態様に係る電子機器は、表示部、保持容量、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタ、及び、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタを具備する表示素子が配列されており、更に、画素部に供給される映像信号を生成する信号生成部と、１フィールド期間を複数に分割した一の分割期間においては、駆動トランジスタの閾値補正を行ない、他の分割期間においては、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理を行なう特性補正部とを備える。第３の態様に係る電子機器は、第１の態様に係る画素回路の従属項に記載された各技術・手法が同様に適用可能であり、それが適用された構成は、第３の態様に係る電子機器のさらなる有利な具体例を規定する。
【００１２】
本開示の第４の態様に係る画素回路の駆動方法は、表示部を駆動する駆動トランジスタを備えた画素回路を駆動する方法であって、１フィールド期間を複数に分割した一の分割期間においては、駆動トランジスタの閾値補正を行ない、他の分割期間においては、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理を行なう。第４の態様に係る画素回路の駆動方法は、第１の態様に係る画素回路の従属項に記載された各技術・手法が同様に適用可能であり、それが適用された構成は、第４の態様に係る画素回路の駆動方法のさらなる有利な具体例を規定する。
【００１３】
要するに、本明細書で開示する技術では、１フィールド期間を複数に分割し、そのうちの一の分割期間においては、駆動トランジスタの閾値補正を行ない、他の分割期間においては、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理を行なう。このため、閾値補正処理にとり得る期間は、１水平期間との制約関係から開放されるので、閾値補正のオペレーションマージンの増加（つまり、補正期間の設定の自由度を広げること）が可能になる。閾値補正の動作時間が十分に確保でき、良好なユニフォミティが得られる。
【発明の効果】
【００１４】
第１の態様に係る画素回路、第２の態様に係る表示装置、第３の態様に係る電子機器、及び、第４の態様に係る画素回路の駆動方法によれば、画素回路を構成する素子の特性ばらつき等に起因する表示むらを補正する場合に、補正期間の設定の自由度を広げることができる。
【図面の簡単な説明】
【００１５】
【図１】図１は、アクティブマトリクス型表示装置の一構成例の概略を示すブロック図である。
【図２】図２は、カラー画像表示対応のアクティブマトリクス型表示装置の一構成例の概略を示すブロック図である。
【図３】図３（Ａ）〜図３（Ｂ）は、発光素子（実質的には画素回路）を説明する図である。
【図４】図４は、実施例１の画素回路の一形態を示す図である。
【図５】図５は、実施例１の画素回路を備えた表示装置の全体概要を示す図である。
【図６】図６は、画素回路の比較例の駆動方法を説明するタイミングチャートである。
【図７】図７（Ａ）〜図７（Ｇ）は、図６に示したタイミングチャートの主要な期間における等価回路と動作状態を説明する図である。
【図８】図８は、補正期間の設定自由度の改善に着目した実施例１の画素回路の駆動方法を説明するタイミングチャートである。
【図９】図９は、補正期間の設定自由度の改善に着目した実施例２の画素回路の駆動方法を説明するタイミングチャートである。
【図１０】図１０は、実施例３の画素回路の一形態を示す図である。
【図１１】図１１は、実施例３の画素回路を備えた表示装置の全体概要を示す図である。
【図１２】図１２は、駆動トランジスタのリークに起因する表示むら現象の対策原理を説明する図であって、トランジスタ特性の基板電位依存性を説明する図である。
【図１３】図１３は、補正期間の設定自由度の改善に着目した実施例３の画素回路の駆動方法を説明するタイミングチャートである。
【図１４】図１４（Ａ）〜図１４（Ｅ）は実施例４（電子機器）を説明する図である。
【発明を実施するための形態】
【００１６】
以下、図面を参照して、本明細書で開示する技術の実施形態について詳細に説明する。各機能要素について形態別に区別する際にはアルファベット或いは“_n”（ｎは数字）或いはこれらの組合せの参照子を付して記載し、特に区別しないで説明する際にはこの参照子を割愛して記載する。図面においても同様である。
【００１７】
説明は以下の順序で行なう。
１．全体概要
２．表示装置の概要
３．発光素子
４．駆動方法：基本
５．具体的な適用例：
表示むら補正期間の設定自由度の拡大技術
実施例１：垂直ブランキング期間中の分割閾値補正なし
実施例２：垂直ブランキング期間中の分割閾値補正あり
実施例３：実施例２（又は実施例１）＋従来の閾値補正（分割閾値補正）あり
実施例４：電子機器への適用事例
【００１８】
＜全体概要＞
先ず、基本的な事項について以下に説明する。
【００１９】
本実施形態の構成において、画素回路、表示装置、或いは、電子機器は、表示部と、保持容量と、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタと、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタとを備える。そして、１フィールド期間（１垂直走査期間）を複数に分割した一の分割期間においては、駆動トランジスタの閾値補正を行ない、他の分割期間においては、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理（好ましくは当該処理を移動度補正処理に利用する）を行なうことが可能に構成されている。このような処理を行なうことを可能にするべく、本実施形態の画素回路、表示装置、或いは、電子機器は、特性制御部を備える。閾値補正処理にとり得る期間は、１水平走査期間ではなく１垂直走査期間と一定の関係を持って設定すればよく、１水平期間との制約関係から開放されるし、設定可能な期間（閾値補正にとり得る期間）を、１水平期間との制約に基づく場合よりも広げることが可能になる。そのため、閾値補正の動作時間が十分に確保できる。
【００２０】
本実施形態の構成において、１フィールドを複数に分割するに当たっては、２つの分割期間に分けるのが典型的ではあるが、原理的には２分割に限定されない。例えば、１フィールドを４つに分割し、そのうちの最初の１／４期間を全行分の閾値補正期間に割り当て、その後の１／４期間は休止期間に割り当て、残りの１／２期間で各行の信号書込みや移動度補正を行なう期間に割り当てることができる。又、閾値補正と、信号書込みや移動度補正とは、通常は、閾値補正の後に信号書込みや移動度補正を行なうが、これにも限定されない。但し、好ましくは、１フィールド期間を２分割した前半の分割期間においては、駆動トランジスタの閾値補正を行ない、後半の分割期間においては、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理を行なうのがよい。各処理期間に時間を最大限に割り当てることができ、効率的だからである。
【００２１】
本実施形態の構成において、特性制御部は、好ましくは、駆動トランジスタの閾値補正を行なう分割期間とその後のブランキング期間において、全ての行の駆動トランジスタについて、順に、閾値補正を行なうのがよい。
【００２２】
本実施形態の構成において、特性制御部は、駆動トランジスタの閾値補正を行なう際には、複数回に分けて閾値補正動作を繰り返す分割閾値補正を行なうこともできる。分割閾値補正時の停止（休止）期間におけるいわゆるブートストラップ動作を利用することで、閾値補正を加速させることができる。実態としては、閾値補正期間を、分割閾値補正を行なわない場合よりも短縮できる。
【００２３】
本実施形態の構成において、特性制御部は、好ましくは、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理を行なう直前にも、駆動トランジスタの閾値補正を行なうとよい。つまり、本実施形態の構成において、特性制御部は、１フィールドを複数に分割し、その内の一の分割期間においては閾値補正を行ない、他の分割期間において、信号書込みや移動度補正を行なうことで、オペレーションマージンの増加に対応する。特性制御部は、閾値補正処理の際には、複数回に分けて閾値補正動作を繰り返す分割閾値補正を行なってもよい。必須ではないが、特性制御部は、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理（移動度補正処理）を行なう直前にも、駆動トランジスタの閾値補正（分割閾値補正でもよい）を行なってもよい。
【００２４】
本実施形態の構成においてて、特性制御部は、好ましくは、閾値補正後の一の期間から書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理を行なうまでの期間、駆動トランジスタの特性が低下するように制御するのがよい。これによって、書込トランジスタの導通／非導通の動作と連動して起こる駆動トランジスタのリークに起因する表示むら現象を解決することができる。尚、駆動トランジスタのリークに起因する表示むら現象は、書込トランジスタの導通／非導通の動作と連動して起こる点を勘案すると、特性制御部は、書込トランジスタの導通／非導通の動作と連動して、駆動トランジスタの特性を制御するのがよい。
【００２５】
好ましくは、特性制御部は、駆動トランジスタが電流を流している状態にあるときには、駆動トランジスタの特性を低下させる処理を中止するとよい。例えば、特性制御部は、駆動トランジスタの閾値電圧の補正処理の期間には、駆動トランジスタの閾値電圧を増大させる処理を中止する。
【００２６】
好ましくは、特性制御部は、映像信号と対応する駆動電圧を保持容量に書き込みつつ駆動トランジスタを介して保持容量に電流を供給する処理（換言すると、駆動トランジスタの閾値電圧の補正処理）の終了に連動して、駆動トランジスタの閾値電圧を大きくするとよい。例えば、特性制御部は、閾値電圧の補正処理の終了と同時に駆動トランジスタの閾値電圧を大きくするとよく、換言すると、書込トランジスタが非導通状態になるのと同時に駆動トランジスタの閾値電圧を大きくするとよい。
【００２７】
或いは、特性制御部は、閾値電圧の補正処理の終了よりも前に駆動トランジスタの閾値電圧を大きくしてもよく、換言すると、書込トランジスタが非導通状態になるよりも前に駆動トランジスタの閾値電圧を大きくしてもよい。
【００２８】
或いは又、好ましくは、特性制御部は、駆動電圧の保持容量への書込みに連動して駆動トランジスタの閾値電圧を小さくするとよい。例えば、特性制御部は、駆動電圧の保持容量への書込み開始と同時に駆動トランジスタの閾値電圧を小さくするとよく、換言すると、書込トランジスタが導通状態になるのと同時に、駆動トランジスタの閾値電圧を小さくするとよい。
【００２９】
或いは、特性制御部は、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理と連動して、駆動トランジスタの閾値電圧を小さくするとよい。つまり、特性制御部は、駆動トランジスタの移動度補正処理の開始に連動して、駆動トランジスタの閾値電圧を小さくするとよい。例えば、駆動トランジスタの移動度補正処理の開始と同時に駆動トランジスタの閾値電圧を小さくするとよく、換言すると、書込トランジスタが導通状態になるのと同時に駆動トランジスタの閾値電圧を小さくするとよい。特に、特性制御部は、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理の際には（つまり、当該処理中には）、駆動トランジスタの閾値電圧を小さくさせるのがよい。
【００３０】
或いは、特性制御部は、表示部の表示開始に連動して駆動トランジスタの閾値電圧を小さくしてもよい。例えば、特性制御部は、表示部の表示開始と同時に、駆動トランジスタの閾値電圧を小さくするとよく、換言すると、書込トランジスタが非導通状態になるのと同時に駆動トランジスタの閾値電圧を小さくすることができる。或いは、特性制御部は、発光開始直後ではなく、それより少し後で、安定的に発光するようになってから、駆動トランジスタの閾値電圧を小さくしてもよい。
【００３１】
好ましくは、本実施形態の画素回路、表示装置、或いは、電子機器は、駆動トランジスタとしては、閾値電圧を制御し得る特性制御端を有しているトランジスタを使用するのがよい。この場合、特性制御部は、閾値電圧を制御するための制御信号を特性制御端に供給する。閾値電圧を制御し得る特性制御端を有しているトランジスタとしては、例えば、バックゲート型の薄膜トランジスタやＭＯＳＦＥＴ（金属酸化膜型の電界効果トランジスタ）を使用するのが好適であり、特に、ＭＯＳＦＥＴを使用するとよい。
【００３２】
好ましくは、本実施形態の画素回路、表示装置、或いは、電子機器は、駆動トランジスタの特性が低下するように制御する特性制御部を画素回路に備えるとよい。駆動トランジスタのリークに起因する表示むら現象は、書込トランジスタの導通／非導通の動作と連動して起こる点を勘案すると、特性制御部は、書込トランジスタの導通／非導通の動作と連動して、駆動トランジスタの特性を制御するのがよい。
【００３３】
表示部としては、例えば、有機エレクトロルミネッセンス発光部、無機エレクトロルミネッセンス発光部、ＬＥＤ発光部、半導体レーザー発光部等の自発光型の発光部を具備した発光素子を用いることができ、特に、有機エレクトロルミネッセンス発光部であるとよい。
【００３４】
１フィールド期間を複数に分割するという点においては、デバイス構成としては、表示部が２次元マトリクス状に配列された画素部を備えるものが採用される。画素部を備える構成の場合、好ましくは、特性制御部は、表示部ごとに、駆動トランジスタの特性を制御するのがよい。表示部が２次元マトリクス状に配列された画素部を備える構成の場合、特性制御部は、走査処理により、表示素子ごとに、駆動トランジスタの特性を制御する構成をとることができる。因みに表示素子ごとに制御する場合は駆動トランジスタのウエルは、個々に分離しておくのがよい。線順次で発光制御を行なう場合であれば、行（或いは列）ごとにウエル電位（トランジスタ特性制御信号）の分離を行なえばよく、駆動トランジスタのウエルは、表示素子ごとの分離を排除しないが、少なくとも行（或いは列）ごとに分離しておけばよい。
【００３５】
駆動トランジスタの特性を制御するための制御信号を除く各種の信号は、必要に応じて、制御信号の振幅分を補正するとよい。
【００３６】
＜表示装置の概要＞
以下の説明においては、対応関係の理解を容易にするため、回路構成部材の抵抗値や容量値（静電容量、キャパシタンス）等は、その部材に付されている符号と同一符号で示すことがある。
【００３７】
［基本］
先ず、発光素子を備えた表示装置の概要について説明する。以下の回路構成の説明においては、「電気的に接続」を単に「接続」と記載するし、この「電気的に接続」は、特段の明示のない限り、直接に接続されることに限らず、他のトランジスタ（スイッチングトランジスタが典型例である）その他の電気素子（能動素子に限らず受動素子でもよい）を介して接続されることも含む。
【００３８】
表示装置は、複数の画素回路（或いは単に画素とも称することもある）を備えている。各画素回路は、発光部と発光部を駆動する駆動回路とを具備する表示素子（電気光学素子）を有する。表示部としては、例えば、有機エレクトロルミネッセンス発光部、無機エレクトロルミネッセンス発光部、ＬＥＤ発光部、半導体レーザー発光部等の自発光型の発光部を具備した発光素子を用いることができる。尚、表示素子の発光部を駆動する方式としては定電流駆動型を採用するが、原理的には、定電流駆動型に限らず定電圧駆動型でもよい。
【００３９】
以下に説明する例においては、発光素子として、有機エレクトロルミネッセンス発光部を備えている場合で説明する。より詳細には、発光素子は、駆動回路と、駆動回路に接続された有機エレクトロルミネッセンス発光部（発光部ＥＬＰ）とが積層された構造を有する有機エレクトロルミネッセンス素子（有機ＥＬ素子）である。
【００４０】
発光部ＥＬＰを駆動するための駆動回路として各種の回路があるが、画素回路としては、５Ｔｒ／１Ｃ型、４Ｔｒ／１Ｃ型、３Ｔｒ／１Ｃ型、或いは２Ｔｒ／１Ｃ型等の駆動回路を備えた構成にすることができる。「αＴｒ／１Ｃ型」におけるαはトランジスタの数を意味し、「１Ｃ」は容量部が１つの保持容量Ｃcs（キャパシタ）を具備することを意味する。駆動回路を構成する各トランジスタは、好適には、全てがｎチャネル型のトランジスタから構成されているのが好ましいが、これには限らず、場合によっては、一部のトランジスタをｐチャネル型としてもよい。尚、半導体基板等にトランジスタを形成した構成とすることもできる。駆動回路を構成するトランジスタの構造は、特に限定するものではなく、ＭＯＳ型ＦＥＴを代表例とする絶縁ゲート型電界効果トランジスタ（一般には、薄膜トランジスタ（Thin Film Transistor ;ＴＦＴ））を使用できる。更には、駆動回路を構成するトランジスタはエンハンスメント型とデプレッション型の何れでもよいし、又、シングルゲート型とデュアルゲート型の何れでもよい。
【００４１】
何れの構成においても、表示装置は、基本的には、最小の構成要素として２Ｔｒ／１Ｃ型と同様に、発光部ＥＬＰ、駆動トランジスタＴＲD、書込トランジスタＴＲW（サンプリングトランジスタとも称される）、少なくとも書込走査部を具備する垂直走査部、信号出力部の機能を持つ水平駆動部、保持容量Ｃcsを備える。好ましくは、ブートストラップ回路を構成するべく、駆動トランジスタＴＲDの制御入力端（ゲート端）と主電極端（ソース／ドレイン領域）の一方（典型的にはソース端）との間に保持容量Ｃcsが接続される。駆動トランジスタＴＲDは、主電極端の一方が発光部ＥＬＰと接続され、主電極端の他方は電源線ＰＷＬと接続される。電源線ＰＷＬには、電源回路或いは電源電圧用の走査回路等から電源電圧（定常電圧或いはパルス状の電圧）が供給される。
【００４２】
水平駆動部は、発光部ＥＬＰにおける輝度を制御するための映像信号Ｖsigや閾値補正等に使用される基準電位（１種とは限らない）を表す広義の映像信号ＶＳを映像信号線ＤＴＬ（データ線とも称される）に供給する。書込トランジスタＴＲWは、主電極端の一方が映像信号線ＤＴＬに接続され、主電極端の他方が駆動トランジスタＴＲDの制御入力端に接続される。書込走査部は書込トランジスタＴＲWをオン／オフ制御する制御パルス（書込駆動パルスWS）を書込走査線ＷＳＬを介して書込トランジスタＴＲWの制御入力端に供給する。書込トランジスタＴＲWの主電極端の他端と駆動トランジスタＴＲDの制御入力端と保持容量Ｃcsの一端との接続点を第１ノードＮＤ1と称し、駆動トランジスタＴＲDの主電極端の一方と保持容量Ｃcsの他端との接続点を第２ノードＮＤ2と称する。
【００４３】
［構成例］
図１及び図２は、本開示に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の一構成例の概略を示すブロック図である。図１は、一般的なアクティブマトリクス型表示装置の構成の概略を示すブロック図であり、図２は、そのカラー画像表示対応の場合の概略を示すブロック図である。
【００４４】
図１に示すように、表示装置１は、複数の表示素子としての有機ＥＬ素子（図示せず）を持った画素回路１０（画素とも称される）が表示アスペクト比である縦横比がＸ：Ｙ（例えば９：１６）の有効映像領域を構成するように配置された表示パネル部１００と、この表示パネル部１００を駆動制御する種々のパルス信号を発するパネル制御部の一例である駆動信号生成部２００（いわゆるタイミングジェネレータ）と、映像信号処理部２２０を備えている。駆動信号生成部２００と映像信号処理部２２０とは、１チップのＩＣ（Integrated Circuit；半導体集積回路）に内蔵され、本例では、表示パネル部１００の外部に配置されている。
【００４５】
尚、製品形態としては、図示のように、表示パネル部１００、駆動信号生成部２００、及び映像信号処理部２２０の全てを備えたモジュール（複合部品）形態の表示装置１として提供されることに限らず、例えば、表示パネル部１００のみで表示装置１として提供すしてもよい。又、表示装置１は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部１０２に透明なガラス等の対向部に貼り付けられて形成された表示モジュールが該当する。透明な対向部には、カラーフィルタ、保護膜、遮光膜等が設けられてもよい。表示モジュールには、外部から画素アレイ部１０２への映像信号Ｖsigや各種の駆動パルスを入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。
【００４６】
このような表示装置１は、様々な電子機器、例えば半導体メモリやミニディスク（ＭＤ）やカセットテープ等の記録媒体を利用した携帯型の音楽プレイヤー、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラ等、電子機器に入力された映像信号や電子機器内で生成した映像信号を、静止画像や動画像（映像）として表示するあらゆる分野の電子機器の表示部に利用できる。
【００４７】
表示パネル部１００は、基板１０１の上に、画素回路１０がＭ行×Ｎ列のマトリクス状に配列された画素アレイ部１０２と、画素回路１０を垂直方向に走査する垂直駆動部１０３と、画素回路１０を水平方向に走査する水平駆動部１０６（水平セレクタ或いはデータ線駆動部とも称される）と、各駆動部（垂直駆動部１０３及び水平駆動部１０６）と外部回路とのインタフェースをとるインタフェース部１３０（ＩＦ）と、外部接続用の端子部１０８（パッド部）等が集積形成されている。即ち、垂直駆動部１０３や水平駆動部１０６やインタフェース部１３０等の周辺駆動回路が、画素アレイ部１０２と同一の基板１０１上に形成された構成となっている。第ｍ行目（ｍ＝１、２、３、…、Ｍ）、第ｎ列（ｎ＝１、２、３、…、Ｎ）に位置する発光素子（画素回路１０）を、図では１０_ｎ，ｍで示している。
【００４８】
インタフェース部１３０は、垂直駆動部１０３と外部回路とのインタフェースをとる垂直ＩＦ部１３３と、水平駆動部１０６と外部回路とのインタフェースをとる水平ＩＦ部１３６を有する。
【００４９】
垂直駆動部１０３と水平駆動部１０６とで、信号電位の保持容量への書込みや、閾値補正動作や、移動度補正動作や、ブートストラップ動作を制御する制御部１０９が構成される。この制御部１０９とインタフェース部１３０（垂直ＩＦ部１３３や水平ＩＦ部１３６）を含めて、画素アレイ部１０２の画素回路１０を駆動制御する駆動制御回路を構成している。
【００５０】
２Ｔｒ／１Ｃ型とする場合であれば、垂直駆動部１０３は、書込走査部（ライトスキャナＷＳ；Write Scan）や電源供給能力を有する電源スキャナとして機能する駆動走査部（ドライブスキャナＤＳ；Drive Scan）を有する。画素アレイ部１０２は、一例として、図示する左右方向の一方側もしくは両側から垂直駆動部１０３で駆動され、かつ図示する上下方向の一方側もしくは両側から水平駆動部１０６で駆動されるようになっている。
【００５１】
端子部１０８には、表示装置１の外部に配された駆動信号生成部２００から、種々のパルス信号が供給される。同様に、映像信号処理部２２０から映像信号Ｖsigが供給される。カラー表示対応の場合には、色別（本例ではＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色）の映像信号Ｖsig_R、映像信号Ｖsig_G、映像信号Ｖsig_Bが供給される。
【００５２】
一例としては、垂直駆動用のパルス信号として、垂直方向の走査開始パルスの一例であるシフトスタートパルスSP（図はSPDS、SPWSの２種）や垂直走査クロックCK（図はCKDS、CKWSの２種）、必要に応じて位相反転した垂直走査クロックxCK（図はxCKDS、xCKWSの２種）、並びに特定タイミングのパルス出力を指示するイネーブルパルス等の必要なパルス信号が供給される。水平駆動用のパルス信号として、水平方向の走査開始パルスの一例である水平スタートパルスSPHや水平走査クロックCKH、必要に応じて位相反転した水平走査クロックxCKH、並びに特定タイミングのパルス出力を指示するイネーブルパルス等の必要なパルス信号が供給される。
【００５３】
端子部１０８の各端子は、配線１０９を介して、垂直駆動部１０３や水平駆動部１０６に接続される。例えば、端子部１０８に供給された各パルスは、必要に応じて図示を割愛したレベルシフタ部で電圧レベルを内部的に調整した後、バッファを介して垂直駆動部１０３の各部や水平駆動部１０６に供給される。
【００５４】
画素アレイ部１０２は、図示を割愛するが（詳細は後述する）、表示素子としての有機ＥＬ素子に対して画素トランジスタが設けられた画素回路１０が行列状に２次元配置され、画素配列に対して行ごとに垂直走査線ＳＣＬが配線されるとともに、列ごとに映像信号線ＤＴＬが配線された構成となっている。つまり、画素回路１０は、垂直走査線ＳＣＬを介して直駆動部１０３と接続され、又、映像信号線ＤＴＬを介して水平駆動部１０６と接続されている。具体的には、マトリクス状に配列された各画素回路１０に対しては、垂直駆動部１０３によって駆動パルスで駆動されるｎ行分の垂直走査線ＳＣＬ_1〜ＳＣＬ_nが画素行ごとに配線される。垂直駆動部１０３は、論理ゲートの組合せ（ラッチやシフトレジスタ等も含む）によって構成され、画素アレイ部１０２の各画素回路１０を行単位で選択する、即ち、駆動信号生成部２００から供給される垂直駆動系のパルス信号に基づき、垂直走査線ＳＣＬを介して各画素回路１０を順次選択する。水平駆動部１０６は、論理ゲートの組合せ（ラッチやシフトレジスタ等も含む）によって構成され、画素アレイ部１０２の各画素回路１０を列単位で選択する、即ち、駆動信号生成部２００から供給される水平駆動系のパルス信号に基づき、選択された画素回路１０に対し映像信号線ＤＴＬを介して映像信号ＶＳの内の所定電位（例えば映像信号Ｖsigレベル）をサンプリングして保持容量Ｃcsに書き込ませる。
【００５５】
本実施形態の表示装置１は、線順次駆動や点順次駆動が可能になっており、垂直駆動部１０３の書込走査部１０４及び駆動走査部１０５は線順次で（つまり行単位で）で画素アレイ部１０２を走査するとともに、これに同期して水平駆動部１０６が、画像信号を、１水平ライン分を同時に（線順次の場合）、或いは画素単位で（点順次の場合）、画素アレイ部１０２に書き込む。
【００５６】
カラー画像表示対応をとるには、画素アレイ部１０２には、例えば図２に示すように、色別（本例ではＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色）のサブピクセルとして画素回路１０_R、画素回路１０_G、画素回路１０_Bを所定の配列順で縦ストライプ状に設ける。１組の色別のサブピクセルによりカラーの１画素が構成される。ここでは、サブピクセルレイアウトの一例として縦ストライプ状に各色のサブピクセルを配置したストライプ構造のものを示しているが、サブピクセルレイアウトはこのような配列例に限定されるものではない。サブピクセルを垂直方向にシフトさせた形態を採用してもよい。
【００５７】
尚、図１及び図２では、画素アレイ部１０２の一方側にのみ垂直駆動部１０３（詳しくはその構成要素）を配置する構成を示しているが、垂直駆動部１０３の各要素を画素アレイ部１０２を挟んで左右両側に配置する構成を採ることもできる。又、垂直駆動部１０３の各要素の一方と他方を左右の各別に配置する構成を採ることもできる。同様に、図１及び図２では、画素アレイ部１０２の一方側にのみ水平駆動部１０６を配置する構成を示しているが、画素アレイ部１０２を挟んで上下両側に水平駆動部１０６を配置する構成を採ることもできる。本例では、垂直シフトスタートパルス、垂直走査クロック、水平スタートパルス、水平走査クロック等のパルス信号を表示パネル部１００の外部から入力する構成としているが、これらの各種のタイミングパルスを生成する駆動信号生成部２００を表示パネル部１００上に搭載することもできる。
【００５８】
図示した構成は、表示装置の一形態を示したに過ぎず、製品形態としては、その他の形態をとることができる。即ち、表示装置は、画素回路１０を構成する素子を行列状に配置した画素アレイ部と、画素アレイ部の周辺に配置され、各画素を駆動するための走査線と接続された走査部を主要部とする制御部と、制御部を動作させるための各種の信号を生成する駆動信号生成部や映像信号処理部を備えて装置の全体が構成されていればよい。製品形態としては、画素アレイ部と制御部とを同一の基体（例えばガラス基板）上に搭載した表示パネル部と駆動信号生成部や映像信号処理部を別体とする図示のような形態（パネル上配置構成と称する）の他に、表示パネル部には画素アレイ部を搭載し、それとは別基板（例えばフレキシブル基板）上に制御部や駆動信号生成部や映像信号処理部等の周辺回路を搭載する形態（周辺回路パネル外配置構成と称する）を採ることができる。又、画素アレイ部と制御部とを同一の基体上に搭載して表示パネル部を構成するパネル上配置構成の場合、画素アレイ部のＴＦＴを生成する工程にて同時に制御部（必要に応じて駆動信号生成部や映像信号処理部も）用の各トランジスタを生成する形態（トランジスタ一体構成と称する）と、ＣＯＧ（Chip On Glass）実装技術により画素アレイ部が搭載された基体上に制御部（必要に応じて駆動信号生成部や映像信号処理部も）用の半導体チップを直接実装する形態（ＣＯＧ搭載構成と称する）を採ることもできる。或いは又、表示パネル部（少なくとも画素アレイ部を備える）のみで表示装置として提供することもできる。
【００５９】
＜発光素子＞
図３は、駆動回路を備えた発光素子１１（実質的には画素回路１０）を説明する図である。ここで、図３（Ａ）は、発光素子１１（画素回路１０）の一部分の模式的な一部断面図である。図３（Ｂ）は、ＭＯＳ型のトランジスタ構造例を示す断面図である。図３（Ａ）では、絶縁ゲート型電界効果トランジスタは薄膜トランジスタ（ＴＦＴ）であるとするが、後述の実施例で説明するように、本実施形態においては、少なくとも駆動トランジスタＴＲDに関しては、いわゆるバックゲート型の薄膜トランジスタ或いは図３（Ｂ）に示すようなＭＯＳ型のトランジスタを使用することが好ましく、特に図３（Ｂ）に示すようなＭＯＳ型を使用するのが好適である。薄膜トランジスタをバックゲート型の構造とするには製造工程が複雑になる（或いは製造が困難である）のに対して、図３（Ｂ）に示すようなＭＯＳ型では半導体基板やウエルがそもそもバックゲート（バルクとも称される）として機能するからである。
【００６０】
図３（Ａ）に示すように、発光素子１１の駆動回路を構成する各トランジスタ及び容量部（保持容量Ｃcs）は支持体２０上に形成され、発光部ＥＬＰは、例えば、層間絶縁層４０を介して、駆動回路を構成する各トランジスタ及び保持容量Ｃcsの上方に形成されている。駆動トランジスタＴＲDの一方のソース／ドレイン領域は、発光部ＥＬＰに備えられたアノード電極に、コンタクトホールを介して接続されている。図３においては、駆動トランジスタＴＲDのみを図示する。書込トランジスタＴＲWやその他のトランジスタは隠れて見えない。発光部ＥＬＰは、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等の周知の構成、構造を有する。
【００６１】
具体的には、駆動トランジスタＴＲDは、ゲート電極３１、ゲート絶縁層３２、半導体層３３、半導体層３３に設けられたソース／ドレイン領域３５、及び、ソース／ドレイン領域３５の間の半導体層３３の部分が該当するチャネル形成領域３４から構成されている。保持容量Ｃcsは、他方の電極３６、ゲート絶縁層３２の延在部から構成された誘電体層、及び、一方の電極３７（第２ノードＮＤ2に相当する）から成る。ゲート電極３１、ゲート絶縁層３２の一部、及び、保持容量Ｃcsを構成する他方の電極３６は、支持体２０上に形成されている。駆動トランジスタＴＲDの一方のソース／ドレイン領域３５は配線３８に接続され、一方のソース／ドレイン領域３５は一方の電極３７に接続されている。駆動トランジスタＴＲD及び保持容量Ｃcs等は、層間絶縁層４０で覆われており、層間絶縁層４０上に、アノード電極５１、正孔輸送層、発光層、電子輸送層、及び、カソード電極５３から成る発光部ＥＬＰが設けられている。図３においては、正孔輸送層、発光層、及び、電子輸送層を１層５２で表した。発光部ＥＬＰが設けられていない層間絶縁層４０の部分の上には、第２層間絶縁層５４が設けられ、第２層間絶縁層５４及びカソード電極５３上には透明な基板２１が配置されており、発光層にて発光した光は、基板２１を通過して、外部に出射される。一方の電極３７とアノード電極５１とは、層間絶縁層４０に設けられたコンタクトホールによって接続されている。カソード電極５３は、第２層間絶縁層５４、層間絶縁層４０に設けられたコンタクトホール５６、コンタクトホール５５を介して、ゲート絶縁層３２の延在部上に設けられた配線３９に接続されている。
【００６２】
図３（Ａ）に示した構成において、ＴＦＴをＭＯＳ型トランジスタとする場合、図３（Ｂ）に示すように、第１の極性（Ｐ型又はＮ型（図はＮ型））の半導体基板の表面にゲート（狭い領域チャネル）を作り、チャネルを蔽うように酸化膜（特にゲート酸化膜と称する）を介してゲート端子を取り付ける。ゲート端子の材料は例えばポリシリコンを用いることができ、特にポリゲートと称される。更に、ゲート端を含めて全体を蔽うように酸化膜（特にフィールド酸化膜と称する）を成膜した後、ゲート端子の両端に第１の極性と異なる第２の極性（ここではＰ型）のソース領域とドレイン領域の各端子（それぞれソース端子、ドレイン端子）を金属素材で付ける。これにより、第１の極性（Ｎ型）の半導体基板の表面層に、第２の極性（ここではＰ型）のＭＯＳトランジスタ（ＰＭＯＳ）（Ｐ型デバイス）が形成される。この構造のＰ型デバイスでは、バックゲートはＮ型基板であり個別に分離されおらず、個々に又は行（或いは列）ごとに分離しての制御信号の供給はできず、画素アレイ部１０２の全Ｐ型デバイスの共通の制御信号が供給可能である。第１の極性（ここではＮ型）のＭＯＳトランジスタ（ＮＭＯＳ）（Ｎ型デバイス）を第１の極性（Ｎ型）の半導体基板の表面層に形成するには、第１の極性（Ｎ型）の半導体基板の表面に、第２の極性（Ｐ型）のウエルを形成し、このウエル（Ｐウエル）を第２の極性（Ｐ型）の半導体基板として扱って、以下同様にして、ゲート領域、ソース領域、ドレイン領域等を形成すればよい。この構造のＮ型デバイスでは、第２の極性（Ｐ型）のウエルは、個々に又は行（或いは列）ごとに分離可能であるから、個々に又は行（或いは列）ごとにウエル電位（トランジスタ特性制御信号Ｖｂ）の分離が可能である。尚、第２の極性（ここではＰ型）のＭＯＳトランジスタ（ＰＭＯＳ）（Ｐ型デバイス）を第１の極性（Ｎ型）の半導体基板の表面層に形成するに当たり、第１の極性（Ｎ型）の半導体基板の表面に、第１の極性（Ｎ型）のウエルを形成し（図中の破線を参照）、このウエル（Ｎウエル）を第１の極性（Ｎ型）の半導体基板として扱って、以下同様にして、ゲート領域、ソース領域、ドレイン領域等を形成してもよい。こうすることで、この構造のＰ型デバイスでは、第１の極性（Ｎ型）のウエルは、個々に又は行（或いは列）ごとに分離可能であるから、個々に又は行（或いは列）ごとにウエル電位（トランジスタ特性制御信号Ｖｂ）の分離が可能になる。Ｐ型デバイス（ＰＭＯＳ）とＮ型デバイス（ＮＭＯＳ）とは素子分離領域により分離される。
【００６３】
［駆動方法］
発光部の駆動方法に関して、以下に説明する。理解を容易にするべく、画素回路１０を構成する各トランジスタは、ｎチャネル型のトランジスタから構成されているとして説明する。又、発光部ＥＬＰは、アノード端が第２ノードＮＤ2に接続され、カソード端はカソード配線cath（その電位をカソード電位Ｖcathとする）に接続されるものとする。更には、ドレイン電流Ｉdsの値の大小によって、発光部ＥＬＰにおける発光状態（輝度）が制御される。発光素子の発光状態においては、駆動トランジスタＴＲDの２つの主電極端（ソース／ドレイン領域）は、一方（発光部ＥＬＰのアノード側）がソース端（ソース領域）として働き、他方がドレイン端（ドレイン領域）として働く。表示装置は、カラー表示対応のものであり、（Ｎ／３）×Ｍ個の２次元マトリクス状に配列された画素回路１０から構成され、カラー表示の一単位を成す１つの画素回路は、３つの副画素回路（赤色を発光する赤色発光画素回路１０_R、緑色を発光する緑色発光画素回路１０_G、青色を発光する青色発光画素回路１０_B）から構成されているとする。各画素回路１０を構成する発光素子は、線順次駆動されるとし、表示フレームレートをＦＲ（回／秒）とする。即ち、第ｍ行目（但し、ｍ＝１、２、３、…、Ｍ）に配列された（Ｎ／３）個の画素回路１０、より具体的には、Ｎ個の画素回路１０のそれぞれを構成する発光素子が同時に駆動される。換言すれば、１つの行を構成する各発光素子にあっては、その発光／非発光のタイミングは、それらが属する行単位で制御される。尚、１つの行を構成する各画素回路１０について映像信号を書き込む処理は、全ての画素回路１０について同時に映像信号を書き込む処理（同時書込み処理とも称する）でもよいし、画素回路１０毎に順次映像信号を書き込む処理（順次書込み処理とも称する）でもよい。何れの書込み処理とするかは、駆動回路の構成に応じて適宜選択すればよい。
【００６４】
ここで、第ｍ行目、第ｎ列（但し、ｎ＝１、２、３、…、Ｎ）に位置する発光素子（画素回路１０）に関する駆動動作を説明する。因みに、第ｍ行目、第ｎ列に位置する発光素子を、第（ｎ、ｍ）番目の発光素子或いは第（ｎ、ｍ）番目の発光素子画素回路と称する。第ｍ行目に配列された各発光素子の水平走査期間（第ｍ番目の水平走査期間）が終了するまでに、各種の処理（閾値補正処理、書込み処理、移動度補正処理、等）が行なわれる。尚、書込み処理や移動度補正処理は、第ｍ番目の水平走査期間内に行なわれる必要がある。一方、駆動回路の種類によっては、閾値補正処理やこれに伴う前処理を第ｍ番目の水平走査期間より先行して行なうことができる。
【００６５】
前述の各種の処理が全て終了した後、第ｍ行目に配列された各発光素子を構成する発光部を発光させる。尚、各種の処理が全て終了した後、直ちに発光部を発光させてもよいし、所定の期間（例えば、所定の行数分の水平走査期間）が経過した後に発光部を発光させてもよい。「所定の期間」は、表示装置の仕様や画素回路１０（つまり駆動回路）の構成等に応じて、適宜設定すればよい。以下では説明の便宜のため、各種の処理終了後、直ちに発光部を発光させるものとする。第ｍ行目に配列された各発光素子を構成する発光部の発光は、第（ｍ＋ｍ’）行目に配列された各発光素子の水平走査期間の開始直前まで継続される。「ｍ’」は、表示装置の設計仕様によって決定すればよい。即ち、或る表示フレームの第ｍ行目に配列された各発光素子を構成する発光部の発光は、第（ｍ＋ｍ’−１）番目の水平走査期間まで継続される。一方、第（ｍ＋ｍ’）番目の水平走査期間の始期から、次の表示フレームにおける第ｍ番目の水平走査期間内において書込み処理や移動度補正処理が完了するまで、第ｍ行目に配列された各発光素子を構成する発光部は、原則として非発光状態を維持する。非発光状態の期間（非発光期間とも称する）を設けることにより、アクティブマトリクス駆動に伴う残像ボケが低減され、動画品位をより良好にすることができる。但し、各画素回路１０（発光素子）の発光状態／非発光状態は、以上に説明した状態には限定されない。水平走査期間の時間長は、（１／ＦＲ）×（１／Ｍ）秒未満の時間長である。（ｍ＋ｍ’）の値がＭを越える場合、越えた分の水平走査期間は、次の表示フレームにおいて処理される。
【００６６】
トランジスタがオン状態（導通状態）にあるとは、主電極端間（ソース／ドレイン領域間）にチャネルが形成されている状態を意味し、一方の主電極端から他方の主電極端に電流が流れているか否かは問わない。トランジスタがオフ状態（非導通状態）にあるとは、主電極端間にチャネルが形成されていない状態を意味する。或るトランジスタの主電極端が他のトランジスタの主電極端に接続されているとは、或るトランジスタのソース／ドレイン領域と他のトランジスタのソース／ドレイン領域とが同じ領域を占めている形態を包含する。更には、ソース／ドレイン領域は、不純物を含有したポリシリコンやアモルファスシリコン等の導電性物質から構成することができるだけでなく、金属、合金、導電性粒子、これらの積層構造、有機材料（導電性高分子）から成る層から構成することができる。又、以下の説明で用いるタイミングチャートにおいて、各期間を示す横軸の長さ（時間長）は模式的なものであり、各期間の時間長の割合を示すものではない。
【００６７】
画素回路１０の駆動方法においては、前処理工程、閾値補正処理工程、映像信号書込み処理工程、移動度補正工程、発光工程を有する。前処理工程、閾値補正処理工程、映像信号書込み処理工程、及び、移動度補正工程を纏めて非発光工程とも称する。画素回路１０の構成によっては映像信号書込み処理工程と移動度補正工程とを同時に行なうこともある。各工程について概説する。
【００６８】
因みに、駆動トランジスタＴＲDは、発光素子の発光状態においては、以下の式（１）に従ってドレイン電流Ｉdsを流すように駆動される。ドレイン電流Ｉdsが発光部ＥＬＰを流れることで発光部ＥＬＰが発光する。更には、ドレイン電流Ｉdsの値の大小によって、発光部ＥＬＰにおける発光状態（輝度）が制御される。発光素子の発光状態においては、駆動トランジスタＴＲDの２つの主電極端（ソース／ドレイン領域）は、一方（発光部ＥＬＰのアノード端側）がソース端（ソース領域）として働き、他方がドレイン端（ドレイン領域）として働く。説明の便宜のため、以下の説明において、駆動トランジスタＴＲDの一方の主電極端を単にソース端と称し、他方の主電極端を単にドレイン端と呼ぶ場合がある。尚、実効的な移動度μ、チャネル長Ｌ、チャネル幅Ｗ、制御電極端の電位（ゲート電位Ｖg）とソース端の電位（ソース電位Ｖs）との電位差（ゲート・ソース間電圧）Ｖgs、閾値電圧Ｖth、等価容量Ｃox（（ゲート絶縁層の比誘電率）×（真空の誘電率）／（ゲート絶縁層の厚さ））、係数ｋ≡（１／２）・（Ｗ／Ｌ）・Ｃoxとする。
【００６９】
Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2 （１）
【００７０】
以下の説明では、特段の断りのない限り、発光部ＥＬＰの寄生容量の静電容量Ｃelは、保持容量Ｃcsの静電容量Ｃcs及び駆動トランジスタＴＲDの寄生容量の一例であるゲート・ソース間の静電容量Ｃgsと比較して十分に大きな値であるとし、駆動トランジスタＴＲDのゲート端の電位（ゲート電位Ｖg）の変化に基づく駆動トランジスタＴＲDのソース領域（第２ノードＮＤ2）の電位（ソース電位Ｖs）の変化を考慮しない。
【００７１】
〔前処理工程〕
第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が、駆動トランジスタＴＲDの閾値電圧Ｖthを越え、且つ、第２ノードＮＤ2と発光部ＥＬＰに備えられたカソード電極との間の電位差が、発光部ＥＬＰの閾値電圧ＶthELを越えないように、第１ノードＮＤ1に第１ノード初期化電圧（Ｖofs）を印加し、第２ノードＮＤ2に第２ノード初期化電圧（Ｖini）を印加する。例えば、発光部ＥＬＰにおける輝度を制御するための映像信号Ｖsigを０〜１０ボルト、電源電圧Ｖccを２０ボルト、駆動トランジスタＴＲDの閾値電圧Ｖthを３Ｖ、カソード電位Ｖcathを０ボルト、発光部ＥＬＰの閾値電圧ＶthELを３ボルトとする。この場合、駆動トランジスタＴＲDの制御入力端の電位（ゲート電位Ｖg、つまり第１ノードＮＤ1の電位）を初期化するための電位Ｖofsは０ボルト、駆動トランジスタＴＲDのソース端の電位（ソース電位Ｖsつまり第２ノードＮＤ2の電位）を初期化するための電位Ｖiniは−１０ボルトとする。
【００７２】
〔閾値補正処理工程〕
第１ノードＮＤ1の電位を保った状態で、駆動トランジスタＴＲDにドレイン電流Ｉdsを流して、第１ノードＮＤ1の電位から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって第２ノードＮＤ2の電位を変化させる。この際には、前処理工程後の第２ノードＮＤ2の電位に駆動トランジスタＴＲDの閾値電圧Ｖthを加えた電圧を超える電圧（例えば発光時の電源電圧）を、駆動トランジスタＴＲDの主電極端の他方（第２ノードＮＤ2とは反対側）に印加する。この閾値補正処理工程において、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差（換言すれば、駆動トランジスタＴＲDのゲート・ソース間電圧Ｖgs）が駆動トランジスタＴＲDの閾値電圧Ｖthに近づく程度は閾値補正処理の時間により左右される。よって、例えば閾値補正処理の時間を充分長く確保すれば第２ノードＮＤ2の電位は第１ノードＮＤ1の電位から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に達し、駆動トランジスタＴＲDはオフ状態となる。一方、例えば閾値補正処理の時間を短く設定せざるを得ない場合は、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が駆動トランジスタＴＲDの閾値電圧Ｖthより大きく、駆動トランジスタＴＲDはオフ状態とはならない場合がある。閾値補正処理の結果として、必ずしも駆動トランジスタＴＲDがオフ状態となることを要しない。尚、閾値補正処理工程においては、好ましくは、式（２）を満足するように電位を選択、決定しておくことで、発光部ＥＬＰが発光しないようにする。
【００７３】
（Ｖofs−Ｖth）＜（ＶthEL＋Ｖcath） （２）
【００７４】
〔映像信号書込み処理工程〕
書込走査線ＷＳＬからの書込駆動パルスWSによりオン状態とされた書込トランジスタＴＲWを介して、映像信号線ＤＴＬから映像信号Ｖsigを第１ノードＮＤ1に印加し、第１ノードＮＤ1の電位をＶsigへと上昇させる。この電第１ノードＮＤ1の電位変化分（ΔＶin＝Ｖsig−Ｖofs）に基づく電荷が、保持容量Ｃcs、発光部ＥＬＰの寄生容量Ｃel、駆動トランジスタＴＲDの寄生容量（例えばゲート・ソース間容量Ｃgs等）に振り分けられる。静電容量Ｃelが、静電容量Ｃcs及びゲート・ソース間容量Ｃgsの静電容量Ｃgsと比較して十分に大きな値であれば、電位変化分（Ｖsig−Ｖofs）に基づく第２ノードＮＤ2の電位の変化は小さい。一般に、発光部ＥＬＰの寄生容量Ｃelの静電容量Ｃelは、保持容量Ｃcsの静電容量Ｃcs及びゲート・ソース間容量Ｃgsの静電容量Ｃgsよりも大きい。この点を勘案して、特段の必要がある場合を除き、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化は考慮しない。この場合、ゲート・ソース間電圧Ｖgsは、式（３）で表すことができる。
【００７５】
Ｖg＝Ｖsig
Ｖs ≒Ｖofs−Ｖth
Ｖgs≒Ｖsig−（Ｖofs−Ｖth） （３）
【００７６】
〔移動度補正処理工程〕
書込トランジスタＴＲWを介して映像信号Ｖsigを保持容量Ｃcsの一端に供給しつつ（つまり映像信号Ｖsigと対応する駆動電圧を保持容量Ｃcsに書き込みつつ）、駆動トランジスタＴＲDを介して保持容量Ｃcsに電流を供給する。例えば、書込走査線ＷＳＬからの書込駆動パルスWSによりオン状態とされた書込トランジスタＴＲWを介して映像信号線ＤＴＬから映像信号Ｖsigを第１ノードＮＤ1に供給した状態で、駆動トランジスタＴＲDに電源を供給しドレイン電流Ｉdsを流して、第２ノードＮＤ2の電位を変化させ、所定期間経過後、書込トランジスタＴＲWをオフ状態にする。このときの第２ノードＮＤ2の電位変化分をΔＶ（＝電位補正値、負帰還量）とする。移動度補正処理を実行するための所定期間は、表示装置の設計の際、設計値として予め決定しておけばよい。尚、この際には、好ましくは、式（２Ａ）を満足するように移動度補正期間を決定する。こうすることで、移動度補正期間に発光部ＥＬＰが発光することはない。
【００７７】
（Ｖofs−Ｖth＋ΔＶ）＜（ＶthEL＋Ｖcath） （２Ａ）
【００７８】
駆動トランジスタＴＲDの移動度μの値が大きい場合は電位補正値ΔＶは大きくなり、移動度μの値が小さい場合は電位補正値ΔＶは小さくなる。このときの駆動トランジスタＴＲDのゲート・ソース間電圧Ｖgs（つまり第１ノードＮＤ1と第２ノードＮＤ2との電位差）は、式（４）で表すことができる。ゲート・ソース間電圧Ｖgsは発光時の輝度を規定するが、電位補正値ΔＶは駆動トランジスタＴＲDのドレイン電流Ｉdsに比例し、ドレイン電流Ｉdsは移動度μに比例するので、結果的には、移動度μが大きいほど電位補正値ΔＶが大きくなるので、画素回路１０ごとの移動度μのばらつきを取り除くことができる。
【００７９】
Ｖgs≒Ｖsig−（Ｖofs−Ｖth）−ΔＶ （４）
【００８０】
〔発光工程〕
書込走査線ＷＳＬからの書込駆動パルスWSにより書込トランジスタＴＲWをオフ状態とすることにより第１ノードＮＤ1を浮遊状態とし、駆動トランジスタＴＲDに電源を供給して駆動トランジスタＴＲDを介して、駆動トランジスタＴＲDのゲート・ソース間電圧Ｖgs（第１ノードＮＤ1と第２ノードＮＤ2との間の電位差）に応じた電流Ｉdsを発光部ＥＬＰに流すことにより発光部ＥＬＰを駆動して発光させる。
【００８１】
〔駆動回路の構成による相違点〕
ここで、それぞれ典型的な、５Ｔｒ／１Ｃ型、４Ｔｒ／１Ｃ型、３Ｔｒ／１Ｃ型、２Ｔｒ／１Ｃ型での相違点は以下の通りである。５Ｔｒ／１Ｃ型では、駆動トランジスタＴＲDの電源側の主電極端と電源回路（電源部）との間に接続された第１トランジスタＴＲ1（発光制御トランジスタ）と、第２ノード初期化電圧を印加する第２トランジスタＴＲ2と、第１ノード初期化電圧を印加する第３トランジスタＴＲ3とを設ける。第１トランジスタＴＲ1、第２トランジスタＴＲ2、第３トランジスタＴＲ3は何れもスイッチングトランジスタである。第１トランジスタＴＲ1は、発光期間にオン状態としておき、オフ状態にして非発光期間に入り、その後の閾値補正期間に一度オン状態にし、更に移動度補正期間以降（次の発光期間も）オン状態とする。第２トランジスタＴＲ2は、第２ノードの初期化期間にのみオン状態としそれ以外はオフ状態とする。第３トランジスタＴＲ3は、第１ノードの初期化期間から閾値補正期間に亘ってのみオン状態としそれ以外はオフ状態とする。書込トランジスタＴＲWは、映像信号書込み処理期間から移動度補正処理期間に亘ってオン状態とされ、それ以外はオフ状態とされる。
【００８２】
４Ｔｒ／１Ｃ型では、５Ｔｒ／１Ｃ型から、第１ノード初期化電圧を印加する第３トランジスタＴＲ3が省略され、第１ノード初期化電圧は映像信号線ＤＴＬから映像信号Ｖsigと時分割で供給される。第１ノードの初期化期間に第１ノード初期化電圧を映像信号線ＤＴＬから第１ノードに供給するべく、書込トランジスタＴＲWは第１ノードの初期化期間にもオン状態とされる。典型的には、書込トランジスタＴＲWは、第１ノードの初期化期間から移動度補正処理期間に亘ってオン状態とされ、それ以外はオフ状態とされる。
【００８３】
３Ｔｒ／１Ｃ型では、５Ｔｒ／１Ｃ型から、第２トランジスタＴＲ2と第３トランジスタＴＲ3が省略され、第１ノード初期化電圧及び第２ノード初期化電圧は映像信号線ＤＴＬから映像信号Ｖsigと時分割で供給される。映像信号線ＤＴＬの電位は、第２ノードの初期化期間に第２ノードを第２ノード初期化電圧に設定し、その後の第１ノードの初期化期間に第１ノードを第１ノード初期化電圧に設定するべく、第２ノード初期化電圧と対応した電圧Ｖofs_Hを供給しその後に第１ノード初期化電圧Ｖofs_L（＝Ｖofs）にする。そして、これと対応して、書込トランジスタＴＲWは第１ノードの初期化期間及び第２ノードの初期化期間にもオン状態とされる。典型的には、書込トランジスタＴＲWは、第２ノードの初期化期間から移動度補正処理期間に亘ってオン状態とされ、それ以外はオフ状態とされる。
【００８４】
因みに、３Ｔｒ／１Ｃ型では、映像信号線ＤＴＬを利用して第２ノードＮＤ2の電位を変化させる。このため、保持容量Ｃcsの静電容量Ｃcsを、設計上、他の駆動回路よりも大きい値（例えば、静電容量Ｃcsを静電容量Ｃelの約１／４〜１／３程度）に設定する。したがって、他の駆動回路よりも、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化の程度が大きい点を考慮する。
【００８５】
２Ｔｒ／１Ｃ型では、５Ｔｒ／１Ｃ型から、第１トランジスタＴＲ1と第２トランジスタＴＲ2と第３トランジスタＴＲ3が省略され、第１ノード初期化電圧は映像信号線ＤＴＬから映像信号Ｖsigと時分割で供給され、第２ノード初期化電圧は駆動トランジスタＴＲDの電源側の主電極端を、第１電位Ｖcc_H（＝５Ｔｒ／１Ｃ型のＶcc）と第２電位Ｖcc_L（＝５Ｔｒ／１Ｃ型のＶini）でパルス駆動することで与えられる。駆動トランジスタＴＲDの電源側の主電極端は、発光期間に第１電位Ｖcc_Hにされ、第２電位Ｖcc_Lにされることで非発光期間に入り、その後の閾値補正期間以降（次の発光期間も）に第１電位Ｖcc_Hにされる。第１ノードの初期化期間に第１ノード初期化電圧を映像信号線ＤＴＬから第１ノードに供給するべく、書込トランジスタＴＲWは第１ノードの初期化期間にもオン状態とされる。典型的には、書込トランジスタＴＲWは、第１ノードの初期化期間から移動度補正処理期間に亘ってオン状態とされ、それ以外はオフ状態とされる。
【００８６】
尚、ここでは、駆動トランジスタの特性ばらつきとして、閾値電圧及び移動度の双方について補正処理を行なう場合で説明したが、何れか一方のみについて補正処理を行なうようにしてもよい。
【００８７】
以上、好ましい例に基づき説明したが、これらの例に限定されるものではない。各例において説明した表示装置、表示素子、駆動回路を構成する各種の構成要素の構成、構造、発光部の駆動方法における工程は例示であり、適宜、変更することができる。
【００８８】
又、５Ｔｒ／１Ｃ型、４Ｔｒ／１Ｃ型、及び、３Ｔｒ／１Ｃ型の動作においては、書込み処理と移動度補正を別個に行なってもよいし、２Ｔｒ／１Ｃ型と同様に、書込み処理において移動度補正処理を併せて行なってもよい。具体的には、第１トランジスタＴＲ1（発光制御トランジスタ）をオン状態とした状態で、書込トランジスタＴＲWを介して、データ線ＤＴＬから映像信号ＶSigを第１ノードに印加すればよい。
【００８９】
＜具体的な適用例＞
以下に、画素回路を構成する素子の特性ばらつき等に起因する表示むらを補正するための処理期間の設定自由度を拡大する画素回路の駆動技術の具体的な適用例について説明する。尚、アクティブマトリクス型の有機ＥＬパネルを使用する表示装置においては、例えば、パネル両側或いは片側に配置されている垂直走査部によってトランジスタの制御入力端に供給する各種のゲート信号（制御パルス）を作り、画素回路１０へ当該信号を印加する。更にはこのような有機ＥＬパネルを使用する表示装置においては、素子数削減及び高精細化のため、２Ｔｒ／１Ｃ型の画素回路１０を用いることがある。この点を勘案して、以下では、代表的に２Ｔｒ／１Ｃ型の構成への適用例で説明するが、５Ｔｒ／１Ｃ型等への適用も可能である。
【実施例１】
【００９０】
［画素回路］
図４及び図５は、実施例１の画素回路１０Ａと、当該画素回路１０Ａを備えた表示装置の一形態を示す図である。画素回路１０Ａを画素アレイ部１０２に備える表示装置を実施例１の表示装置１Ａと称する。図４は基本構成（１画素分）を示し、図５は具体的な構成（表示装置の全体）を示す。尚、表示パネル部１００の基板１０１上において画素回路１０Ａの周辺部に設けられた垂直駆動部１０３と水平駆動部１０６も合わせて示している。
【００９１】
表示装置１Ａは、映像信号Ｖsig（詳しくは信号振幅ΔＶin）に基づいて画素回路１０Ａ内の電気光学素子（本例では発光部ＥＬＰとして有機ＥＬ素子１２７を使用する）を発光させる。このため、表示装置１Ａは、画素アレイ部１０２に行列状に配される画素回路１０Ａ内に、少なくとも、駆動電流を生成する駆動トランジスタ１２１（駆動トランジスタＴＲD）、駆動トランジスタ１２１の制御入力端（ゲート端が典型例）と出力端（ソース端が典型例）の間に接続された保持容量１２０（保持容量Ｃcs）、駆動トランジスタ１２１の出力端に接続された電気光学素子の一例である有機ＥＬ素子１２７（発光部ＥＬＰ）、及び、保持容量１２０に信号振幅ΔＶinに応じた情報を書き込むサンプリングトランジスタ１２５（書込トランジスタＴＲW）を備える。この画素回路１０Ａにおいては、保持容量１２０に保持された情報に基づく駆動電流Ｉdsを駆動トランジスタ１２１で生成して電気光学素子の一例である有機ＥＬ素子１２７に流すことで有機ＥＬ素子１２７を発光させる。
【００９２】
サンプリングトランジスタ１２５で保持容量１２０に信号振幅ΔＶinに応じた情報を書き込むので、サンプリングトランジスタ１２５は、その入力端（ソース端もしくはドレイン端の一方）に信号電位（Ｖofs＋ΔＶin）を取り込み、その出力端（ソース端もしくはドレイン端の他方）に接続された保持容量１２０に信号振幅ΔＶinに応じた情報を書き込む。もちろん、サンプリングトランジスタ１２５の出力端は、駆動トランジスタ１２１の制御入力端にも接続されている。
【００９３】
ここで示した画素回路１０Ａの接続構成は、最も基本的な構成を示したもので、画素回路１０Ａは、少なくとも前述の各構成要素を含むものであればよく、これらの構成要素以外（つまり他の構成要素）が含まれていてもよい。又、「接続」は、直接に接続されている場合に限らず、他の構成要素を介在して接続されている場合でもよい。例えば、接続間には、必要に応じて更に、スイッチング用のトランジスタや、ある機能を持った機能部等を介在させる等の変更が加えられることがある。典型的には、表示期間（換言すれば非発光時間）を動的に制御するためにスイッチング用のトランジスタを、駆動トランジスタ１２１の出力端と電気光学素子（有機ＥＬ素子１２７）と間に、もしくは駆動トランジスタ１２１の電源供給端（ドレイン端が典型例）と電源供給用の配線である電源線ＰＷＬ（本例では電源供給線１０５DSL）との間に配することがある。このような変形態様の画素回路であっても、後述の各実施例で説明する構成や作用を実現し得るものである限り、それらの変形態様も、本開示に係る表示装置の一実施形態を実現する画素回路１０である。
【００９４】
又、画素回路１０Ａを駆動するための周辺部には、例えば、サンプリングトランジスタ１２５を水平周期で順次制御することで画素回路１０Ａを線順次走査して、１行分の各保持容量１２０に映像信号Ｖsigの信号振幅ΔＶinに応じた情報を書き込む書込走査部１０４、及び、書込走査部１０４での線順次走査に合わせて１行分の各駆動トランジスタ１２１の電源供給端に印加される電源供給を制御するための走査駆動パルス（電源駆動パルスDSL）を出力する駆動走査部１０５を具備する制御部１０９を設ける。又、制御部１０９には、書込走査部１０４での線順次走査に合わせて各水平周期内で基準電位（Ｖofs）と信号電位（Ｖofs＋ΔＶin）で切り替わる映像信号Ｖsigがサンプリングトランジスタ１２５に供給されるように制御する水平駆動部１０６を設ける。
【００９５】
制御部１０９は、好ましくは、保持容量１２０に信号振幅ΔＶinに対応する情報が書き込まれた時点でサンプリングトランジスタ１２５を非導通状態にして駆動トランジスタ１２１の制御入力端への映像信号Ｖsigの供給を停止させ、駆動トランジスタ１２１の出力端の電位変動に制御入力端の電位が連動するブートストラップ動作を行なうように制御するのがよい。制御部１０９は、好ましくは、ブートストラップ動作を、サンプリング動作の終了後の発光開始の初期でも実行するようにする。即ち、信号電位（Ｖofs＋ΔＶin）がサンプリングトランジスタ１２５に供給されている状態でサンプリングトランジスタ１２５を導通状態にした後にサンプリングトランジスタ１２５を非導通状態にすることで、駆動トランジスタ１２１の制御入力端と出力端の電位差が一定に維持されるようにする。
【００９６】
又、制御部１０９は、好ましくはブートストラップ動作を、発光期間において電気光学素子（有機ＥＬ素子１２７）の経時変動補正動作を実現するように制御する。このため、制御部１０９は、保持容量１２０に保持された情報に基づく駆動電流Ｉdsが電気光学素子（有機ＥＬ素子１２７）に流れている期間は継続的にサンプリングトランジスタ１２５を非導通状態にしておくことで、制御入力端と出力端の電圧を一定に維持可能にして電気光学素子の経時変動補正動作を実現するとよい。発光時における保持容量１２０のブートストラップ動作により有機ＥＬ素子１２７の電流−電圧特性が経時変動しても駆動トランジスタ１２１の制御入力端と出力端の電位差をブートストラップした保持容量１２０により一定に保つことで、常に一定の発光輝度を保つようにする。又、好ましくは、制御部１０９は、基準電位（＝第１ノード初期化電圧Ｖofs）がサンプリングトランジスタ１２５の入力端（ソース端が典型例）に供給されている時間帯でサンプリングトランジスタ１２５を導通させることで駆動トランジスタ１２１の閾値電圧Ｖthに対応する電圧を保持容量１２０に保持するための閾値補正動作を行なうように制御する。
【００９７】
この閾値補正動作は、必要に応じて、信号振幅ΔＶinに対応する情報の保持容量１２０への書込みに先行する複数の水平周期で繰り返し実行するとよい。ここで「必要に応じて」とは、１水平周期内の閾値補正期間では駆動トランジスタ１２１の閾値電圧に相当する電圧を十分に保持容量１２０へ保持させることができない場合を意味する。閾値補正動作の複数回の実行により、確実に駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を保持容量１２０に保持させる。
【００９８】
又、更に好ましくは、制御部１０９は、閾値補正動作に先立って、サンプリングトランジスタ１２５の入力端に基準電位（Ｖofs）が供給されている時間帯でサンプリングトランジスタ１２５を導通させて閾値補正用の準備動作（放電動作や初期化動作）を実行するように制御する。閾値補正動作前に駆動トランジスタ１２１の制御入力端と出力端の電位を初期化しておく。より詳しくは、制御入力端と出力端と間に保持容量１２０を接続しておくことで、保持容量１２０の両端の電位差が閾値電圧Ｖth以上になるように設定する。
【００９９】
尚、２Ｔｒ／１Ｃ駆動構成における閾値補正に当たっては、制御部１０９には、書込走査部１０４での線順次走査に合わせて１行分の各画素回路１０Ａに、駆動電流Ｉdsを電気光学素子（有機ＥＬ素子１２７）に流すために使用される第１電位Ｖcc_Hと第１電位Ｖcc_Hとは異なる第２電位Ｖcc_Lとを切り替えて出力する駆動走査部１０５を設け、駆動トランジスタ１２１の電源供給端子に第１電位Ｖcc_Hに対応する電圧が供給され、かつサンプリングトランジスタ１２１に信号電位（Ｖofs＋ΔＶin）が供給されている時間帯でサンプリングトランジスタ１２５を導通させることで閾値補正動作を行なうように制御するのがよい。又、２ＴＲ駆動構成における閾値補正の準備動作に当たっては、駆動トランジスタ１２１の電源供給端に第２電位Ｖcc_L（＝第２ノード初期化電圧Ｖini）に対応する電圧が供給され、かつサンプリングトランジスタ１２５に基準電位（Ｖofs）が供給されている時間帯でサンプリングトランジスタ１２５を導通させて、駆動トランジスタ１２１の制御入力端（つまり第１ノードＮＤ1）の電位を基準電位（Ｖofs）に、又出力端（つまり第２ノードＮＤ2）の電位を第２電位Ｖcc_Lに初期化するのがよい。
【０１００】
更に好ましくは、制御部１０９は、閾値補正動作の後、駆動トランジスタ１２１に第１電位Ｖcc_Hに対応する電圧が供給され、サンプリングトランジスタ１２５に信号電位（Ｖofs＋ΔＶin）が供給されている時間帯でサンプリングトランジスタ１２５を導通させることで保持容量１２０に信号振幅ΔＶinの情報を書き込む際、駆動トランジスタ１２１の移動度μに対する補正分を保持容量１２０に書き込まれる情報に加えるように制御する。この際には、サンプリングトランジスタ１２５に信号電位（Ｖofs＋ΔＶin）が供給されている時間帯内の所定位置で、その時間帯より短い期間だけサンプリングトランジスタ１２５を導通させるとよい。以下２Ｔｒ／１Ｃ駆動構成での画素回路１０Ａの一例について具体的に説明する。
【０１０１】
画素回路１０Ａは、基本的にｎチャネル型の薄膜電界効果トランジスタで駆動トランジスタが構成されている。又、有機ＥＬ素子の経時劣化による当該有機ＥＬ素子への駆動電流Ｉdsの変動を抑制するための回路、即ち電気光学素子の一例である有機ＥＬ素子の電流−電圧特性の変化を補正して駆動電流Ｉdsを一定に維持する駆動信号一定化回路（その１）（本明細書の特性補正部の一例）を備え、又駆動トランジスタの特性変動（閾値電圧ばらつきや移動度ばらつき）による駆動電流変動を防ぐ閾値補正機能や移動度補正機能を実現して駆動電流Ｉdsを一定に維持する駆動方式を採用した点に特徴を有する。
【０１０２】
駆動トランジスタ１２１の特性変動（例えば閾値電圧や移動度等のばらつきや変動）による駆動電流Ｉdsに与える影響を抑制する方法としては、２Ｔｒ構成の駆動回路をそのまま駆動信号一定化回路（その１）として採用しつつ、各トランジスタ（駆動トランジスタ１２１及びサンプリングトランジスタ１２５）の駆動タイミングを工夫することで対処する。画素回路１０Ａは、２Ｔｒ駆動の構成であり、素子数や配線数が少ないため、高精細化が可能であることに加えて、映像信号Ｖsigの劣化なくサンプリングできるため、良好な画質を得ることができる。
【０１０３】
又、画素回路１０Ａは、保持容量１２０の接続態様に特徴を有し、有機ＥＬ素子１２７の経時劣化による駆動電流変動を防ぐ回路として、駆動信号一定化回路（その２）の一例であるブートストラップ回路を構成している。有機ＥＬ素子の電流−電圧特性に経時変化があった場合でも駆動電流を一定にする（駆動電流変動を防ぐ）ブートストラップ機能を実現する駆動信号一定化回路（その２）を備えた点に特徴を有する。
【０１０４】
駆動トランジスタを始めとする各トランジスタとしてはＦＥＴ（電界効果トランジスタ）を使用する。この場合、駆動トランジスタについては、ゲート端を制御入力端として取り扱い、ソース端及びドレイン端の何れか一方（ここではソース端とする）を出力端として取り扱い、他方を電源供給端（ここではドレイン端とする）として取り扱う。
【０１０５】
具体的には図４及び図５に示すように、画素回路１０Ａは、それぞれｎチャネル型の駆動トランジスタ１２１及びサンプリングトランジスタ１２５と、電流が流れることで発光する電気光学素子の一例である有機ＥＬ素子１２７とを有する。一般に、有機ＥＬ素子１２７は整流性があるためダイオードの記号で表している。尚、有機ＥＬ素子１２７には、寄生容量Ｃelが存在する。図では、この寄生容量Ｃelを有機ＥＬ素子１２７（ダイオード状のもの）と並列に示す。
【０１０６】
駆動トランジスタ１２１は、ドレイン端Ｄが第１電位Ｖcc_H或いは第２電位Ｖcc_Lを供給する電源供給線１０５DSLに接続され、ソース端Ｓが、有機ＥＬ素子１２７のアノード端Ａに接続され（その接続点は第２ノードＮＤ2でありノードＮＤ１２２とする）、有機ＥＬ素子１２７のカソード端Ｋが基準電位を供給する全画素回路１０Ａ共通のカソード配線cath（電位はカソード電位Ｖcath、例えばGND）に接続されている。尚、カソード配線cathは、それ用の単一層の配線（上層配線）のみとしてもよいし、例えばアノード用の配線が形成されるアノード層に、カソード配線用の補助配線を設けてカソード配線の抵抗値を低減するようにしてもよい。この補助配線は、画素アレイ部１０２（表示エリア）内に格子状又は列又は行状に配線され、上層配線と同電位で固定電位である。
【０１０７】
サンプリングトランジスタ１２５は、ゲート端Ｇが書込走査部１０４からの書込走査線１０４WSに接続され、ドレイン端Ｄが映像信号線１０６HS（映像信号線ＤＴＬ）に接続され、ソース端Ｓが駆動トランジスタ１２１のゲート端Ｇに接続されている（その接続点は第１ノードＮＤ1でありノードＮＤ１２１とする）。サンプリングトランジスタ１２５のゲート端Ｇには、書込走査部１０４からアクティブＨの書込駆動パルスWSが供給される。サンプリングトランジスタ１２５は、ソース端Ｓとドレイン端Ｄとを逆転させた接続態様とすることもできる。
【０１０８】
駆動トランジスタ１２１のドレイン端Ｄは、電源スキャナとして機能する駆動走査部１０５からの電源供給線１０５DSLに接続されている。電源供給線１０５DSLは、この電源供給線１０５DSLそのものが、駆動トランジスタ１２１に対しての電源供給能力を備える点に特徴を有する。駆動走査部１０５は、駆動トランジスタ１２１のドレイン端Ｄに対して、それぞれ電源電圧に相当する高電圧側の第１電位Ｖcc_Hと閾値補正に先立つ準備動作に利用される低電圧側の第２電位Ｖcc_L（初期化電圧もしくはイニシャル電圧とも称される）とを切り替えて供給する。
【０１０９】
駆動トランジスタ１２１のドレイン端Ｄ側（電源回路側）を第１電位Ｖcc_Hと第２電位Ｖcc_Lの２値をとる電源駆動パルスDSLで駆動することで、閾値補正に先立つ準備動作を行なうことを可能にしている。第２電位Ｖcc_Lとしては、映像信号線１０６HSにおける映像信号Ｖsigの基準電位（Ｖofs）より十分低い電位とする。具体的には、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgs（ゲート電位Ｖgとソース電位Ｖsの差）が駆動トランジスタ１２１の閾値電圧Ｖthより大きくなるように、電源供給線１０５DSLの低電位側の第２電位Ｖcc_Lを設定する。尚、基準電位（Ｖofs）は、閾値補正動作に先立つ初期化動作に利用するとともに映像信号線１０６HSを予めプリチャージにしておくためにも利用する。
【０１１０】
このような画素回路１０Ａでは、有機ＥＬ素子１２７を駆動するときには、駆動トランジスタ１２１のドレイン端Ｄに第１電位Ｖcc_Hが供給され、ソース端Ｓが有機ＥＬ素子１２７のアノード端Ａ側に接続されることで、全体としてソースフォロワ回路を形成するようになっている。
【０１１１】
このような画素回路１０Ａを採用する場合、駆動トランジスタ１２１の他に走査用に１つのスイッチングトランジスタ（サンプリングトランジスタ１２５）を使用する２ＴＲ駆動の構成を採るとともに、各スイッチングトランジスタを制御する電源駆動パルスDSL及び書込駆動パルスWSのオン／オフタイミングの設定により、有機ＥＬ素子１２７の経時劣化や駆動トランジスタ１２１の特性変動（例えば閾値電圧や移動度等のばらつきや変動）による駆動電流Ｉdsに与える影響を防ぐ。
【０１１２】
［画素回路の比較例の動作］
図６は、画素回路１０Ａに関する駆動タイミングの一例として、線順次方式で信号振幅ΔＶinの情報を保持容量１２０に書き込む際の比較例の動作を説明するタイミングチャート（理想状態）である。図７は、図６に示したタイミングチャートの主要な期間における等価回路と動作状態を説明する図である。図６においては、時間軸を共通にして、書込走査線１０４WSの電位変化、電源供給線１０５DSLの電位変化、映像信号線１０６HSの電位変化を表してある。これらの電位変化と並行に、駆動トランジスタ１２１のゲート電位Ｖg及びソース電位Ｖsの変化も表してある。基本的には、書込走査線１０４WSや電源供給線１０５DSLの１行ごとに、１水平走査期間だけ遅れて同じような駆動を行なう。以下では、画素回路１０Ａにおける比較例の動作について説明するが、後述する各実施例において特段の断りのない事項は、ここで説明する動作が同様に適用し得る。
【０１１３】
図６中の信号のように各パルスのタイミングによって有機ＥＬ素子１２７に流れる電流値をコントロールする。図６のタイミング例では、電源駆動パルスDSLを第２電位Ｖcc_Lとすることで消光及びノードＮＤ１２２を初期化した後に、第１ノード初期化電圧Ｖofsを映像信号線１０６HSに印加している際にサンプリングトランジスタ１２５をオン状態としてノードＮＤ１２１を初期化し、その状態で電源駆動パルスDSLを第１電位Ｖcc_Hとすることで閾値補正を行なう。その後、サンプリングトランジスタ１２５をオフ状態とし、映像信号線１０６HSに映像信号Ｖsigを印加する。その状態でサンプリングトランジスタ１２５をオン状態とすることにより信号を書き込むと同時に移動度補正を行なう。信号を書き込んだ後、サンプリングトランジスタ１２５をオフ状態にすると発光を開始する。このように移動度補正や閾値補正等、パルスの位相差によって駆動をコントロールする。
【０１１４】
以下、閾値補正及び移動度補正に着目して動作を詳しく説明する。画素回路１０Ａにおいて、駆動タイミングとしては、先ず、サンプリングトランジスタ１２５は、書込走査線１０４WSから供給された書込駆動パルスWSに応じて導通し、映像信号線１０６HSから供給された映像信号Ｖsigをサンプリングして保持容量１２０に保持する。最初に、以下では、説明や理解を容易にするため、特段の断りのない限り、書込みゲインが１（理想値）であると仮定して、保持容量１２０に信号振幅ΔＶinの情報を、書き込む、保持する、あるいはサンプリングする等と簡潔に記して説明する。書込みゲインが１未満の場合、保持容量１２０には信号振幅ΔＶinの大きさそのものではなく、信号振幅ΔＶinの大きさに対応するゲイン倍された情報が保持されることになる。
【０１１５】
画素回路１０Ａに対する駆動タイミングは、映像信号Ｖsigの信号振幅ΔＶinの情報を保持容量１２０に書き込む際に、順次走査の観点からは、１行分の映像信号を同時に各列の映像信号線１０６HSに伝達する線順次駆動を行なう。特に、２Ｔｒ構成の画素回路１０Ａにおける駆動タイミングでの閾値補正と移動度補正を行なう際の基本的な考え方においては、先ず、映像信号Ｖsigを基準電位（Ｖofs）と信号電位（Ｖofs＋ΔＶin）とを１Ｈ期間内において時分割で有するものとする。具体的には、映像信号Ｖsigが非有効期間である基準電位（Ｖofs）にある期間を１水平期間の前半部とし、有効期間である信号電位（Ｖsig＝Ｖofs＋ΔＶin）にある期間を１水平期間の後半部とする。１水平期間を前半部と後半部に分ける際は、典型的にはほぼ１／２期間ずつ分けるがこのことは必須でなく、前半部よりも後半部の方をより長くしてもよいし、逆に、前半部よりも後半部の方をより短くしてもよい。
【０１１６】
信号書込みに用いる書込駆動パルスWSを閾値補正や移動度補正にも用いることとし、１Ｈ期間内に２回、書込駆動パルスWSをアクティブにしてサンプリングトランジスタ１２５をオンする。そして、１回目のオンタイミングにて閾値補正を行ない、２回目のオンタイミングにて信号電圧書込みと移動度補正を同時に行なう。その後、駆動トランジスタ１２１は、第１電位（高電位側）にある電源供給線１０５DSLから電流の供給を受け保持容量１２０に保持された信号電位（映像信号Ｖsigの有効期間の電位に対応する電位）に応じて駆動電流Ｉdsを有機ＥＬ素子１２７に流す。尚、１Ｈ期間内に２回、書込駆動パルスWSをアクティブにするのではなく、サンプリングトランジスタ１２５のオン状態を維持したまま、映像信号線１０６HSの電位を、有機ＥＬ素子１２７における輝度を制御するための信号電位（＝Ｖofs＋ΔＶin）としてもよい。
【０１１７】
例えば、有機ＥＬ素子１２７の発光状態は、電源供給線１０５DSLが第１電位Ｖcc_Hであり、サンプリングトランジスタ１２５がオフ状態である（図６（Ａ）を参照）。このとき、駆動トランジスタ１２１は飽和領域で動作するように設定されているため、有機ＥＬ素子１２７に流れる電流Ｉdsは駆動トランジスタ１２１のゲート・ソース間電圧Ｖgs（ノードＮＤ１２１とノードＮＤ１２２との間の電圧）に応じて決まる式（１）に示される値となる。その後、垂直駆動部１０３は、電源供給線１０５DSLが第１電位Ｖcc_Hにありかつ映像信号線１０６HSが映像信号Ｖsigの非有効期間である基準電位（Ｖofs）にある時間帯でサンプリングトランジスタ１２５を導通させる制御信号として書込駆動パルスWSを出力して、駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を保持容量１２０に保持しておく（図６（Ｄ）を参照）。この動作が閾値補正機能を実現する。この閾値補正機能により、画素回路１０Ａごとにばらつく駆動トランジスタ１２１の閾値電圧Ｖthの影響をキャンセルすることができる。
【０１１８】
垂直駆動部１０３は、信号振幅ΔＶinのサンプリングに先行する複数の水平期間で閾値補正動作を繰り返し実行して確実に駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を保持容量１２０に保持するようにするのがよい。閾値補正動作を複数回実行することで、十分に長い書込み時間を確保する。こうすることで、駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を確実に保持容量１２０に予め保持することができる。
【０１１９】
保持された閾値電圧Ｖthに相当する電圧は駆動トランジスタ１２１の閾値電圧Ｖthのキャンセルに用いられる。したがって、画素回路１０Ａごとに駆動トランジスタ１２１の閾値電圧Ｖthがばらついていても、画素回路１０Ａごとに完全にキャンセルされるため、画像のユニフォーミティすなわち表示装置の画面全体に亘る発光輝度の均一性が高まる。特に信号電位が低階調のときに現れがちな輝度むらを防ぐことができる。
【０１２０】
好ましくは、垂直駆動部１０３は、閾値補正動作に先立って、電源供給線１０５DSLが第２電位にありかつ映像信号線１０６HSが映像信号Ｖsigの非有効期間である基準電位（Ｖofs）にある時間帯で、書込駆動パルスWSをアクティブ（本例ではＨレベル）にしてサンプリングトランジスタ１２５を導通させ、その後に書込駆動パルスWSをアクティブＨにしたままで電源供給線１０５DSLを第１電位に設定する。
【０１２１】
こうすることで、ソース端Ｓを基準電位（Ｖofs）より十分低い第２電位Ｖcc_Lにセットし（放電期間Ｃ＝第２ノード初期化期間）（図６（Ｂ）を参照）、且つ、駆動トランジスタ１２１のゲート端Ｇを基準電位（Ｖofs）にセットしてから（初期化期間Ｄ＝第１ノード初期化期間）（図６（Ｃ）を参照）、閾値補正動作を開始する（閾値補正期間Ｅ）。このようなゲート電位及びソース電位のリセット動作（初期化動作）により、後続する閾値補正動作を確実に実行することができる。放電期間Ｃと初期化期間Ｄとを合わせて、駆動トランジスタ１２１のゲート電位Ｖgとソース電位Ｖsを初期化する閾値補正準備期間（＝前処理期間）とも称する。因みに、図示した例は、第１ノードのであるノードＮＤ１２１への初期化動作（初期化期間Ｄ）は３回繰り返しており、放電期間Ｃの開始から最後の初期化期間Ｄが完了するまでが閾値補正準備期間となる。
【０１２２】
閾値補正期間Ｅでは、電源供給線１０５DSLの電位が低電位側の第２電位Ｖcc_Lから高電位側の第１電位Ｖcc_Hに遷移することで、駆動トランジスタ１２１のソース電位Ｖsが上昇を開始する。即ち、駆動トランジスタ１２１のゲート端Ｇは映像信号Ｖsigの基準電位（Ｖofs）に保持されており、駆動トランジスタ１２１のソース端Ｓの電位Ｖsが上昇して駆動トランジスタ１２１がカットオフするまでドレイン電流が流れようとする。カットオフすると駆動トランジスタ１２１のソース電位Ｖsは“Ｖofs−Ｖth”となる。閾値補正期間Ｅでは、ドレイン電流が専ら保持容量１２０側（Ｃcs＜＜Ｃel時）に流れ、有機ＥＬ素子１２７側には流れないようにするため、有機ＥＬ素子１２７がカットオフとなるように全画素共通の接地配線cathの電位Ｖcathを設定しておく。
【０１２３】
有機ＥＬ素子１２７の等価回路はダイオードと寄生容量Ｃelの並列回路で表されるため、“Ｖel≦Ｖcath＋ＶthEL”である限り、つまり、有機ＥＬ素子１２７のリーク電流が駆動トランジスタ１２１に流れる電流よりもかなり小さい限り、駆動トランジスタ１２１のドレイン電流Ｉdsは保持容量１２０と寄生容量Ｃelを充電するために使われる。この結果、有機ＥＬ素子１２７のアノード端Ａの電圧ＶelつまりノードＮＤ１２２の電位は、時間とともに上昇してゆく。そして、ノードＮＤ１２２の電位（ソース電位Ｖs）とノードＮＤ１２１の電圧（ゲート電位Ｖg）との電位差がちょうど閾値電圧Ｖthとなったところで駆動トランジスタ１２１はオン状態からオフ状態となり、ドレイン電流Ｉdsは流れなくなり、閾値補正期間が終了する。つまり、一定時間経過後、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは閾値電圧Ｖthという値をとる。
【０１２４】
ここで、閾値補正動作は１回のみ実行するものとすることもできるが、このことは必須ではない。１水平期間を処理サイクルとして、閾値補正動作を複数回（図は４回で示している）繰り返えしてもよい。例えば、実際には、閾値電圧Ｖthに相当する電圧が、駆動トランジスタ１２１のゲート端Ｇとソース端Ｓと間に接続された保持容量１２０に書き込まれることになる。しかしながら、閾値補正期間Ｅは、書込駆動パルスWSをアクティブＨにしたタイミングからインアクティブＬに戻すタイミングまでであり、この期間が十分に確保されていないときには、それ以前に終了してしまう。この問題を解消するには、閾値補正動作を複数回繰り返すのがよい。
【０１２５】
閾値補正動作を複数回実行する場合に、１水平期間が閾値補正動作の処理サイクルとなるのは、閾値補正動作に先立って、１水平期間の前半部で映像信号線１０６HSを介して基準電位（Ｖofs）を供給しソース電位を第２電位Ｖcc_Lにセットする初期化動作を経るからである。必然的に、閾値補正期間は、１水平期間よりも短くなってしまう。したがって、保持容量１２０の静電容量Ｃcsや第２電位Ｖcc_Lの大きさ関係やその他の要因で、この短い１回分の閾値補正動作期間では、閾値電圧Ｖthに対応する正確な電圧を保持容量１２０に保持仕切れないケースも起こり得る。閾値補正動作を複数回実行するのが好ましいのは、この対処のためである。即ち、信号振幅ΔＶinの保持容量１２０へのサンプリング（信号書込み）に先行する複数の水平周期で、閾値補正動作を繰り返し実行することで確実に駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を保持容量１２０に保持させるのが好ましい。
【０１２６】
例えば、第１閾値補正期間Ｅ_1ではゲート・ソース間電圧ＶgsがＶx1（＞Ｖth）になったとき、つまり、駆動トランジスタ１２１のソース電位Ｖsが低電位側の第２電位Ｖcc_Lから“Ｖofs−Ｖx1”になったときに終わってしまう（図６（Ｄ）を参照）。このため、第１閾値補正期間Ｅ_1が完了した時点では、Ｖx1が保持容量１２０に書き込まれる。
【０１２７】
次に、駆動走査部１０５は、１水平期間の後半部で、書込駆動パルスWSをインアクティブＬに切り替え、さらに水平駆動部１０６は、映像信号線１０６HSの電位を基準電位（Ｖofs）から映像信号Ｖsig（＝Ｖofs＋ΔＶin）に切り替える（図６（Ｅ）を参照）。これにより、映像信号線１０６HSが映像信号Ｖsigの電位に変化する一方、書込走査線１０４WSの電位（書込駆動パルスWS）はローレベルになる。
【０１２８】
このときには、サンプリングトランジスタ１２５は非導通（オフ）状態にあり、それ以前に保持容量１２０に保持されたＶx1に応じたドレイン電流が有機ＥＬ素子１２７に流れることで、ソース電位Ｖsが僅かに上昇する。この上昇分をＶa1とすると、ソース電位Ｖsは“Ｖofs−Ｖx1＋Ｖa1”となる。さらに、駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が接続されており、その保持容量１２０によるブートストラップ効果によって、駆動トランジスタ１２１のソース電位Ｖsの変動にゲート電位Ｖgが連動することで、ゲート電位Ｖgが“Ｖofs＋Ｖa1”となる。
【０１２９】
次の第２閾値補正期間Ｅ_2では、第１閾値補正期間Ｅ_1と同様の動作をする。具体的には、先ず、駆動トランジスタ１２１のゲート端Ｇは映像信号Ｖsigの基準電位（Ｖofs）に保持されることとなり、ゲート電位Ｖgが直前の“Ｖg＝基準電位（Ｖofs）＋Ｖa1”から基準電位（Ｖofs）に瞬時に切り替わる。駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が接続されており、その保持容量１２０によるブートストラップ効果によって、駆動トランジスタ１２１のゲート電位Ｖgの変動にソース電位Ｖsが連動することで、ソース電位Ｖsは、直前の“Ｖofs−Ｖx1＋Ｖa1”からＶa1だけ低下するので、“Ｖofs−Ｖx1”となる。この後、駆動トランジスタ１２１のソース端Ｓの電位Ｖsが上昇して駆動トランジスタ１２１がカットオフするまでドレイン電流が流れようとする。しかしながら、ゲート・ソース間電圧ＶgsがＶx2（＞Ｖth）になったとき、つまり、駆動トランジスタ１２１のソース電位Ｖsが“Ｖofs−Ｖx2”になったときに終わってしまい、第２閾値補正期間Ｅ_2が完了した時点ではＶx2が保持容量１２０に書き込まれる。次の第３閾値補正期間Ｅ_3の直前では、保持容量１２０に保持されたＶx2に応じたドレイン電流が有機ＥＬ素子１２７に流れることで、ソース電位Ｖsは“Ｖofs−Ｖx2＋Ｖa2”となり、ゲート電位Ｖgは“Ｖofs＋Ｖa2”となる。
【０１３０】
同様にして、次の第３閾値補正期間Ｅ_3では、ゲート・ソース間電圧ＶgsがＶx3（＞Ｖth）になったとき、つまり、駆動トランジスタ１２１のソース電位Ｖsが“Ｖofs−Ｖx3”になったときに終わってしまい、第３閾値補正期間Ｅ_3が完了した時点ではＶx3が保持容量１２０に書き込まれる。次の第４閾値補正期間Ｅ_4の直前では、保持容量１２０に保持されたＶx3に応じたドレイン電流が有機ＥＬ素子１２７に流れることで、ソース電位Ｖsは“Ｖofs−Ｖx3＋Ｖa3”となり、ゲート電位Ｖgは“Ｖofs＋Ｖa3”となる。
【０１３１】
そして、次の第４閾値補正期間Ｅ_4では、駆動トランジスタ１２１のソース端Ｓの電位Ｖsが上昇して駆動トランジスタ１２１がカットオフするまでドレイン電流が流れる。カットオフすると駆動トランジスタ１２１のソース電位Ｖsは“Ｖofs−Ｖth”となり、ゲート・ソース間電圧Ｖgsが閾値電圧Ｖthと同じ状態になっている。第４閾値補正期間Ｅ_4が完了した時点で、駆動トランジスタ１２１の閾値電圧Ｖthが保持容量１２０に保持される。
【０１３２】
画素回路１０Ａにおいては、閾値補正機能に加えて、移動度補正機能を備えている。即ち、垂直駆動部１０３は、映像信号線１０６HSが映像信号Ｖsigの有効期間である信号電位（Ｖofs＋ΔＶin）にある時間帯にサンプリングトランジスタ１２５を導通状態にするため、書込走査線１０４WSに供給する書込駆動パルスWSを、上述の時間帯より短い期間だけアクティブ（本例ではＨレベル）にする。この期間では、駆動トランジスタ１２１の制御入力端に信号電位（Ｖofs＋ΔＶin）を供給した状態で駆動トランジスタ１２１を介して有機ＥＬ素子１２７の寄生容量Ｃel及び保持容量１２０を充電する（図６（Ｆ）を参照）。この書込駆動パルスWSのアクティブ期間（サンプリング期間でもあり移動度補正期間でもある）を適切に設定することで、保持容量１２０に信号振幅ΔＶinに応じた情報を保持する際、同時に駆動トランジスタ１２１の移動度μに対する補正を加えることができる。水平駆動部１０６により映像信号線１０６HSに信号電位（Ｖofs＋ΔＶin）を実際に供給して、書込駆動パルスWSをアクティブＨにする期間を、保持容量１２０への信号振幅ΔＶinの書込み期間（サンプリング期間とも称する）とする。
【０１３３】
特に、画素回路１０Ａにおける駆動タイミングでは、電源供給線１０５DSLが高電位側である第１電位Ｖcc_Hにあり、かつ、映像信号Ｖsigが有効期間にある時間帯内（信号振幅ΔＶinの期間）で書込駆動パルスWSをアクティブにしている。つまり、その結果、移動度補正時間（サンプリング期間も）は、映像信号線１０６HSの電位が、映像信号Ｖsigの有効期間の信号電位（Ｖofs＋ΔＶin）にある時間幅と書込駆動パルスWSのアクティブ期間の両者が重なった範囲で決まる。特に、映像信号線１０６HSが信号電位にある時間幅の中に入るように書込駆動パルスWSのアクティブ期間幅を細めに決めているため、結果的に移動度補正時間は書込駆動パルスWSで決まる。正確には、移動度補正時間（サンプリング期間も）は、書込駆動パルスWS立ち上がってサンプリングトランジスタ１２５がオンしてから、同じく書込駆動パルスWSが立ち下がってサンプリングトランジスタ１２５がオフするまでの時間となる。因みに、図では、第４閾値補正期間Ｅ_4の後で書込駆動パルスWSを一端インアクティブＬにしているが、このことは必須でなく、アクティブＨのままにして、映像信号Ｖsigを基準電位（Ｖofs）から有効期間の信号電位（Ｖofs＋ΔＶin）に切り替えてもよい。
【０１３４】
具体的には、サンプリング期間においては、駆動トランジスタ１２１のゲート電位Ｖgが信号電位（Ｖsig：Ｖofs＋ΔＶin）にある状態でサンプリングトランジスタ１２５が導通（オン）状態となる。したがって、書込み＆移動度補正期間Ｈでは、駆動トランジスタ１２１のゲート端Ｇが信号電位（Ｖofs＋ΔＶin）に固定された状態で、駆動トランジスタ１２１に駆動電流Ｉdsが流れる。信号振幅ΔＶinの情報は駆動トランジスタ１２１の閾値電圧Ｖthに足し込む形で保持される。この結果、駆動トランジスタ１２１の閾値電圧Ｖthの変動は常にキャンセルされる形となるので、閾値補正を行なっていることになる。この閾値補正によって、保持容量１２０に保持されるゲート・ソース間電圧Ｖgsは、“Ｖsig＋Ｖth”＝“ΔＶin＋Ｖth”となる。又、同時に、このサンプリング期間で移動度補正を実行するので、サンプリング期間は移動度補正期間を兼ねることとなる（書込み＆移動度補正期間Ｈ）。
【０１３５】
ここで、有機ＥＬ素子１２７の閾値電圧をＶthELとしたとき、“Ｖofs−Ｖth＜ＶthEL”と設定しておくことで、有機ＥＬ素子１２７は、逆バイアス状態におかれ、カットオフ状態（ハイインピーダンス状態）にあるため、発光することはなく、又、ダイオード特性ではなく単純な容量特性を示す。よって駆動トランジスタ１２１に流れるドレイン電流（駆動電流Ｉds）は保持容量１２０の静電容量Ｃcsと有機ＥＬ素子１２７の寄生容量（等価容量）Ｃelの静電容量Ｃelの両者を結合した容量“Ｃ＝Ｃcs＋Ｃel”に書き込まれていく。これにより、駆動トランジスタ１２１のドレイン電流は有機ＥＬ素子１２７の寄生容量Ｃelに流れ込み充電を開始する。その結果、駆動トランジスタ１２１のソース電位Ｖsは上昇していく。
【０１３６】
図６のタイミングチャートでは、この上昇分をΔＶで表してある。この上昇分、即ち移動度補正パラメータである電位補正値ΔＶは、閾値補正によって保持容量１２０に保持されるゲート・ソース間電圧“Ｖgs＝ΔＶin＋Ｖth”から差し引かれることになり、“Ｖgs＝ΔＶin＋Ｖth−ΔＶ”となるので、負帰還をかけたことになる。このとき、駆動トランジスタ１２１のソース電位Ｖsは、ゲート電位Ｖgから保持容量に保持される電圧“Ｖgs＝ΔＶin＋Ｖth−ΔＶ”を差し引いた値“−Ｖth＋ΔＶ”となる。
【０１３７】
このようにして、画素回路１０Ａにおける駆動タイミングでは、書込み＆移動度補正期間Ｈにおいて、信号振幅ΔＶinのサンプリングと移動度μを補正するΔＶ（負帰還量、移動度補正パラメータ）の調整が行なわれる。書込走査部１０４は、書込み＆移動度補正期間Ｈの時間幅を調整可能であり、これにより保持容量１２０に対する駆動電流Ｉdsの負帰還量を最適化することができる。
【０１３８】
電位補正値ΔＶはΔＶ≒Ｉds・ｔ／Ｃelである。この式から明らかなように、駆動トランジスタ１２１のドレイン・ソース間電流である駆動電流Ｉdsが大きい程、電位補正値ΔＶは大きくなる。逆に、駆動トランジスタ１２１の駆動電流Ｉdsが小さいとき、電位補正値ΔＶは小さくなる。このように、電位補正値ΔＶは駆動電流Ｉdsに応じて決まる。信号振幅ΔＶinが大きいほど駆動電流Ｉdsは大きくなり、電位補正値ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正を実現できる。その際、書込み＆移動度補正期間Ｈは必ずしも一定である必要はなく、逆に駆動電流Ｉdsに応じて調整することが好ましい場合がある。例えば、駆動電流Ｉdsが大きい場合、移動度補正期間ｔは短めにし、逆に駆動電流Ｉdsが小さくなると、書込み＆移動度補正期間Ｈは長めに設定するのがよい。
【０１３９】
又、電位補正値ΔＶは、Ｉds・ｔ／Ｃelであり、画素回路１０Ａごとに移動度μのばらつきに起因して駆動電流Ｉdsがばらつく場合でも、それぞれに応じた電位補正値ΔＶとなるので、画素回路１０Ａごとの移動度μのばらつきを補正することができる。つまり、信号振幅ΔＶinを一定とした場合、駆動トランジスタ１２１の移動度μが大きいほど電位補正値ΔＶの絶対値が大きくなる。換言すると、移動度μが大きいほど電位補正値ΔＶが大きくなるので、画素回路１０Ａごとの移動度μのばらつきを取り除くことができる。
【０１４０】
画素回路１０Ａはブートストラップ機能も備えている。即ち、書込走査部１０４は、保持容量１２０に信号振幅ΔＶinの情報が保持された段階で書込走査線１０４WSに対する書込駆動パルスWSの印加を解除し（即ちインアクティブＬ（ロー）にして）、サンプリングトランジスタ１２５を非導通状態にして駆動トランジスタ１２１のゲート端Ｇを映像信号線１０６HSから電気的に切り離す（発光期間Ｉ：図６（Ｇ）を参照）。発光期間Ｉに進むと、水平駆動部１０６は、その後の適当な時点で映像信号線１０６HSの電位を基準電位（Ｖofs）に戻す。
【０１４１】
有機ＥＬ素子１２７の発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。以上によって、第（ｎ，ｍ）番目の副画素を構成する有機ＥＬ素子１２７の発光の動作が完了する。この後、次のフレーム（もしくはフィールド）に移って、再び、閾値補正準備動作、閾値補正動作、移動度補正動作、及び発光動作が繰り返される。
【０１４２】
発光期間Ｉでは、駆動トランジスタ１２１のゲート端Ｇは映像信号線１０６HSから切り離される。駆動トランジスタ１２１のゲート端Ｇへの信号電位（Ｖofs＋ΔＶin）の印加が解除されるので、駆動トランジスタ１２１のゲート電位Ｖgは上昇可能となる。駆動トランジスタ１２１のゲート端Ｇとソース端Ｓと間には保持容量１２０が接続されており、その保持容量１２０によるブートストラップ効果によって、ブートストラップ動作が行なわれる。ブートストラップゲインが１（理想値）であると仮定した場合、駆動トランジスタ１２１のソース電位Ｖsの変動にゲート電位Ｖgが連動するようになり、ゲート・ソース間電圧Ｖgsを一定に維持することができる。このとき、駆動トランジスタ１２１に流れる駆動電流Ｉdsは有機ＥＬ素子１２７に流れ、有機ＥＬ素子１２７のアノード電位は駆動電流Ｉdsに応じて上昇する。この上昇分をＶelとする。やがて、ソース電位Ｖsの上昇に伴い、有機ＥＬ素子１２７の逆バイアス状態は解消されるので、駆動電流Ｉdsの流入により有機ＥＬ素子１２７は実際に発光を開始する。
【０１４３】
ここで、駆動電流Ｉds対ゲート電圧Ｖgsの関係は、先のトランジスタ特性を表した式（１）に“Ｖsig＋Ｖth−ΔＶ”或いは“ΔＶin＋Ｖth−ΔＶ”を代入することで、式（５Ａ）或いは式（５Ｂ）（両式を纏めて式（５）と記す）のように表すことができる。
【０１４４】
Ｉds＝ｋ・μ・（Ｖsig−Ｖofs−ΔＶ）2 （５Ａ）
Ｉds＝ｋ・μ・（ΔＶin−Ｖofs−ΔＶ）2 （５Ｂ）
【０１４５】
この式（５）から、閾値電圧Ｖthの項がキャンセルされており、有機ＥＬ素子１２７に供給される駆動電流Ｉdsは駆動トランジスタ１２１の閾値電圧Ｖthに依存しないことが分かる。即ち、有機ＥＬ素子１２７を流れる電流Ｉdsは、例えば、Ｖofsを０ボルトに設定したとした場合、有機ＥＬ素子１２７における輝度を制御するための映像信号Ｖsigの値から、駆動トランジスタ１２１の移動度μに起因した第２ノードＮＤ2（駆動トランジスタ１２１のソース端）における電位補正値ΔＶの値を減じた値の２乗に比例する。換言すると、有機ＥＬ素子１２７を流れる電流Ｉdsは、有機ＥＬ素子１２７の閾値電圧ＶthEL及び駆動トランジスタ１２１の閾値電圧Ｖthには依存しない。即ち、有機ＥＬ素子１２７の発光量（輝度）は、有機ＥＬ素子１２７の閾値電圧ＶthELの影響及び駆動トランジスタ１２１の閾値電圧Ｖthの影響を受けない。そして、第（ｎ，ｍ）番目の有機ＥＬ素子１２７の輝度は、電流Ｉdsに対応した値である。
【０１４６】
しかも、移動度μの大きな駆動トランジスタ１２１ほど、電位補正値ΔＶが大きくなるので、ゲート・ソース間電圧Ｖgsの値が小さくなる。したがって、式（５）において、移動度μの値が大きくとも、（Ｖsig−Ｖofs−ΔＶ）2の値が小さくなる結果、ドレイン電流Ｉdsを補正することができる。即ち、移動度μの異なる駆動トランジスタ１２１においても、映像信号Ｖsigの値が同じであれば、ドレイン電流Ｉdsが略同じとなる結果、有機ＥＬ素子１２７を流れ、有機ＥＬ素子１２７の輝度を制御する電流Ｉdsが均一化される。即ち、移動度μのばらつき（更には、ｋのばらつき）に起因する有機ＥＬ素子１２７の輝度のばらつきを補正することができる。
【０１４７】
又、駆動トランジスタ１２１のゲート端Ｇとソース端Ｓと間には保持容量１２０が接続されており、その保持容量１２０によるブートストラップ効果により、発光期間の最初でブートストラップ動作が行なわれ、駆動トランジスタ１２１のゲート・ソース間電圧“Ｖgs＝ΔＶin＋Ｖth−ΔＶ”を一定に維持したまま、駆動トランジスタ１２１のゲート電位Ｖg及びソース電位Ｖsが上昇する。駆動トランジスタ１２１のソース電位Ｖsが“−Ｖth＋ΔＶ＋Ｖel”となることで、ゲート電位Ｖgは“ΔＶin＋Ｖel”となる。このとき、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは一定であるので、駆動トランジスタ１２１は、一定電流（駆動電流Ｉds）を有機ＥＬ素子１２７に流す。その結果、有機ＥＬ素子１２７のアノード端Ａの電位（＝ノードＮＤ１２２の電位）は、有機ＥＬ素子１２７に飽和状態での駆動電流Ｉdsという電流が流れ得る電圧まで上昇する。
【０１４８】
ここで、有機ＥＬ素子１２７は、発光時間が長くなるとそのＩ−Ｖ特性が変化してしまう。そのため、時間の経過とともに、ノードＮＤ１２２の電位も変化する。しかしながら、このような有機ＥＬ素子１２７の経時劣化によりそのアノード電位が変動しても、保持容量１２０に保持されたゲート・ソース間電圧Ｖgsは常に“ΔＶin＋Ｖth−ΔＶ”で一定に維持される。駆動トランジスタ１２１が定電流源として動作することから、有機ＥＬ素子１２７のＩ−Ｖ特性が経時変化し、これに伴って駆動トランジスタ１２１のソース電位Ｖsが変化したとしても、保持容量１２０によって駆動トランジスタ１２１のゲート・ソース間電位Ｖgsが一定（≒ΔＶin＋Ｖth−ΔＶ）に保たれているため、有機ＥＬ素子１２７に流れる電流は変わらず、したがって有機ＥＬ素子１２７の発光輝度も一定に保たれる。実際にはブートストラップゲインは「１」よりも小さいので、ゲート・ソース間電位Ｖgsは「ΔＶin＋Ｖth−ΔＶ」よりも小さくなるが、そのブートストラップゲインに応じたゲート・ソース間電位Ｖgsに保たれることには変わりがない。
【０１４９】
以上のように、画素回路１０Ａは、駆動タイミングを工夫することで、閾値補正回路や移動度補正回路が自動的に構成され、駆動トランジスタ１２１の特性ばらつき（本例では閾値電圧Ｖth及びキャリア移動度μのばらつき）による駆動電流Ｉdsに与える影響を防ぐために、閾値電圧Ｖth及びキャリア移動度μによる影響を補正して駆動電流を一定に維持する駆動信号一定化回路として機能するようになっている。ブートストラップ動作だけでなく、閾値補正動作と移動度補正動作とを実行しているため、ブートストラップ動作で維持されるゲート・ソース間電圧Ｖgsは、閾値電圧Ｖthに相当する電圧と移動度補正用の電位補正値ΔＶとによって調整されているため、有機ＥＬ素子１２７の発光輝度は駆動トランジスタ１２１の閾値電圧Ｖthや移動度μのばらつきの影響を受けることがないし、有機ＥＬ素子１２７の経時劣化の影響も受けない。入力される映像信号Ｖsig（信号振幅ΔＶin）に対応する安定した階調で表示でき、高画質の画像を得ることができる。
【０１５０】
又、画素回路１０Ａは、ｎチャネル型の駆動トランジスタ１２１を用いたソースフォロア回路によって構成することができるために、現状のアノード・カソード電極の有機ＥＬ素子をそのまま用いても、有機ＥＬ素子１２７の駆動が可能になる。又、駆動トランジスタ１２１及びその周辺部のサンプリングトランジスタ１２５等も含めてｎチャネル型のみのトランジスタを用いて画素回路１０Ａを構成することができ、トランジスタ作製においても低コスト化が図れる。
【０１５１】
［補正期間について］
前述のように、図６に示した比較例の駆動タイミングでは、各パルスのタイミングによって有機ＥＬ素子１２７への駆動電流Ｉdsを制御するが、この際、１水平走査期間を前半部と後半部とに分け、前半部では閾値補正を行ない後半部では信号書込みや移動度補正を行なっている。当該手法では、閾値補正期間や移動度補正期間としてとり得る期間が１水平期間と一定の関係を持つ制約があり、補正期間の設定自由度が少なく、動作時間が十分に確保できず適正な補正ができず、表示むらの改善が不十分になることが起こり得る。例えば、パネルの大型化に伴う書込駆動パルスWSや映像信号Ｖsigの鈍化や高速駆動化により１回当たり閾値補正動作時間が十分に確保できなくなり、良好なユニフォミティが得られなくなる。
【０１５２】
［補正期間の設定自由度の改善手法］
トランジスタや表示素子等の画素回路を構成する素子の特性ばらつき等に起因する表示むらを補正する際に、補正期間としてとり得る期間が１水平期間と一定の関係を持つ場合、設定の自由度が少なく、表示むらの改善が不十分になることが起こり得る。このため、補正期間の設定の自由度を拡大できる駆動方法の開発要求がある。
【０１５３】
本実施形態は、この要求に対して、１フィールド（１垂直走査期間）を複数に分割し、その内の一の分割期間において閾値補正を行ない、他の分割期間において、信号書込みや移動度補正を行なうことで、オペレーションマージンの増加に対応する。閾値補正処理の際には、複数回に分けて閾値補正動作を繰り返す分割閾値補正を行なってもよい。必須ではないが、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理（移動度補正処理）を行なう直前にも、駆動トランジスタの閾値補正（分割閾値補正でもよい）を行なってもよい。
【０１５４】
１フィールドを複数に分割するに当たっては、２つの分割期間に分けるのが典型的ではあるが、原理的には２分割に限定されない。又、閾値補正と、信号書込みや移動度補正とは、通常は、閾値補正の後に信号書込みや移動度補正を行なうが、これにも限定されない。好適な形態としては、１フィールドを前半部と後半部とに分け、前半部の所定期間に全行の閾値補正を行ない（詳細には最終行側の数行分は後半部に若干入り込む）、後半部にて信号書込みや移動度補正を行なう。１フィールドを前半部と後半部とに分ける際は、典型的には各ラインをほぼＨ／２期間としてほぼ１／２期間ずつ分けるがこのことは必須でなく、前半部よりも後半部の方をより長くしてもよいし、逆に、前半部よりも後半部の方をより短くしてもよい。１フィールドを１／２期間ずつ分ける場合であれば、各行に割当て可能な閾値補正の処理期間（詳細には第１ノードの初期化期間も含む）は、「Ｈ／２＋垂直ブランキング期間（VBLK期間）」である。
【０１５５】
閾値補正を行なう前半部では（詳細には最終行側の数行分の閾値補正のため後半部に若干入り込む）、駆動トランジスタ１２１のゲートに基準電位（Ｖofs）を供給し続け、１水平期間との関係の制約なく閾値補正期間を設定できるようにする。２Ｔｒ構成では、サンプリングトランジスタ１２５を介して映像信号線１０６HSから基準電位（Ｖofs）を供給するが５Ｔｒ構成等では第１ノード初期化電圧としての基準電位（Ｖofs）を印加する第３トランジスタＴＲ3を設ける等の変形も可能である。信号書込みや移動度補正を行なう後半部では、行（ライン）ごとに対応する映像信号Ｖsigをサンプリングトランジスタ１２５を介して駆動トランジスタ１２１のゲートに供給する。１フィールドを１／２期間ずつ分ける場合であれば、各行に割当て可能な信号書込みや移動度補正の処理期間はＨ／２である。
【０１５６】
垂直ブランキング期間に閾値補正動作を継続すれば１回の閾値補正動作となるが、この期間を複数回に分けて閾値補正動作を繰り返す分割閾値補正を行なうこともできる。更には、前半部の閾値補正動作だけでなく、後半部の信号書込みや移動度補正の前に従前と同様の閾値補正（分割閾値補正でもよい）を行なうこともできる。
【０１５７】
このような本実施形態の駆動方法によれば、概ね１フィールドの前半部において、「Ｈ／２＋VBLK」の期間にノードＮＤ１２１の初期化と閾値補正とを行なうことができ、垂直ブランキング期間は任意に設定できるので、閾値補正期間の設定の自由度を比較例の駆動方法よりも拡大できる。ノードＮＤ１２１の初期化と閾値補正の動作時間は、「Ｈ／２＋VBLK」の期間分だけ確保でき、十分な閾値補正動作により良好なユニフォミティが得られる。比較例の駆動方式に対して、実質的に、垂直ブランキング期間の分だけ閾値補正期間を延ばすことができる。回路構成を変更することなく、駆動タイミングの変更のみで１回当たりの閾値補正時間を長時間化できる。
【０１５８】
〔具体的な駆動方法〕
図８は、補正期間の設定自由度の改善に着目した実施例１の画素回路の駆動方法を説明するタイミングチャートである。図中において参照子“_n”のｎが行番号（ライン番号）を示す。実施例１は、１フィールドの前半部において、垂直ブランキング期間に閾値補正動作を継続し（１回の閾値補正動作）、後半部では従前と同様の閾値補正は行なわない形態である。
【０１５９】
１フィールドを２分割し、前半部（図中の開始からＦ／２まで）において第１ノード初期化電圧としての基準電位（Ｖofs）を映像信号線１０６HSに供給したまま、行ごとに、ノードＮＤ１２１を初期化する初期化期間Ｄと閾値補正期間Ｋとを、「Ｈ／２＋垂直ブランキング期間（VBLK）」に割り当てる。
【０１６０】
具体的には、フィールド開始後、先ず１番目の行（第１ライン）について、電源駆動パルスDSL_1を第２電位Ｖcc_Lとすることで消光及びノードＮＤ１２２を初期化する（放電期間Ｃ）。この後、基準電位（Ｖofs）を映像信号線１０６HSに供給したままで書込駆動パルスWS_1をアクティブＨにしてサンプリングトランジスタ１２５をオン状態としてノードＮＤ１２１を初期化する（初期化期間Ｄ）。更に、その状態で電源駆動パルスDSL_1を第１電位Ｖcc_Hとした後所定期間経過後に書込駆動パルスWS_1をインアクティブＬにしてサンプリングトランジスタ１２５をオフ状態とする。電源駆動パルスDSL_1を第１電位Ｖcc_Hとした後、書込駆動パルスWS_1をインアクティブＬにするまでの期間が閾値補正期間Ｋである。
【０１６１】
書込駆動パルスWS_1をアクティブＨにしてから書込駆動パルスWS_1をインアクティブＬにするまでの期間を「Ｈ／２＋Ｖブランキング期間」とする。つまり、全体としては、初期化期間Ｄから閾値補正期間Ｋまでの期間を「Ｈ／２＋VBLK」とする。電源駆動パルスDSL_1を第１電位Ｖcc_Hとするタイミングは、書込駆動パルスWS_1をアクティブＨにしてからＨ／２経過まで（つまり次行の書込駆動パルスWS_nをアクティブＨにするまで）の間であれば任意であり、一例として概ね書込駆動パルスWS_1をアクティブＨにしてからＨ／４後とする。
【０１６２】
フィールドの後半部に入ると、信号書込みと移動度補正とを行なう（書込み＆移動度補正期間Ｈ）。この際には、Ｈ／２Ｈごとに対応する行用の映像信号Ｖsigが映像信号線１０６HSに供給されている状態でサンプリングトランジスタ１２５を順次導通（オン）状態とする。
【０１６３】
比較例の駆動方法では、各回の閾値補正期間としてとり得る最長期間はＨ／２であるのに対して、実施例１の駆動方法では、閾値補正期間としてとり得る最長期間は「Ｈ／２＋VBLK」となる。つまり、実施例１の駆動方法によれば、フィールド前半部の「Ｈ／２＋VBLK」の期間に閾値補正を行なうことができ、比較例に対して閾値補正期間を垂直ブランキングの期間だけ延ばすことができる。
【０１６４】
前述の通り、比較例の駆動方法では、パネルの大型化に伴う書込駆動パルスWSやデータ線パルス（映像信号Ｖsig）の鈍化や高速駆動化により、１回当たりの閾値補正時間が非常に短くなり、例え分割閾値補正を適用したとしても、１回目の補正時間が短すぎる場合には補正が正常にかからず良好なユニフォミティが得られない。
【０１６５】
これに対して、実施例１の駆動方法では、十分な閾値補正用の書込駆動パルスWSの幅を確保することができる。具体的には、図８に示したように、最大限として「Ｈ／２＋VBLK」の期間を閾値補正期間に使用できる。比較例の１回当たりの閾値補正時間（Ｈ／２）に対してＶブランキング期間分だけ補正時間を余分に確保できる。因みに、書込み＆移動度補正期間Ｈとしてとり得る最長期間は比較例と同様にＨ／２である。
【０１６６】
又、実施例１の駆動方法によれば、フィールド前半部における閾値補正動作後、フィールド後半部における信号書込みや移動度補正を開始するまでの期間（書込み＆移動度補正準備期間Ｌと記す）を各ラインにて一定とすることができるので、本期間に発生する駆動トランジスタ１２１の微小なリーク電流もラインごとに一定となり縦シェーディングも発生しない。
【実施例２】
【０１６７】
図９は、補正期間の設定自由度の改善に着目した実施例２の画素回路の駆動方法を説明するタイミングチャートである。実施例２は、フィールド前半部における垂直ブランキング期間に複数回に分けて閾値補正動作を繰り返す分割閾値補正を行ない、後半部では従前と同様の閾値補正は行なわない形態である。
【０１６８】
比較例の駆動方法の説明において、分割閾値補正を行なう目的は、１水平周期内の閾値補正期間では駆動トランジスタ１２１の閾値電圧に相当する電圧を十分に保持容量１２０へ保持させることができない場合に対する対処として説明した。この点においては、本実施形態の駆動方法を適用すると、１水平周期に左右されず十分な閾値補正期間を確保できるので、本来的には分割閾値補正を行なう意義はないと考えられる。むしろ、分割閾値補正を行なうことで発生する休止期間のため、実際の閾値補正動作の期間が、「Ｈ／２＋VBLK」よりも短くなり、分割閾値補正を行なうことは不利になるとも考えられる。
【０１６９】
しかしながら、比較例の駆動方法の説明において説明した分割閾値補正動作における「休止期間」には、その直前の回の閾値補正動作により保持容量１２０に保持されたＶxn（ｎは回数）に応じたドレイン電流が有機ＥＬ素子１２７に流れることで、ソース電位Ｖsが僅かに上昇する。このため、分割閾値補正を行なうと、分割閾値補正を行なわない場合よりもソース電位Ｖsの上昇を加速できる利点がある。
【０１７０】
実施例２は、この効果を利用して、フィールド前半部における垂直ブランキング期間に、分割閾値補正を行なうことで、ソース電位Ｖsの上昇を促進させて閾値補正を加速させる。図では、「Ｈ／２＋VBLK」の期間を、実施例１と同じで記載しているが、実態としては、「Ｈ／２＋VBLK」の期間を、分割閾値補正を行なわない場合よりも短縮できる。フィールド前半部において分割閾値補正を行なう点を除いて、実施例１と同様の効果を享受できる。
【実施例３】
【０１７１】
［構成］
図１０及び図１１は、実施例３の画素回路１０Ｃと、当該画素回路１０Ｃを備えた表示装置の一形態を示す図である。実施例３の画素回路１０Ｃを画素アレイ部１０２に備える表示装置を実施例１の表示装置１Ｃと称する。図１０は基本構成（１画素分）を示し、図１１は具体的な構成（表示装置の全体）を示す。
【０１７２】
実施例１及び実施例２の画素回路１０Ａにおいては、各トランジスタはバックゲート端が存在しない一般的な薄膜トランジスタであるのに対して、実施例３の画素回路１０Ｃにおいては、少なくとも駆動トランジスタ１２１については（図はサンプリングトランジスタ１２５も）、制御入力端（ゲート端）の他に、トランジスタ特性を制御（ここでは閾値電圧Ｖthを増減）し得る制御端（以下「トランジスタ特性制御端」とも称する）を有するものを使用している。「トランジスタ特性制御端」を有するトランジスタの典型例は、バックゲート型の薄膜トランジスタや図３（Ｂ）に示したようなＭＯＳ型のトランジスタである。
【０１７３】
実施例１の画素回路１０Ａのトランジスタをトランジスタ特性制御端を有するトランジスタに置き換えることもできる。但しこの際には、トランジスタ特性制御端は、通常、接地線或いは主電極端の一方（例えばソース端）と接続される。
【０１７４】
これに対して、実施例３においては、特性制御走査部６５１を具備するトランジスタ特性制御部６５０を備えており、トランジスタ特性制御部６５０（特性制御走査部６５１）から駆動トランジスタ１２１のトランジスタ特性制御端に「所定の制御電位」を与えるように構成している。
【０１７５】
「所定の制御電位」については詳しくは後述するが、理想状態で駆動トランジスタ１２１に電流が流れない期間に、駆動トランジスタ１２１をより確実にオフ状態に維持するための制御電圧である。発光時には元の基板電位に戻すので、全体としては、駆動トランジスタ１２１のバックゲートに矩形波状のトランジスタ特性制御信号Ｖｂを入力する。このため、特性制御走査部６５１は、トランジスタ特性制御信号Ｖｂのハイ／ローと対応した走査パルスを生成し、その走査パルスをレベル変換して、適正なレベルのＶｂ_HとＶｂ_Lのトランジスタ特性制御信号Ｖｂを特性制御走査線６５１VBに出力する。
【０１７６】
画素回路１０Ｃは、その外部の制御部１０９からの駆動信号で制御され、「理想状態で駆動トランジスタ１２１に電流が流れない期間」は制御部１０９からの駆動信号で規定されるので、基本的には、トランジスタ特性制御部６５０の特性制御走査部６５１の構成としては、各種の駆動信号と関係した信号を利用した構成が採用される。
【０１７７】
［表示むら現象の発生原因］
実施例１や実施例２で説明した駆動タイミングでは、駆動トランジスタ１２１の特性補正を行なった後には、保持容量１２０に保持された駆動電圧に基づく駆動電流Ｉdsを駆動トランジスタ１２１で生成して有機ＥＬ素子１２７に供給して発光（表示）を行なう。この発光の前には、理想状態では駆動トランジスタ１２１に電流が流れない状態（閾値補正期間Ｋ後から書込み＆移動度補正期間Ｈが開始されるまでの書込みパルスＷＳがローの期間）が存在するが、実際にはリークにより微小な電流が流れる。そして、この現象があると、表示むらが発生する場合がある。この点に関して、実施例１では、本期間に発生する駆動トランジスタ１２１の微小なリーク電流はラインごとに一定となり縦シェーディングは発生しないと説明した。しかしながら、フィールド前半部の閾値補正期間Ｋ後からフィールド後半部の書込み＆移動度補正期間Ｈが開始されるまでの書込みパルスＷＳがローの期間（書込み＆移動度補正準備期間Ｌ）は、比較例の駆動方法における閾値補正期間Ｅ後からフィールド後半部の書込み＆移動度補正期間Ｈが開始されるまでの書込みパルスＷＳがローの期間に比べて、格段に長期間であり、リーク電流による影響を無視できないケースも起こり得る。この点について、以下に詳しく説明する。
【０１７８】
実動作では、フィールド前半部にて「Ｈ／２＋VBLK」期間での閾値補正を行なった後、書込みパルスＷＳをインアクティブ（ローレベル）にしてサンプリングトランジスタ１２５をオフ状態にすると、一時的に駆動トランジスタ１２１のゲート端（ノードＮＤ１２１）がフローティング状態になる。この際、理想的には駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsはその閾値電圧Ｖthと等しくなっているため（Ｖgs＝Ｖth）、駆動トランジスタ１２１に電流は流れないはずである。しかしながら、実際には、リークのため微小な電流が流れている。このリークの影響で、ソース電位Ｖs（つまりノードＮＤ１２２）の上昇と、ブートストラップ動作と同様の現象によるソース電位Ｖsの上昇に伴うゲート電位Ｖgの上昇が起こる。書込み＆移動度補正準備期間Ｌを各ラインにて一定とすることができても、このリークに伴うソース電位Ｖs及びゲート電位Ｖgの変動のばらつきによりゲート・ソース間電圧Ｖgsのばらつきが生じ、発光時に表示むら（具体的にはスジむら）となって認識されるという問題が起こり得る。
【０１７９】
閾値補正期間後から書込み＆移動度補正期間が開始されるまでのサンプリングトランジスタ１２５がオフ状態の期間が短い場合（比較例の駆動方法の場合が該当する）は、単位時間当たりのリーク電流のばらつきが多少あってもリーク電流による影響を無視でき得る。これに対して、書込み＆移動度補正準備期間Ｌが長期（概ねＦ／２期間）に亘る実施例１や実施例２の駆動方法の場合は、単位時間当たりのリーク電流のばらつきが少ないとしても、長期に亘ることでリーク電流による影響が無視できなくなり得る。
【０１８０】
［表示むら現象の対策手法］
実施例３では、トランジスタ特性の補正処理後の発光の前の一定期間に、駆動トランジスタ１２１のトランジスタ特性制御端にトランジスタ特性制御信号Ｖｂを供給してトランジスタ特性を低下させることで、駆動トランジスタ１２１のリークに起因する表示むら現象を解消する。「トランジスタ特性を低下させる」とは、リークが起きない状態にすることを意味し、一例として閾値電圧Ｖthを増大させる。
【０１８１】
〔原理〕
図１２は、リークに起因する表示むら現象の対策原理を説明する図であって、特に、トランジスタ特性（Ｖgs−Ｉds特性）の基板電位依存性を説明する図である。
【０１８２】
周知のように、バックゲート型の薄膜トランジスタやＭＯＳ型のトランジスタでは、バックゲート効果により、トランジスタ特性が変動する。例えば、ＭＯＳ型のトランジスタは、通常はバイポーラトランジスタと同様に３端子デバイスとして取り扱うことが多いが、ソース領域やドレイン領域が形成される基板やウエルも制御端子（トランジスタ特性制御端）として考えるべきであるので、正確には４端子として取り扱うべきである。そして、ソースとトランジスタ特性制御端（例えば基板（ボディーとも云う））との間にトランジスタ特性制御信号Ｖｂ（バックゲート電圧或いは基板電位或いはベース電位とも称する）を印加すれば、トランジスタ特性を制御することができる。通常は、バックゲート電圧はダイオードが遮断状態になるように負の電圧で印加される。例えば、バックゲート電圧を印加すると、ダイオードと同様にソース及びドレインチャネル直下の空乏層が変化し、半導体表面のポテンシャルが変化する。そのため、空乏層中の電荷はバックゲート電圧印加がないときとあるときとでは異なり、トランジスタ特性（Ｖgs−Ｉds特性）は図１２に示すように変化し、そのため閾値電圧Ｖthが変化する。バックゲート効果を考慮したとき、閾値電圧Ｖthはバックゲート電圧に対し、約１／２乗で増加する特性となることが知られている。因みに、単純理論では、閾値電圧Ｖthはバックゲート電圧に対して１／２乗で増加するが、実際には直線増加と見なしても問題がないことが多い。
【０１８３】
図１２に示すように、基板電位（つまりトランジスタ特性制御信号Ｖｂ）が上昇するほど、閾値が低くなり、ドレイン電流Ｉdsをより多く流すように変化する。逆に、基板電位（つまりトランジスタ特性制御信号Ｖｂ）が減少するほど、閾値が拡大する。よって、発光前の一定期間、トランジスタ特性制御信号Ｖｂを通常時よりも低下させて閾値を拡大させることで、リークを防ぐことができ、結果として、表示むらを抑制・解消することができる。トランジスタ特性制御部６４０Ａを画素回路１０Ｃごとに駆動トランジスタ１２１のトランジスタ特性制御信号Ｖｂを設定する構成とし、発光前の一定期間、駆動トランジスタ１２１のトランジスタ特性制御信号Ｖｂを低下させれば、閾値電圧Ｖthをより拡大でき、駆動トランジスタ１２１を確実にオフ状態に維持することができる。駆動トランジスタ１２１をオフ状態に維持することができれば、表示むら現象を抑制・解消することができる。閾値補正後から映像信号書込みまでの期間にリークが発生し、これによって生じていた表示むらを改善することができる。
【０１８４】
尚、通常時のトランジスタ特性制御信号Ｖｂの値Ｖｂ_Hを、実施例３を適用しない場合と同じにする場合（発光状態において画素回路１０Ｃの最低電圧：この例では接地電位）、実体的には、「理想状態で駆動トランジスタ１２１に電流が流れない期間」のトランジスタ特性制御信号Ｖｂの値Ｖｂ_Lは負電圧となるので、負電圧生成回路が必要になる。装置全体として考えた場合、負電圧生成回路を設けることはあまり好ましいことではない。この問題を解消するには、「理想状態で駆動トランジスタ１２１に電流が流れない期間」のトランジスタ特性制御信号Ｖｂの値Ｖｂ_Lを画素回路１０Ｃの最低電圧（この例では接地電位）とし、通常時のトランジスタ特性制御信号Ｖｂの値Ｖｂ_Hを正電圧とするのがよい。そして、必要に応じて、その他の信号（例えば映像信号Ｖsig等）を相対的にレベルシフトさせればよい。
【０１８５】
〔具体的な駆動方法〕
図１３は、補正期間の設定自由度の改善に着目した実施例３の画素回路の駆動方法を説明するタイミングチャートである。実施例３は、トランジスタ特性の補正処理後の発光の前の一定期間に、駆動トランジスタ１２１のトランジスタ特性制御端にトランジスタ特性制御信号Ｖｂを供給してトランジスタ特性を低下させることで、駆動トランジスタ１２１のリークに起因する表示むら現象を解消する。
【０１８６】
「発光前の一定期間」は、少なくとも「理想状態で駆動トランジスタ１２１に電流が流れない期間」に駆動トランジスタ１２１の特性を発光時よりも低下させることで閾値電圧Ｖthを拡大（増大）させるものであればよく、原理的には、非発光時の他の期間に駆動トランジスタ１２１の特性を低下させるか否かは不問である。図６に示した比較例の駆動タイミングの場合は、「理想状態で駆動トランジスタ１２１に電流が流れない期間」は、閾値補正期間Ｅ後から書込み＆移動度補正期間（詳しくはその準備期間Ｇ）が開始されるまでの書込みパルスＷＳがローの期間（図中の期間Ｆ）である。したがって、少なくとも当該書込みパルスＷＳがローの期間は、駆動トランジスタ１２１のトランジスタ特性制御信号Ｖｂを低下させて（このときの値をＶｂ_Lとする）閾値電圧Ｖthをより拡大させる。
【０１８７】
原理的には、その他の非発光期間については、トランジスタ特性制御信号Ｖｂを、通常状態と同じレベル（このときの値をＶｂ_Hとする）にするのか、それとも書込みパルスＷＳがローの期間のときのレベル（ローレベル）とするかは自由である。つまり、少なくとも「理想状態で駆動トランジスタ１２１に電流が流れない期間」に駆動トランジスタ１２１の特性を通常時（発光時）よりも低下（ここでは閾値電圧を増大）させればよく、非発光時の他の期間に駆動トランジスタ１２１の特性を低下させるか否かは、基本的には自由である。換言すると、実施例３の構成は、「理想状態で駆動トランジスタ１２１に電流が流れない期間に駆動トランジスタ１２１の特性を通常時よりも低下させる」汎用的な構成をとることもできるし、非発光時の他の期間の扱い（駆動トランジスタ１２１の特性を通常時よりも低下させるか否か）の具体的な事例にも適用できる。
【０１８８】
但し、図８に示した実施例１の駆動方法や図９に示した実施例２の駆動方法において、閾値補正動作後から信号書込みや移動度補正を開始するまでの書込み＆移動度補正準備期間Ｌにおける駆動トランジスタ１２１のリーク電流に起因する表示むらをより確実に抑制すると云う点においては、書込み＆移動度補正準備期間Ｌの駆動トランジスタ１２１の特性をその他の期間よりも低下させておくのが好適である。即ち、具体的には、フィールド前半部における閾値補正動作後、フィールド後半部における信号書込みや移動度補正を開始するまでの書込み＆移動度補正準備期間Ｌには、駆動トランジスタ１２１のトランジスタ特性を低下させる（一例として閾値電圧Ｖthを増大させる）。必須ではないが、フィールド前半部における「Ｈ／２＋VBLK」期間での閾値補正動作に加えて、後半部でも従前と同様の閾値補正（分割閾値補正動作でもよい）を行なう。
【０１８９】
例えば、「理想状態で駆動トランジスタ１２１に電流が流れない期間」に駆動トランジスタ１２１の特性を発光時よりも低下させるが、非発光時の他の期間に駆動トランジスタ１２１の特性を低下させるか否かは不問とする場合、閾値補正期間Ｋに駆動トランジスタ１２１のトランジスタ特性制御信号Ｖｂを低下させて閾値電圧Ｖthをより拡大させると、トランジスタ特性が低下したときの閾値電圧Ｖthが保持容量１２０の両端間に保持され、発光時の閾値電圧Ｖthと相違が生じ、閾値補正が不十分となることが懸念される。更には、閾値補正期間Ｋの経過後、書込み＆移動度補正期間Ｈが開始されるまでの期間も、閾値補正期間Ｋにおける閾値電圧Ｖthと同じであり、リークに対する対処が不十分となり得る。
【０１９０】
実施例３では、この点も勘案して、駆動トランジスタ１２１が電流を流している状態にあるときには、駆動トランジスタ１２１の特性を低下させる処理を中止する。つまり、駆動トランジスタ１２１の閾値電圧Ｖthの補正処理の期間には、駆動トランジスタ１２１の閾値電圧thを増大させる処理を中止する（第１駆動例と記す）。少なくとも「理想状態で駆動トランジスタ１２１に電流が流れない期間（図中の書込み＆移動度補正準備期間Ｌ）にはトランジスタ特性制御信号ＶｂをＶｂ_Lとして駆動トランジスタ１２１の特性を発光時よりも低下させ、閾値補正期間Ｋにはトランジスタ特性制御信号Ｖｂを発光時と同じＶｂ_Hとするが、非発光時の他の期間に駆動トランジスタ１２１の特性を低下させるか否かは不問である。
【０１９１】
例えば、閾値補正期間Ｋの終了より前に駆動トランジスタ１２１の特性を低下させ、信号書込み開始と同時に中止することもできる（第２駆動例と記す）。具体的には、第１駆動例の駆動タイミングをベースに、更に、書込み＆移動度補正期間Ｈの開始とほぼ同時に、駆動トランジスタ１２１のトランジスタ特性の低下を中止する（つまりトランジスタ特性制御信号ＶｂをＶｂ_LからＶｂ_Hに戻す）。又、閾値補正期間Ｋの終了より少し前に駆動トランジスタ１２１のトランジスタ特性の低下を開始する（つまりトランジスタ特性制御信号ＶｂをＶｂ_HからＶｂ_Lにする）。つまり、駆動トランジスタ１２１の基板電位を、閾値補正の終了より少し前、つまり、書込みパルスＷＳの立下りより少し前（直前）に低下させ、信号書込み開始時の書込みパルスＷＳの立上りとほぼ同時に上げるよう構成すればよい。閾値補正終了より少し前に駆動トランジスタ１２１の基板電位を低下させて閾値電圧Ｖthを上げることによって、閾値補正後の駆動トランジスタ１２１のフローティング期間内のリークを抑制することができる。即ち、駆動トランジスタ１２１に関して、閾値補正終了直前は、Ｖgs≒Ｖthとなっていた状態から、トランジスタ特性制御信号Ｖｂ（つまり基板電位）を下げたことによって、基板・ソース間電圧Ｖbsが拡がるため、基板バイアス効果により閾値電圧Ｖthが拡がりＶth-expとなるので、Ｖgs＜Ｖth-expとなり、この後の書込み＆移動度補正準備期間Ｌにおけるリークを確実に抑えることができる。
【０１９２】
或いは又、信号書込みや移動度補正の期間にはトランジスタ特性制御信号Ｖｂをローレベルにしておく形態とすることもできる（第３駆動例と記す）。例えば、閾値補正終了より前に駆動トランジスタ１２１の特性を低下させ、発光開始とほぼ同時に中止する形態とすることもできる。具体的には、第１駆動例の駆動タイミングをベースに、更に、発光開始と同時とほぼ同時に、駆動トランジスタ１２１のトランジスタ特性の低下を中止する（つまりトランジスタ特性制御信号ＶｂをＶｂ_LからＶｂ_Hに戻す）。又、閾値補正期間Ｋの終了より少し前に駆動トランジスタ１２１のトランジスタ特性の低下を開始する（つまりトランジスタ特性制御信号ＶｂをＶｂ_HからＶｂ_Lにする）。つまり、駆動トランジスタ１２１の基板電位を、閾値補正の終了より少し前、つまり、書込みパルスＷＳの立下りより少し前（直前）に低下させ、発光開始時（ブートストラップ動作開始時）の書込みパルスＷＳの立下りとほぼ同時に上げるよう構成すればよい。第３駆動例場合でも、第２駆動例と同様に、閾値補正後の駆動トランジスタ１２１のフローティング期間内のリークを確実に抑えることができる。
【０１９３】
第３駆動例のメリットを以下に述べる。移動度μが過度に大きい（高い）駆動トランジスタ１２１を使用すると、移動度補正がかかり過ぎ、発光直前のゲート・ソース間電圧Ｖgsのつぶれが生じ、著しい輝度低下やユニフォミティの低下が発生することが懸念される。この弊害を抑制するべく、移動度補正パルスを狭幅にすることが必要になる。ところが、実際には、狭幅の移動度補正パルスにして動作させることは、回路構成や遅延その他の面から、パルス幅の設定・管理が困難である。例えば、ＭＯＳＦＥＴでは移動度μが高いため、移動度補正がかかり過ぎ、輝度が低下しないよう移動度補正パルスを数ナノ秒程度にすることが必要になることが懸念される。このような狭パルスの制御は困難である。この点を踏まえると、移動度補正パルスを狭幅にせずに（現状をほぼ維持して）、移動度補正期間に流れる電流値を減らすことが望ましい。第３駆動例の駆動タイミングでは、移動度補正期間の閾値電圧Ｖthが大きくなるため、この効果を得ることができる。
【０１９４】
或いは又、閾値補正終了とほぼ同時に、つまり、書込みパルスＷＳの立下りとほぼ同時に駆動トランジスタ１２１の特性を低下させ、信号書込み開始と同時に中止する形態とすることもできる（第４駆動例と記す）。更には、閾値補正終了とほぼ同時に、つまり、書込みパルスＷＳの立下りとほぼ同時に駆動トランジスタ１２１の特性を低下させ、発光開始とほぼ同時に中止する形態とすることもできる（第５駆動例と記す）。第４駆動例や第５駆動例は、閾値補正後に保持容量１２０の両端に保持されるゲート・ソース間電圧Ｖgsは、第２駆動例或いは第３駆動例よりも、発光時の閾値電圧Ｖthにより近い値となる。
【０１９５】
更には、図１３に示すトランジスタ特性制御電圧Ｖｂ（ここでは１行目のＶｂ_1のみを示している）のように、フィールド前半部における「Ｈ／２＋VBLK」期間での閾値補正動作及び書込み＆移動度補正準備期間Ｌにおけるトランジスタ特性の低下処理（具体的には閾値電圧Ｖthを通常時よりも拡大させる処理）に加えて、フィールド後半部でも従前と同様の閾値補正を行なう形態とすることもできる（第６駆動例と記す）。この場合、フィールド後半部での１回当たりの閾値補正期間Ｅや書込み＆移動度補正期間Ｈとしてとり得る最長期間はＨ／４になる。因みに図１３では、フィールド後半部で閾値補正を１回行なう例で示しているが、分割閾値補正動作を適用してもよい。更には、図１３では、第３駆動例を適用して、移動度補正期間の閾値電圧Ｖthを大きくする例で示しているがこのことは必須でない。
【０１９６】
閾値補正動作Ｋの終了時に駆動トランジスタ１２１の閾値電圧Ｖthを通常時よりも拡大させると、書込駆動パルスWSをインアクティブＬにするタイミングとの関係次第では、閾値補正後に保持容量１２０の両端に保持されるゲート・ソース間電圧Ｖgsが、発光時の閾値電圧Ｖthと少しずれる（より大きくなる）ことが懸念される（例えば第２駆動例或いは第３駆動例の場合）。更には、保持容量１２０にもリークが存在するので、書込み＆移動度補正準備期間Ｌが長期（概ねＦ／２期間）に亘ることで、閾値補正後に保持容量１２０の両端に保持されるゲート・ソース間電圧Ｖgsが発光時の閾値電圧Ｖthとずれないとしても、書込み＆移動度補正期間Ｈの直前に保持容量１２０の両端に保持されているゲート・ソース間電圧Ｖgsが、発光時の閾値電圧Ｖthとずれる（より小さくなる）ことが懸念される。
【０１９７】
これらを踏まえた場合、書込み＆移動度補正期間Ｈの直前に保持容量１２０の両端に保持されているゲート・ソース間電圧Ｖgsが発光時の閾値電圧Ｖthより少し大きくなるようにしておき、書込み＆移動度補正期間Ｈの直前にも閾値補正を行なうことにより、補正後のゲート・ソース間電圧Ｖgsを発光時の閾値電圧Ｖthと一致させるのが好ましい。このためには、閾値補正後に保持容量１２０の両端に保持されるゲート・ソース間電圧Ｖgsが、書込み＆移動度補正準備期間Ｌにおける基板バイアス効果による拡大された閾値電圧Ｖth-expとの関係で「Ｖgs＜Ｖth-exp」を満たす範囲で、意図的に、発光時の閾値電圧Ｖthより大きくなるようにしておくのが好ましい。即ち、フィールド前半での閾値補正後に駆動トランジスタ１２１の閾値電圧を通常時よりも拡大させておく、更には、フィールド前半での閾値補正ではゲート・ソース間電圧Ｖgs＝閾値電圧Ｖthの少し手前とし、フィールド後半の書込み＆移動度補正の前に通常の閾値電圧Ｖthに戻して閾値補正を行なうことが好ましい。
【０１９８】
［変形例］
例えば、駆動トランジスタ１２１のリークに起因する表示むら現象を解消すると云う点においては、発光前の少なくとも「理想状態で駆動トランジスタに電流が流れない期間（駆動トランジスタのフローティング期間と記す）」に駆動トランジスタ１２１の特性を発光時よりも低下させるように制御可能に構成されていればよく、その限りにおいて、様々な構成をとることができる。その対処のため、画素回路１０の外部に設けられる制御部１０９（前例ではトランジスタ特性制御部６５０：詳細には特性制御走査部６５１）による画素回路１０の制御タイミングの工夫によって実現することは必須でなく、その対処のための回路要素を画素回路１０内に備えていてもよい。即ち、閾値補正後から発光前の一定期間、駆動トランジスタ１２１の特性が低下するように制御する特性制御部を、画素回路１０ごとに設けてもよい。
【０１９９】
或いは又、画素回路１０の外部に独立の特性制御走査部６５１を設けずに、他の走査部が出力する駆動パルスを利用して論理回路によりトランジスタ特性制御信号Ｖｂのハイ／ローと対応した走査パルスを生成し、その走査パルスをレベル変換して、適正なレベルのＶｂ_HとＶｂ_Lのトランジスタ特性制御信号Ｖｂを出力する構成でもよい。
【０２００】
又、駆動トランジスタ１２１がバックゲート端等の閾値電圧を制御し得るトランジスタ特性制御端を有する場合に、そのトランジスタ特性制御端を利用して、駆動トランジスタ１２１の特性を制御するようにしていた。しかしながら、それは一例に過ぎず、「駆動トランジスタのフローティング期間」に駆動トランジスタ１２１の特性を低下させるものである限り、トランジスタ特性制御端を利用して制御するものに限定されない。
【実施例４】
【０２０１】
図１４は実施例４を説明する図である。実施例４は、前述の補正期間の設定自由度を改善する技術が適用された表示装置を搭載した電子機器についての事例である。本実施形態の表示むら抑制処理に当たっての補正期間の設定自由度を改善する技術は、ゲーム機、電子ブック、電子辞書、携帯電話機等の各種の電子機器に使用される電流駆動型の表示素子を具備した表示装置に適用することができる。
【０２０２】
例えば、図１４（Ａ）は、電子機器７００が、画像表示装置の一例である表示モジュール７０４を利用したテレビジョン受像機７０２の場合の外観例を示す斜視図である。テレビジョン受像機７０２は、台座７０６に支持されたフロントパネル７０３の正面に表示モジュール７０４を配置した構造となっており、表示面にはフィルターガラス７０５が設けられている。図１４（Ｂ）は、電子機器７００がデジタルカメラ７１２の場合の外観例を示す図である。デジタルカメラ７１２は、表示モジュール７１４、コントロールスイッチ７１６、シャッターボタン７１７、その他を含んでいる。図１４（Ｃ）は、電子機器７００がビデオカメラ７２２の場合の外観例を示す図である。ビデオカメラ７２２は、本体７２３の前方に被写体を撮像する撮像レンズ７２５が設けられ、更に、表示モジュール７２４や撮影のスタート／ストップスイッチ７２６等が配置されている。図１４（Ｄ）は、電子機器７００がコンピュータ７３２の場合の外観例を示す図である。コンピュータ７３２は、下型筐体７３３ａ、上側筐体７３３ｂ、表示モジュール７３４、Ｗｅｂカメラ７３５、キーボード７３６等を含んでいる。図１４（Ｅ）は、電子機器７００が携帯電話機７４２の場合の外観例を示す図である。携帯電話機７４２は、折り畳み式であり、上側筐体７４３ａ、下側筐体７４３ｂ、表示モジュール７４４ａ、サブディスプレイ７４４ｂ、カメラ７４５、連結部７４６（この例ではヒンジ部）、ピクチャーライト７４７等を含んでいる。
【０２０３】
ここで、表示モジュール７０４、表示モジュール７１４、表示モジュール７２４、表示モジュール７３４、表示モジュール７４４ａ、サブディスプレイ７４４ｂは、本実施形態による表示装置を用いることにより作製される。これにより、各電子機器７００は、駆動トランジスタの閾値電圧や移動度のばらつき（更には、ｋのばらつき）に起因する輝度ばらつきを補正することができるだけでなく、補正期間の設定は水平走査期間に左右されず自由度が高い。実施例３を適用すれば、補正期間の設定自由度を改善する場合においても、駆動トランジスタのリークに起因する表示むらを抑制・解消することができ、高画質の表示を行なうことができる。
【０２０４】
以上、本明細書で開示する技術について実施形態を用いて説明したが、請求項の記載内容の技術的範囲は前記実施形態に記載の範囲には限定されない。本明細書で開示する技術の要旨を逸脱しない範囲で前記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本明細書で開示する技術の技術的範囲に含まれる。前記の実施形態は、請求項に係る技術を限定するものではなく、実施形態の中で説明されている特徴の組合せの全てが、本明細書で開示する技術が対象とする課題の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の技術が含まれており、開示される複数の構成要件における適宜の組合せにより種々の技術を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、本明細書で開示する技術が対象とする課題と対応した効果が得られる限りにおいて、この幾つかの構成要件が削除された構成も、本明細書で開示する技術として抽出され得る。
【０２０５】
例えば、トランジスタをｎチャネルとｐチャネルで入れ替え、それに合わせて、電源や信号の極性を逆転させる等した相補型の構成にできることは云うまでもない。
【０２０６】
前記実施形態の記載を踏まえれば、特許請求の範囲に記載の請求項に係る技術は一例であり、例えば、以下の技術が抽出される。以下列記する。
［付記１］
表示部と、
保持容量と、
映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタと、
保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタ、
とを備え、
１フィールド期間を複数に分割した一の分割期間においては、駆動トランジスタの閾値補正を行ない、他の分割期間においては、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理を行なうことが可能に構成されている画素回路。
［付記２］
１フィールド期間を２分割した前半の分割期間においては、駆動トランジスタの閾値補正を行ない、後半の分割期間においては、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理を行なう付記１に記載の画素回路。
［付記３］
駆動トランジスタの閾値補正を行なう分割期間とその後のブランキング期間において、全ての行の駆動トランジスタについて、順に、閾値補正を行なう付記１又は付記２に記載の画素回路。
［付記４］
駆動トランジスタの閾値補正を行なう際には、複数回に分けて閾値補正動作を繰り返す分割閾値補正を行なう付記１乃至付記３の何れか１項に記載の画素回路。
［付記５］
書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理を行なう直前にも、駆動トランジスタの閾値補正を行なう付記１乃至付記４の何れか１項に記載の画素回路。
［付記６］
書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理は、駆動トランジスタの移動度を補正する移動度補正処理に使用される付記１乃至付記５の何れか１項に記載の画素回路。
［付記７］
閾値補正後の一の期間から書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理を行なうまでの期間、駆動トランジスタの特性が低下するように制御可能に構成されている付記１乃至付記６の何れか１項に記載の画素回路。
［付記８］
駆動トランジスタが電流を流している状態にあるときには、駆動トランジスタの特性を低下させる処理を中止する付記７に記載の画素回路。
［付記９］
駆動トランジスタの閾値電圧の補正処理の終了に連動して、駆動トランジスタの閾値電圧を大きくする付記７又は付記８に記載の画素回路。
［付記１０］
閾値電圧の補正処理の終了よりも前に、駆動トランジスタの閾値電圧を大きくする付記９に記載の画素回路。
［付記１１］
駆動電圧の保持容量への書込みに連動して、駆動トランジスタの閾値電圧を小さくする付記７乃至付記１０の何れか１項に記載の画素回路。
［付記１２］
駆動トランジスタの移動度補正処理の開始に連動して、駆動トランジスタの閾値電圧を小さくさせる付記７乃至付記１１の何れか１項に記載の画素回路。
［付記１３］
書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理の際には、駆動トランジスタの閾値電圧を小さくさせる付記１２に記載の画素回路。
［付記１４］
表示部の表示開始に連動して、駆動トランジスタの閾値電圧を小さくさせる付記７乃至付記１３の何れか１項に記載の画素回路。
［付記１５］
駆動トランジスタは、閾値電圧を制御し得る特性制御端を有し、
特性制御部は、閾値電圧を制御するための制御信号を特性制御端に供給する付記７乃至付記１４の何れか１項に記載の画素回路。
［付記１６］
表示部の発光前の一定期間、駆動トランジスタの特性が低下するように制御する特性制御部を備えている付記７乃至付記１５の何れか１項に記載の画素回路。
［付記１７］
表示部は自発光型である付記１乃至付記１６の何れか１項に記載の画素回路。
［付記１８］
表示部、
保持容量、
映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタ、及び、
保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタ、
を具備する表示素子が配列されており、
更に、１フィールド期間を複数に分割した一の分割期間においては、駆動トランジスタの閾値補正を行ない、他の分割期間においては、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理を行なう特性補正部を備えた表示装置。
［付記１９］
表示部、
保持容量、
映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタ、及び、
保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタ
を具備する表示素子が配列されており、
更に、書込トランジスタに供給される映像信号を生成する信号生成部と、
１フィールド期間を複数に分割した一の分割期間においては、駆動トランジスタの閾値補正を行ない、他の分割期間においては、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理を行なう特性補正部、
とを備えた電子機器。
［付記２０］
表示部を駆動する駆動トランジスタを備えた画素回路を駆動する方法であって、
１フィールド期間を複数に分割した一の分割期間においては、駆動トランジスタの閾値補正を行ない、他の分割期間においては、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理を行なう画素回路の駆動方法。
【符号の説明】
【０２０７】
１…表示装置、１０…画素回路、１１…発光素子、１００…表示パネル部、１０１…基板、１０２…画素アレイ部、１０３…垂直駆動部、１０４…書込走査部、１０５…駆動走査部、１０６…水平駆動部、１２０…保持容量、１２１…駆動トランジスタ、１２５…サンプリングトランジスタ（書込トランジスタ）、１２７…有機ＥＬ素子、１３０…インタフェース部、２００…駆動信号生成部、２２０…映像信号処理部、６５０…トランジスタ特性制御部、６５１…特性制御走査部、７００…電子機器
【特許請求の範囲】
【請求項１】
表示部と、
保持容量と、
映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタと、
保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタ、
とを備え、
１フィールド期間を複数に分割した一の分割期間においては、駆動トランジスタの閾値補正を行ない、他の分割期間においては、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理を行なうことが可能に構成されている画素回路。
【請求項２】
１フィールド期間を２分割した前半の分割期間においては、駆動トランジスタの閾値補正を行ない、後半の分割期間においては、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理を行なう請求項１に記載の画素回路。
【請求項３】
駆動トランジスタの閾値補正を行なう分割期間とその後のブランキング期間において、全ての行の駆動トランジスタについて、順に、閾値補正を行なう請求項１に記載の画素回路。
【請求項４】
駆動トランジスタの閾値補正を行なう際には、複数回に分けて閾値補正動作を繰り返す分割閾値補正を行なう請求項１に記載の画素回路。
【請求項５】
書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理を行なう直前にも、駆動トランジスタの閾値補正を行なう請求項１に記載の画素回路。
【請求項６】
書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理は、駆動トランジスタの移動度を補正する移動度補正処理に使用される請求項１に記載の画素回路。
【請求項７】
閾値補正後の一の期間から書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理を行なうまでの期間、駆動トランジスタの特性が低下するように制御可能に構成されている請求項１に記載の画素回路。
【請求項８】
駆動トランジスタが電流を流している状態にあるときには、駆動トランジスタの特性を低下させる処理を中止する請求項７に記載の画素回路。
【請求項９】
駆動トランジスタの閾値電圧の補正処理の終了に連動して、駆動トランジスタの閾値電圧を大きくする請求項７に記載の画素回路。
【請求項１０】
閾値電圧の補正処理の終了よりも前に、駆動トランジスタの閾値電圧を大きくする請求項９に記載の画素回路。
【請求項１１】
駆動電圧の保持容量への書込みに連動して、駆動トランジスタの閾値電圧を小さくする請求項７に記載の画素回路。
【請求項１２】
駆動トランジスタの移動度補正処理の開始に連動して、駆動トランジスタの閾値電圧を小さくさせる請求項７に記載の画素回路。
【請求項１３】
書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理の際には、駆動トランジスタの閾値電圧を小さくさせる請求項１２に記載の画素回路。
【請求項１４】
表示部の表示開始に連動して、駆動トランジスタの閾値電圧を小さくさせる請求項７に記載の画素回路。
【請求項１５】
駆動トランジスタは、閾値電圧を制御し得る特性制御端を有し、
閾値電圧を制御するための制御信号を特性制御端に供給する請求項７に記載の画素回路。
【請求項１６】
表示部の発光前の一定期間、駆動トランジスタの特性が低下するように制御する特性制御部を備えている請求項７に記載の画素回路。
【請求項１７】
表示部は自発光型である請求項１に記載の画素回路。
【請求項１８】
表示部、
保持容量、
映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタ、及び、
保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタ、
を具備する表示素子が配列されており、
更に、１フィールド期間を複数に分割した一の分割期間においては、駆動トランジスタの閾値補正を行ない、他の分割期間においては、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理を行なう特性補正部を備えた表示装置。
【請求項１９】
表示部、
保持容量、
映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタ、及び、
保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタ
を具備する表示素子が配列されており、
更に、書込トランジスタに供給される映像信号を生成する信号生成部と、
１フィールド期間を複数に分割した一の分割期間においては、駆動トランジスタの閾値補正を行ない、他の分割期間においては、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理を行なう特性補正部、
とを備えた電子機器。
【請求項２０】
表示部を駆動する駆動トランジスタを備えた画素回路を駆動する方法であって、
１フィールド期間を複数に分割した一の分割期間においては、駆動トランジスタの閾値補正を行ない、他の分割期間においては、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理を行なう画素回路の駆動方法。
【請求項１】
表示部と、
保持容量と、
映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタと、
保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタ、
とを備え、
１フィールド期間を複数に分割した一の分割期間においては、駆動トランジスタの閾値補正を行ない、他の分割期間においては、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理を行なうことが可能に構成されている画素回路。
【請求項２】
１フィールド期間を２分割した前半の分割期間においては、駆動トランジスタの閾値補正を行ない、後半の分割期間においては、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理を行なう請求項１に記載の画素回路。
【請求項３】
駆動トランジスタの閾値補正を行なう分割期間とその後のブランキング期間において、全ての行の駆動トランジスタについて、順に、閾値補正を行なう請求項１に記載の画素回路。
【請求項４】
駆動トランジスタの閾値補正を行なう際には、複数回に分けて閾値補正動作を繰り返す分割閾値補正を行なう請求項１に記載の画素回路。
【請求項５】
書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理を行なう直前にも、駆動トランジスタの閾値補正を行なう請求項１に記載の画素回路。
【請求項６】
書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理は、駆動トランジスタの移動度を補正する移動度補正処理に使用される請求項１に記載の画素回路。
【請求項７】
閾値補正後の一の期間から書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理を行なうまでの期間、駆動トランジスタの特性が低下するように制御可能に構成されている請求項１に記載の画素回路。
【請求項８】
駆動トランジスタが電流を流している状態にあるときには、駆動トランジスタの特性を低下させる処理を中止する請求項７に記載の画素回路。
【請求項９】
駆動トランジスタの閾値電圧の補正処理の終了に連動して、駆動トランジスタの閾値電圧を大きくする請求項７に記載の画素回路。
【請求項１０】
閾値電圧の補正処理の終了よりも前に、駆動トランジスタの閾値電圧を大きくする請求項９に記載の画素回路。
【請求項１１】
駆動電圧の保持容量への書込みに連動して、駆動トランジスタの閾値電圧を小さくする請求項７に記載の画素回路。
【請求項１２】
駆動トランジスタの移動度補正処理の開始に連動して、駆動トランジスタの閾値電圧を小さくさせる請求項７に記載の画素回路。
【請求項１３】
書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理の際には、駆動トランジスタの閾値電圧を小さくさせる請求項１２に記載の画素回路。
【請求項１４】
表示部の表示開始に連動して、駆動トランジスタの閾値電圧を小さくさせる請求項７に記載の画素回路。
【請求項１５】
駆動トランジスタは、閾値電圧を制御し得る特性制御端を有し、
閾値電圧を制御するための制御信号を特性制御端に供給する請求項７に記載の画素回路。
【請求項１６】
表示部の発光前の一定期間、駆動トランジスタの特性が低下するように制御する特性制御部を備えている請求項７に記載の画素回路。
【請求項１７】
表示部は自発光型である請求項１に記載の画素回路。
【請求項１８】
表示部、
保持容量、
映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタ、及び、
保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタ、
を具備する表示素子が配列されており、
更に、１フィールド期間を複数に分割した一の分割期間においては、駆動トランジスタの閾値補正を行ない、他の分割期間においては、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理を行なう特性補正部を備えた表示装置。
【請求項１９】
表示部、
保持容量、
映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタ、及び、
保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタ
を具備する表示素子が配列されており、
更に、書込トランジスタに供給される映像信号を生成する信号生成部と、
１フィールド期間を複数に分割した一の分割期間においては、駆動トランジスタの閾値補正を行ない、他の分割期間においては、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理を行なう特性補正部、
とを備えた電子機器。
【請求項２０】
表示部を駆動する駆動トランジスタを備えた画素回路を駆動する方法であって、
１フィールド期間を複数に分割した一の分割期間においては、駆動トランジスタの閾値補正を行ない、他の分割期間においては、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理を行なう画素回路の駆動方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１３−３５６９（Ｐ２０１３−３５６９Ａ）
【公開日】平成２５年１月７日（２０１３．１．７）
【国際特許分類】
【出願番号】特願２０１１−１３８２５６（Ｐ２０１１−１３８２５６）
【出願日】平成２３年６月２２日（２０１１．６．２２）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２５年１月７日（２０１３．１．７）
【国際特許分類】
【出願日】平成２３年６月２２日（２０１１．６．２２）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]