発光装置および電子機器
【課題】簡易な構成で発光素子の階調を補正する。
【解決手段】複数の発光素子Ｅは、複数の信号線１４の各々に対応して配置されて階調信号Ｘに応じた階調に制御される。補正回路４２は、複数の発光素子Ｅの各々の階調データＰを順次に取得して補正階調データＱを生成する。信号線駆動回路３４は、補正回路４２から順次に供給される補正階調データＱを信号線１４毎に分配するとともに分配後の各補正階調データＱに応じた階調信号Ｘを前記各信号線１４に出力する。補正回路４２は、複数の発光素子Ｅの各々の階調データＰを、当該発光素子Ｅの過去の補正階調データＱに対応した参照データＲを利用して補正する
【解決手段】複数の発光素子Ｅは、複数の信号線１４の各々に対応して配置されて階調信号Ｘに応じた階調に制御される。補正回路４２は、複数の発光素子Ｅの各々の階調データＰを順次に取得して補正階調データＱを生成する。信号線駆動回路３４は、補正回路４２から順次に供給される補正階調データＱを信号線１４毎に分配するとともに分配後の各補正階調データＱに応じた階調信号Ｘを前記各信号線１４に出力する。補正回路４２は、複数の発光素子Ｅの各々の階調データＰを、当該発光素子Ｅの過去の補正階調データＱに対応した参照データＲを利用して補正する
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ素子などの発光素子を駆動する技術に関する。
【背景技術】
【０００２】
発光素子の階調（輝度）を補正する技術が従来から提案されている。例えば、発光素子の電気的な特性（例えば両端間の電圧と階調または電流との関係）が温度に応じて変化するという性質を考慮して、特許文献１には、温度の変化に起因した発光素子の階調の誤差を補償する技術が開示されている。具体的には、走査線毎に設置された温度検出体（サーミスタ）の検出温度に応じて各走査線の電位を制御することで発光素子の階調の誤差が補償される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−２１４８２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、発光素子の階調を補正する技術のもとでは、補正に必要な要素を設置することで発光装置の構成が複雑化または大型化するという問題がある。例えば、特許文献１の技術では、走査線毎に温度検出体が設置されるから、発光装置が大型化するとともに製造コストが増大する。以上の事情に鑑みて、本発明は、簡易な構成で発光素子の階調を補正することを目的とする。
【課題を解決するための手段】
【０００５】
以上の課題を解決するために、本発明に係る発光装置は、複数の信号線の各々に対応して配置されて階調信号に応じた階調に制御される複数の発光素子と、複数の発光素子の各々の階調データを順次に取得して補正階調データを生成する補正手段と、補正手段から順次に供給される補正階調データを信号線毎に分配するとともに分配後の各補正階調データに応じた階調信号を対応する信号線に出力する信号線駆動回路とを具備し、補正手段は、複数の発光素子の各々の階調データを、当該発光素子の過去の補正階調データに応じた参照データを利用して補正する。以上の構成においては、過去の補正階調データに対応した参照データを利用して階調データが補正されるから、簡易な構成で発光素子の階調を補正することが可能である。
【０００６】
例えば、参照データに対応する過去の補正階調データの示す階調が高いほど、新たな補正階調データの示す階調が低くなるように、補正手段が階調データを補正する構成によれば、発光素子の温度を検出する要素（例えばサーミスタ）を必要とせずに、各発光素子の温度の変化に起因した階調の誤差を低減することが可能である。例えば、補正手段は、参照データの示す階調が高いほど小さくなるように算定された係数を乗算することで階調データを補正する。また、補正手段による補正後の補正階調データが信号線毎に分配される（すなわち、各信号線に対応する複数の補正階調データの生成に補正手段が共用される）から、分配後の階調データを補正する構成と比較して、補正手段の個数が削減されるという利点もある。
【０００７】
本発明の好適な態様において、複数の発光素子は、複数の走査線と複数の信号線との各交差に対応して配列され、複数の走査線の各々を順次に選択する走査線駆動回路と、補正手段が生成した補正階調データに応じた参照データを保持する記憶回路とを具備し、信号線駆動回路は、走査線の選択に同期して順次に階調信号を出力し、補正手段は、参照データを記憶回路から取得して階調データを補正する。以上の構成においては、参照データが記憶回路に保持されるから、補正手段が特定の画素回路の階調データを補正する適切な時点で、当該画素回路の過去の補正階調データに応じた参照データを補正回路が取得できるという利点がある。
【０００８】
さらに好適な態様において、信号線駆動回路は、補正手段から供給される補正階調データを順次に後段に転送する複数の転送回路を含み、記憶回路は、複数の転送回路による転送後の補正階調データに応じた参照データを保持する。以上の態様においては、複数の転送回路による転送で補正階調データが遅延するから、補正回路による生成の直後の補正階調データに応じた参照データが記憶回路に保持される構成（記憶回路による参照データの保持前に補正階調データに遅延が付与されない構成）と比較して、参照データを所定の時点まで遅延させるために記憶回路に必要となる容量が削減されるという利点がある。
【０００９】
なお、補正階調データに対応した参照データを保持する構成は、補正階調データをそのまま参照データとして記憶回路に保持する構成と、補正階調データを所定の規則で変換した参照データを記憶回路に保持する構成とを包含する。後者の構成として、例えば、補正階調データのビット列のうちの一部のビット（例えば上位に位置する１以上のビット）を参照データとして保持する構成を採用すれば、記憶回路に必要な容量が削減されるという利点がある。
【００１０】
本発明の好適な態様において、補正手段は、複数の発光素子のうちの一の発光素子の階調データを、当該一の発光素子の過去の補正階調データに応じた参照データと、当該一の発光素子に隣合う少なくとも１個の発光素子の過去の補正階調データに応じた参照データとを利用して補正する。以上の態様においては、一の発光素子の階調データの補正に他の発光素子の参照データが使用されるから、周囲の発光素子の温度の変化に起因した各発光素子の階調の誤差も低減される。例えば、補正手段は、一の発光素子の一方側に位置する発光素子の参照データと、一の発光素子の他方側に位置する発光素子の参照データとの加算値が大きいほど小さくなるように算定された係数を乗算することで一の発光素子の階調データを補正する。
【００１１】
補正手段による補正の方法は、参照データを変数とした演算に限定されない。具体的には、補正後の階調データの生成に参照データを直接的には使用しない構成も採用される。例えば、補正手段は、複数の範囲のうち過去の階調データに対応した参照データの数値が属する範囲について設定された係数を使用して階調データを補正する。
【００１２】
本発明に係る発光装置は各種の電子機器に利用される。電子機器の典型例は、発光装置を表示装置として利用した機器である。本発明に係る電子機器としてはパーソナルコンピュータや携帯電話機が例示される。もっとも、本発明に係る発光装置の用途は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成するための露光装置（露光ヘッド）としても本発明の発光装置が適用される。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１実施形態に係る発光装置のブロック図である。
【図２】発光装置の動作のタイミングチャートである。
【図３】画素回路の回路図である。
【図４】信号線駆動回路および記憶回路のブロック図である。
【図５】第２実施形態における信号線駆動回路および記憶回路のブロック図である。
【図６】第３実施形態における補正回路の動作のフローチャートである。
【図７】変形例に係る発光装置のブロック図である。
【図８】電子機器（パーソナルコンピュータ）の斜視図である。
【図９】電子機器（携帯電話機）の斜視図である。
【図１０】電子機器（携帯情報端末）の斜視図である。
【発明を実施するための形態】
【００１４】
＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る発光装置のブロック図である。発光装置１００は、画像を表示する表示装置として電子機器に搭載される。図１に示すように、発光装置１００は、発光素子Ｅを含む複数の画素回路ＰXが配列された画素部（表示領域）１０と、各画素回路ＰXを駆動する駆動回路３０と、駆動回路３０を制御する制御回路４０と、発光素子Ｅの輝度の補正に使用されるデータを保持する記憶回路５０とを具備する。駆動回路３０は、走査線駆動回路３２と信号線駆動回路３４とを含んで構成される。
【００１５】
画素部１０には、ｘ方向に延在するＭ本の走査線１２と、ｘ方向に交差するｙ方向に延在するＮ本の信号線１４とが形成される（ＭおよびＮは自然数）。各画素回路ＰXは、走査線１２と信号線１４との各交差に対応して配置され、ｘ方向およびｙ方向に沿って縦Ｍ行×横Ｎ列の行列状に配列する。なお、以下の説明においては、第ｍ行（ｍ＝１〜Ｍ）に関連する要素の符号に便宜的に添字[m]を付加し、第ｍ行の第ｎ列（ｎ＝１〜Ｎ）に関連する要素の符号に便宜的に添字[m,n]を付加する場合がある。
【００１６】
制御回路４０は、各画素回路ＰXの駆動に使用される信号を駆動回路３０に出力する。例えば、制御回路４０は、図２の垂直走査期間Ｆ（……，Ｆ[k-1]，Ｆ[k]，……）や水平走査期間Ｈ（Ｈ[1]，……，Ｈ[m-1]，Ｈ[m]，Ｈ[m+1]，……，Ｈ[M]）を規定する同期信号を走査線駆動回路３２および信号線駆動回路３４に供給する。また、制御回路４０は、各行のＮ個の画素回路ＰXの各々に割当てられた期間（ドット周期）を規定するクロック信号（ドットクロック）ＣLXや、図２のように水平走査期間Ｈの始点を規定するラッチ信号ＬPを生成して信号線駆動回路３４に供給する。なお、以下の説明においては、垂直走査期間Ｆ[k]に関連する要素の符号に便宜的に添字_kを付加する場合がある。
【００１７】
図１の走査線駆動回路３２は、Ｍ系統の走査信号Ｙ（Ｙ[1]〜Ｙ[M]）の出力でＭ本の走査線１２の各々を順次に選択する。図２に示すように、第ｍ行の走査線１２に出力される走査信号Ｙ[m]は、各垂直走査期間Ｆ内の第ｍ番目の水平走査期間Ｈ[m]にて選択電位（走査線１２の選択を意味するアクティブレベル）に制御され、水平走査期間Ｈ[m]以外で非選択電位（非アクティブレベル）に維持される。
【００１８】
図１の制御回路４０には、各画素回路ＰXの階調（発光素子Ｅの輝度）を指定する階調データＰが上位装置（図示略）から順次に供給される。図２に示すように、第ｍ行に位置するＮ個の画素回路ＰXの各々の階調データＰ（Ｐ[m,1]〜Ｐ[m,N]）は、第ｍ行が選択される水平走査期間Ｈ[m]の直前の水平走査期間Ｈ[m-1]内に、第Ｎ列から第１列に向かう順番（Ｐ[m,N]→Ｐ[m,N-1]→……→Ｐ[m,2]→Ｐ[m,1]）でクロック信号ＣLXに同期して制御回路４０に供給される。階調データＰは、例えば、最低階調を意味するゼロから最高階調を意味する255までの256段階の何れかの数値を指定する８ビットのデジタルデータである。
【００１９】
図１に示すように、制御回路４０は、階調データＰを補正する補正回路４２を含んで構成される。補正回路４２は、１個の画素回路ＰXの階調データＰが上位装置から供給されるたびに当該階調データＰを補正して出力する。補正回路４２による補正後の階調データ（以下「補正階調データ」という）Ｑは順次に信号線駆動回路３４に供給される。例えば、第ｍ行に位置するＮ個の画素回路ＰXの各々の補正階調データＱ[m,1]〜Ｑ[m,N]は、図２に示すように、水平走査期間Ｈ[m-1]において、第Ｎ列から第１列に向かう順番（Ｑ[m,N]→Ｑ[m,N-1]→……→Ｑ[m,2]→Ｑ[m,1]）でクロック信号ＣLXに同期して順次に信号線駆動回路３４に出力される。なお、図１では補正回路４２を制御回路４０に搭載したが、補正回路４２は制御回路４０とは別個の回路として実装され得る。
【００２０】
図１の信号線駆動回路３４は、各画素回路ＰXに階調を指示する階調信号Ｘ（Ｘ[1]〜Ｘ[N]）を走査線駆動回路３２による走査線１２の選択に同期してＮ本の信号線１４の各々に出力する。具体的には、信号線駆動回路３４は、制御回路４０（補正回路４２）から順次に供給される補正階調データＱを信号線１４毎のＮ系統に点順次で分配し、分配後の各系統の補正階調データＱ（Ｑ[m,1]〜Ｑ[m,N]）に応じた階調信号Ｘ（Ｘ[1]〜Ｘ[N]）を生成してＮ本の信号線１４に並列に出力する。図２に示すように、第ｍ行の走査線１２が選択される水平走査期間Ｈ[m]にて第ｎ列の信号線１４に出力される階調信号Ｘ[n]は、第ｍ行の第ｎ列に位置する画素回路ＰXの階調データＰ[m,n]に応じた電位Ｖ[m,n]に設定される。
【００２１】
図３は、画素回路ＰXの回路図である。図３においては、第ｍ行の第ｎ列に位置する１個の画素回路ＰXのみが代表的に図示されている。図３に示すように、画素回路ＰXは、発光素子Ｅと駆動トランジスタＴDRと選択スイッチＴSLと保持容量Ｃとを含んで構成される。なお、駆動トランジスタＴDRや選択スイッチＴSLの導電型は、図３の例示から任意に変更される。
【００２２】
発光素子Ｅと駆動トランジスタＴDRとは、高位側電源ＶHと低位側電源（接地電位）ＶLとの間に直列に配置される。発光素子Ｅは、陽極と陰極との間に有機ＥＬ（Electroluminescence）材料の発光層を介在させた有機ＥＬ素子である。発光素子Ｅの陰極は低位側電源ＶLに接続される。発光素子Ｅは、駆動電流ＩDRの電流量に応じた輝度で発光する。
【００２３】
駆動トランジスタＴDRは、自身のゲートの電位に応じて駆動電流ＩDR（ソース−ドレイン間の電流）の電流量を制御するＰチャネル型の薄膜トランジスタである。駆動トランジスタＴDRのソースは高位側電源ＶHに接続され、ドレインは発光素子Ｅの陽極に接続される。
【００２４】
保持容量Ｃは、駆動トランジスタＴDRのゲートと高位側電源ＶH（または他の定電位線）との間に介在して駆動トランジスタＴDRのゲートの電位を保持する。選択スイッチＴSLは、駆動トランジスタＴDRのゲートと第ｎ列の信号線１４との間に介在して両者の電気的な接続（導通／非導通）を制御するＮチャネル型の薄膜トランジスタである。第ｍ行の各画素回路ＰXの選択スイッチＴSLのゲートは第ｍ行の走査線１２に接続される。
【００２５】
走査信号Ｙ[m]が水平走査期間Ｈ[m]にて選択電位に設定されると、第ｍ行の各画素回路ＰXの選択スイッチＴSLがオン状態に変化するから、信号線１４に供給されている階調信号Ｘ[n]の電位Ｖ[m,n]が選択スイッチＴSLを介して駆動トランジスタＴDRのゲートに供給される。駆動トランジスタＴDRのゲートの電位は、走査信号Ｙ[m]が非選択電位に設定されることで選択スイッチＴSLがオフ状態に遷移しても保持容量Ｃによって電位Ｖ[m,n]に保持される。以上の状態においては、駆動トランジスタＴDRのゲートの電位Ｖ[m,n]に応じた電流量の駆動電流ＩDRが高位側電源ＶHから駆動トランジスタＴDRを経由して発光素子Ｅに供給される。したがって、発光素子Ｅは、第ｍ行の走査線１２の選択時（水平走査期間Ｈ[m]）における階調信号Ｘ[n]の電位Ｖ[m,n]に応じた階調（輝度）に制御される。
【００２６】
図４は、信号線駆動回路３４および記憶回路５０のブロック図である。図４に示すように、信号線駆動回路３４は、分配回路３４２と出力回路３４４とを含んで構成される。分配回路３４２は、制御回路４０から順次に（シリアルに）供給される補正階調データＱ[m,1]〜Ｑ[m,N]をＮ系統に分配し、出力回路３４４は、分配回路３４２による分配後のＮ系統の補正階調データＱ[m,1]〜Ｑ[m,N]から階調信号Ｘ[1]〜Ｘ[N]を生成して各信号線１４に出力する。分配回路３４２にはクロック信号ＣLXが供給され、出力回路３４４にはラッチ信号ＬPが供給される。
【００２７】
分配回路３４２は、信号線１４の本数に相当するＮ段の転送回路（例えばフリップフロップ）６２で構成される。各転送回路６２は、前段の転送回路６２（第１段目の転送回路６２については補正回路４２）が出力する補正階調データＱを、クロック信号ＣLXに同期した時点で順次に取込んで出力する。第ｍ行の走査線１２が選択される水平走査期間Ｈ[m]の始点では、図４に示すように、第ｍ行のＮ個の画素回路ＰXの補正階調データＱ[m,1]〜Ｑ[m,N]が分配回路３４２から出力回路３４４に並列に出力される状態となる。
【００２８】
出力回路３４４は、Ｎ段の保持回路６４とＮ段の変換回路６６とで構成される。各保持回路６４には共通のラッチ信号ＬPが供給される。第ｎ段目の保持回路６４（例えばラッチ回路）は、第ｎ段目の転送回路６２が出力する補正階調データＱ[m,n]を、制御回路４０からのラッチ信号ＬPが規定する水平走査期間Ｈ[m]の始点にて取込むとともに当該補正階調データＱ[m,n]の出力を維持する。第ｎ段目の変換回路６６（例えば電圧出力型のＤ/Ａ変換器）は、第ｎ段目の保持回路６４が出力する補正階調データＱ[m,n]に応じた電位Ｖ[m,n]の階調信号Ｘ[n]を生成して第ｎ列目の信号線１４に出力する。したがって、水平走査期間Ｈ[m]においては、図２に示すように、補正階調データＱ[m,1]〜Ｑ[m,N]に応じた階調信号Ｘ[1]〜Ｘ[N]がＮ本の信号線１４に並列に出力される。
【００２９】
図４の記憶回路５０は、補正回路４２が生成した補正階調データＱ[m,n]を順次に参照データＲ[m,n]として保持するメモリである。記憶回路５０に保持された参照データＲ[m,n]は、所定の時間だけ保持（遅延）されたうえで、クロック信号ＣLXに同期して記憶回路５０から補正回路４２に順次に出力される。具体的には、垂直走査期間Ｆ[k-1]における第ｍ行の第ｎ列の画素回路ＰXの補正階調データＱ[m,n]_k-1は、参照データＲ[m,n]_k-1として記憶回路５０に保持され、図２に示すように、直後の垂直走査期間Ｆ[k]における当該画素回路ＰXの階調データＰ[m,n]_kが補正回路４２に供給される時点で、記憶回路５０から補正回路４２に出力される。
【００３０】
図４に示すように、記憶回路５０は、(M-1)段の記憶部５２を含んで構成される。各記憶部５２は、Ｎ個の参照データＲ（補正階調データＱ）を保持できる容量のラインバッファ回路である。第１段目の記憶部５２は、分配回路３４２のうち第Ｎ段目（最終段）の転送回路６２がクロック信号ＣLXに同期して順次に出力する補正階調データＱを取込んで参照データＲとして保持する。例えば、分配回路３４２と同様に、分配回路３４２から出力される補正階調データＱ[m,n]をクロック信号ＣLXに同期して順次にシフトするＮ段の転送回路が、第１段目の記憶部５２として採用される。
【００３１】
第２段目から第(M-2)段目までの各記憶部５２は、ラッチ信号ＬPが規定する水平走査期間Ｈの始点において、前段の記憶部５２が記憶するＮ個の参照データＲ（Ｒ[m,1]〜Ｒ[m.N]）を並列に取込んで保持する。第(M-1)段目（最終段）の記憶部５２は、第(M-2)段目の記憶部５２が出力するＮ個の参照データＲ（Ｒ[m,1]〜Ｒ[m,N]）をクロック信号ＣLXに同期して順次に出力する。したがって、図２に示すように、垂直走査期間Ｆ[k-1]内の階調データＰ[m,n]_k-1の補正（補正階調データＱ[m,n]_k-1の生成）から垂直走査期間Ｆの時間が経過した時点ｔ0では、垂直走査期間Ｆ[k]の階調データＰ[m,N]_kが上位装置から補正回路４２に供給されると同時に、垂直走査期間Ｆ[k-1]の補正階調データＱ[m,N]_k-1に相当する参照データＲ[m,N]_k-1が記憶回路５０から補正回路４２に供給される。
【００３２】
補正回路４２は、記憶回路５０から供給される参照データＲ[m,n]_k-1（過去の補正階調データＱ[m,n]_k-1）を利用して垂直走査期間Ｆ[k]内の階調データＰ[m,n]_kを補正することで、垂直走査期間Ｆ[k]内の画素回路ＰXの階調を指定する補正階調データＱ[m,n]_kを生成する。具体的には、補正回路４２は、参照データＲ[m,n]_k-1の示す階調が高いほど補正階調データＱ[m,n]_kの示す階調が低くなるように、階調データＰ[m,n]_kを補正する。
【００３３】
例えば、補正回路４２は、以下の数式(1)の演算を実行することで補正階調データＱ[m,n]_kを算定する。数式(1)の係数αは、数式(1a)で定義されるように、参照データＲ[m,n]_k-1の示す数値（階調）が大きいほど小さくなるように算定される（α≦１）。
Ｑ[m,n]_k＝Ｐ[m,n]_k×α ……(1)
α＝１−Ｒ[m,n]_k-1／ｄ ……(1a)
【００３４】
数式(1a)の除数ｄは、参照データＲ[m,n]_k-1が階調データＰ[m,n]_kの補正に寄与する度合の指標となる数値である。すなわち、除数ｄが小さいほど、補正階調データＱ[m,n]_kに対する参照データＲ[m,n]_k-1の影響は大きくなる。除数ｄは、階調データＰ[m,n]_kから補正階調データＱ[m,n]_kへの変化が発光素子Ｅの階調の変化に過度に影響しないように（例えば、発光素子Ｅの階調の変化が観察者に知覚されないように）、実験的または統計的に選定される。ただし、利用者が除数ｄを適宜に設定できる構成も好適である。また、除数ｄを２のべき乗とすれば、数式(1a)の除算を補正階調データＱ[m,n]_k-1のビットシフトのみで実現できる（補正回路４２の演算が簡素化される）という利点がある。
【００３５】
いま、参照データＲ[m,n]_k-1がゼロから255までの範囲内で設定されることを考慮して除数ｄを1024（＝２10）に設定すると、係数αは、0.75以上かつ１以下の範囲内で可変に設定される。したがって、参照データＲ[m,n]_k-1が、最低階調（発光素子Ｅの非発光）を意味するゼロである場合、補正回路４２が生成する補正階調データＱ[m,n]_kは補正前の階調データＰ[m,n]_kから変化しない（α＝１）。他方、参照データＲ[m,n]_k-1が、最低階調を意味する255である場合、補正回路４２が生成する補正階調データＱ[m,n]_kは、補正前の階調データＰ[m,n]_kに0.75を乗算した数値（階調）を指定する。
【００３６】
以上の形態においては、画素回路ＰXに過去に指定された階調に応じて階調データＰが補正される。具体的には、画素回路ＰXに過去に指定された階調が高いほど（すなわち発光素子Ｅに供給される駆動電流ＩDRの電流量が大きいほど）、補正階調データＱの階調が低くなるように階調データＰが補正される。したがって、垂直走査期間Ｆ[k-1]における補正階調データＱ[m,n]_k-1の階調が高いほど、直後の垂直走査期間Ｆ[k]における補正階調データＱ[m,n]_kの階調は低くなる。高階調に駆動されるほど（すなわち駆動電流ＩDRの電流量が大きいほど）発光素子Ｅの温度は上昇するから、第１実施形態によれば、駆動電流ＩDRの供給（すなわち発光）に起因した発光素子Ｅの温度の上昇が抑制される。すなわち、発光素子Ｅの温度の検出する要素（例えばサーミスタ）を必要とせずに、各発光素子Ｅの温度の変化に起因した階調の誤差を低減することが可能である。
【００３７】
ところで、階調データＰを補正する構成としては、各行の階調データＰ[m,1]〜Ｐ[m,N]をＮ系統に分配してから補正する構成（以下「対比例」という）も採用される。対比例においては、例えば、補正前の階調データＰが制御回路４０から分配回路３４２の第１段目の転送回路６２に順次に供給され、第ｎ段の転送回路６２から出力される階調データＰ[m,n]_kを参照データＲ[m,n]_k-1に応じて補正して第ｎ段の保持回路６４に出力する補正回路が、第ｎ段の転送回路６２と第ｎ段の保持回路６４との間に配置される。しかし、対比例の構成ではＮ個の補正回路が必要であるから、信号線駆動回路３４の回路規模や消費電力が増大するという問題がある。他方、第１実施形態においては、Ｎ列分の階調データＰ[m,1]〜Ｐ[m,N]の補正に共通の補正回路４２が利用されるから、対比例と比較して信号線駆動回路３４の回路規模や消費電力が削減されるという利点がある。
【００３８】
＜Ｂ：第２実施形態＞
次に、本発明の第２実施形態について説明する。なお、以下の各形態において作用や機能が第１実施形態と同等である要素については、以上と同じ符号を付して各々の詳細な説明を適宜に省略する。
【００３９】
図５は、第２実施形態における信号線駆動回路３４および記憶回路５０のブロック図である。第２実施形態の記憶回路５０は、第１実施形態と同様の(M-1)段の記憶部５２に加え、保持部５４および保持部５６を含んで構成される。保持部５４は、第(M-1)段目（最終段）の記憶部５２が出力する参照データＲをクロック信号ＣLXに同期して順次に取込むとともに当該参照データＲの出力を保持する。同様に、保持部５６は、保持部５４が出力する参照データＲをクロック信号ＣLXに同期して順次に取込むとともに当該参照データＲの出力を保持する。記憶回路５０から出力される参照データＲと保持部５４から出力される参照データＲと保持部５６から出力される参照データＲとが補正回路４２に供給される。
【００４０】
さらに詳述すると、第ｍ行の第ｎ列の画素回路ＰXの垂直走査期間Ｆ[k]における階調データＰ[m,n]_kが上位装置から補正回路４２に供給される時点では、図５に示すように、当該画素回路ＰXの過去の補正階調データＱ[m,n]_k-1に対応する参照データＲ[m,n]_k-1が保持部５４から補正回路４２に供給されるほか、参照データＲ[m,n-1]_k-1が記憶部５２から補正回路４２に供給され、参照データＲ[m,n+1]_k-1が保持部５６から補正回路４２に供給される。参照データＲ[m,n-1]_k-1は、第ｍ行の第ｎ列の画素回路ＰXに対してｘ方向の負側に位置する第(n-1)列目の画素回路ＰXの過去の補正階調データＱ[m,n-1]_k-1に相当し、参照データＲ[m,n+1]_k-1は、第ｍ行の第ｎ列の画素回路ＰXに対してｘ方向の正側に位置する第(n+1)列目の画素回路ＰXの過去の補正階調データＱ[m,n+1]_k-1に相当する。
【００４１】
補正回路４２は、垂直走査期間Ｆ[k-1]における第ｎ列の参照データＲ[m,n]_k-1と第(n-1)列の参照データＲ[m,n-1]_k-1と第(n+1)列の参照データＲ[m,n+1]_k-1とに応じて階調データＰ[m,n]_kを補正することで垂直走査期間Ｆ[k]の補正階調データＱ[m,n]_kを生成する。さらに詳述すると、補正回路４２は、第ｎ列（自列）の参照データＲ[m,n]_k-1の示す階調が高いほど、新たな補正階調データＱ[m,n]_kの示す階調が低くなり、かつ、第(n-1)列の参照データＲ[m,n-1]_k-1または第(n+1)列の参照データＲ[m,n+1]_k-1が高いほど、新たな補正階調データＱ[m,n]_kの示す階調が低くなるように、階調データＰ[m,n]_kを補正する。
【００４２】
例えば、補正回路４２は、以下の数式(2)の演算を実行することで補正階調データＱ[m,n]_kを算定する。数式(2)の係数βは数式(2a)で定義される。数式(2b)で定義されるように、第ｎ列の参照データＲ[m,n]_k-1が大きいほど数式(2a)の係数β1は大きくなる（数式(2)の係数βは小さくなる）。また、数式(2c)で定義されるように、第(n-1)列の参照データＲ[m,n-1]_k-1と第(n+1)列の参照データＲ[m,n+1]_k-1との加算値が大きいほど数式(2a)の係数β2は大きくなる（数式(2)の係数βは小さくなる）。
Ｑ[m,n]_k＝Ｐ[m,n]_k×β ……(2)
β＝１−（β1＋β2） ……(2a)
β1＝Ｒ[m,n]_k-1／ｄ1 ……(2b)
β2＝（Ｒ[m,n-1]_k-1＋Ｒ[m,n+1]_k-1）／ｄ2 ……(2c)
【００４３】
なお、ｘ方向の負側に画素回路ＰXが存在しない第１列の画素回路ＰXの階調データＰ[m,1]_kは、自列の参照データＲ[m,1]_k-1と第２列の参照データＲ[m,2]_k-1とに応じて補正される。すなわち、数式(2c)における参照データＲ[m,n-1]_k-1がゼロに設定される。同様に、第Ｎ列の画素回路ＰXに対してｘ方向の正側に画素回路ＰXは存在しないから、階調データＰ[m,N]_kは、第Ｎ列の参照データＲ[m,N]_k-1と第(N-1)列の参照データＲ[m,N-1]_k-1とに応じて補正される。すなわち、数式(2c)における参照データＲ[m,n+1]_k-1がゼロに設定される。
【００４４】
数式(2b)の除数ｄ1が小さいほど、参照データＲ[m,n]_k-1が階調データＰ[m,n]_kの補正に寄与する度合が大きくなる。同様に、数式(2c)の除数ｄ2が小さいほど、参照データＲ[m,n-1]_k-1と参照データＲ[m,n+1]_k-1との加算値が階調データＰ[m,n]_kの補正に寄与する度合が大きくなる。除数ｄ1および除数ｄ2は、階調データＰ[m,n]_kから階調データＱ[m,n]_kへの変化が発光素子Ｅの階調の変化に過度に影響しないように（例えば、発光素子Ｅの階調の変化が観察者に知覚されないように）、実験的または統計的に選定される。ただし、利用者が除数ｄ1や除数ｄ2を適宜に設定できる構成も好適である。
【００４５】
発光素子Ｅの電気的な特性は、他の発光素子Ｅの温度の上昇よりも自身の温度の上昇の影響を強く受ける。そこで、他の画素回路ＰXの参照データＲ[m,n±1]_k-1よりも自身の参照データＲ[m,n]_k-1のほうが階調データＰ[m,n]_kの補正に寄与する度合が大きくなるように、除数ｄ1は除数ｄ2よりも小さい数値に設定される。また、除数ｄ1や除数ｄ2を２のべき乗に設定すれば、数式(2b)や数式(2c)の除算を参照データＲのビットシフトのみで実現できるという利点がある。
【００４６】
例えば、除数ｄ1を1024（＝２10）に設定するとともに除数ｄ2を4096（＝２12）に設定すると、数式(2b)の係数β1はゼロ以上かつ0.25以下の数値となり、数式(2c)の係数β2はゼロ以上かつ0.12以下の数値となる。したがって、係数βは、0.63（＝１−(0.25＋0.12)）以上かつ１以下の範囲内で可変に設定される。すなわち、第ｎ列の参照データＲ[m,n]_k-1および隣接列の参照データＲ[m,n±1]_k-1の双方が最低階調を意味するゼロである場合、第ｎ列の補正階調データＱ[m,n]_kは補正前の階調データＰ[m,n]_kから変化しない（β＝１）。一方、参照データＲ[m,n]_k-1および参照データＲ[m,n±1]_k-1の双方が最高階調を意味する255である場合、第ｎ列の補正階調データＱ[m,n]_kは、補正前の階調データＰ[m,n]_kに0.63を乗算した数値（階調）を指定する。
【００４７】
第２実施形態においては、各発光素子Ｅの過去の補正階調データＱ[m,n]_k-1に対応する参照データＲ[m,n]_k-1が階調データＰ[m,n]_kの補正に使用されるから、第１実施形態と同様の効果が実現される。さらに、第ｎ列の発光素子Ｅの階調データＰ[m,n]_kの補正に第(n±1)列の各発光素子Ｅの参照データＲ[m,n±1]_k-1が使用されるから、周囲の発光素子Ｅの温度の変化に起因した各発光素子Ｅの階調の誤差も低減されるという利点がある。
【００４８】
＜Ｃ：第３実施形態＞
次に、本発明の第３実施形態について説明する。図６は、第３実施形態の動作のフローチャートである。階調データＰ[m,n]_kが上位装置から供給されるたびに補正回路４２が図６の処理を実行する。垂直走査期間Ｆ[k]内の階調データＰ[m,n]_kの供給時に、過去の補正階調データＱ[m,n]_k-1に相当する参照データＲ[m,n]_k-1が補正回路４２に供給される動作は第１実施形態と同様である。
【００４９】
図６に示すように、補正回路４２は、記憶回路５０から供給される参照データＲ[m,n]_k-1の数値が閾値ＤTH_Lを下回るか否かを判定する（ステップＳ1）。ステップＳ1の結果が肯定である場合（Ｒ[m,n]_k-1＜ＤTH_L）、補正回路４２は、所定の係数γ1を階調データＰ[m,n]_kに乗算することで補正階調データＱ[m,n]_kを算定する（ステップＳ2）。係数γ1は例えば１に設定される。したがって、ステップＳ2では階調データＰ[m,n]_kがそのままの内容で補正階調データＱ[m,n]_kとして出力される（ステップＳ2）。
【００５０】
ステップＳ1の結果が否定である場合、補正回路４２は、参照データＲ[m,n]_k-1の数値が閾値ＤTH_Hを下回るか否かを判定する（ステップＳ3）。閾値ＤTH_Hは、閾値ＤTH_Lを上回る数値に設定される。ステップＳ3の結果が肯定である場合（ＤTH_L≦Ｒ[m,n]_k-1＜ＤTH_H）、補正回路４２は、所定の係数γ2を階調データＰ[m,n]_kに乗算することで補正階調データＱ[m,n]_kを算定する（ステップＳ4）。係数γ2は、ステップＳ2の係数γ1を下回る数値に設定される（γ2＜γ1＝１）。したがって、参照データＲ[m,n]_k-1が閾値ＤTH_Lから閾値ＤTH_Hまでの中間調を指定する場合（Ｓ3：YES）の補正階調データＱ[m,n]_kは、参照データＲ[m,n]_k-1の数値がゼロから閾値ＤTH_Lまでの低階調を指定する場合（Ｓ1：YES）の補正階調データＱ[m,n]_kを下回る。
【００５１】
一方、ステップＳ3の結果が否定である場合（Ｒ[m,n]_k-1≧ＤTH_H）、補正回路４２は、所定の係数γ3を階調データＰ[m,n]_kに乗算することで補正階調データＱ[m,n]_kを算定する（ステップＳ5）。係数γ3は、ステップＳ4の係数γ2を下回る数値に設定される（γ3＜γ2＜γ1）。したがって、参照データＲ[m,n]_k-1が閾値ＤTH_Hを上回る高階調を指定する場合（Ｓ3：NO）の補正階調データＱ[m,n]_kは、参照データＲ[m,n]_k-1が閾値ＤTH_Lから閾値ＤTH_Hまでの中間調を指定する場合（Ｓ3：YES）の補正階調データＱ[m,n]_kを下回る。以上のように、画素回路ＰXに対して過去に指定された階調が高いほど、補正階調データＱの階調が低くなるように階調データＰが補正される。したがって、第１実施形態と同様の効果が実現される。
【００５２】
以上に例示した閾値（ＤTH_L，ＤTH_H）や係数（γ1〜γ3）は、階調データＰ[m,n]_kから補正階調データＱ[m,n]_kへの変化が発光素子Ｅの階調の変化に過度に影響しないように（例えば、発光素子Ｅの階調の変化が観察者に知覚されないように）、実験的または統計的に選定される。なお、参照データＲ[m,n]_k-1の数値の範囲を区分した区間毎に別個の係数（γ1〜γ3）を適用する以上の構成では、参照データＲ[m,n]_k-1が１個の区間内で変化した場合でも、補正に適用される係数は変化しない。したがって、補正前の階調データＰ[m,n]_kと補正階調データＱ[m,n]_kとの関係を参照データＲ[m,n]_k-1に応じて精緻に制御するという観点からすると、参照データＲ[m,n]_k-1の数値の範囲を更に細分化することが望ましい。ただし、参照データＲ[m,n]_k-1の数値の範囲が細分化されるほど補正回路４２による判定の回数が増加する。一方、第１実施形態や第２実施形態のように補正階調データＱ[m,n]_kの演算の変数として直接的に参照データＲ[m,n]_k-1を使用する態様では、参照データＲ[m,n]_k-1の大小の判定を不要としながら、階調データＰ[m,n]_kと補正階調データＱ[m,n]_kとの関係を参照データＲ[m,n]_k-1に応じて精緻に制御できるという利点がある。
【００５３】
以上の例示から理解されるように、参照データＲ[m,n]_k-1を変数とする演算で補正階調データＱ[m,n]_kを算定する態様（第１実施形態や第２実施形態）に加えて、補正階調データＱ[m,n]_kの算定に適用される係数（γ1〜γ3）を決定するための判定に参照データＲ[m,n]_k-1を利用する態様（すなわち、補正階調データＱ[m,n]_kの演算に直接的には参照データＲ[m,n]_k-1を使用しない態様）も本発明は包含する。
【００５４】
＜Ｄ：変形例＞
以上の各形態は様々に変形される。各形態に対する変形の具体的な態様を以下に例示する。なお、以下の例示から２以上の態様を任意に選択して組合わせてもよい。
【００５５】
（１）変形例１
以上の各形態においては、複数の画素回路ＰXがｘ方向およびｙ方向にわたって行列状に配列された発光装置１００を例示したが、図７に示すように、Ｎ個の画素回路ＰXがｘ方向のみに配列された発光装置１００Aにも本発明は適用される。各画素回路ＰXを行単位で選択する必要は無いから、発光装置１００Aにおいては図１の走査線１２や走査線駆動回路３２が省略される。信号線駆動回路３４は、水平走査期間Ｈ[m]における階調信号Ｘ[n]の電位Ｖ[n]を補正階調データＱ[n]_mに応じて制御する。以上の発光装置１００Aは、例えば、電子写真方式の画像形成装置の像担持体（例えば感光体ドラム）を露光する露光装置として利用される。
【００５６】
水平走査期間Ｈ[m]内の第ｎ列の画素回路ＰXの階調データＰ[n]_mが上位装置から補正回路４２に供給される時点では、図７に示すように、直前の水平走査期間Ｈ[m-1]における当該画素回路ＰXの補正階調データＱ[n]_m-1に応じた参照データＲ[n]_m-1が補正回路４２に供給される。補正階調データＱ[n]_m-1は、分配回路３４２の各転送回路６２による転送で、補正回路４２による生成から水平走査期間Ｈの時間だけ遅延したうえで、階調データＰ[n]_mの補正のために補正回路４２に供給される。図７のように補正階調データＱを分配回路３４２のＮ個の転送回路６２で順次に転送する構成では、分配回路３４２に対する補正階調データＱの入力から出力までに水平走査期間Ｈが経過するから、第Ｎ段の転送回路６２から出力された補正階調データＱ[n]_m-1が参照データＲ[n]_m-1として順次に補正回路４２に供給される。したがって、図１の記憶回路５０は不要である。
【００５７】
なお、水平走査期間Ｈ[m]における第ｎ列の画素回路ＰXの階調データＰ[n]の補正に、直前の水平走査期間Ｈ[m-1]における第ｎ列の画素回路ＰXの階調データＰ[n]_m-1と、当該画素回路ＰXに隣接する画素回路ＰXの階調データＰ（Ｐ[n±1]_m-1）とを利用する第２実施形態の構成や、補正階調データＱ[n]_m-1の数値の範囲に応じた係数を階調データＰ[n]_mの補正に利用する第３実施形態の構成は、Ｎ個の画素回路ＰXを単列に配置した図７の構成にも同様に適用される。
【００５８】
（２）変形例２
以上の形態においては、補正階調データＱを参照データＲとして階調データＰの補正に利用したが、補正階調データＱと参照データＲとが共通する必要はない。例えば、補正階調データＱ[m,n]_kのビット列のうちの一部のビット（例えば上位に位置する１個以上のビット）のみが参照データＲ[m,n]_kとして階調データＰの補正に利用され得る。以上の構成によれば、記憶回路５０に必要な容量や参照データＲの伝送線の本数が削減されるという利点がある。また、補正階調データＱ[m,n]_kに対する所定の処理で参照データＲ[m,n]_kを生成する構成も採用される。
【００５９】
また、階調データＰを補正する方法は適宜に変更される。例えば、以上の各形態においては、階調データＰ[m,n]_kと係数（α，β，γ1〜γ3）との乗算で補正階調データＱ[m,n]_kを生成したが、階調データＰ[m,n]_kと係数（α，β，γ1〜γ3）との加算や減算で補正階調データＱ[m,n]_kを生成する構成も採用される。以上の説明から理解されるように、各形態における補正回路４２は、発光素子Ｅの過去の補正階調データＱ[m,n]_k-1に対応した参照データＲ[m,n]_k-1を利用して当該発光素子Ｅの階調データＰ[m,n]_kを補正する要素として包括される。
【００６０】
（３）変形例３
以上の各形態においては、補正回路４２が生成した補正階調データＱを分配回路３４２の各転送回路６２で転送したうえで記憶回路５０に格納する構成を例示したが、補正回路４２が生成した補正階調データＱを直接に記憶回路５０に供給して参照データＲとして保持する構成も採用される。ただし、補正階調データＱを補正回路４２から直接に記憶回路５０に供給する構成では、各転送回路６２による転送による遅延が補正階調データＱに付与されないから、記憶回路５０には、走査線１２の本数に相当するＭ段の記憶部５２が必要となる。他方、以上の各形態においては、各転送回路６２による補正階調データＱの転送後に参照データＲが記憶回路５０に格納される（すなわち、水平走査期間Ｈに相当する遅延が分配回路３４２にて付与される）から、記憶回路５０に必要な記憶部５２の段数は(M-1)段である。すなわち、以上の各形態によれば、補正階調データＱを補正回路４２から直接に記憶回路５０に供給する構成と比較して、記憶回路５０に必要な容量が削減されるという利点がある。
【００６１】
（４）変形例４
第２実施形態において、第ｍ行の第ｎ列に位置する画素回路ＰXの階調データＰ[m,n]_kの補正に利用される参照データＲは、第(n-1)列の参照データＲ[m,n-1]_k-1や第(n+1)列の参照データＲ[m,n+1]に限定されない。例えば、第ｍ行の第ｎ列に位置する画素回路ＰXの階調データＰ[m,n]_kの補正には、当該画素回路ＰXのｙ方向の負側に位置する画素回路ＰXの参照データＲ[m-1,n]_k-1や、ｙ方向の正側に位置する画素回路ＰXの参照データＲ[m+1,n]_k-1が利用され得る。
【００６２】
階調データＰ[m,n]_kの補正に利用される参照データＲの個数も任意に変更される。例えば、第ｍ行の第ｎ列に位置する画素回路ＰXの階調データＰ[m,n]_kの補正に、当該画素回路ＰXに対してｘ方向の両側に位置する各画素回路ＰXの参照データＲ[m,n±1]_k-1と、ｙ方向の両側に位置する各画素回路ＰXの参照データＲ[m±1,n]_k-1とを利用する形態も採用される。また、第ｍ行の第ｎ列の画素回路ＰXに対してｘ方向の負側に位置する複数の画素回路ＰXの参照データＲ（例えばＲ[m,n-2]_k-1，Ｒ[m,m-1]_k-1）と、ｘ方向の正側に位置する複数の画素回路ＰXの参照データＲ（例えばＲ[m,n+1]_k-1，Ｒ[m,n+2]_k-1）とを、階調データＰ[m,n]_kの補正に利用してもよい。
【００６３】
（５）変形例５
有機ＥＬ素子は発光素子の例示に過ぎない。例えば、無機ＥＬ素子やＬＥＤ（Light Emitting Diode）素子などの発光素子が配列された発光装置にも以上の各態様と同様に本発明が適用される。すなわち、本発明における発光素子は、電気エネルギの供給で発光する被駆動素子（典型的には電流駆動型の自発光素子）として包括される。
【００６４】
＜Ｅ：応用例＞
次に、以上の各態様に係る発光装置１００を利用した電子機器について説明する。図８ないし図１０には、発光装置１００を表示装置として採用した電子機器の形態が図示されている。
【００６５】
図８は、発光装置１００を採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、各種の画像を表示する発光装置１００と、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを具備する。
【００６６】
図９は、発光装置１００を適用した携帯電話機の構成を示す斜視図である。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２と、各種の画像を表示する発光装置１００とを備える。スクロールボタン３００２を操作することによって、発光装置１００に表示される画面がスクロールされる。
【００６７】
図１０は、発光装置１００を適用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す斜視図である。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２と、各種の画像を表示する発光装置１００とを備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった様々な情報が発光装置１００に表示される。
【００６８】
なお、本発明に係る発光装置が適用される電子機器としては、図８から図１０に例示した機器のほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、本発明に係る発光装置の用途は画像の表示に限定されない。例えば、電子写真方式の画像形成装置において露光により感光体ドラムに潜像を形成する露光装置としても本発明の発光装置は利用される。
【符号の説明】
【００６９】
１００，１００A……発光装置、１０……画素部、１２……走査線、１４……信号線、ＰX……画素回路、Ｅ……発光素子、３０……駆動回路、３２……走査線駆動回路、３４……信号線駆動回路、３４２……分配回路、３４４……出力回路、６２……転送回路、６４……保持回路、６６……変換回路、４０……制御回路、４２……補正回路、５０……記憶回路、５２……記憶部、５４，５６……保持部。
【技術分野】
【０００１】
本発明は、有機ＥＬ素子などの発光素子を駆動する技術に関する。
【背景技術】
【０００２】
発光素子の階調（輝度）を補正する技術が従来から提案されている。例えば、発光素子の電気的な特性（例えば両端間の電圧と階調または電流との関係）が温度に応じて変化するという性質を考慮して、特許文献１には、温度の変化に起因した発光素子の階調の誤差を補償する技術が開示されている。具体的には、走査線毎に設置された温度検出体（サーミスタ）の検出温度に応じて各走査線の電位を制御することで発光素子の階調の誤差が補償される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−２１４８２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、発光素子の階調を補正する技術のもとでは、補正に必要な要素を設置することで発光装置の構成が複雑化または大型化するという問題がある。例えば、特許文献１の技術では、走査線毎に温度検出体が設置されるから、発光装置が大型化するとともに製造コストが増大する。以上の事情に鑑みて、本発明は、簡易な構成で発光素子の階調を補正することを目的とする。
【課題を解決するための手段】
【０００５】
以上の課題を解決するために、本発明に係る発光装置は、複数の信号線の各々に対応して配置されて階調信号に応じた階調に制御される複数の発光素子と、複数の発光素子の各々の階調データを順次に取得して補正階調データを生成する補正手段と、補正手段から順次に供給される補正階調データを信号線毎に分配するとともに分配後の各補正階調データに応じた階調信号を対応する信号線に出力する信号線駆動回路とを具備し、補正手段は、複数の発光素子の各々の階調データを、当該発光素子の過去の補正階調データに応じた参照データを利用して補正する。以上の構成においては、過去の補正階調データに対応した参照データを利用して階調データが補正されるから、簡易な構成で発光素子の階調を補正することが可能である。
【０００６】
例えば、参照データに対応する過去の補正階調データの示す階調が高いほど、新たな補正階調データの示す階調が低くなるように、補正手段が階調データを補正する構成によれば、発光素子の温度を検出する要素（例えばサーミスタ）を必要とせずに、各発光素子の温度の変化に起因した階調の誤差を低減することが可能である。例えば、補正手段は、参照データの示す階調が高いほど小さくなるように算定された係数を乗算することで階調データを補正する。また、補正手段による補正後の補正階調データが信号線毎に分配される（すなわち、各信号線に対応する複数の補正階調データの生成に補正手段が共用される）から、分配後の階調データを補正する構成と比較して、補正手段の個数が削減されるという利点もある。
【０００７】
本発明の好適な態様において、複数の発光素子は、複数の走査線と複数の信号線との各交差に対応して配列され、複数の走査線の各々を順次に選択する走査線駆動回路と、補正手段が生成した補正階調データに応じた参照データを保持する記憶回路とを具備し、信号線駆動回路は、走査線の選択に同期して順次に階調信号を出力し、補正手段は、参照データを記憶回路から取得して階調データを補正する。以上の構成においては、参照データが記憶回路に保持されるから、補正手段が特定の画素回路の階調データを補正する適切な時点で、当該画素回路の過去の補正階調データに応じた参照データを補正回路が取得できるという利点がある。
【０００８】
さらに好適な態様において、信号線駆動回路は、補正手段から供給される補正階調データを順次に後段に転送する複数の転送回路を含み、記憶回路は、複数の転送回路による転送後の補正階調データに応じた参照データを保持する。以上の態様においては、複数の転送回路による転送で補正階調データが遅延するから、補正回路による生成の直後の補正階調データに応じた参照データが記憶回路に保持される構成（記憶回路による参照データの保持前に補正階調データに遅延が付与されない構成）と比較して、参照データを所定の時点まで遅延させるために記憶回路に必要となる容量が削減されるという利点がある。
【０００９】
なお、補正階調データに対応した参照データを保持する構成は、補正階調データをそのまま参照データとして記憶回路に保持する構成と、補正階調データを所定の規則で変換した参照データを記憶回路に保持する構成とを包含する。後者の構成として、例えば、補正階調データのビット列のうちの一部のビット（例えば上位に位置する１以上のビット）を参照データとして保持する構成を採用すれば、記憶回路に必要な容量が削減されるという利点がある。
【００１０】
本発明の好適な態様において、補正手段は、複数の発光素子のうちの一の発光素子の階調データを、当該一の発光素子の過去の補正階調データに応じた参照データと、当該一の発光素子に隣合う少なくとも１個の発光素子の過去の補正階調データに応じた参照データとを利用して補正する。以上の態様においては、一の発光素子の階調データの補正に他の発光素子の参照データが使用されるから、周囲の発光素子の温度の変化に起因した各発光素子の階調の誤差も低減される。例えば、補正手段は、一の発光素子の一方側に位置する発光素子の参照データと、一の発光素子の他方側に位置する発光素子の参照データとの加算値が大きいほど小さくなるように算定された係数を乗算することで一の発光素子の階調データを補正する。
【００１１】
補正手段による補正の方法は、参照データを変数とした演算に限定されない。具体的には、補正後の階調データの生成に参照データを直接的には使用しない構成も採用される。例えば、補正手段は、複数の範囲のうち過去の階調データに対応した参照データの数値が属する範囲について設定された係数を使用して階調データを補正する。
【００１２】
本発明に係る発光装置は各種の電子機器に利用される。電子機器の典型例は、発光装置を表示装置として利用した機器である。本発明に係る電子機器としてはパーソナルコンピュータや携帯電話機が例示される。もっとも、本発明に係る発光装置の用途は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成するための露光装置（露光ヘッド）としても本発明の発光装置が適用される。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１実施形態に係る発光装置のブロック図である。
【図２】発光装置の動作のタイミングチャートである。
【図３】画素回路の回路図である。
【図４】信号線駆動回路および記憶回路のブロック図である。
【図５】第２実施形態における信号線駆動回路および記憶回路のブロック図である。
【図６】第３実施形態における補正回路の動作のフローチャートである。
【図７】変形例に係る発光装置のブロック図である。
【図８】電子機器（パーソナルコンピュータ）の斜視図である。
【図９】電子機器（携帯電話機）の斜視図である。
【図１０】電子機器（携帯情報端末）の斜視図である。
【発明を実施するための形態】
【００１４】
＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る発光装置のブロック図である。発光装置１００は、画像を表示する表示装置として電子機器に搭載される。図１に示すように、発光装置１００は、発光素子Ｅを含む複数の画素回路ＰXが配列された画素部（表示領域）１０と、各画素回路ＰXを駆動する駆動回路３０と、駆動回路３０を制御する制御回路４０と、発光素子Ｅの輝度の補正に使用されるデータを保持する記憶回路５０とを具備する。駆動回路３０は、走査線駆動回路３２と信号線駆動回路３４とを含んで構成される。
【００１５】
画素部１０には、ｘ方向に延在するＭ本の走査線１２と、ｘ方向に交差するｙ方向に延在するＮ本の信号線１４とが形成される（ＭおよびＮは自然数）。各画素回路ＰXは、走査線１２と信号線１４との各交差に対応して配置され、ｘ方向およびｙ方向に沿って縦Ｍ行×横Ｎ列の行列状に配列する。なお、以下の説明においては、第ｍ行（ｍ＝１〜Ｍ）に関連する要素の符号に便宜的に添字[m]を付加し、第ｍ行の第ｎ列（ｎ＝１〜Ｎ）に関連する要素の符号に便宜的に添字[m,n]を付加する場合がある。
【００１６】
制御回路４０は、各画素回路ＰXの駆動に使用される信号を駆動回路３０に出力する。例えば、制御回路４０は、図２の垂直走査期間Ｆ（……，Ｆ[k-1]，Ｆ[k]，……）や水平走査期間Ｈ（Ｈ[1]，……，Ｈ[m-1]，Ｈ[m]，Ｈ[m+1]，……，Ｈ[M]）を規定する同期信号を走査線駆動回路３２および信号線駆動回路３４に供給する。また、制御回路４０は、各行のＮ個の画素回路ＰXの各々に割当てられた期間（ドット周期）を規定するクロック信号（ドットクロック）ＣLXや、図２のように水平走査期間Ｈの始点を規定するラッチ信号ＬPを生成して信号線駆動回路３４に供給する。なお、以下の説明においては、垂直走査期間Ｆ[k]に関連する要素の符号に便宜的に添字_kを付加する場合がある。
【００１７】
図１の走査線駆動回路３２は、Ｍ系統の走査信号Ｙ（Ｙ[1]〜Ｙ[M]）の出力でＭ本の走査線１２の各々を順次に選択する。図２に示すように、第ｍ行の走査線１２に出力される走査信号Ｙ[m]は、各垂直走査期間Ｆ内の第ｍ番目の水平走査期間Ｈ[m]にて選択電位（走査線１２の選択を意味するアクティブレベル）に制御され、水平走査期間Ｈ[m]以外で非選択電位（非アクティブレベル）に維持される。
【００１８】
図１の制御回路４０には、各画素回路ＰXの階調（発光素子Ｅの輝度）を指定する階調データＰが上位装置（図示略）から順次に供給される。図２に示すように、第ｍ行に位置するＮ個の画素回路ＰXの各々の階調データＰ（Ｐ[m,1]〜Ｐ[m,N]）は、第ｍ行が選択される水平走査期間Ｈ[m]の直前の水平走査期間Ｈ[m-1]内に、第Ｎ列から第１列に向かう順番（Ｐ[m,N]→Ｐ[m,N-1]→……→Ｐ[m,2]→Ｐ[m,1]）でクロック信号ＣLXに同期して制御回路４０に供給される。階調データＰは、例えば、最低階調を意味するゼロから最高階調を意味する255までの256段階の何れかの数値を指定する８ビットのデジタルデータである。
【００１９】
図１に示すように、制御回路４０は、階調データＰを補正する補正回路４２を含んで構成される。補正回路４２は、１個の画素回路ＰXの階調データＰが上位装置から供給されるたびに当該階調データＰを補正して出力する。補正回路４２による補正後の階調データ（以下「補正階調データ」という）Ｑは順次に信号線駆動回路３４に供給される。例えば、第ｍ行に位置するＮ個の画素回路ＰXの各々の補正階調データＱ[m,1]〜Ｑ[m,N]は、図２に示すように、水平走査期間Ｈ[m-1]において、第Ｎ列から第１列に向かう順番（Ｑ[m,N]→Ｑ[m,N-1]→……→Ｑ[m,2]→Ｑ[m,1]）でクロック信号ＣLXに同期して順次に信号線駆動回路３４に出力される。なお、図１では補正回路４２を制御回路４０に搭載したが、補正回路４２は制御回路４０とは別個の回路として実装され得る。
【００２０】
図１の信号線駆動回路３４は、各画素回路ＰXに階調を指示する階調信号Ｘ（Ｘ[1]〜Ｘ[N]）を走査線駆動回路３２による走査線１２の選択に同期してＮ本の信号線１４の各々に出力する。具体的には、信号線駆動回路３４は、制御回路４０（補正回路４２）から順次に供給される補正階調データＱを信号線１４毎のＮ系統に点順次で分配し、分配後の各系統の補正階調データＱ（Ｑ[m,1]〜Ｑ[m,N]）に応じた階調信号Ｘ（Ｘ[1]〜Ｘ[N]）を生成してＮ本の信号線１４に並列に出力する。図２に示すように、第ｍ行の走査線１２が選択される水平走査期間Ｈ[m]にて第ｎ列の信号線１４に出力される階調信号Ｘ[n]は、第ｍ行の第ｎ列に位置する画素回路ＰXの階調データＰ[m,n]に応じた電位Ｖ[m,n]に設定される。
【００２１】
図３は、画素回路ＰXの回路図である。図３においては、第ｍ行の第ｎ列に位置する１個の画素回路ＰXのみが代表的に図示されている。図３に示すように、画素回路ＰXは、発光素子Ｅと駆動トランジスタＴDRと選択スイッチＴSLと保持容量Ｃとを含んで構成される。なお、駆動トランジスタＴDRや選択スイッチＴSLの導電型は、図３の例示から任意に変更される。
【００２２】
発光素子Ｅと駆動トランジスタＴDRとは、高位側電源ＶHと低位側電源（接地電位）ＶLとの間に直列に配置される。発光素子Ｅは、陽極と陰極との間に有機ＥＬ（Electroluminescence）材料の発光層を介在させた有機ＥＬ素子である。発光素子Ｅの陰極は低位側電源ＶLに接続される。発光素子Ｅは、駆動電流ＩDRの電流量に応じた輝度で発光する。
【００２３】
駆動トランジスタＴDRは、自身のゲートの電位に応じて駆動電流ＩDR（ソース−ドレイン間の電流）の電流量を制御するＰチャネル型の薄膜トランジスタである。駆動トランジスタＴDRのソースは高位側電源ＶHに接続され、ドレインは発光素子Ｅの陽極に接続される。
【００２４】
保持容量Ｃは、駆動トランジスタＴDRのゲートと高位側電源ＶH（または他の定電位線）との間に介在して駆動トランジスタＴDRのゲートの電位を保持する。選択スイッチＴSLは、駆動トランジスタＴDRのゲートと第ｎ列の信号線１４との間に介在して両者の電気的な接続（導通／非導通）を制御するＮチャネル型の薄膜トランジスタである。第ｍ行の各画素回路ＰXの選択スイッチＴSLのゲートは第ｍ行の走査線１２に接続される。
【００２５】
走査信号Ｙ[m]が水平走査期間Ｈ[m]にて選択電位に設定されると、第ｍ行の各画素回路ＰXの選択スイッチＴSLがオン状態に変化するから、信号線１４に供給されている階調信号Ｘ[n]の電位Ｖ[m,n]が選択スイッチＴSLを介して駆動トランジスタＴDRのゲートに供給される。駆動トランジスタＴDRのゲートの電位は、走査信号Ｙ[m]が非選択電位に設定されることで選択スイッチＴSLがオフ状態に遷移しても保持容量Ｃによって電位Ｖ[m,n]に保持される。以上の状態においては、駆動トランジスタＴDRのゲートの電位Ｖ[m,n]に応じた電流量の駆動電流ＩDRが高位側電源ＶHから駆動トランジスタＴDRを経由して発光素子Ｅに供給される。したがって、発光素子Ｅは、第ｍ行の走査線１２の選択時（水平走査期間Ｈ[m]）における階調信号Ｘ[n]の電位Ｖ[m,n]に応じた階調（輝度）に制御される。
【００２６】
図４は、信号線駆動回路３４および記憶回路５０のブロック図である。図４に示すように、信号線駆動回路３４は、分配回路３４２と出力回路３４４とを含んで構成される。分配回路３４２は、制御回路４０から順次に（シリアルに）供給される補正階調データＱ[m,1]〜Ｑ[m,N]をＮ系統に分配し、出力回路３４４は、分配回路３４２による分配後のＮ系統の補正階調データＱ[m,1]〜Ｑ[m,N]から階調信号Ｘ[1]〜Ｘ[N]を生成して各信号線１４に出力する。分配回路３４２にはクロック信号ＣLXが供給され、出力回路３４４にはラッチ信号ＬPが供給される。
【００２７】
分配回路３４２は、信号線１４の本数に相当するＮ段の転送回路（例えばフリップフロップ）６２で構成される。各転送回路６２は、前段の転送回路６２（第１段目の転送回路６２については補正回路４２）が出力する補正階調データＱを、クロック信号ＣLXに同期した時点で順次に取込んで出力する。第ｍ行の走査線１２が選択される水平走査期間Ｈ[m]の始点では、図４に示すように、第ｍ行のＮ個の画素回路ＰXの補正階調データＱ[m,1]〜Ｑ[m,N]が分配回路３４２から出力回路３４４に並列に出力される状態となる。
【００２８】
出力回路３４４は、Ｎ段の保持回路６４とＮ段の変換回路６６とで構成される。各保持回路６４には共通のラッチ信号ＬPが供給される。第ｎ段目の保持回路６４（例えばラッチ回路）は、第ｎ段目の転送回路６２が出力する補正階調データＱ[m,n]を、制御回路４０からのラッチ信号ＬPが規定する水平走査期間Ｈ[m]の始点にて取込むとともに当該補正階調データＱ[m,n]の出力を維持する。第ｎ段目の変換回路６６（例えば電圧出力型のＤ/Ａ変換器）は、第ｎ段目の保持回路６４が出力する補正階調データＱ[m,n]に応じた電位Ｖ[m,n]の階調信号Ｘ[n]を生成して第ｎ列目の信号線１４に出力する。したがって、水平走査期間Ｈ[m]においては、図２に示すように、補正階調データＱ[m,1]〜Ｑ[m,N]に応じた階調信号Ｘ[1]〜Ｘ[N]がＮ本の信号線１４に並列に出力される。
【００２９】
図４の記憶回路５０は、補正回路４２が生成した補正階調データＱ[m,n]を順次に参照データＲ[m,n]として保持するメモリである。記憶回路５０に保持された参照データＲ[m,n]は、所定の時間だけ保持（遅延）されたうえで、クロック信号ＣLXに同期して記憶回路５０から補正回路４２に順次に出力される。具体的には、垂直走査期間Ｆ[k-1]における第ｍ行の第ｎ列の画素回路ＰXの補正階調データＱ[m,n]_k-1は、参照データＲ[m,n]_k-1として記憶回路５０に保持され、図２に示すように、直後の垂直走査期間Ｆ[k]における当該画素回路ＰXの階調データＰ[m,n]_kが補正回路４２に供給される時点で、記憶回路５０から補正回路４２に出力される。
【００３０】
図４に示すように、記憶回路５０は、(M-1)段の記憶部５２を含んで構成される。各記憶部５２は、Ｎ個の参照データＲ（補正階調データＱ）を保持できる容量のラインバッファ回路である。第１段目の記憶部５２は、分配回路３４２のうち第Ｎ段目（最終段）の転送回路６２がクロック信号ＣLXに同期して順次に出力する補正階調データＱを取込んで参照データＲとして保持する。例えば、分配回路３４２と同様に、分配回路３４２から出力される補正階調データＱ[m,n]をクロック信号ＣLXに同期して順次にシフトするＮ段の転送回路が、第１段目の記憶部５２として採用される。
【００３１】
第２段目から第(M-2)段目までの各記憶部５２は、ラッチ信号ＬPが規定する水平走査期間Ｈの始点において、前段の記憶部５２が記憶するＮ個の参照データＲ（Ｒ[m,1]〜Ｒ[m.N]）を並列に取込んで保持する。第(M-1)段目（最終段）の記憶部５２は、第(M-2)段目の記憶部５２が出力するＮ個の参照データＲ（Ｒ[m,1]〜Ｒ[m,N]）をクロック信号ＣLXに同期して順次に出力する。したがって、図２に示すように、垂直走査期間Ｆ[k-1]内の階調データＰ[m,n]_k-1の補正（補正階調データＱ[m,n]_k-1の生成）から垂直走査期間Ｆの時間が経過した時点ｔ0では、垂直走査期間Ｆ[k]の階調データＰ[m,N]_kが上位装置から補正回路４２に供給されると同時に、垂直走査期間Ｆ[k-1]の補正階調データＱ[m,N]_k-1に相当する参照データＲ[m,N]_k-1が記憶回路５０から補正回路４２に供給される。
【００３２】
補正回路４２は、記憶回路５０から供給される参照データＲ[m,n]_k-1（過去の補正階調データＱ[m,n]_k-1）を利用して垂直走査期間Ｆ[k]内の階調データＰ[m,n]_kを補正することで、垂直走査期間Ｆ[k]内の画素回路ＰXの階調を指定する補正階調データＱ[m,n]_kを生成する。具体的には、補正回路４２は、参照データＲ[m,n]_k-1の示す階調が高いほど補正階調データＱ[m,n]_kの示す階調が低くなるように、階調データＰ[m,n]_kを補正する。
【００３３】
例えば、補正回路４２は、以下の数式(1)の演算を実行することで補正階調データＱ[m,n]_kを算定する。数式(1)の係数αは、数式(1a)で定義されるように、参照データＲ[m,n]_k-1の示す数値（階調）が大きいほど小さくなるように算定される（α≦１）。
Ｑ[m,n]_k＝Ｐ[m,n]_k×α ……(1)
α＝１−Ｒ[m,n]_k-1／ｄ ……(1a)
【００３４】
数式(1a)の除数ｄは、参照データＲ[m,n]_k-1が階調データＰ[m,n]_kの補正に寄与する度合の指標となる数値である。すなわち、除数ｄが小さいほど、補正階調データＱ[m,n]_kに対する参照データＲ[m,n]_k-1の影響は大きくなる。除数ｄは、階調データＰ[m,n]_kから補正階調データＱ[m,n]_kへの変化が発光素子Ｅの階調の変化に過度に影響しないように（例えば、発光素子Ｅの階調の変化が観察者に知覚されないように）、実験的または統計的に選定される。ただし、利用者が除数ｄを適宜に設定できる構成も好適である。また、除数ｄを２のべき乗とすれば、数式(1a)の除算を補正階調データＱ[m,n]_k-1のビットシフトのみで実現できる（補正回路４２の演算が簡素化される）という利点がある。
【００３５】
いま、参照データＲ[m,n]_k-1がゼロから255までの範囲内で設定されることを考慮して除数ｄを1024（＝２10）に設定すると、係数αは、0.75以上かつ１以下の範囲内で可変に設定される。したがって、参照データＲ[m,n]_k-1が、最低階調（発光素子Ｅの非発光）を意味するゼロである場合、補正回路４２が生成する補正階調データＱ[m,n]_kは補正前の階調データＰ[m,n]_kから変化しない（α＝１）。他方、参照データＲ[m,n]_k-1が、最低階調を意味する255である場合、補正回路４２が生成する補正階調データＱ[m,n]_kは、補正前の階調データＰ[m,n]_kに0.75を乗算した数値（階調）を指定する。
【００３６】
以上の形態においては、画素回路ＰXに過去に指定された階調に応じて階調データＰが補正される。具体的には、画素回路ＰXに過去に指定された階調が高いほど（すなわち発光素子Ｅに供給される駆動電流ＩDRの電流量が大きいほど）、補正階調データＱの階調が低くなるように階調データＰが補正される。したがって、垂直走査期間Ｆ[k-1]における補正階調データＱ[m,n]_k-1の階調が高いほど、直後の垂直走査期間Ｆ[k]における補正階調データＱ[m,n]_kの階調は低くなる。高階調に駆動されるほど（すなわち駆動電流ＩDRの電流量が大きいほど）発光素子Ｅの温度は上昇するから、第１実施形態によれば、駆動電流ＩDRの供給（すなわち発光）に起因した発光素子Ｅの温度の上昇が抑制される。すなわち、発光素子Ｅの温度の検出する要素（例えばサーミスタ）を必要とせずに、各発光素子Ｅの温度の変化に起因した階調の誤差を低減することが可能である。
【００３７】
ところで、階調データＰを補正する構成としては、各行の階調データＰ[m,1]〜Ｐ[m,N]をＮ系統に分配してから補正する構成（以下「対比例」という）も採用される。対比例においては、例えば、補正前の階調データＰが制御回路４０から分配回路３４２の第１段目の転送回路６２に順次に供給され、第ｎ段の転送回路６２から出力される階調データＰ[m,n]_kを参照データＲ[m,n]_k-1に応じて補正して第ｎ段の保持回路６４に出力する補正回路が、第ｎ段の転送回路６２と第ｎ段の保持回路６４との間に配置される。しかし、対比例の構成ではＮ個の補正回路が必要であるから、信号線駆動回路３４の回路規模や消費電力が増大するという問題がある。他方、第１実施形態においては、Ｎ列分の階調データＰ[m,1]〜Ｐ[m,N]の補正に共通の補正回路４２が利用されるから、対比例と比較して信号線駆動回路３４の回路規模や消費電力が削減されるという利点がある。
【００３８】
＜Ｂ：第２実施形態＞
次に、本発明の第２実施形態について説明する。なお、以下の各形態において作用や機能が第１実施形態と同等である要素については、以上と同じ符号を付して各々の詳細な説明を適宜に省略する。
【００３９】
図５は、第２実施形態における信号線駆動回路３４および記憶回路５０のブロック図である。第２実施形態の記憶回路５０は、第１実施形態と同様の(M-1)段の記憶部５２に加え、保持部５４および保持部５６を含んで構成される。保持部５４は、第(M-1)段目（最終段）の記憶部５２が出力する参照データＲをクロック信号ＣLXに同期して順次に取込むとともに当該参照データＲの出力を保持する。同様に、保持部５６は、保持部５４が出力する参照データＲをクロック信号ＣLXに同期して順次に取込むとともに当該参照データＲの出力を保持する。記憶回路５０から出力される参照データＲと保持部５４から出力される参照データＲと保持部５６から出力される参照データＲとが補正回路４２に供給される。
【００４０】
さらに詳述すると、第ｍ行の第ｎ列の画素回路ＰXの垂直走査期間Ｆ[k]における階調データＰ[m,n]_kが上位装置から補正回路４２に供給される時点では、図５に示すように、当該画素回路ＰXの過去の補正階調データＱ[m,n]_k-1に対応する参照データＲ[m,n]_k-1が保持部５４から補正回路４２に供給されるほか、参照データＲ[m,n-1]_k-1が記憶部５２から補正回路４２に供給され、参照データＲ[m,n+1]_k-1が保持部５６から補正回路４２に供給される。参照データＲ[m,n-1]_k-1は、第ｍ行の第ｎ列の画素回路ＰXに対してｘ方向の負側に位置する第(n-1)列目の画素回路ＰXの過去の補正階調データＱ[m,n-1]_k-1に相当し、参照データＲ[m,n+1]_k-1は、第ｍ行の第ｎ列の画素回路ＰXに対してｘ方向の正側に位置する第(n+1)列目の画素回路ＰXの過去の補正階調データＱ[m,n+1]_k-1に相当する。
【００４１】
補正回路４２は、垂直走査期間Ｆ[k-1]における第ｎ列の参照データＲ[m,n]_k-1と第(n-1)列の参照データＲ[m,n-1]_k-1と第(n+1)列の参照データＲ[m,n+1]_k-1とに応じて階調データＰ[m,n]_kを補正することで垂直走査期間Ｆ[k]の補正階調データＱ[m,n]_kを生成する。さらに詳述すると、補正回路４２は、第ｎ列（自列）の参照データＲ[m,n]_k-1の示す階調が高いほど、新たな補正階調データＱ[m,n]_kの示す階調が低くなり、かつ、第(n-1)列の参照データＲ[m,n-1]_k-1または第(n+1)列の参照データＲ[m,n+1]_k-1が高いほど、新たな補正階調データＱ[m,n]_kの示す階調が低くなるように、階調データＰ[m,n]_kを補正する。
【００４２】
例えば、補正回路４２は、以下の数式(2)の演算を実行することで補正階調データＱ[m,n]_kを算定する。数式(2)の係数βは数式(2a)で定義される。数式(2b)で定義されるように、第ｎ列の参照データＲ[m,n]_k-1が大きいほど数式(2a)の係数β1は大きくなる（数式(2)の係数βは小さくなる）。また、数式(2c)で定義されるように、第(n-1)列の参照データＲ[m,n-1]_k-1と第(n+1)列の参照データＲ[m,n+1]_k-1との加算値が大きいほど数式(2a)の係数β2は大きくなる（数式(2)の係数βは小さくなる）。
Ｑ[m,n]_k＝Ｐ[m,n]_k×β ……(2)
β＝１−（β1＋β2） ……(2a)
β1＝Ｒ[m,n]_k-1／ｄ1 ……(2b)
β2＝（Ｒ[m,n-1]_k-1＋Ｒ[m,n+1]_k-1）／ｄ2 ……(2c)
【００４３】
なお、ｘ方向の負側に画素回路ＰXが存在しない第１列の画素回路ＰXの階調データＰ[m,1]_kは、自列の参照データＲ[m,1]_k-1と第２列の参照データＲ[m,2]_k-1とに応じて補正される。すなわち、数式(2c)における参照データＲ[m,n-1]_k-1がゼロに設定される。同様に、第Ｎ列の画素回路ＰXに対してｘ方向の正側に画素回路ＰXは存在しないから、階調データＰ[m,N]_kは、第Ｎ列の参照データＲ[m,N]_k-1と第(N-1)列の参照データＲ[m,N-1]_k-1とに応じて補正される。すなわち、数式(2c)における参照データＲ[m,n+1]_k-1がゼロに設定される。
【００４４】
数式(2b)の除数ｄ1が小さいほど、参照データＲ[m,n]_k-1が階調データＰ[m,n]_kの補正に寄与する度合が大きくなる。同様に、数式(2c)の除数ｄ2が小さいほど、参照データＲ[m,n-1]_k-1と参照データＲ[m,n+1]_k-1との加算値が階調データＰ[m,n]_kの補正に寄与する度合が大きくなる。除数ｄ1および除数ｄ2は、階調データＰ[m,n]_kから階調データＱ[m,n]_kへの変化が発光素子Ｅの階調の変化に過度に影響しないように（例えば、発光素子Ｅの階調の変化が観察者に知覚されないように）、実験的または統計的に選定される。ただし、利用者が除数ｄ1や除数ｄ2を適宜に設定できる構成も好適である。
【００４５】
発光素子Ｅの電気的な特性は、他の発光素子Ｅの温度の上昇よりも自身の温度の上昇の影響を強く受ける。そこで、他の画素回路ＰXの参照データＲ[m,n±1]_k-1よりも自身の参照データＲ[m,n]_k-1のほうが階調データＰ[m,n]_kの補正に寄与する度合が大きくなるように、除数ｄ1は除数ｄ2よりも小さい数値に設定される。また、除数ｄ1や除数ｄ2を２のべき乗に設定すれば、数式(2b)や数式(2c)の除算を参照データＲのビットシフトのみで実現できるという利点がある。
【００４６】
例えば、除数ｄ1を1024（＝２10）に設定するとともに除数ｄ2を4096（＝２12）に設定すると、数式(2b)の係数β1はゼロ以上かつ0.25以下の数値となり、数式(2c)の係数β2はゼロ以上かつ0.12以下の数値となる。したがって、係数βは、0.63（＝１−(0.25＋0.12)）以上かつ１以下の範囲内で可変に設定される。すなわち、第ｎ列の参照データＲ[m,n]_k-1および隣接列の参照データＲ[m,n±1]_k-1の双方が最低階調を意味するゼロである場合、第ｎ列の補正階調データＱ[m,n]_kは補正前の階調データＰ[m,n]_kから変化しない（β＝１）。一方、参照データＲ[m,n]_k-1および参照データＲ[m,n±1]_k-1の双方が最高階調を意味する255である場合、第ｎ列の補正階調データＱ[m,n]_kは、補正前の階調データＰ[m,n]_kに0.63を乗算した数値（階調）を指定する。
【００４７】
第２実施形態においては、各発光素子Ｅの過去の補正階調データＱ[m,n]_k-1に対応する参照データＲ[m,n]_k-1が階調データＰ[m,n]_kの補正に使用されるから、第１実施形態と同様の効果が実現される。さらに、第ｎ列の発光素子Ｅの階調データＰ[m,n]_kの補正に第(n±1)列の各発光素子Ｅの参照データＲ[m,n±1]_k-1が使用されるから、周囲の発光素子Ｅの温度の変化に起因した各発光素子Ｅの階調の誤差も低減されるという利点がある。
【００４８】
＜Ｃ：第３実施形態＞
次に、本発明の第３実施形態について説明する。図６は、第３実施形態の動作のフローチャートである。階調データＰ[m,n]_kが上位装置から供給されるたびに補正回路４２が図６の処理を実行する。垂直走査期間Ｆ[k]内の階調データＰ[m,n]_kの供給時に、過去の補正階調データＱ[m,n]_k-1に相当する参照データＲ[m,n]_k-1が補正回路４２に供給される動作は第１実施形態と同様である。
【００４９】
図６に示すように、補正回路４２は、記憶回路５０から供給される参照データＲ[m,n]_k-1の数値が閾値ＤTH_Lを下回るか否かを判定する（ステップＳ1）。ステップＳ1の結果が肯定である場合（Ｒ[m,n]_k-1＜ＤTH_L）、補正回路４２は、所定の係数γ1を階調データＰ[m,n]_kに乗算することで補正階調データＱ[m,n]_kを算定する（ステップＳ2）。係数γ1は例えば１に設定される。したがって、ステップＳ2では階調データＰ[m,n]_kがそのままの内容で補正階調データＱ[m,n]_kとして出力される（ステップＳ2）。
【００５０】
ステップＳ1の結果が否定である場合、補正回路４２は、参照データＲ[m,n]_k-1の数値が閾値ＤTH_Hを下回るか否かを判定する（ステップＳ3）。閾値ＤTH_Hは、閾値ＤTH_Lを上回る数値に設定される。ステップＳ3の結果が肯定である場合（ＤTH_L≦Ｒ[m,n]_k-1＜ＤTH_H）、補正回路４２は、所定の係数γ2を階調データＰ[m,n]_kに乗算することで補正階調データＱ[m,n]_kを算定する（ステップＳ4）。係数γ2は、ステップＳ2の係数γ1を下回る数値に設定される（γ2＜γ1＝１）。したがって、参照データＲ[m,n]_k-1が閾値ＤTH_Lから閾値ＤTH_Hまでの中間調を指定する場合（Ｓ3：YES）の補正階調データＱ[m,n]_kは、参照データＲ[m,n]_k-1の数値がゼロから閾値ＤTH_Lまでの低階調を指定する場合（Ｓ1：YES）の補正階調データＱ[m,n]_kを下回る。
【００５１】
一方、ステップＳ3の結果が否定である場合（Ｒ[m,n]_k-1≧ＤTH_H）、補正回路４２は、所定の係数γ3を階調データＰ[m,n]_kに乗算することで補正階調データＱ[m,n]_kを算定する（ステップＳ5）。係数γ3は、ステップＳ4の係数γ2を下回る数値に設定される（γ3＜γ2＜γ1）。したがって、参照データＲ[m,n]_k-1が閾値ＤTH_Hを上回る高階調を指定する場合（Ｓ3：NO）の補正階調データＱ[m,n]_kは、参照データＲ[m,n]_k-1が閾値ＤTH_Lから閾値ＤTH_Hまでの中間調を指定する場合（Ｓ3：YES）の補正階調データＱ[m,n]_kを下回る。以上のように、画素回路ＰXに対して過去に指定された階調が高いほど、補正階調データＱの階調が低くなるように階調データＰが補正される。したがって、第１実施形態と同様の効果が実現される。
【００５２】
以上に例示した閾値（ＤTH_L，ＤTH_H）や係数（γ1〜γ3）は、階調データＰ[m,n]_kから補正階調データＱ[m,n]_kへの変化が発光素子Ｅの階調の変化に過度に影響しないように（例えば、発光素子Ｅの階調の変化が観察者に知覚されないように）、実験的または統計的に選定される。なお、参照データＲ[m,n]_k-1の数値の範囲を区分した区間毎に別個の係数（γ1〜γ3）を適用する以上の構成では、参照データＲ[m,n]_k-1が１個の区間内で変化した場合でも、補正に適用される係数は変化しない。したがって、補正前の階調データＰ[m,n]_kと補正階調データＱ[m,n]_kとの関係を参照データＲ[m,n]_k-1に応じて精緻に制御するという観点からすると、参照データＲ[m,n]_k-1の数値の範囲を更に細分化することが望ましい。ただし、参照データＲ[m,n]_k-1の数値の範囲が細分化されるほど補正回路４２による判定の回数が増加する。一方、第１実施形態や第２実施形態のように補正階調データＱ[m,n]_kの演算の変数として直接的に参照データＲ[m,n]_k-1を使用する態様では、参照データＲ[m,n]_k-1の大小の判定を不要としながら、階調データＰ[m,n]_kと補正階調データＱ[m,n]_kとの関係を参照データＲ[m,n]_k-1に応じて精緻に制御できるという利点がある。
【００５３】
以上の例示から理解されるように、参照データＲ[m,n]_k-1を変数とする演算で補正階調データＱ[m,n]_kを算定する態様（第１実施形態や第２実施形態）に加えて、補正階調データＱ[m,n]_kの算定に適用される係数（γ1〜γ3）を決定するための判定に参照データＲ[m,n]_k-1を利用する態様（すなわち、補正階調データＱ[m,n]_kの演算に直接的には参照データＲ[m,n]_k-1を使用しない態様）も本発明は包含する。
【００５４】
＜Ｄ：変形例＞
以上の各形態は様々に変形される。各形態に対する変形の具体的な態様を以下に例示する。なお、以下の例示から２以上の態様を任意に選択して組合わせてもよい。
【００５５】
（１）変形例１
以上の各形態においては、複数の画素回路ＰXがｘ方向およびｙ方向にわたって行列状に配列された発光装置１００を例示したが、図７に示すように、Ｎ個の画素回路ＰXがｘ方向のみに配列された発光装置１００Aにも本発明は適用される。各画素回路ＰXを行単位で選択する必要は無いから、発光装置１００Aにおいては図１の走査線１２や走査線駆動回路３２が省略される。信号線駆動回路３４は、水平走査期間Ｈ[m]における階調信号Ｘ[n]の電位Ｖ[n]を補正階調データＱ[n]_mに応じて制御する。以上の発光装置１００Aは、例えば、電子写真方式の画像形成装置の像担持体（例えば感光体ドラム）を露光する露光装置として利用される。
【００５６】
水平走査期間Ｈ[m]内の第ｎ列の画素回路ＰXの階調データＰ[n]_mが上位装置から補正回路４２に供給される時点では、図７に示すように、直前の水平走査期間Ｈ[m-1]における当該画素回路ＰXの補正階調データＱ[n]_m-1に応じた参照データＲ[n]_m-1が補正回路４２に供給される。補正階調データＱ[n]_m-1は、分配回路３４２の各転送回路６２による転送で、補正回路４２による生成から水平走査期間Ｈの時間だけ遅延したうえで、階調データＰ[n]_mの補正のために補正回路４２に供給される。図７のように補正階調データＱを分配回路３４２のＮ個の転送回路６２で順次に転送する構成では、分配回路３４２に対する補正階調データＱの入力から出力までに水平走査期間Ｈが経過するから、第Ｎ段の転送回路６２から出力された補正階調データＱ[n]_m-1が参照データＲ[n]_m-1として順次に補正回路４２に供給される。したがって、図１の記憶回路５０は不要である。
【００５７】
なお、水平走査期間Ｈ[m]における第ｎ列の画素回路ＰXの階調データＰ[n]の補正に、直前の水平走査期間Ｈ[m-1]における第ｎ列の画素回路ＰXの階調データＰ[n]_m-1と、当該画素回路ＰXに隣接する画素回路ＰXの階調データＰ（Ｐ[n±1]_m-1）とを利用する第２実施形態の構成や、補正階調データＱ[n]_m-1の数値の範囲に応じた係数を階調データＰ[n]_mの補正に利用する第３実施形態の構成は、Ｎ個の画素回路ＰXを単列に配置した図７の構成にも同様に適用される。
【００５８】
（２）変形例２
以上の形態においては、補正階調データＱを参照データＲとして階調データＰの補正に利用したが、補正階調データＱと参照データＲとが共通する必要はない。例えば、補正階調データＱ[m,n]_kのビット列のうちの一部のビット（例えば上位に位置する１個以上のビット）のみが参照データＲ[m,n]_kとして階調データＰの補正に利用され得る。以上の構成によれば、記憶回路５０に必要な容量や参照データＲの伝送線の本数が削減されるという利点がある。また、補正階調データＱ[m,n]_kに対する所定の処理で参照データＲ[m,n]_kを生成する構成も採用される。
【００５９】
また、階調データＰを補正する方法は適宜に変更される。例えば、以上の各形態においては、階調データＰ[m,n]_kと係数（α，β，γ1〜γ3）との乗算で補正階調データＱ[m,n]_kを生成したが、階調データＰ[m,n]_kと係数（α，β，γ1〜γ3）との加算や減算で補正階調データＱ[m,n]_kを生成する構成も採用される。以上の説明から理解されるように、各形態における補正回路４２は、発光素子Ｅの過去の補正階調データＱ[m,n]_k-1に対応した参照データＲ[m,n]_k-1を利用して当該発光素子Ｅの階調データＰ[m,n]_kを補正する要素として包括される。
【００６０】
（３）変形例３
以上の各形態においては、補正回路４２が生成した補正階調データＱを分配回路３４２の各転送回路６２で転送したうえで記憶回路５０に格納する構成を例示したが、補正回路４２が生成した補正階調データＱを直接に記憶回路５０に供給して参照データＲとして保持する構成も採用される。ただし、補正階調データＱを補正回路４２から直接に記憶回路５０に供給する構成では、各転送回路６２による転送による遅延が補正階調データＱに付与されないから、記憶回路５０には、走査線１２の本数に相当するＭ段の記憶部５２が必要となる。他方、以上の各形態においては、各転送回路６２による補正階調データＱの転送後に参照データＲが記憶回路５０に格納される（すなわち、水平走査期間Ｈに相当する遅延が分配回路３４２にて付与される）から、記憶回路５０に必要な記憶部５２の段数は(M-1)段である。すなわち、以上の各形態によれば、補正階調データＱを補正回路４２から直接に記憶回路５０に供給する構成と比較して、記憶回路５０に必要な容量が削減されるという利点がある。
【００６１】
（４）変形例４
第２実施形態において、第ｍ行の第ｎ列に位置する画素回路ＰXの階調データＰ[m,n]_kの補正に利用される参照データＲは、第(n-1)列の参照データＲ[m,n-1]_k-1や第(n+1)列の参照データＲ[m,n+1]に限定されない。例えば、第ｍ行の第ｎ列に位置する画素回路ＰXの階調データＰ[m,n]_kの補正には、当該画素回路ＰXのｙ方向の負側に位置する画素回路ＰXの参照データＲ[m-1,n]_k-1や、ｙ方向の正側に位置する画素回路ＰXの参照データＲ[m+1,n]_k-1が利用され得る。
【００６２】
階調データＰ[m,n]_kの補正に利用される参照データＲの個数も任意に変更される。例えば、第ｍ行の第ｎ列に位置する画素回路ＰXの階調データＰ[m,n]_kの補正に、当該画素回路ＰXに対してｘ方向の両側に位置する各画素回路ＰXの参照データＲ[m,n±1]_k-1と、ｙ方向の両側に位置する各画素回路ＰXの参照データＲ[m±1,n]_k-1とを利用する形態も採用される。また、第ｍ行の第ｎ列の画素回路ＰXに対してｘ方向の負側に位置する複数の画素回路ＰXの参照データＲ（例えばＲ[m,n-2]_k-1，Ｒ[m,m-1]_k-1）と、ｘ方向の正側に位置する複数の画素回路ＰXの参照データＲ（例えばＲ[m,n+1]_k-1，Ｒ[m,n+2]_k-1）とを、階調データＰ[m,n]_kの補正に利用してもよい。
【００６３】
（５）変形例５
有機ＥＬ素子は発光素子の例示に過ぎない。例えば、無機ＥＬ素子やＬＥＤ（Light Emitting Diode）素子などの発光素子が配列された発光装置にも以上の各態様と同様に本発明が適用される。すなわち、本発明における発光素子は、電気エネルギの供給で発光する被駆動素子（典型的には電流駆動型の自発光素子）として包括される。
【００６４】
＜Ｅ：応用例＞
次に、以上の各態様に係る発光装置１００を利用した電子機器について説明する。図８ないし図１０には、発光装置１００を表示装置として採用した電子機器の形態が図示されている。
【００６５】
図８は、発光装置１００を採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、各種の画像を表示する発光装置１００と、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを具備する。
【００６６】
図９は、発光装置１００を適用した携帯電話機の構成を示す斜視図である。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２と、各種の画像を表示する発光装置１００とを備える。スクロールボタン３００２を操作することによって、発光装置１００に表示される画面がスクロールされる。
【００６７】
図１０は、発光装置１００を適用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す斜視図である。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２と、各種の画像を表示する発光装置１００とを備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった様々な情報が発光装置１００に表示される。
【００６８】
なお、本発明に係る発光装置が適用される電子機器としては、図８から図１０に例示した機器のほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、本発明に係る発光装置の用途は画像の表示に限定されない。例えば、電子写真方式の画像形成装置において露光により感光体ドラムに潜像を形成する露光装置としても本発明の発光装置は利用される。
【符号の説明】
【００６９】
１００，１００A……発光装置、１０……画素部、１２……走査線、１４……信号線、ＰX……画素回路、Ｅ……発光素子、３０……駆動回路、３２……走査線駆動回路、３４……信号線駆動回路、３４２……分配回路、３４４……出力回路、６２……転送回路、６４……保持回路、６６……変換回路、４０……制御回路、４２……補正回路、５０……記憶回路、５２……記憶部、５４，５６……保持部。
【特許請求の範囲】
【請求項１】
複数の信号線の各々に対応して配置されて階調信号に応じた階調に制御される複数の発光素子と、
前記複数の発光素子の各々の階調データを順次に取得して補正階調データを生成する補正手段と、
前記補正手段から順次に供給される前記補正階調データを前記信号線毎に分配するとともに分配後の各補正階調データに応じた前記階調信号を対応する信号線に出力する信号線駆動回路とを具備し、
前記補正手段は、複数の発光素子の各々の階調データを、当該発光素子の過去の補正階調データに応じた参照データを利用して補正する
発光装置。
【請求項２】
前記補正手段は、前記参照データに対応する前記過去の補正階調データの示す階調が高いほど、新たな補正階調データの示す階調が低くなるように、前記階調データを補正する
請求項１の発光装置。
【請求項３】
前記複数の発光素子は、複数の走査線と前記複数の信号線との各交差に対応して配列され、
前記複数の走査線の各々を順次に選択する走査線駆動回路と、
前記補正手段が生成した補正階調データに応じた参照データを保持する記憶回路とを具備し、
前記信号線駆動回路は、前記走査線の選択に同期して順次に前記階調信号を出力し、
前記補正手段は、前記参照データを前記記憶回路から取得して階調データを補正する
請求項１または請求項２の発光装置。
【請求項４】
前記信号線駆動回路は、前記補正手段から供給される補正階調データを順次に後段に転送する複数の転送回路を含み、
前記記憶回路は、前記複数の転送回路による転送後の補正階調データに応じた参照データを保持する
請求項３の発光装置。
【請求項５】
前記記憶回路は、前記補正階調データのビット列のうちの一部のビットを前記参照データとして記憶する
請求項３または請求項４の発光装置。
【請求項６】
前記補正手段は、前記複数の発光素子のうちの一の発光素子の階調データを、当該一の発光素子の過去の補正階調データに応じた参照データと、当該一の発光素子に隣合う少なくとも１個の発光素子の過去の補正階調データに応じた参照データとを利用して補正する
請求項１から請求項５の何れかの発光装置。
【請求項７】
前記補正手段は、前記一の発光素子の一方側に位置する発光素子の過去の補正階調データに応じた参照データと、前記一の発光素子の他方側に位置する発光素子の過去の補正階調データに応じた参照データとの加算値が大きいほど小さくなるように算定された係数を乗算することで前記一の発光素子の階調データを補正する
請求項６の発光装置。
【請求項８】
請求項１から請求項７の何れかの発光装置を具備する電子機器。
【請求項１】
複数の信号線の各々に対応して配置されて階調信号に応じた階調に制御される複数の発光素子と、
前記複数の発光素子の各々の階調データを順次に取得して補正階調データを生成する補正手段と、
前記補正手段から順次に供給される前記補正階調データを前記信号線毎に分配するとともに分配後の各補正階調データに応じた前記階調信号を対応する信号線に出力する信号線駆動回路とを具備し、
前記補正手段は、複数の発光素子の各々の階調データを、当該発光素子の過去の補正階調データに応じた参照データを利用して補正する
発光装置。
【請求項２】
前記補正手段は、前記参照データに対応する前記過去の補正階調データの示す階調が高いほど、新たな補正階調データの示す階調が低くなるように、前記階調データを補正する
請求項１の発光装置。
【請求項３】
前記複数の発光素子は、複数の走査線と前記複数の信号線との各交差に対応して配列され、
前記複数の走査線の各々を順次に選択する走査線駆動回路と、
前記補正手段が生成した補正階調データに応じた参照データを保持する記憶回路とを具備し、
前記信号線駆動回路は、前記走査線の選択に同期して順次に前記階調信号を出力し、
前記補正手段は、前記参照データを前記記憶回路から取得して階調データを補正する
請求項１または請求項２の発光装置。
【請求項４】
前記信号線駆動回路は、前記補正手段から供給される補正階調データを順次に後段に転送する複数の転送回路を含み、
前記記憶回路は、前記複数の転送回路による転送後の補正階調データに応じた参照データを保持する
請求項３の発光装置。
【請求項５】
前記記憶回路は、前記補正階調データのビット列のうちの一部のビットを前記参照データとして記憶する
請求項３または請求項４の発光装置。
【請求項６】
前記補正手段は、前記複数の発光素子のうちの一の発光素子の階調データを、当該一の発光素子の過去の補正階調データに応じた参照データと、当該一の発光素子に隣合う少なくとも１個の発光素子の過去の補正階調データに応じた参照データとを利用して補正する
請求項１から請求項５の何れかの発光装置。
【請求項７】
前記補正手段は、前記一の発光素子の一方側に位置する発光素子の過去の補正階調データに応じた参照データと、前記一の発光素子の他方側に位置する発光素子の過去の補正階調データに応じた参照データとの加算値が大きいほど小さくなるように算定された係数を乗算することで前記一の発光素子の階調データを補正する
請求項６の発光装置。
【請求項８】
請求項１から請求項７の何れかの発光装置を具備する電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１０−１９１１３７（Ｐ２０１０−１９１１３７Ａ）
【公開日】平成２２年９月２日（２０１０．９．２）
【国際特許分類】
【出願番号】特願２００９−３４９０２（Ｐ２００９−３４９０２）
【出願日】平成２１年２月１８日（２００９．２．１８）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２２年９月２日（２０１０．９．２）
【国際特許分類】
【出願日】平成２１年２月１８日（２００９．２．１８）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]