監視タイマを有するスイッチングパワーコンバータコントローラ
【課題】監視タイマを有し、タイプが異なる複数のスイッチング電源の動作を同時に調整するスイッチング電源コントローラを提供する。
【解決手段】スイッチング電源コントローラ1200はホストマイクロプロセッサに電力を提供する複数のスイッチング電源を制御する。スイッチング電源コントローラ1200は、ホストマイクロプロセッサからリセット信号を受信しない限りタイマをカウントダウンするように構成されている監視タイマとマイクロプロセッサとを有する中央演算処理モジュール1205を備え、マイクロプロセッサは、監視タイマが終了したときにへ割り込みを行い、監視タイマから受信した割り込みに応じてホストマイクロプロセッサにリセットコマンドを提供する。マイクロプロセッサはホストマイクロプロセッサがリセットコマンドに応じなかった場合、複数のスイッチング電源をパワーダウンさせる。
【解決手段】スイッチング電源コントローラ1200はホストマイクロプロセッサに電力を提供する複数のスイッチング電源を制御する。スイッチング電源コントローラ1200は、ホストマイクロプロセッサからリセット信号を受信しない限りタイマをカウントダウンするように構成されている監視タイマとマイクロプロセッサとを有する中央演算処理モジュール1205を備え、マイクロプロセッサは、監視タイマが終了したときにへ割り込みを行い、監視タイマから受信した割り込みに応じてホストマイクロプロセッサにリセットコマンドを提供する。マイクロプロセッサはホストマイクロプロセッサがリセットコマンドに応じなかった場合、複数のスイッチング電源をパワーダウンさせる。
Notice: Undefined index: DEJ in /mnt/www/gzt_disp.php on line 298
【特許請求の範囲】
【請求項1】
スイッチングパワーコンバータコントローラであって、当該スイッチングパワーコンバータコントローラがホストマイクロプロセッサに電力を提供する複数のスイッチングパワーコンバータを制御するコントローラにおいて:
前記ホストマイクロプロセッサからリセット信号を受信しない限りタイマをカウントダウンするように構成されている監視タイマと;
マイクロプロセッサと;を具え、
前記監視タイマが、当該監視タイマが終了したときに前記マイクロプロセッサへ割り込みを行うように構成されており、前記マイクロプロセッサが、前記監視タイマから受信した割り込みに応じて前記ホストマイクロプロセッサにリセットコマンドを提供するように構成されており、前記マイクロプロセッサが更に、前記ホストマイクロプロセッサが前記リセットコマンドに応じなかった場合に前記スイッチングパワーサプライコントローラに前記複数のパワーコンバータをパワーダウンさせるように構成されていることを特徴とするスイッチングパワーコンバータコントローラ。
【請求項2】
請求項1に記載のスイッチングパワーコンバータコントローラにおいて、前記マイクロプロセッサが、前記ホストマイクロプロセッサが前記リセットコマンドに応答しないことを決定するためのタイマを具えることを特徴とするスイッチングパワーコンバータコントローラ。
【請求項3】
請求項1に記載のスイッチングパワーコンバータコントローラにおいて、前記マイクロプロセッサが、前記複数のスイッチングパワーコンバータのパワーダウンを所定のシーケンスで行うように構成されていることを特徴とするスイッチングパワーコンバータコントローラ。
【請求項4】
請求項3に記載のスイッチングパワーコンバータコントローラにおいて、前記マイクロプロセッサが、前記パワーダウンシーケンスに続いて前記複数のスイッチングパワーコンバータのパワーアップを行うように構成されていることを特徴とするスイッチングパワーコンバータコントローラ。
【請求項5】
請求項4に記載のスイッチングパワーコンバータコントローラにおいて、前記マイクロプロセッサが、前記複数のスイッチングパワーコンバータのパワーアップを所定のシーケンスで行うように構成されていることを特徴とするスイッチングパワーコンバータコントローラ。
【請求項1】
スイッチングパワーコンバータコントローラであって、当該スイッチングパワーコンバータコントローラがホストマイクロプロセッサに電力を提供する複数のスイッチングパワーコンバータを制御するコントローラにおいて:
前記ホストマイクロプロセッサからリセット信号を受信しない限りタイマをカウントダウンするように構成されている監視タイマと;
マイクロプロセッサと;を具え、
前記監視タイマが、当該監視タイマが終了したときに前記マイクロプロセッサへ割り込みを行うように構成されており、前記マイクロプロセッサが、前記監視タイマから受信した割り込みに応じて前記ホストマイクロプロセッサにリセットコマンドを提供するように構成されており、前記マイクロプロセッサが更に、前記ホストマイクロプロセッサが前記リセットコマンドに応じなかった場合に前記スイッチングパワーサプライコントローラに前記複数のパワーコンバータをパワーダウンさせるように構成されていることを特徴とするスイッチングパワーコンバータコントローラ。
【請求項2】
請求項1に記載のスイッチングパワーコンバータコントローラにおいて、前記マイクロプロセッサが、前記ホストマイクロプロセッサが前記リセットコマンドに応答しないことを決定するためのタイマを具えることを特徴とするスイッチングパワーコンバータコントローラ。
【請求項3】
請求項1に記載のスイッチングパワーコンバータコントローラにおいて、前記マイクロプロセッサが、前記複数のスイッチングパワーコンバータのパワーダウンを所定のシーケンスで行うように構成されていることを特徴とするスイッチングパワーコンバータコントローラ。
【請求項4】
請求項3に記載のスイッチングパワーコンバータコントローラにおいて、前記マイクロプロセッサが、前記パワーダウンシーケンスに続いて前記複数のスイッチングパワーコンバータのパワーアップを行うように構成されていることを特徴とするスイッチングパワーコンバータコントローラ。
【請求項5】
請求項4に記載のスイッチングパワーコンバータコントローラにおいて、前記マイクロプロセッサが、前記複数のスイッチングパワーコンバータのパワーアップを所定のシーケンスで行うように構成されていることを特徴とするスイッチングパワーコンバータコントローラ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図12A】
【図12B】
【図12C】
【図12D】
【図13】
【図14】
【図15】
【図15A】
【図16】
【図17】
【図17A】
【図18】
【図18A】
【図18B】
【図18C】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図36A】
【図36B】
【図36C】
【図36D】
【図37】
【図37A】
【図37B】
【図37C】
【図37D】
【図37E】
【図38】
【図38A】
【図38B】
【図38C】
【図38D】
【図38E】
【図38F】
【図38G】
【図38H】
【図38I】
【図39】
【図40】
【図40A】
【図40B】
【図40C】
【図40D】
【図40E】
【図40F】
【図40G】
【図40H】
【図40I】
【図40J】
【図40K】
【図41】
【図42】
【図42A】
【図42B】
【図43】
【図43A】
【図43B】
【図43C】
【図44】
【図44A】
【図45】
【図45A】
【図45B】
【図45C】
【図46】
【図46A】
【図46B】
【図46C】
【図46D】
【図46E】
【図47】
【図48】
【図48A】
【図49】
【図49A】
【図50】
【図50A】
【図51】
【図51A】
【図51B】
【図51C】
【図51D】
【図51E】
【図51F】
【図51G】
【図51H】
【図51I】
【図51J】
【図51K】
【図51L】
【図51M】
【図51N】
【図51O】
【図51P】
【図52】
【図53】
【図54】
【図54A】
【図54B】
【図54C】
【図55】
【図55A】
【図55B】
【図55C】
【図55D】
【図55E】
【図55F】
【図56】
【図57】
【図58】
【図59】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図12A】
【図12B】
【図12C】
【図12D】
【図13】
【図14】
【図15】
【図15A】
【図16】
【図17】
【図17A】
【図18】
【図18A】
【図18B】
【図18C】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図36A】
【図36B】
【図36C】
【図36D】
【図37】
【図37A】
【図37B】
【図37C】
【図37D】
【図37E】
【図38】
【図38A】
【図38B】
【図38C】
【図38D】
【図38E】
【図38F】
【図38G】
【図38H】
【図38I】
【図39】
【図40】
【図40A】
【図40B】
【図40C】
【図40D】
【図40E】
【図40F】
【図40G】
【図40H】
【図40I】
【図40J】
【図40K】
【図41】
【図42】
【図42A】
【図42B】
【図43】
【図43A】
【図43B】
【図43C】
【図44】
【図44A】
【図45】
【図45A】
【図45B】
【図45C】
【図46】
【図46A】
【図46B】
【図46C】
【図46D】
【図46E】
【図47】
【図48】
【図48A】
【図49】
【図49A】
【図50】
【図50A】
【図51】
【図51A】
【図51B】
【図51C】
【図51D】
【図51E】
【図51F】
【図51G】
【図51H】
【図51I】
【図51J】
【図51K】
【図51L】
【図51M】
【図51N】
【図51O】
【図51P】
【図52】
【図53】
【図54】
【図54A】
【図54B】
【図54C】
【図55】
【図55A】
【図55B】
【図55C】
【図55D】
【図55E】
【図55F】
【図56】
【図57】
【図58】
【図59】
【公開番号】特開2010−178620(P2010−178620A)
【公開日】平成22年8月12日(2010.8.12)
【国際特許分類】
【出願番号】特願2010−74288(P2010−74288)
【出願日】平成22年3月29日(2010.3.29)
【分割の表示】特願2004−553588(P2004−553588)の分割
【原出願日】平成15年11月13日(2003.11.13)
【出願人】(592072894)エクサー コーポレーション (4)
【氏名又は名称原語表記】EXAR CORPORATION
【Fターム(参考)】
【公開日】平成22年8月12日(2010.8.12)
【国際特許分類】
【出願日】平成22年3月29日(2010.3.29)
【分割の表示】特願2004−553588(P2004−553588)の分割
【原出願日】平成15年11月13日(2003.11.13)
【出願人】(592072894)エクサー コーポレーション (4)
【氏名又は名称原語表記】EXAR CORPORATION
【Fターム(参考)】
[ Back to top ]