積層コンデンサ
【課題】実装の方向性を無くしつつ、高ＥＳＲ及び低ＥＳＬを図ると共に十分な静電容量を確保することができる積層コンデンサを提供する。
【解決手段】積層コンデンサ１は、第１の静電容量部１０と、第２の静電容量部１２Ａ，１２Ｂを含むＥＳＲ制御部１１Ａ，１１Ｂとを有する積層体２を備える。第１の静電容量部１０は、内部電極８ａ，８ｂが交互に積層されてなり、ＥＳＲ制御部１１Ａ，１１Ｂは、積層体２の積層方向において第１の静電容量部１０を挟んでそれぞれ配置されており、内部電極８ｃ〜８ｆを有する。内部電極８ｃ，８ｆの端子引出部８ｃＢ，８ｆＢの幅は、主電極部８ｃＡ，８ｆＡの幅よりも小さくなっており、内部電極８ｃ，８ｆの端子引出部８ｃＢ，８ｆＢの長さは、導体引出部８ｃＣ，８ｆＣの長さよりも長くなっている。
【解決手段】積層コンデンサ１は、第１の静電容量部１０と、第２の静電容量部１２Ａ，１２Ｂを含むＥＳＲ制御部１１Ａ，１１Ｂとを有する積層体２を備える。第１の静電容量部１０は、内部電極８ａ，８ｂが交互に積層されてなり、ＥＳＲ制御部１１Ａ，１１Ｂは、積層体２の積層方向において第１の静電容量部１０を挟んでそれぞれ配置されており、内部電極８ｃ〜８ｆを有する。内部電極８ｃ，８ｆの端子引出部８ｃＢ，８ｆＢの幅は、主電極部８ｃＡ，８ｆＡの幅よりも小さくなっており、内部電極８ｃ，８ｆの端子引出部８ｃＢ，８ｆＢの長さは、導体引出部８ｃＣ，８ｆＣの長さよりも長くなっている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層コンデンサに関する。
【背景技術】
【０００２】
従来、絶縁体層を介在させて複数の内部電極を交互に積層させた積層体と、積層体の端面に設けられ且つ互いに絶縁された外部電極と、積層体の側面に設けられ且つ互いに絶縁された接続導体とを備えた積層コンデンサが知られている。
【０００３】
この種の積層コンデンサとして、例えば特許文献１記載のものがある。特許文献１記載の積層コンデンサの積層体は、４種の内部電極を有している。そのうち２種の内部電極は、静電容量を形成する主電極部と、当該主電極部に接続され、積層体の側面に一端部が露出するように伸びて接続導体に接続される突出部とを含んでいる。他の２種の内部電極は、積層体の端面に一端部が露出するように伸びて外部電極に接続される引出部と、この引出部に接続され、積層体の側面に一端部が露出するように伸びて接続導体に接続される突出部とを含んでいる。後者の２種の内部電極では、外部電極に接続される引出部は幅広となっており、引出部と外部電極とを確実に接触させることが可能となっている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−１６８６２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
積層コンデンサをデカップリングコンデンサとして用いる場合には、等価直列抵抗（ＥＳＲ：Equivalent Series Resistance）を大きくしつつ、等価直列インダクタンス（ＥＳＬ：Equivalent Series Inductance）を小さくすることが求められる。上記特許文献１に記載の積層コンデンサでは、前者の２種の内部電極の主電極同士において、逆向きに電流が流れてこの電流に起因して発生する磁界が相殺されるため、積層コンデンサのＥＳＬを小さくすることが可能である。しかしながら、この積層コンデンサでは、後者の２種の内部電極が幅広な引出部を有しているためＥＳＲが小さく、ＥＳＲを向上させる点で改善の余地がある。また、積層コンデンサには、実装時の作業性の観点から実装の方向性を無くすと共に、十分な静電容量を確保することが求められている。
【０００６】
本発明は、上記課題を解決するためになされたものであり、実装の方向性を無くしつつ、高ＥＳＲ及び低ＥＳＬを図ると共に十分な静電容量を確保することができる積層コンデンサを提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明に係る積層コンデンサは、誘電体層を介在させて複数の内部電極が積層された積層体と、積層体の一端面に形成された第１の外部電極及び他端面に形成された第２の外部電極と、積層体の各端面と交差する第１及び第２の側面に互いに対向するようにそれぞれ形成された第１の接続導体及び第２の接続導体と、を備え、複数の内部電極は、第１〜第５の内部電極を含み、積層体は、第１の接続導体に接続される第１の内部電極と第２の接続導体に接続される第２の内部電極とを有し、第１の内部電極と第２の内部電極とが誘電体層を介して対向して配置された第１の静電容量部と、積層体の積層方向において第１の静電容量部を挟んでそれぞれ配置され、第１の外部電極及び第１の接続導体に接続される第３の内部電極と、第２の外部電極及び第２の接続導体に接続される第４の内部電極とを有するＥＳＲ制御部と、を有し、ＥＳＲ制御部は、第３の内部電極と第４の内部電極との間に配置され、第１の接続導体又は第２の接続導体に接続される第５の内部電極を有する第２の静電容量部を含み、第３の内部電極は、第１及び第２の側面の対向方向において第１の幅を有する第１の主電極部と、第１の主電極部から一端面側に第２の幅を有して伸び、第１の外部電極に接続される第１の引出部と、第１の主電極部から第１の側面側に伸びて第１の接続導体に接続される第２の引出部とを有し、第４の内部電極は、第１及び第２の側面の対向方向において第３の幅を有する第２の主電極部と、第２の主電極部から他端面側に第４の幅を有して伸び、第２の外部電極に接続される第３の引出部と、第２の主電極部から第２の側面側に伸びて第２の接続導体に接続される第４の引出部とを有し、第２の幅及び第４の幅は、第１の幅及び第３の幅よりも狭くなっており、第１の引出部及び第３の引出部は、第２の引出部及び第４の引出部よりも長いことを特徴とする。
【０００８】
この積層コンデンサでは、ＥＳＲ制御部が第１の静電容量部の上下に分離配置されている。したがって、積層コンデンサを基板等に実装する際の向きを上下で任意に配置することができ、実装の方向性を無くすことができる。また、外部電極の電流ループ距離が短くなるため、低ＥＳＬ（Equivalent Series Inductance：等価直列インダクタンス）を実現できる。また、第１の静電容量部の第１及び第２の内部電極は、接続導体のみに接続されるため、高ＥＳＲ（Equivalent Series Resistance：等価直列抵抗）とすることができる。また、外部電極に接続される第１及び第３の引出部の第２の幅及び第４の幅は、主電極部の第１の幅及び第３の幅よりも狭くなっており、外部電極に接続される第１の引出部及び第３の引出部は、接続導体に接続される第２の引出部及び第４の引出部よりも長いため、ＥＳＲを更に高くすることができる。更に、ＥＳＲ制御部の第３の電極と第４の電極との間に、接続導体にのみ接続される第５の内部電極を有する第２の静電容量部が配置されているため、静電容量を十分に確保することができる。
【０００９】
複数の内部電極は、第６の内部電極を含み、第２の静電容量部は、第１の接続導体に接続される第５の内部電極と、第２の接続導体に接続される第６の内部電極とからなり、第５の内部電極と第６の内部電極とが誘電体層を介して対向して配置されていることが好ましい。このような構成によれば、第２の静電容量部において、静電容量をより十分に確保することができる。
【００１０】
第１の静電容量部は、第１及び第２の内部電極が交互に積層されてなり、第２の静電容量部は、第５及び第６の内部電極が交互に積層されてなり、第２の静電容量部の第５及び第６の内部電極の積層数は、第１の静電容量部の第１及び第２の内部電極の積層数よりも少ないことが好ましい。このような構成によれば、外部電極の電流ループ距離を更に短くできるため、低ＥＳＬ化を更に図ることができる。特に、第５の内部電極及び第６の内部電極の２つにて第２の静電容量部が形成されていることが好ましい。このような構成によれば、外部電極の電流ループが長くなることを抑制できるため、低ＥＳＬ化を維持することができる。
【００１１】
第２の静電容量部のそれぞれは、第５及び第６の内部電極の積層数が同数であることが好ましい。このような構成によれば、実装の方向性によって内部電極の積層数が変化して外部電極の電流ループ距離が変化することがないため、実装の方向性による特性のばらつきを防止することができる。
【００１２】
複数の内部電極は、第６の内部電極を含み、第２の静電容量部は、第１の接続導体に接続される第５の内部電極と、第２の接続導体に接続される第６の内部電極とが同一の誘電体層上に形成されてなることが好ましい。このように、同一の誘電体層上に第２の静電容量部を構成する第５及び第６の内部電極を形成することにより、静電容量を確保しつつ、外部電極の電流ループ距離を短くでき、低ＥＳＬを維持することができる。
【発明の効果】
【００１３】
本発明によれば、実装の方向性を無くしつつ、高ＥＳＲ及び低ＥＳＬを図ると共に十分な静電容量を確保することができる。
【図面の簡単な説明】
【００１４】
【図１】第１実施形態に係る積層コンデンサを示す斜視図である。
【図２】図１に示す積層コンデンサのＩＩ−ＩＩ線断面図である。
【図３】図１に示す積層コンデンサの層構成を示す図である。
【図４】複合層を示す図である。
【図５】静電容量形成領域を説明するための図である。
【図６】第２実施形態に係る積層コンデンサの断面図である。
【図７】図６に示す積層コンデンサの層構成を示す図である。
【図８】複合層を示す図である。
【図９】静電容量形成領域を説明するための図である。
【発明を実施するための形態】
【００１５】
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【００１６】
［第１実施形態］
図１は、第１実施形態に係る積層コンデンサを示す斜視図である。図２は、図１に示す積層コンデンサのＩＩ−ＩＩ線断面図であり、図３は、図１に示す積層コンデンサの層構成を示す斜視図である。
【００１７】
図１に示すように、積層コンデンサ１は、略直方体形状の積層体２と、外部電極３，４と、接続導体５，６とを備えている。
【００１８】
積層体２は、互いに対向する一対の端面２ａ，２ｂと、一対の端面２ａ，２ｂ間を連結するように伸び且つ互いに対向する一対の側面２ｃ，２ｄと、一対の側面２ｃ，２ｄを連結するように伸び且つ互いに対向する一対の主面２ｅ，２ｆとを有する。積層体２は、図３に示すように、誘電体層７の上に異なるパターンの内部電極８ａ〜８ｆが形成されてなる複数の複合層９ａ〜９ｆと、複合層９ａ〜９ｆの最表層に積層され、保護層として機能する誘電体層７とによって形成されている。誘電体層７は、誘電体セラミックを含むセラミックグリーンシートの焼結体からなり、内部電極８ａ〜８ｆは、導電性ペーストの焼結体からなる。なお、実際の積層コンデンサ１では、誘電体層７間の境界が視認できない程度に一体化されている。
【００１９】
外部電極３，４及び接続導体５，６は、導電性金属粉末及びガラスフリットを含む導電性ペーストを焼き付けることによって形成されている。外部電極３，４は、積層コンデンサ１の実装の際に、所定の極性となる電極である。また、接続導体５，６は、積層体２における後述のＥＳＲ制御部１１Ａ，１１Ｂに属する内部電極８同士を並列に接続する導体であり、実装基板に直接接続されない導体である。
【００２０】
外部電極（第１の外部電極）３は、積層コンデンサ１の基板実装の際に例えば＋極性（第１の極性）のランド電極に接続される電極であり、積層体２における長手方向の一端面２ａを覆うように形成されている。外部電極（第２の外部電極）４は、積層コンデンサ１の基板実装の際に例えば−極性（第２の極性）のランド電極に接続される電極であり、積層体２における長手方向の他端面２ｂを覆うように形成されている。
【００２１】
接続導体（第１の接続導体）５は、積層体２の一端面２ａ及び他端面２ｂと直交する側面２ｃ，２ｄのうち、積層方向に沿う一方の側面２ｃに形成され、接続導体（第２の接続導体）６は、側面２ｃと対向する他方の側面２ｄに形成されている。接続導体５，６は、側面２ｃ，２ｄにおいて上述の積層方向に帯状に延在すると共に、積層体２の主面２ｅ，２ｆに張り出すパッド部分を有している。外部電極３は、外部電極４及び接続導体６と所定の間隔をあけて離間した状態となっており、互いに電気的に絶縁されている。また、接続導体５は、外部電極４及び接続導体６と所定の間隔をあけて離間した状態となっており、互いに電気的に絶縁されている。
【００２２】
次に、積層体２の構成について更に詳細に説明する。
【００２３】
図２及び図３に示すように、積層体２は、積層コンデンサの静電容量に主として寄与する第１の静電容量部１０と、積層コンデンサ１のＥＳＲ（Equivalent Series Resistance：等価直列抵抗）を制御するＥＳＲ制御部１１Ａ，１１Ｂとを有している。積層体２では、積層方向（図示上下方向）から見て静電容量部１０を挟むようにＥＳＲ制御部１１Ａ，１１Ｂが上下に配置されている。つまり、積層体２は、ＥＳＲ制御部１１Ａ、静電容量部１０、ＥＳＲ制御部１１Ｂがこの順に配置されて構成されている。
【００２４】
静電容量部１０は、異なる２つの内部電極を有する複合層９ａ，９ｂが交互に複数積層されて構成されている。複合層９ａは、誘電体層７上に内部電極（第１の内部電極）８ａが形成されている。内部電極８ａは、中央部分に形成された矩形状の主電極部８ａＡと、主電極部８ａＡの一辺から側面２ｃ側に引き出された帯状の導体引出部８ａＢとを有している。導体引出部８ａＢの端部は、積層体２の側面２ｃに露出し、接続導体５に接続されている。内部電極８ａは、接続導体５を介して＋極性となる。
【００２５】
複合層９ｂは、誘電体層７上に内部電極（第２の内部電極）８ｂが形成されている。内部電極８ｂは、中央部分に形成された矩形状の主電極部８ｂＡと、主電極部８ｂＡの一辺から側面２ｄ側に引き出された帯状の導体引出部８ｂＢとを有している。導体引出部８ｂＢの端部は、導体引出部８ａＢとは反対に積層体２の側面２ｄに露出し、接続導体６に接続されている。内部電極８ｂは、接続導体６を介して−極性となる。静電容量部１０は、内部電極８ａと内部電極８ｂとが誘電体層７を介して異なる極性として対向して配置されている。なお、図３においては、複合層９ａ及び複合層９ｂを６層しか図示していないが、複合層９ａ及び複合層９ｂの積層数は、コンデンサの設計に合わせて適宜設定される。
【００２６】
ＥＳＲ制御部１１Ａ，１１Ｂのそれぞれは、異なる４つの内部電極を有する複合層９ｃ〜９ｆが積層されて構成されている。複合層９ｄ及び複合層９ｅは、第２の静電容量部１２Ａ，１２Ｂを構成している。すなわち、第２の静電容量部１２Ａ，１２Ｂは、複合層９ｃと複合層９ｆとの間に配置されている。
【００２７】
複合層９ｃは、誘電体層７上に内部電極（第３の内部電極）８ｃが形成されている。図４（ａ）に示すように、内部電極８ｃは、矩形状の主電極部８ｃＡと、主電極部８ｃＡの一辺から端面２ａに露出するように引き出された帯状の端子引出部８ｃＢと、主電極部８ｃＡの一辺から側面２ｃに露出するように引き出された帯状の導体引出部８ｃＣとを有している。端子引出部８ｃＢ及び導体引出部８ｃＣは、一定の幅を保ったまま伸びている。主電極部８ｃＡの誘電体層７の短辺方向（側面２ｃ、２ｄの対向方向）に沿った幅（第１の幅）ｗ１は、端子引出部８ｃＢの誘電体層７の短辺方向に沿った幅（第２の幅）ｗ２よりも大きく（広く）なっている。つまり、端子引出部８ｃＢの幅ｗ２は、主電極部８ｃＡの幅ｗ１よりも狭い（ｗ２＜ｗ１）。端子引出部８ｃＢの誘電体層７の長辺方向に沿った長さＬ１は、導体引出部８ｃＣの誘電体層７の短辺方向に沿った長さＬ２よりも長くなっている。つまり、導体引出部８ｃＣの長さＬ２は、端子引出部８ｃＢの長さＬ１よりも短い（Ｌ２＜Ｌ１）。内部電極８ｃは、外部電極３に接続されて＋極性となる。
【００２８】
複合層９ｄは、誘電体層７上に内部電極（第６の内部電極）８ｄが形成されている。内部電極８ｄは、中央部分に形成された矩形状の主電極部８ｄＡと、主電極部８ｄＡの一辺から側面２ｄ側に引き出された帯状の導体引出部８ｄＢとを有している。導体引出部８ｄＢの端部は、積層体２の側面２ｄに露出し、接続導体６に接続されている。内部電極８ｄは、接続導体６を介して−極性となる。
【００２９】
複合層９ｅは、誘電体層７上に内部電極（第５の内部電極）８ｅが形成されている。内部電極８ｅは、中央部分に形成された矩形状の主電極部８ｅＡと、主電極部８ｅＡの一辺から側面２ｃ側に引き出された帯状の導体引出部８ｅＢとを有している。導体引出部８ｅＢの端部は、導体引出部８ｄＢとは反対に積層体２の側面２ｃに露出し、接続導体５に接続されている。内部電極８ｅは、接続導体５を介して＋極性となる。
【００３０】
複合層９ｆは、誘電体層７上に内部電極（第４の内部電極）８ｆが形成されている。図４（ｂ）に示すように、内部電極８ｆは、矩形状の主電極部８ｆＡと、主電極部８ｆＡの一辺から端面２ｂに露出するように引き出された帯状の端子引出部８ｆＢと、主電極部８ｆＡの一辺から側面２ｄに露出するように引き出された帯状の導体引出部８ｆＣとを有している。端子引出部８ｆＢ及び導体引出部８ｆＣは、一定の幅を保ったまま伸びている。主電極部８ｆＡの誘電体層７の短辺方向に沿った幅（第３の幅）ｗ３は、端子引出部８ｆＢの誘電体層７の短辺方向に沿った幅（第４の幅）ｗ４よりも大きくなっている。つまり、端子引出部８ｆＢの幅ｗ４は、主電極部８ｆＡの幅ｗ３よりも狭い（ｗ４＜ｗ３）。端子引出部８ｆＢの誘電体層７の長辺方向に沿った長さＬ３は、導体引出部８ｆＣの誘電体層７の短辺方向に沿った長さＬ４よりも長くなっている。つまり、導体引出部８ｆＣの長さＬ４は、端子引出部８ｆＢの長さＬ３よりも短い（Ｌ４＜Ｌ３）。内部電極８ｆは、外部電極４に接続されて−極性となる。
【００３１】
ＥＳＲ制御部１１Ａ，１１Ｂは、内部電極８ｃ〜８ｆが誘電体層７を介して異なる極性として対向して配置されている。つまり、内部電極８ｃと内部電極８ｄとが異なる極性として対向して配置され、内部電極８ｄと内部電極８ｅとが異なる極性として対向して配置され、内部電極８ｅと内部電極８ｆとが異なる極性として対向して配置されている。第２の静電容量部１２Ａ，１２Ｂを構成する複合層９ｄ及び複合層９ｅの積層数は、コンデンサの設計に合わせて適宜設定されるが、第１の静電容量部１０の複合層９ａ及び複合層９ｂの積層数よりも少なく設定されている。
【００３２】
図５は、静電容量形成領域を説明するための図である。図５に示すように、以上のような構成を有するＥＳＲ制御部１１Ａ，１１Ｂでは、積層方向から見て誘電体層７を介して対向する内部電極８ｃ〜８ｆが重なり合う部分が静電容量形成領域となっている（図５の斜線部分）。従来のＥＳＲ制御部においては、本実施形態の複合層９ｃ，９ｆに該当する２層のみで構成されているため、細長い端子引出部８ｃＢと主電極部８ｆＡ、細長い端子引出部８ｆＢと主電極部８ｃＡとが重なっていた。そのため、対向面積が小さく、静電容量を十分に確保できていなかった。これに対して、本実施形態では、内部電極８ｃ（８ｆ）の主電極部８ｃＡ（８ｆＡ）の全面と重なるような内部電極８ｄ（８ｅ）を間に配置して対向させている。具体的には、内部電極８ｃの主電極部８ｃＡの全面と内部電極８ｄの主電極部８ｄＡとが重なっており、内部電極８ｅの主電極部８ｅＡと内部電極８ｆの主電極部８ｆＡの全面とが重なっている。このように、積層コンデンサ１では、内部電極８ｃ〜８ｆ同士の対向面積を増加させることができるため、静電容量が十分に確保されている。
【００３３】
以上説明したように、積層コンデンサ１では、ＥＳＲ制御部１１Ａ，１１Ｂが第１の静電容量部１０の上下に分離配置されている。したがって、積層コンデンサ１を基板等に実装する際の向きを上下で任意に配置することができ、実装の方向性を無くすことができる。また、外部電極３，４の電流ループ距離が短くなるため、低ＥＳＬ（Equivalent Series Inductance：等価直列インダクタンス）を実現できる。また、第１の静電容量部１０の内部電極８ａ，８ｂは、接続導体５，６のみに接続されるため、高ＥＳＲ（Equivalent Series Resistance：等価直列抵抗）とすることができる。
【００３４】
また、ＥＳＲ制御部１１Ａ，１１Ｂの複合層９ｃ，９ｆにおいて、外部電極３，４に接続される端子引出部８ｃＢ，８ｆＢの幅ｗ２，ｗ４は、主電極部８ｃＡ，８ｆＡの幅ｗ１，ｗ３よりも狭くなっており、外部電極３，４に接続される端子引出部８ｃＢ，８ｆＢの長さＬ１，Ｌ３は、接続導体５，６に接続される導体引出部８ｃＣ，８ｆＣの長さＬ２，Ｌ４よりも長いため、ＥＳＲを更に高くすることができる。更に、ＥＳＲ制御部１１Ａ，１１Ｂの内部電極８ｃと内部電極８ｆとの間に、接続導体５，６にのみ接続される内部電極８ｄ及び内部電極８ｅからなる第２の静電容量部１２Ａ，１２Ｂが配置されているため、静電容量形成領域を確保でき、静電容量を十分に確保することができる。
【００３５】
また、第２の静電容量部１２Ａ，１２Ｂの複合層９ｄ及び複合層９ｅの積層数は、第１の静電容量部１０の複合層９ａ及び複合層９ｂの積層数よりも少なく設定されている。そして、第２の静電容量部１２Ａ，１２Ｂは、複合層９ｄ及び複合層９ｅの２層により構成されている。これにより、外部電極３，４の電流ループ距離が長くなることを抑制できるため、更に低ＥＳＬとすることができる。
【００３６】
また、第２の静電容量部１２Ａ，１２Ｂにおいて、上下に配置される複合層９ｄ及び複合層９ｅの積層数は同数となっている。そのため、積層コンデンサ１を基板に実装する際、実装の方向性による特性のばらつきを防止できる。
【００３７】
［第２実施形態］
続いて、第２実施形態について説明する。図６は、第２実施形態に係る積層コンデンサの断面図であり、図７は、図６に示す積層コンデンサの層構成を示す図である。各図に示すように、積層コンデンサ１Ａは、複合層９ｇの構成及び複合層９ａ〜９ｃ，９ｆの層構成が第１実施形態と異なっており、複合層９ａ〜９ｃ，９ｆ、外部電極３，４及び接続導体５，６の構成は第１実施形態と同様である。
【００３８】
図６及び図７に示すように、積層コンデンサ１Ａの積層体２Ａでは、積層方向から見てＥＳＲ制御部１１Ｃ，１１Ｄが第１の静電容量部１０Ａを挟むように配置されている。つまり、積層体２Ａは、ＥＳＲ制御部１１Ｃ、第１の静電容量部１０Ａ、ＥＳＲ制御部１１Ｄがこの順番に配置されて構成されている。第１の静電容量部１０Ａは、複合層９ａ，９ｂが交互に複数積層されて構成されており、内部電極８ａと内部電極８ｂとが誘電体層７を介して異なる極性として対向して配置されている。なお、図６及び図７においては、複合層９ａ及び複合層９ｂを１０層しか図示していないが、複合層９ａ及び複合層９ｂの積層数は、設計に合わせて適宜設定される。
【００３９】
ＥＳＲ制御部１１Ｃ，１１Ｄのそれぞれは、異なる３つの内部電極を有する複合層９ｃ，９ｆ，９ｇが積層されて構成されている。複合層９ｇは、第２の静電容量部１２Ｃ，１２Ｄを構成している。すなわち、第２の静電容量部１２Ｃ，１２Ｄは、複合層９ｃと複合層９ｆとの間に配置されており、複合層９ｇの１層だけで構成されている。
【００４０】
図８は、複合層９ｇを示す図である。図８に示すように、複合層９ｇは、誘電体層７上に内部電極（第５の内部電極）８ｇ及び内部電極（第６の内部電極）８ｈが形成されている。内部電極８ｇと内部電極８ｈとは、同一の誘電体層７に互いに離間して配置され、電気的に絶縁した状態となっている。内部電極８ｇは、Ｌ字状を呈する主電極部８ｇＡと、主電極部８ｇＡの一辺から側面２ｃ側に引き出された帯状の導体引出部８ｇＢとを有している。主電極部８ｇＡは、複合層９ｆに形成された内部電極８ｆの主電極部８ｆＡの外形と積層方向において重なる形状となっている。導体引出部８ｇＢの端部は、積層体２Ａの側面２ｃに露出し、接続導体５に接続されている。内部電極８ｇは、接続導体５を介して＋極性となる。
【００４１】
内部電極８ｈは、Ｌ字状を呈する主電極部８ｈＡと、主電極部８ｈＡの一辺から側面２ｄ側に引き出された帯状の導体引出部８ｈＢとを有している。主電極部８ｈＡは、複合層９ｃに形成された内部電極８ｃの主電極部８ｃＡの外形と積層方向において重なる形状となっている。導体引出部８ｈＢの端部は、導体引出部８ｇＢとは反対に積層体２Ａの側面２ｄに露出し、接続導体６に接続されている。内部電極８ｈは、接続導体６を介して−極性となる。内部電極８ｇと内部電極８ｈとは、主電極部８ｇＡと主電極部８ｈＡとが誘電体層７の面方向において対向し、誘電体層７の中央部分に配置されている。
【００４２】
ＥＳＲ制御部１１Ｃ，１１Ｄは、内部電極８ｃ，８ｆ〜８ｈが誘電体層７を介して異なる極性として対向して配置されている。つまり、内部電極８ｃと内部電極８ｈとが異なる極性として対向して配置され、内部電極８ｆと内部電極８ｇとが異なる極性として対向して配置されている。
【００４３】
図９は、静電容量形成領域を説明するための図である。図９に示すように、以上のような構成を有するＥＳＲ制御部１１Ｃ，１１Ｄでは、積層方向から見て誘電体層７を介して対向する内部電極８ｃ，８ｆ〜８ｈが重なり合う部分が静電容量形成領域となっている（図９の斜線部分）。本実施形態では、内部電極８ｃの主電極部８ｃＡと内部電極８ｈの主電極部８ｈＡとが重なっており、内部電極８ｆの主電極部８ｆＡと内部電極８ｇの主電極部８ｇＡとが重なっている。このように、積層コンデンサ１Ａでは、内部電極８ｃ，８ｆ〜８ｈ同士の対向面積を増加させることができるため、静電容量が十分に確保されている。
【００４４】
以上説明したように、積層コンデンサ１Ａでは、第１実施形態と同様に、ＥＳＲ制御部１１Ｃ，１１Ｄが第１の静電容量部１０Ａの上下に分離配置されている。したがって、積層コンデンサ１Ａを基板等に実装する際の向きを上下で任意に配置することができ、実装の方向性を無くすことができる。また、外部電極３，４の電流ループ距離が短くなるため、低ＥＳＬを実現できる。また、第１の静電容量部１０Ａの内部電極８ａ，８ｂは、接続導体５，６のみに接続されるため、高ＥＳＲとすることができる。
【００４５】
また、ＥＳＲ制御部１１Ｃ，１１Ｄの複合層９ｃ，９ｆにおいて、外部電極３，４に接続される端子引出部８ｃＢ，８ｆＢの幅ｗ２，ｗ４は、主電極部８ｃＡ，８ｆＡの幅ｗ１，ｗ３よりも狭くなっており、外部電極３，４に接続される端子引出部８ｃＢ，８ｆＢの長さＬ１，Ｌ３は、接続導体５，６に接続される導体引出部８ｃＣ，８ｆＣの長さＬ２，Ｌ４よりも長いため、ＥＳＲを更に高くすることができる。更に、ＥＳＲ制御部１１Ｃ，１１Ｄの内部電極８ｃと内部電極８ｆとの間に、接続導体５，６にのみ接続される内部電極８ｇ及び内部電極８ｈからなる第２の静電容量部１２Ｃ，１２Ｄが配置されているため、静電容量形成領域を確保でき、静電容量を十分に確保することができる。
【００４６】
また、第２の静電容量部１２Ｃ，１２Ｄは、内部電極８ｇ及び内部電極８ｈが誘電体層７上に形成された複合層９ｇの１層にて構成されている。このように、同一の誘電体層７上に第２の静電容量部１２Ｃ，１２Ｄを構成する内部電極８ｇ及び内部電極８ｈを形成することにより、静電容量を確保しつつ、外部電極３，４の電流ループ距離を短くでき、低ＥＳＬを維持することができる。
【００４７】
本発明は、上記実施形態に限定されるものではない。例えば、複合層の層構成は、上記の形態のみに限定されない。要は、積層方向において第１の静電容量部を挟むようにＥＳＲ制御部が配置され、ＥＳＲ制御部において接続導体５，６にのみ接続される内部電極が配置されていればよい。
【符号の説明】
【００４８】
１，１Ａ…積層コンデンサ、２，２Ａ…積層体、３，４…外部電極（第１の外部電極、第２の外部電極）、５，６…接続導体（第１の接続導体、第２の接続導体）、７…誘電体層、８ａ〜８ｈ…内部電極、８ｃＡ…主電極部（第１の主電極部）、８ｃＢ…端子引出部（第１の引出部）、８ｃＣ…導体引出部（第２の引出部）、８ｆＡ…主電極部（第２の主電極部）、８ｆＢ…端子引出部（第３の引出部）、８ｆＣ…導体引出部（第４の引出部）、１０，１０Ａ…第１の静電容量部、１１Ａ〜１１Ｄ…ＥＳＲ制御部、１２Ａ〜１２Ｄ…第２の静電容量部、ｗ１〜ｗ４…幅（第１〜第４の幅）。
【技術分野】
【０００１】
本発明は、積層コンデンサに関する。
【背景技術】
【０００２】
従来、絶縁体層を介在させて複数の内部電極を交互に積層させた積層体と、積層体の端面に設けられ且つ互いに絶縁された外部電極と、積層体の側面に設けられ且つ互いに絶縁された接続導体とを備えた積層コンデンサが知られている。
【０００３】
この種の積層コンデンサとして、例えば特許文献１記載のものがある。特許文献１記載の積層コンデンサの積層体は、４種の内部電極を有している。そのうち２種の内部電極は、静電容量を形成する主電極部と、当該主電極部に接続され、積層体の側面に一端部が露出するように伸びて接続導体に接続される突出部とを含んでいる。他の２種の内部電極は、積層体の端面に一端部が露出するように伸びて外部電極に接続される引出部と、この引出部に接続され、積層体の側面に一端部が露出するように伸びて接続導体に接続される突出部とを含んでいる。後者の２種の内部電極では、外部電極に接続される引出部は幅広となっており、引出部と外部電極とを確実に接触させることが可能となっている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−１６８６２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
積層コンデンサをデカップリングコンデンサとして用いる場合には、等価直列抵抗（ＥＳＲ：Equivalent Series Resistance）を大きくしつつ、等価直列インダクタンス（ＥＳＬ：Equivalent Series Inductance）を小さくすることが求められる。上記特許文献１に記載の積層コンデンサでは、前者の２種の内部電極の主電極同士において、逆向きに電流が流れてこの電流に起因して発生する磁界が相殺されるため、積層コンデンサのＥＳＬを小さくすることが可能である。しかしながら、この積層コンデンサでは、後者の２種の内部電極が幅広な引出部を有しているためＥＳＲが小さく、ＥＳＲを向上させる点で改善の余地がある。また、積層コンデンサには、実装時の作業性の観点から実装の方向性を無くすと共に、十分な静電容量を確保することが求められている。
【０００６】
本発明は、上記課題を解決するためになされたものであり、実装の方向性を無くしつつ、高ＥＳＲ及び低ＥＳＬを図ると共に十分な静電容量を確保することができる積層コンデンサを提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明に係る積層コンデンサは、誘電体層を介在させて複数の内部電極が積層された積層体と、積層体の一端面に形成された第１の外部電極及び他端面に形成された第２の外部電極と、積層体の各端面と交差する第１及び第２の側面に互いに対向するようにそれぞれ形成された第１の接続導体及び第２の接続導体と、を備え、複数の内部電極は、第１〜第５の内部電極を含み、積層体は、第１の接続導体に接続される第１の内部電極と第２の接続導体に接続される第２の内部電極とを有し、第１の内部電極と第２の内部電極とが誘電体層を介して対向して配置された第１の静電容量部と、積層体の積層方向において第１の静電容量部を挟んでそれぞれ配置され、第１の外部電極及び第１の接続導体に接続される第３の内部電極と、第２の外部電極及び第２の接続導体に接続される第４の内部電極とを有するＥＳＲ制御部と、を有し、ＥＳＲ制御部は、第３の内部電極と第４の内部電極との間に配置され、第１の接続導体又は第２の接続導体に接続される第５の内部電極を有する第２の静電容量部を含み、第３の内部電極は、第１及び第２の側面の対向方向において第１の幅を有する第１の主電極部と、第１の主電極部から一端面側に第２の幅を有して伸び、第１の外部電極に接続される第１の引出部と、第１の主電極部から第１の側面側に伸びて第１の接続導体に接続される第２の引出部とを有し、第４の内部電極は、第１及び第２の側面の対向方向において第３の幅を有する第２の主電極部と、第２の主電極部から他端面側に第４の幅を有して伸び、第２の外部電極に接続される第３の引出部と、第２の主電極部から第２の側面側に伸びて第２の接続導体に接続される第４の引出部とを有し、第２の幅及び第４の幅は、第１の幅及び第３の幅よりも狭くなっており、第１の引出部及び第３の引出部は、第２の引出部及び第４の引出部よりも長いことを特徴とする。
【０００８】
この積層コンデンサでは、ＥＳＲ制御部が第１の静電容量部の上下に分離配置されている。したがって、積層コンデンサを基板等に実装する際の向きを上下で任意に配置することができ、実装の方向性を無くすことができる。また、外部電極の電流ループ距離が短くなるため、低ＥＳＬ（Equivalent Series Inductance：等価直列インダクタンス）を実現できる。また、第１の静電容量部の第１及び第２の内部電極は、接続導体のみに接続されるため、高ＥＳＲ（Equivalent Series Resistance：等価直列抵抗）とすることができる。また、外部電極に接続される第１及び第３の引出部の第２の幅及び第４の幅は、主電極部の第１の幅及び第３の幅よりも狭くなっており、外部電極に接続される第１の引出部及び第３の引出部は、接続導体に接続される第２の引出部及び第４の引出部よりも長いため、ＥＳＲを更に高くすることができる。更に、ＥＳＲ制御部の第３の電極と第４の電極との間に、接続導体にのみ接続される第５の内部電極を有する第２の静電容量部が配置されているため、静電容量を十分に確保することができる。
【０００９】
複数の内部電極は、第６の内部電極を含み、第２の静電容量部は、第１の接続導体に接続される第５の内部電極と、第２の接続導体に接続される第６の内部電極とからなり、第５の内部電極と第６の内部電極とが誘電体層を介して対向して配置されていることが好ましい。このような構成によれば、第２の静電容量部において、静電容量をより十分に確保することができる。
【００１０】
第１の静電容量部は、第１及び第２の内部電極が交互に積層されてなり、第２の静電容量部は、第５及び第６の内部電極が交互に積層されてなり、第２の静電容量部の第５及び第６の内部電極の積層数は、第１の静電容量部の第１及び第２の内部電極の積層数よりも少ないことが好ましい。このような構成によれば、外部電極の電流ループ距離を更に短くできるため、低ＥＳＬ化を更に図ることができる。特に、第５の内部電極及び第６の内部電極の２つにて第２の静電容量部が形成されていることが好ましい。このような構成によれば、外部電極の電流ループが長くなることを抑制できるため、低ＥＳＬ化を維持することができる。
【００１１】
第２の静電容量部のそれぞれは、第５及び第６の内部電極の積層数が同数であることが好ましい。このような構成によれば、実装の方向性によって内部電極の積層数が変化して外部電極の電流ループ距離が変化することがないため、実装の方向性による特性のばらつきを防止することができる。
【００１２】
複数の内部電極は、第６の内部電極を含み、第２の静電容量部は、第１の接続導体に接続される第５の内部電極と、第２の接続導体に接続される第６の内部電極とが同一の誘電体層上に形成されてなることが好ましい。このように、同一の誘電体層上に第２の静電容量部を構成する第５及び第６の内部電極を形成することにより、静電容量を確保しつつ、外部電極の電流ループ距離を短くでき、低ＥＳＬを維持することができる。
【発明の効果】
【００１３】
本発明によれば、実装の方向性を無くしつつ、高ＥＳＲ及び低ＥＳＬを図ると共に十分な静電容量を確保することができる。
【図面の簡単な説明】
【００１４】
【図１】第１実施形態に係る積層コンデンサを示す斜視図である。
【図２】図１に示す積層コンデンサのＩＩ−ＩＩ線断面図である。
【図３】図１に示す積層コンデンサの層構成を示す図である。
【図４】複合層を示す図である。
【図５】静電容量形成領域を説明するための図である。
【図６】第２実施形態に係る積層コンデンサの断面図である。
【図７】図６に示す積層コンデンサの層構成を示す図である。
【図８】複合層を示す図である。
【図９】静電容量形成領域を説明するための図である。
【発明を実施するための形態】
【００１５】
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【００１６】
［第１実施形態］
図１は、第１実施形態に係る積層コンデンサを示す斜視図である。図２は、図１に示す積層コンデンサのＩＩ−ＩＩ線断面図であり、図３は、図１に示す積層コンデンサの層構成を示す斜視図である。
【００１７】
図１に示すように、積層コンデンサ１は、略直方体形状の積層体２と、外部電極３，４と、接続導体５，６とを備えている。
【００１８】
積層体２は、互いに対向する一対の端面２ａ，２ｂと、一対の端面２ａ，２ｂ間を連結するように伸び且つ互いに対向する一対の側面２ｃ，２ｄと、一対の側面２ｃ，２ｄを連結するように伸び且つ互いに対向する一対の主面２ｅ，２ｆとを有する。積層体２は、図３に示すように、誘電体層７の上に異なるパターンの内部電極８ａ〜８ｆが形成されてなる複数の複合層９ａ〜９ｆと、複合層９ａ〜９ｆの最表層に積層され、保護層として機能する誘電体層７とによって形成されている。誘電体層７は、誘電体セラミックを含むセラミックグリーンシートの焼結体からなり、内部電極８ａ〜８ｆは、導電性ペーストの焼結体からなる。なお、実際の積層コンデンサ１では、誘電体層７間の境界が視認できない程度に一体化されている。
【００１９】
外部電極３，４及び接続導体５，６は、導電性金属粉末及びガラスフリットを含む導電性ペーストを焼き付けることによって形成されている。外部電極３，４は、積層コンデンサ１の実装の際に、所定の極性となる電極である。また、接続導体５，６は、積層体２における後述のＥＳＲ制御部１１Ａ，１１Ｂに属する内部電極８同士を並列に接続する導体であり、実装基板に直接接続されない導体である。
【００２０】
外部電極（第１の外部電極）３は、積層コンデンサ１の基板実装の際に例えば＋極性（第１の極性）のランド電極に接続される電極であり、積層体２における長手方向の一端面２ａを覆うように形成されている。外部電極（第２の外部電極）４は、積層コンデンサ１の基板実装の際に例えば−極性（第２の極性）のランド電極に接続される電極であり、積層体２における長手方向の他端面２ｂを覆うように形成されている。
【００２１】
接続導体（第１の接続導体）５は、積層体２の一端面２ａ及び他端面２ｂと直交する側面２ｃ，２ｄのうち、積層方向に沿う一方の側面２ｃに形成され、接続導体（第２の接続導体）６は、側面２ｃと対向する他方の側面２ｄに形成されている。接続導体５，６は、側面２ｃ，２ｄにおいて上述の積層方向に帯状に延在すると共に、積層体２の主面２ｅ，２ｆに張り出すパッド部分を有している。外部電極３は、外部電極４及び接続導体６と所定の間隔をあけて離間した状態となっており、互いに電気的に絶縁されている。また、接続導体５は、外部電極４及び接続導体６と所定の間隔をあけて離間した状態となっており、互いに電気的に絶縁されている。
【００２２】
次に、積層体２の構成について更に詳細に説明する。
【００２３】
図２及び図３に示すように、積層体２は、積層コンデンサの静電容量に主として寄与する第１の静電容量部１０と、積層コンデンサ１のＥＳＲ（Equivalent Series Resistance：等価直列抵抗）を制御するＥＳＲ制御部１１Ａ，１１Ｂとを有している。積層体２では、積層方向（図示上下方向）から見て静電容量部１０を挟むようにＥＳＲ制御部１１Ａ，１１Ｂが上下に配置されている。つまり、積層体２は、ＥＳＲ制御部１１Ａ、静電容量部１０、ＥＳＲ制御部１１Ｂがこの順に配置されて構成されている。
【００２４】
静電容量部１０は、異なる２つの内部電極を有する複合層９ａ，９ｂが交互に複数積層されて構成されている。複合層９ａは、誘電体層７上に内部電極（第１の内部電極）８ａが形成されている。内部電極８ａは、中央部分に形成された矩形状の主電極部８ａＡと、主電極部８ａＡの一辺から側面２ｃ側に引き出された帯状の導体引出部８ａＢとを有している。導体引出部８ａＢの端部は、積層体２の側面２ｃに露出し、接続導体５に接続されている。内部電極８ａは、接続導体５を介して＋極性となる。
【００２５】
複合層９ｂは、誘電体層７上に内部電極（第２の内部電極）８ｂが形成されている。内部電極８ｂは、中央部分に形成された矩形状の主電極部８ｂＡと、主電極部８ｂＡの一辺から側面２ｄ側に引き出された帯状の導体引出部８ｂＢとを有している。導体引出部８ｂＢの端部は、導体引出部８ａＢとは反対に積層体２の側面２ｄに露出し、接続導体６に接続されている。内部電極８ｂは、接続導体６を介して−極性となる。静電容量部１０は、内部電極８ａと内部電極８ｂとが誘電体層７を介して異なる極性として対向して配置されている。なお、図３においては、複合層９ａ及び複合層９ｂを６層しか図示していないが、複合層９ａ及び複合層９ｂの積層数は、コンデンサの設計に合わせて適宜設定される。
【００２６】
ＥＳＲ制御部１１Ａ，１１Ｂのそれぞれは、異なる４つの内部電極を有する複合層９ｃ〜９ｆが積層されて構成されている。複合層９ｄ及び複合層９ｅは、第２の静電容量部１２Ａ，１２Ｂを構成している。すなわち、第２の静電容量部１２Ａ，１２Ｂは、複合層９ｃと複合層９ｆとの間に配置されている。
【００２７】
複合層９ｃは、誘電体層７上に内部電極（第３の内部電極）８ｃが形成されている。図４（ａ）に示すように、内部電極８ｃは、矩形状の主電極部８ｃＡと、主電極部８ｃＡの一辺から端面２ａに露出するように引き出された帯状の端子引出部８ｃＢと、主電極部８ｃＡの一辺から側面２ｃに露出するように引き出された帯状の導体引出部８ｃＣとを有している。端子引出部８ｃＢ及び導体引出部８ｃＣは、一定の幅を保ったまま伸びている。主電極部８ｃＡの誘電体層７の短辺方向（側面２ｃ、２ｄの対向方向）に沿った幅（第１の幅）ｗ１は、端子引出部８ｃＢの誘電体層７の短辺方向に沿った幅（第２の幅）ｗ２よりも大きく（広く）なっている。つまり、端子引出部８ｃＢの幅ｗ２は、主電極部８ｃＡの幅ｗ１よりも狭い（ｗ２＜ｗ１）。端子引出部８ｃＢの誘電体層７の長辺方向に沿った長さＬ１は、導体引出部８ｃＣの誘電体層７の短辺方向に沿った長さＬ２よりも長くなっている。つまり、導体引出部８ｃＣの長さＬ２は、端子引出部８ｃＢの長さＬ１よりも短い（Ｌ２＜Ｌ１）。内部電極８ｃは、外部電極３に接続されて＋極性となる。
【００２８】
複合層９ｄは、誘電体層７上に内部電極（第６の内部電極）８ｄが形成されている。内部電極８ｄは、中央部分に形成された矩形状の主電極部８ｄＡと、主電極部８ｄＡの一辺から側面２ｄ側に引き出された帯状の導体引出部８ｄＢとを有している。導体引出部８ｄＢの端部は、積層体２の側面２ｄに露出し、接続導体６に接続されている。内部電極８ｄは、接続導体６を介して−極性となる。
【００２９】
複合層９ｅは、誘電体層７上に内部電極（第５の内部電極）８ｅが形成されている。内部電極８ｅは、中央部分に形成された矩形状の主電極部８ｅＡと、主電極部８ｅＡの一辺から側面２ｃ側に引き出された帯状の導体引出部８ｅＢとを有している。導体引出部８ｅＢの端部は、導体引出部８ｄＢとは反対に積層体２の側面２ｃに露出し、接続導体５に接続されている。内部電極８ｅは、接続導体５を介して＋極性となる。
【００３０】
複合層９ｆは、誘電体層７上に内部電極（第４の内部電極）８ｆが形成されている。図４（ｂ）に示すように、内部電極８ｆは、矩形状の主電極部８ｆＡと、主電極部８ｆＡの一辺から端面２ｂに露出するように引き出された帯状の端子引出部８ｆＢと、主電極部８ｆＡの一辺から側面２ｄに露出するように引き出された帯状の導体引出部８ｆＣとを有している。端子引出部８ｆＢ及び導体引出部８ｆＣは、一定の幅を保ったまま伸びている。主電極部８ｆＡの誘電体層７の短辺方向に沿った幅（第３の幅）ｗ３は、端子引出部８ｆＢの誘電体層７の短辺方向に沿った幅（第４の幅）ｗ４よりも大きくなっている。つまり、端子引出部８ｆＢの幅ｗ４は、主電極部８ｆＡの幅ｗ３よりも狭い（ｗ４＜ｗ３）。端子引出部８ｆＢの誘電体層７の長辺方向に沿った長さＬ３は、導体引出部８ｆＣの誘電体層７の短辺方向に沿った長さＬ４よりも長くなっている。つまり、導体引出部８ｆＣの長さＬ４は、端子引出部８ｆＢの長さＬ３よりも短い（Ｌ４＜Ｌ３）。内部電極８ｆは、外部電極４に接続されて−極性となる。
【００３１】
ＥＳＲ制御部１１Ａ，１１Ｂは、内部電極８ｃ〜８ｆが誘電体層７を介して異なる極性として対向して配置されている。つまり、内部電極８ｃと内部電極８ｄとが異なる極性として対向して配置され、内部電極８ｄと内部電極８ｅとが異なる極性として対向して配置され、内部電極８ｅと内部電極８ｆとが異なる極性として対向して配置されている。第２の静電容量部１２Ａ，１２Ｂを構成する複合層９ｄ及び複合層９ｅの積層数は、コンデンサの設計に合わせて適宜設定されるが、第１の静電容量部１０の複合層９ａ及び複合層９ｂの積層数よりも少なく設定されている。
【００３２】
図５は、静電容量形成領域を説明するための図である。図５に示すように、以上のような構成を有するＥＳＲ制御部１１Ａ，１１Ｂでは、積層方向から見て誘電体層７を介して対向する内部電極８ｃ〜８ｆが重なり合う部分が静電容量形成領域となっている（図５の斜線部分）。従来のＥＳＲ制御部においては、本実施形態の複合層９ｃ，９ｆに該当する２層のみで構成されているため、細長い端子引出部８ｃＢと主電極部８ｆＡ、細長い端子引出部８ｆＢと主電極部８ｃＡとが重なっていた。そのため、対向面積が小さく、静電容量を十分に確保できていなかった。これに対して、本実施形態では、内部電極８ｃ（８ｆ）の主電極部８ｃＡ（８ｆＡ）の全面と重なるような内部電極８ｄ（８ｅ）を間に配置して対向させている。具体的には、内部電極８ｃの主電極部８ｃＡの全面と内部電極８ｄの主電極部８ｄＡとが重なっており、内部電極８ｅの主電極部８ｅＡと内部電極８ｆの主電極部８ｆＡの全面とが重なっている。このように、積層コンデンサ１では、内部電極８ｃ〜８ｆ同士の対向面積を増加させることができるため、静電容量が十分に確保されている。
【００３３】
以上説明したように、積層コンデンサ１では、ＥＳＲ制御部１１Ａ，１１Ｂが第１の静電容量部１０の上下に分離配置されている。したがって、積層コンデンサ１を基板等に実装する際の向きを上下で任意に配置することができ、実装の方向性を無くすことができる。また、外部電極３，４の電流ループ距離が短くなるため、低ＥＳＬ（Equivalent Series Inductance：等価直列インダクタンス）を実現できる。また、第１の静電容量部１０の内部電極８ａ，８ｂは、接続導体５，６のみに接続されるため、高ＥＳＲ（Equivalent Series Resistance：等価直列抵抗）とすることができる。
【００３４】
また、ＥＳＲ制御部１１Ａ，１１Ｂの複合層９ｃ，９ｆにおいて、外部電極３，４に接続される端子引出部８ｃＢ，８ｆＢの幅ｗ２，ｗ４は、主電極部８ｃＡ，８ｆＡの幅ｗ１，ｗ３よりも狭くなっており、外部電極３，４に接続される端子引出部８ｃＢ，８ｆＢの長さＬ１，Ｌ３は、接続導体５，６に接続される導体引出部８ｃＣ，８ｆＣの長さＬ２，Ｌ４よりも長いため、ＥＳＲを更に高くすることができる。更に、ＥＳＲ制御部１１Ａ，１１Ｂの内部電極８ｃと内部電極８ｆとの間に、接続導体５，６にのみ接続される内部電極８ｄ及び内部電極８ｅからなる第２の静電容量部１２Ａ，１２Ｂが配置されているため、静電容量形成領域を確保でき、静電容量を十分に確保することができる。
【００３５】
また、第２の静電容量部１２Ａ，１２Ｂの複合層９ｄ及び複合層９ｅの積層数は、第１の静電容量部１０の複合層９ａ及び複合層９ｂの積層数よりも少なく設定されている。そして、第２の静電容量部１２Ａ，１２Ｂは、複合層９ｄ及び複合層９ｅの２層により構成されている。これにより、外部電極３，４の電流ループ距離が長くなることを抑制できるため、更に低ＥＳＬとすることができる。
【００３６】
また、第２の静電容量部１２Ａ，１２Ｂにおいて、上下に配置される複合層９ｄ及び複合層９ｅの積層数は同数となっている。そのため、積層コンデンサ１を基板に実装する際、実装の方向性による特性のばらつきを防止できる。
【００３７】
［第２実施形態］
続いて、第２実施形態について説明する。図６は、第２実施形態に係る積層コンデンサの断面図であり、図７は、図６に示す積層コンデンサの層構成を示す図である。各図に示すように、積層コンデンサ１Ａは、複合層９ｇの構成及び複合層９ａ〜９ｃ，９ｆの層構成が第１実施形態と異なっており、複合層９ａ〜９ｃ，９ｆ、外部電極３，４及び接続導体５，６の構成は第１実施形態と同様である。
【００３８】
図６及び図７に示すように、積層コンデンサ１Ａの積層体２Ａでは、積層方向から見てＥＳＲ制御部１１Ｃ，１１Ｄが第１の静電容量部１０Ａを挟むように配置されている。つまり、積層体２Ａは、ＥＳＲ制御部１１Ｃ、第１の静電容量部１０Ａ、ＥＳＲ制御部１１Ｄがこの順番に配置されて構成されている。第１の静電容量部１０Ａは、複合層９ａ，９ｂが交互に複数積層されて構成されており、内部電極８ａと内部電極８ｂとが誘電体層７を介して異なる極性として対向して配置されている。なお、図６及び図７においては、複合層９ａ及び複合層９ｂを１０層しか図示していないが、複合層９ａ及び複合層９ｂの積層数は、設計に合わせて適宜設定される。
【００３９】
ＥＳＲ制御部１１Ｃ，１１Ｄのそれぞれは、異なる３つの内部電極を有する複合層９ｃ，９ｆ，９ｇが積層されて構成されている。複合層９ｇは、第２の静電容量部１２Ｃ，１２Ｄを構成している。すなわち、第２の静電容量部１２Ｃ，１２Ｄは、複合層９ｃと複合層９ｆとの間に配置されており、複合層９ｇの１層だけで構成されている。
【００４０】
図８は、複合層９ｇを示す図である。図８に示すように、複合層９ｇは、誘電体層７上に内部電極（第５の内部電極）８ｇ及び内部電極（第６の内部電極）８ｈが形成されている。内部電極８ｇと内部電極８ｈとは、同一の誘電体層７に互いに離間して配置され、電気的に絶縁した状態となっている。内部電極８ｇは、Ｌ字状を呈する主電極部８ｇＡと、主電極部８ｇＡの一辺から側面２ｃ側に引き出された帯状の導体引出部８ｇＢとを有している。主電極部８ｇＡは、複合層９ｆに形成された内部電極８ｆの主電極部８ｆＡの外形と積層方向において重なる形状となっている。導体引出部８ｇＢの端部は、積層体２Ａの側面２ｃに露出し、接続導体５に接続されている。内部電極８ｇは、接続導体５を介して＋極性となる。
【００４１】
内部電極８ｈは、Ｌ字状を呈する主電極部８ｈＡと、主電極部８ｈＡの一辺から側面２ｄ側に引き出された帯状の導体引出部８ｈＢとを有している。主電極部８ｈＡは、複合層９ｃに形成された内部電極８ｃの主電極部８ｃＡの外形と積層方向において重なる形状となっている。導体引出部８ｈＢの端部は、導体引出部８ｇＢとは反対に積層体２Ａの側面２ｄに露出し、接続導体６に接続されている。内部電極８ｈは、接続導体６を介して−極性となる。内部電極８ｇと内部電極８ｈとは、主電極部８ｇＡと主電極部８ｈＡとが誘電体層７の面方向において対向し、誘電体層７の中央部分に配置されている。
【００４２】
ＥＳＲ制御部１１Ｃ，１１Ｄは、内部電極８ｃ，８ｆ〜８ｈが誘電体層７を介して異なる極性として対向して配置されている。つまり、内部電極８ｃと内部電極８ｈとが異なる極性として対向して配置され、内部電極８ｆと内部電極８ｇとが異なる極性として対向して配置されている。
【００４３】
図９は、静電容量形成領域を説明するための図である。図９に示すように、以上のような構成を有するＥＳＲ制御部１１Ｃ，１１Ｄでは、積層方向から見て誘電体層７を介して対向する内部電極８ｃ，８ｆ〜８ｈが重なり合う部分が静電容量形成領域となっている（図９の斜線部分）。本実施形態では、内部電極８ｃの主電極部８ｃＡと内部電極８ｈの主電極部８ｈＡとが重なっており、内部電極８ｆの主電極部８ｆＡと内部電極８ｇの主電極部８ｇＡとが重なっている。このように、積層コンデンサ１Ａでは、内部電極８ｃ，８ｆ〜８ｈ同士の対向面積を増加させることができるため、静電容量が十分に確保されている。
【００４４】
以上説明したように、積層コンデンサ１Ａでは、第１実施形態と同様に、ＥＳＲ制御部１１Ｃ，１１Ｄが第１の静電容量部１０Ａの上下に分離配置されている。したがって、積層コンデンサ１Ａを基板等に実装する際の向きを上下で任意に配置することができ、実装の方向性を無くすことができる。また、外部電極３，４の電流ループ距離が短くなるため、低ＥＳＬを実現できる。また、第１の静電容量部１０Ａの内部電極８ａ，８ｂは、接続導体５，６のみに接続されるため、高ＥＳＲとすることができる。
【００４５】
また、ＥＳＲ制御部１１Ｃ，１１Ｄの複合層９ｃ，９ｆにおいて、外部電極３，４に接続される端子引出部８ｃＢ，８ｆＢの幅ｗ２，ｗ４は、主電極部８ｃＡ，８ｆＡの幅ｗ１，ｗ３よりも狭くなっており、外部電極３，４に接続される端子引出部８ｃＢ，８ｆＢの長さＬ１，Ｌ３は、接続導体５，６に接続される導体引出部８ｃＣ，８ｆＣの長さＬ２，Ｌ４よりも長いため、ＥＳＲを更に高くすることができる。更に、ＥＳＲ制御部１１Ｃ，１１Ｄの内部電極８ｃと内部電極８ｆとの間に、接続導体５，６にのみ接続される内部電極８ｇ及び内部電極８ｈからなる第２の静電容量部１２Ｃ，１２Ｄが配置されているため、静電容量形成領域を確保でき、静電容量を十分に確保することができる。
【００４６】
また、第２の静電容量部１２Ｃ，１２Ｄは、内部電極８ｇ及び内部電極８ｈが誘電体層７上に形成された複合層９ｇの１層にて構成されている。このように、同一の誘電体層７上に第２の静電容量部１２Ｃ，１２Ｄを構成する内部電極８ｇ及び内部電極８ｈを形成することにより、静電容量を確保しつつ、外部電極３，４の電流ループ距離を短くでき、低ＥＳＬを維持することができる。
【００４７】
本発明は、上記実施形態に限定されるものではない。例えば、複合層の層構成は、上記の形態のみに限定されない。要は、積層方向において第１の静電容量部を挟むようにＥＳＲ制御部が配置され、ＥＳＲ制御部において接続導体５，６にのみ接続される内部電極が配置されていればよい。
【符号の説明】
【００４８】
１，１Ａ…積層コンデンサ、２，２Ａ…積層体、３，４…外部電極（第１の外部電極、第２の外部電極）、５，６…接続導体（第１の接続導体、第２の接続導体）、７…誘電体層、８ａ〜８ｈ…内部電極、８ｃＡ…主電極部（第１の主電極部）、８ｃＢ…端子引出部（第１の引出部）、８ｃＣ…導体引出部（第２の引出部）、８ｆＡ…主電極部（第２の主電極部）、８ｆＢ…端子引出部（第３の引出部）、８ｆＣ…導体引出部（第４の引出部）、１０，１０Ａ…第１の静電容量部、１１Ａ〜１１Ｄ…ＥＳＲ制御部、１２Ａ〜１２Ｄ…第２の静電容量部、ｗ１〜ｗ４…幅（第１〜第４の幅）。
【特許請求の範囲】
【請求項１】
誘電体層を介在させて複数の内部電極が積層された積層体と、
前記積層体の一端面に形成された第１の外部電極及び他端面に形成された第２の外部電極と、
前記積層体の前記各端面と交差する第１及び第２の側面に互いに対向するようにそれぞれ形成された第１の接続導体及び第２の接続導体と、を備え、
前記複数の内部電極は、第１〜第５の内部電極を含み、
前記積層体は、
前記第１の接続導体に接続される前記第１の内部電極と前記第２の接続導体に接続される前記第２の内部電極とを有し、前記第１の内部電極と前記第２の内部電極とが前記誘電体層を介して対向して配置された第１の静電容量部と、
前記積層体の積層方向において前記第１の静電容量部を挟んでそれぞれ配置され、前記第１の外部電極及び前記第１の接続導体に接続される前記第３の内部電極と、前記第２の外部電極及び前記第２の接続導体に接続される前記第４の内部電極とを有するＥＳＲ制御部と、を有し、
前記ＥＳＲ制御部は、前記第３の内部電極と前記第４の内部電極との間に配置され、前記第１の接続導体又は前記第２の接続導体に接続される前記第５の内部電極を有する第２の静電容量部を含み、
前記第３の内部電極は、前記第１及び第２の側面の対向方向において第１の幅を有する第１の主電極部と、前記第１の主電極部から前記一端面側に第２の幅を有して伸び、前記第１の外部電極に接続される第１の引出部と、前記第１の主電極部から前記第１の側面側に伸びて前記第１の接続導体に接続される第２の引出部とを有し、
前記第４の内部電極は、前記第１及び第２の側面の対向方向において第３の幅を有する第２の主電極部と、前記第２の主電極部から前記他端面側に第４の幅を有して伸び、前記第２の外部電極に接続される第３の引出部と、前記第２の主電極部から前記第２の側面側に伸びて前記第２の接続導体に接続される第４の引出部とを有し、
前記第２の幅及び前記第４の幅は、前記第１の幅及び前記第３の幅よりも狭くなっており、
前記第１の引出部及び前記第３の引出部は、前記第２の引出部及び前記第４の引出部よりも長いことを特徴とする積層コンデンサ。
【請求項２】
前記複数の内部電極は、第６の内部電極を含み、
前記第２の静電容量部は、前記第１の接続導体に接続される前記第５の内部電極と、前記第２の接続導体に接続される前記第６の内部電極とからなり、
前記第５の内部電極と前記第６の内部電極とが前記誘電体層を介して対向して配置されていることを特徴とする請求項１記載の積層コンデンサ。
【請求項３】
前記第１の静電容量部は、前記第１及び第２の内部電極が交互に積層されてなり、
前記第２の静電容量部は、前記第５及び第６の内部電極が交互に積層されてなり、
前記第２の静電容量部の前記第５及び第６の内部電極の積層数は、前記第１の静電容量部の前記第１及び第２の内部電極の積層数よりも少ないことを特徴とする請求項２記載の積層コンデンサ。
【請求項４】
前記第２の静電容量部のそれぞれは、前記第５及び第６の内部電極の積層数が同数であることを特徴とする請求項２又は３記載の積層コンデンサ。
【請求項５】
前記複数の内部電極は、第６の内部電極を含み、
前記第２の静電容量部は、前記第１の接続導体に接続される前記第５の内部電極と、前記第２の接続導体に接続される前記第６の内部電極とが同一の誘電体層上に形成されてなることを特徴とする請求項１記載の積層コンデンサ。
【請求項１】
誘電体層を介在させて複数の内部電極が積層された積層体と、
前記積層体の一端面に形成された第１の外部電極及び他端面に形成された第２の外部電極と、
前記積層体の前記各端面と交差する第１及び第２の側面に互いに対向するようにそれぞれ形成された第１の接続導体及び第２の接続導体と、を備え、
前記複数の内部電極は、第１〜第５の内部電極を含み、
前記積層体は、
前記第１の接続導体に接続される前記第１の内部電極と前記第２の接続導体に接続される前記第２の内部電極とを有し、前記第１の内部電極と前記第２の内部電極とが前記誘電体層を介して対向して配置された第１の静電容量部と、
前記積層体の積層方向において前記第１の静電容量部を挟んでそれぞれ配置され、前記第１の外部電極及び前記第１の接続導体に接続される前記第３の内部電極と、前記第２の外部電極及び前記第２の接続導体に接続される前記第４の内部電極とを有するＥＳＲ制御部と、を有し、
前記ＥＳＲ制御部は、前記第３の内部電極と前記第４の内部電極との間に配置され、前記第１の接続導体又は前記第２の接続導体に接続される前記第５の内部電極を有する第２の静電容量部を含み、
前記第３の内部電極は、前記第１及び第２の側面の対向方向において第１の幅を有する第１の主電極部と、前記第１の主電極部から前記一端面側に第２の幅を有して伸び、前記第１の外部電極に接続される第１の引出部と、前記第１の主電極部から前記第１の側面側に伸びて前記第１の接続導体に接続される第２の引出部とを有し、
前記第４の内部電極は、前記第１及び第２の側面の対向方向において第３の幅を有する第２の主電極部と、前記第２の主電極部から前記他端面側に第４の幅を有して伸び、前記第２の外部電極に接続される第３の引出部と、前記第２の主電極部から前記第２の側面側に伸びて前記第２の接続導体に接続される第４の引出部とを有し、
前記第２の幅及び前記第４の幅は、前記第１の幅及び前記第３の幅よりも狭くなっており、
前記第１の引出部及び前記第３の引出部は、前記第２の引出部及び前記第４の引出部よりも長いことを特徴とする積層コンデンサ。
【請求項２】
前記複数の内部電極は、第６の内部電極を含み、
前記第２の静電容量部は、前記第１の接続導体に接続される前記第５の内部電極と、前記第２の接続導体に接続される前記第６の内部電極とからなり、
前記第５の内部電極と前記第６の内部電極とが前記誘電体層を介して対向して配置されていることを特徴とする請求項１記載の積層コンデンサ。
【請求項３】
前記第１の静電容量部は、前記第１及び第２の内部電極が交互に積層されてなり、
前記第２の静電容量部は、前記第５及び第６の内部電極が交互に積層されてなり、
前記第２の静電容量部の前記第５及び第６の内部電極の積層数は、前記第１の静電容量部の前記第１及び第２の内部電極の積層数よりも少ないことを特徴とする請求項２記載の積層コンデンサ。
【請求項４】
前記第２の静電容量部のそれぞれは、前記第５及び第６の内部電極の積層数が同数であることを特徴とする請求項２又は３記載の積層コンデンサ。
【請求項５】
前記複数の内部電極は、第６の内部電極を含み、
前記第２の静電容量部は、前記第１の接続導体に接続される前記第５の内部電極と、前記第２の接続導体に接続される前記第６の内部電極とが同一の誘電体層上に形成されてなることを特徴とする請求項１記載の積層コンデンサ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１２−１３８３９１（Ｐ２０１２−１３８３９１Ａ）
【公開日】平成２４年７月１９日（２０１２．７．１９）
【国際特許分類】
【出願番号】特願２０１０−２８７８０１（Ｐ２０１０−２８７８０１）
【出願日】平成２２年１２月２４日（２０１０．１２．２４）
【出願人】（０００００３０６７）ＴＤＫ株式会社 (7,238)
【Ｆターム（参考）】
【公開日】平成２４年７月１９日（２０１２．７．１９）
【国際特許分類】
【出願日】平成２２年１２月２４日（２０１０．１２．２４）
【出願人】（０００００３０６７）ＴＤＫ株式会社 (7,238)
【Ｆターム（参考）】
[ Back to top ]