背面照射型イメージング・センサの暗電流の低減およびその製造法
セミコンダクタ・オン・インシュレータ型基板上の背面照射型半導体イメージング・デバイス。デバイスは、絶縁体層と、絶縁体層との界面を有する半導体基板と、半導体基板上にエピタキシャル成長によって成長させたエピタキシャル層と、面が半導体基板と絶縁体層との界面の反対側にありイメージング部品がエピタキシャル層内の接合を備える、エピタキシャル層の面に近接するエピタキシャル層中の１つまたは複数のイメージング部品とを備え、半導体基板およびエピタキシャル層は、絶縁体層と半導体基板との界面からの所定の距離において最大値を有しプロファイルの両側において最大値から単調減少する純ドーピング濃度を示す。ドーピング・プロファイルは、暗電流キャリアがデバイスの前面側に侵入することを妨げる「不感帯」として機能する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の分野は、半導体デバイスの製造およびデバイスの構造である。より具体的には、分野は、暗電流の低減に重点を置く背面照射型半導体イメージング・デバイスの製造および構造である。
【背景技術】
【０００２】
薄片化された背面照射型の半導体イメージング・デバイスは、充填率が高く、電荷キャリアの生成と収集の全体的な効率性が高いために、前面照射型イメージャより有利である。
【０００３】
そのようなデバイスに対しては、画像を損なう可能性がある水平方向ドリフトを回避するために、光または他の放射の入射によって背面側に生成される電荷キャリアを前面側に迅速に送らなければならないという要望がある。生成されたキャリアの前面側に到達する前の再結合を最小限にすることも望ましく、その理由は、そのような再結合がデバイスの全体的な効率と感度を減少させるからである。
【０００４】
これらの要望は、薄型の半導体層を提供し、この層内に高い電界を与えることによって実現できる。生成されたキャリア（電子または正孔など）を、前面側に迅速に送ることができるように、電界は、背面の表面に延在する必要がある。これによりデバイスの背面側で追加の処理が必要となり、製造処理がさらに複雑になる。ある現行の技法には、半導体ウェーハの化学的薄片化と、薄片化の後に「フラッシュゲート」を背面側に蒸着することが含まれる。これには、決定的に重要である背面側フラッシュゲートの厚さ制御が必要である。他の技法は、分子線エピタキシＭＢＥの使用による、ウェーハ背面上での薄いドーパント層の成長に関する。所望の電界を与えるために使用される別の既知の方法は、半導体層背面側の注入後にアニーリングおよび活性化のための適切な熱処理を行って、薄片化された半導体層内部にドーピングの勾配を生成することである。
【０００５】
これらの方法は従来の半導体鋳造処理に簡単に含めることができず、より高価なカスタム処理を必要とする。そのためこれらはしばしば費用対効果がなく、商業的製造に適さない。
【０００６】
背面照射型イメージング・デバイスは、１００ナノメータ未満（深紫外線）から３０００ナノメータ（遠赤外線）を超える範囲の波長で動作するように設計されてよい。背面照射型イメージャの感度に影響する重要な要素は、半導体中の放射が半導体バルク内で吸収される深度である。通常、放射はデバイスの背面に近い領域で吸収される。最高のデバイス効率を得るには、この領域で生成されるすべての電荷キャリアが、デバイスの反対側の前面に設置された光学検出部品に到達しなければならない。薄片化された背面照射型イメージャの感度を高めるために使用される一般的な方法は、ｐ型またはｎ型ドーパントを背面側に注入した後に熱処理を行って、薄片基板の前面側に向かう方向に減少するドーパント濃度プロファイルを生成することである。ｐ型ドーピングの場合は、そのようなドーピング濃度の勾配によって、光から生成された電子を前面側に向かって送る傾向のある電界が生じる。ｎ型ドーピングの場合は、そのようなドーピング濃度の勾配によって、光から生成された正孔を前面側に向かって送る傾向のある電界が生じる。
【０００７】
背面照射型イメージャの設計と動作に伴う他の問題は、暗電流の存在である。暗電流は、イメージャが積極的に露光されていない期間に背面照射型イメージャによって出現するキャリア（電子または正孔）の生成である。暗電流は、背面照射型イメージャの動作に対して有害であり、その理由は、所望の光学的に生成された信号と共に暗電流信号が過剰に回収されると、より高レベルでの固定パターンと過剰な不規則ショットノイズがもたらされるためである。暗電流によって生成されるオフセット信号は、表示画像中の不均一な陰影として現われる。イメージャが信号電子を使用すると想定すると、過剰な暗電流ノイズは、ピクセル中の暗電流電子の数の平方根に比例する。暗電流ノイズは他のイメージャノイズ源に相関しないために、暗電流が原因のノイズは、直角位相で他の源からの全ノイズに追加される。暗電流ノイズは、温度が上昇すると増加する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】米国仮出願第６０／６５２，４０９号
【特許文献２】米国特許出願第１１／３５０，５４６号
【発明の概要】
【発明が解決しようとする課題】
【０００９】
したがって、背面照射型イメージング・デバイスにおいて前面のイメージング部品に到達する暗電流の量を効果的に低減するデバイスおよび方法は望ましいが、これまで提供されていなかった。
【課題を解決するための手段】
【００１０】
開示されるのは、セミコンダクタ・オン・インシュレータ型（ＵＴＳＯＩ）基板を採用して、低い暗電流をもたらす方法と、その結果もたらされる背面照射型イメージング・デバイスであり、デバイスは、絶縁体層と、絶縁体層の界面を有する半導体基板と、半導体基板上にエピタキシャル成長によって成長させたエピタキシャル層と、面が半導体基板と絶縁体層との界面の反対側にありイメージング部品がエピタキシャル層内の接合を備える、エピタキシャル層の面に近接するエピタキシャル層中の１つまたは複数のイメージング部品とを備える。半導体基板およびエピタキシャル層は、絶縁体層と半導体基板との界面からの所定の距離において最大値を有し、プロファイルの両側において半導体基板の一部およびエピタキシャル層内で最大値から単調減少する純ドーピング濃度を示す。絶縁体層との界面とドーピング・プロファイルのピークの間のドーピング・プロファイルは、暗電流キャリアがデバイスの前面側に侵入することを妨げる「不感帯」として機能する。
【００１１】
ドーピング・プロファイルの形状は、概ねガウス型である。純ドーパント濃度プロファイルの最大値は、暗電流キャリアが熱イオン放射を介して前面側に侵入するのに十分なエネルギーを有さないために、ドーピング最大値に対応する可能性ある障壁がｋＴ（ｋはボルツマン定数、Ｔはケルビンによる絶対温度）より少なくとも約１０倍を超えるように十分高い。絶縁体層それ自体が、無反射コーティングとして機能しうる。他の実施形態においては、所定の波長範囲にわたる電磁放射用の無反射コーティングとして機能する少なくとも１つの１材料の層が半導体基板に対向する絶縁体層側の上に堆積される。さらに別の実施形態では、絶縁体層がすべて除去されて、無反射コーティングとして作用する少なくとも１つの１材料の層が半導体基板上に堆積される。
【００１２】
背面照射型イメージャを製造する、この方法は従来の半導体鋳造処理に適合する。ＵＴＳＯＩ基板をはじめとして、段階状のドーピング・プロファイルを有する半導体層が前面側部品の製造の前に生成される。本方法は、メカニカル基板と、絶縁体層と、半導体基板とを備える基板を提供するステップと、半導体基板上にエピタキシャル層を成長させるのと同時に１つまたは複数のドーパントのエピタキシャル層中への拡散をもたらし、エピタキシャル層の成長が完了すると、絶縁体層と半導体基板との界面からの所定の距離において最大値を有し、プロファイルの両側において半導体基板およびエピタキシャル層内での最大値から単調減少する純ドーピング濃度プロファイルが半導体基板およびエピタキシャル層中に存在するようにするステップと、１つまたは複数のイメージング部品をエピタキシャル層中に製造するステップとを含む。他の実施形態において、本方法は、１つまたは複数のイメージング部品をエピタキシャル層中に製造するステップの前に第２の絶縁体層を半導体基板上に成長させるステップと、第２の絶縁体層を通してドーピング・イオンを注入するステップと、
第２の絶縁体層を除去するステップとをさらに含む。
【図面の簡単な説明】
【００１３】
【図１Ａ】背面照射型イメージング・デバイスをＵＴＳＯＩ基板上に製造するプロセスの実施形態を示す図である。
【図１Ｂ】背面照射型イメージング・デバイスをＵＴＳＯＩ基板上に製造するプロセスの実施形態を示す図である。
【図１Ｃ】背面照射型イメージング・デバイスをＵＴＳＯＩ基板上に製造するプロセスの実施形態を示す図である。
【図１Ｄ】背面照射型イメージング・デバイスをＵＴＳＯＩ基板上に製造するプロセスの実施形態を示す図である。
【図１Ｅ】背面照射型イメージング・デバイスをＵＴＳＯＩ基板上に製造するプロセスの実施形態を示す図である。
【図２】半導体基板中の当初のドーピング・プロファイルを示す図である。
【図３】エピタキシャル層の成長後のドーピング・プロファイルを示す図である。
【図４】より大きな縮尺による図３のドーピング・プロファイルを示す図である。
【図５】プロセスの実施形態からもたらされる完成したデバイスの構造と、関連ドーピング・プロファイルを示す図である。
【図６】ＳＩＭＳによって得られる実際のドーピング・プロファイルを示す図である。
【図７】本発明の他の実施形態による暗電流を低減または除去するプロセスを使用するエピタキシャル層の成長後のドーピング・プロファイルを示す図である。
【発明を実施するための形態】
【００１４】
以下の実施形態は、説明のみが意図され、限定するものではない。一般の慣習に従い、図は必ずしも実寸に基づく縮尺で描かれていない。
【００１５】
図１Ａ、１Ｂ、１Ｃ、１Ｄは、あるプロセスの実施形態と、結果としてもたらされる構造を示す。図１Ａは、当技術分野で超薄片セミコンダクタ・オン・インシュレータ型ＵＴＳＯＩ基板と呼ばれることもある当初の基板１０を示す。図１Ｂは、エピタキシャル層３０の成長後のプロセス実施形態の状態を示す。図１Ｃは、エピタキシャル層３０上および中のイメージング部品４５を製造するステップ後のプロセス実施形態の状態を示す。本ステップの一部として、１つまたは複数の電気的接合または「ｐｎ接合」４０がエピタキシャル層３０中に形成される。図１Ｄは、プロセスの完成状態と、結果としてもたらされるイメージング・デバイスを示す。図１Ｅは、１つまたは複数の無反射コーティングを成長させる、任意のステップの後のプロセス実施形態の状態を示す。各ステップの詳細を以下に述べる。
【００１６】
まず図１Ａに示すＵＴＳＯＩ基板１０は、処理の間のメカニカルな支持を与えるメカニカル基板２５（ハンドル・ウェーハ）、絶縁体層２０（例えば、埋込シリコン酸化層でありうる）、および半導体基板１５（シード層）からなる。本実施形態において、メカニカル基板２５は、集積回路の製造に使用される標準のシリコンウェーハであってよい。さもなければ、メカニカル基板２５は、本明細書に開示する方法のステップに適合する素材で構成された任意の十分に剛直な基板であってよい。絶縁体層２０は、本実施形態では厚さ約１マイクロメータの酸化シリコンを含んでよい。他の実施形態では、絶縁体層２０の厚さは、約１０ｎｍから約５０００ｎｍの範囲にあることもある。半導体基板１５は、約５ナノメータから約１００ナノメータまでの厚さの結晶シリコンを含みうる。
【００１７】
ＵＴＳＯＩ基板は、市販されており、様々の既知の方法で製造される。ある方法では、熱酸化シリコンをシリコンウェーハ上で成長させる。２つのそのようなウェーハを酸化面で接触させて接合させ、高温まで上げる。いくつかの変形では、２つのウェーハおよび酸化物の両端間に電位差を印加する。これらの処理の作用により、２つのウェーハ上の酸化層を互いに流れ込ませて、ウェーハ間にモノリシックの結合を形成する。ひとたび結合が完成すると、一方の側のシリコンが重なり半導体基板１５の所望の厚さに研磨される一方で、酸化物の他方の側のシリコンは、メカニカル基板２５を形成する。酸化物は、絶縁体層２０を形成する。
【００１８】
ＵＴＳＯＩ基板を製造する別の方法は、半導体基板（図１Ａの１５に対応する）が約１００ｎｍから約１０００ｎｍの範囲の厚さを持つ、より標準的なセミコンダクタ・オン・インシュレータ型ＳＯＩウェーハを入手することから始まる。熱酸化物を、既知の方法を用いて半導体基板上に成長させる。酸化層が成長するにつれて、半導体基板の半導体材料が消費される。次いで酸化層が選択的にエッチングで削られ、所望のＵＴＳＯＩの厚さを持つ薄片化された半導体基板が残る。
【００１９】
他の方法で製造されたスマートカット（商標）として知られるＵＴＳＯＩ基板が、Ｓｏｉｔｅｃ，Ｓ.Ａ.社から市販されている。
【００２０】
半導体基板１５は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ＳｉＧｅ合金、ＩＩＩ−Ｖ半導体、ＩＩ−Ｖ１半導体、または任意の他の光電子デバイスの製造に適した半導体材料を含みうる。
【００２１】
さらに処理を行う前に、半導体基板１５はドープされる。このドーピングの目的は、下に説明するように、後段の処理のステップにおいて所望のドーパント・プロファイルを形成する、少なくとも１つのドーパント源を提供することにある。この当初のドーピングは、ガスからの拡散、ドーパントを直接半導体表面に適用すること、またはインゴット形成の間にドーパントを注入し、次いでインゴットをウェーハに切断すること、などのいくつかの既知の方式で実現できる。さらに、半導体基板１５のドーピングは、基板１０を作製する様々な段階のいずれにおいても実施されうる。一例として、半導体基板１５を作製するためのウェーハが切り出されるインゴットの形成の間に１つまたは複数のドーパントを導入しうる。さもなければ、インゴットから切断された後のウェーハにドーパントを導入しうる。
【００２２】
図１Ａに示されている他の別法においては、半導体基板１５が形成された後に、この基板に１つまたは複数のドーパントが導入される。本別法を、図１Ａに概略的に示す。ドーパント９５は、半導体基板１５と絶縁体層２０との界面５０の反対側の面５７を通して加えることによって半導体基板１５に導入しうる。ドーパント９５は、いくつかの既知の方法のどれによっても面５７に適用しうる。一例として、ドーパント９５は、当初の基板１０全体をドーパントを含む周辺の気体が収容された炉内に浸して半導体基板１５に拡散してよい。さもなければ、ドープされたガラスの形態でドーパント９５を面５７に適用してよい。熱処理により、次いでドーパントをガラスから半導体基板１５内に送る。その後ガラスは、除去される。さらに他の例では、ドーパントは半導体基板１５に注入され、次いで熱処理によって送られ活性化される。
【００２３】
ドーパント９５は、以下により詳しく説明するように、半導体基板１５に所望の純ドーピング・プロファイルを生成するために十分な濃度で導入される。半導体基板１５中の当初の純ドーピング濃度は、１０１７／立法センチメートル程度の電荷キャリアかそれを超える可能性があり、ｐ型またはｎ型のどちらでもありうる。通常のドーパントは、ホウ素、燐、アンチモン、および砒素などがある。
【００２４】
図１Ｂを参照すると、その後エピタキシャル層３０をドープされた半導体基板１５の上で、半導体基板１５をテンプレートとして用いて成長させる。半導体基板１５の材料によって、エピタキシャル層は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ＳｉＧｅ合金、ａＩＩＩ_Ｖ半導体、ａＩＩ−Ｖ１半導体、または任意の他の光電子デバイスの製造に適した半導体材料を含みうる。エピタキシャル層３０は、約１マイクロメータから約４００マイクロメータまでの厚み（検出される放射の波長または他の特性に依存する）を持つ可能性があり、前面側部品（図１Ｃおよび図１Ｄ中の４５）を製造するための層を備え、前面側部品でイメージング・デバイス全体が完成する。図１Ｂをなお参照すると、先に半導体基板１５に導入されたドーパントは、エピタキシャル層３０が成長する間に、エピタキシャル層３０中に拡散する。下に図２〜図４に関連づけて詳細が開示された一実施形態においては、エピタキシャル層３０を、約１０００℃かそれ以上の温度で成長させる。成長が終了すると、純ドーピング・プロファイルは、界面５０からの各距離において、半導体基板１５とエピタキシャル層３０内で、純キャリア濃度が最終的な所望の値に近いという意味で所望のプロファイルに極めて近い。プロセス中のすべての残りのステップは、ドーパントの拡散が比較的少量しか発生せず、プロセス終了時にプロファイルが本質的に変化しないようにより低温で実施される。別の実施形態では、エピタキシャル層３０の成長直後のプロファイルは所望のものと大きく異なるが、後段プロセスのステップでドーパントがかなり拡散される結果、プロセス終了時には所望のプロファイルとなる。
【００２５】
例示のプロセスの目標は、半導体基板１５と絶縁体層２０との界面５０において最大値を有する最終純ドーパント濃度プロファイルを半導体基板１５およびエピタキシャル層３０中に生成することである。図１Ｃおよび図１Ｄに示される半導体基板１５の一部および界面５０と接合４０の間のエピタキシャル層３０の内で、界面５０から距離が離れるにつれて、最終純ドーパント濃度プロファイルが、望ましくは単調減少することも、また目標である。（接合４０は、図１Ｃおよび図１Ｄに示す前面側部品４５の製造中に生成される。）そのようなプロファイルは、光から生成される電子を前面側イメージング部品４５に向かって送る傾向があり背面側近くでのこれらの電子の捕獲を最小限にする電界を半導体基板１５およびエピタキシャル層３０内に生じさせる。
【００２６】
本明細書（下）に開示される規模のドーピング濃度を半導体基板と絶縁体層との界面５０において有する背面照射型デバイスは、時間および入射照度に関してデバイスの量子効率が他の類似のイメージング・デバイスより安定していることが判明した。この理由は、界面中の実質的にすべての電荷トラップ状態がドーパントによって当初から充足されて、充足が保たれ、デバイスが照射されている間に徐々に経時的に充足されるのではないためである可能性がある。量子効率は、それぞれの検出される入射光子または粒子について生成されデバイスにイメージングされる電荷キャリアの平均の数として定義できる。
【００２７】
図１Ｃを参照し、ひとたびエピタキシャル層３０が成長し、同時に所望のドーパント・プロファイルが形成されると、既知の半導体製造方法を使用して、１つまたは複数のイメージング部品４５を製造することができる。これらのイメージング部品は、電荷結合素子ＣＣＤ部品、ＣＭＯＳイメージング部品、フォトダイオード、アバラシェ光ダイオード、フォトトランジスタ、または他の光電子デバイスを、任意の組み合わせで含むことができる。部品４５は、既知のマスク法を使用してエピタキシャル層３０の別の領域に作製されたＣＣＤおよびＣＭＯＳ部品を含みうる。ＣＭＯＳトランジスタ（図示せず）、バイポーラ・トランジスタ（図示せず）、キャパシタ（図示せず）、またはレジスタ（図示せず）などの他の電子部品もまた含みうる。様々な深さの１つまたは複数のｐ−ｎ接合４０が、イメージング部品４５の製造中に形成されうる。
【００２８】
図１Ｄを参照すると、プロセスの最後のステップは、メカニカル基板２５の除去を含む。部品４５の製造が完了すると、基板２５は、もはやメカニカルな安定性を提供するために必要ではない。メカニカル基板２５の除去は、放射が検出されて背面側半導体に到達するのを可能にするためにも望ましい可能性がある。メカニカル基板２５の除去は、化学エッチング、機械的研削などの方法、またはこれらの方法の組み合わせによって達成しうる。化学エッチングでは、絶縁体層２０を除去せずにメカニカル基板２５を選択的に除去しうる。
【００２９】
一方、残存部分が検出されイメージングされた放射または粒子を少なくとも部分的に移送する場合は、メカニカル基板２５の少なくとも一部が、定位置に（除去せずに）残されてよい。
【００３０】
メカニカル基板２５がすべて除去される場合は、科学的方法か物理的方法、または２つの組み合わせによって、絶縁体層２０を部分的に、またはすべて除去してよい。図１Ｄは、部分的に除去された絶縁体層２２を示す。一実施形態において、絶縁体層２２は、所定の波長範囲を有する電磁波用の無反射コーティングとして作用し、それによってより多くの光子が半導体層１５、３０に到達して吸収されるように作製される。これは、絶縁体層２０の厚さを、所定の波長範囲における反射を最小限とする厚さまで薄くすることにより達成できる。厚さは、波長範囲およびこの波長範囲における層２０の材料の反射指数により決定されてよい。
【００３１】
図１Ｅを参照すると、他の実施形態では、絶縁体層２０を部分的に除去した後に、１つまたは複数の無反射コーティング層６５（例えば、酸化ジルコニウムまたは酸化ビスマス）を、所望の波長範囲用の全体的な無反射コーティングのスタック６５として機能するように、絶縁体層２０の上に蒸着できる。また、さらに別の実施形態では、絶縁体層２０がエッチングによりすべて除去可能であり、１つまたは複数の無反射コーティング層を全体的に無反射コーティングとして機能するように半導体基板１５上に蒸着できる。
【００３２】
一実施形態において、イメージング部品４５および無反射コーティング２２は、電磁スペクトルの紫外線領域（例えば約１００から４００ナノメータまでの波長範囲）で動作するように設計されうる。さもなければ、部品４５は、Ｘ線、ガンマ線、または可視領域などの電磁スペクトルの他の領域で動作するように設計されうる。さらに別の実施形態において、部品４５は、電子などの荷電粒子を検出するように設計されうる。イメージング部品４５は、半導体領域１５および３０内の固体物質との相互作用および電荷キャリアの生成を可能にする任意の形態の放射を検出するように設計されうる。
【００３３】
ドーピング・レベル、当初のドーピング・プロファイル、および温度などの処理パラメータは、上述したように、所望のドーピング・プロファイルを与えるように選択される。半導体処理で一般的なように、エピタキシャル成長温度などの処理パラメータの値の選択は、プロセスのコンピューター・シミュレーションの実施と、結果としてもたらされるドーパント・プロファイルおよび内部の電界によって導かれてよい。そのようなシミュレーションは、Ｔｅｃｈｎｏｌｏｇｙ Ｍｏｄｅｌｉｎｇ Ａｓｓｏｃｉａｔｅｓ社から市販されているＳＵＰＲＥＭなどのプロセス・シミュレーション・ソフトウェアを使用して実施しうる。図２〜図４は、本発明のプロセスの実施形態のための所望の純ドーピング・プロファイルのコンピューター・シミュレーションの結果を示す。これらの図において、様々の領域は、図１に示す構造の領域に以下のように対応する。
【００３４】
領域１５０は、メカニカル基板２５に対応する。領域１３０は、この実施形態では酸化シリコンを含む絶縁体層２０に対応する。領域１２０は、この実施形態ではシリコンを含む半導体基板１５に対応する。領域１００は、この実施形態ではシリコンを含むエピタキシャル層３０に対応する。番号１２５は、界面５０に対応する。番号１１０は、界面３５に対応する。
【００３５】
図２は、エピタキシャル層の成長前の、半導体基板１２０中の当初のドーピング・プロファイル１３５を示す。この実施形態では、ドーパントとしてホウ素を使用し、上述したドーパントを導入する方法のうちの任意の方法によって半導体基板１２０に導入しうる。当初のプロファイル１３５は、半導体基板１２０を通して均質だと想定される約１×１１０／立法センチメートルのキャリアの純ｐ型濃度によるホウ素ドーピング（換言すれば純ｐ型ドーピング）によって生成される。
【００３６】
図３は、エピタキシャル層１００の成長後の純最終ドーピング・プロファイル１４０を示す。この実施形態中の純プロファイル１４０はｐ型であり、一方ｎ型でもありうる。半導体基板１２０中からのホウ素原子は、上述のようにエピタキシャル層１００が成長する間に層の中に拡散して、実質的に最終プロファイル１４０となるものを生成する。このシミュレートされたプロセス実施形態におけるプロファイル１４０は、半導体基板と絶縁体層との界面１２５において最大値を有し半導体基板１２０およびエピタキシャル層１００内で界面１２５から距離が離れるにつれて単調減少する、所望の特性を有する。
【００３７】
図４は、実質的にプロファイル全体を示すために、図３と同じドーピング・プロファイルをより大きな縮尺で示す。界面１２５からのある距離において、プロファイルの単調減少する部分１４０は、エピタキシャル層１００中のバックグラウンド・ドーピング・レベル１４５に接する。ドーピング・レベルは、接合４０（図４に示さず）に至るまでこの値１４５を保つ。純ドーピング濃度１４０、１４５が界面１２５から離れるにつれて増加しない限り、波動または粒子の背面側６０への入射によって半導体基板１２０またはエピタキシャル層１００中に生成されるキャリアは、イメージング部品４５に向かって送られ、反対方向に送られない傾向がある。しかし光キャリアをイメージング部品４５に向かって効率的に一掃するためには、界面１２５とドーピング濃度１４０がバックグラウンド・ドーピング濃度１４５に接する位置１４７との間の領域（「広がり」として知られる）における熱拡散を克服するために、電界が十分高い必要がある。これによって、「広がり」を所定の長さより短くする抑制力が生じる。言い換えると、ドーピング濃度（プロファイル）１４０の平均勾配は、所定の率から速やかに単調減少する。例えば、ドーピング濃度は、約３ミクロン以下の距離内で１.０Ｅ１９／ｃｍ３より大きい値から５.０Ｅ１２／ｃｍ３未満（エピタキシャル層１００固有のドーピング・レベル）に減少しうる。他の例では、ドーピング濃度は、１.０Ｅ１９／ｃｍ３より大きい値から界面１２５からエピタキシャル層１００の前面側まで延在する距離内での固有のドーピング・レベル以下に減少しうる。
【００３８】
図６は、二次イオン質量分光法ＳＩＭＳを使用して得られる実際のドーピング・プロファイルを示す。２つのカーブ（３００、３２０）が示されている。カーブ３００は、ホウ素ドーピング濃度の距離に伴う変動を示す。ホウ素濃度は、左側の縦軸に示される。右側の縦軸につながるカーブ３２０は、酸素濃度を示し、シリコン・メカニカル基板１５０Ａ、酸化シリコン絶縁体層１３０Ａ、およびシリコン・エピタキシャル層１００Ａに対応する位置を確定するのに役立つ。図２〜図４にあるように、垂直の破線はこれらの領域の境界を示す。
【００３９】
図５は、無反射コーティング２２を備える完成したラミネートされたイメージング・デバイス２５０の実施形態を示す。薄いデバイス用には、十分に剛直なラミネート層３４０が、メカニカルな安定性を与えるために追加されてよい。図５の実施形態では、ラミネート層３４０が、デバイスの前面側に示されている。ラミネート層３４０は、イメージング部品４５および他の前面側部品の製造が完了した後にウェーハ前面側にセメントで接合されてよい。さもなければ、ラミネート層は、デバイスの背面に接合されてよい。ラミネート層が背面照射型デバイスの背面に接合されている場合は、ラミネート層の材料、ラミネート層を接合するために使用される一切のセメント、およびラミネート層とデバイス背面の間の任意の他の材料は、検出される放射２００に対してトランスペアレントであり、放射２００による劣化を受けない必要がある。
【００４０】
波動または粒子２００は、イメージング部品４５が作製されているエピタキシャル層３０の面の反対側の無反射コーティングの面６０に入射する。したがって図５は、背面照射型デバイスを示す。図５の右側は、図４に示すドーピング・プロファイル１４０、１４５の複製であり、したがって半導体基板１５およびエピタキシャル層３０中のドーピング濃度を示す。
【００４１】
図１Ｅおよび図７を参照すると、本発明の別の実施形態に従う、暗電流の低減のために設計されシリコン・オン・インシュレータＳＯＩの上に製造される背面照射型イメージング・センサ用の所望の純ドーピング・プロファイル１７２が示されている。図１〜図６の実施形態と異なり、純ドーピング・プロファイルは、半導体基板１５内の領域１７０中に、絶縁（埋込酸化）層２０と半導体基板（シード層）１５との界面１８０からの所定の距離において、ピーク１９０を有する。ｐ型でも、ｎ型でもありうるドーピング・レベルは、絶縁体層２０と半導体基板１５との界面１８０で始まり単調増加する。（ドーピング・プロファイルは、埋込酸化層２０中の領域１６５内のメカニカル基板に埋め込まれた酸化物の境界１６７で始まり、単調増加するように示されているが、結果としてもたらされる埋込酸化層２０中の領域１６５内のドーピング・プロファイルは、本発明の設計にとって重要ではない。）ドーピング・プロファイルは、シード層１５とエピタキシャル層３０の一方または両方に対応する領域１７０、１７５中のカーブ１９５によって示されるように、領域１８５（不感帯として知られる）中で単調増加し続け、半導体基板１５の領域１７０中のピーク１９０に達した後に単調減少する。所望の純ドーピング・プロファイル１７２は、形状が概ねガウス型でありうる。
【００４２】
暗電流電子および信号電子は共に、不感帯で生成される電界に影響されうる。処理パラメータおよび動作波長範囲は、信号電子が不感帯ピーク１９０を通過し前面部品４５に向かうことを可能にする一方で暗電流電子がこの障壁に侵入するのを阻止するように選択される。ドーピング最大値１９０に対応する、可能性ある障壁は、暗電流の熱イオン放射がドーピング・ピーク１９０を通過して領域１７０、１７５に移動するのを阻止するのに十分なほど大きくなくてはならない。暗電流電子の可能性ある障壁ピーク１９５を越えて通過する熱イオン放射を無視しうるよう確保するためには、障壁ピークの電圧レベルがｋＴ（ｋはボルツマン定数、Ｔはケルビンによる絶対温度）より約１０倍高い必要がある。信号電子が障壁ピーク１９０を通過するためには、入射信号光子の吸収深度（光子の波長に依存する）が、絶縁体層２０と半導体基板１５との界面１８０からピーク１９０までの距離より長い必要がある。
【００４３】
不感帯は、前述したイオン注入法の変形、または直接的なエピタキシャル成長／ドーピング法の２つの方式の１つによって生成しうる。再び図１Ａ〜図１Ｅに言及すると、イオン注入法では、比較的厚い酸化層が比較的厚いシード層１５の上に蒸着される。厚い酸化層は、厚さが約１０００Ａより厚い一方、薄い酸化層は厚さが約４００Ａ以下である。比較的厚い（図７のシミュレーション例では約ｌ０００Ａ）シード層１５が使用される。次いで第２の酸化層（図示せず）がシード層１５上に蒸着される。示されたシミュレーション例では、埋込酸化物（絶縁体層）２０は、約１４５０Ａの厚さを有するように選択されている。第２の酸化層は、最終的な厚さが、約１８００Ａとなる。次いでホウ素イオンが、第２の酸化層を通して注入される。本シミュレーションでは、ホウ素注入ドーズは、約６.０Ｅ+１４イオン／ｃｍ２に設定され、注入エネルギーは、約３５ＫｅＶに設定された。イオンを注入するステップの後に、第２の酸化層がシード層１５から離れてエッチングされ、エピタキシャル層３０を図１〜図６の実施形態で使用されたのと同じ方法を用いて成長させる。この結果、プロファイルのピークが半導体基板１５内の埋込酸化シード層界面１８０から約１０００Ａから離れる、図７に示す不感帯を備えるプロファイルが生成される。
【００４４】
エピタキシャル成長の間に、シード層１５上に適切なカスタムドーピングを行うことによって、同様のドーピング・プロファイルが得られる。当業者は理解しうることであるが、第２の酸化層をシード層１５の上に成長させた後に第２の酸化層を通してイオン注入を行う代わりに、図８の不感帯プロファイル１７２は、エピタキシャル層３０を直接シード層１５の上で成長させてドーピング濃度を適切に変化させることによっても得られる。
【００４５】
例示の実施形態は本発明を説明するのみであり、当業者によって本発明の範囲を逸脱することなく上述した実施形態の多くの変形が考案されうることが、理解されるべきである。したがってそのような変形はすべて、下記の特許請求およびその均等物の範囲に含められることが意図されている。
【技術分野】
【０００１】
本発明の分野は、半導体デバイスの製造およびデバイスの構造である。より具体的には、分野は、暗電流の低減に重点を置く背面照射型半導体イメージング・デバイスの製造および構造である。
【背景技術】
【０００２】
薄片化された背面照射型の半導体イメージング・デバイスは、充填率が高く、電荷キャリアの生成と収集の全体的な効率性が高いために、前面照射型イメージャより有利である。
【０００３】
そのようなデバイスに対しては、画像を損なう可能性がある水平方向ドリフトを回避するために、光または他の放射の入射によって背面側に生成される電荷キャリアを前面側に迅速に送らなければならないという要望がある。生成されたキャリアの前面側に到達する前の再結合を最小限にすることも望ましく、その理由は、そのような再結合がデバイスの全体的な効率と感度を減少させるからである。
【０００４】
これらの要望は、薄型の半導体層を提供し、この層内に高い電界を与えることによって実現できる。生成されたキャリア（電子または正孔など）を、前面側に迅速に送ることができるように、電界は、背面の表面に延在する必要がある。これによりデバイスの背面側で追加の処理が必要となり、製造処理がさらに複雑になる。ある現行の技法には、半導体ウェーハの化学的薄片化と、薄片化の後に「フラッシュゲート」を背面側に蒸着することが含まれる。これには、決定的に重要である背面側フラッシュゲートの厚さ制御が必要である。他の技法は、分子線エピタキシＭＢＥの使用による、ウェーハ背面上での薄いドーパント層の成長に関する。所望の電界を与えるために使用される別の既知の方法は、半導体層背面側の注入後にアニーリングおよび活性化のための適切な熱処理を行って、薄片化された半導体層内部にドーピングの勾配を生成することである。
【０００５】
これらの方法は従来の半導体鋳造処理に簡単に含めることができず、より高価なカスタム処理を必要とする。そのためこれらはしばしば費用対効果がなく、商業的製造に適さない。
【０００６】
背面照射型イメージング・デバイスは、１００ナノメータ未満（深紫外線）から３０００ナノメータ（遠赤外線）を超える範囲の波長で動作するように設計されてよい。背面照射型イメージャの感度に影響する重要な要素は、半導体中の放射が半導体バルク内で吸収される深度である。通常、放射はデバイスの背面に近い領域で吸収される。最高のデバイス効率を得るには、この領域で生成されるすべての電荷キャリアが、デバイスの反対側の前面に設置された光学検出部品に到達しなければならない。薄片化された背面照射型イメージャの感度を高めるために使用される一般的な方法は、ｐ型またはｎ型ドーパントを背面側に注入した後に熱処理を行って、薄片基板の前面側に向かう方向に減少するドーパント濃度プロファイルを生成することである。ｐ型ドーピングの場合は、そのようなドーピング濃度の勾配によって、光から生成された電子を前面側に向かって送る傾向のある電界が生じる。ｎ型ドーピングの場合は、そのようなドーピング濃度の勾配によって、光から生成された正孔を前面側に向かって送る傾向のある電界が生じる。
【０００７】
背面照射型イメージャの設計と動作に伴う他の問題は、暗電流の存在である。暗電流は、イメージャが積極的に露光されていない期間に背面照射型イメージャによって出現するキャリア（電子または正孔）の生成である。暗電流は、背面照射型イメージャの動作に対して有害であり、その理由は、所望の光学的に生成された信号と共に暗電流信号が過剰に回収されると、より高レベルでの固定パターンと過剰な不規則ショットノイズがもたらされるためである。暗電流によって生成されるオフセット信号は、表示画像中の不均一な陰影として現われる。イメージャが信号電子を使用すると想定すると、過剰な暗電流ノイズは、ピクセル中の暗電流電子の数の平方根に比例する。暗電流ノイズは他のイメージャノイズ源に相関しないために、暗電流が原因のノイズは、直角位相で他の源からの全ノイズに追加される。暗電流ノイズは、温度が上昇すると増加する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】米国仮出願第６０／６５２，４０９号
【特許文献２】米国特許出願第１１／３５０，５４６号
【発明の概要】
【発明が解決しようとする課題】
【０００９】
したがって、背面照射型イメージング・デバイスにおいて前面のイメージング部品に到達する暗電流の量を効果的に低減するデバイスおよび方法は望ましいが、これまで提供されていなかった。
【課題を解決するための手段】
【００１０】
開示されるのは、セミコンダクタ・オン・インシュレータ型（ＵＴＳＯＩ）基板を採用して、低い暗電流をもたらす方法と、その結果もたらされる背面照射型イメージング・デバイスであり、デバイスは、絶縁体層と、絶縁体層の界面を有する半導体基板と、半導体基板上にエピタキシャル成長によって成長させたエピタキシャル層と、面が半導体基板と絶縁体層との界面の反対側にありイメージング部品がエピタキシャル層内の接合を備える、エピタキシャル層の面に近接するエピタキシャル層中の１つまたは複数のイメージング部品とを備える。半導体基板およびエピタキシャル層は、絶縁体層と半導体基板との界面からの所定の距離において最大値を有し、プロファイルの両側において半導体基板の一部およびエピタキシャル層内で最大値から単調減少する純ドーピング濃度を示す。絶縁体層との界面とドーピング・プロファイルのピークの間のドーピング・プロファイルは、暗電流キャリアがデバイスの前面側に侵入することを妨げる「不感帯」として機能する。
【００１１】
ドーピング・プロファイルの形状は、概ねガウス型である。純ドーパント濃度プロファイルの最大値は、暗電流キャリアが熱イオン放射を介して前面側に侵入するのに十分なエネルギーを有さないために、ドーピング最大値に対応する可能性ある障壁がｋＴ（ｋはボルツマン定数、Ｔはケルビンによる絶対温度）より少なくとも約１０倍を超えるように十分高い。絶縁体層それ自体が、無反射コーティングとして機能しうる。他の実施形態においては、所定の波長範囲にわたる電磁放射用の無反射コーティングとして機能する少なくとも１つの１材料の層が半導体基板に対向する絶縁体層側の上に堆積される。さらに別の実施形態では、絶縁体層がすべて除去されて、無反射コーティングとして作用する少なくとも１つの１材料の層が半導体基板上に堆積される。
【００１２】
背面照射型イメージャを製造する、この方法は従来の半導体鋳造処理に適合する。ＵＴＳＯＩ基板をはじめとして、段階状のドーピング・プロファイルを有する半導体層が前面側部品の製造の前に生成される。本方法は、メカニカル基板と、絶縁体層と、半導体基板とを備える基板を提供するステップと、半導体基板上にエピタキシャル層を成長させるのと同時に１つまたは複数のドーパントのエピタキシャル層中への拡散をもたらし、エピタキシャル層の成長が完了すると、絶縁体層と半導体基板との界面からの所定の距離において最大値を有し、プロファイルの両側において半導体基板およびエピタキシャル層内での最大値から単調減少する純ドーピング濃度プロファイルが半導体基板およびエピタキシャル層中に存在するようにするステップと、１つまたは複数のイメージング部品をエピタキシャル層中に製造するステップとを含む。他の実施形態において、本方法は、１つまたは複数のイメージング部品をエピタキシャル層中に製造するステップの前に第２の絶縁体層を半導体基板上に成長させるステップと、第２の絶縁体層を通してドーピング・イオンを注入するステップと、
第２の絶縁体層を除去するステップとをさらに含む。
【図面の簡単な説明】
【００１３】
【図１Ａ】背面照射型イメージング・デバイスをＵＴＳＯＩ基板上に製造するプロセスの実施形態を示す図である。
【図１Ｂ】背面照射型イメージング・デバイスをＵＴＳＯＩ基板上に製造するプロセスの実施形態を示す図である。
【図１Ｃ】背面照射型イメージング・デバイスをＵＴＳＯＩ基板上に製造するプロセスの実施形態を示す図である。
【図１Ｄ】背面照射型イメージング・デバイスをＵＴＳＯＩ基板上に製造するプロセスの実施形態を示す図である。
【図１Ｅ】背面照射型イメージング・デバイスをＵＴＳＯＩ基板上に製造するプロセスの実施形態を示す図である。
【図２】半導体基板中の当初のドーピング・プロファイルを示す図である。
【図３】エピタキシャル層の成長後のドーピング・プロファイルを示す図である。
【図４】より大きな縮尺による図３のドーピング・プロファイルを示す図である。
【図５】プロセスの実施形態からもたらされる完成したデバイスの構造と、関連ドーピング・プロファイルを示す図である。
【図６】ＳＩＭＳによって得られる実際のドーピング・プロファイルを示す図である。
【図７】本発明の他の実施形態による暗電流を低減または除去するプロセスを使用するエピタキシャル層の成長後のドーピング・プロファイルを示す図である。
【発明を実施するための形態】
【００１４】
以下の実施形態は、説明のみが意図され、限定するものではない。一般の慣習に従い、図は必ずしも実寸に基づく縮尺で描かれていない。
【００１５】
図１Ａ、１Ｂ、１Ｃ、１Ｄは、あるプロセスの実施形態と、結果としてもたらされる構造を示す。図１Ａは、当技術分野で超薄片セミコンダクタ・オン・インシュレータ型ＵＴＳＯＩ基板と呼ばれることもある当初の基板１０を示す。図１Ｂは、エピタキシャル層３０の成長後のプロセス実施形態の状態を示す。図１Ｃは、エピタキシャル層３０上および中のイメージング部品４５を製造するステップ後のプロセス実施形態の状態を示す。本ステップの一部として、１つまたは複数の電気的接合または「ｐｎ接合」４０がエピタキシャル層３０中に形成される。図１Ｄは、プロセスの完成状態と、結果としてもたらされるイメージング・デバイスを示す。図１Ｅは、１つまたは複数の無反射コーティングを成長させる、任意のステップの後のプロセス実施形態の状態を示す。各ステップの詳細を以下に述べる。
【００１６】
まず図１Ａに示すＵＴＳＯＩ基板１０は、処理の間のメカニカルな支持を与えるメカニカル基板２５（ハンドル・ウェーハ）、絶縁体層２０（例えば、埋込シリコン酸化層でありうる）、および半導体基板１５（シード層）からなる。本実施形態において、メカニカル基板２５は、集積回路の製造に使用される標準のシリコンウェーハであってよい。さもなければ、メカニカル基板２５は、本明細書に開示する方法のステップに適合する素材で構成された任意の十分に剛直な基板であってよい。絶縁体層２０は、本実施形態では厚さ約１マイクロメータの酸化シリコンを含んでよい。他の実施形態では、絶縁体層２０の厚さは、約１０ｎｍから約５０００ｎｍの範囲にあることもある。半導体基板１５は、約５ナノメータから約１００ナノメータまでの厚さの結晶シリコンを含みうる。
【００１７】
ＵＴＳＯＩ基板は、市販されており、様々の既知の方法で製造される。ある方法では、熱酸化シリコンをシリコンウェーハ上で成長させる。２つのそのようなウェーハを酸化面で接触させて接合させ、高温まで上げる。いくつかの変形では、２つのウェーハおよび酸化物の両端間に電位差を印加する。これらの処理の作用により、２つのウェーハ上の酸化層を互いに流れ込ませて、ウェーハ間にモノリシックの結合を形成する。ひとたび結合が完成すると、一方の側のシリコンが重なり半導体基板１５の所望の厚さに研磨される一方で、酸化物の他方の側のシリコンは、メカニカル基板２５を形成する。酸化物は、絶縁体層２０を形成する。
【００１８】
ＵＴＳＯＩ基板を製造する別の方法は、半導体基板（図１Ａの１５に対応する）が約１００ｎｍから約１０００ｎｍの範囲の厚さを持つ、より標準的なセミコンダクタ・オン・インシュレータ型ＳＯＩウェーハを入手することから始まる。熱酸化物を、既知の方法を用いて半導体基板上に成長させる。酸化層が成長するにつれて、半導体基板の半導体材料が消費される。次いで酸化層が選択的にエッチングで削られ、所望のＵＴＳＯＩの厚さを持つ薄片化された半導体基板が残る。
【００１９】
他の方法で製造されたスマートカット（商標）として知られるＵＴＳＯＩ基板が、Ｓｏｉｔｅｃ，Ｓ.Ａ.社から市販されている。
【００２０】
半導体基板１５は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ＳｉＧｅ合金、ＩＩＩ−Ｖ半導体、ＩＩ−Ｖ１半導体、または任意の他の光電子デバイスの製造に適した半導体材料を含みうる。
【００２１】
さらに処理を行う前に、半導体基板１５はドープされる。このドーピングの目的は、下に説明するように、後段の処理のステップにおいて所望のドーパント・プロファイルを形成する、少なくとも１つのドーパント源を提供することにある。この当初のドーピングは、ガスからの拡散、ドーパントを直接半導体表面に適用すること、またはインゴット形成の間にドーパントを注入し、次いでインゴットをウェーハに切断すること、などのいくつかの既知の方式で実現できる。さらに、半導体基板１５のドーピングは、基板１０を作製する様々な段階のいずれにおいても実施されうる。一例として、半導体基板１５を作製するためのウェーハが切り出されるインゴットの形成の間に１つまたは複数のドーパントを導入しうる。さもなければ、インゴットから切断された後のウェーハにドーパントを導入しうる。
【００２２】
図１Ａに示されている他の別法においては、半導体基板１５が形成された後に、この基板に１つまたは複数のドーパントが導入される。本別法を、図１Ａに概略的に示す。ドーパント９５は、半導体基板１５と絶縁体層２０との界面５０の反対側の面５７を通して加えることによって半導体基板１５に導入しうる。ドーパント９５は、いくつかの既知の方法のどれによっても面５７に適用しうる。一例として、ドーパント９５は、当初の基板１０全体をドーパントを含む周辺の気体が収容された炉内に浸して半導体基板１５に拡散してよい。さもなければ、ドープされたガラスの形態でドーパント９５を面５７に適用してよい。熱処理により、次いでドーパントをガラスから半導体基板１５内に送る。その後ガラスは、除去される。さらに他の例では、ドーパントは半導体基板１５に注入され、次いで熱処理によって送られ活性化される。
【００２３】
ドーパント９５は、以下により詳しく説明するように、半導体基板１５に所望の純ドーピング・プロファイルを生成するために十分な濃度で導入される。半導体基板１５中の当初の純ドーピング濃度は、１０１７／立法センチメートル程度の電荷キャリアかそれを超える可能性があり、ｐ型またはｎ型のどちらでもありうる。通常のドーパントは、ホウ素、燐、アンチモン、および砒素などがある。
【００２４】
図１Ｂを参照すると、その後エピタキシャル層３０をドープされた半導体基板１５の上で、半導体基板１５をテンプレートとして用いて成長させる。半導体基板１５の材料によって、エピタキシャル層は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ＳｉＧｅ合金、ａＩＩＩ_Ｖ半導体、ａＩＩ−Ｖ１半導体、または任意の他の光電子デバイスの製造に適した半導体材料を含みうる。エピタキシャル層３０は、約１マイクロメータから約４００マイクロメータまでの厚み（検出される放射の波長または他の特性に依存する）を持つ可能性があり、前面側部品（図１Ｃおよび図１Ｄ中の４５）を製造するための層を備え、前面側部品でイメージング・デバイス全体が完成する。図１Ｂをなお参照すると、先に半導体基板１５に導入されたドーパントは、エピタキシャル層３０が成長する間に、エピタキシャル層３０中に拡散する。下に図２〜図４に関連づけて詳細が開示された一実施形態においては、エピタキシャル層３０を、約１０００℃かそれ以上の温度で成長させる。成長が終了すると、純ドーピング・プロファイルは、界面５０からの各距離において、半導体基板１５とエピタキシャル層３０内で、純キャリア濃度が最終的な所望の値に近いという意味で所望のプロファイルに極めて近い。プロセス中のすべての残りのステップは、ドーパントの拡散が比較的少量しか発生せず、プロセス終了時にプロファイルが本質的に変化しないようにより低温で実施される。別の実施形態では、エピタキシャル層３０の成長直後のプロファイルは所望のものと大きく異なるが、後段プロセスのステップでドーパントがかなり拡散される結果、プロセス終了時には所望のプロファイルとなる。
【００２５】
例示のプロセスの目標は、半導体基板１５と絶縁体層２０との界面５０において最大値を有する最終純ドーパント濃度プロファイルを半導体基板１５およびエピタキシャル層３０中に生成することである。図１Ｃおよび図１Ｄに示される半導体基板１５の一部および界面５０と接合４０の間のエピタキシャル層３０の内で、界面５０から距離が離れるにつれて、最終純ドーパント濃度プロファイルが、望ましくは単調減少することも、また目標である。（接合４０は、図１Ｃおよび図１Ｄに示す前面側部品４５の製造中に生成される。）そのようなプロファイルは、光から生成される電子を前面側イメージング部品４５に向かって送る傾向があり背面側近くでのこれらの電子の捕獲を最小限にする電界を半導体基板１５およびエピタキシャル層３０内に生じさせる。
【００２６】
本明細書（下）に開示される規模のドーピング濃度を半導体基板と絶縁体層との界面５０において有する背面照射型デバイスは、時間および入射照度に関してデバイスの量子効率が他の類似のイメージング・デバイスより安定していることが判明した。この理由は、界面中の実質的にすべての電荷トラップ状態がドーパントによって当初から充足されて、充足が保たれ、デバイスが照射されている間に徐々に経時的に充足されるのではないためである可能性がある。量子効率は、それぞれの検出される入射光子または粒子について生成されデバイスにイメージングされる電荷キャリアの平均の数として定義できる。
【００２７】
図１Ｃを参照し、ひとたびエピタキシャル層３０が成長し、同時に所望のドーパント・プロファイルが形成されると、既知の半導体製造方法を使用して、１つまたは複数のイメージング部品４５を製造することができる。これらのイメージング部品は、電荷結合素子ＣＣＤ部品、ＣＭＯＳイメージング部品、フォトダイオード、アバラシェ光ダイオード、フォトトランジスタ、または他の光電子デバイスを、任意の組み合わせで含むことができる。部品４５は、既知のマスク法を使用してエピタキシャル層３０の別の領域に作製されたＣＣＤおよびＣＭＯＳ部品を含みうる。ＣＭＯＳトランジスタ（図示せず）、バイポーラ・トランジスタ（図示せず）、キャパシタ（図示せず）、またはレジスタ（図示せず）などの他の電子部品もまた含みうる。様々な深さの１つまたは複数のｐ−ｎ接合４０が、イメージング部品４５の製造中に形成されうる。
【００２８】
図１Ｄを参照すると、プロセスの最後のステップは、メカニカル基板２５の除去を含む。部品４５の製造が完了すると、基板２５は、もはやメカニカルな安定性を提供するために必要ではない。メカニカル基板２５の除去は、放射が検出されて背面側半導体に到達するのを可能にするためにも望ましい可能性がある。メカニカル基板２５の除去は、化学エッチング、機械的研削などの方法、またはこれらの方法の組み合わせによって達成しうる。化学エッチングでは、絶縁体層２０を除去せずにメカニカル基板２５を選択的に除去しうる。
【００２９】
一方、残存部分が検出されイメージングされた放射または粒子を少なくとも部分的に移送する場合は、メカニカル基板２５の少なくとも一部が、定位置に（除去せずに）残されてよい。
【００３０】
メカニカル基板２５がすべて除去される場合は、科学的方法か物理的方法、または２つの組み合わせによって、絶縁体層２０を部分的に、またはすべて除去してよい。図１Ｄは、部分的に除去された絶縁体層２２を示す。一実施形態において、絶縁体層２２は、所定の波長範囲を有する電磁波用の無反射コーティングとして作用し、それによってより多くの光子が半導体層１５、３０に到達して吸収されるように作製される。これは、絶縁体層２０の厚さを、所定の波長範囲における反射を最小限とする厚さまで薄くすることにより達成できる。厚さは、波長範囲およびこの波長範囲における層２０の材料の反射指数により決定されてよい。
【００３１】
図１Ｅを参照すると、他の実施形態では、絶縁体層２０を部分的に除去した後に、１つまたは複数の無反射コーティング層６５（例えば、酸化ジルコニウムまたは酸化ビスマス）を、所望の波長範囲用の全体的な無反射コーティングのスタック６５として機能するように、絶縁体層２０の上に蒸着できる。また、さらに別の実施形態では、絶縁体層２０がエッチングによりすべて除去可能であり、１つまたは複数の無反射コーティング層を全体的に無反射コーティングとして機能するように半導体基板１５上に蒸着できる。
【００３２】
一実施形態において、イメージング部品４５および無反射コーティング２２は、電磁スペクトルの紫外線領域（例えば約１００から４００ナノメータまでの波長範囲）で動作するように設計されうる。さもなければ、部品４５は、Ｘ線、ガンマ線、または可視領域などの電磁スペクトルの他の領域で動作するように設計されうる。さらに別の実施形態において、部品４５は、電子などの荷電粒子を検出するように設計されうる。イメージング部品４５は、半導体領域１５および３０内の固体物質との相互作用および電荷キャリアの生成を可能にする任意の形態の放射を検出するように設計されうる。
【００３３】
ドーピング・レベル、当初のドーピング・プロファイル、および温度などの処理パラメータは、上述したように、所望のドーピング・プロファイルを与えるように選択される。半導体処理で一般的なように、エピタキシャル成長温度などの処理パラメータの値の選択は、プロセスのコンピューター・シミュレーションの実施と、結果としてもたらされるドーパント・プロファイルおよび内部の電界によって導かれてよい。そのようなシミュレーションは、Ｔｅｃｈｎｏｌｏｇｙ Ｍｏｄｅｌｉｎｇ Ａｓｓｏｃｉａｔｅｓ社から市販されているＳＵＰＲＥＭなどのプロセス・シミュレーション・ソフトウェアを使用して実施しうる。図２〜図４は、本発明のプロセスの実施形態のための所望の純ドーピング・プロファイルのコンピューター・シミュレーションの結果を示す。これらの図において、様々の領域は、図１に示す構造の領域に以下のように対応する。
【００３４】
領域１５０は、メカニカル基板２５に対応する。領域１３０は、この実施形態では酸化シリコンを含む絶縁体層２０に対応する。領域１２０は、この実施形態ではシリコンを含む半導体基板１５に対応する。領域１００は、この実施形態ではシリコンを含むエピタキシャル層３０に対応する。番号１２５は、界面５０に対応する。番号１１０は、界面３５に対応する。
【００３５】
図２は、エピタキシャル層の成長前の、半導体基板１２０中の当初のドーピング・プロファイル１３５を示す。この実施形態では、ドーパントとしてホウ素を使用し、上述したドーパントを導入する方法のうちの任意の方法によって半導体基板１２０に導入しうる。当初のプロファイル１３５は、半導体基板１２０を通して均質だと想定される約１×１１０／立法センチメートルのキャリアの純ｐ型濃度によるホウ素ドーピング（換言すれば純ｐ型ドーピング）によって生成される。
【００３６】
図３は、エピタキシャル層１００の成長後の純最終ドーピング・プロファイル１４０を示す。この実施形態中の純プロファイル１４０はｐ型であり、一方ｎ型でもありうる。半導体基板１２０中からのホウ素原子は、上述のようにエピタキシャル層１００が成長する間に層の中に拡散して、実質的に最終プロファイル１４０となるものを生成する。このシミュレートされたプロセス実施形態におけるプロファイル１４０は、半導体基板と絶縁体層との界面１２５において最大値を有し半導体基板１２０およびエピタキシャル層１００内で界面１２５から距離が離れるにつれて単調減少する、所望の特性を有する。
【００３７】
図４は、実質的にプロファイル全体を示すために、図３と同じドーピング・プロファイルをより大きな縮尺で示す。界面１２５からのある距離において、プロファイルの単調減少する部分１４０は、エピタキシャル層１００中のバックグラウンド・ドーピング・レベル１４５に接する。ドーピング・レベルは、接合４０（図４に示さず）に至るまでこの値１４５を保つ。純ドーピング濃度１４０、１４５が界面１２５から離れるにつれて増加しない限り、波動または粒子の背面側６０への入射によって半導体基板１２０またはエピタキシャル層１００中に生成されるキャリアは、イメージング部品４５に向かって送られ、反対方向に送られない傾向がある。しかし光キャリアをイメージング部品４５に向かって効率的に一掃するためには、界面１２５とドーピング濃度１４０がバックグラウンド・ドーピング濃度１４５に接する位置１４７との間の領域（「広がり」として知られる）における熱拡散を克服するために、電界が十分高い必要がある。これによって、「広がり」を所定の長さより短くする抑制力が生じる。言い換えると、ドーピング濃度（プロファイル）１４０の平均勾配は、所定の率から速やかに単調減少する。例えば、ドーピング濃度は、約３ミクロン以下の距離内で１.０Ｅ１９／ｃｍ３より大きい値から５.０Ｅ１２／ｃｍ３未満（エピタキシャル層１００固有のドーピング・レベル）に減少しうる。他の例では、ドーピング濃度は、１.０Ｅ１９／ｃｍ３より大きい値から界面１２５からエピタキシャル層１００の前面側まで延在する距離内での固有のドーピング・レベル以下に減少しうる。
【００３８】
図６は、二次イオン質量分光法ＳＩＭＳを使用して得られる実際のドーピング・プロファイルを示す。２つのカーブ（３００、３２０）が示されている。カーブ３００は、ホウ素ドーピング濃度の距離に伴う変動を示す。ホウ素濃度は、左側の縦軸に示される。右側の縦軸につながるカーブ３２０は、酸素濃度を示し、シリコン・メカニカル基板１５０Ａ、酸化シリコン絶縁体層１３０Ａ、およびシリコン・エピタキシャル層１００Ａに対応する位置を確定するのに役立つ。図２〜図４にあるように、垂直の破線はこれらの領域の境界を示す。
【００３９】
図５は、無反射コーティング２２を備える完成したラミネートされたイメージング・デバイス２５０の実施形態を示す。薄いデバイス用には、十分に剛直なラミネート層３４０が、メカニカルな安定性を与えるために追加されてよい。図５の実施形態では、ラミネート層３４０が、デバイスの前面側に示されている。ラミネート層３４０は、イメージング部品４５および他の前面側部品の製造が完了した後にウェーハ前面側にセメントで接合されてよい。さもなければ、ラミネート層は、デバイスの背面に接合されてよい。ラミネート層が背面照射型デバイスの背面に接合されている場合は、ラミネート層の材料、ラミネート層を接合するために使用される一切のセメント、およびラミネート層とデバイス背面の間の任意の他の材料は、検出される放射２００に対してトランスペアレントであり、放射２００による劣化を受けない必要がある。
【００４０】
波動または粒子２００は、イメージング部品４５が作製されているエピタキシャル層３０の面の反対側の無反射コーティングの面６０に入射する。したがって図５は、背面照射型デバイスを示す。図５の右側は、図４に示すドーピング・プロファイル１４０、１４５の複製であり、したがって半導体基板１５およびエピタキシャル層３０中のドーピング濃度を示す。
【００４１】
図１Ｅおよび図７を参照すると、本発明の別の実施形態に従う、暗電流の低減のために設計されシリコン・オン・インシュレータＳＯＩの上に製造される背面照射型イメージング・センサ用の所望の純ドーピング・プロファイル１７２が示されている。図１〜図６の実施形態と異なり、純ドーピング・プロファイルは、半導体基板１５内の領域１７０中に、絶縁（埋込酸化）層２０と半導体基板（シード層）１５との界面１８０からの所定の距離において、ピーク１９０を有する。ｐ型でも、ｎ型でもありうるドーピング・レベルは、絶縁体層２０と半導体基板１５との界面１８０で始まり単調増加する。（ドーピング・プロファイルは、埋込酸化層２０中の領域１６５内のメカニカル基板に埋め込まれた酸化物の境界１６７で始まり、単調増加するように示されているが、結果としてもたらされる埋込酸化層２０中の領域１６５内のドーピング・プロファイルは、本発明の設計にとって重要ではない。）ドーピング・プロファイルは、シード層１５とエピタキシャル層３０の一方または両方に対応する領域１７０、１７５中のカーブ１９５によって示されるように、領域１８５（不感帯として知られる）中で単調増加し続け、半導体基板１５の領域１７０中のピーク１９０に達した後に単調減少する。所望の純ドーピング・プロファイル１７２は、形状が概ねガウス型でありうる。
【００４２】
暗電流電子および信号電子は共に、不感帯で生成される電界に影響されうる。処理パラメータおよび動作波長範囲は、信号電子が不感帯ピーク１９０を通過し前面部品４５に向かうことを可能にする一方で暗電流電子がこの障壁に侵入するのを阻止するように選択される。ドーピング最大値１９０に対応する、可能性ある障壁は、暗電流の熱イオン放射がドーピング・ピーク１９０を通過して領域１７０、１７５に移動するのを阻止するのに十分なほど大きくなくてはならない。暗電流電子の可能性ある障壁ピーク１９５を越えて通過する熱イオン放射を無視しうるよう確保するためには、障壁ピークの電圧レベルがｋＴ（ｋはボルツマン定数、Ｔはケルビンによる絶対温度）より約１０倍高い必要がある。信号電子が障壁ピーク１９０を通過するためには、入射信号光子の吸収深度（光子の波長に依存する）が、絶縁体層２０と半導体基板１５との界面１８０からピーク１９０までの距離より長い必要がある。
【００４３】
不感帯は、前述したイオン注入法の変形、または直接的なエピタキシャル成長／ドーピング法の２つの方式の１つによって生成しうる。再び図１Ａ〜図１Ｅに言及すると、イオン注入法では、比較的厚い酸化層が比較的厚いシード層１５の上に蒸着される。厚い酸化層は、厚さが約１０００Ａより厚い一方、薄い酸化層は厚さが約４００Ａ以下である。比較的厚い（図７のシミュレーション例では約ｌ０００Ａ）シード層１５が使用される。次いで第２の酸化層（図示せず）がシード層１５上に蒸着される。示されたシミュレーション例では、埋込酸化物（絶縁体層）２０は、約１４５０Ａの厚さを有するように選択されている。第２の酸化層は、最終的な厚さが、約１８００Ａとなる。次いでホウ素イオンが、第２の酸化層を通して注入される。本シミュレーションでは、ホウ素注入ドーズは、約６.０Ｅ+１４イオン／ｃｍ２に設定され、注入エネルギーは、約３５ＫｅＶに設定された。イオンを注入するステップの後に、第２の酸化層がシード層１５から離れてエッチングされ、エピタキシャル層３０を図１〜図６の実施形態で使用されたのと同じ方法を用いて成長させる。この結果、プロファイルのピークが半導体基板１５内の埋込酸化シード層界面１８０から約１０００Ａから離れる、図７に示す不感帯を備えるプロファイルが生成される。
【００４４】
エピタキシャル成長の間に、シード層１５上に適切なカスタムドーピングを行うことによって、同様のドーピング・プロファイルが得られる。当業者は理解しうることであるが、第２の酸化層をシード層１５の上に成長させた後に第２の酸化層を通してイオン注入を行う代わりに、図８の不感帯プロファイル１７２は、エピタキシャル層３０を直接シード層１５の上で成長させてドーピング濃度を適切に変化させることによっても得られる。
【００４５】
例示の実施形態は本発明を説明するのみであり、当業者によって本発明の範囲を逸脱することなく上述した実施形態の多くの変形が考案されうることが、理解されるべきである。したがってそのような変形はすべて、下記の特許請求およびその均等物の範囲に含められることが意図されている。
【特許請求の範囲】
【請求項１】
暗電流を低減する背面照射型半導体イメージング・デバイスを製造する方法であって、
メカニカル基板と、
絶縁体層と、
半導体基板とを備える基板を提供するステップと、
前記半導体基板上にエピタキシャル層を成長させるのと同時に１つまたは複数のドーパントの前記エピタキシャル層中への拡散をもたらし、それにより前記エピタキシャル層の前記成長が完了すると、前記絶縁体層と前記半導体基板との界面からの所定の距離において最大値を有し、プロファイルの両側において前記半導体基板および前記エピタキシャル層内での最大値から単調減少する純ドーピング濃度プロファイルが前記半導体基板および前記エピタキシャル層内に存在するようにするステップと、
１つまたは複数のイメージング部品を前記エピタキシャル層中に製造するステップと
を含む方法。
【請求項２】
前記製造するステップの前に、第２の絶縁体層を前記半導体基板上に成長させるステップと、
前記第２の絶縁体層を通してドーピング・イオンを注入するステップと、
前記第２の絶縁体層を除去するステップとをさらに含む、請求項１に記載の方法。
【請求項３】
前記純ドーパント濃度プロファイルの形状が、概ねガウス型である、請求項１に記載の方法。
【請求項４】
前記メカニカル基板の少なくとも一部を除去するステップをさらに含む、請求項１に記載の方法。
【請求項５】
前記メカニカル基板をすべて除去した後に前記絶縁体層の少なくとも一部を除去するステップをさらに含む、請求項４に記載の方法。
【請求項６】
前記絶縁体層の少なくとも一部を除去する前記ステップが、残存する絶縁体層が所定の波長範囲にわたる電磁放射用の無反射コーティングとして機能するような厚さを有する結果をもたらす、請求項５に記載の方法。
【請求項７】
所定の波長範囲にわたる電磁放射用の無反射コーティングとして機能する少なくとも１つの１材料の層を蒸着するステップをさらに含む、請求項４に記載の方法。
【請求項８】
前記すべての絶縁体層を除去するステップと、所定の波長範囲にわたる電磁放射用の無反射コーティングとして機能する少なくとも１つの１材料の層を蒸着するステップとをさらに含む、請求項４に記載の方法。
【請求項９】
前記純ドーパント濃度プロファイルの前記最大値が、前記ドーピング最大値に対応する可能性ある障壁がｋＴ（ｋはボルツマン定数、Ｔはケルビンによる絶対温度）より少なくとも約１０倍を超えるように設定するステップをさらに含む、請求項１に記載の方法。
【請求項１０】
１つまたは複数のイメージング部品を製造する前記ステップが、ＣＭＯＳイメージング部品、電荷結合素子ＣＣＤ部品、フォトダイオード、アバラシェ光ダイオード、またはフォトトランジスタを任意の組み合わせで製造するステップを含む、請求項２に記載の方法。
【請求項１１】
絶縁体層と、
前記絶縁体層との界面を有する半導体基板と、
前記半導体基板上にエピタキシャル成長によって成長させたエピタキシャル層と、
面が前記半導体基板と前記絶縁体層との前記界面の反対側にありイメージング部品が前記エピタキシャル層内の複数の接合を備える、前記エピタキシャル層の面に近接する前記エピタキシャル層中の１つまたは複数のイメージング部品とを備える、所定の波長範囲にわたって動作するように構成された背面照射型半導体イメージング・デバイスにおいて、
前記半導体基板および前記エピタキシャル層が、前記半導体基板と前記絶縁体層との前記界面で最大値を有し、前記半導体基板の一部および前記界面と前記接合との間の前記エピタキシャル層の内で、前記界面から距離が離れるにつれて、前記基板および前記エピタキシャル層内の距離に伴う勾配変化の所定平均率より大きい、または等しい率で単調減少する純ドーピング濃度を示す、背面照射型半導体イメージング・デバイス。
【請求項１２】
前記純ドーピング濃度が、前記界面からの所定の距離内で、１.０Ｅ１９／ｃｍ３より大きな値から前記エピタキシャル層のキャリア濃度の固有の値まで単調減少する、請求項１１に記載のイメージング・デバイス。
【請求項１３】
前記界面からの前記所定の距離が前記エピタキシャル層の前記面にある、請求項１２に記載のイメージング・デバイス。
【請求項１４】
前記純ドーピング濃度が、約３ミクロン以下の距離内で、１.０Ｅ１９／ｃｍ３より大きな値から５.０Ｅｌ２／ｃｍ３未満まで単調減少する、請求項１１に記載のイメージング・デバイス。
【請求項１５】
前記半導体基板と前記絶縁体層との前記界面におけるドーピング濃度が、時間および入射照度に関して前記デバイスの量子効率を安定させるように十分高い、請求項１１に記載のイメージング・デバイス。
【請求項１６】
前記エピタキシャル層および前記半導体基板が共にシリコンを含み、前記絶縁体層が酸化シリコンを含む、請求項１１に記載のイメージング・デバイス。
【請求項１７】
前記絶縁体層が、所定範囲の波長にわたって無反射コーティングとして機能するように選択された厚さを有する、請求項１１に記載のイメージング・デバイス。
【請求項１８】
前記半導体基板に対向する前記絶縁体層側の上に蒸着される、所定の波長範囲にわたる電磁放射用の無反射コーティングとして機能する少なくとも１つの１材料の層をさらに備える、請求項１１に記載のイメージング・デバイス。
【請求項１９】
前記イメージング部品に検出された光が、前記半導体基板と前記絶縁体層との間の前記界面の反対側の前記絶縁体層の面に入射する、請求項１１に記載のデバイス。
【請求項２０】
前記所定の波長範囲が紫外線領域を含む、請求項１１に記載のデバイス。
【請求項２１】
前記１つまたは複数のイメージング部品が、ＣＭＯＳイメージング部品、電荷結合素子ＣＣＤ部品、フォトダイオード、アバラシェ光ダイオードまたはフォトトランジスタを任意の組み合わせで備える、請求項１１に記載のイメージング・デバイス。
【請求項２２】
前記半導体基板が、約５ナノメータから約１００ナノメータの範囲の厚さを有する、請求項１１に記載のイメージング・デバイス。
【請求項２３】
前記エピタキシャル層が約１マイクロメータから約４００マイクロメータの範囲の厚さを有する、請求項１１に記載のイメージング・デバイス。
【請求項２４】
絶縁体層と、
前記絶縁体層との界面を有する半導体基板と、
前記半導体基板上にエピタキシャル成長によって成長させたエピタキシャル層と、
面が前記半導体基板と前記絶縁体層との前記界面の反対側にありイメージング部品が前記エピタキシャル層内の複数の接合を備える、前記エピタキシャル層の面に近接する前記エピタキシャル層中の１つまたは複数のイメージング部品とを備える、所定の波長範囲にわたって動作し、暗電流を減少させるように構成された背面照射型半導体イメージング・デバイスにおいて、
前記半導体基板および前記エピタキシャル層が、前記絶縁体層と前記半導体基板との前記界面からの所定の距離において最大値を有し前記プロファイルの両側において前記半導体基板の一部および前記エピタキシャル層内で前記最大値から単調減少する純ドーピング濃度を示す、背面照射型半導体イメージング・デバイス。
【請求項２５】
前記純ドーパント濃度プロファイルの形状が、概ねガウス型である、請求項２４に記載のイメージング・デバイス。
【請求項２６】
前記純ドーパント濃度プロファイルの前記最大値が、前記ドーピング最大値に対応する可能性ある障壁がｋＴ（ｋはボルツマン定数、Ｔはケルビンによる絶対温度）より少なくとも約１０倍を超えるように十分高い、請求項２４に記載のイメージング・デバイス。
【請求項２７】
前記純ドーパント濃度プロファイルの前記最大値が、時間および入射照度に関して前記デバイスの量子効率を安定させるように十分高い、請求項２４に記載のイメージング・デバイス。
【請求項２８】
前記エピタキシャル層および半導体基板が共にシリコンを備え、前記絶縁体層が酸化シリコンを備える、請求項２４に記載のイメージング・デバイス。
【請求項２９】
前記絶縁体層が、前記所定範囲の波長にわたって無反射コーティングとして機能するように選択された厚さを有する、請求項２４に記載のイメージング・デバイス。
【請求項３０】
前記半導体基板に対向する絶縁体層側の上に蒸着される、所定の波長範囲にわたる電磁放射用の無反射コーティングとして機能する少なくとも１つの１材料の層をさらに備える、請求項２４に記載のイメージング・デバイス。
【請求項３１】
前記イメージング部品によって検出された光が、前記半導体基板と前記絶縁体層との間の前記界面の反対側の前記絶縁体層の面に入射する、請求項２４に記載のイメージング・デバイス。
【請求項３２】
前記１つまたは複数のイメージング部品が、ＣＭＯＳイメージング部品、電荷結合素子ＣＣＤ部品、フォトダイオード、アバラシェ光ダイオード、またはフォトトランジスタを任意の組み合わせで備える、請求項２４に記載のイメージング・デバイス。
【請求項３３】
前記半導体基板が、約５ナノメータから約１００ナノメータの範囲の厚さを有する、請求項２４に記載のイメージング・デバイス。
【請求項３４】
前記エピタキシャル層が約１マイクロメータから約４００マイクロメータの範囲の厚さを有する、請求項２４に記載のイメージング・デバイス。
【請求項３５】
所定の波長範囲にわたる電磁放射用の無反射コーティングとして機能する少なくとも１つの１材料の層と
無反射コーティングとして機能する前記少なくとも１つの層の上に蒸着された半導体基板と、
前記半導体基板上にエピタキシャル成長によって成長させたエピタキシャル層と、
面が前記半導体基板と無反射コーティングとして機能する前記少なくとも１つの層との界面の反対側にありイメージング部品が前記エピタキシャル層内の複数の接合を備える、前記エピタキシャル層の面に近接する前記エピタキシャル層中の少なくとも１つのイメージング部品とを備える、所定の波長範囲にわたって動作し、暗電流を減少させるように構成された背面照射型半導体イメージング・デバイスであって、
前記半導体基板および前記エピタキシャル層が、無反射コーティングとして機能する前記少なくとも１つの層と前記半導体基板との前記界面からの所定の距離において最大値を有しプロファイルの両側において前記半導体基板の一部および前記エピタキシャル層内で前記最大値から単調減少する純ドーピング濃度を示す、背面照射型半導体イメージング・デバイス。
【請求項１】
暗電流を低減する背面照射型半導体イメージング・デバイスを製造する方法であって、
メカニカル基板と、
絶縁体層と、
半導体基板とを備える基板を提供するステップと、
前記半導体基板上にエピタキシャル層を成長させるのと同時に１つまたは複数のドーパントの前記エピタキシャル層中への拡散をもたらし、それにより前記エピタキシャル層の前記成長が完了すると、前記絶縁体層と前記半導体基板との界面からの所定の距離において最大値を有し、プロファイルの両側において前記半導体基板および前記エピタキシャル層内での最大値から単調減少する純ドーピング濃度プロファイルが前記半導体基板および前記エピタキシャル層内に存在するようにするステップと、
１つまたは複数のイメージング部品を前記エピタキシャル層中に製造するステップと
を含む方法。
【請求項２】
前記製造するステップの前に、第２の絶縁体層を前記半導体基板上に成長させるステップと、
前記第２の絶縁体層を通してドーピング・イオンを注入するステップと、
前記第２の絶縁体層を除去するステップとをさらに含む、請求項１に記載の方法。
【請求項３】
前記純ドーパント濃度プロファイルの形状が、概ねガウス型である、請求項１に記載の方法。
【請求項４】
前記メカニカル基板の少なくとも一部を除去するステップをさらに含む、請求項１に記載の方法。
【請求項５】
前記メカニカル基板をすべて除去した後に前記絶縁体層の少なくとも一部を除去するステップをさらに含む、請求項４に記載の方法。
【請求項６】
前記絶縁体層の少なくとも一部を除去する前記ステップが、残存する絶縁体層が所定の波長範囲にわたる電磁放射用の無反射コーティングとして機能するような厚さを有する結果をもたらす、請求項５に記載の方法。
【請求項７】
所定の波長範囲にわたる電磁放射用の無反射コーティングとして機能する少なくとも１つの１材料の層を蒸着するステップをさらに含む、請求項４に記載の方法。
【請求項８】
前記すべての絶縁体層を除去するステップと、所定の波長範囲にわたる電磁放射用の無反射コーティングとして機能する少なくとも１つの１材料の層を蒸着するステップとをさらに含む、請求項４に記載の方法。
【請求項９】
前記純ドーパント濃度プロファイルの前記最大値が、前記ドーピング最大値に対応する可能性ある障壁がｋＴ（ｋはボルツマン定数、Ｔはケルビンによる絶対温度）より少なくとも約１０倍を超えるように設定するステップをさらに含む、請求項１に記載の方法。
【請求項１０】
１つまたは複数のイメージング部品を製造する前記ステップが、ＣＭＯＳイメージング部品、電荷結合素子ＣＣＤ部品、フォトダイオード、アバラシェ光ダイオード、またはフォトトランジスタを任意の組み合わせで製造するステップを含む、請求項２に記載の方法。
【請求項１１】
絶縁体層と、
前記絶縁体層との界面を有する半導体基板と、
前記半導体基板上にエピタキシャル成長によって成長させたエピタキシャル層と、
面が前記半導体基板と前記絶縁体層との前記界面の反対側にありイメージング部品が前記エピタキシャル層内の複数の接合を備える、前記エピタキシャル層の面に近接する前記エピタキシャル層中の１つまたは複数のイメージング部品とを備える、所定の波長範囲にわたって動作するように構成された背面照射型半導体イメージング・デバイスにおいて、
前記半導体基板および前記エピタキシャル層が、前記半導体基板と前記絶縁体層との前記界面で最大値を有し、前記半導体基板の一部および前記界面と前記接合との間の前記エピタキシャル層の内で、前記界面から距離が離れるにつれて、前記基板および前記エピタキシャル層内の距離に伴う勾配変化の所定平均率より大きい、または等しい率で単調減少する純ドーピング濃度を示す、背面照射型半導体イメージング・デバイス。
【請求項１２】
前記純ドーピング濃度が、前記界面からの所定の距離内で、１.０Ｅ１９／ｃｍ３より大きな値から前記エピタキシャル層のキャリア濃度の固有の値まで単調減少する、請求項１１に記載のイメージング・デバイス。
【請求項１３】
前記界面からの前記所定の距離が前記エピタキシャル層の前記面にある、請求項１２に記載のイメージング・デバイス。
【請求項１４】
前記純ドーピング濃度が、約３ミクロン以下の距離内で、１.０Ｅ１９／ｃｍ３より大きな値から５.０Ｅｌ２／ｃｍ３未満まで単調減少する、請求項１１に記載のイメージング・デバイス。
【請求項１５】
前記半導体基板と前記絶縁体層との前記界面におけるドーピング濃度が、時間および入射照度に関して前記デバイスの量子効率を安定させるように十分高い、請求項１１に記載のイメージング・デバイス。
【請求項１６】
前記エピタキシャル層および前記半導体基板が共にシリコンを含み、前記絶縁体層が酸化シリコンを含む、請求項１１に記載のイメージング・デバイス。
【請求項１７】
前記絶縁体層が、所定範囲の波長にわたって無反射コーティングとして機能するように選択された厚さを有する、請求項１１に記載のイメージング・デバイス。
【請求項１８】
前記半導体基板に対向する前記絶縁体層側の上に蒸着される、所定の波長範囲にわたる電磁放射用の無反射コーティングとして機能する少なくとも１つの１材料の層をさらに備える、請求項１１に記載のイメージング・デバイス。
【請求項１９】
前記イメージング部品に検出された光が、前記半導体基板と前記絶縁体層との間の前記界面の反対側の前記絶縁体層の面に入射する、請求項１１に記載のデバイス。
【請求項２０】
前記所定の波長範囲が紫外線領域を含む、請求項１１に記載のデバイス。
【請求項２１】
前記１つまたは複数のイメージング部品が、ＣＭＯＳイメージング部品、電荷結合素子ＣＣＤ部品、フォトダイオード、アバラシェ光ダイオードまたはフォトトランジスタを任意の組み合わせで備える、請求項１１に記載のイメージング・デバイス。
【請求項２２】
前記半導体基板が、約５ナノメータから約１００ナノメータの範囲の厚さを有する、請求項１１に記載のイメージング・デバイス。
【請求項２３】
前記エピタキシャル層が約１マイクロメータから約４００マイクロメータの範囲の厚さを有する、請求項１１に記載のイメージング・デバイス。
【請求項２４】
絶縁体層と、
前記絶縁体層との界面を有する半導体基板と、
前記半導体基板上にエピタキシャル成長によって成長させたエピタキシャル層と、
面が前記半導体基板と前記絶縁体層との前記界面の反対側にありイメージング部品が前記エピタキシャル層内の複数の接合を備える、前記エピタキシャル層の面に近接する前記エピタキシャル層中の１つまたは複数のイメージング部品とを備える、所定の波長範囲にわたって動作し、暗電流を減少させるように構成された背面照射型半導体イメージング・デバイスにおいて、
前記半導体基板および前記エピタキシャル層が、前記絶縁体層と前記半導体基板との前記界面からの所定の距離において最大値を有し前記プロファイルの両側において前記半導体基板の一部および前記エピタキシャル層内で前記最大値から単調減少する純ドーピング濃度を示す、背面照射型半導体イメージング・デバイス。
【請求項２５】
前記純ドーパント濃度プロファイルの形状が、概ねガウス型である、請求項２４に記載のイメージング・デバイス。
【請求項２６】
前記純ドーパント濃度プロファイルの前記最大値が、前記ドーピング最大値に対応する可能性ある障壁がｋＴ（ｋはボルツマン定数、Ｔはケルビンによる絶対温度）より少なくとも約１０倍を超えるように十分高い、請求項２４に記載のイメージング・デバイス。
【請求項２７】
前記純ドーパント濃度プロファイルの前記最大値が、時間および入射照度に関して前記デバイスの量子効率を安定させるように十分高い、請求項２４に記載のイメージング・デバイス。
【請求項２８】
前記エピタキシャル層および半導体基板が共にシリコンを備え、前記絶縁体層が酸化シリコンを備える、請求項２４に記載のイメージング・デバイス。
【請求項２９】
前記絶縁体層が、前記所定範囲の波長にわたって無反射コーティングとして機能するように選択された厚さを有する、請求項２４に記載のイメージング・デバイス。
【請求項３０】
前記半導体基板に対向する絶縁体層側の上に蒸着される、所定の波長範囲にわたる電磁放射用の無反射コーティングとして機能する少なくとも１つの１材料の層をさらに備える、請求項２４に記載のイメージング・デバイス。
【請求項３１】
前記イメージング部品によって検出された光が、前記半導体基板と前記絶縁体層との間の前記界面の反対側の前記絶縁体層の面に入射する、請求項２４に記載のイメージング・デバイス。
【請求項３２】
前記１つまたは複数のイメージング部品が、ＣＭＯＳイメージング部品、電荷結合素子ＣＣＤ部品、フォトダイオード、アバラシェ光ダイオード、またはフォトトランジスタを任意の組み合わせで備える、請求項２４に記載のイメージング・デバイス。
【請求項３３】
前記半導体基板が、約５ナノメータから約１００ナノメータの範囲の厚さを有する、請求項２４に記載のイメージング・デバイス。
【請求項３４】
前記エピタキシャル層が約１マイクロメータから約４００マイクロメータの範囲の厚さを有する、請求項２４に記載のイメージング・デバイス。
【請求項３５】
所定の波長範囲にわたる電磁放射用の無反射コーティングとして機能する少なくとも１つの１材料の層と
無反射コーティングとして機能する前記少なくとも１つの層の上に蒸着された半導体基板と、
前記半導体基板上にエピタキシャル成長によって成長させたエピタキシャル層と、
面が前記半導体基板と無反射コーティングとして機能する前記少なくとも１つの層との界面の反対側にありイメージング部品が前記エピタキシャル層内の複数の接合を備える、前記エピタキシャル層の面に近接する前記エピタキシャル層中の少なくとも１つのイメージング部品とを備える、所定の波長範囲にわたって動作し、暗電流を減少させるように構成された背面照射型半導体イメージング・デバイスであって、
前記半導体基板および前記エピタキシャル層が、無反射コーティングとして機能する前記少なくとも１つの層と前記半導体基板との前記界面からの所定の距離において最大値を有しプロファイルの両側において前記半導体基板の一部および前記エピタキシャル層内で前記最大値から単調減少する純ドーピング濃度を示す、背面照射型半導体イメージング・デバイス。
【図１Ａ】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図１Ｅ】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図１Ｅ】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公表番号】特表２０１０−５２８４７３（Ｐ２０１０−５２８４７３Ａ）
【公表日】平成２２年８月１９日（２０１０．８．１９）
【国際特許分類】
【出願番号】特願２０１０−５０９３１９（Ｐ２０１０−５０９３１９）
【出願日】平成１９年６月１５日（２００７．６．１５）
【国際出願番号】ＰＣＴ／ＵＳ２００７／０７１２９１
【国際公開番号】ＷＯ２００８／１４７４２１
【国際公開日】平成２０年１２月４日（２００８．１２．４）
【出願人】（５９９１３４０１２）サーノフ コーポレーション (59)
【Ｆターム（参考）】
【公表日】平成２２年８月１９日（２０１０．８．１９）
【国際特許分類】
【出願日】平成１９年６月１５日（２００７．６．１５）
【国際出願番号】ＰＣＴ／ＵＳ２００７／０７１２９１
【国際公開番号】ＷＯ２００８／１４７４２１
【国際公開日】平成２０年１２月４日（２００８．１２．４）
【出願人】（５９９１３４０１２）サーノフ コーポレーション (59)
【Ｆターム（参考）】
[ Back to top ]