表示装置およびその駆動方法ならびに電子機器
【課題】Vthを補正する際に、電位差VgsがVthよりも小さくなるのを防止することの可能な駆動方法、駆動装置および表示装置を提供する。
【解決手段】Vth補正準備期間(T1〜T3)において、ゲート線WSLの電圧が、後にドレイン線DSLに印加する電圧(Von2)よりも高い電圧(Von1)に上げられている。これにより、書き込み走査回路23によってゲート線WSLの電圧がVon1からVoffに下げられたときに、ゲート電圧Vgが一時的にΔV1だけ下がると共に、ソース電圧Vsも一時的にΔV2だけ下がる。その結果、2回目のVth補正を始める直前のゲート電圧Vgおよびソース電圧Vsの値が低く抑えられる。
【解決手段】Vth補正準備期間(T1〜T3)において、ゲート線WSLの電圧が、後にドレイン線DSLに印加する電圧(Von2)よりも高い電圧(Von1)に上げられている。これにより、書き込み走査回路23によってゲート線WSLの電圧がVon1からVoffに下げられたときに、ゲート電圧Vgが一時的にΔV1だけ下がると共に、ソース電圧Vsも一時的にΔV2だけ下がる。その結果、2回目のVth補正を始める直前のゲート電圧Vgおよびソース電圧Vsの値が低く抑えられる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、画素の発光素子として有機発光素子を用いた表示装置およびその駆動方法に関する。また、本発明は、上記表示装置を備えた電子機器に関する。
【背景技術】
【0002】
近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機EL(electro luminescence)素子を用いた表示装置が開発され、商品化が進められている。
【0003】
有機EL素子は、液晶素子などと異なり自発光素子である。そのため、有機EL素子を用いた表示装置(有機EL表示装置)では、光源(バックライト)が必要ないので、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。
【0004】
表示装置に使われる有機EL素子は、陽極、有機層(有機化合物層)および陰極をこの順に積層してなる積層構造となっている。そのため、有機EL素子を形成する過程において、微小なパーティクルなどによって、薄い有機層にピンホール等の欠陥が形成されることがある。例えば、上面発光型の有機EL表示装置の場合には、有機層の厚さが数nm〜数10nmと非常に薄いので、1μm程度のパーティクルが有機EL素子に混入した場合であっても、ピンホール等が生じ得る。
【0005】
有機層にピンホール等の欠陥が存在すると、それによって陽極と陰極との間に電気的なショート回路が形成され、有機層に流れるべき電流の全部または一部がショート回路に流れてしまうことがある。そのような場合には、有機層が発光しないか、または有機層の発光輝度が低くなる現象が発生する。この現象が発生した画素は、滅点画素と呼ばれている。
【0006】
この滅点画素の発生は歩留まりの低下を招く。そのため、従来から、滅点画素に対する種々の対策が講じられている。例えば、特許文献1では、滅点画素に対して、逆バイアス電圧を印加して電流を流し、その電流によって生じる発熱現象を利用して欠陥部分を高抵抗化または絶縁化する方策が提案されている。
【0007】
【特許文献1】特開2003−51384号公報
【発明の開示】
【発明が解決しようとする課題】
【0008】
図13は、有機EL表示装置においてマトリクス状に配置された各画素の内部構成の一例を表したものである。図13に示した画素100は、駆動方式としてアクティブマトリクス方式が用いられている場合に一般的に採られる構造を有しており、有機EL素子110およびそれに接続された画素回路120により構成されている。画素回路120は、サンプリング用のトランジスタTWS、保持容量Cs、駆動用のトランジスタTDrによって構成されたものであり、2Tr1Cの回路構成となっている。
【0009】
画素回路120において、ゲート線WSLがトランジスタTWSのゲートに接続され、ドレイン線DSLがトランジスタTDrのドレインに接続され、信号線DTLがトランジスタTWSのドレインに接続されている。トランジスタTWSのソースはトランジスタTDrのゲートと、保持容量Csの一端に接続されており、トランジスタTDrのソースと保持容量Csの他端とが有機EL素子110のアノードに接続されている。有機EL素子110のカソードは、グラウンド線GNDに接続されている。
【0010】
このような構成の画素100を備えた表示装置では、各画素100において画素回路120がオンオフ制御され、各画素100の有機EL素子110に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こる。この光は、陽極と陰極との間で多重反射し、陰極等を透過して外部に取り出され、その結果、画像が表示される。
【0011】
ところで、上記した画素100において滅点が生じた場合には、例えば、以下のようにして、滅点の生じた画素100のリペアを行うことが考えられる。すなわち、滅点の生じた画素100においてトランジスタTWS,TDrを共にオンした状態で、ドレイン線DSLの電圧をVini(<0)にする。このとき、画素100は、図14に示した等価回路で表されるので、有機EL素子110には、以下の式で表される逆バイアス電圧VEL1が印加される。
VEL1=(Vini−Vca)×(REL/(REL+RDr))
【0012】
ここで、RDrはトランジスタTDrのオン抵抗、RELは有機EL素子110のショート抵抗、Vcaは有機EL素子110のカソード電圧をそれぞれ表している。
【0013】
ところで、RDrはRELと比べて極めて大きく、有機EL素子110の分圧比は極めて小さい。そのため、通常、各画素100を駆動する際にドレイン線DSLに印加される程度の電圧(Vini)を、滅点の生じた画素100のドレイン線DSLに印加することにより、有機EL素子110に逆バイアス電圧を印加したとしても、有機EL素子110の欠陥部分を高抵抗化または絶縁化することができない場合があるという問題がある。
【0014】
本発明はかかる問題点に鑑みてなされたものであり、その目的は、滅点の生じた画素に対して、有機発光素子の欠陥部分を高抵抗化または絶縁化するのに適した大きさの逆バイアス電圧を印加することの可能な表示装置およびその駆動方法ならびに電子機器に関する。
【課題を解決するための手段】
【0015】
本発明の表示装置は、有機発光素子および画素回路を画素ごとに有する表示部と、画素回路を駆動する駆動部とを備えたものである。画素回路には、第1トランジスタと、第2トランジスタと、第3トランジスタと、保持容量とが設けられている。駆動部には、第1駆動部と、第2駆動部と、制御部と、第1配線と、第2配線と、第3配線と、第4配線と、第5配線と、参照電圧に設定される第6配線とが設けられている。第1トランジスタのゲートが第1配線に接続されている。第1トランジスタのドレインまたはソースが第3配線に接続されている。第1トランジスタのドレインおよびソースのうち第3配線に未接続の方が第2トランジスタのゲートおよび保持容量の一端に接続されている。第2トランジスタのドレインまたはソースが第2配線に接続されている。第2トランジスタのドレインおよびソースのうち第2配線に未接続の方が第3トランジスタのドレインまたはソース、保持容量の他端および有機発光素子のアノードに接続されている。第3トランジスタのドレインおよびソースのうち有機発光素子のアノードに未接続の方が第4配線を介して第1駆動部に接続されている。第3トランジスタのゲートが第5配線を介して第2駆動部に接続されている。有機発光素子のカソードが第6配線に接続されている。第1駆動部は、少なくとも、有機発光素子の閾値電圧よりも低い第1電圧を第4配線に出力可能となっている。第2駆動部は、少なくとも、第3トランジスタのオン電圧以上の第2電圧を第5配線に出力可能となっている。制御部は、第1駆動部および第2駆動部に対して、第4配線の電圧を第1電圧にし、かつ第5配線の電圧を第2電圧にすることを指示する制御信号を出力するようになっている。
【0016】
本発明の電子機器は、上記表示装置を備えたものである。
【0017】
本発明の表示装置の駆動方法は、以下の構成を備えた表示装置の第1駆動部および第2駆動部が、第4配線の電圧を第1電圧にし、かつ第5配線の電圧を第2電圧にするステップを実行するものである。
【0018】
上記駆動方法が用いられる表示装置は、有機発光素子および画素回路を画素ごとに有する表示部と、画素回路を駆動する駆動部とを備えたものである。画素回路には、第1トランジスタと、第2トランジスタと、第3トランジスタと、保持容量とが設けられている。駆動部には、第1駆動部と、第2駆動部と、第1配線と、第2配線と、第3配線と、第4配線と、第5配線と、参照電圧に設定される第6配線とが設けられている。第1トランジスタのゲートが第1配線に接続されている。第1トランジスタのドレインまたはソースが第3配線に接続されている。第1トランジスタのドレインおよびソースのうち第3配線に未接続の方が第2トランジスタのゲートおよび保持容量の一端に接続されている。第2トランジスタのドレインまたはソースが第2配線に接続されている。第2トランジスタのドレインおよびソースのうち第2配線に未接続の方が第3トランジスタのドレインまたはソース、保持容量の他端および有機発光素子のアノードに接続されている。第3トランジスタのドレインおよびソースのうち有機発光素子のアノードに未接続の方が第4配線を介して第1駆動部に接続されている。第3トランジスタのゲートが第5配線を介して第2駆動部に接続されている。有機発光素子のカソードが第6配線に接続されている。第1駆動部は、少なくとも、有機発光素子の閾値電圧よりも低い第1電圧を第4配線に出力可能となっている。第2駆動部は、少なくとも、第3トランジスタのオン電圧以上の第2電圧を第5配線に出力可能となっている。
【0019】
本発明の表示装置およびその駆動方法ならびに電子機器では、滅点の生じた画素において、第4配線の電圧が第1電圧に設定され、かつ第5配線の電圧が第2電圧に設定される。これにより、第3トランジスタのオン抵抗をRRS、有機発光素子のショート抵抗をREL、第1電圧をVss、有機発光素子のカソード電圧をVcaとすると、有機発光素子に対して、(Vss−Vca)×(REL/(REL+RRS))の逆バイアス電圧を印加することができる。ここで、第1電圧は、第3配線とは異なる第4配線に印加される電圧であることから、第1電圧を、第3配線に印加される電圧よりも低くすることが可能である。従って、第3配線から有機発光素子に逆バイアス電圧を印加する場合よりも、有機発光素子に対して大きな逆バイアス電圧を印加することができる。
【発明の効果】
【0020】
本発明の表示装置およびその駆動方法ならびに電子機器によれば、滅点の生じた画素において、第4配線の電圧を第3配線に印加される電圧とは異なる第1電圧にし、かつ第5配線の電圧を第2電圧にすることができるようにしたので、有機発光素子に対して大きな逆バイアス電圧を印加することができる。これにより、有機発光素子の欠陥部分を高抵抗化または絶縁化するのに適した大きさの逆バイアス電圧を印加することができる。
【発明を実施するための最良の形態】
【0021】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【0022】
図1は、本発明の一実施の形態に係る表示装置1の全体構成の一例を表したものである。この表示装置1は、例えば、ガラス,シリコン(Si)ウェハあるいは樹脂などよりなる基板(図示せず)上に、表示部10と、表示部10の周辺に形成された周辺回路部20(駆動部)とを備えている。
【0023】
表示部10は、複数の画素11を表示部10の全面に渡ってマトリクス状に配置したものであり、外部から入力された映像信号20aに基づく画像をアクティブマトリクス駆動により表示するものである。各画素11は、赤色用の画素11Rと、緑色用の画素11Gと、青色用の画素11Bとを含んでいる。
【0024】
図2は、画素11R,11G,11Bの内部構成の一例を表したものである。画素11R,11G,11B内には、図2に示したように、有機EL素子12R,12G,12B(発光素子)と、画素回路13とが設けられている。
【0025】
有機EL素子12R,12G,12B(以下、有機EL素子12R等と称する。)は、例えば、図示しないが、陽極(アノード)、有機層および陰極(カソード)が順に積層された構成を有している。有機層は、例えば、陽極の側から順に、正孔注入効率を高める正孔注入層と、発光層への正孔輸送効率を高める正孔輸送層と、電子と正孔との再結合による発光を生じさせる発光層と、発光層への電子輸送効率を高める電子輸送層とを積層してなる積層構造を有している。有機層に含まれる各層(正孔注入層、正孔輸送層、発光層、電子輸送層など)の材料は、有機EL素子12R等の発光色に応じた材料となっている。
【0026】
画素回路13は、サンプリング用のトランジスタTWS(第1トランジスタ)、駆動用のトランジスタTDr(第2トランジスタ)、逆バイアス電圧印加用のトランジスタTRS(第3トランジスタ)、保持容量Csによって構成されたものであり、3Tr1Cの回路構成となっている。トランジスタTWS,TDr,TRSは、例えば、nチャネルMOS型の薄膜トランジスタ(TFT(Thin Film Transistor))により形成されている。
【0027】
周辺回路部20は、タイミング制御回路21(制御部)と、水平駆動回路22(第5駆動部)と、書き込み走査回路23(第3駆動部)と、電源走査回路24(第4駆動部)と、逆バイアス用水平駆動回路25(第1駆動部)と、逆バイアス用走査回路26(第2駆動部)とを有している。タイミング制御回路21は、信号生成回路21Aと、信号保持制御回路21Bとを含んでいる。また、周辺回路部20には、ゲート線WSL(第1配線)と、ドレイン線DSL(第2配線)と、信号線DTL(第3配線)と、逆バイアス信号線RBL(第4配線)と、ゲート線RSL(第5配線)と、グラウンド線GND(第6配線)とが設けられている。また、逆バイアス信号線RBLとして、有機EL素子12R用の逆バイアス信号線RBLRと、有機EL素子12G用の逆バイアス信号線RBLGと、有機EL素子12B用の逆バイアス信号線RBLBとが別個に設けられている。また、ゲート線RSLとして、有機EL素子12R用のゲート線RSLRと、有機EL素子12G用のゲート線RSLGと、有機EL素子12B用のゲート線RSLBとが別個に設けられている。なお、グラウンド線GNDは、グラウンドに接続されており、グラウンド電圧(参照電圧)に設定される。
【0028】
信号生成回路21Aは、外部から入力された映像信号20aに基づいて、例えば1画面ごと(1フィールドの表示ごと)に表示部10に表示するための表示信号21aを生成するようになっている。また、この信号生成回路21Aは、外部から入力された修理信号20bに基づいて、例えば、修理対象となる、滅点の生じる画素11R,11G,11Bに対して所定の逆バイアス電圧を印加するためのバイアス信号21eを生成するようにもなっている。
【0029】
信号保持制御回路21Bは、信号生成回路21Aから出力された表示信号21aを1画面ごと(1フィールドの表示ごと)に、例えばSRAM(Static Random Access Memory)などから構成されたフィールドメモリに格納して保持するようになっている。また、この信号保持制御回路21Bは、信号生成回路21Aから出力されたバイアス信号21eを例えばSRAMなどから構成されたフィールドメモリに格納して保持するようになっている。
【0030】
この信号保持制御回路21Bはまた、各画素11を駆動する水平駆動回路22、書き込み走査回路23、電源走査回路24、逆バイアス用水平駆動回路25および逆バイアス用走査回路26が連動して動作するように制御する役割も果たしている。具体的には、信号保持制御回路21Bは、書き込み走査回路23に対しては制御信号21bを、電源走査回路24に対しては制御信号21cを、水平駆動回路22に対しては制御信号21dを、逆バイアス用水平駆動回路25に対しては制御信号21fを、逆バイアス用走査回路26に対しては制御信号21gをそれぞれ出力するようになっている。
【0031】
水平駆動回路22は、信号保持制御回路21Bから出力された制御信号21dに応じて、2種類の電圧(Vofs1(第7電圧)、Vsig(第8電圧))を出力可能となっている。具体的には、水平駆動回路22は、表示部10の各画素11に接続された信号線DTLを介して、書き込み走査回路23により選択された画素11へ2種類の電圧(Vofs1、Vsig)を供給するようになっている。
【0032】
ここで、Vofs1は、有機EL素子12R等の閾値電圧Velよりも低い電圧値となっている。また、Vsigは、映像信号20aに対応する電圧値であって、かつVofs1よりも高い電圧値となっている。
【0033】
書き込み走査回路23は、信号保持制御回路21Bから出力された制御信号21bに応じて、2種類の電圧(Von1(第4電圧)、Voff1(第3電圧))を出力可能となっている。具体的には、書き込み走査回路23は、表示部10の各画素11に接続されたゲート線WSLを介して、駆動対象の画素11へ2種類の電圧(Von1、Voff1)を供給し、サンプリング用のトランジスタTWSを制御するようになっている。
【0034】
ここで、Von1は、トランジスタTWSのオン電圧以上の値となっている。Von1は、後述の「Vth補正準備期間」および「最初のVth補正期間」に書き込み走査回路23から出力される電圧値である。また、Voff1は、トランジスタTWSのオン電圧よりも低い値となっており、かつ、Von1よりも低い値となっている。Voff1は、後述の「Vth補正休止期間」および「発光期間」に書き込み走査回路23から出力される電圧値である。
【0035】
電源走査回路24は、信号保持制御回路21Bから出力された制御信号21cに応じて、2種類の電圧(Vini(第5電圧)、Vcc(第6電圧))を出力可能となっている。具体的には、電源走査回路24は、表示部10の各画素11に接続されたドレイン線DSLを介して、駆動対象の画素11へ2種類の電圧(Vini、Vcc)を供給し、有機EL素子12R等の発光および消光を制御するようになっている。
【0036】
ここで、Viniは、有機EL素子12R等の閾値電圧Velと、有機EL素子12R等のカソードの電圧Vcaとを足し合わせた電圧(Vel+Vca)よりも低い電圧値である。また、Vccは、電圧(Vel+Vca)以上の電圧値である。
【0037】
逆バイアス用水平駆動回路25は、信号保持制御回路21Bから出力された制御信号21fに応じて、2種類の電圧(Vofs2、Vss(第1電圧))を出力可能となっている。具体的には、逆バイアス用水平駆動回路25は、表示部10の各画素11に接続された逆バイアス信号線RBL(RBLR、RBLG、RBLB)を介して、逆バイアス用走査回路26により選択された画素11へ2種類の電圧(Vofs2、Vss)を供給するようになっている。
【0038】
ここで、Vofs2は、有機EL素子12R等の閾値電圧Velよりも低く、かつVofs1と同等レベルの電圧値となっている。また、Vssは、Vofs1,Vofs2よりも低い電圧値となっている。Vssは、後述の滅点補正期間に逆バイアス用水平駆動回路25から出力される電圧値であり、Vofs2、は、画像を表示する期間などに逆バイアス用水平駆動回路25から出力される電圧値である。
【0039】
逆バイアス用走査回路26は、信号保持制御回路21Bから出力された制御信号21gに応じて、2種類の電圧(Von2(第2電圧)、Voff2)を出力可能となっている。具体的には、逆バイアス用走査回路26は、表示部10の各画素11に接続されたゲート線RSL(RSLR、RSLG、RSLB)を介して、駆動対象の画素11へ2種類の電圧(Von2、Voff2)を供給し、逆バイアス電圧印加用のトランジスタTRSを制御するようになっている。
【0040】
ここで、Von2は、トランジスタTRSのオン電圧以上の値となっている。また、Voff2は、トランジスタTRSのオン電圧よりも低い値となっており、かつ、Von2よりも低い値となっている。Von2は、後述の滅点補正期間に逆バイアス用走査回路26から出力される電圧値であり、Voff2、は、画像を表示する期間などに逆バイアス用走査回路26から出力される電圧値である。
【0041】
次に、図1、図2を参照して、各構成要素の接続関係について説明する。書き込み走査回路23から引き出されたゲート線WSLは、行方向に延在して形成されており、トランジスタTWSのゲートに接続されている。電源走査回路24から引き出されたドレイン線DSLも行方向に延在して形成されており、トランジスタTDrのドレインに接続されている。また、水平駆動回路22から引き出された信号線DTLは列方向に延在して形成されており、トランジスタTWSのドレインに接続されている。逆バイアス用水平駆動回路25から引き出された逆バイアス信号線RBLは列方向に延在して形成されており、トランジスタTRSのソースまたはドレインに接続されている。逆バイアス信号線RBLRは有機EL素子12R用のトランジスタTRSのソースまたはドレインに、逆バイアス信号線RBLGは有機EL素子12G用のトランジスタTRSのソースまたはドレインに、逆バイアス信号線RBLBは有機EL素子12B用のトランジスタTRSのソースまたはドレインにそれぞれ接続されている。逆バイアス用走査回路26から引き出されたゲート線RSLは列方向に延在して形成されており、トランジスタTRSのソースまたはドレインに接続されている。ゲート線RSLRは有機EL素子12R用のトランジスタTRSのゲートに、ゲート線RSLGは有機EL素子12G用のトランジスタTRSのゲートに、ゲート線RSLBは有機EL素子12B用のトランジスタTRSのゲートにそれぞれ接続されている。トランジスタTWSのソースは駆動用のトランジスタTDrのゲートと、保持容量Csの一端に接続されている。トランジスタTDrのソースが保持容量Csの他端と、有機EL素子12R等のアノードと、トランジスタTRSのソースまたはドレインのうち逆バイアス信号線RBLに未接続の方とに接続されている。有機EL素子12R等のカソードは、グラウンド線GNDに接続されている。
【0042】
次に、本実施の形態の表示装置1の動作(消光から発光までの動作)の一例について説明する。本実施の形態では、有機EL素子12R等のI−V特性が経時変化したり、トランジスタTDrの閾値電圧Vthや移動度μが経時変化したりしても、それらの影響を受けることなく、有機EL素子12R等の発光輝度を一定に保つようにするために、有機EL素子12R等のI−V特性の変動に対する補償動作およびトランジスタTDrの閾値電圧Vthや移動度μの変動に対する補正動作を組み込んでいる。
【0043】
図3は、表示装置1における各種波形の一例を表したものである。図3には、ゲート線WSLに2種類の電圧(Von1、Voff1)が、ドレイン線DSLに2種類の電圧(Vcc、Vini)が、信号線DTLに2種類の電圧(Vsig、Vofs1)が印加されている様子が示されている。さらに、図3には、ゲート線WSL、ドレイン線DSLおよび信号線DTLへの電圧印加に応じて、トランジスタTDrのゲート電圧Vgおよびソース電圧Vsが時々刻々変化している様子が示されている。
【0044】
(Vth補正準備期間)
まず、Vth補正の準備を行う。具体的には、ゲート線WSLの電圧がVoff1となっており、信号線DTLの電圧がVsigとなっており、ドレイン線DSLの電圧がVccとなっている時(つまり有機EL素子12R等が発光している時)に、電源走査回路24が制御信号21cに応じてドレイン線DSLの電圧をVccからViniに下げる(T1)。すると、ソース電圧VsがViniとなり、有機EL素子12R等が消光する。次に、水平駆動回路22が制御信号21dに応じて信号線DTLの電圧をVsigからVofs1に切り替えたのち、ドレイン線DSLの電圧がViniとなっている間に、書き込み走査回路23が制御信号21bに応じてゲート線WSLの電圧をVoff1からVon1に上げる(T2)。すると、ゲート電圧VgがVofs1に下がる。このとき、ゲート電圧Vgとソース電圧Vsとの電位差Vgs(=Vofs1−Vini)がトランジスタTDrの閾値電圧Vthよりも大きくなるように、電源走査回路24および水平駆動回路22では、ドレイン線DSLおよび信号線DTLへの印加電圧(Vini、Vofs1)が設定されている。
【0045】
(最初のVth補正期間)
次に、Vthの補正を行う。具体的には、信号線DTLの電圧がVofs1となっている間に、電源走査回路24が制御信号21cに応じてドレイン線DSLの電圧をViniからVccに上げる(T3)。すると、トランジスタTDrのドレイン−ソース間に電流Idsが流れ、ソース電圧Vsが上昇する。その後、水平駆動回路22が制御信号21dに応じて信号線DTLの電圧をVofs1からVsigに切り替える前に、書き込み走査回路23が制御信号21bに応じてゲート線WSLの電圧をVon1からVoff1に下げる(T4)。すると、トランジスタTDrのゲートがフローティングとなり、Vthの補正が一旦停止する。
【0046】
(最初のVth補正休止期間)
Vth補正が休止している期間中(すなわち、ゲート線WSLの電圧がVoff1となっており、かつドレイン線DSLの電圧がVccとなっている間)は、先のVth補正を行った行(画素)とは異なる他の行(画素)において、信号線DTLの電圧のサンプリングが行われる。具体的には、水平駆動回路22が、Vth補正が休止している期間中に、信号線DTLの電圧をVofs1からVsigに切り替えたのち、VsigからVofs1に切り替える動作を行い、書き込み走査回路23が、信号線DTLの電圧がVsigとなっている間に、先のVth補正を行った行(画素)とは異なる他の行(画素)に接続されたゲート線WSLの電圧をVoff1からVon1に上げたのち、Von1からVoff1に切り替える。従って、水平駆動回路22は、ある行(画素)においてVth補正を実行するために1周期(図中の1Hで示された期間)の前半に信号線DTLの電圧をVofs1とし、他の行(画素)においてサンプリングを行うために1周期の後半に信号線DTLの電圧をVsigとする動作を実行する。
【0047】
なお、Vth補正が不十分である場合、すなわち、トランジスタTDrのゲート−ソース間の電位差VgsがトランジスタTDrの閾値電圧Vthよりも大きい場合には、Vth補正休止期間中にも、先のVth補正を行った行(画素)において、トランジスタTDrのドレイン−ソース間に電流Idsが流れ、ソース電圧Vsが上昇し、保持容量Csを介したカップリングによりゲート電圧Vgも上昇する。
【0048】
(2回目のVth補正期間)
Vth補正休止期間が終了した後、Vthの補正を再び行う。具体的には、ドレイン線DSLの電圧がVccとなっており、かつ信号線DTLの電圧がVofs1となっており、Vth補正が可能となっている時に、書き込み走査回路23が制御信号21bに応じてゲート線WSLの電圧をVoff1からVon1に上げ(T5)、トランジスタTDrのゲートを信号線DTLに接続する。このとき、ソース電圧VsがVofs1−Vthよりも低い場合(Vth補正がまだ完了していない場合)には、トランジスタTDrがカットオフするまで(電位差VgsがVthになるまで)、トランジスタTDrのドレイン−ソース間に電流Idsが流れる。これにより、ゲート電圧VgがVofs1となり、ソース電圧Vsが上昇し、その結果、保持容量CsがVthに充電され、電位差VgsがVthとなる。その後、水平駆動回路22が信号線DTLの電圧をVofs1からVsigに切り替える前に、書き込み走査回路23がゲート線WSLの電圧をVon1からVoff1に下げる(T6)。すると、トランジスタTDrのゲートがフローティングとなるので、電位差Vgsを信号線DTLの電圧の大きさに拘わらずVthのままで維持することができる。このように、電位差VgsをVthに設定することにより、トランジスタTDrの閾値電圧Vthが画素回路13ごとにばらついた場合であっても、有機EL素子12R等の発光輝度がばらつくのをなくすることができる。
【0049】
(2回目のVth補正休止期間)
その後、Vth補正の休止期間中(すなわち、ゲート線WSLの電圧がVoff1となっており、かつドレイン線DSLの電圧がVccとなっている間)に、水平駆動回路22が制御信号21dに応じて信号線DTLの電圧をVofs1からVsigに切り替える。
【0050】
(書き込み・μ補正期間)
2回目のVth補正休止期間が終了した後、書き込みとμ補正を行う。具体的には、信号線DTLの電圧がVsigとなっている間に、書き込み走査回路23が制御信号21bに応じてゲート線WSLの電圧をVoff1からVon1に上げ(T7)、トランジスタTDrのゲートを信号線DTLに接続する。すると、トランジスタTDrのゲートの電圧が信号線DTLの電圧Vsigとなる。このとき、有機EL素子12R等のアノードの電圧はこの段階ではまだ有機EL素子12R等の閾値電圧Velよりも小さく、有機EL素子12R等はカットオフしている。そのため、電流Idsは有機EL素子12R等の素子容量(図示せず)に流れ、素子容量が充電されるので、ソース電圧VsがΔV3だけ上昇し、やがて電位差VgsがVsig+Vth−ΔV3となる。このようにして、書き込みと同時にμ補正が行われる。ここで、トランジスタTDrの移動度μが大きい程、ΔV3も大きくなるので、電位差Vgsを発光前にΔV3だけ小さくすることにより、画素ごとの移動度μのばらつきを取り除くことができる。
【0051】
(発光)
最後に、書き込み走査回路23が制御信号21bに応じてゲート線WSLの電圧をVon1からVoff1に下げる(T8)。すると、トランジスタTDrのゲートがフローティングとなり、トランジスタTDrのドレイン−ソース間に電流Idsが流れ、ソース電圧Vsが上昇する。その結果、有機EL素子12R等に閾値電圧Vel以上の電圧が印加され、有機EL素子12R等が所望の輝度で発光する。
【0052】
本実施の形態の表示装置1では、上記のようにして、各画素11において画素回路13がオンオフ制御され、各画素11の有機EL素子12R等に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こる。この光は、陽極と陰極との間で多重反射し、陰極等を透過して外部に取り出される。その結果、表示部10において画像が表示される。
【0053】
ところで、上記した有機EL素子12R等では、有機層の厚さが数nm〜数10nmと非常に薄い。そのため、有機EL素子12R等を製造する過程で、1μm程度のパーティクルが有機EL素子12R等に混入した場合には、有機層にピンホール等が生じ得る。有機層にピンホール等の欠陥が存在すると、それによって陽極と陰極との間に電気的なショート回路が形成され、有機層に流れるべき電流の全部または一部がショート回路に流れてしまうことがある。そのような場合には、有機層が発光しないか、または有機層の発光輝度が低くなり、滅点画素が発生する。
【0054】
この滅点画素の発生は歩留まりの低下を招く。そのため、滅点画素を修理することにより歩留まりの低下を抑えることが必要となる。滅点画素の修理方法の一つとして、有機EL素子12R等に逆バイアス電圧を印加し、有機EL素子12R等の欠陥部分を高抵抗化または絶縁化する方法がある。
【0055】
例えば、図13に示したような2Tr1Cの回路構成を有する画素100を備えた表示装置において、有機EL素子110に逆バイアス電圧を印加するためには、滅点の生じた画素100において、トランジスタTWS,TDrを共にオンした状態で、ドレイン線DSLの電圧をVini(<0)にすればよい。このとき、画素100は、図14に示した等価回路で表されるので、有機EL素子110には、以下の式で表される逆バイアス電圧VEL1を印加することができる。
VEL1=(Vini−Vca)×(REL/(REL+RDr))
【0056】
ここで、RDrはトランジスタTDrのオン抵抗、RELは有機EL素子110のショート抵抗、Vcaは有機EL素子110のカソード電圧をそれぞれ表している。
【0057】
ところで、RDrはRELと比べて極めて大きく、有機EL素子110の分圧比が小さい。そのため、通常、各画素100を駆動する際にドレイン線DSLに印加される程度の電圧(Vini)を、滅点の生じた画素100のドレイン線DSLに印加することにより、有機EL素子110に逆バイアス電圧を印加したとしても、有機EL素子110の欠陥部分を高抵抗化または絶縁化することができない場合がある。
【0058】
一方、本実施の形態の表示装置1では、図2に示したように、図13の2Tr1Cの回路構成に、さらに、逆バイアス電圧印加用のトランジスタTRSが追加されており、画像の表示・非表示の際に用いられるドレイン線DSLからではなく、トランジスタTRSに接続された逆バイアス信号線RBL(RBLR、RBLG、RBLB)から有機EL素子12R等に逆バイアス電圧を印加することができるようになっている。
【0059】
これにより、滅点の生じた画素11R,11G,11Bにおいて、例えば、図4に示したように、ゲート線WSLの電圧がVoff1となっており、ドレイン線DSLの電圧がViniとなっており、かつ信号線DTLの電圧がVofs1となっている時(すなわち、トランジスタTWS,TDrが共にオフしている時)に、逆バイアス用水平駆動回路25が制御信号21fに応じて逆バイアス信号線RBL(RBLR、RBLG、RBLB)の電圧をVssに設定し、かつ逆バイアス用走査回路26が制御信号21gに応じてゲート線RSL(RSLR、RSLG、RSLB)の電圧をVon2に設定する(T10)。その後、所定の期間が経過したところで、逆バイアス用水平駆動回路25が制御信号21fに応じて逆バイアス信号線RBL(RBLR、RBLG、RBLB)の電圧をVofs2に設定する(T11)。
【0060】
なお、図4には、逆バイアス用走査回路26がゲート線RSL(RSLR、RSLG、RSLB)の電圧をVon2に設定する前に、あらかじめ逆バイアス用水平駆動回路25が逆バイアス信号線RBL(RBLR、RBLG、RBLB)の電圧をVssに設定している場合が例示されているが、逆バイアス用走査回路26がゲート線RSL(RSLR、RSLG、RSLB)の電圧をVon2に設定すると同時に(または設定した後に)、逆バイアス用水平駆動回路25が逆バイアス信号線RBL(RBLR、RBLG、RBLB)の電圧をVssに設定するようにしてもよい。また、図4には、有機EL素子12R等に対して、断続的に逆バイアス電圧が印加されている場合が例示されているが、連続で逆バイアス電圧が印加されるようにしてもよい。
【0061】
上記のようにしてゲート線RSLの電圧をVon2に設定したとき、画素11R,11G,11Bは、図5に示した等価回路で表される。従って、有機EL素子12R等には、以下の式で表される逆バイアス電圧VEL2が印加される。なお、以下の式において、RRSは、トランジスタTRSのオン抵抗である。
VEL2=(Vss−Vca)×(REL/(REL+RRS))
【0062】
ここで、Vssは、水平駆動回路22から出力されるVofsよりも低い。そのため、信号線DTLの電圧をVofs1にすると共にトランジスタTDrをオンすることにより有機EL素子12R等に逆バイアス電圧を印加する場合よりも、有機EL素子12R等に対して大きな逆バイアス電圧を印加することができる。その結果、有機EL素子12R等の欠陥部分を高抵抗化または絶縁化するのに適した大きさの逆バイアス電圧を印加することができるので、滅点画素をより確実に修理することができる。
【0063】
[変形例]
上記実施の形態では、滅点画素の修理に際して、逆バイアス信号線RBLR、RBLG、RBLBに単一の電圧Vssを印加していたが、逆バイアス信号線RBLR、RBLG、RBLBごとに異なる電圧を印加するようにしてもよい。そのようにした場合には、有機EL素子12R,12G,12Bごとに異なる大きさの逆バイアス電圧を印加することができる。
【0064】
一般に、有機EL素子12R,12G,12Bでは、有機層は発光色の波長に応じた厚さとなっており、滅点画素の修理に最適な逆バイアス電圧の大きさは有機層の厚さに応じて異なっている。例えば、図6に示したように、赤色光を発する有機EL素子12Rの最適電圧VRは、緑色光を発する有機EL素子12Gの最適電圧VGおよび青色光を発する有機EL素子12Bの最適電圧VBよりも大きく、有機EL素子12Gの最適電圧VGは青色光を発する有機EL素子12Bの最適電圧VBよりも大きい。そのため、上記実施の形態のように、有機層の厚さに関係なく一律に、逆バイアス信号線RBLR、RBLG、RBLBに単一の電圧Vssを印加した場合には、ある有機層にとっては滅点画素の修理に最適な大きさの逆バイアス電圧の大きさとなっていない可能性がある。
【0065】
一方、本変形例のように、逆バイアス信号線RBLR、RBLG、RBLBごとに異なる電圧を印加するようにした場合には、有機層の厚さに応じて滅点画素の修理に最適な大きさの逆バイアス電圧(VR、VG、VB)を有機EL素子12R,12G,12Bに印加することができる。これにより、修理によって滅点画素をなくすることが可能となる。
【0066】
なお、滅点画素の修理に最適な逆バイアス電圧を大幅に超えることは好ましくない。例えば、図6に示したように、VBよりも大幅に大きな電圧(例えばVG程度の電圧)を有機EL素子12Bに印加した場合には、有機層を破壊してしまうことが多くなり、滅点画素をなくすることができないからである。
【0067】
(モジュールおよび適用例)
以下、上記実施の形態で説明した表示装置1の適用例について説明する。上記実施の形態の表示装置1は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【0068】
(モジュール)
上記実施の形態の表示装置1は、例えば、図7に示したようなモジュールとして、後述する適用例1〜5などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板2の一辺に、表示部10を封止する部材(図示せず)から露出した領域210を設け、この露出した領域210に、タイミング制御回路21、水平駆動回路22、書き込み走査回路23および電源走査回路24の配線を延長して外部接続端子(図示せず)を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板(FPC;Flexible Printed Circuit)220が設けられていてもよい。
【0069】
(適用例1)
図8は、上記実施の形態の表示装置1が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300は、上記実施の形態に係る表示装置1により構成されている。
【0070】
(適用例2)
図9は、上記実施の形態の表示装置1が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、その表示部420は、上記実施の形態に係る表示装置1により構成されている。
【0071】
(適用例3)
図10は、上記実施の形態の表示装置1が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、その表示部530は、上記実施の形態に係る表示装置1により構成されている。
【0072】
(適用例4)
図11は、上記実施の形態の表示装置1が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有しており、その表示部640は、上記実施の形態に係る表示装置1により構成されている。
【0073】
(適用例5)
図12は、上記実施の形態の表示装置1が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部(ヒンジ部)730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そのディスプレイ740またはサブディスプレイ750は、上記実施の形態に係る表示装置1により構成されている。
【0074】
以上、実施の形態および適用例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されるものではなく、種々変形が可能である。
【0075】
例えば、上記実施の形態等では、表示装置1がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路13の構成は上記実施の形態等で説明したものに限られず、必要に応じて容量素子やトランジスタを画素回路13に追加してもよい。その場合、画素回路13の変更に応じて、上述した水平駆動回路22、書き込み走査回路23、電源走査回路24のほかに、必要な駆動回路を追加してもよい。
【0076】
また、上記実施の形態等では、水平駆動回路22、書き込み走査回路23および電源走査回路24の駆動を信号保持制御回路21Bが制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、水平駆動回路22、書き込み走査回路23および電源走査回路24の制御は、ハードウェア(回路)で行われていてもよいし、ソフトウェア(プログラム)で行われていてもよい。
【図面の簡単な説明】
【0077】
【図1】本発明の一実施の形態に係る表示装置の一例を表す構成図である。
【図2】図1の画素の内部構成の一例を表す構成図である。
【図3】図1の表示装置の発光動作の一例について説明するための波形図である。
【図4】図1の表示装置の滅点補正の動作の一例について説明するための波形図である。
【図5】滅点補正時の逆バイアスについて説明するための等価回路図である。
【図6】逆バイアス電圧と滅点個数との関係の一例を有機EL素子の発光色ごとに表す特性図である。
【図7】上記各実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。
【図8】上記実施の形態の表示装置の適用例1の外観を表す斜視図である。
【図9】(A)は適用例2の表側から見た外観を表す斜視図であり、(B)は裏側から見た外観を表す斜視図である。
【図10】適用例3の外観を表す斜視図である。
【図11】適用例4の外観を表す斜視図である。
【図12】(A)は適用例5の開いた状態の正面図、(B)はその側面図、(C)は閉じた状態の正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。
【図13】従来の表示装置の画素の内部構成の一例を表す構成図である。
【図14】図13の構成における滅点補正時の逆バイアスについて説明するための等価回路図である。
【符号の説明】
【0078】
1…表示装置、10…表示部、11,11R,11G,11B…画素、12R,12G,12B…有機EL素子、13…画素回路、20…周辺回路部、21…タイミング制御回路、21A…表示信号生成回路、21B…表示信号保持制御回路、22…水平駆動回路、23…書き込み走査回路、24…電源走査回路、25…逆バイアス用水平駆動回路、26…逆バイアス用走査回路、Cs…保持容量、DSL…ドレイン線、DTL…信号線、Ids…電流、TDr,TWS…トランジスタ、Vg…ゲート電圧、Vgs…電位差、Vs…ソース電圧、Vth…閾値電圧、WSL…ゲート線。
【技術分野】
【0001】
本発明は、画素の発光素子として有機発光素子を用いた表示装置およびその駆動方法に関する。また、本発明は、上記表示装置を備えた電子機器に関する。
【背景技術】
【0002】
近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機EL(electro luminescence)素子を用いた表示装置が開発され、商品化が進められている。
【0003】
有機EL素子は、液晶素子などと異なり自発光素子である。そのため、有機EL素子を用いた表示装置(有機EL表示装置)では、光源(バックライト)が必要ないので、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。
【0004】
表示装置に使われる有機EL素子は、陽極、有機層(有機化合物層)および陰極をこの順に積層してなる積層構造となっている。そのため、有機EL素子を形成する過程において、微小なパーティクルなどによって、薄い有機層にピンホール等の欠陥が形成されることがある。例えば、上面発光型の有機EL表示装置の場合には、有機層の厚さが数nm〜数10nmと非常に薄いので、1μm程度のパーティクルが有機EL素子に混入した場合であっても、ピンホール等が生じ得る。
【0005】
有機層にピンホール等の欠陥が存在すると、それによって陽極と陰極との間に電気的なショート回路が形成され、有機層に流れるべき電流の全部または一部がショート回路に流れてしまうことがある。そのような場合には、有機層が発光しないか、または有機層の発光輝度が低くなる現象が発生する。この現象が発生した画素は、滅点画素と呼ばれている。
【0006】
この滅点画素の発生は歩留まりの低下を招く。そのため、従来から、滅点画素に対する種々の対策が講じられている。例えば、特許文献1では、滅点画素に対して、逆バイアス電圧を印加して電流を流し、その電流によって生じる発熱現象を利用して欠陥部分を高抵抗化または絶縁化する方策が提案されている。
【0007】
【特許文献1】特開2003−51384号公報
【発明の開示】
【発明が解決しようとする課題】
【0008】
図13は、有機EL表示装置においてマトリクス状に配置された各画素の内部構成の一例を表したものである。図13に示した画素100は、駆動方式としてアクティブマトリクス方式が用いられている場合に一般的に採られる構造を有しており、有機EL素子110およびそれに接続された画素回路120により構成されている。画素回路120は、サンプリング用のトランジスタTWS、保持容量Cs、駆動用のトランジスタTDrによって構成されたものであり、2Tr1Cの回路構成となっている。
【0009】
画素回路120において、ゲート線WSLがトランジスタTWSのゲートに接続され、ドレイン線DSLがトランジスタTDrのドレインに接続され、信号線DTLがトランジスタTWSのドレインに接続されている。トランジスタTWSのソースはトランジスタTDrのゲートと、保持容量Csの一端に接続されており、トランジスタTDrのソースと保持容量Csの他端とが有機EL素子110のアノードに接続されている。有機EL素子110のカソードは、グラウンド線GNDに接続されている。
【0010】
このような構成の画素100を備えた表示装置では、各画素100において画素回路120がオンオフ制御され、各画素100の有機EL素子110に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こる。この光は、陽極と陰極との間で多重反射し、陰極等を透過して外部に取り出され、その結果、画像が表示される。
【0011】
ところで、上記した画素100において滅点が生じた場合には、例えば、以下のようにして、滅点の生じた画素100のリペアを行うことが考えられる。すなわち、滅点の生じた画素100においてトランジスタTWS,TDrを共にオンした状態で、ドレイン線DSLの電圧をVini(<0)にする。このとき、画素100は、図14に示した等価回路で表されるので、有機EL素子110には、以下の式で表される逆バイアス電圧VEL1が印加される。
VEL1=(Vini−Vca)×(REL/(REL+RDr))
【0012】
ここで、RDrはトランジスタTDrのオン抵抗、RELは有機EL素子110のショート抵抗、Vcaは有機EL素子110のカソード電圧をそれぞれ表している。
【0013】
ところで、RDrはRELと比べて極めて大きく、有機EL素子110の分圧比は極めて小さい。そのため、通常、各画素100を駆動する際にドレイン線DSLに印加される程度の電圧(Vini)を、滅点の生じた画素100のドレイン線DSLに印加することにより、有機EL素子110に逆バイアス電圧を印加したとしても、有機EL素子110の欠陥部分を高抵抗化または絶縁化することができない場合があるという問題がある。
【0014】
本発明はかかる問題点に鑑みてなされたものであり、その目的は、滅点の生じた画素に対して、有機発光素子の欠陥部分を高抵抗化または絶縁化するのに適した大きさの逆バイアス電圧を印加することの可能な表示装置およびその駆動方法ならびに電子機器に関する。
【課題を解決するための手段】
【0015】
本発明の表示装置は、有機発光素子および画素回路を画素ごとに有する表示部と、画素回路を駆動する駆動部とを備えたものである。画素回路には、第1トランジスタと、第2トランジスタと、第3トランジスタと、保持容量とが設けられている。駆動部には、第1駆動部と、第2駆動部と、制御部と、第1配線と、第2配線と、第3配線と、第4配線と、第5配線と、参照電圧に設定される第6配線とが設けられている。第1トランジスタのゲートが第1配線に接続されている。第1トランジスタのドレインまたはソースが第3配線に接続されている。第1トランジスタのドレインおよびソースのうち第3配線に未接続の方が第2トランジスタのゲートおよび保持容量の一端に接続されている。第2トランジスタのドレインまたはソースが第2配線に接続されている。第2トランジスタのドレインおよびソースのうち第2配線に未接続の方が第3トランジスタのドレインまたはソース、保持容量の他端および有機発光素子のアノードに接続されている。第3トランジスタのドレインおよびソースのうち有機発光素子のアノードに未接続の方が第4配線を介して第1駆動部に接続されている。第3トランジスタのゲートが第5配線を介して第2駆動部に接続されている。有機発光素子のカソードが第6配線に接続されている。第1駆動部は、少なくとも、有機発光素子の閾値電圧よりも低い第1電圧を第4配線に出力可能となっている。第2駆動部は、少なくとも、第3トランジスタのオン電圧以上の第2電圧を第5配線に出力可能となっている。制御部は、第1駆動部および第2駆動部に対して、第4配線の電圧を第1電圧にし、かつ第5配線の電圧を第2電圧にすることを指示する制御信号を出力するようになっている。
【0016】
本発明の電子機器は、上記表示装置を備えたものである。
【0017】
本発明の表示装置の駆動方法は、以下の構成を備えた表示装置の第1駆動部および第2駆動部が、第4配線の電圧を第1電圧にし、かつ第5配線の電圧を第2電圧にするステップを実行するものである。
【0018】
上記駆動方法が用いられる表示装置は、有機発光素子および画素回路を画素ごとに有する表示部と、画素回路を駆動する駆動部とを備えたものである。画素回路には、第1トランジスタと、第2トランジスタと、第3トランジスタと、保持容量とが設けられている。駆動部には、第1駆動部と、第2駆動部と、第1配線と、第2配線と、第3配線と、第4配線と、第5配線と、参照電圧に設定される第6配線とが設けられている。第1トランジスタのゲートが第1配線に接続されている。第1トランジスタのドレインまたはソースが第3配線に接続されている。第1トランジスタのドレインおよびソースのうち第3配線に未接続の方が第2トランジスタのゲートおよび保持容量の一端に接続されている。第2トランジスタのドレインまたはソースが第2配線に接続されている。第2トランジスタのドレインおよびソースのうち第2配線に未接続の方が第3トランジスタのドレインまたはソース、保持容量の他端および有機発光素子のアノードに接続されている。第3トランジスタのドレインおよびソースのうち有機発光素子のアノードに未接続の方が第4配線を介して第1駆動部に接続されている。第3トランジスタのゲートが第5配線を介して第2駆動部に接続されている。有機発光素子のカソードが第6配線に接続されている。第1駆動部は、少なくとも、有機発光素子の閾値電圧よりも低い第1電圧を第4配線に出力可能となっている。第2駆動部は、少なくとも、第3トランジスタのオン電圧以上の第2電圧を第5配線に出力可能となっている。
【0019】
本発明の表示装置およびその駆動方法ならびに電子機器では、滅点の生じた画素において、第4配線の電圧が第1電圧に設定され、かつ第5配線の電圧が第2電圧に設定される。これにより、第3トランジスタのオン抵抗をRRS、有機発光素子のショート抵抗をREL、第1電圧をVss、有機発光素子のカソード電圧をVcaとすると、有機発光素子に対して、(Vss−Vca)×(REL/(REL+RRS))の逆バイアス電圧を印加することができる。ここで、第1電圧は、第3配線とは異なる第4配線に印加される電圧であることから、第1電圧を、第3配線に印加される電圧よりも低くすることが可能である。従って、第3配線から有機発光素子に逆バイアス電圧を印加する場合よりも、有機発光素子に対して大きな逆バイアス電圧を印加することができる。
【発明の効果】
【0020】
本発明の表示装置およびその駆動方法ならびに電子機器によれば、滅点の生じた画素において、第4配線の電圧を第3配線に印加される電圧とは異なる第1電圧にし、かつ第5配線の電圧を第2電圧にすることができるようにしたので、有機発光素子に対して大きな逆バイアス電圧を印加することができる。これにより、有機発光素子の欠陥部分を高抵抗化または絶縁化するのに適した大きさの逆バイアス電圧を印加することができる。
【発明を実施するための最良の形態】
【0021】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【0022】
図1は、本発明の一実施の形態に係る表示装置1の全体構成の一例を表したものである。この表示装置1は、例えば、ガラス,シリコン(Si)ウェハあるいは樹脂などよりなる基板(図示せず)上に、表示部10と、表示部10の周辺に形成された周辺回路部20(駆動部)とを備えている。
【0023】
表示部10は、複数の画素11を表示部10の全面に渡ってマトリクス状に配置したものであり、外部から入力された映像信号20aに基づく画像をアクティブマトリクス駆動により表示するものである。各画素11は、赤色用の画素11Rと、緑色用の画素11Gと、青色用の画素11Bとを含んでいる。
【0024】
図2は、画素11R,11G,11Bの内部構成の一例を表したものである。画素11R,11G,11B内には、図2に示したように、有機EL素子12R,12G,12B(発光素子)と、画素回路13とが設けられている。
【0025】
有機EL素子12R,12G,12B(以下、有機EL素子12R等と称する。)は、例えば、図示しないが、陽極(アノード)、有機層および陰極(カソード)が順に積層された構成を有している。有機層は、例えば、陽極の側から順に、正孔注入効率を高める正孔注入層と、発光層への正孔輸送効率を高める正孔輸送層と、電子と正孔との再結合による発光を生じさせる発光層と、発光層への電子輸送効率を高める電子輸送層とを積層してなる積層構造を有している。有機層に含まれる各層(正孔注入層、正孔輸送層、発光層、電子輸送層など)の材料は、有機EL素子12R等の発光色に応じた材料となっている。
【0026】
画素回路13は、サンプリング用のトランジスタTWS(第1トランジスタ)、駆動用のトランジスタTDr(第2トランジスタ)、逆バイアス電圧印加用のトランジスタTRS(第3トランジスタ)、保持容量Csによって構成されたものであり、3Tr1Cの回路構成となっている。トランジスタTWS,TDr,TRSは、例えば、nチャネルMOS型の薄膜トランジスタ(TFT(Thin Film Transistor))により形成されている。
【0027】
周辺回路部20は、タイミング制御回路21(制御部)と、水平駆動回路22(第5駆動部)と、書き込み走査回路23(第3駆動部)と、電源走査回路24(第4駆動部)と、逆バイアス用水平駆動回路25(第1駆動部)と、逆バイアス用走査回路26(第2駆動部)とを有している。タイミング制御回路21は、信号生成回路21Aと、信号保持制御回路21Bとを含んでいる。また、周辺回路部20には、ゲート線WSL(第1配線)と、ドレイン線DSL(第2配線)と、信号線DTL(第3配線)と、逆バイアス信号線RBL(第4配線)と、ゲート線RSL(第5配線)と、グラウンド線GND(第6配線)とが設けられている。また、逆バイアス信号線RBLとして、有機EL素子12R用の逆バイアス信号線RBLRと、有機EL素子12G用の逆バイアス信号線RBLGと、有機EL素子12B用の逆バイアス信号線RBLBとが別個に設けられている。また、ゲート線RSLとして、有機EL素子12R用のゲート線RSLRと、有機EL素子12G用のゲート線RSLGと、有機EL素子12B用のゲート線RSLBとが別個に設けられている。なお、グラウンド線GNDは、グラウンドに接続されており、グラウンド電圧(参照電圧)に設定される。
【0028】
信号生成回路21Aは、外部から入力された映像信号20aに基づいて、例えば1画面ごと(1フィールドの表示ごと)に表示部10に表示するための表示信号21aを生成するようになっている。また、この信号生成回路21Aは、外部から入力された修理信号20bに基づいて、例えば、修理対象となる、滅点の生じる画素11R,11G,11Bに対して所定の逆バイアス電圧を印加するためのバイアス信号21eを生成するようにもなっている。
【0029】
信号保持制御回路21Bは、信号生成回路21Aから出力された表示信号21aを1画面ごと(1フィールドの表示ごと)に、例えばSRAM(Static Random Access Memory)などから構成されたフィールドメモリに格納して保持するようになっている。また、この信号保持制御回路21Bは、信号生成回路21Aから出力されたバイアス信号21eを例えばSRAMなどから構成されたフィールドメモリに格納して保持するようになっている。
【0030】
この信号保持制御回路21Bはまた、各画素11を駆動する水平駆動回路22、書き込み走査回路23、電源走査回路24、逆バイアス用水平駆動回路25および逆バイアス用走査回路26が連動して動作するように制御する役割も果たしている。具体的には、信号保持制御回路21Bは、書き込み走査回路23に対しては制御信号21bを、電源走査回路24に対しては制御信号21cを、水平駆動回路22に対しては制御信号21dを、逆バイアス用水平駆動回路25に対しては制御信号21fを、逆バイアス用走査回路26に対しては制御信号21gをそれぞれ出力するようになっている。
【0031】
水平駆動回路22は、信号保持制御回路21Bから出力された制御信号21dに応じて、2種類の電圧(Vofs1(第7電圧)、Vsig(第8電圧))を出力可能となっている。具体的には、水平駆動回路22は、表示部10の各画素11に接続された信号線DTLを介して、書き込み走査回路23により選択された画素11へ2種類の電圧(Vofs1、Vsig)を供給するようになっている。
【0032】
ここで、Vofs1は、有機EL素子12R等の閾値電圧Velよりも低い電圧値となっている。また、Vsigは、映像信号20aに対応する電圧値であって、かつVofs1よりも高い電圧値となっている。
【0033】
書き込み走査回路23は、信号保持制御回路21Bから出力された制御信号21bに応じて、2種類の電圧(Von1(第4電圧)、Voff1(第3電圧))を出力可能となっている。具体的には、書き込み走査回路23は、表示部10の各画素11に接続されたゲート線WSLを介して、駆動対象の画素11へ2種類の電圧(Von1、Voff1)を供給し、サンプリング用のトランジスタTWSを制御するようになっている。
【0034】
ここで、Von1は、トランジスタTWSのオン電圧以上の値となっている。Von1は、後述の「Vth補正準備期間」および「最初のVth補正期間」に書き込み走査回路23から出力される電圧値である。また、Voff1は、トランジスタTWSのオン電圧よりも低い値となっており、かつ、Von1よりも低い値となっている。Voff1は、後述の「Vth補正休止期間」および「発光期間」に書き込み走査回路23から出力される電圧値である。
【0035】
電源走査回路24は、信号保持制御回路21Bから出力された制御信号21cに応じて、2種類の電圧(Vini(第5電圧)、Vcc(第6電圧))を出力可能となっている。具体的には、電源走査回路24は、表示部10の各画素11に接続されたドレイン線DSLを介して、駆動対象の画素11へ2種類の電圧(Vini、Vcc)を供給し、有機EL素子12R等の発光および消光を制御するようになっている。
【0036】
ここで、Viniは、有機EL素子12R等の閾値電圧Velと、有機EL素子12R等のカソードの電圧Vcaとを足し合わせた電圧(Vel+Vca)よりも低い電圧値である。また、Vccは、電圧(Vel+Vca)以上の電圧値である。
【0037】
逆バイアス用水平駆動回路25は、信号保持制御回路21Bから出力された制御信号21fに応じて、2種類の電圧(Vofs2、Vss(第1電圧))を出力可能となっている。具体的には、逆バイアス用水平駆動回路25は、表示部10の各画素11に接続された逆バイアス信号線RBL(RBLR、RBLG、RBLB)を介して、逆バイアス用走査回路26により選択された画素11へ2種類の電圧(Vofs2、Vss)を供給するようになっている。
【0038】
ここで、Vofs2は、有機EL素子12R等の閾値電圧Velよりも低く、かつVofs1と同等レベルの電圧値となっている。また、Vssは、Vofs1,Vofs2よりも低い電圧値となっている。Vssは、後述の滅点補正期間に逆バイアス用水平駆動回路25から出力される電圧値であり、Vofs2、は、画像を表示する期間などに逆バイアス用水平駆動回路25から出力される電圧値である。
【0039】
逆バイアス用走査回路26は、信号保持制御回路21Bから出力された制御信号21gに応じて、2種類の電圧(Von2(第2電圧)、Voff2)を出力可能となっている。具体的には、逆バイアス用走査回路26は、表示部10の各画素11に接続されたゲート線RSL(RSLR、RSLG、RSLB)を介して、駆動対象の画素11へ2種類の電圧(Von2、Voff2)を供給し、逆バイアス電圧印加用のトランジスタTRSを制御するようになっている。
【0040】
ここで、Von2は、トランジスタTRSのオン電圧以上の値となっている。また、Voff2は、トランジスタTRSのオン電圧よりも低い値となっており、かつ、Von2よりも低い値となっている。Von2は、後述の滅点補正期間に逆バイアス用走査回路26から出力される電圧値であり、Voff2、は、画像を表示する期間などに逆バイアス用走査回路26から出力される電圧値である。
【0041】
次に、図1、図2を参照して、各構成要素の接続関係について説明する。書き込み走査回路23から引き出されたゲート線WSLは、行方向に延在して形成されており、トランジスタTWSのゲートに接続されている。電源走査回路24から引き出されたドレイン線DSLも行方向に延在して形成されており、トランジスタTDrのドレインに接続されている。また、水平駆動回路22から引き出された信号線DTLは列方向に延在して形成されており、トランジスタTWSのドレインに接続されている。逆バイアス用水平駆動回路25から引き出された逆バイアス信号線RBLは列方向に延在して形成されており、トランジスタTRSのソースまたはドレインに接続されている。逆バイアス信号線RBLRは有機EL素子12R用のトランジスタTRSのソースまたはドレインに、逆バイアス信号線RBLGは有機EL素子12G用のトランジスタTRSのソースまたはドレインに、逆バイアス信号線RBLBは有機EL素子12B用のトランジスタTRSのソースまたはドレインにそれぞれ接続されている。逆バイアス用走査回路26から引き出されたゲート線RSLは列方向に延在して形成されており、トランジスタTRSのソースまたはドレインに接続されている。ゲート線RSLRは有機EL素子12R用のトランジスタTRSのゲートに、ゲート線RSLGは有機EL素子12G用のトランジスタTRSのゲートに、ゲート線RSLBは有機EL素子12B用のトランジスタTRSのゲートにそれぞれ接続されている。トランジスタTWSのソースは駆動用のトランジスタTDrのゲートと、保持容量Csの一端に接続されている。トランジスタTDrのソースが保持容量Csの他端と、有機EL素子12R等のアノードと、トランジスタTRSのソースまたはドレインのうち逆バイアス信号線RBLに未接続の方とに接続されている。有機EL素子12R等のカソードは、グラウンド線GNDに接続されている。
【0042】
次に、本実施の形態の表示装置1の動作(消光から発光までの動作)の一例について説明する。本実施の形態では、有機EL素子12R等のI−V特性が経時変化したり、トランジスタTDrの閾値電圧Vthや移動度μが経時変化したりしても、それらの影響を受けることなく、有機EL素子12R等の発光輝度を一定に保つようにするために、有機EL素子12R等のI−V特性の変動に対する補償動作およびトランジスタTDrの閾値電圧Vthや移動度μの変動に対する補正動作を組み込んでいる。
【0043】
図3は、表示装置1における各種波形の一例を表したものである。図3には、ゲート線WSLに2種類の電圧(Von1、Voff1)が、ドレイン線DSLに2種類の電圧(Vcc、Vini)が、信号線DTLに2種類の電圧(Vsig、Vofs1)が印加されている様子が示されている。さらに、図3には、ゲート線WSL、ドレイン線DSLおよび信号線DTLへの電圧印加に応じて、トランジスタTDrのゲート電圧Vgおよびソース電圧Vsが時々刻々変化している様子が示されている。
【0044】
(Vth補正準備期間)
まず、Vth補正の準備を行う。具体的には、ゲート線WSLの電圧がVoff1となっており、信号線DTLの電圧がVsigとなっており、ドレイン線DSLの電圧がVccとなっている時(つまり有機EL素子12R等が発光している時)に、電源走査回路24が制御信号21cに応じてドレイン線DSLの電圧をVccからViniに下げる(T1)。すると、ソース電圧VsがViniとなり、有機EL素子12R等が消光する。次に、水平駆動回路22が制御信号21dに応じて信号線DTLの電圧をVsigからVofs1に切り替えたのち、ドレイン線DSLの電圧がViniとなっている間に、書き込み走査回路23が制御信号21bに応じてゲート線WSLの電圧をVoff1からVon1に上げる(T2)。すると、ゲート電圧VgがVofs1に下がる。このとき、ゲート電圧Vgとソース電圧Vsとの電位差Vgs(=Vofs1−Vini)がトランジスタTDrの閾値電圧Vthよりも大きくなるように、電源走査回路24および水平駆動回路22では、ドレイン線DSLおよび信号線DTLへの印加電圧(Vini、Vofs1)が設定されている。
【0045】
(最初のVth補正期間)
次に、Vthの補正を行う。具体的には、信号線DTLの電圧がVofs1となっている間に、電源走査回路24が制御信号21cに応じてドレイン線DSLの電圧をViniからVccに上げる(T3)。すると、トランジスタTDrのドレイン−ソース間に電流Idsが流れ、ソース電圧Vsが上昇する。その後、水平駆動回路22が制御信号21dに応じて信号線DTLの電圧をVofs1からVsigに切り替える前に、書き込み走査回路23が制御信号21bに応じてゲート線WSLの電圧をVon1からVoff1に下げる(T4)。すると、トランジスタTDrのゲートがフローティングとなり、Vthの補正が一旦停止する。
【0046】
(最初のVth補正休止期間)
Vth補正が休止している期間中(すなわち、ゲート線WSLの電圧がVoff1となっており、かつドレイン線DSLの電圧がVccとなっている間)は、先のVth補正を行った行(画素)とは異なる他の行(画素)において、信号線DTLの電圧のサンプリングが行われる。具体的には、水平駆動回路22が、Vth補正が休止している期間中に、信号線DTLの電圧をVofs1からVsigに切り替えたのち、VsigからVofs1に切り替える動作を行い、書き込み走査回路23が、信号線DTLの電圧がVsigとなっている間に、先のVth補正を行った行(画素)とは異なる他の行(画素)に接続されたゲート線WSLの電圧をVoff1からVon1に上げたのち、Von1からVoff1に切り替える。従って、水平駆動回路22は、ある行(画素)においてVth補正を実行するために1周期(図中の1Hで示された期間)の前半に信号線DTLの電圧をVofs1とし、他の行(画素)においてサンプリングを行うために1周期の後半に信号線DTLの電圧をVsigとする動作を実行する。
【0047】
なお、Vth補正が不十分である場合、すなわち、トランジスタTDrのゲート−ソース間の電位差VgsがトランジスタTDrの閾値電圧Vthよりも大きい場合には、Vth補正休止期間中にも、先のVth補正を行った行(画素)において、トランジスタTDrのドレイン−ソース間に電流Idsが流れ、ソース電圧Vsが上昇し、保持容量Csを介したカップリングによりゲート電圧Vgも上昇する。
【0048】
(2回目のVth補正期間)
Vth補正休止期間が終了した後、Vthの補正を再び行う。具体的には、ドレイン線DSLの電圧がVccとなっており、かつ信号線DTLの電圧がVofs1となっており、Vth補正が可能となっている時に、書き込み走査回路23が制御信号21bに応じてゲート線WSLの電圧をVoff1からVon1に上げ(T5)、トランジスタTDrのゲートを信号線DTLに接続する。このとき、ソース電圧VsがVofs1−Vthよりも低い場合(Vth補正がまだ完了していない場合)には、トランジスタTDrがカットオフするまで(電位差VgsがVthになるまで)、トランジスタTDrのドレイン−ソース間に電流Idsが流れる。これにより、ゲート電圧VgがVofs1となり、ソース電圧Vsが上昇し、その結果、保持容量CsがVthに充電され、電位差VgsがVthとなる。その後、水平駆動回路22が信号線DTLの電圧をVofs1からVsigに切り替える前に、書き込み走査回路23がゲート線WSLの電圧をVon1からVoff1に下げる(T6)。すると、トランジスタTDrのゲートがフローティングとなるので、電位差Vgsを信号線DTLの電圧の大きさに拘わらずVthのままで維持することができる。このように、電位差VgsをVthに設定することにより、トランジスタTDrの閾値電圧Vthが画素回路13ごとにばらついた場合であっても、有機EL素子12R等の発光輝度がばらつくのをなくすることができる。
【0049】
(2回目のVth補正休止期間)
その後、Vth補正の休止期間中(すなわち、ゲート線WSLの電圧がVoff1となっており、かつドレイン線DSLの電圧がVccとなっている間)に、水平駆動回路22が制御信号21dに応じて信号線DTLの電圧をVofs1からVsigに切り替える。
【0050】
(書き込み・μ補正期間)
2回目のVth補正休止期間が終了した後、書き込みとμ補正を行う。具体的には、信号線DTLの電圧がVsigとなっている間に、書き込み走査回路23が制御信号21bに応じてゲート線WSLの電圧をVoff1からVon1に上げ(T7)、トランジスタTDrのゲートを信号線DTLに接続する。すると、トランジスタTDrのゲートの電圧が信号線DTLの電圧Vsigとなる。このとき、有機EL素子12R等のアノードの電圧はこの段階ではまだ有機EL素子12R等の閾値電圧Velよりも小さく、有機EL素子12R等はカットオフしている。そのため、電流Idsは有機EL素子12R等の素子容量(図示せず)に流れ、素子容量が充電されるので、ソース電圧VsがΔV3だけ上昇し、やがて電位差VgsがVsig+Vth−ΔV3となる。このようにして、書き込みと同時にμ補正が行われる。ここで、トランジスタTDrの移動度μが大きい程、ΔV3も大きくなるので、電位差Vgsを発光前にΔV3だけ小さくすることにより、画素ごとの移動度μのばらつきを取り除くことができる。
【0051】
(発光)
最後に、書き込み走査回路23が制御信号21bに応じてゲート線WSLの電圧をVon1からVoff1に下げる(T8)。すると、トランジスタTDrのゲートがフローティングとなり、トランジスタTDrのドレイン−ソース間に電流Idsが流れ、ソース電圧Vsが上昇する。その結果、有機EL素子12R等に閾値電圧Vel以上の電圧が印加され、有機EL素子12R等が所望の輝度で発光する。
【0052】
本実施の形態の表示装置1では、上記のようにして、各画素11において画素回路13がオンオフ制御され、各画素11の有機EL素子12R等に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こる。この光は、陽極と陰極との間で多重反射し、陰極等を透過して外部に取り出される。その結果、表示部10において画像が表示される。
【0053】
ところで、上記した有機EL素子12R等では、有機層の厚さが数nm〜数10nmと非常に薄い。そのため、有機EL素子12R等を製造する過程で、1μm程度のパーティクルが有機EL素子12R等に混入した場合には、有機層にピンホール等が生じ得る。有機層にピンホール等の欠陥が存在すると、それによって陽極と陰極との間に電気的なショート回路が形成され、有機層に流れるべき電流の全部または一部がショート回路に流れてしまうことがある。そのような場合には、有機層が発光しないか、または有機層の発光輝度が低くなり、滅点画素が発生する。
【0054】
この滅点画素の発生は歩留まりの低下を招く。そのため、滅点画素を修理することにより歩留まりの低下を抑えることが必要となる。滅点画素の修理方法の一つとして、有機EL素子12R等に逆バイアス電圧を印加し、有機EL素子12R等の欠陥部分を高抵抗化または絶縁化する方法がある。
【0055】
例えば、図13に示したような2Tr1Cの回路構成を有する画素100を備えた表示装置において、有機EL素子110に逆バイアス電圧を印加するためには、滅点の生じた画素100において、トランジスタTWS,TDrを共にオンした状態で、ドレイン線DSLの電圧をVini(<0)にすればよい。このとき、画素100は、図14に示した等価回路で表されるので、有機EL素子110には、以下の式で表される逆バイアス電圧VEL1を印加することができる。
VEL1=(Vini−Vca)×(REL/(REL+RDr))
【0056】
ここで、RDrはトランジスタTDrのオン抵抗、RELは有機EL素子110のショート抵抗、Vcaは有機EL素子110のカソード電圧をそれぞれ表している。
【0057】
ところで、RDrはRELと比べて極めて大きく、有機EL素子110の分圧比が小さい。そのため、通常、各画素100を駆動する際にドレイン線DSLに印加される程度の電圧(Vini)を、滅点の生じた画素100のドレイン線DSLに印加することにより、有機EL素子110に逆バイアス電圧を印加したとしても、有機EL素子110の欠陥部分を高抵抗化または絶縁化することができない場合がある。
【0058】
一方、本実施の形態の表示装置1では、図2に示したように、図13の2Tr1Cの回路構成に、さらに、逆バイアス電圧印加用のトランジスタTRSが追加されており、画像の表示・非表示の際に用いられるドレイン線DSLからではなく、トランジスタTRSに接続された逆バイアス信号線RBL(RBLR、RBLG、RBLB)から有機EL素子12R等に逆バイアス電圧を印加することができるようになっている。
【0059】
これにより、滅点の生じた画素11R,11G,11Bにおいて、例えば、図4に示したように、ゲート線WSLの電圧がVoff1となっており、ドレイン線DSLの電圧がViniとなっており、かつ信号線DTLの電圧がVofs1となっている時(すなわち、トランジスタTWS,TDrが共にオフしている時)に、逆バイアス用水平駆動回路25が制御信号21fに応じて逆バイアス信号線RBL(RBLR、RBLG、RBLB)の電圧をVssに設定し、かつ逆バイアス用走査回路26が制御信号21gに応じてゲート線RSL(RSLR、RSLG、RSLB)の電圧をVon2に設定する(T10)。その後、所定の期間が経過したところで、逆バイアス用水平駆動回路25が制御信号21fに応じて逆バイアス信号線RBL(RBLR、RBLG、RBLB)の電圧をVofs2に設定する(T11)。
【0060】
なお、図4には、逆バイアス用走査回路26がゲート線RSL(RSLR、RSLG、RSLB)の電圧をVon2に設定する前に、あらかじめ逆バイアス用水平駆動回路25が逆バイアス信号線RBL(RBLR、RBLG、RBLB)の電圧をVssに設定している場合が例示されているが、逆バイアス用走査回路26がゲート線RSL(RSLR、RSLG、RSLB)の電圧をVon2に設定すると同時に(または設定した後に)、逆バイアス用水平駆動回路25が逆バイアス信号線RBL(RBLR、RBLG、RBLB)の電圧をVssに設定するようにしてもよい。また、図4には、有機EL素子12R等に対して、断続的に逆バイアス電圧が印加されている場合が例示されているが、連続で逆バイアス電圧が印加されるようにしてもよい。
【0061】
上記のようにしてゲート線RSLの電圧をVon2に設定したとき、画素11R,11G,11Bは、図5に示した等価回路で表される。従って、有機EL素子12R等には、以下の式で表される逆バイアス電圧VEL2が印加される。なお、以下の式において、RRSは、トランジスタTRSのオン抵抗である。
VEL2=(Vss−Vca)×(REL/(REL+RRS))
【0062】
ここで、Vssは、水平駆動回路22から出力されるVofsよりも低い。そのため、信号線DTLの電圧をVofs1にすると共にトランジスタTDrをオンすることにより有機EL素子12R等に逆バイアス電圧を印加する場合よりも、有機EL素子12R等に対して大きな逆バイアス電圧を印加することができる。その結果、有機EL素子12R等の欠陥部分を高抵抗化または絶縁化するのに適した大きさの逆バイアス電圧を印加することができるので、滅点画素をより確実に修理することができる。
【0063】
[変形例]
上記実施の形態では、滅点画素の修理に際して、逆バイアス信号線RBLR、RBLG、RBLBに単一の電圧Vssを印加していたが、逆バイアス信号線RBLR、RBLG、RBLBごとに異なる電圧を印加するようにしてもよい。そのようにした場合には、有機EL素子12R,12G,12Bごとに異なる大きさの逆バイアス電圧を印加することができる。
【0064】
一般に、有機EL素子12R,12G,12Bでは、有機層は発光色の波長に応じた厚さとなっており、滅点画素の修理に最適な逆バイアス電圧の大きさは有機層の厚さに応じて異なっている。例えば、図6に示したように、赤色光を発する有機EL素子12Rの最適電圧VRは、緑色光を発する有機EL素子12Gの最適電圧VGおよび青色光を発する有機EL素子12Bの最適電圧VBよりも大きく、有機EL素子12Gの最適電圧VGは青色光を発する有機EL素子12Bの最適電圧VBよりも大きい。そのため、上記実施の形態のように、有機層の厚さに関係なく一律に、逆バイアス信号線RBLR、RBLG、RBLBに単一の電圧Vssを印加した場合には、ある有機層にとっては滅点画素の修理に最適な大きさの逆バイアス電圧の大きさとなっていない可能性がある。
【0065】
一方、本変形例のように、逆バイアス信号線RBLR、RBLG、RBLBごとに異なる電圧を印加するようにした場合には、有機層の厚さに応じて滅点画素の修理に最適な大きさの逆バイアス電圧(VR、VG、VB)を有機EL素子12R,12G,12Bに印加することができる。これにより、修理によって滅点画素をなくすることが可能となる。
【0066】
なお、滅点画素の修理に最適な逆バイアス電圧を大幅に超えることは好ましくない。例えば、図6に示したように、VBよりも大幅に大きな電圧(例えばVG程度の電圧)を有機EL素子12Bに印加した場合には、有機層を破壊してしまうことが多くなり、滅点画素をなくすることができないからである。
【0067】
(モジュールおよび適用例)
以下、上記実施の形態で説明した表示装置1の適用例について説明する。上記実施の形態の表示装置1は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【0068】
(モジュール)
上記実施の形態の表示装置1は、例えば、図7に示したようなモジュールとして、後述する適用例1〜5などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板2の一辺に、表示部10を封止する部材(図示せず)から露出した領域210を設け、この露出した領域210に、タイミング制御回路21、水平駆動回路22、書き込み走査回路23および電源走査回路24の配線を延長して外部接続端子(図示せず)を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板(FPC;Flexible Printed Circuit)220が設けられていてもよい。
【0069】
(適用例1)
図8は、上記実施の形態の表示装置1が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300は、上記実施の形態に係る表示装置1により構成されている。
【0070】
(適用例2)
図9は、上記実施の形態の表示装置1が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、その表示部420は、上記実施の形態に係る表示装置1により構成されている。
【0071】
(適用例3)
図10は、上記実施の形態の表示装置1が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、その表示部530は、上記実施の形態に係る表示装置1により構成されている。
【0072】
(適用例4)
図11は、上記実施の形態の表示装置1が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有しており、その表示部640は、上記実施の形態に係る表示装置1により構成されている。
【0073】
(適用例5)
図12は、上記実施の形態の表示装置1が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部(ヒンジ部)730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そのディスプレイ740またはサブディスプレイ750は、上記実施の形態に係る表示装置1により構成されている。
【0074】
以上、実施の形態および適用例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されるものではなく、種々変形が可能である。
【0075】
例えば、上記実施の形態等では、表示装置1がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路13の構成は上記実施の形態等で説明したものに限られず、必要に応じて容量素子やトランジスタを画素回路13に追加してもよい。その場合、画素回路13の変更に応じて、上述した水平駆動回路22、書き込み走査回路23、電源走査回路24のほかに、必要な駆動回路を追加してもよい。
【0076】
また、上記実施の形態等では、水平駆動回路22、書き込み走査回路23および電源走査回路24の駆動を信号保持制御回路21Bが制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、水平駆動回路22、書き込み走査回路23および電源走査回路24の制御は、ハードウェア(回路)で行われていてもよいし、ソフトウェア(プログラム)で行われていてもよい。
【図面の簡単な説明】
【0077】
【図1】本発明の一実施の形態に係る表示装置の一例を表す構成図である。
【図2】図1の画素の内部構成の一例を表す構成図である。
【図3】図1の表示装置の発光動作の一例について説明するための波形図である。
【図4】図1の表示装置の滅点補正の動作の一例について説明するための波形図である。
【図5】滅点補正時の逆バイアスについて説明するための等価回路図である。
【図6】逆バイアス電圧と滅点個数との関係の一例を有機EL素子の発光色ごとに表す特性図である。
【図7】上記各実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。
【図8】上記実施の形態の表示装置の適用例1の外観を表す斜視図である。
【図9】(A)は適用例2の表側から見た外観を表す斜視図であり、(B)は裏側から見た外観を表す斜視図である。
【図10】適用例3の外観を表す斜視図である。
【図11】適用例4の外観を表す斜視図である。
【図12】(A)は適用例5の開いた状態の正面図、(B)はその側面図、(C)は閉じた状態の正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。
【図13】従来の表示装置の画素の内部構成の一例を表す構成図である。
【図14】図13の構成における滅点補正時の逆バイアスについて説明するための等価回路図である。
【符号の説明】
【0078】
1…表示装置、10…表示部、11,11R,11G,11B…画素、12R,12G,12B…有機EL素子、13…画素回路、20…周辺回路部、21…タイミング制御回路、21A…表示信号生成回路、21B…表示信号保持制御回路、22…水平駆動回路、23…書き込み走査回路、24…電源走査回路、25…逆バイアス用水平駆動回路、26…逆バイアス用走査回路、Cs…保持容量、DSL…ドレイン線、DTL…信号線、Ids…電流、TDr,TWS…トランジスタ、Vg…ゲート電圧、Vgs…電位差、Vs…ソース電圧、Vth…閾値電圧、WSL…ゲート線。
【特許請求の範囲】
【請求項1】
有機発光素子および画素回路を画素ごとに有する表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を備え、
前記画素回路は、第1トランジスタと、第2トランジスタと、第3トランジスタと、保持容量とを有し、
前記駆動部は、第1駆動部と、第2駆動部と、制御部と、第1配線と、第2配線と、第3配線と、第4配線と、第5配線と、参照電圧に設定される第6配線とを有し、
前記第1トランジスタのゲートが前記第1配線に接続され、
前記第1トランジスタのドレインまたはソースが前記第3配線に接続され、
前記第1トランジスタのドレインおよびソースのうち前記第3配線に未接続の方が前記第2トランジスタのゲートおよび前記保持容量の一端に接続され、
前記第2トランジスタのドレインまたはソースが前記第2配線に接続され、
前記第2トランジスタのドレインおよびソースのうち前記第2配線に未接続の方が前記第3トランジスタのドレインまたはソース、前記保持容量の他端および前記有機発光素子のアノードに接続され、
前記第3トランジスタのドレインおよびソースのうち前記有機発光素子のアノードに未接続の方が前記第4配線を介して第1駆動部に接続され、
前記第3トランジスタのゲートが前記第5配線を介して第2駆動部に接続され、
前記有機発光素子のカソードが前記第6配線に接続され、
前記第1駆動部は、少なくとも、前記有機発光素子の閾値電圧よりも低い第1電圧を前記第4配線に出力可能となっており、
前記第2駆動部は、少なくとも、前記第3トランジスタのオン電圧以上の第2電圧を前記第5配線に出力可能となっており、
前記制御部は、前記第1駆動部および前記第2駆動部に対して、前記第4配線の電圧を前記第1電圧にし、かつ前記第5配線の電圧を前記第2電圧にすることを指示する制御信号を出力する表示装置。
【請求項2】
前記駆動部は、さらに、第3駆動部と、第4駆動部と、第5駆動部とを有し、
前記第3駆動部は、少なくとも、前記第1トランジスタのオン電圧よりも低い第3電圧と、前記第1トランジスタのオン電圧以上の第4電圧とを前記第1配線に出力可能となっており、
前記第4駆動部は、少なくとも、前記有機発光素子の閾値電圧と前記参照電圧との和よりも低い第5電圧と、前記有機発光素子の閾値電圧と前記参照電圧との和以上の第6電圧とを前記第2配線に出力可能となっており、
前記第5駆動部は、少なくとも、前記有機発光素子の閾値電圧よりも低い第7電圧と、前記映像信号に応じた大きさの第8電圧とを前記第3配線に出力可能となっている請求項1に記載の表示装置。
【請求項3】
前記制御部は、前記第1トランジスタおよび前記第2トランジスタがオフしているときに、前記制御信号を出力する請求項1に記載の表示装置。
【請求項4】
前記有機発光素子は、陽極と、当該有機発光素子の発光色に応じた材料によって形成された有機発光層と、陰極とをこの順に積層してなる積層構造となっており、
前記第1駆動部は、前記有機発光層の厚さに応じた大きさの電圧を前記第1電圧として前記第4配線に出力可能となっている請求項1に記載の表示装置。
【請求項5】
有機発光素子および画素回路を画素ごとに有する表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を備え、
前記画素回路は、第1トランジスタと、第2トランジスタと、第3トランジスタと、保持容量とを有し、
前記駆動部は、第1駆動部と、第2駆動部と、第1配線と、第2配線と、第3配線と、第4配線と、第5配線と、参照電圧に設定される第6配線とを有し、
前記第1トランジスタのゲートが前記第1配線に接続され、
前記第1トランジスタのドレインまたはソースが前記第3配線に接続され、
前記第1トランジスタのドレインおよびソースのうち前記第3配線に未接続の方が前記第2トランジスタのゲートおよび前記保持容量の一端に接続され、
前記第2トランジスタのドレインまたはソースが前記第2配線に接続され、
前記第2トランジスタのドレインおよびソースのうち前記第2配線に未接続の方が前記第3トランジスタのドレインまたはソース、前記保持容量の他端および前記有機発光素子のアノードに接続され、
前記第3トランジスタのドレインおよびソースのうち前記有機発光素子のアノードに未接続の方が前記第4配線を介して第1駆動部に接続され、
前記第3トランジスタのゲートが前記第5配線を介して第2駆動部に接続され、
前記有機発光素子のカソードが前記第6配線に接続され、
前記第1駆動部は、少なくとも、前記有機発光素子の閾値電圧よりも低い第1電圧を前記第4配線に出力可能となっており、
前記第2駆動部は、少なくとも、前記第3トランジスタのオン電圧以上の第2電圧を前記第5配線に出力可能となっている表示装置の前記第1駆動部および前記第2駆動部が、前記第4配線の電圧を前記第1電圧にし、かつ前記第5配線の電圧を前記第2電圧にする表示装置の駆動方法。
【請求項6】
表示装置を備え、
前記表示装置は、
有機発光素子および画素回路を画素ごとに有する表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を有し、
前記画素回路は、第1トランジスタと、第2トランジスタと、第3トランジスタと、保持容量とを有し、
前記駆動部は、第1駆動部と、第2駆動部と、制御部と、第1配線と、第2配線と、第3配線と、第4配線と、第5配線と、参照電圧に設定される第6配線とを有し、
前記第1トランジスタのゲートが前記第1配線に接続され、
前記第1トランジスタのドレインまたはソースが前記第3配線に接続され、
前記第1トランジスタのドレインおよびソースのうち前記第3配線に未接続の方が前記第2トランジスタのゲートおよび前記保持容量の一端に接続され、
前記第2トランジスタのドレインまたはソースが前記第2配線に接続され、
前記第2トランジスタのドレインおよびソースのうち前記第2配線に未接続の方が前記第3トランジスタのドレインまたはソース、前記保持容量の他端および前記有機発光素子のアノードに接続され、
前記第3トランジスタのドレインおよびソースのうち前記有機発光素子のアノードに未接続の方が前記第4配線を介して第1駆動部に接続され、
前記第3トランジスタのゲートが前記第5配線を介して第2駆動部に接続され、
前記有機発光素子のカソードが前記第6配線に接続され、
前記第1駆動部は、少なくとも、前記有機発光素子の閾値電圧よりも低い第1電圧を前記第4配線に出力可能となっており、
前記第2駆動部は、少なくとも、前記第3トランジスタのオン電圧以上の第2電圧を前記第5配線に出力可能となっており、
前記制御部は、前記第1駆動部および前記第2駆動部に対して、前記第4配線の電圧を前記第1電圧にし、かつ前記第5配線の電圧を前記第2電圧にすることを指示する制御信号を出力する電子機器。
【請求項1】
有機発光素子および画素回路を画素ごとに有する表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を備え、
前記画素回路は、第1トランジスタと、第2トランジスタと、第3トランジスタと、保持容量とを有し、
前記駆動部は、第1駆動部と、第2駆動部と、制御部と、第1配線と、第2配線と、第3配線と、第4配線と、第5配線と、参照電圧に設定される第6配線とを有し、
前記第1トランジスタのゲートが前記第1配線に接続され、
前記第1トランジスタのドレインまたはソースが前記第3配線に接続され、
前記第1トランジスタのドレインおよびソースのうち前記第3配線に未接続の方が前記第2トランジスタのゲートおよび前記保持容量の一端に接続され、
前記第2トランジスタのドレインまたはソースが前記第2配線に接続され、
前記第2トランジスタのドレインおよびソースのうち前記第2配線に未接続の方が前記第3トランジスタのドレインまたはソース、前記保持容量の他端および前記有機発光素子のアノードに接続され、
前記第3トランジスタのドレインおよびソースのうち前記有機発光素子のアノードに未接続の方が前記第4配線を介して第1駆動部に接続され、
前記第3トランジスタのゲートが前記第5配線を介して第2駆動部に接続され、
前記有機発光素子のカソードが前記第6配線に接続され、
前記第1駆動部は、少なくとも、前記有機発光素子の閾値電圧よりも低い第1電圧を前記第4配線に出力可能となっており、
前記第2駆動部は、少なくとも、前記第3トランジスタのオン電圧以上の第2電圧を前記第5配線に出力可能となっており、
前記制御部は、前記第1駆動部および前記第2駆動部に対して、前記第4配線の電圧を前記第1電圧にし、かつ前記第5配線の電圧を前記第2電圧にすることを指示する制御信号を出力する表示装置。
【請求項2】
前記駆動部は、さらに、第3駆動部と、第4駆動部と、第5駆動部とを有し、
前記第3駆動部は、少なくとも、前記第1トランジスタのオン電圧よりも低い第3電圧と、前記第1トランジスタのオン電圧以上の第4電圧とを前記第1配線に出力可能となっており、
前記第4駆動部は、少なくとも、前記有機発光素子の閾値電圧と前記参照電圧との和よりも低い第5電圧と、前記有機発光素子の閾値電圧と前記参照電圧との和以上の第6電圧とを前記第2配線に出力可能となっており、
前記第5駆動部は、少なくとも、前記有機発光素子の閾値電圧よりも低い第7電圧と、前記映像信号に応じた大きさの第8電圧とを前記第3配線に出力可能となっている請求項1に記載の表示装置。
【請求項3】
前記制御部は、前記第1トランジスタおよび前記第2トランジスタがオフしているときに、前記制御信号を出力する請求項1に記載の表示装置。
【請求項4】
前記有機発光素子は、陽極と、当該有機発光素子の発光色に応じた材料によって形成された有機発光層と、陰極とをこの順に積層してなる積層構造となっており、
前記第1駆動部は、前記有機発光層の厚さに応じた大きさの電圧を前記第1電圧として前記第4配線に出力可能となっている請求項1に記載の表示装置。
【請求項5】
有機発光素子および画素回路を画素ごとに有する表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を備え、
前記画素回路は、第1トランジスタと、第2トランジスタと、第3トランジスタと、保持容量とを有し、
前記駆動部は、第1駆動部と、第2駆動部と、第1配線と、第2配線と、第3配線と、第4配線と、第5配線と、参照電圧に設定される第6配線とを有し、
前記第1トランジスタのゲートが前記第1配線に接続され、
前記第1トランジスタのドレインまたはソースが前記第3配線に接続され、
前記第1トランジスタのドレインおよびソースのうち前記第3配線に未接続の方が前記第2トランジスタのゲートおよび前記保持容量の一端に接続され、
前記第2トランジスタのドレインまたはソースが前記第2配線に接続され、
前記第2トランジスタのドレインおよびソースのうち前記第2配線に未接続の方が前記第3トランジスタのドレインまたはソース、前記保持容量の他端および前記有機発光素子のアノードに接続され、
前記第3トランジスタのドレインおよびソースのうち前記有機発光素子のアノードに未接続の方が前記第4配線を介して第1駆動部に接続され、
前記第3トランジスタのゲートが前記第5配線を介して第2駆動部に接続され、
前記有機発光素子のカソードが前記第6配線に接続され、
前記第1駆動部は、少なくとも、前記有機発光素子の閾値電圧よりも低い第1電圧を前記第4配線に出力可能となっており、
前記第2駆動部は、少なくとも、前記第3トランジスタのオン電圧以上の第2電圧を前記第5配線に出力可能となっている表示装置の前記第1駆動部および前記第2駆動部が、前記第4配線の電圧を前記第1電圧にし、かつ前記第5配線の電圧を前記第2電圧にする表示装置の駆動方法。
【請求項6】
表示装置を備え、
前記表示装置は、
有機発光素子および画素回路を画素ごとに有する表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を有し、
前記画素回路は、第1トランジスタと、第2トランジスタと、第3トランジスタと、保持容量とを有し、
前記駆動部は、第1駆動部と、第2駆動部と、制御部と、第1配線と、第2配線と、第3配線と、第4配線と、第5配線と、参照電圧に設定される第6配線とを有し、
前記第1トランジスタのゲートが前記第1配線に接続され、
前記第1トランジスタのドレインまたはソースが前記第3配線に接続され、
前記第1トランジスタのドレインおよびソースのうち前記第3配線に未接続の方が前記第2トランジスタのゲートおよび前記保持容量の一端に接続され、
前記第2トランジスタのドレインまたはソースが前記第2配線に接続され、
前記第2トランジスタのドレインおよびソースのうち前記第2配線に未接続の方が前記第3トランジスタのドレインまたはソース、前記保持容量の他端および前記有機発光素子のアノードに接続され、
前記第3トランジスタのドレインおよびソースのうち前記有機発光素子のアノードに未接続の方が前記第4配線を介して第1駆動部に接続され、
前記第3トランジスタのゲートが前記第5配線を介して第2駆動部に接続され、
前記有機発光素子のカソードが前記第6配線に接続され、
前記第1駆動部は、少なくとも、前記有機発光素子の閾値電圧よりも低い第1電圧を前記第4配線に出力可能となっており、
前記第2駆動部は、少なくとも、前記第3トランジスタのオン電圧以上の第2電圧を前記第5配線に出力可能となっており、
前記制御部は、前記第1駆動部および前記第2駆動部に対して、前記第4配線の電圧を前記第1電圧にし、かつ前記第5配線の電圧を前記第2電圧にすることを指示する制御信号を出力する電子機器。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2010−14746(P2010−14746A)
【公開日】平成22年1月21日(2010.1.21)
【国際特許分類】
【出願番号】特願2008−171822(P2008−171822)
【出願日】平成20年6月30日(2008.6.30)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
【公開日】平成22年1月21日(2010.1.21)
【国際特許分類】
【出願日】平成20年6月30日(2008.6.30)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
[ Back to top ]