表示装置および表示装置の駆動方法
【課題】 狭額縁化を図るとともに、素子数を低減し、高精細でクロストーク、フリッカ、横帯ムラの発生を抑制して表示品位の向上したアクティブマトリクス型の表示装置およびその駆動方法を提供する。
【解決手段】 画素回路は、リセット電源線Ｖｒｓｔ毎に設けられ、第１端子がリセット電源ＶＲＳＴに接続され、第２端子がリセット電源配線Ｖｒｓｔに接続され、制御端子が走査線Ｓｇに接続された複数のリセットスイッチＲＳＴと、初期化用電源配線Ｖｉｎｉ毎に設けられ、第１端子が初期化電源ＶＩＮＩに接続され、第２端子が初期化用電源配線Ｖｉｎｉに接続され、制御端子が走査線Ｓｇに接続された複数の第１初期化スイッチＩＳＴ１と、初期化電源線Ｖｉｎｉ毎に設けられ、第１端子がオフリーク制御電源ＶＯＣＴに接続され、第２端子が初期化用電源配線Ｖｉｎｉに接続され、制御端子が走査線Ｓｇに接続された複数の第２初期化スイッチＩＳＴ２を有する表示装置。
【解決手段】 画素回路は、リセット電源線Ｖｒｓｔ毎に設けられ、第１端子がリセット電源ＶＲＳＴに接続され、第２端子がリセット電源配線Ｖｒｓｔに接続され、制御端子が走査線Ｓｇに接続された複数のリセットスイッチＲＳＴと、初期化用電源配線Ｖｉｎｉ毎に設けられ、第１端子が初期化電源ＶＩＮＩに接続され、第２端子が初期化用電源配線Ｖｉｎｉに接続され、制御端子が走査線Ｓｇに接続された複数の第１初期化スイッチＩＳＴ１と、初期化電源線Ｖｉｎｉ毎に設けられ、第１端子がオフリーク制御電源ＶＯＣＴに接続され、第２端子が初期化用電源配線Ｖｉｎｉに接続され、制御端子が走査線Ｓｇに接続された複数の第２初期化スイッチＩＳＴ２を有する表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置および表示装置の駆動方法に関し、特にアクティブマトリクス型の表示装置およびその駆動方法に関する。
【背景技術】
【０００２】
近年、薄型、軽量、低消費電力の特徴を活かして、液晶表示装置に代表される平面表示装置の需要が急速に伸びている。中でも、オン画素とオフ画素とを電気的に分離し、かつオン画素への映像信号を保持する機能を有する画素スイッチを各画素に設けたアクティブマトリクス型表示装置は、携帯情報機器を始め、種々のディスプレイに利用されている。
【０００３】
このような平面型のアクティブマトリクス型表示装置として、自己発光素子を用いた有機ＥＬ表示装置が注目され、盛んに研究開発が行われている。有機ＥＬ表示装置は、バックライトを必要とせず、高速な応答性から動画再生に適し、さらに低温で輝度低下しないために寒冷地での使用にも適しているという特徴を備えている。
【０００４】
一般に、有機ＥＬ表示装置は、複数行、複数列に並んで設けられ表示画面を構成した複数の表示画素を備えている。各表示画素は、自己発光素子である有機ＥＬ素子、およびこの有機ＥＬ素子に駆動電流を供給する画素回路により構成され、有機ＥＬ素子の発光輝度を制御することにより表示動作を行う。
【０００５】
画素回路の駆動方式としては、電圧信号により行なう方式（例えば、特許文献１）が知られている。また、電圧電源をスイッチングしてロー、ハイを切り換えるとともに、映像信号配線から映像信号および初期化信号の両方を出力することにより、表示画素の構成素子数と配線数とを削減し、表示画素のレイアウト面積を小さくすることにより高精細化を図った表示装置が提案されている（例えば、特許文献２）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許第６，２２９，５０６号公報
【特許文献２】特開２００７−３１０３１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記特許文献２に開示された表示装置のように、電源電圧を各行毎にスイッチングする構成とした場合、電圧電源に流れる電流が大きいことから、これをスイッチングするスイッチング素子の電圧降下も大きくなる。これにより、スイッチング素子を大きくすると、駆動回路が大型化する。
【０００８】
また、高精細化に伴う画素面積縮小により保持容量確保が難しくなると、画素スイッチトランジスタのリーク電流により、駆動トランジスタの制御端子電位の保持が困難になり、クロストークやフリッカが発生する。また、上記のような表示装置では、ピーク処理を発光素子に直列に接続された出力スイッチによる発光期間制御で行う場合に、横帯ムラが発生する場合があった。
【０００９】
この発明は、上記事情に鑑みてなされたものであって、狭額縁化を図るとともに、素子数を低減し、高精細でクロストーク、フリッカ、横帯ムラの発生を抑制して表示品位の向上したアクティブマトリクス型の表示装置およびその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の第１態様による表示装置は、発光素子と、前記発光素子に駆動電流を供給する画素回路とを含み、基板上にマトリクス状に配設された複数の画素部と、前記画素部の配列する行に沿って配置された複数の走査線と、前記画素部の配列する列に沿って配置された複数の映像信号配線と、前記画素部の配列する行または列に沿って配置された複数のリセット電源配線と、前記画素部の配列する行または列に沿って配置された複数の初期化用電源配線と、高電位電圧電源線および低電位電圧電源線と、前記複数の走査線に順次制御信号を供給して画素部を行単位で線順次走査する走査線駆動回路と、前記映像信号配線に前記線順次走査に合せて映像電圧信号を供給する信号線駆動回路と、を具備し、前記複数の走査線は、第１乃至第７走査線を備え、前記画素回路は、前記低電位電圧電源線と前記高電位電圧電源線との間で前記表示素子と直列に接続され、第１端子が前記表示素子に接続され第２端子が前記リセット電源配線に接続された駆動トランジスタと、第１端子が前記高電位電圧電源に接続され、第２端子が前記駆動トランジスタの第２端子に接続され、制御端子が前記第１走査線に接続された出力スイッチと、前記駆動トランジスタの第１端子と制御端子との間に接続された保持容量と、第１端子が前記初期化用電源配線に接続され、制御端子が前記第４走査線に接続されたオフリークコントロールスイッチと、第１端子が前記映像信号配線に接続され、第２端子が前記オフリークコントロールスイッチの第２端子に接続され、制御端子が前記第２走査線に接続され、前記映像信号配線から映像電圧信号を取り込み前記保持容量に保持する第１画素スイッチと、第１端子が前記オフリークコントロールスイッチの第２端子に接続され、第２端子が前記駆動トランジスタの制御端子に接続され、制御端子が前記第３走査線に接続された第２画素スイッチと、を備え、前記走査線駆動回路は、前記リセット電源配線毎に設けられ、第１端子がリセット電源に接続され、第２端子が前記リセット電源配線に接続され、制御端子が前記第５走査線に接続された複数のリセットスイッチと、前記初期化用電源配線毎に設けられ、第１端子が初期化電源に接続され、第２端子が前記初期化用電源配線に接続され、制御端子が前記第６走査線に接続された複数の第１初期化スイッチと、前記初期化用電源配線毎に設けられ、第１端子がオフリーク制御電源に接続され、第２端子が前記初期化用電源配線に接続され、制御端子が前記第７走査線に接続された複数の第２初期化スイッチを有する表示装置である。
【００１１】
本発明の第２態様による表示装置の駆動方法は、前記初期化用電源配線から前記駆動トランジスタの制御端子に初期化電位を印加し、前記リセット電源配線から前記駆動トランジスタの第１端子にリセット電位を印加して駆動トランジスタを初期化し、前記駆動トランジスタの制御端子に前記映像信号配線から初期化電位を印加した状態で、前記高電位電圧電源から前記駆動トランジスタに電流を流し、前記駆動トランジスタの制御端子に前記初期化用電源配線から初期化電位を印加した状態で、前記高電位電圧電源から前記駆動トランジスタに電流を流し、前記駆動トランジスタの閾値オフセットをキャンセルし、前記映像信号配線から前記駆動トランジスタの制御端子に前記映像電圧信号を書き込むとともに、前記高電位電圧電源線から前記駆動トランジスタを通して前記低電位電圧電源線に電流を流し、第２画素スイッチの第１端子にオフリーク制御電源からオフリーク制御電位を印加した状態で、前記高電位電圧電源線から前記駆動トランジスタを通して前記映像電圧信号に応じた駆動電流を前記表示素子に供給する、表示装置の駆動方法である。
【００１２】
本発明の第３態様による表示装置の駆動方法は、陰極が低電位電源配線に接続された発光素子と、ソース電極が高電位電源配線に接続された駆動トランジスタと、ソース電極が前記駆動トランジスタのドレイン電極に接続され、ドレイン電極が前記発光素子の陽極に接続された出力スイッチと、を含む画素回路と、前記画素回路の動作を制御する制御手段と、を備えた表示装置の駆動方法であって、前記制御手段は、前記発光素子の発光期間を複数の期間に分割し、複数の期間のそれぞれにおいて前記出力スイッチをオンおよびオフする動作を制御して前記発光素子の発光時間を制御し、前記複数の期間数がブランキング期間を加えた１垂直期間内の全水平期間数とゲートライン数との公約数である表示装置の駆動方法である。
【発明の効果】
【００１３】
本発明によれば、狭額縁化を図るとともに、素子数を低減し、高精細でクロストーク、フリッカ、横帯ムラの発生を抑制して表示品位の向上したアクティブマトリクス型の表示装置およびその駆動方法を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態に係る表示装置の構成例を説明するための図である。
【図２】本発明の第１実施形態に係る表示装置の画素回路の一構成例を説明するための図である。
【図３】本発明の第２実施形態に係る表示装置の画素回路の一構成例を説明するための図である。
【図４】本発明の第３実施形態に係る表示装置の画素回路の一構成例を説明するための図である。
【図５】本発明の第１乃至第３実施形態に係る表示装置の駆動方法の一例を説明するための図である。
【図６】本発明の一実施形態に係る表示装置の構成例を説明するための図である。
【図７】本発明の第４実施形態に係る表示装置の画素回路の一構成例を説明するための図である。
【図８】本発明の第５実施形態に係る表示装置の画素回路の一構成例を説明するための図である。
【図９】本発明の第６実施形態に係る表示装置の画素回路の一構成例を説明するための図である。
【図１０】本発明の第４乃至第６実施形態に係る表示装置の駆動方法の一例を説明するための図である。
【図１１】本発明の一実施形態に係る表示装置の構成例を説明するための図である。
【図１２】本発明の第７実施形態に係る表示装置の画素回路の一構成例を説明するための図である。
【図１３】本発明の第８実施形態に係る表示装置の画素回路の一構成例を説明するための図である。
【図１４】本発明の第９実施形態に係る表示装置の画素回路の一構成例を説明するための図である。
【図１５】本発明の第７乃至第９実施形態に係る表示装置の駆動方法の一例を説明するための図である。
【図１６】本発明の一実施形態に係る表示装置の構成例を説明するための図である。
【図１７】本発明の第１０実施形態に係る表示装置の画素回路の一構成例を説明するための図である。
【図１８】本発明の第１１実施形態に係る表示装置の画素回路の一構成例を説明するための図である。
【図１９】本発明の第１２実施形態に係る表示装置の画素回路の一構成例を説明するための図である。
【図２０】本発明の第１０乃至だい１２実施形態に係る表示装置の駆動方法の一例を説明するための図である。
【図２１】本発明の一実施形態に係る表示装置の構成例を説明するための図である。
【図２２】本発明の第１３実施形態に係る表示装置の画素回路の一構成例を説明するための図である。
【図２３】本発明の第１３実施形態に係る表示装置の駆動方法を説明するための図である。
【図２４】本発明の第１３実施形態に係る表示装置の駆動方法を説明するための図である。
【図２５】本発明の第１３実施形態に係る表示装置の駆動方法を適用可能な画素回路の一例を示す図である。
【図２６】本発明の第１３実施形態に係る表示装置の駆動方法を適用可能な画素回路の一例を示す図である。
【発明を実施するための形態】
【００１５】
以下、本発明の第１実施形態に係る表示装置および表示装置の駆動方法について図面を参照して説明する。図１は、本実施形態に係る表示装置を概略的に示す平面図である。図１に示すように、本実施形態に係る表示装置は、例えば、２型以上のアクティブマトリクス型の表示装置として構成され、有機ＥＬパネルおよびこの有機ＥＬパネルの動作を制御するコントローラ１２を備えた有機ＥＬ表示装置である。
【００１６】
有機ＥＬパネルは、ガラス板等の光透過性を有する絶縁基板（図示せず）、この絶縁基板上にマトリクス状に配列され表示領域ＡＡを構成したｍ×ｎ個の表示画素ＰＸ、表示画素の行毎に接続されているとともにそれぞれ独立してｍ本ずつ設けられた第１走査線Ｓｇａ（１〜ｍ）〜第６走査線Ｓｇｆ（１〜ｍ）、表示画素ＰＸの列毎に接続されたｎ本の映像信号配線Ｘ（１〜ｎ）を備えている。
【００１７】
また、有機ＥＬパネルは、表示画素ＰＸの行毎に接続されているとともにそれぞれ独立してｍ本ずつ設けられた後述する初期化用電源配線Ｖｉｎｉおよびリセット電源配線Ｖｒｓｔと、高電位の電圧電源線ＰＶＤＤと、低電位の基準電圧電源線ＰＶＳＳと、を有している。
【００１８】
有機ＥＬパネルは、第１走査線Ｓｇa（１〜ｍ）〜第６走査線Ｓｇf（１〜ｍ）を表示画素ＰＸの行毎に順次駆動する走査線駆動回路ＹＤＲ１、ＹＤＲ２、複数の映像信号配線Ｘ（１〜ｎ）を駆動する信号線駆動回路ＸＤＲを備えている。走査線駆動回路ＹＤＲ１、ＹＤＲ２、および信号線駆動回路ＸＤＲは、表示領域ＡＡの外側で絶縁基板上に一体的に形成され、コントローラ１２とともに制御部を構成している。
【００１９】
画素部として機能する各表示画素ＰＸは、対向電極（図示せず）間に光活性層（図示せず）を備えた表示素子と、この表示素子に駆動電流を供給する画素回路と、を含んでいる。表示素子は、例えば自己発光素子であり、本実施形態では、光活性層として少なくとも有機発光層を備えた有機ＥＬ素子１６を用いている。
【００２０】
図２に表示画素ＰＸの等価回路を示す。複数の表示画素ＰＸが配列する各行において、赤（Ｒ）表示用、緑（Ｇ）表示用、青（Ｂ）表示用の３つの表示画素ＰＸが周期的に並んで設けられている。各表示画素ＰＸの画素回路は、電圧信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電圧信号方式の画素回路であり、画素スイッチＳＳＴ１、ＳＳＴ２、駆動トランジスタＤＲＴ、オフリークコントロールスイッチＯＣＴ、およびキャパシタとしての保持容量Ｃｓ、を有している。
【００２１】
各行の表示画素ＰＸの少なくとも１つは、出力スイッチＢＣＴを有している。出力スイッチＢＣＴは複数の画素回路に共有されている。更に、走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数のリセットスイッチＲＳＴが設けられ、それぞれ各行のリセット電源配線Ｖｒｓｔに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ１が設けられ、それぞれ各行の初期化用電源配線Ｖｉｎｉに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ２が設けられ、それぞれ各行のオフリークコントロール電源配線Ｖｏｃｔに接続されている。
【００２２】
画素スイッチＳＳＴ１、ＳＳＴ２、駆動トランジスタＤＲＴ、オフリークコントロールスイッチＯＣＴ、およびリセットスイッチＲＳＴは、ここでは同一導電型、例えばＮチャネル型の薄膜トランジスタにより構成されている。出力スイッチＢＣＴは、リセットスイッチＲＳＴと逆導電型、ここでは、Ｐチャネル型の薄膜トランジスタにより構成されている。初期化スイッチＩＳＴ１、ＩＳＴ２は互いに逆導電型の薄膜トランジスタにより構成されている。
【００２３】
本実施形態に係る表示装置において、各駆動トランジスタおよび各スイッチをそれぞれ構成した薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。
【００２４】
画素スイッチＳＳＴ１、ＳＳＴ２、駆動トランジスタＤＲＴ、出力スイッチＢＣＴ、初期化スイッチＩＳＴ１、ＩＳＴ２、リセットスイッチＲＳＴ、オフリークコントロールスイッチＯＣＴの各々は、第１端子、第２端子、および制御端子を有し、本実施形態では、これら第１端子、第２端子、および制御端子をそれぞれソース、ドレイン、ゲートとしている。
【００２５】
表示画素ＰＸの画素回路において、例えば緑（Ｇ）表示用の表示画素ＰＸでは、駆動トランジスタＤＲＴおよび出力スイッチＢＣＴは、高電位の電圧電源線ＰＶＤＤと低電位の基準電圧電源線ＰＶＳＳとの間で有機ＥＬ素子１６と直列に接続されている。電圧電源線ＰＶＤＤは例えば１０Ｖの電位に設定され、基準電圧電源線ＰＶＳＳは、例えば１．５Ｖの電位に設定される。電圧電源線ＰＶＤＤおよび基準電圧電源線ＰＶＳＳは、信号線駆動回路ＸＤＲに接続され、信号線駆動回路ＸＤＲから電源電圧を供給される。
【００２６】
出力スイッチＢＣＴは、その第１端子（ここではソース）が電圧電源線ＰＶＤＤに接続され、第２端子（ここではドレイン）が駆動トランジスタＤＲＴの第２端子（ここではドレイン）に接続されている。出力スイッチＢＣＴのゲートは、第１走査線Ｓｇa（１〜ｍ）に接続されている。これにより、出力スイッチＢＣＴは、第１走査線Ｓｇa（１〜ｍ）からの制御信号ＢＧ（１〜ｍ）によりオン（導通状態）、オフ（非導通状態）制御され、有機ＥＬ素子１６の発光時間を制御する。
【００２７】
駆動トランジスタＤＲＴは、そのドレインが出力スイッチＢＣＴのドレインおよびリセット電源配線Ｖｒｓｔに接続され、そのソースが有機ＥＬ素子１６の一方の電極（ここでは陽極）に接続される。有機ＥＬ素子１６の陰極は、基準電圧電源線ＰＶＳＳに接続されている。駆動トランジスタＤＲＴは、映像信号に応じた電流量の駆動電流を有機ＥＬ素子１６に出力する。図２において、符号Ｃｅｌは、有機ＥＬ素子１６の寄生容量を示している。
【００２８】
なお、出力スイッチＢＣＴは複数の画素回路に共有されているため、例えば、赤（Ｒ）、青（Ｂ）の表示画素ＰＸにおいては、出力スイッチＢＣＴは設けられておらず、駆動トランジスタＤＲＴは、有機ＥＬ素子１６とリセット電源配線Ｖｒｓｔ配線との間に接続されている。
【００２９】
各画素回路において画素スイッチＳＳＴ１は、そのソースが映像信号配線Ｘ（１〜ｎ）に接続されている。画素スイッチＳＳＴ１のゲートは、信号書き込み制御用ゲート配線として機能する第２走査線Ｓｇｂ（１〜ｍ）に接続され、第２走査線Ｓｇｂ（１〜ｍ）から供給される制御信号ＳＧ１（１〜ｍ）によりオン、オフ制御される。そして、画素スイッチＳＳＴ１は、制御信号ＳＧ１（１〜ｍ）に応答して、画素回路と映像信号配線Ｘ（１〜ｎ）との接続、非接続を制御し、対応する映像信号配線Ｘ（１〜ｎ）から階調映像電圧信号を画素回路に取り込む。
【００３０】
画素スイッチＳＳＴ２は、そのソースが画素スイッチＳＳＴ１のドレインに接続され、ドレインが駆動トランジスタＤＲＴのゲート電極に接続されている。画素スイッチＳＳＴ２のゲートは、信号書き込み制御用ゲート配線として機能する第３走査線Ｓｇｃ（１〜ｍ）に接続され、第３走査線Ｓｇｃ（１〜ｍ）から供給される制御信号ＳＧ２（１〜ｍ）によりオン、オフ制御される。
【００３１】
オフリークコントロールスイッチＯＣＴは、そのドレインが画素スイッチＳＳＴ１のドレインに接続され、そのソースが初期化用電源配線Ｖｉｎｉ配線との間に接続されている。そのゲートは第４走査線Ｓｇｄ（１〜ｍ）に接続されている。オフリークコントロールスイッチＯＣＴは、第４走査線Ｓｇｄ（１〜ｍ）からの制御信号ＯＧ（１〜ｍ）に応じてオン（導通状態）、オフ（非導通状態）され、対応する初期化用電源配線Ｖｉｎｉから供給される初期化電圧信号ＶＩＮＩ電位と、対応するオフリークコントロール電源配線Ｖｏｃｔから供給されるオフリークコントロール電圧信号ＶＯＣＴ電位とを画素回路に供給する。保持容量Ｃｓは、２つの電極を有し、駆動トランジスタＤＲＴのゲート、ソース間に接続され、映像信号により決定される駆動トランジスタＤＲＴのゲート制御電位を保持する。
【００３２】
１行毎に、走査線駆動回路に設けられたリセットスイッチＲＳＴは、駆動トランジスタＤＲＴのドレインとリセット電源配線Ｖｒｓｔとの間に接続されている。リセットスイッチＲＳＴのゲートは、リセット制御用ゲート配線として機能する第５走査線Ｓｇｅ（１〜ｍ）に接続されている。リセットスイッチＲＳＴは、第５走査線Ｓｇｅ（１〜ｍ）からの制御信号ＲＧ（１〜ｍ）に応じてオン（導通状態）、オフ（非導通状態）制御され、駆動トランジスタＤＲＴのソース電位を初期化する。
【００３３】
１行毎に、走査線駆動回路ＹＤＲ１（あるいは走査線駆動回路ＹＤＲ２）に設けられた初期化スイッチＩＳＴ１は、オフリークコントロールスイッチＯＣＴのソースと初期化用電源配線Ｖｉｎｉとの間に接続されている。初期化スイッチＩＳＴ１のゲートは、第６走査線Ｓｇｆ（１〜ｍ）に接続されている。初期化スイッチＩＳＴ１は、第６走査線Ｓｇｆ（１〜ｍ）からの制御信号ＩＧ（１〜ｍ）に応じてオン（導通状態）、オフ（非導通状態）制御され、駆動トランジスタＤＲＴのゲート電位を初期化する。
【００３４】
１行毎に、走査線駆動回路ＹＤＲ１（あるいは走査線駆動回路ＹＤＲ２）に設けられた初期化スイッチＩＳＴ２は、オフリークコントロールスイッチＯＣＴのソースとオフリークコントロール電源ＶＯＣＴとの間に接続されている。初期化スイッチＩＳＴ２のゲートは、第６走査線Ｓｇｆ（１〜ｍ）に接続されている。初期化スイッチＩＳＴ２は、第６走査線Ｓｇｆ（１〜ｍ）からの制御信号ＩＧ（１〜ｍ）に応じてオン（導通状態）、オフ（非導通状態）制御される。
【００３５】
一方、図１に示すコントローラ１２は有機ＥＬパネルの外部に配置されたプリント回路基板（図示せず）上に形成され、走査線駆動回路ＹＤＲ１、ＹＤＲ２および信号線駆動回路ＸＤＲを制御する。コントローラ１２は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生する。
【００３６】
そして、コントローラ１２は、これら垂直走査制御信号および水平走査制御信号をそれぞれ走査線駆動回路ＹＤＲ１、ＹＤＲ２および信号線駆動回路ＸＤＲに供給すると共に、水平および垂直走査タイミングに同期してデジタル映像信号および初期化信号を信号線駆動回路ＸＤＲに供給する。
【００３７】
信号線駆動回路ＸＤＲは水平走査制御信号の制御により各水平走査期間において順次得られる映像信号をアナログ形式に変換し、映像信号に応じた複数階調の階調電圧信号Ｖｓｉｇを複数の映像信号配線Ｘ（１〜ｎ）に並列的に供給する。
【００３８】
走査線駆動回路ＹＤＲ１、ＹＤＲ２は、シフトレジスタ（図示せず）、出力バッファ（図示せず）等を含み、外部から供給される水平走査スタートパルスを順次次段に転送し、図１および図２に示すように、出力バッファを介して各行の表示画素ＰＸに６種類の制御信号、すなわち、制御信号ＢＧ（１〜ｍ）、ＳＧ１（１〜ｍ）、ＳＧ２（１〜ｍ）、ＯＧ（１〜ｍ）、ＲＧ（１〜ｍ）、ＩＧ（１〜ｍ）を供給する。
【００３９】
これにより、第１走査線Ｓｇａ（１〜ｍ）〜６走査線Ｓｇｆ（１〜ｍ）は、それぞれ制御信号ＢＧ（１〜ｍ）、ＳＧ１（１〜ｍ）、ＳＧ２（１〜ｍ）、ＯＧ（１〜ｍ）、ＲＧ（１〜ｍ）、ＩＧ（１〜ｍ）により駆動される。
【００４０】
次に、以上のように構成された有機ＥＬ表示装置の動作について説明する。図５は、表示動作時の動作表示時の走査線駆動回路ＹＤＲ１、ＹＤＲ２の制御信号のタイミングチャートを示している。走査線駆動回ＹＤＲ１、ＹＤＲ２は、例えば、スタート信号（ＳＴＶ１〜ＳＴＶ６）とクロック（ＣＫＶ１〜ＣＫＶ６）とから各水平走査期間Ｈに対応した１水平走査期間の幅（Ｔｗ−Ｓｔａｒｔａ）のパルスを生成し、そのパルスを制御信号ＢＧ（１〜ｍ）、ＳＧ１（１〜ｍ）、ＳＧ２（１〜ｍ）、ＯＧ（１〜ｍ）、ＲＧ（１〜ｍ）、ＩＧ（１〜ｍ）として出力する。
【００４１】
画素回路の動作は、リセット動作、プリ閾値オフセットキャンセル（ＯＣ）動作、閾値オフセットキャンセル（ＯＣ）動作、移動度補正動作、発光動作に分けられる。図５に、本実施形態に係る表示装置の駆動方法の一例を説明するためのタイミングチャートを示す。
【００４２】
まず、リセット動作を行う。リセット動作では、走査線駆動回路ＹＤＲ１、ＹＤＲ２から、制御信号ＳＧ１が画素スイッチＳＳＴ１をオフ状態とするレベル（オフ電位：ここではローレベル）、制御信号ＳＧ２が画素スイッチＳＳＴ２をオン状態とするレベル（オン電位：ここではハイレベル）、制御信号ＩＧが初期化スイッチＩＳＴ１をオン状態とするレベル（オン電位：ここでは、ハイレベル）、制御信号ＢＧが出力スイッチＢＣＴをオフ状態とするレベル（オフ電位：ここではハイレベル）、制御信号ＲＧがリセットスイッチＲＳＴをオン状態とするレベル（オン電位：ここではハイレベル）、制御信号ＯＧがオフリークコントロールスイッチＯＣＴをオン状態とするレベル（オン電位：ここではハイレベル）に設定される。
【００４３】
出力スイッチＢＣＴ、画素スイッチＳＳＴ１、初期化スイッチＩＳＴ２がそれぞれオフ（非導通状態）、画素スイッチＳＳＴ２、初期化スイッチＩＳＴ１、オフリークコントロールスイッチＯＣＴ、リセットスイッチＲＳＴがオン（導通状態）となり、リセット動作が開始される。
【００４４】
リセット期間において、初期化用電源配線Ｖｉｎｉから出力された初期化電圧信号ＶＩＮＩは、初期化スイッチＩＳＴ１、オフリークコントロールスイッチＯＣＴ、画素スイッチＳＳＴ２を通して駆動トランジスタＤＲＴのゲートに印加される。これにより、駆動トランジスタＤＲＴのゲート電位は、初期化電圧信号ＶＩＮＩに対応する電位にリセットされ、前フレームの情報が初期化される。初期化電圧信号ＶＩＮＩは、例えば、２Ｖに設定されている。
【００４５】
また、リセット電源配線Ｖｒｓｔから出力されたリセット電圧信号ＶＲＳＴは、リセットスイッチＲＳＴを通して駆動トランジスタＤＲＴのソース、ドレインに印加される。これにより、駆動トランジスタＤＲＴのソース、ドレインの電位がリセット電圧信号ＶＲＳＴに対応する電位、例えば、−２Ｖにリセットされ、前フレームの情報が初期化される。リセット動作は、１水平期間行われる。
【００４６】
続いて、プリオフセットキャンセル動作を行なう。制御信号ＳＧ１がオン電位（ハイレベル）、制御信号ＢＧがオン電位（ローレベル）、制御信号ＲＧがオフ電位（ローレベル）、制御信号ＯＧがオフ電位（ローレベル）となる。これにより初期化スイッチＩＳＴ２、オフリークコントロールスイッチＯＣＴ、リセットスイッチＲＳＴがそれぞれオフ（非導通状態）、出力スイッチＢＣＴ、画素スイッチＳＳＴ１、画素スイッチＳＳＴ２、初期化スイッチＩＳＴ１がオン（導通状態）となり、閾値のプリオフセットキャンセル動作が開始される。
【００４７】
プリオフセットキャンセル期間において、駆動トランジスタＤＲＴのゲート電位は、映像信号配線Ｘから出力され初期化電圧信号ＶＩＮＩ（Ｖｉｐ）が画素スイッチＳＳＴ１、画素スイッチＳＳＴ２を通して印加され、固定される。
【００４８】
また、出力スイッチＢＣＴはオン状態にあり、電圧電源線ＰＶＤＤから駆動トランジスタＤＲＴに電流が流れ込む。駆動トランジスタＤＲＴのソース電位は、リセット期間に書き込まれた電位ＶＲＳＴを初期値とし、駆動トランジスタＤＲＴのドレイン−ソースを通って流れ込む電流分を徐々に減少させながら、駆動トランジスタのＴＦＴ特性ばらつきを吸収・補償しつつ、高電位側にシフトしていく。本実施形態では、プリオフセットキャンセル期間は例えば１μｓｅｃ程度の時間に設定されている。
【００４９】
続いて、閾値のオフセットキャンセル動作を行なう。制御信号ＳＧ１がオフ電位（ローレベル）、制御信号ＯＧがオン電位（ハイレベル）となる。これにより初期化スイッチＩＳＴ２、画素スイッチＳＳＴ１、リセットスイッチＲＳＴがそれぞれオフ（非導通状態）、出力スイッチＢＣＴ、画素スイッチＳＳＴ２、初期化スイッチＩＳＴ１、オフリークコントロールスイッチＯＣＴがオン（導通状態）となり、閾値のオフセットキャンセル動作が開始される。
【００５０】
オフセットキャンセル期間において、駆動トランジスタＤＲＴのゲート電位は、初期化用電源配線Ｖｉｎｉから出力され初期化電圧信号ＶＩＮＩが初期化スイッチＩＳＴ１、オフリークコントロールスイッチＯＣＴ、画素スイッチＳＳＴ２を通して印加され、固定される。
【００５１】
また、出力スイッチＢＣＴはオン状態にあり、電圧電源線ＰＶＤＤから駆動トランジスタＤＲＴに電流が流れ込む。駆動トランジスタＤＲＴのソース電位は、リセット期間に書き込まれたリセット電圧信号ＶＲＳＴを初期値とし、駆動トランジスタＤＲＴのドレイン−ソースを通って流れ込む電流分を徐々に減少させながら、駆動トランジスタのＴＦＴ特性ばらつきを吸収および補償しつつ、高電位側にシフトしていく。
【００５２】
キャンセル期間終了時点で、駆動トランジスタＤＲＴのソース電位は、ＶＩＮＩ−Ｖｔｈとなる。なお、Ｖｔｈは駆動トランジスタＤＲＴの閾値電圧である。これにより、駆動トランジスタＤＲＴのゲート、ソース間電圧は、キャンセル点に到達し、このキャンセル点に相当する電位差が保持容量Ｃｓに蓄えられる。
【００５３】
続いて、移動度補正期間では、制御信号ＳＧ１が画素スイッチＳＳＴ１をオン電位（ハイレベル）、制御信号ＯＧがオフリークコントロールスイッチＯＣＴをオフ電位（ローレベル）とする。これにより、初期化スイッチＩＳＴ２およびオフリークコントロールスイッチＯＣＴ、リセットスイッチＲＳＴ、がオフ（非導通状態）、画素スイッチＳＳＴ１，２、出力スイッチＢＣＴ、初期化スイッチＩＳＴ１がオン（導通状態）となり、移動度補正動作が開始される。
【００５４】
移動度補正期間において、映像信号配線Ｘ（１〜ｎ）から画素スイッチＳＳＴ１、ＳＳＴ２を通って駆動トランジスタＤＲＴのゲートに映像電圧信号Ｖｓｉｇが書き込まれる。また、電圧電源線ＰＶＤＤから駆動トランジスタＤＲＴを通り、有機ＥＬ素子１６の寄生容量Ｃｅｌを経由して基準電圧電源線ＰＶＳＳに電流が流れる。画素スイッチＳＳＴがオンした直後は、駆動トランジスタＤＲＴのゲート電位は、Ｖｓｉｇ（Ｒ、Ｇ、Ｂ）、駆動トランジスタＤＲＴのソース電位は、ＶＩＮＩ−Ｖｔｈ＋Ｃｓ（Ｖｓｉｇ−ＶＩＮＩ）／（Ｃｓ＋Ｃｅｌ）となる。
【００５５】
その後、有機ＥＬ素子１６の寄生容量Ｃｅｌを経由して基準電圧電源線ＰＶＳＳに電流が流れ、移動度補正期間終了時には、駆動トランジスタのゲート電位は、Ｖｓｉｇ（Ｒ，Ｇ，Ｂ）、駆動トランジスタＤＲＴのソース電位は、ＶＩＮＩ−Ｖｔｈ＋ΔＶ１＋Ｃｓ（Ｖｓｉｇ−ＶＩＮＩ）／（Ｃｓ＋Ｃｅｌ）となる。これにより、駆動トランジスタＤＲＴの移動度のばらつきが補正される。
【００５６】
次に、制御信号ＳＧ１、ＳＧ２がオフ電位（ローレベル）、制御信号ＯＧがオン電位（ハイレベル）となり、画素スイッチＳＳＴ１、ＳＳＴ２、オフリークコントロールスイッチＯＣＴがオフとなる。これにより、階調映像電圧信号書込み動作および移動度補正動作が終了する。
【００５７】
これと同時に又はこれに続いて、制御信号ＩＧがローレベルとなり、初期化スイッチＩＳＴ１がオフ、初期化スイッチＩＳＴ２がオンとなり、発光期間が開始される。発光期間では、電圧電源線ＰＶＤＤから出力スイッチＢＣＴおよびリセット電源配線Ｖｒｓｔを通して、Ｒ、Ｇ、Ｂの各表示画素ＰＸの駆動トランジスタＤＲＴに駆動電流が流れる。
【００５８】
駆動トランジスタＤＲＴは、保持容量Ｃｓに書込まれたゲート制御電圧に対応した電流量の駆動電流Ｉｅを出力する。この駆動電流Ｉｅが有機ＥＬ素子１６に供給される。これにより、有機ＥＬ素子１６が駆動電流Ｉｅに応じた輝度で発光し、発光動作を行う。有機ＥＬ素子１６は、１フレーム期間後に、再び制御信号ＢＧがオフ電位となるまで発光状態を維持する。
【００５９】
また、このとき、駆動トランジスタＤＲＴのゲート電位は、画素スイッチＳＳＴ２のオフ時のリーク電流により変動するが、画素スイッチＳＳＴ２のソース電位には、オフリークコントロールスイッチＯＣＴと初期化スイッチＩＳＴ２を経由して、オフリークコントロール電源ＶＯＣＴ電位が印加されているため、画素スイッチＳＳＴ２のリーク量は、他ラインの映像信号によらない値となるため、クロストークが発生しない。また、画素スイッチＳＳＴ２のソースードレイン間電位も｜２Ｖ｜前後の値となり、オフリーク量が低減されるため、フリッカの問題も起こらない。
【００６０】
上述したリセット動作、プリオフセットキャンセル動作、オフセットキャンセル動作、移動度補正動作、発光動作を順次、各表示画素で繰り返し行うことにより、所望の画像を表示する。
【００６１】
上記のように構成された有機ＥＬ表示装置によれば、発光期間において、有機ＥＬ素子１６に流れる電流Ｉｅは、駆動トランジスタＤＲＴの飽和領域の電流値として、
Ｉｅｌ＝β×｛（Ｖｓｉｇ−ＶＩＮＩ−ΔＶ１）×Ｃｅｌ／（Ｃｓ＋Ｃｅｌ）｝２、
β＝μ・ＣｏｘＷ／２Ｌ、（Ｗ：チャネル幅、Ｌ：チャネル長）
となり、駆動トランジスタＤＲＴの閾値Ｖｔｈに依存しない値となる。そのため、駆動トランジスタの閾値のばらつきによる影響を排除することができる。
【００６２】
また、ΔＶ１は、駆動トランジスタの移動度が大きい程、絶対値が大きい値となるため、移動度の影響も補償することができる。従って、これらのばらつきに起因する表示不良、スジムラ、ざらつき感の発生を抑制し、高品位の画像表示を行うことができる。
【００６３】
以上のことから、クロストークやフリッカの無い、高精細で表示品位の向上したアクティブマトリクス型の表示装置およびその駆動方法が得られる。
【００６４】
次に、本発明の第２実施形態に係る表示装置および表示装置の駆動方法について説明する。なお、以下の説明において、上述の第１実施形態に係る表示装置および表示装置の駆動方法と同様の構成については、同一の符号を付して説明を省略する。
【００６５】
本実施形態に係る表示装置は、上述の第１実施形態に係る表示装置と同様に、図１に示すような有機ＥＬ表示装置である。この有機ＥＬ表示装置を駆動する際のタイミングチャートの一例を図５に示す。第２実施形態に係る表示装置は、第１実施形態に係る表示装置の画素回路構成のみが異なり、駆動方法等は第１実施形態と同様である。
【００６６】
図３に第２実施形態に係る表示装置の表示画素ＰＸの等価回路を示す。各行において、赤（Ｒ）表示用、緑（Ｇ）表示用、青（Ｂ）表示用の３つ表示画素ＰＸが周期的に並んで設けられている。
【００６７】
各表示画素ＰＸの画素回路は、電圧信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電圧信号方式の画素回路であり、画素スイッチＳＳＴ１、ＳＳＴ２、駆動トランジスタＤＲＴ、オフリークコントロールスイッチＯＣＴ、およびキャパシタとしての保持容量Ｃｓ、有機ＥＬ素子１６の容量Ｃｅｌ補助容量Ｃａｄを有し、各行の表示画素ＰＸの少なくとも１つは、出力スイッチＢＣＴを有している。出力スイッチＢＣＴは複数の画素回路に共有されている。
【００６８】
更に、走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数のリセットスイッチＲＳＴが設けられ、それぞれ各行のリセット電源配線Ｖｒｓｔに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ１が設けられ、それぞれ各行の初期化用電源配線Ｖｉｎｉに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ２が設けられ、それぞれ各行のオフリークコントロール電源配線Ｖｏｃｔに接続されている。
【００６９】
補助容量Ｃａｄは、２つの電極を有し、駆動トランジスタＤＲＴのソースと電圧電源線ＰＶＤＤに接続される。補助容量Ｃａｄ以外の素子構成については、第１実施形態に係る表示装置と同一である。
【００７０】
上記のように構成された有機ＥＬ表示装置によれば、発光期間において、有機ＥＬ素子１６に流れる電流Ｉｅは、駆動トランジスタＤＲＴの飽和領域の電流値として、
Ｉｅｌ＝β×｛（Ｖｓｉｇ−ＶＩＮＩ−ΔＶ１）×（Ｃｅｌ＋Ｃａｄ）／（Ｃｓ＋Ｃｅｌ＋Ｃａｄ）｝２、
β＝μ・ＣｏｘＷ／２Ｌ、（Ｗ：チャネル幅、Ｌ：チャネル長）
となる。上記のように、補助容量Ｃａｄにより電流Ｉｅｌの調整が行われている。以上のことから、本実施形態に係る表示装置および表示装置の駆動方法によれば、クロストークやフリッカの無い、高精細で表示品位の向上したアクティブマトリクス型の表示装置およびその駆動方法を提供することができる。
【００７１】
次に、図面を参照しながら、この発明の第３実施形態に係る表示装置について説明する。本実施形態に係る表示装置は、上述の第１実施形態に係る表示装置と同様に、図１に示すような有機ＥＬ表示装置である。この有機ＥＬ表示装置を駆動する際のタイミングチャートの一例を図５に示す。第３実施形態に係る表示装置は、第１実施形態に係る表示装置と画素回路構成のみが異なり、駆動方法等は第１実施形態と同様である。
【００７２】
図４に第３実施形態に係る表示装置の表示画素ＰＸの等価回路の一例を示す。各行において、赤（Ｒ）表示用、緑（Ｇ）表示用、青（Ｂ）表示用の３つ表示画素ＰＸが周期的に並んで設けられている。
【００７３】
各表示画素ＰＸの画素回路は、電圧信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電圧信号方式の画素回路であり、画素スイッチＳＳＴ１、ＳＳＴ２、駆動トランジスタＤＲＴ、オフリークコントロールスイッチＯＣＴ、およびキャパシタとしての保持容量Ｃｓ、有機ＥＬ素子１６の容量Ｃｅｌ補助容量Ｃａｄを有し、各行の表示画素ＰＸの少なくとも１つは、出力スイッチＢＣＴを有している。出力スイッチＢＣＴは複数の画素回路に共有されている。
【００７４】
更に、走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数のリセットスイッチＲＳＴが設けられ、それぞれ各行のリセット電源配線Ｖｒｓｔに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ１が設けられ、それぞれ各行の初期化用電源配線Ｖｉｎｉに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ２が設けられ、それぞれ各行のオフリークコントロール電源配線Ｖｏｃｔに接続されている。
【００７５】
補助容量Ｃａｄは、２つの電極を有し、駆動トランジスタＤＲＴのソースとリセット電源配線Ｖｒｓｔに接続される。補助容量Ｃａｄ以外の素子構成については、第１実施形態に係る表示装置と同一である。
【００７６】
上記のように構成された有機ＥＬ表示装置によれば、発光期間において、有機ＥＬ素子１６に流れる電流Ｉｅは、駆動トランジスタＤＲＴの飽和領域の電流値として、
Ｉｅｌ＝β×｛（Ｖｓｉｇ−ＶＩＮＩ−ΔＶ１）×（Ｃｅｌ＋Ｃａｄ）／（Ｃｓ＋Ｃｅｌ＋Ｃａｄ）｝２、
β＝μ・ＣｏｘＷ／２Ｌ、（Ｗ：チャネル幅、Ｌ：チャネル長）
となる。上記のように、補助容量Ｃａｄにより電流Ｉｅｌの調整が行われている。以上のことから、本実施形態に係る表示装置および表示装置の駆動方法によれば、クロストークやフリッカの無い、高精細で表示品位の向上したアクティブマトリクス型の表示装置およびその駆動方法を提供することができる。
【００７７】
次に、図面を参照しながら、この発明の第４実施形態に係る表示装置について説明する。図６は、本実施形態に係る表示装置の一構成例を概略的に示す平面図である。図６に示すように、本実施形態に係る表示装置は、第１実施形態に係る表示装置において、第１走査線Ｓｇａと第５走査線Ｓｇｅとを共通化し、走査線駆動回路部ＹＤＲ１、ＹＤＲ２の回路規模を縮小している。本実施形態に係る表示装置の駆動方法は第１実施形態と同様である。
【００７８】
図７に第４実施形態の表示画素ＰＸの等価回路を示す。各行において、赤（Ｒ）表示用、緑（Ｇ）表示用、青（Ｂ）表示用の３つ表示画素ＰＸが周期的に並んで設けられている。各表示画素ＰＸの画素回路は、電圧信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電圧信号方式の画素回路であり、画素スイッチＳＳＴ１、ＳＳＴ２、駆動トランジスタＤＲＴ、オフリークコントロールスイッチＯＣＴ、およびキャパシタとしての保持容量Ｃｓを有している。各行の表示画素ＰＸの少なくとも１つは、出力スイッチＢＣＴを有している。出力スイッチＢＣＴは複数の画素回路に共有されている。
【００７９】
更に、走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数のリセットスイッチＲＳＴが設けられ、それぞれ各行のリセット電源配線Ｖｒｓｔに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ１が設けられ、それぞれ各行の初期化用電源配線Ｖｉｎｉに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ２が設けられ、それぞれ各行のオフリークコントロール電源配線Ｖｏｃｔに接続されている。
【００８０】
図１０に本実施形態に係る表示装置の駆動方法の一例を説明するためのタイミングチャートを示す。上述のように、本実施形態では第１実施形態に係る表示装置における第１走査線Ｓｇａと第５走査線Ｓｇｅとが共通化されたため、図１０は図５に示す第１実施形態のタイミングチャートから、第５走査線Ｓｇｅから供給されていた信号ＲＧが削除されたものである。図１０に示すように、本実施形態に係る表示装置を駆動すると、第１実施形態に係る表示装置の場合と同様に各画素回路が駆動される。
【００８１】
すなわち、上記のように、第１走査線Ｓｇａと第５走査線Ｓｇｅとを共通化すると、走査線駆動回路ＹＤＲ１、ＹＤＲ２の回路を小さくすることができる。また、上述の第１実施形態に係る表示装置および表示装置の駆動方法と同様に、有機ＥＬ素子１６に流れる電流Ｉｅは、駆動トランジスタＤＲＴの閾値Ｖｔｈに依存しない値となる。そのため、駆動トランジスタの閾値のばらつきによる影響を排除することができる。また、駆動トランジスタの移動度の影響も補償することができる。
【００８２】
このように、本実施形態に係る表示装置および表示装置の駆動方法によれば、これらのばらつきに起因する表示不良、スジムラ、ざらつき感の発生を抑制し、高品位の画像表示を行い、クロストークやフリッカの無い、高精細で表示品位の向上したアクティブマトリクス型の表示装置およびその駆動方法を提供することができる。さらに、本実施形態に係る表示装置によれば、狭額縁を実現するアクティブマトリクス型の表示装置およびその駆動方法を提供することができる。
【００８３】
次に、図面を参照しながら、この発明の第５実施形態に係る表示装置および表示装置の駆動方法について説明する。第５実施形態に係る表示装置は第２実施形態に係る表示装置において、第１走査線Ｓｇａと第５走査線Ｓｇｅを共通化し、走査線駆動回路ＹＤＲ１、ＹＤＲ２の回路規模を縮小したものである。本実施形態に係る表示装置の駆動方法等は第２実施形態と同様である。
【００８４】
図６は、本実施形態に係る表示装置を概略的に示す平面図である。図８に第５実施形態に係る表示画素ＰＸの等価回路を示す。各行において、赤（Ｒ）表示用、緑（Ｇ）表示用、青（Ｂ）表示用の３つ表示画素ＰＸが周期的に並んで設けられている。
【００８５】
各表示画素ＰＸの画素回路は、電圧信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電圧信号方式の画素回路であり、画素スイッチＳＳＴ１、ＳＳＴ２、駆動トランジスタＤＲＴ、オフリークコントロールスイッチＯＣＴ、およびキャパシタとしての保持容量Ｃｓ、有機ＥＬ素子１６の容量Ｃｅｌ、補助容量Ｃａｄを有している。各行の表示画素ＰＸの少なくとも１つは、出力スイッチＢＣＴを有している。出力スイッチＢＣＴは複数の画素回路に共有されている。
【００８６】
更に、走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数のリセットスイッチＲＳＴが設けられ、それぞれ各行のリセット電源配線Ｖｒｓｔに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ１が設けられ、それぞれ各行の初期化用電源配線Ｖｉｎｉに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ２が設けられ、それぞれ各行のオフリークコントロール電源配線Ｖｏｃｔに接続されている。補助容量Ｃａｄは、２つの電極を有し、駆動トランジスタＤＲＴのソースと電圧電源線ＰＶＤＤにそれぞれ接続される。
【００８７】
図１０に本実施形態に係る表示装置の駆動方法の一例を説明するためのタイミングチャートを示す。本実施形態に係る表示装置では第１走査線Ｓｇａと第５走査線Ｓｇｅが共通化されたため、図５に示す第２実施形態に係る表示装置の駆動方法を示すタイミングチャートから、第５走査線Ｓｇｅから供給されていた信号ＲＧが削除されている。図１０に示すように、本実施形態に係る表示装置を駆動すると、第１実施形態に係る表示装置の場合と同様に各画素回路が駆動される。
【００８８】
上記のように構成された有機ＥＬ表示装置によれば、発光期間において、有機ＥＬ素子１６に流れる電流Ｉｅは、駆動トランジスタＤＲＴの飽和領域の電流値として、
Ｉｅｌ＝β×｛（Ｖｓｉｇ−ＶＩＮＩ−ΔＶ１）×（Ｃｅｌ＋Ｃａｄ）／（Ｃｓ＋Ｃｅｌ＋Ｃａｄ）｝２、
β＝μ・ＣｏｘＷ／２Ｌ、（Ｗ：チャネル幅、Ｌ：チャネル長）
となる。補助容量Ｃａｄにより、電流Ｉｅｌの調整が行われている。
【００８９】
以上のことから、本実施形態に係る表示装置および表示装置の駆動方法によれば、クロストークやフリッカの無い、高精細で表示品位の向上し、狭額縁を実現するアクティブマトリクス型の表示装置およびその駆動方法を提供することができる。
【００９０】
次に、図面を参照しながら、この発明の第６実施形態に係る表示装置および表示装置の駆動方法について説明する。第６実施形態に係る表示装置は、第３実施形態に係る表示装置おいて、第１走査線Ｓｇａと第５走査線Ｓｇｅとを共通化した形態で、走査線駆動回路ＹＤＲ１、ＹＤＲ２の回路規模を縮小した実施形態である。本実施形態に係る表示装置の駆動方法等は第３実施形態と同様である。
【００９１】
図６は、本実施形態に係る表示装置を概略的に示す平面図である。図９には、本実施形態に係る表示画素の表示画素ＰＸの等価回路を示す。各行において、赤（Ｒ）表示用、緑（Ｇ）表示用、青（Ｂ）表示用の３つ表示画素ＰＸが周期的に並んで設けられている。
【００９２】
各表示画素ＰＸの画素回路は、電圧信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電圧信号方式の画素回路であり、画素スイッチＳＳＴ１、ＳＳＴ２、駆動トランジスタＤＲＴ、オフリークコントロールスイッチＯＣＴ、およびキャパシタとしての保持容量Ｃｓ、有機ＥＬ素子１６の容量Ｃｅｌ、補助容量Ｃａｄを有している。各行の表示画素ＰＸの少なくとも１つは、出力スイッチＢＣＴを有している。出力スイッチＢＣＴは複数の画素回路に共有されている。
【００９３】
更に、走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数のリセットスイッチＲＳＴが設けられ、それぞれ各行のリセット電源配線Ｖｒｓｔに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ１が設けられ、それぞれ各行の初期化用電源配線Ｖｉｎｉに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ２が設けられ、それぞれ各行のオフリークコントロール電源配線Ｖｏｃｔに接続されている。補助容量Ｃａｄは２つの電極を有し、駆動トランジスタＤＲＴのソースとリセット電源配線Ｖｒｓｔとにそれぞれ接続される。
【００９４】
図１０に本実施形態に係る表示装置の駆動方法の一例を説明するためのタイミングチャートを示す。本実施形態に係る表示装置では第１走査線Ｓｇａと第５走査線Ｓｇｅが共通化されたため、図５に示す第３実施形態に係る表示装置の駆動方法を示すタイミングチャートから、第５走査線Ｓｇｅから供給されていた信号ＲＧが削除されている。図１０に示すように、本実施形態に係る表示装置を駆動すると、第１実施形態に係る表示装置の場合と同様に各画素回路が駆動される。
【００９５】
上記のように構成された有機ＥＬ表示装置によれば、発光期間において、有機ＥＬ素子１６に流れる電流Ｉｅは、駆動トランジスタＤＲＴの飽和領域の電流値として、
Ｉｅｌ＝β×｛（Ｖｓｉｇ−ＶＩＮＩ−ΔＶ１）×（Ｃｅｌ＋Ｃａｄ）／（Ｃｓ＋Ｃｅｌ＋Ｃａｄ）｝２、
β＝μ・ＣｏｘＷ／２Ｌ、（Ｗ：チャネル幅、Ｌ：チャネル長）
となる。補助容量Ｃａｄにより、Ｉｅｌ電流の調整が行われている。
【００９６】
以上のことから、本実施形態に係る表示装置および表示装置の駆動方法によれば、クロストークやフリッカの無い、高精細で表示品位の向上し、狭額縁を実現するアクティブマトリクス型の表示装置およびその駆動方法を提供することができる。
【００９７】
次に、図面を参照しながら、この発明の第７実施形態に係る表示装置および表示装置の駆動方法について説明する。第７実施形態に係る表示装置は第４実施形態に係る表示装置おいて、オフリークコントロールスイッチＯＣＴと画素スイッチＳＳＴ１との導電タイプを逆特性にし、第２走査線Ｓｇｂと第４走査線Ｓｇｄとを共通化した形態であって、走査線駆動回路ＹＤＲ１、ＹＤＲ２の回路規模を縮小したものである。本実施形態に係る表示装置の駆動方法は第４実施形態と同様である。
【００９８】
図１１は、本実施形態に係る表示装置を概略的に示す平面図である。図１２には、本実施形態に係る表示装置の表示画素ＰＸの等価回路を示す。各行において、赤（Ｒ）表示用、緑（Ｇ）表示用、青（Ｂ）表示用の３つ表示画素ＰＸが周期的に並んで設けられている。
【００９９】
各表示画素ＰＸの画素回路は、電圧信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電圧信号方式の画素回路であり、画素スイッチＳＳＴ１、ＳＳＴ２、駆動トランジスタＤＲＴ、オフリークコントロールスイッチＯＣＴ、およびキャパシタとしての保持容量Ｃｓを有し、各行の表示画素ＰＸの少なくとも１つは、出力スイッチＢＣＴを有している。出力スイッチＢＣＴは複数の画素回路に共有されている。
【０１００】
更に、走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数のリセットスイッチＲＳＴが設けられ、それぞれ各行のリセット電源配線Ｖｒｓｔに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ１が設けられ、それぞれ各行の初期化用電源配線Ｖｉｎｉに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ２が設けられ、それぞれ各行のオフリークコントロール電源配線Ｖｏｃｔに接続されている。ここでは、オフリークコントロールスイッチＯＣＴがＰタイプの導電型、画素スイッチＳＳＴ１はＮタイプの導電型となっている。
【０１０１】
図１５に本実施形態に係る表示装置の駆動方法を説明するためのタイミングチャートを示す。本実施形態に係る表示装置では第２走査線Ｓｇｂと第４走査線Ｓｇｄとが共通化されたため、図１５では図１０に示す第４実施形態に係る表示装置の駆動方法を示すタイミングチャートから、第４走査線Ｓｇｅから供給されていたＯＧ信号が削除されている。図１５に示すように、本実施形態に係る表示装置を駆動すると、第１実施形態に係る表示装置の場合と同様に各画素回路が駆動される。
【０１０２】
上記のように、本実施形態に係る表示装置および表示装置の駆動方法によれば、クロストークやフリッカの無い、高精細で表示品位の向上し、狭額縁を実現するアクティブマトリクス型の表示装置およびその駆動方法を提供することができる。
【０１０３】
次に、図面を参照しながら、この発明の第８実施形態に係る表示装置および表示装置の駆動方法について説明する。第８実施形態に係る表示装置は第５実施形態に係る表示装置において、オフリークコントロールスイッチＯＣＴと画素スイッチＳＳＴ１との導電タイプを逆特性にし、第２走査線Ｓｇｂと第４走査線Ｓｇｄとを共通化した形態で、走査線駆動回路ＹＤＲ１、ＹＤＲ２の回路規模を縮小した実施形態である。本実施形態に係る表示装置の駆動方法は第５実施形態と同様である。
【０１０４】
図１１は、有機ＥＬ表示装置を概略的に示す平面図である。図１３に第８の実施形態の表示画素ＰＸの等価回路を示す。各行において、赤（Ｒ）表示用、緑（Ｇ）表示用、青（Ｂ）表示用の３つ表示画素ＰＸが周期的に並んで設けられている。
【０１０５】
各表示画素ＰＸの画素回路は、電圧信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電圧信号方式の画素回路であり、画素スイッチＳＳＴ１、ＳＳＴ２、駆動トランジスタＤＲＴ、オフリークコントロールスイッチＯＣＴ、およびキャパシタとしての保持容量Ｃｓ、有機ＥＬ素子１６の容量Ｃｅｌ、補助容量Ｃａｄを有している。各行の表示画素ＰＸの少なくとも１つは、出力スイッチＢＣＴを有している。出力スイッチＢＣＴは複数の画素回路に共有されている。
【０１０６】
更に、走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数のリセットスイッチＲＳＴが設けられ、それぞれ各行のリセット電源配線Ｖｒｓｔに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ１が設けられ、それぞれ各行の初期化用電源配線Ｖｉｎｉに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ２が設けられ、それぞれ各行のオフリークコントロール電源配線Ｖｏｃｔに接続されている。
【０１０７】
補助容量Ｃａｄは、２つの電極を有し、駆動トランジスタＤＲＴのソースと電圧電源線ＰＶＤＤに接続される。ここでは、オフリークコントロールスイッチＯＣＴがＰタイプの導電型、画素スイッチＳＳＴ１はＮタイプの導電型となっている。
【０１０８】
図１５に本実施形態に係る表示装置の駆動方法を説明するためのタイミングチャートを示す。本実施形態に係る表示装置では第２走査線Ｓｇｂと第４走査線Ｓｇｄが共通化されたため、図１５では、図１０に示す第５実施形態に係る表示装置の駆動方法を示すタイミングチャートから、第４走査線Ｓｇｅから供給されていた信号ＯＧが削除されている。図１５に示すように、本実施形態に係る表示装置を駆動すると、第１実施形態に係る表示装置の場合と同様に各画素回路が駆動される。図１５に示すように、本実施形態に係る表示装置を駆動すると、第１実施形態に係る表示装置の場合と同様に各画素回路が駆動される。
【０１０９】
上記のように構成された有機ＥＬ表示装置によれば、発光期間において、有機ＥＬ素子１６に流れる電流Ｉｅは、駆動トランジスタＤＲＴの飽和領域の電流値として、
Ｉｅｌ＝β×｛（Ｖｓｉｇ−ＶＩＮＩ−ΔＶ１）×（Ｃｅｌ＋Ｃａｄ）／（Ｃｓ＋Ｃｅｌ＋Ｃａｄ）｝２、
β＝μ・ＣｏｘＷ／２Ｌ、（Ｗ：チャネル幅、Ｌ：チャネル長）
となる。補助容量Ｃａｄにより、電流Ｉｅｌの調整が行われている。
【０１１０】
以上のことから、本実施形態に係る表示装置および表示装置の駆動方法によれば、クロストークやフリッカの無い、高精細で表示品位の向上し、狭額縁を実現するアクティブマトリクス型の表示装置およびその駆動方法を提供することができる。
【０１１１】
次に、図面を参照しながら、この発明の第９実施形態に係る表示装置および表示装置の駆動方法について説明する。第９実施形態に係る表示装置は第６実施形態に係る表示装置において、オフリークコントロールスイッチＯＣＴと画素スイッチＳＳＴ１の導電タイプを逆特性にし、第２走査線Ｓｇｂと第４走査線Ｓｇｄとを共通化した形態で、走査線駆動回路ＹＤＲ１、ＹＤＲ２の回路規模を縮小した実施形態である。本実施形態に係る表示装置の駆動方法は第６実施形態と同様である。
【０１１２】
図１１は、本実施形態に係る表示装置を概略的に示す平面図である。図１４には、本実施形態に係る表示装置の表示画素ＰＸの等価回路を示す。各行において、赤（Ｒ）表示用、緑（Ｇ）表示用、青（Ｂ）表示用の３つ表示画素ＰＸが周期的に並んで設けられている。
【０１１３】
各表示画素ＰＸの画素回路は、電圧信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電圧信号方式の画素回路であり、画素スイッチＳＳＴ１、ＳＳＴ２、駆動トランジスタＤＲＴ、オフリークコントロールスイッチＯＣＴ、およびキャパシタとしての保持容量Ｃｓ、有機ＥＬ素子１６の容量Ｃｅｌ、補助容量Ｃａｄを有している。各行の表示画素ＰＸの少なくとも１つは、出力スイッチＢＣＴを有している。出力スイッチＢＣＴは複数の画素回路に共有されている。
【０１１４】
更に、走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数のリセットスイッチＲＳＴが設けられ、それぞれ各行のリセット電源配線Ｖｒｓｔに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ１が設けられ、それぞれ各行の初期化用電源配線Ｖｉｎｉに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ２が設けられ、それぞれ各行のオフリークコントロール電源配線Ｖｏｃｔに接続されている。
【０１１５】
補助容量Ｃａｄは、２つの電極を有し、駆動トランジスタＤＲＴのソースとリセット電源配線Ｖｒｓｔに接続される。ここでは、オフリークコントロールスイッチＯＣＴがＰタイプの導電型、画素スイッチＳＳＴ１はＮタイプの導電型となっている。
【０１１６】
図１５にタイミングチャートを示す。実施例６のタイミングチャートから、第２走査線Ｓｇｂと第４走査線Ｓｇｄが共通化されたため、第４走査線Ｓｇｅから供給されていたＯＧ信号が削除されている。図１５に示すように、本実施形態に係る表示装置を駆動すると、第１実施形態に係る表示装置の場合と同様に各画素回路が駆動される。
【０１１７】
上記のように構成された有機ＥＬ表示装置によれば、発光期間において、有機ＥＬ素子１６に流れる電流Ｉｅは、駆動トランジスタＤＲＴの飽和領域の電流値として、
Ｉｅｌ＝β×｛（Ｖｓｉｇ−ＶＩＮＩ−ΔＶ１）×（Ｃｅｌ＋Ｃａｄ）／（Ｃｓ＋Ｃｅｌ＋Ｃａｄ）｝２、
β＝μ・ＣｏｘＷ／２Ｌ、（Ｗ：チャネル幅、Ｌ：チャネル長）
となる。補助容量Ｃａｄにより、電流Ｉｅｌの調整が行われている。
【０１１８】
以上のことから、本実施形態に係る表示装置および表示装置の駆動方法によれば、クロストークやフリッカの無い、高精細で表示品位の向上し、狭額縁を実現するアクティブマトリクス型の表示装置およびその駆動方法を提供することができる。
【０１１９】
次に、図面を参照しながら、この発明の第１０実施形態に係る表示装置および表示装置の駆動方法について説明する。第１０実施形態に係る表示装置は、第７実施形態に係る表示装置おいて、第３走査線Ｓｇｃと第６走査線Ｓｇｆとを共通化した形態で、走査線駆動回路ＹＤＲ１、ＹＤＲ２の回路規模を縮小したものである。本実施形態に係る表示装置の駆動方法は第７実施形態と同様である。
【０１２０】
図１６は、本実施形態に係る表示装置を概略的に示す平面図である。図１７には、本実施形態に係る表示装置の表示画素ＰＸの等価回路を示す。各行において、赤（Ｒ）表示用、緑（Ｇ）表示用、青（Ｂ）表示用の３つ表示画素ＰＸが周期的に並んで設けられている。
【０１２１】
各表示画素ＰＸの画素回路は、電圧信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電圧信号方式の画素回路であり、画素スイッチＳＳＴ１、ＳＳＴ２、駆動トランジスタＤＲＴ、オフリークコントロールスイッチＯＣＴ、およびキャパシタとしての保持容量Ｃｓを有している。各行の表示画素ＰＸの少なくとも１つは、出力スイッチＢＣＴを有している。出力スイッチＢＣＴは複数の画素回路に共有されている。
【０１２２】
更に、走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数のリセットスイッチＲＳＴが設けられ、それぞれ各行のリセット電源配線Ｖｒｓｔに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ１が設けられ、それぞれ各行の初期化用電源配線Ｖｉｎｉに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ２が設けられ、それぞれ各行のオフリークコントロール電源配線Ｖｏｃｔに接続されている。
【０１２３】
図２０に本実施形態に係る表示装置の駆動方法を説明するためのタイミングチャートを示す。本実施形態に係る表示装置では第３走査線Ｓｇｃと第６走査線Ｓｇｆが共通化されたため、図２０では図１５に示す第７実施形態に係る表示装置の駆動方法を示すタイミングチャートから、さらに第６走査線Ｓｇｆから供給されていた信号ＩＧが削除されている。図２０に示すように、本実施形態に係る表示装置を駆動すると、第１実施形態に係る表示装置の場合と同様に各画素回路が駆動される。
【０１２４】
以上のことから、本実施形態に係る表示装置および表示装置の駆動方法によれば、クロストークやフリッカの無い、高精細で表示品位の向上し、狭額縁を実現するアクティブマトリクス型の表示装置およびその駆動方法を提供することができる。
【０１２５】
次に、図面を参照しながら、この発明の第１１実施形態に係る表示装置および表示装置の駆動方法について説明する。第１１実施形態に係る表示装置は、第８実施形態に係る表示装置おいて、さらに第３走査線Ｓｇｃと第６走査線Ｓｇｆとを共通化し、走査線駆動回路ＹＤＲ１、ＹＤＲ２の回路規模を縮小したものである。本実施形態に係る表示装置の駆動方法は、第８実施形態と同様である。
【０１２６】
図１６は、本実施形態に係る表示装置を概略的に示す平面図である。図１８には、本実施形態に係る表示装置の表示画素ＰＸの等価回路を示す。各行において、赤（Ｒ）表示用、緑（Ｇ）表示用、青（Ｂ）表示用の３つ表示画素ＰＸが周期的に並んで設けられている。
【０１２７】
各表示画素ＰＸの画素回路は、電圧信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電圧信号方式の画素回路であり、画素スイッチＳＳＴ１、ＳＳＴ２、駆動トランジスタＤＲＴ、オフリークコントロールスイッチＯＣＴ、およびキャパシタとしての保持容量Ｃｓ、有機ＥＬ素子１６の容量Ｃｅｌ、補助容量Ｃａｄを有している。各行の表示画素ＰＸの少なくとも１つは、出力スイッチＢＣＴを有している。出力スイッチＢＣＴは複数の画素回路に共有されている。
【０１２８】
更に、走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数のリセットスイッチＲＳＴが設けられ、それぞれ各行のリセット電源配線Ｖｒｓｔに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ１が設けられ、それぞれ各行の初期化用電源配線Ｖｉｎｉに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ２が設けられ、それぞれ各行のオフリークコントロール電源配線Ｖｏｃｔに接続されている。補助容量Ｃａｄは２つの電極を有し、駆動トランジスタＤＲＴのソースと電圧電源線ＰＶＤＤにそれぞれ接続される。
【０１２９】
図２０に本実施形態に係る表示装置の駆動方法を説明するためのタイミングチャートを示す。本実施形態に係る表示装置では第３走査線Ｓｇｃと第６走査線Ｓｇｆとが共通化されたため、図２０では、図１５に示す第８実施形態に係る表示装置の駆動方法を示すタイミングチャートから、さらに第６走査線Ｓｇｆから供給されていた信号ＩＧが削除されている。図２０に示すように、本実施形態に係る表示装置を駆動すると、第１実施形態に係る表示装置の場合と同様に各画素回路が駆動される。
【０１３０】
上記のように構成された有機ＥＬ表示装置によれば、発光期間において、有機ＥＬ素子１６に流れる電流Ｉｅは、駆動トランジスタＤＲＴの飽和領域の電流値として、
Ｉｅｌ＝β×｛（Ｖｓｉｇ−ＶＩＮＩ−ΔＶ１）×（Ｃｅｌ＋Ｃａｄ）／（Ｃｓ＋Ｃｅｌ＋Ｃａｄ）｝２、
β＝μ・ＣｏｘＷ／２Ｌ、（Ｗ：チャネル幅、Ｌ：チャネル長）
となる。上記のように補助容量Ｃａｄにより、電流Ｉｅｌの調整が行われている。
【０１３１】
以上のことから、本実施形態に係る表示装置および表示装置の駆動方法によれば、クロストークやフリッカの無い、高精細で表示品位の向上し、狭額縁を実現するアクティブマトリクス型の表示装置およびその駆動方法を提供することができる。
【０１３２】
次に、図面を参照しながら、この発明の第１２実施形態に係る表示装置および表示装置の駆動方法について説明する。第１２実施形態に係る表示装置は、第９実施形態に係る表示装置おいて、さらに第３走査線Ｓｇｃと第６走査線Ｓｇｆとを共通化し、走査線駆動回路ＹＤＲ１、ＹＤＲ２の回路規模を縮小したものである。本実施形態に係る表示装置の駆動方法は、第９実施形態と同様である。
【０１３３】
図１６は、本実施形態に係る表示装置を概略的に示す平面図である。図１９には、第１２実施形態に係る表示装置の表示画素ＰＸの等価回路を示す。各行において、赤（Ｒ）表示用、緑（Ｇ）表示用、青（Ｂ）表示用の３つ表示画素ＰＸが周期的に並んで設けられている。
【０１３４】
各表示画素ＰＸの画素回路は、電圧信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電圧信号方式の画素回路であり、画素スイッチＳＳＴ１、ＳＳＴ２、駆動トランジスタＤＲＴ、オフリークコントロールスイッチＯＣＴ、およびキャパシタとしての保持容量Ｃｓ、有機ＥＬ素子１６の容量Ｃｅｌ、補助容量Ｃａｄを有している。各行の表示画素ＰＸの少なくとも１つは、出力スイッチＢＣＴを有している。出力スイッチＢＣＴは複数の画素回路に共有されている。
【０１３５】
更に、走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数のリセットスイッチＲＳＴが設けられ、それぞれ各行のリセット電源配線Ｖｒｓｔに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ１が設けられ、それぞれ各行の初期化用電源配線Ｖｉｎｉに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ２が設けられ、それぞれ各行のオフリークコントロール電源配線Ｖｏｃｔに接続されている。補助容量Ｃａｄは、２つの電極を有し、駆動トランジスタＤＲＴのソースとリセット電源配線Ｖｒｓｔにそれぞれ接続される。
【０１３６】
図２０に本実施形態に係る表示装置の駆動方法を説明するためのタイミングチャートを示す。本実施形態に係る表示装置では、第３走査線Ｓｇｃと第６走査線Ｓｇｆとが共通化されたため、図２０では図１５に示す第９実施形態に係る表示装置の駆動方法を示すタイミングチャートから、第６走査線Ｓｇｆから供給されていた信号ＩＧが削除されている。図２０に示すように、本実施形態に係る表示装置を駆動すると、第１実施形態に係る表示装置の場合と同様に各画素回路が駆動される。
【０１３７】
上記のように構成された有機ＥＬ表示装置によれば、発光期間において、有機ＥＬ素子１６に流れる電流Ｉｅは、駆動トランジスタＤＲＴの飽和領域の電流値として、
Ｉｅｌ＝β×｛（Ｖｓｉｇ−ＶＩＮＩ−ΔＶ１）×（Ｃｅｌ＋Ｃａｄ）／（Ｃｓ＋Ｃｅｌ＋Ｃａｄ）｝２、
β＝μ・ＣｏｘＷ／２Ｌ、（Ｗ：チャネル幅、Ｌ：チャネル長）
となる。補助容量Ｃａｄにより、電流Ｉｅｌの調整が行われている。
【０１３８】
以上のことから、本実施形態に係る表示装置および表示装置の駆動方法によれば、クロストークやフリッカの無い、高精細で表示品位の向上し、狭額縁を実現するアクティブマトリクス型の表示装置およびその駆動方法を提供することができる。
【０１３９】
次に、本発明の第１３実施形態に係る表示装置および表示装置の駆動方法について図面を参照して説明する。図２１に示すように、有機ＥＬ表示装置は、例えば、２型以上のアクティブマトリクス型表示装置として構成され、有機ＥＬパネルおよび有機ＥＬパネルを制御するコントローラ１２を備えている。
【０１４０】
有機ＥＬパネルは、ガラス板等の絶縁基板上にマトリクス状に配列され表示領域を構成したｍ×ｎ個の表示画素ＰＸ、表示画素の行毎に接続されているとともにそれぞれ独立してｍ本ずつ設けられた第１走査線Ｓｇａ（１〜ｍ）、第２走査線Ｓｇｂ（１〜ｍ）、第３走査線Ｓｇｃ（１〜ｍ）、第４走査線Ｓｇｄ（１〜ｍ）、表示画素ＰＸの列毎にそれぞれ接続されたｎ本の映像信号配線Ｘ１〜Ｘｎ、第１乃至第４走査線Ｓｇａ、Ｓｇｂ、Ｓｇｃ、Ｓｇｄを表示画素の行毎に順次駆動する走査線駆動回路ＹＤＲ１、ＹＤＲ２、および複数の映像信号配線Ｘ１〜Ｘｎを駆動する信号線駆動回路ＸＤＲを備えている。走査線駆動回路ＹＤＲ１、ＹＤＲ２および信号線駆動回路ＸＤＲは、表示領域の外側で絶縁基板上に一体的に形成されている。
【０１４１】
各表示画素ＰＸは、対向電極間に光活性層を備えた表示素子と、この表示素子に駆動電流を供給する画素回路とを含んでいる。表示素子は、例えば自己発光素子であり、本実施形態では、光活性層として少なくとも有機発光層を備えた有機ＥＬ素子１６を用いている。
【０１４２】
図２２に表示画素ＰＸの等価回路を示す。画素回路は電圧信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電圧信号方式の画素回路であり、画素スイッチＳＳＴ、駆動トランジスタＤＲＴ、出力スイッチＢＣＴ、初期化スイッチＩＳＴおよび保持容量Ｃｓを備えている。また、走査線駆動回路内には、リセットスイッチＲＳＴが配置されている。
【０１４３】
出力スイッチＢＣＴ、駆動トランジスタＤＲＴ、有機ＥＬ素子１６は、電圧電源線ＰＶＤＤと基準電圧電源線ＰＶＳＳとの間でこの順で直列に接続されている。基準電圧電源線ＰＶＳＳおよび電圧電源線ＰＶＤＤは、例えば、１．５Ｖおよび１０Ｖの電位にそれぞれ設定される。
【０１４４】
出力スイッチＢＣＴはその第２端子、ここではドレインが電圧電源線ＰＶＤＤに接続されている。駆動トランジスタＤＲＴはその第１端子、ここではドレインがＢＣＴの第１端子、ここではソースに接続されている。有機ＥＬ素子１６は、一方の電極、ここではカソード画基準電圧電源線ＰＶＳＳに接続されている。
【０１４５】
駆動トランジスタＤＲＴは、映像信号に応じた電流量を有機ＥＬ素子１６に出力する。出力スイッチＢＣＴは、駆動トランジスタＤＲＴのドレイン、電圧電源線ＰＶＤＤに間に接続され、そのゲートが第４走査線Ｓｇｄに接続されている。出力スイッチＢＣＴは、第４走査線Ｓｇｄからの制御信号ＢＧに応じてオンおよびオフされ、有機ＥＬ素子１６の発光時間を制御する。
【０１４６】
初期化スイッチＩＳＴは、駆動トランジスタＤＲＴのゲート、初期化用電源配線Ｖｉｎｉ間に接続され、そのゲートが第２走査線Ｓｇｂに接続されている。初期化スイッチＩＳＴは、第２走査線Ｓｇｂからの制御信号ＩＧに応じてオンおよびオフされ、駆動トランジスタＤＲＴのゲート電位を初期化する。
【０１４７】
保持容量Ｃｓは、２つの電極を持ち、駆動トランジスタＤＲＴのゲート電極、ソース電極間に接続され、映像信号により決定される駆動トランジスタＤＲＴのゲート制御電位を保持する。
【０１４８】
初期化スイッチＩＳＴ２は、対応する映像信号配線Ｘｎと駆動トランジスタＤＲＴのゲート電極間に接続され、そのゲートは第１走査線Ｓｇａに接続されている。初期化スイッチＩＳＴ２は、第１走査線Ｓｇａから供給される制御信号ＳＧに応答して対応の映像信号配線Ｘから階調信号を取り込む。
【０１４９】
リセットスイッチＲＳＴは、駆動トランジスタＤＲＴのドレイン、リセット電源配線Ｖｒｓｔ間に接続され、そのゲートが第３走査線Ｓｇｃに接続されている。リセットスイッチＲＳＴは、走査線駆動回路ＹＤＲ１あるいは走査線駆動回路ＹＤＲ２内に設けられる。リセットスイッチＲＳＴは、第３走査線Ｓｇｃからの制御信号ＲＧに応じてオンおよびオフされ、駆動トランジスタＤＲＴのソース電位を初期化する。
【０１５０】
一方、図２１に示すコントローラ１２は有機ＥＬパネルの外部に配置されたプリント回路基板上に形成され、走査線駆動回路ＹＤＲ１、ＹＤＲ２および信号線駆動回路ＸＤＲを制御する。コントローラ１２は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生する。
【０１５１】
そして、コントローラ１２は、これら垂直走査制御信号および水平走査制御信号をそれぞれ走査線駆動回路ＹＤＲ１、ＹＤＲ２および信号線駆動回路ＸＤＲに供給すると共に、水平および垂直走査タイミングに同期してデジタル映像信号を信号線駆動回路ＸＤＲに供給する。
【０１５２】
信号線駆動回路ＸＤＲは水平走査制御信号の制御により各水平走査期間において順次得られる映像信号をアナログ形式に変換して信号配線電圧とし、複数の映像信号配線Ｘｎに並列的に供給する。走査線駆動回路ＹＤＲ１、ＹＤＲ２は、シフトレジスタ、出力バッファ等を含み、外部から供給される水平走査スタートパルスを順次次段に転送し、出力バッファを介して各行の表示画素ＰＸに２種類の制御信号、すなわち、制御信号ＳＧ、ＩＧ、ＢＧを供給する。
【０１５３】
図２３に走査線駆動回路ＹＤＲ１、ＹＤＲ２のタイミング模式図を示す。走査線駆動回路ＹＤＲ１、ＹＤＲ２は、例えば、スタート信号（ＳＴＶ１、ＳＴＶ２）とクロック（ＣＫＶ１、ＣＫＶ２）とから各水平走査期間に対応した１水平走査期間の幅（Ｔｗ−Ｓｔａｒｔａ）のパルスを生成し、そのパルスを制御信号ＳＧ、ＩＧ、ＢＧ、ＲＧとして出力する。そして、ピーク処理を行う場合には、発光期間分割数がブランキング期間を加えた１Ｖ期間内の全水平期間数とゲートライン数（ｍ）との公約数となっている。
【０１５４】
本実施形態に係る表示装置および表示装置の駆動方法によれば、上記のように、ピーク処理を発光期間制御による行う場合に、発光期間分割数がブランキング期間を加えた１Ｖ期間内の全水平期間数とゲートライン数（ｍ）との公約数とすることにより、横帯が発生することを抑制し、良好な表示動作を可能にする表示装置および表示装置の駆動方法を提供することができる。
【０１５５】
ブランキング期間を含めた１垂直期間（１Ｖ）内の水平期間数をＮ１、ゲートライン数をＮ２としたとき、発光期間の分割数Ｍは、Ｎ１とＮ２との公約数であって、分割数Ｍの２倍の値（２Ｍ）はＮ１とＮ２との公約数ではないものである。
【０１５６】
例えば、Ｎ２が８、Ｎ２が４である場合には、分割数Ｍを４とした場合には横帯の表示ムラは発生しなかった。図２４には、発光期間を４つに分割した場合の信号ＢＧの駆動タイミングを示す。これに対し、分割数Ｍを８とした場合には、横帯の表示ムラが発生し、表示品位が低下した。
【０１５７】
すなわち、本実施形態に係る表示装置および表示装置の駆動方法によれば、横帯ムラの発生を抑制して表示品位の向上したアクティブマトリクス型の表示装置およびその駆動方法を提供することができる。
【０１５８】
また、この有機ＥＬ表示装置の駆動方法においては、発光期間制御用ＴＦＴ（出力スイッチＢＣＴ）を含む画素回路であれば、どのような回路構成でも構わない。上記第１実施形態乃至第１２実施形態に係る表示装置と組み合わせることも可能である。上記第１実施形態乃至第１２実施形態に係る表示装置と組み合わせることによって、駆動回路の小型化により狭額縁化を図ることができるとともに、素子数を低減し、高精細でクロストーク、フリッカ、横帯ムラの発生を抑制して表示品位の向上したアクティブマトリクス型の表示装置およびその駆動方法を提供することができる。
【０１５９】
また、本実施形態に係る表示装置の駆動方法を適用することができる画素回路の一例を図２５および図２６に示す。図２５および図２６に示す画素回路では、出力スイッチＢＣＴは、駆動トランジスタＤＲＴと有機ＥＬ素子１６との間に直列に接続されている。このように出力スイッチＢＣＴが配置されている場合であっても、本実施形態に係る表示装置の駆動方法を適用することができる。
【０１６０】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【０１６１】
薄膜トランジスタの半導体層は、ポリシリコンに限らず、アモルファスシリコンで構成することも可能である。各スイッチ、駆動トランジスタを構成するトランジスタは、Ｎチャネル型に限らず、Ｐチャネル型としてもよい。同様に、リセットスイッチは、Ｐチャネル型に限らず、Ｎチャネル型としてもよい。トランジスタおよびスイッチの形状、寸法は、前述した実施形態に限定されることなく、必要に応じて変更可能である。また、出力スイッチは、３つ表示画素に１つ設けて共有される構成としたが、これに限らず、必要に応じて、出力スイッチの数を増減可能である。さらに、表示画素ＰＸを構成する自己発光素子は、有機ＥＬ素子に限定されず自己発光可能な様々な表示素子を適用可能である。
【０１６２】
また、上記第１乃至第１２実施形態に係る表示装置では、第１初期化スイッチの制御端子に接続された走査線と第２初期化スイッチの制御端子に接続された走査線とが共通であったが、第１初期化スイッチおよび第２初期化スイッチの制御端子に、それぞれ独立の走査線を接続しても良い。その場合でも、上述の第１乃至第１２実施形態に係る表示装置および表示装置の駆動方法と同様の効果を得ることができる。
【符号の説明】
【０１６３】
ＰＸ…表示画素、Ｓｇａ…第１走査線、Ｓｇｂ…第２走査線、Ｓｇｃ…第３走査線、Ｓｇｄ…第４走査線、Ｓｇｅ…第５走査線、Ｓｇｆ…第６走査線、Ｖｉｎｉ…初期化用電源配線、Ｖｒｓｔ…リセット電源配線、Ｖｏｃｔ…オフリークコントロール電源配線、ＰＶＤＤ…電圧電源線、ＰＶＳＳ…基準電圧電源線、ＸＤＲ…信号線駆動回路、ＤＲＴ…駆動トランジスタ、ＯＣＴ…オフリークコントロールスイッチ、Ｃｓ…保持容量、ＢＣＴ…出力スイッチ、ＲＳＴ…リセットスイッチ、ＩＳＴ…初期化スイッチ、ＳＳＴ…画素スイッチ、ＶＯＣＴ…オフリークコントロール電源、ＶＲＳＴ…リセット電位、Ｃｅｌ…寄生容量、Ｃｅｌ…容量、Ｃａｄ…補助容量、ＹＤＲ１、ＹＤＲ２…走査線駆動回路、１２…コントローラ、１６…有機ＥＬ素子（発光素子）。
【技術分野】
【０００１】
本発明は、表示装置および表示装置の駆動方法に関し、特にアクティブマトリクス型の表示装置およびその駆動方法に関する。
【背景技術】
【０００２】
近年、薄型、軽量、低消費電力の特徴を活かして、液晶表示装置に代表される平面表示装置の需要が急速に伸びている。中でも、オン画素とオフ画素とを電気的に分離し、かつオン画素への映像信号を保持する機能を有する画素スイッチを各画素に設けたアクティブマトリクス型表示装置は、携帯情報機器を始め、種々のディスプレイに利用されている。
【０００３】
このような平面型のアクティブマトリクス型表示装置として、自己発光素子を用いた有機ＥＬ表示装置が注目され、盛んに研究開発が行われている。有機ＥＬ表示装置は、バックライトを必要とせず、高速な応答性から動画再生に適し、さらに低温で輝度低下しないために寒冷地での使用にも適しているという特徴を備えている。
【０００４】
一般に、有機ＥＬ表示装置は、複数行、複数列に並んで設けられ表示画面を構成した複数の表示画素を備えている。各表示画素は、自己発光素子である有機ＥＬ素子、およびこの有機ＥＬ素子に駆動電流を供給する画素回路により構成され、有機ＥＬ素子の発光輝度を制御することにより表示動作を行う。
【０００５】
画素回路の駆動方式としては、電圧信号により行なう方式（例えば、特許文献１）が知られている。また、電圧電源をスイッチングしてロー、ハイを切り換えるとともに、映像信号配線から映像信号および初期化信号の両方を出力することにより、表示画素の構成素子数と配線数とを削減し、表示画素のレイアウト面積を小さくすることにより高精細化を図った表示装置が提案されている（例えば、特許文献２）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許第６，２２９，５０６号公報
【特許文献２】特開２００７−３１０３１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記特許文献２に開示された表示装置のように、電源電圧を各行毎にスイッチングする構成とした場合、電圧電源に流れる電流が大きいことから、これをスイッチングするスイッチング素子の電圧降下も大きくなる。これにより、スイッチング素子を大きくすると、駆動回路が大型化する。
【０００８】
また、高精細化に伴う画素面積縮小により保持容量確保が難しくなると、画素スイッチトランジスタのリーク電流により、駆動トランジスタの制御端子電位の保持が困難になり、クロストークやフリッカが発生する。また、上記のような表示装置では、ピーク処理を発光素子に直列に接続された出力スイッチによる発光期間制御で行う場合に、横帯ムラが発生する場合があった。
【０００９】
この発明は、上記事情に鑑みてなされたものであって、狭額縁化を図るとともに、素子数を低減し、高精細でクロストーク、フリッカ、横帯ムラの発生を抑制して表示品位の向上したアクティブマトリクス型の表示装置およびその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の第１態様による表示装置は、発光素子と、前記発光素子に駆動電流を供給する画素回路とを含み、基板上にマトリクス状に配設された複数の画素部と、前記画素部の配列する行に沿って配置された複数の走査線と、前記画素部の配列する列に沿って配置された複数の映像信号配線と、前記画素部の配列する行または列に沿って配置された複数のリセット電源配線と、前記画素部の配列する行または列に沿って配置された複数の初期化用電源配線と、高電位電圧電源線および低電位電圧電源線と、前記複数の走査線に順次制御信号を供給して画素部を行単位で線順次走査する走査線駆動回路と、前記映像信号配線に前記線順次走査に合せて映像電圧信号を供給する信号線駆動回路と、を具備し、前記複数の走査線は、第１乃至第７走査線を備え、前記画素回路は、前記低電位電圧電源線と前記高電位電圧電源線との間で前記表示素子と直列に接続され、第１端子が前記表示素子に接続され第２端子が前記リセット電源配線に接続された駆動トランジスタと、第１端子が前記高電位電圧電源に接続され、第２端子が前記駆動トランジスタの第２端子に接続され、制御端子が前記第１走査線に接続された出力スイッチと、前記駆動トランジスタの第１端子と制御端子との間に接続された保持容量と、第１端子が前記初期化用電源配線に接続され、制御端子が前記第４走査線に接続されたオフリークコントロールスイッチと、第１端子が前記映像信号配線に接続され、第２端子が前記オフリークコントロールスイッチの第２端子に接続され、制御端子が前記第２走査線に接続され、前記映像信号配線から映像電圧信号を取り込み前記保持容量に保持する第１画素スイッチと、第１端子が前記オフリークコントロールスイッチの第２端子に接続され、第２端子が前記駆動トランジスタの制御端子に接続され、制御端子が前記第３走査線に接続された第２画素スイッチと、を備え、前記走査線駆動回路は、前記リセット電源配線毎に設けられ、第１端子がリセット電源に接続され、第２端子が前記リセット電源配線に接続され、制御端子が前記第５走査線に接続された複数のリセットスイッチと、前記初期化用電源配線毎に設けられ、第１端子が初期化電源に接続され、第２端子が前記初期化用電源配線に接続され、制御端子が前記第６走査線に接続された複数の第１初期化スイッチと、前記初期化用電源配線毎に設けられ、第１端子がオフリーク制御電源に接続され、第２端子が前記初期化用電源配線に接続され、制御端子が前記第７走査線に接続された複数の第２初期化スイッチを有する表示装置である。
【００１１】
本発明の第２態様による表示装置の駆動方法は、前記初期化用電源配線から前記駆動トランジスタの制御端子に初期化電位を印加し、前記リセット電源配線から前記駆動トランジスタの第１端子にリセット電位を印加して駆動トランジスタを初期化し、前記駆動トランジスタの制御端子に前記映像信号配線から初期化電位を印加した状態で、前記高電位電圧電源から前記駆動トランジスタに電流を流し、前記駆動トランジスタの制御端子に前記初期化用電源配線から初期化電位を印加した状態で、前記高電位電圧電源から前記駆動トランジスタに電流を流し、前記駆動トランジスタの閾値オフセットをキャンセルし、前記映像信号配線から前記駆動トランジスタの制御端子に前記映像電圧信号を書き込むとともに、前記高電位電圧電源線から前記駆動トランジスタを通して前記低電位電圧電源線に電流を流し、第２画素スイッチの第１端子にオフリーク制御電源からオフリーク制御電位を印加した状態で、前記高電位電圧電源線から前記駆動トランジスタを通して前記映像電圧信号に応じた駆動電流を前記表示素子に供給する、表示装置の駆動方法である。
【００１２】
本発明の第３態様による表示装置の駆動方法は、陰極が低電位電源配線に接続された発光素子と、ソース電極が高電位電源配線に接続された駆動トランジスタと、ソース電極が前記駆動トランジスタのドレイン電極に接続され、ドレイン電極が前記発光素子の陽極に接続された出力スイッチと、を含む画素回路と、前記画素回路の動作を制御する制御手段と、を備えた表示装置の駆動方法であって、前記制御手段は、前記発光素子の発光期間を複数の期間に分割し、複数の期間のそれぞれにおいて前記出力スイッチをオンおよびオフする動作を制御して前記発光素子の発光時間を制御し、前記複数の期間数がブランキング期間を加えた１垂直期間内の全水平期間数とゲートライン数との公約数である表示装置の駆動方法である。
【発明の効果】
【００１３】
本発明によれば、狭額縁化を図るとともに、素子数を低減し、高精細でクロストーク、フリッカ、横帯ムラの発生を抑制して表示品位の向上したアクティブマトリクス型の表示装置およびその駆動方法を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態に係る表示装置の構成例を説明するための図である。
【図２】本発明の第１実施形態に係る表示装置の画素回路の一構成例を説明するための図である。
【図３】本発明の第２実施形態に係る表示装置の画素回路の一構成例を説明するための図である。
【図４】本発明の第３実施形態に係る表示装置の画素回路の一構成例を説明するための図である。
【図５】本発明の第１乃至第３実施形態に係る表示装置の駆動方法の一例を説明するための図である。
【図６】本発明の一実施形態に係る表示装置の構成例を説明するための図である。
【図７】本発明の第４実施形態に係る表示装置の画素回路の一構成例を説明するための図である。
【図８】本発明の第５実施形態に係る表示装置の画素回路の一構成例を説明するための図である。
【図９】本発明の第６実施形態に係る表示装置の画素回路の一構成例を説明するための図である。
【図１０】本発明の第４乃至第６実施形態に係る表示装置の駆動方法の一例を説明するための図である。
【図１１】本発明の一実施形態に係る表示装置の構成例を説明するための図である。
【図１２】本発明の第７実施形態に係る表示装置の画素回路の一構成例を説明するための図である。
【図１３】本発明の第８実施形態に係る表示装置の画素回路の一構成例を説明するための図である。
【図１４】本発明の第９実施形態に係る表示装置の画素回路の一構成例を説明するための図である。
【図１５】本発明の第７乃至第９実施形態に係る表示装置の駆動方法の一例を説明するための図である。
【図１６】本発明の一実施形態に係る表示装置の構成例を説明するための図である。
【図１７】本発明の第１０実施形態に係る表示装置の画素回路の一構成例を説明するための図である。
【図１８】本発明の第１１実施形態に係る表示装置の画素回路の一構成例を説明するための図である。
【図１９】本発明の第１２実施形態に係る表示装置の画素回路の一構成例を説明するための図である。
【図２０】本発明の第１０乃至だい１２実施形態に係る表示装置の駆動方法の一例を説明するための図である。
【図２１】本発明の一実施形態に係る表示装置の構成例を説明するための図である。
【図２２】本発明の第１３実施形態に係る表示装置の画素回路の一構成例を説明するための図である。
【図２３】本発明の第１３実施形態に係る表示装置の駆動方法を説明するための図である。
【図２４】本発明の第１３実施形態に係る表示装置の駆動方法を説明するための図である。
【図２５】本発明の第１３実施形態に係る表示装置の駆動方法を適用可能な画素回路の一例を示す図である。
【図２６】本発明の第１３実施形態に係る表示装置の駆動方法を適用可能な画素回路の一例を示す図である。
【発明を実施するための形態】
【００１５】
以下、本発明の第１実施形態に係る表示装置および表示装置の駆動方法について図面を参照して説明する。図１は、本実施形態に係る表示装置を概略的に示す平面図である。図１に示すように、本実施形態に係る表示装置は、例えば、２型以上のアクティブマトリクス型の表示装置として構成され、有機ＥＬパネルおよびこの有機ＥＬパネルの動作を制御するコントローラ１２を備えた有機ＥＬ表示装置である。
【００１６】
有機ＥＬパネルは、ガラス板等の光透過性を有する絶縁基板（図示せず）、この絶縁基板上にマトリクス状に配列され表示領域ＡＡを構成したｍ×ｎ個の表示画素ＰＸ、表示画素の行毎に接続されているとともにそれぞれ独立してｍ本ずつ設けられた第１走査線Ｓｇａ（１〜ｍ）〜第６走査線Ｓｇｆ（１〜ｍ）、表示画素ＰＸの列毎に接続されたｎ本の映像信号配線Ｘ（１〜ｎ）を備えている。
【００１７】
また、有機ＥＬパネルは、表示画素ＰＸの行毎に接続されているとともにそれぞれ独立してｍ本ずつ設けられた後述する初期化用電源配線Ｖｉｎｉおよびリセット電源配線Ｖｒｓｔと、高電位の電圧電源線ＰＶＤＤと、低電位の基準電圧電源線ＰＶＳＳと、を有している。
【００１８】
有機ＥＬパネルは、第１走査線Ｓｇa（１〜ｍ）〜第６走査線Ｓｇf（１〜ｍ）を表示画素ＰＸの行毎に順次駆動する走査線駆動回路ＹＤＲ１、ＹＤＲ２、複数の映像信号配線Ｘ（１〜ｎ）を駆動する信号線駆動回路ＸＤＲを備えている。走査線駆動回路ＹＤＲ１、ＹＤＲ２、および信号線駆動回路ＸＤＲは、表示領域ＡＡの外側で絶縁基板上に一体的に形成され、コントローラ１２とともに制御部を構成している。
【００１９】
画素部として機能する各表示画素ＰＸは、対向電極（図示せず）間に光活性層（図示せず）を備えた表示素子と、この表示素子に駆動電流を供給する画素回路と、を含んでいる。表示素子は、例えば自己発光素子であり、本実施形態では、光活性層として少なくとも有機発光層を備えた有機ＥＬ素子１６を用いている。
【００２０】
図２に表示画素ＰＸの等価回路を示す。複数の表示画素ＰＸが配列する各行において、赤（Ｒ）表示用、緑（Ｇ）表示用、青（Ｂ）表示用の３つの表示画素ＰＸが周期的に並んで設けられている。各表示画素ＰＸの画素回路は、電圧信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電圧信号方式の画素回路であり、画素スイッチＳＳＴ１、ＳＳＴ２、駆動トランジスタＤＲＴ、オフリークコントロールスイッチＯＣＴ、およびキャパシタとしての保持容量Ｃｓ、を有している。
【００２１】
各行の表示画素ＰＸの少なくとも１つは、出力スイッチＢＣＴを有している。出力スイッチＢＣＴは複数の画素回路に共有されている。更に、走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数のリセットスイッチＲＳＴが設けられ、それぞれ各行のリセット電源配線Ｖｒｓｔに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ１が設けられ、それぞれ各行の初期化用電源配線Ｖｉｎｉに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ２が設けられ、それぞれ各行のオフリークコントロール電源配線Ｖｏｃｔに接続されている。
【００２２】
画素スイッチＳＳＴ１、ＳＳＴ２、駆動トランジスタＤＲＴ、オフリークコントロールスイッチＯＣＴ、およびリセットスイッチＲＳＴは、ここでは同一導電型、例えばＮチャネル型の薄膜トランジスタにより構成されている。出力スイッチＢＣＴは、リセットスイッチＲＳＴと逆導電型、ここでは、Ｐチャネル型の薄膜トランジスタにより構成されている。初期化スイッチＩＳＴ１、ＩＳＴ２は互いに逆導電型の薄膜トランジスタにより構成されている。
【００２３】
本実施形態に係る表示装置において、各駆動トランジスタおよび各スイッチをそれぞれ構成した薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。
【００２４】
画素スイッチＳＳＴ１、ＳＳＴ２、駆動トランジスタＤＲＴ、出力スイッチＢＣＴ、初期化スイッチＩＳＴ１、ＩＳＴ２、リセットスイッチＲＳＴ、オフリークコントロールスイッチＯＣＴの各々は、第１端子、第２端子、および制御端子を有し、本実施形態では、これら第１端子、第２端子、および制御端子をそれぞれソース、ドレイン、ゲートとしている。
【００２５】
表示画素ＰＸの画素回路において、例えば緑（Ｇ）表示用の表示画素ＰＸでは、駆動トランジスタＤＲＴおよび出力スイッチＢＣＴは、高電位の電圧電源線ＰＶＤＤと低電位の基準電圧電源線ＰＶＳＳとの間で有機ＥＬ素子１６と直列に接続されている。電圧電源線ＰＶＤＤは例えば１０Ｖの電位に設定され、基準電圧電源線ＰＶＳＳは、例えば１．５Ｖの電位に設定される。電圧電源線ＰＶＤＤおよび基準電圧電源線ＰＶＳＳは、信号線駆動回路ＸＤＲに接続され、信号線駆動回路ＸＤＲから電源電圧を供給される。
【００２６】
出力スイッチＢＣＴは、その第１端子（ここではソース）が電圧電源線ＰＶＤＤに接続され、第２端子（ここではドレイン）が駆動トランジスタＤＲＴの第２端子（ここではドレイン）に接続されている。出力スイッチＢＣＴのゲートは、第１走査線Ｓｇa（１〜ｍ）に接続されている。これにより、出力スイッチＢＣＴは、第１走査線Ｓｇa（１〜ｍ）からの制御信号ＢＧ（１〜ｍ）によりオン（導通状態）、オフ（非導通状態）制御され、有機ＥＬ素子１６の発光時間を制御する。
【００２７】
駆動トランジスタＤＲＴは、そのドレインが出力スイッチＢＣＴのドレインおよびリセット電源配線Ｖｒｓｔに接続され、そのソースが有機ＥＬ素子１６の一方の電極（ここでは陽極）に接続される。有機ＥＬ素子１６の陰極は、基準電圧電源線ＰＶＳＳに接続されている。駆動トランジスタＤＲＴは、映像信号に応じた電流量の駆動電流を有機ＥＬ素子１６に出力する。図２において、符号Ｃｅｌは、有機ＥＬ素子１６の寄生容量を示している。
【００２８】
なお、出力スイッチＢＣＴは複数の画素回路に共有されているため、例えば、赤（Ｒ）、青（Ｂ）の表示画素ＰＸにおいては、出力スイッチＢＣＴは設けられておらず、駆動トランジスタＤＲＴは、有機ＥＬ素子１６とリセット電源配線Ｖｒｓｔ配線との間に接続されている。
【００２９】
各画素回路において画素スイッチＳＳＴ１は、そのソースが映像信号配線Ｘ（１〜ｎ）に接続されている。画素スイッチＳＳＴ１のゲートは、信号書き込み制御用ゲート配線として機能する第２走査線Ｓｇｂ（１〜ｍ）に接続され、第２走査線Ｓｇｂ（１〜ｍ）から供給される制御信号ＳＧ１（１〜ｍ）によりオン、オフ制御される。そして、画素スイッチＳＳＴ１は、制御信号ＳＧ１（１〜ｍ）に応答して、画素回路と映像信号配線Ｘ（１〜ｎ）との接続、非接続を制御し、対応する映像信号配線Ｘ（１〜ｎ）から階調映像電圧信号を画素回路に取り込む。
【００３０】
画素スイッチＳＳＴ２は、そのソースが画素スイッチＳＳＴ１のドレインに接続され、ドレインが駆動トランジスタＤＲＴのゲート電極に接続されている。画素スイッチＳＳＴ２のゲートは、信号書き込み制御用ゲート配線として機能する第３走査線Ｓｇｃ（１〜ｍ）に接続され、第３走査線Ｓｇｃ（１〜ｍ）から供給される制御信号ＳＧ２（１〜ｍ）によりオン、オフ制御される。
【００３１】
オフリークコントロールスイッチＯＣＴは、そのドレインが画素スイッチＳＳＴ１のドレインに接続され、そのソースが初期化用電源配線Ｖｉｎｉ配線との間に接続されている。そのゲートは第４走査線Ｓｇｄ（１〜ｍ）に接続されている。オフリークコントロールスイッチＯＣＴは、第４走査線Ｓｇｄ（１〜ｍ）からの制御信号ＯＧ（１〜ｍ）に応じてオン（導通状態）、オフ（非導通状態）され、対応する初期化用電源配線Ｖｉｎｉから供給される初期化電圧信号ＶＩＮＩ電位と、対応するオフリークコントロール電源配線Ｖｏｃｔから供給されるオフリークコントロール電圧信号ＶＯＣＴ電位とを画素回路に供給する。保持容量Ｃｓは、２つの電極を有し、駆動トランジスタＤＲＴのゲート、ソース間に接続され、映像信号により決定される駆動トランジスタＤＲＴのゲート制御電位を保持する。
【００３２】
１行毎に、走査線駆動回路に設けられたリセットスイッチＲＳＴは、駆動トランジスタＤＲＴのドレインとリセット電源配線Ｖｒｓｔとの間に接続されている。リセットスイッチＲＳＴのゲートは、リセット制御用ゲート配線として機能する第５走査線Ｓｇｅ（１〜ｍ）に接続されている。リセットスイッチＲＳＴは、第５走査線Ｓｇｅ（１〜ｍ）からの制御信号ＲＧ（１〜ｍ）に応じてオン（導通状態）、オフ（非導通状態）制御され、駆動トランジスタＤＲＴのソース電位を初期化する。
【００３３】
１行毎に、走査線駆動回路ＹＤＲ１（あるいは走査線駆動回路ＹＤＲ２）に設けられた初期化スイッチＩＳＴ１は、オフリークコントロールスイッチＯＣＴのソースと初期化用電源配線Ｖｉｎｉとの間に接続されている。初期化スイッチＩＳＴ１のゲートは、第６走査線Ｓｇｆ（１〜ｍ）に接続されている。初期化スイッチＩＳＴ１は、第６走査線Ｓｇｆ（１〜ｍ）からの制御信号ＩＧ（１〜ｍ）に応じてオン（導通状態）、オフ（非導通状態）制御され、駆動トランジスタＤＲＴのゲート電位を初期化する。
【００３４】
１行毎に、走査線駆動回路ＹＤＲ１（あるいは走査線駆動回路ＹＤＲ２）に設けられた初期化スイッチＩＳＴ２は、オフリークコントロールスイッチＯＣＴのソースとオフリークコントロール電源ＶＯＣＴとの間に接続されている。初期化スイッチＩＳＴ２のゲートは、第６走査線Ｓｇｆ（１〜ｍ）に接続されている。初期化スイッチＩＳＴ２は、第６走査線Ｓｇｆ（１〜ｍ）からの制御信号ＩＧ（１〜ｍ）に応じてオン（導通状態）、オフ（非導通状態）制御される。
【００３５】
一方、図１に示すコントローラ１２は有機ＥＬパネルの外部に配置されたプリント回路基板（図示せず）上に形成され、走査線駆動回路ＹＤＲ１、ＹＤＲ２および信号線駆動回路ＸＤＲを制御する。コントローラ１２は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生する。
【００３６】
そして、コントローラ１２は、これら垂直走査制御信号および水平走査制御信号をそれぞれ走査線駆動回路ＹＤＲ１、ＹＤＲ２および信号線駆動回路ＸＤＲに供給すると共に、水平および垂直走査タイミングに同期してデジタル映像信号および初期化信号を信号線駆動回路ＸＤＲに供給する。
【００３７】
信号線駆動回路ＸＤＲは水平走査制御信号の制御により各水平走査期間において順次得られる映像信号をアナログ形式に変換し、映像信号に応じた複数階調の階調電圧信号Ｖｓｉｇを複数の映像信号配線Ｘ（１〜ｎ）に並列的に供給する。
【００３８】
走査線駆動回路ＹＤＲ１、ＹＤＲ２は、シフトレジスタ（図示せず）、出力バッファ（図示せず）等を含み、外部から供給される水平走査スタートパルスを順次次段に転送し、図１および図２に示すように、出力バッファを介して各行の表示画素ＰＸに６種類の制御信号、すなわち、制御信号ＢＧ（１〜ｍ）、ＳＧ１（１〜ｍ）、ＳＧ２（１〜ｍ）、ＯＧ（１〜ｍ）、ＲＧ（１〜ｍ）、ＩＧ（１〜ｍ）を供給する。
【００３９】
これにより、第１走査線Ｓｇａ（１〜ｍ）〜６走査線Ｓｇｆ（１〜ｍ）は、それぞれ制御信号ＢＧ（１〜ｍ）、ＳＧ１（１〜ｍ）、ＳＧ２（１〜ｍ）、ＯＧ（１〜ｍ）、ＲＧ（１〜ｍ）、ＩＧ（１〜ｍ）により駆動される。
【００４０】
次に、以上のように構成された有機ＥＬ表示装置の動作について説明する。図５は、表示動作時の動作表示時の走査線駆動回路ＹＤＲ１、ＹＤＲ２の制御信号のタイミングチャートを示している。走査線駆動回ＹＤＲ１、ＹＤＲ２は、例えば、スタート信号（ＳＴＶ１〜ＳＴＶ６）とクロック（ＣＫＶ１〜ＣＫＶ６）とから各水平走査期間Ｈに対応した１水平走査期間の幅（Ｔｗ−Ｓｔａｒｔａ）のパルスを生成し、そのパルスを制御信号ＢＧ（１〜ｍ）、ＳＧ１（１〜ｍ）、ＳＧ２（１〜ｍ）、ＯＧ（１〜ｍ）、ＲＧ（１〜ｍ）、ＩＧ（１〜ｍ）として出力する。
【００４１】
画素回路の動作は、リセット動作、プリ閾値オフセットキャンセル（ＯＣ）動作、閾値オフセットキャンセル（ＯＣ）動作、移動度補正動作、発光動作に分けられる。図５に、本実施形態に係る表示装置の駆動方法の一例を説明するためのタイミングチャートを示す。
【００４２】
まず、リセット動作を行う。リセット動作では、走査線駆動回路ＹＤＲ１、ＹＤＲ２から、制御信号ＳＧ１が画素スイッチＳＳＴ１をオフ状態とするレベル（オフ電位：ここではローレベル）、制御信号ＳＧ２が画素スイッチＳＳＴ２をオン状態とするレベル（オン電位：ここではハイレベル）、制御信号ＩＧが初期化スイッチＩＳＴ１をオン状態とするレベル（オン電位：ここでは、ハイレベル）、制御信号ＢＧが出力スイッチＢＣＴをオフ状態とするレベル（オフ電位：ここではハイレベル）、制御信号ＲＧがリセットスイッチＲＳＴをオン状態とするレベル（オン電位：ここではハイレベル）、制御信号ＯＧがオフリークコントロールスイッチＯＣＴをオン状態とするレベル（オン電位：ここではハイレベル）に設定される。
【００４３】
出力スイッチＢＣＴ、画素スイッチＳＳＴ１、初期化スイッチＩＳＴ２がそれぞれオフ（非導通状態）、画素スイッチＳＳＴ２、初期化スイッチＩＳＴ１、オフリークコントロールスイッチＯＣＴ、リセットスイッチＲＳＴがオン（導通状態）となり、リセット動作が開始される。
【００４４】
リセット期間において、初期化用電源配線Ｖｉｎｉから出力された初期化電圧信号ＶＩＮＩは、初期化スイッチＩＳＴ１、オフリークコントロールスイッチＯＣＴ、画素スイッチＳＳＴ２を通して駆動トランジスタＤＲＴのゲートに印加される。これにより、駆動トランジスタＤＲＴのゲート電位は、初期化電圧信号ＶＩＮＩに対応する電位にリセットされ、前フレームの情報が初期化される。初期化電圧信号ＶＩＮＩは、例えば、２Ｖに設定されている。
【００４５】
また、リセット電源配線Ｖｒｓｔから出力されたリセット電圧信号ＶＲＳＴは、リセットスイッチＲＳＴを通して駆動トランジスタＤＲＴのソース、ドレインに印加される。これにより、駆動トランジスタＤＲＴのソース、ドレインの電位がリセット電圧信号ＶＲＳＴに対応する電位、例えば、−２Ｖにリセットされ、前フレームの情報が初期化される。リセット動作は、１水平期間行われる。
【００４６】
続いて、プリオフセットキャンセル動作を行なう。制御信号ＳＧ１がオン電位（ハイレベル）、制御信号ＢＧがオン電位（ローレベル）、制御信号ＲＧがオフ電位（ローレベル）、制御信号ＯＧがオフ電位（ローレベル）となる。これにより初期化スイッチＩＳＴ２、オフリークコントロールスイッチＯＣＴ、リセットスイッチＲＳＴがそれぞれオフ（非導通状態）、出力スイッチＢＣＴ、画素スイッチＳＳＴ１、画素スイッチＳＳＴ２、初期化スイッチＩＳＴ１がオン（導通状態）となり、閾値のプリオフセットキャンセル動作が開始される。
【００４７】
プリオフセットキャンセル期間において、駆動トランジスタＤＲＴのゲート電位は、映像信号配線Ｘから出力され初期化電圧信号ＶＩＮＩ（Ｖｉｐ）が画素スイッチＳＳＴ１、画素スイッチＳＳＴ２を通して印加され、固定される。
【００４８】
また、出力スイッチＢＣＴはオン状態にあり、電圧電源線ＰＶＤＤから駆動トランジスタＤＲＴに電流が流れ込む。駆動トランジスタＤＲＴのソース電位は、リセット期間に書き込まれた電位ＶＲＳＴを初期値とし、駆動トランジスタＤＲＴのドレイン−ソースを通って流れ込む電流分を徐々に減少させながら、駆動トランジスタのＴＦＴ特性ばらつきを吸収・補償しつつ、高電位側にシフトしていく。本実施形態では、プリオフセットキャンセル期間は例えば１μｓｅｃ程度の時間に設定されている。
【００４９】
続いて、閾値のオフセットキャンセル動作を行なう。制御信号ＳＧ１がオフ電位（ローレベル）、制御信号ＯＧがオン電位（ハイレベル）となる。これにより初期化スイッチＩＳＴ２、画素スイッチＳＳＴ１、リセットスイッチＲＳＴがそれぞれオフ（非導通状態）、出力スイッチＢＣＴ、画素スイッチＳＳＴ２、初期化スイッチＩＳＴ１、オフリークコントロールスイッチＯＣＴがオン（導通状態）となり、閾値のオフセットキャンセル動作が開始される。
【００５０】
オフセットキャンセル期間において、駆動トランジスタＤＲＴのゲート電位は、初期化用電源配線Ｖｉｎｉから出力され初期化電圧信号ＶＩＮＩが初期化スイッチＩＳＴ１、オフリークコントロールスイッチＯＣＴ、画素スイッチＳＳＴ２を通して印加され、固定される。
【００５１】
また、出力スイッチＢＣＴはオン状態にあり、電圧電源線ＰＶＤＤから駆動トランジスタＤＲＴに電流が流れ込む。駆動トランジスタＤＲＴのソース電位は、リセット期間に書き込まれたリセット電圧信号ＶＲＳＴを初期値とし、駆動トランジスタＤＲＴのドレイン−ソースを通って流れ込む電流分を徐々に減少させながら、駆動トランジスタのＴＦＴ特性ばらつきを吸収および補償しつつ、高電位側にシフトしていく。
【００５２】
キャンセル期間終了時点で、駆動トランジスタＤＲＴのソース電位は、ＶＩＮＩ−Ｖｔｈとなる。なお、Ｖｔｈは駆動トランジスタＤＲＴの閾値電圧である。これにより、駆動トランジスタＤＲＴのゲート、ソース間電圧は、キャンセル点に到達し、このキャンセル点に相当する電位差が保持容量Ｃｓに蓄えられる。
【００５３】
続いて、移動度補正期間では、制御信号ＳＧ１が画素スイッチＳＳＴ１をオン電位（ハイレベル）、制御信号ＯＧがオフリークコントロールスイッチＯＣＴをオフ電位（ローレベル）とする。これにより、初期化スイッチＩＳＴ２およびオフリークコントロールスイッチＯＣＴ、リセットスイッチＲＳＴ、がオフ（非導通状態）、画素スイッチＳＳＴ１，２、出力スイッチＢＣＴ、初期化スイッチＩＳＴ１がオン（導通状態）となり、移動度補正動作が開始される。
【００５４】
移動度補正期間において、映像信号配線Ｘ（１〜ｎ）から画素スイッチＳＳＴ１、ＳＳＴ２を通って駆動トランジスタＤＲＴのゲートに映像電圧信号Ｖｓｉｇが書き込まれる。また、電圧電源線ＰＶＤＤから駆動トランジスタＤＲＴを通り、有機ＥＬ素子１６の寄生容量Ｃｅｌを経由して基準電圧電源線ＰＶＳＳに電流が流れる。画素スイッチＳＳＴがオンした直後は、駆動トランジスタＤＲＴのゲート電位は、Ｖｓｉｇ（Ｒ、Ｇ、Ｂ）、駆動トランジスタＤＲＴのソース電位は、ＶＩＮＩ−Ｖｔｈ＋Ｃｓ（Ｖｓｉｇ−ＶＩＮＩ）／（Ｃｓ＋Ｃｅｌ）となる。
【００５５】
その後、有機ＥＬ素子１６の寄生容量Ｃｅｌを経由して基準電圧電源線ＰＶＳＳに電流が流れ、移動度補正期間終了時には、駆動トランジスタのゲート電位は、Ｖｓｉｇ（Ｒ，Ｇ，Ｂ）、駆動トランジスタＤＲＴのソース電位は、ＶＩＮＩ−Ｖｔｈ＋ΔＶ１＋Ｃｓ（Ｖｓｉｇ−ＶＩＮＩ）／（Ｃｓ＋Ｃｅｌ）となる。これにより、駆動トランジスタＤＲＴの移動度のばらつきが補正される。
【００５６】
次に、制御信号ＳＧ１、ＳＧ２がオフ電位（ローレベル）、制御信号ＯＧがオン電位（ハイレベル）となり、画素スイッチＳＳＴ１、ＳＳＴ２、オフリークコントロールスイッチＯＣＴがオフとなる。これにより、階調映像電圧信号書込み動作および移動度補正動作が終了する。
【００５７】
これと同時に又はこれに続いて、制御信号ＩＧがローレベルとなり、初期化スイッチＩＳＴ１がオフ、初期化スイッチＩＳＴ２がオンとなり、発光期間が開始される。発光期間では、電圧電源線ＰＶＤＤから出力スイッチＢＣＴおよびリセット電源配線Ｖｒｓｔを通して、Ｒ、Ｇ、Ｂの各表示画素ＰＸの駆動トランジスタＤＲＴに駆動電流が流れる。
【００５８】
駆動トランジスタＤＲＴは、保持容量Ｃｓに書込まれたゲート制御電圧に対応した電流量の駆動電流Ｉｅを出力する。この駆動電流Ｉｅが有機ＥＬ素子１６に供給される。これにより、有機ＥＬ素子１６が駆動電流Ｉｅに応じた輝度で発光し、発光動作を行う。有機ＥＬ素子１６は、１フレーム期間後に、再び制御信号ＢＧがオフ電位となるまで発光状態を維持する。
【００５９】
また、このとき、駆動トランジスタＤＲＴのゲート電位は、画素スイッチＳＳＴ２のオフ時のリーク電流により変動するが、画素スイッチＳＳＴ２のソース電位には、オフリークコントロールスイッチＯＣＴと初期化スイッチＩＳＴ２を経由して、オフリークコントロール電源ＶＯＣＴ電位が印加されているため、画素スイッチＳＳＴ２のリーク量は、他ラインの映像信号によらない値となるため、クロストークが発生しない。また、画素スイッチＳＳＴ２のソースードレイン間電位も｜２Ｖ｜前後の値となり、オフリーク量が低減されるため、フリッカの問題も起こらない。
【００６０】
上述したリセット動作、プリオフセットキャンセル動作、オフセットキャンセル動作、移動度補正動作、発光動作を順次、各表示画素で繰り返し行うことにより、所望の画像を表示する。
【００６１】
上記のように構成された有機ＥＬ表示装置によれば、発光期間において、有機ＥＬ素子１６に流れる電流Ｉｅは、駆動トランジスタＤＲＴの飽和領域の電流値として、
Ｉｅｌ＝β×｛（Ｖｓｉｇ−ＶＩＮＩ−ΔＶ１）×Ｃｅｌ／（Ｃｓ＋Ｃｅｌ）｝２、
β＝μ・ＣｏｘＷ／２Ｌ、（Ｗ：チャネル幅、Ｌ：チャネル長）
となり、駆動トランジスタＤＲＴの閾値Ｖｔｈに依存しない値となる。そのため、駆動トランジスタの閾値のばらつきによる影響を排除することができる。
【００６２】
また、ΔＶ１は、駆動トランジスタの移動度が大きい程、絶対値が大きい値となるため、移動度の影響も補償することができる。従って、これらのばらつきに起因する表示不良、スジムラ、ざらつき感の発生を抑制し、高品位の画像表示を行うことができる。
【００６３】
以上のことから、クロストークやフリッカの無い、高精細で表示品位の向上したアクティブマトリクス型の表示装置およびその駆動方法が得られる。
【００６４】
次に、本発明の第２実施形態に係る表示装置および表示装置の駆動方法について説明する。なお、以下の説明において、上述の第１実施形態に係る表示装置および表示装置の駆動方法と同様の構成については、同一の符号を付して説明を省略する。
【００６５】
本実施形態に係る表示装置は、上述の第１実施形態に係る表示装置と同様に、図１に示すような有機ＥＬ表示装置である。この有機ＥＬ表示装置を駆動する際のタイミングチャートの一例を図５に示す。第２実施形態に係る表示装置は、第１実施形態に係る表示装置の画素回路構成のみが異なり、駆動方法等は第１実施形態と同様である。
【００６６】
図３に第２実施形態に係る表示装置の表示画素ＰＸの等価回路を示す。各行において、赤（Ｒ）表示用、緑（Ｇ）表示用、青（Ｂ）表示用の３つ表示画素ＰＸが周期的に並んで設けられている。
【００６７】
各表示画素ＰＸの画素回路は、電圧信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電圧信号方式の画素回路であり、画素スイッチＳＳＴ１、ＳＳＴ２、駆動トランジスタＤＲＴ、オフリークコントロールスイッチＯＣＴ、およびキャパシタとしての保持容量Ｃｓ、有機ＥＬ素子１６の容量Ｃｅｌ補助容量Ｃａｄを有し、各行の表示画素ＰＸの少なくとも１つは、出力スイッチＢＣＴを有している。出力スイッチＢＣＴは複数の画素回路に共有されている。
【００６８】
更に、走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数のリセットスイッチＲＳＴが設けられ、それぞれ各行のリセット電源配線Ｖｒｓｔに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ１が設けられ、それぞれ各行の初期化用電源配線Ｖｉｎｉに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ２が設けられ、それぞれ各行のオフリークコントロール電源配線Ｖｏｃｔに接続されている。
【００６９】
補助容量Ｃａｄは、２つの電極を有し、駆動トランジスタＤＲＴのソースと電圧電源線ＰＶＤＤに接続される。補助容量Ｃａｄ以外の素子構成については、第１実施形態に係る表示装置と同一である。
【００７０】
上記のように構成された有機ＥＬ表示装置によれば、発光期間において、有機ＥＬ素子１６に流れる電流Ｉｅは、駆動トランジスタＤＲＴの飽和領域の電流値として、
Ｉｅｌ＝β×｛（Ｖｓｉｇ−ＶＩＮＩ−ΔＶ１）×（Ｃｅｌ＋Ｃａｄ）／（Ｃｓ＋Ｃｅｌ＋Ｃａｄ）｝２、
β＝μ・ＣｏｘＷ／２Ｌ、（Ｗ：チャネル幅、Ｌ：チャネル長）
となる。上記のように、補助容量Ｃａｄにより電流Ｉｅｌの調整が行われている。以上のことから、本実施形態に係る表示装置および表示装置の駆動方法によれば、クロストークやフリッカの無い、高精細で表示品位の向上したアクティブマトリクス型の表示装置およびその駆動方法を提供することができる。
【００７１】
次に、図面を参照しながら、この発明の第３実施形態に係る表示装置について説明する。本実施形態に係る表示装置は、上述の第１実施形態に係る表示装置と同様に、図１に示すような有機ＥＬ表示装置である。この有機ＥＬ表示装置を駆動する際のタイミングチャートの一例を図５に示す。第３実施形態に係る表示装置は、第１実施形態に係る表示装置と画素回路構成のみが異なり、駆動方法等は第１実施形態と同様である。
【００７２】
図４に第３実施形態に係る表示装置の表示画素ＰＸの等価回路の一例を示す。各行において、赤（Ｒ）表示用、緑（Ｇ）表示用、青（Ｂ）表示用の３つ表示画素ＰＸが周期的に並んで設けられている。
【００７３】
各表示画素ＰＸの画素回路は、電圧信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電圧信号方式の画素回路であり、画素スイッチＳＳＴ１、ＳＳＴ２、駆動トランジスタＤＲＴ、オフリークコントロールスイッチＯＣＴ、およびキャパシタとしての保持容量Ｃｓ、有機ＥＬ素子１６の容量Ｃｅｌ補助容量Ｃａｄを有し、各行の表示画素ＰＸの少なくとも１つは、出力スイッチＢＣＴを有している。出力スイッチＢＣＴは複数の画素回路に共有されている。
【００７４】
更に、走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数のリセットスイッチＲＳＴが設けられ、それぞれ各行のリセット電源配線Ｖｒｓｔに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ１が設けられ、それぞれ各行の初期化用電源配線Ｖｉｎｉに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ２が設けられ、それぞれ各行のオフリークコントロール電源配線Ｖｏｃｔに接続されている。
【００７５】
補助容量Ｃａｄは、２つの電極を有し、駆動トランジスタＤＲＴのソースとリセット電源配線Ｖｒｓｔに接続される。補助容量Ｃａｄ以外の素子構成については、第１実施形態に係る表示装置と同一である。
【００７６】
上記のように構成された有機ＥＬ表示装置によれば、発光期間において、有機ＥＬ素子１６に流れる電流Ｉｅは、駆動トランジスタＤＲＴの飽和領域の電流値として、
Ｉｅｌ＝β×｛（Ｖｓｉｇ−ＶＩＮＩ−ΔＶ１）×（Ｃｅｌ＋Ｃａｄ）／（Ｃｓ＋Ｃｅｌ＋Ｃａｄ）｝２、
β＝μ・ＣｏｘＷ／２Ｌ、（Ｗ：チャネル幅、Ｌ：チャネル長）
となる。上記のように、補助容量Ｃａｄにより電流Ｉｅｌの調整が行われている。以上のことから、本実施形態に係る表示装置および表示装置の駆動方法によれば、クロストークやフリッカの無い、高精細で表示品位の向上したアクティブマトリクス型の表示装置およびその駆動方法を提供することができる。
【００７７】
次に、図面を参照しながら、この発明の第４実施形態に係る表示装置について説明する。図６は、本実施形態に係る表示装置の一構成例を概略的に示す平面図である。図６に示すように、本実施形態に係る表示装置は、第１実施形態に係る表示装置において、第１走査線Ｓｇａと第５走査線Ｓｇｅとを共通化し、走査線駆動回路部ＹＤＲ１、ＹＤＲ２の回路規模を縮小している。本実施形態に係る表示装置の駆動方法は第１実施形態と同様である。
【００７８】
図７に第４実施形態の表示画素ＰＸの等価回路を示す。各行において、赤（Ｒ）表示用、緑（Ｇ）表示用、青（Ｂ）表示用の３つ表示画素ＰＸが周期的に並んで設けられている。各表示画素ＰＸの画素回路は、電圧信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電圧信号方式の画素回路であり、画素スイッチＳＳＴ１、ＳＳＴ２、駆動トランジスタＤＲＴ、オフリークコントロールスイッチＯＣＴ、およびキャパシタとしての保持容量Ｃｓを有している。各行の表示画素ＰＸの少なくとも１つは、出力スイッチＢＣＴを有している。出力スイッチＢＣＴは複数の画素回路に共有されている。
【００７９】
更に、走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数のリセットスイッチＲＳＴが設けられ、それぞれ各行のリセット電源配線Ｖｒｓｔに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ１が設けられ、それぞれ各行の初期化用電源配線Ｖｉｎｉに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ２が設けられ、それぞれ各行のオフリークコントロール電源配線Ｖｏｃｔに接続されている。
【００８０】
図１０に本実施形態に係る表示装置の駆動方法の一例を説明するためのタイミングチャートを示す。上述のように、本実施形態では第１実施形態に係る表示装置における第１走査線Ｓｇａと第５走査線Ｓｇｅとが共通化されたため、図１０は図５に示す第１実施形態のタイミングチャートから、第５走査線Ｓｇｅから供給されていた信号ＲＧが削除されたものである。図１０に示すように、本実施形態に係る表示装置を駆動すると、第１実施形態に係る表示装置の場合と同様に各画素回路が駆動される。
【００８１】
すなわち、上記のように、第１走査線Ｓｇａと第５走査線Ｓｇｅとを共通化すると、走査線駆動回路ＹＤＲ１、ＹＤＲ２の回路を小さくすることができる。また、上述の第１実施形態に係る表示装置および表示装置の駆動方法と同様に、有機ＥＬ素子１６に流れる電流Ｉｅは、駆動トランジスタＤＲＴの閾値Ｖｔｈに依存しない値となる。そのため、駆動トランジスタの閾値のばらつきによる影響を排除することができる。また、駆動トランジスタの移動度の影響も補償することができる。
【００８２】
このように、本実施形態に係る表示装置および表示装置の駆動方法によれば、これらのばらつきに起因する表示不良、スジムラ、ざらつき感の発生を抑制し、高品位の画像表示を行い、クロストークやフリッカの無い、高精細で表示品位の向上したアクティブマトリクス型の表示装置およびその駆動方法を提供することができる。さらに、本実施形態に係る表示装置によれば、狭額縁を実現するアクティブマトリクス型の表示装置およびその駆動方法を提供することができる。
【００８３】
次に、図面を参照しながら、この発明の第５実施形態に係る表示装置および表示装置の駆動方法について説明する。第５実施形態に係る表示装置は第２実施形態に係る表示装置において、第１走査線Ｓｇａと第５走査線Ｓｇｅを共通化し、走査線駆動回路ＹＤＲ１、ＹＤＲ２の回路規模を縮小したものである。本実施形態に係る表示装置の駆動方法等は第２実施形態と同様である。
【００８４】
図６は、本実施形態に係る表示装置を概略的に示す平面図である。図８に第５実施形態に係る表示画素ＰＸの等価回路を示す。各行において、赤（Ｒ）表示用、緑（Ｇ）表示用、青（Ｂ）表示用の３つ表示画素ＰＸが周期的に並んで設けられている。
【００８５】
各表示画素ＰＸの画素回路は、電圧信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電圧信号方式の画素回路であり、画素スイッチＳＳＴ１、ＳＳＴ２、駆動トランジスタＤＲＴ、オフリークコントロールスイッチＯＣＴ、およびキャパシタとしての保持容量Ｃｓ、有機ＥＬ素子１６の容量Ｃｅｌ、補助容量Ｃａｄを有している。各行の表示画素ＰＸの少なくとも１つは、出力スイッチＢＣＴを有している。出力スイッチＢＣＴは複数の画素回路に共有されている。
【００８６】
更に、走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数のリセットスイッチＲＳＴが設けられ、それぞれ各行のリセット電源配線Ｖｒｓｔに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ１が設けられ、それぞれ各行の初期化用電源配線Ｖｉｎｉに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ２が設けられ、それぞれ各行のオフリークコントロール電源配線Ｖｏｃｔに接続されている。補助容量Ｃａｄは、２つの電極を有し、駆動トランジスタＤＲＴのソースと電圧電源線ＰＶＤＤにそれぞれ接続される。
【００８７】
図１０に本実施形態に係る表示装置の駆動方法の一例を説明するためのタイミングチャートを示す。本実施形態に係る表示装置では第１走査線Ｓｇａと第５走査線Ｓｇｅが共通化されたため、図５に示す第２実施形態に係る表示装置の駆動方法を示すタイミングチャートから、第５走査線Ｓｇｅから供給されていた信号ＲＧが削除されている。図１０に示すように、本実施形態に係る表示装置を駆動すると、第１実施形態に係る表示装置の場合と同様に各画素回路が駆動される。
【００８８】
上記のように構成された有機ＥＬ表示装置によれば、発光期間において、有機ＥＬ素子１６に流れる電流Ｉｅは、駆動トランジスタＤＲＴの飽和領域の電流値として、
Ｉｅｌ＝β×｛（Ｖｓｉｇ−ＶＩＮＩ−ΔＶ１）×（Ｃｅｌ＋Ｃａｄ）／（Ｃｓ＋Ｃｅｌ＋Ｃａｄ）｝２、
β＝μ・ＣｏｘＷ／２Ｌ、（Ｗ：チャネル幅、Ｌ：チャネル長）
となる。補助容量Ｃａｄにより、電流Ｉｅｌの調整が行われている。
【００８９】
以上のことから、本実施形態に係る表示装置および表示装置の駆動方法によれば、クロストークやフリッカの無い、高精細で表示品位の向上し、狭額縁を実現するアクティブマトリクス型の表示装置およびその駆動方法を提供することができる。
【００９０】
次に、図面を参照しながら、この発明の第６実施形態に係る表示装置および表示装置の駆動方法について説明する。第６実施形態に係る表示装置は、第３実施形態に係る表示装置おいて、第１走査線Ｓｇａと第５走査線Ｓｇｅとを共通化した形態で、走査線駆動回路ＹＤＲ１、ＹＤＲ２の回路規模を縮小した実施形態である。本実施形態に係る表示装置の駆動方法等は第３実施形態と同様である。
【００９１】
図６は、本実施形態に係る表示装置を概略的に示す平面図である。図９には、本実施形態に係る表示画素の表示画素ＰＸの等価回路を示す。各行において、赤（Ｒ）表示用、緑（Ｇ）表示用、青（Ｂ）表示用の３つ表示画素ＰＸが周期的に並んで設けられている。
【００９２】
各表示画素ＰＸの画素回路は、電圧信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電圧信号方式の画素回路であり、画素スイッチＳＳＴ１、ＳＳＴ２、駆動トランジスタＤＲＴ、オフリークコントロールスイッチＯＣＴ、およびキャパシタとしての保持容量Ｃｓ、有機ＥＬ素子１６の容量Ｃｅｌ、補助容量Ｃａｄを有している。各行の表示画素ＰＸの少なくとも１つは、出力スイッチＢＣＴを有している。出力スイッチＢＣＴは複数の画素回路に共有されている。
【００９３】
更に、走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数のリセットスイッチＲＳＴが設けられ、それぞれ各行のリセット電源配線Ｖｒｓｔに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ１が設けられ、それぞれ各行の初期化用電源配線Ｖｉｎｉに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ２が設けられ、それぞれ各行のオフリークコントロール電源配線Ｖｏｃｔに接続されている。補助容量Ｃａｄは２つの電極を有し、駆動トランジスタＤＲＴのソースとリセット電源配線Ｖｒｓｔとにそれぞれ接続される。
【００９４】
図１０に本実施形態に係る表示装置の駆動方法の一例を説明するためのタイミングチャートを示す。本実施形態に係る表示装置では第１走査線Ｓｇａと第５走査線Ｓｇｅが共通化されたため、図５に示す第３実施形態に係る表示装置の駆動方法を示すタイミングチャートから、第５走査線Ｓｇｅから供給されていた信号ＲＧが削除されている。図１０に示すように、本実施形態に係る表示装置を駆動すると、第１実施形態に係る表示装置の場合と同様に各画素回路が駆動される。
【００９５】
上記のように構成された有機ＥＬ表示装置によれば、発光期間において、有機ＥＬ素子１６に流れる電流Ｉｅは、駆動トランジスタＤＲＴの飽和領域の電流値として、
Ｉｅｌ＝β×｛（Ｖｓｉｇ−ＶＩＮＩ−ΔＶ１）×（Ｃｅｌ＋Ｃａｄ）／（Ｃｓ＋Ｃｅｌ＋Ｃａｄ）｝２、
β＝μ・ＣｏｘＷ／２Ｌ、（Ｗ：チャネル幅、Ｌ：チャネル長）
となる。補助容量Ｃａｄにより、Ｉｅｌ電流の調整が行われている。
【００９６】
以上のことから、本実施形態に係る表示装置および表示装置の駆動方法によれば、クロストークやフリッカの無い、高精細で表示品位の向上し、狭額縁を実現するアクティブマトリクス型の表示装置およびその駆動方法を提供することができる。
【００９７】
次に、図面を参照しながら、この発明の第７実施形態に係る表示装置および表示装置の駆動方法について説明する。第７実施形態に係る表示装置は第４実施形態に係る表示装置おいて、オフリークコントロールスイッチＯＣＴと画素スイッチＳＳＴ１との導電タイプを逆特性にし、第２走査線Ｓｇｂと第４走査線Ｓｇｄとを共通化した形態であって、走査線駆動回路ＹＤＲ１、ＹＤＲ２の回路規模を縮小したものである。本実施形態に係る表示装置の駆動方法は第４実施形態と同様である。
【００９８】
図１１は、本実施形態に係る表示装置を概略的に示す平面図である。図１２には、本実施形態に係る表示装置の表示画素ＰＸの等価回路を示す。各行において、赤（Ｒ）表示用、緑（Ｇ）表示用、青（Ｂ）表示用の３つ表示画素ＰＸが周期的に並んで設けられている。
【００９９】
各表示画素ＰＸの画素回路は、電圧信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電圧信号方式の画素回路であり、画素スイッチＳＳＴ１、ＳＳＴ２、駆動トランジスタＤＲＴ、オフリークコントロールスイッチＯＣＴ、およびキャパシタとしての保持容量Ｃｓを有し、各行の表示画素ＰＸの少なくとも１つは、出力スイッチＢＣＴを有している。出力スイッチＢＣＴは複数の画素回路に共有されている。
【０１００】
更に、走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数のリセットスイッチＲＳＴが設けられ、それぞれ各行のリセット電源配線Ｖｒｓｔに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ１が設けられ、それぞれ各行の初期化用電源配線Ｖｉｎｉに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ２が設けられ、それぞれ各行のオフリークコントロール電源配線Ｖｏｃｔに接続されている。ここでは、オフリークコントロールスイッチＯＣＴがＰタイプの導電型、画素スイッチＳＳＴ１はＮタイプの導電型となっている。
【０１０１】
図１５に本実施形態に係る表示装置の駆動方法を説明するためのタイミングチャートを示す。本実施形態に係る表示装置では第２走査線Ｓｇｂと第４走査線Ｓｇｄとが共通化されたため、図１５では図１０に示す第４実施形態に係る表示装置の駆動方法を示すタイミングチャートから、第４走査線Ｓｇｅから供給されていたＯＧ信号が削除されている。図１５に示すように、本実施形態に係る表示装置を駆動すると、第１実施形態に係る表示装置の場合と同様に各画素回路が駆動される。
【０１０２】
上記のように、本実施形態に係る表示装置および表示装置の駆動方法によれば、クロストークやフリッカの無い、高精細で表示品位の向上し、狭額縁を実現するアクティブマトリクス型の表示装置およびその駆動方法を提供することができる。
【０１０３】
次に、図面を参照しながら、この発明の第８実施形態に係る表示装置および表示装置の駆動方法について説明する。第８実施形態に係る表示装置は第５実施形態に係る表示装置において、オフリークコントロールスイッチＯＣＴと画素スイッチＳＳＴ１との導電タイプを逆特性にし、第２走査線Ｓｇｂと第４走査線Ｓｇｄとを共通化した形態で、走査線駆動回路ＹＤＲ１、ＹＤＲ２の回路規模を縮小した実施形態である。本実施形態に係る表示装置の駆動方法は第５実施形態と同様である。
【０１０４】
図１１は、有機ＥＬ表示装置を概略的に示す平面図である。図１３に第８の実施形態の表示画素ＰＸの等価回路を示す。各行において、赤（Ｒ）表示用、緑（Ｇ）表示用、青（Ｂ）表示用の３つ表示画素ＰＸが周期的に並んで設けられている。
【０１０５】
各表示画素ＰＸの画素回路は、電圧信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電圧信号方式の画素回路であり、画素スイッチＳＳＴ１、ＳＳＴ２、駆動トランジスタＤＲＴ、オフリークコントロールスイッチＯＣＴ、およびキャパシタとしての保持容量Ｃｓ、有機ＥＬ素子１６の容量Ｃｅｌ、補助容量Ｃａｄを有している。各行の表示画素ＰＸの少なくとも１つは、出力スイッチＢＣＴを有している。出力スイッチＢＣＴは複数の画素回路に共有されている。
【０１０６】
更に、走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数のリセットスイッチＲＳＴが設けられ、それぞれ各行のリセット電源配線Ｖｒｓｔに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ１が設けられ、それぞれ各行の初期化用電源配線Ｖｉｎｉに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ２が設けられ、それぞれ各行のオフリークコントロール電源配線Ｖｏｃｔに接続されている。
【０１０７】
補助容量Ｃａｄは、２つの電極を有し、駆動トランジスタＤＲＴのソースと電圧電源線ＰＶＤＤに接続される。ここでは、オフリークコントロールスイッチＯＣＴがＰタイプの導電型、画素スイッチＳＳＴ１はＮタイプの導電型となっている。
【０１０８】
図１５に本実施形態に係る表示装置の駆動方法を説明するためのタイミングチャートを示す。本実施形態に係る表示装置では第２走査線Ｓｇｂと第４走査線Ｓｇｄが共通化されたため、図１５では、図１０に示す第５実施形態に係る表示装置の駆動方法を示すタイミングチャートから、第４走査線Ｓｇｅから供給されていた信号ＯＧが削除されている。図１５に示すように、本実施形態に係る表示装置を駆動すると、第１実施形態に係る表示装置の場合と同様に各画素回路が駆動される。図１５に示すように、本実施形態に係る表示装置を駆動すると、第１実施形態に係る表示装置の場合と同様に各画素回路が駆動される。
【０１０９】
上記のように構成された有機ＥＬ表示装置によれば、発光期間において、有機ＥＬ素子１６に流れる電流Ｉｅは、駆動トランジスタＤＲＴの飽和領域の電流値として、
Ｉｅｌ＝β×｛（Ｖｓｉｇ−ＶＩＮＩ−ΔＶ１）×（Ｃｅｌ＋Ｃａｄ）／（Ｃｓ＋Ｃｅｌ＋Ｃａｄ）｝２、
β＝μ・ＣｏｘＷ／２Ｌ、（Ｗ：チャネル幅、Ｌ：チャネル長）
となる。補助容量Ｃａｄにより、電流Ｉｅｌの調整が行われている。
【０１１０】
以上のことから、本実施形態に係る表示装置および表示装置の駆動方法によれば、クロストークやフリッカの無い、高精細で表示品位の向上し、狭額縁を実現するアクティブマトリクス型の表示装置およびその駆動方法を提供することができる。
【０１１１】
次に、図面を参照しながら、この発明の第９実施形態に係る表示装置および表示装置の駆動方法について説明する。第９実施形態に係る表示装置は第６実施形態に係る表示装置において、オフリークコントロールスイッチＯＣＴと画素スイッチＳＳＴ１の導電タイプを逆特性にし、第２走査線Ｓｇｂと第４走査線Ｓｇｄとを共通化した形態で、走査線駆動回路ＹＤＲ１、ＹＤＲ２の回路規模を縮小した実施形態である。本実施形態に係る表示装置の駆動方法は第６実施形態と同様である。
【０１１２】
図１１は、本実施形態に係る表示装置を概略的に示す平面図である。図１４には、本実施形態に係る表示装置の表示画素ＰＸの等価回路を示す。各行において、赤（Ｒ）表示用、緑（Ｇ）表示用、青（Ｂ）表示用の３つ表示画素ＰＸが周期的に並んで設けられている。
【０１１３】
各表示画素ＰＸの画素回路は、電圧信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電圧信号方式の画素回路であり、画素スイッチＳＳＴ１、ＳＳＴ２、駆動トランジスタＤＲＴ、オフリークコントロールスイッチＯＣＴ、およびキャパシタとしての保持容量Ｃｓ、有機ＥＬ素子１６の容量Ｃｅｌ、補助容量Ｃａｄを有している。各行の表示画素ＰＸの少なくとも１つは、出力スイッチＢＣＴを有している。出力スイッチＢＣＴは複数の画素回路に共有されている。
【０１１４】
更に、走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数のリセットスイッチＲＳＴが設けられ、それぞれ各行のリセット電源配線Ｖｒｓｔに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ１が設けられ、それぞれ各行の初期化用電源配線Ｖｉｎｉに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ２が設けられ、それぞれ各行のオフリークコントロール電源配線Ｖｏｃｔに接続されている。
【０１１５】
補助容量Ｃａｄは、２つの電極を有し、駆動トランジスタＤＲＴのソースとリセット電源配線Ｖｒｓｔに接続される。ここでは、オフリークコントロールスイッチＯＣＴがＰタイプの導電型、画素スイッチＳＳＴ１はＮタイプの導電型となっている。
【０１１６】
図１５にタイミングチャートを示す。実施例６のタイミングチャートから、第２走査線Ｓｇｂと第４走査線Ｓｇｄが共通化されたため、第４走査線Ｓｇｅから供給されていたＯＧ信号が削除されている。図１５に示すように、本実施形態に係る表示装置を駆動すると、第１実施形態に係る表示装置の場合と同様に各画素回路が駆動される。
【０１１７】
上記のように構成された有機ＥＬ表示装置によれば、発光期間において、有機ＥＬ素子１６に流れる電流Ｉｅは、駆動トランジスタＤＲＴの飽和領域の電流値として、
Ｉｅｌ＝β×｛（Ｖｓｉｇ−ＶＩＮＩ−ΔＶ１）×（Ｃｅｌ＋Ｃａｄ）／（Ｃｓ＋Ｃｅｌ＋Ｃａｄ）｝２、
β＝μ・ＣｏｘＷ／２Ｌ、（Ｗ：チャネル幅、Ｌ：チャネル長）
となる。補助容量Ｃａｄにより、電流Ｉｅｌの調整が行われている。
【０１１８】
以上のことから、本実施形態に係る表示装置および表示装置の駆動方法によれば、クロストークやフリッカの無い、高精細で表示品位の向上し、狭額縁を実現するアクティブマトリクス型の表示装置およびその駆動方法を提供することができる。
【０１１９】
次に、図面を参照しながら、この発明の第１０実施形態に係る表示装置および表示装置の駆動方法について説明する。第１０実施形態に係る表示装置は、第７実施形態に係る表示装置おいて、第３走査線Ｓｇｃと第６走査線Ｓｇｆとを共通化した形態で、走査線駆動回路ＹＤＲ１、ＹＤＲ２の回路規模を縮小したものである。本実施形態に係る表示装置の駆動方法は第７実施形態と同様である。
【０１２０】
図１６は、本実施形態に係る表示装置を概略的に示す平面図である。図１７には、本実施形態に係る表示装置の表示画素ＰＸの等価回路を示す。各行において、赤（Ｒ）表示用、緑（Ｇ）表示用、青（Ｂ）表示用の３つ表示画素ＰＸが周期的に並んで設けられている。
【０１２１】
各表示画素ＰＸの画素回路は、電圧信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電圧信号方式の画素回路であり、画素スイッチＳＳＴ１、ＳＳＴ２、駆動トランジスタＤＲＴ、オフリークコントロールスイッチＯＣＴ、およびキャパシタとしての保持容量Ｃｓを有している。各行の表示画素ＰＸの少なくとも１つは、出力スイッチＢＣＴを有している。出力スイッチＢＣＴは複数の画素回路に共有されている。
【０１２２】
更に、走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数のリセットスイッチＲＳＴが設けられ、それぞれ各行のリセット電源配線Ｖｒｓｔに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ１が設けられ、それぞれ各行の初期化用電源配線Ｖｉｎｉに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ２が設けられ、それぞれ各行のオフリークコントロール電源配線Ｖｏｃｔに接続されている。
【０１２３】
図２０に本実施形態に係る表示装置の駆動方法を説明するためのタイミングチャートを示す。本実施形態に係る表示装置では第３走査線Ｓｇｃと第６走査線Ｓｇｆが共通化されたため、図２０では図１５に示す第７実施形態に係る表示装置の駆動方法を示すタイミングチャートから、さらに第６走査線Ｓｇｆから供給されていた信号ＩＧが削除されている。図２０に示すように、本実施形態に係る表示装置を駆動すると、第１実施形態に係る表示装置の場合と同様に各画素回路が駆動される。
【０１２４】
以上のことから、本実施形態に係る表示装置および表示装置の駆動方法によれば、クロストークやフリッカの無い、高精細で表示品位の向上し、狭額縁を実現するアクティブマトリクス型の表示装置およびその駆動方法を提供することができる。
【０１２５】
次に、図面を参照しながら、この発明の第１１実施形態に係る表示装置および表示装置の駆動方法について説明する。第１１実施形態に係る表示装置は、第８実施形態に係る表示装置おいて、さらに第３走査線Ｓｇｃと第６走査線Ｓｇｆとを共通化し、走査線駆動回路ＹＤＲ１、ＹＤＲ２の回路規模を縮小したものである。本実施形態に係る表示装置の駆動方法は、第８実施形態と同様である。
【０１２６】
図１６は、本実施形態に係る表示装置を概略的に示す平面図である。図１８には、本実施形態に係る表示装置の表示画素ＰＸの等価回路を示す。各行において、赤（Ｒ）表示用、緑（Ｇ）表示用、青（Ｂ）表示用の３つ表示画素ＰＸが周期的に並んで設けられている。
【０１２７】
各表示画素ＰＸの画素回路は、電圧信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電圧信号方式の画素回路であり、画素スイッチＳＳＴ１、ＳＳＴ２、駆動トランジスタＤＲＴ、オフリークコントロールスイッチＯＣＴ、およびキャパシタとしての保持容量Ｃｓ、有機ＥＬ素子１６の容量Ｃｅｌ、補助容量Ｃａｄを有している。各行の表示画素ＰＸの少なくとも１つは、出力スイッチＢＣＴを有している。出力スイッチＢＣＴは複数の画素回路に共有されている。
【０１２８】
更に、走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数のリセットスイッチＲＳＴが設けられ、それぞれ各行のリセット電源配線Ｖｒｓｔに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ１が設けられ、それぞれ各行の初期化用電源配線Ｖｉｎｉに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ２が設けられ、それぞれ各行のオフリークコントロール電源配線Ｖｏｃｔに接続されている。補助容量Ｃａｄは２つの電極を有し、駆動トランジスタＤＲＴのソースと電圧電源線ＰＶＤＤにそれぞれ接続される。
【０１２９】
図２０に本実施形態に係る表示装置の駆動方法を説明するためのタイミングチャートを示す。本実施形態に係る表示装置では第３走査線Ｓｇｃと第６走査線Ｓｇｆとが共通化されたため、図２０では、図１５に示す第８実施形態に係る表示装置の駆動方法を示すタイミングチャートから、さらに第６走査線Ｓｇｆから供給されていた信号ＩＧが削除されている。図２０に示すように、本実施形態に係る表示装置を駆動すると、第１実施形態に係る表示装置の場合と同様に各画素回路が駆動される。
【０１３０】
上記のように構成された有機ＥＬ表示装置によれば、発光期間において、有機ＥＬ素子１６に流れる電流Ｉｅは、駆動トランジスタＤＲＴの飽和領域の電流値として、
Ｉｅｌ＝β×｛（Ｖｓｉｇ−ＶＩＮＩ−ΔＶ１）×（Ｃｅｌ＋Ｃａｄ）／（Ｃｓ＋Ｃｅｌ＋Ｃａｄ）｝２、
β＝μ・ＣｏｘＷ／２Ｌ、（Ｗ：チャネル幅、Ｌ：チャネル長）
となる。上記のように補助容量Ｃａｄにより、電流Ｉｅｌの調整が行われている。
【０１３１】
以上のことから、本実施形態に係る表示装置および表示装置の駆動方法によれば、クロストークやフリッカの無い、高精細で表示品位の向上し、狭額縁を実現するアクティブマトリクス型の表示装置およびその駆動方法を提供することができる。
【０１３２】
次に、図面を参照しながら、この発明の第１２実施形態に係る表示装置および表示装置の駆動方法について説明する。第１２実施形態に係る表示装置は、第９実施形態に係る表示装置おいて、さらに第３走査線Ｓｇｃと第６走査線Ｓｇｆとを共通化し、走査線駆動回路ＹＤＲ１、ＹＤＲ２の回路規模を縮小したものである。本実施形態に係る表示装置の駆動方法は、第９実施形態と同様である。
【０１３３】
図１６は、本実施形態に係る表示装置を概略的に示す平面図である。図１９には、第１２実施形態に係る表示装置の表示画素ＰＸの等価回路を示す。各行において、赤（Ｒ）表示用、緑（Ｇ）表示用、青（Ｂ）表示用の３つ表示画素ＰＸが周期的に並んで設けられている。
【０１３４】
各表示画素ＰＸの画素回路は、電圧信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電圧信号方式の画素回路であり、画素スイッチＳＳＴ１、ＳＳＴ２、駆動トランジスタＤＲＴ、オフリークコントロールスイッチＯＣＴ、およびキャパシタとしての保持容量Ｃｓ、有機ＥＬ素子１６の容量Ｃｅｌ、補助容量Ｃａｄを有している。各行の表示画素ＰＸの少なくとも１つは、出力スイッチＢＣＴを有している。出力スイッチＢＣＴは複数の画素回路に共有されている。
【０１３５】
更に、走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数のリセットスイッチＲＳＴが設けられ、それぞれ各行のリセット電源配線Ｖｒｓｔに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ１が設けられ、それぞれ各行の初期化用電源配線Ｖｉｎｉに接続されている。走査線駆動回路ＹＤＲ１（もしくは走査線駆動回路ＹＤＲ２）には、複数の初期化スイッチＩＳＴ２が設けられ、それぞれ各行のオフリークコントロール電源配線Ｖｏｃｔに接続されている。補助容量Ｃａｄは、２つの電極を有し、駆動トランジスタＤＲＴのソースとリセット電源配線Ｖｒｓｔにそれぞれ接続される。
【０１３６】
図２０に本実施形態に係る表示装置の駆動方法を説明するためのタイミングチャートを示す。本実施形態に係る表示装置では、第３走査線Ｓｇｃと第６走査線Ｓｇｆとが共通化されたため、図２０では図１５に示す第９実施形態に係る表示装置の駆動方法を示すタイミングチャートから、第６走査線Ｓｇｆから供給されていた信号ＩＧが削除されている。図２０に示すように、本実施形態に係る表示装置を駆動すると、第１実施形態に係る表示装置の場合と同様に各画素回路が駆動される。
【０１３７】
上記のように構成された有機ＥＬ表示装置によれば、発光期間において、有機ＥＬ素子１６に流れる電流Ｉｅは、駆動トランジスタＤＲＴの飽和領域の電流値として、
Ｉｅｌ＝β×｛（Ｖｓｉｇ−ＶＩＮＩ−ΔＶ１）×（Ｃｅｌ＋Ｃａｄ）／（Ｃｓ＋Ｃｅｌ＋Ｃａｄ）｝２、
β＝μ・ＣｏｘＷ／２Ｌ、（Ｗ：チャネル幅、Ｌ：チャネル長）
となる。補助容量Ｃａｄにより、電流Ｉｅｌの調整が行われている。
【０１３８】
以上のことから、本実施形態に係る表示装置および表示装置の駆動方法によれば、クロストークやフリッカの無い、高精細で表示品位の向上し、狭額縁を実現するアクティブマトリクス型の表示装置およびその駆動方法を提供することができる。
【０１３９】
次に、本発明の第１３実施形態に係る表示装置および表示装置の駆動方法について図面を参照して説明する。図２１に示すように、有機ＥＬ表示装置は、例えば、２型以上のアクティブマトリクス型表示装置として構成され、有機ＥＬパネルおよび有機ＥＬパネルを制御するコントローラ１２を備えている。
【０１４０】
有機ＥＬパネルは、ガラス板等の絶縁基板上にマトリクス状に配列され表示領域を構成したｍ×ｎ個の表示画素ＰＸ、表示画素の行毎に接続されているとともにそれぞれ独立してｍ本ずつ設けられた第１走査線Ｓｇａ（１〜ｍ）、第２走査線Ｓｇｂ（１〜ｍ）、第３走査線Ｓｇｃ（１〜ｍ）、第４走査線Ｓｇｄ（１〜ｍ）、表示画素ＰＸの列毎にそれぞれ接続されたｎ本の映像信号配線Ｘ１〜Ｘｎ、第１乃至第４走査線Ｓｇａ、Ｓｇｂ、Ｓｇｃ、Ｓｇｄを表示画素の行毎に順次駆動する走査線駆動回路ＹＤＲ１、ＹＤＲ２、および複数の映像信号配線Ｘ１〜Ｘｎを駆動する信号線駆動回路ＸＤＲを備えている。走査線駆動回路ＹＤＲ１、ＹＤＲ２および信号線駆動回路ＸＤＲは、表示領域の外側で絶縁基板上に一体的に形成されている。
【０１４１】
各表示画素ＰＸは、対向電極間に光活性層を備えた表示素子と、この表示素子に駆動電流を供給する画素回路とを含んでいる。表示素子は、例えば自己発光素子であり、本実施形態では、光活性層として少なくとも有機発光層を備えた有機ＥＬ素子１６を用いている。
【０１４２】
図２２に表示画素ＰＸの等価回路を示す。画素回路は電圧信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電圧信号方式の画素回路であり、画素スイッチＳＳＴ、駆動トランジスタＤＲＴ、出力スイッチＢＣＴ、初期化スイッチＩＳＴおよび保持容量Ｃｓを備えている。また、走査線駆動回路内には、リセットスイッチＲＳＴが配置されている。
【０１４３】
出力スイッチＢＣＴ、駆動トランジスタＤＲＴ、有機ＥＬ素子１６は、電圧電源線ＰＶＤＤと基準電圧電源線ＰＶＳＳとの間でこの順で直列に接続されている。基準電圧電源線ＰＶＳＳおよび電圧電源線ＰＶＤＤは、例えば、１．５Ｖおよび１０Ｖの電位にそれぞれ設定される。
【０１４４】
出力スイッチＢＣＴはその第２端子、ここではドレインが電圧電源線ＰＶＤＤに接続されている。駆動トランジスタＤＲＴはその第１端子、ここではドレインがＢＣＴの第１端子、ここではソースに接続されている。有機ＥＬ素子１６は、一方の電極、ここではカソード画基準電圧電源線ＰＶＳＳに接続されている。
【０１４５】
駆動トランジスタＤＲＴは、映像信号に応じた電流量を有機ＥＬ素子１６に出力する。出力スイッチＢＣＴは、駆動トランジスタＤＲＴのドレイン、電圧電源線ＰＶＤＤに間に接続され、そのゲートが第４走査線Ｓｇｄに接続されている。出力スイッチＢＣＴは、第４走査線Ｓｇｄからの制御信号ＢＧに応じてオンおよびオフされ、有機ＥＬ素子１６の発光時間を制御する。
【０１４６】
初期化スイッチＩＳＴは、駆動トランジスタＤＲＴのゲート、初期化用電源配線Ｖｉｎｉ間に接続され、そのゲートが第２走査線Ｓｇｂに接続されている。初期化スイッチＩＳＴは、第２走査線Ｓｇｂからの制御信号ＩＧに応じてオンおよびオフされ、駆動トランジスタＤＲＴのゲート電位を初期化する。
【０１４７】
保持容量Ｃｓは、２つの電極を持ち、駆動トランジスタＤＲＴのゲート電極、ソース電極間に接続され、映像信号により決定される駆動トランジスタＤＲＴのゲート制御電位を保持する。
【０１４８】
初期化スイッチＩＳＴ２は、対応する映像信号配線Ｘｎと駆動トランジスタＤＲＴのゲート電極間に接続され、そのゲートは第１走査線Ｓｇａに接続されている。初期化スイッチＩＳＴ２は、第１走査線Ｓｇａから供給される制御信号ＳＧに応答して対応の映像信号配線Ｘから階調信号を取り込む。
【０１４９】
リセットスイッチＲＳＴは、駆動トランジスタＤＲＴのドレイン、リセット電源配線Ｖｒｓｔ間に接続され、そのゲートが第３走査線Ｓｇｃに接続されている。リセットスイッチＲＳＴは、走査線駆動回路ＹＤＲ１あるいは走査線駆動回路ＹＤＲ２内に設けられる。リセットスイッチＲＳＴは、第３走査線Ｓｇｃからの制御信号ＲＧに応じてオンおよびオフされ、駆動トランジスタＤＲＴのソース電位を初期化する。
【０１５０】
一方、図２１に示すコントローラ１２は有機ＥＬパネルの外部に配置されたプリント回路基板上に形成され、走査線駆動回路ＹＤＲ１、ＹＤＲ２および信号線駆動回路ＸＤＲを制御する。コントローラ１２は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生する。
【０１５１】
そして、コントローラ１２は、これら垂直走査制御信号および水平走査制御信号をそれぞれ走査線駆動回路ＹＤＲ１、ＹＤＲ２および信号線駆動回路ＸＤＲに供給すると共に、水平および垂直走査タイミングに同期してデジタル映像信号を信号線駆動回路ＸＤＲに供給する。
【０１５２】
信号線駆動回路ＸＤＲは水平走査制御信号の制御により各水平走査期間において順次得られる映像信号をアナログ形式に変換して信号配線電圧とし、複数の映像信号配線Ｘｎに並列的に供給する。走査線駆動回路ＹＤＲ１、ＹＤＲ２は、シフトレジスタ、出力バッファ等を含み、外部から供給される水平走査スタートパルスを順次次段に転送し、出力バッファを介して各行の表示画素ＰＸに２種類の制御信号、すなわち、制御信号ＳＧ、ＩＧ、ＢＧを供給する。
【０１５３】
図２３に走査線駆動回路ＹＤＲ１、ＹＤＲ２のタイミング模式図を示す。走査線駆動回路ＹＤＲ１、ＹＤＲ２は、例えば、スタート信号（ＳＴＶ１、ＳＴＶ２）とクロック（ＣＫＶ１、ＣＫＶ２）とから各水平走査期間に対応した１水平走査期間の幅（Ｔｗ−Ｓｔａｒｔａ）のパルスを生成し、そのパルスを制御信号ＳＧ、ＩＧ、ＢＧ、ＲＧとして出力する。そして、ピーク処理を行う場合には、発光期間分割数がブランキング期間を加えた１Ｖ期間内の全水平期間数とゲートライン数（ｍ）との公約数となっている。
【０１５４】
本実施形態に係る表示装置および表示装置の駆動方法によれば、上記のように、ピーク処理を発光期間制御による行う場合に、発光期間分割数がブランキング期間を加えた１Ｖ期間内の全水平期間数とゲートライン数（ｍ）との公約数とすることにより、横帯が発生することを抑制し、良好な表示動作を可能にする表示装置および表示装置の駆動方法を提供することができる。
【０１５５】
ブランキング期間を含めた１垂直期間（１Ｖ）内の水平期間数をＮ１、ゲートライン数をＮ２としたとき、発光期間の分割数Ｍは、Ｎ１とＮ２との公約数であって、分割数Ｍの２倍の値（２Ｍ）はＮ１とＮ２との公約数ではないものである。
【０１５６】
例えば、Ｎ２が８、Ｎ２が４である場合には、分割数Ｍを４とした場合には横帯の表示ムラは発生しなかった。図２４には、発光期間を４つに分割した場合の信号ＢＧの駆動タイミングを示す。これに対し、分割数Ｍを８とした場合には、横帯の表示ムラが発生し、表示品位が低下した。
【０１５７】
すなわち、本実施形態に係る表示装置および表示装置の駆動方法によれば、横帯ムラの発生を抑制して表示品位の向上したアクティブマトリクス型の表示装置およびその駆動方法を提供することができる。
【０１５８】
また、この有機ＥＬ表示装置の駆動方法においては、発光期間制御用ＴＦＴ（出力スイッチＢＣＴ）を含む画素回路であれば、どのような回路構成でも構わない。上記第１実施形態乃至第１２実施形態に係る表示装置と組み合わせることも可能である。上記第１実施形態乃至第１２実施形態に係る表示装置と組み合わせることによって、駆動回路の小型化により狭額縁化を図ることができるとともに、素子数を低減し、高精細でクロストーク、フリッカ、横帯ムラの発生を抑制して表示品位の向上したアクティブマトリクス型の表示装置およびその駆動方法を提供することができる。
【０１５９】
また、本実施形態に係る表示装置の駆動方法を適用することができる画素回路の一例を図２５および図２６に示す。図２５および図２６に示す画素回路では、出力スイッチＢＣＴは、駆動トランジスタＤＲＴと有機ＥＬ素子１６との間に直列に接続されている。このように出力スイッチＢＣＴが配置されている場合であっても、本実施形態に係る表示装置の駆動方法を適用することができる。
【０１６０】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【０１６１】
薄膜トランジスタの半導体層は、ポリシリコンに限らず、アモルファスシリコンで構成することも可能である。各スイッチ、駆動トランジスタを構成するトランジスタは、Ｎチャネル型に限らず、Ｐチャネル型としてもよい。同様に、リセットスイッチは、Ｐチャネル型に限らず、Ｎチャネル型としてもよい。トランジスタおよびスイッチの形状、寸法は、前述した実施形態に限定されることなく、必要に応じて変更可能である。また、出力スイッチは、３つ表示画素に１つ設けて共有される構成としたが、これに限らず、必要に応じて、出力スイッチの数を増減可能である。さらに、表示画素ＰＸを構成する自己発光素子は、有機ＥＬ素子に限定されず自己発光可能な様々な表示素子を適用可能である。
【０１６２】
また、上記第１乃至第１２実施形態に係る表示装置では、第１初期化スイッチの制御端子に接続された走査線と第２初期化スイッチの制御端子に接続された走査線とが共通であったが、第１初期化スイッチおよび第２初期化スイッチの制御端子に、それぞれ独立の走査線を接続しても良い。その場合でも、上述の第１乃至第１２実施形態に係る表示装置および表示装置の駆動方法と同様の効果を得ることができる。
【符号の説明】
【０１６３】
ＰＸ…表示画素、Ｓｇａ…第１走査線、Ｓｇｂ…第２走査線、Ｓｇｃ…第３走査線、Ｓｇｄ…第４走査線、Ｓｇｅ…第５走査線、Ｓｇｆ…第６走査線、Ｖｉｎｉ…初期化用電源配線、Ｖｒｓｔ…リセット電源配線、Ｖｏｃｔ…オフリークコントロール電源配線、ＰＶＤＤ…電圧電源線、ＰＶＳＳ…基準電圧電源線、ＸＤＲ…信号線駆動回路、ＤＲＴ…駆動トランジスタ、ＯＣＴ…オフリークコントロールスイッチ、Ｃｓ…保持容量、ＢＣＴ…出力スイッチ、ＲＳＴ…リセットスイッチ、ＩＳＴ…初期化スイッチ、ＳＳＴ…画素スイッチ、ＶＯＣＴ…オフリークコントロール電源、ＶＲＳＴ…リセット電位、Ｃｅｌ…寄生容量、Ｃｅｌ…容量、Ｃａｄ…補助容量、ＹＤＲ１、ＹＤＲ２…走査線駆動回路、１２…コントローラ、１６…有機ＥＬ素子（発光素子）。
【特許請求の範囲】
【請求項１】
発光素子と、前記発光素子に駆動電流を供給する画素回路とを含み、基板上にマトリクス状に配設された複数の画素部と、
前記画素部の配列する行に沿って配置された複数の走査線と、
前記画素部の配列する列に沿って配置された複数の映像信号配線と、
前記画素部の配列する行または列に沿って配置された複数のリセット電源配線と、
前記画素部の配列する行または列に沿って配置された複数の初期化用電源配線と、
高電位電圧電源線および低電位電圧電源線と、
前記複数の走査線に順次制御信号を供給して画素部を行単位で線順次走査する走査線駆動回路と、
前記映像信号配線に前記線順次走査に合せて映像電圧信号を供給する信号線駆動回路と、を具備し、
前記複数の走査線は、第１乃至第７走査線を備え、
前記画素回路は、前記低電位電圧電源線と前記高電位電圧電源線との間で前記表示素子と直列に接続され、第１端子が前記表示素子に接続され第２端子が前記リセット電源配線に接続された駆動トランジスタと、
第１端子が前記高電位電圧電源に接続され、第２端子が前記駆動トランジスタの第２端子に接続され、制御端子が前記第１走査線に接続された出力スイッチと、
前記駆動トランジスタの第１端子と制御端子との間に接続された保持容量と、
第１端子が前記初期化用電源配線に接続され、制御端子が前記第４走査線に接続されたオフリークコントロールスイッチと、
第１端子が前記映像信号配線に接続され、第２端子が前記オフリークコントロールスイッチの第２端子に接続され、制御端子が前記第２走査線に接続され、前記映像信号配線から映像電圧信号を取り込み前記保持容量に保持する第１画素スイッチと、
第１端子が前記オフリークコントロールスイッチの第２端子に接続され、第２端子が前記駆動トランジスタの制御端子に接続され、制御端子が前記第３走査線に接続された第２画素スイッチと、を備え、
前記走査線駆動回路は、前記リセット電源配線毎に設けられ、第１端子がリセット電源に接続され、第２端子が前記リセット電源配線に接続され、制御端子が前記第５走査線に接続された複数のリセットスイッチと、
前記初期化用電源配線毎に設けられ、第１端子が初期化電源に接続され、第２端子が前記初期化用電源配線に接続され、制御端子が前記第６走査線に接続された複数の第１初期化スイッチと、
前記初期化用電源配線毎に設けられ、第１端子がオフリーク制御電源に接続され、第２端子が前記初期化用電源配線に接続され、制御端子が前記第７走査線に接続された複数の第２初期化スイッチを有する表示装置。
【請求項２】
前記第１初期化スイッチと前記第２初期化スイッチとは極性が異なるトランジスタで形成され、前記第１初期化スイッチの制御端子に接続された前記第６走査線と前記第２初期化スイッチの制御端子に接続された前記第７走査線とは共通である請求項１に記載の表示装置。
【請求項３】
前記リセットスイッチの制御端子に接続された前記第５走査線と前記出力スイッチの制御端子に接続された前記第１走査線とは共通である請求項１または請求項２に記載の表示装置。
【請求項４】
前記オフリークコントロールスイッチと第１画素スイッチとは極性が異なるトランジスタで形成され、前記オフリークコントロールスイッチの制御端子に接続された前記第４走査線と前記第１画素スイッチの制御端子に接続された前記第２走査線とは共通である請求項１乃至請求項３のいずれか１項に記載の表示装置。
【請求項５】
前記第１初期化スイッチ、前記第２初期化スイッチ、および前記第２画素スイッチの制御端子に接続された前記第６走査線、前記第７走査線、および前記第３走査線は共通である請求項１乃至請求項４のいずれか１項に記載の表示装置。
【請求項６】
前記出力スイッチは複数の前記画素部に共有されている請求項１乃至請求項５のいずれか１項に記載の表示装置。
【請求項７】
複数の前記画素部は、各行に沿って交互に並んで設けられた赤表示用の画素部、緑表示用の画素部、青表示用の画素部を含み、
前記出力スイッチは、赤表示用の画素部、緑表示用の画素部、青表示用の画素部の３つの画素部に共有されている請求項１乃至請求項６のいずれか１項に記載の表示装置。
【請求項８】
前記初期化用電源配線から前記駆動トランジスタの制御端子に初期化電位を印加し、前記リセット電源配線から前記駆動トランジスタの第１端子にリセット電位を印加して駆動トランジスタを初期化し、
前記駆動トランジスタの制御端子に前記映像信号配線から初期化電位を印加した状態で、前記高電位電圧電源から前記駆動トランジスタに電流を流し、
前記駆動トランジスタの制御端子に前記初期化用電源配線から初期化電位を印加した状態で、前記高電位電圧電源から前記駆動トランジスタに電流を流し、前記駆動トランジスタの閾値オフセットをキャンセルし、
前記映像信号配線から前記駆動トランジスタの制御端子に前記映像電圧信号を書き込むとともに、前記高電位電圧電源線から前記駆動トランジスタを通して前記低電位電圧電源線に電流を流し、
第２画素スイッチの第１端子にオフリーク制御電源からオフリーク制御電位を印加した状態で、前記高電位電圧電源線から前記駆動トランジスタを通して前記映像電圧信号に応じた駆動電流を前記表示素子に供給する、表示装置の駆動方法。
【請求項９】
１水平期間内に、前記信号線駆動回路から初期化用電圧信号、赤用映像電圧信号、緑用映像電圧信号、青用映像電圧信号を順次出力する請求項８項に記載の表示装置の駆動方法。
【請求項１０】
陰極が低電位電源配線に接続された発光素子と、ソース電極が高電位電源配線に接続された駆動トランジスタと、ソース電極が前記駆動トランジスタのドレイン電極に接続され、ドレイン電極が前記発光素子の陽極に接続された出力スイッチと、を含む画素回路と、前記画素回路の動作を制御する制御手段と、を備えた表示装置の駆動方法であって、
前記制御手段は、前記発光素子の発光期間を複数の期間に分割し、
複数の期間のそれぞれにおいて前記出力スイッチをオンおよびオフする動作を制御して前記発光素子の発光時間を制御し、
前記複数の期間数がブランキング期間を加えた１垂直期間内の全水平期間数とゲートライン数との公約数である表示装置の駆動方法。
【請求項１１】
前記発光期間分割数の２倍の値は、ブランキング期間を加えた１垂直期間内の全水平期間数とゲートライン数との公約数でない請求項１０記載の表示装置の駆動方法。
【請求項１】
発光素子と、前記発光素子に駆動電流を供給する画素回路とを含み、基板上にマトリクス状に配設された複数の画素部と、
前記画素部の配列する行に沿って配置された複数の走査線と、
前記画素部の配列する列に沿って配置された複数の映像信号配線と、
前記画素部の配列する行または列に沿って配置された複数のリセット電源配線と、
前記画素部の配列する行または列に沿って配置された複数の初期化用電源配線と、
高電位電圧電源線および低電位電圧電源線と、
前記複数の走査線に順次制御信号を供給して画素部を行単位で線順次走査する走査線駆動回路と、
前記映像信号配線に前記線順次走査に合せて映像電圧信号を供給する信号線駆動回路と、を具備し、
前記複数の走査線は、第１乃至第７走査線を備え、
前記画素回路は、前記低電位電圧電源線と前記高電位電圧電源線との間で前記表示素子と直列に接続され、第１端子が前記表示素子に接続され第２端子が前記リセット電源配線に接続された駆動トランジスタと、
第１端子が前記高電位電圧電源に接続され、第２端子が前記駆動トランジスタの第２端子に接続され、制御端子が前記第１走査線に接続された出力スイッチと、
前記駆動トランジスタの第１端子と制御端子との間に接続された保持容量と、
第１端子が前記初期化用電源配線に接続され、制御端子が前記第４走査線に接続されたオフリークコントロールスイッチと、
第１端子が前記映像信号配線に接続され、第２端子が前記オフリークコントロールスイッチの第２端子に接続され、制御端子が前記第２走査線に接続され、前記映像信号配線から映像電圧信号を取り込み前記保持容量に保持する第１画素スイッチと、
第１端子が前記オフリークコントロールスイッチの第２端子に接続され、第２端子が前記駆動トランジスタの制御端子に接続され、制御端子が前記第３走査線に接続された第２画素スイッチと、を備え、
前記走査線駆動回路は、前記リセット電源配線毎に設けられ、第１端子がリセット電源に接続され、第２端子が前記リセット電源配線に接続され、制御端子が前記第５走査線に接続された複数のリセットスイッチと、
前記初期化用電源配線毎に設けられ、第１端子が初期化電源に接続され、第２端子が前記初期化用電源配線に接続され、制御端子が前記第６走査線に接続された複数の第１初期化スイッチと、
前記初期化用電源配線毎に設けられ、第１端子がオフリーク制御電源に接続され、第２端子が前記初期化用電源配線に接続され、制御端子が前記第７走査線に接続された複数の第２初期化スイッチを有する表示装置。
【請求項２】
前記第１初期化スイッチと前記第２初期化スイッチとは極性が異なるトランジスタで形成され、前記第１初期化スイッチの制御端子に接続された前記第６走査線と前記第２初期化スイッチの制御端子に接続された前記第７走査線とは共通である請求項１に記載の表示装置。
【請求項３】
前記リセットスイッチの制御端子に接続された前記第５走査線と前記出力スイッチの制御端子に接続された前記第１走査線とは共通である請求項１または請求項２に記載の表示装置。
【請求項４】
前記オフリークコントロールスイッチと第１画素スイッチとは極性が異なるトランジスタで形成され、前記オフリークコントロールスイッチの制御端子に接続された前記第４走査線と前記第１画素スイッチの制御端子に接続された前記第２走査線とは共通である請求項１乃至請求項３のいずれか１項に記載の表示装置。
【請求項５】
前記第１初期化スイッチ、前記第２初期化スイッチ、および前記第２画素スイッチの制御端子に接続された前記第６走査線、前記第７走査線、および前記第３走査線は共通である請求項１乃至請求項４のいずれか１項に記載の表示装置。
【請求項６】
前記出力スイッチは複数の前記画素部に共有されている請求項１乃至請求項５のいずれか１項に記載の表示装置。
【請求項７】
複数の前記画素部は、各行に沿って交互に並んで設けられた赤表示用の画素部、緑表示用の画素部、青表示用の画素部を含み、
前記出力スイッチは、赤表示用の画素部、緑表示用の画素部、青表示用の画素部の３つの画素部に共有されている請求項１乃至請求項６のいずれか１項に記載の表示装置。
【請求項８】
前記初期化用電源配線から前記駆動トランジスタの制御端子に初期化電位を印加し、前記リセット電源配線から前記駆動トランジスタの第１端子にリセット電位を印加して駆動トランジスタを初期化し、
前記駆動トランジスタの制御端子に前記映像信号配線から初期化電位を印加した状態で、前記高電位電圧電源から前記駆動トランジスタに電流を流し、
前記駆動トランジスタの制御端子に前記初期化用電源配線から初期化電位を印加した状態で、前記高電位電圧電源から前記駆動トランジスタに電流を流し、前記駆動トランジスタの閾値オフセットをキャンセルし、
前記映像信号配線から前記駆動トランジスタの制御端子に前記映像電圧信号を書き込むとともに、前記高電位電圧電源線から前記駆動トランジスタを通して前記低電位電圧電源線に電流を流し、
第２画素スイッチの第１端子にオフリーク制御電源からオフリーク制御電位を印加した状態で、前記高電位電圧電源線から前記駆動トランジスタを通して前記映像電圧信号に応じた駆動電流を前記表示素子に供給する、表示装置の駆動方法。
【請求項９】
１水平期間内に、前記信号線駆動回路から初期化用電圧信号、赤用映像電圧信号、緑用映像電圧信号、青用映像電圧信号を順次出力する請求項８項に記載の表示装置の駆動方法。
【請求項１０】
陰極が低電位電源配線に接続された発光素子と、ソース電極が高電位電源配線に接続された駆動トランジスタと、ソース電極が前記駆動トランジスタのドレイン電極に接続され、ドレイン電極が前記発光素子の陽極に接続された出力スイッチと、を含む画素回路と、前記画素回路の動作を制御する制御手段と、を備えた表示装置の駆動方法であって、
前記制御手段は、前記発光素子の発光期間を複数の期間に分割し、
複数の期間のそれぞれにおいて前記出力スイッチをオンおよびオフする動作を制御して前記発光素子の発光時間を制御し、
前記複数の期間数がブランキング期間を加えた１垂直期間内の全水平期間数とゲートライン数との公約数である表示装置の駆動方法。
【請求項１１】
前記発光期間分割数の２倍の値は、ブランキング期間を加えた１垂直期間内の全水平期間数とゲートライン数との公約数でない請求項１０記載の表示装置の駆動方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【公開番号】特開２０１１−１４５６２２（Ｐ２０１１−１４５６２２Ａ）
【公開日】平成２３年７月２８日（２０１１．７．２８）
【国際特許分類】
【出願番号】特願２０１０−８４５６（Ｐ２０１０−８４５６）
【出願日】平成２２年１月１８日（２０１０．１．１８）
【出願人】（３０２０２０２０７）東芝モバイルディスプレイ株式会社 (2,170)
【Ｆターム（参考）】
【公開日】平成２３年７月２８日（２０１１．７．２８）
【国際特許分類】
【出願日】平成２２年１月１８日（２０１０．１．１８）
【出願人】（３０２０２０２０７）東芝モバイルディスプレイ株式会社 (2,170)
【Ｆターム（参考）】
[ Back to top ]