表示装置及び電子機器
【課題】画素の輝度劣化を補償可能な表示装置を提供する。
【解決手段】画面部1を構成する画素は、走査線から供給された制御信号に応じて選択されたとき、信号線から映像信号を取り込み、且つ取り込んだ映像信号に応じて発光する。光センサー8は、各画素の発光輝度を検出して対応する輝度信号を出力する。信号処理部10は、光センサー8から出力された輝度信号に応じて映像信号を補正し且つ補正された映像信号を駆動部のドライバに供給する。パネル0は、画面部1が複数の領域に区画されており、各領域に対応して光センサー8が配されている。各光センサー8は、対応する領域に属する画素の発光輝度を検出して対応する輝度信号を信号処理部10に供給する。
【解決手段】画面部1を構成する画素は、走査線から供給された制御信号に応じて選択されたとき、信号線から映像信号を取り込み、且つ取り込んだ映像信号に応じて発光する。光センサー8は、各画素の発光輝度を検出して対応する輝度信号を出力する。信号処理部10は、光センサー8から出力された輝度信号に応じて映像信号を補正し且つ補正された映像信号を駆動部のドライバに供給する。パネル0は、画面部1が複数の領域に区画されており、各領域に対応して光センサー8が配されている。各光センサー8は、対応する領域に属する画素の発光輝度を検出して対応する輝度信号を信号処理部10に供給する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、画素毎に配した発光素子を電流駆動して画像を表示する表示装置に関する。またかかる表示装置を用いた電子機器に関する。詳しくは、各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって有機ELなどの発光素子に通電する電流量を制御する、いわゆるアクティブマトリクス型の表示装置の駆動方式に関する。
【背景技術】
【0002】
表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機EL素子を画素に用いた有機ELディスプレイなどにおいても同様であるが、液晶画素と異なり有機EL素子は自発光素子である。その為、有機ELディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル(階調)はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。
【0003】
有機ELディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子(一般には薄膜トランジスタ、TFT)によって制御するものであり、以下の特許文献に記載がある。
【特許文献1】特開2003−255856
【特許文献2】特開2003−271095
【特許文献3】特開2004−133240
【特許文献4】特開2004−029791
【特許文献5】特開2004−093682
【特許文献6】特開2006−215213
【発明の開示】
【発明が解決しようとする課題】
【0004】
従来の表示装置は、基本的に画面部と駆動部とで構成されている。画面部は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とからなる。駆動部は画面部の周辺に配され、各走査線に順次制御信号を供給するスキャナと、各信号線に映像信号を供給するドライバとを有する。画面部の各画素は、対応する走査線から供給された制御信号に応じて選択されたとき、対応する信号線から映像信号を取り込み、且つ取り込んだ映像信号に応じて発光する。
【0005】
各画素は発光素子として例えば有機ELデバイスを含んでいる。この発光素子は経時的に電流/輝度特性が劣化する傾向がある。これにより、有機ELディスプレイの各画素は時間の経過と共に輝度が低下していくという課題がある。輝度劣化の程度は、各画素の累積発光時間に依存している。画面上で各画素の累積発光時間が異なる場合輝度のムラが生じ、いわゆる「焼き付き」という画質不良が生じる恐れがある。
【課題を解決するための手段】
【0006】
上述した従来の技術の課題に鑑み、本発明は画素の輝度劣化を補償可能な表示装置を提供することを目的とする。係る目的を達成するために以下の手段を講じた。即ち本発明に係る表示装置は、画面部と、駆動部と、信号処理部とからなる。前記画面部は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素と、光センサーとを有するパネルからなる。前記駆動部は、各走査線に順次制御信号を供給するスキャナと、各信号線に映像信号を供給するドライバとを有する。前記画素は、該走査線から供給された制御信号に応じて選択されたとき、該信号線から映像信号を取り込み、且つ取り込んだ映像信号に応じて発光する。前記光センサーは、各画素の発光輝度を検出して対応する輝度信号を出力する。前記信号処理部は、該光センサーから出力された輝度信号に応じて映像信号を補正し且つ補正された映像信号を該駆動部のドライバに供給する。前記パネルは、該画面部が複数の領域に区画されており、各領域に対応して光センサーが配されている。各光センサーは、対応する領域に属する画素の発光輝度を検出して対応する輝度信号を該信号処理部に供給する。
【0007】
好ましくは前記光センサーは、対応する領域の中心に配されている。又前記信号処理部は、該画面部に映像を表示する表示期間では通常の映像信号をドライバに供給し、映像を表示しない非表示期間に含まれる検出期間では、輝度検出用の映像信号をドライバに供給する。又前記信号処理部は、フレーム単位で前記検出用の映像信号を供給し、前記検出用の映像信号は、1フレームで検出対象となる画素のみを発光させ残りの画素は非発光の状態にする。又前記信号処理部は、検出対象となる画素とその発光輝度を検出する光センサーとの間の距離に応じて、該画素に書込むべき検出用の映像信号のレベルを設定し、以って該画素が光センサーから離れるほどその発光輝度が大きくなる。又前記信号処理部は、検出対象となる画素とその発光輝度を検出する光センサーとの間の距離に応じて、該画素の1フレームに占める発光時間の割合を設定し、以って光センサーから該画素が離れるほど該光センサーの受光する量が大きくなる。又前記信号処理部は、初期に該光センサーから出力された第1の輝度信号と、初期から所定時間経過後に該光センサーから出力された第2の輝度信号とを比較して画素毎に発光輝度の低下分を求める。更に求めた発光輝度の低下分を補償するように映像信号を補正して該駆動部のドライバに出力する。
【発明の効果】
【0008】
本発明によれば、信号処理部は、光センサーから出力された輝度信号に応じて映像信号を補正し且つ補正された映像信号を駆動部のドライバに供給している。係る構成により、画素の輝度劣化を映像信号の補正で補うことが可能なり、従来問題となっていた「焼き付き」などの画質不良を防ぐことができる。
【0009】
特に本発明では、光センサーは各画素の発光輝度を検出して対応する輝度信号を出力している。個々の画素毎に発光輝度を検出しているため、画面上で局所的な輝度ムラが表れる場合などでも、画素単位で映像信号の補正を行うことにより、局所的な輝度ムラを修正できる。本発明では、画面部を区画して、各区画毎に光センサーを配している。各区画は、対応する光センサーが発光輝度の検出が可能な範囲で、多数の画素を含んでいる。本発明によれば、個々の画素の発光輝度を検出するために各画素に対応して光センサーを設ける必要がなく、光センサーの必要な個数を画素の総数に比べて格段に少なくでき、表示パネル構造の簡素化並びに低コスト化を実現することができる。
【発明を実施するための最良の形態】
【0010】
以下、本発明を実施するための最良の形態(以下実施形態とする)について説明する。なお説明は以下の順序で行う。
第一実施形態
第二実施形態
第三実施形態
第四実施形態
第五実施形態
応用形態
【0011】
〈第一実施形態〉
[パネルの全体構成]
図1は、本発明に係る表示装置の主要部となるパネルを示す全体構成図である。図示するように、本表示装置は、画素アレイ部1(画面部)とこれを駆動する駆動部とからなる。画素アレイ部1は、行状の走査線WSと、列状の信号線(信号ライン)SLと、両者が交差する部分に配された行列状の画素2と、各画素2の各行に対応して配された給電線(電源ライン)VLとを備えている。なお本例は、各画素2にRGB三原色のいずれかが割り当てられており、カラー表示が可能である。但し本発明はこれに限られるものではなく、単色表示のデバイスも含む。駆動部は、各走査線WSに順次制御信号を供給して画素2を行単位で線順次走査するライトスキャナ4と、この線順次走査に合わせて各給電線VLに第1電位と第2電位で切換る電源電圧を供給する電源スキャナ6と、この線順次走査に合わせて列状の信号線SLに映像信号となる信号電位と基準電位を供給する水平セレクタ(信号ドライバ)3とを備えている。
【0012】
[画素の回路構成]
図2は、図1に示した表示装置に含まれる画素2の具体的な構成及び結線関係を示す回路図である。図示するように、この画素2は有機ELデバイスなどで代表される発光素子ELと、サンプリングトランジスタTr1と、ドライブトランジスタTrdと、画素容量Csとを含む。サンプリングトランジスタTr1は、その制御端(ゲート)が対応する走査線WSに接続し、一対の電流端(ソース及びドレイン)の片方が対応する信号線SLに接続し、他方がドライブトランジスタTrdの制御端(ゲートG)に接続する。ドライブトランジスタTrdは、一対の電流端(ソースS及びドレイン)の一方が発光素子ELに接続し、他方が対応する給電線VLに接続している。本例では、ドライブトランジスタTrdがNチャネル型であり、そのドレインが給電線VLに接続する一方、ソースSが出力ノードとして発光素子ELのアノードに接続している。発光素子ELのカソードは所定のカソード電位Vcathに接続している。画素容量CsはドライブトランジスタTrdの片方の電流端であるソースSと制御端であるゲートGの間に接続している。
【0013】
かかる構成において、サンプリングトランジスタTr1は走査線WSから供給された制御信号に応じて導通し、信号線SLから供給された信号電位をサンプリングして画素容量Csに保持する。ドライブトランジスタTrdは、第1電位(高電位Vdd)にある給電線VLから電流の供給を受け画素容量Csに保持された信号電位に応じて駆動電流を発光素子ELに流す。ライトスキャナ4は、信号線SLが信号電位にある時間帯にサンプリングトランジスタTr1を導通状態にするため、所定のパルス幅の制御信号を制御線WSに出力し、以って画素容量Csに信号電位を保持すると同時にドライブトランジスタTrdの移動度μに対する補正を信号電位に加える。この後ドライブトランジスタTrdは画素容量Csに書き込まれた信号電位Vsigに応じた駆動電流を発光素子ELに供給し、発光動作に入る。
【0014】
本画素回路2は、上述した移動度補正機能に加え閾電圧補正機能も備えている。即ち電源スキャナ6は、サンプリングトランジスタTr1が信号電位Vsigをサンプリングする前に、第1タイミングで給電線VLを第1電位(高電位Vdd)から第2電位(低電位Vss)に切換える。またライトスキャナ4は同じくサンプリングトランジスタTr1が信号電位Vsigをサンプリングする前に、第2タイミングでサンプリングトランジスタTr1を導通させて信号線SLから基準電位VrefをドライブトランジスタTrdのゲートGに印加すると共にドライブトランジスタTrdのソースSを第2電位(Vss)にセットする。電源スキャナ6は第2タイミングの後の第3タイミングで給電線VLを第2電位Vssから第1電位Vddに切換えて、ドライブトランジスタTrdの閾電圧Vthに相当する電圧を画素容量Csに保持する。かかる閾電圧補正機能により、本表示装置は画素毎にばらつくドライブトランジスタTrdの閾電圧Vthの影響をキャンセルすることができる。
【0015】
本画素回路2は、さらにブートストラップ機能も備えている。即ちライトスキャナ4は画素容量Csに信号電位Vsigが保持された段階で走査線WSに対する制御信号の印加を解除し、サンプリングトランジスタTr1を非道通状態にしてドライブトランジスタTrdのゲートGを信号線SLから電気的に切り離し、以ってドライブトランジスタTrdのソースSの電位変動にゲートGの電位が連動し、ゲートGとソースS間の電圧Vgsを一定に維持することができる。
【0016】
[タイミングチャート1]
図3は、図2に示した画素回路2の動作説明に供するタイミングチャートである。時間軸を共通にして、走査線WSの電位変化、給電線VLの電位変化及び信号線SLの電位変化を表している。またこれらの電位変化と並行に、ドライブトランジスタのゲートG及びソースSの電位変化も表してある。
【0017】
走査線WSには、サンプリングトランジスタTr1をオンするための制御信号パルスが印加される。この制御信号パルスは画素アレイ部の線順次走査に合わせて1フレーム(1f)周期で走査線WSに印加される。この制御信号パルスは一水平走査周期(1H)の間に二発のパルスを含んでいる。最初のパルスを第一パルスP1とし、後続のパルスを第二パルスP2と呼ぶ場合がある。給電線VLは同じように1フレーム周期(1f)で高電位Vddと低電位Vssとの間で切換る。信号線SLには一水平走査周期(1H)内で信号電位Vsigと基準電位Vrefが切換る映像信号を供給している。
【0018】
図3のタイミングチャートに示すように、画素は前のフレームの発光期間から当該フレームの非発光期間に入り、そのあと当該フレームの発光期間となる。この非発光期間で準備動作、閾電圧補正動作、信号書込動作、移動度補正動作などを行う。
【0019】
前フレームの発光期間では、給電線VLが高電位Vddにあり、ドライブトランジスタTrdが駆動電流Idsを発光素子ELに供給している。駆動電流Idsは高電位Vddにある給電線VLからドライブトランジスタTrdを介して発光素子ELを通り、カソードラインに流れ込んでいる。
【0020】
続いて当該フレームの非発光期間に入るとまずタイミングT1で給電線VLを高電位Vddから低電位Vssに切換える。これにより給電線VLはVssまで放電され、さらにドライブトランジスタTrdのソースSの電位はVssまで下降する。これにより発光素子ELのアノード電位(即ちドライブトランジスタTrdのソース電位)は逆バイアス状態となるため、駆動電流が流れなくなり消灯する。またドライブトランジスタのソースSの電位降下に連動してゲートGの電位も降下する。
【0021】
続いてタイミングT2になると、走査線WSを低レベルから高レベルに切換えることで、サンプリングトランジスタTr1が導通状態になる。この時信号線SLは基準電位Vrefにある。よってドライブトランジスタTrdのゲートGの電位は導通したサンプリングトランジスタTr1を通じて信号線SLの基準電位Vrefとなる。この時ドライブトランジスタTrdのソースSの電位はVrefよりも十分低い電位Vssにある。この様にしてドライブトランジスタTrdのゲートGとソースSとの間の電圧VgsがドライブトランジスタTrdの閾電圧Vthより大きくなるように、初期化される。タイミングT1からタイミングT3までの期間T1‐T3はドライブトランジスタTrdのゲートG/ソースS間電圧Vgsを予めVth以上に設定する準備期間である。
【0022】
この後タイミングT3になると、給電線VLが低電位Vssから高電位Vddに遷移し、ドライブトランジスタTrdのソースSの電位が上昇を開始する。やがてドリライブトランジスタTrdのゲートG/ソースS間電圧Vgsが閾電圧Vthとなった所で電流がカットオフする。この様にしてドライブトランジスタTrdの閾電圧Vthに相当する電圧が画素容量Csに書き込まれる。これが閾電圧補正動作である。この時電流がもっぱら画素容量Cs側に流れ、発光素子ELには流れないようにするため、発光素子ELがカットオフとなるようにカソード電位Vcathを設定しておく。
【0023】
タイミングT4では走査線WSがハイレベルからローレベルに戻る。換言すると、走査線WSに印加された第一パルスP1が解除され、サンプリングトランジスタはオフ状態になる。以上の説明から明らかなように、第一パルスP1は閾電圧補正動作を行うために、サンプリングトランジスタTr1のゲートに印加される。
【0024】
この後信号線SLが基準電位Vrefから信号電位Vsigに切り換る。続いてタイミングT5で走査線WSが再びローレベルからハイレベルに立上る。換言すると第二パルスP2がサンプリングトランジスタTr1のゲートに印加される。これによりサンプリングトランジスタTr1は再びオンし、信号線SLから信号電位Vsigをサンプリングする。よってドライブトランジスタTrdのゲートGの電位は信号電位Vsigになる。ここで発光素子ELは始めカットオフ状態(ハイインピーダンス状態)にあるためドライブトランジスタTrdのドレインとソースの間に流れる電流は専ら画素容量Csと発光素子ELの等価容量に流れ込み充電を開始する。この後サンプリングトランジスタTr1がオフするタイミングT6までに、ドライブトランジスタTrdのソースSの電位はΔVだけ上昇する。この様にして映像信号の信号電位VsigがVthに足し込まれる形で画素容量Csに書き込まれる共に、移動度補正用の電圧ΔVが画素容量Csに保持された電圧から差し引かれる。よってタイミングT5からタイミングT6まで期間T5‐T6が信号書込期間&移動度補正期間となる。換言すると、走査線WSに第二パルスP2が印加されると、信号書込動作及び移動度補正動作が行われる。信号書込期間&移動度補正期間T5‐T6は、第二パルスP2のパルス幅に等しい。即ち第二パルスP2のパルス幅が移動度補正期間を規定している。
【0025】
この様に信号書込期間T5‐T6では信号電にVsigの書込みと補正量ΔVの調整が同時に行われる。Vsigが高いほどドライブトランジスタTrdが供給する電流Idsは大きくなり、ΔVの絶対値も大きくなる。従って発光輝度レベルに応じた移動度補正が行われる。Vsigを一定とした場合、ドライブトランジスタTrdの移動度μが大きいほどΔVの絶対値が大きくなる。換言すると移動度μが大きいほど画素容量Csに対する負帰還量ΔVが大きくなるので、画素毎の移動度μのばらつきを取り除くことができる。
【0026】
最後にタイミングT6になると、前述したように走査線WSが低レベル側に遷移し、サンプリングトランジスタTr1はオフ状態となる。これによりドライブトランジスタTrdのゲートGは信号線SLから切り離される。このときドレイン電流Idsが発光素子ELを流れ始める。これにより発光素子ELのアノード電位は駆動電流Idsに応じて上昇する。発光素子ELのアノード電位の上昇は、即ちドライブトランジスタTrdのソースSの電位上昇に他ならない。ドライブトランジスタTrdのソースSの電位が上昇すると、画素容量Csのブートストラップ動作によりドライブトランジスタTrdのゲートGの電位も連動して上昇する。ゲート電位の上昇量はソース電位の上昇量に等しくなる。ゆえに発光期間中ドライブトランジスタTrdのゲートG/ソースS間の入力電圧Vgsは一定に保持される。このゲート電圧Vgsの値は信号電位Vsigに閾電圧Vth及び移動量μの補正をかけたものとなっている。ドライブトランジスタTrdは飽和領域で動作する。即ちドライブトランジスタTrdは、ゲートG/ソースS間の入力電圧Vgsに応じた駆動電流Idsを出力する。このゲート電圧Vgsの値は信号電位Vsigに閾電圧Vth及び移動量μの補正をかけたものとなっている。
【0027】
[タイミングチャート2]
図4は、図2に示した画素回路2の動作説明に供する他のタイミングチャートである。基本的には図2に示したタイミングチャートと同様であり、対応する部分には対応する参照番号を付してある。異なる点は、閾電圧補正動作を複数の水平期間に渡って時分割的に繰り返し行っていることである。図4のタイミングチャートの例では、1H期間毎のVth補正動作を2回行っている。画面部が高精細化すると、画素数が増えこれに伴って走査線数も増加する。走査線本数の増加により1H期間が短くなる。このように線順次走査が高速化すると、1H期間ではVth補正動作が完了しない場合がある。そこで図4のタイミングチャートでは、閾電圧補正動作を時分割的に2回行って、ドライブトランジスタTrdのゲートGとソースSとの間の電位Vgsが確実にVthまで初期化できるようにしている。なお、Vth補正の繰り返し回数は2回に限られるものではなく、必要に応じ時分割数を増やすことができる。
【0028】
[表示装置の全体構成]
図5は、本発明に係る表示装置の全体構成を示す模式的なブロック図である。図示するように、本表示装置は、基本的に画面部1と、駆動部と、信号処理部10とからなる。画面部(画素アレイ部)1は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素と、光センサー8とを有するパネル0からなる。駆動部は、各走査線に順次制御信号を供給するスキャナと、各信号線に映像信号を供給するドライバとを有する。本実施形態ではスキャナやドライバは、画面部1を囲むようにパネル0上に搭載されている。
【0029】
画面部1に含まれる個々の画素は、対応する走査線から供給された制御信号に応じて選択されたとき、対応する信号線から映像信号を取り込み、且つ取り込んだ映像信号に応じて発光する。光センサー8は、各画素の発光輝度を検出して対応する輝度信号を出力する。なお本実施形態では、光センサー8はパネル0の裏面側(発光面とは反対側)に搭載されている。
【0030】
信号処理部(DSP)10は、光センサー8から出力された輝度信号に応じて映像信号を補正し、且つ補正された映像信号を駆動部のドライバに供給する。本実施形態では、光センサー8と信号処理部10との間にADコンバータ(ADC)9が挿入されている。このADC9は、光センサー8から出力されたアナログの輝度信号をデジタルの輝度信号(輝度データ)に変換して、デジタル信号処理部(DSP)10に供給している。
【0031】
本発明の特徴事項として、パネル0は、画面部(画素アレイ部)1が複数の領域に区画されており、各領域に対応して光センサー8が配されている。各光センサー8は、対応する領域に属する画素の発光輝度を検出して対応する輝度信号を信号処理部10に供給する。好ましくは光センサー8は、対応する領域の中心に配されている。
【0032】
信号処理部10は、画面部1に映像表示する表示期間では通常の映像信号をドライバに供給し、映像表示しない非表示期間に含まれる検出期間では、輝度検出用の映像信号をドライバに供給する。信号処理部10は、フレーム単位(もしくはフィールド単位)で検出用の映像信号を供給する。検出用の映像信号は、1フレーム(又は1フィールド)で検出対象となる画素のみを発光させ残りの画素は非発光状態にする。信号処理部10は、初期(例えば製品の工場出荷時)に光センサー8から出力された第一の輝度信号と、初期から所定時間経過後に光センサー8から出力された第二の輝度信号とを比較して画素毎に発光輝度の低下分を求め、且つ求めた発光輝度の低下分を補償するように映像信号を補正して駆動部のドライバに出力する。
【0033】
以上の説明から明らかなように、本発明ではパネル0に光センサー8を設ける。この光センサー8を用いて、個々の画素の輝度劣化を測定し、その劣化度合いに合わせて映像信号のレベルを調整する。これにより「焼き付き」を修正した画像を画面部1に表示することができる。特に本発明では、複数の画素当たり1つの光センサー8を配置している。これにより光センサー数を大幅に削減することができ、焼き付き補正システムの低コスト化が可能となる。
【0034】
[変形例]
図6は、図5に示した第一実施形態に係る表示装置の変形例を示すブロック図である。理解を容易にするため、図5に示した構成と対応する部分には対応する参照番号を付してある。異なる点は、光センサー8をパネル0の裏面側ではなく表面側に配置したことである。裏面側に比べ表面側に光センサー8を配置すると、受光量が増えるという有利な点がある。しかし、パネル0の表面側に光センサー8を配置すると、一部の画素の発光が犠牲になるという短所が生じる。
【0035】
[パネルの構成]
図7は、図5に示した表示装置に含まれるパネルの構成を示す模式的な平面図並びに断面図である。図示するように、パネル0の中央に画面部(画素アレイ部)1が配されている。図示しないが画面部1を囲むパネル0の周辺部(額縁部)にはドライバやスキャナなどの駆動部も搭載されている。但し本発明はこれに限られるものではなく、駆動部はパネル0と別体に設けてもよい。
【0036】
画面部1は複数の領域1Aに区画されている。各領域1Aに対応して光センサー8が配されている。光センサー8は、対応する領域1Aに属する画素2の発光輝度を検出して対応する輝度信号を信号処理部(図示せず)に供給する。
【0037】
図示の例では画素が15行×20列で行列状に配されている。この画素アレイが12の領域に区画されている。各領域1Aには5行×5列=25個の画素2が含まれている。25個の画素2に対して1個の光センサー1を配置している。1個の画素2に1個の光センサー8を形成する場合に比べ、必要な光センサー8の個数を大幅に削減することができる。
【0038】
[パネルの断面構造]
図8は、図7に示したパネルの断面構造を示す。パネル0は、下側のガラス基板101と上側のガラス基板108を重ねた構成となっている。ガラス基板101の上にTFTプロセスで集積回路102が形成されている。この集積回路102は、図2に示した画素回路の集合である。この集積回路102の上には、発光素子ELのアノード103が画素毎に分かれて形成されている。また個々のアノード103を集積回路102側に接続するための配線106も形成されている。アノード103の上に有機EL材料などからなる発光層104が形成されている。その上にカソード105が全面的に形成されている。カソード105とアノード103と両者の間に保持された発光層104とで発光素子を形成している。カソード105の上には封止層107を介してガラス基板108が接合している。
【0039】
有機EL発光素子は、自発光のデバイスである。その発光方向はパネル0の表面方向(上側のガラス基板108の方向)が大部分である。しかしながら実際には、図示するように斜めに発光する成分や、パネル0の内部にて反射散乱を繰り返し、パネル0の裏側(下側ガラス基板101の方向)に抜ける光もある。図5に示した例では、パネル0の裏面に光センサーが搭載されており、発光素子からパネル0の裏面側に抜ける発光を検出している。この場合、光センサー直上の画素の発光ばかりではく、直上からずれた周辺の画素の発光輝度も測定できる。
【0040】
[光センサーの受光量分布]
図9は、光センサーの受光量分布を示すグラフである。(X)は、行方向の受光分布を表している。横軸に光センサーからの距離を画素数で表し、縦軸にセンサー出力電圧を表している。センサー出力電圧は受光量に比例している。グラフから明らかなように、光センサーはその中心に位置する画素(光センサーの直上に位置する画素)ばかりではなく、中心から離れた画素からの発光もある程度受光し、対応する輝度信号を出力していることがわかる。
【0041】
(Y)は光センサーの列方向に沿った受光量分布を表している。(X)に示した行方向の受光量分布と同じく、列方向についても中心画素ばかりでなく周辺画素からの発光をある程度受光して、対応する輝度信号を出力できることがわかる。
【0042】
このように光センサーの受光量分布にある程度領域的な幅があることを利用して、本発明では複数の画素に対して1つの光センサーを配置する。これにより光センサー数を大幅に削減することができ、焼き付き補正システムの大幅な低コスト化が可能である。図9に示した光センサーの受光量分布(受光強度分布)を考慮すると、1つの光センサーが測定する範囲(領域)は、その光センサーに対して上下左右に均等な範囲であることが望ましい。換言すると、光センサーは区画化された領域の中心に配置することが望ましい。
【0043】
[発光輝度の検出動作]
図10は、画素輝度の検出動作を示す模式図である。図示するように、本実施形態では点順次方式で個々の画素の発光輝度検出を行っている。点順次動作の進行方向は、各領域1Aにおいて、左上の画素から右下の画素までラスター方式で行う。
【0044】
最初のフレーム1で領域1Aの左上に位置する画素2を発光させる一方、領域1Aに属する残りの画素2は全て非発光状態にする。これにより、領域1Aの中心に位置する光センサー8は、領域1Aの左上隅に位置する画素2の発光輝度を検出できる。
【0045】
次のフレーム2に進むと、左上から2番目の画素2のみが発光し、その輝度を検出する。以下順に進行し、フレーム5では右上隅に位置する画素2の発光輝度が検出できる。続いてフレーム6では2行目の画素の発光輝度検出が行われ、フレーム7から順にフレーム10に進む。フレーム10では上から2行目で右端に位置する画素2の発光輝度が検出できる。このようにしてフレーム1からフレーム25で、領域1Aに属する25個の画素2の発光輝度を点順次で検出可能である。例えばフレーム周波数を30Hzとすると、約1秒弱で領域1Aに属する画素2の発光輝度を検出できる。この線順次走査を全ての領域1Aで並行に行えば、全体としても1秒弱の時間で発光輝度検出を行える。以上の説明から明らかなように、本発明では1つの光センサー8に対して受光可能な領域1Aに含まれる画素2を、1画素ずつ点順次に発光させている。なおカラー表示装置の場合、1画素に含まれる発光素子はRGBいずれかの光を発光する。この場合、個々の色の画素(サブピクセル)毎に発光輝度の検出を行うことが望ましい。場合によっては、RGB3色のサブピクセルを合わせたピクセル毎に発光輝度検出を行うこともできる。点順次検出における個々の画素の発光制御は、パネル0に入力する映像信号にて行い、画素の動作タイミングは通常の画像表示時と同様にする。すなわち信号処理部は、フレーム単位で検出用の映像信号を供給する。この検出用の映像信号は、1フレームで検出対象となる画素のみを発光させ残りの画素は非発光の状態にするものである。このような点順次走査により、1つの光センサーにて複数の画素の輝度データを順番に得ることができる。
【0046】
[焼き付き現象]
図11は、本発明が処理対象とする「焼き付き」を説明する模式図である。(A1)は、焼き付きの原因となるパターン表示を表している。画面部1に例えば図示のようなウィンドウを表示する。白抜きのウィンドウの部分の画素は高輝度で発光を持続する一方、周辺の黒枠部分の画素は非発光状態に置かれる。このウィンドウパターンが長時間に亘って表示されると、白抜き部分の画素の輝度劣化が進行する一方、黒枠部分の画素の輝度劣化は相対的に進行が遅い。
【0047】
(A2)は、(A1)に示したウィンドウパターン表示を消去して、画面部1に全面ベタのラスター表示を行った状態を表している。局所的な輝度劣化がなければ、画面部1にラスター表示を行うと全面均一な輝度分布が得られるはずである。しかし実際には前に白抜き表示した中央部分の画素の輝度劣化が進行しているため、中央部分の輝度が周辺部分の輝度に比べて低くなってしまい、図示のように「焼き付き」となって表れる。
【0048】
[焼き付き補正処理]
図12は、図11に示した「焼き付き」の補正動作を示す模式図である。(O)は本表示装置の信号処理部に外部から入力される映像信号を表している。図示の例では、全面ベタの映像信号である。
【0049】
(A)は、もともと図11に示したような「焼き付き」が生じている画面部に、(O)で示した映像信号を表示した場合の輝度分布を表している。全面ベタの映像信号を入力しても、パネルの画面部に局所的な焼き付きがあるので、中央の窓の部分の輝度が周辺の枠の部分に比べて暗くなっている。
【0050】
(B)は外部から入力した映像信号(O)を各画素の発光輝度の検出結果に従って補正した映像信号を表している。(B)に示した焼き付け補正後の映像信号は、中央の窓部の画素に書き込まれる映像信号のレベルが相対的に高く補正され、周辺の枠の部分の画素に書き込まれる映像信号のレベルは相対的に低く補正されている。このように(A)で示した焼き付きによる負の輝度分布をキャンセルするように、(B)で示した正の輝度分布を有する映像信号となるように補正する。
【0051】
(C)は、焼き付き補正後の映像信号を画面部に表示した状態を模式的に表している。パネルの画面部に残された焼き付きによる不均衡な輝度分布は、焼き付き補正用の映像信号によって補償され、均一な輝度分布の画面が得られる。
【0052】
〈第二実施形態〉
[輝度信号のダイナミックレンジ]
図13は、光センサーから出力される輝度信号のダイナミックレンジを示すグラフである。横軸に光センサーの中心位置からの距離をとり、縦軸に輝度信号の出力電圧をとってある。なお横軸の距離は、光センサーからの画素数で表してある。図示するように、光センサーから距離が遠くなるにつれ、同一画素輝度でも、光センサーにて受光される値は小さくなってしまう。図示の例では、中心位置にある画素の輝度信号の出力レベルは3Vに達するのに対し、中心位置から画素数で20個分離れた画素の輝度信号の出力電圧は0.3Vと約1/10に低下してしまう。図5に示した焼き付き補正システムでは、光センサー8からの出力を増幅した後、ADC9にてアナログ信号からデジタル信号に変換している。デジタル信号のビットは、入力アナログ信号の最大電圧を見て決められる。そのため光センサーの中心に位置する画素は、例えばその輝度信号を8ビットの256階調にて変換できる。従って焼き付き補正精度も細かくなる。一方光センサーから遠い画素は、アナログ信号の電圧を26階調レベルにて変換することになる。よって焼き付き補正の精度が粗くなってしまう。この結果焼き付き補正が十分に行われない恐れがある。図示の例では中心に位置する画素の輝度信号はダイナミックレンジが大きいため、256階調でデジタルデータに変換できる。これは0.4%の補正精度に相当する。一方中心から20個の距離だけ離れた画素の輝度信号のダイナミックレンジは狭く、26階調でしかデジタルデータに変換できない。これは4%の補正精度に相当する。
【0053】
[第二実施形態の動作]
図14−1は、第二実施形態に係る表示装置の動作を示すタイミングチャートである。この第二実施形態は、上述した焼き付き補正精度のばらつきを改善して、焼き付き補正精度を高めるものである。 図14−1は測定対象となる画素のみを点灯するための点順次走査を表している。前述したようにこの点順次走査は図3に示した通常の映像表示動作と同様のシーケンスで行われる。即ちVth補正を行った後、所定レベルの映像信号を測定対象となる画素に書き込み、移動度補正を行った後、当該画素を発光させる。
【0054】
図14−1に示したタイミングチャートは、測定対象となる画素が光センサーに近い位置にある場合である。この場合には光センサーは測定対象となる画素から十分な受光量が得られる。従って1フレームに占める発光期間は比較的短くて良い。よって図14−1に示したタイミングチャートでは、画素が点灯した後、比較的短い時間幅で給電線VLを高レベルVddから低レベルVssに切り換え、非発光状態に移行している。
【0055】
図14−2は、同じく第二実施形態に係る表示装置の動作説明に供するタイミングチャートである。理解を容易にするため、図14−1に示したタイミングチャートと同様の表記を採用している。本図は、発光輝度の測定対象になる画素が光センサーから比較的遠い位置にある場合である。この場合には、測定対象となる画素の発光期間を比較的長くとってある。これにより光センサーは測定対象の画素から十分な受光量を得ることができる。
【0056】
以上のように本実施形態によると、信号処理部は、検出対象となる画素とその発光輝度を検出する光センサーとの間の距離に応じて、当該画素の1フレームに占める発光時間の割合を設定している。これにより光センサーから画素が離れるほど光センサーが受光する時間が長くなる。
【0057】
[輝度信号の出力分布]
図15は、第二実施形態によって得られる輝度信号の出力電圧分布を示すグラフである。理解を容易にするため、図13に示したグラフと同様の表記を採用している。光センサーからの距離と発光時間との関係を最適に設定した場合、図15のグラフに示すように、光センサーの出力電圧は、画素の位置によらず一定となる。逆に言うと輝度信号のレベルを光センサーからの距離によらず各画素で一定にするために、光センサーに近い画素では図14−1に示すようなデューティの短いタイミングにて発光させる。逆に光センサーから遠い画素では図14−2に示すようにデューティの長いタイミングにて発光させる。これにより光センサーから得られる発光輝度データは図15に示すように光センサーからの距離によらず各画素で一定のダイナミックレンジが得られる。図示の例では全ての画素について256階調の分解能が得られ、0.4%の精度で焼き付け補正を行うことができる。本補正システムに組み込まれたADコンバータは、光センサーからの距離に依存することなく全ての画素について同階調の精度(例えば図示の例では8ビット256階調)でデジタル変換することができる。その結果輝度劣化を測定するためのデータ精度も高くすることができ、高い輝度補正が行われる。
【0058】
〈第三実施形態〉
[発光輝度検出のタイミングチャート]
図16−1は本発明の第三実施形態に係るタイミングチャートである。画素の発光輝度を検出する点順次動作を表している。本タイミングチャートは、検出対象となる画素が光センサーに近い位置にある場合である。図示するように、光センサーに近い画素では低い信号電圧の映像信号を当該画素に書き込んでいる。
【0059】
図16−2は、同じく第三実施形態に係るタイミングチャートである。図16−1と異なり、光センサーから遠い位置にある画素に対する発光輝度検出動作を表している。図示するように光センサーから遠い画素では高い信号電圧の映像信号を当該画素に書き込んで発光させている。これにより映像信号のレベルを光センサーからの距離に応じて最適に設定すると、各画素の発光輝度データは光センサーからの距離によらず一定の値を得ることができる。即ち本実施形態に係る信号処理部は、検出対象となる画素とその発光輝度を検出する光センサーとの間の距離に応じて、当該画素に書き込むべき検出用の映像信号のレベルを設定している。これにより画素が光センサーから離れる程その発光輝度が大きくなる。増幅後のADコンバータ入力信号レベルも光センサーからの距離に依存せず一定の値となる。全ての画素について同階調の精度(例えば8ビット256階調)でデジタル変換することができる。その結果輝度劣化のデータ精度も高くすることができ、精度の高い輝度補正が可能になる。
本実施形態では信号電圧のレベルにて輝度コントロールすることで、第二実施形態のようにパネル駆動タイミングを可変することなく発光輝度検出動作が可能になる。よって本実施形態の動作は通常の映像表示時に比べて信号電圧を変えただけの動作となり、発光輝度検出時に新たなタイミングを必要とせず、システムとして簡易化できる。
【0060】
〈第四実施形態〉
[パネルの構成]
図17は本発明に係る表示装置の第四実施形態のパネル構成を示すブロック図である。理解を容易にするため、図1に示した第一実施形態のパネルブロック図と同様の表記を採用している。本表示装置は基本的に画素アレイ部(画面部)1とこれを駆動する駆動部とで構成されている。画素アレイ部1は行状の第1走査線WSと、同じく行状の第2走査線DSと、列状の信号線SLと、各第1走査線WSと各信号線SLとが交差する部分に配された行列状の画素2とを備えている。これに対し駆動部は、ライトスキャナ4、ドライブスキャナ5及び水平セレクタ3を含んでいる。ライトスキャナ4は各第1走査線WSに制御信号を出力して画素2を行単位で線順次走査する。ドライブスキャナ5も各第2走査線DSにそれぞれ制御信号を出力して画素2を行単位で線順次走査する。但しライトスキャナ4とドライブスキャナ5は制御信号を出力するタイミングが異なっている。このドライブスキャナ5は第一実施形態で使われた電源スキャナ6に代えて駆動部に配されている。電源スキャナを廃したことで給電線も画素アレイ部1から除かれている。その代わり、図示しないが画素アレイ部1には一定の電源電位Vddを供給する電源ラインが配されている。一方水平セレクタ(信号ドライバ)3は、スキャナ4,5側の線順次走査に合わせて、列状の信号線SLに映像信号の信号電位と基準電位とを供給する。
【0061】
[画素回路の構成]
図18は図17に示した第四実施形態の表示パネルに含まる画素回路の構成を示している。第一実施形態の画素回路が2個のトランジスタで構成されているのに対し、本実施形態の画素は3個のトランジスタで構成されている。図示するように本画素2は、基本的に発光素子ELと、サンプリングトランジスタTr1と、ドライブトランジスタTrdと、スイッチングトランジスタTr3と、画素容量Csとを含む。サンプリングトランジスタTr1は、その制御端(ゲート)が走査線WSに接続し、一対の電流端(ソース及びドレイン)の一方が信号線SLに接続し、他方がドライブトランジスタTrdの制御端(ゲートG)に接続している。ドライブトランジスタTrdは、一対の電流端(ソース及びドレイン)の一方(ドレイン)が電源ラインVddに接続し、他方(ソースS)が発光素子ELのアノードに接続している。発光素子ELのカソードは所定のカソード電位Vcathに接続している。スイッチングトランジスタTr3は、その制御端(ゲート)が走査線DSに接続し、一対の電流端(ソース及びドレイン)の一方が固定電位Vssに接続し、他方がドライブトランジスタTrdのソースSに接続している。画素容量Csは、その一端がドライブトランジスタTrdの制御端(ゲートG)に接続し、その他端がドライブトランジスタTrdの他方の電流端(ソースS)に接続している。このドライブトランジスタTrdの他方の電流端は、発光素子EL及び画素容量Csに対する出力電流端となっている。なお本画素回路2は、画素容量Csを補助する目的で、補助容量CsubがドライブトランジスタTrdのソースSと電源Vddとの間に接続されている。
【0062】
かかる構成において、駆動部側のライトスキャナ4は第1走査線WSにサンプリングトランジスタTr1を開閉制御するための制御信号を供給する。ドライブスキャナ5は第2走査線DSにスイッチングトランジスタTr3を開閉制御するための制御信号を出力する。水平セレクタ3は信号線SLに信号電位Vsigと基準電位Vrefとの間で切換る映像信号(入力信号)を供給する。この様に走査線WS,DS及び信号線SLの電位が線順次走査に合わせて変動するが、電源ラインはVddに固定されている。またカソード電位Vcath及び固定電位Vssも一定である。
【0063】
[画素回路の動作]
図19は、図18に示した画素回路の動作説明に供するタイミングチャートである。図示するように本タイミングチャートは、走査線WS、走査線DS及び信号線SLの電位変化を時間軸を揃えて示している。サンプリングトランジスタTr1はNチャネル型であり、走査線WSがハイレベルになったときオンする。スイッチングトランジスタTr3もNチャネル型であり、走査線DSがハイレベルになったときオンする。一方信号線SLに供給された映像信号は、1水平周期(1H)で信号電位Vsigと基準電位Vrefとの間で切換る。このタイミングチャートは、第1走査線WS、第2走査線DS及び信号線SLの電位変化と時間軸を合わせて、ドライブトランジスタTrdのゲートG及びソースSの電位変化を表している。ゲートGとソースSの間の電位差Vgsに従って、ドライブトランジスタTrdの動作状態を制御している。
【0064】
まず最初に前フレームの発光期間から当該フレームの非発光期間に移ると、タイミングT1で走査線DSがハイレベルに切換り、スイッチングトランジスタTr3がオンする。これによりドライブトランジスタTrdのソースSの電位が固定電位Vssにセットされる。この時固定電位Vssは発光素子ELの閾電圧Vthelとカソード電位Vcathの和よりも小さく設定されている。即ちVss<Vthel+Vcathに設定されており、発光素子ELは逆バイアス状態に置かれるので駆動電流Idsは発光素子ELには流れ込まない。しかしながらドライブトランジスタTrdから供給された出力電流IdsはソースSを通って固定電位Vssに流れる。
【0065】
続いてタイミングT2になると、信号線SLの電位がVrefにある状態で、サンプリングトランジスタTrdをオンする。これによりドライブトランジスタTrdのゲートGを基準電位Vrefに設定する。これによりドライブトランジスタTrdのゲートG/ソースS間電圧VgsはVref−Vssという値をとる。ここでVgs=Vref−Vss>Vthに設定されている。このVref−VssがドライブトランジスタTrdの閾電圧Vthよりも大きくないと後続の閾電圧補正動作を正常に行うことが出来ない。但しVgs=Vref−Vss>Vthであるため、ドライブトランジスタTrdはオン状態であり、ドレイン電流が電源電位Vddから固定電位Vssに向かって流れる。
【0066】
この後タイミングT3なると閾電圧補正期間に入り、スイッチングトランジスタTr3をオフしてドライブトランジスタTrdのソースSを固定電位Vssから切り離す。ここでソースSの電位(即ち発光素子のアノード電位)がカソード電位Vcathに発光素子ELの閾電圧Vthelを足した値よりも低い限り、発光素子ELは依然として逆バイアス状態に置かれ、わずかなリーク電流が流れるに過ぎない。よって電源ラインVddからドライブトランジスタTrdを通って供給された電流は、ほとんど画素容量Csと補助容量Csubを充電するために使われる。この様に画素容量Csが充電されるため、ドライブトランジスタTrdのソース電位は時間の経過と共にVssから上昇していく。一定期間後ドライブトランジスタTrdのソース電位はVref−Vthのレベルに達し、Vgsが丁度Vthになる。この時点でドライブトランジスタTrdがカットオフし、Vthに相当する電圧がドライブトランジスタTrdのソースSとゲートGとの間に配されている画素容量Csに書き込まれる。閾電圧補正動作が完了した時点でも、ソース電圧Vref−Vthはカソード電位Vcathに発光素子の閾電圧Vthelを足した値よりも低くなっている。
【0067】
続いてタイミングT4で書き込み期間/移動度補正期間に進む。タイミングT4では信号線SLを基準電位Vrefから信号電位Vsigに切換える。信号電位Vsigは階調に応じた電圧となっている。この時点でサンプリングトランジスタTr1はオンしているため、ドライブトランジスタTrdのゲートGの電位はVsigとなる。これによりドライブトランジスタTrdがオンし、電源ラインVddから電流が流れるため、ソースSの電位が時間と共に上昇していく。この時点で依然としてソースSの電位が発光素子ELの閾電圧Vthelとカソード電圧Vcathの和を超えていないので、発光素子ELにはわずかなリーク電流が流れるだけであり、ドライブトランジスタTrdから供給された電流はそのほとんどが画素容量Csと補助容量Csubの充電に使われる。この充電過程で前述したようにソースSの電位が上昇していく。
【0068】
この書き込み期間では既にドライブトランジスタTrdの閾電圧補正動作は完了しているため、ドライブトランジスタTrdが供給する電流はその移動度μを反映したものとなる。具体的に言うとドライブトランジスタTrdの移動度μが大きい場合、ドライブトランジスタTrdが供給する電流量が大きくなり、ソースSの電位上昇も速い。逆に移動度μが小さいときドライブトランジスタTrdの電流供給量は小さく、ソースSの電位上昇は遅くなる。この様にドライブトランジスタTrdの出力電流を画素容量Csに負帰還することで、ドライブトランジスタTrdのゲートG/ソースS間電圧Vgsは移動度μを反映した値となり、一定時間経過後には完全に移動度μを補正したVgsの値となる。即ちこの書き込み期間ではドライブトランジスタTrdから流れ出た電流を画素容量Csに負帰還することで、ドライブトランジスタTrdの移動度μの補正も同時に行っている。
【0069】
最後にタイミングT5で当該フレームの発光期間に入ると、サンプリングトランジスタTr1がオフし、ドライブトランジスタTrdのゲートGが信号線SLから切り離される。これによりゲートGの電位の上昇が可能となり、画素容量Csに保持されたVgsの値を一定に保ちつつ、ゲートGの電位上昇に連動してソースSの電位も上昇する。これにより発光素子ELの逆バイアス状態が解消し、ドライブトランジスタTrdはVgsに応じたドレイン電流Idsを発光素子ELに流す。ソースSの電位は発光素子ELに電流が流れるまで上昇し、発光素子ELが発光する。ここで発光素子は発光時間が長くなるとその電流/電圧特性は変化する。このためソースSの電位も変化する。しかしながらドライブトランジスタTrdのゲート/ソース間電圧Vgsはブートストラップ動作により一定値に保たれているので、発光素子ELに流れる電流は変化しない。よって発光素子ELの電流/電圧特性が劣化しても、一定電流Idsが常に流れ続け、発光素子ELの輝度が変化することはない。更に本発明の焼き付き抑制システムを組み込むことで、発光素子の輝度劣化を補償している。
【0070】
〈第五実施形態〉
[表示パネルのブロック構成]
図20は、本発明に係る表示装置の第五実施形態の表示パネルを示すブロック図である。本表示装置は基本的に画素アレイ部1とスキャナ部と信号部とで構成されている。スキャナ部と信号部とで駆動部を構成する。画素アレイ部1は、行状に配された第1走査線WS、第2走査線DS、第3走査線AZ1及び第4走査線AZ2と、列状に配された信号線SLと、これらの走査線WS,DS,AZ1,AZ2及び信号線SLに接続した行列状の画素回路2と、各画素回路2の動作に必要な第1電位Vss1,第2電位Vss2及び第3電位Vddを供給する複数の電源線とからなる。信号部は水平セレクタ3からなり、信号線SLに映像信号を供給する。スキャナ部は、ライトスキャナ4、ドライブスキャナ5、第一補正用スキャナ71及び第二補正用スキャナ72からなり、それぞれ第1走査線WS、第2走査線DS、第3走査線AZ1及び第4走査線AZ2に制御信号を供給して順次行毎に画素回路2を走査する。
【0071】
[画素回路の構成]
図21は、図20に示した表示装置に組み込まれる画素の構成を示す回路図である。本実施形態の画素は5個のトランジスタで構成されている点に特徴がある。図示する様に画素回路2は、サンプリングトランジスタTr1と、ドライブトランジスタTrdと、第1スイッチングトランジスタTr2と、第2スイッチングトランジスタTr3と、第3スイッチングトランジスタTr4と、画素容量Csと、発光素子ELとを含む。サンプリングトランジスタTr1は、所定のサンプリング期間に走査線WSから供給される制御信号に応じ導通して信号線SLから供給された映像信号の信号電位を画素容量Csにサンプリングする。画素容量Csは、サンプリングされた映像信号の信号電位に応じてドライブトランジスタTrdのゲートGに入力電圧Vgsを印加する。ドライブトランジスタTrdは、入力電圧Vgsに応じた出力電流Idsを発光素子ELに供給する。発光素子ELは、所定の発光期間中ドライブトランジスタTrdから供給される出力電流Idsにより映像信号の信号電位に応じた輝度で発光する。
【0072】
第1スイッチングトランジスタTr2は、サンプリング期間(映像信号書込期間)に先立ち走査線AZ1から供給される制御信号に応じ導通してドライブトランジスタTrdの制御端であるゲートGを第1電位Vss1に設定する。第2スイッチングトランジスタTr3は、サンプリング期間に先立ち走査線AZ2から供給される制御信号に応じ導通してドライブトランジスタTrdの一方の電流端であるソースSを第2電位Vss2に設定する。第3スイッチングトランジスタTr4は、サンプリング期間に先立ち走査線DSから供給される制御信号に応じ導通してドライブトランジスタTrdの他方の電流端であるドレインを第3電位Vddに接続し、以ってドライブトランジスタTrdの閾電圧Vthに相当する電圧を画素容量Csに保持させて閾電圧Vthの影響を補正する。さらにこの第3スイッチングトランジスタTr4は、発光期間に再び走査線DSから供給される制御信号に応じ導通してドライブトランジスタTrdを第3電位Vddに接続して出力電流Idsを発光素子ELに流す。
【0073】
以上の説明から明らかな様に、本画素回路2は、5個のトランジスタTr1ないしTr4及びTrdと1個の画素容量Csと1個の発光素子ELとで構成されている。トランジスタTr1〜Tr3とTrdはNチャネル型のポリシリコンTFTである。トランジスタTr4のみPチャネル型のポリシリコンTFTである。但し本発明はこれに限られるものではなく、Nチャネル型とPチャネル型のTFTを適宜混在させることができる。発光素子ELは例えばアノード及びカソードを備えたダイオード型の有機ELデバイスである。但し本発明はこれに限られるものではなく、発光素子は一般的に電流駆動で発光する全てのデバイスを含む。
【0074】
図22は、図21に示した表示パネルから画素回路2の部分のみを取り出した模式図である。理解を容易にするため、サンプリングトランジスタTr1によってサンプリングされる映像信号の信号電位Vsigや、ドライブトランジスタTrdの入力電圧Vgs及び出力電流Ids、さらには発光素子ELが有する容量成分Coledなどを書き加えてある。以下図22に基づいて、本発明にかかる画素回路2の動作を説明する。
【0075】
[第五実施形態の動作]
図23は、図22に示した画素回路のタイミングチャートである。図23は、時間軸Tに沿って各走査線WS,AZ1,AZ2及びDSに印加される制御信号の波形を表してある。表記を簡略化する為、制御信号も対応する走査線の符号と同じ符号で表してある。トランジスタTr1,Tr2,Tr3はNチャネル型なので、走査線WS,AZ1,AZ2がそれぞれハイレベルの時オンし、ローレベルの時オフする。一方トランジスタTr4はPチャネル型なので、走査線DSがハイレベルの時オフし、ローレベルの時オンする。なおこのタイミングチャートは、各制御信号WS,AZ1,AZ2,DSの波形と共に、ドライブトランジスタTrdのゲートGの電位変化及びソースSの電位変化も表してある。
【0076】
図23のタイミングチャートではタイミングT1〜T8までを1フレーム(1f)としてある。1フレームの間に画素アレイの各行が一回順次走査される。タイミングチャートは、1行分の画素に印加される各制御信号WS,AZ1,AZ2,DSの波形を表してある。
【0077】
当該フレームが始まる前のタイミングT0で、全ての制御線号WS,AZ1,AZ2,DSがローレベルにある。したがってNチャネル型のトランジスタTr1,Tr2,Tr3はオフ状態にある一方、Pチャネル型のトランジスタTr4のみオン状態である。したがってドライブトランジスタTrdはオン状態のトランジスタTr4を介して電源Vddに接続しているので、所定の入力電圧Vgsに応じて出力電流Idsを発光素子ELに供給している。したがってタイミングT0で発光素子ELは発光している。この時ドライブトランジスタTrdに印加される入力電圧Vgsは、ゲート電位(G)とソース電位(S)の差で表される。
【0078】
当該フレームが始まるタイミングT1で、制御信号DSがローレベルからハイレベルに切り替わる。これによりスイッチングトランジスタTr4がオフし、ドライブトランジスタTrdは電源Vddから切り離されるので、発光が停止し非発光期間に入る。したがってタイミングT1に入ると、全てのトランジスタTr1〜Tr4がオフ状態になる。
【0079】
続いてタイミングT2に進むと、制御信号AZ1及びAZ2がハイレベルになるので、スイッチングトランジスタTr2及びTr3がオンする。この結果、ドライブトランジスタTrdのゲートGが基準電位Vss1に接続し、ソースSが基準電位Vss2に接続される。ここでVss1−Vss2>Vthを満たしており、Vss1−Vss2=Vgs>Vthとする事で、その後タイミングT3で行われるVth補正の準備を行う。換言すると期間T2‐T3は、ドライブトランジスタTrdのリセット期間に相当する。また、発光素子ELの閾電圧をVthELとすると、VthEL>Vss2に設定されている。これにより、発光素子ELにはマイナスバイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行うVth補正動作及び移動度補正動作を正常に行うために必要である。
【0080】
タイミングT3では制御信号AZ2をローレベルにし且つ直後制御信号DSもローレベルにしている。これによりトランジスタTr3がオフする一方トランジスタTr4がオンする。この結果ドレイン電流Idsが画素容量Csに流れ込み、Vth補正動作を開始する。この時ドライブトランジスタTrdのゲートGはVss1に保持されており、ドライブトランジスタTrdがカットオフするまで電流Idsが流れる。カットオフするとドライブトランジスタTrdのソース電位(S)はVss1−Vthとなる。ドレイン電流がカットオフした後のタイミングT4で制御信号DSを再びハイレベルに戻し、スイッチングトランジスタTr4をオフする。さらに制御信号AZ1もローレベルに戻し、スイッチングトランジスタTr2もオフする。この結果、画素容量CsにVthが保持固定される。この様にタイミングT3‐T4はドライブトランジスタTrdの閾電圧Vthを検出する期間である。ここでは、この検出期間T3‐T4をVth補正期間と呼んでいる。
【0081】
この様にVth補正を行った後タイミングT5で制御信号WSをハイレベルに切り替え、サンプリングトランジスタTr1をオンして映像信号Vsigを画素容量Csに書き込む。発光素子ELの等価容量Coledに比べて画素容量Csは充分に小さい。この結果、映像信号Vsigのほとんど大部分が画素容量Csに書き込まれる。正確には、Vss1に対するVsigの差分Vsig−Vss1が画素容量Csに書き込まれる。したがってドライブトランジスタTrdのゲートGとソースS間の電圧Vgsは、先に検出保持されたVthと今回サンプリングされたVsig−Vss1を加えたレベル(Vsig−Vss1+Vth)となる。以降説明簡易化の為Vss1=0Vとすると、ゲート/ソース間電圧Vgsは図4のタイミングチャートに示すようにVsig+Vthとなる。かかる映像信号Vsigのサンプリングは制御信号WSがローレベルに戻るタイミングT7まで行われる。すなわちタイミングT5‐T7がサンプリング期間(映像信号書込期間)に相当する。
【0082】
サンプリング期間の終了するタイミングT7より前のタイミングT6で制御信号DSがローレベルとなりスイッチングトランジスタTr4がオンする。これによりドライブトランジスタTrdが電源Vddに接続されるので、画素回路は非発光期間から発光期間に進む。この様にサンプリングトランジスタTr1がまだオン状態で且つスイッチングトランジスタTr4がオン状態に入った期間T6‐T7で、ドライブトランジスタTrdの移動度補正を行う。即ち本例では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間T6‐T7で移動度補正を行っている。なお、この移動度補正を行う発光期間の先頭では、発光素子ELは実際には逆バイアス状態にあるので発光する事はない。この移動度補正期間T6‐T7では、ドライブトランジスタTrdのゲートGが映像信号Vsigのレベルに固定された状態で、ドライブトランジスタTrdにドレイン電流Idsが流れる。ここでVss1−Vth<VthELと設定しておく事で、発光素子ELは逆バイアス状態におかれる為、ダイオード特性ではなく単純な容量特性を示すようになる。よってドライブトランジスタTrdに流れる電流Idsは画素容量Csと発光素子ELの等価容量Coledの両者を結合した容量C=Cs+Coledに書き込まれていく。これによりドライブトランジスタTrdのソース電位(S)は上昇していく。図23のタイミングチャートではこの上昇分をΔVで表してある。この上昇分ΔVは結局画素容量Csに保持されたゲート/ソース間電圧Vgsから差し引かれる事になるので、負帰還をかけた事になる。この様にドライブトランジスタTrdの出力電流Idsを同じくドライブトランジスタTrdの入力電圧Vgsに負帰還する事で、移動度μを補正する事が可能である。なお負帰還量ΔVは移動度補正期間T6‐T7の時間幅tを調整する事で最適化可能である。
【0083】
タイミングT7では制御信号WSがローレベルとなりサンプリングトランジスタTr1がオフする。この結果ドライブトランジスタTrdのゲートGは信号線SLから切り離される。映像信号Vsigの印加が解除されるので、ドライブトランジスタTrdのゲート電位(G)は上昇可能となり、ソース電位(S)と共に上昇していく。その間画素容量Csに保持されたゲート/ソース間電圧Vgsは(Vsig−ΔV+Vth)の値を維持する。ソース電位(S)の上昇に伴い、発光素子ELの逆バイアス状態は解消されるので、出力電流Idsの流入により発光素子ELは実際に発光を開始する。この時のドレイン電流Ids対ゲート電圧Vgsの関係は、先のトランジスタ特性式1のVgsにVsig−ΔV+Vthを代入する事で、以下の式のように与えられる。
Ids=kμ(Vgs−Vth)2=kμ(Vsig−ΔV)2
上記式において、k=(1/2)(W/L)Coxである。この特性式からVthの項がキャンセルされており、発光素子ELに供給される出力電流IdsはドライブトランジスタTrdの閾電圧Vthに依存しない事が分かる。基本的にドレイン電流Idsは映像信号の信号電圧Vsigによって決まる。換言すると、発光素子ELは映像信号Vsigに応じた輝度で発光する事になる。その際Vsigは負帰還量ΔVで補正されている。この補正量ΔVは丁度特性式の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Idsは実質的に映像信号Vsigのみに依存する事になる。
【0084】
最後にタイミングT8に至ると制御信号DSがハイレベルとなってスイッチングトランジスタTr4がオフし、発光が終了すると共に当該フレームが終わる。この後次のフレームに移って再びVth補正動作、移動度補正動作及び発光動作が繰り返される事になる。
【0085】
〈応用形態〉
本発明にかかる表示装置は、図24に示すような薄膜デバイス構成を有する。図24はTFT部分がBottomゲート構造(ゲート電極がチャネルPS層に対して下にある)である。この他にTFT部分に関してはSandwichゲート構造(チャネルPS層を上下のゲート電極ではさむ)、Topゲート構造(ゲート電極がチャネルPS層に対して上にある)のようなバリエーションがある。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスタ部(図では1個のTFTを例示)、画素容量などの容量部及び有機EL素子などの発光部とを含む。基板の上にTFTプロセスでトランジスタ部や容量部が形成され、その上に有機EL素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。
【0086】
本発明にかかる表示装置は、図25に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機EL素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部(画素マトリックス部)を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてもよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばFPC(フレキシブルプリントサーキット)を設けてもよい。
【0087】
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなどに適用可能である。電子機器に入力された、若しくは、電子機器内で生成した駆動信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。電子機器は基本的に情報を処理する本体と、本体に入力する情報若しくは本体から出力された情報を表示する表示器とを含む。
【0088】
図26は本発明が適用されたテレビであり、フロントパネル12、フィルターガラス13等から構成される映像表示画面11を含み、本発明の表示装置をその映像表示画面11に用いることにより作製される。
【0089】
図27は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部15、表示部16、コントロールスイッチ、メニュースイッチ、シャッター19等を含み、本発明の表示装置をその表示部16に用いることにより作製される。
【0090】
図28は本発明が適用されたノート型パーソナルコンピュータであり、本体20には文字等を入力するとき操作されるキーボード21を含み、本体カバーには画像を表示する表示部22を含み、本発明の表示装置をその表示部22に用いることにより作製される。
【0091】
図29は本発明が適用された携帯端末装置である。左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体23、下側筐体24、連結部(ここではヒンジ部)25、ディスプレイ26、サブディスプレイ27、ピクチャーライト28、カメラ29等を含む。本発明の表示装置をそのディスプレイ26やサブディスプレイ27に用いることにより作製される。
【0092】
図30は本発明が適用されたビデオカメラであり、本体部30、前方を向いた側面に被写体撮影用のレンズ34、撮影時のスタート/ストップスイッチ35、モニター36等を含み、本発明の表示装置をそのモニター36に用いることにより作製される。
【図面の簡単な説明】
【0093】
【図1】本発明に係る表示装置の第一実施形態に係るパネルのブロック図である。
【図2】第一実施形態の画素回路図である。
【図3】第一実施形態の動作説明に供するタイミングチャートである。
【図4】同じく動作説明に供するタイミングチャートである。
【図5】第一実施形態の全体構成を示すブロック図である。
【図6】同じく全体構成を示すブロック図である。
【図7】パネルの模式的な平面図及び断面図である。
【図8】パネルの拡大断面図である。
【図9】光センサーから出力される輝度信号の分布を示すグラフである。
【図10】第一実施形態の発光輝度検出の点順次走査を示す模式図である。
【図11】焼き付き現象を示す模式図である。
【図12】第一実施形態の動作説明に供する模式図である。
【図13】第二実施形態の背景説明に供するグラフである。
【図14−1】本発明に係る表示装置の第二実施形態の動作説明に供するタイミングチャートである。
【図14−2】同じく動作説明に供するタイミングチャートである。
【図15】同じく動作説明に供するグラフである。
【図16−1】本発明に係る表示装置の第三実施形態の動作説明に供するタイミングチャートである。
【図16−2】同じく第三実施形態の動作説明に供するタイミングチャートである。
【図17】本発明に係る表示装置の第四実施形態のパネル構成を示すブロック図である。
【図18】画素回路の構成を示す回路図である。
【図19】動作説明に供するタイミングチャートである。
【図20】本発明に係る表示装置の第五実施形態の表示パネルを示すブロック図である。
【図21】第五実施形態の画素回路図である。
【図22】同じく画素回路図である。
【図23】第五実施形態の動作説明に供するタイミングチャートである。
【図24】本発明の応用形態にかかる表示装置のデバイス構成を示す断面図である。
【図25】本発明の応用形態にかかる表示装置のモジュール構成を示す平面図である。
【図26】本発明の応用形態にかかる表示装置を備えたテレビジョンセットを示す斜視図である。
【図27】本発明の応用形態にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。
【図28】本発明の応用形態にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。
【図29】本発明の応用形態にかかる表示装置を備えた携帯端末装置を示す模式図である。
【図30】本発明の応用形態にかかる表示装置を備えたビデオカメラを示す斜視図である。
【符号の説明】
【0094】
0:パネル 1:画面部(画素アレイ部) 2:画素 3:ドライバ 4:スキャナ 8:光センサー 9:ADコンバータ 10:信号処理部
【技術分野】
【0001】
本発明は、画素毎に配した発光素子を電流駆動して画像を表示する表示装置に関する。またかかる表示装置を用いた電子機器に関する。詳しくは、各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって有機ELなどの発光素子に通電する電流量を制御する、いわゆるアクティブマトリクス型の表示装置の駆動方式に関する。
【背景技術】
【0002】
表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機EL素子を画素に用いた有機ELディスプレイなどにおいても同様であるが、液晶画素と異なり有機EL素子は自発光素子である。その為、有機ELディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル(階調)はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。
【0003】
有機ELディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子(一般には薄膜トランジスタ、TFT)によって制御するものであり、以下の特許文献に記載がある。
【特許文献1】特開2003−255856
【特許文献2】特開2003−271095
【特許文献3】特開2004−133240
【特許文献4】特開2004−029791
【特許文献5】特開2004−093682
【特許文献6】特開2006−215213
【発明の開示】
【発明が解決しようとする課題】
【0004】
従来の表示装置は、基本的に画面部と駆動部とで構成されている。画面部は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とからなる。駆動部は画面部の周辺に配され、各走査線に順次制御信号を供給するスキャナと、各信号線に映像信号を供給するドライバとを有する。画面部の各画素は、対応する走査線から供給された制御信号に応じて選択されたとき、対応する信号線から映像信号を取り込み、且つ取り込んだ映像信号に応じて発光する。
【0005】
各画素は発光素子として例えば有機ELデバイスを含んでいる。この発光素子は経時的に電流/輝度特性が劣化する傾向がある。これにより、有機ELディスプレイの各画素は時間の経過と共に輝度が低下していくという課題がある。輝度劣化の程度は、各画素の累積発光時間に依存している。画面上で各画素の累積発光時間が異なる場合輝度のムラが生じ、いわゆる「焼き付き」という画質不良が生じる恐れがある。
【課題を解決するための手段】
【0006】
上述した従来の技術の課題に鑑み、本発明は画素の輝度劣化を補償可能な表示装置を提供することを目的とする。係る目的を達成するために以下の手段を講じた。即ち本発明に係る表示装置は、画面部と、駆動部と、信号処理部とからなる。前記画面部は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素と、光センサーとを有するパネルからなる。前記駆動部は、各走査線に順次制御信号を供給するスキャナと、各信号線に映像信号を供給するドライバとを有する。前記画素は、該走査線から供給された制御信号に応じて選択されたとき、該信号線から映像信号を取り込み、且つ取り込んだ映像信号に応じて発光する。前記光センサーは、各画素の発光輝度を検出して対応する輝度信号を出力する。前記信号処理部は、該光センサーから出力された輝度信号に応じて映像信号を補正し且つ補正された映像信号を該駆動部のドライバに供給する。前記パネルは、該画面部が複数の領域に区画されており、各領域に対応して光センサーが配されている。各光センサーは、対応する領域に属する画素の発光輝度を検出して対応する輝度信号を該信号処理部に供給する。
【0007】
好ましくは前記光センサーは、対応する領域の中心に配されている。又前記信号処理部は、該画面部に映像を表示する表示期間では通常の映像信号をドライバに供給し、映像を表示しない非表示期間に含まれる検出期間では、輝度検出用の映像信号をドライバに供給する。又前記信号処理部は、フレーム単位で前記検出用の映像信号を供給し、前記検出用の映像信号は、1フレームで検出対象となる画素のみを発光させ残りの画素は非発光の状態にする。又前記信号処理部は、検出対象となる画素とその発光輝度を検出する光センサーとの間の距離に応じて、該画素に書込むべき検出用の映像信号のレベルを設定し、以って該画素が光センサーから離れるほどその発光輝度が大きくなる。又前記信号処理部は、検出対象となる画素とその発光輝度を検出する光センサーとの間の距離に応じて、該画素の1フレームに占める発光時間の割合を設定し、以って光センサーから該画素が離れるほど該光センサーの受光する量が大きくなる。又前記信号処理部は、初期に該光センサーから出力された第1の輝度信号と、初期から所定時間経過後に該光センサーから出力された第2の輝度信号とを比較して画素毎に発光輝度の低下分を求める。更に求めた発光輝度の低下分を補償するように映像信号を補正して該駆動部のドライバに出力する。
【発明の効果】
【0008】
本発明によれば、信号処理部は、光センサーから出力された輝度信号に応じて映像信号を補正し且つ補正された映像信号を駆動部のドライバに供給している。係る構成により、画素の輝度劣化を映像信号の補正で補うことが可能なり、従来問題となっていた「焼き付き」などの画質不良を防ぐことができる。
【0009】
特に本発明では、光センサーは各画素の発光輝度を検出して対応する輝度信号を出力している。個々の画素毎に発光輝度を検出しているため、画面上で局所的な輝度ムラが表れる場合などでも、画素単位で映像信号の補正を行うことにより、局所的な輝度ムラを修正できる。本発明では、画面部を区画して、各区画毎に光センサーを配している。各区画は、対応する光センサーが発光輝度の検出が可能な範囲で、多数の画素を含んでいる。本発明によれば、個々の画素の発光輝度を検出するために各画素に対応して光センサーを設ける必要がなく、光センサーの必要な個数を画素の総数に比べて格段に少なくでき、表示パネル構造の簡素化並びに低コスト化を実現することができる。
【発明を実施するための最良の形態】
【0010】
以下、本発明を実施するための最良の形態(以下実施形態とする)について説明する。なお説明は以下の順序で行う。
第一実施形態
第二実施形態
第三実施形態
第四実施形態
第五実施形態
応用形態
【0011】
〈第一実施形態〉
[パネルの全体構成]
図1は、本発明に係る表示装置の主要部となるパネルを示す全体構成図である。図示するように、本表示装置は、画素アレイ部1(画面部)とこれを駆動する駆動部とからなる。画素アレイ部1は、行状の走査線WSと、列状の信号線(信号ライン)SLと、両者が交差する部分に配された行列状の画素2と、各画素2の各行に対応して配された給電線(電源ライン)VLとを備えている。なお本例は、各画素2にRGB三原色のいずれかが割り当てられており、カラー表示が可能である。但し本発明はこれに限られるものではなく、単色表示のデバイスも含む。駆動部は、各走査線WSに順次制御信号を供給して画素2を行単位で線順次走査するライトスキャナ4と、この線順次走査に合わせて各給電線VLに第1電位と第2電位で切換る電源電圧を供給する電源スキャナ6と、この線順次走査に合わせて列状の信号線SLに映像信号となる信号電位と基準電位を供給する水平セレクタ(信号ドライバ)3とを備えている。
【0012】
[画素の回路構成]
図2は、図1に示した表示装置に含まれる画素2の具体的な構成及び結線関係を示す回路図である。図示するように、この画素2は有機ELデバイスなどで代表される発光素子ELと、サンプリングトランジスタTr1と、ドライブトランジスタTrdと、画素容量Csとを含む。サンプリングトランジスタTr1は、その制御端(ゲート)が対応する走査線WSに接続し、一対の電流端(ソース及びドレイン)の片方が対応する信号線SLに接続し、他方がドライブトランジスタTrdの制御端(ゲートG)に接続する。ドライブトランジスタTrdは、一対の電流端(ソースS及びドレイン)の一方が発光素子ELに接続し、他方が対応する給電線VLに接続している。本例では、ドライブトランジスタTrdがNチャネル型であり、そのドレインが給電線VLに接続する一方、ソースSが出力ノードとして発光素子ELのアノードに接続している。発光素子ELのカソードは所定のカソード電位Vcathに接続している。画素容量CsはドライブトランジスタTrdの片方の電流端であるソースSと制御端であるゲートGの間に接続している。
【0013】
かかる構成において、サンプリングトランジスタTr1は走査線WSから供給された制御信号に応じて導通し、信号線SLから供給された信号電位をサンプリングして画素容量Csに保持する。ドライブトランジスタTrdは、第1電位(高電位Vdd)にある給電線VLから電流の供給を受け画素容量Csに保持された信号電位に応じて駆動電流を発光素子ELに流す。ライトスキャナ4は、信号線SLが信号電位にある時間帯にサンプリングトランジスタTr1を導通状態にするため、所定のパルス幅の制御信号を制御線WSに出力し、以って画素容量Csに信号電位を保持すると同時にドライブトランジスタTrdの移動度μに対する補正を信号電位に加える。この後ドライブトランジスタTrdは画素容量Csに書き込まれた信号電位Vsigに応じた駆動電流を発光素子ELに供給し、発光動作に入る。
【0014】
本画素回路2は、上述した移動度補正機能に加え閾電圧補正機能も備えている。即ち電源スキャナ6は、サンプリングトランジスタTr1が信号電位Vsigをサンプリングする前に、第1タイミングで給電線VLを第1電位(高電位Vdd)から第2電位(低電位Vss)に切換える。またライトスキャナ4は同じくサンプリングトランジスタTr1が信号電位Vsigをサンプリングする前に、第2タイミングでサンプリングトランジスタTr1を導通させて信号線SLから基準電位VrefをドライブトランジスタTrdのゲートGに印加すると共にドライブトランジスタTrdのソースSを第2電位(Vss)にセットする。電源スキャナ6は第2タイミングの後の第3タイミングで給電線VLを第2電位Vssから第1電位Vddに切換えて、ドライブトランジスタTrdの閾電圧Vthに相当する電圧を画素容量Csに保持する。かかる閾電圧補正機能により、本表示装置は画素毎にばらつくドライブトランジスタTrdの閾電圧Vthの影響をキャンセルすることができる。
【0015】
本画素回路2は、さらにブートストラップ機能も備えている。即ちライトスキャナ4は画素容量Csに信号電位Vsigが保持された段階で走査線WSに対する制御信号の印加を解除し、サンプリングトランジスタTr1を非道通状態にしてドライブトランジスタTrdのゲートGを信号線SLから電気的に切り離し、以ってドライブトランジスタTrdのソースSの電位変動にゲートGの電位が連動し、ゲートGとソースS間の電圧Vgsを一定に維持することができる。
【0016】
[タイミングチャート1]
図3は、図2に示した画素回路2の動作説明に供するタイミングチャートである。時間軸を共通にして、走査線WSの電位変化、給電線VLの電位変化及び信号線SLの電位変化を表している。またこれらの電位変化と並行に、ドライブトランジスタのゲートG及びソースSの電位変化も表してある。
【0017】
走査線WSには、サンプリングトランジスタTr1をオンするための制御信号パルスが印加される。この制御信号パルスは画素アレイ部の線順次走査に合わせて1フレーム(1f)周期で走査線WSに印加される。この制御信号パルスは一水平走査周期(1H)の間に二発のパルスを含んでいる。最初のパルスを第一パルスP1とし、後続のパルスを第二パルスP2と呼ぶ場合がある。給電線VLは同じように1フレーム周期(1f)で高電位Vddと低電位Vssとの間で切換る。信号線SLには一水平走査周期(1H)内で信号電位Vsigと基準電位Vrefが切換る映像信号を供給している。
【0018】
図3のタイミングチャートに示すように、画素は前のフレームの発光期間から当該フレームの非発光期間に入り、そのあと当該フレームの発光期間となる。この非発光期間で準備動作、閾電圧補正動作、信号書込動作、移動度補正動作などを行う。
【0019】
前フレームの発光期間では、給電線VLが高電位Vddにあり、ドライブトランジスタTrdが駆動電流Idsを発光素子ELに供給している。駆動電流Idsは高電位Vddにある給電線VLからドライブトランジスタTrdを介して発光素子ELを通り、カソードラインに流れ込んでいる。
【0020】
続いて当該フレームの非発光期間に入るとまずタイミングT1で給電線VLを高電位Vddから低電位Vssに切換える。これにより給電線VLはVssまで放電され、さらにドライブトランジスタTrdのソースSの電位はVssまで下降する。これにより発光素子ELのアノード電位(即ちドライブトランジスタTrdのソース電位)は逆バイアス状態となるため、駆動電流が流れなくなり消灯する。またドライブトランジスタのソースSの電位降下に連動してゲートGの電位も降下する。
【0021】
続いてタイミングT2になると、走査線WSを低レベルから高レベルに切換えることで、サンプリングトランジスタTr1が導通状態になる。この時信号線SLは基準電位Vrefにある。よってドライブトランジスタTrdのゲートGの電位は導通したサンプリングトランジスタTr1を通じて信号線SLの基準電位Vrefとなる。この時ドライブトランジスタTrdのソースSの電位はVrefよりも十分低い電位Vssにある。この様にしてドライブトランジスタTrdのゲートGとソースSとの間の電圧VgsがドライブトランジスタTrdの閾電圧Vthより大きくなるように、初期化される。タイミングT1からタイミングT3までの期間T1‐T3はドライブトランジスタTrdのゲートG/ソースS間電圧Vgsを予めVth以上に設定する準備期間である。
【0022】
この後タイミングT3になると、給電線VLが低電位Vssから高電位Vddに遷移し、ドライブトランジスタTrdのソースSの電位が上昇を開始する。やがてドリライブトランジスタTrdのゲートG/ソースS間電圧Vgsが閾電圧Vthとなった所で電流がカットオフする。この様にしてドライブトランジスタTrdの閾電圧Vthに相当する電圧が画素容量Csに書き込まれる。これが閾電圧補正動作である。この時電流がもっぱら画素容量Cs側に流れ、発光素子ELには流れないようにするため、発光素子ELがカットオフとなるようにカソード電位Vcathを設定しておく。
【0023】
タイミングT4では走査線WSがハイレベルからローレベルに戻る。換言すると、走査線WSに印加された第一パルスP1が解除され、サンプリングトランジスタはオフ状態になる。以上の説明から明らかなように、第一パルスP1は閾電圧補正動作を行うために、サンプリングトランジスタTr1のゲートに印加される。
【0024】
この後信号線SLが基準電位Vrefから信号電位Vsigに切り換る。続いてタイミングT5で走査線WSが再びローレベルからハイレベルに立上る。換言すると第二パルスP2がサンプリングトランジスタTr1のゲートに印加される。これによりサンプリングトランジスタTr1は再びオンし、信号線SLから信号電位Vsigをサンプリングする。よってドライブトランジスタTrdのゲートGの電位は信号電位Vsigになる。ここで発光素子ELは始めカットオフ状態(ハイインピーダンス状態)にあるためドライブトランジスタTrdのドレインとソースの間に流れる電流は専ら画素容量Csと発光素子ELの等価容量に流れ込み充電を開始する。この後サンプリングトランジスタTr1がオフするタイミングT6までに、ドライブトランジスタTrdのソースSの電位はΔVだけ上昇する。この様にして映像信号の信号電位VsigがVthに足し込まれる形で画素容量Csに書き込まれる共に、移動度補正用の電圧ΔVが画素容量Csに保持された電圧から差し引かれる。よってタイミングT5からタイミングT6まで期間T5‐T6が信号書込期間&移動度補正期間となる。換言すると、走査線WSに第二パルスP2が印加されると、信号書込動作及び移動度補正動作が行われる。信号書込期間&移動度補正期間T5‐T6は、第二パルスP2のパルス幅に等しい。即ち第二パルスP2のパルス幅が移動度補正期間を規定している。
【0025】
この様に信号書込期間T5‐T6では信号電にVsigの書込みと補正量ΔVの調整が同時に行われる。Vsigが高いほどドライブトランジスタTrdが供給する電流Idsは大きくなり、ΔVの絶対値も大きくなる。従って発光輝度レベルに応じた移動度補正が行われる。Vsigを一定とした場合、ドライブトランジスタTrdの移動度μが大きいほどΔVの絶対値が大きくなる。換言すると移動度μが大きいほど画素容量Csに対する負帰還量ΔVが大きくなるので、画素毎の移動度μのばらつきを取り除くことができる。
【0026】
最後にタイミングT6になると、前述したように走査線WSが低レベル側に遷移し、サンプリングトランジスタTr1はオフ状態となる。これによりドライブトランジスタTrdのゲートGは信号線SLから切り離される。このときドレイン電流Idsが発光素子ELを流れ始める。これにより発光素子ELのアノード電位は駆動電流Idsに応じて上昇する。発光素子ELのアノード電位の上昇は、即ちドライブトランジスタTrdのソースSの電位上昇に他ならない。ドライブトランジスタTrdのソースSの電位が上昇すると、画素容量Csのブートストラップ動作によりドライブトランジスタTrdのゲートGの電位も連動して上昇する。ゲート電位の上昇量はソース電位の上昇量に等しくなる。ゆえに発光期間中ドライブトランジスタTrdのゲートG/ソースS間の入力電圧Vgsは一定に保持される。このゲート電圧Vgsの値は信号電位Vsigに閾電圧Vth及び移動量μの補正をかけたものとなっている。ドライブトランジスタTrdは飽和領域で動作する。即ちドライブトランジスタTrdは、ゲートG/ソースS間の入力電圧Vgsに応じた駆動電流Idsを出力する。このゲート電圧Vgsの値は信号電位Vsigに閾電圧Vth及び移動量μの補正をかけたものとなっている。
【0027】
[タイミングチャート2]
図4は、図2に示した画素回路2の動作説明に供する他のタイミングチャートである。基本的には図2に示したタイミングチャートと同様であり、対応する部分には対応する参照番号を付してある。異なる点は、閾電圧補正動作を複数の水平期間に渡って時分割的に繰り返し行っていることである。図4のタイミングチャートの例では、1H期間毎のVth補正動作を2回行っている。画面部が高精細化すると、画素数が増えこれに伴って走査線数も増加する。走査線本数の増加により1H期間が短くなる。このように線順次走査が高速化すると、1H期間ではVth補正動作が完了しない場合がある。そこで図4のタイミングチャートでは、閾電圧補正動作を時分割的に2回行って、ドライブトランジスタTrdのゲートGとソースSとの間の電位Vgsが確実にVthまで初期化できるようにしている。なお、Vth補正の繰り返し回数は2回に限られるものではなく、必要に応じ時分割数を増やすことができる。
【0028】
[表示装置の全体構成]
図5は、本発明に係る表示装置の全体構成を示す模式的なブロック図である。図示するように、本表示装置は、基本的に画面部1と、駆動部と、信号処理部10とからなる。画面部(画素アレイ部)1は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素と、光センサー8とを有するパネル0からなる。駆動部は、各走査線に順次制御信号を供給するスキャナと、各信号線に映像信号を供給するドライバとを有する。本実施形態ではスキャナやドライバは、画面部1を囲むようにパネル0上に搭載されている。
【0029】
画面部1に含まれる個々の画素は、対応する走査線から供給された制御信号に応じて選択されたとき、対応する信号線から映像信号を取り込み、且つ取り込んだ映像信号に応じて発光する。光センサー8は、各画素の発光輝度を検出して対応する輝度信号を出力する。なお本実施形態では、光センサー8はパネル0の裏面側(発光面とは反対側)に搭載されている。
【0030】
信号処理部(DSP)10は、光センサー8から出力された輝度信号に応じて映像信号を補正し、且つ補正された映像信号を駆動部のドライバに供給する。本実施形態では、光センサー8と信号処理部10との間にADコンバータ(ADC)9が挿入されている。このADC9は、光センサー8から出力されたアナログの輝度信号をデジタルの輝度信号(輝度データ)に変換して、デジタル信号処理部(DSP)10に供給している。
【0031】
本発明の特徴事項として、パネル0は、画面部(画素アレイ部)1が複数の領域に区画されており、各領域に対応して光センサー8が配されている。各光センサー8は、対応する領域に属する画素の発光輝度を検出して対応する輝度信号を信号処理部10に供給する。好ましくは光センサー8は、対応する領域の中心に配されている。
【0032】
信号処理部10は、画面部1に映像表示する表示期間では通常の映像信号をドライバに供給し、映像表示しない非表示期間に含まれる検出期間では、輝度検出用の映像信号をドライバに供給する。信号処理部10は、フレーム単位(もしくはフィールド単位)で検出用の映像信号を供給する。検出用の映像信号は、1フレーム(又は1フィールド)で検出対象となる画素のみを発光させ残りの画素は非発光状態にする。信号処理部10は、初期(例えば製品の工場出荷時)に光センサー8から出力された第一の輝度信号と、初期から所定時間経過後に光センサー8から出力された第二の輝度信号とを比較して画素毎に発光輝度の低下分を求め、且つ求めた発光輝度の低下分を補償するように映像信号を補正して駆動部のドライバに出力する。
【0033】
以上の説明から明らかなように、本発明ではパネル0に光センサー8を設ける。この光センサー8を用いて、個々の画素の輝度劣化を測定し、その劣化度合いに合わせて映像信号のレベルを調整する。これにより「焼き付き」を修正した画像を画面部1に表示することができる。特に本発明では、複数の画素当たり1つの光センサー8を配置している。これにより光センサー数を大幅に削減することができ、焼き付き補正システムの低コスト化が可能となる。
【0034】
[変形例]
図6は、図5に示した第一実施形態に係る表示装置の変形例を示すブロック図である。理解を容易にするため、図5に示した構成と対応する部分には対応する参照番号を付してある。異なる点は、光センサー8をパネル0の裏面側ではなく表面側に配置したことである。裏面側に比べ表面側に光センサー8を配置すると、受光量が増えるという有利な点がある。しかし、パネル0の表面側に光センサー8を配置すると、一部の画素の発光が犠牲になるという短所が生じる。
【0035】
[パネルの構成]
図7は、図5に示した表示装置に含まれるパネルの構成を示す模式的な平面図並びに断面図である。図示するように、パネル0の中央に画面部(画素アレイ部)1が配されている。図示しないが画面部1を囲むパネル0の周辺部(額縁部)にはドライバやスキャナなどの駆動部も搭載されている。但し本発明はこれに限られるものではなく、駆動部はパネル0と別体に設けてもよい。
【0036】
画面部1は複数の領域1Aに区画されている。各領域1Aに対応して光センサー8が配されている。光センサー8は、対応する領域1Aに属する画素2の発光輝度を検出して対応する輝度信号を信号処理部(図示せず)に供給する。
【0037】
図示の例では画素が15行×20列で行列状に配されている。この画素アレイが12の領域に区画されている。各領域1Aには5行×5列=25個の画素2が含まれている。25個の画素2に対して1個の光センサー1を配置している。1個の画素2に1個の光センサー8を形成する場合に比べ、必要な光センサー8の個数を大幅に削減することができる。
【0038】
[パネルの断面構造]
図8は、図7に示したパネルの断面構造を示す。パネル0は、下側のガラス基板101と上側のガラス基板108を重ねた構成となっている。ガラス基板101の上にTFTプロセスで集積回路102が形成されている。この集積回路102は、図2に示した画素回路の集合である。この集積回路102の上には、発光素子ELのアノード103が画素毎に分かれて形成されている。また個々のアノード103を集積回路102側に接続するための配線106も形成されている。アノード103の上に有機EL材料などからなる発光層104が形成されている。その上にカソード105が全面的に形成されている。カソード105とアノード103と両者の間に保持された発光層104とで発光素子を形成している。カソード105の上には封止層107を介してガラス基板108が接合している。
【0039】
有機EL発光素子は、自発光のデバイスである。その発光方向はパネル0の表面方向(上側のガラス基板108の方向)が大部分である。しかしながら実際には、図示するように斜めに発光する成分や、パネル0の内部にて反射散乱を繰り返し、パネル0の裏側(下側ガラス基板101の方向)に抜ける光もある。図5に示した例では、パネル0の裏面に光センサーが搭載されており、発光素子からパネル0の裏面側に抜ける発光を検出している。この場合、光センサー直上の画素の発光ばかりではく、直上からずれた周辺の画素の発光輝度も測定できる。
【0040】
[光センサーの受光量分布]
図9は、光センサーの受光量分布を示すグラフである。(X)は、行方向の受光分布を表している。横軸に光センサーからの距離を画素数で表し、縦軸にセンサー出力電圧を表している。センサー出力電圧は受光量に比例している。グラフから明らかなように、光センサーはその中心に位置する画素(光センサーの直上に位置する画素)ばかりではなく、中心から離れた画素からの発光もある程度受光し、対応する輝度信号を出力していることがわかる。
【0041】
(Y)は光センサーの列方向に沿った受光量分布を表している。(X)に示した行方向の受光量分布と同じく、列方向についても中心画素ばかりでなく周辺画素からの発光をある程度受光して、対応する輝度信号を出力できることがわかる。
【0042】
このように光センサーの受光量分布にある程度領域的な幅があることを利用して、本発明では複数の画素に対して1つの光センサーを配置する。これにより光センサー数を大幅に削減することができ、焼き付き補正システムの大幅な低コスト化が可能である。図9に示した光センサーの受光量分布(受光強度分布)を考慮すると、1つの光センサーが測定する範囲(領域)は、その光センサーに対して上下左右に均等な範囲であることが望ましい。換言すると、光センサーは区画化された領域の中心に配置することが望ましい。
【0043】
[発光輝度の検出動作]
図10は、画素輝度の検出動作を示す模式図である。図示するように、本実施形態では点順次方式で個々の画素の発光輝度検出を行っている。点順次動作の進行方向は、各領域1Aにおいて、左上の画素から右下の画素までラスター方式で行う。
【0044】
最初のフレーム1で領域1Aの左上に位置する画素2を発光させる一方、領域1Aに属する残りの画素2は全て非発光状態にする。これにより、領域1Aの中心に位置する光センサー8は、領域1Aの左上隅に位置する画素2の発光輝度を検出できる。
【0045】
次のフレーム2に進むと、左上から2番目の画素2のみが発光し、その輝度を検出する。以下順に進行し、フレーム5では右上隅に位置する画素2の発光輝度が検出できる。続いてフレーム6では2行目の画素の発光輝度検出が行われ、フレーム7から順にフレーム10に進む。フレーム10では上から2行目で右端に位置する画素2の発光輝度が検出できる。このようにしてフレーム1からフレーム25で、領域1Aに属する25個の画素2の発光輝度を点順次で検出可能である。例えばフレーム周波数を30Hzとすると、約1秒弱で領域1Aに属する画素2の発光輝度を検出できる。この線順次走査を全ての領域1Aで並行に行えば、全体としても1秒弱の時間で発光輝度検出を行える。以上の説明から明らかなように、本発明では1つの光センサー8に対して受光可能な領域1Aに含まれる画素2を、1画素ずつ点順次に発光させている。なおカラー表示装置の場合、1画素に含まれる発光素子はRGBいずれかの光を発光する。この場合、個々の色の画素(サブピクセル)毎に発光輝度の検出を行うことが望ましい。場合によっては、RGB3色のサブピクセルを合わせたピクセル毎に発光輝度検出を行うこともできる。点順次検出における個々の画素の発光制御は、パネル0に入力する映像信号にて行い、画素の動作タイミングは通常の画像表示時と同様にする。すなわち信号処理部は、フレーム単位で検出用の映像信号を供給する。この検出用の映像信号は、1フレームで検出対象となる画素のみを発光させ残りの画素は非発光の状態にするものである。このような点順次走査により、1つの光センサーにて複数の画素の輝度データを順番に得ることができる。
【0046】
[焼き付き現象]
図11は、本発明が処理対象とする「焼き付き」を説明する模式図である。(A1)は、焼き付きの原因となるパターン表示を表している。画面部1に例えば図示のようなウィンドウを表示する。白抜きのウィンドウの部分の画素は高輝度で発光を持続する一方、周辺の黒枠部分の画素は非発光状態に置かれる。このウィンドウパターンが長時間に亘って表示されると、白抜き部分の画素の輝度劣化が進行する一方、黒枠部分の画素の輝度劣化は相対的に進行が遅い。
【0047】
(A2)は、(A1)に示したウィンドウパターン表示を消去して、画面部1に全面ベタのラスター表示を行った状態を表している。局所的な輝度劣化がなければ、画面部1にラスター表示を行うと全面均一な輝度分布が得られるはずである。しかし実際には前に白抜き表示した中央部分の画素の輝度劣化が進行しているため、中央部分の輝度が周辺部分の輝度に比べて低くなってしまい、図示のように「焼き付き」となって表れる。
【0048】
[焼き付き補正処理]
図12は、図11に示した「焼き付き」の補正動作を示す模式図である。(O)は本表示装置の信号処理部に外部から入力される映像信号を表している。図示の例では、全面ベタの映像信号である。
【0049】
(A)は、もともと図11に示したような「焼き付き」が生じている画面部に、(O)で示した映像信号を表示した場合の輝度分布を表している。全面ベタの映像信号を入力しても、パネルの画面部に局所的な焼き付きがあるので、中央の窓の部分の輝度が周辺の枠の部分に比べて暗くなっている。
【0050】
(B)は外部から入力した映像信号(O)を各画素の発光輝度の検出結果に従って補正した映像信号を表している。(B)に示した焼き付け補正後の映像信号は、中央の窓部の画素に書き込まれる映像信号のレベルが相対的に高く補正され、周辺の枠の部分の画素に書き込まれる映像信号のレベルは相対的に低く補正されている。このように(A)で示した焼き付きによる負の輝度分布をキャンセルするように、(B)で示した正の輝度分布を有する映像信号となるように補正する。
【0051】
(C)は、焼き付き補正後の映像信号を画面部に表示した状態を模式的に表している。パネルの画面部に残された焼き付きによる不均衡な輝度分布は、焼き付き補正用の映像信号によって補償され、均一な輝度分布の画面が得られる。
【0052】
〈第二実施形態〉
[輝度信号のダイナミックレンジ]
図13は、光センサーから出力される輝度信号のダイナミックレンジを示すグラフである。横軸に光センサーの中心位置からの距離をとり、縦軸に輝度信号の出力電圧をとってある。なお横軸の距離は、光センサーからの画素数で表してある。図示するように、光センサーから距離が遠くなるにつれ、同一画素輝度でも、光センサーにて受光される値は小さくなってしまう。図示の例では、中心位置にある画素の輝度信号の出力レベルは3Vに達するのに対し、中心位置から画素数で20個分離れた画素の輝度信号の出力電圧は0.3Vと約1/10に低下してしまう。図5に示した焼き付き補正システムでは、光センサー8からの出力を増幅した後、ADC9にてアナログ信号からデジタル信号に変換している。デジタル信号のビットは、入力アナログ信号の最大電圧を見て決められる。そのため光センサーの中心に位置する画素は、例えばその輝度信号を8ビットの256階調にて変換できる。従って焼き付き補正精度も細かくなる。一方光センサーから遠い画素は、アナログ信号の電圧を26階調レベルにて変換することになる。よって焼き付き補正の精度が粗くなってしまう。この結果焼き付き補正が十分に行われない恐れがある。図示の例では中心に位置する画素の輝度信号はダイナミックレンジが大きいため、256階調でデジタルデータに変換できる。これは0.4%の補正精度に相当する。一方中心から20個の距離だけ離れた画素の輝度信号のダイナミックレンジは狭く、26階調でしかデジタルデータに変換できない。これは4%の補正精度に相当する。
【0053】
[第二実施形態の動作]
図14−1は、第二実施形態に係る表示装置の動作を示すタイミングチャートである。この第二実施形態は、上述した焼き付き補正精度のばらつきを改善して、焼き付き補正精度を高めるものである。 図14−1は測定対象となる画素のみを点灯するための点順次走査を表している。前述したようにこの点順次走査は図3に示した通常の映像表示動作と同様のシーケンスで行われる。即ちVth補正を行った後、所定レベルの映像信号を測定対象となる画素に書き込み、移動度補正を行った後、当該画素を発光させる。
【0054】
図14−1に示したタイミングチャートは、測定対象となる画素が光センサーに近い位置にある場合である。この場合には光センサーは測定対象となる画素から十分な受光量が得られる。従って1フレームに占める発光期間は比較的短くて良い。よって図14−1に示したタイミングチャートでは、画素が点灯した後、比較的短い時間幅で給電線VLを高レベルVddから低レベルVssに切り換え、非発光状態に移行している。
【0055】
図14−2は、同じく第二実施形態に係る表示装置の動作説明に供するタイミングチャートである。理解を容易にするため、図14−1に示したタイミングチャートと同様の表記を採用している。本図は、発光輝度の測定対象になる画素が光センサーから比較的遠い位置にある場合である。この場合には、測定対象となる画素の発光期間を比較的長くとってある。これにより光センサーは測定対象の画素から十分な受光量を得ることができる。
【0056】
以上のように本実施形態によると、信号処理部は、検出対象となる画素とその発光輝度を検出する光センサーとの間の距離に応じて、当該画素の1フレームに占める発光時間の割合を設定している。これにより光センサーから画素が離れるほど光センサーが受光する時間が長くなる。
【0057】
[輝度信号の出力分布]
図15は、第二実施形態によって得られる輝度信号の出力電圧分布を示すグラフである。理解を容易にするため、図13に示したグラフと同様の表記を採用している。光センサーからの距離と発光時間との関係を最適に設定した場合、図15のグラフに示すように、光センサーの出力電圧は、画素の位置によらず一定となる。逆に言うと輝度信号のレベルを光センサーからの距離によらず各画素で一定にするために、光センサーに近い画素では図14−1に示すようなデューティの短いタイミングにて発光させる。逆に光センサーから遠い画素では図14−2に示すようにデューティの長いタイミングにて発光させる。これにより光センサーから得られる発光輝度データは図15に示すように光センサーからの距離によらず各画素で一定のダイナミックレンジが得られる。図示の例では全ての画素について256階調の分解能が得られ、0.4%の精度で焼き付け補正を行うことができる。本補正システムに組み込まれたADコンバータは、光センサーからの距離に依存することなく全ての画素について同階調の精度(例えば図示の例では8ビット256階調)でデジタル変換することができる。その結果輝度劣化を測定するためのデータ精度も高くすることができ、高い輝度補正が行われる。
【0058】
〈第三実施形態〉
[発光輝度検出のタイミングチャート]
図16−1は本発明の第三実施形態に係るタイミングチャートである。画素の発光輝度を検出する点順次動作を表している。本タイミングチャートは、検出対象となる画素が光センサーに近い位置にある場合である。図示するように、光センサーに近い画素では低い信号電圧の映像信号を当該画素に書き込んでいる。
【0059】
図16−2は、同じく第三実施形態に係るタイミングチャートである。図16−1と異なり、光センサーから遠い位置にある画素に対する発光輝度検出動作を表している。図示するように光センサーから遠い画素では高い信号電圧の映像信号を当該画素に書き込んで発光させている。これにより映像信号のレベルを光センサーからの距離に応じて最適に設定すると、各画素の発光輝度データは光センサーからの距離によらず一定の値を得ることができる。即ち本実施形態に係る信号処理部は、検出対象となる画素とその発光輝度を検出する光センサーとの間の距離に応じて、当該画素に書き込むべき検出用の映像信号のレベルを設定している。これにより画素が光センサーから離れる程その発光輝度が大きくなる。増幅後のADコンバータ入力信号レベルも光センサーからの距離に依存せず一定の値となる。全ての画素について同階調の精度(例えば8ビット256階調)でデジタル変換することができる。その結果輝度劣化のデータ精度も高くすることができ、精度の高い輝度補正が可能になる。
本実施形態では信号電圧のレベルにて輝度コントロールすることで、第二実施形態のようにパネル駆動タイミングを可変することなく発光輝度検出動作が可能になる。よって本実施形態の動作は通常の映像表示時に比べて信号電圧を変えただけの動作となり、発光輝度検出時に新たなタイミングを必要とせず、システムとして簡易化できる。
【0060】
〈第四実施形態〉
[パネルの構成]
図17は本発明に係る表示装置の第四実施形態のパネル構成を示すブロック図である。理解を容易にするため、図1に示した第一実施形態のパネルブロック図と同様の表記を採用している。本表示装置は基本的に画素アレイ部(画面部)1とこれを駆動する駆動部とで構成されている。画素アレイ部1は行状の第1走査線WSと、同じく行状の第2走査線DSと、列状の信号線SLと、各第1走査線WSと各信号線SLとが交差する部分に配された行列状の画素2とを備えている。これに対し駆動部は、ライトスキャナ4、ドライブスキャナ5及び水平セレクタ3を含んでいる。ライトスキャナ4は各第1走査線WSに制御信号を出力して画素2を行単位で線順次走査する。ドライブスキャナ5も各第2走査線DSにそれぞれ制御信号を出力して画素2を行単位で線順次走査する。但しライトスキャナ4とドライブスキャナ5は制御信号を出力するタイミングが異なっている。このドライブスキャナ5は第一実施形態で使われた電源スキャナ6に代えて駆動部に配されている。電源スキャナを廃したことで給電線も画素アレイ部1から除かれている。その代わり、図示しないが画素アレイ部1には一定の電源電位Vddを供給する電源ラインが配されている。一方水平セレクタ(信号ドライバ)3は、スキャナ4,5側の線順次走査に合わせて、列状の信号線SLに映像信号の信号電位と基準電位とを供給する。
【0061】
[画素回路の構成]
図18は図17に示した第四実施形態の表示パネルに含まる画素回路の構成を示している。第一実施形態の画素回路が2個のトランジスタで構成されているのに対し、本実施形態の画素は3個のトランジスタで構成されている。図示するように本画素2は、基本的に発光素子ELと、サンプリングトランジスタTr1と、ドライブトランジスタTrdと、スイッチングトランジスタTr3と、画素容量Csとを含む。サンプリングトランジスタTr1は、その制御端(ゲート)が走査線WSに接続し、一対の電流端(ソース及びドレイン)の一方が信号線SLに接続し、他方がドライブトランジスタTrdの制御端(ゲートG)に接続している。ドライブトランジスタTrdは、一対の電流端(ソース及びドレイン)の一方(ドレイン)が電源ラインVddに接続し、他方(ソースS)が発光素子ELのアノードに接続している。発光素子ELのカソードは所定のカソード電位Vcathに接続している。スイッチングトランジスタTr3は、その制御端(ゲート)が走査線DSに接続し、一対の電流端(ソース及びドレイン)の一方が固定電位Vssに接続し、他方がドライブトランジスタTrdのソースSに接続している。画素容量Csは、その一端がドライブトランジスタTrdの制御端(ゲートG)に接続し、その他端がドライブトランジスタTrdの他方の電流端(ソースS)に接続している。このドライブトランジスタTrdの他方の電流端は、発光素子EL及び画素容量Csに対する出力電流端となっている。なお本画素回路2は、画素容量Csを補助する目的で、補助容量CsubがドライブトランジスタTrdのソースSと電源Vddとの間に接続されている。
【0062】
かかる構成において、駆動部側のライトスキャナ4は第1走査線WSにサンプリングトランジスタTr1を開閉制御するための制御信号を供給する。ドライブスキャナ5は第2走査線DSにスイッチングトランジスタTr3を開閉制御するための制御信号を出力する。水平セレクタ3は信号線SLに信号電位Vsigと基準電位Vrefとの間で切換る映像信号(入力信号)を供給する。この様に走査線WS,DS及び信号線SLの電位が線順次走査に合わせて変動するが、電源ラインはVddに固定されている。またカソード電位Vcath及び固定電位Vssも一定である。
【0063】
[画素回路の動作]
図19は、図18に示した画素回路の動作説明に供するタイミングチャートである。図示するように本タイミングチャートは、走査線WS、走査線DS及び信号線SLの電位変化を時間軸を揃えて示している。サンプリングトランジスタTr1はNチャネル型であり、走査線WSがハイレベルになったときオンする。スイッチングトランジスタTr3もNチャネル型であり、走査線DSがハイレベルになったときオンする。一方信号線SLに供給された映像信号は、1水平周期(1H)で信号電位Vsigと基準電位Vrefとの間で切換る。このタイミングチャートは、第1走査線WS、第2走査線DS及び信号線SLの電位変化と時間軸を合わせて、ドライブトランジスタTrdのゲートG及びソースSの電位変化を表している。ゲートGとソースSの間の電位差Vgsに従って、ドライブトランジスタTrdの動作状態を制御している。
【0064】
まず最初に前フレームの発光期間から当該フレームの非発光期間に移ると、タイミングT1で走査線DSがハイレベルに切換り、スイッチングトランジスタTr3がオンする。これによりドライブトランジスタTrdのソースSの電位が固定電位Vssにセットされる。この時固定電位Vssは発光素子ELの閾電圧Vthelとカソード電位Vcathの和よりも小さく設定されている。即ちVss<Vthel+Vcathに設定されており、発光素子ELは逆バイアス状態に置かれるので駆動電流Idsは発光素子ELには流れ込まない。しかしながらドライブトランジスタTrdから供給された出力電流IdsはソースSを通って固定電位Vssに流れる。
【0065】
続いてタイミングT2になると、信号線SLの電位がVrefにある状態で、サンプリングトランジスタTrdをオンする。これによりドライブトランジスタTrdのゲートGを基準電位Vrefに設定する。これによりドライブトランジスタTrdのゲートG/ソースS間電圧VgsはVref−Vssという値をとる。ここでVgs=Vref−Vss>Vthに設定されている。このVref−VssがドライブトランジスタTrdの閾電圧Vthよりも大きくないと後続の閾電圧補正動作を正常に行うことが出来ない。但しVgs=Vref−Vss>Vthであるため、ドライブトランジスタTrdはオン状態であり、ドレイン電流が電源電位Vddから固定電位Vssに向かって流れる。
【0066】
この後タイミングT3なると閾電圧補正期間に入り、スイッチングトランジスタTr3をオフしてドライブトランジスタTrdのソースSを固定電位Vssから切り離す。ここでソースSの電位(即ち発光素子のアノード電位)がカソード電位Vcathに発光素子ELの閾電圧Vthelを足した値よりも低い限り、発光素子ELは依然として逆バイアス状態に置かれ、わずかなリーク電流が流れるに過ぎない。よって電源ラインVddからドライブトランジスタTrdを通って供給された電流は、ほとんど画素容量Csと補助容量Csubを充電するために使われる。この様に画素容量Csが充電されるため、ドライブトランジスタTrdのソース電位は時間の経過と共にVssから上昇していく。一定期間後ドライブトランジスタTrdのソース電位はVref−Vthのレベルに達し、Vgsが丁度Vthになる。この時点でドライブトランジスタTrdがカットオフし、Vthに相当する電圧がドライブトランジスタTrdのソースSとゲートGとの間に配されている画素容量Csに書き込まれる。閾電圧補正動作が完了した時点でも、ソース電圧Vref−Vthはカソード電位Vcathに発光素子の閾電圧Vthelを足した値よりも低くなっている。
【0067】
続いてタイミングT4で書き込み期間/移動度補正期間に進む。タイミングT4では信号線SLを基準電位Vrefから信号電位Vsigに切換える。信号電位Vsigは階調に応じた電圧となっている。この時点でサンプリングトランジスタTr1はオンしているため、ドライブトランジスタTrdのゲートGの電位はVsigとなる。これによりドライブトランジスタTrdがオンし、電源ラインVddから電流が流れるため、ソースSの電位が時間と共に上昇していく。この時点で依然としてソースSの電位が発光素子ELの閾電圧Vthelとカソード電圧Vcathの和を超えていないので、発光素子ELにはわずかなリーク電流が流れるだけであり、ドライブトランジスタTrdから供給された電流はそのほとんどが画素容量Csと補助容量Csubの充電に使われる。この充電過程で前述したようにソースSの電位が上昇していく。
【0068】
この書き込み期間では既にドライブトランジスタTrdの閾電圧補正動作は完了しているため、ドライブトランジスタTrdが供給する電流はその移動度μを反映したものとなる。具体的に言うとドライブトランジスタTrdの移動度μが大きい場合、ドライブトランジスタTrdが供給する電流量が大きくなり、ソースSの電位上昇も速い。逆に移動度μが小さいときドライブトランジスタTrdの電流供給量は小さく、ソースSの電位上昇は遅くなる。この様にドライブトランジスタTrdの出力電流を画素容量Csに負帰還することで、ドライブトランジスタTrdのゲートG/ソースS間電圧Vgsは移動度μを反映した値となり、一定時間経過後には完全に移動度μを補正したVgsの値となる。即ちこの書き込み期間ではドライブトランジスタTrdから流れ出た電流を画素容量Csに負帰還することで、ドライブトランジスタTrdの移動度μの補正も同時に行っている。
【0069】
最後にタイミングT5で当該フレームの発光期間に入ると、サンプリングトランジスタTr1がオフし、ドライブトランジスタTrdのゲートGが信号線SLから切り離される。これによりゲートGの電位の上昇が可能となり、画素容量Csに保持されたVgsの値を一定に保ちつつ、ゲートGの電位上昇に連動してソースSの電位も上昇する。これにより発光素子ELの逆バイアス状態が解消し、ドライブトランジスタTrdはVgsに応じたドレイン電流Idsを発光素子ELに流す。ソースSの電位は発光素子ELに電流が流れるまで上昇し、発光素子ELが発光する。ここで発光素子は発光時間が長くなるとその電流/電圧特性は変化する。このためソースSの電位も変化する。しかしながらドライブトランジスタTrdのゲート/ソース間電圧Vgsはブートストラップ動作により一定値に保たれているので、発光素子ELに流れる電流は変化しない。よって発光素子ELの電流/電圧特性が劣化しても、一定電流Idsが常に流れ続け、発光素子ELの輝度が変化することはない。更に本発明の焼き付き抑制システムを組み込むことで、発光素子の輝度劣化を補償している。
【0070】
〈第五実施形態〉
[表示パネルのブロック構成]
図20は、本発明に係る表示装置の第五実施形態の表示パネルを示すブロック図である。本表示装置は基本的に画素アレイ部1とスキャナ部と信号部とで構成されている。スキャナ部と信号部とで駆動部を構成する。画素アレイ部1は、行状に配された第1走査線WS、第2走査線DS、第3走査線AZ1及び第4走査線AZ2と、列状に配された信号線SLと、これらの走査線WS,DS,AZ1,AZ2及び信号線SLに接続した行列状の画素回路2と、各画素回路2の動作に必要な第1電位Vss1,第2電位Vss2及び第3電位Vddを供給する複数の電源線とからなる。信号部は水平セレクタ3からなり、信号線SLに映像信号を供給する。スキャナ部は、ライトスキャナ4、ドライブスキャナ5、第一補正用スキャナ71及び第二補正用スキャナ72からなり、それぞれ第1走査線WS、第2走査線DS、第3走査線AZ1及び第4走査線AZ2に制御信号を供給して順次行毎に画素回路2を走査する。
【0071】
[画素回路の構成]
図21は、図20に示した表示装置に組み込まれる画素の構成を示す回路図である。本実施形態の画素は5個のトランジスタで構成されている点に特徴がある。図示する様に画素回路2は、サンプリングトランジスタTr1と、ドライブトランジスタTrdと、第1スイッチングトランジスタTr2と、第2スイッチングトランジスタTr3と、第3スイッチングトランジスタTr4と、画素容量Csと、発光素子ELとを含む。サンプリングトランジスタTr1は、所定のサンプリング期間に走査線WSから供給される制御信号に応じ導通して信号線SLから供給された映像信号の信号電位を画素容量Csにサンプリングする。画素容量Csは、サンプリングされた映像信号の信号電位に応じてドライブトランジスタTrdのゲートGに入力電圧Vgsを印加する。ドライブトランジスタTrdは、入力電圧Vgsに応じた出力電流Idsを発光素子ELに供給する。発光素子ELは、所定の発光期間中ドライブトランジスタTrdから供給される出力電流Idsにより映像信号の信号電位に応じた輝度で発光する。
【0072】
第1スイッチングトランジスタTr2は、サンプリング期間(映像信号書込期間)に先立ち走査線AZ1から供給される制御信号に応じ導通してドライブトランジスタTrdの制御端であるゲートGを第1電位Vss1に設定する。第2スイッチングトランジスタTr3は、サンプリング期間に先立ち走査線AZ2から供給される制御信号に応じ導通してドライブトランジスタTrdの一方の電流端であるソースSを第2電位Vss2に設定する。第3スイッチングトランジスタTr4は、サンプリング期間に先立ち走査線DSから供給される制御信号に応じ導通してドライブトランジスタTrdの他方の電流端であるドレインを第3電位Vddに接続し、以ってドライブトランジスタTrdの閾電圧Vthに相当する電圧を画素容量Csに保持させて閾電圧Vthの影響を補正する。さらにこの第3スイッチングトランジスタTr4は、発光期間に再び走査線DSから供給される制御信号に応じ導通してドライブトランジスタTrdを第3電位Vddに接続して出力電流Idsを発光素子ELに流す。
【0073】
以上の説明から明らかな様に、本画素回路2は、5個のトランジスタTr1ないしTr4及びTrdと1個の画素容量Csと1個の発光素子ELとで構成されている。トランジスタTr1〜Tr3とTrdはNチャネル型のポリシリコンTFTである。トランジスタTr4のみPチャネル型のポリシリコンTFTである。但し本発明はこれに限られるものではなく、Nチャネル型とPチャネル型のTFTを適宜混在させることができる。発光素子ELは例えばアノード及びカソードを備えたダイオード型の有機ELデバイスである。但し本発明はこれに限られるものではなく、発光素子は一般的に電流駆動で発光する全てのデバイスを含む。
【0074】
図22は、図21に示した表示パネルから画素回路2の部分のみを取り出した模式図である。理解を容易にするため、サンプリングトランジスタTr1によってサンプリングされる映像信号の信号電位Vsigや、ドライブトランジスタTrdの入力電圧Vgs及び出力電流Ids、さらには発光素子ELが有する容量成分Coledなどを書き加えてある。以下図22に基づいて、本発明にかかる画素回路2の動作を説明する。
【0075】
[第五実施形態の動作]
図23は、図22に示した画素回路のタイミングチャートである。図23は、時間軸Tに沿って各走査線WS,AZ1,AZ2及びDSに印加される制御信号の波形を表してある。表記を簡略化する為、制御信号も対応する走査線の符号と同じ符号で表してある。トランジスタTr1,Tr2,Tr3はNチャネル型なので、走査線WS,AZ1,AZ2がそれぞれハイレベルの時オンし、ローレベルの時オフする。一方トランジスタTr4はPチャネル型なので、走査線DSがハイレベルの時オフし、ローレベルの時オンする。なおこのタイミングチャートは、各制御信号WS,AZ1,AZ2,DSの波形と共に、ドライブトランジスタTrdのゲートGの電位変化及びソースSの電位変化も表してある。
【0076】
図23のタイミングチャートではタイミングT1〜T8までを1フレーム(1f)としてある。1フレームの間に画素アレイの各行が一回順次走査される。タイミングチャートは、1行分の画素に印加される各制御信号WS,AZ1,AZ2,DSの波形を表してある。
【0077】
当該フレームが始まる前のタイミングT0で、全ての制御線号WS,AZ1,AZ2,DSがローレベルにある。したがってNチャネル型のトランジスタTr1,Tr2,Tr3はオフ状態にある一方、Pチャネル型のトランジスタTr4のみオン状態である。したがってドライブトランジスタTrdはオン状態のトランジスタTr4を介して電源Vddに接続しているので、所定の入力電圧Vgsに応じて出力電流Idsを発光素子ELに供給している。したがってタイミングT0で発光素子ELは発光している。この時ドライブトランジスタTrdに印加される入力電圧Vgsは、ゲート電位(G)とソース電位(S)の差で表される。
【0078】
当該フレームが始まるタイミングT1で、制御信号DSがローレベルからハイレベルに切り替わる。これによりスイッチングトランジスタTr4がオフし、ドライブトランジスタTrdは電源Vddから切り離されるので、発光が停止し非発光期間に入る。したがってタイミングT1に入ると、全てのトランジスタTr1〜Tr4がオフ状態になる。
【0079】
続いてタイミングT2に進むと、制御信号AZ1及びAZ2がハイレベルになるので、スイッチングトランジスタTr2及びTr3がオンする。この結果、ドライブトランジスタTrdのゲートGが基準電位Vss1に接続し、ソースSが基準電位Vss2に接続される。ここでVss1−Vss2>Vthを満たしており、Vss1−Vss2=Vgs>Vthとする事で、その後タイミングT3で行われるVth補正の準備を行う。換言すると期間T2‐T3は、ドライブトランジスタTrdのリセット期間に相当する。また、発光素子ELの閾電圧をVthELとすると、VthEL>Vss2に設定されている。これにより、発光素子ELにはマイナスバイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行うVth補正動作及び移動度補正動作を正常に行うために必要である。
【0080】
タイミングT3では制御信号AZ2をローレベルにし且つ直後制御信号DSもローレベルにしている。これによりトランジスタTr3がオフする一方トランジスタTr4がオンする。この結果ドレイン電流Idsが画素容量Csに流れ込み、Vth補正動作を開始する。この時ドライブトランジスタTrdのゲートGはVss1に保持されており、ドライブトランジスタTrdがカットオフするまで電流Idsが流れる。カットオフするとドライブトランジスタTrdのソース電位(S)はVss1−Vthとなる。ドレイン電流がカットオフした後のタイミングT4で制御信号DSを再びハイレベルに戻し、スイッチングトランジスタTr4をオフする。さらに制御信号AZ1もローレベルに戻し、スイッチングトランジスタTr2もオフする。この結果、画素容量CsにVthが保持固定される。この様にタイミングT3‐T4はドライブトランジスタTrdの閾電圧Vthを検出する期間である。ここでは、この検出期間T3‐T4をVth補正期間と呼んでいる。
【0081】
この様にVth補正を行った後タイミングT5で制御信号WSをハイレベルに切り替え、サンプリングトランジスタTr1をオンして映像信号Vsigを画素容量Csに書き込む。発光素子ELの等価容量Coledに比べて画素容量Csは充分に小さい。この結果、映像信号Vsigのほとんど大部分が画素容量Csに書き込まれる。正確には、Vss1に対するVsigの差分Vsig−Vss1が画素容量Csに書き込まれる。したがってドライブトランジスタTrdのゲートGとソースS間の電圧Vgsは、先に検出保持されたVthと今回サンプリングされたVsig−Vss1を加えたレベル(Vsig−Vss1+Vth)となる。以降説明簡易化の為Vss1=0Vとすると、ゲート/ソース間電圧Vgsは図4のタイミングチャートに示すようにVsig+Vthとなる。かかる映像信号Vsigのサンプリングは制御信号WSがローレベルに戻るタイミングT7まで行われる。すなわちタイミングT5‐T7がサンプリング期間(映像信号書込期間)に相当する。
【0082】
サンプリング期間の終了するタイミングT7より前のタイミングT6で制御信号DSがローレベルとなりスイッチングトランジスタTr4がオンする。これによりドライブトランジスタTrdが電源Vddに接続されるので、画素回路は非発光期間から発光期間に進む。この様にサンプリングトランジスタTr1がまだオン状態で且つスイッチングトランジスタTr4がオン状態に入った期間T6‐T7で、ドライブトランジスタTrdの移動度補正を行う。即ち本例では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間T6‐T7で移動度補正を行っている。なお、この移動度補正を行う発光期間の先頭では、発光素子ELは実際には逆バイアス状態にあるので発光する事はない。この移動度補正期間T6‐T7では、ドライブトランジスタTrdのゲートGが映像信号Vsigのレベルに固定された状態で、ドライブトランジスタTrdにドレイン電流Idsが流れる。ここでVss1−Vth<VthELと設定しておく事で、発光素子ELは逆バイアス状態におかれる為、ダイオード特性ではなく単純な容量特性を示すようになる。よってドライブトランジスタTrdに流れる電流Idsは画素容量Csと発光素子ELの等価容量Coledの両者を結合した容量C=Cs+Coledに書き込まれていく。これによりドライブトランジスタTrdのソース電位(S)は上昇していく。図23のタイミングチャートではこの上昇分をΔVで表してある。この上昇分ΔVは結局画素容量Csに保持されたゲート/ソース間電圧Vgsから差し引かれる事になるので、負帰還をかけた事になる。この様にドライブトランジスタTrdの出力電流Idsを同じくドライブトランジスタTrdの入力電圧Vgsに負帰還する事で、移動度μを補正する事が可能である。なお負帰還量ΔVは移動度補正期間T6‐T7の時間幅tを調整する事で最適化可能である。
【0083】
タイミングT7では制御信号WSがローレベルとなりサンプリングトランジスタTr1がオフする。この結果ドライブトランジスタTrdのゲートGは信号線SLから切り離される。映像信号Vsigの印加が解除されるので、ドライブトランジスタTrdのゲート電位(G)は上昇可能となり、ソース電位(S)と共に上昇していく。その間画素容量Csに保持されたゲート/ソース間電圧Vgsは(Vsig−ΔV+Vth)の値を維持する。ソース電位(S)の上昇に伴い、発光素子ELの逆バイアス状態は解消されるので、出力電流Idsの流入により発光素子ELは実際に発光を開始する。この時のドレイン電流Ids対ゲート電圧Vgsの関係は、先のトランジスタ特性式1のVgsにVsig−ΔV+Vthを代入する事で、以下の式のように与えられる。
Ids=kμ(Vgs−Vth)2=kμ(Vsig−ΔV)2
上記式において、k=(1/2)(W/L)Coxである。この特性式からVthの項がキャンセルされており、発光素子ELに供給される出力電流IdsはドライブトランジスタTrdの閾電圧Vthに依存しない事が分かる。基本的にドレイン電流Idsは映像信号の信号電圧Vsigによって決まる。換言すると、発光素子ELは映像信号Vsigに応じた輝度で発光する事になる。その際Vsigは負帰還量ΔVで補正されている。この補正量ΔVは丁度特性式の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Idsは実質的に映像信号Vsigのみに依存する事になる。
【0084】
最後にタイミングT8に至ると制御信号DSがハイレベルとなってスイッチングトランジスタTr4がオフし、発光が終了すると共に当該フレームが終わる。この後次のフレームに移って再びVth補正動作、移動度補正動作及び発光動作が繰り返される事になる。
【0085】
〈応用形態〉
本発明にかかる表示装置は、図24に示すような薄膜デバイス構成を有する。図24はTFT部分がBottomゲート構造(ゲート電極がチャネルPS層に対して下にある)である。この他にTFT部分に関してはSandwichゲート構造(チャネルPS層を上下のゲート電極ではさむ)、Topゲート構造(ゲート電極がチャネルPS層に対して上にある)のようなバリエーションがある。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスタ部(図では1個のTFTを例示)、画素容量などの容量部及び有機EL素子などの発光部とを含む。基板の上にTFTプロセスでトランジスタ部や容量部が形成され、その上に有機EL素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。
【0086】
本発明にかかる表示装置は、図25に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機EL素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部(画素マトリックス部)を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてもよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばFPC(フレキシブルプリントサーキット)を設けてもよい。
【0087】
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなどに適用可能である。電子機器に入力された、若しくは、電子機器内で生成した駆動信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。電子機器は基本的に情報を処理する本体と、本体に入力する情報若しくは本体から出力された情報を表示する表示器とを含む。
【0088】
図26は本発明が適用されたテレビであり、フロントパネル12、フィルターガラス13等から構成される映像表示画面11を含み、本発明の表示装置をその映像表示画面11に用いることにより作製される。
【0089】
図27は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部15、表示部16、コントロールスイッチ、メニュースイッチ、シャッター19等を含み、本発明の表示装置をその表示部16に用いることにより作製される。
【0090】
図28は本発明が適用されたノート型パーソナルコンピュータであり、本体20には文字等を入力するとき操作されるキーボード21を含み、本体カバーには画像を表示する表示部22を含み、本発明の表示装置をその表示部22に用いることにより作製される。
【0091】
図29は本発明が適用された携帯端末装置である。左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体23、下側筐体24、連結部(ここではヒンジ部)25、ディスプレイ26、サブディスプレイ27、ピクチャーライト28、カメラ29等を含む。本発明の表示装置をそのディスプレイ26やサブディスプレイ27に用いることにより作製される。
【0092】
図30は本発明が適用されたビデオカメラであり、本体部30、前方を向いた側面に被写体撮影用のレンズ34、撮影時のスタート/ストップスイッチ35、モニター36等を含み、本発明の表示装置をそのモニター36に用いることにより作製される。
【図面の簡単な説明】
【0093】
【図1】本発明に係る表示装置の第一実施形態に係るパネルのブロック図である。
【図2】第一実施形態の画素回路図である。
【図3】第一実施形態の動作説明に供するタイミングチャートである。
【図4】同じく動作説明に供するタイミングチャートである。
【図5】第一実施形態の全体構成を示すブロック図である。
【図6】同じく全体構成を示すブロック図である。
【図7】パネルの模式的な平面図及び断面図である。
【図8】パネルの拡大断面図である。
【図9】光センサーから出力される輝度信号の分布を示すグラフである。
【図10】第一実施形態の発光輝度検出の点順次走査を示す模式図である。
【図11】焼き付き現象を示す模式図である。
【図12】第一実施形態の動作説明に供する模式図である。
【図13】第二実施形態の背景説明に供するグラフである。
【図14−1】本発明に係る表示装置の第二実施形態の動作説明に供するタイミングチャートである。
【図14−2】同じく動作説明に供するタイミングチャートである。
【図15】同じく動作説明に供するグラフである。
【図16−1】本発明に係る表示装置の第三実施形態の動作説明に供するタイミングチャートである。
【図16−2】同じく第三実施形態の動作説明に供するタイミングチャートである。
【図17】本発明に係る表示装置の第四実施形態のパネル構成を示すブロック図である。
【図18】画素回路の構成を示す回路図である。
【図19】動作説明に供するタイミングチャートである。
【図20】本発明に係る表示装置の第五実施形態の表示パネルを示すブロック図である。
【図21】第五実施形態の画素回路図である。
【図22】同じく画素回路図である。
【図23】第五実施形態の動作説明に供するタイミングチャートである。
【図24】本発明の応用形態にかかる表示装置のデバイス構成を示す断面図である。
【図25】本発明の応用形態にかかる表示装置のモジュール構成を示す平面図である。
【図26】本発明の応用形態にかかる表示装置を備えたテレビジョンセットを示す斜視図である。
【図27】本発明の応用形態にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。
【図28】本発明の応用形態にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。
【図29】本発明の応用形態にかかる表示装置を備えた携帯端末装置を示す模式図である。
【図30】本発明の応用形態にかかる表示装置を備えたビデオカメラを示す斜視図である。
【符号の説明】
【0094】
0:パネル 1:画面部(画素アレイ部) 2:画素 3:ドライバ 4:スキャナ 8:光センサー 9:ADコンバータ 10:信号処理部
【特許請求の範囲】
【請求項1】
画面部と、駆動部と、信号処理部とからなり、
前記画面部は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素と、光センサーとを有するパネルからなり、
前記駆動部は、各走査線に順次制御信号を供給するスキャナと、各信号線に映像信号を供給するドライバとを有し、
前記画素は、該走査線から供給された制御信号に応じて選択されたとき、該信号線から映像信号を取り込み、且つ取り込んだ映像信号に応じて発光し、
前記光センサーは、各画素の発光輝度を検出して対応する輝度信号を出力し、
前記信号処理部は、該光センサーから出力された輝度信号に応じて映像信号を補正し且つ補正された映像信号を該駆動部のドライバに供給し、
前記パネルは、該画面部が複数の領域に区画されており、各領域に対応して光センサーが配されており、各光センサーは、対応する領域に属する画素の発光輝度を検出して対応する輝度信号を該信号処理部に供給する
表示装置。
【請求項2】
前記光センサーは、対応する領域の中心に配されている請求項1記載の表示装置。
【請求項3】
前記信号処理部は、該画面部に映像を表示する表示期間では通常の映像信号をドライバに供給し、映像を表示しない非表示期間に含まれる検出期間では、輝度検出用の映像信号をドライバに供給する請求項1記載の表示装置。
【請求項4】
前記信号処理部は、フレーム単位で前記検出用の映像信号を供給し、前記検出用の映像信号は、1フレームで検出対象となる画素のみを発光させ残りの画素は非発光の状態にする請求項3記載の表示装置。
【請求項5】
前記信号処理部は、検出対象となる画素とその発光輝度を検出する光センサーとの間の距離に応じて、該画素に書込むべき検出用の映像信号のレベルを設定し、以って該画素が光センサーから離れるほどその発光輝度が大きくなる請求項4記載の表示装置。
【請求項6】
前記信号処理部は、検出対象となる画素とその発光輝度を検出する光センサーとの間の距離に応じて、該画素の1フレームに占める発光時間の割合を設定し、以って光センサーから該画素が離れるほど該光センサーの受光する量が大きくなる請求項4記載の表示装置。
【請求項7】
前記信号処理部は、初期に該光センサーから出力された第1の輝度信号と、初期から所定時間経過後に該光センサーから出力された第2の輝度信号とを比較して画素毎に発光輝度の低下分を求め、且つ求めた発光輝度の低下分を補償するように映像信号を補正して該駆動部のドライバに出力する請求項1記載の表示装置。
【請求項8】
本体と、該本体に入力する情報若しくは本体から出力された情報を表示する表示器とからなり、
前記表示器は、画面部と、駆動部と、信号処理部とからなり、
前記画面部は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素と、光センサーとを有するパネルからなり、
前記駆動部は、各走査線に順次制御信号を供給するスキャナと、各信号線に映像信号を供給するドライバとを有し、
前記画素は、該走査線から供給された制御信号に応じて選択されたとき、該信号線から映像信号を取り込み、且つ取り込んだ映像信号に応じて発光し、
前記光センサーは、各画素の発光輝度を検出して対応する輝度信号を出力し、
前記信号処理部は、該光センサーから出力された輝度信号に応じて映像信号を補正し且つ補正された映像信号を該駆動部のドライバに供給し、
前記パネルは、該画面部が複数の領域に区画されており、各領域に対応して光センサーが配されており、各光センサーは、対応する領域に属する画素の発光輝度を検出して対応する輝度信号を該信号処理部に供給する
電子機器。
【請求項1】
画面部と、駆動部と、信号処理部とからなり、
前記画面部は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素と、光センサーとを有するパネルからなり、
前記駆動部は、各走査線に順次制御信号を供給するスキャナと、各信号線に映像信号を供給するドライバとを有し、
前記画素は、該走査線から供給された制御信号に応じて選択されたとき、該信号線から映像信号を取り込み、且つ取り込んだ映像信号に応じて発光し、
前記光センサーは、各画素の発光輝度を検出して対応する輝度信号を出力し、
前記信号処理部は、該光センサーから出力された輝度信号に応じて映像信号を補正し且つ補正された映像信号を該駆動部のドライバに供給し、
前記パネルは、該画面部が複数の領域に区画されており、各領域に対応して光センサーが配されており、各光センサーは、対応する領域に属する画素の発光輝度を検出して対応する輝度信号を該信号処理部に供給する
表示装置。
【請求項2】
前記光センサーは、対応する領域の中心に配されている請求項1記載の表示装置。
【請求項3】
前記信号処理部は、該画面部に映像を表示する表示期間では通常の映像信号をドライバに供給し、映像を表示しない非表示期間に含まれる検出期間では、輝度検出用の映像信号をドライバに供給する請求項1記載の表示装置。
【請求項4】
前記信号処理部は、フレーム単位で前記検出用の映像信号を供給し、前記検出用の映像信号は、1フレームで検出対象となる画素のみを発光させ残りの画素は非発光の状態にする請求項3記載の表示装置。
【請求項5】
前記信号処理部は、検出対象となる画素とその発光輝度を検出する光センサーとの間の距離に応じて、該画素に書込むべき検出用の映像信号のレベルを設定し、以って該画素が光センサーから離れるほどその発光輝度が大きくなる請求項4記載の表示装置。
【請求項6】
前記信号処理部は、検出対象となる画素とその発光輝度を検出する光センサーとの間の距離に応じて、該画素の1フレームに占める発光時間の割合を設定し、以って光センサーから該画素が離れるほど該光センサーの受光する量が大きくなる請求項4記載の表示装置。
【請求項7】
前記信号処理部は、初期に該光センサーから出力された第1の輝度信号と、初期から所定時間経過後に該光センサーから出力された第2の輝度信号とを比較して画素毎に発光輝度の低下分を求め、且つ求めた発光輝度の低下分を補償するように映像信号を補正して該駆動部のドライバに出力する請求項1記載の表示装置。
【請求項8】
本体と、該本体に入力する情報若しくは本体から出力された情報を表示する表示器とからなり、
前記表示器は、画面部と、駆動部と、信号処理部とからなり、
前記画面部は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素と、光センサーとを有するパネルからなり、
前記駆動部は、各走査線に順次制御信号を供給するスキャナと、各信号線に映像信号を供給するドライバとを有し、
前記画素は、該走査線から供給された制御信号に応じて選択されたとき、該信号線から映像信号を取り込み、且つ取り込んだ映像信号に応じて発光し、
前記光センサーは、各画素の発光輝度を検出して対応する輝度信号を出力し、
前記信号処理部は、該光センサーから出力された輝度信号に応じて映像信号を補正し且つ補正された映像信号を該駆動部のドライバに供給し、
前記パネルは、該画面部が複数の領域に区画されており、各領域に対応して光センサーが配されており、各光センサーは、対応する領域に属する画素の発光輝度を検出して対応する輝度信号を該信号処理部に供給する
電子機器。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14−1】
【図14−2】
【図15】
【図16−1】
【図16−2】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14−1】
【図14−2】
【図15】
【図16−1】
【図16−2】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【公開番号】特開2010−113227(P2010−113227A)
【公開日】平成22年5月20日(2010.5.20)
【国際特許分類】
【出願番号】特願2008−286779(P2008−286779)
【出願日】平成20年11月7日(2008.11.7)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
【公開日】平成22年5月20日(2010.5.20)
【国際特許分類】
【出願日】平成20年11月7日(2008.11.7)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
[ Back to top ]