表示装置
【課題】専用回路を設ける必要もなく、回路構成および制御の簡単化を図れ、しかも、画質の劣化を招くことなく、低消費電力化を実現することができる表示装置を提供する。
【解決手段】ワイド表示時には、垂直スタートパルスVSTを空転送回路103で空転送させた後有効画素部101に配線された複数の走査ラインを駆動して映像信号を書き込んだ後、垂直スタートパルスVSTを有効画素部101の第1および第2のマスク領域1012,1013に対応する転送ラインに転送させて有効画素部101の第1および第2のマスク領域1012,1013に配列された複数の走査ラインに接続されている各走査部に対して、転送ラインを転送される垂直スタートパルスVSTを順にシフトインさせて走査ラインを順次に駆動することにより、第1および第2のマスク領域に同時並列的に黒マスク表示を行わせるワイドおよびダウンスイッチ群1022,1024を設ける。
【解決手段】ワイド表示時には、垂直スタートパルスVSTを空転送回路103で空転送させた後有効画素部101に配線された複数の走査ラインを駆動して映像信号を書き込んだ後、垂直スタートパルスVSTを有効画素部101の第1および第2のマスク領域1012,1013に対応する転送ラインに転送させて有効画素部101の第1および第2のマスク領域1012,1013に配列された複数の走査ラインに接続されている各走査部に対して、転送ラインを転送される垂直スタートパルスVSTを順にシフトインさせて走査ラインを順次に駆動することにより、第1および第2のマスク領域に同時並列的に黒マスク表示を行わせるワイドおよびダウンスイッチ群1022,1024を設ける。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、異なるアスペクト比(画面の横と縦の寸法比)を持つ複数の画面表示を切り換え可能なアクティブマトリクス型表示装置に関するものである。
【背景技術】
【0002】
近年、高品位(HD:High Difinition)テレビジョン方式、いわゆるハイビジョン方式の開発に伴い、アスペクト比4:3の日本標準テレビジョン方式(NTSC方式)の表示画面を有し、アスペクト比16:9のハイビジョン方式の画面を表示可能な第1の表示装置、あるいは、アスペクト比16:9のハイビジョン方式の表示画面を有し、アスペクト比4:3のハイビジョン方式の画面を表示可能な第2の表示装置が実用に供されている。
この種の表示装置としては、薄型で低消費電力であるという特徴をいかして、たとえば液晶セルを画素の表示エレメント(電気光学素子)を表示領域にマトリクス状に配列したアクティブマトリクス型液晶表示装置が適用される。
【0003】
このアクティブマトリクス型表示装置においては、表示領域に複数の画素がマトリクス状に配列されている。そして、表示装置は、アスペクト比4:3の画面表示(以下、ノーマル表示という)とアスペクト比16:9の画面表示(以下、ワイド表示という)を切り換え可能に構成されている。
このノーマル表示とワイド表示の切り換えシステムについては、種々の提案がなされている(たとえば、特許文献1、特許文献2参照)。
【0004】
図13は、第1の表示装置の構成例を示すブロック図である。
この表示装置1は、表示領域を構成する有効画素部2、垂直駆動回路3、および水平駆動回路4を有する。
【0005】
有効画素部2は、複数の画素回路が、マトリクス状に配列されている。
各画素回路は、たとえば液晶表示装置の場合、スイッチング素子として薄膜トランジスタ(TFT;thin film transistor)と、TFTのドレイン電極(またはソース電極)に画素電極が接続された液晶セルと、TFTのドレイン電極に一方の電極が接続された保持容量により構成されている。
これら画素回路の各々に対して、走査ラインが各行ごとにその画素配列方向に沿って配線され、信号ラインが各列ごとにその画素配列方向に沿って配線されている。
そして、各画素回路のTFTのゲート電極が、各行単位で同一の走査ラインにそれぞれ接続されている。また、各画素回路のソース電極(または、ドレイン電極)が、各列単位で同一の信号ラインにそれぞれ接続されている。
各走査ラインは、垂直駆動回路により駆動され、各信号ラインは水平駆動回路4により駆動される。
【0006】
垂直駆動回路3は、基本的には、1フィールド期間ごとに垂直方向(行方向)に走査して走査ラインに接続された各画素回路を行単位で順次選択する処理を行う。
すなわち、垂直駆動回路3から第1行目の走査ラインに対して走査パルスSP1が与えられたときには第1行目の各列の画素が選択され、第2行目の走査ラインに対して走査パルスSP2が与えられたときには第2行目の各列の画素が選択される。以下同様にして、第3行目の走査ライン,…,第m行目の走査ラインに対して走査パルスSP3,…,SPmが順に与えられる。
ワイド表示時には、有効画素部2に配線された走査ラインのうち、図13に示すように、図中の中央部における複数走査ライン、たとえば全220本のうち164本を除く上下28本の走査ラインを一括的に駆動して、黒マスク表示を行わせる。この場合、有効画素部2の縦方向の中央部にわたってアスペクト比16:9のワイド表示が行われる。
【0007】
垂直駆動回路3は、図13に示すように、ワイド制御信号生成回路(V WIDEGen)31、垂直シフトレジスタ群(VS/R)32、中央部のゲートバッファ群(GTBUFC)33C、上部側のゲートバッファ群(GTBUFU)33U、下部側のゲートバッファ群(GTBUFB)33B、上部側のワイド制御回路(WDCLU)34U、下部側のワイド制御回路(WDCLB)34B、および垂直スタートパルスVSTを有効画素部2の上部側から伝搬させるか下部側から伝搬させるかを切り換えるためのダウンスイッチ群(DWN・SW)35を有している。
【0008】
ワイド制御信号生成回路31は、ワイド表示時に、図示しない制御系から供給されるワイドパルス信号PWIDE、イネーブル信号EN、および垂直クロックVCKの各パルス信号に基づいてゲート選択タイミング信号S31をアクティブにして上部側のワイド制御回路34U、および下部側のワイド制御回路34Bに出力する。
ワイド制御信号生成回路31は、ワイドパルス信号PWIDEを受けていないノーマル表示時には、ゲート選択タイミング信号S31を非アクティブ状態に保持する。
【0009】
垂直シフトレジスタ群32は、複数のシフトレジスタを有する。複数のシフトレジスタは、画素配列に対応して各行毎に配列された走査ラインが接続されたゲートバッファに対応して設けられている。各シフトレジスタは、図示しないクロックジェネレータにより生成された垂直走査の開始を指令する垂直スタートパルスVST、垂直走査の基準となる垂直クロックVCK(または互いに逆相の垂直クロックVCK,VCKX)が供給される。
たとえばシフトレジスタは、垂直スタ−トパルスVSTを、垂直クロックVCKに同期してシフト動作を行い、対応するゲートバッファに供給する。
また、垂直スタートパルスVSTは、ダウンスイッチ群34により有効画素部2の上部側から、または下部側から伝搬され、各シフトレジスタに順番にシフトインされていく。
したがって、基本的には、シフトレジスタにより供給された垂直クロックにより各ゲートバッファを通して各走査ラインが順番に駆動されていく。
【0010】
NAND回路等により構成される上部側のワイド制御回路34U、および下部側のワイド制御回路34Bは、ゲート選択タイミング信号S31をアクティブで受けると、ワイド表示であるとして、ゲートバッファ群33U,33Bの各ゲートバッファに接続されている走査ラインを一括的に駆動するように制御する。
これにより、水平駆動回路4により映像信号とは別に設定されたプリチャージ黒信号Psigを、有効画素部2の上部側および下部側にマトリクス状に配列された画素回路に書き込ませる。すなわち、ワイド表示を行うために、黒マスク表示を行わせる。
【0011】
上部側のワイド制御回路34U、および下部側のワイド制御回路34Bは、ゲート選択タイミング信号S31を非アクティブで受けると、ノーマル表示であるとして、ゲートバッファ群33U,33Bの各ゲートバッファに接続されている走査ラインを通常通り、順番に駆動するように制御する。
この場合、垂直駆動回路3のゲートバッファ群33U、33C,33Bから第1行目の走査ラインに対して走査パルスSP1が与えられたときには第1行目の各列の画素が選択され、第2行目の走査ラインに対して走査パルスSP2が与えられたときには第2行目の各列の画素が選択される。以下同様にして、第3行目の走査ライン,…,第m行目の走査ラインに対して走査パルスSP3,…,SPmが順に与えられる。
【0012】
水平駆動回路4は、水平走査の開始を指令する水平スタートパルスHST、水平走査の基準となる水平クロックHCK(または互いに逆相の垂直クロックHCK,HCKX)に基づいて、入力される映像信号Vsigを1H(Hは水平走査期間)毎に順次サンプリングし、垂直駆動回路3によって行単位で選択される各画素回路に対して書き込む処理を行う。
また、水平駆動回路4は、ワイド表示時には、映像信号とは別に設定されたプリチャージ黒信号Psigを、垂直駆動回路3によって選択的に駆動される有効画素部2の上部側および下部側にマトリクス状に配列された画素回路に一括的に書き込ませる。
【0013】
水平駆動回路4は、図13に示すように、水平シフトレジスタ群(HS/R)41、ワイド制御スイッチ群(PSW)42、水平サンプリングスイッチ群(HSW)43、および水平スタートパルスHSTを有効画素部2の左部側から伝搬させるか右部側から伝搬させるかを切り換えるための切り換えスイッチ群(RGT・SW)44を有している。
【0014】
水平シフトレジスタ群(HS/R)41は、有効画素部2の画素列に対応した複数のシフトレジスタを有し、図示しないクロックジェネレータにより水平スタートパルスHSTが与えられると、水平クロックHCK(または互いに逆相の水平クロックHCK,XHCK)に同期してシフト動作を行う。これにより、各シフトレジスタからは水平クロックに同期したサンプルパルスが順次出力される。
【0015】
ワイド制御スイッチ群42は、ワイド表示用に映像信号Vsigとは別に設定されたプリチャージ黒信号Psigの供給ラインと画素部2の画素列に対応して配列された信号ラインとをそれぞれ作動的に接続する複数のスイッチを有する。
ワイド制御スイッチ群42は、ワイド表示時に、ワイドパルスPWIDEをアクティブで受けると、図14(A)〜(C)に示すように、全スイッチを一括的にオンし、プリチャージ黒信号Psigを垂直駆動回路3によって選択的に駆動される有効画素部2の上部側および下部側にマトリクス状に配列された画素回路に一括的に書き込ませる。
【0016】
水平サンプリングスイッチ群(HSW)43は、映像信号Vsigと画素部2の画素列に対応して配列された信号ラインとをそれぞれ作動的に接続する複数のスイッチを有する。
そして、水平サンプリングスイッチ群(HSW)43は、水平シフトレジスタ群(HS/R)41により順次に供給されるサンプルパルスを受けて各スイッチを順次にオンさせて、映像信号Vsigを順次サンプリングし、各信号ラインに供給する。
【先行技術文献】
【特許文献】
【0017】
【特許文献1】特開平2−244880号公報
【特許文献2】特許第3329009号公報
【発明の概要】
【発明が解決しようとする課題】
【0018】
上述したように、このノーマル表示とワイド表示の切り換えシステムについては、種々の提案がなされているが、特許文献1、および特許文献2に記載された構成では、マスクすべき領域を駆動する回路を専用に設ける必要があり、回路構成が複雑で、制御も煩雑であるという不利益がある。
【0019】
また、図13に示す表示装置1では、垂直駆動回路3において、ワイド表示時に、ワイドパルス信号PWIDE、イネーブル信号EN、および垂直クロックVCKの各パルス信号に基づいてゲート選択タイミング信号S31を生成するワイド制御信号生成回路31、並びに、ゲート選択タイミング信号S31をアクティブで受けると、ワイド表示であるとして、ゲートバッファ群33U,33Bの各ゲートバッファに接続されている走査ラインを一括的に駆動するように制御する専用の上部側のワイド制御回路34U、および下部側のワイド制御回路34Bを設ける必要があり、回路構成が複雑になる。
また、ワイド制御回路34U,34Bは、上述したようにNAND回路等の複雑な論理回路を必要とすることから、走査ラインの走査部(駆動部)の回路構成が複雑化し、消費電力の増大を招くという不利益がある。
【0020】
さらに、プリチャージ黒信号Psigを垂直駆動回路3によって選択的に駆動される有効画素部2の上部側および下部側にマトリクス状に配列された画素回路に一括的に書き込ませることから、走査ラインの駆動と信号Psigのタイミングに制約があり、ワイド表示時に横筋が入り、画質的に問題があり、等価的には大きな容量を駆動することになることから、消費電力が増大するという不利益がある。
【0021】
この解決策として、有効画素部2の上部側および下部側にマトリクス状に配列された全画素回路に一括的に書き込ませるのではなく、たとえば図14(D),(E)に示すように、垂直駆動回路3の上部側のワイド制御回路34U、および下部側のワイド制御回路34Bにより奇数(odd)番目の走査ラインと偶数(even)番目の走査ラインとに分割し2回に分けて駆動するようにしたシステムも知られている。
この場合は、横筋の発生は防止できるものの、2回に分けたとしても垂直駆動回路3によって複数の走査ラインを一括的に選択駆動し、プリチャージ黒信号Psigを有効画素部2の上部側および下部側にマトリクス状に配列された画素回路に一括的に書き込ませることから、駆動すべき容量を十分に減少させることは困難で、結果として消費電力が増大するという不利益が依然として残る。
【0022】
本発明の目的は、専用回路を設ける必要もなく、回路構成および制御の簡単化を図れ、しかも、画質の劣化を招くことなく、低消費電力化を実現することができる表示装置を提供することにある。
【課題を解決するための手段】
【0023】
上記目的を達成するため、本発明の第1の観点は、アスペクト比が異なる少なくとも第1の表示モードと第2の表示モードを有する表示装置であって、スイッチング素子を通して画素データを書き込む画素回路がマトリクス状に配置され、所定の複数行が上記第1の表示モード時のマスク領域として割り当てられ、上記第1の表示モード時には、上記マスク領域の各画素回路にマスク用画素データが書き込まれ、当該マスク領域を除く領域の各画素回路に映像用画素データが書き込まれ、上記第2の表示モード時には、上記マスク領域を含む全体の領域における各画素回路に映像用画素データが書き込まれる画素部と、
上記画素回路の行配列に対応するように配置され、上記スイッチング素子の導通制御のための複数の走査ラインと、上記画素回路の列配列に対応するように配置され、上記画素データを伝搬する複数の信号ラインと、上記複数の走査ラインが各々接続され、スタートパルスに応答して走査信号を、接続されている走査ラインに印加して当該走査ラインを選択的に走査する複数の走査部を有する垂直駆動回路と、を有し、上記垂直駆動回路は、上記スタートパルスが一方向に正転送される転送ラインと、上記第1の表示モード時には、上記マスク領域を除く領域に配列された複数の走査ラインに接続されている各走査部に対して、上記転送ラインを転送されるスタートパルスを順にシフトインさせ、続いてスタートパルスを上記画素部のマスク領域に対応する転送ラインに転送させて、上記画素部のマスク領域に配列された複数の走査ラインに接続されている各走査部に対して、上記転送ラインを転送されるスタートパルスを順にシフトインさせ、上記第2の表示モード時には、全走査部に対して上記転送ラインを転送されるスタートパルスを順にシフトインさせるスイッチ回路と、を含む。
【0024】
好適には、上記スタートパルスを、上記転送ラインを一方向に転送させる正転送モードに加えて、当該一方向とは逆方向に転送させる反転転送モードを有し、上記スイッチ回路は、上記反転転送モード時において、上記第1の表示モード時には、上記マスク領域を除く領域に配列された複数の走査ラインに接続されている各走査部に対して、上記転送ラインを上記逆方向に転送されるスタートパルスを順にシフトインさせ、続いてスタートパルスを上記画素部のマスク領域に対応する転送ラインに逆方向に転送させて、上記画素部のマスク領域に配列された複数の走査ラインに接続されている各走査部に対して、上記転送ラインを逆方向に転送されるスタートパルスを順にシフトインさせ、上記第2の表示モード時には、全走査部に対して上記転送ラインを上記逆方向に転送されるスタートパルスを順にシフトインさせる。
【0025】
好適には、上記スタートパルスを上記マスク領域を除く領域に対応する上記転送ラインに転送させる前に、所定期間だけ空転送させる空転送回路を有する。
【0026】
好適には、上記スタートパルスを上記マスク領域を除く領域に対応する上記転送ラインに転送させる前に、所定期間だけ空転送させる空転送回路を有する。
【0027】
好適には、上記第1の表示モード時には、上記マスク領域を除く領域の順番に走査されている1の走査ラインに接続されている画素回路に上記映像用画素データを書き込ませ、上記複数の信号ラインに上記マスク用画素データを順に転送して、上記マスク領域の順番に走査されている走査ラインに接続されている画素回路に上記マスク用画素データを書き込ませ、上記第2の表示モード時には、上記複数の信号ラインに上記映像用画素データを順に転送して、上記マスク領域を含む全体の領域領の順番に走査されているの走査ラインに接続されている画素回路に上記映像用画素データを書き込ませる水平駆動回路を有する。
【0028】
本発明の第2の観点は、アスペクト比が異なる少なくとも第1の表示モードと第2の表示モードを有する表示装置であって、スイッチング素子を通して画素データを書き込む画素回路がマトリクス状に配置され、所定の複数行を含む所定の表示領域を隔てて2つの領域が上記第1の表示モード時の第1のマスク領域および第2のマスク領域として割り当てられ、上記第1の表示モード時には、上記第1および第2のマスク領域の各画素セルにマスク用画素データが書き込まれ、当該第1および第2のマスク領域に挟まれた上記表示領域の各画素回路に映像用画素データが書き込まれ、上記第2の表示モード時には、上記第1および第2のマスク領域を含む全体の領域における各画素回路に映像用画素データが書き込まれる画素部と、上記画素回路の行配列に対応するように配置され、上記スイッチング素子の導通制御のための複数の走査ラインと、上記画素回路の列配列に対応するように配置され、上記画素データを伝搬する複数の信号ラインと、上記複数の走査ラインが各々接続され、スタートパルスに応答して走査信号を、接続されている走査ラインに印加して当該走査ラインを選択的に走査する複数の走査部を有する垂直駆動回路と、を有し、上記垂直駆動回路は、上記スタートパルスが一方向に正転送される転送ラインと、上記第1の表示モード時には、上記第1および第2のマスク領域を除く表示領域に配列された複数の走査ラインに接続されている各走査部に対して、上記転送ラインを転送されるスタートパルスを順にシフトインさせ、続いてスタートパルスを上記画素部の第1のマスク領域および第2のマスク領域に対応する転送ラインにそれぞれ転送させて、上記画素部の第1のマスク領域および第2のマスク領域に配列された複数の走査ラインに接続されている各走査部に対して、上記転送ラインを転送されるスタートパルスを順にシフトインさせ、上記第2の表示モード時には、全走査部に対して上記転送ラインを転送されるスタートパルスを順にシフトインさせるスイッチ回路と、を含む。
【0029】
好適には、上記スタートパルスを、上記転送ラインを一方向に転送させる正転送モードに加えて、当該一方向とは逆方向に転送させる反転転送モードを有し、上記スイッチ回路は、上記反転転送モード時において、上記第1の表示モード時には、上記第1および第2のマスク領域を除く領域に配列された複数の走査ラインに接続されている各走査部に対して、上記転送ラインを上記逆方向に転送されるスタートパルスを順にシフトインさせ、続いてスタートパルスを上記画素部の第1のマスク領域および第2のマスク領域に対応する転送ラインに逆方向に転送させて、上記画素部の第1のマスク領域および第2のマスク領域に配列された複数の走査ラインに接続されている各走査部に対して、上記転送ラインを逆方向に転送されるスタートパルスを順にシフトインさせ、上記第2の表示モード時には、全走査部に対して上記転送ラインを上記逆方向に転送されるスタートパルスを順にシフトインさせる。
【0030】
好適には、上記画素部の第1のマスク領域に対応する転送ラインを転送されるスタートパルスが、上記第1および第2のマスク領域を除く領域に対応する上記転送ラインに転送されることを阻止する転送阻止回路を有する。
【0031】
好適には、上記画素部の第2のマスク領域に対応する転送ラインを転送されるスタートパルスが、上記第1および第2のマスク領域を除く領域に対応する上記転送ラインに転送されることを阻止する転送阻止回路を有する。
【0032】
好適には、上記スタートパルスを上記第1および第2のマスク領域を除く領域に対応する上記転送ラインに転送させる前に、所定期間だけ空転送させる空転送回路を有する。
【0033】
好適には、上記第1の表示モード時には、上記第1および第2のマスク領域を除く領域の順番に走査されている走査ラインに接続されている画素回路に上記映像用画素データを書き込ませ、上記複数の信号ラインに上記マスク用画素データを順に転送して、上記第1のマスク領域および第2のマスク領域の順番に走査されている走査ラインに接続されている画素回路に上記マスク用画素データを書き込ませ、上記第2の表示モード時には、上記複数の信号ラインに上記映像用画素データを順に転送して、上記マスク領域を含む全体の領域領の順番に走査されているの1の走査ラインに接続されている画素回路に上記映像用画素データを書き込ませる水平駆動回路を有する。
【0034】
本発明によれば、たとえば第1の表示モード時には、垂直駆動回路により、マスク領域を除く領域に配列された複数の走査ラインに接続されている各走査部に対して、転送ラインを転送されるスタートパルスが順にシフトインされ、各走査ラインが順番に駆動されていく。
このとき、複数の信号ラインに上記映像用画素データが順に転送されて、マスク領域を除く領域の順番に走査されている1の走査ラインに接続されている画素回路に映像用画素データを書き込まれる。
続いてスタートパルスが画素部のマスク領域に対応する転送ラインに転送される。そして、垂直駆動回路により、画素部のマスク領域に配列された複数の走査ラインに接続されている各走査部に対して、転送ラインを転送されるスタートパルスが順にシフトインされ、各走査ラインが順番に駆動されていく。
このとき、水平駆動回路より、複数の信号ラインにマスク用画素データが順に転送されて、マスク領域の分割グループ毎に選択的に走査されている1の走査ラインに接続されている画素回路にマスク用画素データが書き込まれる。
これにより、マスク領域を除く画素部に、第1のアスペクト比の映像が表示される。
また、第2の表示モード時には、垂直駆動回路により、全走査部に対して転送ラインを転送されるスタートパルスを順にシフトインされ、各走査ラインが順番に駆動されていく。
このとき、水平駆動回路により、マスク領域を含む全体の領域の順番に走査されている1の走査ラインに接続されている画素回路に映像用画素データを書き込まれる。
これにより、マスク領域を含む全画素部に、第2のアスペクト比の映像が表示される。
【発明の効果】
【0035】
本発明によれば、回路構成および制御の簡単化を図れ、しかも、画質の劣化を招くことなく、低消費電力化を実現することができる利点がある。
【図面の簡単な説明】
【0036】
【図1】本発明の一実施形態に係るアクティブマトリクス型表示装置の構成例を示す図である。
【図2】図1の回路の画素部の具体的な構成例を示す回路図である。
【図3】ワイド表示時において、表示領域、第1および第2のマスク領域に割り当てられる走査ラインについての具体例を示す図である。
【図4】本実施形態に係る液晶表示装置のワイド表示時における映像信号および黒マスク書き込み手順を模式的に示す図である。
【図5】本実施形態に係る空転送回路、上部側のダウンおよびワイドスイッチ群、ダウンスイッチ郡、および下部側のダウンおよびワイドスイッチ群の具体的な構成例について説明するための図である。
【図6】本実施形態に係る空転送回路、上部側のダウンおよびワイドスイッチ群、ダウンスイッチ郡、および下部側のダウンおよびワイドスイッチ群を構成する各転送スイッチの構成例を示す回路図である。
【図7】4つの表示モードと、ワイド信号およびダウン信号の設定レベル、並びに各A−SW〜H−SWのオン(ON)・オフ(OFF)状態を示す図である。
【図8】ワイド表示モード時であって正転送モード時の空転送回路、上部側のワイドおよびダウンスイッチ群、ダウンスイッチ群、および下部側のワイドおよびダウンスイッチ群の動作状態を示す図である。
【図9】ワイド表示モード時の第1および第2のマスク領域に対する黒マスク書き込みタイミングを示す図である。
【図10】ワイド表示モード時であって上下反転転送モード時の空転送回路、上部側のワイドおよびダウンスイッチ群、ダウンスイッチ群、および下部側のワイドおよびダウンスイッチ群の動作状態を示す図である。
【図11】ノーマル表示モード時であって正転送モード時の空転送回路、上部側のワイドおよびダウンスイッチ群、ダウンスイッチ群、および下部側のワイドおよびダウンスイッチ群の動作状態を示す図である。
【図12】ノーマル表示モード時であって上下反転転送モード時の空転送回路、上部側のワイドおよびダウンスイッチ群、ダウンスイッチ群、および下部側のワイドおよびダウンスイッチ群の動作状態を示す図である。
【図13】従来のアクティブマトリクス型表示装置の構成例を示す回路図である。
【図14】図13の回路の主要信号のタイミングチャートである。
【発明を実施するための形態】
【0037】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【0038】
図1は、たとえば液晶セルを画素の表示エレメント(電気光学素子)として用いた本発明の一実施形態に係るアクティブマトリクス型表示装置の構成例を示す図である。
本実施形態に係る表示装置100は、アスペクト比4:3のNTSC方式の表示画面を有し、アスペクト比16:9のハイビジョン方式の画面を表示可能に構成される。すなわち、表示装置100は、第2の表示モード時のアスペクト比4:3の画面表示(ノーマル表示)と第1の表示モード時のアスペクト比16:9の画面表示(ワイド表示)を切り換え可能に構成される。
【0039】
本表示装置100は、図1に示すように、有効画素部101、垂直駆動回路(VDRV)102、空(疑似)転送回路103、および水平駆動回路(HDRV)104を有している。
【0040】
有効画素部101は、図2に示すように、複数の画素回路PXLCが、m×nのマトリクス状に配列されている。具体的には、全体としてノーマル表示が可能なように、たとえば220(=m)×560(=n)個の画素回路が配列されている。
そして、有効画素部101は、第1の表示モードであるワイド表示に対応して、中央の表示領域1011を挟んで図中上部側および下部側に複数の走査ラインを含む第1のマスク領域1012と第2のマスク領域1013が割り当てられている。
たとえば全220本の走査ラインうち164本が中央の表示領域1011に割り当てられ、この164本を除く上下28本ずつの走査ラインがそれぞれ第1のマスク領域1012、および第2のマスク領域1013として割り当てられている。
各画素回路PXLCは、図2に示すように、スイッチング素子としてTFT(薄膜トランジスタ;thin film transistor)101と、TFT101のドレイン電極(またはソース電極)に画素電極が接続された液晶セルLC101と、TFT101のドレイン電極に一方の電極が接続された保持容量Cs101により構成されている。
これら画素回路PXLCの各々に対して、走査ライン105−1〜105−mが各行ごとにその画素配列方向に沿って配線され、信号ライン106−1〜106−nが各列ごとにその画素配列方向に沿って配線されている。
そして、各画素回路PXLCのTFT101のゲート電極は、各行単位で同一の走査ライン105−1〜105−mにそれぞれ接続されている。また、各画素回路PXLCのソース電極(または、ドレイン電極)は、各列単位で同一の信号ライン106−1〜106−nに各々接続されている。
さらに、一般的な液晶表示装置においては、保持容量配線Csを独立に配線し、この保持容量配線と接続電極との間に保持容量Cs101を形成するが、Csは、コモン電圧VCOMと同相パルスが入力され、保持容量として用いている。
そして、各画素回路PXLCの保持容量Cs101の他方の電極は、直流または1水平走査期間(1H)に極性が反転するコモン電圧VCOMの供給ライン107に接続されている。
【0041】
各走査ライン105−1〜105−mは、垂直駆動回路102により駆動され、各信号ライン106−1〜106−nは水平駆動回路103により駆動される。
【0042】
垂直駆動回路102は、基本的には、1フィールド期間ごとに垂直方向(行方向)に走査して走査ライン105−1〜105−mに接続された各画素回路PXLCを1行単位で順次選択する処理を行う。
すなわち、垂直駆動回路102は、走査ライン105−1に対して走査パルスSP1を与えて第1行目の各列の画素を選択し、走査ライン105−2に対して走査パルスSP2を与えて第2行目の各列の画素を選択する。以下同様にして、走査ライン105−3,…,105−m対して走査パルスSP3,…,SPmを順に与える。
【0043】
垂直駆動回路102は、ワイド表示時には、有効画素部101に配線された走査ラインのうち、図3に示すように、図中の中央部における表示領域1011の複数走査ライン、たとえば全220本のうち164本の走査ラインに接続されている各走査部に対して、所定の転送ラインを転送される垂直スタートパルスVSTを順にシフトインさせて走査ラインを順次に駆動することにより映像信号を書き込ませる。
続いて、垂直駆動回路102は、垂直スタートパルスVSTを有効画素部101の第1のマスク領域1012および第2のマスク領域1013に対応する転送ラインにそれぞれ転送させて、有効画素部101の第1のマスク領域1012および第2のマスク領域1013に配列された複数(それぞれ28本)の走査ラインに接続されている各走査部に対して、転送ラインを転送される垂直スタートパルスVSTを順にシフトインさせて走査ラインを順次に駆動することにより、第1のマスク領域1012および第2のマスク領域1013における28本ずつの28走査ライン分の黒マスク書き込みを、同時並列的に行わせ、黒マスク表示を行わせる。
この場合、有効画素部101の縦方向の中央部にわたってアスペクト比16:9のワイド表示が行われる。
このとき、コモン電圧VCOMは、一定の直流電圧、または1水平走査期間(1H)毎に極性が反転する。
【0044】
また、垂直駆動回路102は、ワイド表示時に、図中の下側ワイド黒マスク部である第2のマスク領域1013に中央部の表示領域1011から転送された垂直スタートパルスVSTを、上側ワイド黒マスク部である第1のマスク領域1011に同じタイミングで渡す機能を有し、かつ、上側ワイド黒マスク部である第1のマスク領域1011による転送パルスが上側黒マスク部の下端、すなわち中央の表示領域1011との境界部に到達して位置で、転送を止める機能を持つ転送阻止回路を備えている。
【0045】
なお、本実施形態に係る液晶表示装置100は、ワイド表示時に、垂直駆動回路102において、中央部における有効な表示領域1011に映像表示を始めるために、表示に関与しないように転送開始直後のワイド黒マスク期間(たとえば9H期間)のみ垂直スタートパルスVSTを空転送する機能を備えた空転送回路103を有する。
ここで、空転送とは、実際の書き込みを行わず、パルスのみを転送することをいう。
【0046】
図4は、本実施形態に係る液晶表示装置100のワイド表示時における映像信号および黒マスク書き込み手順を模式的に示す図である。
図4に示すように、ワイド表示時には、垂直スタートパルスVSTはまず空転送回路103においてワイド黒マスク期間だけ空転送された後に、中央部における有効な表示領域1011に対応した転送ラインに入力転送され、表示領域1011に対して映像信号の書き込みが行われた後、下側ワイド黒マスク部である第2のマスク領域1013に中央部の表示領域1011から転送された垂直スタートパルスVSTが、上側ワイド黒マスク部である第1のマスク領域1011に同じタイミングでわたされて、第1のマスク領域1012および第2のマスク領域1013における28本ずつの28走査ライン分の黒マスク書き込みが、同時並列的に行われ、黒マスク表示が行われる。
【0047】
以下に、垂直駆動回路102および空転送回路103の構成および機能についてさらに詳細に説明する。
【0048】
本実施形態に係る垂直駆動回路102は、図1に示すように、垂直シフトレジスタ群(VS/R)1021、上部側のダウンおよびワイドスイッチ群(DWN+WIDE SW)1022、中央部のダウンスイッチ群(DWN・SW)1023、下部側のダウンおよびワイドスイッチ群(DWN+WIDE SW)1024、およびゲートバッファ群(GTBUF)1025を有している。
これらの構成要素のうち、上部側のダウンおよびワイドスイッチ群(DWN+WIDE SW)1022、中央部のダウンスイッチ群(DWN・SW)1023、下部側のダウンおよびワイドスイッチ群(DWN+WIDE SW)1024により本発明に係るスイッチ回路が構成されている。
また、垂直シフトレジスタ群(VS/R)1021とゲートバッファ群(GTBUF)1025の、それぞれ各走査ラインに対応するシフトレジスタとゲートバッファにより本発明に係る走査部が構成されている。
【0049】
垂直シフトレジスタ群1021は、複数のシフトレジスタVSRを有する。複数のシフトレジスタは、画素配列に対応して各行毎に配列された走査ラインが接続されたゲートバッファに対応して設けられている。
各シフトレジスタVSRは、図示しないクロックジェネレータにより生成された垂直走査の開始を指令する垂直スタートパルスVST、垂直走査の基準となる垂直クロックVCK(または互いに逆相の垂直クロックVCK,VCKX)が供給される。
たとえばシフトレジスタは、垂直スタ−トパルスVSTを、垂直クロックVCKに同期にてシフト動作を行い、対応するゲートバッファに供給する。
また、垂直スタートパルスVSTは、ダウンスイッチ群1022〜1024により有効画素部101の上部側から、または下部側から伝搬され、各シフトレジスタに順番にシフトインされていく。
したがって、基本的には、シフトレジスタVSTにより供給された垂直クロックによりゲートバッファ群1025の各ゲートバッファを通して各走査ラインが順番に駆動されていく。
【0050】
上部側のダウンおよびワイドスイッチ群1022は、ワイド信号wdをローレベル(ノーマル表示モードを示すレベル)で受け、ダウン信号dnをハイレベル(正転送モードを示すレベル)で受けると、通常のダウンスイッチとして機能し、垂直スタートパルスVSTを有効画素部101の上部側から下部側に向かって順番に、同じく上部側から下部側に向かって配列されたシフトレジスタに、具体的には第1番目から第28番目のシフトレジスタVSR28に入力させ、最下部側のシフトレジスタ、第28番面のシフトレジスタVSR28に入力させた後、次段のダウンスイッチ群1023に転送する。
また、ダウンおよびワイドスイッチ群1022は、ワイド信号wdをローレベルで受け、ダウン信号dnをローレベル(上下反転転送モードを示すレベル)で受けると、通常のダウンスイッチとして機能し、ダウンスイッチ群1023から伝搬された垂直スタートパルスVSTを、有効画素部101の下部側から上部側に向かって順番に、同じく下部側から上部側に向かって配列されたシフトレジスタに、具体的には第28番目から第1番目のシフトレジスタVSR1に入力させる。
【0051】
一方、上部側のダウンおよびワイドスイッチ群1022は、ワイド信号wdをハイレベル(ワイド表示モードを示すレベル)で受け、ダウン信号dnをハイレベルで受けると、ワイドおよびダウンスイッチとして機能し、下部側のダウンおよびワイドスイッチ群1024のダウンスイッチ郡1023との境界部から分配された垂直スタートパルスVSTを、有効画素部101の上部側から下部側に向かって順番に、同じく上部側から下部側に向かって配列されたシフトレジスタに、具体的には第1番目から第27番目のシフトレジスタVSR27に入力させ、かつ、次段のダウンスイッチ群1023に転送されることを阻止する。
また、上部側のダウンおよびワイドスイッチ群1022は、ワイド信号wdをハイレベル(ワイド表示を示すレベル)で受け、ダウン信号dnをローレベルで受けると、ワイドおよびダウンスイッチとして機能し、ダウンスイッチ郡1023から転送された垂直スタートパルスVSTを、有効画素部101の下部側から上部側に向かって順番に、同じく下部側から上部側に向かって配列されたシフトレジスタに、具体的には第28番目から第1番目のシフトレジスタVSR1、さらにダミーのシフトレジスタに入力させ、かつ出力端子(Vout)に転送する。
【0052】
ダウンスイッチ群1023は、ワイド信号wdの供給レベルにかかわりなく、ダウン信号dnの供給レベルに応じて、垂直スタートパルスVSTを、正転送または上下反転転送させながら、対応するシフトレジスタVSR29〜VSR192またはVSR192〜VSR29に順にシフトインさせていく。
【0053】
下部側のダウンおよびワイドスイッチ群1024は、ワイド信号wdをローレベル(ノーマル表示モードを示すレベル)で受け、ダウン信号dnをハイレベル(正転送モードを示すレベル)で受けると、通常のダウンスイッチとして機能し、垂直スタートパルスVSTを有効画素部101の上部側から下部側に向かって順番に、同じく上部側から下部側に向かって配列されたシフトレジスタに、具体的には第193番目から第220番目のシフトレジスタVSR193〜VSR220に入力させる。なお、下部側のダウンおよびワイドスイッチ群1024の後段には、上部側のダウンおよびワイドスイッチ群1022の場合と同様に、2段のダミーシフトレジスタが配置される。そして、下部側のダウンおよびワイドスイッチ群1024は、ダミーシフトレジスタに入力させた後、出力端子(Vout)に転送する。
また、ダウンおよびワイドスイッチ群1024は、ワイド信号wdをローレベルで受け、ダウン信号dnをローレベル(上下反転転送モードを示すレベル)で受けると、通常のダウンスイッチとして機能し、ダウンスイッチ群1023から伝搬された垂直スタートパルスVSTを有効画素部101の下部側から上部側に向かって順番に、同じく下部側から上部側に向かって配列されたシフトレジスタに、具体的には第220番目から第193番目のシフトレジスタVSR220〜VSR193に順次入力させ、次段のダウンスイッチ群1023に転送する。
【0054】
一方、下部側のダウンおよびワイドスイッチ群1024は、ワイド信号wdをハイレベル(ワイド表示モードを示すレベル)で受け、ダウン信号dnをハイレベルで受けると、ワイドおよびダウンスイッチとして機能し、ダウン信号dnをハイレベルで受けると、ダウンスイッチ郡1023から分配された垂直スタートパルスVSTを、有効画素部101の上部側から下部側に向かって順番に、同じく上部側から下部側に向かって配列されたシフトレジスタVSRに入力させ、最下部側のシフトレジスタVSR220に入力させ、さらにダミーシフトレジスタに入力させた後、出力端子(Vout)に転送する。
また、下部側のダウンおよびワイドスイッチ群1024は、ワイド信号wdをハイレベル(ワイド表示を示すレベル)で受け、ダウン信号dnをローレベルで受けると、ワイドおよびダウンスイッチとして機能し、上部側のダウンおよびワイドスイッチ群1022のダウンスイッチ郡1023との境界部から分配された垂直スタートパルスVSTを、有効画素部101の下部側から上部側に向かって順番に、同じく下部側から上部側に向かって配列されたシフトレジスタに、具体的には2段のダミーレジレジスタに入力させた後、第220番目から第194番目のシフトレジスタVSR194に入力させ、かつ、次段のダウンスイッチ群1023に転送されることを阻止する。
【0055】
ここで、空転送回路103、上部側のダウンおよびワイドスイッチ群1022、ダウンスイッチ郡1023、および下部側のダウンおよびワイドスイッチ群1024の具体的な構成例について、図5に関連付けて説明する。
この例は、走査ラインが220本で、上部側の28本と下部側の28本をワイド表示時の黒マスク用に割り当てた場合である。
転送されるパルスは、垂直スタートパルスVSTまたはその反転信号パルスXVSTである。
なお、図中において、上側から下側に向かうVST転送が正転送、下側から上側に向かうVST転送が上下反転転送である。また、上部側にはダミーのシフトレジスタVSRDU1,VSRDU2を2つ設けている。同様に、下部側にはダミーのシフトレジスタVSRDB1,VSRDB2を2つ設けている。
【0056】
また、転送ラインとしては、上部側のダウンおよびワイドスイッチ群1022、ダウンスイッチ郡1023、および下部側のダウンおよびワイドスイッチ群1024にわたって配線された第1および第2の転送ラインTML1,TML2、空転送回路103の出力から上部側のダウンおよびワイドスイッチ群1022の最上部にある第2の転送ラインTML2に接続するための第3の転送ラインTML3、第3の転送ラインTML3から分岐して上部側のダウンおよびワイドスイッチ群1022の最下部(ダウンスイッチ群1023との境界部)にある第1の転送ラインTML1に接続するための第4の転送ラインTML4、第3の転送ラインTML3から分岐して下部側のダウンおよびワイドスイッチ群1024の最上部(ダウンスイッチ群1023との境界部)にある第2の転送ラインTML2に接続するための第5の転送ラインTML5、第3の転送ラインTML3から分岐して下部側のダウンおよびワイドスイッチ群1024の最下部にある第1の転送ラインTML1に接続するための第6の転送ラインTML6、下部側のダウンおよびワイドスイッチ群1024の最上部(ダウンスイッチ群1023との境界部)にある第2の転送ラインTML2から分岐して上部側のダウンおよびワイドスイッチ群1022の最上部にある第2の転送ラインTML2に接続するための第7の転送ラインTML7、ダウンスイッチ群1023の最上部の第1の転送ラインTML1から分岐して下部側のダウンおよびワイドスイッチ群1024の最下部の第1の転送ラインTML1に接続するための第8の転送ラインTML8、および上部側のダウンおよびワイドスイッチ群1022の最上部にある第1の転送ラインTML1から第2の転送ラインTML2の最下部および出力端子(Vout)に接続された第9の転送ラインTML9を有する。
【0057】
そして、転送スイッチとしての転送Aスイッチ(以下、A−SW)、転送Bスイッチ(以下、B−SW)、転送Cスイッチ(以下、C−SW)、転送Dスイッチ(以下、D−SW)、転送Eスイッチ(以下、E−SW)、転送Fスイッチ(以下、F−SW)、転送Gスイッチ(以下、G−SW)、および転送Hスイッチ(以下、H−SW)の各々を、垂直スタートパルスVSTまたはその反転信号XVSTの転送ラインに適宜配置して、ノーマル表示またはワイド表示時における正転送および上下反転転送を実現している。
【0058】
ここで、A−SW〜H−SWの具体的な構成例について、図6(A)〜(F)に関連付けて説明する。
【0059】
A−SWは、図6(A)に示すように、pチャネルMOS(PMOS)トランジスタPTA1とnチャネルMOS(NMOS)トランジスタNTA1のソース・ドレイン同士を接続して構成されている。そして、NMOSトランジスタNTA1のゲートがダウン信号dnの供給ラインに接続され、PMOSトランジスタPTA1のゲートがダウン信号の反転信号xdnの供給ラインに接続されている。
【0060】
B−SWは、図6(B)に示すように、PMOSトランジスタPTB1とNMOSトランジスタNTB1のソース・ドレイン同士を接続して構成されている。そして、PMOSトランジスタPTB1のゲートがダウン信号dnの供給ラインに接続され、NMOSトランジスタNTB1のゲートがダウン信号の反転信号xdnの供給ラインに接続されている。
【0061】
C−SWは、図6(C)に示すように、直列接続されたPMOSトランジスタPTC1とPTC2、並びに、直列接続されたNMOSトランジスタNTC1とNTC2を並列に接続して構成されている。そして、PMOSトランジスタPTC1のゲートがダウン信号の反転信号xdnの供給ラインに接続され、NMOSトランジスタNTC1のゲートがダウン信号dnの供給ラインに接続され、PMOSトランジスタPTC2のゲートがワイド信号wdの供給ラインに接続され、NMOSトランジスタNTC2のゲートがワイド信号の反転信号xwdの供給ラインに接続されている。
【0062】
D−SWは、図6(D)に示すように、直列接続されたPMOSトランジスタPTD1とPTD2、並びに、直列接続されたNMOSトランジスタNTD1とNTD2を並列に接続して構成されている。そして、PMOSトランジスタPTD1のゲートがダウン信号dnの供給ラインに接続され、NMOSトランジスタNTD1のゲートがダウン信号の反転信号xdnの供給ラインに接続され、PMOSトランジスタPTD2のゲートがワイド信号wdの供給ラインに接続され、NMOSトランジスタNTD2のゲートがワイド信号の反転信号xwdの供給ラインに接続されている。
【0063】
E−SWは、図6(E)に示すように、直列接続されたPMOSトランジスタPTE1とPTE2、並びに、直列接続されたNMOSトランジスタNTE1とNTE2を並列に接続して構成されている。そして、PMOSトランジスタPTE1のゲートがダウン信号の反転信号xdnの供給ラインに接続され、NMOSトランジスタNTE1のゲートがダウン信号dnの供給ラインに接続され、PMOSトランジスタPTE2のゲートがワイド信号の反転信号xwdの供給ラインに接続され、NMOSトランジスタNTE2のゲートがワイド信号wdの供給ラインに接続されている。
【0064】
F−SWは、図6(F)に示すように、直列接続されたPMOSトランジスタPTF1とPTF2、並びに、直列接続されたNMOSトランジスタNTF1とNTF2を並列に接続して構成されている。そして、PMOSトランジスタPTF1のゲートがダウン信号dnの供給ラインに接続され、NMOSトランジスタNTF1のゲートがダウン信号の反転信号xdnの供給ラインに接続され、PMOSトランジスタPTF2のゲートがワイド信号の反転信号xwdの供給ラインに接続され、NMOSトランジスタNTF2のゲートがワイド信号wdの供給ラインに接続されている。
【0065】
G−SWは、図6(G)に示すように、PMOSトランジスタPTG1とNMOSトランジスタNTG1のソース・ドレイン同士を接続して構成されている。そして、PMOSトランジスタPTG1のゲートがワイド信号の反転信号xwdの供給ラインに接続され、NMOSトランジスタNTH1のゲートがワイド信号wdの供給ラインに接続されている。
【0066】
H−SWは、図6(H)に示すように、PMOSトランジスタPTH1とNMOSトランジスタNTH1のソース・ドレイン同士を接続して構成されている。そして、PMOSトランジスタPTH1のゲートがワイド信号wdの供給ラインに接続され、NMOSトランジスタNTH1のゲートがワイド信号の反転信号xwdの供給ラインに接続されている。
【0067】
図7は、4つの表示モードと、ワイド信号およびダウン信号の設定レベル、並びに各A−SW〜H−SWのオン(ON)・オフ(OFF)状態を示す図である。
【0068】
アスペクト比4:3のノーマル表示モードで正転送モードの場合には、ワイド信号wdがローレベル、その反転信号xdnがハイレベル、ダウン信号dnがハイレベル、その反転信号xdnがローレベルで供給される。
その結果、A−SWはオン状態、B−SWはオフ状態、C−SWはオン状態、D−SWはオフ状態、E−SWはオフ状態、F−SWはオフ状態、G−SWはオフ状態、H−SWはオン状態に保持される。
【0069】
アスペクト比4:3のノーマル表示モードで上下反転転送モードの場合には、ワイド信号wdがローレベル、その反転信号xdnがハイレベル、ダウン信号dnがローレベル、その反転信号xdnがハイレベルで供給される。
その結果、A−SWはオフ状態、B−SWはオン状態、C−SWはオフ状態、D−SWはオン状態、E−SWはオフ状態、F−SWはオフ状態、G−SWはオフ状態、H−SWはオン状態に保持される。
【0070】
アスペクト比16:9のワイド表示モードで正転送モードの場合には、ワイド信号wdがハイレベル、その反転信号xdnがローレベル、ダウン信号dnがハイレベル、その反転信号xdnがローレベルで供給される。
その結果、A−SWはオン状態、B−SWはオフ状態、C−SWはオフ状態、D−SWはオフ状態、E−SWはオン状態、F−SWはオフ状態、G−SWはオン状態、H−SWはオフ状態に保持される。
【0071】
アスペクト比16:9のワイド表示モードで上下反転転送モードの場合には、ワイド信号wdがハイレベル、その反転信号xdnがローレベル、ダウン信号dnがローレベル、その反転信号xdnがハイレベルで供給される。
その結果、A−SWはオフ状態、B−SWはオン状態、C−SWはオフ状態、D−SWはオフ状態、E−SWはオフ状態、F−SWはオン状態、G−SWはオン状態、H−SWはオフ状態に保持される。
【0072】
空転送回路103は、図5に示すように、空転送用シフトレジスタW1〜W10、3つのA−SW、3つのB−SW、1つのG−SW、および1つのH−SWを有している。
空転送用シフトレジスタW1〜W10は、垂直スタートパルスVSTの供給ラインに対して直列に接続され、シフトレジスタW1の出力側とシフトレジスタW2の入力側との間に1つのB−SWが配置されている。また、垂直スタートパルスVSTの反転信号パルスXVSTの供給ラインとシフトレジスタW2の入力側との間に1つのA−SWが配置されている。
また、出力用転送ラインTML3の出力端に対してG−SWおよびH−H−SWが並列に接続されている。
シフトレジスタW10の出力側とG−SWとの間の1つのA−SWが配置され、シフトレジスタW9の出力側とG−SWとの間の1つのB−SWが配置されている。
また、H−SWと垂直スタートパルスVSTの供給ラインとの間に1つのB−SWが配置され、H−SWと垂直スタートパルスVSTの反転信号パルスXVSTの供給ラインとの間に1つのA−SWが配置されている。
【0073】
図5に示すように、上部側のダウンおよびワイドスイッチ群1022、ダウンスイッチ郡1023、および下部側のダウンおよびワイドスイッチ群1024は、基本的に垂直スタートパルスVSTまたはXVSTの転送用の第1の転送ラインTML1と、第2の転送ラインTML2を有する。
【0074】
上部側のダウンおよびワイドスイッチ群1022における第1の転送ラインTML1には、基本的に垂直スタートパルスVSTの転送開始側(図中の上側)からA−SWとB−SWが順番に配置され、第4の転送ラインTML4の接続部(シフトレジスタVSR28の入力部)にはA−SWの代わりにC−SWが配置され、次段のダウンスイッチ群1023との境界部においてはB−SWが配置されている。
第1の転送ラインTML1と第9の転送ラインTML9との接続部にB−SWが配置され、第4の転送ラインTML4にE−SWが配置されている。
そして、各A−SW、B−SW、C−SWの入出力端が対応して配置されているシフトレジスタVSRDU1,VSRDU2、VSR1〜VSR28の一方の入力に接続されている。
【0075】
上部側のダウンおよびワイドスイッチ群1022における第2の転送ラインTML2には、基本的に垂直スタートパルスVSTの転送開始側(図中の上側)からB−SWとA−SWが順番に配置されている。
そして、第2の転送ラインTML2と第3の転送ラインTML3との接続部にC−SWが配置されて、第2の転送ラインTML2と第7の転送ラインTML7との接続部にE−SWが配置されている。
そして、各A−SW、B−SW、C−SWの入出力端が対応して配置されているシフトレジスタVSRDU1,VSRDU2、VSR1〜VSR28の他方の入力に接続されている。
【0076】
ダウンスイッチ群1023における第1の転送ラインTML1には、基本的に垂直スタートパルスVSTの転送開始側(図中の上側)からA−SWとB−SWが順番に配置され、第2の転送ラインTML2には、基本的に垂直スタートパルスVSTの転送終了側(図中の上側)からB−SWとA−SWが順番に配置されている。
そして、第1の転送ラインTML1の各A−SW、B−SWの入出力端が対応して配置されているシフトレジスタVSR29〜VSR192の一方の入力に接続されている。
第2の転送ラインTML2の各A−SW、B−SWの入出力端が対応して配置されているシフトレジスタVSR192〜VSR29の他方の入力に接続されている。
【0077】
このような構成を有するダウンスイッチ群1023は、ワイド信号wdの供給レベルにかかわりなく、ダウン信号dnの供給レベルに応じて、垂直スタートパルスVSTまたはXVSTの正転送または上下反転転送を第1の転送ラインTML1と第2の転送ラインTML2に配置されたA−SWまたはB−SWを交互に転送させながら、対応するシフトレジスタVSR29〜VSR192またはVSR192〜VSR29に順にシフトインさせていく。
【0078】
下部側のダウンおよびワイドスイッチ群1024における第1の転送ラインTML1には、基本的にダウンスイッチ群1023との境界部側からA−SWとB−SWが順番に配置され、第6の転送ラインTML4の接続部(ダミーシフトレジスタVSRDBU1の入力部)にはB−SWの代わりにD−SWが配置されされている。また、第1の転送ラインTML1と第8の転送ラインTML8の接続部にF−SWが配置されている。
そして、各A−SW、B−SW、D−SWの入出力端が対応して配置されているシフトレジスタVSRDB1,VSRDB2、VSR193〜VSR220の一方の入力に接続されている。
【0079】
下部側のダウンおよびワイドスイッチ群1024における第2の転送ラインTML2には、基本的にダウンスイッチ群1023との境界部側からB−SWとA−SWが順番に配置されている。ただし、ダウンスイッチ群1023との境界部においてはB−SWの代わりにD−SWが配置されている。
そして、第2の転送ラインTML2と第5の転送ラインTMLとの接続部にF−SWが配置されている。
そして、各A−SW、B−SW、D−SWの入出力端が対応して配置されているシフトレジスタVSRDB1,VSRDB2、VSR193〜VSR220の他方の入力に接続されている。
【0080】
ゲートバッファ群1025は、各走査ライン105−1〜105−220が接続されたゲートバッファGBを含み、イネーブル信号en、第1または第2の転送ラインTML1,TML2を転送される垂直スタートパルスVSTまたはXVST、および対応するシフトレジスタVSRの出力信号を受けて、走査パルスSPを出力し、所定期間だけ接続されている走査ライン105−1〜105−220に印加する。
この場合、垂直駆動回路102のゲートバッファ群1025から第1行目の走査ラインに対して走査パルスSP1が与えられたときには第1行目の各列の画素が選択され、第2行目の走査ラインに対して走査パルスSP2が与えられたときには第2行目の各列の画素が選択される。以下同様にして、第3行目の走査ライン,…,第m行目の走査ラインに対して走査パルスSP3,…,SPmが順に与えられる。
【0081】
水平駆動回路104は、水平走査の開始を指令する水平スタートパルスHST、水平走査の基準となる水平クロックHCK(または互いに逆相の垂直クロックHCK,HCKX)に基づいて、入力される映像信号Vsigを1H(Hは水平走査期間)毎に順次サンプリングし、信号ライン106−1〜106−nを介して垂直駆動回路102によって行単位で選択される各画素回路に対して書き込む処理を行う。
また、水平駆動回路104は、ワイド表示時には、映像信号Vsigを黒信号とし、垂直駆動回路102によって選択的に駆動される有効画素部101の上部側および下部側にマトリクス状に配列された画素回路に順次に書き込ませる。
【0082】
水平駆動回路104は、図1に示すように、水平シフトレジスタ群(HS/R)1041、プリチャージスイッチ群(PSW)1042、水平サンプリングスイッチ群(HSW)1043、および水平スタートパルスHSTを有効画素部101の左部側から伝搬させるか右部側から伝搬させるかを切り換えるための切り換えスイッチ群(RGT・SW)1044を有している。
【0083】
水平シフトレジスタ群(HS/R)1041は、有効画素部101の画素列に対応した複数のシフトレジスタを有し、図示しないクロックジェネレータにより水平スタートパルスHSTが与えられると、水平クロックHCK(または互いに逆相の水平クロックHCK,XHCK)に同期してシフト動作を行う。これにより、各シフトレジスタからは水平クロックに同期したサンプルパルスが順次出力される。
【0084】
プリチャージスイッチ群1042は、プリチャージ信号Psigの供給ラインと画素部101の画素列に対応して配列された信号ラインとをそれぞれ作動的に接続する複数のスイッチを有する。
プリチャージスイッチ群1042は、パルス信号PCGをアクティブで受けると、同時にオンし、プリチャージ信号Psigを信号ラインに書き込ませる。
【0085】
水平サンプリングスイッチ群(HSW)1043は、映像信号Vsigと画素部101の画素列に対応して配列された信号ラインとをそれぞれ作動的に接続する複数のスイッチを有する。
そして、水平サンプリングスイッチ群(HSW)1043は、水平シフトレジスタ群(HS/R)1041により順次に供給されるサンプルパルスを受けて各スイッチを順次にオンさせて、映像信号Vsigを順次サンプリングし、各信号ライン106−1〜106−nに供給する。またワイド表示時には、垂直ブランキング期間中の映像信号Vsigを黒信号として、同様にこれを順次サンプリングし、各信号ライン106−1〜106−nに供給する。
【0086】
次に、上記構成によるワイド表示モードおよびノーマル表示モード時の動作を、図面に関連付けて説明する。
【0087】
まず、ワイド表示モード時であって正転送モード時の動作を図8、および図9に関連付けて説明する。
図8はワイド表示モード時であって正転送モード時の空転送回路103、上部側のワイドおよびダウンスイッチ群1022、ダウンスイッチ群1023、および下部側のワイドおよびダウンスイッチ群1024の動作状態を示す図である。
図9はワイド表示モード時の第1および第2のマスク領域に対する黒マスク書き込みタイミングを示す図である。
【0088】
ワイド表示モードであって正転送モード時には、ワイド信号wdがハイレベル、その反転信号xwdがローレベル、ダウン信号dnがハイレベル、その反転信号xdnがローレベルで供給される。
その結果、A−SWはオン状態、B−SWはオフ状態、C−SWはオフ状態、D−SWはオフ状態、E−SWはオン状態、F−SWはオフ状態、G−SWはオン状態、H−SWはオフ状態に保持される。
これにより、まず空転送回路103において、垂直スタートパルスVSTが空転送用シフトレジスタW1〜W9を順次シフトされて、9H期間分空転送された後、B−SWおよびG−SWを通して第3の転送ラインTML3に転送される。
そして、第3の転送ラインTML3を伝搬する垂直スタートパルスVSTは、第4〜第6の転送ラインTML4〜TML6に分岐されるが、ワイド表示モードであって正転送モード時には、第3〜第6の転送ラインTML4〜TML6に配置されているC−SW、D−SW、E−SW、F−SWのうち、第4の転送ラインTML4に配置されたE−SWのみオン状態にあることから、垂直スタートパルスVSTは、第3の転送ラインTML3および第4の転送ラインTML4を伝搬して、上部側のワイドおよびダウンスイッチ群1022とダウンスイッチ群1023との境界部の第1の転送ラインTML1に伝搬される。
そして、シフトレジスタVSR28に入力され、第2の転送ラインTML2に転送された後、ダウンスイッチ群1023の第2の転送ラインTML2に伝搬される。
【0089】
ダウンスイッチ群1023に対応したシフトレジスタVSR29〜VSR192においては、垂直スタートパルスVST、垂直走査の基準となる垂直クロックVCK(または互いに逆相の垂直クロックVCK,VCKX)が供給されて、垂直スタ−トパルスVSTが垂直クロックVCKに同期して、垂直クロックVCKの半クロック分シフト動作が行われ、ゲートバッファ群1025の対応するゲートバッファに出力される。
【0090】
ゲートバッファ群1025においては、各走査ライン105−29〜105−192が接続された各ゲートバッファGBにイネーブル信号enおよび第1または第2の転送ラインTML1,TML2を転送される垂直スタートパルスVST、および対応するシフトレジスタVSRの出力信号が供給され、これらがAND回路に入力される。さらにAND回路の出力はバッファを介して走査パルスSPとして、所定期間だけ接続されている走査ライン105−29〜105−192に順次に印加される。
【0091】
このとき、水平駆動回路104においては、水平シフトレジスタ群1041に対して、水平スタートパルスHSTが与えられると、水平クロックHCK(または互いに逆相の水平クロックHCK,XHCK)に同期してシフト動作が行われ、各シフトレジスタからは水平クロックに同期したサンプルパルスが順次出力される。
そして、水平サンプリングスイッチ群1043においては、水平シフトレジスタ群1041により順次に供給されるサンプルパルスを受けて、映像信号Vsigの供給ラインと画素部101の画素列に対応して配列された信号ライン106−1〜106−nとをそれぞれ作動的に接続する複数のスイッチが順にオンされて、映像信号Vsigが順次サンプリングされて、各信号ライン106−1〜106−nに供給される。
そして、各走査ライン105−29〜105−192に接続されたn個の画素回路に対して映像信号が順に書き込まれていく。
【0092】
上述のように、ダウンスイッチ群1023において、垂直スタートパルスVSTが第1の転送ラインTML1と第2の転送ラインTML2に配置されたA−SWを交互に転送させながら正転送され、対応するシフトレジスタVSR29〜VSR192に順にシフトインされ、第192番面のシフトレジスタVSR192に入力された後、垂直スタートパルスVSTは、次段の下部側のワイドおよびダウンスイッチ群1024の第2の転送ラインTML2に転送される。
そして、この第2の転送ラインTML2に転送された垂直スタートパルスVSTは、第7の転送ラインTML7に分岐されて、E−SWを介して上部側のダウンおよびワイドスイッチ群1022の第2の転送ラインTML2に転送される。
そして、ダミーシフトレジスタVSRDU1に入力され、第1の転送ラインTML1に転送された後、上部側のダウンおよびワイドスイッチ群1022の第1の転送ラインTML1に伝搬される。
【0093】
これにより、図9に示すように、上部側のダウンおよびワイドスイッチ群1022と下部側のダウンおよびワイドスイッチ群1024において同時並列的に以下の動作を行われる。
【0094】
上部側のダウンおよびワイドスイッチ群1022に対応したシフトレジスタVST1〜VST27においては、垂直スタートパルスVST、垂直走査の基準となる垂直クロックVCK(または互いに逆相の垂直クロックVCK,VCKX)が供給されて、垂直スタートパルスVSTが垂直クロックVCKに同期して、垂直クロックVCKの半クロック分シフト動作が行われ、ゲートバッファ群1025の対応するゲートバッファに出力される。
ゲートバッファ群1025においては、各走査ライン105−1〜105−27が接続された各ゲートバッファGBにイネーブル信号enおよび第1または第2の転送ラインTML1,TML2を転送される垂直スタートパルスVST、および対応するシフトレジスタVSRの出力信号が供給され、これらがAND回路に入力される。さらにAND回路の出力はバッファを介して走査パルスSPとして、所定期間だけ接続されている走査ライン105−1〜105−27に印加される。
なお、第1番目から第27番目のシフトレジスタVSR27に入力させ、かつ、次段のダウンスイッチ群1023に転送されることがオフ状態にある第1および第2の転送ラインTML1,TML2の転送阻止回路としてのC−SWおよびB−SWにより阻止される。
【0095】
これと並行して、下部側のダウンおよびワイドスイッチ群1024に対応したシフトレジスタVST193〜VST220においては、垂直スタートパルスVST、垂直走査の基準となる垂直クロックVCK(または互いに逆相の垂直クロックVCK,VCKX)が供給されて、垂直スタートパルスVSTが垂直クロックVCKに同期して、垂直クロックVCKの半クロック分シフト動作が行われて、ゲートバッファ群1025の対応するゲートバッファに出力される。
ゲートバッファ群1025においては、各走査ライン105−193〜105−220が接続された各ゲートバッファGBにイネーブル信号enおよび第1または第2の転送ラインTML1,TML2を転送される垂直スタートパルスVST、および対応するシフトレジスタVSRの出力信号が供給され、これらがAND回路に入力される。さらにAND回路の出力はバッファを介して走査パルスSPとして、所定期間だけ接続されている走査ライン105−193〜105−220に印加される。
【0096】
このとき、水平駆動回路104においては、ワイド表示用に映像信号Vsigを黒信号とし、Vsigの供給ラインと画素部101の画素列に対応して配列された信号ライン106−1〜106−nとをそれぞれ作動的に接続する複数のスイッチが順番にオンされる。これにより、黒信号Vsigが垂直駆動回路102によって選択的に駆動される有効画素部101の上部側の第1のマスク領域1012、および下部側の第2のマスク領域1023の複数の画素回路に書き込まれる。
【0097】
そして、各走査ライン105−29〜105−192に接続されたn個の画素回路に対して映像信号が順に書き込まれていき、有効画素部101の中央部にアスペクト比が16:9の映像表示が行われる。
【0098】
次に、ワイド表示モードであって上下反転転送モード時の動作を、図10に関連付けて説明する。
図10は、ワイド表示モード時であって上下反転転送モード時の空転送回路103、上部側のワイドおよびダウンスイッチ群1022、ダウンスイッチ群1023、および下部側のワイドおよびダウンスイッチ群1024の動作状態を示す図である。
【0099】
ワイド表示モードであって上下反転転送モード時には、ワイド信号wdがハイレベル、その反転信号xwdがローレベル、ダウン信号dnがローレベル、その反転信号xdnがハイレベルで供給される。
その結果、A−SWはオフ状態、B−SWはオン状態、C−SWはオフ状態、D−SWはオフ状態、E−SWはオフ状態、F−SWはオン状態、G−SWはオン状態、H−SWはオフ状態に保持される。
これにより、まず空転送回路103において、反転垂直スタートパルスXVSTが空転送用シフトレジスタW2〜W10を順次シフトされて、9H期間分空転送された後、A−SWおよびG−SWを通して第3の転送ラインTML3に転送される。
そして、第3の転送ラインTML3を伝搬する垂直スタートパルスVSTは、第4〜第6の転送ラインTML4〜TML6に分岐されるが、ワイド表示モードであって上下反転転送モード時には、第3〜第6の転送ラインTML4〜TML6に配置されているC−SW、D−SW、E−SW、F−SWのうち、第5の転送ラインTML5に配置されたF−SWのみオン状態にあることから、垂直スタートパルスVSTは、第3の転送ラインTML3および第5の転送ラインTML5を伝搬して、下部側のワイドおよびダウンスイッチ群1024とダウンスイッチ群1023との境界部の第2の転送ラインTML2に伝搬される。
そして、シフトレジスタVSR193に入力され、第1の転送ラインTML1に転送された後、ダウンスイッチ群1023の第1の転送ラインTML1に伝搬される。
【0100】
ダウンスイッチ群1023に対応したシフトレジスタVSR192〜VSR29においては、垂直スタートパルスVST、垂直走査の基準となる垂直クロックVCK(または互いに逆相の垂直クロックVCK,VCKX)が供給されて、垂直スタ−トパルスVSTが垂直クロックVCKに同期して、垂直クロックVCKの半クロック分シフト動作が行われ、ゲートバッファ群1025の対応するゲートバッファに出力される。
【0101】
ゲートバッファ群1025においては、各走査ライン105−192〜105−29が接続された各ゲートバッファGBにイネーブル信号enおよび第1または第2の転送ラインTML1,TML2を転送される垂直スタートパルスVST、および対応するシフトレジスタVSRの出力信号が供給され、これらがAND回路に入力される。さらにAND回路の出力はバッファを介して走査パルスSPとして、所定期間だけ接続されている走査ライン105−192〜105−29に順次に印加される。
【0102】
このとき、水平駆動回路104においては、水平シフトレジスタ群1041に対して、水平スタートパルスHSTが与えられると、水平クロックHCK(または互いに逆相の水平クロックHCK,XHCK)に同期してシフト動作が行われ、各シフトレジスタからは水平クロックに同期したサンプルパルスが順次出力される。
そして、水平サンプリングスイッチ群1043においては、水平シフトレジスタ群1041により順次に供給されるサンプルパルスを受けて、映像信号Vsigの供給ラインと画素部101の画素列に対応して配列された信号ライン106−1〜106−nとをそれぞれ作動的に接続する複数のスイッチが順にオンされて、映像信号Vsigが順次サンプリングされて、各信号ライン106−1〜106−nに供給される。
そして、各走査ライン105−192〜105−29に接続されたn個の画素回路に対して映像信号が順に書き込まれていく。
【0103】
上述のように、ダウンスイッチ群1023において、垂直スタートパルスVSTが第1の転送ラインTML1と第2の転送ラインTML2に配置されたB−SWを交互に転送させながら上下反転転送され、対応するシフトレジスタVSR192〜VSR29に順にシフトインされ、第29番面のシフトレジスタVSR29に入力された後、垂直スタートパルスVSTは、次段の上部側のワイドおよびダウンスイッチ群1022の第1の転送ラインTML1に転送される。
そして、この第1の転送ラインTML1に転送された垂直スタートパルスVSTは、第8の転送ラインTML8に分岐されて、F−SWを介して下部側のダウンおよびワイドスイッチ群1024の第2の転送ラインTML1に転送される。
そして、ダミーシフトレジスタVSRDB1に入力され、第2の転送ラインTML2に転送された後、下部側のダウンおよびワイドスイッチ群1024の第2の転送ラインTML2に伝搬される。
【0104】
これにより、上部側のダウンおよびワイドスイッチ群1022と下部側のダウンおよびワイドスイッチ群1024において同時並列的に以下の動作を行われる。
【0105】
上部側のダウンおよびワイドスイッチ群1022に対応したシフトレジスタVST28〜VST1においては、垂直スタートパルスVST、垂直走査の基準となる垂直クロックVCK(または互いに逆相の垂直クロックVCK,VCKX)が供給されて、垂直スタートパルスVSTが垂直クロックVCKに同期して、垂直クロックVCKの半クロック分シフト動作が行われ、ゲートバッファ群1025の対応するゲートバッファに出力される。
ゲートバッファ群1025においては、各走査ライン105−28〜105−1が接続された各ゲートバッファGBにイネーブル信号enおよび第1または第2の転送ラインTML1,TML2を転送される垂直スタートパルスVST、および対応するシフトレジスタVSRの出力信号が供給され、これらがAND回路に入力される。さらにAND回路の出力はバッファを介して走査パルスSPとして、所定期間だけ接続されている走査ライン105−28〜105−1に印加される。
【0106】
これと並行して、下部側のダウンおよびワイドスイッチ群1024に対応したシフトレジスタVST220〜VST194においては、垂直スタートパルスVST、垂直走査の基準となる垂直クロックVCK(または互いに逆相の垂直クロックVCK,VCKX)が供給されて、垂直スタートパルスVSTが垂直クロックVCKに同期して、垂直クロックVCKの半クロック分シフト動作が行われて、ゲートバッファ群1025の対応するゲートバッファに出力される。
ゲートバッファ群1025においては、各走査ライン105−220〜105−194が接続された各ゲートバッファGBにイネーブル信号enおよび第1または第2の転送ラインTML1,TML2を転送される垂直スタートパルスVST、および対応するシフトレジスタVSRの出力信号が供給され、これらがAND回路に入力される。さらにAND回路の出力はバッファを介して走査パルスSPとして、所定期間だけ接続されている走査ライン105−220〜105−194に印加される。
なお、第220番目から第194番目のシフトレジスタVSR194に入力させ、かつ、次段のダウンスイッチ群1023に転送されることがオフ状態にある第1および第2の転送ラインTML1,TML2の転送阻止回路としてのD−SWおよびA−SWにより阻止される。
【0107】
このとき、水平駆動回路104においては、ワイド表示用に映像信号Vsigを黒信号とし、Vsigの供給ラインと画素部101の画素列に対応して配列された信号ライン106−1〜106−nとをそれぞれ作動的に接続する複数のスイッチが順番にオンされる。これにより、黒信号Vsigが垂直駆動回路102によって選択的に駆動される有効画素部101の上部側の第1のマスク領域1012、および下部側の第2のマスク領域1023の複数の画素回路に書き込まれる。
【0108】
そして、各走査ライン105−29〜105−192に接続されたn個の画素回路に対して映像信号が順に書き込まれていき、有効画素部101の中央部にアスペクト比が16:9の映像表示が行われる。
【0109】
次に、ノーマル表示モードであって正転送モード時の動作について図11に関連付けて説明する。
図11は、ノーマル表示モード時であって正転送モード時の空転送回路103、上部側のワイドおよびダウンスイッチ群1022、ダウンスイッチ群1023、および下部側のワイドおよびダウンスイッチ群1024の動作状態を示す図である。
【0110】
ノーマル表示モードであって正転送モード時においては、ワイド信号wdがローレベル、その反転信号xwdがハイレベル、ダウン信号dnがハイレベル、その反転信号xdnがローレベルで供給される。
その結果、A−SWはオン状態、B−SWはオフ状態、C−SWはオン状態、D−SWはオフ状態、E−SWはオフ状態、F−SWはオフ状態、G−SWはオフ状態、H−SWはオン状態に保持される。
これにより、まず空転送回路103において、垂直スタートパルスVSTが空転送用シフトレジスタW1〜W9をバイパスして、9H期間分の空転送はなされずに、B−SWおよびH−SWを通して第3の転送ラインTML3に転送される。
そして、第3の転送ラインTML3を伝搬する垂直スタートパルスVSTは、第4〜第6の転送ラインTML4〜TML6に分岐されるが、ワイド表示モードであって正転送モード時には、第3〜第6の転送ラインTML4〜TML6に配置されているC−SW、D−SW、E−SW、F−SWのうち、第3の転送ラインTML3に配置されたC−SWのみオン状態にあることから、垂直スタートパルスVSTは、第3の転送ラインTML3を伝搬して、上部側のワイドおよびダウンスイッチ群1022の第2の転送ラインTML2に伝搬される。
そして、ダミーシフトレジスタVSRDU1に入力され、第1の転送ラインTML1に転送され、さらに、ダミーシフトレジスタVSRDU2に入力され、第2の転送ラインTML2に転送された後、上部側のダウンおよびワイドスイッチ群1022の第2の転送ラインTML2に伝搬される。
すなわち、垂直スタートパルスVSTが上部側ワイドおよびダウンスイッチ群1022に対してそのダミー部側から(初段部から)入力される。
【0111】
このような状態において、上部側のダウンおよびワイドスイッチ群1022においては、ワイド信号wdをローレベルで受け、ダウン信号dnをハイレベルで受けると、ダウンスイッチとして機能し、垂直スタートパルスVSTが有効画素部101の上部側から下部側に向かって順番に、同じく上部側から下部側に向かって配列されたシフトレジスタVSR1〜VSR28に順次に入力される。第28番面のシフトレジスタVSR28に入力された後、垂直スタートパルスVSTは、次段のダウンスイッチ群1023に転送される。
【0112】
上部側のダウンおよびワイドスイッチ群1022に対応したシフトレジスタVST1〜VST28においては、垂直スタートパルスVST、垂直走査の基準となる垂直クロックVCK(または互いに逆相の垂直クロックVCK,VCKX)が供給されて、垂直スタートパルスVSTが垂直クロックVCKに同期して、垂直クロックVCKの半クロック分シフト動作が行われ、ゲートバッファ群1025の対応するゲートバッファに出力される。
【0113】
ゲートバッファ群1025においては、各走査ライン104−1〜104−28が接続された各ゲートバッファGBにイネーブル信号enおよび第1または第2の転送ラインTML1,TML2を転送される垂直スタートパルスVST、および対応するシフトレジスタVSRの出力信号が供給され、これらがAND回路に入力される。さらにAND回路の出力はバッファを介して走査パルスSPとして、所定期間だけ接続されている走査ライン105−1〜105−28に印加される。
【0114】
垂直駆動回路102において、垂直スタートパルスVSTがワイドおよびダウンスイッチ群1022から転送されたダウンスイッチ群1023では、ワイド信号wdの供給レベルにかかわりなく、ハイレベルのダウン信号dnに応じて、垂直スタートパルスVSTが第1の転送ラインTML1と第2の転送ラインTML2に配置されたA−SWを交互に転送させながら正転送され、対応するシフトレジスタVSR29〜VSR192に順にシフトインされ、第192番面のシフトレジスタVSR192に入力された後、垂直スタートパルスVSTは、次段の下部側のワイドおよびダウンスイッチ群1024に転送される。
【0115】
ダウンスイッチ群1023に対応したシフトレジスタVST29〜VST192においては、垂直スタートパルスVST、垂直走査の基準となる垂直クロックVCK(または互いに逆相の垂直クロックVCK,VCKX)が供給されて、垂直スタートパルスVSTが垂直クロックVCKに同期して、垂直クロックVCKの半クロック分シフト動作が行われ、ゲートバッファ群1025の対応するゲートバッファに出力される。
【0116】
ゲートバッファ群1025においては、各走査ライン105−29〜105−192が接続された各ゲートバッファGBにイネーブル信号enおよび第1または第2の転送ラインTML1,TML2を転送される垂直スタートパルスVST、および対応するシフトレジスタVSRの出力信号が供給され、これらが3入力AND回路に入力される。さらにAND回路の出力はバッファBに入力され、その出力が走査パルスSPとして、所定期間だけ接続されている走査ライン105−29〜105−192に順次に印加される。
【0117】
垂直スタートパルスVSTがダウンスイッチ群1023から転送されたワイドおよびダウンスイッチ群1024においては、ワイド信号wdをローレベルで受け、ダウン信号dnをハイレベルで受けると、ダウンスイッチとして機能し、垂直スタートパルスVSTが有効画素部101の上部側から下部側に向かって順番に、同じく上部側から下部側に向かって配列されたシフトレジスタVSR193〜VSR220に順次に入力される。
【0118】
下部側のダウンおよびワイドスイッチ群1024に対応したシフトレジスタVSR193〜VSR220においては、垂直スタートパルスVST、垂直走査の基準となる垂直クロックVCK(または互いに逆相の垂直クロックVCK,VCKX)が供給されて、垂直スタートパルスVSTが垂直クロックVCKに同期して、垂直クロックVCKの半クロック分シフト動作が行われ、ゲートバッファ群1025の対応するゲートバッファに出力される。
【0119】
ゲートバッファ群1025においては、各走査ライン105−193〜105−220が接続された各ゲートバッファGBにイネーブル信号enおよび第1または第2の転送ラインTML1,TML2を転送される垂直スタートパルスVST、および対応するシフトレジスタVSRの出力信号が供給され、これらがAND回路に入力される。さらにAND回路の出力はバッファを介して走査パルスSPとして、所定期間だけ接続されている走査ライン105−193〜105−220に印加される。
【0120】
このとき、水平駆動回路104においては、水平シフトレジスタ群1041に対して、水平スタートパルスHSTが与えられると、水平クロックHCK(または互いに逆相の水平クロックHCK,XHCK)に同期してシフト動作が行われ、各シフトレジスタからは水平クロックに同期したサンプルパルスが順次出力される。
そして、水平サンプリングスイッチ群1043においては、水平シフトレジスタ群1041により順次に供給されるサンプルパルスを受けて、映像信号Vsigの供給ラインと画素部101の画素列に対応して配列された信号ライン106−1〜106−nとをそれぞれ作動的に接続する複数のスイッチが順にオンされて、映像信号Vsigが順次サンプリングされて、各信号ライン106−1〜106−nに供給される。
そして、各走査ライン105−1〜105−220に接続されたn個の画素回路に対して映像信号が順に書き込まれていき、有効画素部101の全体にアスペクト比が4:3の映像表示が行われる。
【0121】
以上の動作が繰り返されて、ノーマル表示が行われる。
【0122】
次に、ノーマル表示モードであって上下反転転送モード時の動作について説明する。
図12は、ノーマル表示モード時であって上下反転転送モード時の空転送回路103、上部側のワイドおよびダウンスイッチ群1022、ダウンスイッチ群1023、および下部側のワイドおよびダウンスイッチ群1024の動作状態を示す図である。
【0123】
ノーマル表示モードであって上下反転転送モード時においては、ワイド信号wdがローレベル、その反転信号xwdがハイレベル、ダウン信号dnがローイレベル、その反転信号xdnがハイレベルで供給される。
その結果、A−SWはオン状態、B−SWはオフ状態、C−SWはオフ状態、D−SWはオン状態、E−SWはオフ状態、F−SWはオフ状態、G−SWはオフ状態、H−SWはオン状態に保持される。
これにより、まず空転送回路103において、反転垂直スタートパルスXVSTが空転送用シフトレジスタW2〜W10をバイパスして、9H期間分の空転送はなされずに、A−SWおよびH−SWを通して第3の転送ラインTML3に転送される。
そして、第3の転送ラインTML3を伝搬する垂直スタートパルスVSTは、第4〜第6の転送ラインTML4〜TML6に分岐されるが、ワイド表示モードであって正転送モード時には、第3〜第6の転送ラインTML4〜TML6に配置されているC−SW、D−SW、E−SW、F−SWのうち、第3の転送ラインTML3に配置されたD−SWのみオン状態にあることから、反転垂直スタートパルスXVSTは、第3の転送ラインTML3、第6の転送ラインTML6を伝搬して、下側部側のワイドおよびダウンスイッチ群1024の第2の転送ラインTML2に伝搬される。
そして、ダミーシフトレジスタVSRDB1に入力され、第1の転送ラインTML1に転送され、さらに、ダミーシフトレジスタVSRDB2に入力され、第2の転送ラインTML2に転送された後、下部側のダウンおよびワイドスイッチ群1024の第2の転送ラインTML2に伝搬される。
すなわち、反転垂直スタートパルスVSTが下部側ワイドおよびダウンスイッチ群1024に対してそのダミー部側から(初段部から)入力される。
【0124】
このような状態において、下部側のダウンおよびワイドスイッチ群1024においては、ワイド信号wdをローレベルで受け、ダウン信号dnをローレベルで受けると、ダウンスイッチとして機能し、垂直スタートパルスVSTが有効画素部101の下部側から上部側に向かって順番に、同じく下部側から上部側に向かって配列されたシフトレジスタVSR220〜VSR193に順次に入力される。第193番面のシフトレジスタVSR193に入力された後、垂直スタートパルスVSTは、次段のダウンスイッチ群1023に転送される。
【0125】
上部側のダウンおよびワイドスイッチ群1024に対応したシフトレジスタVST220〜VST193においては、垂直スタートパルスVST、垂直走査の基準となる垂直クロックVCK(または互いに逆相の垂直クロックVCK,VCKX)が供給されて、垂直スタートパルスVSTが垂直クロックVCKに同期して、垂直クロックVCKの半クロック分シフト動作が行われ、ゲートバッファ群1025の対応するゲートバッファに出力される。
【0126】
ゲートバッファ群1025においては、各走査ライン105−220〜105−193が接続された各ゲートバッファGBにイネーブル信号enおよび第1または第2の転送ラインTML1,TML2を転送される垂直スタートパルスVST、および対応するシフトレジスタVSRの出力信号が供給され、これらがAND回路に入力される。さらにAND回路の出力はバッファを介して走査パルスSPとして、所定期間だけ接続されている走査ライン105−220〜105−193に印加される。
【0127】
垂直駆動回路102において、垂直スタートパルスVSTがワイドおよびダウンスイッチ群1024から転送されたダウンスイッチ群1023では、ワイド信号wdの供給レベルにかかわりなく、ローレベルのダウン信号dnに応じて、垂直スタートパルスVSTが第1の転送ラインTML1と第2の転送ラインTML2に配置されたB−SWを交互に転送させながら正転送され、対応するシフトレジスタVSR192〜VSR29に順にシフトインされ、第29番面のシフトレジスタVSR29に入力された後、垂直スタートパルスVSTは、次段の上部側のワイドおよびダウンスイッチ群1022に転送される。
【0128】
ダウンスイッチ群1023に対応したシフトレジスタVSR192〜VSR29においては、垂直スタートパルスVST、垂直走査の基準となる垂直クロックVCK(または互いに逆相の垂直クロックVCK,VCKX)が供給されて、垂直スタートパルスVSTが垂直クロックVCKに同期して、垂直クロックVCKの半クロック分シフト動作が行われ、ゲートバッファ群1025の対応するゲートバッファに出力される。
【0129】
ゲートバッファ群1025においては、各走査ライン105−192〜105−29が接続された各ゲートバッファGBにイネーブル信号enおよび第1または第2の転送ラインTML1,TML2を転送される垂直スタートパルスVST、および対応するシフトレジスタVSRの出力信号が供給され、これらがAND回路に入力される。さらにAND回路の出力はバッファを介して走査パルスSPとして、所定期間だけ接続されている走査ライン105−192〜105−29に順次に印加される。
【0130】
垂直スタートパルスVSTがダウンスイッチ群1023から転送されたワイドおよびダウンスイッチ群1022においては、ワイド信号wdをローレベルで受け、ダウン信号dnをハイレベルで受けると、ダウンスイッチとして機能し、垂直スタートパルスVSTが有効画素部101の下部側から上部側に向かって順番に、同じく下部側から上部側に向かって配列されたシフトレジスタVSR28〜VSR1に順次に入力される。
【0131】
上部側のダウンおよびワイドスイッチ群1022に対応したシフトレジスタVST28〜VST1においては、垂直スタートパルスVST、垂直走査の基準となる垂直クロックVCK(または互いに逆相の垂直クロックVCK,VCKX)が供給されて、垂直スタートパルスVSTが垂直クロックVCKに同期して、垂直クロックVCKの半クロック分シフト動作が行われ、ゲートバッファ群1025の対応するゲートバッファに出力される。
【0132】
ゲートバッファ群1025においては、各走査ライン105−28〜105−1が接続された各ゲートバッファGBにイネーブル信号enおよび第1または第2の転送ラインTML1,TML2を転送される垂直スタートパルスVST、および対応するシフトレジスタVSRの出力信号が供給され、これらがAND回路に入力される。さらにAND回路の出力はバッファを介して走査パルスSPとして、所定期間だけ接続されている走査ライン105−28〜105−1に印加される。
【0133】
このとき、水平駆動回路104においては、水平シフトレジスタ群1041に対して、水平スタートパルスHSTが与えられると、水平クロックHCK(または互いに逆相の水平クロックHCK,XHCK)に同期してシフト動作が行われ、各シフトレジスタからは水平クロックに同期したサンプルパルスが順次出力される。
そして、水平サンプリングスイッチ群1043においては、水平シフトレジスタ群1041により順次に供給されるサンプルパルスを受けて、映像信号Vsigの供給ラインと画素部101の画素列に対応して配列された信号ライン106−1〜106−nとをそれぞれ作動的に接続する複数のスイッチが順にオンされて、映像信号Vsigが順次サンプリングされて、各信号ライン106−1〜106−nに供給される。
そして、各走査ライン105−220〜105−1に接続されたn個の画素回路に対して映像信号が順に書き込まれていき、有効画素部101の全体にアスペクト比が4:3の映像表示が行われる。
【0134】
以上の動作が繰り返されて、ノーマル表示が行われる。
【0135】
以上説明したように、本実施形態によれば、垂直駆動回路102に、ノーマル表示時には、1フィールド期間ごとに垂直方向(行方向)に走査して走査ライン105−1〜105−mに接続された各画素回路PXLCを1行単位で順次選択する処理を行い、ワイド表示時には、垂直スタートパルスVSTを空転送回路103で所定期間空転送させた後有効画素部101に配線された複数の走査ラインを駆動して映像信号を書き込んだ後、垂直スタートパルスVSTを有効画素部101の第1のマスク領域1012および第2のマスク領域1013に対応する転送ラインにそれぞれ転送させて、有効画素部101の第1のマスク領域1012および第2のマスク領域1013に配列された複数(それぞれ28本)の走査ラインに接続されている各走査部に対して、転送ラインを転送される垂直スタートパルスVSTを順にシフトインさせて走査ラインを順次に駆動することにより、第1のマスク領域1012および第2のマスク領域1013における28本ずつの28走査ライン分の黒マスク書き込みを、同時並列的に行わせ、黒マスク表示を行わせるワイドおよびダウンスイッチ群1022,1024を設け、正転送モードと上下反転転送モードとの切り換えは転送スイッチの切り換えのみで対応可能であることから、転送スイッチを付加するのみ、専用回路を設ける必要もなく、回路構成および制御の簡単化を図れ、しかも、画質の劣化を招くことなく、低消費電力化を実現することができる利点がある。
そして、最初に有効領域を表示し、次にワイド黒マスク部の表示するような2つのタイミングの使用のみにより、滑らかなワイド黒マスク表示を実現することが可能である。
また、ワイド黒マスク部と有効領域の書き込み方式が同様になり、領域間の画質差も無く、滑らかさを実現することが可能である。
また、特殊な回路を付加することなく、転送スイッチの制御のみで、転送パルスの受け渡しを実現させた。
【0136】
また、ワイド表示であって、正転送時は、ワイドおよびダウンスイッチ群1022からダウンスイッチ群1023への垂直スタートパルスVSTの転送を阻止し、上下反転転送時には、ワイドおよびダウンスイッチ群1024からダウンスイッチ群1023への垂直スタートパルスVSTの転送を阻止する転送阻止回路として機能するスイッチを第1およ第2の転送ラインTML1,TML2に配置しているので、誤動作なく、滑らかなワイド黒マスク表示を実現することが可能であて、16:9ワイド黒マスク領域の画面表示が滑らかで安定し、製品の高品位化を実現できる利点がある。
【0137】
なお、上記実施形態では、液晶表示装置にアナログ映像信号を入力とし、これをラッチした後アナログ映像信号を点順次にて各画素に書き込むアナログインターフェース駆動回路を搭載した液晶表示装置に適用した場合について説明したが、ディジタル映像信号を入力とし、セレクタ方式にて線順次にて画素に映像信号を書き込む駆動回路を搭載した液晶表示装置にも、同様に適用可能である。
【0138】
また、上記実施形態においては、各画素の表示エレメント(電気光学素子)として液晶セルを用いたアクティブマトリクス型液晶表示装置に適用した場合を例に採って説明したが、液晶表示装置への適用に限られるものではなく、各画素の表示エレメントとしてエレクトロルミネッセンス(EL:electroluminescence)素子を用いたアクティブマトリクス型EL表示装置など、水平駆動回路にクロックドライブ方式を採用した点順次駆動方式のアクティブマトリクス型表示装置全般に適用可能である。
点順次駆動方式としては、周知の1H反転駆動方式やドット反転駆動方式の外に、映像信号を書き込んだ後の画素配列において、画素の極性が隣り合う左右の画素で同極性となり、かつ上下の画素で逆極性となるように、隣り合う画素列間で奇数行離れた2行、たとえば上下の2行の画素に互いに逆極性の映像信号を同時に書き込むいわゆるドットライン反転駆動方式などがある。
以上説明した実施形態に係る点順次駆動方式のアクティブマトリクス型液晶表示装置は、直視型映像表示装置(液晶モニタ、液晶ビューファインダ)、投射型液晶表示装置(液晶プロジェクタ)の表示パネル、すなわちLCD(liquid crystal display)パネルとして用いることが可能である。
【符号の説明】
【0139】
100…液晶表示装置、101…有効画素部、1011…表示領、1012…第1のマスク領域、1013…第2のマスク領域、102…垂直駆動回路(VDRV)、1021…垂直シフトレジスタ群(VS/R)、1022…上部側のダウンおよびワイドスイッチ群(DWN+WIDE SW)、1023…中央部のダウンスイッチ群(DWN・SW)、1024…下部側のダウンおよびワイドスイッチ群(DWN+WIDE SW)、1025…ゲートバッファ群(GTBUF)1025、103…空転送回路(PSDC)、104…水平駆動回路(HDRV)、1041…水平シフトレジスタ群(HS/R)、1042…プリチャージスイッチ群(PSW)、1043…水平サンプリングスイッチ群(HSW)、1044…切り換えスイッチ群(RGT・SW)、105−1〜105−m…走査ライン、106−1〜106−n…信号ライン、107…VCOM供給ライン、PXLC…画素回路、TFT101…スイッチング素子、LC101…液晶セル、Cs101…保持容量、TML1〜TML9…転送ライン。
【技術分野】
【0001】
本発明は、異なるアスペクト比(画面の横と縦の寸法比)を持つ複数の画面表示を切り換え可能なアクティブマトリクス型表示装置に関するものである。
【背景技術】
【0002】
近年、高品位(HD:High Difinition)テレビジョン方式、いわゆるハイビジョン方式の開発に伴い、アスペクト比4:3の日本標準テレビジョン方式(NTSC方式)の表示画面を有し、アスペクト比16:9のハイビジョン方式の画面を表示可能な第1の表示装置、あるいは、アスペクト比16:9のハイビジョン方式の表示画面を有し、アスペクト比4:3のハイビジョン方式の画面を表示可能な第2の表示装置が実用に供されている。
この種の表示装置としては、薄型で低消費電力であるという特徴をいかして、たとえば液晶セルを画素の表示エレメント(電気光学素子)を表示領域にマトリクス状に配列したアクティブマトリクス型液晶表示装置が適用される。
【0003】
このアクティブマトリクス型表示装置においては、表示領域に複数の画素がマトリクス状に配列されている。そして、表示装置は、アスペクト比4:3の画面表示(以下、ノーマル表示という)とアスペクト比16:9の画面表示(以下、ワイド表示という)を切り換え可能に構成されている。
このノーマル表示とワイド表示の切り換えシステムについては、種々の提案がなされている(たとえば、特許文献1、特許文献2参照)。
【0004】
図13は、第1の表示装置の構成例を示すブロック図である。
この表示装置1は、表示領域を構成する有効画素部2、垂直駆動回路3、および水平駆動回路4を有する。
【0005】
有効画素部2は、複数の画素回路が、マトリクス状に配列されている。
各画素回路は、たとえば液晶表示装置の場合、スイッチング素子として薄膜トランジスタ(TFT;thin film transistor)と、TFTのドレイン電極(またはソース電極)に画素電極が接続された液晶セルと、TFTのドレイン電極に一方の電極が接続された保持容量により構成されている。
これら画素回路の各々に対して、走査ラインが各行ごとにその画素配列方向に沿って配線され、信号ラインが各列ごとにその画素配列方向に沿って配線されている。
そして、各画素回路のTFTのゲート電極が、各行単位で同一の走査ラインにそれぞれ接続されている。また、各画素回路のソース電極(または、ドレイン電極)が、各列単位で同一の信号ラインにそれぞれ接続されている。
各走査ラインは、垂直駆動回路により駆動され、各信号ラインは水平駆動回路4により駆動される。
【0006】
垂直駆動回路3は、基本的には、1フィールド期間ごとに垂直方向(行方向)に走査して走査ラインに接続された各画素回路を行単位で順次選択する処理を行う。
すなわち、垂直駆動回路3から第1行目の走査ラインに対して走査パルスSP1が与えられたときには第1行目の各列の画素が選択され、第2行目の走査ラインに対して走査パルスSP2が与えられたときには第2行目の各列の画素が選択される。以下同様にして、第3行目の走査ライン,…,第m行目の走査ラインに対して走査パルスSP3,…,SPmが順に与えられる。
ワイド表示時には、有効画素部2に配線された走査ラインのうち、図13に示すように、図中の中央部における複数走査ライン、たとえば全220本のうち164本を除く上下28本の走査ラインを一括的に駆動して、黒マスク表示を行わせる。この場合、有効画素部2の縦方向の中央部にわたってアスペクト比16:9のワイド表示が行われる。
【0007】
垂直駆動回路3は、図13に示すように、ワイド制御信号生成回路(V WIDEGen)31、垂直シフトレジスタ群(VS/R)32、中央部のゲートバッファ群(GTBUFC)33C、上部側のゲートバッファ群(GTBUFU)33U、下部側のゲートバッファ群(GTBUFB)33B、上部側のワイド制御回路(WDCLU)34U、下部側のワイド制御回路(WDCLB)34B、および垂直スタートパルスVSTを有効画素部2の上部側から伝搬させるか下部側から伝搬させるかを切り換えるためのダウンスイッチ群(DWN・SW)35を有している。
【0008】
ワイド制御信号生成回路31は、ワイド表示時に、図示しない制御系から供給されるワイドパルス信号PWIDE、イネーブル信号EN、および垂直クロックVCKの各パルス信号に基づいてゲート選択タイミング信号S31をアクティブにして上部側のワイド制御回路34U、および下部側のワイド制御回路34Bに出力する。
ワイド制御信号生成回路31は、ワイドパルス信号PWIDEを受けていないノーマル表示時には、ゲート選択タイミング信号S31を非アクティブ状態に保持する。
【0009】
垂直シフトレジスタ群32は、複数のシフトレジスタを有する。複数のシフトレジスタは、画素配列に対応して各行毎に配列された走査ラインが接続されたゲートバッファに対応して設けられている。各シフトレジスタは、図示しないクロックジェネレータにより生成された垂直走査の開始を指令する垂直スタートパルスVST、垂直走査の基準となる垂直クロックVCK(または互いに逆相の垂直クロックVCK,VCKX)が供給される。
たとえばシフトレジスタは、垂直スタ−トパルスVSTを、垂直クロックVCKに同期してシフト動作を行い、対応するゲートバッファに供給する。
また、垂直スタートパルスVSTは、ダウンスイッチ群34により有効画素部2の上部側から、または下部側から伝搬され、各シフトレジスタに順番にシフトインされていく。
したがって、基本的には、シフトレジスタにより供給された垂直クロックにより各ゲートバッファを通して各走査ラインが順番に駆動されていく。
【0010】
NAND回路等により構成される上部側のワイド制御回路34U、および下部側のワイド制御回路34Bは、ゲート選択タイミング信号S31をアクティブで受けると、ワイド表示であるとして、ゲートバッファ群33U,33Bの各ゲートバッファに接続されている走査ラインを一括的に駆動するように制御する。
これにより、水平駆動回路4により映像信号とは別に設定されたプリチャージ黒信号Psigを、有効画素部2の上部側および下部側にマトリクス状に配列された画素回路に書き込ませる。すなわち、ワイド表示を行うために、黒マスク表示を行わせる。
【0011】
上部側のワイド制御回路34U、および下部側のワイド制御回路34Bは、ゲート選択タイミング信号S31を非アクティブで受けると、ノーマル表示であるとして、ゲートバッファ群33U,33Bの各ゲートバッファに接続されている走査ラインを通常通り、順番に駆動するように制御する。
この場合、垂直駆動回路3のゲートバッファ群33U、33C,33Bから第1行目の走査ラインに対して走査パルスSP1が与えられたときには第1行目の各列の画素が選択され、第2行目の走査ラインに対して走査パルスSP2が与えられたときには第2行目の各列の画素が選択される。以下同様にして、第3行目の走査ライン,…,第m行目の走査ラインに対して走査パルスSP3,…,SPmが順に与えられる。
【0012】
水平駆動回路4は、水平走査の開始を指令する水平スタートパルスHST、水平走査の基準となる水平クロックHCK(または互いに逆相の垂直クロックHCK,HCKX)に基づいて、入力される映像信号Vsigを1H(Hは水平走査期間)毎に順次サンプリングし、垂直駆動回路3によって行単位で選択される各画素回路に対して書き込む処理を行う。
また、水平駆動回路4は、ワイド表示時には、映像信号とは別に設定されたプリチャージ黒信号Psigを、垂直駆動回路3によって選択的に駆動される有効画素部2の上部側および下部側にマトリクス状に配列された画素回路に一括的に書き込ませる。
【0013】
水平駆動回路4は、図13に示すように、水平シフトレジスタ群(HS/R)41、ワイド制御スイッチ群(PSW)42、水平サンプリングスイッチ群(HSW)43、および水平スタートパルスHSTを有効画素部2の左部側から伝搬させるか右部側から伝搬させるかを切り換えるための切り換えスイッチ群(RGT・SW)44を有している。
【0014】
水平シフトレジスタ群(HS/R)41は、有効画素部2の画素列に対応した複数のシフトレジスタを有し、図示しないクロックジェネレータにより水平スタートパルスHSTが与えられると、水平クロックHCK(または互いに逆相の水平クロックHCK,XHCK)に同期してシフト動作を行う。これにより、各シフトレジスタからは水平クロックに同期したサンプルパルスが順次出力される。
【0015】
ワイド制御スイッチ群42は、ワイド表示用に映像信号Vsigとは別に設定されたプリチャージ黒信号Psigの供給ラインと画素部2の画素列に対応して配列された信号ラインとをそれぞれ作動的に接続する複数のスイッチを有する。
ワイド制御スイッチ群42は、ワイド表示時に、ワイドパルスPWIDEをアクティブで受けると、図14(A)〜(C)に示すように、全スイッチを一括的にオンし、プリチャージ黒信号Psigを垂直駆動回路3によって選択的に駆動される有効画素部2の上部側および下部側にマトリクス状に配列された画素回路に一括的に書き込ませる。
【0016】
水平サンプリングスイッチ群(HSW)43は、映像信号Vsigと画素部2の画素列に対応して配列された信号ラインとをそれぞれ作動的に接続する複数のスイッチを有する。
そして、水平サンプリングスイッチ群(HSW)43は、水平シフトレジスタ群(HS/R)41により順次に供給されるサンプルパルスを受けて各スイッチを順次にオンさせて、映像信号Vsigを順次サンプリングし、各信号ラインに供給する。
【先行技術文献】
【特許文献】
【0017】
【特許文献1】特開平2−244880号公報
【特許文献2】特許第3329009号公報
【発明の概要】
【発明が解決しようとする課題】
【0018】
上述したように、このノーマル表示とワイド表示の切り換えシステムについては、種々の提案がなされているが、特許文献1、および特許文献2に記載された構成では、マスクすべき領域を駆動する回路を専用に設ける必要があり、回路構成が複雑で、制御も煩雑であるという不利益がある。
【0019】
また、図13に示す表示装置1では、垂直駆動回路3において、ワイド表示時に、ワイドパルス信号PWIDE、イネーブル信号EN、および垂直クロックVCKの各パルス信号に基づいてゲート選択タイミング信号S31を生成するワイド制御信号生成回路31、並びに、ゲート選択タイミング信号S31をアクティブで受けると、ワイド表示であるとして、ゲートバッファ群33U,33Bの各ゲートバッファに接続されている走査ラインを一括的に駆動するように制御する専用の上部側のワイド制御回路34U、および下部側のワイド制御回路34Bを設ける必要があり、回路構成が複雑になる。
また、ワイド制御回路34U,34Bは、上述したようにNAND回路等の複雑な論理回路を必要とすることから、走査ラインの走査部(駆動部)の回路構成が複雑化し、消費電力の増大を招くという不利益がある。
【0020】
さらに、プリチャージ黒信号Psigを垂直駆動回路3によって選択的に駆動される有効画素部2の上部側および下部側にマトリクス状に配列された画素回路に一括的に書き込ませることから、走査ラインの駆動と信号Psigのタイミングに制約があり、ワイド表示時に横筋が入り、画質的に問題があり、等価的には大きな容量を駆動することになることから、消費電力が増大するという不利益がある。
【0021】
この解決策として、有効画素部2の上部側および下部側にマトリクス状に配列された全画素回路に一括的に書き込ませるのではなく、たとえば図14(D),(E)に示すように、垂直駆動回路3の上部側のワイド制御回路34U、および下部側のワイド制御回路34Bにより奇数(odd)番目の走査ラインと偶数(even)番目の走査ラインとに分割し2回に分けて駆動するようにしたシステムも知られている。
この場合は、横筋の発生は防止できるものの、2回に分けたとしても垂直駆動回路3によって複数の走査ラインを一括的に選択駆動し、プリチャージ黒信号Psigを有効画素部2の上部側および下部側にマトリクス状に配列された画素回路に一括的に書き込ませることから、駆動すべき容量を十分に減少させることは困難で、結果として消費電力が増大するという不利益が依然として残る。
【0022】
本発明の目的は、専用回路を設ける必要もなく、回路構成および制御の簡単化を図れ、しかも、画質の劣化を招くことなく、低消費電力化を実現することができる表示装置を提供することにある。
【課題を解決するための手段】
【0023】
上記目的を達成するため、本発明の第1の観点は、アスペクト比が異なる少なくとも第1の表示モードと第2の表示モードを有する表示装置であって、スイッチング素子を通して画素データを書き込む画素回路がマトリクス状に配置され、所定の複数行が上記第1の表示モード時のマスク領域として割り当てられ、上記第1の表示モード時には、上記マスク領域の各画素回路にマスク用画素データが書き込まれ、当該マスク領域を除く領域の各画素回路に映像用画素データが書き込まれ、上記第2の表示モード時には、上記マスク領域を含む全体の領域における各画素回路に映像用画素データが書き込まれる画素部と、
上記画素回路の行配列に対応するように配置され、上記スイッチング素子の導通制御のための複数の走査ラインと、上記画素回路の列配列に対応するように配置され、上記画素データを伝搬する複数の信号ラインと、上記複数の走査ラインが各々接続され、スタートパルスに応答して走査信号を、接続されている走査ラインに印加して当該走査ラインを選択的に走査する複数の走査部を有する垂直駆動回路と、を有し、上記垂直駆動回路は、上記スタートパルスが一方向に正転送される転送ラインと、上記第1の表示モード時には、上記マスク領域を除く領域に配列された複数の走査ラインに接続されている各走査部に対して、上記転送ラインを転送されるスタートパルスを順にシフトインさせ、続いてスタートパルスを上記画素部のマスク領域に対応する転送ラインに転送させて、上記画素部のマスク領域に配列された複数の走査ラインに接続されている各走査部に対して、上記転送ラインを転送されるスタートパルスを順にシフトインさせ、上記第2の表示モード時には、全走査部に対して上記転送ラインを転送されるスタートパルスを順にシフトインさせるスイッチ回路と、を含む。
【0024】
好適には、上記スタートパルスを、上記転送ラインを一方向に転送させる正転送モードに加えて、当該一方向とは逆方向に転送させる反転転送モードを有し、上記スイッチ回路は、上記反転転送モード時において、上記第1の表示モード時には、上記マスク領域を除く領域に配列された複数の走査ラインに接続されている各走査部に対して、上記転送ラインを上記逆方向に転送されるスタートパルスを順にシフトインさせ、続いてスタートパルスを上記画素部のマスク領域に対応する転送ラインに逆方向に転送させて、上記画素部のマスク領域に配列された複数の走査ラインに接続されている各走査部に対して、上記転送ラインを逆方向に転送されるスタートパルスを順にシフトインさせ、上記第2の表示モード時には、全走査部に対して上記転送ラインを上記逆方向に転送されるスタートパルスを順にシフトインさせる。
【0025】
好適には、上記スタートパルスを上記マスク領域を除く領域に対応する上記転送ラインに転送させる前に、所定期間だけ空転送させる空転送回路を有する。
【0026】
好適には、上記スタートパルスを上記マスク領域を除く領域に対応する上記転送ラインに転送させる前に、所定期間だけ空転送させる空転送回路を有する。
【0027】
好適には、上記第1の表示モード時には、上記マスク領域を除く領域の順番に走査されている1の走査ラインに接続されている画素回路に上記映像用画素データを書き込ませ、上記複数の信号ラインに上記マスク用画素データを順に転送して、上記マスク領域の順番に走査されている走査ラインに接続されている画素回路に上記マスク用画素データを書き込ませ、上記第2の表示モード時には、上記複数の信号ラインに上記映像用画素データを順に転送して、上記マスク領域を含む全体の領域領の順番に走査されているの走査ラインに接続されている画素回路に上記映像用画素データを書き込ませる水平駆動回路を有する。
【0028】
本発明の第2の観点は、アスペクト比が異なる少なくとも第1の表示モードと第2の表示モードを有する表示装置であって、スイッチング素子を通して画素データを書き込む画素回路がマトリクス状に配置され、所定の複数行を含む所定の表示領域を隔てて2つの領域が上記第1の表示モード時の第1のマスク領域および第2のマスク領域として割り当てられ、上記第1の表示モード時には、上記第1および第2のマスク領域の各画素セルにマスク用画素データが書き込まれ、当該第1および第2のマスク領域に挟まれた上記表示領域の各画素回路に映像用画素データが書き込まれ、上記第2の表示モード時には、上記第1および第2のマスク領域を含む全体の領域における各画素回路に映像用画素データが書き込まれる画素部と、上記画素回路の行配列に対応するように配置され、上記スイッチング素子の導通制御のための複数の走査ラインと、上記画素回路の列配列に対応するように配置され、上記画素データを伝搬する複数の信号ラインと、上記複数の走査ラインが各々接続され、スタートパルスに応答して走査信号を、接続されている走査ラインに印加して当該走査ラインを選択的に走査する複数の走査部を有する垂直駆動回路と、を有し、上記垂直駆動回路は、上記スタートパルスが一方向に正転送される転送ラインと、上記第1の表示モード時には、上記第1および第2のマスク領域を除く表示領域に配列された複数の走査ラインに接続されている各走査部に対して、上記転送ラインを転送されるスタートパルスを順にシフトインさせ、続いてスタートパルスを上記画素部の第1のマスク領域および第2のマスク領域に対応する転送ラインにそれぞれ転送させて、上記画素部の第1のマスク領域および第2のマスク領域に配列された複数の走査ラインに接続されている各走査部に対して、上記転送ラインを転送されるスタートパルスを順にシフトインさせ、上記第2の表示モード時には、全走査部に対して上記転送ラインを転送されるスタートパルスを順にシフトインさせるスイッチ回路と、を含む。
【0029】
好適には、上記スタートパルスを、上記転送ラインを一方向に転送させる正転送モードに加えて、当該一方向とは逆方向に転送させる反転転送モードを有し、上記スイッチ回路は、上記反転転送モード時において、上記第1の表示モード時には、上記第1および第2のマスク領域を除く領域に配列された複数の走査ラインに接続されている各走査部に対して、上記転送ラインを上記逆方向に転送されるスタートパルスを順にシフトインさせ、続いてスタートパルスを上記画素部の第1のマスク領域および第2のマスク領域に対応する転送ラインに逆方向に転送させて、上記画素部の第1のマスク領域および第2のマスク領域に配列された複数の走査ラインに接続されている各走査部に対して、上記転送ラインを逆方向に転送されるスタートパルスを順にシフトインさせ、上記第2の表示モード時には、全走査部に対して上記転送ラインを上記逆方向に転送されるスタートパルスを順にシフトインさせる。
【0030】
好適には、上記画素部の第1のマスク領域に対応する転送ラインを転送されるスタートパルスが、上記第1および第2のマスク領域を除く領域に対応する上記転送ラインに転送されることを阻止する転送阻止回路を有する。
【0031】
好適には、上記画素部の第2のマスク領域に対応する転送ラインを転送されるスタートパルスが、上記第1および第2のマスク領域を除く領域に対応する上記転送ラインに転送されることを阻止する転送阻止回路を有する。
【0032】
好適には、上記スタートパルスを上記第1および第2のマスク領域を除く領域に対応する上記転送ラインに転送させる前に、所定期間だけ空転送させる空転送回路を有する。
【0033】
好適には、上記第1の表示モード時には、上記第1および第2のマスク領域を除く領域の順番に走査されている走査ラインに接続されている画素回路に上記映像用画素データを書き込ませ、上記複数の信号ラインに上記マスク用画素データを順に転送して、上記第1のマスク領域および第2のマスク領域の順番に走査されている走査ラインに接続されている画素回路に上記マスク用画素データを書き込ませ、上記第2の表示モード時には、上記複数の信号ラインに上記映像用画素データを順に転送して、上記マスク領域を含む全体の領域領の順番に走査されているの1の走査ラインに接続されている画素回路に上記映像用画素データを書き込ませる水平駆動回路を有する。
【0034】
本発明によれば、たとえば第1の表示モード時には、垂直駆動回路により、マスク領域を除く領域に配列された複数の走査ラインに接続されている各走査部に対して、転送ラインを転送されるスタートパルスが順にシフトインされ、各走査ラインが順番に駆動されていく。
このとき、複数の信号ラインに上記映像用画素データが順に転送されて、マスク領域を除く領域の順番に走査されている1の走査ラインに接続されている画素回路に映像用画素データを書き込まれる。
続いてスタートパルスが画素部のマスク領域に対応する転送ラインに転送される。そして、垂直駆動回路により、画素部のマスク領域に配列された複数の走査ラインに接続されている各走査部に対して、転送ラインを転送されるスタートパルスが順にシフトインされ、各走査ラインが順番に駆動されていく。
このとき、水平駆動回路より、複数の信号ラインにマスク用画素データが順に転送されて、マスク領域の分割グループ毎に選択的に走査されている1の走査ラインに接続されている画素回路にマスク用画素データが書き込まれる。
これにより、マスク領域を除く画素部に、第1のアスペクト比の映像が表示される。
また、第2の表示モード時には、垂直駆動回路により、全走査部に対して転送ラインを転送されるスタートパルスを順にシフトインされ、各走査ラインが順番に駆動されていく。
このとき、水平駆動回路により、マスク領域を含む全体の領域の順番に走査されている1の走査ラインに接続されている画素回路に映像用画素データを書き込まれる。
これにより、マスク領域を含む全画素部に、第2のアスペクト比の映像が表示される。
【発明の効果】
【0035】
本発明によれば、回路構成および制御の簡単化を図れ、しかも、画質の劣化を招くことなく、低消費電力化を実現することができる利点がある。
【図面の簡単な説明】
【0036】
【図1】本発明の一実施形態に係るアクティブマトリクス型表示装置の構成例を示す図である。
【図2】図1の回路の画素部の具体的な構成例を示す回路図である。
【図3】ワイド表示時において、表示領域、第1および第2のマスク領域に割り当てられる走査ラインについての具体例を示す図である。
【図4】本実施形態に係る液晶表示装置のワイド表示時における映像信号および黒マスク書き込み手順を模式的に示す図である。
【図5】本実施形態に係る空転送回路、上部側のダウンおよびワイドスイッチ群、ダウンスイッチ郡、および下部側のダウンおよびワイドスイッチ群の具体的な構成例について説明するための図である。
【図6】本実施形態に係る空転送回路、上部側のダウンおよびワイドスイッチ群、ダウンスイッチ郡、および下部側のダウンおよびワイドスイッチ群を構成する各転送スイッチの構成例を示す回路図である。
【図7】4つの表示モードと、ワイド信号およびダウン信号の設定レベル、並びに各A−SW〜H−SWのオン(ON)・オフ(OFF)状態を示す図である。
【図8】ワイド表示モード時であって正転送モード時の空転送回路、上部側のワイドおよびダウンスイッチ群、ダウンスイッチ群、および下部側のワイドおよびダウンスイッチ群の動作状態を示す図である。
【図9】ワイド表示モード時の第1および第2のマスク領域に対する黒マスク書き込みタイミングを示す図である。
【図10】ワイド表示モード時であって上下反転転送モード時の空転送回路、上部側のワイドおよびダウンスイッチ群、ダウンスイッチ群、および下部側のワイドおよびダウンスイッチ群の動作状態を示す図である。
【図11】ノーマル表示モード時であって正転送モード時の空転送回路、上部側のワイドおよびダウンスイッチ群、ダウンスイッチ群、および下部側のワイドおよびダウンスイッチ群の動作状態を示す図である。
【図12】ノーマル表示モード時であって上下反転転送モード時の空転送回路、上部側のワイドおよびダウンスイッチ群、ダウンスイッチ群、および下部側のワイドおよびダウンスイッチ群の動作状態を示す図である。
【図13】従来のアクティブマトリクス型表示装置の構成例を示す回路図である。
【図14】図13の回路の主要信号のタイミングチャートである。
【発明を実施するための形態】
【0037】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【0038】
図1は、たとえば液晶セルを画素の表示エレメント(電気光学素子)として用いた本発明の一実施形態に係るアクティブマトリクス型表示装置の構成例を示す図である。
本実施形態に係る表示装置100は、アスペクト比4:3のNTSC方式の表示画面を有し、アスペクト比16:9のハイビジョン方式の画面を表示可能に構成される。すなわち、表示装置100は、第2の表示モード時のアスペクト比4:3の画面表示(ノーマル表示)と第1の表示モード時のアスペクト比16:9の画面表示(ワイド表示)を切り換え可能に構成される。
【0039】
本表示装置100は、図1に示すように、有効画素部101、垂直駆動回路(VDRV)102、空(疑似)転送回路103、および水平駆動回路(HDRV)104を有している。
【0040】
有効画素部101は、図2に示すように、複数の画素回路PXLCが、m×nのマトリクス状に配列されている。具体的には、全体としてノーマル表示が可能なように、たとえば220(=m)×560(=n)個の画素回路が配列されている。
そして、有効画素部101は、第1の表示モードであるワイド表示に対応して、中央の表示領域1011を挟んで図中上部側および下部側に複数の走査ラインを含む第1のマスク領域1012と第2のマスク領域1013が割り当てられている。
たとえば全220本の走査ラインうち164本が中央の表示領域1011に割り当てられ、この164本を除く上下28本ずつの走査ラインがそれぞれ第1のマスク領域1012、および第2のマスク領域1013として割り当てられている。
各画素回路PXLCは、図2に示すように、スイッチング素子としてTFT(薄膜トランジスタ;thin film transistor)101と、TFT101のドレイン電極(またはソース電極)に画素電極が接続された液晶セルLC101と、TFT101のドレイン電極に一方の電極が接続された保持容量Cs101により構成されている。
これら画素回路PXLCの各々に対して、走査ライン105−1〜105−mが各行ごとにその画素配列方向に沿って配線され、信号ライン106−1〜106−nが各列ごとにその画素配列方向に沿って配線されている。
そして、各画素回路PXLCのTFT101のゲート電極は、各行単位で同一の走査ライン105−1〜105−mにそれぞれ接続されている。また、各画素回路PXLCのソース電極(または、ドレイン電極)は、各列単位で同一の信号ライン106−1〜106−nに各々接続されている。
さらに、一般的な液晶表示装置においては、保持容量配線Csを独立に配線し、この保持容量配線と接続電極との間に保持容量Cs101を形成するが、Csは、コモン電圧VCOMと同相パルスが入力され、保持容量として用いている。
そして、各画素回路PXLCの保持容量Cs101の他方の電極は、直流または1水平走査期間(1H)に極性が反転するコモン電圧VCOMの供給ライン107に接続されている。
【0041】
各走査ライン105−1〜105−mは、垂直駆動回路102により駆動され、各信号ライン106−1〜106−nは水平駆動回路103により駆動される。
【0042】
垂直駆動回路102は、基本的には、1フィールド期間ごとに垂直方向(行方向)に走査して走査ライン105−1〜105−mに接続された各画素回路PXLCを1行単位で順次選択する処理を行う。
すなわち、垂直駆動回路102は、走査ライン105−1に対して走査パルスSP1を与えて第1行目の各列の画素を選択し、走査ライン105−2に対して走査パルスSP2を与えて第2行目の各列の画素を選択する。以下同様にして、走査ライン105−3,…,105−m対して走査パルスSP3,…,SPmを順に与える。
【0043】
垂直駆動回路102は、ワイド表示時には、有効画素部101に配線された走査ラインのうち、図3に示すように、図中の中央部における表示領域1011の複数走査ライン、たとえば全220本のうち164本の走査ラインに接続されている各走査部に対して、所定の転送ラインを転送される垂直スタートパルスVSTを順にシフトインさせて走査ラインを順次に駆動することにより映像信号を書き込ませる。
続いて、垂直駆動回路102は、垂直スタートパルスVSTを有効画素部101の第1のマスク領域1012および第2のマスク領域1013に対応する転送ラインにそれぞれ転送させて、有効画素部101の第1のマスク領域1012および第2のマスク領域1013に配列された複数(それぞれ28本)の走査ラインに接続されている各走査部に対して、転送ラインを転送される垂直スタートパルスVSTを順にシフトインさせて走査ラインを順次に駆動することにより、第1のマスク領域1012および第2のマスク領域1013における28本ずつの28走査ライン分の黒マスク書き込みを、同時並列的に行わせ、黒マスク表示を行わせる。
この場合、有効画素部101の縦方向の中央部にわたってアスペクト比16:9のワイド表示が行われる。
このとき、コモン電圧VCOMは、一定の直流電圧、または1水平走査期間(1H)毎に極性が反転する。
【0044】
また、垂直駆動回路102は、ワイド表示時に、図中の下側ワイド黒マスク部である第2のマスク領域1013に中央部の表示領域1011から転送された垂直スタートパルスVSTを、上側ワイド黒マスク部である第1のマスク領域1011に同じタイミングで渡す機能を有し、かつ、上側ワイド黒マスク部である第1のマスク領域1011による転送パルスが上側黒マスク部の下端、すなわち中央の表示領域1011との境界部に到達して位置で、転送を止める機能を持つ転送阻止回路を備えている。
【0045】
なお、本実施形態に係る液晶表示装置100は、ワイド表示時に、垂直駆動回路102において、中央部における有効な表示領域1011に映像表示を始めるために、表示に関与しないように転送開始直後のワイド黒マスク期間(たとえば9H期間)のみ垂直スタートパルスVSTを空転送する機能を備えた空転送回路103を有する。
ここで、空転送とは、実際の書き込みを行わず、パルスのみを転送することをいう。
【0046】
図4は、本実施形態に係る液晶表示装置100のワイド表示時における映像信号および黒マスク書き込み手順を模式的に示す図である。
図4に示すように、ワイド表示時には、垂直スタートパルスVSTはまず空転送回路103においてワイド黒マスク期間だけ空転送された後に、中央部における有効な表示領域1011に対応した転送ラインに入力転送され、表示領域1011に対して映像信号の書き込みが行われた後、下側ワイド黒マスク部である第2のマスク領域1013に中央部の表示領域1011から転送された垂直スタートパルスVSTが、上側ワイド黒マスク部である第1のマスク領域1011に同じタイミングでわたされて、第1のマスク領域1012および第2のマスク領域1013における28本ずつの28走査ライン分の黒マスク書き込みが、同時並列的に行われ、黒マスク表示が行われる。
【0047】
以下に、垂直駆動回路102および空転送回路103の構成および機能についてさらに詳細に説明する。
【0048】
本実施形態に係る垂直駆動回路102は、図1に示すように、垂直シフトレジスタ群(VS/R)1021、上部側のダウンおよびワイドスイッチ群(DWN+WIDE SW)1022、中央部のダウンスイッチ群(DWN・SW)1023、下部側のダウンおよびワイドスイッチ群(DWN+WIDE SW)1024、およびゲートバッファ群(GTBUF)1025を有している。
これらの構成要素のうち、上部側のダウンおよびワイドスイッチ群(DWN+WIDE SW)1022、中央部のダウンスイッチ群(DWN・SW)1023、下部側のダウンおよびワイドスイッチ群(DWN+WIDE SW)1024により本発明に係るスイッチ回路が構成されている。
また、垂直シフトレジスタ群(VS/R)1021とゲートバッファ群(GTBUF)1025の、それぞれ各走査ラインに対応するシフトレジスタとゲートバッファにより本発明に係る走査部が構成されている。
【0049】
垂直シフトレジスタ群1021は、複数のシフトレジスタVSRを有する。複数のシフトレジスタは、画素配列に対応して各行毎に配列された走査ラインが接続されたゲートバッファに対応して設けられている。
各シフトレジスタVSRは、図示しないクロックジェネレータにより生成された垂直走査の開始を指令する垂直スタートパルスVST、垂直走査の基準となる垂直クロックVCK(または互いに逆相の垂直クロックVCK,VCKX)が供給される。
たとえばシフトレジスタは、垂直スタ−トパルスVSTを、垂直クロックVCKに同期にてシフト動作を行い、対応するゲートバッファに供給する。
また、垂直スタートパルスVSTは、ダウンスイッチ群1022〜1024により有効画素部101の上部側から、または下部側から伝搬され、各シフトレジスタに順番にシフトインされていく。
したがって、基本的には、シフトレジスタVSTにより供給された垂直クロックによりゲートバッファ群1025の各ゲートバッファを通して各走査ラインが順番に駆動されていく。
【0050】
上部側のダウンおよびワイドスイッチ群1022は、ワイド信号wdをローレベル(ノーマル表示モードを示すレベル)で受け、ダウン信号dnをハイレベル(正転送モードを示すレベル)で受けると、通常のダウンスイッチとして機能し、垂直スタートパルスVSTを有効画素部101の上部側から下部側に向かって順番に、同じく上部側から下部側に向かって配列されたシフトレジスタに、具体的には第1番目から第28番目のシフトレジスタVSR28に入力させ、最下部側のシフトレジスタ、第28番面のシフトレジスタVSR28に入力させた後、次段のダウンスイッチ群1023に転送する。
また、ダウンおよびワイドスイッチ群1022は、ワイド信号wdをローレベルで受け、ダウン信号dnをローレベル(上下反転転送モードを示すレベル)で受けると、通常のダウンスイッチとして機能し、ダウンスイッチ群1023から伝搬された垂直スタートパルスVSTを、有効画素部101の下部側から上部側に向かって順番に、同じく下部側から上部側に向かって配列されたシフトレジスタに、具体的には第28番目から第1番目のシフトレジスタVSR1に入力させる。
【0051】
一方、上部側のダウンおよびワイドスイッチ群1022は、ワイド信号wdをハイレベル(ワイド表示モードを示すレベル)で受け、ダウン信号dnをハイレベルで受けると、ワイドおよびダウンスイッチとして機能し、下部側のダウンおよびワイドスイッチ群1024のダウンスイッチ郡1023との境界部から分配された垂直スタートパルスVSTを、有効画素部101の上部側から下部側に向かって順番に、同じく上部側から下部側に向かって配列されたシフトレジスタに、具体的には第1番目から第27番目のシフトレジスタVSR27に入力させ、かつ、次段のダウンスイッチ群1023に転送されることを阻止する。
また、上部側のダウンおよびワイドスイッチ群1022は、ワイド信号wdをハイレベル(ワイド表示を示すレベル)で受け、ダウン信号dnをローレベルで受けると、ワイドおよびダウンスイッチとして機能し、ダウンスイッチ郡1023から転送された垂直スタートパルスVSTを、有効画素部101の下部側から上部側に向かって順番に、同じく下部側から上部側に向かって配列されたシフトレジスタに、具体的には第28番目から第1番目のシフトレジスタVSR1、さらにダミーのシフトレジスタに入力させ、かつ出力端子(Vout)に転送する。
【0052】
ダウンスイッチ群1023は、ワイド信号wdの供給レベルにかかわりなく、ダウン信号dnの供給レベルに応じて、垂直スタートパルスVSTを、正転送または上下反転転送させながら、対応するシフトレジスタVSR29〜VSR192またはVSR192〜VSR29に順にシフトインさせていく。
【0053】
下部側のダウンおよびワイドスイッチ群1024は、ワイド信号wdをローレベル(ノーマル表示モードを示すレベル)で受け、ダウン信号dnをハイレベル(正転送モードを示すレベル)で受けると、通常のダウンスイッチとして機能し、垂直スタートパルスVSTを有効画素部101の上部側から下部側に向かって順番に、同じく上部側から下部側に向かって配列されたシフトレジスタに、具体的には第193番目から第220番目のシフトレジスタVSR193〜VSR220に入力させる。なお、下部側のダウンおよびワイドスイッチ群1024の後段には、上部側のダウンおよびワイドスイッチ群1022の場合と同様に、2段のダミーシフトレジスタが配置される。そして、下部側のダウンおよびワイドスイッチ群1024は、ダミーシフトレジスタに入力させた後、出力端子(Vout)に転送する。
また、ダウンおよびワイドスイッチ群1024は、ワイド信号wdをローレベルで受け、ダウン信号dnをローレベル(上下反転転送モードを示すレベル)で受けると、通常のダウンスイッチとして機能し、ダウンスイッチ群1023から伝搬された垂直スタートパルスVSTを有効画素部101の下部側から上部側に向かって順番に、同じく下部側から上部側に向かって配列されたシフトレジスタに、具体的には第220番目から第193番目のシフトレジスタVSR220〜VSR193に順次入力させ、次段のダウンスイッチ群1023に転送する。
【0054】
一方、下部側のダウンおよびワイドスイッチ群1024は、ワイド信号wdをハイレベル(ワイド表示モードを示すレベル)で受け、ダウン信号dnをハイレベルで受けると、ワイドおよびダウンスイッチとして機能し、ダウン信号dnをハイレベルで受けると、ダウンスイッチ郡1023から分配された垂直スタートパルスVSTを、有効画素部101の上部側から下部側に向かって順番に、同じく上部側から下部側に向かって配列されたシフトレジスタVSRに入力させ、最下部側のシフトレジスタVSR220に入力させ、さらにダミーシフトレジスタに入力させた後、出力端子(Vout)に転送する。
また、下部側のダウンおよびワイドスイッチ群1024は、ワイド信号wdをハイレベル(ワイド表示を示すレベル)で受け、ダウン信号dnをローレベルで受けると、ワイドおよびダウンスイッチとして機能し、上部側のダウンおよびワイドスイッチ群1022のダウンスイッチ郡1023との境界部から分配された垂直スタートパルスVSTを、有効画素部101の下部側から上部側に向かって順番に、同じく下部側から上部側に向かって配列されたシフトレジスタに、具体的には2段のダミーレジレジスタに入力させた後、第220番目から第194番目のシフトレジスタVSR194に入力させ、かつ、次段のダウンスイッチ群1023に転送されることを阻止する。
【0055】
ここで、空転送回路103、上部側のダウンおよびワイドスイッチ群1022、ダウンスイッチ郡1023、および下部側のダウンおよびワイドスイッチ群1024の具体的な構成例について、図5に関連付けて説明する。
この例は、走査ラインが220本で、上部側の28本と下部側の28本をワイド表示時の黒マスク用に割り当てた場合である。
転送されるパルスは、垂直スタートパルスVSTまたはその反転信号パルスXVSTである。
なお、図中において、上側から下側に向かうVST転送が正転送、下側から上側に向かうVST転送が上下反転転送である。また、上部側にはダミーのシフトレジスタVSRDU1,VSRDU2を2つ設けている。同様に、下部側にはダミーのシフトレジスタVSRDB1,VSRDB2を2つ設けている。
【0056】
また、転送ラインとしては、上部側のダウンおよびワイドスイッチ群1022、ダウンスイッチ郡1023、および下部側のダウンおよびワイドスイッチ群1024にわたって配線された第1および第2の転送ラインTML1,TML2、空転送回路103の出力から上部側のダウンおよびワイドスイッチ群1022の最上部にある第2の転送ラインTML2に接続するための第3の転送ラインTML3、第3の転送ラインTML3から分岐して上部側のダウンおよびワイドスイッチ群1022の最下部(ダウンスイッチ群1023との境界部)にある第1の転送ラインTML1に接続するための第4の転送ラインTML4、第3の転送ラインTML3から分岐して下部側のダウンおよびワイドスイッチ群1024の最上部(ダウンスイッチ群1023との境界部)にある第2の転送ラインTML2に接続するための第5の転送ラインTML5、第3の転送ラインTML3から分岐して下部側のダウンおよびワイドスイッチ群1024の最下部にある第1の転送ラインTML1に接続するための第6の転送ラインTML6、下部側のダウンおよびワイドスイッチ群1024の最上部(ダウンスイッチ群1023との境界部)にある第2の転送ラインTML2から分岐して上部側のダウンおよびワイドスイッチ群1022の最上部にある第2の転送ラインTML2に接続するための第7の転送ラインTML7、ダウンスイッチ群1023の最上部の第1の転送ラインTML1から分岐して下部側のダウンおよびワイドスイッチ群1024の最下部の第1の転送ラインTML1に接続するための第8の転送ラインTML8、および上部側のダウンおよびワイドスイッチ群1022の最上部にある第1の転送ラインTML1から第2の転送ラインTML2の最下部および出力端子(Vout)に接続された第9の転送ラインTML9を有する。
【0057】
そして、転送スイッチとしての転送Aスイッチ(以下、A−SW)、転送Bスイッチ(以下、B−SW)、転送Cスイッチ(以下、C−SW)、転送Dスイッチ(以下、D−SW)、転送Eスイッチ(以下、E−SW)、転送Fスイッチ(以下、F−SW)、転送Gスイッチ(以下、G−SW)、および転送Hスイッチ(以下、H−SW)の各々を、垂直スタートパルスVSTまたはその反転信号XVSTの転送ラインに適宜配置して、ノーマル表示またはワイド表示時における正転送および上下反転転送を実現している。
【0058】
ここで、A−SW〜H−SWの具体的な構成例について、図6(A)〜(F)に関連付けて説明する。
【0059】
A−SWは、図6(A)に示すように、pチャネルMOS(PMOS)トランジスタPTA1とnチャネルMOS(NMOS)トランジスタNTA1のソース・ドレイン同士を接続して構成されている。そして、NMOSトランジスタNTA1のゲートがダウン信号dnの供給ラインに接続され、PMOSトランジスタPTA1のゲートがダウン信号の反転信号xdnの供給ラインに接続されている。
【0060】
B−SWは、図6(B)に示すように、PMOSトランジスタPTB1とNMOSトランジスタNTB1のソース・ドレイン同士を接続して構成されている。そして、PMOSトランジスタPTB1のゲートがダウン信号dnの供給ラインに接続され、NMOSトランジスタNTB1のゲートがダウン信号の反転信号xdnの供給ラインに接続されている。
【0061】
C−SWは、図6(C)に示すように、直列接続されたPMOSトランジスタPTC1とPTC2、並びに、直列接続されたNMOSトランジスタNTC1とNTC2を並列に接続して構成されている。そして、PMOSトランジスタPTC1のゲートがダウン信号の反転信号xdnの供給ラインに接続され、NMOSトランジスタNTC1のゲートがダウン信号dnの供給ラインに接続され、PMOSトランジスタPTC2のゲートがワイド信号wdの供給ラインに接続され、NMOSトランジスタNTC2のゲートがワイド信号の反転信号xwdの供給ラインに接続されている。
【0062】
D−SWは、図6(D)に示すように、直列接続されたPMOSトランジスタPTD1とPTD2、並びに、直列接続されたNMOSトランジスタNTD1とNTD2を並列に接続して構成されている。そして、PMOSトランジスタPTD1のゲートがダウン信号dnの供給ラインに接続され、NMOSトランジスタNTD1のゲートがダウン信号の反転信号xdnの供給ラインに接続され、PMOSトランジスタPTD2のゲートがワイド信号wdの供給ラインに接続され、NMOSトランジスタNTD2のゲートがワイド信号の反転信号xwdの供給ラインに接続されている。
【0063】
E−SWは、図6(E)に示すように、直列接続されたPMOSトランジスタPTE1とPTE2、並びに、直列接続されたNMOSトランジスタNTE1とNTE2を並列に接続して構成されている。そして、PMOSトランジスタPTE1のゲートがダウン信号の反転信号xdnの供給ラインに接続され、NMOSトランジスタNTE1のゲートがダウン信号dnの供給ラインに接続され、PMOSトランジスタPTE2のゲートがワイド信号の反転信号xwdの供給ラインに接続され、NMOSトランジスタNTE2のゲートがワイド信号wdの供給ラインに接続されている。
【0064】
F−SWは、図6(F)に示すように、直列接続されたPMOSトランジスタPTF1とPTF2、並びに、直列接続されたNMOSトランジスタNTF1とNTF2を並列に接続して構成されている。そして、PMOSトランジスタPTF1のゲートがダウン信号dnの供給ラインに接続され、NMOSトランジスタNTF1のゲートがダウン信号の反転信号xdnの供給ラインに接続され、PMOSトランジスタPTF2のゲートがワイド信号の反転信号xwdの供給ラインに接続され、NMOSトランジスタNTF2のゲートがワイド信号wdの供給ラインに接続されている。
【0065】
G−SWは、図6(G)に示すように、PMOSトランジスタPTG1とNMOSトランジスタNTG1のソース・ドレイン同士を接続して構成されている。そして、PMOSトランジスタPTG1のゲートがワイド信号の反転信号xwdの供給ラインに接続され、NMOSトランジスタNTH1のゲートがワイド信号wdの供給ラインに接続されている。
【0066】
H−SWは、図6(H)に示すように、PMOSトランジスタPTH1とNMOSトランジスタNTH1のソース・ドレイン同士を接続して構成されている。そして、PMOSトランジスタPTH1のゲートがワイド信号wdの供給ラインに接続され、NMOSトランジスタNTH1のゲートがワイド信号の反転信号xwdの供給ラインに接続されている。
【0067】
図7は、4つの表示モードと、ワイド信号およびダウン信号の設定レベル、並びに各A−SW〜H−SWのオン(ON)・オフ(OFF)状態を示す図である。
【0068】
アスペクト比4:3のノーマル表示モードで正転送モードの場合には、ワイド信号wdがローレベル、その反転信号xdnがハイレベル、ダウン信号dnがハイレベル、その反転信号xdnがローレベルで供給される。
その結果、A−SWはオン状態、B−SWはオフ状態、C−SWはオン状態、D−SWはオフ状態、E−SWはオフ状態、F−SWはオフ状態、G−SWはオフ状態、H−SWはオン状態に保持される。
【0069】
アスペクト比4:3のノーマル表示モードで上下反転転送モードの場合には、ワイド信号wdがローレベル、その反転信号xdnがハイレベル、ダウン信号dnがローレベル、その反転信号xdnがハイレベルで供給される。
その結果、A−SWはオフ状態、B−SWはオン状態、C−SWはオフ状態、D−SWはオン状態、E−SWはオフ状態、F−SWはオフ状態、G−SWはオフ状態、H−SWはオン状態に保持される。
【0070】
アスペクト比16:9のワイド表示モードで正転送モードの場合には、ワイド信号wdがハイレベル、その反転信号xdnがローレベル、ダウン信号dnがハイレベル、その反転信号xdnがローレベルで供給される。
その結果、A−SWはオン状態、B−SWはオフ状態、C−SWはオフ状態、D−SWはオフ状態、E−SWはオン状態、F−SWはオフ状態、G−SWはオン状態、H−SWはオフ状態に保持される。
【0071】
アスペクト比16:9のワイド表示モードで上下反転転送モードの場合には、ワイド信号wdがハイレベル、その反転信号xdnがローレベル、ダウン信号dnがローレベル、その反転信号xdnがハイレベルで供給される。
その結果、A−SWはオフ状態、B−SWはオン状態、C−SWはオフ状態、D−SWはオフ状態、E−SWはオフ状態、F−SWはオン状態、G−SWはオン状態、H−SWはオフ状態に保持される。
【0072】
空転送回路103は、図5に示すように、空転送用シフトレジスタW1〜W10、3つのA−SW、3つのB−SW、1つのG−SW、および1つのH−SWを有している。
空転送用シフトレジスタW1〜W10は、垂直スタートパルスVSTの供給ラインに対して直列に接続され、シフトレジスタW1の出力側とシフトレジスタW2の入力側との間に1つのB−SWが配置されている。また、垂直スタートパルスVSTの反転信号パルスXVSTの供給ラインとシフトレジスタW2の入力側との間に1つのA−SWが配置されている。
また、出力用転送ラインTML3の出力端に対してG−SWおよびH−H−SWが並列に接続されている。
シフトレジスタW10の出力側とG−SWとの間の1つのA−SWが配置され、シフトレジスタW9の出力側とG−SWとの間の1つのB−SWが配置されている。
また、H−SWと垂直スタートパルスVSTの供給ラインとの間に1つのB−SWが配置され、H−SWと垂直スタートパルスVSTの反転信号パルスXVSTの供給ラインとの間に1つのA−SWが配置されている。
【0073】
図5に示すように、上部側のダウンおよびワイドスイッチ群1022、ダウンスイッチ郡1023、および下部側のダウンおよびワイドスイッチ群1024は、基本的に垂直スタートパルスVSTまたはXVSTの転送用の第1の転送ラインTML1と、第2の転送ラインTML2を有する。
【0074】
上部側のダウンおよびワイドスイッチ群1022における第1の転送ラインTML1には、基本的に垂直スタートパルスVSTの転送開始側(図中の上側)からA−SWとB−SWが順番に配置され、第4の転送ラインTML4の接続部(シフトレジスタVSR28の入力部)にはA−SWの代わりにC−SWが配置され、次段のダウンスイッチ群1023との境界部においてはB−SWが配置されている。
第1の転送ラインTML1と第9の転送ラインTML9との接続部にB−SWが配置され、第4の転送ラインTML4にE−SWが配置されている。
そして、各A−SW、B−SW、C−SWの入出力端が対応して配置されているシフトレジスタVSRDU1,VSRDU2、VSR1〜VSR28の一方の入力に接続されている。
【0075】
上部側のダウンおよびワイドスイッチ群1022における第2の転送ラインTML2には、基本的に垂直スタートパルスVSTの転送開始側(図中の上側)からB−SWとA−SWが順番に配置されている。
そして、第2の転送ラインTML2と第3の転送ラインTML3との接続部にC−SWが配置されて、第2の転送ラインTML2と第7の転送ラインTML7との接続部にE−SWが配置されている。
そして、各A−SW、B−SW、C−SWの入出力端が対応して配置されているシフトレジスタVSRDU1,VSRDU2、VSR1〜VSR28の他方の入力に接続されている。
【0076】
ダウンスイッチ群1023における第1の転送ラインTML1には、基本的に垂直スタートパルスVSTの転送開始側(図中の上側)からA−SWとB−SWが順番に配置され、第2の転送ラインTML2には、基本的に垂直スタートパルスVSTの転送終了側(図中の上側)からB−SWとA−SWが順番に配置されている。
そして、第1の転送ラインTML1の各A−SW、B−SWの入出力端が対応して配置されているシフトレジスタVSR29〜VSR192の一方の入力に接続されている。
第2の転送ラインTML2の各A−SW、B−SWの入出力端が対応して配置されているシフトレジスタVSR192〜VSR29の他方の入力に接続されている。
【0077】
このような構成を有するダウンスイッチ群1023は、ワイド信号wdの供給レベルにかかわりなく、ダウン信号dnの供給レベルに応じて、垂直スタートパルスVSTまたはXVSTの正転送または上下反転転送を第1の転送ラインTML1と第2の転送ラインTML2に配置されたA−SWまたはB−SWを交互に転送させながら、対応するシフトレジスタVSR29〜VSR192またはVSR192〜VSR29に順にシフトインさせていく。
【0078】
下部側のダウンおよびワイドスイッチ群1024における第1の転送ラインTML1には、基本的にダウンスイッチ群1023との境界部側からA−SWとB−SWが順番に配置され、第6の転送ラインTML4の接続部(ダミーシフトレジスタVSRDBU1の入力部)にはB−SWの代わりにD−SWが配置されされている。また、第1の転送ラインTML1と第8の転送ラインTML8の接続部にF−SWが配置されている。
そして、各A−SW、B−SW、D−SWの入出力端が対応して配置されているシフトレジスタVSRDB1,VSRDB2、VSR193〜VSR220の一方の入力に接続されている。
【0079】
下部側のダウンおよびワイドスイッチ群1024における第2の転送ラインTML2には、基本的にダウンスイッチ群1023との境界部側からB−SWとA−SWが順番に配置されている。ただし、ダウンスイッチ群1023との境界部においてはB−SWの代わりにD−SWが配置されている。
そして、第2の転送ラインTML2と第5の転送ラインTMLとの接続部にF−SWが配置されている。
そして、各A−SW、B−SW、D−SWの入出力端が対応して配置されているシフトレジスタVSRDB1,VSRDB2、VSR193〜VSR220の他方の入力に接続されている。
【0080】
ゲートバッファ群1025は、各走査ライン105−1〜105−220が接続されたゲートバッファGBを含み、イネーブル信号en、第1または第2の転送ラインTML1,TML2を転送される垂直スタートパルスVSTまたはXVST、および対応するシフトレジスタVSRの出力信号を受けて、走査パルスSPを出力し、所定期間だけ接続されている走査ライン105−1〜105−220に印加する。
この場合、垂直駆動回路102のゲートバッファ群1025から第1行目の走査ラインに対して走査パルスSP1が与えられたときには第1行目の各列の画素が選択され、第2行目の走査ラインに対して走査パルスSP2が与えられたときには第2行目の各列の画素が選択される。以下同様にして、第3行目の走査ライン,…,第m行目の走査ラインに対して走査パルスSP3,…,SPmが順に与えられる。
【0081】
水平駆動回路104は、水平走査の開始を指令する水平スタートパルスHST、水平走査の基準となる水平クロックHCK(または互いに逆相の垂直クロックHCK,HCKX)に基づいて、入力される映像信号Vsigを1H(Hは水平走査期間)毎に順次サンプリングし、信号ライン106−1〜106−nを介して垂直駆動回路102によって行単位で選択される各画素回路に対して書き込む処理を行う。
また、水平駆動回路104は、ワイド表示時には、映像信号Vsigを黒信号とし、垂直駆動回路102によって選択的に駆動される有効画素部101の上部側および下部側にマトリクス状に配列された画素回路に順次に書き込ませる。
【0082】
水平駆動回路104は、図1に示すように、水平シフトレジスタ群(HS/R)1041、プリチャージスイッチ群(PSW)1042、水平サンプリングスイッチ群(HSW)1043、および水平スタートパルスHSTを有効画素部101の左部側から伝搬させるか右部側から伝搬させるかを切り換えるための切り換えスイッチ群(RGT・SW)1044を有している。
【0083】
水平シフトレジスタ群(HS/R)1041は、有効画素部101の画素列に対応した複数のシフトレジスタを有し、図示しないクロックジェネレータにより水平スタートパルスHSTが与えられると、水平クロックHCK(または互いに逆相の水平クロックHCK,XHCK)に同期してシフト動作を行う。これにより、各シフトレジスタからは水平クロックに同期したサンプルパルスが順次出力される。
【0084】
プリチャージスイッチ群1042は、プリチャージ信号Psigの供給ラインと画素部101の画素列に対応して配列された信号ラインとをそれぞれ作動的に接続する複数のスイッチを有する。
プリチャージスイッチ群1042は、パルス信号PCGをアクティブで受けると、同時にオンし、プリチャージ信号Psigを信号ラインに書き込ませる。
【0085】
水平サンプリングスイッチ群(HSW)1043は、映像信号Vsigと画素部101の画素列に対応して配列された信号ラインとをそれぞれ作動的に接続する複数のスイッチを有する。
そして、水平サンプリングスイッチ群(HSW)1043は、水平シフトレジスタ群(HS/R)1041により順次に供給されるサンプルパルスを受けて各スイッチを順次にオンさせて、映像信号Vsigを順次サンプリングし、各信号ライン106−1〜106−nに供給する。またワイド表示時には、垂直ブランキング期間中の映像信号Vsigを黒信号として、同様にこれを順次サンプリングし、各信号ライン106−1〜106−nに供給する。
【0086】
次に、上記構成によるワイド表示モードおよびノーマル表示モード時の動作を、図面に関連付けて説明する。
【0087】
まず、ワイド表示モード時であって正転送モード時の動作を図8、および図9に関連付けて説明する。
図8はワイド表示モード時であって正転送モード時の空転送回路103、上部側のワイドおよびダウンスイッチ群1022、ダウンスイッチ群1023、および下部側のワイドおよびダウンスイッチ群1024の動作状態を示す図である。
図9はワイド表示モード時の第1および第2のマスク領域に対する黒マスク書き込みタイミングを示す図である。
【0088】
ワイド表示モードであって正転送モード時には、ワイド信号wdがハイレベル、その反転信号xwdがローレベル、ダウン信号dnがハイレベル、その反転信号xdnがローレベルで供給される。
その結果、A−SWはオン状態、B−SWはオフ状態、C−SWはオフ状態、D−SWはオフ状態、E−SWはオン状態、F−SWはオフ状態、G−SWはオン状態、H−SWはオフ状態に保持される。
これにより、まず空転送回路103において、垂直スタートパルスVSTが空転送用シフトレジスタW1〜W9を順次シフトされて、9H期間分空転送された後、B−SWおよびG−SWを通して第3の転送ラインTML3に転送される。
そして、第3の転送ラインTML3を伝搬する垂直スタートパルスVSTは、第4〜第6の転送ラインTML4〜TML6に分岐されるが、ワイド表示モードであって正転送モード時には、第3〜第6の転送ラインTML4〜TML6に配置されているC−SW、D−SW、E−SW、F−SWのうち、第4の転送ラインTML4に配置されたE−SWのみオン状態にあることから、垂直スタートパルスVSTは、第3の転送ラインTML3および第4の転送ラインTML4を伝搬して、上部側のワイドおよびダウンスイッチ群1022とダウンスイッチ群1023との境界部の第1の転送ラインTML1に伝搬される。
そして、シフトレジスタVSR28に入力され、第2の転送ラインTML2に転送された後、ダウンスイッチ群1023の第2の転送ラインTML2に伝搬される。
【0089】
ダウンスイッチ群1023に対応したシフトレジスタVSR29〜VSR192においては、垂直スタートパルスVST、垂直走査の基準となる垂直クロックVCK(または互いに逆相の垂直クロックVCK,VCKX)が供給されて、垂直スタ−トパルスVSTが垂直クロックVCKに同期して、垂直クロックVCKの半クロック分シフト動作が行われ、ゲートバッファ群1025の対応するゲートバッファに出力される。
【0090】
ゲートバッファ群1025においては、各走査ライン105−29〜105−192が接続された各ゲートバッファGBにイネーブル信号enおよび第1または第2の転送ラインTML1,TML2を転送される垂直スタートパルスVST、および対応するシフトレジスタVSRの出力信号が供給され、これらがAND回路に入力される。さらにAND回路の出力はバッファを介して走査パルスSPとして、所定期間だけ接続されている走査ライン105−29〜105−192に順次に印加される。
【0091】
このとき、水平駆動回路104においては、水平シフトレジスタ群1041に対して、水平スタートパルスHSTが与えられると、水平クロックHCK(または互いに逆相の水平クロックHCK,XHCK)に同期してシフト動作が行われ、各シフトレジスタからは水平クロックに同期したサンプルパルスが順次出力される。
そして、水平サンプリングスイッチ群1043においては、水平シフトレジスタ群1041により順次に供給されるサンプルパルスを受けて、映像信号Vsigの供給ラインと画素部101の画素列に対応して配列された信号ライン106−1〜106−nとをそれぞれ作動的に接続する複数のスイッチが順にオンされて、映像信号Vsigが順次サンプリングされて、各信号ライン106−1〜106−nに供給される。
そして、各走査ライン105−29〜105−192に接続されたn個の画素回路に対して映像信号が順に書き込まれていく。
【0092】
上述のように、ダウンスイッチ群1023において、垂直スタートパルスVSTが第1の転送ラインTML1と第2の転送ラインTML2に配置されたA−SWを交互に転送させながら正転送され、対応するシフトレジスタVSR29〜VSR192に順にシフトインされ、第192番面のシフトレジスタVSR192に入力された後、垂直スタートパルスVSTは、次段の下部側のワイドおよびダウンスイッチ群1024の第2の転送ラインTML2に転送される。
そして、この第2の転送ラインTML2に転送された垂直スタートパルスVSTは、第7の転送ラインTML7に分岐されて、E−SWを介して上部側のダウンおよびワイドスイッチ群1022の第2の転送ラインTML2に転送される。
そして、ダミーシフトレジスタVSRDU1に入力され、第1の転送ラインTML1に転送された後、上部側のダウンおよびワイドスイッチ群1022の第1の転送ラインTML1に伝搬される。
【0093】
これにより、図9に示すように、上部側のダウンおよびワイドスイッチ群1022と下部側のダウンおよびワイドスイッチ群1024において同時並列的に以下の動作を行われる。
【0094】
上部側のダウンおよびワイドスイッチ群1022に対応したシフトレジスタVST1〜VST27においては、垂直スタートパルスVST、垂直走査の基準となる垂直クロックVCK(または互いに逆相の垂直クロックVCK,VCKX)が供給されて、垂直スタートパルスVSTが垂直クロックVCKに同期して、垂直クロックVCKの半クロック分シフト動作が行われ、ゲートバッファ群1025の対応するゲートバッファに出力される。
ゲートバッファ群1025においては、各走査ライン105−1〜105−27が接続された各ゲートバッファGBにイネーブル信号enおよび第1または第2の転送ラインTML1,TML2を転送される垂直スタートパルスVST、および対応するシフトレジスタVSRの出力信号が供給され、これらがAND回路に入力される。さらにAND回路の出力はバッファを介して走査パルスSPとして、所定期間だけ接続されている走査ライン105−1〜105−27に印加される。
なお、第1番目から第27番目のシフトレジスタVSR27に入力させ、かつ、次段のダウンスイッチ群1023に転送されることがオフ状態にある第1および第2の転送ラインTML1,TML2の転送阻止回路としてのC−SWおよびB−SWにより阻止される。
【0095】
これと並行して、下部側のダウンおよびワイドスイッチ群1024に対応したシフトレジスタVST193〜VST220においては、垂直スタートパルスVST、垂直走査の基準となる垂直クロックVCK(または互いに逆相の垂直クロックVCK,VCKX)が供給されて、垂直スタートパルスVSTが垂直クロックVCKに同期して、垂直クロックVCKの半クロック分シフト動作が行われて、ゲートバッファ群1025の対応するゲートバッファに出力される。
ゲートバッファ群1025においては、各走査ライン105−193〜105−220が接続された各ゲートバッファGBにイネーブル信号enおよび第1または第2の転送ラインTML1,TML2を転送される垂直スタートパルスVST、および対応するシフトレジスタVSRの出力信号が供給され、これらがAND回路に入力される。さらにAND回路の出力はバッファを介して走査パルスSPとして、所定期間だけ接続されている走査ライン105−193〜105−220に印加される。
【0096】
このとき、水平駆動回路104においては、ワイド表示用に映像信号Vsigを黒信号とし、Vsigの供給ラインと画素部101の画素列に対応して配列された信号ライン106−1〜106−nとをそれぞれ作動的に接続する複数のスイッチが順番にオンされる。これにより、黒信号Vsigが垂直駆動回路102によって選択的に駆動される有効画素部101の上部側の第1のマスク領域1012、および下部側の第2のマスク領域1023の複数の画素回路に書き込まれる。
【0097】
そして、各走査ライン105−29〜105−192に接続されたn個の画素回路に対して映像信号が順に書き込まれていき、有効画素部101の中央部にアスペクト比が16:9の映像表示が行われる。
【0098】
次に、ワイド表示モードであって上下反転転送モード時の動作を、図10に関連付けて説明する。
図10は、ワイド表示モード時であって上下反転転送モード時の空転送回路103、上部側のワイドおよびダウンスイッチ群1022、ダウンスイッチ群1023、および下部側のワイドおよびダウンスイッチ群1024の動作状態を示す図である。
【0099】
ワイド表示モードであって上下反転転送モード時には、ワイド信号wdがハイレベル、その反転信号xwdがローレベル、ダウン信号dnがローレベル、その反転信号xdnがハイレベルで供給される。
その結果、A−SWはオフ状態、B−SWはオン状態、C−SWはオフ状態、D−SWはオフ状態、E−SWはオフ状態、F−SWはオン状態、G−SWはオン状態、H−SWはオフ状態に保持される。
これにより、まず空転送回路103において、反転垂直スタートパルスXVSTが空転送用シフトレジスタW2〜W10を順次シフトされて、9H期間分空転送された後、A−SWおよびG−SWを通して第3の転送ラインTML3に転送される。
そして、第3の転送ラインTML3を伝搬する垂直スタートパルスVSTは、第4〜第6の転送ラインTML4〜TML6に分岐されるが、ワイド表示モードであって上下反転転送モード時には、第3〜第6の転送ラインTML4〜TML6に配置されているC−SW、D−SW、E−SW、F−SWのうち、第5の転送ラインTML5に配置されたF−SWのみオン状態にあることから、垂直スタートパルスVSTは、第3の転送ラインTML3および第5の転送ラインTML5を伝搬して、下部側のワイドおよびダウンスイッチ群1024とダウンスイッチ群1023との境界部の第2の転送ラインTML2に伝搬される。
そして、シフトレジスタVSR193に入力され、第1の転送ラインTML1に転送された後、ダウンスイッチ群1023の第1の転送ラインTML1に伝搬される。
【0100】
ダウンスイッチ群1023に対応したシフトレジスタVSR192〜VSR29においては、垂直スタートパルスVST、垂直走査の基準となる垂直クロックVCK(または互いに逆相の垂直クロックVCK,VCKX)が供給されて、垂直スタ−トパルスVSTが垂直クロックVCKに同期して、垂直クロックVCKの半クロック分シフト動作が行われ、ゲートバッファ群1025の対応するゲートバッファに出力される。
【0101】
ゲートバッファ群1025においては、各走査ライン105−192〜105−29が接続された各ゲートバッファGBにイネーブル信号enおよび第1または第2の転送ラインTML1,TML2を転送される垂直スタートパルスVST、および対応するシフトレジスタVSRの出力信号が供給され、これらがAND回路に入力される。さらにAND回路の出力はバッファを介して走査パルスSPとして、所定期間だけ接続されている走査ライン105−192〜105−29に順次に印加される。
【0102】
このとき、水平駆動回路104においては、水平シフトレジスタ群1041に対して、水平スタートパルスHSTが与えられると、水平クロックHCK(または互いに逆相の水平クロックHCK,XHCK)に同期してシフト動作が行われ、各シフトレジスタからは水平クロックに同期したサンプルパルスが順次出力される。
そして、水平サンプリングスイッチ群1043においては、水平シフトレジスタ群1041により順次に供給されるサンプルパルスを受けて、映像信号Vsigの供給ラインと画素部101の画素列に対応して配列された信号ライン106−1〜106−nとをそれぞれ作動的に接続する複数のスイッチが順にオンされて、映像信号Vsigが順次サンプリングされて、各信号ライン106−1〜106−nに供給される。
そして、各走査ライン105−192〜105−29に接続されたn個の画素回路に対して映像信号が順に書き込まれていく。
【0103】
上述のように、ダウンスイッチ群1023において、垂直スタートパルスVSTが第1の転送ラインTML1と第2の転送ラインTML2に配置されたB−SWを交互に転送させながら上下反転転送され、対応するシフトレジスタVSR192〜VSR29に順にシフトインされ、第29番面のシフトレジスタVSR29に入力された後、垂直スタートパルスVSTは、次段の上部側のワイドおよびダウンスイッチ群1022の第1の転送ラインTML1に転送される。
そして、この第1の転送ラインTML1に転送された垂直スタートパルスVSTは、第8の転送ラインTML8に分岐されて、F−SWを介して下部側のダウンおよびワイドスイッチ群1024の第2の転送ラインTML1に転送される。
そして、ダミーシフトレジスタVSRDB1に入力され、第2の転送ラインTML2に転送された後、下部側のダウンおよびワイドスイッチ群1024の第2の転送ラインTML2に伝搬される。
【0104】
これにより、上部側のダウンおよびワイドスイッチ群1022と下部側のダウンおよびワイドスイッチ群1024において同時並列的に以下の動作を行われる。
【0105】
上部側のダウンおよびワイドスイッチ群1022に対応したシフトレジスタVST28〜VST1においては、垂直スタートパルスVST、垂直走査の基準となる垂直クロックVCK(または互いに逆相の垂直クロックVCK,VCKX)が供給されて、垂直スタートパルスVSTが垂直クロックVCKに同期して、垂直クロックVCKの半クロック分シフト動作が行われ、ゲートバッファ群1025の対応するゲートバッファに出力される。
ゲートバッファ群1025においては、各走査ライン105−28〜105−1が接続された各ゲートバッファGBにイネーブル信号enおよび第1または第2の転送ラインTML1,TML2を転送される垂直スタートパルスVST、および対応するシフトレジスタVSRの出力信号が供給され、これらがAND回路に入力される。さらにAND回路の出力はバッファを介して走査パルスSPとして、所定期間だけ接続されている走査ライン105−28〜105−1に印加される。
【0106】
これと並行して、下部側のダウンおよびワイドスイッチ群1024に対応したシフトレジスタVST220〜VST194においては、垂直スタートパルスVST、垂直走査の基準となる垂直クロックVCK(または互いに逆相の垂直クロックVCK,VCKX)が供給されて、垂直スタートパルスVSTが垂直クロックVCKに同期して、垂直クロックVCKの半クロック分シフト動作が行われて、ゲートバッファ群1025の対応するゲートバッファに出力される。
ゲートバッファ群1025においては、各走査ライン105−220〜105−194が接続された各ゲートバッファGBにイネーブル信号enおよび第1または第2の転送ラインTML1,TML2を転送される垂直スタートパルスVST、および対応するシフトレジスタVSRの出力信号が供給され、これらがAND回路に入力される。さらにAND回路の出力はバッファを介して走査パルスSPとして、所定期間だけ接続されている走査ライン105−220〜105−194に印加される。
なお、第220番目から第194番目のシフトレジスタVSR194に入力させ、かつ、次段のダウンスイッチ群1023に転送されることがオフ状態にある第1および第2の転送ラインTML1,TML2の転送阻止回路としてのD−SWおよびA−SWにより阻止される。
【0107】
このとき、水平駆動回路104においては、ワイド表示用に映像信号Vsigを黒信号とし、Vsigの供給ラインと画素部101の画素列に対応して配列された信号ライン106−1〜106−nとをそれぞれ作動的に接続する複数のスイッチが順番にオンされる。これにより、黒信号Vsigが垂直駆動回路102によって選択的に駆動される有効画素部101の上部側の第1のマスク領域1012、および下部側の第2のマスク領域1023の複数の画素回路に書き込まれる。
【0108】
そして、各走査ライン105−29〜105−192に接続されたn個の画素回路に対して映像信号が順に書き込まれていき、有効画素部101の中央部にアスペクト比が16:9の映像表示が行われる。
【0109】
次に、ノーマル表示モードであって正転送モード時の動作について図11に関連付けて説明する。
図11は、ノーマル表示モード時であって正転送モード時の空転送回路103、上部側のワイドおよびダウンスイッチ群1022、ダウンスイッチ群1023、および下部側のワイドおよびダウンスイッチ群1024の動作状態を示す図である。
【0110】
ノーマル表示モードであって正転送モード時においては、ワイド信号wdがローレベル、その反転信号xwdがハイレベル、ダウン信号dnがハイレベル、その反転信号xdnがローレベルで供給される。
その結果、A−SWはオン状態、B−SWはオフ状態、C−SWはオン状態、D−SWはオフ状態、E−SWはオフ状態、F−SWはオフ状態、G−SWはオフ状態、H−SWはオン状態に保持される。
これにより、まず空転送回路103において、垂直スタートパルスVSTが空転送用シフトレジスタW1〜W9をバイパスして、9H期間分の空転送はなされずに、B−SWおよびH−SWを通して第3の転送ラインTML3に転送される。
そして、第3の転送ラインTML3を伝搬する垂直スタートパルスVSTは、第4〜第6の転送ラインTML4〜TML6に分岐されるが、ワイド表示モードであって正転送モード時には、第3〜第6の転送ラインTML4〜TML6に配置されているC−SW、D−SW、E−SW、F−SWのうち、第3の転送ラインTML3に配置されたC−SWのみオン状態にあることから、垂直スタートパルスVSTは、第3の転送ラインTML3を伝搬して、上部側のワイドおよびダウンスイッチ群1022の第2の転送ラインTML2に伝搬される。
そして、ダミーシフトレジスタVSRDU1に入力され、第1の転送ラインTML1に転送され、さらに、ダミーシフトレジスタVSRDU2に入力され、第2の転送ラインTML2に転送された後、上部側のダウンおよびワイドスイッチ群1022の第2の転送ラインTML2に伝搬される。
すなわち、垂直スタートパルスVSTが上部側ワイドおよびダウンスイッチ群1022に対してそのダミー部側から(初段部から)入力される。
【0111】
このような状態において、上部側のダウンおよびワイドスイッチ群1022においては、ワイド信号wdをローレベルで受け、ダウン信号dnをハイレベルで受けると、ダウンスイッチとして機能し、垂直スタートパルスVSTが有効画素部101の上部側から下部側に向かって順番に、同じく上部側から下部側に向かって配列されたシフトレジスタVSR1〜VSR28に順次に入力される。第28番面のシフトレジスタVSR28に入力された後、垂直スタートパルスVSTは、次段のダウンスイッチ群1023に転送される。
【0112】
上部側のダウンおよびワイドスイッチ群1022に対応したシフトレジスタVST1〜VST28においては、垂直スタートパルスVST、垂直走査の基準となる垂直クロックVCK(または互いに逆相の垂直クロックVCK,VCKX)が供給されて、垂直スタートパルスVSTが垂直クロックVCKに同期して、垂直クロックVCKの半クロック分シフト動作が行われ、ゲートバッファ群1025の対応するゲートバッファに出力される。
【0113】
ゲートバッファ群1025においては、各走査ライン104−1〜104−28が接続された各ゲートバッファGBにイネーブル信号enおよび第1または第2の転送ラインTML1,TML2を転送される垂直スタートパルスVST、および対応するシフトレジスタVSRの出力信号が供給され、これらがAND回路に入力される。さらにAND回路の出力はバッファを介して走査パルスSPとして、所定期間だけ接続されている走査ライン105−1〜105−28に印加される。
【0114】
垂直駆動回路102において、垂直スタートパルスVSTがワイドおよびダウンスイッチ群1022から転送されたダウンスイッチ群1023では、ワイド信号wdの供給レベルにかかわりなく、ハイレベルのダウン信号dnに応じて、垂直スタートパルスVSTが第1の転送ラインTML1と第2の転送ラインTML2に配置されたA−SWを交互に転送させながら正転送され、対応するシフトレジスタVSR29〜VSR192に順にシフトインされ、第192番面のシフトレジスタVSR192に入力された後、垂直スタートパルスVSTは、次段の下部側のワイドおよびダウンスイッチ群1024に転送される。
【0115】
ダウンスイッチ群1023に対応したシフトレジスタVST29〜VST192においては、垂直スタートパルスVST、垂直走査の基準となる垂直クロックVCK(または互いに逆相の垂直クロックVCK,VCKX)が供給されて、垂直スタートパルスVSTが垂直クロックVCKに同期して、垂直クロックVCKの半クロック分シフト動作が行われ、ゲートバッファ群1025の対応するゲートバッファに出力される。
【0116】
ゲートバッファ群1025においては、各走査ライン105−29〜105−192が接続された各ゲートバッファGBにイネーブル信号enおよび第1または第2の転送ラインTML1,TML2を転送される垂直スタートパルスVST、および対応するシフトレジスタVSRの出力信号が供給され、これらが3入力AND回路に入力される。さらにAND回路の出力はバッファBに入力され、その出力が走査パルスSPとして、所定期間だけ接続されている走査ライン105−29〜105−192に順次に印加される。
【0117】
垂直スタートパルスVSTがダウンスイッチ群1023から転送されたワイドおよびダウンスイッチ群1024においては、ワイド信号wdをローレベルで受け、ダウン信号dnをハイレベルで受けると、ダウンスイッチとして機能し、垂直スタートパルスVSTが有効画素部101の上部側から下部側に向かって順番に、同じく上部側から下部側に向かって配列されたシフトレジスタVSR193〜VSR220に順次に入力される。
【0118】
下部側のダウンおよびワイドスイッチ群1024に対応したシフトレジスタVSR193〜VSR220においては、垂直スタートパルスVST、垂直走査の基準となる垂直クロックVCK(または互いに逆相の垂直クロックVCK,VCKX)が供給されて、垂直スタートパルスVSTが垂直クロックVCKに同期して、垂直クロックVCKの半クロック分シフト動作が行われ、ゲートバッファ群1025の対応するゲートバッファに出力される。
【0119】
ゲートバッファ群1025においては、各走査ライン105−193〜105−220が接続された各ゲートバッファGBにイネーブル信号enおよび第1または第2の転送ラインTML1,TML2を転送される垂直スタートパルスVST、および対応するシフトレジスタVSRの出力信号が供給され、これらがAND回路に入力される。さらにAND回路の出力はバッファを介して走査パルスSPとして、所定期間だけ接続されている走査ライン105−193〜105−220に印加される。
【0120】
このとき、水平駆動回路104においては、水平シフトレジスタ群1041に対して、水平スタートパルスHSTが与えられると、水平クロックHCK(または互いに逆相の水平クロックHCK,XHCK)に同期してシフト動作が行われ、各シフトレジスタからは水平クロックに同期したサンプルパルスが順次出力される。
そして、水平サンプリングスイッチ群1043においては、水平シフトレジスタ群1041により順次に供給されるサンプルパルスを受けて、映像信号Vsigの供給ラインと画素部101の画素列に対応して配列された信号ライン106−1〜106−nとをそれぞれ作動的に接続する複数のスイッチが順にオンされて、映像信号Vsigが順次サンプリングされて、各信号ライン106−1〜106−nに供給される。
そして、各走査ライン105−1〜105−220に接続されたn個の画素回路に対して映像信号が順に書き込まれていき、有効画素部101の全体にアスペクト比が4:3の映像表示が行われる。
【0121】
以上の動作が繰り返されて、ノーマル表示が行われる。
【0122】
次に、ノーマル表示モードであって上下反転転送モード時の動作について説明する。
図12は、ノーマル表示モード時であって上下反転転送モード時の空転送回路103、上部側のワイドおよびダウンスイッチ群1022、ダウンスイッチ群1023、および下部側のワイドおよびダウンスイッチ群1024の動作状態を示す図である。
【0123】
ノーマル表示モードであって上下反転転送モード時においては、ワイド信号wdがローレベル、その反転信号xwdがハイレベル、ダウン信号dnがローイレベル、その反転信号xdnがハイレベルで供給される。
その結果、A−SWはオン状態、B−SWはオフ状態、C−SWはオフ状態、D−SWはオン状態、E−SWはオフ状態、F−SWはオフ状態、G−SWはオフ状態、H−SWはオン状態に保持される。
これにより、まず空転送回路103において、反転垂直スタートパルスXVSTが空転送用シフトレジスタW2〜W10をバイパスして、9H期間分の空転送はなされずに、A−SWおよびH−SWを通して第3の転送ラインTML3に転送される。
そして、第3の転送ラインTML3を伝搬する垂直スタートパルスVSTは、第4〜第6の転送ラインTML4〜TML6に分岐されるが、ワイド表示モードであって正転送モード時には、第3〜第6の転送ラインTML4〜TML6に配置されているC−SW、D−SW、E−SW、F−SWのうち、第3の転送ラインTML3に配置されたD−SWのみオン状態にあることから、反転垂直スタートパルスXVSTは、第3の転送ラインTML3、第6の転送ラインTML6を伝搬して、下側部側のワイドおよびダウンスイッチ群1024の第2の転送ラインTML2に伝搬される。
そして、ダミーシフトレジスタVSRDB1に入力され、第1の転送ラインTML1に転送され、さらに、ダミーシフトレジスタVSRDB2に入力され、第2の転送ラインTML2に転送された後、下部側のダウンおよびワイドスイッチ群1024の第2の転送ラインTML2に伝搬される。
すなわち、反転垂直スタートパルスVSTが下部側ワイドおよびダウンスイッチ群1024に対してそのダミー部側から(初段部から)入力される。
【0124】
このような状態において、下部側のダウンおよびワイドスイッチ群1024においては、ワイド信号wdをローレベルで受け、ダウン信号dnをローレベルで受けると、ダウンスイッチとして機能し、垂直スタートパルスVSTが有効画素部101の下部側から上部側に向かって順番に、同じく下部側から上部側に向かって配列されたシフトレジスタVSR220〜VSR193に順次に入力される。第193番面のシフトレジスタVSR193に入力された後、垂直スタートパルスVSTは、次段のダウンスイッチ群1023に転送される。
【0125】
上部側のダウンおよびワイドスイッチ群1024に対応したシフトレジスタVST220〜VST193においては、垂直スタートパルスVST、垂直走査の基準となる垂直クロックVCK(または互いに逆相の垂直クロックVCK,VCKX)が供給されて、垂直スタートパルスVSTが垂直クロックVCKに同期して、垂直クロックVCKの半クロック分シフト動作が行われ、ゲートバッファ群1025の対応するゲートバッファに出力される。
【0126】
ゲートバッファ群1025においては、各走査ライン105−220〜105−193が接続された各ゲートバッファGBにイネーブル信号enおよび第1または第2の転送ラインTML1,TML2を転送される垂直スタートパルスVST、および対応するシフトレジスタVSRの出力信号が供給され、これらがAND回路に入力される。さらにAND回路の出力はバッファを介して走査パルスSPとして、所定期間だけ接続されている走査ライン105−220〜105−193に印加される。
【0127】
垂直駆動回路102において、垂直スタートパルスVSTがワイドおよびダウンスイッチ群1024から転送されたダウンスイッチ群1023では、ワイド信号wdの供給レベルにかかわりなく、ローレベルのダウン信号dnに応じて、垂直スタートパルスVSTが第1の転送ラインTML1と第2の転送ラインTML2に配置されたB−SWを交互に転送させながら正転送され、対応するシフトレジスタVSR192〜VSR29に順にシフトインされ、第29番面のシフトレジスタVSR29に入力された後、垂直スタートパルスVSTは、次段の上部側のワイドおよびダウンスイッチ群1022に転送される。
【0128】
ダウンスイッチ群1023に対応したシフトレジスタVSR192〜VSR29においては、垂直スタートパルスVST、垂直走査の基準となる垂直クロックVCK(または互いに逆相の垂直クロックVCK,VCKX)が供給されて、垂直スタートパルスVSTが垂直クロックVCKに同期して、垂直クロックVCKの半クロック分シフト動作が行われ、ゲートバッファ群1025の対応するゲートバッファに出力される。
【0129】
ゲートバッファ群1025においては、各走査ライン105−192〜105−29が接続された各ゲートバッファGBにイネーブル信号enおよび第1または第2の転送ラインTML1,TML2を転送される垂直スタートパルスVST、および対応するシフトレジスタVSRの出力信号が供給され、これらがAND回路に入力される。さらにAND回路の出力はバッファを介して走査パルスSPとして、所定期間だけ接続されている走査ライン105−192〜105−29に順次に印加される。
【0130】
垂直スタートパルスVSTがダウンスイッチ群1023から転送されたワイドおよびダウンスイッチ群1022においては、ワイド信号wdをローレベルで受け、ダウン信号dnをハイレベルで受けると、ダウンスイッチとして機能し、垂直スタートパルスVSTが有効画素部101の下部側から上部側に向かって順番に、同じく下部側から上部側に向かって配列されたシフトレジスタVSR28〜VSR1に順次に入力される。
【0131】
上部側のダウンおよびワイドスイッチ群1022に対応したシフトレジスタVST28〜VST1においては、垂直スタートパルスVST、垂直走査の基準となる垂直クロックVCK(または互いに逆相の垂直クロックVCK,VCKX)が供給されて、垂直スタートパルスVSTが垂直クロックVCKに同期して、垂直クロックVCKの半クロック分シフト動作が行われ、ゲートバッファ群1025の対応するゲートバッファに出力される。
【0132】
ゲートバッファ群1025においては、各走査ライン105−28〜105−1が接続された各ゲートバッファGBにイネーブル信号enおよび第1または第2の転送ラインTML1,TML2を転送される垂直スタートパルスVST、および対応するシフトレジスタVSRの出力信号が供給され、これらがAND回路に入力される。さらにAND回路の出力はバッファを介して走査パルスSPとして、所定期間だけ接続されている走査ライン105−28〜105−1に印加される。
【0133】
このとき、水平駆動回路104においては、水平シフトレジスタ群1041に対して、水平スタートパルスHSTが与えられると、水平クロックHCK(または互いに逆相の水平クロックHCK,XHCK)に同期してシフト動作が行われ、各シフトレジスタからは水平クロックに同期したサンプルパルスが順次出力される。
そして、水平サンプリングスイッチ群1043においては、水平シフトレジスタ群1041により順次に供給されるサンプルパルスを受けて、映像信号Vsigの供給ラインと画素部101の画素列に対応して配列された信号ライン106−1〜106−nとをそれぞれ作動的に接続する複数のスイッチが順にオンされて、映像信号Vsigが順次サンプリングされて、各信号ライン106−1〜106−nに供給される。
そして、各走査ライン105−220〜105−1に接続されたn個の画素回路に対して映像信号が順に書き込まれていき、有効画素部101の全体にアスペクト比が4:3の映像表示が行われる。
【0134】
以上の動作が繰り返されて、ノーマル表示が行われる。
【0135】
以上説明したように、本実施形態によれば、垂直駆動回路102に、ノーマル表示時には、1フィールド期間ごとに垂直方向(行方向)に走査して走査ライン105−1〜105−mに接続された各画素回路PXLCを1行単位で順次選択する処理を行い、ワイド表示時には、垂直スタートパルスVSTを空転送回路103で所定期間空転送させた後有効画素部101に配線された複数の走査ラインを駆動して映像信号を書き込んだ後、垂直スタートパルスVSTを有効画素部101の第1のマスク領域1012および第2のマスク領域1013に対応する転送ラインにそれぞれ転送させて、有効画素部101の第1のマスク領域1012および第2のマスク領域1013に配列された複数(それぞれ28本)の走査ラインに接続されている各走査部に対して、転送ラインを転送される垂直スタートパルスVSTを順にシフトインさせて走査ラインを順次に駆動することにより、第1のマスク領域1012および第2のマスク領域1013における28本ずつの28走査ライン分の黒マスク書き込みを、同時並列的に行わせ、黒マスク表示を行わせるワイドおよびダウンスイッチ群1022,1024を設け、正転送モードと上下反転転送モードとの切り換えは転送スイッチの切り換えのみで対応可能であることから、転送スイッチを付加するのみ、専用回路を設ける必要もなく、回路構成および制御の簡単化を図れ、しかも、画質の劣化を招くことなく、低消費電力化を実現することができる利点がある。
そして、最初に有効領域を表示し、次にワイド黒マスク部の表示するような2つのタイミングの使用のみにより、滑らかなワイド黒マスク表示を実現することが可能である。
また、ワイド黒マスク部と有効領域の書き込み方式が同様になり、領域間の画質差も無く、滑らかさを実現することが可能である。
また、特殊な回路を付加することなく、転送スイッチの制御のみで、転送パルスの受け渡しを実現させた。
【0136】
また、ワイド表示であって、正転送時は、ワイドおよびダウンスイッチ群1022からダウンスイッチ群1023への垂直スタートパルスVSTの転送を阻止し、上下反転転送時には、ワイドおよびダウンスイッチ群1024からダウンスイッチ群1023への垂直スタートパルスVSTの転送を阻止する転送阻止回路として機能するスイッチを第1およ第2の転送ラインTML1,TML2に配置しているので、誤動作なく、滑らかなワイド黒マスク表示を実現することが可能であて、16:9ワイド黒マスク領域の画面表示が滑らかで安定し、製品の高品位化を実現できる利点がある。
【0137】
なお、上記実施形態では、液晶表示装置にアナログ映像信号を入力とし、これをラッチした後アナログ映像信号を点順次にて各画素に書き込むアナログインターフェース駆動回路を搭載した液晶表示装置に適用した場合について説明したが、ディジタル映像信号を入力とし、セレクタ方式にて線順次にて画素に映像信号を書き込む駆動回路を搭載した液晶表示装置にも、同様に適用可能である。
【0138】
また、上記実施形態においては、各画素の表示エレメント(電気光学素子)として液晶セルを用いたアクティブマトリクス型液晶表示装置に適用した場合を例に採って説明したが、液晶表示装置への適用に限られるものではなく、各画素の表示エレメントとしてエレクトロルミネッセンス(EL:electroluminescence)素子を用いたアクティブマトリクス型EL表示装置など、水平駆動回路にクロックドライブ方式を採用した点順次駆動方式のアクティブマトリクス型表示装置全般に適用可能である。
点順次駆動方式としては、周知の1H反転駆動方式やドット反転駆動方式の外に、映像信号を書き込んだ後の画素配列において、画素の極性が隣り合う左右の画素で同極性となり、かつ上下の画素で逆極性となるように、隣り合う画素列間で奇数行離れた2行、たとえば上下の2行の画素に互いに逆極性の映像信号を同時に書き込むいわゆるドットライン反転駆動方式などがある。
以上説明した実施形態に係る点順次駆動方式のアクティブマトリクス型液晶表示装置は、直視型映像表示装置(液晶モニタ、液晶ビューファインダ)、投射型液晶表示装置(液晶プロジェクタ)の表示パネル、すなわちLCD(liquid crystal display)パネルとして用いることが可能である。
【符号の説明】
【0139】
100…液晶表示装置、101…有効画素部、1011…表示領、1012…第1のマスク領域、1013…第2のマスク領域、102…垂直駆動回路(VDRV)、1021…垂直シフトレジスタ群(VS/R)、1022…上部側のダウンおよびワイドスイッチ群(DWN+WIDE SW)、1023…中央部のダウンスイッチ群(DWN・SW)、1024…下部側のダウンおよびワイドスイッチ群(DWN+WIDE SW)、1025…ゲートバッファ群(GTBUF)1025、103…空転送回路(PSDC)、104…水平駆動回路(HDRV)、1041…水平シフトレジスタ群(HS/R)、1042…プリチャージスイッチ群(PSW)、1043…水平サンプリングスイッチ群(HSW)、1044…切り換えスイッチ群(RGT・SW)、105−1〜105−m…走査ライン、106−1〜106−n…信号ライン、107…VCOM供給ライン、PXLC…画素回路、TFT101…スイッチング素子、LC101…液晶セル、Cs101…保持容量、TML1〜TML9…転送ライン。
【特許請求の範囲】
【請求項1】
アスペクト比が異なる少なくとも第1の表示モードと第2の表示モードを有する表示装置であって、
スイッチング素子を通して画素データを書き込む画素回路がマトリクス状に配置され、
所定の複数行を含む表示領域を隔てて2つの領域が上記第1の表示モード時の第1のマスク領域および第2のマスク領域として割り当てられ、上記第1の表示モード時には、上記第1および第2のマスク領域の各画素回路にマスク用画素データが書き込まれ、当該表示領域の各画素回路に映像用画素データが書き込まれ、上記第2の表示モード時には、上記第1および第2のマスク領域並びに表示領域における各画素回路に映像用画素データが書き込まれる画素部と、
上記画素回路の行配列に対応するように配置され、上記スイッチング素子の導通制御のための複数の走査ラインと、
上記画素回路の列配列に対応するように配置され、上記画素データを伝搬する複数の信号ラインと、
上記複数の走査ラインが各々接続され、スタートパルスに応答して走査信号を、接続されている走査ラインに印加して当該走査ラインを選択的に走査する複数の走査部を有する垂直駆動回路と、
空転送回路と、を有し、
上記垂直駆動回路は、
上記スタートパルスが一方向に転送される転送ラインと、スイッチ回路とを含み、
上記スイッチ回路は、
上記第1の表示モード時には、上記表示領域に配列された複数の走査ラインに接続されている各走査部に対して、上記転送ラインを上記一方向に転送されるスタートパルスを順に伝搬させて複数の走査ラインを順番に駆動させ、続いて上記スタートパルスを上記第1および第2のマスク領域に対応する転送ラインに上記一方向に転送させて、上記第1および第2のマスク領域に配列された複数の走査ラインに接続されている各走査部に対して、上記転送ラインを上記一方向に転送されるスタートパルスを順に伝搬させて複数の走査ラインを順番に駆動させ、上記第2の表示モード時には、全走査部に対して上記転送ラインを上記一方向に転送されるスタートパルスを伝搬させて全走査ラインを順番に駆動させ、
上記空転送回路は、
上記スタートパルスを上記表示領域に対応する上記転送ラインに転送する前に、所定期間だけ空転送する
表示装置。
【請求項2】
アスペクト比が異なる少なくとも第1の表示モードと第2の表示モードを有する表示装置であって、
スイッチング素子を通して画素データを書き込む画素回路がマトリクス状に配置され、
所定の複数行を含む表示領域を隔てて2つの領域が上記第1の表示モード時の第1のマスク領域および第2のマスク領域として割り当てられ、上記第1の表示モード時には、上記第1および第2のマスク領域の各画素回路にマスク用画素データが書き込まれ、当該表示領域の各画素回路に映像用画素データが書き込まれ、上記第2の表示モード時には、上記第1および第2のマスク領域並びに表示領域における各画素回路に映像用画素データが書き込まれる画素部と、
上記画素回路の行配列に対応するように配置され、上記スイッチング素子の導通制御のための複数の走査ラインと、
上記画素回路の列配列に対応するように配置され、上記画素データを伝搬する複数の信号ラインと、
スタートパルスに応答して、当該走査ラインを順番に駆動する複数の走査部を有する垂直駆動回路と、
空転送回路と、を有し、
上記垂直駆動回路は、
上記スタートパルスが一方向に転送される転送ラインを含み、
上記走査部は、
上記第1の表示モード時には、上記表示領域に配列された複数の走査ラインを上記一方向に順番に駆動し、続いて上記第1および第2のマスク領域に配列された複数の走査ラインを上記一方向に順番に駆動し、上記第2の表示モード時には、全走査ラインを上記一方向に順番に駆動し、
上記空転送回路は、
上記スタートパルスを上記表示領域に対応する上記転送ラインに転送する前に、所定期間だけ空転送する
表示装置。
【請求項3】
アスペクト比が異なる少なくとも第1の表示モードと第2の表示モードを有する表示装置であって、
スイッチング素子を通して画素データを書き込む画素回路がマトリクス状に配置され、
所定の複数行を含む表示領域を隔てて2つの領域が上記第1の表示モード時の第1のマスク領域および第2のマスク領域として割り当てられる画素部と、
上記画素回路の行配列に対応するように配置され、上記スイッチング素子に接続される複数の走査ラインと、
スタートパルスに応答して、当該走査ラインを順番に駆動する複数の走査部を有する垂直駆動回路と、
空転送回路と、を有し、
上記垂直駆動回路は、
上記スタートパルスが一方向に転送される転送ラインを含み、
上記走査部は、
上記第1の表示モード時には、上記表示領域に配列された複数の走査ラインを上記一方向に順番に駆動し、続いて上記第1および第2のマスク領域に配列された複数の走査ラインを上記一方向に順番に駆動し、上記第2の表示モード時には、全走査ラインを上記一方向に順番に駆動し、
上記空転送回路は、
上記スタートパルスを上記表示領域に対応する上記転送ラインに転送する前に、所定期間だけ空転送する
表示装置。
【請求項4】
アスペクト比が異なる少なくとも第1の表示モードと第2の表示モードを有する表示装置であって、
スイッチング素子を通して画素データを書き込む画素回路がマトリクス状に配置され、
所定の複数行を含む表示領域を隔てて2つの領域が上記第1の表示モード時の第1のマスク領域および第2のマスク領域として割り当てられ、上記第1の表示モード時には、上記第1および第2のマスク領域の各画素回路にマスク用画素データが書き込まれ、当該表示領域の各画素回路に映像用画素データが書き込まれ、上記第2の表示モード時には、上記第1および第2のマスク領域並びに表示領域における各画素回路に映像用画素データが書き込まれる画素部と、
上記画素回路の行配列に対応するように配置され、上記スイッチング素子の導通制御のための複数の走査ラインと、
上記画素回路の列配列に対応するように配置され、上記画素データを伝搬する複数の信号ラインと、
上記複数の走査ラインが各々接続され、スタートパルスに応答して走査信号を、接続されている走査ラインに印加して当該走査ラインを選択的に走査する複数の走査部を有する垂直駆動回路と、
転送阻止回路と、を有し、
上記垂直駆動回路は、
上記スタートパルスが一方向に転送される転送ラインと、スイッチ回路とを含み、
上記スイッチ回路は、
上記第1の表示モード時には、上記表示領域に配列された複数の走査ラインに接続されている各走査部に対して、上記転送ラインを上記一方向に転送されるスタートパルスを順に伝搬させて複数の走査ラインを順番に駆動させ、続いて上記スタートパルスを上記第1および第2のマスク領域に対応する転送ラインに上記一方向に転送させて、上記第1および第2のマスク領域に配列された複数の走査ラインに接続されている各走査部に対して、上記転送ラインを上記一方向に転送されるスタートパルスを順に伝搬させて複数の走査ラインを順番に駆動させ、上記第2の表示モード時には、全走査部に対して上記転送ラインを上記一方向に転送されるスタートパルスを順に伝搬させて全走査ラインを順番に駆動させ、
上記転送阻止回路は、上記第1の表示モード時には、
上記第1のマスク領域に対応する転送ラインを転送されるスタートパルスが、上記表示領域に対応する上記転送ラインに転送されることを阻止する
表示装置。
【請求項5】
アスペクト比が異なる少なくとも第1の表示モードと第2の表示モードを有する表示装置であって、
スイッチング素子を通して画素データを書き込む画素回路がマトリクス状に配置され、
所定の複数行を含む表示領域を隔てて2つの領域が上記第1の表示モード時の第1のマスク領域および第2のマスク領域として割り当てられ、上記第1の表示モード時には、上記第1および第2のマスク領域の各画素回路にマスク用画素データが書き込まれ、当該表示領域の各画素回路に映像用画素データが書き込まれ、上記第2の表示モード時には、上記第1および第2のマスク領域並びに表示領域における各画素回路に映像用画素データが書き込まれる画素部と、
上記画素回路の行配列に対応するように配置され、上記スイッチング素子の導通制御のための複数の走査ラインと、
上記画素回路の列配列に対応するように配置され、上記画素データを伝搬する複数の信号ラインと、
スタートパルスに応答して、当該走査ラインを順番に駆動する複数の走査部を有する垂直駆動回路と、
転送阻止回路と、を有し、
上記垂直駆動回路は、
上記スタートパルスが一方向に転送される転送ラインを含み、
上記走査部は、
上記第1の表示モード時には、上記表示領域に配列された複数の走査ラインを上記一方向に順番に駆動し、続いて上記第1および第2のマスク領域に配列された複数の走査ラインを上記一方向に順番に駆動し、上記第2の表示モード時には、全走査ラインを上記一方向に順番に駆動し、
上記転送阻止回路は、上記第1の表示モード時には、
上記第1のマスク領域に対応する転送ラインを転送されるスタートパルスが、上記表示領域に対応する上記転送ラインに転送されることを阻止する
表示装置。
【請求項6】
アスペクト比が異なる少なくとも第1の表示モードと第2の表示モードを有する表示装置であって、
スイッチング素子を通して画素データを書き込む画素回路がマトリクス状に配置され、
所定の複数行を含む表示領域を隔てて2つの領域が上記第1の表示モード時の第1のマスク領域および第2のマスク領域として割り当てられる画素部と、
上記画素回路の行配列に対応するように配置され、上記スイッチング素子に接続される複数の走査ラインと、
スタートパルスに応答して、当該走査ラインを順番に駆動する複数の走査部を有する垂直駆動回路と、
転送阻止回路と、を有し、
上記垂直駆動回路は、
上記スタートパルスが一方向に転送される転送ラインを含み、
上記走査部は、
上記第1の表示モード時には、上記表示領域に配列された複数の走査ラインを上記一方向に順番に駆動し、続いて上記第1および第2のマスク領域に配列された複数の走査ラインを上記一方向に順番に駆動し、上記第2の表示モード時には、全走査ラインを上記一方向に順番に駆動し、
上記転送阻止回路は、上記第1の表示モード時には、
上記第1のマスク領域に対応する転送ラインを転送されるスタートパルスが、上記表示領域に対応する上記転送ラインに転送されることを阻止する
表示装置。
【請求項7】
上記スタートパルスを上記表示領域に対応する上記転送ラインに転送させる前に、所定期間だけ空転送させる空転送回路
を有する請求項4から6のいずれか一に記載の表示装置。
【請求項1】
アスペクト比が異なる少なくとも第1の表示モードと第2の表示モードを有する表示装置であって、
スイッチング素子を通して画素データを書き込む画素回路がマトリクス状に配置され、
所定の複数行を含む表示領域を隔てて2つの領域が上記第1の表示モード時の第1のマスク領域および第2のマスク領域として割り当てられ、上記第1の表示モード時には、上記第1および第2のマスク領域の各画素回路にマスク用画素データが書き込まれ、当該表示領域の各画素回路に映像用画素データが書き込まれ、上記第2の表示モード時には、上記第1および第2のマスク領域並びに表示領域における各画素回路に映像用画素データが書き込まれる画素部と、
上記画素回路の行配列に対応するように配置され、上記スイッチング素子の導通制御のための複数の走査ラインと、
上記画素回路の列配列に対応するように配置され、上記画素データを伝搬する複数の信号ラインと、
上記複数の走査ラインが各々接続され、スタートパルスに応答して走査信号を、接続されている走査ラインに印加して当該走査ラインを選択的に走査する複数の走査部を有する垂直駆動回路と、
空転送回路と、を有し、
上記垂直駆動回路は、
上記スタートパルスが一方向に転送される転送ラインと、スイッチ回路とを含み、
上記スイッチ回路は、
上記第1の表示モード時には、上記表示領域に配列された複数の走査ラインに接続されている各走査部に対して、上記転送ラインを上記一方向に転送されるスタートパルスを順に伝搬させて複数の走査ラインを順番に駆動させ、続いて上記スタートパルスを上記第1および第2のマスク領域に対応する転送ラインに上記一方向に転送させて、上記第1および第2のマスク領域に配列された複数の走査ラインに接続されている各走査部に対して、上記転送ラインを上記一方向に転送されるスタートパルスを順に伝搬させて複数の走査ラインを順番に駆動させ、上記第2の表示モード時には、全走査部に対して上記転送ラインを上記一方向に転送されるスタートパルスを伝搬させて全走査ラインを順番に駆動させ、
上記空転送回路は、
上記スタートパルスを上記表示領域に対応する上記転送ラインに転送する前に、所定期間だけ空転送する
表示装置。
【請求項2】
アスペクト比が異なる少なくとも第1の表示モードと第2の表示モードを有する表示装置であって、
スイッチング素子を通して画素データを書き込む画素回路がマトリクス状に配置され、
所定の複数行を含む表示領域を隔てて2つの領域が上記第1の表示モード時の第1のマスク領域および第2のマスク領域として割り当てられ、上記第1の表示モード時には、上記第1および第2のマスク領域の各画素回路にマスク用画素データが書き込まれ、当該表示領域の各画素回路に映像用画素データが書き込まれ、上記第2の表示モード時には、上記第1および第2のマスク領域並びに表示領域における各画素回路に映像用画素データが書き込まれる画素部と、
上記画素回路の行配列に対応するように配置され、上記スイッチング素子の導通制御のための複数の走査ラインと、
上記画素回路の列配列に対応するように配置され、上記画素データを伝搬する複数の信号ラインと、
スタートパルスに応答して、当該走査ラインを順番に駆動する複数の走査部を有する垂直駆動回路と、
空転送回路と、を有し、
上記垂直駆動回路は、
上記スタートパルスが一方向に転送される転送ラインを含み、
上記走査部は、
上記第1の表示モード時には、上記表示領域に配列された複数の走査ラインを上記一方向に順番に駆動し、続いて上記第1および第2のマスク領域に配列された複数の走査ラインを上記一方向に順番に駆動し、上記第2の表示モード時には、全走査ラインを上記一方向に順番に駆動し、
上記空転送回路は、
上記スタートパルスを上記表示領域に対応する上記転送ラインに転送する前に、所定期間だけ空転送する
表示装置。
【請求項3】
アスペクト比が異なる少なくとも第1の表示モードと第2の表示モードを有する表示装置であって、
スイッチング素子を通して画素データを書き込む画素回路がマトリクス状に配置され、
所定の複数行を含む表示領域を隔てて2つの領域が上記第1の表示モード時の第1のマスク領域および第2のマスク領域として割り当てられる画素部と、
上記画素回路の行配列に対応するように配置され、上記スイッチング素子に接続される複数の走査ラインと、
スタートパルスに応答して、当該走査ラインを順番に駆動する複数の走査部を有する垂直駆動回路と、
空転送回路と、を有し、
上記垂直駆動回路は、
上記スタートパルスが一方向に転送される転送ラインを含み、
上記走査部は、
上記第1の表示モード時には、上記表示領域に配列された複数の走査ラインを上記一方向に順番に駆動し、続いて上記第1および第2のマスク領域に配列された複数の走査ラインを上記一方向に順番に駆動し、上記第2の表示モード時には、全走査ラインを上記一方向に順番に駆動し、
上記空転送回路は、
上記スタートパルスを上記表示領域に対応する上記転送ラインに転送する前に、所定期間だけ空転送する
表示装置。
【請求項4】
アスペクト比が異なる少なくとも第1の表示モードと第2の表示モードを有する表示装置であって、
スイッチング素子を通して画素データを書き込む画素回路がマトリクス状に配置され、
所定の複数行を含む表示領域を隔てて2つの領域が上記第1の表示モード時の第1のマスク領域および第2のマスク領域として割り当てられ、上記第1の表示モード時には、上記第1および第2のマスク領域の各画素回路にマスク用画素データが書き込まれ、当該表示領域の各画素回路に映像用画素データが書き込まれ、上記第2の表示モード時には、上記第1および第2のマスク領域並びに表示領域における各画素回路に映像用画素データが書き込まれる画素部と、
上記画素回路の行配列に対応するように配置され、上記スイッチング素子の導通制御のための複数の走査ラインと、
上記画素回路の列配列に対応するように配置され、上記画素データを伝搬する複数の信号ラインと、
上記複数の走査ラインが各々接続され、スタートパルスに応答して走査信号を、接続されている走査ラインに印加して当該走査ラインを選択的に走査する複数の走査部を有する垂直駆動回路と、
転送阻止回路と、を有し、
上記垂直駆動回路は、
上記スタートパルスが一方向に転送される転送ラインと、スイッチ回路とを含み、
上記スイッチ回路は、
上記第1の表示モード時には、上記表示領域に配列された複数の走査ラインに接続されている各走査部に対して、上記転送ラインを上記一方向に転送されるスタートパルスを順に伝搬させて複数の走査ラインを順番に駆動させ、続いて上記スタートパルスを上記第1および第2のマスク領域に対応する転送ラインに上記一方向に転送させて、上記第1および第2のマスク領域に配列された複数の走査ラインに接続されている各走査部に対して、上記転送ラインを上記一方向に転送されるスタートパルスを順に伝搬させて複数の走査ラインを順番に駆動させ、上記第2の表示モード時には、全走査部に対して上記転送ラインを上記一方向に転送されるスタートパルスを順に伝搬させて全走査ラインを順番に駆動させ、
上記転送阻止回路は、上記第1の表示モード時には、
上記第1のマスク領域に対応する転送ラインを転送されるスタートパルスが、上記表示領域に対応する上記転送ラインに転送されることを阻止する
表示装置。
【請求項5】
アスペクト比が異なる少なくとも第1の表示モードと第2の表示モードを有する表示装置であって、
スイッチング素子を通して画素データを書き込む画素回路がマトリクス状に配置され、
所定の複数行を含む表示領域を隔てて2つの領域が上記第1の表示モード時の第1のマスク領域および第2のマスク領域として割り当てられ、上記第1の表示モード時には、上記第1および第2のマスク領域の各画素回路にマスク用画素データが書き込まれ、当該表示領域の各画素回路に映像用画素データが書き込まれ、上記第2の表示モード時には、上記第1および第2のマスク領域並びに表示領域における各画素回路に映像用画素データが書き込まれる画素部と、
上記画素回路の行配列に対応するように配置され、上記スイッチング素子の導通制御のための複数の走査ラインと、
上記画素回路の列配列に対応するように配置され、上記画素データを伝搬する複数の信号ラインと、
スタートパルスに応答して、当該走査ラインを順番に駆動する複数の走査部を有する垂直駆動回路と、
転送阻止回路と、を有し、
上記垂直駆動回路は、
上記スタートパルスが一方向に転送される転送ラインを含み、
上記走査部は、
上記第1の表示モード時には、上記表示領域に配列された複数の走査ラインを上記一方向に順番に駆動し、続いて上記第1および第2のマスク領域に配列された複数の走査ラインを上記一方向に順番に駆動し、上記第2の表示モード時には、全走査ラインを上記一方向に順番に駆動し、
上記転送阻止回路は、上記第1の表示モード時には、
上記第1のマスク領域に対応する転送ラインを転送されるスタートパルスが、上記表示領域に対応する上記転送ラインに転送されることを阻止する
表示装置。
【請求項6】
アスペクト比が異なる少なくとも第1の表示モードと第2の表示モードを有する表示装置であって、
スイッチング素子を通して画素データを書き込む画素回路がマトリクス状に配置され、
所定の複数行を含む表示領域を隔てて2つの領域が上記第1の表示モード時の第1のマスク領域および第2のマスク領域として割り当てられる画素部と、
上記画素回路の行配列に対応するように配置され、上記スイッチング素子に接続される複数の走査ラインと、
スタートパルスに応答して、当該走査ラインを順番に駆動する複数の走査部を有する垂直駆動回路と、
転送阻止回路と、を有し、
上記垂直駆動回路は、
上記スタートパルスが一方向に転送される転送ラインを含み、
上記走査部は、
上記第1の表示モード時には、上記表示領域に配列された複数の走査ラインを上記一方向に順番に駆動し、続いて上記第1および第2のマスク領域に配列された複数の走査ラインを上記一方向に順番に駆動し、上記第2の表示モード時には、全走査ラインを上記一方向に順番に駆動し、
上記転送阻止回路は、上記第1の表示モード時には、
上記第1のマスク領域に対応する転送ラインを転送されるスタートパルスが、上記表示領域に対応する上記転送ラインに転送されることを阻止する
表示装置。
【請求項7】
上記スタートパルスを上記表示領域に対応する上記転送ラインに転送させる前に、所定期間だけ空転送させる空転送回路
を有する請求項4から6のいずれか一に記載の表示装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2010−160492(P2010−160492A)
【公開日】平成22年7月22日(2010.7.22)
【国際特許分類】
【出願番号】特願2010−19992(P2010−19992)
【出願日】平成22年2月1日(2010.2.1)
【分割の表示】特願2004−88531(P2004−88531)の分割
【原出願日】平成16年3月25日(2004.3.25)
【出願人】(000002185)ソニー株式会社 (34,172)
【出願人】(000003218)株式会社豊田自動織機 (4,162)
【Fターム(参考)】
【公開日】平成22年7月22日(2010.7.22)
【国際特許分類】
【出願日】平成22年2月1日(2010.2.1)
【分割の表示】特願2004−88531(P2004−88531)の分割
【原出願日】平成16年3月25日(2004.3.25)
【出願人】(000002185)ソニー株式会社 (34,172)
【出願人】(000003218)株式会社豊田自動織機 (4,162)
【Fターム(参考)】
[ Back to top ]