表示装置
【課題】発光素子の劣化に伴う発光強度の変化を補償する。
【解決手段】駆動素子Ｔ１は、発光素子ＥＬの目標輝度を示すデータ信号に応じて、前記発光素子に供給する駆動電流を制御し、発光素子ＥＬは、流れる電流に応じて発光する。そして、発光素子ＥＬの両端に掛かる電圧に応じて、データ信号が補正され、発光素子ＥＬに供給される駆動電流が、発光素子ＥＬの電圧降下量の増加に伴い増加するように補正される。
【解決手段】駆動素子Ｔ１は、発光素子ＥＬの目標輝度を示すデータ信号に応じて、前記発光素子に供給する駆動電流を制御し、発光素子ＥＬは、流れる電流に応じて発光する。そして、発光素子ＥＬの両端に掛かる電圧に応じて、データ信号が補正され、発光素子ＥＬに供給される駆動電流が、発光素子ＥＬの電圧降下量の増加に伴い増加するように補正される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、自発光素子を用いた表示装置と、その駆動方法に関する。
【背景技術】
【０００２】
近年、有機ＥＬディスプレイの開発が盛んに行われ、進歩が著しい。有機ＥＬのような自発光素子を用いた表示装置は、画素ごとに発光を制御できるため、コントラストや視野角特性に優れる。映像表示用途などでは、平均表示階調が低いため消費電力を低減できるメリットもある。一方で、発光素子の特性自体が使用に伴い劣化すると、画素ごとの使用履歴に従って輝度低下が起こる。表示画像や用途によっては、特定のパターンで輝度低下が起こり、それが「焼き付き」として知覚されることがある。
【０００３】
発光素子として有機ＥＬ素子を用いる場合、発光強度は素子に流れる電流に比例する。発光強度と素子電流の比は電流発光効率と呼ばれる。電流発光効率は本来、発光素子を構成する有機材料や素子構造、界面状態などにより決まり、表示領域全体に渡って一様である。したがって、均一な表示特性を得ようとする場合、発光素子に供給する電流を画素単位で均一になるよう制御すればよい。アクティブマトリクス方式の有機ＥＬディスプレイでは、画素ごとに設けられているＴＦＴ素子により電流を制御し、有機ＥＬ素子を駆動する。ＴＦＴ素子としては、一般的に低温多結晶シリコンＴＦＴなどが用いられる。
【０００４】
低温多結晶シリコンＴＦＴの特徴として、結晶粒界における伝導電子散乱のため、移動度やターンオン電圧が画素ごとにばらつくという問題がある。このため、移動度やターンオン電圧のばらつきを抑えたり、補正したりすることで、均一な画素電流を供給し、均一な表示特性を得る努力がなされてきた。例えば、特許文献１には、多結晶シリコンの結晶成長方向を制御し、結晶粒の形を揃える技術が記載されている。また、画素回路に駆動ＴＦＴのしきい値電圧をオフセットさせる機能を持たせ、ＴＦＴのしきい値電圧のばらつきに起因する表示特性のばらつきを改善する技術も多数考案されている。例えば、特許文献２などである。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−２１７２１４号公報
【特許文献２】特開２００８−２０３３８７号公報
【非特許文献】
【０００６】
【非特許文献１】Ｍ．Ｅ．Ｋｏｎｄａｋｏｖａ ｅｔ ａｌ．， ＳＩＤ ０９ ＤＩＧＥＳＴ，ｐ１６７７
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ここで、上記従来技術は、有機ＥＬの電流発光効率の面内均一性が保たれていることを前提としている。しかしながら、実際には、有機ＥＬ素子自体は使用とともに劣化し電流発光効率が低下する。画素ごとの使用履歴の違いを反映して、電流発光効率は画素ごとに異なる速さで低下することになる。表示装置の用途や表示される画像などにより、有機ＥＬ素子の劣化速度の差が無視できない程度になると、その差が表示輝度ムラや焼き付きとして視認される。通常、有機ＥＬディスプレイの装置寿命は輝度半減寿命で規定されるが、輝度ムラや焼き付きは数％の輝度差で許容限界に達するため、有機ＥＬ素子の効率低下は装置寿命を著しく損なう原因となる。そこで、有機ＥＬ素子の電流効率の低下に起因する表示輝度低下を補償したいという要望がある。
【課題を解決するための手段】
【０００８】
本発明は、複数の画素をマトリクス状に配し、各画素を駆動回路により駆動する表示装置であって、各画素は、流れる電流に応じて発光する発光素子と、この発光素子の目標輝度を示すデータ信号に応じて、前記発光素子に供給する駆動電流を制御する駆動素子と、を含み、前記駆動回路は、前記発光素子の両端に掛かる発光素子電圧に応じて、前記駆動素子に供給する前記データ信号を補正する補正手段を有し、前記補正手段により、前記データ信号に対応して前記発光素子に供給される駆動電流が、前記発光素子の電圧降下量の増加に伴い増加するように補正されることを特徴とする。
【０００９】
また、前記駆動素子はトランジスタであって、前記補正手段によって、前記データ信号と前記発光素子電圧に比例、または正の相関を持つ電圧を前記駆動素子に印加することが好適である。
【００１０】
また、前記補正手段が、前記データ信号と前記発光素子電圧を入力とする乗算回路を含むことが好適である。
【００１１】
また、前記補正手段に含まれる前記乗算回路は、ソース電極とゲート電極を入力、ドレイン電極を出力とする、トランジスタ素子１個で構成されることが好適である。
【００１２】
また、画素内に配した前記補正手段に加え、画素内に、前記駆動素子のゲートに印加する制御電圧を前記発光素子の駆動電圧変動分オフセットする手段を有することが好適である。
【発明の効果】
【００１３】
このように、本発明によれば、データ信号が発光素子の駆動電圧（ターンオン電圧）の変化に応じて補正されるため、発光素子の劣化によりデータ信号による駆動電流の減少を補償することができる。
【図面の簡単な説明】
【００１４】
【図１】実施形態１の画素回路の構成を示す図である。
【図２】実施形態１の駆動波形図である。
【図３】実施形態２の画素回路の構成を示す図である。
【図４】実施形態２の駆動波形図である。
【図５Ａ】有機ＥＬ素子の低電流発光輝度と素子電圧の関係を示す図である。
【図５Ｂ】有機ＥＬ素子の低電流発光輝度と素子電圧の関係を示す図である。
【図６】実施形態２の回路の画素電流シミュレーション例を示す図である。
【図７Ａ】実施形態２の回路による画素機度補償計算例を示す図である。
【図７Ｂ】実施形態２の回路による画素機度補償計算例を示す図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施形態について、図面に基づいて説明する。
【００１６】
「電流効率の低下についての検討」
有機ＥＬ素子は使用に伴い素子特性が劣化する。通常、劣化により素子の電流発光効率が低下し、素子駆動電圧が上昇する。電流発光効率の低下の原因は完全には解明されていないが、発光材料の変質による非発光再結合中心の生成が発光効率を低下させ、駆動電圧を上昇させる一因となっていることがわかっている（非特許文献１）。この非特許文献１によると、有機ＥＬ素子の駆動電圧の上昇と電流発光効率の低下には強い相関がある。このため、駆動電圧の上昇から、有機ＥＬ素子の発光特性の劣化を推測することができる。すなわち、発光効率の低下と駆動電圧（容量遷移電圧）の上昇はほぼ線形で、しかも、温度にほとんど依存しない。ここで、容量遷移電圧は有機層中にキャリヤが励起され有機ＥＬ素子の容量の変化が観察される電圧である。非特許文献１によると、容量遷移電圧の上昇は深い順位の非発光再結合中心の生成で説明できる。
【００１７】
このため、再結合中心はトラップとして機能し、有機ＥＬ素子のＩＶ特性は単純に電圧の正の方向にシフトする。これを利用すると、有機ＥＬ素子の劣化を比較的単純な方法で補償することができる。容量遷移電圧は、電圧の印加に伴い素子内にキャリヤが増加し始める電圧であるから、ＩＶ特性上、巨視的には素子のターンオン電圧に対応する。容量遷移電圧の上昇は、素子のターンオン電圧の上昇として観察され、素子駆動電圧全体がターンオン電圧の上昇に伴い上昇する。
【００１８】
「電流効率低下についての補償」
有機ＥＬ素子からの発光強度Ｌは素子の駆動電流Ｉｄに比例する。電流発光効率をηとして、
Ｌ＝η・Ｉｄ （１）
となる。
【００１９】
有機ＥＬ素子の駆動電圧上昇をΔｖｏｌｅｄとし、これが素子の電流発光効率の低下Δηに比例すると仮定すると、
Δη＝κΔｖｏｌｅｄ （２）
と表せる。ただし、κは温度に依らない定数である。
【００２０】
一方、ＴＦＴ素子から供給される駆動電流Ｉｄは、
Ｉｄ＝（β／２）（Ｖｇ−Ｖｔｈ）２ （３）
である。ただし、βは相互コンダクタンス、Ｖｇ，Ｖｔｈは駆動ＴＦＴのゲート・ソース間電圧およびしきい値電圧である。
【００２１】
駆動ＴＦＴのゲート・ソース間電圧Ｖｇとして、表示データ信号電圧Ｖｄａｔと有機ＥＬ素子の駆動電圧Ｖ０に比例する電圧を印加すると、
Ｖｇ＝Ｖｄａｔ（ａＶ０＋ｂ） （４）
となる。ここで、駆動電圧Ｖ０は、上述のように有機ＥＬ素子のターンオン電圧とすることができ、以下駆動電圧Ｖ０をターンオン電圧Ｖ０とする。
【００２２】
これは、回路上は、ＶｄａｔとＶ０の乗算出力と、Ｖｄａｔを加算することで実現できる。ただし、ａ，ｂは乗算回路と加算回路の設計により決まる定数である。
【００２３】
ここで、有機ＥＬ素子の駆動電圧が素子の劣化にともないΔν変化したとすると、Ｖｇは、
Ｖｇ＝Ｖｄａｔ｛ａＶ００（１＋Δν）＋ｂ｝ （５）
となる。ただし、Ｖ００は有機ＥＬ素子の劣化前の有機ＥＬ素子駆動電圧値である。
【００２４】
Δνは１に比べ十分小さいと考えてよいので、式（１），（３），（５）より、発光強度Ｌは、
Ｌ≒（β／２）Ｖｄａｔ２・ξ２（１−Δη）（１＋λΔＶ０）
となる。
【００２５】
ただし、ξ，λは、
ξ＝ａＶ００＋ｂ
λ＝（２ａＶ００）／（ａＶ００＋ｂ）
である。
【００２６】
ここで、κ＝λとなるようにＶ０を決めると、式（５）は、
Ｌ≒（β／２）Ｖｄａｔ２・ξ２
となり、有機ＥＬ素子からの発光強度Ｌは、素子の発光効率の低下に依らずほぼ一定となる。
【００２７】
従って、駆動ＴＦＴのゲート・ソース間電圧Ｖｇとして、式（４）に示されるような、表示データ信号電圧Ｖｄａｔと有機ＥＬ素子のターンオン電圧Ｖ０に比例する電圧を印加し、定数ｂを適切に設定することで、発光強度が発光効率ηの影響を受けないようにすることができることがわかる。
【００２８】
「実施形態１」
図１は、実施形態１の１画素分の回路図である。駆動トランジスタＴ１、書込みトランジスタＴ２、乗算器として機能するトランジスタＴ３、Ｔ３の乗算器入力を制御するトランジスタＴ４と、保持容量Ｃｓと、有機ＥＬ素子ＥＬと、から構成される。
【００２９】
駆動トランジスタＴ１のドレインは高電圧Ｖｄｄの電源１に、ソースは有機ＥＬ素子ＥＬのアノードに接続され、有機ＥＬ素子ＥＬのカソードは低電圧Ｖｓｓの電源２に接続される。これによって、駆動トランジスタＴ１に流れる駆動電流が有機ＥＬ素子ＥＬに電流に供給される。保持容量Ｃｓは、駆動トランジスタＴ１のゲート・ソース間に接続される。
【００３０】
トランジスタＴ２のソースはデータ線ｄａｔに、ドレインはトランジスタＴ３のソースに接続されている。また、トランジスタＴ３のドレインは、駆動トランジスタＴ１のゲートに接続され、ゲートはトランジスタＴ４を介して有機ＥＬ素子ＥＬのアノードに接続されている。
【００３１】
トランジスタＴ２のゲートは選択制御線ｓｅｌ、トランジスタＴ４のゲートはマージ制御線ｍｒｇに接続され、これら線の印加される電圧により制御される。データ線ｄａｔには、表示データ電圧Ｖｄａｔと一定電圧Ｖｂｌｋが交互にロードされる。ここで、電圧Ｖｂｌｋは駆動トランジスタＴ１を非導通状態にする一定電圧である。
【００３２】
図２は、実施形態１の回路の各所の信号波形であり、これを参照して、この回路の駆動方法について説明する。図２において、「ｄａｔ」は、データ線ｄａｔの信号の状態を示しており、白抜きの期間がデータ電圧であるＶｄａｔと、黒塗りの期間が所定の低電圧であるＶｂｌｋとが交互に印加される。図２における選択制御線ｓｅｌが立ち上げられるタイミングからの動作について以下に説明する。なお、これ以前は、当該画素は、保持容量Ｃｓに保持されている電圧Ｖｇｓ１に応じて駆動トランジスタＴ１に流れる電流によって有機ＥＬ素子ＥＬが駆動されている。
【００３３】
データ線ｄａｔの電圧が、所定の高電圧であるＶｄａｔに設定している状態で、選択制御線ｓｅｌをＨレベルにするとともに、マージ制御ｍｒｇもＨレベルとする。これによって、トランジスタＴ２，Ｔ４がオンする。このとき、トランジスタＴ３のゲートは、有機ＥＬ素子ＥＬのアノードに接続されている。有機ＥＬ素子ＥＬのアノードは、カソード電位であるＶｓｓ（例えば、０Ｖ）に対し、有機ＥＬ素子ＥＬでの電圧降下分である、Ｖｏｌｅｄだけ高い電圧になっている。従って、トランジスタＴ３もオンしている。
【００３４】
次に、データ線の電圧が、所定の低電圧であるＶｂｌｋに設定され、駆動トランジスタＴ１のゲート（ノードｎａ）には、データ線ｄａｔからＶｂｌｋが供給される。Ｖｂｌｋは、低電圧であるため、駆動トランジスタＴ１はオフし、有機ＥＬ素子ＥＬのアノード（ノードｎｂ）の電位は下降して、有機ＥＬ素子ＥＬのターンオン電圧Ｖ０に漸近する。これによって、トランジスタＴ４を介してＶ０がトランジスタＴ３のゲートに保持される。この段階で、保持容量Ｃｓには、Ｖ０−Ｖｂｌｋが保持される。また、Ｖ０は、Ｖｂｌｋより高電圧であり、トランジスタＴ３はオン状態に保持される。
【００３５】
次に、マージ制御線ｍｒｇがＬレベルとしてトランジスタＴ４をオフにする。そして、データ線ｄａｔを信号電圧Ｖｄａｔとする。このとき、Ｔ３のゲートには、有機ＥＬ素子ＥＬのターンオン電圧Ｖ０が印加されており、ドレインには信号電圧Ｖｄａｔが印加されることになる。
【００３６】
トランジスタＴ３を線形領域で動作させると、トランジスタＴ３を流れる電流Ｉ３はトランジスタＴ３のＶｇｓ３（Ｖ０に比例する）とＶｄｓ３にほぼ比例する。すなわち、Ｖ０とＶｄａｔを乗算した値に応じた電流がトランジスタＴ３に流れ、この電流によって、駆動トランジスタＴ１のゲート電圧が上昇し、駆動トランジスタＴ１に電流が流れ、有機ＥＬ素子ＥＬが発光する。
【００３７】
この時の電流量は、駆動トランジスタＴ１のゲート・ソース間電圧Ｖｇｓ１に応じて決定されるが、上述のように、駆動トランジスタＴ１のゲート電圧は、そのときのＶ０に比例することになる。
【００３８】
すなわち、Ｖｇｓ＝Ｖｄａｔ＊（ａＶｏ＋ｂ）に設定される。
【００３９】
なお、図２においては、データ電圧Ｖｄａｔは、一定電圧と仮定しており、従って上述のようなデータ電圧Ｖｄａｔの書き込み前後において、すべて同一の電圧に復帰する。実際は、データ電圧Ｖｄａｔは任意の値を取り得るが、本実施形態の説明については同様であるので、省略する。
【００４０】
このように、本実施形態の回路によれば、トランジスタＴ２がオフされた時の駆動トランジスタＴ１のゲート・ソース間電圧（＝保持容量Ｃｓの充電電圧）は、トランジスタＴ３のゲート電圧であるＶ０とドレイン電圧であるＶｄａｔを乗算した値に対応する電圧になる。なお、トランジスタＴ４がオフであるため、トランジスタＴ３のゲートｎｇの電圧は、ソース電圧がＶｂｌｋからＶｄａｔに変化するに従って上昇し、トランジスタＴ３はオン状態を維持する。
【００４１】
すなわち、トランジスタＴ１のＶｇｓ１として、Ｖ０およびＶｄａｔに比例する（Ｖ０およびＶｄａｔを乗算した電圧に対応する）電圧が印加される。従って、有機ＥＬ素子ＥＬの劣化に伴いＶ０が増加すると、同じ信号電圧入力Ｖｄａｔに対して有機ＥＬ素子ＥＬに供給される電流が増加し、有機ＥＬ素子ＥＬの発光効率の劣化分を補償する。
【００４２】
本実施形態では、画素回路は、有機ＥＬ素子の発光効率の低下と駆動電圧の上昇のみ補償する。すなわち、駆動ＴＦＴの特性ばらつきや、使用に伴うＴＦＴの劣化は無視できる程度であることが好ましい。例えば、プロセスの最適化などにより面内均一性が十分に取れている多結晶シリコンＴＦＴ基板や、面内均一性が良好で、駆動ＴＦＴの劣化が小さい微結晶シリコンＴＦＴ基板、酸化物ＴＦＴ基板などでの応用が好適である。
【００４３】
「実施形態２」
図３は、本発明の実施形態２の回路図である。実施形態２の回路はさらに一般的な応用を考えて、有機ＥＬ素子の発光効率劣化補償に加えて、駆動ＴＦＴのしきい値電圧補償機能を持たせた例である。実施形態１の回路に加え、発光制御トランジスタＴ５、および、リセットトランジスタＴ６を加えた６トランジスタ・１容量により構成される。
【００４４】
トランジスタＴ５は、電源１と駆動トランジスタＴ１の間に直列に挿入され、駆動電流のオンオフを行い、発光期間を制御する。トランジスタＴ６は有機ＥＬ素子ＥＬのアノード電圧をリセットするため、有機ＥＬ素子ＥＬのアノードと電圧Ｖｓｓ２の電源３の間に配置される。
【００４５】
図４に実施形態２の回路の駆動電圧波形を示す。まず、マージ制御線ｍｒｇをＨレベルにしてトランジスタＴ４を導通する。このとき、トランジスタＴ５，Ｔ６を非導通、トランジスタＴ２を導通にしてデータ線から一定電圧Ｖｂｌｋを書き込む。Ｖｂｌｋは低電圧であり、有機ＥＬ素子ＥＬのアノード（ｎｂ）の電位は有機ＥＬ素子ＥＬのターンオン電圧Ｖ０付近にセットされる。このとき、トランジスタＴ４が導通状態のため、トランジスタＴ３のゲートにＶ０が保持される。
【００４６】
さらに、トランジスタＴ４を非道通状態とし、トランジスタＴ６を導通させ有機ＥＬ素子ＥＬのアノードを所定の低電圧Ｖｓｓ２である電源３に接続し、有機ＥＬ素子ＥＬのアノードをＶｓｓ２にリセットする。これにより、有機ＥＬ素子ＥＬの電圧はＶ０以下となる。ここで、トランジスタＴ６を非導通とし、トランジスタＴ１のゲートに一定電圧Ｖｂｌｋを書込み、トランジスタＴ５を導通させると、有機ＥＬ素子ＥＬに電流が流れることで、そのアノード電位が上昇し、Ｖｂｌｋ−Ｖｔｈとなったところ（トランジスタＴ１のゲート／ソース間電圧がそのしきい値電圧Ｖｔｈに一致したところ）でＴ１が非道通となる。
【００４７】
次に、データ線ｄａｔから所望の信号電圧Ｖｄａｔを書き込む。このとき、トランジスタＴ３のゲートには有機ＥＬ素子ＥＬのターンオン電圧Ｖ０が、ドレインには信号電圧Ｖｄａｔが印加される。
【００４８】
トランジスタＴ３を線形領域で動作させると、トランジスタＴ３を流れる電流Ｉ３はトランジスタＴ３のＶｇｓ（Ｖｇｓ２）とＶｄｓにほぼ比例する。一定時間の後にトランジスタＴ２をオフにすると、保持容量ＣｓのトランジスタＴ１のゲート側の端子にはトランジスタＴ３のゲート電圧Ｖｇｓ２とドレイン電圧Ｖｄａｔに比例する電圧にＶｂｌｋを加えた電位が保持される。
【００４９】
一方、保持容量Ｃｓの他方の端子はトランジスタＴ１のソースと有機ＥＬ素子ＥＬのアノードに接続されており、Ｖｇｂｌｋ−Ｖｔｈが保持されている。すなわち、Ｔ１のＶｇｓ（Ｖｇｓ１）として、Ｖ０とＶｄａｔに比例する電圧（Ｖｄａｔ＊（ａＶｏ＋ｂ）＋Ｖｂｌｋ）にＶｔｈを加えた電圧が印加される。
【００５０】
このように、実施形態２では、トランジスタＴ１のゲート・ソース間電圧Ｖｇｓ１はＶｔｈ分オフセットされるため、画素電流はトランジスタＴ１のしきい値電圧Ｖｔｈの変化に依らない。また、トランジスタＴ１のゲート・ソース間電圧Ｖｇｓ１はＶ０とＶｄａｔに比例するため、ＥＬの劣化に伴いＶ０が上昇すると画素電流が増加し、Ｖ０の上昇と線形の関係にあるＥＬの効率低下を補償する。
【００５１】
以下、本実施形態２の画素回路を例にその効果を説明する。有機ＥＬ素子の劣化特性は、例として非特許文献１のデータを引用し、画素電流は回路シミュレーターによる計算で求めた。
【００５２】
図５Ａ，５Ｂは非特許文献３から引用した有機ＥＬ素子の輝度と容量遷移電圧の関係である。有機ＥＬ素子を様々な温度下で駆動して劣化させた後、室温下で定電流駆動したときの輝度の相対値と容量遷移電圧の上昇を測定し、プロットしている。定電流駆動したときの輝度の相対変化は、その電流密度における電流発光効率の相対変化と同じになる。
【００５３】
また、前述のとおり、素子の容量遷移電圧の変化は素子の駆動電圧（素子のターンオン電位に対応する電圧）変化と同じになる。図５Ａは、有機ＥＬ素子として、ＮＰＢ，Ｃ５４５ＴドープＡｌｑ，Ａｌｑを積層したものを用い、様々な温度で素子を駆動し劣化させた場合の測定結果であり、図５Ｂは、発光層に赤色ドーパントＲＤ３もしくは、ＤＣＪＴＢを添加し、６５℃で劣化させたときの測定結果である。
【００５４】
図６は、実施形態２の回路で、駆動トランジスタＴ１のしきい値電圧Ｖｔｈを０〜２Ｖの範囲で、有機ＥＬ素子のターンオン電圧Ｖ０を０〜１Ｖの範囲で、それぞれ変化させたときの、画素電流のシミュレーション結果である。画素電流は駆動トランジスタＴ１のＶｔｈの変化にはほとんど依らない一方、有機ＥＬ素子の駆動電圧（ターンオン電圧）の上昇に伴いほぼ線形に増加していることがわかる。
【００５５】
有機ＥＬ素子として図５Ａ，５Ｂに示す素子を仮定し、図６の結果を用いて、有機ＥＬ素子の劣化に対する画素輝度の変化を計算する。図７Ａ，７Ｂは、駆動トランジスタＴ１のＶｔｈをパラメータとして、有機ＥＬ素子のターンオン電圧が０Ｖ，０．５Ｖ，１Ｖと変化したときの、画素輝度の相対変化を示している。
【００５６】
図７Ａは有機ＥＬ素子の劣化特性として図５Ａに示す素子を仮定している。図７Ａを見ると、有機ＥＬ素子のターンオン電圧が０Ｖから０．５Ｖの範囲では、Ｖｔｈの変化に対する画素輝度の相対値にはあまり差が無く、Ｖｔｈの変化は０Ｖから２Ｖの範囲で良好に補償されることがわかる。
【００５７】
一方、有機ＥＬ素子のターンオンに対する画素輝度の相対値はターンオン電圧が０Ｖから０．５Ｖまではほぼ変化が無く、ターンオン電圧が１Ｖでやや減少するものの、元の有機ＥＬ素子のターンオン電圧変化１Ｖのときの定電流発光輝度相対値約７５％（図５Ａ）と比較すると大幅に改善されていることがわかる。
【００５８】
図５Ｂの有機ＥＬ素子に対して計算した図７Ｂでは、その効果はさらに良好で、２５％程度の有機ＥＬ素子の劣化（図５Ｂで有機ＥＬ素子ターンオン電圧変化１Ｖのとき）にも関わらず、画素輝度の相対値はほぼ初期値を保っている。
【００５９】
以上の結果から、実施形態２による補償回路を適当に設計することにより、駆動トランジスタ（ＴＦＴ）のＶｔｈシフトのみならず、有機ＥＬ素子の駆動電圧（ターンオン電圧）変化および、発光効率劣化も補償することができることがわかる。
【符号の説明】
【００６０】
１〜３ 電源、Ｔ１ 駆動トランジスタ、Ｔ２〜Ｔ４ トランジスタ、Ｔ５ 発光制御トランジスタ、Ｔ６ リセットトランジスタ、Ｃｓ 保持容量。
【技術分野】
【０００１】
本発明は、自発光素子を用いた表示装置と、その駆動方法に関する。
【背景技術】
【０００２】
近年、有機ＥＬディスプレイの開発が盛んに行われ、進歩が著しい。有機ＥＬのような自発光素子を用いた表示装置は、画素ごとに発光を制御できるため、コントラストや視野角特性に優れる。映像表示用途などでは、平均表示階調が低いため消費電力を低減できるメリットもある。一方で、発光素子の特性自体が使用に伴い劣化すると、画素ごとの使用履歴に従って輝度低下が起こる。表示画像や用途によっては、特定のパターンで輝度低下が起こり、それが「焼き付き」として知覚されることがある。
【０００３】
発光素子として有機ＥＬ素子を用いる場合、発光強度は素子に流れる電流に比例する。発光強度と素子電流の比は電流発光効率と呼ばれる。電流発光効率は本来、発光素子を構成する有機材料や素子構造、界面状態などにより決まり、表示領域全体に渡って一様である。したがって、均一な表示特性を得ようとする場合、発光素子に供給する電流を画素単位で均一になるよう制御すればよい。アクティブマトリクス方式の有機ＥＬディスプレイでは、画素ごとに設けられているＴＦＴ素子により電流を制御し、有機ＥＬ素子を駆動する。ＴＦＴ素子としては、一般的に低温多結晶シリコンＴＦＴなどが用いられる。
【０００４】
低温多結晶シリコンＴＦＴの特徴として、結晶粒界における伝導電子散乱のため、移動度やターンオン電圧が画素ごとにばらつくという問題がある。このため、移動度やターンオン電圧のばらつきを抑えたり、補正したりすることで、均一な画素電流を供給し、均一な表示特性を得る努力がなされてきた。例えば、特許文献１には、多結晶シリコンの結晶成長方向を制御し、結晶粒の形を揃える技術が記載されている。また、画素回路に駆動ＴＦＴのしきい値電圧をオフセットさせる機能を持たせ、ＴＦＴのしきい値電圧のばらつきに起因する表示特性のばらつきを改善する技術も多数考案されている。例えば、特許文献２などである。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−２１７２１４号公報
【特許文献２】特開２００８−２０３３８７号公報
【非特許文献】
【０００６】
【非特許文献１】Ｍ．Ｅ．Ｋｏｎｄａｋｏｖａ ｅｔ ａｌ．， ＳＩＤ ０９ ＤＩＧＥＳＴ，ｐ１６７７
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ここで、上記従来技術は、有機ＥＬの電流発光効率の面内均一性が保たれていることを前提としている。しかしながら、実際には、有機ＥＬ素子自体は使用とともに劣化し電流発光効率が低下する。画素ごとの使用履歴の違いを反映して、電流発光効率は画素ごとに異なる速さで低下することになる。表示装置の用途や表示される画像などにより、有機ＥＬ素子の劣化速度の差が無視できない程度になると、その差が表示輝度ムラや焼き付きとして視認される。通常、有機ＥＬディスプレイの装置寿命は輝度半減寿命で規定されるが、輝度ムラや焼き付きは数％の輝度差で許容限界に達するため、有機ＥＬ素子の効率低下は装置寿命を著しく損なう原因となる。そこで、有機ＥＬ素子の電流効率の低下に起因する表示輝度低下を補償したいという要望がある。
【課題を解決するための手段】
【０００８】
本発明は、複数の画素をマトリクス状に配し、各画素を駆動回路により駆動する表示装置であって、各画素は、流れる電流に応じて発光する発光素子と、この発光素子の目標輝度を示すデータ信号に応じて、前記発光素子に供給する駆動電流を制御する駆動素子と、を含み、前記駆動回路は、前記発光素子の両端に掛かる発光素子電圧に応じて、前記駆動素子に供給する前記データ信号を補正する補正手段を有し、前記補正手段により、前記データ信号に対応して前記発光素子に供給される駆動電流が、前記発光素子の電圧降下量の増加に伴い増加するように補正されることを特徴とする。
【０００９】
また、前記駆動素子はトランジスタであって、前記補正手段によって、前記データ信号と前記発光素子電圧に比例、または正の相関を持つ電圧を前記駆動素子に印加することが好適である。
【００１０】
また、前記補正手段が、前記データ信号と前記発光素子電圧を入力とする乗算回路を含むことが好適である。
【００１１】
また、前記補正手段に含まれる前記乗算回路は、ソース電極とゲート電極を入力、ドレイン電極を出力とする、トランジスタ素子１個で構成されることが好適である。
【００１２】
また、画素内に配した前記補正手段に加え、画素内に、前記駆動素子のゲートに印加する制御電圧を前記発光素子の駆動電圧変動分オフセットする手段を有することが好適である。
【発明の効果】
【００１３】
このように、本発明によれば、データ信号が発光素子の駆動電圧（ターンオン電圧）の変化に応じて補正されるため、発光素子の劣化によりデータ信号による駆動電流の減少を補償することができる。
【図面の簡単な説明】
【００１４】
【図１】実施形態１の画素回路の構成を示す図である。
【図２】実施形態１の駆動波形図である。
【図３】実施形態２の画素回路の構成を示す図である。
【図４】実施形態２の駆動波形図である。
【図５Ａ】有機ＥＬ素子の低電流発光輝度と素子電圧の関係を示す図である。
【図５Ｂ】有機ＥＬ素子の低電流発光輝度と素子電圧の関係を示す図である。
【図６】実施形態２の回路の画素電流シミュレーション例を示す図である。
【図７Ａ】実施形態２の回路による画素機度補償計算例を示す図である。
【図７Ｂ】実施形態２の回路による画素機度補償計算例を示す図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施形態について、図面に基づいて説明する。
【００１６】
「電流効率の低下についての検討」
有機ＥＬ素子は使用に伴い素子特性が劣化する。通常、劣化により素子の電流発光効率が低下し、素子駆動電圧が上昇する。電流発光効率の低下の原因は完全には解明されていないが、発光材料の変質による非発光再結合中心の生成が発光効率を低下させ、駆動電圧を上昇させる一因となっていることがわかっている（非特許文献１）。この非特許文献１によると、有機ＥＬ素子の駆動電圧の上昇と電流発光効率の低下には強い相関がある。このため、駆動電圧の上昇から、有機ＥＬ素子の発光特性の劣化を推測することができる。すなわち、発光効率の低下と駆動電圧（容量遷移電圧）の上昇はほぼ線形で、しかも、温度にほとんど依存しない。ここで、容量遷移電圧は有機層中にキャリヤが励起され有機ＥＬ素子の容量の変化が観察される電圧である。非特許文献１によると、容量遷移電圧の上昇は深い順位の非発光再結合中心の生成で説明できる。
【００１７】
このため、再結合中心はトラップとして機能し、有機ＥＬ素子のＩＶ特性は単純に電圧の正の方向にシフトする。これを利用すると、有機ＥＬ素子の劣化を比較的単純な方法で補償することができる。容量遷移電圧は、電圧の印加に伴い素子内にキャリヤが増加し始める電圧であるから、ＩＶ特性上、巨視的には素子のターンオン電圧に対応する。容量遷移電圧の上昇は、素子のターンオン電圧の上昇として観察され、素子駆動電圧全体がターンオン電圧の上昇に伴い上昇する。
【００１８】
「電流効率低下についての補償」
有機ＥＬ素子からの発光強度Ｌは素子の駆動電流Ｉｄに比例する。電流発光効率をηとして、
Ｌ＝η・Ｉｄ （１）
となる。
【００１９】
有機ＥＬ素子の駆動電圧上昇をΔｖｏｌｅｄとし、これが素子の電流発光効率の低下Δηに比例すると仮定すると、
Δη＝κΔｖｏｌｅｄ （２）
と表せる。ただし、κは温度に依らない定数である。
【００２０】
一方、ＴＦＴ素子から供給される駆動電流Ｉｄは、
Ｉｄ＝（β／２）（Ｖｇ−Ｖｔｈ）２ （３）
である。ただし、βは相互コンダクタンス、Ｖｇ，Ｖｔｈは駆動ＴＦＴのゲート・ソース間電圧およびしきい値電圧である。
【００２１】
駆動ＴＦＴのゲート・ソース間電圧Ｖｇとして、表示データ信号電圧Ｖｄａｔと有機ＥＬ素子の駆動電圧Ｖ０に比例する電圧を印加すると、
Ｖｇ＝Ｖｄａｔ（ａＶ０＋ｂ） （４）
となる。ここで、駆動電圧Ｖ０は、上述のように有機ＥＬ素子のターンオン電圧とすることができ、以下駆動電圧Ｖ０をターンオン電圧Ｖ０とする。
【００２２】
これは、回路上は、ＶｄａｔとＶ０の乗算出力と、Ｖｄａｔを加算することで実現できる。ただし、ａ，ｂは乗算回路と加算回路の設計により決まる定数である。
【００２３】
ここで、有機ＥＬ素子の駆動電圧が素子の劣化にともないΔν変化したとすると、Ｖｇは、
Ｖｇ＝Ｖｄａｔ｛ａＶ００（１＋Δν）＋ｂ｝ （５）
となる。ただし、Ｖ００は有機ＥＬ素子の劣化前の有機ＥＬ素子駆動電圧値である。
【００２４】
Δνは１に比べ十分小さいと考えてよいので、式（１），（３），（５）より、発光強度Ｌは、
Ｌ≒（β／２）Ｖｄａｔ２・ξ２（１−Δη）（１＋λΔＶ０）
となる。
【００２５】
ただし、ξ，λは、
ξ＝ａＶ００＋ｂ
λ＝（２ａＶ００）／（ａＶ００＋ｂ）
である。
【００２６】
ここで、κ＝λとなるようにＶ０を決めると、式（５）は、
Ｌ≒（β／２）Ｖｄａｔ２・ξ２
となり、有機ＥＬ素子からの発光強度Ｌは、素子の発光効率の低下に依らずほぼ一定となる。
【００２７】
従って、駆動ＴＦＴのゲート・ソース間電圧Ｖｇとして、式（４）に示されるような、表示データ信号電圧Ｖｄａｔと有機ＥＬ素子のターンオン電圧Ｖ０に比例する電圧を印加し、定数ｂを適切に設定することで、発光強度が発光効率ηの影響を受けないようにすることができることがわかる。
【００２８】
「実施形態１」
図１は、実施形態１の１画素分の回路図である。駆動トランジスタＴ１、書込みトランジスタＴ２、乗算器として機能するトランジスタＴ３、Ｔ３の乗算器入力を制御するトランジスタＴ４と、保持容量Ｃｓと、有機ＥＬ素子ＥＬと、から構成される。
【００２９】
駆動トランジスタＴ１のドレインは高電圧Ｖｄｄの電源１に、ソースは有機ＥＬ素子ＥＬのアノードに接続され、有機ＥＬ素子ＥＬのカソードは低電圧Ｖｓｓの電源２に接続される。これによって、駆動トランジスタＴ１に流れる駆動電流が有機ＥＬ素子ＥＬに電流に供給される。保持容量Ｃｓは、駆動トランジスタＴ１のゲート・ソース間に接続される。
【００３０】
トランジスタＴ２のソースはデータ線ｄａｔに、ドレインはトランジスタＴ３のソースに接続されている。また、トランジスタＴ３のドレインは、駆動トランジスタＴ１のゲートに接続され、ゲートはトランジスタＴ４を介して有機ＥＬ素子ＥＬのアノードに接続されている。
【００３１】
トランジスタＴ２のゲートは選択制御線ｓｅｌ、トランジスタＴ４のゲートはマージ制御線ｍｒｇに接続され、これら線の印加される電圧により制御される。データ線ｄａｔには、表示データ電圧Ｖｄａｔと一定電圧Ｖｂｌｋが交互にロードされる。ここで、電圧Ｖｂｌｋは駆動トランジスタＴ１を非導通状態にする一定電圧である。
【００３２】
図２は、実施形態１の回路の各所の信号波形であり、これを参照して、この回路の駆動方法について説明する。図２において、「ｄａｔ」は、データ線ｄａｔの信号の状態を示しており、白抜きの期間がデータ電圧であるＶｄａｔと、黒塗りの期間が所定の低電圧であるＶｂｌｋとが交互に印加される。図２における選択制御線ｓｅｌが立ち上げられるタイミングからの動作について以下に説明する。なお、これ以前は、当該画素は、保持容量Ｃｓに保持されている電圧Ｖｇｓ１に応じて駆動トランジスタＴ１に流れる電流によって有機ＥＬ素子ＥＬが駆動されている。
【００３３】
データ線ｄａｔの電圧が、所定の高電圧であるＶｄａｔに設定している状態で、選択制御線ｓｅｌをＨレベルにするとともに、マージ制御ｍｒｇもＨレベルとする。これによって、トランジスタＴ２，Ｔ４がオンする。このとき、トランジスタＴ３のゲートは、有機ＥＬ素子ＥＬのアノードに接続されている。有機ＥＬ素子ＥＬのアノードは、カソード電位であるＶｓｓ（例えば、０Ｖ）に対し、有機ＥＬ素子ＥＬでの電圧降下分である、Ｖｏｌｅｄだけ高い電圧になっている。従って、トランジスタＴ３もオンしている。
【００３４】
次に、データ線の電圧が、所定の低電圧であるＶｂｌｋに設定され、駆動トランジスタＴ１のゲート（ノードｎａ）には、データ線ｄａｔからＶｂｌｋが供給される。Ｖｂｌｋは、低電圧であるため、駆動トランジスタＴ１はオフし、有機ＥＬ素子ＥＬのアノード（ノードｎｂ）の電位は下降して、有機ＥＬ素子ＥＬのターンオン電圧Ｖ０に漸近する。これによって、トランジスタＴ４を介してＶ０がトランジスタＴ３のゲートに保持される。この段階で、保持容量Ｃｓには、Ｖ０−Ｖｂｌｋが保持される。また、Ｖ０は、Ｖｂｌｋより高電圧であり、トランジスタＴ３はオン状態に保持される。
【００３５】
次に、マージ制御線ｍｒｇがＬレベルとしてトランジスタＴ４をオフにする。そして、データ線ｄａｔを信号電圧Ｖｄａｔとする。このとき、Ｔ３のゲートには、有機ＥＬ素子ＥＬのターンオン電圧Ｖ０が印加されており、ドレインには信号電圧Ｖｄａｔが印加されることになる。
【００３６】
トランジスタＴ３を線形領域で動作させると、トランジスタＴ３を流れる電流Ｉ３はトランジスタＴ３のＶｇｓ３（Ｖ０に比例する）とＶｄｓ３にほぼ比例する。すなわち、Ｖ０とＶｄａｔを乗算した値に応じた電流がトランジスタＴ３に流れ、この電流によって、駆動トランジスタＴ１のゲート電圧が上昇し、駆動トランジスタＴ１に電流が流れ、有機ＥＬ素子ＥＬが発光する。
【００３７】
この時の電流量は、駆動トランジスタＴ１のゲート・ソース間電圧Ｖｇｓ１に応じて決定されるが、上述のように、駆動トランジスタＴ１のゲート電圧は、そのときのＶ０に比例することになる。
【００３８】
すなわち、Ｖｇｓ＝Ｖｄａｔ＊（ａＶｏ＋ｂ）に設定される。
【００３９】
なお、図２においては、データ電圧Ｖｄａｔは、一定電圧と仮定しており、従って上述のようなデータ電圧Ｖｄａｔの書き込み前後において、すべて同一の電圧に復帰する。実際は、データ電圧Ｖｄａｔは任意の値を取り得るが、本実施形態の説明については同様であるので、省略する。
【００４０】
このように、本実施形態の回路によれば、トランジスタＴ２がオフされた時の駆動トランジスタＴ１のゲート・ソース間電圧（＝保持容量Ｃｓの充電電圧）は、トランジスタＴ３のゲート電圧であるＶ０とドレイン電圧であるＶｄａｔを乗算した値に対応する電圧になる。なお、トランジスタＴ４がオフであるため、トランジスタＴ３のゲートｎｇの電圧は、ソース電圧がＶｂｌｋからＶｄａｔに変化するに従って上昇し、トランジスタＴ３はオン状態を維持する。
【００４１】
すなわち、トランジスタＴ１のＶｇｓ１として、Ｖ０およびＶｄａｔに比例する（Ｖ０およびＶｄａｔを乗算した電圧に対応する）電圧が印加される。従って、有機ＥＬ素子ＥＬの劣化に伴いＶ０が増加すると、同じ信号電圧入力Ｖｄａｔに対して有機ＥＬ素子ＥＬに供給される電流が増加し、有機ＥＬ素子ＥＬの発光効率の劣化分を補償する。
【００４２】
本実施形態では、画素回路は、有機ＥＬ素子の発光効率の低下と駆動電圧の上昇のみ補償する。すなわち、駆動ＴＦＴの特性ばらつきや、使用に伴うＴＦＴの劣化は無視できる程度であることが好ましい。例えば、プロセスの最適化などにより面内均一性が十分に取れている多結晶シリコンＴＦＴ基板や、面内均一性が良好で、駆動ＴＦＴの劣化が小さい微結晶シリコンＴＦＴ基板、酸化物ＴＦＴ基板などでの応用が好適である。
【００４３】
「実施形態２」
図３は、本発明の実施形態２の回路図である。実施形態２の回路はさらに一般的な応用を考えて、有機ＥＬ素子の発光効率劣化補償に加えて、駆動ＴＦＴのしきい値電圧補償機能を持たせた例である。実施形態１の回路に加え、発光制御トランジスタＴ５、および、リセットトランジスタＴ６を加えた６トランジスタ・１容量により構成される。
【００４４】
トランジスタＴ５は、電源１と駆動トランジスタＴ１の間に直列に挿入され、駆動電流のオンオフを行い、発光期間を制御する。トランジスタＴ６は有機ＥＬ素子ＥＬのアノード電圧をリセットするため、有機ＥＬ素子ＥＬのアノードと電圧Ｖｓｓ２の電源３の間に配置される。
【００４５】
図４に実施形態２の回路の駆動電圧波形を示す。まず、マージ制御線ｍｒｇをＨレベルにしてトランジスタＴ４を導通する。このとき、トランジスタＴ５，Ｔ６を非導通、トランジスタＴ２を導通にしてデータ線から一定電圧Ｖｂｌｋを書き込む。Ｖｂｌｋは低電圧であり、有機ＥＬ素子ＥＬのアノード（ｎｂ）の電位は有機ＥＬ素子ＥＬのターンオン電圧Ｖ０付近にセットされる。このとき、トランジスタＴ４が導通状態のため、トランジスタＴ３のゲートにＶ０が保持される。
【００４６】
さらに、トランジスタＴ４を非道通状態とし、トランジスタＴ６を導通させ有機ＥＬ素子ＥＬのアノードを所定の低電圧Ｖｓｓ２である電源３に接続し、有機ＥＬ素子ＥＬのアノードをＶｓｓ２にリセットする。これにより、有機ＥＬ素子ＥＬの電圧はＶ０以下となる。ここで、トランジスタＴ６を非導通とし、トランジスタＴ１のゲートに一定電圧Ｖｂｌｋを書込み、トランジスタＴ５を導通させると、有機ＥＬ素子ＥＬに電流が流れることで、そのアノード電位が上昇し、Ｖｂｌｋ−Ｖｔｈとなったところ（トランジスタＴ１のゲート／ソース間電圧がそのしきい値電圧Ｖｔｈに一致したところ）でＴ１が非道通となる。
【００４７】
次に、データ線ｄａｔから所望の信号電圧Ｖｄａｔを書き込む。このとき、トランジスタＴ３のゲートには有機ＥＬ素子ＥＬのターンオン電圧Ｖ０が、ドレインには信号電圧Ｖｄａｔが印加される。
【００４８】
トランジスタＴ３を線形領域で動作させると、トランジスタＴ３を流れる電流Ｉ３はトランジスタＴ３のＶｇｓ（Ｖｇｓ２）とＶｄｓにほぼ比例する。一定時間の後にトランジスタＴ２をオフにすると、保持容量ＣｓのトランジスタＴ１のゲート側の端子にはトランジスタＴ３のゲート電圧Ｖｇｓ２とドレイン電圧Ｖｄａｔに比例する電圧にＶｂｌｋを加えた電位が保持される。
【００４９】
一方、保持容量Ｃｓの他方の端子はトランジスタＴ１のソースと有機ＥＬ素子ＥＬのアノードに接続されており、Ｖｇｂｌｋ−Ｖｔｈが保持されている。すなわち、Ｔ１のＶｇｓ（Ｖｇｓ１）として、Ｖ０とＶｄａｔに比例する電圧（Ｖｄａｔ＊（ａＶｏ＋ｂ）＋Ｖｂｌｋ）にＶｔｈを加えた電圧が印加される。
【００５０】
このように、実施形態２では、トランジスタＴ１のゲート・ソース間電圧Ｖｇｓ１はＶｔｈ分オフセットされるため、画素電流はトランジスタＴ１のしきい値電圧Ｖｔｈの変化に依らない。また、トランジスタＴ１のゲート・ソース間電圧Ｖｇｓ１はＶ０とＶｄａｔに比例するため、ＥＬの劣化に伴いＶ０が上昇すると画素電流が増加し、Ｖ０の上昇と線形の関係にあるＥＬの効率低下を補償する。
【００５１】
以下、本実施形態２の画素回路を例にその効果を説明する。有機ＥＬ素子の劣化特性は、例として非特許文献１のデータを引用し、画素電流は回路シミュレーターによる計算で求めた。
【００５２】
図５Ａ，５Ｂは非特許文献３から引用した有機ＥＬ素子の輝度と容量遷移電圧の関係である。有機ＥＬ素子を様々な温度下で駆動して劣化させた後、室温下で定電流駆動したときの輝度の相対値と容量遷移電圧の上昇を測定し、プロットしている。定電流駆動したときの輝度の相対変化は、その電流密度における電流発光効率の相対変化と同じになる。
【００５３】
また、前述のとおり、素子の容量遷移電圧の変化は素子の駆動電圧（素子のターンオン電位に対応する電圧）変化と同じになる。図５Ａは、有機ＥＬ素子として、ＮＰＢ，Ｃ５４５ＴドープＡｌｑ，Ａｌｑを積層したものを用い、様々な温度で素子を駆動し劣化させた場合の測定結果であり、図５Ｂは、発光層に赤色ドーパントＲＤ３もしくは、ＤＣＪＴＢを添加し、６５℃で劣化させたときの測定結果である。
【００５４】
図６は、実施形態２の回路で、駆動トランジスタＴ１のしきい値電圧Ｖｔｈを０〜２Ｖの範囲で、有機ＥＬ素子のターンオン電圧Ｖ０を０〜１Ｖの範囲で、それぞれ変化させたときの、画素電流のシミュレーション結果である。画素電流は駆動トランジスタＴ１のＶｔｈの変化にはほとんど依らない一方、有機ＥＬ素子の駆動電圧（ターンオン電圧）の上昇に伴いほぼ線形に増加していることがわかる。
【００５５】
有機ＥＬ素子として図５Ａ，５Ｂに示す素子を仮定し、図６の結果を用いて、有機ＥＬ素子の劣化に対する画素輝度の変化を計算する。図７Ａ，７Ｂは、駆動トランジスタＴ１のＶｔｈをパラメータとして、有機ＥＬ素子のターンオン電圧が０Ｖ，０．５Ｖ，１Ｖと変化したときの、画素輝度の相対変化を示している。
【００５６】
図７Ａは有機ＥＬ素子の劣化特性として図５Ａに示す素子を仮定している。図７Ａを見ると、有機ＥＬ素子のターンオン電圧が０Ｖから０．５Ｖの範囲では、Ｖｔｈの変化に対する画素輝度の相対値にはあまり差が無く、Ｖｔｈの変化は０Ｖから２Ｖの範囲で良好に補償されることがわかる。
【００５７】
一方、有機ＥＬ素子のターンオンに対する画素輝度の相対値はターンオン電圧が０Ｖから０．５Ｖまではほぼ変化が無く、ターンオン電圧が１Ｖでやや減少するものの、元の有機ＥＬ素子のターンオン電圧変化１Ｖのときの定電流発光輝度相対値約７５％（図５Ａ）と比較すると大幅に改善されていることがわかる。
【００５８】
図５Ｂの有機ＥＬ素子に対して計算した図７Ｂでは、その効果はさらに良好で、２５％程度の有機ＥＬ素子の劣化（図５Ｂで有機ＥＬ素子ターンオン電圧変化１Ｖのとき）にも関わらず、画素輝度の相対値はほぼ初期値を保っている。
【００５９】
以上の結果から、実施形態２による補償回路を適当に設計することにより、駆動トランジスタ（ＴＦＴ）のＶｔｈシフトのみならず、有機ＥＬ素子の駆動電圧（ターンオン電圧）変化および、発光効率劣化も補償することができることがわかる。
【符号の説明】
【００６０】
１〜３ 電源、Ｔ１ 駆動トランジスタ、Ｔ２〜Ｔ４ トランジスタ、Ｔ５ 発光制御トランジスタ、Ｔ６ リセットトランジスタ、Ｃｓ 保持容量。
【特許請求の範囲】
【請求項１】
複数の画素をマトリクス状に配し、各画素を駆動回路により駆動する表示装置であって、
各画素は、
流れる電流に応じて発光する発光素子と、
この発光素子の目標輝度を示すデータ信号に応じて、前記発光素子に供給する駆動電流を制御する駆動素子と
を含み、
前記駆動回路は、
前記発光素子の両端に掛かる発光素子電圧に応じて、前記駆動素子に供給する前記データ信号を補正する補正手段を有し、
前記補正手段により、前記データ信号に対応して前記発光素子に供給される駆動電流が、前記発光素子の電圧降下量の増加に伴い増加するように補正されることを特徴とする表示装置。
【請求項２】
請求項１に記載の表示装置において、
前記駆動素子はトランジスタであって、
前記補正手段によって、前記データ信号と前記発光素子電圧に比例、または正の相関を持つ電圧を前記駆動素子に印加することを特徴とする表示装置。
【請求項３】
請求項２に記載の表示装置において、
前記補正手段が、前記データ信号と前記発光素子電圧を入力とする乗算回路を含むこと を特徴とする表示装置。
【請求項４】
請求項３に記載の表示装置において、
前記補正手段に含まれる前記乗算回路は、ソース電極とゲート電極を入力、ドレイン電極を出力とする、トランジスタ素子１個で構成されること
を特徴とする表示装置。
【請求項５】
請求項２から４に記載の表示装置において、
画素内に配した前記補正手段に加え、
画素内に、
前記駆動素子のゲートに印加する制御電圧を前記発光素子の駆動電圧変動分オフセットする手段を有すること
を特徴とする表示装置。
【請求項１】
複数の画素をマトリクス状に配し、各画素を駆動回路により駆動する表示装置であって、
各画素は、
流れる電流に応じて発光する発光素子と、
この発光素子の目標輝度を示すデータ信号に応じて、前記発光素子に供給する駆動電流を制御する駆動素子と
を含み、
前記駆動回路は、
前記発光素子の両端に掛かる発光素子電圧に応じて、前記駆動素子に供給する前記データ信号を補正する補正手段を有し、
前記補正手段により、前記データ信号に対応して前記発光素子に供給される駆動電流が、前記発光素子の電圧降下量の増加に伴い増加するように補正されることを特徴とする表示装置。
【請求項２】
請求項１に記載の表示装置において、
前記駆動素子はトランジスタであって、
前記補正手段によって、前記データ信号と前記発光素子電圧に比例、または正の相関を持つ電圧を前記駆動素子に印加することを特徴とする表示装置。
【請求項３】
請求項２に記載の表示装置において、
前記補正手段が、前記データ信号と前記発光素子電圧を入力とする乗算回路を含むこと を特徴とする表示装置。
【請求項４】
請求項３に記載の表示装置において、
前記補正手段に含まれる前記乗算回路は、ソース電極とゲート電極を入力、ドレイン電極を出力とする、トランジスタ素子１個で構成されること
を特徴とする表示装置。
【請求項５】
請求項２から４に記載の表示装置において、
画素内に配した前記補正手段に加え、
画素内に、
前記駆動素子のゲートに印加する制御電圧を前記発光素子の駆動電圧変動分オフセットする手段を有すること
を特徴とする表示装置。
【図１】
【図２】
【図３】
【図４】
【図５Ａ】
【図５Ｂ】
【図６】
【図７Ａ】
【図７Ｂ】
【図２】
【図３】
【図４】
【図５Ａ】
【図５Ｂ】
【図６】
【図７Ａ】
【図７Ｂ】
【公開番号】特開２０１１−１６４１３４（Ｐ２０１１−１６４１３４Ａ）
【公開日】平成２３年８月２５日（２０１１．８．２５）
【国際特許分類】
【出願番号】特願２０１０−２３２８５（Ｐ２０１０−２３２８５）
【出願日】平成２２年２月４日（２０１０．２．４）
【出願人】（５１００４８４１７）グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー (95)
【氏名又は名称原語表記】ＧＬＯＢＡＬ ＯＬＥＤ ＴＥＣＨＮＯＬＯＧＹ ＬＬＣ．
【住所又は居所原語表記】１２０９ Ｏｒａｎｇｅ Ｓｔｒｅｅｔ， Ｗｉｌｍｉｎｇｔｏｎ， Ｄｅｌａｗａｒｅ １９８０１， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ
【Ｆターム（参考）】
【公開日】平成２３年８月２５日（２０１１．８．２５）
【国際特許分類】
【出願日】平成２２年２月４日（２０１０．２．４）
【出願人】（５１００４８４１７）グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー (95)
【氏名又は名称原語表記】ＧＬＯＢＡＬ ＯＬＥＤ ＴＥＣＨＮＯＬＯＧＹ ＬＬＣ．
【住所又は居所原語表記】１２０９ Ｏｒａｎｇｅ Ｓｔｒｅｅｔ， Ｗｉｌｍｉｎｇｔｏｎ， Ｄｅｌａｗａｒｅ １９８０１， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ
【Ｆターム（参考）】
[ Back to top ]