表示装置
【課題】表示のバラツキを抑制する。
【解決手段】マトリクス上に配置された画素22毎に電流駆動型の発光素子ELとこの発光素子ELに電流を供給する駆動トランジスタTr3を備える。発光素子ELの点灯時間について1フレーム期間を複数のサブフレーム期間に分割して駆動するするとともに、駆動トランジスタの制御を電流書き込み駆動とし、かつ書き込み電流を1:1/2Nの比をもつ2つの書き込み電流およびその和を用いて行う。
【解決手段】マトリクス上に配置された画素22毎に電流駆動型の発光素子ELとこの発光素子ELに電流を供給する駆動トランジスタTr3を備える。発光素子ELの点灯時間について1フレーム期間を複数のサブフレーム期間に分割して駆動するするとともに、駆動トランジスタの制御を電流書き込み駆動とし、かつ書き込み電流を1:1/2Nの比をもつ2つの書き込み電流およびその和を用いて行う。
【発明の詳細な説明】
【技術分野】
【0001】
マトリクス状に配置した画素毎に画素データを書き込み、表示を行う表示装置及びその駆動に関する。
【背景技術】
【0002】
1フレーム期間を複数のサブフレーム期間に分割して駆動することで階調表示を行う表示装置については特許文献1に示すようなものを代表として、種々のものが提案されている。
【0003】
図1に、特許文献1に示された時間分割階調表示型の有機EL表示装置における1画素分の回路(画素回路)の構成を示す。2T(トランジスタ)、1C(容量)の簡単な構成で、ゲートラインがハイレベルの時にトランジスタTr11がオンとなってデータラインのデータ電圧が保持容量Chに書き込まれる。ゲートラインがロウレベルとなってトランジスタTr11がオフになると、保持容量Chに保持された電圧でトランジスタTr12が駆動され、データ電圧に応じた駆動電流が有機EL素子ELに流れる。
【0004】
通常の駆動方式では、このデータラインの電圧を制御してトランジスタTr12の電流が制御され、有機EL素子ELの発光量(輝度)が制御される。また、通常の駆動方式では、トランジスタTr12は飽和領域で使用され、トランジスタTr12のスレッショルド電圧Vth、移動度μ、ゲート幅Wおよびゲート長Lで決まる、次式で示される電流IdがTr12を流れる。
【0005】
Id=μC0(W/L)(Vgs−Vth)2
【0006】
ここで、Vgsはゲートとソースの電位差、C0はゲートの単位面積当たりの容量値である。ガラス基板上に形成される薄膜トランジスタ(TFT)の場合、特に低温ポリシリコン(LTPS)のTFTではスレッショルド電圧Vthおよび移動度μが画素ごとに値が異なり、不均一な表示となって問題となる。
【0007】
この問題を解決する方法として、データラインのデータ電圧をトランジスタTr12が完全にオン状態となるように書き込んで、トランジスタTr12を単なるスイッチ(リニア領域動作)として利用し、(正側電源電圧PVDD)−(負側電源電圧CV)がダイレクトに有機EL素子に印加され、1フレームを複数のサブフレームに分けて点灯制御することで階調表示を行っている。図2に、4ビット階調の場合の点灯方法の一例を示す。このように、各ビットに対応して点灯時間をT1,T2(=2T1),T4(=4T1),T8(=8T1)としている。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特開1998−214060号公報
【特許文献2】特開2002−351357号公報
【特許文献3】特開2006−243060号公報
【非特許文献】
【0009】
【非特許文献1】“A New Driving Method for a-Si AMOLED Displays Based on Voltage Feedback” SID ’05 Digest p.316-319
【発明の概要】
【発明が解決しようとする課題】
【0010】
従来例として図1に示した電圧駆動型の装置では、有機EL素子の経時変化による電圧上昇の影響により電流量が減少するため、輝度が低くなり焼きつきなどの問題がある。また、複数画素の有機ELに流れる電流と電源配線による電圧降下により、画素位置に依存する輝度均一性が問題となっている。さらに、表示階調数を増やすとサブフレーム期間が短くなり十分な書き込み時間が取れないなどの問題もあった。
【0011】
このような問題を鑑みて、特許文献2のように、画素駆動回路に電流駆動型を使用した時間分割階調表示装置も提案されている。しかし、この表示装置では、個々の電流書き込みのバラツキによる輝度不均一性や、書き込み時間が十分とれないなどの問題を持つ。
【0012】
電流駆動型の問題である書き込み時間については、特許文献3のような工夫もされているが、多ビットの電流源ドライバの構成が複雑でコストの点および各々の電流値を正確に設定することが難しいという難点がある。さらに、有機EL素子の電流―発光効率は年々向上しており、1画素の駆動最大電流が1mA以下となる表示装置も珍しくなく、この場合に、最小階調の精度が問題となる。
【課題を解決するための手段】
【0013】
本発明は、マトリクス上に配置された画素毎に電流駆動型の発光素子とこの発光素子に電流を供給する駆動トランジスタを備え、この発光素子の点灯時間について1フレーム期間を複数のサブフレーム期間に分割して駆動するするとともに、駆動トランジスタの制御を電流書き込み駆動とし、かつ書き込み電流を1:1/2Nの比をもつ2つの書き込み電流およびその和を用いて行うことを特徴とする。
【0014】
また、書き込み電流を発生する電流源を2つ設け、これら電流源からの電流を組み合わせて書き込み電流を発生することが好適である。
【0015】
また、最短のサブフレームの点灯期間を1としたときに、サブフレーム点灯期間の合計が2N−1でありサブフレームによりNビット階調を表示でき、駆動電流値との組み合わせで2Nビット階調を表示することが好適である。
【0016】
また、最短のサブフレームの期間を1としたときに、1フレームが、長さ2k(k=0〜N−3)のサブフレームを各1回、長さが2N−2のサブフレームを3回から構成され、その冗長性を利用して動画像の擬似輪郭を低減することが好適である。
【発明の効果】
【0017】
駆動TFTのバラツキおよび電流駆動型発光素子の経時変化による電圧上昇の影響を抑制して、均一な表示動作を行うことができる。
【図面の簡単な説明】
【0018】
【図1】従来の画素回路の構成を示す図である。
【図2】従来の時間分割階調駆動の動作を示す図である。
【図3】表示装置の全体構成を示す図である。
【図4】画素回路およびソースドライバの構成を示す図である。
【図5】書き込み動作を説明する図である。
【図6】発光動作を説明する図である。
【図7】各部の波形を示す図である。
【図8】1画素点灯における階調表現を説明する図である。
【図9】ゲートラインの駆動タイミングを示す図である。
【図10】駆動タイミングの概念を示す図である。
【図11】他の駆動タイミングの概念を示す図である。
【図12】プリチャージを行う場合の電流切り替えの例を示す図である。
【図13】1画素点灯における他の階調表現を説明する図である。
【図14】1画素点灯における点灯例を説明する図である。
【図15】1画素点灯における点灯タイミングを冗長化した点灯例を説明する図である。
【発明を実施するための形態】
【0019】
以下、本発明の実施形態について、図面に基づいて説明する。
【0020】
「概要説明」
本実施形態では、画素部の制御を電流書き込み型とするが、書き込み電流として最大電流値と、もう一つの(他方の)書き込み電流値を設定する。そして、他方の電流値を最大電流値の1/8、1/16程度といった比較的比率の小さな1/2N値に留めて、高速な書き込み時間の範囲内で、最大電流とその1/2Nの2つの書き込み電流値を使用して点灯時間制御を行う。
【0021】
これによって、時間階調部の次数をNビット分低減して、時間階調表示方式の電流駆動型回路を使用した表示装置の問題であった書き込み時間の問題を解決し、高次な階調表示を実現する。また、電流設定値が2つであることから管理および回路が簡略化できコストの面で有利となる。さらに、電流書き込み部に2つの電流値を補正する回路を組み込み、ソースライン毎の電流バラツキを補正することで表示装置全体の輝度均一性の向上が図れる。
【0022】
「実施形態」
実施例として表示装置の全体構成を図3に示す。1つの画素部とソースドライバの1ライン分の構成を図4に示す。
【0023】
図3に示すように、映像信号、水平同期信号、垂直同期信号、その他制御信号は、タイミング制御電流選択回路10に供給される。映像信号、水平同期信号などから生成される画素毎の画像データ(ビットデータ)を示す電流選択信号、そのタイミングを示す水平制御信号がソースドライバ12に供給される。
【0024】
ソースドライバ12には、電流検出補正値書き込み部14が接続されている。この電流検出補正値書き込み部14は、後述するソースドライバ12内の各列毎に設けられる電流源の電流値を検出し、その補正値を求める。この電流検出補正値書き込み部14には、補正メモリ16が接続されており、各列毎の電流源の補正値が電流検出補正値書き込み部14によって書き込まれる。電流補正制御部18は、補正メモリ16に記憶されている補正値をどの列の画素に対する書き込みかに応じて、読み出し、これをソースドライバ12に供給する。従って、ソースドライバ12内に列毎に2つ設けられている電流源の定電流値がそれぞれ補正メモリ16に記憶されている補正値によって補正される。
【0025】
タイミング制御電流選択回路10からの垂直制御信号は、ゲートドライバ20に供給される。このゲートドライバ20は、画素22の行毎に設けられたゲートラインGateに順次供給する。すなわち、ソースドライバ12は、各画素についての電流選択信号を順次受け取り、各列の画素についての画像信号を出力し、ゲートドライバ20が選択した該当行の画素に供給するよう制御する。
【0026】
なお、各画素22には、電源電圧PVDD,CVが供給される。通常、一方の電源電圧は有機EL素子の供給電極に接続され、他方が駆動用トランジスタに接続される。
【0027】
図4には、1画素分の画素回路と、ソースドライバ12の列毎に設けられた電流書き込み型の画素データの書き込み回路が示してある。
【0028】
画素22は、3トランジスタ、1容量の構成である。データラインDataBには、トランジスタTr1のソースが接続され、そのドレインはトランジスタTr3のゲートに接続されている。データラインDataAには、トランジスタTr2のソースが接続され、そのドレインはトランジスタTr3のソースに接続されている。トランジスタTr3のゲートソース間には保持容量Chが配置されており、トランジスタTr3のドレインは電圧VPVDDの電源PVDDに接続され、ソースは有機EL素子ELのアノードに接続されている。有機EL素子ELのカソードは電圧VCVの電源CVに接続されている。なお、有機EL素子ELは、アノードが画素電極になっており、カソードが全画素共通電極になっている。
【0029】
ソースドライバ12には、2つの電流源24A,24Bが設けられている。電流源24Aの定電流はImax、電流源24Bの定電流はImax/2Nである。そして、電流源24Aはスイッチ26A、電流源24Bはスイッチ26Bを介し、共通接続されている。そして、スイッチ26A,26Bの共通接続端は、オペアンプ28の負入力端に接続されている。オペアンプ28の正入力端は、電源Vxに接続され、電圧Vxが供給されており、出力端はデータラインDataBに接続されている。また、オペアンプ28の負入力端に接続されているスイッチ26A,26Bの共通接続端は、データラインDataAに接続されている。図示の例は、m列目のデータラインDataA,DataBを示している。
【0030】
このように、この構成では、画素回路とソースドライバとして使用した回路は、3T1Cの簡単な構成で、図上部の演算回路と電流源で2本のソースラインをフィードバックループに構成して書き込み時間の短縮を図っている。
【0031】
この構成による書き込み時の原理図を図5に、発光時の原理図を図6にそれぞれ示す。図5,6では、電流源24A,24B、スイッチ26A,26Bによって構成される電流量が変更可能な電流源を電流源24とし、その電流Ix=f(Vin)としている。すなわち、データ信号Vinに応じてスイッチ26A,26Bのオンオフを制御して出力する電流量が設定される。
【0032】
このような構成において、水平方向に伸びるゲートラインn(Gate)をハイレベルにして、選択TFT(トランジスタTr1およびトランジスタTr2)をオンすると、オペアンプを含む回路がボルテージフォロワーとして動作し、トランジスタTr3のソース電位Vx’をオペアンプ28の正入力端の電圧Vxと同電位になるようにトランジスタTr3のゲート電圧を制御する。
【0033】
この時、ボルテージフォロワーの基準電圧Vxは発光素子である有機EL素子ELがオフとなる電圧に設定されているため、電流源24に引き込まれる電流IxはトランジスタTr3を流れる電流Ix’と等しくなる。そして、この時のトランジスタTr3のゲート電位が保持容量Chにチャージされる。
【0034】
すなわち、トランジスタTr1,Tr2の両方がオンになっていると、図5に示すように、有機EL素子ELには電流が流れず、電流源24に流れる電流Ix=Ix’がトランジスタTr3に流れ、そのソース電圧Vx’は、オペアンプの負入力端電圧(=正入力端電圧Vx)となる。この時のトランジスタTr3のゲートソース間電圧は、トランジスタTr3に電流Ixが流れる電圧V(Ix)になる。従って、トランジスタTr3のゲート電圧は、ソース電圧Vxにゲートソース間電圧V(Ix)を加算したものになる。
【0035】
次に、ゲートラインnがロウレベルとなってトランジスタTr1,Tr2がオフになると、この保持容量Chにチャージされた電圧がトランジスタTr3のゲートソース間電圧を維持し、ブートストラップ動作を行って有機EL素子が発光する。すなわち、トランジスタTr3は、電流Ixを維持し、有機EL素子ELのアノード電圧が有機EL素子において電流Ixが流れた際の電圧Vzに上昇して、発光する。
【0036】
図7に、その電圧波形を示す。ゲートラインGateは、順次オンされる。データ信号Vinは、各行の画素についてのデータを順次定電流源24に供給する。従って、定電流源24はデータ信号Vinに対応した電流Ixを順次流す。
【0037】
図7において、Ix’〜IOLEDは、n行の画素についての状態を示している。ゲートラインnがハイレベルの際に、トランジスタTr3の電流Ix’がIxと同じになる。この時、トランジスタTr3のゲートソース間電圧Vgsが電流Ixに対応した電圧V(Ix)にセットされ、これが保持容量Csに保持される。書き込み期間において、有機EL素子ELのアノード電圧Vzは、Vx’(=Vx)となり、トランジスタTr3のゲート電圧Vgは、有機EL素子ELのアノード電圧に比べ、V(Ix)だけ高い電圧になる。
【0038】
トランジスタTr1,Tr2がオフされることで、データラインDataA,DataBが画素回路から切り離されるが、トランジスタTr3のVgsは維持され、トランジスタTr3の電流Ix’、有機EL素子ELの電流Iが共にIxとなる。
【0039】
次に、電流源24Aと、電流源24Bの電流量を、それぞれImaxとその1/8の電流Imax/8とした場合における階調制御について説明する。
【0040】
この例では、この2種類の駆動電流と3種類(T1,2T1,4T1)のサブフレームでトータル6ビットの階調表示を行う。1画素分の点灯例を図8に、この場合のゲートラインの駆動波形を図9に、その概念図を図10にそれぞれ示す。
【0041】
Imax/8でT1の期間点灯した場合を最も小さな平均輝度とすると、最大平均輝度は(Imax/8+Imax)で全期間点灯した場合であり、(1+8)×(1+2+4)=63倍になる。すなわち、(Imax/8+Imax)の電流で、7T1の期間点灯した場合の輝度が最大平均輝度Lmaxであり、Imax/8の電流でT1の期間のみ点灯した場合の平均輝度がLmax/63となる。図8に図示のLmax×1/63、Lmax×2/63、Lmax×4/63、Lmax×8/63を組み合わせることによって、0〜63の6ビットの階調表現が行える。
【0042】
図9,10に示すように各サブフレームについて各ゲートラインを順次駆動してデータの書き込みが行われ、各サブフレームの点灯制御が行われる。
【0043】
駆動例2として駆動時間を緩和する駆動波形の概念図を図11に示す。図11の場合は水平方向の書き込み時に2つのゲートラインについて同時期に書き込みをする場合を示している。書き込み期間を分割して、対応する2つのラインの画素にデータ書き込みを行うことになる。なお、3ライン同時など、書き込みを多ライン化することでさらに駆動時間の制限を緩和することも好適である。
【0044】
更に図12に示すように、Imax/8書き込み時にImaxを短時間作動させてプリチャージ動作として書き込み時間の短縮を図ることも好適である。これによって、小さな電流値に基づく保持容量Chへのデータ書き込みを確実に行える。
【0045】
更に、消灯動作時にソースドライバ12内の回路の出力をVCVにクランプすることで消灯動作を確実迅速化することも好適である。すなわち、消灯するサブフレームでは、書き込み期間において、図4におけるVxをバイパスしてVCVをオペアンプ28の正入力端に供給することで、保持容量Chに保持されている電荷を速やかに放電することができる。
【0046】
Imaxとその1/16の電流Imax/16の2つの駆動電流と単純なサブフレームでトータル8ビットの階調表示の場合で1画素分の点灯例を図13に示す。この例では8ビットの階調表示を行うにあたり、サブフレームビットを4、駆動電流比を24としている。
【0047】
このような構成では、擬似輪郭の発生が問題となる。すなわち、動画像では、例えば図14に示すような階調変化点が存在する。この例では、127から128へのサブフレーム切り替えにおいて、前半の7T1の期間フル点灯、後半の8T1の期間最小輝度点灯から、前半消灯、後半フル点灯に変化する。
【0048】
このような大きな変化点を、最長のサブフレームを二つに分割して、図15のように冗長なレベル点灯と、フレーム単位もしくは画素単位で適宜切り替えて表示することで擬似輪郭を視覚上目立たなくすることが可能となる。すなわち、8T1のサブフレームをなくして、4T1のサブフレームを3つ設けることで、128階調について3種類の点灯のモードが形成され、これを適宜選択することで、擬似輪郭の発生を減少することができる。
【0049】
また、図3の構成でソースドライバを外部ICとすることで、表示部の有機EL素子を実装する前の状態で検査可能となり、表示装置の歩留まりの改善も可能である。この時、電流検出・補正部を外部ICに内蔵することは精度面・コスト面でも好適である。
【0050】
なお、有機EL素子でなく、他の電流駆動型の発光素子を利用した表示装置にも本実施形態の構成を適用することができる。
【符号の説明】
【0051】
10 タイミング制御電流選択回路、12 ソースドライバ、14 電流検出補正値書き込み部、16 補正メモリ、18 電流補正制御部、20 ゲートドライバ、22 画素、24(24A,24B) 電流源、26(26A,26B) スイッチ、28 オペアンプ。
【技術分野】
【0001】
マトリクス状に配置した画素毎に画素データを書き込み、表示を行う表示装置及びその駆動に関する。
【背景技術】
【0002】
1フレーム期間を複数のサブフレーム期間に分割して駆動することで階調表示を行う表示装置については特許文献1に示すようなものを代表として、種々のものが提案されている。
【0003】
図1に、特許文献1に示された時間分割階調表示型の有機EL表示装置における1画素分の回路(画素回路)の構成を示す。2T(トランジスタ)、1C(容量)の簡単な構成で、ゲートラインがハイレベルの時にトランジスタTr11がオンとなってデータラインのデータ電圧が保持容量Chに書き込まれる。ゲートラインがロウレベルとなってトランジスタTr11がオフになると、保持容量Chに保持された電圧でトランジスタTr12が駆動され、データ電圧に応じた駆動電流が有機EL素子ELに流れる。
【0004】
通常の駆動方式では、このデータラインの電圧を制御してトランジスタTr12の電流が制御され、有機EL素子ELの発光量(輝度)が制御される。また、通常の駆動方式では、トランジスタTr12は飽和領域で使用され、トランジスタTr12のスレッショルド電圧Vth、移動度μ、ゲート幅Wおよびゲート長Lで決まる、次式で示される電流IdがTr12を流れる。
【0005】
Id=μC0(W/L)(Vgs−Vth)2
【0006】
ここで、Vgsはゲートとソースの電位差、C0はゲートの単位面積当たりの容量値である。ガラス基板上に形成される薄膜トランジスタ(TFT)の場合、特に低温ポリシリコン(LTPS)のTFTではスレッショルド電圧Vthおよび移動度μが画素ごとに値が異なり、不均一な表示となって問題となる。
【0007】
この問題を解決する方法として、データラインのデータ電圧をトランジスタTr12が完全にオン状態となるように書き込んで、トランジスタTr12を単なるスイッチ(リニア領域動作)として利用し、(正側電源電圧PVDD)−(負側電源電圧CV)がダイレクトに有機EL素子に印加され、1フレームを複数のサブフレームに分けて点灯制御することで階調表示を行っている。図2に、4ビット階調の場合の点灯方法の一例を示す。このように、各ビットに対応して点灯時間をT1,T2(=2T1),T4(=4T1),T8(=8T1)としている。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特開1998−214060号公報
【特許文献2】特開2002−351357号公報
【特許文献3】特開2006−243060号公報
【非特許文献】
【0009】
【非特許文献1】“A New Driving Method for a-Si AMOLED Displays Based on Voltage Feedback” SID ’05 Digest p.316-319
【発明の概要】
【発明が解決しようとする課題】
【0010】
従来例として図1に示した電圧駆動型の装置では、有機EL素子の経時変化による電圧上昇の影響により電流量が減少するため、輝度が低くなり焼きつきなどの問題がある。また、複数画素の有機ELに流れる電流と電源配線による電圧降下により、画素位置に依存する輝度均一性が問題となっている。さらに、表示階調数を増やすとサブフレーム期間が短くなり十分な書き込み時間が取れないなどの問題もあった。
【0011】
このような問題を鑑みて、特許文献2のように、画素駆動回路に電流駆動型を使用した時間分割階調表示装置も提案されている。しかし、この表示装置では、個々の電流書き込みのバラツキによる輝度不均一性や、書き込み時間が十分とれないなどの問題を持つ。
【0012】
電流駆動型の問題である書き込み時間については、特許文献3のような工夫もされているが、多ビットの電流源ドライバの構成が複雑でコストの点および各々の電流値を正確に設定することが難しいという難点がある。さらに、有機EL素子の電流―発光効率は年々向上しており、1画素の駆動最大電流が1mA以下となる表示装置も珍しくなく、この場合に、最小階調の精度が問題となる。
【課題を解決するための手段】
【0013】
本発明は、マトリクス上に配置された画素毎に電流駆動型の発光素子とこの発光素子に電流を供給する駆動トランジスタを備え、この発光素子の点灯時間について1フレーム期間を複数のサブフレーム期間に分割して駆動するするとともに、駆動トランジスタの制御を電流書き込み駆動とし、かつ書き込み電流を1:1/2Nの比をもつ2つの書き込み電流およびその和を用いて行うことを特徴とする。
【0014】
また、書き込み電流を発生する電流源を2つ設け、これら電流源からの電流を組み合わせて書き込み電流を発生することが好適である。
【0015】
また、最短のサブフレームの点灯期間を1としたときに、サブフレーム点灯期間の合計が2N−1でありサブフレームによりNビット階調を表示でき、駆動電流値との組み合わせで2Nビット階調を表示することが好適である。
【0016】
また、最短のサブフレームの期間を1としたときに、1フレームが、長さ2k(k=0〜N−3)のサブフレームを各1回、長さが2N−2のサブフレームを3回から構成され、その冗長性を利用して動画像の擬似輪郭を低減することが好適である。
【発明の効果】
【0017】
駆動TFTのバラツキおよび電流駆動型発光素子の経時変化による電圧上昇の影響を抑制して、均一な表示動作を行うことができる。
【図面の簡単な説明】
【0018】
【図1】従来の画素回路の構成を示す図である。
【図2】従来の時間分割階調駆動の動作を示す図である。
【図3】表示装置の全体構成を示す図である。
【図4】画素回路およびソースドライバの構成を示す図である。
【図5】書き込み動作を説明する図である。
【図6】発光動作を説明する図である。
【図7】各部の波形を示す図である。
【図8】1画素点灯における階調表現を説明する図である。
【図9】ゲートラインの駆動タイミングを示す図である。
【図10】駆動タイミングの概念を示す図である。
【図11】他の駆動タイミングの概念を示す図である。
【図12】プリチャージを行う場合の電流切り替えの例を示す図である。
【図13】1画素点灯における他の階調表現を説明する図である。
【図14】1画素点灯における点灯例を説明する図である。
【図15】1画素点灯における点灯タイミングを冗長化した点灯例を説明する図である。
【発明を実施するための形態】
【0019】
以下、本発明の実施形態について、図面に基づいて説明する。
【0020】
「概要説明」
本実施形態では、画素部の制御を電流書き込み型とするが、書き込み電流として最大電流値と、もう一つの(他方の)書き込み電流値を設定する。そして、他方の電流値を最大電流値の1/8、1/16程度といった比較的比率の小さな1/2N値に留めて、高速な書き込み時間の範囲内で、最大電流とその1/2Nの2つの書き込み電流値を使用して点灯時間制御を行う。
【0021】
これによって、時間階調部の次数をNビット分低減して、時間階調表示方式の電流駆動型回路を使用した表示装置の問題であった書き込み時間の問題を解決し、高次な階調表示を実現する。また、電流設定値が2つであることから管理および回路が簡略化できコストの面で有利となる。さらに、電流書き込み部に2つの電流値を補正する回路を組み込み、ソースライン毎の電流バラツキを補正することで表示装置全体の輝度均一性の向上が図れる。
【0022】
「実施形態」
実施例として表示装置の全体構成を図3に示す。1つの画素部とソースドライバの1ライン分の構成を図4に示す。
【0023】
図3に示すように、映像信号、水平同期信号、垂直同期信号、その他制御信号は、タイミング制御電流選択回路10に供給される。映像信号、水平同期信号などから生成される画素毎の画像データ(ビットデータ)を示す電流選択信号、そのタイミングを示す水平制御信号がソースドライバ12に供給される。
【0024】
ソースドライバ12には、電流検出補正値書き込み部14が接続されている。この電流検出補正値書き込み部14は、後述するソースドライバ12内の各列毎に設けられる電流源の電流値を検出し、その補正値を求める。この電流検出補正値書き込み部14には、補正メモリ16が接続されており、各列毎の電流源の補正値が電流検出補正値書き込み部14によって書き込まれる。電流補正制御部18は、補正メモリ16に記憶されている補正値をどの列の画素に対する書き込みかに応じて、読み出し、これをソースドライバ12に供給する。従って、ソースドライバ12内に列毎に2つ設けられている電流源の定電流値がそれぞれ補正メモリ16に記憶されている補正値によって補正される。
【0025】
タイミング制御電流選択回路10からの垂直制御信号は、ゲートドライバ20に供給される。このゲートドライバ20は、画素22の行毎に設けられたゲートラインGateに順次供給する。すなわち、ソースドライバ12は、各画素についての電流選択信号を順次受け取り、各列の画素についての画像信号を出力し、ゲートドライバ20が選択した該当行の画素に供給するよう制御する。
【0026】
なお、各画素22には、電源電圧PVDD,CVが供給される。通常、一方の電源電圧は有機EL素子の供給電極に接続され、他方が駆動用トランジスタに接続される。
【0027】
図4には、1画素分の画素回路と、ソースドライバ12の列毎に設けられた電流書き込み型の画素データの書き込み回路が示してある。
【0028】
画素22は、3トランジスタ、1容量の構成である。データラインDataBには、トランジスタTr1のソースが接続され、そのドレインはトランジスタTr3のゲートに接続されている。データラインDataAには、トランジスタTr2のソースが接続され、そのドレインはトランジスタTr3のソースに接続されている。トランジスタTr3のゲートソース間には保持容量Chが配置されており、トランジスタTr3のドレインは電圧VPVDDの電源PVDDに接続され、ソースは有機EL素子ELのアノードに接続されている。有機EL素子ELのカソードは電圧VCVの電源CVに接続されている。なお、有機EL素子ELは、アノードが画素電極になっており、カソードが全画素共通電極になっている。
【0029】
ソースドライバ12には、2つの電流源24A,24Bが設けられている。電流源24Aの定電流はImax、電流源24Bの定電流はImax/2Nである。そして、電流源24Aはスイッチ26A、電流源24Bはスイッチ26Bを介し、共通接続されている。そして、スイッチ26A,26Bの共通接続端は、オペアンプ28の負入力端に接続されている。オペアンプ28の正入力端は、電源Vxに接続され、電圧Vxが供給されており、出力端はデータラインDataBに接続されている。また、オペアンプ28の負入力端に接続されているスイッチ26A,26Bの共通接続端は、データラインDataAに接続されている。図示の例は、m列目のデータラインDataA,DataBを示している。
【0030】
このように、この構成では、画素回路とソースドライバとして使用した回路は、3T1Cの簡単な構成で、図上部の演算回路と電流源で2本のソースラインをフィードバックループに構成して書き込み時間の短縮を図っている。
【0031】
この構成による書き込み時の原理図を図5に、発光時の原理図を図6にそれぞれ示す。図5,6では、電流源24A,24B、スイッチ26A,26Bによって構成される電流量が変更可能な電流源を電流源24とし、その電流Ix=f(Vin)としている。すなわち、データ信号Vinに応じてスイッチ26A,26Bのオンオフを制御して出力する電流量が設定される。
【0032】
このような構成において、水平方向に伸びるゲートラインn(Gate)をハイレベルにして、選択TFT(トランジスタTr1およびトランジスタTr2)をオンすると、オペアンプを含む回路がボルテージフォロワーとして動作し、トランジスタTr3のソース電位Vx’をオペアンプ28の正入力端の電圧Vxと同電位になるようにトランジスタTr3のゲート電圧を制御する。
【0033】
この時、ボルテージフォロワーの基準電圧Vxは発光素子である有機EL素子ELがオフとなる電圧に設定されているため、電流源24に引き込まれる電流IxはトランジスタTr3を流れる電流Ix’と等しくなる。そして、この時のトランジスタTr3のゲート電位が保持容量Chにチャージされる。
【0034】
すなわち、トランジスタTr1,Tr2の両方がオンになっていると、図5に示すように、有機EL素子ELには電流が流れず、電流源24に流れる電流Ix=Ix’がトランジスタTr3に流れ、そのソース電圧Vx’は、オペアンプの負入力端電圧(=正入力端電圧Vx)となる。この時のトランジスタTr3のゲートソース間電圧は、トランジスタTr3に電流Ixが流れる電圧V(Ix)になる。従って、トランジスタTr3のゲート電圧は、ソース電圧Vxにゲートソース間電圧V(Ix)を加算したものになる。
【0035】
次に、ゲートラインnがロウレベルとなってトランジスタTr1,Tr2がオフになると、この保持容量Chにチャージされた電圧がトランジスタTr3のゲートソース間電圧を維持し、ブートストラップ動作を行って有機EL素子が発光する。すなわち、トランジスタTr3は、電流Ixを維持し、有機EL素子ELのアノード電圧が有機EL素子において電流Ixが流れた際の電圧Vzに上昇して、発光する。
【0036】
図7に、その電圧波形を示す。ゲートラインGateは、順次オンされる。データ信号Vinは、各行の画素についてのデータを順次定電流源24に供給する。従って、定電流源24はデータ信号Vinに対応した電流Ixを順次流す。
【0037】
図7において、Ix’〜IOLEDは、n行の画素についての状態を示している。ゲートラインnがハイレベルの際に、トランジスタTr3の電流Ix’がIxと同じになる。この時、トランジスタTr3のゲートソース間電圧Vgsが電流Ixに対応した電圧V(Ix)にセットされ、これが保持容量Csに保持される。書き込み期間において、有機EL素子ELのアノード電圧Vzは、Vx’(=Vx)となり、トランジスタTr3のゲート電圧Vgは、有機EL素子ELのアノード電圧に比べ、V(Ix)だけ高い電圧になる。
【0038】
トランジスタTr1,Tr2がオフされることで、データラインDataA,DataBが画素回路から切り離されるが、トランジスタTr3のVgsは維持され、トランジスタTr3の電流Ix’、有機EL素子ELの電流Iが共にIxとなる。
【0039】
次に、電流源24Aと、電流源24Bの電流量を、それぞれImaxとその1/8の電流Imax/8とした場合における階調制御について説明する。
【0040】
この例では、この2種類の駆動電流と3種類(T1,2T1,4T1)のサブフレームでトータル6ビットの階調表示を行う。1画素分の点灯例を図8に、この場合のゲートラインの駆動波形を図9に、その概念図を図10にそれぞれ示す。
【0041】
Imax/8でT1の期間点灯した場合を最も小さな平均輝度とすると、最大平均輝度は(Imax/8+Imax)で全期間点灯した場合であり、(1+8)×(1+2+4)=63倍になる。すなわち、(Imax/8+Imax)の電流で、7T1の期間点灯した場合の輝度が最大平均輝度Lmaxであり、Imax/8の電流でT1の期間のみ点灯した場合の平均輝度がLmax/63となる。図8に図示のLmax×1/63、Lmax×2/63、Lmax×4/63、Lmax×8/63を組み合わせることによって、0〜63の6ビットの階調表現が行える。
【0042】
図9,10に示すように各サブフレームについて各ゲートラインを順次駆動してデータの書き込みが行われ、各サブフレームの点灯制御が行われる。
【0043】
駆動例2として駆動時間を緩和する駆動波形の概念図を図11に示す。図11の場合は水平方向の書き込み時に2つのゲートラインについて同時期に書き込みをする場合を示している。書き込み期間を分割して、対応する2つのラインの画素にデータ書き込みを行うことになる。なお、3ライン同時など、書き込みを多ライン化することでさらに駆動時間の制限を緩和することも好適である。
【0044】
更に図12に示すように、Imax/8書き込み時にImaxを短時間作動させてプリチャージ動作として書き込み時間の短縮を図ることも好適である。これによって、小さな電流値に基づく保持容量Chへのデータ書き込みを確実に行える。
【0045】
更に、消灯動作時にソースドライバ12内の回路の出力をVCVにクランプすることで消灯動作を確実迅速化することも好適である。すなわち、消灯するサブフレームでは、書き込み期間において、図4におけるVxをバイパスしてVCVをオペアンプ28の正入力端に供給することで、保持容量Chに保持されている電荷を速やかに放電することができる。
【0046】
Imaxとその1/16の電流Imax/16の2つの駆動電流と単純なサブフレームでトータル8ビットの階調表示の場合で1画素分の点灯例を図13に示す。この例では8ビットの階調表示を行うにあたり、サブフレームビットを4、駆動電流比を24としている。
【0047】
このような構成では、擬似輪郭の発生が問題となる。すなわち、動画像では、例えば図14に示すような階調変化点が存在する。この例では、127から128へのサブフレーム切り替えにおいて、前半の7T1の期間フル点灯、後半の8T1の期間最小輝度点灯から、前半消灯、後半フル点灯に変化する。
【0048】
このような大きな変化点を、最長のサブフレームを二つに分割して、図15のように冗長なレベル点灯と、フレーム単位もしくは画素単位で適宜切り替えて表示することで擬似輪郭を視覚上目立たなくすることが可能となる。すなわち、8T1のサブフレームをなくして、4T1のサブフレームを3つ設けることで、128階調について3種類の点灯のモードが形成され、これを適宜選択することで、擬似輪郭の発生を減少することができる。
【0049】
また、図3の構成でソースドライバを外部ICとすることで、表示部の有機EL素子を実装する前の状態で検査可能となり、表示装置の歩留まりの改善も可能である。この時、電流検出・補正部を外部ICに内蔵することは精度面・コスト面でも好適である。
【0050】
なお、有機EL素子でなく、他の電流駆動型の発光素子を利用した表示装置にも本実施形態の構成を適用することができる。
【符号の説明】
【0051】
10 タイミング制御電流選択回路、12 ソースドライバ、14 電流検出補正値書き込み部、16 補正メモリ、18 電流補正制御部、20 ゲートドライバ、22 画素、24(24A,24B) 電流源、26(26A,26B) スイッチ、28 オペアンプ。
【特許請求の範囲】
【請求項1】
マトリクス上に配置された画素毎に電流駆動型の発光素子とこの発光素子に電流を供給する駆動トランジスタを備え、
この発光素子の点灯時間について1フレーム期間を複数のサブフレーム期間に分割して駆動するとともに、
駆動トランジスタの制御を電流書き込み駆動とし、かつ書き込み電流を1:1/2Nの比をもつ2つの書き込み電流およびその和を用いて行うことを特徴とする表示装置。
【請求項2】
請求項1に記載の表示装置において、
書き込み電流を発生する電流源を2つ設け、これら電流源からの電流を組み合わせて書き込み電流を発生することを特徴とする表示装置。
【請求項3】
請求項1または2に記載の表示装置において、
最短のサブフレームの点灯期間を1としたときに、サブフレーム点灯期間の合計が2N−1でありサブフレームによりNビット階調を表示でき、駆動電流値との組み合わせで2Nビット階調を表示することを特徴とする表示装置。
【請求項4】
請求項1〜3のいずれか1つに記載の表示装置において、
最短のサブフレームの期間を1としたときに、1フレームが、長さ2k(k=0〜N−3)のサブフレームを各1回、長さが2N−2のサブフレームを3回から構成され、その冗長性を利用して動画像の擬似輪郭を低減することを特徴とする表示装置。
【請求項1】
マトリクス上に配置された画素毎に電流駆動型の発光素子とこの発光素子に電流を供給する駆動トランジスタを備え、
この発光素子の点灯時間について1フレーム期間を複数のサブフレーム期間に分割して駆動するとともに、
駆動トランジスタの制御を電流書き込み駆動とし、かつ書き込み電流を1:1/2Nの比をもつ2つの書き込み電流およびその和を用いて行うことを特徴とする表示装置。
【請求項2】
請求項1に記載の表示装置において、
書き込み電流を発生する電流源を2つ設け、これら電流源からの電流を組み合わせて書き込み電流を発生することを特徴とする表示装置。
【請求項3】
請求項1または2に記載の表示装置において、
最短のサブフレームの点灯期間を1としたときに、サブフレーム点灯期間の合計が2N−1でありサブフレームによりNビット階調を表示でき、駆動電流値との組み合わせで2Nビット階調を表示することを特徴とする表示装置。
【請求項4】
請求項1〜3のいずれか1つに記載の表示装置において、
最短のサブフレームの期間を1としたときに、1フレームが、長さ2k(k=0〜N−3)のサブフレームを各1回、長さが2N−2のサブフレームを3回から構成され、その冗長性を利用して動画像の擬似輪郭を低減することを特徴とする表示装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【公開番号】特開2011−164136(P2011−164136A)
【公開日】平成23年8月25日(2011.8.25)
【国際特許分類】
【出願番号】特願2010−23287(P2010−23287)
【出願日】平成22年2月4日(2010.2.4)
【出願人】(510048417)グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー (95)
【氏名又は名称原語表記】GLOBAL OLED TECHNOLOGY LLC.
【住所又は居所原語表記】1209 Orange Street, Wilmington, Delaware 19801, United States of America
【Fターム(参考)】
【公開日】平成23年8月25日(2011.8.25)
【国際特許分類】
【出願日】平成22年2月4日(2010.2.4)
【出願人】(510048417)グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー (95)
【氏名又は名称原語表記】GLOBAL OLED TECHNOLOGY LLC.
【住所又は居所原語表記】1209 Orange Street, Wilmington, Delaware 19801, United States of America
【Fターム(参考)】
[ Back to top ]