設計支援装置、設計支援方法および設計支援プログラム
【課題】比較的少ない情報で設計対象の回路の検証を可能とすること。
【解決手段】設計支援装置１は、抽出部１ａと、作成部１ｂと、修正部１ｃとを有している。抽出部１ａは、複数の層２ａ〜２ｃを有する基板モデル２の層２ａに配置される一対の信号伝送回路モデル３ａ、３ｂの信号伝送に関連する範囲２ｄを、電源層およびグランド層から抽出する。作成部１ｂは、与えられる制約条件に基づいて、抽出部１ａにより抽出された範囲２ｄを加工した層モデル２ｆを作成する。修正部１ｃは、作成された層モデル２ｆに基づいて、基板モデル２を修正する。
【解決手段】設計支援装置１は、抽出部１ａと、作成部１ｂと、修正部１ｃとを有している。抽出部１ａは、複数の層２ａ〜２ｃを有する基板モデル２の層２ａに配置される一対の信号伝送回路モデル３ａ、３ｂの信号伝送に関連する範囲２ｄを、電源層およびグランド層から抽出する。作成部１ｂは、与えられる制約条件に基づいて、抽出部１ａにより抽出された範囲２ｄを加工した層モデル２ｆを作成する。修正部１ｃは、作成された層モデル２ｆに基づいて、基板モデル２を修正する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は設計支援装置、設計支援方法および設計支援プログラムに関する。
【背景技術】
【０００２】
複数の積層基板を有する半導体集積回路等において信号の伝送が行われると、電源層またはグランド（ＧＮＤ）層に信号電流とは逆方向に電流（以下「リターン電流」と言う）が流れることが知られている。
【０００３】
電源層またはＧＮＤ層にスリットが存在する等の理由により、リターン電流の経路が信号電流の経路と一致しない箇所では、電磁界が不連続となる上、この箇所から電磁界が広がる。従って、リターン電流の経路が、信号伝送の経路から外れると、ノイズが発生することが知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−２２６５６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年、半導体集積回路の機能の増加により、回路内の信号数が増えた結果、半導体集積回路の消費電流が増大している。また、回路動作の高速化によりタイミングマージンが減少する傾向にある。
【０００６】
回路設計において、リターン電流の経路を考慮した回路シミュレーションを行って、リターン電流と信号電流との不一致により発生するノイズが設計対象の回路の動作に与える影響を事前に検証しておくことが好ましい。
【０００７】
リターン電流経路を考慮した回路シミュレーションを行う際には、設計対象の回路の全ての電流の経路の情報を入手して行う方法は知られている。
しかしながら、設計の初期段階では、全ての経路情報を入手することが困難な場合がある。
【０００８】
本発明はこのような点に鑑みてなされたものであり、比較的少ない情報で設計対象の回路の検証を可能とする設計支援装置、設計支援方法および設計支援プログラムを提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、開示の設計支援装置が提供される。この設計支援装置は、抽出部と、作成部と、修正部とを有している。
抽出部は、複数の層を有する基板モデルの所定の層に配置される一対の信号伝送回路モデルの信号伝送に関連する範囲を、電源層およびグランド層から抽出する。
【００１０】
作成部は、与えられる制約条件に基づいて、抽出部により抽出された範囲を加工した層モデルを作成する。
修正部は、作成された層モデルに基づいて、基板モデルを修正する。
【発明の効果】
【００１１】
比較的少ない情報で設計対象の回路の検証を可能とする。
【図面の簡単な説明】
【００１２】
【図１】第１の実施の形態の設計支援装置の概要を示す図である。
【図２】第２の実施の形態の設計支援装置のハードウェアの一構成例を示す図である。
【図３】第２の実施の形態の設計支援装置の機能を示すブロック図である。
【図４】設計対象回路の一例を示す図である。
【図５】設計支援装置の全体処理を示すフローチャートである。
【図６】プリント基板モデル修正処理を示すフローチャートである。
【図７】リファレンス切り出し範囲の抽出を説明する図である。
【図８】切り出し範囲で作成したリファレンスモデルの一例を示す図である。
【図９】リファレンス迂回モデルの作成例を示す図である。
【図１０】リファレンス乗換モデルの作成例を示す図である。
【図１１】半導体モジュールの修正処理の一例を示す図である。
【発明を実施するための形態】
【００１３】
以下、実施の形態を、図面を参照して詳細に説明する。
まず、実施の形態の設計支援装置について説明し、その後、実施の形態をより具体的に説明する。
【００１４】
＜第１の実施の形態＞
図１は、第１の実施の形態の設計支援装置の概要を示す図である。
実施の形態の設計支援装置（コンピュータ）１は、回路間で伝送される信号波形にノイズが与える影響をシミュレーションにより検証するモデルを作成する装置である。
【００１５】
設計支援装置１は、抽出部１ａと、作成部１ｂと、修正部１ｃとを有している。
抽出部１ａは、複数の層を有する基板モデルの所定の層に配置される一対の信号伝送回路モデルの信号伝送に関連する範囲を、電源層およびグランド層から抽出する。
【００１６】
基板モデルとしては、例えば、ドライバＩ／Ｏ、レシーバＩ／Ｏを配置する基板モデルや、ドライバのパッケージ、レシーバのパッケージの基板モデルや、プリント基板（ＰＣＢ）の基板モデル等が挙げられる。
【００１７】
図１では、基板モデル２を図示している。基板モデル２は、紙面手前側から紙面奧側に向かって層２ａ、２ｂ、２ｃを有している。層２ａ上には、一対の信号伝送回路モデル３ａ、３ｂが配置されている。層２ｂは、層２ａに隣接する層であり、例えば、ＧＮＤ層である。また、層２ｃは、層２ｂに隣接する層であり、例えばＧＮＤ層である。なお、図１では説明の都合上、電源層の図示を省略している。
【００１８】
信号伝送回路モデル３ａ、３ｂの各信号入出力端子は、信号線３ｃによって接続されている。また、信号伝送回路モデル３ａ、３ｂのＧＮＤ端子は、図示しないビア（ｖｉａ）により層２ｂに接続されている。
【００１９】
信号伝送回路モデル３ａから信号伝送回路モデル３ｂに信号線３ｃを介して信号が伝送される場合、リターン電流は、信号伝送回路モデル３ｂ、層２ａのＧＮＤ線、ビア、層２ｂ、ビア、層２ａのＧＮＤ線、信号伝送回路モデル３ａの順に流れる。
【００２０】
抽出部１ａは、例えば、信号線３ｃを伝送する信号により発生する電磁界の影響を受ける層２ｂの所定範囲２ｄを抽出することができる。
作成部１ｂは、与えられる制約条件に基づいて、抽出部１ａにより抽出された範囲２ｄを加工した層モデルを作成する。例えば、範囲２ｄにスリットが存在し、層２ｂ内にてスリットを迂回する経路を作成するという制約条件が与えられた場合、作成部１ｂは、リターン電流が、層２ｂ内でスリット２ｅを迂回する層モデルを作成する。図１では、範囲２ｄを２つに分割するようにスリット２ｅが存在する場合を示している。この場合、作成部１ｂは、スリット２ｅ部分を切り抜いた層２ｂの層モデル２ｆを作成することができる。
【００２１】
また、図示していないが、他の例として、範囲２ｄにスリットが存在し、他の層２ｃを経由してスリットを迂回する経路を作成するという制約条件が与えられた場合、作成部１ｂは、他の層２ｃを経由してスリット２ｅを迂回する層モデルを作成することができる。
【００２２】
修正部１ｃは、作成された層モデル２ｆに基づいて、基板モデル２を修正する。
図１では、基板モデル２を修正した結果、スリット２ｅ部分を切り抜いた層２ｂのモデルを備える基板モデル４を図示している。
【００２３】
設計者は、この基板モデル４に対し、ノイズの発生を検証することで、リターン電流の迂回を考慮した検証結果を得ることができる。すなわち、基板モデル２に対するリターン電流経路の情報を予め入手しておかなくてもノイズの発生を検証することができる。
【００２４】
なお、抽出部１ａ、作成部１ｂ、修正部１ｃは、設計支援装置１が有するＣＰＵ（Central Processing Unit）が備える機能により実現することができる。また、抽出部１ａ、作成部１ｂ、修正部１ｃが処理を行う過程で一時的に作成したデータおよび処理を行った結果得られたデータは、設計支援装置１が有するＲＡＭ（Random Access Memory）やＨＤＤ（ＨＤＤ:Hard Disk Drive）等が備えるデータ記憶領域に記憶することができる。
【００２５】
以下、実施の形態をより具体的に説明する。
＜第２の実施の形態＞
図２は、第２の実施の形態の設計支援装置のハードウェアの一構成例を示す図である。
【００２６】
設計支援装置１０は、ＣＰＵ１０１によって装置全体が制御されている。ＣＰＵ１０１には、バス１０８を介してＲＡＭ１０２と複数の周辺機器が接続されている。
ＲＡＭ１０２は、設計支援装置１０の主記憶装置として使用される。ＲＡＭ１０２には、ＣＰＵ１０１に実行させるＯＳ（Operating System）のプログラムやアプリケーションプログラムの少なくとも一部が一時的に格納される。また、ＲＡＭ１０２には、ＣＰＵ１０１による処理に必要な各種データが格納される。
【００２７】
バス１０８に接続されている周辺機器としては、ＨＤＤ１０３、グラフィック処理装置１０４、入力インタフェース１０５、光学ドライブ装置１０６、および通信インタフェース１０７がある。
【００２８】
ＨＤＤ１０３は、内蔵したディスクに対して、磁気的にデータの書き込みおよび読み出しを行う。ＨＤＤ１０３は、設計支援装置１０の二次記憶装置として使用される。ＨＤＤ１０３には、ＯＳのプログラム、アプリケーションプログラム、および各種データが格納される。なお、二次記憶装置としては、フラッシュメモリなどの半導体記憶装置を使用することもできる。
【００２９】
グラフィック処理装置１０４には、モニタ１０４ａが接続されている。グラフィック処理装置１０４は、ＣＰＵ１０１からの命令に従って、画像をモニタ１０４ａの画面に表示させる。モニタ１０４ａとしては、ＣＲＴ（Cathode Ray Tube）を用いた表示装置や液晶表示装置等が挙げられる。
【００３０】
入力インタフェース１０５には、キーボード１０５ａとマウス１０５ｂとが接続されている。入力インタフェース１０５は、キーボード１０５ａやマウス１０５ｂから送られてくる信号をＣＰＵ１０１に送信する。なお、マウス１０５ｂは、ポインティングデバイスの一例であり、他のポインティングデバイスを使用することもできる。他のポインティングデバイスとしては、タッチパネル、タブレット、タッチパッド、トラックボール等が挙げられる。
【００３１】
光学ドライブ装置１０６は、レーザ光などを利用して、光ディスク２００に記録されたデータの読み取りを行う。光ディスク２００は、光の反射によって読み取り可能なようにデータが記録された可搬型の記録媒体である。光ディスク２００には、ＤＶＤ（Digital Versatile Disc）、ＤＶＤ−ＲＡＭ、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory）、ＣＤ−Ｒ（Recordable）／ＲＷ（ReWritable）等が挙げられる。
【００３２】
通信インタフェース１０７は、ネットワーク１００に接続されている。通信インタフェース１０７は、ネットワーク１００を介して、他のコンピュータまたは通信機器との間でデータの送受信を行う。
【００３３】
以上のようなハードウェア構成によって、本実施の形態の処理機能を実現することができる。
このようなハードウェア構成の設計支援装置１０内には、以下のような機能が設けられる。
【００３４】
図３は、第２の実施の形態の設計支援装置の機能を示すブロック図である。
設計支援装置１０は、層構成条件受付部１１と、配置条件判定部１２と、リファレンス切り出し範囲抽出部１３と、リファレンスモデル作成部１４と、モデル修正部１５と、モデル接続部１６とを有している。
【００３５】
層構成条件受付部１１は、設計者のキーボード１０５ａやマウス１０５ｂ等を用いた設計対象回路の層の構成条件に関する入力を受け付ける。設計対象回路としては、プリント基板（ＰＣＢ）、半導体パッケージ、半導体モジュールおよびこれらの任意の組み合わせ等が挙げられる。
【００３６】
図４は、設計対象回路の一例を示す図である。
図４に示す設計対象回路５０は、プリント基板と、半導体パッケージとを組み合わせた回路である。すなわち、設計対象回路５０は、層５１ａ、５１ｂ、５１ｃ、５１ｄで構成されるプリント基板モデル５１と、層５１ａ上に配置された半導体パッケージモデル５２ａ、５２ｂとを有している。
【００３７】
層５１ａは、信号配線パターンとＧＮＤパターンとが混在した層である。層５１ｃは、いわゆるベタＧＮＤ層を構成している。層５１ｄは、信号配線パターンが配置された信号層である。
【００３８】
半導体パッケージモデル５２ａは、半導体モジュールモデル５２１ａを有している。半導体パッケージモデル５２ｂは、半導体モジュールモデル５２１ｂを有している。
半導体モジュールモデル５２１ａは、半導体パッケージモデル５２ａ内の信号線を介して信号を半導体モジュールモデル５２１ｂに出力する。
【００３９】
また、図４には、層５１ａと層５１ｄを電気的に接続するビアＶ１〜Ｖ４と、層５１ａと層５１ｃを電気的に接続するビアＶ５、Ｖ６を図示している。ビアＶ５は、ビアＶ１、Ｖ２の近傍に、ビアＶ１、Ｖ２に沿って配置されている。ビアＶ６は、ビアＶ３、Ｖ４の近傍に、ビアＶ３、Ｖ４に沿って配置されている。
【００４０】
半導体モジュールモデル５２１ａから半導体モジュールモデル５２１ｂに信号を伝送する場合、半導体モジュールモデル５２１ａ、半導体パッケージモデル５２ａの信号線、層５１ａに設けられた信号線、ビアＶ５、層５１ｄ、ビアＶ６、層５１ａに設けられた信号線、半導体パッケージモデル５２ｂの信号線、半導体モジュールモデル５２１ｂの順に信号が伝送される。
【００４１】
信号配線パターンが配置された信号層の直上または直下にＧＮＤ層を設けた場合、リターン電流は、信号線の直上または直下のＧＮＤ層を流れる性質を有している。
従って、リターン電流は、半導体モジュールモデル５２１ｂ、半導体パッケージモデル５２ｂの信号線、層５１ａに設けられた信号線、ビアＶ３、Ｖ４、層５１ｃ、ビアＶ１、Ｖ２、層５１ａに設けられた信号線、半導体パッケージモデル５２ａの信号線、半導体モジュールモデル５２１ａの順に流れる。
【００４２】
ここで、層５１ｃには、スリット５１１ｃが設けられている。このスリット５１１ｃによりリターン電流は、スリット５１１ｃに沿って流れるため、スリット５１１ｃの近傍で、リターン電流の経路は、信号の伝送経路と異なり、電流の流れるループ面積が大きくなり、ループから放射される電磁波も大きくなっている。設計支援装置１０は、ループから放射される電磁波による設計対象回路５０へのノイズの影響を検証できる電源層およびグランド層のモデル（以下、リファレンスモデルと言う）を作成する。
【００４３】
設計対象回路５０を例として挙げた設計対象回路のモデルの作成に際し、設計支援装置１０は、プリント基板、半導体パッケージ、半導体モジュールそれぞれについて、リファレンスモデルを作成する作業を行う。
【００４４】
以下、プリント基板のリファレンスモデルを作成する場合を例に説明する。
再び図３に戻って説明する。
配置条件判定部１２は、層構成条件受付部１１が受け付けた設計対象回路のプリント基板の配置条件が存在するか否かを判断する。この判断は、例えば、設計者により設計対象回路に関連づけられた実装設計データのリンク箇所が指定されたか等により、行うことができる。
【００４５】
そして、配置条件判定部１２は、実装設計データが存在する場合は、その実装設計データをリファレンス切り出し範囲抽出部１３に送る。他方、実装設計データが存在しない場合は、設計者によるプリント基板上に配置されるトポロジのトポロジ条件、素子の動作を表す素子モデルの割り付け、およびトポロジの動作周波数の入力を受け付ける。そして、受け付けたこれらのデータをリファレンス切り出し範囲抽出部１３に送る。
【００４６】
ここで、トポロジとは、トランジスタや抵抗等、素子のつながり方を言う。また、トポロジ条件とは、トポロジに対して、配線長を指定した条件である。
また、素子モデルの動作の記述は、ＩＢＩＳ（I/O Buffer Information Specification）等を用いることができる。
【００４７】
リファレンス切り出し範囲抽出部１３は、層構成条件受付部１１が受け付けた設計対象回路のＶＤＤ層およびＧＮＤ層から、リファレンスモデルを作成するリファレンスの切り出し範囲を抽出する。以下、説明の便宜上、ＧＮＤ層の切り出し範囲を抽出した場合を例に説明する。
【００４８】
リファレンス切り出し範囲抽出部１３は、実装設計データを配置条件判定部１２から受け取った場合には、実装設計データに含まれる配置条件から配線経路（マンハッタン長）、およびリファレンスの切り出し範囲を抽出する。
【００４９】
他方、リファレンス切り出し範囲抽出部１３は、トポロジ条件等を配置条件判定部１２から受け取った場合には、ドライバ素子の立ち上がり時間または動作周波数条件に基づいて、電磁界ソルバでパターン断面の表皮効果によるＧＮＤ電流分布を求める。そして、ＧＮＤ層の指定した電流閾値以上の部位をリファレンスモデルの切り出し範囲として抽出する。
【００５０】
リファレンスモデル作成部１４は、抽出された切り出し範囲に基づいて、リファレンスモデルを作成する。そして、リファレンスモデル作成部１４は、設計者の条件指定に応じて、作成したリファレンスモデルを加工する。ここで、リファレンスモデル作成部１４は、実装設計データに基づいて、切り出し範囲を抽出した場合には、同一層内に異なる電源種別が存在する場合の電源分割条件が実装設計データに存在するか否かを判断する。そして、電源分割条件が存在しない場合に限り、作成したリファレンスモデルを加工する。
【００５１】
具体的には、リファレンスモデル作成部１４は、設計者による同一層内でのリターン電流の迂回指定および迂回箇所のトポロジモデルの指定（以下、「第１の指定」と言う）を受け付けると、作成したリファレンスモデルの指定されたトポロジモデルに対応する位置にスリットを配置したリファレンスモデル（以下、「リファレンス迂回モデル」と言う）を作成する。
【００５２】
また、リファレンスモデル作成部１４は、設計者による複数層に跨ったリターン電流の迂回指定およびトポロジモデルの指定（以下、「第２の指定」と言う）を受け付けると、作成したリファレンスモデルに一番近い設計対象回路のＧＮＤ層を特定する。そして、リファレンスモデル作成部１４は、特定したＧＮＤ層の、作成したリファレンスモデルに対応する部位を切り出したリファレンスモデルを作成する。そして、リファレンスモデル作成部１４は、トポロジモデルの指定に基づいて、作成したリファレンスモデル間にビアを配置する。そして、リファレンスモデル作成部１４は、作成したリファレンスモデルのトポロジモデルに対応する部位にスリットを配置し、リファレンスモデル間を、配置したビアで接続したリファレンスモデル（以下、「リファレンス乗換モデル」と言う）を作成する。
【００５３】
モデル修正部１５は、リファレンスモデル作成部１４が作成したリファレンスモデルに基づいて、設計対象回路を修正する。
具体的には、モデル修正部１５は、リファレンスモデルとして理想グランドが接続されている設計対象回路のトポロジモデルの接続ポイントに、リファレンスモデル作成部１４が作成したリファレンス迂回モデルまたはリファレンス乗換モデルを接続する。
【００５４】
また、モデル修正部１５は、電源分割条件が存在する場合には、リファレンスモデルとして理想グランドが接続されている設計対象回路のトポロジモデルの接続ポイントに、電源分割条件を反映させたリファレンスモデルを接続する。
【００５５】
以上、プリント基板のリファレンスモデルを作成する場合を例に説明したが、素子モデル、半導体パッケージモデル、半導体モジュールモデルについても、プリント基板のモデルを作成する場合と同様の方法でリファレンスモデルを作成することができる。なお、素子モデル、半導体パッケージモデル、半導体モジュールモデルについて、既存のトポロジが存在する場合は、設計者が設計対象回路のトポロジ条件、素子モデルの割り付け、およびトポロジの動作周波数の入力をする代わりに、既存のトポロジを使用してリファレンスモデルを作成することもできる。
【００５６】
そして、モデル接続部１６は、モデル修正部１５によって修正が施されたリファレンスモデルを備えた素子モデル、半導体パッケージモデル、半導体モジュールモデル、プリント基板モデルを接続する。この接続により、例えば設計対象回路５０であれば、半導体モジュールモデル５２１ａと半導体モジュールモデル５２１ｂ間の信号の電流経路およびリターン電流の経路の検証が可能となる。
【００５７】
なお、層構成条件受付部１１、配置条件判定部１２、リファレンス切り出し範囲抽出部１３、リファレンスモデル作成部１４、モデル修正部１５、およびモデル接続部１６が処理を行う過程で一時的に作成したデータおよび処理を行った結果得られたデータは、ＲＡＭ１０２やＨＤＤ１０３に記憶することができる。
【００５８】
次に、設計支援装置１０の全体処理を説明する。
図５は、設計支援装置の全体処理を示すフローチャートである。
［ステップＳ１］ 設計支援装置１０は、プリント基板モデルを修正するプリント基板モデル修正処理を行う。その後、ステップＳ２に遷移する。なお、プリント基板モデル修正処理については後述する。
【００５９】
［ステップＳ２］ 設計支援装置１０は、半導体パッケージモデルを修正する半導体パッケージモデル修正処理を行う。なお、プリント基板モデル修正処理については後述する。
【００６０】
［ステップＳ３］ 設計支援装置１０は、半導体モジュールモデルを修正する半導体モジュールモデル修正処理を行う。なお、プリント基板モデル修正処理については後述する。
【００６１】
［ステップＳ４］ 設計支援装置１０は、ステップＳ１〜ステップＳ３にて処理したプリント基板モデル、半導体パッケージモデルおよび半導体モジュールモデルを接続し、信号出力側の半導体モジュールモデルから信号入力側の半導体モジュールモデルに至るまでの信号の電流経路とリターン電流経路を作成する。その後、全体処理を終了する。
【００６２】
以上で、全体処理の説明を終了する。
次に、ステップＳ１のプリント基板モデル修正処理を説明する。
図６は、プリント基板モデル修正処理を示すフローチャートである。
【００６３】
［ステップＳ１１］ 層構成条件受付部１１は、設計者による層構成の条件指定を受け付ける。その後、ステップＳ１２に遷移する。
［ステップＳ１２］ 配置条件判定部１２は、プリント基板の配置条件が存在するか否かを判断する。配置条件の存在は、例えば実装設計データの有無により判断することができる。存在すると判断した場合は、ステップＳ１９に遷移する。存在しないと判断した場合は、ステップＳ１３に遷移する。
【００６４】
［ステップＳ１３］ 配置条件判定部１２は、トポロジ条件の入力を受け付ける。その後、ステップＳ１４に遷移する。
［ステップＳ１４］ リファレンス切り出し範囲抽出部１３は、前述した電磁界ソルバの解析結果に基づいて、信号配線の直上または直下に位置するＶＤＤ層およびＧＮＤ層の切り出し範囲を抽出する。その後、ステップＳ１５に遷移する。
【００６５】
［ステップＳ１５］ リファレンスモデル作成部１４は、切り出し範囲のリファレンスモデルを作成する。そして、作成されたリファレンスモデルへの設計者によるリターン電流の迂回指定および迂回箇所のトポロジモデルの指定（第１の指定）を受け付けたか否かを判断する。第１の指定を受け付けた場合（ステップＳ１５のＹｅｓ）、ステップＳ１６に遷移する。第１の指定を受け付けていない場合（ステップＳ１５のＮｏ）、ステップＳ１７に遷移する。
【００６６】
［ステップＳ１６］ リファレンスモデル作成部１４は、リファレンス迂回モデルを作成する。その後、ステップＳ１７に遷移する。
［ステップＳ１７］ リファレンスモデル作成部１４は、ステップＳ１５にて作成されたリファレンスモデルへの設計者による層の乗り換え指定およびトポロジモデルの指定（第２の指定）を受け付けたか否かを判断する。第２の指定を受け付けた場合（ステップＳ１７のＹｅｓ）、ステップＳ１８に遷移する。第２の指定を受け付けていない場合（ステップＳ１７のＮｏ）、ステップＳ２１に遷移する。
【００６７】
［ステップＳ１８］ リファレンスモデル作成部１４は、リファレンス乗換モデルを作成する。その後、ステップＳ２１に遷移する。
［ステップＳ１９］ リファレンス切り出し範囲抽出部１３は、配置条件から配置経路（マンハッタン長）およびリファレンス切り出し範囲を決定する。その後、ステップＳ２０に遷移する。
【００６８】
［ステップＳ２０］ リファレンスモデル作成部１４は、電源の違いによる切り出し範囲の分割条件が存在するか否かを判断する。分割条件が存在する場合は（ステップＳ２０のＹｅｓ）、ステップＳ２１に遷移する。分割条件が存在しない場合は（ステップＳ２０のＮｏ）、ステップＳ１４に遷移する。
【００６９】
［ステップＳ２１］ モデル修正部１５は、ステップＳ１６にて作成されたリファレンス迂回モデル、ステップＳ１８にて作成されたリファレンス乗換モデルまたは分割条件に基づいて、半導体パッケージモデルおよび半導体モジュールモデルを修正する。その後、プリント基板モデル修正処理を終了する。
【００７０】
以上で、プリント基板モデル修正処理の説明を終了する。
なお、図５のステップＳ２の半導体パッケージモデル修正処理およびステップＳ３の半導体モジュールモデル修正処理についても、プリント基板モデル修正処理と同様の方法で、行うことができる。
【００７１】
次に、ステップＳ１４のリファレンス切り出し範囲の抽出の具体例を説明する。
図７は、リファレンス切り出し範囲の抽出を説明する図である。
リファレンス切り出し範囲抽出部１３は、信号を伝送するドライバ素子の立ち上がり時間または動作周波数条件に基づいて、電磁界ソルバでパターン断面の表皮効果によるＧＮＤ電流分布を求める。
【００７２】
図７（ａ）は、設計対象回路２０の一部の平面図を示しており、図７（ｂ）は、図７（ａ）に示す設計対象回路のＡ−Ａ線での断面図（一部省略）である。
図７（ｂ）では、信号層２１に配置された信号線２１１の表皮効果によるＧＮＤ層２２の切り出し領域２３を図示している。切り出し領域２３は、予め指定された電流閾値以上の範囲を示している。リファレンス切り出し範囲抽出部１３は、切り出し領域２３をリファレンスの切り出し範囲とする。
【００７３】
図８は、切り出し範囲で作成したリファレンスモデルの一例を示す図である。
図８に示すようにリファレンスモデル２３ａは、トポロジ３０とコンデンサＣ１〜Ｃ４を介して接続されている。リファレンスモデル２３ａは、複数の抵抗成分とコイル成分とが接続されてモデル化されている。トポロジ３０は、ドライバ３１とレシーバ３２と、ドライバ３１とレシーバ３２間の信号線のインピーダンス成分および遅延時間を有する複数のトポロジモデル３３〜３５を有している。トポロジモデル３３〜３５は、信号線の距離に応じた抵抗値を有している。
【００７４】
以下、図８に示すように、リファレンスモデル２３ａを１２個の矩形の領域（エリア）Ａ１〜Ａ１２に区切る。
コンデンサＣ１は、領域Ａ５に接続されている。コンデンサＣ２は、領域Ａ６に接続されている。コンデンサＣ３は、領域Ａ７に接続されている。コンデンサＣ４は、領域Ａ８に接続されている。トポロジモデル３３は、平面視で、領域Ａ５、Ａ６上に位置している。トポロジモデル３４は、平面視で、領域Ａ６、Ａ７上に位置している。トポロジモデル３５は、平面視で、領域Ａ７、Ａ８上に位置している。
【００７５】
次に、リファレンス迂回モデルの一例を説明する。
図９は、リファレンス迂回モデルの作成例を示す図である。
リファレンスモデル作成部１４は、設計者による同一層内でのリターン電流の迂回指定および迂回箇所のトポロジモデル３４の指定を受け付けると、トポロジモデル３４に対応する領域Ａ６、Ａ７にスリットを配置したリファレンス迂回モデルを作成する。
【００７６】
図９（ｂ）は、作成されたリファレンス迂回モデル２３ｄを示す図である。
リファレンス迂回モデル２３ｄは、リファレンスモデル２３ｂと仮想リファレンスモデル２３ｃとを有している。
【００７７】
リファレンスモデル２３ｂは、領域Ａ６、Ａ７にスリット２３１ｂが配置されている。そして、リファレンスモデル２３ａの領域Ａ６、Ａ７に接続されていたコンデンサＣ２、Ｃ３が、無限遠の仮想リファレンスモデル２３ｃに接続されている。仮想リファレンスモデル２３ｃは、基準面が一様で、トポロジ３０に対し、無限大の距離を想定している。従って、仮想リファレンスモデル２３ｃは、リターン電流の経路には、ほとんど影響を与えない。
【００７８】
領域Ａ６、Ａ７にスリット２３１ｂが配置された結果、レシーバ３２が出力するリターン電流は、図９（ｂ）の点線の矢印で示すように、コンデンサＣ４、領域Ａ８、Ａ４、Ａ３、Ａ２、Ａ１、Ａ５、コンデンサＣ１を経由してドライバ３１に戻る。なお、上記リターン電流の経路は、最短距離を示す一例であり、リターン電流がコンデンサＣ４、領域Ａ８、Ａ１２、Ａ１１、Ａ１０、Ａ９、Ａ５、コンデンサＣ１を経由してドライバ３１に戻る経路を通る場合もある。
【００７９】
次に、リファレンス乗換モデルの一例を説明する。
図１０は、リファレンス乗換モデルの作成例を示す図である。
リファレンスモデル作成部１４は、設計者による複数層に跨ったリターン電流の迂回指定およびトポロジモデル３４の指定を受け付けると、乗り換え先のリファレンスモデルを設定する。図１０（ａ）では、リファレンスモデル作成部１４は、リファレンスモデル２３ａに一番近い設計対象回路のＧＮＤ層を特定する。そして、リファレンスモデル作成部１４は、特定したＧＮＤ層の、リファレンスモデル２３ａに対応する部位を切り出したリファレンスモデル２３ｅを作成する。以下、図１０（ａ）に示すように、リファレンスモデル２３ｅの、領域Ａ１〜Ａ１２に対応する領域をＢ１〜Ｂ１２とする。そして、リファレンスモデル作成部１４は、トポロジモデル３４の指定に基づいて、リファレンスモデル２３ａ、２３ｅ間にビアを配置する。図１０（ａ）では、トポロジモデル３４が指定された結果、リファレンスモデル２３ａの点線で囲った領域Ａ６、Ａ７を迂回するための領域Ａ８、Ｂ８間を接続するビアＶ７と、領域Ａ５、Ｂ５間を接続するビアＶ８を配置する。
【００８０】
図１０（ｂ）は、作成されたリファレンス乗換モデル２３ｇを示す図である。
リファレンス乗換モデル２３ｇは、リファレンスモデル２３ｆとリファレンスモデル２３ｅとを有している。
【００８１】
リファレンスモデル２３ｆは、領域Ａ６、Ａ７にスリット２３１ｆが配置されている。スリット２３１ｆおよびビアＶ７、Ｖ８が配置された結果、レシーバ３２が出力するリターン電流は、図１０（ｂ）の点線の矢印で示すように、コンデンサＣ４、エリアＡ８、ビアＶ７、エリアＢ８、Ｂ７、Ｂ６、Ｂ５、ビアＶ８、エリアＡ５、コンデンサＣ１を経由してドライバ３１に戻る。
【００８２】
次に、半導体モジュールの修正処理の一例を説明する。
図１１は、半導体モジュールの修正処理の一例を示す図である。
図１１では、半導体モジュールメーカーから提供されたＥＢＤ（Electrical Board Description Model）等を含むＩＢＩＳモデルのトポロジ６０に基づいて、モデル修正部１５が半導体モジュールを修正する例を示している。
【００８３】
トポロジ６０は、理想的なＧＮＤをリファレンスとの接続ポイントを構成するノードＮ１〜Ｎ６を有している。
モデル修正部１５は、前述した方法で作成したリファレンス迂回モデル２３ｈと、ノードＮ１〜Ｎ６とを接続する。
【００８４】
以上述べたように、設計支援装置１０によれば、プリント基板の実装設計データが存在しなくてもプリント基板のリファレンスモデルを作成することで、信号出力側の半導体モジュールから信号入力側の半導体モジュールに至るまでのリターン電流経路を考慮した設計対象回路を作成することができる。
【００８５】
これにより、例えば設計初期のトポロジ検討段階で、リターン電流の迂回を考慮した設計条件（スリット制限等）を検証することができる。
また、設計支援装置１０による上記処理は、例えば、異なった電源を跨ぐような多電源プリント基板の設計検証や、デジタル信号とアナログ信号との混在等の理由でＧＮＤが分離されているプリント基板の設計検証や、搭載条件が制限されている部品の設計検証（例えば、オシレータのＧＮＤ分離検討）等を行う場合に用いることができる。
【００８６】
なお、設計支援装置１０が行った処理が、複数の装置によって分散処理されるようにしてもよい。例えば、１つの装置が、モデル修正処理までを行ってプリント基板、半導体パッケージ、半導体モジュールについて修正したモデルを生成しておき、他の装置が、そのモデルを接続して設計対象回路を作成するようにしてもよい。
【００８７】
以上、本発明の設計支援装置、設計支援方法および設計支援プログラムを、図示の実施の形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、本発明に、他の任意の構成物や工程が付加されていてもよい。
【００８８】
また、本発明は、前述した各実施の形態のうちの、任意の２以上の構成（特徴）を組み合わせたものであってもよい。
なお、上記の処理機能は、コンピュータによって実現することができる。その場合、設計支援装置１、１０が有すべき機能の処理内容を記述したプログラムが提供される。そのプログラムをコンピュータで実行することにより、上記処理機能がコンピュータ上で実現される。処理内容を記述したプログラムは、コンピュータで読み取り可能な記録媒体に記録しておくことができる。コンピュータで読み取り可能な記録媒体としては、磁気記憶装置、光ディスク、光磁気記録媒体、半導体メモリ等が挙げられる。磁気記憶装置には、ハードディスク装置（ＨＤＤ）、フレキシブルディスク（ＦＤ）、磁気テープ等が挙げられる。光ディスクには、ＤＶＤ、ＤＶＤ−ＲＡＭ、ＣＤ−ＲＯＭ／ＲＷ等が挙げられる。光磁気記録媒体には、ＭＯ（Magneto-Optical disk）等が挙げられる。
【００８９】
プログラムを流通させる場合には、例えば、そのプログラムが記録されたＤＶＤ、ＣＤ−ＲＯＭなどの可搬型記録媒体が販売される。また、プログラムをサーバコンピュータの記憶装置に格納しておき、ネットワークを介して、サーバコンピュータから他のコンピュータにそのプログラムを転送することもできる。
【００９０】
プログラムを実行するコンピュータは、例えば、可搬型記録媒体に記録されたプログラムもしくはサーバコンピュータから転送されたプログラムを、自己の記憶装置に格納する。そして、コンピュータは、自己の記憶装置からプログラムを読み取り、プログラムに従った処理を実行する。なお、コンピュータは、可搬型記録媒体から直接プログラムを読み取り、そのプログラムに従った処理を実行することもできる。また、コンピュータは、ネットワークを介して接続されたサーバコンピュータからプログラムが転送されるごとに、逐次、受け取ったプログラムに従った処理を実行することもできる。
【００９１】
また、上記の処理機能の少なくとも一部を、ＤＳＰ（Digital Signal Processor）、ＡＳＩＣ（Application Specific Integrated Circuit）、ＰＬＤ（Programmable Logic Device）などの電子回路で実現することもできる。
【００９２】
以上の第１〜第２の実施の形態に関し、さらに以下の付記を開示する。
（付記１） 複数の層を有する基板モデルの所定の層に配置される一対の信号伝送回路モデルの信号伝送に関連する範囲を、電源層およびグランド層から抽出する抽出部と、
与えられる制約条件に基づいて、前記抽出部により抽出された前記範囲を加工した層モデルを作成する作成部と、
作成された前記層モデルに基づいて、前記基板モデルを修正する修正部と、
を有することを特徴とする設計支援装置。
【００９３】
（付記２） 前記抽出部は、前記信号伝送回路間を伝送する信号により発生する電磁界の影響を受ける範囲を抽出することを特徴とする付記１記載の設計支援装置。
（付記３） 前記抽出部は、表皮効果を考慮した電流分布が所定値以上の範囲を抽出することを特徴とする付記２記載の設計支援装置。
【００９４】
（付記４） 前記抽出部は、前記信号伝送回路モデルを配置する層に最も近いＶＤＤ層およびＧＮＤ層を抽出することを特徴とする付記１記載の設計支援装置。
（付記５） 前記作成部は、入力されるスリットの条件に応じて、リターン電流が前記スリットを回避する前記層モデルを作成することを特徴とする付記１記載の設計支援装置。
【００９５】
（付記６） 前記作成部は、入力される前記電源層およびグランド層以外の他の層を経由する条件に応じて、リターン電流が前記複数の層に跨って流れる前記層モデルを作成することを特徴とする付記１記載の設計支援装置。
【００９６】
（付記７） 複数の層を有する基板モデルの所定の層に配置される一対の信号伝送回路モデルの信号伝送に関連する範囲を、電源層およびグランド層から抽出し、
与えられる制約条件に基づいて、抽出された前記範囲を加工した層モデルを作成し、
作成された前記層モデルに基づいて、前記基板モデルを修正する、
ことを特徴とする設計支援方法。
【００９７】
（付記８） コンピュータに、
複数の層を有する基板モデルの所定の層に配置される一対の信号伝送回路モデルの信号伝送に関連する範囲を、電源層およびグランド層から抽出する抽出手順、
与えられる制約条件に基づいて、前記抽出手順により抽出された前記範囲を加工した層モデルを作成する作成手順、
作成された前記層モデルに基づいて、前記基板モデルを修正する修正手順、
を実行させることを特徴とする設計支援プログラム。
【符号の説明】
【００９８】
１、１０ 設計支援装置
１ａ 抽出部
１ｂ 作成部
１ｃ 修正部
２、４ 基板モデル
２ａ、２ｂ、２ｃ 層
２ｄ 範囲
２ｅ、２３１ｂ、２３１ｆ スリット
３ａ、３ｂ 信号伝送回路モデル
３ｃ 信号線
１１ 層構成条件受付部
１２ 配置条件判定部
１３ リファレンス切り出し範囲抽出部
１４ リファレンスモデル作成部
１５ モデル修正部
１６ モデル接続部
２０、５０ 設計対象回路
２１ 信号層
２１１ 信号線
２２ ＧＮＤ層
２３ 切り出し領域
２３ａ、２３ｂ、２３ｅ、２３ｆ リファレンスモデル
２３ｃ 仮想リファレンスモデル
２３ｄ、２３ｈ リファレンス迂回モデル
２３ｇ リファレンス乗換モデル
３０、６０ トポロジ
３１ ドライバ
３２ レシーバ
３３、３４、３５ トポロジモデル
５１ プリント基板モデル
５１ａ〜５１ｄ 層
５２ａ、５２ｂ 半導体パッケージモデル
５２１ａ、５２１ｂ 半導体モジュールモデル
Ｃ１〜Ｃ４ コンデンサ
Ｖ１〜Ｖ８ ビア
【技術分野】
【０００１】
本発明は設計支援装置、設計支援方法および設計支援プログラムに関する。
【背景技術】
【０００２】
複数の積層基板を有する半導体集積回路等において信号の伝送が行われると、電源層またはグランド（ＧＮＤ）層に信号電流とは逆方向に電流（以下「リターン電流」と言う）が流れることが知られている。
【０００３】
電源層またはＧＮＤ層にスリットが存在する等の理由により、リターン電流の経路が信号電流の経路と一致しない箇所では、電磁界が不連続となる上、この箇所から電磁界が広がる。従って、リターン電流の経路が、信号伝送の経路から外れると、ノイズが発生することが知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−２２６５６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年、半導体集積回路の機能の増加により、回路内の信号数が増えた結果、半導体集積回路の消費電流が増大している。また、回路動作の高速化によりタイミングマージンが減少する傾向にある。
【０００６】
回路設計において、リターン電流の経路を考慮した回路シミュレーションを行って、リターン電流と信号電流との不一致により発生するノイズが設計対象の回路の動作に与える影響を事前に検証しておくことが好ましい。
【０００７】
リターン電流経路を考慮した回路シミュレーションを行う際には、設計対象の回路の全ての電流の経路の情報を入手して行う方法は知られている。
しかしながら、設計の初期段階では、全ての経路情報を入手することが困難な場合がある。
【０００８】
本発明はこのような点に鑑みてなされたものであり、比較的少ない情報で設計対象の回路の検証を可能とする設計支援装置、設計支援方法および設計支援プログラムを提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、開示の設計支援装置が提供される。この設計支援装置は、抽出部と、作成部と、修正部とを有している。
抽出部は、複数の層を有する基板モデルの所定の層に配置される一対の信号伝送回路モデルの信号伝送に関連する範囲を、電源層およびグランド層から抽出する。
【００１０】
作成部は、与えられる制約条件に基づいて、抽出部により抽出された範囲を加工した層モデルを作成する。
修正部は、作成された層モデルに基づいて、基板モデルを修正する。
【発明の効果】
【００１１】
比較的少ない情報で設計対象の回路の検証を可能とする。
【図面の簡単な説明】
【００１２】
【図１】第１の実施の形態の設計支援装置の概要を示す図である。
【図２】第２の実施の形態の設計支援装置のハードウェアの一構成例を示す図である。
【図３】第２の実施の形態の設計支援装置の機能を示すブロック図である。
【図４】設計対象回路の一例を示す図である。
【図５】設計支援装置の全体処理を示すフローチャートである。
【図６】プリント基板モデル修正処理を示すフローチャートである。
【図７】リファレンス切り出し範囲の抽出を説明する図である。
【図８】切り出し範囲で作成したリファレンスモデルの一例を示す図である。
【図９】リファレンス迂回モデルの作成例を示す図である。
【図１０】リファレンス乗換モデルの作成例を示す図である。
【図１１】半導体モジュールの修正処理の一例を示す図である。
【発明を実施するための形態】
【００１３】
以下、実施の形態を、図面を参照して詳細に説明する。
まず、実施の形態の設計支援装置について説明し、その後、実施の形態をより具体的に説明する。
【００１４】
＜第１の実施の形態＞
図１は、第１の実施の形態の設計支援装置の概要を示す図である。
実施の形態の設計支援装置（コンピュータ）１は、回路間で伝送される信号波形にノイズが与える影響をシミュレーションにより検証するモデルを作成する装置である。
【００１５】
設計支援装置１は、抽出部１ａと、作成部１ｂと、修正部１ｃとを有している。
抽出部１ａは、複数の層を有する基板モデルの所定の層に配置される一対の信号伝送回路モデルの信号伝送に関連する範囲を、電源層およびグランド層から抽出する。
【００１６】
基板モデルとしては、例えば、ドライバＩ／Ｏ、レシーバＩ／Ｏを配置する基板モデルや、ドライバのパッケージ、レシーバのパッケージの基板モデルや、プリント基板（ＰＣＢ）の基板モデル等が挙げられる。
【００１７】
図１では、基板モデル２を図示している。基板モデル２は、紙面手前側から紙面奧側に向かって層２ａ、２ｂ、２ｃを有している。層２ａ上には、一対の信号伝送回路モデル３ａ、３ｂが配置されている。層２ｂは、層２ａに隣接する層であり、例えば、ＧＮＤ層である。また、層２ｃは、層２ｂに隣接する層であり、例えばＧＮＤ層である。なお、図１では説明の都合上、電源層の図示を省略している。
【００１８】
信号伝送回路モデル３ａ、３ｂの各信号入出力端子は、信号線３ｃによって接続されている。また、信号伝送回路モデル３ａ、３ｂのＧＮＤ端子は、図示しないビア（ｖｉａ）により層２ｂに接続されている。
【００１９】
信号伝送回路モデル３ａから信号伝送回路モデル３ｂに信号線３ｃを介して信号が伝送される場合、リターン電流は、信号伝送回路モデル３ｂ、層２ａのＧＮＤ線、ビア、層２ｂ、ビア、層２ａのＧＮＤ線、信号伝送回路モデル３ａの順に流れる。
【００２０】
抽出部１ａは、例えば、信号線３ｃを伝送する信号により発生する電磁界の影響を受ける層２ｂの所定範囲２ｄを抽出することができる。
作成部１ｂは、与えられる制約条件に基づいて、抽出部１ａにより抽出された範囲２ｄを加工した層モデルを作成する。例えば、範囲２ｄにスリットが存在し、層２ｂ内にてスリットを迂回する経路を作成するという制約条件が与えられた場合、作成部１ｂは、リターン電流が、層２ｂ内でスリット２ｅを迂回する層モデルを作成する。図１では、範囲２ｄを２つに分割するようにスリット２ｅが存在する場合を示している。この場合、作成部１ｂは、スリット２ｅ部分を切り抜いた層２ｂの層モデル２ｆを作成することができる。
【００２１】
また、図示していないが、他の例として、範囲２ｄにスリットが存在し、他の層２ｃを経由してスリットを迂回する経路を作成するという制約条件が与えられた場合、作成部１ｂは、他の層２ｃを経由してスリット２ｅを迂回する層モデルを作成することができる。
【００２２】
修正部１ｃは、作成された層モデル２ｆに基づいて、基板モデル２を修正する。
図１では、基板モデル２を修正した結果、スリット２ｅ部分を切り抜いた層２ｂのモデルを備える基板モデル４を図示している。
【００２３】
設計者は、この基板モデル４に対し、ノイズの発生を検証することで、リターン電流の迂回を考慮した検証結果を得ることができる。すなわち、基板モデル２に対するリターン電流経路の情報を予め入手しておかなくてもノイズの発生を検証することができる。
【００２４】
なお、抽出部１ａ、作成部１ｂ、修正部１ｃは、設計支援装置１が有するＣＰＵ（Central Processing Unit）が備える機能により実現することができる。また、抽出部１ａ、作成部１ｂ、修正部１ｃが処理を行う過程で一時的に作成したデータおよび処理を行った結果得られたデータは、設計支援装置１が有するＲＡＭ（Random Access Memory）やＨＤＤ（ＨＤＤ:Hard Disk Drive）等が備えるデータ記憶領域に記憶することができる。
【００２５】
以下、実施の形態をより具体的に説明する。
＜第２の実施の形態＞
図２は、第２の実施の形態の設計支援装置のハードウェアの一構成例を示す図である。
【００２６】
設計支援装置１０は、ＣＰＵ１０１によって装置全体が制御されている。ＣＰＵ１０１には、バス１０８を介してＲＡＭ１０２と複数の周辺機器が接続されている。
ＲＡＭ１０２は、設計支援装置１０の主記憶装置として使用される。ＲＡＭ１０２には、ＣＰＵ１０１に実行させるＯＳ（Operating System）のプログラムやアプリケーションプログラムの少なくとも一部が一時的に格納される。また、ＲＡＭ１０２には、ＣＰＵ１０１による処理に必要な各種データが格納される。
【００２７】
バス１０８に接続されている周辺機器としては、ＨＤＤ１０３、グラフィック処理装置１０４、入力インタフェース１０５、光学ドライブ装置１０６、および通信インタフェース１０７がある。
【００２８】
ＨＤＤ１０３は、内蔵したディスクに対して、磁気的にデータの書き込みおよび読み出しを行う。ＨＤＤ１０３は、設計支援装置１０の二次記憶装置として使用される。ＨＤＤ１０３には、ＯＳのプログラム、アプリケーションプログラム、および各種データが格納される。なお、二次記憶装置としては、フラッシュメモリなどの半導体記憶装置を使用することもできる。
【００２９】
グラフィック処理装置１０４には、モニタ１０４ａが接続されている。グラフィック処理装置１０４は、ＣＰＵ１０１からの命令に従って、画像をモニタ１０４ａの画面に表示させる。モニタ１０４ａとしては、ＣＲＴ（Cathode Ray Tube）を用いた表示装置や液晶表示装置等が挙げられる。
【００３０】
入力インタフェース１０５には、キーボード１０５ａとマウス１０５ｂとが接続されている。入力インタフェース１０５は、キーボード１０５ａやマウス１０５ｂから送られてくる信号をＣＰＵ１０１に送信する。なお、マウス１０５ｂは、ポインティングデバイスの一例であり、他のポインティングデバイスを使用することもできる。他のポインティングデバイスとしては、タッチパネル、タブレット、タッチパッド、トラックボール等が挙げられる。
【００３１】
光学ドライブ装置１０６は、レーザ光などを利用して、光ディスク２００に記録されたデータの読み取りを行う。光ディスク２００は、光の反射によって読み取り可能なようにデータが記録された可搬型の記録媒体である。光ディスク２００には、ＤＶＤ（Digital Versatile Disc）、ＤＶＤ−ＲＡＭ、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory）、ＣＤ−Ｒ（Recordable）／ＲＷ（ReWritable）等が挙げられる。
【００３２】
通信インタフェース１０７は、ネットワーク１００に接続されている。通信インタフェース１０７は、ネットワーク１００を介して、他のコンピュータまたは通信機器との間でデータの送受信を行う。
【００３３】
以上のようなハードウェア構成によって、本実施の形態の処理機能を実現することができる。
このようなハードウェア構成の設計支援装置１０内には、以下のような機能が設けられる。
【００３４】
図３は、第２の実施の形態の設計支援装置の機能を示すブロック図である。
設計支援装置１０は、層構成条件受付部１１と、配置条件判定部１２と、リファレンス切り出し範囲抽出部１３と、リファレンスモデル作成部１４と、モデル修正部１５と、モデル接続部１６とを有している。
【００３５】
層構成条件受付部１１は、設計者のキーボード１０５ａやマウス１０５ｂ等を用いた設計対象回路の層の構成条件に関する入力を受け付ける。設計対象回路としては、プリント基板（ＰＣＢ）、半導体パッケージ、半導体モジュールおよびこれらの任意の組み合わせ等が挙げられる。
【００３６】
図４は、設計対象回路の一例を示す図である。
図４に示す設計対象回路５０は、プリント基板と、半導体パッケージとを組み合わせた回路である。すなわち、設計対象回路５０は、層５１ａ、５１ｂ、５１ｃ、５１ｄで構成されるプリント基板モデル５１と、層５１ａ上に配置された半導体パッケージモデル５２ａ、５２ｂとを有している。
【００３７】
層５１ａは、信号配線パターンとＧＮＤパターンとが混在した層である。層５１ｃは、いわゆるベタＧＮＤ層を構成している。層５１ｄは、信号配線パターンが配置された信号層である。
【００３８】
半導体パッケージモデル５２ａは、半導体モジュールモデル５２１ａを有している。半導体パッケージモデル５２ｂは、半導体モジュールモデル５２１ｂを有している。
半導体モジュールモデル５２１ａは、半導体パッケージモデル５２ａ内の信号線を介して信号を半導体モジュールモデル５２１ｂに出力する。
【００３９】
また、図４には、層５１ａと層５１ｄを電気的に接続するビアＶ１〜Ｖ４と、層５１ａと層５１ｃを電気的に接続するビアＶ５、Ｖ６を図示している。ビアＶ５は、ビアＶ１、Ｖ２の近傍に、ビアＶ１、Ｖ２に沿って配置されている。ビアＶ６は、ビアＶ３、Ｖ４の近傍に、ビアＶ３、Ｖ４に沿って配置されている。
【００４０】
半導体モジュールモデル５２１ａから半導体モジュールモデル５２１ｂに信号を伝送する場合、半導体モジュールモデル５２１ａ、半導体パッケージモデル５２ａの信号線、層５１ａに設けられた信号線、ビアＶ５、層５１ｄ、ビアＶ６、層５１ａに設けられた信号線、半導体パッケージモデル５２ｂの信号線、半導体モジュールモデル５２１ｂの順に信号が伝送される。
【００４１】
信号配線パターンが配置された信号層の直上または直下にＧＮＤ層を設けた場合、リターン電流は、信号線の直上または直下のＧＮＤ層を流れる性質を有している。
従って、リターン電流は、半導体モジュールモデル５２１ｂ、半導体パッケージモデル５２ｂの信号線、層５１ａに設けられた信号線、ビアＶ３、Ｖ４、層５１ｃ、ビアＶ１、Ｖ２、層５１ａに設けられた信号線、半導体パッケージモデル５２ａの信号線、半導体モジュールモデル５２１ａの順に流れる。
【００４２】
ここで、層５１ｃには、スリット５１１ｃが設けられている。このスリット５１１ｃによりリターン電流は、スリット５１１ｃに沿って流れるため、スリット５１１ｃの近傍で、リターン電流の経路は、信号の伝送経路と異なり、電流の流れるループ面積が大きくなり、ループから放射される電磁波も大きくなっている。設計支援装置１０は、ループから放射される電磁波による設計対象回路５０へのノイズの影響を検証できる電源層およびグランド層のモデル（以下、リファレンスモデルと言う）を作成する。
【００４３】
設計対象回路５０を例として挙げた設計対象回路のモデルの作成に際し、設計支援装置１０は、プリント基板、半導体パッケージ、半導体モジュールそれぞれについて、リファレンスモデルを作成する作業を行う。
【００４４】
以下、プリント基板のリファレンスモデルを作成する場合を例に説明する。
再び図３に戻って説明する。
配置条件判定部１２は、層構成条件受付部１１が受け付けた設計対象回路のプリント基板の配置条件が存在するか否かを判断する。この判断は、例えば、設計者により設計対象回路に関連づけられた実装設計データのリンク箇所が指定されたか等により、行うことができる。
【００４５】
そして、配置条件判定部１２は、実装設計データが存在する場合は、その実装設計データをリファレンス切り出し範囲抽出部１３に送る。他方、実装設計データが存在しない場合は、設計者によるプリント基板上に配置されるトポロジのトポロジ条件、素子の動作を表す素子モデルの割り付け、およびトポロジの動作周波数の入力を受け付ける。そして、受け付けたこれらのデータをリファレンス切り出し範囲抽出部１３に送る。
【００４６】
ここで、トポロジとは、トランジスタや抵抗等、素子のつながり方を言う。また、トポロジ条件とは、トポロジに対して、配線長を指定した条件である。
また、素子モデルの動作の記述は、ＩＢＩＳ（I/O Buffer Information Specification）等を用いることができる。
【００４７】
リファレンス切り出し範囲抽出部１３は、層構成条件受付部１１が受け付けた設計対象回路のＶＤＤ層およびＧＮＤ層から、リファレンスモデルを作成するリファレンスの切り出し範囲を抽出する。以下、説明の便宜上、ＧＮＤ層の切り出し範囲を抽出した場合を例に説明する。
【００４８】
リファレンス切り出し範囲抽出部１３は、実装設計データを配置条件判定部１２から受け取った場合には、実装設計データに含まれる配置条件から配線経路（マンハッタン長）、およびリファレンスの切り出し範囲を抽出する。
【００４９】
他方、リファレンス切り出し範囲抽出部１３は、トポロジ条件等を配置条件判定部１２から受け取った場合には、ドライバ素子の立ち上がり時間または動作周波数条件に基づいて、電磁界ソルバでパターン断面の表皮効果によるＧＮＤ電流分布を求める。そして、ＧＮＤ層の指定した電流閾値以上の部位をリファレンスモデルの切り出し範囲として抽出する。
【００５０】
リファレンスモデル作成部１４は、抽出された切り出し範囲に基づいて、リファレンスモデルを作成する。そして、リファレンスモデル作成部１４は、設計者の条件指定に応じて、作成したリファレンスモデルを加工する。ここで、リファレンスモデル作成部１４は、実装設計データに基づいて、切り出し範囲を抽出した場合には、同一層内に異なる電源種別が存在する場合の電源分割条件が実装設計データに存在するか否かを判断する。そして、電源分割条件が存在しない場合に限り、作成したリファレンスモデルを加工する。
【００５１】
具体的には、リファレンスモデル作成部１４は、設計者による同一層内でのリターン電流の迂回指定および迂回箇所のトポロジモデルの指定（以下、「第１の指定」と言う）を受け付けると、作成したリファレンスモデルの指定されたトポロジモデルに対応する位置にスリットを配置したリファレンスモデル（以下、「リファレンス迂回モデル」と言う）を作成する。
【００５２】
また、リファレンスモデル作成部１４は、設計者による複数層に跨ったリターン電流の迂回指定およびトポロジモデルの指定（以下、「第２の指定」と言う）を受け付けると、作成したリファレンスモデルに一番近い設計対象回路のＧＮＤ層を特定する。そして、リファレンスモデル作成部１４は、特定したＧＮＤ層の、作成したリファレンスモデルに対応する部位を切り出したリファレンスモデルを作成する。そして、リファレンスモデル作成部１４は、トポロジモデルの指定に基づいて、作成したリファレンスモデル間にビアを配置する。そして、リファレンスモデル作成部１４は、作成したリファレンスモデルのトポロジモデルに対応する部位にスリットを配置し、リファレンスモデル間を、配置したビアで接続したリファレンスモデル（以下、「リファレンス乗換モデル」と言う）を作成する。
【００５３】
モデル修正部１５は、リファレンスモデル作成部１４が作成したリファレンスモデルに基づいて、設計対象回路を修正する。
具体的には、モデル修正部１５は、リファレンスモデルとして理想グランドが接続されている設計対象回路のトポロジモデルの接続ポイントに、リファレンスモデル作成部１４が作成したリファレンス迂回モデルまたはリファレンス乗換モデルを接続する。
【００５４】
また、モデル修正部１５は、電源分割条件が存在する場合には、リファレンスモデルとして理想グランドが接続されている設計対象回路のトポロジモデルの接続ポイントに、電源分割条件を反映させたリファレンスモデルを接続する。
【００５５】
以上、プリント基板のリファレンスモデルを作成する場合を例に説明したが、素子モデル、半導体パッケージモデル、半導体モジュールモデルについても、プリント基板のモデルを作成する場合と同様の方法でリファレンスモデルを作成することができる。なお、素子モデル、半導体パッケージモデル、半導体モジュールモデルについて、既存のトポロジが存在する場合は、設計者が設計対象回路のトポロジ条件、素子モデルの割り付け、およびトポロジの動作周波数の入力をする代わりに、既存のトポロジを使用してリファレンスモデルを作成することもできる。
【００５６】
そして、モデル接続部１６は、モデル修正部１５によって修正が施されたリファレンスモデルを備えた素子モデル、半導体パッケージモデル、半導体モジュールモデル、プリント基板モデルを接続する。この接続により、例えば設計対象回路５０であれば、半導体モジュールモデル５２１ａと半導体モジュールモデル５２１ｂ間の信号の電流経路およびリターン電流の経路の検証が可能となる。
【００５７】
なお、層構成条件受付部１１、配置条件判定部１２、リファレンス切り出し範囲抽出部１３、リファレンスモデル作成部１４、モデル修正部１５、およびモデル接続部１６が処理を行う過程で一時的に作成したデータおよび処理を行った結果得られたデータは、ＲＡＭ１０２やＨＤＤ１０３に記憶することができる。
【００５８】
次に、設計支援装置１０の全体処理を説明する。
図５は、設計支援装置の全体処理を示すフローチャートである。
［ステップＳ１］ 設計支援装置１０は、プリント基板モデルを修正するプリント基板モデル修正処理を行う。その後、ステップＳ２に遷移する。なお、プリント基板モデル修正処理については後述する。
【００５９】
［ステップＳ２］ 設計支援装置１０は、半導体パッケージモデルを修正する半導体パッケージモデル修正処理を行う。なお、プリント基板モデル修正処理については後述する。
【００６０】
［ステップＳ３］ 設計支援装置１０は、半導体モジュールモデルを修正する半導体モジュールモデル修正処理を行う。なお、プリント基板モデル修正処理については後述する。
【００６１】
［ステップＳ４］ 設計支援装置１０は、ステップＳ１〜ステップＳ３にて処理したプリント基板モデル、半導体パッケージモデルおよび半導体モジュールモデルを接続し、信号出力側の半導体モジュールモデルから信号入力側の半導体モジュールモデルに至るまでの信号の電流経路とリターン電流経路を作成する。その後、全体処理を終了する。
【００６２】
以上で、全体処理の説明を終了する。
次に、ステップＳ１のプリント基板モデル修正処理を説明する。
図６は、プリント基板モデル修正処理を示すフローチャートである。
【００６３】
［ステップＳ１１］ 層構成条件受付部１１は、設計者による層構成の条件指定を受け付ける。その後、ステップＳ１２に遷移する。
［ステップＳ１２］ 配置条件判定部１２は、プリント基板の配置条件が存在するか否かを判断する。配置条件の存在は、例えば実装設計データの有無により判断することができる。存在すると判断した場合は、ステップＳ１９に遷移する。存在しないと判断した場合は、ステップＳ１３に遷移する。
【００６４】
［ステップＳ１３］ 配置条件判定部１２は、トポロジ条件の入力を受け付ける。その後、ステップＳ１４に遷移する。
［ステップＳ１４］ リファレンス切り出し範囲抽出部１３は、前述した電磁界ソルバの解析結果に基づいて、信号配線の直上または直下に位置するＶＤＤ層およびＧＮＤ層の切り出し範囲を抽出する。その後、ステップＳ１５に遷移する。
【００６５】
［ステップＳ１５］ リファレンスモデル作成部１４は、切り出し範囲のリファレンスモデルを作成する。そして、作成されたリファレンスモデルへの設計者によるリターン電流の迂回指定および迂回箇所のトポロジモデルの指定（第１の指定）を受け付けたか否かを判断する。第１の指定を受け付けた場合（ステップＳ１５のＹｅｓ）、ステップＳ１６に遷移する。第１の指定を受け付けていない場合（ステップＳ１５のＮｏ）、ステップＳ１７に遷移する。
【００６６】
［ステップＳ１６］ リファレンスモデル作成部１４は、リファレンス迂回モデルを作成する。その後、ステップＳ１７に遷移する。
［ステップＳ１７］ リファレンスモデル作成部１４は、ステップＳ１５にて作成されたリファレンスモデルへの設計者による層の乗り換え指定およびトポロジモデルの指定（第２の指定）を受け付けたか否かを判断する。第２の指定を受け付けた場合（ステップＳ１７のＹｅｓ）、ステップＳ１８に遷移する。第２の指定を受け付けていない場合（ステップＳ１７のＮｏ）、ステップＳ２１に遷移する。
【００６７】
［ステップＳ１８］ リファレンスモデル作成部１４は、リファレンス乗換モデルを作成する。その後、ステップＳ２１に遷移する。
［ステップＳ１９］ リファレンス切り出し範囲抽出部１３は、配置条件から配置経路（マンハッタン長）およびリファレンス切り出し範囲を決定する。その後、ステップＳ２０に遷移する。
【００６８】
［ステップＳ２０］ リファレンスモデル作成部１４は、電源の違いによる切り出し範囲の分割条件が存在するか否かを判断する。分割条件が存在する場合は（ステップＳ２０のＹｅｓ）、ステップＳ２１に遷移する。分割条件が存在しない場合は（ステップＳ２０のＮｏ）、ステップＳ１４に遷移する。
【００６９】
［ステップＳ２１］ モデル修正部１５は、ステップＳ１６にて作成されたリファレンス迂回モデル、ステップＳ１８にて作成されたリファレンス乗換モデルまたは分割条件に基づいて、半導体パッケージモデルおよび半導体モジュールモデルを修正する。その後、プリント基板モデル修正処理を終了する。
【００７０】
以上で、プリント基板モデル修正処理の説明を終了する。
なお、図５のステップＳ２の半導体パッケージモデル修正処理およびステップＳ３の半導体モジュールモデル修正処理についても、プリント基板モデル修正処理と同様の方法で、行うことができる。
【００７１】
次に、ステップＳ１４のリファレンス切り出し範囲の抽出の具体例を説明する。
図７は、リファレンス切り出し範囲の抽出を説明する図である。
リファレンス切り出し範囲抽出部１３は、信号を伝送するドライバ素子の立ち上がり時間または動作周波数条件に基づいて、電磁界ソルバでパターン断面の表皮効果によるＧＮＤ電流分布を求める。
【００７２】
図７（ａ）は、設計対象回路２０の一部の平面図を示しており、図７（ｂ）は、図７（ａ）に示す設計対象回路のＡ−Ａ線での断面図（一部省略）である。
図７（ｂ）では、信号層２１に配置された信号線２１１の表皮効果によるＧＮＤ層２２の切り出し領域２３を図示している。切り出し領域２３は、予め指定された電流閾値以上の範囲を示している。リファレンス切り出し範囲抽出部１３は、切り出し領域２３をリファレンスの切り出し範囲とする。
【００７３】
図８は、切り出し範囲で作成したリファレンスモデルの一例を示す図である。
図８に示すようにリファレンスモデル２３ａは、トポロジ３０とコンデンサＣ１〜Ｃ４を介して接続されている。リファレンスモデル２３ａは、複数の抵抗成分とコイル成分とが接続されてモデル化されている。トポロジ３０は、ドライバ３１とレシーバ３２と、ドライバ３１とレシーバ３２間の信号線のインピーダンス成分および遅延時間を有する複数のトポロジモデル３３〜３５を有している。トポロジモデル３３〜３５は、信号線の距離に応じた抵抗値を有している。
【００７４】
以下、図８に示すように、リファレンスモデル２３ａを１２個の矩形の領域（エリア）Ａ１〜Ａ１２に区切る。
コンデンサＣ１は、領域Ａ５に接続されている。コンデンサＣ２は、領域Ａ６に接続されている。コンデンサＣ３は、領域Ａ７に接続されている。コンデンサＣ４は、領域Ａ８に接続されている。トポロジモデル３３は、平面視で、領域Ａ５、Ａ６上に位置している。トポロジモデル３４は、平面視で、領域Ａ６、Ａ７上に位置している。トポロジモデル３５は、平面視で、領域Ａ７、Ａ８上に位置している。
【００７５】
次に、リファレンス迂回モデルの一例を説明する。
図９は、リファレンス迂回モデルの作成例を示す図である。
リファレンスモデル作成部１４は、設計者による同一層内でのリターン電流の迂回指定および迂回箇所のトポロジモデル３４の指定を受け付けると、トポロジモデル３４に対応する領域Ａ６、Ａ７にスリットを配置したリファレンス迂回モデルを作成する。
【００７６】
図９（ｂ）は、作成されたリファレンス迂回モデル２３ｄを示す図である。
リファレンス迂回モデル２３ｄは、リファレンスモデル２３ｂと仮想リファレンスモデル２３ｃとを有している。
【００７７】
リファレンスモデル２３ｂは、領域Ａ６、Ａ７にスリット２３１ｂが配置されている。そして、リファレンスモデル２３ａの領域Ａ６、Ａ７に接続されていたコンデンサＣ２、Ｃ３が、無限遠の仮想リファレンスモデル２３ｃに接続されている。仮想リファレンスモデル２３ｃは、基準面が一様で、トポロジ３０に対し、無限大の距離を想定している。従って、仮想リファレンスモデル２３ｃは、リターン電流の経路には、ほとんど影響を与えない。
【００７８】
領域Ａ６、Ａ７にスリット２３１ｂが配置された結果、レシーバ３２が出力するリターン電流は、図９（ｂ）の点線の矢印で示すように、コンデンサＣ４、領域Ａ８、Ａ４、Ａ３、Ａ２、Ａ１、Ａ５、コンデンサＣ１を経由してドライバ３１に戻る。なお、上記リターン電流の経路は、最短距離を示す一例であり、リターン電流がコンデンサＣ４、領域Ａ８、Ａ１２、Ａ１１、Ａ１０、Ａ９、Ａ５、コンデンサＣ１を経由してドライバ３１に戻る経路を通る場合もある。
【００７９】
次に、リファレンス乗換モデルの一例を説明する。
図１０は、リファレンス乗換モデルの作成例を示す図である。
リファレンスモデル作成部１４は、設計者による複数層に跨ったリターン電流の迂回指定およびトポロジモデル３４の指定を受け付けると、乗り換え先のリファレンスモデルを設定する。図１０（ａ）では、リファレンスモデル作成部１４は、リファレンスモデル２３ａに一番近い設計対象回路のＧＮＤ層を特定する。そして、リファレンスモデル作成部１４は、特定したＧＮＤ層の、リファレンスモデル２３ａに対応する部位を切り出したリファレンスモデル２３ｅを作成する。以下、図１０（ａ）に示すように、リファレンスモデル２３ｅの、領域Ａ１〜Ａ１２に対応する領域をＢ１〜Ｂ１２とする。そして、リファレンスモデル作成部１４は、トポロジモデル３４の指定に基づいて、リファレンスモデル２３ａ、２３ｅ間にビアを配置する。図１０（ａ）では、トポロジモデル３４が指定された結果、リファレンスモデル２３ａの点線で囲った領域Ａ６、Ａ７を迂回するための領域Ａ８、Ｂ８間を接続するビアＶ７と、領域Ａ５、Ｂ５間を接続するビアＶ８を配置する。
【００８０】
図１０（ｂ）は、作成されたリファレンス乗換モデル２３ｇを示す図である。
リファレンス乗換モデル２３ｇは、リファレンスモデル２３ｆとリファレンスモデル２３ｅとを有している。
【００８１】
リファレンスモデル２３ｆは、領域Ａ６、Ａ７にスリット２３１ｆが配置されている。スリット２３１ｆおよびビアＶ７、Ｖ８が配置された結果、レシーバ３２が出力するリターン電流は、図１０（ｂ）の点線の矢印で示すように、コンデンサＣ４、エリアＡ８、ビアＶ７、エリアＢ８、Ｂ７、Ｂ６、Ｂ５、ビアＶ８、エリアＡ５、コンデンサＣ１を経由してドライバ３１に戻る。
【００８２】
次に、半導体モジュールの修正処理の一例を説明する。
図１１は、半導体モジュールの修正処理の一例を示す図である。
図１１では、半導体モジュールメーカーから提供されたＥＢＤ（Electrical Board Description Model）等を含むＩＢＩＳモデルのトポロジ６０に基づいて、モデル修正部１５が半導体モジュールを修正する例を示している。
【００８３】
トポロジ６０は、理想的なＧＮＤをリファレンスとの接続ポイントを構成するノードＮ１〜Ｎ６を有している。
モデル修正部１５は、前述した方法で作成したリファレンス迂回モデル２３ｈと、ノードＮ１〜Ｎ６とを接続する。
【００８４】
以上述べたように、設計支援装置１０によれば、プリント基板の実装設計データが存在しなくてもプリント基板のリファレンスモデルを作成することで、信号出力側の半導体モジュールから信号入力側の半導体モジュールに至るまでのリターン電流経路を考慮した設計対象回路を作成することができる。
【００８５】
これにより、例えば設計初期のトポロジ検討段階で、リターン電流の迂回を考慮した設計条件（スリット制限等）を検証することができる。
また、設計支援装置１０による上記処理は、例えば、異なった電源を跨ぐような多電源プリント基板の設計検証や、デジタル信号とアナログ信号との混在等の理由でＧＮＤが分離されているプリント基板の設計検証や、搭載条件が制限されている部品の設計検証（例えば、オシレータのＧＮＤ分離検討）等を行う場合に用いることができる。
【００８６】
なお、設計支援装置１０が行った処理が、複数の装置によって分散処理されるようにしてもよい。例えば、１つの装置が、モデル修正処理までを行ってプリント基板、半導体パッケージ、半導体モジュールについて修正したモデルを生成しておき、他の装置が、そのモデルを接続して設計対象回路を作成するようにしてもよい。
【００８７】
以上、本発明の設計支援装置、設計支援方法および設計支援プログラムを、図示の実施の形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、本発明に、他の任意の構成物や工程が付加されていてもよい。
【００８８】
また、本発明は、前述した各実施の形態のうちの、任意の２以上の構成（特徴）を組み合わせたものであってもよい。
なお、上記の処理機能は、コンピュータによって実現することができる。その場合、設計支援装置１、１０が有すべき機能の処理内容を記述したプログラムが提供される。そのプログラムをコンピュータで実行することにより、上記処理機能がコンピュータ上で実現される。処理内容を記述したプログラムは、コンピュータで読み取り可能な記録媒体に記録しておくことができる。コンピュータで読み取り可能な記録媒体としては、磁気記憶装置、光ディスク、光磁気記録媒体、半導体メモリ等が挙げられる。磁気記憶装置には、ハードディスク装置（ＨＤＤ）、フレキシブルディスク（ＦＤ）、磁気テープ等が挙げられる。光ディスクには、ＤＶＤ、ＤＶＤ−ＲＡＭ、ＣＤ−ＲＯＭ／ＲＷ等が挙げられる。光磁気記録媒体には、ＭＯ（Magneto-Optical disk）等が挙げられる。
【００８９】
プログラムを流通させる場合には、例えば、そのプログラムが記録されたＤＶＤ、ＣＤ−ＲＯＭなどの可搬型記録媒体が販売される。また、プログラムをサーバコンピュータの記憶装置に格納しておき、ネットワークを介して、サーバコンピュータから他のコンピュータにそのプログラムを転送することもできる。
【００９０】
プログラムを実行するコンピュータは、例えば、可搬型記録媒体に記録されたプログラムもしくはサーバコンピュータから転送されたプログラムを、自己の記憶装置に格納する。そして、コンピュータは、自己の記憶装置からプログラムを読み取り、プログラムに従った処理を実行する。なお、コンピュータは、可搬型記録媒体から直接プログラムを読み取り、そのプログラムに従った処理を実行することもできる。また、コンピュータは、ネットワークを介して接続されたサーバコンピュータからプログラムが転送されるごとに、逐次、受け取ったプログラムに従った処理を実行することもできる。
【００９１】
また、上記の処理機能の少なくとも一部を、ＤＳＰ（Digital Signal Processor）、ＡＳＩＣ（Application Specific Integrated Circuit）、ＰＬＤ（Programmable Logic Device）などの電子回路で実現することもできる。
【００９２】
以上の第１〜第２の実施の形態に関し、さらに以下の付記を開示する。
（付記１） 複数の層を有する基板モデルの所定の層に配置される一対の信号伝送回路モデルの信号伝送に関連する範囲を、電源層およびグランド層から抽出する抽出部と、
与えられる制約条件に基づいて、前記抽出部により抽出された前記範囲を加工した層モデルを作成する作成部と、
作成された前記層モデルに基づいて、前記基板モデルを修正する修正部と、
を有することを特徴とする設計支援装置。
【００９３】
（付記２） 前記抽出部は、前記信号伝送回路間を伝送する信号により発生する電磁界の影響を受ける範囲を抽出することを特徴とする付記１記載の設計支援装置。
（付記３） 前記抽出部は、表皮効果を考慮した電流分布が所定値以上の範囲を抽出することを特徴とする付記２記載の設計支援装置。
【００９４】
（付記４） 前記抽出部は、前記信号伝送回路モデルを配置する層に最も近いＶＤＤ層およびＧＮＤ層を抽出することを特徴とする付記１記載の設計支援装置。
（付記５） 前記作成部は、入力されるスリットの条件に応じて、リターン電流が前記スリットを回避する前記層モデルを作成することを特徴とする付記１記載の設計支援装置。
【００９５】
（付記６） 前記作成部は、入力される前記電源層およびグランド層以外の他の層を経由する条件に応じて、リターン電流が前記複数の層に跨って流れる前記層モデルを作成することを特徴とする付記１記載の設計支援装置。
【００９６】
（付記７） 複数の層を有する基板モデルの所定の層に配置される一対の信号伝送回路モデルの信号伝送に関連する範囲を、電源層およびグランド層から抽出し、
与えられる制約条件に基づいて、抽出された前記範囲を加工した層モデルを作成し、
作成された前記層モデルに基づいて、前記基板モデルを修正する、
ことを特徴とする設計支援方法。
【００９７】
（付記８） コンピュータに、
複数の層を有する基板モデルの所定の層に配置される一対の信号伝送回路モデルの信号伝送に関連する範囲を、電源層およびグランド層から抽出する抽出手順、
与えられる制約条件に基づいて、前記抽出手順により抽出された前記範囲を加工した層モデルを作成する作成手順、
作成された前記層モデルに基づいて、前記基板モデルを修正する修正手順、
を実行させることを特徴とする設計支援プログラム。
【符号の説明】
【００９８】
１、１０ 設計支援装置
１ａ 抽出部
１ｂ 作成部
１ｃ 修正部
２、４ 基板モデル
２ａ、２ｂ、２ｃ 層
２ｄ 範囲
２ｅ、２３１ｂ、２３１ｆ スリット
３ａ、３ｂ 信号伝送回路モデル
３ｃ 信号線
１１ 層構成条件受付部
１２ 配置条件判定部
１３ リファレンス切り出し範囲抽出部
１４ リファレンスモデル作成部
１５ モデル修正部
１６ モデル接続部
２０、５０ 設計対象回路
２１ 信号層
２１１ 信号線
２２ ＧＮＤ層
２３ 切り出し領域
２３ａ、２３ｂ、２３ｅ、２３ｆ リファレンスモデル
２３ｃ 仮想リファレンスモデル
２３ｄ、２３ｈ リファレンス迂回モデル
２３ｇ リファレンス乗換モデル
３０、６０ トポロジ
３１ ドライバ
３２ レシーバ
３３、３４、３５ トポロジモデル
５１ プリント基板モデル
５１ａ〜５１ｄ 層
５２ａ、５２ｂ 半導体パッケージモデル
５２１ａ、５２１ｂ 半導体モジュールモデル
Ｃ１〜Ｃ４ コンデンサ
Ｖ１〜Ｖ８ ビア
【特許請求の範囲】
【請求項１】
複数の層を有する基板モデルの所定の層に配置される一対の信号伝送回路モデルの信号伝送に関連する範囲を、電源層およびグランド層から抽出する抽出部と、
与えられる制約条件に基づいて、前記抽出部により抽出された前記範囲を加工した層モデルを作成する作成部と、
作成された前記層モデルに基づいて、前記基板モデルを修正する修正部と、
を有することを特徴とする設計支援装置。
【請求項２】
前記抽出部は、前記信号伝送回路間を伝送する信号により発生する電磁界の影響を受ける範囲を抽出することを特徴とする請求項１記載の設計支援装置。
【請求項３】
前記抽出部は、表皮効果を考慮した電流分布が所定値以上の範囲を抽出することを特徴とする請求項２記載の設計支援装置。
【請求項４】
前記作成部は、入力されるスリットの条件に応じて、リターン電流が前記スリットを回避する前記層モデルを作成することを特徴とする請求項１記載の設計支援装置。
【請求項５】
前記作成部は、入力される前記電源層およびグランド層以外の他の層を経由する条件に応じて、リターン電流が前記複数の層に跨って流れる前記層モデルを作成することを特徴とする請求項１記載の設計支援装置。
【請求項６】
複数の層を有する基板モデルの所定の層に配置される一対の信号伝送回路モデルの信号伝送に関連する範囲を、電源層およびグランド層から抽出し、
与えられる制約条件に基づいて、抽出された前記範囲を加工した層モデルを作成し、
作成された前記層モデルに基づいて、前記基板モデルを修正する、
ことを特徴とする設計支援方法。
【請求項７】
コンピュータに、
複数の層を有する基板モデルの所定の層に配置される一対の信号伝送回路モデルの信号伝送に関連する範囲を、電源層およびグランド層から抽出する抽出手順、
与えられる制約条件に基づいて、前記抽出手順により抽出された前記範囲を加工した層モデルを作成する作成手順、
作成された前記層モデルに基づいて、前記基板モデルを修正する修正手順、
を実行させることを特徴とする設計支援プログラム。
【請求項１】
複数の層を有する基板モデルの所定の層に配置される一対の信号伝送回路モデルの信号伝送に関連する範囲を、電源層およびグランド層から抽出する抽出部と、
与えられる制約条件に基づいて、前記抽出部により抽出された前記範囲を加工した層モデルを作成する作成部と、
作成された前記層モデルに基づいて、前記基板モデルを修正する修正部と、
を有することを特徴とする設計支援装置。
【請求項２】
前記抽出部は、前記信号伝送回路間を伝送する信号により発生する電磁界の影響を受ける範囲を抽出することを特徴とする請求項１記載の設計支援装置。
【請求項３】
前記抽出部は、表皮効果を考慮した電流分布が所定値以上の範囲を抽出することを特徴とする請求項２記載の設計支援装置。
【請求項４】
前記作成部は、入力されるスリットの条件に応じて、リターン電流が前記スリットを回避する前記層モデルを作成することを特徴とする請求項１記載の設計支援装置。
【請求項５】
前記作成部は、入力される前記電源層およびグランド層以外の他の層を経由する条件に応じて、リターン電流が前記複数の層に跨って流れる前記層モデルを作成することを特徴とする請求項１記載の設計支援装置。
【請求項６】
複数の層を有する基板モデルの所定の層に配置される一対の信号伝送回路モデルの信号伝送に関連する範囲を、電源層およびグランド層から抽出し、
与えられる制約条件に基づいて、抽出された前記範囲を加工した層モデルを作成し、
作成された前記層モデルに基づいて、前記基板モデルを修正する、
ことを特徴とする設計支援方法。
【請求項７】
コンピュータに、
複数の層を有する基板モデルの所定の層に配置される一対の信号伝送回路モデルの信号伝送に関連する範囲を、電源層およびグランド層から抽出する抽出手順、
与えられる制約条件に基づいて、前記抽出手順により抽出された前記範囲を加工した層モデルを作成する作成手順、
作成された前記層モデルに基づいて、前記基板モデルを修正する修正手順、
を実行させることを特徴とする設計支援プログラム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１２−４３０３３（Ｐ２０１２−４３０３３Ａ）
【公開日】平成２４年３月１日（２０１２．３．１）
【国際特許分類】
【出願番号】特願２０１０−１８１３１４（Ｐ２０１０−１８１３１４）
【出願日】平成２２年８月１３日（２０１０．８．１３）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２４年３月１日（２０１２．３．１）
【国際特許分類】
【出願日】平成２２年８月１３日（２０１０．８．１３）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]