超高速ＡＤ変換におけるビットアラインメント補正機構
【課題】 ＡＤ変換器から出力された複数ビットの量子化データをデジタル処理する場合におけるビットアラインメントを、高度なタイミング制御技術や、デマルチプレクサ素子のリセット回路を用いることなく実現する。
【解決手段】 ＡＤ変換器の識別不能領域（不感帯）に一致する電位の直流を入力信号としてＡＤ変換器に入力した場合における量子化データのビット分布が、ビットアラインメントが正しく達成されている場合のみ特定の値をとることを利用し、ＡＤ変換器から出力された複数ビットの量子化データについて、各ビット間の相対遅延を１サンプル時刻単位で変化させながら、そのビット分布を計測して、ビット分布が特定の値となる相対遅延量を検索することにより、ビットアラインメントが達成される。
【解決手段】 ＡＤ変換器の識別不能領域（不感帯）に一致する電位の直流を入力信号としてＡＤ変換器に入力した場合における量子化データのビット分布が、ビットアラインメントが正しく達成されている場合のみ特定の値をとることを利用し、ＡＤ変換器から出力された複数ビットの量子化データについて、各ビット間の相対遅延を１サンプル時刻単位で変化させながら、そのビット分布を計測して、ビット分布が特定の値となる相対遅延量を検索することにより、ビットアラインメントが達成される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高速ＡＤ変換器の出力をデジタルデータ出力部、もしくはデジタル信号処理部などのデジタル処理部に引き渡す際に、量子化ビット毎に異なる伝送遅延もしくは、量子化ビット毎に独立なデマルチプレクサによってシリアルパラレル変換される際に生じるビット間のズレを簡易な方法によって補正し、ビットアラインメントを達成するための、信号処理に関する。
【背景技術】
【０００２】
広帯域なアナログ信号を、サンプル周波数が数ＧＨｚに達する高速なＡＤ変換器によってアナログデジタル変換しデジタルデータ出力もしくはデジタル信号処理（以降、デジタル処理）を行う場合、ＡＤ変換器内部でサンプリングされ、２ビット以上のデジタル値に変換されたデータは、複数ビットのデータとしてビット毎に独立な信号線によってＡＤ変換器から出力され、後続のデジタル処理部に渡される。このような構成の例を図２に示す。この時、ＡＤ変換されたデータをデジタル処理部で正しく伝送、処理するためには、サンプリングされたデジタル値を構成する各ビットのデータ（２ビット量子化の場合はＭＳＢとＬＳＢ）を、ＡＤ変換器でサンプリングされた時点と同じ正しい組み合わせでデジタル処理部に送る必要がある。このように量子化ビットの組み合わせがサンプリング時刻に対して正しく整列されていることをビットアラインメントという。
【０００３】
一般にはＡＤ変換器から出力される複数ビットのデータは単一のクロックに同期して伝送されるため、デジタル処理部側でクロックに対して適切なタイミングで取り込めばビットアラインメントが損なわれることはないが、クロックの周期が１ナノ秒以下となるような高速なシステムの場合には、各ビットの伝送路における遅延時間の差などにより、正しいタイミングで取り込むことが困難となるためビットアラインメントが損なわれることがある。
【０００４】
また、一般的にはデジタル処理部の動作速度はそれほど高速ではなく、ＡＤ変換器から出力される高速なシリアルデータ出力をそのまま処理することはできないため、ＡＤ変換器のシリアルデータ出力をデマルチプレクサ（以下、ＤＥＭＵＸ）によって並列化し、より低速なクロック周波数に同期した複数のパラレルデータに変換する、シリアルパラレル変換を行うことが多い。この場合、ＡＤ変換器から出力される複数ビットのシリアルデータは、それぞれ独立なＤＥＭＵＸに入力される。このような構成の例を図３に示す。
【０００５】
一般的にＤＥＭＵＸは、入力のデータをＤＥＭＵＸ内部のカウンタ値によってｎビットの出力に振り分ける動作を行い、このカウンタの値をＤＥＭＵＸ位相と呼ぶ。ＤＥＭＵＸ位相の変動はもとのシリアルデータに対する遅延の変動と同じ作用をもつため、ビットアラインメントを正しく保つためには、複数ビットのシリアルデータが入力される全てのＤＥＭＵＸのＤＥＭＵＸ位相が完全に一致している必要がある。このため、共通のリセット信号を全てのＤＥＭＵＸに供給して、複数のＤＥＭＵＸを同時に初期化することでＤＥＭＵＸ位相を一致させる方式がとられる。このような方法で使用するためにリセット入力を備えたＤＥＭＵＸ素子のうち、比較的高速で動作するものもあるが（例えば非特許文献１参照）、その動作速度は２ＧＨｚ程度となっている。それを超える高速、例えば８ＧＨｚ以上の速度で動作するＤＥＭＵＸは、光通信用途のものが数多く存在するが（例えば非特許文献２参照）、それらは１ビットのデータにのみ対応しており、リセット入力を備えていないため、上記の方式でビットアラインメントを実現することはできない。
【非特許文献１】アトメル（Ａｔｍｅｌ）社 ＡＴ８４ＣＳ００１データシート
【非特許文献２】ビテッセ（Ｖｉｔｅｓｓｅ）社 ＶＳＣ１２３６カタログ
【０００６】
リセット入力を持たないＤＥＭＵＸ素子を使用して、複数のＤＥＭＵＸのＤＥＭＵＸ位相を合わせる方式が考案されている（特許文献１）。この方式では、複数の１：ｎＤＥＭＵＸから出力されるｎ分周クロック同士の時間位相差を検出し、その位相差が一定値以下になるように、各ＤＥＭＵＸに与えるクロック信号の位相を変化させることで、全ＤＥＭＵＸのＤＥＭＵＸ位相を一致させることができる。このようにＤＥＭＵＸ位相が一致した状態でＤＥＭＵＸの入力に複数ビットの量子化データを入力すれば、ＤＥＭＵＸから出力される並列データのビットアラインメントを達成することができる。
【特許文献１】特許公開２００６−３２４７５２
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図２に示されるような、ＡＤ変換器のシリアル出力を直接、デジタル処理部に入力する場合、クロック周期、つまりサンプリング周期が１ナノ秒以下となるような高速なシステムの場合には、ビットアラインメントを実現するためには、回路設計においてサンプリング周期の数分の１以下のピコ秒オーダーのタイミング制御が必要となり、コスト的に負担の大きいものとなる。
【０００８】
また、図３に示されるような、ＡＤ変換器のシリアル出力を、一旦低速なパラレルデータに変換してデジタル処理部に入力する場合、ＤＥＭＵＸのリセット入力を利用する従来の方式では、ＡＤ変換器のサンプリング周波数が高い場合、リセット入力を持つＤＥＭＵＸ素子の入手が困難であるため、ビットアラインメントの達成が困難である。
【０００９】
リセット入力を持つＤＥＭＵＸ素子を利用できる場合でも、リセット信号の入力をＤＥＭＵＸの入力クロック周期に対して十分に高速に行う必要があり、ＡＤ変換器のサンプリング周波数が高い場合には、リセット信号の発生および分配に多くのコストがかかり実現しにくい。
【００１０】
特許文献１に示されるような方式により、リセット入力を持たないＤＥＭＵＸによって複数のＤＥＭＵＸの位相を同期させることが可能であるが、この方式を採用するためにはＤＥＭＵＸに対して入力データと独立にクロックの位相だけを可変させる必要があるが、数ＧＨｚの動作速度を持ち一般的に入手可能な光通信用ＤＥＭＵＸ素子（例えば非特許文献２）は入力データそのものに重畳されたタイミング情報からクロックを生成し内部のＤＥＭＵＸ部を動作させる方式であり、独立なクロック入力を持たないため、この方式は採用できない。
【００１１】
従って、本発明が解決しようとする課題は、ＡＤ変換器から出力された複数ビットの量子化データをデジタル処理する場合におけるビットアラインメントを、サンプリング周期の数分の１以下の時間制度を持つ高速なタイミング制御技術や、リセット回路を持った高速なＤＥＭＵＸ素子を用いることなく実現することにある。
【課題を解決するための手段】
【００１２】
本発明は、ＡＤ変換器から出力されたデータの発生確率を解析・評価することでビットアライメントを達成する。無入力時に自然発生する小振幅のランダム雑音信号のビット分布を計測してアライメントを取るので、高速なタイミング制御技術やＤＥＭＵＸのリセット回路などの付加制御部をまったく必要としない超高速のアナログデジタル変換装置を実現可能としているところに特長がある。
【００１３】
通常、ＡＤ変換器のアナログ入力に、出力デジタル値がちょうど切り替わる閾値に相当する完全な直流電位を入力した場合、出力されるデジタル値は閾値の上下に位置する値がランダムに出力される。これは、アナログ入力の値がＡＤ変換器の識別不能領域（不感帯）にあり、ＡＤ変換器が出力デジタル値を一意に確定できないためである。
【００１４】
ＡＤ変換器の出力がオフセットバイナリコードである場合、ＡＤ変換器の入力に中心電位、つまり出力デジタル値の符号ビットがちょうど切り替わる閾値の不感帯に該当する電位を入力すると、出力されるデジタル値は、最上位ビットを符号ビットとすると、ちょうど符号ビットが切り替わる閾値の上下に位置する２つの値、つまり最小振幅の値のみとなり、例えば量子化ビット数が２ビットの場合、「０１」と「１０」のみとなる。一般に、広帯域なＡＤ変換器の入力は中心電位にバイアスされており、入力信号はＡＣ結合によりＡＤ変換器に接続されるため、入力信号を０Ｖに短絡するだけで簡単にこのような出力を得ることができる。
【００１５】
ＡＤ変換器でサンプリングされたデジタル値において、一定時間の間に含まれるデジタル値が、最小値から最大値までの各値について、どのような頻度で分布するかを示す指標をビット分布というが、上記のような試験信号をＡＤ変換した結果のビット分布は、ビットアラインメントが達成されていれば「０１」、および「１０」のみに分布し、他の値、つまり「００」と「１１」は全て０％となる。例として、図４に示されるような、「０１」と「１０」の間にある不感帯に一定電位を入力した場合、ビットアラインメントが達成されていればＡＤ変換器から出力されるデジタル値におけるＭＳＢとＬＳＢの組み合わせは、図５に示されるようになる。図５においてＡの区間におけるビット分布は、「００」が０％、「０１」が５０％、「１０」が５０％、「１１」が０％となっている。ここで重要なのは「００」および「１１」のビット分布が０％であることである。
【００１６】
ここで、ＡＤ変換器の出力をビット分布計測部導入するまでの間の遅延差やＤＥＭＵＸ位相の不一致（ＤＥＭＵＸ位相ずれ）によりビットアラインメントが崩れていた場合、計測されるビット分布に「０１」および「１０」以外の値が出現する。例として、ＬＳＢのデータが本来のタイミングよりも１サンプル分だけ前方にずれてしまった場合における、ＬＳＢとＭＳＢの組み合わせを図６に示す。図６においてＡの区間におけるビット分布は、「００」が２０％、「０１」が３０％、「１０」が２０％、「１１」が３０％であり、本来出現しないはずの「００」と「１１」にビットが分布している。この性質を利用すると、ＡＤ変換器の出力データのビット分布を計測することによって、ビットアラインメントが達成されているかどうかを判断することができる。
【００１７】
ここで、ビット分布計測部の前に、各量子化ビットについて独立にビット単位で遅延が加えられる遅延補正部を設け、その遅延量を、ＡＤ変換器からビット分布計測部までの間で想定される遅延差およびＤＥＭＵＸ位相ずれの範囲で変化させながらビット分布を計測してゆくと、遅延補正部で加えた遅延量が遅延差およびＤＥＭＵＸ位相ずれによる遅延量と一致した場合にのみ、「００」、「１１」のビット分布が０％となる特異点を示し、他の場合には、各ビット分布が一様な値を示す。従って、ビット分布が前者の値を示すような遅延補正の値を探すことによってビットアラインメントが達成できたことになる。
【００１８】
そこで、ＡＤ変換器の出力を、各量子化ビット間の遅延差やＤＥＭＵＸ位相の不一致を補正しないまま、デジタル処理部に導入し、デジタル処理部の内部において、遅延補正とビット分布計測を行い、前述のような手順によってビット分布が特異点となるような遅延補正を行い、その結果をそのまま本来のデジタル処理部に導入することにより、ビットアラインメントが達成された状態で正しいデジタル処理を行うことが可能となる。一般に高速なＡＤ変換器の出力は、シリアルデータのまま高速なＦＰＧＡ等のデバイスに導入されるか、若しくは、ＦＰＧＡ等の外部または内部のＤＥＭＵＸによりシリアルパラレル変換された後にＦＰＧＡ等の内部に構成されたデジタル処理部において必要なデジタル処理が行われる。このため、デジタル処理部と同一のＦＰＧＡ等の内部に遅延補正部とビット分布計測部を構成するか、ＤＥＭＵＸを経由して十分に低速になった後に遅延補正とビット分布計測を行えば、その後の本来のデジタル処理部へのデータ伝送はクロック同期による転送が確保できるため、においてビット間の遅延差やＤＥＭＵＸ位相ずれによるビットアラインメントが損なわれることはない。
【００１９】
上記では２ビット量子化の場合について示したが、３ビット以上の量子化ビット数の場合でも同様のことが言える。３ビット以上の場合、１４項のようにＡＤ変換器の入力に中心電位の不感帯に該当する電位を入力したときに得られる出力は、「０１１１・・・」、および「１０００・・・」に限定され、それ以外の値は出力されないが、ビットアラインメントが崩れていた場合には上記以外の値が出現する。したがって１７項および１８項と同様の手順により、ビット分布計測の結果として「０１１１・・・」および「１０００・・・」以外の値が０％となる特異点を探すことによりビットアラインメントの達成が可能となる。
【００２０】
これまでは、ＡＤ変換器の入力が０Ｖを中心電圧としている場合について説明したが、ＡＤ変換器の入力中心電圧が０Ｖでない場合においても、中心電圧の閾値に相当する直流電圧を入力すれば同様の効果が得られ、このためには入力部に簡単な定電圧発生部を設ければよい。
【００２１】
また、ＡＤ変換器の不感帯を利用せず、入力にランダム雑音を入力することでも同様の効果が得られる。ＡＤ変換器の中心電圧の閾値をまたいで、その上下の量子化レベルの範囲を超えない、小振幅の雑音を入力すれば、ＡＤ変換器の出力からは１４項で説明したものと同様の最小振幅のランダムな出力が得られる。雑音の振幅が上記より大きい場合には、出力は最小振幅の値のみとはならずより振幅の大きな値にも分布するが、雑音は一般的に振幅が大きくなると出現頻度が減少するため、ビットアラインメントが正しく達成されていれば最小振幅値以外の値におけるビット分布は相対的に小さくなる。一方、ビットアラインメントが達成されていない場合にはＡＤ変換器の出力ビット分布はほぼ一様となるため、１７項で説明した遅延量の補正を行いながら、最小振幅値以外のビット分布が、最小振幅値のビット分布に比較して相対的に小さくなるようなビット分布の特異点を探すことによってビットアラインメントの達成が可能となる。
【００２２】
これまでに説明した構成と手順によりビットアラインメントが達成された状態において、ＡＤ変換器の入力を本来処理すべき入力信号に切り換えることにより、正しいデジタル処理を実現することができる。
【発明の効果】
【００２３】
以上説明したことから明らかなように、ＡＤ変換器とデジタル処理部の間に遅延補正部とビット分布計測部を配置し、ビット分布を計測することにより、ＡＤ変換器のサンプリング周期よりも精密なタイミング制御や、ＤＥＭＵＸのリセット操作を行わずにビットアラインメントを達成し、正しいデジタル処理を実現することが可能となる。
【００２４】
ＤＥＭＵＸのリセット操作が不要となることにより、一般的に入手可能なリセット端子を持たない光通信用のＤＥＭＵＸ素子を利用することが可能となり、数ＧＨｚ以上の処理速度を持ったシステムを低いコストで実現することができる。リセット端子を持ったＤＥＭＵＸ素子を利用する場合でも、リセット信号を生成するための精密なタイミング制御が不要となるため、システムを低いコストで実現することが可能となる。
【００２５】
ＡＤ変換器からデジタル処理部の間が遠隔である場合、ＡＤ変換器の出力を光伝送手段などによりデジタル処理部まで伝送することになる。従来の手法では、ＡＤ変換器の出力データのビットアラインメントを正しく達成してから伝送路に載せる必要があり、さらに伝送路内でのビットアラインメントの破壊を防ぐ機構が必要であったが、本発明の場合には、ＡＤ変換器の複数ビットの出力を、それぞれシリアルデータのまま独立な伝送路によって伝送し、最終的にデジタル処理部に到達した時に伝送路の遅延差を補正することができるため、ＡＤ変換部および中間の伝送路の構成を簡略化することが可能となる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施形態を図１に沿って説明する。
【００２７】
図１において、アナログ入力切換スイッチ１０３を、シグナルグランド１０２側に接続し０Ｖとすると、ＡＣ結合１０４を介して接続されているＡＤ変換器２０１の入力はバイアスされた中心電位となり、ちょうど正側と負側の境目の閾値にある識別不能領域（不感帯）に入る。このときＡＤ変換器からは１４項で説明したものと同様の最小振幅のランダムなデジタル値が出力される。この図では２ビット量子化の例を示しているため、デジタル値は最上位ビットを示すＭＳＢデータ２１、および最下位ビットを示すＬＳＢデータ２２がそれぞれ別々な信号線としてＡＤ変換器から出力される。
【００２８】
ＭＳＢデータとＬＳＢデータは、それぞれＭＳＢ用ＤＥＭＵＸ３０１およびＬＳＢ用ＤＥＭＵＸ３０２に導入され、１：ｎにシリアルパラレル変換される。これらのＤＥＭＵＸは同時にリセットされていないため、パラレル変換されたＭＳＢデータ３１と、パラレル変換されたＬＳＢデータ３２のビットアラインメントは一般的に達成されていない。
【００２９】
ＭＳＢデータ３１とＬＳＢデータ３２は、それぞれＭＳＢ用の遅延補正部４０１、およびＬＳＢ用の遅延補正部４０２に導入される。最初の段階ではＭＳＢ用遅延補正部とＬＳＢ用遅延補正部の相対的な遅延量は０に設定しておく。
【００３０】
遅延補正部から出力されたＭＳＢデータ４１とＬＳＢデータ４２は、ビット分布計測部５０１に導入され、「００」、「０１」、「１０」、「１１」の各ビット分布が一定の時間間隔において計測される。
【００３１】
ビット分布の計測結果５１は、遅延量制御部６０１によって読取られ、「００」、「１１」の値が０％となり、かつ「０１」、「１０」のビット分布の合計が１００％となる特異点でなかった場合には、ビットアラインメントが達成されていないと判断し、ＭＳＢとＬＳＢの相対遅延が＋１ビットとなるように遅延補正部の遅延量６１および６２を制御し、再度ビット分布を計測する。
【００３２】
３１項の手順を繰り返し、ビット分布が３１項に示す特異点となる遅延量を検索する。相対遅延量が想定される限界（例えば１：１６ＤＥＭＵＸを使用する場合には１６ビット）に達してもビット分布の特異点がみつからない場合には、相対遅延量を−に変更して同様の手順を繰り返す。
【００３３】
検索の結果、ビット分布が特異点となったら、相対遅延量を固定し、入力切替スイッチ１０３をアナログ信号入力端子１０１側に切り換える。
【００３４】
この状態でデジタル処理部７０１に入力される２ビットデータ（ＭＳＢ、およびＬＳＢ）のビットアラインメントが達成されているので、本来のデジタル処理が開始できる。
【図面の簡単な説明】
【００３５】
【図１】 本発明の手法により、ＤＥＭＵＸリセットを行わないでビットアラインメントを実現するアナログデジタル変換装置のブロック図である。
【図２】 従来の手法により、ＡＤ変換器の出力をシリアルデータのままデジタル処理部に導入するアナログデジタル変換装置のブロック図である。
【図３】 従来の手法により、ＡＤ変換器の出力をリセット入力のあるＤＥＭＵＸ素子でシリアルパラレル変換してデジタル処理部に導入するアナログデジタル変換装置のブロック図である。
【図４】 ＡＤ変換器の不感帯と、そこに一定電位を入力した場合にＡＤ変換器から出力されるデジタル値の例。
【図５】 図４のようなＡＤ変換器の出力において、ビットアラインメントが達成されている場合のＭＳＢとＬＳＢのビット分布を示す。
【図６】 図４のようなＡＤ変換器の出力において、ビットアラインメントが達成されていない場合のＭＳＢとＬＳＢのビット分布を示す。
【符号の説明】
【００３６】
１１ 本来処理すべきアナログ信号
１２ 試験信号
１３ ０Ｖの直流信号
２１ ＡＤ変換されたデジタル値の最上位ビット（ＭＳＢ）
２２ ＡＤ変換されたデジタル値の最下位ビット（ＬＳＢ）
３１ シリアルパラレル変換されたパラレルＭＳＢデータ
３２ シリアルパラレル変換されたパラレルＬＳＢデータ
４１ 遅延補正されたパラレルＭＳＢデータ
４２ 遅延補正されたパラレルＬＳＢデータ
５１ ビット分布計測結果
６１ ＭＳＢ用遅延補正量
６２ ＬＳＢ用遅延補正量
８１ ＤＥＭＵＸリセット信号
１０１ アナログ信号入力端子
１０２ シグナルグランド
１０３ アナログ入力切換スイッチ
１０４ ＡＣ結合
２０１ ２ビット量子化、オフセットバイナリ出力のＡＤ変換器
３０１ ＭＳＢ用のＤＥＭＵＸ
３０２ ＬＳＢ用のＤＥＭＵＸ
４０１ ＭＳＢ用の遅延補正部
４０２ ＬＳＢ用の遅延補正部
５０１ ビット分布計測部
６０１ 遅延量制御部
７０１ デジタル処理部
８０１ ＤＥＭＵＸリセット信号発生部
【技術分野】
【０００１】
本発明は、高速ＡＤ変換器の出力をデジタルデータ出力部、もしくはデジタル信号処理部などのデジタル処理部に引き渡す際に、量子化ビット毎に異なる伝送遅延もしくは、量子化ビット毎に独立なデマルチプレクサによってシリアルパラレル変換される際に生じるビット間のズレを簡易な方法によって補正し、ビットアラインメントを達成するための、信号処理に関する。
【背景技術】
【０００２】
広帯域なアナログ信号を、サンプル周波数が数ＧＨｚに達する高速なＡＤ変換器によってアナログデジタル変換しデジタルデータ出力もしくはデジタル信号処理（以降、デジタル処理）を行う場合、ＡＤ変換器内部でサンプリングされ、２ビット以上のデジタル値に変換されたデータは、複数ビットのデータとしてビット毎に独立な信号線によってＡＤ変換器から出力され、後続のデジタル処理部に渡される。このような構成の例を図２に示す。この時、ＡＤ変換されたデータをデジタル処理部で正しく伝送、処理するためには、サンプリングされたデジタル値を構成する各ビットのデータ（２ビット量子化の場合はＭＳＢとＬＳＢ）を、ＡＤ変換器でサンプリングされた時点と同じ正しい組み合わせでデジタル処理部に送る必要がある。このように量子化ビットの組み合わせがサンプリング時刻に対して正しく整列されていることをビットアラインメントという。
【０００３】
一般にはＡＤ変換器から出力される複数ビットのデータは単一のクロックに同期して伝送されるため、デジタル処理部側でクロックに対して適切なタイミングで取り込めばビットアラインメントが損なわれることはないが、クロックの周期が１ナノ秒以下となるような高速なシステムの場合には、各ビットの伝送路における遅延時間の差などにより、正しいタイミングで取り込むことが困難となるためビットアラインメントが損なわれることがある。
【０００４】
また、一般的にはデジタル処理部の動作速度はそれほど高速ではなく、ＡＤ変換器から出力される高速なシリアルデータ出力をそのまま処理することはできないため、ＡＤ変換器のシリアルデータ出力をデマルチプレクサ（以下、ＤＥＭＵＸ）によって並列化し、より低速なクロック周波数に同期した複数のパラレルデータに変換する、シリアルパラレル変換を行うことが多い。この場合、ＡＤ変換器から出力される複数ビットのシリアルデータは、それぞれ独立なＤＥＭＵＸに入力される。このような構成の例を図３に示す。
【０００５】
一般的にＤＥＭＵＸは、入力のデータをＤＥＭＵＸ内部のカウンタ値によってｎビットの出力に振り分ける動作を行い、このカウンタの値をＤＥＭＵＸ位相と呼ぶ。ＤＥＭＵＸ位相の変動はもとのシリアルデータに対する遅延の変動と同じ作用をもつため、ビットアラインメントを正しく保つためには、複数ビットのシリアルデータが入力される全てのＤＥＭＵＸのＤＥＭＵＸ位相が完全に一致している必要がある。このため、共通のリセット信号を全てのＤＥＭＵＸに供給して、複数のＤＥＭＵＸを同時に初期化することでＤＥＭＵＸ位相を一致させる方式がとられる。このような方法で使用するためにリセット入力を備えたＤＥＭＵＸ素子のうち、比較的高速で動作するものもあるが（例えば非特許文献１参照）、その動作速度は２ＧＨｚ程度となっている。それを超える高速、例えば８ＧＨｚ以上の速度で動作するＤＥＭＵＸは、光通信用途のものが数多く存在するが（例えば非特許文献２参照）、それらは１ビットのデータにのみ対応しており、リセット入力を備えていないため、上記の方式でビットアラインメントを実現することはできない。
【非特許文献１】アトメル（Ａｔｍｅｌ）社 ＡＴ８４ＣＳ００１データシート
【非特許文献２】ビテッセ（Ｖｉｔｅｓｓｅ）社 ＶＳＣ１２３６カタログ
【０００６】
リセット入力を持たないＤＥＭＵＸ素子を使用して、複数のＤＥＭＵＸのＤＥＭＵＸ位相を合わせる方式が考案されている（特許文献１）。この方式では、複数の１：ｎＤＥＭＵＸから出力されるｎ分周クロック同士の時間位相差を検出し、その位相差が一定値以下になるように、各ＤＥＭＵＸに与えるクロック信号の位相を変化させることで、全ＤＥＭＵＸのＤＥＭＵＸ位相を一致させることができる。このようにＤＥＭＵＸ位相が一致した状態でＤＥＭＵＸの入力に複数ビットの量子化データを入力すれば、ＤＥＭＵＸから出力される並列データのビットアラインメントを達成することができる。
【特許文献１】特許公開２００６−３２４７５２
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図２に示されるような、ＡＤ変換器のシリアル出力を直接、デジタル処理部に入力する場合、クロック周期、つまりサンプリング周期が１ナノ秒以下となるような高速なシステムの場合には、ビットアラインメントを実現するためには、回路設計においてサンプリング周期の数分の１以下のピコ秒オーダーのタイミング制御が必要となり、コスト的に負担の大きいものとなる。
【０００８】
また、図３に示されるような、ＡＤ変換器のシリアル出力を、一旦低速なパラレルデータに変換してデジタル処理部に入力する場合、ＤＥＭＵＸのリセット入力を利用する従来の方式では、ＡＤ変換器のサンプリング周波数が高い場合、リセット入力を持つＤＥＭＵＸ素子の入手が困難であるため、ビットアラインメントの達成が困難である。
【０００９】
リセット入力を持つＤＥＭＵＸ素子を利用できる場合でも、リセット信号の入力をＤＥＭＵＸの入力クロック周期に対して十分に高速に行う必要があり、ＡＤ変換器のサンプリング周波数が高い場合には、リセット信号の発生および分配に多くのコストがかかり実現しにくい。
【００１０】
特許文献１に示されるような方式により、リセット入力を持たないＤＥＭＵＸによって複数のＤＥＭＵＸの位相を同期させることが可能であるが、この方式を採用するためにはＤＥＭＵＸに対して入力データと独立にクロックの位相だけを可変させる必要があるが、数ＧＨｚの動作速度を持ち一般的に入手可能な光通信用ＤＥＭＵＸ素子（例えば非特許文献２）は入力データそのものに重畳されたタイミング情報からクロックを生成し内部のＤＥＭＵＸ部を動作させる方式であり、独立なクロック入力を持たないため、この方式は採用できない。
【００１１】
従って、本発明が解決しようとする課題は、ＡＤ変換器から出力された複数ビットの量子化データをデジタル処理する場合におけるビットアラインメントを、サンプリング周期の数分の１以下の時間制度を持つ高速なタイミング制御技術や、リセット回路を持った高速なＤＥＭＵＸ素子を用いることなく実現することにある。
【課題を解決するための手段】
【００１２】
本発明は、ＡＤ変換器から出力されたデータの発生確率を解析・評価することでビットアライメントを達成する。無入力時に自然発生する小振幅のランダム雑音信号のビット分布を計測してアライメントを取るので、高速なタイミング制御技術やＤＥＭＵＸのリセット回路などの付加制御部をまったく必要としない超高速のアナログデジタル変換装置を実現可能としているところに特長がある。
【００１３】
通常、ＡＤ変換器のアナログ入力に、出力デジタル値がちょうど切り替わる閾値に相当する完全な直流電位を入力した場合、出力されるデジタル値は閾値の上下に位置する値がランダムに出力される。これは、アナログ入力の値がＡＤ変換器の識別不能領域（不感帯）にあり、ＡＤ変換器が出力デジタル値を一意に確定できないためである。
【００１４】
ＡＤ変換器の出力がオフセットバイナリコードである場合、ＡＤ変換器の入力に中心電位、つまり出力デジタル値の符号ビットがちょうど切り替わる閾値の不感帯に該当する電位を入力すると、出力されるデジタル値は、最上位ビットを符号ビットとすると、ちょうど符号ビットが切り替わる閾値の上下に位置する２つの値、つまり最小振幅の値のみとなり、例えば量子化ビット数が２ビットの場合、「０１」と「１０」のみとなる。一般に、広帯域なＡＤ変換器の入力は中心電位にバイアスされており、入力信号はＡＣ結合によりＡＤ変換器に接続されるため、入力信号を０Ｖに短絡するだけで簡単にこのような出力を得ることができる。
【００１５】
ＡＤ変換器でサンプリングされたデジタル値において、一定時間の間に含まれるデジタル値が、最小値から最大値までの各値について、どのような頻度で分布するかを示す指標をビット分布というが、上記のような試験信号をＡＤ変換した結果のビット分布は、ビットアラインメントが達成されていれば「０１」、および「１０」のみに分布し、他の値、つまり「００」と「１１」は全て０％となる。例として、図４に示されるような、「０１」と「１０」の間にある不感帯に一定電位を入力した場合、ビットアラインメントが達成されていればＡＤ変換器から出力されるデジタル値におけるＭＳＢとＬＳＢの組み合わせは、図５に示されるようになる。図５においてＡの区間におけるビット分布は、「００」が０％、「０１」が５０％、「１０」が５０％、「１１」が０％となっている。ここで重要なのは「００」および「１１」のビット分布が０％であることである。
【００１６】
ここで、ＡＤ変換器の出力をビット分布計測部導入するまでの間の遅延差やＤＥＭＵＸ位相の不一致（ＤＥＭＵＸ位相ずれ）によりビットアラインメントが崩れていた場合、計測されるビット分布に「０１」および「１０」以外の値が出現する。例として、ＬＳＢのデータが本来のタイミングよりも１サンプル分だけ前方にずれてしまった場合における、ＬＳＢとＭＳＢの組み合わせを図６に示す。図６においてＡの区間におけるビット分布は、「００」が２０％、「０１」が３０％、「１０」が２０％、「１１」が３０％であり、本来出現しないはずの「００」と「１１」にビットが分布している。この性質を利用すると、ＡＤ変換器の出力データのビット分布を計測することによって、ビットアラインメントが達成されているかどうかを判断することができる。
【００１７】
ここで、ビット分布計測部の前に、各量子化ビットについて独立にビット単位で遅延が加えられる遅延補正部を設け、その遅延量を、ＡＤ変換器からビット分布計測部までの間で想定される遅延差およびＤＥＭＵＸ位相ずれの範囲で変化させながらビット分布を計測してゆくと、遅延補正部で加えた遅延量が遅延差およびＤＥＭＵＸ位相ずれによる遅延量と一致した場合にのみ、「００」、「１１」のビット分布が０％となる特異点を示し、他の場合には、各ビット分布が一様な値を示す。従って、ビット分布が前者の値を示すような遅延補正の値を探すことによってビットアラインメントが達成できたことになる。
【００１８】
そこで、ＡＤ変換器の出力を、各量子化ビット間の遅延差やＤＥＭＵＸ位相の不一致を補正しないまま、デジタル処理部に導入し、デジタル処理部の内部において、遅延補正とビット分布計測を行い、前述のような手順によってビット分布が特異点となるような遅延補正を行い、その結果をそのまま本来のデジタル処理部に導入することにより、ビットアラインメントが達成された状態で正しいデジタル処理を行うことが可能となる。一般に高速なＡＤ変換器の出力は、シリアルデータのまま高速なＦＰＧＡ等のデバイスに導入されるか、若しくは、ＦＰＧＡ等の外部または内部のＤＥＭＵＸによりシリアルパラレル変換された後にＦＰＧＡ等の内部に構成されたデジタル処理部において必要なデジタル処理が行われる。このため、デジタル処理部と同一のＦＰＧＡ等の内部に遅延補正部とビット分布計測部を構成するか、ＤＥＭＵＸを経由して十分に低速になった後に遅延補正とビット分布計測を行えば、その後の本来のデジタル処理部へのデータ伝送はクロック同期による転送が確保できるため、においてビット間の遅延差やＤＥＭＵＸ位相ずれによるビットアラインメントが損なわれることはない。
【００１９】
上記では２ビット量子化の場合について示したが、３ビット以上の量子化ビット数の場合でも同様のことが言える。３ビット以上の場合、１４項のようにＡＤ変換器の入力に中心電位の不感帯に該当する電位を入力したときに得られる出力は、「０１１１・・・」、および「１０００・・・」に限定され、それ以外の値は出力されないが、ビットアラインメントが崩れていた場合には上記以外の値が出現する。したがって１７項および１８項と同様の手順により、ビット分布計測の結果として「０１１１・・・」および「１０００・・・」以外の値が０％となる特異点を探すことによりビットアラインメントの達成が可能となる。
【００２０】
これまでは、ＡＤ変換器の入力が０Ｖを中心電圧としている場合について説明したが、ＡＤ変換器の入力中心電圧が０Ｖでない場合においても、中心電圧の閾値に相当する直流電圧を入力すれば同様の効果が得られ、このためには入力部に簡単な定電圧発生部を設ければよい。
【００２１】
また、ＡＤ変換器の不感帯を利用せず、入力にランダム雑音を入力することでも同様の効果が得られる。ＡＤ変換器の中心電圧の閾値をまたいで、その上下の量子化レベルの範囲を超えない、小振幅の雑音を入力すれば、ＡＤ変換器の出力からは１４項で説明したものと同様の最小振幅のランダムな出力が得られる。雑音の振幅が上記より大きい場合には、出力は最小振幅の値のみとはならずより振幅の大きな値にも分布するが、雑音は一般的に振幅が大きくなると出現頻度が減少するため、ビットアラインメントが正しく達成されていれば最小振幅値以外の値におけるビット分布は相対的に小さくなる。一方、ビットアラインメントが達成されていない場合にはＡＤ変換器の出力ビット分布はほぼ一様となるため、１７項で説明した遅延量の補正を行いながら、最小振幅値以外のビット分布が、最小振幅値のビット分布に比較して相対的に小さくなるようなビット分布の特異点を探すことによってビットアラインメントの達成が可能となる。
【００２２】
これまでに説明した構成と手順によりビットアラインメントが達成された状態において、ＡＤ変換器の入力を本来処理すべき入力信号に切り換えることにより、正しいデジタル処理を実現することができる。
【発明の効果】
【００２３】
以上説明したことから明らかなように、ＡＤ変換器とデジタル処理部の間に遅延補正部とビット分布計測部を配置し、ビット分布を計測することにより、ＡＤ変換器のサンプリング周期よりも精密なタイミング制御や、ＤＥＭＵＸのリセット操作を行わずにビットアラインメントを達成し、正しいデジタル処理を実現することが可能となる。
【００２４】
ＤＥＭＵＸのリセット操作が不要となることにより、一般的に入手可能なリセット端子を持たない光通信用のＤＥＭＵＸ素子を利用することが可能となり、数ＧＨｚ以上の処理速度を持ったシステムを低いコストで実現することができる。リセット端子を持ったＤＥＭＵＸ素子を利用する場合でも、リセット信号を生成するための精密なタイミング制御が不要となるため、システムを低いコストで実現することが可能となる。
【００２５】
ＡＤ変換器からデジタル処理部の間が遠隔である場合、ＡＤ変換器の出力を光伝送手段などによりデジタル処理部まで伝送することになる。従来の手法では、ＡＤ変換器の出力データのビットアラインメントを正しく達成してから伝送路に載せる必要があり、さらに伝送路内でのビットアラインメントの破壊を防ぐ機構が必要であったが、本発明の場合には、ＡＤ変換器の複数ビットの出力を、それぞれシリアルデータのまま独立な伝送路によって伝送し、最終的にデジタル処理部に到達した時に伝送路の遅延差を補正することができるため、ＡＤ変換部および中間の伝送路の構成を簡略化することが可能となる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施形態を図１に沿って説明する。
【００２７】
図１において、アナログ入力切換スイッチ１０３を、シグナルグランド１０２側に接続し０Ｖとすると、ＡＣ結合１０４を介して接続されているＡＤ変換器２０１の入力はバイアスされた中心電位となり、ちょうど正側と負側の境目の閾値にある識別不能領域（不感帯）に入る。このときＡＤ変換器からは１４項で説明したものと同様の最小振幅のランダムなデジタル値が出力される。この図では２ビット量子化の例を示しているため、デジタル値は最上位ビットを示すＭＳＢデータ２１、および最下位ビットを示すＬＳＢデータ２２がそれぞれ別々な信号線としてＡＤ変換器から出力される。
【００２８】
ＭＳＢデータとＬＳＢデータは、それぞれＭＳＢ用ＤＥＭＵＸ３０１およびＬＳＢ用ＤＥＭＵＸ３０２に導入され、１：ｎにシリアルパラレル変換される。これらのＤＥＭＵＸは同時にリセットされていないため、パラレル変換されたＭＳＢデータ３１と、パラレル変換されたＬＳＢデータ３２のビットアラインメントは一般的に達成されていない。
【００２９】
ＭＳＢデータ３１とＬＳＢデータ３２は、それぞれＭＳＢ用の遅延補正部４０１、およびＬＳＢ用の遅延補正部４０２に導入される。最初の段階ではＭＳＢ用遅延補正部とＬＳＢ用遅延補正部の相対的な遅延量は０に設定しておく。
【００３０】
遅延補正部から出力されたＭＳＢデータ４１とＬＳＢデータ４２は、ビット分布計測部５０１に導入され、「００」、「０１」、「１０」、「１１」の各ビット分布が一定の時間間隔において計測される。
【００３１】
ビット分布の計測結果５１は、遅延量制御部６０１によって読取られ、「００」、「１１」の値が０％となり、かつ「０１」、「１０」のビット分布の合計が１００％となる特異点でなかった場合には、ビットアラインメントが達成されていないと判断し、ＭＳＢとＬＳＢの相対遅延が＋１ビットとなるように遅延補正部の遅延量６１および６２を制御し、再度ビット分布を計測する。
【００３２】
３１項の手順を繰り返し、ビット分布が３１項に示す特異点となる遅延量を検索する。相対遅延量が想定される限界（例えば１：１６ＤＥＭＵＸを使用する場合には１６ビット）に達してもビット分布の特異点がみつからない場合には、相対遅延量を−に変更して同様の手順を繰り返す。
【００３３】
検索の結果、ビット分布が特異点となったら、相対遅延量を固定し、入力切替スイッチ１０３をアナログ信号入力端子１０１側に切り換える。
【００３４】
この状態でデジタル処理部７０１に入力される２ビットデータ（ＭＳＢ、およびＬＳＢ）のビットアラインメントが達成されているので、本来のデジタル処理が開始できる。
【図面の簡単な説明】
【００３５】
【図１】 本発明の手法により、ＤＥＭＵＸリセットを行わないでビットアラインメントを実現するアナログデジタル変換装置のブロック図である。
【図２】 従来の手法により、ＡＤ変換器の出力をシリアルデータのままデジタル処理部に導入するアナログデジタル変換装置のブロック図である。
【図３】 従来の手法により、ＡＤ変換器の出力をリセット入力のあるＤＥＭＵＸ素子でシリアルパラレル変換してデジタル処理部に導入するアナログデジタル変換装置のブロック図である。
【図４】 ＡＤ変換器の不感帯と、そこに一定電位を入力した場合にＡＤ変換器から出力されるデジタル値の例。
【図５】 図４のようなＡＤ変換器の出力において、ビットアラインメントが達成されている場合のＭＳＢとＬＳＢのビット分布を示す。
【図６】 図４のようなＡＤ変換器の出力において、ビットアラインメントが達成されていない場合のＭＳＢとＬＳＢのビット分布を示す。
【符号の説明】
【００３６】
１１ 本来処理すべきアナログ信号
１２ 試験信号
１３ ０Ｖの直流信号
２１ ＡＤ変換されたデジタル値の最上位ビット（ＭＳＢ）
２２ ＡＤ変換されたデジタル値の最下位ビット（ＬＳＢ）
３１ シリアルパラレル変換されたパラレルＭＳＢデータ
３２ シリアルパラレル変換されたパラレルＬＳＢデータ
４１ 遅延補正されたパラレルＭＳＢデータ
４２ 遅延補正されたパラレルＬＳＢデータ
５１ ビット分布計測結果
６１ ＭＳＢ用遅延補正量
６２ ＬＳＢ用遅延補正量
８１ ＤＥＭＵＸリセット信号
１０１ アナログ信号入力端子
１０２ シグナルグランド
１０３ アナログ入力切換スイッチ
１０４ ＡＣ結合
２０１ ２ビット量子化、オフセットバイナリ出力のＡＤ変換器
３０１ ＭＳＢ用のＤＥＭＵＸ
３０２ ＬＳＢ用のＤＥＭＵＸ
４０１ ＭＳＢ用の遅延補正部
４０２ ＬＳＢ用の遅延補正部
５０１ ビット分布計測部
６０１ 遅延量制御部
７０１ デジタル処理部
８０１ ＤＥＭＵＸリセット信号発生部
【特許請求の範囲】
【請求項１】
アナログ信号を２ビット以上の量子化ビット数でＡＤ変換してデジタルデータとして出力するアナログデジタル変換装置において、
ＡＤ変換器の出力を、各ビット独立にデジタル的に遅延させる遅延補正手段と、
遅延補正されたデータのビット分布を計測する手段と、
ビット分布の計測結果により遅延補正量を制御する制御手段を備えたアナログデジタル変換装置。
【請求項２】
ＡＤ変換器の出力を、各ビットに設けられたデマルチプレクサによりシリアルパラレル変換してから遅延補正手段に伝送し、遅延補正手段以降はデマルチプレクサによりパラレル化されたデータに対して実施することを特徴とする、請求項１に記載のアナログデジタル変換装置。
【請求項３】
ＡＤ変換器とデータ出力部の間が、各ビット独立かつ任意の固定的な遅延量を持つ伝送手段により接続されることを特徴とする、請求項１または請求項２に記載のアナログデジタル変換装置。
【請求項４】
アナログ信号を入力し、内部でアナログデジタル変換を行い、デジタル的な方式で信号処理を行うデジタル信号処理装置において、ＡＤ変換器とデジタル信号処理部を接続する方式として請求項１、請求項２、または請求項３の方式を採用するデジタル信号処理装置。
【請求項１】
アナログ信号を２ビット以上の量子化ビット数でＡＤ変換してデジタルデータとして出力するアナログデジタル変換装置において、
ＡＤ変換器の出力を、各ビット独立にデジタル的に遅延させる遅延補正手段と、
遅延補正されたデータのビット分布を計測する手段と、
ビット分布の計測結果により遅延補正量を制御する制御手段を備えたアナログデジタル変換装置。
【請求項２】
ＡＤ変換器の出力を、各ビットに設けられたデマルチプレクサによりシリアルパラレル変換してから遅延補正手段に伝送し、遅延補正手段以降はデマルチプレクサによりパラレル化されたデータに対して実施することを特徴とする、請求項１に記載のアナログデジタル変換装置。
【請求項３】
ＡＤ変換器とデータ出力部の間が、各ビット独立かつ任意の固定的な遅延量を持つ伝送手段により接続されることを特徴とする、請求項１または請求項２に記載のアナログデジタル変換装置。
【請求項４】
アナログ信号を入力し、内部でアナログデジタル変換を行い、デジタル的な方式で信号処理を行うデジタル信号処理装置において、ＡＤ変換器とデジタル信号処理部を接続する方式として請求項１、請求項２、または請求項３の方式を採用するデジタル信号処理装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００８−２５９１５２（Ｐ２００８−２５９１５２Ａ）
【公開日】平成２０年１０月２３日（２００８．１０．２３）
【国際特許分類】
【出願番号】特願２００７−１２１２５３（Ｐ２００７−１２１２５３）
【出願日】平成１９年４月３日（２００７．４．３）
【出願人】（５０４２６１０７７）大学共同利用機関法人自然科学研究機構 (156)
【出願人】（５９５１３８６１６）エレックス工業株式会社 (3)
【Ｆターム（参考）】
【公開日】平成２０年１０月２３日（２００８．１０．２３）
【国際特許分類】
【出願日】平成１９年４月３日（２００７．４．３）
【出願人】（５０４２６１０７７）大学共同利用機関法人自然科学研究機構 (156)
【出願人】（５９５１３８６１６）エレックス工業株式会社 (3)
【Ｆターム（参考）】
[ Back to top ]