逐次比較型ＡＤ変換方法および装置
【課題】システム全体でのオフセット補償とダイナミックレンジの確保を可能とするＡＤ変換装置を提供する。
【解決手段】ブリッジセンサＢ１から非測定検出信号が入力するとき、第１のサイクルにおいて、高利得差動増幅器２の基準電圧ＶＣＯＭとして初期値をセットして、逐次比較型ＡＤ変換本体部３でＡＤ変換データを求める。・・・。第ｍ（ｍは３以上の正の整数）のサイクルにおいて、第ｍ−１のサイクルで得られたＡＤ変換データの最上位ビットに応じて、ＡＤ変換データが零値に近づくように、基準電圧ＶＣＯＭとして、第ｍ−１の電圧を所定電圧だけ上昇又は下降させた第ｍの電圧をセットする。センサＢ１から実測定検出信号が入力するとき、基準電圧ＶＣＯＭとして第ｍの電圧をセットしてＡＤ変換データを求める。
【解決手段】ブリッジセンサＢ１から非測定検出信号が入力するとき、第１のサイクルにおいて、高利得差動増幅器２の基準電圧ＶＣＯＭとして初期値をセットして、逐次比較型ＡＤ変換本体部３でＡＤ変換データを求める。・・・。第ｍ（ｍは３以上の正の整数）のサイクルにおいて、第ｍ−１のサイクルで得られたＡＤ変換データの最上位ビットに応じて、ＡＤ変換データが零値に近づくように、基準電圧ＶＣＯＭとして、第ｍ−１の電圧を所定電圧だけ上昇又は下降させた第ｍの電圧をセットする。センサＢ１から実測定検出信号が入力するとき、基準電圧ＶＣＯＭとして第ｍの電圧をセットしてＡＤ変換データを求める。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、物理現象の測定値を電気の検出信号として出力するセンサの当該検出信号をＡＤ変換する逐次比較型ＡＤ変換方法および装置に関する。
【背景技術】
【０００２】
一般的な逐次比較型ＡＤ変換装置は、例えば、図３に示すように構成されている。この逐次比較型ＡＤ変換装置は、物理現象の測定結果を電気信号で出力するブリッジセンサＢ１の実測定検出信号を、マルチプレクサ１２を経由して高利得差動増幅器２で基準電圧ＶＣＯＭと比較増幅して、信号電圧Ｖopを得、この信号電圧Ｖopを逐次比較型ＡＤ変換本体部３のサンプルホールド回路４でサンプルホールドし、これを、直前のＡＤ変換データをＤＡ変換器７でＤＡ変換した電圧と比較器５で比較し、その比較結果を逐次比較レジスタ６に格納し、同一のサンプルホールド電圧について、その比較器５での比較と逐次比較レジスタ６への格納を繰り返すことで、ブリッジセンサＢ１の実測定検出信号を所定ビット数のＡＤ変換データとして出力するものである。
【０００３】
この逐次比較型ＡＤ変換装置では、高利得差動増幅器２のオフセット、および逐次比較型ＡＤ変換本体部３のオフセットを補償するために、ブリッジセンサＢ１の実測定検出信号のＡＤ変換動作に使用に先立って、マルチプレクサ１２を波線側に切り替えて、バイアス電圧Ｖｒとして初期バイアス（＝０Ｖ）を入力し、このとき逐次比較レジスタ６に格納された所定ビット数のＡＤ変換データを基準電圧エンコーダ１３アナログ信号に変換し、これをバッファ９を経由して高利得差動増幅器２にオフセット補償用の基準電圧ＶＣＯＭとして入力させ、ここでオフセット成分をキャンセルしている(例えば、特許文献１参照)。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平０１−１６６６２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところが、ブリッジセンサ等を複数用いた３軸等の多入力ＡＤ変換器は、ブリッジセンサのオフセットを含めたシステム全体でのオフセット補償の必要があるが、図３の逐次比較型ＡＤ変換装置では、マルチプレクサ１２からバイアス電圧Ｖｒとして初期バイアス（＝０Ｖ）を入力するため、ブリッジセンサＢ１を含めたシステム全体でのオフセット補正はできなかった。
【０００６】
また、ブリッジセンサの検出信号は微弱であるため、図３に示したように高利得差動増幅器２を挿入することが必須となるが、この場合は、ブリッジセンサＢ１のオフセット、高利得差動増幅器２のオフセット、および逐次比較型ＡＤ変換本体部３のオフセットが加わるため、ダイナミックレンジを大きく損なうほどの大きなオフセットが生じる。
【０００７】
さらに、図３の逐次比較型ＡＤ変換装置では、高精度オフセット補償を行う場合、補正幅（分解能）を細かくとる必要があり、それに応じて基準電圧エンコーダ１３を構成する回路素子が多数必要となり、集積回路化する際の面積増大を招く。
【０００８】
本発明の第１の目的は、システム全体でのオフセット補償が可能で、ダイナミックレンジを確保することができるようにした逐次比較型ＡＤ変換方法および装置を提供することである。また、第２の目的は、回路規模を大きくすることなく、オフセット補償を高精度に実現できるようにした逐次比較型ＡＤ変換方法および装置を提供することである。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、請求項１にかかる発明の逐次変換型ＡＤ変換方法は、物理現象の測定値を電気の検出信号として出力するセンサの当該検出信号を基準電圧と比較増幅し、該比較増幅された電圧を逐次比較型でＡＤ変換してＡＤ変換データを得る逐次変換型ＡＤ変換方法において、前記センサから非測定検出信号が入力するとき、第１のサイクルにおいて、前記基準電圧として、第１の電圧をセットして、前記ＡＤ変換データを求め、第２のサイクルにおいて、前記第１のサイクルで得られたＡＤ変換データの極性ビットに応じて、前記ＡＤ変換データが零値に近づくように、前記基準電圧として、前記第１の電圧を所定電圧だけ上昇又は下降させた第２の電圧をセットして、該第２のサイクルのＡＤ変換データを求め、・・・、第ｍ（ｍは３以上の正の整数）のサイクルにおいて、第ｍ−１のサイクルで得られたＡＤ変換データの極性ビットに応じて、前記ＡＤ変換データが零値に近づくように、前記基準電圧として、前記第ｍ−１の電圧を前記所定電圧だけ上昇又は下降させた第ｍの電圧をセットし、前記センサから実測定検出信号が入力するとき、前記基準電圧として前記第ｍの電圧をセットして前記ＡＤ変換データを求めることを特徴とする。
請求項２にかかる発明は、請求項１に記載の逐次変換型ＡＤ変換方法において、前記センサから非測定検出信号が入力するとき、前記基準電圧として前記第ｍの電圧をセットしたとき得られた前記ＡＤ変換データをオフセットデータとして格納し、該オフセットデータを、前記センサから実測定検出信号が入力するときに得られたＡＤ変換データから減算することを特徴とする。
請求項３にかかる発明は、請求項１又は２に記載の逐次変換型ＡＤ変換方法において、前記センサが複数個設けられ、該複数のセンサの切り替え毎に、当該センサから実測定検出信号が入力するとき、当該センサの前記第ｍの電圧が前記基準電圧としてセットされることを特徴とする。
請求項４にかかる発明は、請求項２に記載の逐次変換型ＡＤ変換方法において、前記センサが複数個設けられ、該複数のセンサの切り替え毎に、当該センサの前記オフセットデータを、当該センサから実測定検出信号が入力するときに得られたＡＤ変換データから減算することを特徴とする。
請求項５にかかる発明の逐次変換型ＡＤ変換装置は、物理現象の測定値を電気の検出信号として出力するセンサと、該センサの検出信号を基準電圧と比較増幅する高利得差動増幅器と、該高利得差動増幅器の出力電圧をＡＤ変換してＡＤ変換データを出力する逐次比較型ＡＤ変換本体部とを備えた逐次変換型ＡＤ変換装置において、前記センサから非測定検出信号が入力するとき、前記逐次比較型ＡＤ変換本体部から出力するＡＤ変換データの極性ビットに応じて、前記基準電圧を所定電圧ピッチで上昇又は下降させる基準電圧エンコーダを設け、該基準電圧エンコーダは、前記センサから非測定検出信号が入力するとき、第１のサイクルにおいて、前記基準電圧として第１の電圧をセットし、第２のサイクルにおいて、前記第１のサイクルで得られたＡＤ変換データの極性ビットに応じて、前記ＡＤ変換データが零値に近づくように、前記基準電圧として、前記第１の電圧を所定電圧だけ上昇又は下降させた第２の電圧をセットし、・・・、第ｍ（ｍは３以上の正の整数）のサイクルにおいて、第ｍ−１のサイクルで得られたＡＤ変換データの極性ビットに応じて、前記ＡＤ変換データが零値に近づくように、前記基準電圧として、前記第ｍ−１の電圧を前記所定電圧だけ上昇又は下降させた第ｍの電圧をセットし、且つ前記センサから実測定検出信号が入力するとき、前記基準電圧として前記第ｍの電圧をセットする、ことを特徴とする。
請求項６にかかる発明は、請求項５に記載の逐次比較型ＡＤ変換装置において、前記センサから非測定検出信号が入力するとき、前記基準電圧として前記第ｍの電圧をセットして得られた前記ＡＤ変換データをオフセットデータとして格納するオフセットレジスタと、前記センサから実測定検出信号が入力するとき、前記ＡＤ変換データから前記オフセットレジスタに格納したオフセットデータを減算するデータ差分器と、を設けたことを特徴とする。
請求項７にかかる発明は、請求項５又は６に記載の逐次比較型ＡＤ変換装置において、前記センサを複数個設け、該複数のセンサの各々について、前記基準電圧エンコーダが、当該センサから非測定検出信号が入力するときに求めた前記第ｍの電圧を、当該センサから実測定検出信号が入力するときに前記基準電圧としてセットするようにしたことを特徴とする。
請求項８にかかる発明は、請求項６に記載の逐次変換型ＡＤ変換装置において、前記センサを複数個設け、該複数のセンサの各々について、前記オフセットレジスタと前記データ差分器を設けたことを特徴とする。
【発明の効果】
【００１０】
請求項１，５にかかる発明によれば、センサの実測定検出信号の入力時の高利得差動増幅器の出力電圧が中間電圧に近づくように基準電圧がセットされるので、ＡＤ変換のダイナミックレンジを最大にすることができる。また、その基準電圧はオフセットに応じて最適値にセットされるので、センサ、高利得差動増幅器、および逐次比較型ＡＤ変換本体部を含めたシステム全体のオフセットを補償できる。
【００１１】
請求項２，６にかかる発明によれば、実測定検出信号が入力するときのＡＤ変換データからオフセットデータを減算するので、基準電圧の分解能を細かくすることなくオフセット補償を高精度に実現でき、しかも集積回路化する際の面積増大を回避できる。
【００１２】
請求項３，４，７，８にかかる発明によれば、複数のセンサを用いる場合であっても、個々のセンサに応じた基準電圧のセットやオフセットデータの格納が行われるようになる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施例の逐次比較型ＡＤ変換装置の機能ブロック図である。
【図２】図１の逐次比較型ＡＤ変換装置の動作説明図である。
【図３】従来の逐次比較型ＡＤ変換装置の機能ブロック図である。
【発明を実施するための形態】
【００１４】
図１に本発明の実施例の逐次比較型ＡＤ変換装置を示す。１は多入力マルチプレクサであり、ｎチャネルのブリッジセンサＢ１〜Ｂｎの検出信号の出力を切り替えるスイッチＳ１〜Ｓｎを備える。２は高利得差動増幅器であり、演算増幅器ＯＰと抵抗Ｒ１〜Ｒ４からなり、多入力マルチプレクサ１で選択されたブリッジセンサＢ１〜Ｂｎのいずれか１つの検出信号を基準電圧ＶＣＯＭと比較増幅する。
【００１５】
３は逐次比較型ＡＤ変換本体部であり、サンプルホールド回路４、比較器５、逐次比較レジスタ６、およびＤＡ変換器７からなる。サンプルホールド回路４は、高利得差動増幅器２の出力信号Ｖopをサンプリングし、１つのＡＤ変換データを得るための複数回の逐次比較ＡＤ変換動作が終了するまでホールドする。比較器５は、ＤＡ変換器７から出力するアナログ電圧とサンプルホールド回路４の出力電圧を比較する。逐次比較レジスタ６は、比較器５の複数回の比較結果に応じてレジスタ内容を更新決定する。
【００１６】
８はｎチャネル分の基準電圧エンコーダであり、各チャネルについて、逐次比較型ＡＤ変換本体部３から出力するＡＤ変換データの最上位ビット（極性ビット）ＭＳＢが“１”（極性が負）のときは出力電圧を現在値よりも１００ｍＶだけ上昇させ、“０”（極性が正）のときは１００ｍＶだけ低下させる。９はバッファであり、基準電圧エンコーダ７の出力電圧を入力して基準電圧ＶＣＯＭを出力する。ただし、基準電圧ＶＣＯＭは最大値が３００ｍＶ、最低値が−３００ｍＶに制限されている。
【００１７】
１０はｎチャネル分のオフセットレジスタを備えたオフセットレジスタ群であり、非測定検出信号（つまり、オフセット信号）を入力してＡＤ変換した各チャネルのＡＤ変換データ（つまり、オフセットデータ）が格納される。１１はｎチャネル分のデータ差分器であり、各チャネル毎に逐次比較型ＡＤ変換本体部３から出力するＡＤ変換データからオフセットレジスタ群１０の当該チャネルのオフセットデータを減算して、当該チャネルの最終的なＡＤ変換データを出力する。
【００１８】
さて、本実施例の逐次比較型ＡＤ変換装置では、ブリッジセンサＢ１〜Ｂｎの実測定検出信号を入力して行う逐次比較ＡＤ変換動作に先立って、非測定検出信号を入力して、基準電圧ＶＣＯＭのセットとオフセットレジスタ群１０の各チャネルのオフセットデータのセットを行う。図２に、ブリッジセンサがＢ１〜Ｂ３の３チャネルの場合について、ブリッジセンサＢ１の非測定検出信号入力時の高利得差動増幅器の出力電圧Ｖopが５００ｍＶ、ブリッジセンサＢ２の非測定検出信号入力時の高利得差動増幅器の出力電圧Ｖopが３００ｍＶ、ブリッジセンサＢ３の非測定検出信号入力時の高利得差動増幅器の出力電圧Ｖopが−２００ｍＶの、各場合についての動作説明図を示す。
【００１９】
まず、基準電圧ＶＣＯＭを初期状態（ここでは０Ｖ）にセットして、オフセット測定の第１サイクル目を開始する。このときは、多入力マルチプレクサ１の第１チャネルのスイッチＳ１のみをオンして、ブリッジセンサＢ１の非測定検出信号を増幅した高利得差動増幅器２の出力電圧Ｖop（＝５００ｍＶ）を逐次比較型ＡＤ変換本体部３によりＡＤ変換して、そのときのＡＤ変換データをオフセットレジスタ群１０の第１チャネル用のオフセットレジスタに格納する。次に、多入力マルチプレクサ１の第２チャネルのスイッチＳ２のみをオンして、ブリッジセンサＢ２の非測定検出信号を増幅した高利得差動増幅器２の出力電圧Ｖop（＝３００ｍＶ）を逐次比較型ＡＤ変換本体部３によりＡＤ変換して、そのときのＡＤ変換データをオフセットレジスタ群１０の第２チャネル用のオフセットレジスタに格納する。次に、多入力マルチプレクサ１の第３チャネルのスイッチＳ３のみをオンして、ブリッジセンサＢ３の非測定検出電圧を増幅した高利得差動増幅器２の出力電圧Ｖop（＝−２００ｍＶ）を逐次比較型ＡＤ変換本体部３によりＡＤ変換して、そのときのＡＤ変換データをオフセットレジスタ群１０の第３チャネル用のオフセットレジスタに格納する。
【００２０】
以上のようにして、非測定検出信号の入力時の全３チャネル分の高利得差動増幅器２の出力電圧ＶopのＡＤ変換が完了し、各ＡＤ変換データがオフセットレジスタ群１０にオフセットデータとして格納されたら、次にオフセット測定の第２サイクル目が開始される。
【００２１】
第２サイクル目では、オフセットレジスタ群１０の第１〜第３チャネルのオフセットレジスタのオフセットデータの最上位ビットＭＳＢが基準電圧エンコーダ８に読み込まれる。第１，第２チャネルのときは、前回のサイクル時の出力電圧Ｖopが５００ｍＶ，３００ｍＶであったので、いずれもＭＳＢ＝“０”となるが、第３チャネルのときは前回のサイクル時の出力電圧Ｖopが−２００ｍＶであるので、ＭＳＢ＝“１”となる。基準電圧エンコーダ８は、ＭＳＢ＝１のときはバッファ９から出力する基準電圧ＶＣＯＭを１００ｍＶだけ上昇させ、ＭＳＢ＝０のときは同基準電圧ＶＣＯＭを１００ｍＶだけ下降させるので、第１，第２チャネルのときの基準電圧ＶＣＯＭは、いずれも−１００ｍＶになるが、第３チャネルのときの基準電圧ＶＣＯＭは１００ｍＶになる。この結果、第１，第２チャネルのときの出力電圧Ｖopは、いずれも４００ｍＶになり、第３チャネルのときの出力電圧Ｖopは−１００ｍＶとなる。
【００２２】
このようにして、チャネル毎に基準電圧ＶＣＯＭを切り替え、全３チャネル分の高利得差動増幅器２の出力電圧ＶopのＡＤ変換を行い、そのＡＤ変換データを、オフセットレジスタ群１０の各チャネルのオフセットレジスタに第２サイクル目のオフセットデータとして更新して格納する。以後、オフセット測定の第３〜第５サイクル目まで同様の動作を繰り返す。なお、第５サイクル目では、第１チャネルのときの基準電圧ＶＣＯＭが前回の第４サイクル目のときの−３００ｍＶから変化していないが、これは、−３００ｍＶが限界値となっているからである。
【００２３】
以上によって、高利得差動増幅器２の出力電圧Ｖopが０Ｖ付近に近づくことになる。つまり、出力電圧Ｖopが高電圧側、あるいは負電圧側に張り付くことが防止され、ＡＤ変換のダイナミックレンジを改善できる。また、オフセットレジスタ群１０の各チャネルのオフセットレジスタの内容は、より零値に近づくように更新される。
【００２４】
本実施例では、オフセット測定を５サイクルまで繰り返しており、５サイクル目で終了する場合は、そのときのオフセットレジスタ群１０の各チャネルのオフセットレジスタに格納したＡＤ変換データが最終的なオフセットデータとなる。このオフセットデータは、各チャネルについて、ブリッジセンサのオフセット、高利得差動増幅器２のオフセット、逐次変換型ＡＤ変換器本体部３のオフセットを加算したものとなる。
【００２５】
次にブリッジセンサＢ１〜Ｂ３の実測定検出信号をＡＤ変換する際は、基準電圧ＶＣＯＭが各チャネル毎に最終サイクル目（上記では５サイクル目）で得られた電圧値にセットされ、オフセットレジスタ群１０の各チャネルのオフセットレジスタに格納されたオフセットデータがデータ差分器１１に入力される。よって、逐次比較型ＡＤ変換本体部３から各チャネルの実測定検出信号のＡＤ変換データが出力すると、各チャネルのＡＤ変換データから各チャネルのオフセットデータが減算され、最終的にオフセットが補償されたＡＤ変換データが出力することとなる。
【００２６】
なお、基準電圧エンコーダ８において調整する基準電圧ＶＣＯＭのピッチは、本実施例で説明した１００ｍＶに限られるものはない。この調整電圧を１００ｍＶよりも小さくすれば小さくするほど、高利得差動増幅器２の出力電圧Ｖopを中間電位（＝０Ｖ）にするための最適な基準電圧ＶＣＯＭをより精度高く設定することができ、理想的にはオフセットレジスタ群１０を設ける必要が無くなる。ただし、基準電圧エンコーダ８からの出力電圧の種類が増加するので、面積増大を招く。
【００２７】
本実施例によれば、設定した基準電圧ＶＣＯＭによって、ブリッジセンサの非測定検出信号の入力時の出力電圧Ｖopが中間電圧に近づくので、実測定検出信号の入力時に得られる出力電圧Ｖopが高電位電源電圧側あるいは低電位電圧側に張り付くことが防止され、ＡＤ変換のダイナミックレンジを最大にすることができる。
【００２８】
また、各チャネルのブリッジセンサに応じて高利得差動増幅器２の基準電圧ＶＣＯＭが最適値にセットされるので、ブリッジセンサ、高利得差動増幅器２、および逐次比較型ＡＤ変換本体部３を含めたシステム全体のオフセットを補償できる。
さらに、基準電圧ＶＣＯＭの調整に加えて、オフセットレジスタ群１０の各チャネルのオフセットレジスタにオフセットデータを格納して実測定検出信号が入力するときのＡＤ変換データから減算するようにすれば、完全に近いオフセット補償ができるので、この場合は基準電圧の分解能を細かくする必要が無く、集積回路化する際の面積増大を回避できる。
【符号の説明】
【００２９】
１：多入力マルチプレクサ
２：高利得差動増幅器
３：逐次比較型ＡＤ変換本体部
４：サンプルホールド回路
５：比較器
６：逐次比較レジスタ
７：ＤＡ変換器
８：基準電圧エンコーダ
９：バッファ
１０：オフセットレジスタ群
１１：データ差分器
【技術分野】
【０００１】
本発明は、物理現象の測定値を電気の検出信号として出力するセンサの当該検出信号をＡＤ変換する逐次比較型ＡＤ変換方法および装置に関する。
【背景技術】
【０００２】
一般的な逐次比較型ＡＤ変換装置は、例えば、図３に示すように構成されている。この逐次比較型ＡＤ変換装置は、物理現象の測定結果を電気信号で出力するブリッジセンサＢ１の実測定検出信号を、マルチプレクサ１２を経由して高利得差動増幅器２で基準電圧ＶＣＯＭと比較増幅して、信号電圧Ｖopを得、この信号電圧Ｖopを逐次比較型ＡＤ変換本体部３のサンプルホールド回路４でサンプルホールドし、これを、直前のＡＤ変換データをＤＡ変換器７でＤＡ変換した電圧と比較器５で比較し、その比較結果を逐次比較レジスタ６に格納し、同一のサンプルホールド電圧について、その比較器５での比較と逐次比較レジスタ６への格納を繰り返すことで、ブリッジセンサＢ１の実測定検出信号を所定ビット数のＡＤ変換データとして出力するものである。
【０００３】
この逐次比較型ＡＤ変換装置では、高利得差動増幅器２のオフセット、および逐次比較型ＡＤ変換本体部３のオフセットを補償するために、ブリッジセンサＢ１の実測定検出信号のＡＤ変換動作に使用に先立って、マルチプレクサ１２を波線側に切り替えて、バイアス電圧Ｖｒとして初期バイアス（＝０Ｖ）を入力し、このとき逐次比較レジスタ６に格納された所定ビット数のＡＤ変換データを基準電圧エンコーダ１３アナログ信号に変換し、これをバッファ９を経由して高利得差動増幅器２にオフセット補償用の基準電圧ＶＣＯＭとして入力させ、ここでオフセット成分をキャンセルしている(例えば、特許文献１参照)。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平０１−１６６６２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところが、ブリッジセンサ等を複数用いた３軸等の多入力ＡＤ変換器は、ブリッジセンサのオフセットを含めたシステム全体でのオフセット補償の必要があるが、図３の逐次比較型ＡＤ変換装置では、マルチプレクサ１２からバイアス電圧Ｖｒとして初期バイアス（＝０Ｖ）を入力するため、ブリッジセンサＢ１を含めたシステム全体でのオフセット補正はできなかった。
【０００６】
また、ブリッジセンサの検出信号は微弱であるため、図３に示したように高利得差動増幅器２を挿入することが必須となるが、この場合は、ブリッジセンサＢ１のオフセット、高利得差動増幅器２のオフセット、および逐次比較型ＡＤ変換本体部３のオフセットが加わるため、ダイナミックレンジを大きく損なうほどの大きなオフセットが生じる。
【０００７】
さらに、図３の逐次比較型ＡＤ変換装置では、高精度オフセット補償を行う場合、補正幅（分解能）を細かくとる必要があり、それに応じて基準電圧エンコーダ１３を構成する回路素子が多数必要となり、集積回路化する際の面積増大を招く。
【０００８】
本発明の第１の目的は、システム全体でのオフセット補償が可能で、ダイナミックレンジを確保することができるようにした逐次比較型ＡＤ変換方法および装置を提供することである。また、第２の目的は、回路規模を大きくすることなく、オフセット補償を高精度に実現できるようにした逐次比較型ＡＤ変換方法および装置を提供することである。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、請求項１にかかる発明の逐次変換型ＡＤ変換方法は、物理現象の測定値を電気の検出信号として出力するセンサの当該検出信号を基準電圧と比較増幅し、該比較増幅された電圧を逐次比較型でＡＤ変換してＡＤ変換データを得る逐次変換型ＡＤ変換方法において、前記センサから非測定検出信号が入力するとき、第１のサイクルにおいて、前記基準電圧として、第１の電圧をセットして、前記ＡＤ変換データを求め、第２のサイクルにおいて、前記第１のサイクルで得られたＡＤ変換データの極性ビットに応じて、前記ＡＤ変換データが零値に近づくように、前記基準電圧として、前記第１の電圧を所定電圧だけ上昇又は下降させた第２の電圧をセットして、該第２のサイクルのＡＤ変換データを求め、・・・、第ｍ（ｍは３以上の正の整数）のサイクルにおいて、第ｍ−１のサイクルで得られたＡＤ変換データの極性ビットに応じて、前記ＡＤ変換データが零値に近づくように、前記基準電圧として、前記第ｍ−１の電圧を前記所定電圧だけ上昇又は下降させた第ｍの電圧をセットし、前記センサから実測定検出信号が入力するとき、前記基準電圧として前記第ｍの電圧をセットして前記ＡＤ変換データを求めることを特徴とする。
請求項２にかかる発明は、請求項１に記載の逐次変換型ＡＤ変換方法において、前記センサから非測定検出信号が入力するとき、前記基準電圧として前記第ｍの電圧をセットしたとき得られた前記ＡＤ変換データをオフセットデータとして格納し、該オフセットデータを、前記センサから実測定検出信号が入力するときに得られたＡＤ変換データから減算することを特徴とする。
請求項３にかかる発明は、請求項１又は２に記載の逐次変換型ＡＤ変換方法において、前記センサが複数個設けられ、該複数のセンサの切り替え毎に、当該センサから実測定検出信号が入力するとき、当該センサの前記第ｍの電圧が前記基準電圧としてセットされることを特徴とする。
請求項４にかかる発明は、請求項２に記載の逐次変換型ＡＤ変換方法において、前記センサが複数個設けられ、該複数のセンサの切り替え毎に、当該センサの前記オフセットデータを、当該センサから実測定検出信号が入力するときに得られたＡＤ変換データから減算することを特徴とする。
請求項５にかかる発明の逐次変換型ＡＤ変換装置は、物理現象の測定値を電気の検出信号として出力するセンサと、該センサの検出信号を基準電圧と比較増幅する高利得差動増幅器と、該高利得差動増幅器の出力電圧をＡＤ変換してＡＤ変換データを出力する逐次比較型ＡＤ変換本体部とを備えた逐次変換型ＡＤ変換装置において、前記センサから非測定検出信号が入力するとき、前記逐次比較型ＡＤ変換本体部から出力するＡＤ変換データの極性ビットに応じて、前記基準電圧を所定電圧ピッチで上昇又は下降させる基準電圧エンコーダを設け、該基準電圧エンコーダは、前記センサから非測定検出信号が入力するとき、第１のサイクルにおいて、前記基準電圧として第１の電圧をセットし、第２のサイクルにおいて、前記第１のサイクルで得られたＡＤ変換データの極性ビットに応じて、前記ＡＤ変換データが零値に近づくように、前記基準電圧として、前記第１の電圧を所定電圧だけ上昇又は下降させた第２の電圧をセットし、・・・、第ｍ（ｍは３以上の正の整数）のサイクルにおいて、第ｍ−１のサイクルで得られたＡＤ変換データの極性ビットに応じて、前記ＡＤ変換データが零値に近づくように、前記基準電圧として、前記第ｍ−１の電圧を前記所定電圧だけ上昇又は下降させた第ｍの電圧をセットし、且つ前記センサから実測定検出信号が入力するとき、前記基準電圧として前記第ｍの電圧をセットする、ことを特徴とする。
請求項６にかかる発明は、請求項５に記載の逐次比較型ＡＤ変換装置において、前記センサから非測定検出信号が入力するとき、前記基準電圧として前記第ｍの電圧をセットして得られた前記ＡＤ変換データをオフセットデータとして格納するオフセットレジスタと、前記センサから実測定検出信号が入力するとき、前記ＡＤ変換データから前記オフセットレジスタに格納したオフセットデータを減算するデータ差分器と、を設けたことを特徴とする。
請求項７にかかる発明は、請求項５又は６に記載の逐次比較型ＡＤ変換装置において、前記センサを複数個設け、該複数のセンサの各々について、前記基準電圧エンコーダが、当該センサから非測定検出信号が入力するときに求めた前記第ｍの電圧を、当該センサから実測定検出信号が入力するときに前記基準電圧としてセットするようにしたことを特徴とする。
請求項８にかかる発明は、請求項６に記載の逐次変換型ＡＤ変換装置において、前記センサを複数個設け、該複数のセンサの各々について、前記オフセットレジスタと前記データ差分器を設けたことを特徴とする。
【発明の効果】
【００１０】
請求項１，５にかかる発明によれば、センサの実測定検出信号の入力時の高利得差動増幅器の出力電圧が中間電圧に近づくように基準電圧がセットされるので、ＡＤ変換のダイナミックレンジを最大にすることができる。また、その基準電圧はオフセットに応じて最適値にセットされるので、センサ、高利得差動増幅器、および逐次比較型ＡＤ変換本体部を含めたシステム全体のオフセットを補償できる。
【００１１】
請求項２，６にかかる発明によれば、実測定検出信号が入力するときのＡＤ変換データからオフセットデータを減算するので、基準電圧の分解能を細かくすることなくオフセット補償を高精度に実現でき、しかも集積回路化する際の面積増大を回避できる。
【００１２】
請求項３，４，７，８にかかる発明によれば、複数のセンサを用いる場合であっても、個々のセンサに応じた基準電圧のセットやオフセットデータの格納が行われるようになる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施例の逐次比較型ＡＤ変換装置の機能ブロック図である。
【図２】図１の逐次比較型ＡＤ変換装置の動作説明図である。
【図３】従来の逐次比較型ＡＤ変換装置の機能ブロック図である。
【発明を実施するための形態】
【００１４】
図１に本発明の実施例の逐次比較型ＡＤ変換装置を示す。１は多入力マルチプレクサであり、ｎチャネルのブリッジセンサＢ１〜Ｂｎの検出信号の出力を切り替えるスイッチＳ１〜Ｓｎを備える。２は高利得差動増幅器であり、演算増幅器ＯＰと抵抗Ｒ１〜Ｒ４からなり、多入力マルチプレクサ１で選択されたブリッジセンサＢ１〜Ｂｎのいずれか１つの検出信号を基準電圧ＶＣＯＭと比較増幅する。
【００１５】
３は逐次比較型ＡＤ変換本体部であり、サンプルホールド回路４、比較器５、逐次比較レジスタ６、およびＤＡ変換器７からなる。サンプルホールド回路４は、高利得差動増幅器２の出力信号Ｖopをサンプリングし、１つのＡＤ変換データを得るための複数回の逐次比較ＡＤ変換動作が終了するまでホールドする。比較器５は、ＤＡ変換器７から出力するアナログ電圧とサンプルホールド回路４の出力電圧を比較する。逐次比較レジスタ６は、比較器５の複数回の比較結果に応じてレジスタ内容を更新決定する。
【００１６】
８はｎチャネル分の基準電圧エンコーダであり、各チャネルについて、逐次比較型ＡＤ変換本体部３から出力するＡＤ変換データの最上位ビット（極性ビット）ＭＳＢが“１”（極性が負）のときは出力電圧を現在値よりも１００ｍＶだけ上昇させ、“０”（極性が正）のときは１００ｍＶだけ低下させる。９はバッファであり、基準電圧エンコーダ７の出力電圧を入力して基準電圧ＶＣＯＭを出力する。ただし、基準電圧ＶＣＯＭは最大値が３００ｍＶ、最低値が−３００ｍＶに制限されている。
【００１７】
１０はｎチャネル分のオフセットレジスタを備えたオフセットレジスタ群であり、非測定検出信号（つまり、オフセット信号）を入力してＡＤ変換した各チャネルのＡＤ変換データ（つまり、オフセットデータ）が格納される。１１はｎチャネル分のデータ差分器であり、各チャネル毎に逐次比較型ＡＤ変換本体部３から出力するＡＤ変換データからオフセットレジスタ群１０の当該チャネルのオフセットデータを減算して、当該チャネルの最終的なＡＤ変換データを出力する。
【００１８】
さて、本実施例の逐次比較型ＡＤ変換装置では、ブリッジセンサＢ１〜Ｂｎの実測定検出信号を入力して行う逐次比較ＡＤ変換動作に先立って、非測定検出信号を入力して、基準電圧ＶＣＯＭのセットとオフセットレジスタ群１０の各チャネルのオフセットデータのセットを行う。図２に、ブリッジセンサがＢ１〜Ｂ３の３チャネルの場合について、ブリッジセンサＢ１の非測定検出信号入力時の高利得差動増幅器の出力電圧Ｖopが５００ｍＶ、ブリッジセンサＢ２の非測定検出信号入力時の高利得差動増幅器の出力電圧Ｖopが３００ｍＶ、ブリッジセンサＢ３の非測定検出信号入力時の高利得差動増幅器の出力電圧Ｖopが−２００ｍＶの、各場合についての動作説明図を示す。
【００１９】
まず、基準電圧ＶＣＯＭを初期状態（ここでは０Ｖ）にセットして、オフセット測定の第１サイクル目を開始する。このときは、多入力マルチプレクサ１の第１チャネルのスイッチＳ１のみをオンして、ブリッジセンサＢ１の非測定検出信号を増幅した高利得差動増幅器２の出力電圧Ｖop（＝５００ｍＶ）を逐次比較型ＡＤ変換本体部３によりＡＤ変換して、そのときのＡＤ変換データをオフセットレジスタ群１０の第１チャネル用のオフセットレジスタに格納する。次に、多入力マルチプレクサ１の第２チャネルのスイッチＳ２のみをオンして、ブリッジセンサＢ２の非測定検出信号を増幅した高利得差動増幅器２の出力電圧Ｖop（＝３００ｍＶ）を逐次比較型ＡＤ変換本体部３によりＡＤ変換して、そのときのＡＤ変換データをオフセットレジスタ群１０の第２チャネル用のオフセットレジスタに格納する。次に、多入力マルチプレクサ１の第３チャネルのスイッチＳ３のみをオンして、ブリッジセンサＢ３の非測定検出電圧を増幅した高利得差動増幅器２の出力電圧Ｖop（＝−２００ｍＶ）を逐次比較型ＡＤ変換本体部３によりＡＤ変換して、そのときのＡＤ変換データをオフセットレジスタ群１０の第３チャネル用のオフセットレジスタに格納する。
【００２０】
以上のようにして、非測定検出信号の入力時の全３チャネル分の高利得差動増幅器２の出力電圧ＶopのＡＤ変換が完了し、各ＡＤ変換データがオフセットレジスタ群１０にオフセットデータとして格納されたら、次にオフセット測定の第２サイクル目が開始される。
【００２１】
第２サイクル目では、オフセットレジスタ群１０の第１〜第３チャネルのオフセットレジスタのオフセットデータの最上位ビットＭＳＢが基準電圧エンコーダ８に読み込まれる。第１，第２チャネルのときは、前回のサイクル時の出力電圧Ｖopが５００ｍＶ，３００ｍＶであったので、いずれもＭＳＢ＝“０”となるが、第３チャネルのときは前回のサイクル時の出力電圧Ｖopが−２００ｍＶであるので、ＭＳＢ＝“１”となる。基準電圧エンコーダ８は、ＭＳＢ＝１のときはバッファ９から出力する基準電圧ＶＣＯＭを１００ｍＶだけ上昇させ、ＭＳＢ＝０のときは同基準電圧ＶＣＯＭを１００ｍＶだけ下降させるので、第１，第２チャネルのときの基準電圧ＶＣＯＭは、いずれも−１００ｍＶになるが、第３チャネルのときの基準電圧ＶＣＯＭは１００ｍＶになる。この結果、第１，第２チャネルのときの出力電圧Ｖopは、いずれも４００ｍＶになり、第３チャネルのときの出力電圧Ｖopは−１００ｍＶとなる。
【００２２】
このようにして、チャネル毎に基準電圧ＶＣＯＭを切り替え、全３チャネル分の高利得差動増幅器２の出力電圧ＶopのＡＤ変換を行い、そのＡＤ変換データを、オフセットレジスタ群１０の各チャネルのオフセットレジスタに第２サイクル目のオフセットデータとして更新して格納する。以後、オフセット測定の第３〜第５サイクル目まで同様の動作を繰り返す。なお、第５サイクル目では、第１チャネルのときの基準電圧ＶＣＯＭが前回の第４サイクル目のときの−３００ｍＶから変化していないが、これは、−３００ｍＶが限界値となっているからである。
【００２３】
以上によって、高利得差動増幅器２の出力電圧Ｖopが０Ｖ付近に近づくことになる。つまり、出力電圧Ｖopが高電圧側、あるいは負電圧側に張り付くことが防止され、ＡＤ変換のダイナミックレンジを改善できる。また、オフセットレジスタ群１０の各チャネルのオフセットレジスタの内容は、より零値に近づくように更新される。
【００２４】
本実施例では、オフセット測定を５サイクルまで繰り返しており、５サイクル目で終了する場合は、そのときのオフセットレジスタ群１０の各チャネルのオフセットレジスタに格納したＡＤ変換データが最終的なオフセットデータとなる。このオフセットデータは、各チャネルについて、ブリッジセンサのオフセット、高利得差動増幅器２のオフセット、逐次変換型ＡＤ変換器本体部３のオフセットを加算したものとなる。
【００２５】
次にブリッジセンサＢ１〜Ｂ３の実測定検出信号をＡＤ変換する際は、基準電圧ＶＣＯＭが各チャネル毎に最終サイクル目（上記では５サイクル目）で得られた電圧値にセットされ、オフセットレジスタ群１０の各チャネルのオフセットレジスタに格納されたオフセットデータがデータ差分器１１に入力される。よって、逐次比較型ＡＤ変換本体部３から各チャネルの実測定検出信号のＡＤ変換データが出力すると、各チャネルのＡＤ変換データから各チャネルのオフセットデータが減算され、最終的にオフセットが補償されたＡＤ変換データが出力することとなる。
【００２６】
なお、基準電圧エンコーダ８において調整する基準電圧ＶＣＯＭのピッチは、本実施例で説明した１００ｍＶに限られるものはない。この調整電圧を１００ｍＶよりも小さくすれば小さくするほど、高利得差動増幅器２の出力電圧Ｖopを中間電位（＝０Ｖ）にするための最適な基準電圧ＶＣＯＭをより精度高く設定することができ、理想的にはオフセットレジスタ群１０を設ける必要が無くなる。ただし、基準電圧エンコーダ８からの出力電圧の種類が増加するので、面積増大を招く。
【００２７】
本実施例によれば、設定した基準電圧ＶＣＯＭによって、ブリッジセンサの非測定検出信号の入力時の出力電圧Ｖopが中間電圧に近づくので、実測定検出信号の入力時に得られる出力電圧Ｖopが高電位電源電圧側あるいは低電位電圧側に張り付くことが防止され、ＡＤ変換のダイナミックレンジを最大にすることができる。
【００２８】
また、各チャネルのブリッジセンサに応じて高利得差動増幅器２の基準電圧ＶＣＯＭが最適値にセットされるので、ブリッジセンサ、高利得差動増幅器２、および逐次比較型ＡＤ変換本体部３を含めたシステム全体のオフセットを補償できる。
さらに、基準電圧ＶＣＯＭの調整に加えて、オフセットレジスタ群１０の各チャネルのオフセットレジスタにオフセットデータを格納して実測定検出信号が入力するときのＡＤ変換データから減算するようにすれば、完全に近いオフセット補償ができるので、この場合は基準電圧の分解能を細かくする必要が無く、集積回路化する際の面積増大を回避できる。
【符号の説明】
【００２９】
１：多入力マルチプレクサ
２：高利得差動増幅器
３：逐次比較型ＡＤ変換本体部
４：サンプルホールド回路
５：比較器
６：逐次比較レジスタ
７：ＤＡ変換器
８：基準電圧エンコーダ
９：バッファ
１０：オフセットレジスタ群
１１：データ差分器
【特許請求の範囲】
【請求項１】
物理現象の測定値を電気の検出信号として出力するセンサの当該検出信号を基準電圧と比較増幅し、該比較増幅された電圧を逐次比較型でＡＤ変換してＡＤ変換データを得る逐次変換型ＡＤ変換方法において、
前記センサから非測定検出信号が入力するとき、第１のサイクルにおいて、前記基準電圧として、第１の電圧をセットして、前記ＡＤ変換データを求め、第２のサイクルにおいて、前記第１のサイクルで得られたＡＤ変換データの極性ビットに応じて、前記ＡＤ変換データが零値に近づくように、前記基準電圧として、前記第１の電圧を所定電圧だけ上昇又は下降させた第２の電圧をセットして、該第２のサイクルのＡＤ変換データを求め、・・・、第ｍ（ｍは３以上の正の整数）のサイクルにおいて、第ｍ−１のサイクルで得られたＡＤ変換データの極性ビットに応じて、前記ＡＤ変換データが零値に近づくように、前記基準電圧として、前記第ｍ−１の電圧を前記所定電圧だけ上昇又は下降させた第ｍの電圧をセットし、
前記センサから実測定検出信号が入力するとき、前記基準電圧として前記第ｍの電圧をセットして前記ＡＤ変換データを求める
ことを特徴とする逐次変換型ＡＤ変換方法。
【請求項２】
請求項１に記載の逐次変換型ＡＤ変換方法において、
前記センサから非測定検出信号が入力するとき、前記基準電圧として前記第ｍの電圧をセットしたとき得られた前記ＡＤ変換データをオフセットデータとして格納し、該オフセットデータを、前記センサから実測定検出信号が入力するときに得られたＡＤ変換データから減算することを特徴とする逐次変換型ＡＤ変換方法。
【請求項３】
請求項１又は２に記載の逐次変換型ＡＤ変換方法において、
前記センサが複数個設けられ、該複数のセンサの切り替え毎に、当該センサから実測定検出信号が入力するとき、当該センサの前記第ｍの電圧が前記基準電圧としてセットされることを特徴とする逐次変換型ＡＤ変換方法。
【請求項４】
請求項２に記載の逐次変換型ＡＤ変換方法において、
前記センサが複数個設けられ、該複数のセンサの切り替え毎に、当該センサの前記オフセットデータを、当該センサから実測定検出信号が入力するときに得られたＡＤ変換データから減算することを特徴とする逐次変換型ＡＤ変換方法。
【請求項５】
物理現象の測定値を電気の検出信号として出力するセンサと、該センサの検出信号を基準電圧と比較増幅する高利得差動増幅器と、該高利得差動増幅器の出力電圧をＡＤ変換してＡＤ変換データを出力する逐次比較型ＡＤ変換本体部とを備えた逐次変換型ＡＤ変換装置において、
前記センサから非測定検出信号が入力するとき、前記逐次比較型ＡＤ変換本体部から出力するＡＤ変換データの極性ビットに応じて、前記基準電圧を所定電圧ピッチで上昇又は下降させる基準電圧エンコーダを設け、
該基準電圧エンコーダは、前記センサから非測定検出信号が入力するとき、第１のサイクルにおいて、前記基準電圧として第１の電圧をセットし、第２のサイクルにおいて、前記第１のサイクルで得られたＡＤ変換データの極性ビットに応じて、前記ＡＤ変換データが零値に近づくように、前記基準電圧として、前記第１の電圧を所定電圧だけ上昇又は下降させた第２の電圧をセットし、・・・、第ｍ（ｍは３以上の正の整数）のサイクルにおいて、第ｍ−１のサイクルで得られたＡＤ変換データの極性ビットに応じて、前記ＡＤ変換データが零値に近づくように、前記基準電圧として、前記第ｍ−１の電圧を前記所定電圧だけ上昇又は下降させた第ｍの電圧をセットし、且つ前記センサから実測定検出信号が入力するとき、前記基準電圧として前記第ｍの電圧をセットする、
ことを特徴とする逐次比較型ＡＤ変換装置。
【請求項６】
請求項５に記載の逐次比較型ＡＤ変換装置において、
前記センサから非測定検出信号が入力するとき、前記基準電圧として前記第ｍの電圧をセットして得られた前記ＡＤ変換データをオフセットデータとして格納するオフセットレジスタと、
前記センサから実測定検出信号が入力するとき、前記ＡＤ変換データから前記オフセットレジスタに格納したオフセットデータを減算するデータ差分器と、
を設けたことを特徴とする逐次比較型ＡＤ変換装置。
【請求項７】
請求項５又は６に記載の逐次比較型ＡＤ変換装置において、
前記センサを複数個設け、該複数のセンサの各々について、前記基準電圧エンコーダが、当該センサから非測定検出信号が入力するときに求めた前記第ｍの電圧を、当該センサから実測定検出信号が入力するときに前記基準電圧としてセットするようにしたことを特徴とする逐次変換型ＡＤ変換装置。
【請求項８】
請求項６に記載の逐次変換型ＡＤ変換装置において、
前記センサを複数個設け、該複数のセンサの各々について、前記オフセットレジスタと前記データ差分器を設けたことを特徴とする逐次変換型ＡＤ変換装置。
【請求項１】
物理現象の測定値を電気の検出信号として出力するセンサの当該検出信号を基準電圧と比較増幅し、該比較増幅された電圧を逐次比較型でＡＤ変換してＡＤ変換データを得る逐次変換型ＡＤ変換方法において、
前記センサから非測定検出信号が入力するとき、第１のサイクルにおいて、前記基準電圧として、第１の電圧をセットして、前記ＡＤ変換データを求め、第２のサイクルにおいて、前記第１のサイクルで得られたＡＤ変換データの極性ビットに応じて、前記ＡＤ変換データが零値に近づくように、前記基準電圧として、前記第１の電圧を所定電圧だけ上昇又は下降させた第２の電圧をセットして、該第２のサイクルのＡＤ変換データを求め、・・・、第ｍ（ｍは３以上の正の整数）のサイクルにおいて、第ｍ−１のサイクルで得られたＡＤ変換データの極性ビットに応じて、前記ＡＤ変換データが零値に近づくように、前記基準電圧として、前記第ｍ−１の電圧を前記所定電圧だけ上昇又は下降させた第ｍの電圧をセットし、
前記センサから実測定検出信号が入力するとき、前記基準電圧として前記第ｍの電圧をセットして前記ＡＤ変換データを求める
ことを特徴とする逐次変換型ＡＤ変換方法。
【請求項２】
請求項１に記載の逐次変換型ＡＤ変換方法において、
前記センサから非測定検出信号が入力するとき、前記基準電圧として前記第ｍの電圧をセットしたとき得られた前記ＡＤ変換データをオフセットデータとして格納し、該オフセットデータを、前記センサから実測定検出信号が入力するときに得られたＡＤ変換データから減算することを特徴とする逐次変換型ＡＤ変換方法。
【請求項３】
請求項１又は２に記載の逐次変換型ＡＤ変換方法において、
前記センサが複数個設けられ、該複数のセンサの切り替え毎に、当該センサから実測定検出信号が入力するとき、当該センサの前記第ｍの電圧が前記基準電圧としてセットされることを特徴とする逐次変換型ＡＤ変換方法。
【請求項４】
請求項２に記載の逐次変換型ＡＤ変換方法において、
前記センサが複数個設けられ、該複数のセンサの切り替え毎に、当該センサの前記オフセットデータを、当該センサから実測定検出信号が入力するときに得られたＡＤ変換データから減算することを特徴とする逐次変換型ＡＤ変換方法。
【請求項５】
物理現象の測定値を電気の検出信号として出力するセンサと、該センサの検出信号を基準電圧と比較増幅する高利得差動増幅器と、該高利得差動増幅器の出力電圧をＡＤ変換してＡＤ変換データを出力する逐次比較型ＡＤ変換本体部とを備えた逐次変換型ＡＤ変換装置において、
前記センサから非測定検出信号が入力するとき、前記逐次比較型ＡＤ変換本体部から出力するＡＤ変換データの極性ビットに応じて、前記基準電圧を所定電圧ピッチで上昇又は下降させる基準電圧エンコーダを設け、
該基準電圧エンコーダは、前記センサから非測定検出信号が入力するとき、第１のサイクルにおいて、前記基準電圧として第１の電圧をセットし、第２のサイクルにおいて、前記第１のサイクルで得られたＡＤ変換データの極性ビットに応じて、前記ＡＤ変換データが零値に近づくように、前記基準電圧として、前記第１の電圧を所定電圧だけ上昇又は下降させた第２の電圧をセットし、・・・、第ｍ（ｍは３以上の正の整数）のサイクルにおいて、第ｍ−１のサイクルで得られたＡＤ変換データの極性ビットに応じて、前記ＡＤ変換データが零値に近づくように、前記基準電圧として、前記第ｍ−１の電圧を前記所定電圧だけ上昇又は下降させた第ｍの電圧をセットし、且つ前記センサから実測定検出信号が入力するとき、前記基準電圧として前記第ｍの電圧をセットする、
ことを特徴とする逐次比較型ＡＤ変換装置。
【請求項６】
請求項５に記載の逐次比較型ＡＤ変換装置において、
前記センサから非測定検出信号が入力するとき、前記基準電圧として前記第ｍの電圧をセットして得られた前記ＡＤ変換データをオフセットデータとして格納するオフセットレジスタと、
前記センサから実測定検出信号が入力するとき、前記ＡＤ変換データから前記オフセットレジスタに格納したオフセットデータを減算するデータ差分器と、
を設けたことを特徴とする逐次比較型ＡＤ変換装置。
【請求項７】
請求項５又は６に記載の逐次比較型ＡＤ変換装置において、
前記センサを複数個設け、該複数のセンサの各々について、前記基準電圧エンコーダが、当該センサから非測定検出信号が入力するときに求めた前記第ｍの電圧を、当該センサから実測定検出信号が入力するときに前記基準電圧としてセットするようにしたことを特徴とする逐次変換型ＡＤ変換装置。
【請求項８】
請求項６に記載の逐次変換型ＡＤ変換装置において、
前記センサを複数個設け、該複数のセンサの各々について、前記オフセットレジスタと前記データ差分器を設けたことを特徴とする逐次変換型ＡＤ変換装置。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２０１３−２１４３９（Ｐ２０１３−２１４３９Ａ）
【公開日】平成２５年１月３１日（２０１３．１．３１）
【国際特許分類】
【出願番号】特願２０１１−１５１７２８（Ｐ２０１１−１５１７２８）
【出願日】平成２３年７月８日（２０１１．７．８）
【出願人】（０００１９１２３８）新日本無線株式会社 (569)
【Ｆターム（参考）】
【公開日】平成２５年１月３１日（２０１３．１．３１）
【国際特許分類】
【出願日】平成２３年７月８日（２０１１．７．８）
【出願人】（０００１９１２３８）新日本無線株式会社 (569)
【Ｆターム（参考）】
[ Back to top ]