通信インタフェース回路および通信装置
【課題】チップサイズ、コストの増加を抑止しつつ、クランプ回路の耐圧特性を良好に維持でき、負荷変調を効率良く的確に行うことが可能で、復調を的確に行うことが可能な通信インタフェース回路および通信装置を提供する。
【解決手段】共振回路を含むアンテナ回路130と、アンテナ回路を通して第1の電源端子と第2の電源端子間に誘起される交流電圧を、コントロール信号に応じて一定の電圧にクランプするクランプ回路103と、第1の電源端子と第2の電源端子間に誘起される交流電圧を直流電圧に変換する全波整流器105と、整流器による直流電圧または上記交流電圧のピーク値を分圧する分圧器107と、分圧器の分圧電圧と基準電圧とを比較し、比較結果を上記コントロール信号としてクランプ回路に出力する差動アンプ108と、を有する。
【解決手段】共振回路を含むアンテナ回路130と、アンテナ回路を通して第1の電源端子と第2の電源端子間に誘起される交流電圧を、コントロール信号に応じて一定の電圧にクランプするクランプ回路103と、第1の電源端子と第2の電源端子間に誘起される交流電圧を直流電圧に変換する全波整流器105と、整流器による直流電圧または上記交流電圧のピーク値を分圧する分圧器107と、分圧器の分圧電圧と基準電圧とを比較し、比較結果を上記コントロール信号としてクランプ回路に出力する差動アンプ108と、を有する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、非接触型ICカード等に適用可能な通信インタフェース回路および通信装置に関するものである。
【背景技術】
【0002】
近年のICカード技術の発展は目覚しいものがあり、鉄道の乗車券、物品の購入、入退出管理等、様々な分野で便利に利用されてきている。
【0003】
これらのシステムにおいては、ICカード側には電池を持たず、リーダ/ライタ(以下、R/Wと記す)側から送出された電磁波による非接触給電によりICカードを動作させているものが多い(たとえば特許文献1、2、3、4、5参照)。
【0004】
上記アプリケーションのシステムでは、R/WからICカード(下り)方向とICカードからR/W(上り)方向の双方向のデータ伝送が必要である。
そして、下り方向については、R/Wから送出するキャリアを振幅変位キーイング(ASK:Amplitude sift keying)変調することにより目的を果たしている。
【0005】
一方、上り方向については、ICカードは電源を持っておらず、それ自体からキャリアを送出する機能を有していない。
このため、ICカードは、R/Wから送出されたキャリアをインダクタLとキャパシタCの同調回路に接続された負荷抵抗で受け、送出データの"1"/"0"に対応させてその負荷抵抗の値を変化させる、いわゆる「負荷変調方式」によりデータ伝送機能を実現している。
【0006】
R/W側では、ICカード側の負荷抵抗の値の変化に応じて生じるアンテナコイルの電圧変化として検出し、上りデータを再生する。
【0007】
図1および図2は、ICカードの通信インタフェース部の基本的な構成を示す図である。
このICカード1は、クランプ回路2および整流器3を有する。
【0008】
図3は、負荷変調回路を有するICカードの構成例を示す図である。
【0009】
図3のICカード10は、アンテナコイル11、アンテナコイル11に並列に接続されたキャパシタ12、アンテナコイル11とキャパシタ12に並列に接続された負荷変調用抵抗13、および負荷変調用抵抗13に直列に接続されたスイッチ14を有する。
そして、ICカード10は、クランプ回路15、および整流器16を有する。
【特許文献1】特開平7−85233号公報
【特許文献2】特開平11−88243号公報
【特許文献3】特開平9−62816号公報
【特許文献4】特開2005−267643号公報
【特許文献5】特開平10−145987号公報
【発明の開示】
【発明が解決しようとする課題】
【0010】
ところが、図1および図2に示すICカードでは、入力信号振幅、あるいは整流後(整流器出力)のDC電圧値が上昇するとクランプ回路2に流れる電流が増加する。つまりこれは、入力インピーダンスが低下することを意味する。
入力インピーダンスが低下すると、入力端子前のLC共振回路Q値も下げることで入力信号振幅を制御する。
この制御特性はデバイスのクランプ回路の耐圧特性に依存するので、入力信号強度が広範囲に変動する場合、入力振幅の変動範囲も広範囲になる。
たとえば、実際に入力電圧レベルは十数ボルトになる場合もある。それはつまり入力回路の先端部分は高耐圧デバイスで構成する必要があり、チップサイズの増加など、コストアップにつながるという不利益がある。
【0011】
特許文献3および4に記載された技術では、基準電圧と比較する整流器出力のDC電圧は他の回路に共通で給電される。
他の回路の消費電流変動はこの比較のためのDC電圧に影響を受ける可能性があるため、コントロールループが不安定になることが想定される。
【0012】
特許文献5に記載された技術では、入力電圧レベルが一定にならないことから、入力信号強度を確保したい場合、高耐圧デバイスが必要になる。
【0013】
また、負荷変調回路は、図3に示すように、変調に用いる負荷抵抗13の抵抗値(RL)が固定値であった。
図3に示すRc値は、クランプ回路15が動作するため、カードとR/W(リーダ/ライタ)との間の距離に応じて変化する。
変調度は、「RL:Rc」の比に依存するため、距離に応じて変化する。仮にクランプ回路15が動作した場合、Rcは非常に小さくなるため、RLの変化の影響が小さくなる。よって、変調率が小さくなり、通信不具合の原因になるという不利益がある。
【0014】
また、通常のICカードにおける復調器は、アンテナに入力された信号の電圧変化を検出することで、復調を行っている。
しかし、入力信号レベルが高い場合、LSI保護のためクランプ回路が動作することにより電圧変化が非常に小さくなるため、図4に示すように、復調が難しくなる。
【0015】
本発明は、チップサイズ、コストの増加を抑止しつつ、クランプ回路の耐圧特性を良好に維持でき、負荷変調を効率良く的確に行うことが可能で、復調を的確に行うことが可能な通信インタフェース回路および通信装置を提供することにある。
【課題を解決するための手段】
【0016】
本発明の第1の観点の通信インタフェース回路は、第1の電源端子と第2の電源端子間に誘起される交流電圧を、コントロール信号に応じて一定の電圧にクランプするクランプ回路と、上記第1の電源端子と上記第2の電源端子間に誘起される交流電圧を直流電圧に変換する整流器と、上記整流器による直流電圧または上記交流電圧のピーク値を分圧する分圧器と、上記分圧器の分圧電圧と基準電圧とを比較し、比較結果を上記コントロール信号として上記クランプ回路に出力する差動アンプとを有する。
【0017】
本発明の第2の観点の通信装置は、アンテナ回路を通して第1の電源端子と第2の電源端子間に誘起される交流電圧を、コントロール信号に応じて一定の電圧にクランプするクランプ回路と、上記第1の電源端子と上記第2の電源端子間に誘起される交流電圧を直流電圧に変換する整流器と、上記整流器による直流電圧または上記交流電圧のピーク値を分圧する分圧器と、上記分圧器の分圧電圧と基準電圧とを比較し、比較結果を上記コントロール信号として上記クランプ回路に出力する差動アンプとを有する。
【発明の効果】
【0018】
本発明によれば、チップサイズ、コストの増加を抑止しつつ、クランプ回路の耐圧特性を良好に維持でき、負荷変調を効率良く的確に行うことが可能で、復調を的確に行うことが可能となる。
【発明を実施するための最良の形態】
【0019】
以下、本発明の実施形態を図面に関連付けて説明する。
なお、説明は以下の順序で行う。
1.第1の実施形態
2.第2の実施形態
【0020】
<1.第1の実施形態>
図5は、本発明の第1の実施形態に係る通信装置を含む非接触ICカードとリーダライタを模式的に示す図である。
図6は、本発明の第1の実施形態に係る通信装置を含む非接触ICカードの構成例を示す回路図である。
図7は、図6のICカードの要部を具体的に示す回路図である。
【0021】
図5のICカード100は、通信装置としての近接無線通信RFインタフェース回路120とアンテナ回路130を含んで構成される。
【0022】
図6のICカード100は、近接無線通信RFインタフェース部分を中心に示している。
ICカード100は、図6に示すように、第1の電源端子VCP、第2の電源端子VCM(クレームに対応させて電源端子という用語を用いています)、アンテナコイル101、アンテナコイル101に並列に接続されたキャパシタ102、クランプ回路103、ウェルバイアス回路104、および全波整流器105を有する。
ICカード100は、平滑器106−1〜106−4、分圧器107、差動アンプ(オペアンプ)108、および復調器109、および基準電圧源(Band Gap Regulator :BGR)110を有する。
分圧器107および差動アンプ108により入力振幅制御器140が形成される。
また、ICカード100は、アナログレギュレータ111、アナログ系回路112、デジタルレギュレータ113、およびデジタル系回路114を有する。
また、図5においては、符号200は、リーダライタ(R/W)を示している。
なお、図7の回路においては、ウェルバイアス回路は省略されている。
【0023】
図6のICカード100は、RFIC等の非接触通信用を目的とする送受信インタフェース回路を含んで形成されている。ICカード100は、入力キャリア信号(AC)から、たとえば上下を折り返したような波形を作る全波整流器105を有している。
ICカード100、入力端子CP、CMの電圧を制御するため、全波整流器105、差動アンプ108、クランプ回路103による一連のフィードバックループ(帰還制御系)FBLが形成されている。
具体的には、ICカード100は、全波整流器105の出力電圧値Vant´のピーク値、あるいは入力信号のピーク(peak)電圧値Vantを検知し、その分圧器107による抵抗分圧値を差動アンプ108で回路内のBGR110による基準電圧Vrefと比較する。
そして、ICカード100は、差動アンプ108の出力信号が信号入力端子に並列接続されたクランプ回路103をコントロールするフィードバックループFBLが形成されている。
このフィードバックループFBLは、主な特徴として信号入力端子電圧を一定にする機能を有する。
また、本実施形態のICカード100では、基準電圧Vrefと比較されるDC電圧源(分圧器)に供給されるDC電圧、つまり平滑器106−1の出力は、他の回路形には給電されない。
また、本実施形態のICカード100では、フィードバックループFBL内の電流・電圧信号からデータを復調器109で復調する。
換言すれば、クランプ回路103に流れる電流、あるいはクランプトランジスタのゲート電圧からデータを復調する。
また、本実施形態のICカード100では、データ送信方法として「負荷変調」が用いられる。フィードバックループFBLにおいて、全波整流器105の出力電圧値Vant´のピーク値、あるいは入力信号のピーク電圧値Vantを基準電圧Vreと比較するが、その抵抗分圧値を可変することで負荷変調を実施する。これにより、本実施形態では入力端子に一定な電圧値の変調振幅にする。
【0024】
ICカード100のアンテナコイル101は、R/W200におけるアンテナコイル201と結合係数kで電磁的に結合されている。
結合係数kは、ICカード100とR/W200との距離に依存する値であり、距離=∞のときk=0となる。
【0025】
クランプ回路103は、R/W200が発生する電磁界にかざされることで誘起されたAC電圧を、フィードバックループFBLを形成する差動アンプ108から出力されたコントロール信号CTLにより一定の電圧にクランプする。
【0026】
図8は、本実施形態に係るクランプ回路103を含むフィードバックループFBLの具体的な構成例を示す図である。
なお、図8の回路においてもウェルバイアス回路は省略されている。
【0027】
クランプ回路103は、ゲートにコントロール信号CTLが供給される絶縁ゲート型電界効果トランジスタ(以下、トランジスタという)Q101、および4つのスイッチSW101〜SW104により形成されている。
トランジスタQ101は、nチャネルMOS(NMOS)トランジスタにより形成され、コントロール信号CTLに応じてそのオン抵抗が制御される。
スイッチSW101はトランジスタQ101のドレインと電源端子VCP(端子CP)との間に接続されている。
スイッチSW102はトランジスタQ101のソースと電源端子VCP(端子CP)との間に接続されている。
スイッチSW103はトランジスタQ101のドレインと電源端子VCM(端子CM)との間に接続されている。
スイッチSW104はトランジスタQ101のソースと電源端子VCM(端子CM)との間に接続されている。
そして、トランジスタQ101のソースは接地されている。
【0028】
各スイッチSW101,SW103は、図7に示すように、pチャネルMOS(PMOS)トランジスタPT101,PT102により形成される。
各スイッチSW102,SW104は、図7に示すように、NMOSトランジスタNT101,NT102により形成される。
【0029】
図7に示すように、スイッチSW101を形成するPMOSトランジスタPT101のソースが電源端子LVDに接続され、ドレインがトランジスタQ101のドレインに接続されている。
スイッチSW102を形成するNMOSトランジスタNT101のソースが電源端子VCPに接続され、ドレインがトランジスタQ101のソースに接続されている。
スイッチSW103を形成するNMOSトランジスタNT102のソースが電源端子VCMに接続され、ドレインがトランジスタQ101のドレインに接続されている。
スイッチSW104を形成するNMOSトランジスタNT102のソースが電源端子VCMに接続され、ドレインがトランジスタQ101のドレインに接続されている。
そして、PMOSトランジスタPT101およびNMOSトランジスタNT101のゲートが電源端子VCM(端子CM)に接続されている。そして、PMOSトランジスタPT102およびNMOSトランジスタNT102のゲートが電源端子VCP(端子CP)に接続されている。
【0030】
ここで、このような構成を有するクランプ回路103において、トランジスタQ101のゲート電圧をコントロール信号CTLで制御する理由について説明する。
【0031】
通常、ICカードのLSIにおけるRF回路部分(整流器等)は、高耐圧トランジスタセルを使用していた。その理由は、カードのアンテナにおける磁気誘導回路に発生する電圧が数10Vに達するため、トランジスタに不具合が発生するおそれがあるためである。
そして、高耐圧トランジスタを使用することは、単純に半導体のサイズが大きくなり、結果コストアップにつながることが課題である。
そこで、本実施形態では、標準3.3V系のトランジスタのみを使用するLSIのRF回路構成が採用されている。
ここで、3.5VのDC電圧を発生する整流器について考えてみる。
たとえば、3.3V系トランジスタの耐圧は4.5Vである。整流器が正常動作する入力電圧レベルは3.8V以上であるため、整流器の入力電圧レベルは、3.8V〜4.5Vの範囲に収まっている必要がある。
【0032】
具体的には、図8の回路図に関連付けて説明する。
全波整流器105の出力電圧Vant´(VDD)は、分圧器107の抵抗R1、R2、R3で分圧され、差動アンプ108に入力され、基準電圧Vrefと比較される。
差動アンプ108の出力であるコントロール信号CLTは、VDDの値が常に一定になるよう、クランプ回路103を制御する。
この場合、CM、CP端子間の電圧が常に、4.3Vopになるように制御される。
このように、クランプ回路103では、電圧が低く一定に保たれるため、高耐圧トラジス田を使用することなくRF回路を構成することが可能になる。
【0033】
ちなみに、クランプ回路103において、CPが正、CMが負のとき、スイッチSW101,SW104がオン、スイッチSW102,SW103がオフとなる。
一方、CPが負、CMが正のとき、スイッチSW101,SW104がオフ、スイッチSW102,SW103がオンとなる。
【0034】
このように、クランプ回路103を制御することにより、LSIのサイズを小型化することが可能となり、また、コスト低減を図れる利点がある。
小型化されたLSIは、たとえば「非接触カード」の場合、LSIの「割れ」不良に対して強くなることも期待できる。
【0035】
ウェルバイアス回路104は、端子CPとCMで電流ループを形成するため、端子間CP、CM間に直列に接続された2つのNMOSトランジスタと、このNMOSトランジスタに起因するラッチアップを抑止するためのpウェルバイアス制御する機能を有する。
【0036】
図9は、本実施形態に係るウェルバイアス回路の構成例を示す回路図である。
【0037】
ウェルバイアス回路104は、端子CP、CM間に直列に接続された2つのNMOSトランジスタMN101,MN102、およびNMOSトランジスタMN101,MN102に並列に接続されたNMOSトランジスタMN103,MN104を有する。
NMOSトランジスタMN101により第1の電界効果トランジスタが形成され、NMOSトランジスタMN102により第2の電界効果トランジスタが形成される。
NMOSトランジスタMN103により第3の電界効果トランジスタが形成され、NMOSトランジスタMN104により第4の電界効果トランジスタが形成される。
【0038】
NMOSトランジスタMN101,MN103のゲートがCM端子(電源端子VCP)に接続され、NMOSトランジスタMN102、MN104のゲートがCP端子(電源端子VCM)に接続されている。
そして、NMOSトランジスタMN101〜MN104の基板のpウェルが互いに接続され、その接続点がNMOSトランジスタMN103とMN104のドレイン同士の接続点に接続されている。
なお、CP端子およびCM端子は、全波整流回路105に含まれるダイオードD101,D102を介して互いに接続され、その接続点によりノードND104が形成されている。
また、NMOSトランジスタMN101とMN102の接続点は接地され、かつ、全波整流回路105に含まれるキャパシタC101を介してノードND104に接続されている。
【0039】
ここで、図9のウェルバイアス回路を構成した理由について図9および図10に関連付けて説明する。
図10は、一般的な2つのNMOSトランジスタMN101、MM102からなるMOS回路構成を示す図である。
【0040】
近接無線通信カードは自身がバッテリを持ってないため、R/W200にかざされることで、入力されたAC波形(=誘導起電力)からグランド基準電位を生成する。
NMOSトランジスタMN101,MN102は、アンテナ両端(CP,CM)の低い方の電圧を受けてグランド基準を作成する。
この2つNMNOSトランジスタのバックゲートはグランドに接続される。
カードチップ全体の電流がNMOSトランジスタMN1あるいはMN2を経る、アンテナ両端のCP,CMの間に電流ループを形成する。
ここで図10の構成で問題となるのは、カードの消費電流は大きいとき、NMOSトランジスタMN101とMN102のドレイン‐ソース間電圧が大きくなる。そして、バックゲートとソース(あるいはドレイン)の間の寄生ダイオードに電流が流れて、ダイオードがONするおそれがある。
この場合、半導体のレイアウト上、隣にPMOSがあればラッチアップ(Latch-Up)を誘発する可能性が高くなる。ラッチアップするとチップは動作不安全状態になる。
そこで、図9のウェルバイアス回路104は、図10の回路では発生するおそれのあるラッチアップを回避することを目的とした回路構成を有する。
【0041】
図9の回路は、図10の回路のNMOSトランジスタMN103とMN104を追加した構成を有する。
このMN103とMN104はソース−ドレイン間に流れる電流がほぼゼロであるため、ソース‐ドレイン間電圧はほぼ“0V”になる。
これはNMOSトランジスタMN101とMN102のウェルバイアス回路として、全体チップの一番低い電圧をNMOSトランジスタMN101とMN102のpウェル/p基板に提供する。
これにより、基板の寄生ダイオードがONする可能性がなくなる。
このような回路構成によりチップは、よりラッチアップを誘発しにくくなる。
【0042】
実際の回路では、NMOSのpウェルバイアス回路だけではなく、PMOSのnウェルバイアスも同じような構成が可能である。
また、このようなウェルバイアス構成はアンテナ端子に接続するトランジスタだけではなく、ドイラン/ソース両端の電圧変動が大きいトランジスタ全てにおいて、ラッチアップの回避策として有効な回路構成となる。
【0043】
全波整流器105は、コイル101に誘起されたAC信号(電力)を上下を折り返したような波形に変換して平滑器106−1〜106−4に供給する。全波整流器105は入力信号の低電位側を取り出してRF通信インタフェースの基準電位(GND)にする。
図7の全波整流器105は、電源端子VCP,VCMに接続されたPMOSトランジスタPT103,104を有する。
PMOSトランジスタPT103のゲートが電源端子VCMに接続され、PMOSトランジスタPT104のゲートが電源端子VCPに接続されている。
【0044】
平滑器106−1は、ダイオードD106−1およびキャパシタC106−1を有する。平滑器106−1は、全波整流器105の出力を受けてダイオードD106−1およびキャパシタC106−1で高周波信号を除去してDC電圧を分圧器107に供給する。
【0045】
平滑器106−2は、ダイオードD106−2およびキャパシタC106−2を有する。平滑器106−2は、全波整流器105の出力を受けてダイオードD106−2およびキャパシタC106−2で高周波信号を除去してDC電圧をデジタルレギュレータ113に供給する。
【0046】
平滑器106−3は、ダイオードD106−3およびキャパシタC106−3を有する。平滑器106−3は、全波整流器105の出力を受けてダイオードD106−3およびキャパシタC106−3で高周波信号を除去してDC電圧をアナログレギュレータ111に供給する。
【0047】
平滑器106−4は、ダイオードD106−4およびキャパシタC106−4を有する。平滑器106−4は、全波整流器105の出力を受けてダイオードD106−4およびキャパシタC106−4で高周波信号を除去してDC電圧をBGR110に供給する。
【0048】
図11(A)および(B)は、本実施形態に係る平滑器におけるダイオードの構成例を示す図である。
【0049】
一般的には、平滑器106−1〜106−4のダイオードD106−1〜D106−4を、図11(A)に示すように、MOSトランジスタのゲート‐ドレインを接続したMOSダイオードのみで形成することも可能である。
本実施形態においては、図11(B)に示すような、Vthキャンセリングダイオードセルとして形成される。
【0050】
このVthキャンセリングダイオードセルCL106は、PMOSトランジスタPT111、PT112、電流源I106、およびキャパシタC106を有する。
PMOSトランジスタPT111のソース側により入力端子TINが形成され、ドレイン側により出力端子TOUTが形成される。
PMOSトランジスタPT112のソースが出力端子TOUTに接続され、ドレインおよびゲートが互いに接続され、その接続点がPMOSトランジスタPT111のゲートおよび電流源I111に接続されている。キャパシタC111は出力端子TOUTと接地電位GNDとの間に接続されている。
【0051】
このVthキャンセリングダイオードセルCL106は普通のMOSダイオードよりゲートに閾値Vth分のプリバイアス電圧を与えるので、ダイオードセル両端の電圧ドロップ(=Vth)がより小さくなる。
これにより、普通のダイオードを使うよりも後段の回路にもっと高いDC電圧を供給可能としている。
【0052】
分圧器107は、平滑器106−1により供給されるDC電圧を抵抗分割し、分割した電圧を差動アンプ108の反転入力端子(−)に供給する。
【0053】
分圧器107は、たとえば図7および図8に示すように、DC電圧の供給ラインと接地電位GNDとの間に直列に接続された抵抗R101,R102,R103、並びに、抵抗R101に並列に接続されたスイッチSW107を有する。
スイッチSW107は、PMOSトランジスタPT107により形成される。
PMOSトランジスタPT107のソースが電圧VDDの供給ラインLVDDと直列接続された抵抗R101,R102の接続点に接続されている。PMOSトランジスタPT107のゲートが負荷変調信号LMの供給ラインに接続されている。
【0054】
分圧器107は、平滑器106−1を介した全波整流器105の出力DC電圧(VDD)を抵抗R1、R2、R3で分圧し、差動アンプ108に入力、基準電圧Vrefと比較する。
差動アンプ108の出力は、RF−リミッタであるクランプ回路103にフィードバックされ、これによりアンテナ端子電圧を常にコントロールする。
アンテナ端子電圧は、基準電圧Vrefにリニアに制御されるため、抵抗R1、R2、R3の分圧比をスイッチSW107を制御してスイッチングすることで、アンテナ端子の負荷変調レベルは、常に一定になる特徴を有する。
これにより、たとえばICカード100とR/W200の距離に依存することなく、負荷変調レベルを200mVに固定することが可能となる。
なお、分圧器107の電源電圧VDDは分圧器107にのみ供給され、その他回路に供給されない。
【0055】
差動アンプ108は、分圧器107の分圧電圧とBGR110で生成された基準電圧Vrefとを比較し、その比較結果をコントロール信号CTLとしてクランプ回路103のトランジスタQ101のゲートにフィードバックされる。
また、差動アンプ108の出力は、復調器109にも供給される。
【0056】
復調器109は、差動アンプ108に出力信号を受けて、フィードバックループFBL内の電流、電圧信号からデータを復調する機能を有する。
【0057】
次に、上記構成による動作を、フィードバックループFBLの動作を中心に説明する。
【0058】
ICカード100は、R/W200が発生する電磁界にかざされることで、アンテナコイル101にAC信号(電力)が誘起される。
全波整流器105では、このAC信号が上下を折り返したような波形に変換される。平滑器106−1において、ダイオードD106−1とキャパシタC106−1で高周波信号が除去され、各ブロック、ここでは分圧器07に供給される。
この過程において、全波整流器105は入力信号の低電位側を取り出してRFインタフェースの基準電位(GND)にする。
フィードバックループFBLにおいては、DC電圧VDDの分圧電圧DV107がモニタされBGR(基準電圧源)110で生成された基準電圧Vrefと差動アンプ108で比較される。
そして、差動アンプ108から出力されるコントロール信号CTLがクランプ回路103に出力される。
このコントロール信号CTLによりクランプ回路103に流れる電流量がコントロールされる。これにより、アンテナ共振回路のQ値を電圧VDDを超えないようにフィードバック(帰還)制御が行われる。
結果、電圧VDDの電圧値は常に一定になる。またその他のレギュレータ入力も常に一定になる。
【0059】
ところで、フィードバックループFBL(帰還制御ループ)の影響で、ASK変調信号もゼロになる。つまりASK変調データ情報は電圧VDDと共に入力端子に現れなくなる。
しかし、この変調データ情報は、フィードバックループFBL(入力振幅制御器の帰還制御系)の中に存在する。
つまり、変調データ情報はクランプ回路103に流れる電流またはクランプトランジスタのゲート電圧に含まれている。
本実施形態では、変調データ情報であるASK変調データは、クランプトランジスタのゲート電圧に並列接続された復調器109に入力され、データが抽出される。
復調器109では、この電圧信号がACカップリングされて、ASKデータが復調される。
ICカード100の通信RFインタフェース回路120がR/W200にデータを転送するとき、負荷変調データが図7の入力振幅制御器140の分圧抵抗R101と並列に接続にしているスイッチSW107がON/OFFされる。
これにより、電圧VDD、つまり通信RFインタフェース回路120の入力電圧振幅が負荷変調データに依存して変化する。
このようにして、定変調幅負荷変調を実現できる。
【0060】
以上の説明では、本発明の実施形態に係る通信装置を非接触型ICカード100に搭載した場合を例に説明した。
本発明の実施形態に係る通信装置は、非接触型ICカード100のみならず、たとえば携帯情報機器としての携帯電話機に上記したICカードと同様の機能を持たせかつR/Wの機能を持たせるように構成することも可能である。
このような通信システムを第2の実施形態として説明する。
【0061】
<2.第2の実施形態>
図12は、本発明の第2の実施形態に係る非接触型ICカードおよび携帯情報機器としての携帯電話機が適用される通信システムの構成例を示す図である。
【0062】
図12に示す通信システム300は、上記した通信装置としての非接触型ICカード100と、携帯電話機310と、基地局320と、通信網330と、サーバ340とにより構成されている。
【0063】
本実施形態のICカード100は、携帯電話機310の搭載されたR/W(リーダライタ)機能部から送出されたキャリアをインダクタLとキャパシタCの同調回路で受信する。そして、ICカード100は送出データの"1"/"0"に対応させてその負荷抵抗の値を変化させる、いわゆる「負荷変調方式」によりデータ伝送機能を実現している。
【0064】
また、携帯電話機310は、R/W機能部の他にICカード100と同様の機能を有する。
ここではその詳細は省略する。
【0065】
以上説明したように、本実施形態によれば、ICカード100、入力端子電圧CP、CMを制御するため、全波整流器105、差動アンプ108、クランプ回路193による一連のフィードバックループ(帰還制御系)FBLが形成されている。
具体的には、ICカード100は、全波整流器105の出力電圧値Vant´のピーク値、あるいは入力信号のピーク(peak)電圧値Vantを検知し、その分圧器107による抵抗分圧値を差動アンプ108で回路内のBGR110による基準電圧Vrefと比較する。
そして、ICカード100は、差動アンプ108の出力信号が信号入力端子に並列接続されたクランプ回路103をコントロールするフィードバックループFBLが形成されている。
このフィードバックループFBLは、主な特徴として信号入力端子電圧を一定にする機能を有する。
また、本実施形態のICカード100では、基準電圧Vrefと比較されるDC電圧源(分圧器)の入力DC電圧は、他の回路形には給電されない。
また、本実施形態のICカード100では、フィードバックループFBL内の電流・電圧信号からデータを復調器109で復調する。
換言すれば、クランプ回路103に流れる電流、あるいはクランプトランジスタのゲート電圧からデータを復調する。
また、本実施形態のICカード100では、データ送信方法として「負荷変調」が用いられる。フィードバックループFBLにおいて、全波整流器105の出力電圧値Vant´、あるいは入力信号のピーク電圧値Vantを基準電圧Vreと比較するが、その抵抗分圧値を可変することで負荷変調を実施する。これにより、本実施形態では入力端子に一定な電圧値の変調振幅にする。
したがって、本実施形態によれば、以下の効果を得ることができる。
【0066】
すなわち、チップサイズ、コストの増加を抑止しつつ、クランプ回路の耐圧特性を良好に維持でき、負荷変調を効率良く的確に行うことが可能で、復調を的確に行うことが可能となる。
また、ウェルバイアス回路により、よりラッチアップを誘発しにくくなる。
また、平滑器において、VthキャンセリングダイオードセルCL106は普通のMOSダイオードよりゲートに閾値Vth分のプリバイアス電圧を与えることから、ダイオードセル両端の電圧ドロップ(=Vth)がより小さくなる。
これにより、普通のダイオードを使うよりも後段の回路にもっと高いDC電圧を供給可能としている。
【0067】
なお、上記した例では、負荷変調に抵抗を用いたが、負荷として容量などを用いる容量負荷変調などでも同様に適用することが可能であり、負荷抵抗の場合と同様の効果を得ることができる。
【0068】
また、本実施形態においては、情報機器として携帯電話機を一例として説明したが、本発明は携帯電話機の他の携帯端末(PDA等)、あるいはパーソナルコンピュータ等に適用可能である。
【図面の簡単な説明】
【0069】
【図1】ICカードの通信インタフェース部の基本的な第1の構成例を示す図である。
【図2】ICカードの通信インタフェース部の基本的な第2の構成例を示す図である。
【図3】負荷変調回路を備えたICカードの構成例を示す図である。
【図4】一般的な回路の課題を説明するための図である。
【図5】本発明の第1の実施形態に係る通信装置を含む非接触ICカードとリーダライタを模式的に示す図である。
【図6】本発明の第1の実施形態に係る通信装置を含む非接触ICカードの構成例を示す回路図である。
【図7】図6のICカードの要部を具体的に示す回路図である。
【図8】本実施形態に係るクランプ回路を含むフィードバックループの具体的な構成例を示す図である。
【図9】本実施形態に係るウェルバイアス回路の構成例を示す回路図である。
【図10】一般的な2つのNMOSトランジスタからなるMOS回路構成を示す図である。
【図11】本実施形態に係る平滑器におけるダイオードの構成例を示す図である。
【図12】本発明の第2の実施形態に係る非接触型ICカードおよび携帯情報機器としての携帯電話機が適用される通信システムの構成例を示す図である。
【符号の説明】
【0070】
100・・・ICカード、120・・・近接無線通信RFインタフェース、130・・・アンテナ回路、LVD・・・第1の電源端子、LVS・・・第2の電源端子、101・・・アンテナコイル、102・・・キャパシタ、103・・・クランプ回路、104・・・ウェルバイアス回路、105・・・全波整流器、106−1〜106−4・・・平滑器、107・・・分圧器、108・・・差動アンプ(オペアンプ)、109・・・復調器、110・・・基準電圧源(BGR)、200・・・リーダライタ(R/W)。
【技術分野】
【0001】
本発明は、非接触型ICカード等に適用可能な通信インタフェース回路および通信装置に関するものである。
【背景技術】
【0002】
近年のICカード技術の発展は目覚しいものがあり、鉄道の乗車券、物品の購入、入退出管理等、様々な分野で便利に利用されてきている。
【0003】
これらのシステムにおいては、ICカード側には電池を持たず、リーダ/ライタ(以下、R/Wと記す)側から送出された電磁波による非接触給電によりICカードを動作させているものが多い(たとえば特許文献1、2、3、4、5参照)。
【0004】
上記アプリケーションのシステムでは、R/WからICカード(下り)方向とICカードからR/W(上り)方向の双方向のデータ伝送が必要である。
そして、下り方向については、R/Wから送出するキャリアを振幅変位キーイング(ASK:Amplitude sift keying)変調することにより目的を果たしている。
【0005】
一方、上り方向については、ICカードは電源を持っておらず、それ自体からキャリアを送出する機能を有していない。
このため、ICカードは、R/Wから送出されたキャリアをインダクタLとキャパシタCの同調回路に接続された負荷抵抗で受け、送出データの"1"/"0"に対応させてその負荷抵抗の値を変化させる、いわゆる「負荷変調方式」によりデータ伝送機能を実現している。
【0006】
R/W側では、ICカード側の負荷抵抗の値の変化に応じて生じるアンテナコイルの電圧変化として検出し、上りデータを再生する。
【0007】
図1および図2は、ICカードの通信インタフェース部の基本的な構成を示す図である。
このICカード1は、クランプ回路2および整流器3を有する。
【0008】
図3は、負荷変調回路を有するICカードの構成例を示す図である。
【0009】
図3のICカード10は、アンテナコイル11、アンテナコイル11に並列に接続されたキャパシタ12、アンテナコイル11とキャパシタ12に並列に接続された負荷変調用抵抗13、および負荷変調用抵抗13に直列に接続されたスイッチ14を有する。
そして、ICカード10は、クランプ回路15、および整流器16を有する。
【特許文献1】特開平7−85233号公報
【特許文献2】特開平11−88243号公報
【特許文献3】特開平9−62816号公報
【特許文献4】特開2005−267643号公報
【特許文献5】特開平10−145987号公報
【発明の開示】
【発明が解決しようとする課題】
【0010】
ところが、図1および図2に示すICカードでは、入力信号振幅、あるいは整流後(整流器出力)のDC電圧値が上昇するとクランプ回路2に流れる電流が増加する。つまりこれは、入力インピーダンスが低下することを意味する。
入力インピーダンスが低下すると、入力端子前のLC共振回路Q値も下げることで入力信号振幅を制御する。
この制御特性はデバイスのクランプ回路の耐圧特性に依存するので、入力信号強度が広範囲に変動する場合、入力振幅の変動範囲も広範囲になる。
たとえば、実際に入力電圧レベルは十数ボルトになる場合もある。それはつまり入力回路の先端部分は高耐圧デバイスで構成する必要があり、チップサイズの増加など、コストアップにつながるという不利益がある。
【0011】
特許文献3および4に記載された技術では、基準電圧と比較する整流器出力のDC電圧は他の回路に共通で給電される。
他の回路の消費電流変動はこの比較のためのDC電圧に影響を受ける可能性があるため、コントロールループが不安定になることが想定される。
【0012】
特許文献5に記載された技術では、入力電圧レベルが一定にならないことから、入力信号強度を確保したい場合、高耐圧デバイスが必要になる。
【0013】
また、負荷変調回路は、図3に示すように、変調に用いる負荷抵抗13の抵抗値(RL)が固定値であった。
図3に示すRc値は、クランプ回路15が動作するため、カードとR/W(リーダ/ライタ)との間の距離に応じて変化する。
変調度は、「RL:Rc」の比に依存するため、距離に応じて変化する。仮にクランプ回路15が動作した場合、Rcは非常に小さくなるため、RLの変化の影響が小さくなる。よって、変調率が小さくなり、通信不具合の原因になるという不利益がある。
【0014】
また、通常のICカードにおける復調器は、アンテナに入力された信号の電圧変化を検出することで、復調を行っている。
しかし、入力信号レベルが高い場合、LSI保護のためクランプ回路が動作することにより電圧変化が非常に小さくなるため、図4に示すように、復調が難しくなる。
【0015】
本発明は、チップサイズ、コストの増加を抑止しつつ、クランプ回路の耐圧特性を良好に維持でき、負荷変調を効率良く的確に行うことが可能で、復調を的確に行うことが可能な通信インタフェース回路および通信装置を提供することにある。
【課題を解決するための手段】
【0016】
本発明の第1の観点の通信インタフェース回路は、第1の電源端子と第2の電源端子間に誘起される交流電圧を、コントロール信号に応じて一定の電圧にクランプするクランプ回路と、上記第1の電源端子と上記第2の電源端子間に誘起される交流電圧を直流電圧に変換する整流器と、上記整流器による直流電圧または上記交流電圧のピーク値を分圧する分圧器と、上記分圧器の分圧電圧と基準電圧とを比較し、比較結果を上記コントロール信号として上記クランプ回路に出力する差動アンプとを有する。
【0017】
本発明の第2の観点の通信装置は、アンテナ回路を通して第1の電源端子と第2の電源端子間に誘起される交流電圧を、コントロール信号に応じて一定の電圧にクランプするクランプ回路と、上記第1の電源端子と上記第2の電源端子間に誘起される交流電圧を直流電圧に変換する整流器と、上記整流器による直流電圧または上記交流電圧のピーク値を分圧する分圧器と、上記分圧器の分圧電圧と基準電圧とを比較し、比較結果を上記コントロール信号として上記クランプ回路に出力する差動アンプとを有する。
【発明の効果】
【0018】
本発明によれば、チップサイズ、コストの増加を抑止しつつ、クランプ回路の耐圧特性を良好に維持でき、負荷変調を効率良く的確に行うことが可能で、復調を的確に行うことが可能となる。
【発明を実施するための最良の形態】
【0019】
以下、本発明の実施形態を図面に関連付けて説明する。
なお、説明は以下の順序で行う。
1.第1の実施形態
2.第2の実施形態
【0020】
<1.第1の実施形態>
図5は、本発明の第1の実施形態に係る通信装置を含む非接触ICカードとリーダライタを模式的に示す図である。
図6は、本発明の第1の実施形態に係る通信装置を含む非接触ICカードの構成例を示す回路図である。
図7は、図6のICカードの要部を具体的に示す回路図である。
【0021】
図5のICカード100は、通信装置としての近接無線通信RFインタフェース回路120とアンテナ回路130を含んで構成される。
【0022】
図6のICカード100は、近接無線通信RFインタフェース部分を中心に示している。
ICカード100は、図6に示すように、第1の電源端子VCP、第2の電源端子VCM(クレームに対応させて電源端子という用語を用いています)、アンテナコイル101、アンテナコイル101に並列に接続されたキャパシタ102、クランプ回路103、ウェルバイアス回路104、および全波整流器105を有する。
ICカード100は、平滑器106−1〜106−4、分圧器107、差動アンプ(オペアンプ)108、および復調器109、および基準電圧源(Band Gap Regulator :BGR)110を有する。
分圧器107および差動アンプ108により入力振幅制御器140が形成される。
また、ICカード100は、アナログレギュレータ111、アナログ系回路112、デジタルレギュレータ113、およびデジタル系回路114を有する。
また、図5においては、符号200は、リーダライタ(R/W)を示している。
なお、図7の回路においては、ウェルバイアス回路は省略されている。
【0023】
図6のICカード100は、RFIC等の非接触通信用を目的とする送受信インタフェース回路を含んで形成されている。ICカード100は、入力キャリア信号(AC)から、たとえば上下を折り返したような波形を作る全波整流器105を有している。
ICカード100、入力端子CP、CMの電圧を制御するため、全波整流器105、差動アンプ108、クランプ回路103による一連のフィードバックループ(帰還制御系)FBLが形成されている。
具体的には、ICカード100は、全波整流器105の出力電圧値Vant´のピーク値、あるいは入力信号のピーク(peak)電圧値Vantを検知し、その分圧器107による抵抗分圧値を差動アンプ108で回路内のBGR110による基準電圧Vrefと比較する。
そして、ICカード100は、差動アンプ108の出力信号が信号入力端子に並列接続されたクランプ回路103をコントロールするフィードバックループFBLが形成されている。
このフィードバックループFBLは、主な特徴として信号入力端子電圧を一定にする機能を有する。
また、本実施形態のICカード100では、基準電圧Vrefと比較されるDC電圧源(分圧器)に供給されるDC電圧、つまり平滑器106−1の出力は、他の回路形には給電されない。
また、本実施形態のICカード100では、フィードバックループFBL内の電流・電圧信号からデータを復調器109で復調する。
換言すれば、クランプ回路103に流れる電流、あるいはクランプトランジスタのゲート電圧からデータを復調する。
また、本実施形態のICカード100では、データ送信方法として「負荷変調」が用いられる。フィードバックループFBLにおいて、全波整流器105の出力電圧値Vant´のピーク値、あるいは入力信号のピーク電圧値Vantを基準電圧Vreと比較するが、その抵抗分圧値を可変することで負荷変調を実施する。これにより、本実施形態では入力端子に一定な電圧値の変調振幅にする。
【0024】
ICカード100のアンテナコイル101は、R/W200におけるアンテナコイル201と結合係数kで電磁的に結合されている。
結合係数kは、ICカード100とR/W200との距離に依存する値であり、距離=∞のときk=0となる。
【0025】
クランプ回路103は、R/W200が発生する電磁界にかざされることで誘起されたAC電圧を、フィードバックループFBLを形成する差動アンプ108から出力されたコントロール信号CTLにより一定の電圧にクランプする。
【0026】
図8は、本実施形態に係るクランプ回路103を含むフィードバックループFBLの具体的な構成例を示す図である。
なお、図8の回路においてもウェルバイアス回路は省略されている。
【0027】
クランプ回路103は、ゲートにコントロール信号CTLが供給される絶縁ゲート型電界効果トランジスタ(以下、トランジスタという)Q101、および4つのスイッチSW101〜SW104により形成されている。
トランジスタQ101は、nチャネルMOS(NMOS)トランジスタにより形成され、コントロール信号CTLに応じてそのオン抵抗が制御される。
スイッチSW101はトランジスタQ101のドレインと電源端子VCP(端子CP)との間に接続されている。
スイッチSW102はトランジスタQ101のソースと電源端子VCP(端子CP)との間に接続されている。
スイッチSW103はトランジスタQ101のドレインと電源端子VCM(端子CM)との間に接続されている。
スイッチSW104はトランジスタQ101のソースと電源端子VCM(端子CM)との間に接続されている。
そして、トランジスタQ101のソースは接地されている。
【0028】
各スイッチSW101,SW103は、図7に示すように、pチャネルMOS(PMOS)トランジスタPT101,PT102により形成される。
各スイッチSW102,SW104は、図7に示すように、NMOSトランジスタNT101,NT102により形成される。
【0029】
図7に示すように、スイッチSW101を形成するPMOSトランジスタPT101のソースが電源端子LVDに接続され、ドレインがトランジスタQ101のドレインに接続されている。
スイッチSW102を形成するNMOSトランジスタNT101のソースが電源端子VCPに接続され、ドレインがトランジスタQ101のソースに接続されている。
スイッチSW103を形成するNMOSトランジスタNT102のソースが電源端子VCMに接続され、ドレインがトランジスタQ101のドレインに接続されている。
スイッチSW104を形成するNMOSトランジスタNT102のソースが電源端子VCMに接続され、ドレインがトランジスタQ101のドレインに接続されている。
そして、PMOSトランジスタPT101およびNMOSトランジスタNT101のゲートが電源端子VCM(端子CM)に接続されている。そして、PMOSトランジスタPT102およびNMOSトランジスタNT102のゲートが電源端子VCP(端子CP)に接続されている。
【0030】
ここで、このような構成を有するクランプ回路103において、トランジスタQ101のゲート電圧をコントロール信号CTLで制御する理由について説明する。
【0031】
通常、ICカードのLSIにおけるRF回路部分(整流器等)は、高耐圧トランジスタセルを使用していた。その理由は、カードのアンテナにおける磁気誘導回路に発生する電圧が数10Vに達するため、トランジスタに不具合が発生するおそれがあるためである。
そして、高耐圧トランジスタを使用することは、単純に半導体のサイズが大きくなり、結果コストアップにつながることが課題である。
そこで、本実施形態では、標準3.3V系のトランジスタのみを使用するLSIのRF回路構成が採用されている。
ここで、3.5VのDC電圧を発生する整流器について考えてみる。
たとえば、3.3V系トランジスタの耐圧は4.5Vである。整流器が正常動作する入力電圧レベルは3.8V以上であるため、整流器の入力電圧レベルは、3.8V〜4.5Vの範囲に収まっている必要がある。
【0032】
具体的には、図8の回路図に関連付けて説明する。
全波整流器105の出力電圧Vant´(VDD)は、分圧器107の抵抗R1、R2、R3で分圧され、差動アンプ108に入力され、基準電圧Vrefと比較される。
差動アンプ108の出力であるコントロール信号CLTは、VDDの値が常に一定になるよう、クランプ回路103を制御する。
この場合、CM、CP端子間の電圧が常に、4.3Vopになるように制御される。
このように、クランプ回路103では、電圧が低く一定に保たれるため、高耐圧トラジス田を使用することなくRF回路を構成することが可能になる。
【0033】
ちなみに、クランプ回路103において、CPが正、CMが負のとき、スイッチSW101,SW104がオン、スイッチSW102,SW103がオフとなる。
一方、CPが負、CMが正のとき、スイッチSW101,SW104がオフ、スイッチSW102,SW103がオンとなる。
【0034】
このように、クランプ回路103を制御することにより、LSIのサイズを小型化することが可能となり、また、コスト低減を図れる利点がある。
小型化されたLSIは、たとえば「非接触カード」の場合、LSIの「割れ」不良に対して強くなることも期待できる。
【0035】
ウェルバイアス回路104は、端子CPとCMで電流ループを形成するため、端子間CP、CM間に直列に接続された2つのNMOSトランジスタと、このNMOSトランジスタに起因するラッチアップを抑止するためのpウェルバイアス制御する機能を有する。
【0036】
図9は、本実施形態に係るウェルバイアス回路の構成例を示す回路図である。
【0037】
ウェルバイアス回路104は、端子CP、CM間に直列に接続された2つのNMOSトランジスタMN101,MN102、およびNMOSトランジスタMN101,MN102に並列に接続されたNMOSトランジスタMN103,MN104を有する。
NMOSトランジスタMN101により第1の電界効果トランジスタが形成され、NMOSトランジスタMN102により第2の電界効果トランジスタが形成される。
NMOSトランジスタMN103により第3の電界効果トランジスタが形成され、NMOSトランジスタMN104により第4の電界効果トランジスタが形成される。
【0038】
NMOSトランジスタMN101,MN103のゲートがCM端子(電源端子VCP)に接続され、NMOSトランジスタMN102、MN104のゲートがCP端子(電源端子VCM)に接続されている。
そして、NMOSトランジスタMN101〜MN104の基板のpウェルが互いに接続され、その接続点がNMOSトランジスタMN103とMN104のドレイン同士の接続点に接続されている。
なお、CP端子およびCM端子は、全波整流回路105に含まれるダイオードD101,D102を介して互いに接続され、その接続点によりノードND104が形成されている。
また、NMOSトランジスタMN101とMN102の接続点は接地され、かつ、全波整流回路105に含まれるキャパシタC101を介してノードND104に接続されている。
【0039】
ここで、図9のウェルバイアス回路を構成した理由について図9および図10に関連付けて説明する。
図10は、一般的な2つのNMOSトランジスタMN101、MM102からなるMOS回路構成を示す図である。
【0040】
近接無線通信カードは自身がバッテリを持ってないため、R/W200にかざされることで、入力されたAC波形(=誘導起電力)からグランド基準電位を生成する。
NMOSトランジスタMN101,MN102は、アンテナ両端(CP,CM)の低い方の電圧を受けてグランド基準を作成する。
この2つNMNOSトランジスタのバックゲートはグランドに接続される。
カードチップ全体の電流がNMOSトランジスタMN1あるいはMN2を経る、アンテナ両端のCP,CMの間に電流ループを形成する。
ここで図10の構成で問題となるのは、カードの消費電流は大きいとき、NMOSトランジスタMN101とMN102のドレイン‐ソース間電圧が大きくなる。そして、バックゲートとソース(あるいはドレイン)の間の寄生ダイオードに電流が流れて、ダイオードがONするおそれがある。
この場合、半導体のレイアウト上、隣にPMOSがあればラッチアップ(Latch-Up)を誘発する可能性が高くなる。ラッチアップするとチップは動作不安全状態になる。
そこで、図9のウェルバイアス回路104は、図10の回路では発生するおそれのあるラッチアップを回避することを目的とした回路構成を有する。
【0041】
図9の回路は、図10の回路のNMOSトランジスタMN103とMN104を追加した構成を有する。
このMN103とMN104はソース−ドレイン間に流れる電流がほぼゼロであるため、ソース‐ドレイン間電圧はほぼ“0V”になる。
これはNMOSトランジスタMN101とMN102のウェルバイアス回路として、全体チップの一番低い電圧をNMOSトランジスタMN101とMN102のpウェル/p基板に提供する。
これにより、基板の寄生ダイオードがONする可能性がなくなる。
このような回路構成によりチップは、よりラッチアップを誘発しにくくなる。
【0042】
実際の回路では、NMOSのpウェルバイアス回路だけではなく、PMOSのnウェルバイアスも同じような構成が可能である。
また、このようなウェルバイアス構成はアンテナ端子に接続するトランジスタだけではなく、ドイラン/ソース両端の電圧変動が大きいトランジスタ全てにおいて、ラッチアップの回避策として有効な回路構成となる。
【0043】
全波整流器105は、コイル101に誘起されたAC信号(電力)を上下を折り返したような波形に変換して平滑器106−1〜106−4に供給する。全波整流器105は入力信号の低電位側を取り出してRF通信インタフェースの基準電位(GND)にする。
図7の全波整流器105は、電源端子VCP,VCMに接続されたPMOSトランジスタPT103,104を有する。
PMOSトランジスタPT103のゲートが電源端子VCMに接続され、PMOSトランジスタPT104のゲートが電源端子VCPに接続されている。
【0044】
平滑器106−1は、ダイオードD106−1およびキャパシタC106−1を有する。平滑器106−1は、全波整流器105の出力を受けてダイオードD106−1およびキャパシタC106−1で高周波信号を除去してDC電圧を分圧器107に供給する。
【0045】
平滑器106−2は、ダイオードD106−2およびキャパシタC106−2を有する。平滑器106−2は、全波整流器105の出力を受けてダイオードD106−2およびキャパシタC106−2で高周波信号を除去してDC電圧をデジタルレギュレータ113に供給する。
【0046】
平滑器106−3は、ダイオードD106−3およびキャパシタC106−3を有する。平滑器106−3は、全波整流器105の出力を受けてダイオードD106−3およびキャパシタC106−3で高周波信号を除去してDC電圧をアナログレギュレータ111に供給する。
【0047】
平滑器106−4は、ダイオードD106−4およびキャパシタC106−4を有する。平滑器106−4は、全波整流器105の出力を受けてダイオードD106−4およびキャパシタC106−4で高周波信号を除去してDC電圧をBGR110に供給する。
【0048】
図11(A)および(B)は、本実施形態に係る平滑器におけるダイオードの構成例を示す図である。
【0049】
一般的には、平滑器106−1〜106−4のダイオードD106−1〜D106−4を、図11(A)に示すように、MOSトランジスタのゲート‐ドレインを接続したMOSダイオードのみで形成することも可能である。
本実施形態においては、図11(B)に示すような、Vthキャンセリングダイオードセルとして形成される。
【0050】
このVthキャンセリングダイオードセルCL106は、PMOSトランジスタPT111、PT112、電流源I106、およびキャパシタC106を有する。
PMOSトランジスタPT111のソース側により入力端子TINが形成され、ドレイン側により出力端子TOUTが形成される。
PMOSトランジスタPT112のソースが出力端子TOUTに接続され、ドレインおよびゲートが互いに接続され、その接続点がPMOSトランジスタPT111のゲートおよび電流源I111に接続されている。キャパシタC111は出力端子TOUTと接地電位GNDとの間に接続されている。
【0051】
このVthキャンセリングダイオードセルCL106は普通のMOSダイオードよりゲートに閾値Vth分のプリバイアス電圧を与えるので、ダイオードセル両端の電圧ドロップ(=Vth)がより小さくなる。
これにより、普通のダイオードを使うよりも後段の回路にもっと高いDC電圧を供給可能としている。
【0052】
分圧器107は、平滑器106−1により供給されるDC電圧を抵抗分割し、分割した電圧を差動アンプ108の反転入力端子(−)に供給する。
【0053】
分圧器107は、たとえば図7および図8に示すように、DC電圧の供給ラインと接地電位GNDとの間に直列に接続された抵抗R101,R102,R103、並びに、抵抗R101に並列に接続されたスイッチSW107を有する。
スイッチSW107は、PMOSトランジスタPT107により形成される。
PMOSトランジスタPT107のソースが電圧VDDの供給ラインLVDDと直列接続された抵抗R101,R102の接続点に接続されている。PMOSトランジスタPT107のゲートが負荷変調信号LMの供給ラインに接続されている。
【0054】
分圧器107は、平滑器106−1を介した全波整流器105の出力DC電圧(VDD)を抵抗R1、R2、R3で分圧し、差動アンプ108に入力、基準電圧Vrefと比較する。
差動アンプ108の出力は、RF−リミッタであるクランプ回路103にフィードバックされ、これによりアンテナ端子電圧を常にコントロールする。
アンテナ端子電圧は、基準電圧Vrefにリニアに制御されるため、抵抗R1、R2、R3の分圧比をスイッチSW107を制御してスイッチングすることで、アンテナ端子の負荷変調レベルは、常に一定になる特徴を有する。
これにより、たとえばICカード100とR/W200の距離に依存することなく、負荷変調レベルを200mVに固定することが可能となる。
なお、分圧器107の電源電圧VDDは分圧器107にのみ供給され、その他回路に供給されない。
【0055】
差動アンプ108は、分圧器107の分圧電圧とBGR110で生成された基準電圧Vrefとを比較し、その比較結果をコントロール信号CTLとしてクランプ回路103のトランジスタQ101のゲートにフィードバックされる。
また、差動アンプ108の出力は、復調器109にも供給される。
【0056】
復調器109は、差動アンプ108に出力信号を受けて、フィードバックループFBL内の電流、電圧信号からデータを復調する機能を有する。
【0057】
次に、上記構成による動作を、フィードバックループFBLの動作を中心に説明する。
【0058】
ICカード100は、R/W200が発生する電磁界にかざされることで、アンテナコイル101にAC信号(電力)が誘起される。
全波整流器105では、このAC信号が上下を折り返したような波形に変換される。平滑器106−1において、ダイオードD106−1とキャパシタC106−1で高周波信号が除去され、各ブロック、ここでは分圧器07に供給される。
この過程において、全波整流器105は入力信号の低電位側を取り出してRFインタフェースの基準電位(GND)にする。
フィードバックループFBLにおいては、DC電圧VDDの分圧電圧DV107がモニタされBGR(基準電圧源)110で生成された基準電圧Vrefと差動アンプ108で比較される。
そして、差動アンプ108から出力されるコントロール信号CTLがクランプ回路103に出力される。
このコントロール信号CTLによりクランプ回路103に流れる電流量がコントロールされる。これにより、アンテナ共振回路のQ値を電圧VDDを超えないようにフィードバック(帰還)制御が行われる。
結果、電圧VDDの電圧値は常に一定になる。またその他のレギュレータ入力も常に一定になる。
【0059】
ところで、フィードバックループFBL(帰還制御ループ)の影響で、ASK変調信号もゼロになる。つまりASK変調データ情報は電圧VDDと共に入力端子に現れなくなる。
しかし、この変調データ情報は、フィードバックループFBL(入力振幅制御器の帰還制御系)の中に存在する。
つまり、変調データ情報はクランプ回路103に流れる電流またはクランプトランジスタのゲート電圧に含まれている。
本実施形態では、変調データ情報であるASK変調データは、クランプトランジスタのゲート電圧に並列接続された復調器109に入力され、データが抽出される。
復調器109では、この電圧信号がACカップリングされて、ASKデータが復調される。
ICカード100の通信RFインタフェース回路120がR/W200にデータを転送するとき、負荷変調データが図7の入力振幅制御器140の分圧抵抗R101と並列に接続にしているスイッチSW107がON/OFFされる。
これにより、電圧VDD、つまり通信RFインタフェース回路120の入力電圧振幅が負荷変調データに依存して変化する。
このようにして、定変調幅負荷変調を実現できる。
【0060】
以上の説明では、本発明の実施形態に係る通信装置を非接触型ICカード100に搭載した場合を例に説明した。
本発明の実施形態に係る通信装置は、非接触型ICカード100のみならず、たとえば携帯情報機器としての携帯電話機に上記したICカードと同様の機能を持たせかつR/Wの機能を持たせるように構成することも可能である。
このような通信システムを第2の実施形態として説明する。
【0061】
<2.第2の実施形態>
図12は、本発明の第2の実施形態に係る非接触型ICカードおよび携帯情報機器としての携帯電話機が適用される通信システムの構成例を示す図である。
【0062】
図12に示す通信システム300は、上記した通信装置としての非接触型ICカード100と、携帯電話機310と、基地局320と、通信網330と、サーバ340とにより構成されている。
【0063】
本実施形態のICカード100は、携帯電話機310の搭載されたR/W(リーダライタ)機能部から送出されたキャリアをインダクタLとキャパシタCの同調回路で受信する。そして、ICカード100は送出データの"1"/"0"に対応させてその負荷抵抗の値を変化させる、いわゆる「負荷変調方式」によりデータ伝送機能を実現している。
【0064】
また、携帯電話機310は、R/W機能部の他にICカード100と同様の機能を有する。
ここではその詳細は省略する。
【0065】
以上説明したように、本実施形態によれば、ICカード100、入力端子電圧CP、CMを制御するため、全波整流器105、差動アンプ108、クランプ回路193による一連のフィードバックループ(帰還制御系)FBLが形成されている。
具体的には、ICカード100は、全波整流器105の出力電圧値Vant´のピーク値、あるいは入力信号のピーク(peak)電圧値Vantを検知し、その分圧器107による抵抗分圧値を差動アンプ108で回路内のBGR110による基準電圧Vrefと比較する。
そして、ICカード100は、差動アンプ108の出力信号が信号入力端子に並列接続されたクランプ回路103をコントロールするフィードバックループFBLが形成されている。
このフィードバックループFBLは、主な特徴として信号入力端子電圧を一定にする機能を有する。
また、本実施形態のICカード100では、基準電圧Vrefと比較されるDC電圧源(分圧器)の入力DC電圧は、他の回路形には給電されない。
また、本実施形態のICカード100では、フィードバックループFBL内の電流・電圧信号からデータを復調器109で復調する。
換言すれば、クランプ回路103に流れる電流、あるいはクランプトランジスタのゲート電圧からデータを復調する。
また、本実施形態のICカード100では、データ送信方法として「負荷変調」が用いられる。フィードバックループFBLにおいて、全波整流器105の出力電圧値Vant´、あるいは入力信号のピーク電圧値Vantを基準電圧Vreと比較するが、その抵抗分圧値を可変することで負荷変調を実施する。これにより、本実施形態では入力端子に一定な電圧値の変調振幅にする。
したがって、本実施形態によれば、以下の効果を得ることができる。
【0066】
すなわち、チップサイズ、コストの増加を抑止しつつ、クランプ回路の耐圧特性を良好に維持でき、負荷変調を効率良く的確に行うことが可能で、復調を的確に行うことが可能となる。
また、ウェルバイアス回路により、よりラッチアップを誘発しにくくなる。
また、平滑器において、VthキャンセリングダイオードセルCL106は普通のMOSダイオードよりゲートに閾値Vth分のプリバイアス電圧を与えることから、ダイオードセル両端の電圧ドロップ(=Vth)がより小さくなる。
これにより、普通のダイオードを使うよりも後段の回路にもっと高いDC電圧を供給可能としている。
【0067】
なお、上記した例では、負荷変調に抵抗を用いたが、負荷として容量などを用いる容量負荷変調などでも同様に適用することが可能であり、負荷抵抗の場合と同様の効果を得ることができる。
【0068】
また、本実施形態においては、情報機器として携帯電話機を一例として説明したが、本発明は携帯電話機の他の携帯端末(PDA等)、あるいはパーソナルコンピュータ等に適用可能である。
【図面の簡単な説明】
【0069】
【図1】ICカードの通信インタフェース部の基本的な第1の構成例を示す図である。
【図2】ICカードの通信インタフェース部の基本的な第2の構成例を示す図である。
【図3】負荷変調回路を備えたICカードの構成例を示す図である。
【図4】一般的な回路の課題を説明するための図である。
【図5】本発明の第1の実施形態に係る通信装置を含む非接触ICカードとリーダライタを模式的に示す図である。
【図6】本発明の第1の実施形態に係る通信装置を含む非接触ICカードの構成例を示す回路図である。
【図7】図6のICカードの要部を具体的に示す回路図である。
【図8】本実施形態に係るクランプ回路を含むフィードバックループの具体的な構成例を示す図である。
【図9】本実施形態に係るウェルバイアス回路の構成例を示す回路図である。
【図10】一般的な2つのNMOSトランジスタからなるMOS回路構成を示す図である。
【図11】本実施形態に係る平滑器におけるダイオードの構成例を示す図である。
【図12】本発明の第2の実施形態に係る非接触型ICカードおよび携帯情報機器としての携帯電話機が適用される通信システムの構成例を示す図である。
【符号の説明】
【0070】
100・・・ICカード、120・・・近接無線通信RFインタフェース、130・・・アンテナ回路、LVD・・・第1の電源端子、LVS・・・第2の電源端子、101・・・アンテナコイル、102・・・キャパシタ、103・・・クランプ回路、104・・・ウェルバイアス回路、105・・・全波整流器、106−1〜106−4・・・平滑器、107・・・分圧器、108・・・差動アンプ(オペアンプ)、109・・・復調器、110・・・基準電圧源(BGR)、200・・・リーダライタ(R/W)。
【特許請求の範囲】
【請求項1】
第1の電源端子と第2の電源端子間に誘起される交流電圧を、コントロール信号に応じて一定の電圧にクランプするクランプ回路と、
上記第1の電源端子と上記第2の電源端子間に誘起される交流電圧を直流電圧に変換する整流器と、
上記整流器による直流電圧または上記交流電圧のピーク値を分圧する分圧器と、
上記分圧器の分圧電圧と基準電圧とを比較し、比較結果を上記コントロール信号として上記クランプ回路に出力する差動アンプと
を有する通信インタフェース回路。
【請求項2】
上記基準電圧と比較される分圧電圧は、上記差動アンプのみに供給される
請求項1記載の通信インタフェース回路。
【請求項3】
復調器を有し、
上記整流器、上記分圧器、上記差動アンプ、および上記クランプ回路によりフィードバックループを含む帰還制御系が形成され、
上記復調器は、
上記フィードバックループ内の信号からデータを復調する
請求項1または2記載の通信インタフェース回路。
【請求項4】
上記分圧器は、
上記整流器の電圧出力ラインまたは上記第1の電源端子と上記第2の電源端子間に誘起される交流電圧のピーク値部と基準電位間に直列に接続された複数の抵抗を含み、当該複数の抵抗で分圧した電圧を上記分圧電圧として上記差動アンプに供給し、
全体の抵抗値が可変である
請求項1から3のいずれか一に記載の通信インタフェース回路。
【請求項5】
上記整流器の電圧出力部と上記分圧器の電圧入力部との間に高周波信号を除去する平滑器を有し、
上記平滑器は、
ダイオードより順方向電圧をキャンセルする回路を含む
請求項1から4のいずれか一に記載の通信インタフェース回路。
【請求項6】
上記第1の電源端子と第2の電源端子間にウェルバイアス回路を有し、
上記ウェルバイアス回路は、
上記第1の電源端子と上記第2の電源端子との間に直列に接続された第1および第2の電界効果トランジスタと、
上記第1の電源端子と上記第2の電源端子との間に直列に接続された第3および第4の電界効果トランジスタと、を含み、
上記第1および第3の電界効果トランジスタのゲートが上記第2の電源端子に接続され、
上記第2および第4の電界効果トランジスタが上記第1の電源端子に接続され、
上記第1、第2、第3、および第4の電界効果トランジスタのウェルが直列接続された上記第3および第4の電界効果トランジスタの端子同士の接続ノードに接続されている
請求項1から5のいずれか一に記載の通信インタフェース回路。
【請求項7】
アンテナ回路を通して第1の電源端子と第2の電源端子間に誘起される交流電圧を、コントロール信号に応じて一定の電圧にクランプするクランプ回路と、
上記第1の電源端子と第2の上記電源端子間に誘起される交流電圧を直流電圧に変換する整流器と、
上記整流器による直流電圧または上記交流電圧のピーク値を分圧する分圧器と、
上記分圧器の分圧電圧と基準電圧とを比較し、比較結果を上記コントロール信号として上記クランプ回路に出力する差動アンプと
を有する通信装置。
【請求項1】
第1の電源端子と第2の電源端子間に誘起される交流電圧を、コントロール信号に応じて一定の電圧にクランプするクランプ回路と、
上記第1の電源端子と上記第2の電源端子間に誘起される交流電圧を直流電圧に変換する整流器と、
上記整流器による直流電圧または上記交流電圧のピーク値を分圧する分圧器と、
上記分圧器の分圧電圧と基準電圧とを比較し、比較結果を上記コントロール信号として上記クランプ回路に出力する差動アンプと
を有する通信インタフェース回路。
【請求項2】
上記基準電圧と比較される分圧電圧は、上記差動アンプのみに供給される
請求項1記載の通信インタフェース回路。
【請求項3】
復調器を有し、
上記整流器、上記分圧器、上記差動アンプ、および上記クランプ回路によりフィードバックループを含む帰還制御系が形成され、
上記復調器は、
上記フィードバックループ内の信号からデータを復調する
請求項1または2記載の通信インタフェース回路。
【請求項4】
上記分圧器は、
上記整流器の電圧出力ラインまたは上記第1の電源端子と上記第2の電源端子間に誘起される交流電圧のピーク値部と基準電位間に直列に接続された複数の抵抗を含み、当該複数の抵抗で分圧した電圧を上記分圧電圧として上記差動アンプに供給し、
全体の抵抗値が可変である
請求項1から3のいずれか一に記載の通信インタフェース回路。
【請求項5】
上記整流器の電圧出力部と上記分圧器の電圧入力部との間に高周波信号を除去する平滑器を有し、
上記平滑器は、
ダイオードより順方向電圧をキャンセルする回路を含む
請求項1から4のいずれか一に記載の通信インタフェース回路。
【請求項6】
上記第1の電源端子と第2の電源端子間にウェルバイアス回路を有し、
上記ウェルバイアス回路は、
上記第1の電源端子と上記第2の電源端子との間に直列に接続された第1および第2の電界効果トランジスタと、
上記第1の電源端子と上記第2の電源端子との間に直列に接続された第3および第4の電界効果トランジスタと、を含み、
上記第1および第3の電界効果トランジスタのゲートが上記第2の電源端子に接続され、
上記第2および第4の電界効果トランジスタが上記第1の電源端子に接続され、
上記第1、第2、第3、および第4の電界効果トランジスタのウェルが直列接続された上記第3および第4の電界効果トランジスタの端子同士の接続ノードに接続されている
請求項1から5のいずれか一に記載の通信インタフェース回路。
【請求項7】
アンテナ回路を通して第1の電源端子と第2の電源端子間に誘起される交流電圧を、コントロール信号に応じて一定の電圧にクランプするクランプ回路と、
上記第1の電源端子と第2の上記電源端子間に誘起される交流電圧を直流電圧に変換する整流器と、
上記整流器による直流電圧または上記交流電圧のピーク値を分圧する分圧器と、
上記分圧器の分圧電圧と基準電圧とを比較し、比較結果を上記コントロール信号として上記クランプ回路に出力する差動アンプと
を有する通信装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2010−157096(P2010−157096A)
【公開日】平成22年7月15日(2010.7.15)
【国際特許分類】
【出願番号】特願2008−335013(P2008−335013)
【出願日】平成20年12月26日(2008.12.26)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
【公開日】平成22年7月15日(2010.7.15)
【国際特許分類】
【出願日】平成20年12月26日(2008.12.26)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
[ Back to top ]