適応等化回路および方法、並びに信号処理装置
【課題】簡単な構成で、再生時の読み取りエラーを抑制することができるようにする。
【解決手段】調整モジュール２２は、入力された再生信号の波形等化を行い、波形等化された再生信号を、２値化部２８およびPLL回路２３に出力する。PLL回路２３は、波形等化された再生信号の再生信号評価値、再生信号とクロックとの位相誤差、および再生信号の反転間隔を検出し、クロックの位相を、再生信号の位相に同期させるようにVCO回路２７を制御する。適応等化制御部２４は、PLL回路２３により検出されたデータに基づいて、イコライザ４１が用いるイコライザ係数を、現在の再生信号に最適な値に調整する。本発明は、記録媒体より読み出される再生信号に対して信号処理を行う信号処理装置に適用できる。
【解決手段】調整モジュール２２は、入力された再生信号の波形等化を行い、波形等化された再生信号を、２値化部２８およびPLL回路２３に出力する。PLL回路２３は、波形等化された再生信号の再生信号評価値、再生信号とクロックとの位相誤差、および再生信号の反転間隔を検出し、クロックの位相を、再生信号の位相に同期させるようにVCO回路２７を制御する。適応等化制御部２４は、PLL回路２３により検出されたデータに基づいて、イコライザ４１が用いるイコライザ係数を、現在の再生信号に最適な値に調整する。本発明は、記録媒体より読み出される再生信号に対して信号処理を行う信号処理装置に適用できる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、適応等化回路および方法、並びに信号処理装置に関し、特に、簡単な構成で、再生モジュールの係数値を算出することにより、再生時の読み取りエラーを抑制することができるようにした適応等化回路および方法、並びに信号処理装置に関する。
【背景技術】
【０００２】
従来は、評価の段階で、イコライザなどの再生系調整モジュール係数の最適値を導き出し、再生系調整モジュール係数を、導き出した最適値に固定して出荷していた。
【０００３】
しかしながら、再生系調整モジュールを備えた装置やディスクの大量生産によって、市場においては、再生系調整モジュールを備えた装置やディスクにばらつきが発生してしまう。このため、最適値だと思われていた係数値が、装置やディスク、または両方の組み合わせによっては、最適値ではないということがあった。これにより、再生時に読み取りエラーなどが生じてしまうことがあった。
【０００４】
例えば、特許文献１には、このような読み取りエラーなどに対して、イコライザの係数を変更する適応等化処理が提案されている。
【０００５】
【特許文献１】特開平９−２４５４３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１の提案では、入力信号と出力信号の値を用いて、わざわざ予測誤差を算出し、算出した予測誤差に基づいてイコライザの係数を調整していた。したがって、予測誤差を算出するための手間や時間がかかっていた。
【０００７】
本発明は、このような状況に鑑みてなされたものであり、簡単な構成で、再生時の読み取りエラーを抑制することができるようにするものである。
【課題を解決するための手段】
【０００８】
本発明の第１の側面の適応等化回路は、入力信号の波形等化を適応的に行う適応等化回路において、前記波形等化が行われた入力信号から、PLL回路により検出されるデータに基づいて、前記入力信号の波形等化の係数値を調整する係数値調整手段と、前記係数値調整手段により調整された前記係数値を用いて、前記入力信号の波形等化を行う波形等化処理手段とを備える。
【０００９】
前記係数値調整手段は、前記波形等化が行われた入力信号から、前記PLL回路により検出される実測最短反転間隔と、目標最短反転間隔との比較結果に基づいて、前記係数値の変更ゲイン量を調整することができる。
【００１０】
前記係数値調整手段は、前記波形等化が行われた入力信号から、前記PLL回路により検出される再生信号評価値に基づいて、前記係数値よりも分解能が高い真値が収束するように調整し、調整された前記真値に近い前記係数値を採用することができる。
【００１１】
前記PLL回路により検出される実測最短反転間隔と、目標最短反転間隔との差が所定の閾値より大きい場合が、一定区間内で所定の回数以上のとき、前記係数値調整手段は、前記波形等化が行われた入力信号から、前記PLL回路により検出される実測最短反転間隔と、目標最短反転間隔との比較結果に基づいて、前記係数値の変更ゲイン量を調整し、前記PLL回路により検出される実測最短反転間隔と、目標最短反転間隔との差が所定の閾値より大きい場合が、一定区間内で所定の回数未満のとき、前記係数値調整手段は、前記PLL回路により検出される再生信号評価値に基づいて、前記係数値よりも分解能が高い真値が収束するように調整し、調整された前記真値に近い前記係数値を採用することができる。
【００１２】
本発明の第１の側面の適応等化方法は、入力信号の波形等化を適応的に行う適応等化回路の適当等化方法において、前記波形等化が行われた入力信号から、PLL回路により検出されるデータに基づいて、前記入力信号の波形等化の係数値を調整し、調整された前記係数値を用いて、前記入力信号の波形等化を行うステップを含む。
【００１３】
本発明の第２の側面の信号処理装置は、記録媒体より読み出された信号を処理する信号処理装置において、前記信号を入力する信号入力手段と、波形等化が行われた信号から、PLL回路により検出されるデータに基づいて、前記信号入力手段により入力された信号の波形等化の係数値を調整し、調整された前記係数値を用いて、前記信号の波形等化を行う適応等化回路と、前記適応等化回路により前記波形等化が行われた信号を出力する信号出力手段とを備える。
【００１４】
本発明の第１の側面においては、波形等化が行われた入力信号から、PLL回路により検出されるデータに基づいて、前記入力信号の波形等化の係数値が調整され、調整された前記係数値を用いて、前記入力信号の波形等化が行われる。
【００１５】
本発明の第２の側面においては、記録媒体より読み出された信号が入力され、前記波形等化が行われた信号から、PLL回路により検出されるデータに基づいて、入力された信号の波形等化の係数値が調整され、調整された前記係数値を用いて、前記信号の波形等化が行われ、前記波形等化が行われた信号が出力される。
【００１６】
信号処理装置は、独立した装置であってもよいし、記録再生装置や再生装置の信号処理を行うブロックであってもよい。
【発明の効果】
【００１７】
本発明の第１の側面によれば、簡単な構成で、再生時の読み取りエラーを抑制することができる。
【００１８】
本発明の第２の側面によれば、簡単な構成で、常に高い信頼性での記録や再生を可能にすることができる。
【発明を実施するための最良の形態】
【００１９】
以下に本発明の実施の形態を説明するが、本発明の構成要件と、明細書または図面に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、明細書または図面に記載されていることを確認するためのものである。したがって、明細書または図面中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。
【００２０】
本発明の第１の側面の適応等化回路は、入力信号の波形等化を適応的に行う適応等化回路（例えば、図１のイコライザ４１および適応等化制御部２４が集積されたチップ）において、前記波形等化が行われた入力信号から、PLL回路（例えば、図１のPLL回路２３）により検出されるデータに基づいて、前記入力信号の波形等化の係数値を調整する係数値調整手段（例えば、図１の適応等化制御部２４）と、前記係数値調整手段により調整された前記係数値を用いて、前記入力信号の波形等化を行う波形等化処理手段（例えば、図１のイコライザ４１）とを備える。
【００２１】
前記係数値調整手段（例えば、図８の適応等化制御部２４）は、前記波形等化が行われた入力信号から、前記PLL回路により検出される実測最短反転間隔と、目標最短反転間隔との比較結果に基づいて、前記係数値の変更ゲイン量を調整することができる。
【００２２】
前記係数値調整手段（例えば、図１０の適応等化制御部２４）は、前記波形等化が行われた入力信号から、前記PLL回路により検出される再生信号評価値に基づいて、前記係数値よりも分解能が高い真値が収束するように調整し、調整された前記真値に近い前記係数値を採用することができる。
【００２３】
前記PLL回路により検出される実測最短反転間隔と、目標最短反転間隔との差が所定の閾値より大きい場合が、一定区間内で所定の回数以上のとき、前記係数値調整手段（例えば、図３の適応等化制御部２４）は、前記波形等化が行われた入力信号から、前記PLL回路により検出される実測最短反転間隔と、目標最短反転間隔との比較結果に基づいて、前記係数値の変更ゲイン量を調整し、前記PLL回路により検出される実測最短反転間隔と、目標最短反転間隔との差が所定の閾値より大きい場合が、一定区間内で所定の回数未満のとき、前記係数値調整手段（例えば、図３の適応等化制御部２４）は、前記PLL回路により検出される再生信号評価値に基づいて、前記係数値よりも分解能が高い真値が収束するように調整し、調整された前記真値に近い前記係数値を採用することができる。
【００２４】
本発明の第１の側面の適応等化方法は、入力信号の波形等化を適応的に行う適応等化回路の適当等化方法において、前記波形等化が行われた入力信号から、PLL回路により検出されるデータに基づいて、前記入力信号の波形等化の係数値を調整し（例えば、図６のステップＳ１６）、調整された前記係数値を用いて、前記入力信号の波形等化を行う（例えば、図６のステップＳ１２）ステップを含む。
【００２５】
本発明の第２の側面の信号処理装置は、記録媒体より読み出された信号を処理する信号処理装置（例えば、図１の信号処理装置１）において、前記信号を入力する信号入力手段（例えば、図１の入力端子１１）と、波形等化が行われた信号から、PLL回路（例えば、図１のPLL回路２３）により検出されるデータに基づいて、前記信号入力手段により入力された信号の波形等化の係数値を調整し、調整された前記係数値を用いて、前記信号の波形等化を行う適応等化回路（例えば、図１のイコライザ４１および適応等化制御部２４が集積されたチップ）と、前記適応等化回路により前記波形等化が行われた信号を出力する信号出力手段（例えば、図１の出力端子１２）とを備える。
【００２６】
以下、図を参照して本発明の実施の形態について説明する。
【００２７】
図１は、本発明を適用した信号処理装置の構成例を示している。図１において、信号処理装置１は、例えば、光ディスク等の記録媒体からのデータを再生する再生システムに構成され、記録媒体より読み出される再生信号に対して信号処理を行う装置である。
【００２８】
信号処理装置１は、入力端子１１、および出力端子１２、並びに、AD（analog-to-digital）変換器２１、調整モジュール２２、PLL(phase locked loop)回路２３、適応等化制御部２４、DA（digital-to-analog）変換器２５、ローパスフィルタ(LPF:low pass filter)２６、VCO(voltage controlled oscillator) 回路２７、２値化部２８、同期検出部２９、復調部３０、および誤り訂正部３１などにより構成されている。
【００２９】
なお、これらの構成要素のうち、例えば、AD変換器２１、調整モジュール２２、PLL回路２３、適応等化制御部２４、DA変換器２５、ローパスフィルタ２６、VCO回路２７、および２値化部２８は、１つのチップに集積化されている。
【００３０】
信号処理装置１の入力端子１１を介して入力された再生信号は、AD変換器２１に入力される。AD変換器２１は、VCO回路２７より出力されるクロックによりタイミングを制御されて、入力端子１１からの再生信号をデジタル化し、調整モジュール２２に出力する。
【００３１】
調整モジュール２２は、イコライザ４１、AGC（automatic gain control circuit）４２、およびアシンメトリ補正回路４３により構成され、入力された再生信号の波形等化を行い、波形等化された再生信号を、２値化部２８およびPLL回路２３に出力する。
【００３２】
イコライザ４１は、適応等化制御部２４により調整されたイコライザ(EQ)係数を用いて、AD変換器２１によりデジタル化された再生信号の周波数特性を調整し、周波数特性が調整された再生信号をAGC４２に出力する。すなわち、イコライザ４１は、適応等化制御部２４とともに、再生信号の波形等化を適応的に行っている。
【００３３】
AGC４２は、イコライザ４１により周波数特性が調整された再生信号のレベル調整を行い、レベル調整が行われた再生信号を、アシンメトリ補正回路４３に出力する。
【００３４】
アシンメトリ補正回路４３は、AGC４２によりレベル調整が行われた再生信号の波形の上下非対称歪み（アシンメトリ）を補正し、アシンメトリが補正された再生信号を、２値化部２８およびPLL回路２３に出力する。
【００３５】
PLL回路２３は、調整モジュール２２により波形等化された再生信号の再生信号評価値、再生信号とクロックとの位相誤差、および再生信号の反転間隔を検出する。そして、PLL回路２３は、検出した位相誤差や反転間隔に基づいて、クロックの位相を再生信号の位相に同期させるようにVCO回路２７を制御する制御情報を、周波数情報として、DA変換器２５に出力する。また、PLL回路２３は、このとき検出した再生信号評価値および反転間隔のデータ（再生信号評価値および反転間隔の情報とも称する）を、適応等化制御部２４に供給する。
【００３６】
適応等化制御部２４は、PLL回路２３により検出されたデータに基づいて、イコライザ４１が用いるイコライザ係数を、現在の再生信号に最適な値に調整する。そして、適応等化制御部２４は、調整したイコライザ係数をイコライザ４１に供給することで、イコライザ４１に、再生信号の波形等化を、適応的に行わせる。
【００３７】
DA変換器２５は、PLL回路２３からの周波数情報をアナログ化し、ローパスフィルタ２６に出力する。ローパスフィルタ２６は、周波数情報のノイズ（高周波成分）を除去し、VCO制御電圧としてVCO回路２７に出力する。VCO回路２７は、VCO制御電圧に相当する周波数で発振を行うことで、クロックを生成し、生成したクロックを、AD変換器２１に供給する。
【００３８】
２値化部２８は、調整モジュール２２により波形等化された信号に対して、例えば、パーシャルレスポンス(PR: partial response) (1,2,2,2,1)方式と最尤検出（ML:maximum likelihood sequence detection）方式を組み合わせたビタビ復号を行うことにより、０と１の２値であるチャネルビット列を検出することで、２値化を行い、同期検出部２９に出力する。
【００３９】
同期検出部２９は、チャネルビット列から、所定の同期パターンを検出し、検出した同期パターンを復調部３０に出力する。復調部３０は、同期検出部２９により検出された同期パターンに基づいて、チャネルビット列を所定の位置から復号し、誤り訂正部３１に出力する。誤り訂正部３１は、復調部３０により復号された信号に対して、誤り訂正を行い、誤り訂正後の信号を出力端子１２に出力する。出力端子１２からの信号は、例えば、図示せぬデコード部などに出力され、画像や音声などのデータに復号される。
【００４０】
図２は、図１の適応等化制御部２４による制御モードを説明する図である。適応等化制御部２４は、ゲイン（Ｇ）モード制御と位相（Ｐ）モード制御の２つの制御モードを有しており、それらの組み合わせにより、適応等化制御部２４は、図２に示される４通りの制御での動作を行うことができる。
【００４１】
例えば、ゲインモード制御および位相モード制御の両方がオフ(G-Off,P-Off)の場合、適応等化制御部２４は、従来のように、イコライザ４１に、固定のイコライザ係数での動作を行わせる。ゲインモード制御だけがオン(G-On,P-Off)の場合、適応等化制御部２４は、ゲインモード制御で、イコライザ４１に動作を行わせる。すなわち、適応等化制御部２４は、イコライザ４１に、ゲインモード制御で調整されたイコライザ係数での動作を行わせる。
【００４２】
位相モード制御だけがオン(G-Off,P-On)の場合、適応等化制御部２４は、位相モード制御で、イコライザ４１に動作を行わせる。すなわち、適応等化制御部２４は、イコライザ４１に、位相モード制御で調整されたイコライザ係数での動作を行わせる。
【００４３】
ゲインモード制御および位相モード制御の両方がオン(G-On,P-On)の場合、適応等化制御部２４は、所定の条件の判定結果に応じて、ゲインモード制御と位相モード制御の切り替えを行う。すなわち、適応等化制御部２４は、イコライザ４１に、所定の条件の判定結果に応じた制御で調整されたイコライザ係数での動作を行わせる。
【００４４】
図３は、図１のPLL回路２３の構成例を示している。なお、図３の例においては、図１の各部のうち、１つのチップに集積化されているAD変換器２１、調整モジュール２２、PLL回路２３、適応等化制御部２４、DA変換器２５、ローパスフィルタ２６、VCO回路２７、および２値化部２８のみが示されている。
【００４５】
PLL回路２３は、位相検出部５１、反転間隔検出部５２、位相拡張部５３、セレクタ５４、およびループフィルタ(loop filter)５５により構成されている。
【００４６】
位相検出部５１は、調整モジュール２２により波形等化された再生信号の位相を検出し、検出した位相の情報を反転間隔検出部５２に出力する。このとき、位相検出部５１は、調整モジュール２２により波形等化された再生信号の再生信号評価値（例えば、ジッタ）も検出し、図２を参照して上述した制御モードに応じて、検出した再生信号評価値を適応等化制御部２４に供給している。
【００４７】
また、位相検出部５１は、調整モジュール２２により波形等化された再生信号の位相とクロックの位相から、位相誤差を検出し、検出した位相誤差の情報を位相拡張部５３に出力する。
【００４８】
反転間隔検出部５２は、位相検出部５１により検出された位相に基づいて、波形等化された再生信号の反転間隔を検出し、そのうちの最長反転間隔（以下、実測最長反転間隔とも称する）を、ある固定値（以下、TMAX固定値とも称する）で、目標の理想最長反転間隔（以下、目標最長反転間隔とも称する）に合わせるように制御する。
【００４９】
すなわち、反転間隔検出部５２は、実測最長反転間隔を目標最長反転間隔に合わせるためのTMAX固定値を、VCO回路２７に対する制御情報としてセレクタ５４に出力する。なお、再生中の記録媒体がDVDの場合、理想最長反転間隔は、１４Ｔとされる。反転間隔が１４Ｔとは、１４クロック（＝１４Ｔ）で１回の反転があることを表す。
【００５０】
反転間隔検出部５２は、実測最長反転間隔と目標最長反転間隔とのずれがほぼ落ち着いた場合（すなわち、実測最長反転間隔が目標最長反転間隔に合ってきた場合）、セレクタ５４を、位相拡張部５３側の端子に切り替えさせ、再度、実測最長反転間隔と目標最長反転間隔とのずれが生じた場合には、セレクタ５４を、自分（反転間隔検出部５２）側の端子に切り替えさせる。
【００５１】
また、反転間隔検出部５２は、図２を参照して上述した制御モードに応じて、検出された再生信号の反転間隔のうちの最短反転間隔（以下、実測最短反転間隔とも称する）の情報を適応等化制御部２４に供給する。例えば、再生中の記録媒体の理想最短反転間隔は、再生中の記録媒体がDVDの場合、３Ｔとされる。すなわち、３クロック（＝３Ｔ）で１回の反転がある間隔が、理想最短反転間隔とされている。この場合、適応等化制御部２４に供給される実測最短反転間隔は、理想最短反転間隔の±0.5Ｔ（すなわち、2.5Ｔ乃至3.5Ｔ）とされる。
【００５２】
位相拡張部５３は、位相検出部５１からの位相誤差(例えば、128ビット)を、位相誤差(例えば、512ビット)に拡張し、拡張した位相誤差を、制御情報としてセレクタ５４に出力する。
【００５３】
セレクタ５４は、反転間隔検出部５２および位相拡張部５３の制御のもと、接続する端子を、反転間隔検出部５２または位相拡張部５３側の端子に切り替え、接続された端子からの制御情報を、ループフィルタ５５に出力する。ループフィルタ５５は、セレクタ５４からの制御情報に対して、周波数偏差を計算し、計算結果の周波数情報を、DA変換器２５に出力する。
【００５４】
適応等化制御部２４は、図２を参照して上述した制御モードに応じて、位相検出部５１からの再生信号評価値および反転間隔検出部５２からの実測最短反転間隔の情報の少なくとも一方を用いて、イコライザ４１のイコライザ係数を最適に調整する。
【００５５】
図４は、図１のイコライザ４１の構成例を示す図である。なお、図４の例においては、５タップ−２Ｔブースト(Boost)の場合のイコライザ４１が示されている。イコライザ４１は、４つの遅延素子７１−１乃至７１−４、乗算器７２乃至７４、および加算器７５により構成されている。
【００５６】
AD変換器２１からの信号は、遅延素子７１−１および乗算器７２に入力される。遅延素子７１−１乃至７１−４は、入力される信号をそれぞれ１クロック（＝１Ｔ）遅延させる。
【００５７】
乗算器７２は、AD変換器２１からの信号に、イコライザ係数Ｂを乗算し、加算器７５に出力する。乗算器７３は、遅延素子７１−１および７１−２により２クロック遅延された信号に、イコライザ係数Ｃを乗算し、加算器７５に出力する。乗算器７４は、遅延素子７１−１乃至７１−４により４クロック遅延された信号に、イコライザ係数Ａを乗算し、加算器７５に出力する。
【００５８】
加算器７５は、乗算器７２乃至７４によりイコライザ係数が乗算された信号を加算して、後段のAGC４２に出力する。
【００５９】
ここで、イコライザ係数ＡおよびＢは、適応等化制御部２４により調整される係数であり、イコライザ係数Ｃ（＝１−（Ａ＋Ｂ））は、イコライザ係数ＡおよびＢに基づいて求められる係数である。
【００６０】
すなわち、図４のイコライザ４１においては、適応等化制御部２４により調整されたイコライザ係数ＡおよびＢに応じて、点Ｐ１を中心に、信号の±２Ｔ成分（±２クロック分の信号）をブーストすることで、信号の周波数特性を適応的に調整する。これにより、信号の波長等化が適応的に行われる。
【００６１】
なお、イコライザ４１は、図４の場合に限らず、例えば、図５に示す７タップ−３Ｔブーストのイコライザを用いることもできる。
【００６２】
図５は、図１のイコライザ４１の構成例を示す図である。なお、図５の例においては、７タップ−３Ｔブースト(Boost)の場合のイコライザ４１が示されている。イコライザ４１は、６つの遅延素子８１−１乃至８１−６、乗算器８２乃至８４、および加算器８５により構成されている。
【００６３】
AD変換器２１からの信号は、遅延素子８１−１および乗算器８２に入力される。遅延素子８１−１乃至８１−６は、入力される信号をそれぞれ１クロック（＝１Ｔ）遅延させる。
【００６４】
乗算器８２は、AD変換器２１からの信号に、イコライザ係数Ｂを乗算し、加算器８５に出力する。乗算器８３は、遅延素子８１−１乃至８１−３により３クロック遅延された信号に、イコライザ係数Ｃを乗算し、加算器８５に出力する。乗算器８４は、遅延素子８１−１乃至８１−６により６クロック遅延された信号に、イコライザ係数Ａを乗算し、加算器８５に出力する。
【００６５】
加算器８５は、乗算器８２乃至８４によりイコライザ係数が乗算された信号を加算して、後段のAGC４２に出力する。
【００６６】
ここで、図４の場合と同様に、イコライザ係数ＡおよびＢは、適応等化制御部２４により調整される係数であり、イコライザ係数Ｃ（＝１−（Ａ＋Ｂ））は、イコライザ係数ＡおよびＢに基づいて求められる係数である。
【００６７】
すなわち、図５のイコライザ４１は、適応等化制御部２４により調整されたイコライザ係数ＡおよびＢに応じて、点Ｐ２を中心に、信号の±３Ｔ成分（±３クロック分の信号）をブーストすることで、信号の周波数特性を適応的に調整する。これにより、信号の波長等化が適応的に行われる。
【００６８】
次に、図６のフローチャートを参照して、図１の信号処理装置１の信号処理について説明する。記録媒体より読み出される再生信号は、入力端子１１を介して、AD変換器２１に入力される。
【００６９】
ステップＳ１１において、AD変換器２１は、入力端子１１を介して、アナログの再生信号を入力し、ステップＳ１５において後述するようにしてVCO回路２７から供給されるクロックに基づいて、デジタル信号に変換する。デジタルに変換された再生信号は、調整モジュール２２のイコライザ４１に出力される。
【００７０】
ステップＳ１２において、イコライザ４１は、ステップＳ１６において後述するようにして適応等化制御部２４により調整されるイコライザ係数を用いて、AD変換器２１によりデジタル化された再生信号の周波数特性を調整し、周波数特性が調整された再生信号をAGC４２に出力する。すなわち、イコライザ４１は、適応等化制御部２４とともに、再生信号の波形等化を適応的に行っている。
【００７１】
ステップＳ１３において、AGC４２は、イコライザ４１により周波数特性が調整された再生信号のレベル調整を行い、レベル調整が行われた再生信号を、アシンメトリ補正回路４３に出力する。
【００７２】
ステップＳ１４において、アシンメトリ補正回路４３は、AGC４２によりレベル調整が行われた再生信号の波形の上下非対称歪み（アシンメトリ）を補正し、アシンメトリが補正された再生信号を、２値化部２８およびPLL回路２３に出力する。
【００７３】
すなわち、ステップＳ１２乃至Ｓ１４において、記録媒体から読み出された再生信号は、イコライザ４１、AGC４２、およびアシンメトリ補正回路４３からなる調整モジュール２２により波形等化される。
【００７４】
ステップＳ１５において、PLL回路２３、DA変換器２５、ローパスフィルタ２６、およびVCO回路２７は、調整モジュール２２により波形等化された再生信号の位相を検出し、クロックを生成する。この位相検出およびクロック生成処理は、図７を参照して後述する。
【００７５】
ステップＳ１５の処理により、PLL回路２３により、波形等化された再生信号の再生信号評価値、再生信号とクロックとの位相誤差、および再生信号の反転間隔が検出され、クロックの位相を、再生信号の位相に同期させるようにVCO回路２７が制御されて、VCO回路２７により、クロックが生成され、AD変換器２１に供給される。このクロックにより、次回のステップＳ１１のデジタル化のタイミングが制御される。
【００７６】
また、このとき、PLL回路２３は、図２を参照して上述した制御モードに応じて、検出したデータ（例えば、再生信号評価値および反転間隔の情報の少なくとも一方）を、適応等化制御部２４に供給している。
【００７７】
ステップＳ１６において、適応等化制御部２４は、イコライザ係数調整処理を実行する。このイコライザ係数調整処理は、図９を参照して後述するが、ステップＳ１６の処理により、PLL回路２３により検出されたデータに基づいて、イコライザ係数が現在の再生信号に最適な値に調整され、調整されたイコライザ係数は、イコライザ４１に供給される。このイコライザ係数により、次回のステップＳ１２の周波数特性の調整が適応的に行われる。
【００７８】
ステップＳ１７において、２値化部２８は、調整モジュール２２により波形等化された再生信号を２値化し、同期検出部２９に出力する。例えば、２値化部２８は、再生信号に対して、パーシャルレスポンス (1,2,2,2,1)方式と最尤検出方式を組み合わせたビタビ復号を行うことにより、０と１の２値であるチャネルビット列を検出することで、２値化を行う。
【００７９】
ステップＳ１８において、同期検出部２９は、２値化された信号（チャネルビット列）から、所定の同期パターンを検出し、復調部３０は、同期検出部２９により検出された同期パターンに基づいて、チャネルビット列を所定の位置から復号し、誤り訂正部３１に出力する。
【００８０】
ステップＳ１９において、誤り訂正部３１は、復調部３０により復号された信号に対して、誤り訂正を行い、誤り訂正後の信号を出力端子１２に出力する。
【００８１】
以上のように、図１の信号処理装置１においては、PLL回路２３により検出されたデータに基づいて現在の再生信号に最適な値に調整されたイコライザ係数が用いられて、再生信号の波形等化が適応的に行われる。したがって、信号処理装置１が搭載された再生システムなどの生産や市場でのばらつきが抑制されるとともに、イコライザ係数の調整時間の短縮やコストの削減が可能となる。
【００８２】
次に、図７のフローチャートを参照して、図６のステップＳ１５の位相検出およびクロック生成処理について説明する。
【００８３】
ステップＳ３１において、位相検出部５１は、調整モジュール２２により波形等化された再生信号の位相および再生信号評価値（例えば、ジッタ）を検出する。例えば、ジッタは、ゼロクロスに対してどのくらいずれているかを基に検出される。
【００８４】
また、位相検出部５１は、検出した位相の情報を反転間隔検出部５２に出力し、図２の制御モードに応じて、検出された再生信号評価値を、適応等化制御部２４に供給する。すなわち、制御モードが、位相モード制御、およびゲインモード制御と位相モード制御の切り替えの場合、再生信号評価値が、適応等化制御部２４に供給される。
【００８５】
ステップＳ３２において、位相検出部５１は、再生信号の位相とクロックの位相から、位相誤差を検出し、検出した位相誤差の情報を位相拡張部５３に供給する。
【００８６】
ステップＳ３３において、反転間隔検出部５２は、位相検出部５１により検出された位相に基づいて、波形等化された再生信号の反転間隔を検出する。このとき、反転間隔検出部５２は、図２の制御モードに応じて、検出された再生信号の反転間隔のうちの実測最短反転間隔の情報を適応等化制御部２４に供給する。すなわち、制御モードが、ゲインモード制御、およびゲインモード制御と位相モード制御の切り替えの場合、実測最短反転間隔が、適応等化制御部２４に供給される。
【００８７】
ステップＳ３４において、反転間隔検出部５２は、検出された再生信号の反転間隔のうちの実測最長反転間隔を目標最長反転間隔に合わせるためのTMAX固定値を、VCO回路２７に対する制御情報としてセレクタ５４に出力する。
【００８８】
ステップＳ３５において、位相拡張部５３は、位相検出部５１からの位相誤差(例えば、128ビット)を、位相誤差(例えば、512ビット)に拡張し、拡張した位相誤差を、制御情報としてセレクタ５４に出力する。
【００８９】
ステップＳ３６において、セレクタ５４は、最長反転間隔の落ち着き（すなわち、実測最長反転間隔が目標最長反転間隔に合ってきたか否か）に応じた制御情報を選択し、ループフィルタ５５およびDA変換器２５を介して、VCO回路２７に出力する。
【００９０】
すなわち、セレクタ５４は、反転間隔検出部５２および位相拡張部５３の制御のもと、実測最長反転間隔と目標最長反転間隔とのずれが生じている場合、接続する端子を、反転間隔検出部５２側の端子に切り替え、接続された端子からの制御情報を、ループフィルタ５５に出力する。また、セレクタ５４は、実測最長反転間隔と目標最長反転間隔とのずれがほぼ落ち着いた場合、接続する端子を、位相拡張部５３側の端子に切り替え、接続された端子からの制御情報を、ループフィルタ５５に出力する。
【００９１】
ループフィルタ５５は、セレクタ５４からの制御情報に対して、周波数偏差を計算し、計算結果の周波数情報を、DA変換器２５に出力する。DA変換器２５は、PLL回路２３からの周波数情報をアナログ化し、ローパスフィルタ２６に出力する。ローパスフィルタ２６は、周波数情報のノイズ（高周波成分）を除去し、VCO制御電圧としてVCO回路２７に出力する。
【００９２】
ステップＳ３７において、VCO回路２７は、PLL回路２３からの制御情報に基づいて、クロックを生成し、生成したクロックを、AD変換器２１に供給する。すなわち、VCO回路２７は、VCO制御電圧に相当する周波数で発振を行うことで、クロックを生成する。
【００９３】
以上のように、PLL回路２３においては、位相や位相誤差などを検出する際に、再生信号評価値や最短反転間隔が検出され、検出された再生信号評価値や最短反転間隔の情報が適応等化制御部２４に供給される。
【００９４】
すなわち、適応等化制御部２４においては、イコライザ係数の調整に、PLL回路２３の位相検出処理においてもともと検出されるデータが用いられているので、わざわざ調整を行うためのデータを生成することなく、簡単な構成で、再生時の読み取りエラーなどを抑制することができる。これにより、記録や再生に高い信頼性のあるシステムを構築することができる。
【００９５】
次に、図８を参照して、ゲインモード制御の場合のイコライザ係数調整処理について説明する。
【００９６】
図８は、ゲインモード制御の場合の図１のPLL回路２３の構成例を示している。なお、図８の例においては、位相検出部５１から適応等化制御部２４に対して再生信号評価値が供給されていない点のみが図３の例と異なるだけであり、その他は、図３のPLL回路２３と共通しているので、その説明は繰り返しになるため省略する。
【００９７】
すなわち、ゲインモード制御の場合、適応等化制御部２４は、反転間隔検出部５２からの実測最短反転間隔に基づいて、イコライザ係数を調整する。具体的には、適応等化制御部２４は、目標の理想最短反転間隔（以下、目標最短反転間隔とも称する）と実測最短反転間隔とを比較し、それらがずれている場合、実測最短反転間隔を、目標最短反転間隔に近づけるように、イコライザ４１が用いているイコライザ係数を調整する。
【００９８】
このゲインモード制御の場合のイコライザ係数調整処理について、図９のフローチャートを参照して詳しく説明する。なお、図９に示される処理は、図６のステップＳ１６のイコライザ係数調整処理の例である。
【００９９】
まず、ゲインモード制御の場合、図８に示されるように、反転間隔検出部５２から、適応等化制御部２４に実測最短反転間隔が供給されている。
【０１００】
ステップＳ５１において、適応等化制御部２４は、反転間隔検出部５２から供給される実測最短反転間隔と、目標最短反転間隔（すなわち、再生中の記録媒体の理想最短反転間隔）を比較し、実測最短反転間隔が目標最短反転間隔より大きいか否かを判定する。例えば、再生中の記録媒体がDVDの場合の理想最短反転間隔は、３Ｔとされるので、実測最短反転間隔が3.3Ｔの場合、ステップＳ５１において、実測最短反転間隔が目標最短反転間隔より大きいと判定され、処理は、ステップＳ５２に進む。
【０１０１】
ステップＳ５２において、適応等化制御部２４は、実測最短反転間隔が目標最短反転間隔に近づく（すなわち、実測最短反転間隔を小さくする）ように、イコライザ係数（例えば、図４のイコライザ係数ＡおよびＢ）を、そのゲイン量が小さくなるように調整し、調整されたイコライザ係数をイコライザ４１に供給する。
【０１０２】
なお、このゲイン量の調整の加減は、略一定の割合であってもよいし、実測最短反転間隔が目標最短反転間隔にかなり離れている場合には、大きい割合で行い、実測最短反転間隔が目標最短反転間隔に近づいた場合には、小さい割合で行うこともできる。
【０１０３】
ステップＳ５１において、実測最短反転間隔が目標最短反転間隔より大きくはないと判定された場合、処理は、ステップＳ５３に進む。ステップＳ５３において、適応等化制御部２４は、実測最短反転間隔が目標最短反転間隔より小さいか否かを判定する。例えば、実測最短反転間隔が2.7Ｔの場合、ステップＳ５３において、実測最短反転間隔が目標最短反転間隔より小さいと判定され、処理は、ステップＳ５４に進む。
【０１０４】
ステップＳ５４において、適応等化制御部２４は、実測最短反転間隔が目標最短反転間隔に近づく（すなわち、実測最短反転間隔を大きくする）ように、イコライザ係数（例えば、図４のイコライザ係数ＡおよびＢ）を、そのゲイン量が大きくなるように調整し、調整されたイコライザ係数をイコライザ４１に供給する。
【０１０５】
ステップＳ５３において、実測最短反転間隔が理想最短反転間隔より小さくはない、すなわち、実測最短反転間隔が理想最短反転間隔と一致すると判定された場合、処理は、ステップＳ５５に進む。
【０１０６】
ステップＳ５５において、適応等化制御部２４は、イコライザ４１が用いていたイコライザ係数をそのままにして、イコライザ４１に供給する。すなわち、イコライザ係数は、調整されることなく、イコライザ４１に使用される。
【０１０７】
以上のように、ゲインモード制御の場合、適応等化制御部２４は、実測最短反転間隔が目標最短反転間隔に近づくように、例えば、図４のイコライザ係数ＡおよびＢのゲイン量を調整する。これにより、イコライザ４１においては、現在の再生信号に最適なゲイン量での波形等化が行われる。
【０１０８】
なお、ゲインモード制御の場合、イコライザ係数ＡおよびＢは同じ値に調整される。これに対して、次に説明する位相モード制御の場合、イコライザ係数ＡおよびＢは、例えば、値をずらして調整される。すなわち、位相モード制御の場合、一方の係数を大きくして、他方の係数を小さくするように調整される。
【０１０９】
次に、図１０を参照して、位相モード制御の場合のイコライザ係数調整処理について説明する。
【０１１０】
図１０は、位相モード制御の場合の図１のPLL回路２３の構成例を示している。なお、図１０の例においては、反転間隔検出部５２から適応等化制御部２４に対して実測最短反転間隔が供給されていない点のみが図３の例と異なるだけであり、その他は、図３のPLL回路２３と共通しているので、その説明は繰り返しになるため省略する。
【０１１１】
すなわち、位相モード制御の場合、適応等化制御部２４は、位相検出部５１からの波形等化された信号の再生信号評価値（例えば、ジッタ）をフィードバックして、ウォブリングのパラメータとして用いて、イコライザ係数を調整する。
【０１１２】
ウォブリングとは、ある軸足となる係数または係数組と、軸足から位相方向にずらした係数または係数組（以下、フリーフットと称する）とでそれぞれ得られるパラメータ（すなわち、再生信号評価値）を比較して、パラメータが改善する方向に、イコライザ係数を調整する方法である。このウォブリングでは、実際の係数値よりも分解能の高い真値をベースに処理が行われる。
【０１１３】
図１１および図１２を参照して、ウォブリングについて詳しく説明する。図１１の例においては、図中上から順に、５つの状態１０１乃至状態１０５が示されている。各状態において、縦ラインは、イコライザ係数の分解能を表しており、それらは、例えば、位相方向に値が小さい順に、イコライザ係数の候補である係数Ｅ１乃至Ｅ５（すなわち、Ｅ１＜Ｅ２＜Ｅ３＜Ｅ４＜Ｅ５）である。
【０１１４】
わかりやすく具体化するに、例えば、係数Ｅ１を０（基準）とすると、係数Ｅ２は、＋１（係数Ｅ１＋１）、係数Ｅ３は、＋２（係数Ｅ１＋２）、係数Ｅ４は、＋３（係数Ｅ１＋３）、係数Ｅ５は、＋４（係数Ｅ１＋４）とされる。
【０１１５】
また、図１２の例においては、横軸が係数Ｅ１乃至Ｅ５を表し、縦軸が再生信号評価値を表すグラフが示されている。なお、図１２の場合、再生信号評価値が小さい値の方が、評価が高いとされる（よいと評価される）例が示されている。
【０１１６】
図１１の状態１０１においては、まず、係数Ｅ１が軸足とされており、軸足の再生信号評価値が保持される。このとき、真値１１１は、係数Ｅ１と係数Ｅ２の略中央に位置するので、真値１１１より値が大きい一番近い係数Ｅ２がイコライザ係数とされて、イコライザ４１に供給される。そして、このイコライザ係数とされた係数Ｅ２がフリーフットとされる。
【０１１７】
次に、保持された軸足の再生信号評価値と、フリーフットの再生信号評価値が比較される。状態１０１においては、図１２に示されるように、軸足（係数Ｅ１）の再生信号評価値が、フリーフット（係数Ｅ２）の再生信号評価値よりも大きいので、フリーフットの再生信号評価値の評価が高いとされる。この場合、適応等化制御部２４は、真値１１１を、再生信号評価値の評価が高いとされたフリーフット側（すなわち、値が大きくなる方向）に、あるゲイン量だけ移動させる。
【０１１８】
これにより、例えば、状態１０２に示されるように、真値１１２は、係数Ｅ２と係数Ｅ３の間の、係数Ｅ２寄りに移動される。このとき、真値１１２より値が小さい一番近い係数Ｅ２がイコライザ係数とされて、イコライザ４１に供給される。そして、このイコライザ係数とされた係数Ｅ２が、次の軸足とされる。
【０１１９】
状態１０２においては、まず、軸足とされた係数Ｅ２の再生信号評価値が保持される。このとき、真値１１２は、係数Ｅ２と係数Ｅ３の間の、係数Ｅ２寄りに位置し、真値１１２より値が大きい一番近い係数Ｅ３がイコライザ係数とされて、イコライザ４１に供給される。そして、このイコライザ係数とされた係数Ｅ３がフリーフットとされる。
【０１２０】
次に、保持された軸足の再生信号評価値と、フリーフットの再生信号評価値が比較される。状態１０２においては、図１２に示されるように、軸足（係数Ｅ２）の再生信号評価値が、フリーフット（係数Ｅ３）の再生信号評価値よりも大きいので、フリーフットの再生信号評価値の評価が高いとされる。この場合、適応等化制御部２４は、真値１１２を、再生信号評価値の評価が高いとされたフリーフット側（すなわち、値が大きくなる方向）に、あるゲイン量だけ移動させる。なお、移動のゲイン量は、例えば、真値１１１から真値１１２への移動の際のゲイン量と同じであってもよいし、段々小さくなるように可変とすることもできる。
【０１２１】
これにより、例えば、状態１０３に示されるように、真値１１３は、係数Ｅ２と係数Ｅ３の間の、係数Ｅ３寄りに移動される。このとき、真値１１３より値が小さい一番近い係数Ｅ２がイコライザ係数とされて、イコライザ４１に供給される。そして、このイコライザ係数とされた係数Ｅ２が、次の軸足とされる。
【０１２２】
状態１０３においては、再度、軸足とされた係数Ｅ２の再生信号評価値が保持される。このとき、真値１１３は、係数Ｅ２と係数Ｅ３の間の、係数Ｅ３寄りに位置し、真値１１１より値が大きい一番近い係数Ｅ３がイコライザ係数とされて、イコライザ４１に供給される。そして、このイコライザ係数とされた係数Ｅ３がフリーフットとされる。
【０１２３】
次に、保持された軸足の再生信号評価値と、フリーフットの再生信号評価値が比較される。状態１０３においては、図１２に示されるように、軸足（係数Ｅ２）の再生信号評価値が、フリーフット（係数Ｅ３）の再生信号評価値よりも大きいので、フリーフットの再生信号評価値の評価が高いとされる。この場合、適応等化制御部２４は、真値１１３を、再生信号評価値の評価が高いとされたフリーフット側（すなわち、値が大きくなる方向）に、あるゲイン量だけ移動させる。
【０１２４】
これにより、例えば、状態１０４に示されるように、真値１１４は、係数Ｅ３と係数Ｅ４の間の、略中央寄りに移動される。このとき、真値１１４より値が小さい一番近い係数Ｅ３がイコライザ係数とされて、イコライザ４１に供給される。そして、このイコライザ係数とされた係数Ｅ３が、次の軸足とされる。
【０１２５】
状態１０４においては、軸足とされた係数Ｅ３の再生信号評価値が保持される。このとき、真値１１４は、係数Ｅ３と係数Ｅ４の間の、略中央寄りに位置し、真値１１４より値が大きい一番近い係数Ｅ４がイコライザ係数とされて、イコライザ４１に供給される。そして、このイコライザ係数とされた係数Ｅ４がフリーフットとされる。
【０１２６】
次に、保持された軸足の再生信号評価値と、フリーフットの再生信号評価値が比較される。状態１０４においては、図１２に示されるように、軸足（係数Ｅ３）の再生信号評価値が、フリーフット（係数Ｅ４）の再生信号評価値よりも小さいので、軸足の再生信号評価値の評価が高いとされる。この場合、適応等化制御部２４は、真値１１４を、再生信号評価値の評価が高いとされた軸足側（すなわち、値が小さくなる方向）に、あるゲイン量だけ移動させる。
【０１２７】
これにより、例えば、状態１０５に示されるように、真値１１５は、係数Ｅ２と係数Ｅ３の間の、係数Ｅ３寄りに移動される。このとき、真値１１５より値が小さい一番近い係数Ｅ２がイコライザ係数とされて、イコライザ４１に供給される。そして、このイコライザ係数とされた係数Ｅ２が、次の軸足とされる。
【０１２８】
状態１０５においては、軸足とされた係数Ｅ２の再生信号評価値が保持される。このとき、真値１１５は、係数Ｅ２と係数Ｅ３の間の、係数Ｅ３寄りに位置し、真値１１５より値が大きい一番近い係数Ｅ３がイコライザ係数とされて、イコライザ４１に供給される。そして、このイコライザ係数とされた係数Ｅ３がフリーフットとされる。
【０１２９】
以上のように、各係数時の再生信号評価値を比較して、再生信号評価値の評価が高いとされる側に移動させることで、図１２に示されるように、真値は、だんだんと、再生信号評価値が小さく、評価が高い方（図１２のグラフにおける谷）へと収束する。したがって、真値に基づいて求められるイコライザ係数も、だんだんと、最適になるように調整される。
【０１３０】
すなわち、位相モード制御においては、イコライザ４１において用いられているイコライザ係数値と、イコライザ係数値から位相をずらしたイコライザ係数値の再生信号評価値を比較し、再生信号評価値の評価が高くなる方のイコライザ係数に近づけるように、イコライザ４１が用いているイコライザ係数が調整されるので、最適なイコライザ係数が求められる。
【０１３１】
なお、位相モード制御の場合、イコライザ係数ＡおよびＢは同じ量だけ増減されて、調整される。例えば、時間的に前側のイコライザ係数Ａが調整により＋ａされた場合、時間的に後ろ側のイコライザ係数Ｂは調整により−ａされる。
【０１３２】
すなわち、図１１および図１２においては、時間的に前側のイコライザ係数Ａを例にウォブリングの説明がなされており、図１１および図１２の処理の結果、イコライザ係数Ａが、係数Ｅ１を基準に、位相方向に＋２された係数Ｅ３に調整される場合、時間的に後ろ側のイコライザ係数Ｂは、係数Ｅ１を基準に、位相方向に−２された係数に調整される。
【０１３３】
なお、上記説明においては、再生信号評価値が小さい値の方が評価が高いとされる例を説明したが、大きい値が評価が高いとされる評価値を用いることも可能である。
【０１３４】
この位相モード制御の場合のイコライザ係数調整処理について、図１３のフローチャートを参照して詳しく説明する。なお、図１３に示される処理は、図６のステップＳ１６のイコライザ係数調整処理の例である。
【０１３５】
まず、位相モード制御の場合、図１０に示されるように、位相検出部５１から、適応等化制御部２４に波形等化された信号の再生信号評価値（以下、単に評価値とも称する）が供給される。
【０１３６】
ステップＳ７１において、適応等化制御部２４は、ウォブカウントが１であるか否かを判定する。
【０１３７】
このウォブカウントは、前回のウォブリング処理（後述するステップＳ７８）で設定される次回の処理状態を示すものであり、適応等化制御部２４は、フリーフットの状態と軸足の状態の２つの処理状態を有している。適応等化制御部２４においては、処理状態がフリーフットの状態である場合、軸足の係数（以下、単に軸足時とも称する）の評価値が保持されて、フリーフットを設定する処理が行われ、処理状態が軸足の状態である場合、軸足時の評価値と、フリーフットの係数（以下、フリーフット時とも称する）の評価値との比較結果に基づいて真値が調整されて、軸足を設定する処理が行われる。
【０１３８】
なお、前回のウォブリング処理において、次回の処理状態が軸足の状態である場合、ウォブカウントは０と設定され、次回の処理状態がフリーフットの状態である場合、ウォブカウントは１と設定されている。
【０１３９】
例えば、前回のウォブリング処理において、次回の処理状態はフリーフットの状態であるとされ、ウォブカウントが１と設定されている場合、ステップＳ７１において、ウォブカウントは１であると判定され、処理は、ステップＳ７２に進む。この場合、前回の処理で設定された軸足時の評価値が位相検出部５１より供給されるので、ステップＳ７２において、適応等化制御部２４は、軸足時の評価値を保持し、処理は、ステップＳ７８に進む。
【０１４０】
ステップＳ７８において、適応等化制御部２４は、ウォブリング処理を実行する。処理状態がフリーフットの状態である場合のウォブリング処理を、図１４のフローチャートを参照して説明する。
【０１４１】
ステップＳ９１において、適応等化制御部２４は、ウォブカウントが１であるか否かを判定する。処理状態がフリーフットの状態であるので、ステップＳ９１において、ウォブカウントが１であると判定され、処理は、ステップＳ９２に進む。ステップＳ９２において、適応等化制御部２４は、真値より値が大きく一番近い係数値を、イコライザ係数として、イコライザ４１に供給する。このとき、また、適応等化制御部２４は、このイコライザ係数をフリーフットとして設定する。
【０１４２】
そして、ステップＳ９３において、適応等化制御部２４は、ウォブカウントを０（次回の処理状態を軸足の状態）に設定し、ウォブリング処理を終了する。
【０１４３】
一方、上述したように、前回のウォブリング処理において、次回の処理状態は軸足の状態であるとされ、ウォブカウントが０と設定されている場合、ステップＳ７１において、ウォブカウントは１ではないと判定され、処理は、ステップＳ７３に進む。
【０１４４】
この場合、前回の処理で設定されたフリーフット時の評価値が位相検出部５１より供給されるので、ステップＳ７３において、適応等化制御部２４は、フリーフット時の評価値と、ウォブカウントが０の場合のステップＳ７２において保持された軸足時の評価値を比較し、フリーフット時の評価値よりも軸足時の評価値が小さいか否かを判定する。ステップＳ７３において、フリーフット時の評価値よりも軸足時の評価値が小さいと判定された場合、処理は、ステップＳ７４に進む。ステップＳ７４において、適応等化制御部２４は、真値が、値が小さくなる方に、あるゲイン分だけ移動させる。その後、処理は、ステップＳ７８に進む。
【０１４５】
ステップＳ７３において、フリーフット時の評価値よりも軸足時の評価値が小さくはないと判定された場合、処理は、ステップＳ７４に進む。ステップＳ７４において、適応等化制御部２４は、フリーフット時の評価値よりも軸足時の評価値が大きいか否かを判定する。
【０１４６】
ステップＳ７４において、フリーフット時の評価値よりも軸足時の評価値が大きいと判定された場合、処理は、ステップＳ７５に進む。ステップＳ７５において、適応等化制御部２４は、真値が、値が大きくなる方に、あるゲイン分だけ移動させる。その後、処理は、ステップＳ７８に進む。
【０１４７】
ステップＳ７３において、フリーフット時の評価値よりも軸足時の評価値が大きくはないと判定された場合、すなわち、フリーフット時の評価値よりも軸足時の評価値が一致すると判定された場合、処理は、ステップＳ７７に進む。ステップＳ７７において、適応等化制御部２４は、真値をそのままにする。ステップＳ７７の後、処理は、ステップＳ７８に進む。
【０１４８】
すなわち、上述したステップＳ７３乃至Ｓ７７までは、真値を最適に移動させる処理が行われている。そして、次のステップＳ７８のウォブリング処理において、移動された真値に基づいて、イコライザ係数を調整する処理が実行される。
【０１４９】
ステップＳ７８において、適応等化制御部２４は、ウォブリング処理を実行する。処理状態が軸足の状態である場合のウォブリング処理を、図１４のフローチャートを参照して説明する。
【０１５０】
ステップＳ９１において、適応等化制御部２４は、ウォブカウントが１であるか否かを判定する。処理状態が軸足の状態であるので、ステップＳ９１において、ウォブカウントが１ではないと判定され、処理は、ステップＳ９４に進む。ステップＳ９４において、適応等化制御部２４は、真値より値が小さく一番近い係数値を、イコライザ係数として、イコライザ４１に供給する。このとき、また、適応等化制御部２４は、このイコライザ係数を軸足として設定する。
【０１５１】
そして、ステップＳ９５において、適応等化制御部２４は、ウォブカウントを１（次回の状態をフリーフットの状態）に設定し、ウォブリング処理を終了する。
【０１５２】
以上のように、位相モード制御の場合、適応等化制御部２４は、真値が、再生信号評価値が小さく、評価が高い方（図１２のグラフにおける谷）へと収束するように、例えば、図４のイコライザ係数ＡおよびＢを調整する。これにより、イコライザ４１においては、現在の再生信号に最適な位相（サンプリングポイント）での波形等化が行われる。
【０１５３】
次に、ゲインモード制御と位相モード制御の切り替えの場合のイコライザ係数調整処理について説明する。この場合、ゲインモード制御から位相モード制御への切り替えと、位相モード制御からゲインモード制御への切り替えの２種類の切り替えが行われる。
【０１５４】
上述したように、ゲインモード制御においては、ゲイン量が調整され、位相モード制御においては、位相が調整される。ここで、調整の度合いとしては、ゲイン量を調整する方が位相を調整するよりもエラーレートに対する効果がより大きい。すなわち、先に、位相をちょっとずらす（サンプリングポイントを変える）よりも、ゲインが落ち着いてから、位相をちょっとずらす方が効果的であるので、このゲインモード制御と位相モード制御の切り替えの場合には、まず、ゲインモード制御でイコライザ係数値の大まかな（粗い）調整を行う。
【０１５５】
その後、ゲインが落ち着いてから、すなわち、実測最短反転間隔と目標最短反転間隔の差がある閾値αよりも大きいと判定される場合が、一定区間ｉ（例えば、10秒間や、何クロック間）内でｎ回未満であれば、ゲインモード制御から位相モード制御への切り替えが行われ、位相モード制御でイコライザ係数値の微調整を行うという手順で処理が実行される。
【０１５６】
また、位相モード制御時に、実測最短反転間隔と目標最短反転間隔の差がある閾値αよりも大きいと判定される場合が、一定区間ｉ内でｎ回以上であれば、位相モード制御からゲインモード制御への切り替えが行われ、再度、調整効果が大きい、ゲインモード制御によりイコライザ係数値の調整が行われる。
【０１５７】
すなわち、ゲインモード制御と位相モード制御の切り替えの場合には、実測最短反転間隔は、ゲインモード制御のときのみでなく、位相モード制御のときにも計算される。なお、このゲインモード制御と位相モード制御の切り替えの頻度は、上述した閾値α、区間ｉ、ｎ回数を変更することで調整可能である。この区間ｉは、最短反転間隔の差が落ち着くぐらいの時間が設定される。
【０１５８】
このゲインモード制御と位相モード制御の切り替えの場合のイコライザ係数調整処理を、図１５のフローチャートを参照して説明する。
【０１５９】
なお、図１５に示される処理は、図６のステップＳ１６のイコライザ係数調整処理の例であり、図３のPLL回路２３および適応等化制御部２４により実行される。また、図１５のイコライザ係数調整処理においては、まず、ゲインモード制御（モードカウント：０）から処理が開始される。
【０１６０】
ステップＳ１１１において、適応等化制御部２４は、区間カウンタがｉであるか否かを判定し、区間カウンタがｉではないと判定した場合、処理は、ステップＳ１１２に進む。
【０１６１】
適応等化制御部２４は、ステップＳ１１２において、区間カウンタを１インクリメントし、ステップＳ１１３において、実測最短反転間隔と目標最短反転間隔の差の絶対値が閾値αよりも小さいか否かを判定し、実測最短反転間隔と目標最短反転間隔の差の絶対値が閾値α以上であると判定した場合、ステップＳ１１４において、オーバーカウンタを１インクリメントする。その後、処理は、ステップＳ１１０に進む。
【０１６２】
ステップＳ１１３において、実測最短反転間隔と目標最短反転間隔の差の絶対値が閾値αよりも小さいと判定された場合、処理は、ステップＳ１１４をスキップし、ステップＳ１１０に進む。
【０１６３】
一方、ステップＳ１１１において、区間カウンタがｉであると判定された場合、処理は、ステップＳ１１５に進み、適応等化制御部２４は、オーバーカウンタがｎ回よりも少ないか否かを判定する。ステップＳ１１５において、オーバーカウンタがｎ回以上であると判定された場合、処理は、ステップＳ１１６に進む。ステップＳ１１６において、適応等化制御部２４は、モードカウントを０（すなわち、ゲインモード制御）に設定する。
【０１６４】
また、ステップＳ１１５において、オーバーカウンタがｎ回よりも少ないと判定された場合、処理は、ステップＳ１１７に進む。ステップＳ１１７において、適応等化制御部２４は、モードカウントを１（すなわち、位相モード制御）に設定する。
【０１６５】
ステップＳ１１６またはＳ１１７の後、適応等化制御部２４は、ステップＳ１１８において、区間カウンタを０にリセットし、ステップＳ１１９において、オーバーカウンタを０にリセットする。その後、処理は、ステップＳ１１０に進む。
【０１６６】
ステップＳ１１０において、適応等化制御部２４は、モードカウントが１であるか否かを判定する。ステップＳ１１０において、モードカウントが１ではない、すなわち、ゲインモードであると判定された場合、処理は、ステップＳ１１１に進む。ステップＳ１１１において、適応等化制御部２４は、図９を参照して上述したゲインモード制御の場合のイコライザ係数調整処理を実行する。
【０１６７】
一方、ステップＳ１１０において、モードカウントが１である、すなわち、位相モードであると判定された場合、処理は、ステップＳ１１２に進む。ステップＳ１１２において、適応等化制御部２４は、図１３を参照して上述したゲインモード制御の場合のイコライザ係数調整処理を実行する。
【０１６８】
以上のように、一定区間ｉにおいて、実測最短反転間隔と目標最短反転間隔の差がある閾値αよりも大きくなる回数が、ｎ回以上であるか否かを判定しておき、その判定結果に基づいて、ゲインモード制御と位相モード制御を切り替えるようにしたので、ゲインモード制御の場合の大まかな調整と、位相モード制御の場合の微調整の両方を行うことができる。これにより、ゲインモード制御または位相モード制御単独の場合よりも、さらに、エラーレート改善に効果を発揮することができる。
【０１６９】
すなわち、図２の制御モードにおいては、ゲインモード制御と位相モード制御の切り替えの場合、ゲインモード制御の場合、位相モード制御の場合、および、従来の固定イコライザ係数の場合の順に、よりエラーレート改善に対して効果がある。
【０１７０】
図１６は、ゲインモード制御および位相モード制御の場合のイコライザ係数の帰還ゲイン量の違いによる動作例を説明する図である。図１６における帰還ゲイン量とは、イコライザ係数に帰還させるゲイン量、すなわち、ゲインモード制御により調整される係数のゲイン量、および位相モード制御により真値を近づける際のゲイン量を示している。
【０１７１】
図１６の例においては、Ｘ軸は、時間の経過、Ｙ軸はイコライザ係数値を表し、さらに、Ｘ軸上は、イコライザ係数の最適値を表している。点線１５１は、帰還ゲイン量が小さい場合のイコライザ係数値の変化を表し、実線１５２は、帰還ゲイン量が大きい場合のイコライザ係数値の変化を表している。すなわち、点線１５１は、イコライザ係数値を小さい割合で調整した場合であり、実線１５２は、イコライザ係数を大きい割合で調整した場合を表している。
【０１７２】
また、収束時間差ｔは、帰還ゲイン量が大きい場合と、帰還ゲイン量が小さい場合の最適値に収束する時間の差を示しており、ばたつきＱ１は、帰還ゲイン量が小さい場合の収束後のばたつきを示しており、ばたつきＱ２は、帰還ゲイン量が大きい場合の収束後のばたつきを示している。
【０１７３】
ゲインモード制御および位相モード制御の場合のイコライザ係数の帰還ゲイン量は、可変であるが、通常は、イコライザ係数値が頻繁に変化するのを避けたいので、点線１５１に示されるように、係数値よりも小さい値（小数値）を帰還してできるだけ線形的に変化することが望ましい。これは、収束時間差ｔに示されるように、最適値に収束するのが少し遅いが、ばたつきＱ１およびばたつきＱ２に示されるように、収束した後のばたつきが少ない。
【０１７４】
一方、逆に早急に最適値に収束させたい場合は、実線１５２に示されるように、帰還ゲイン量を大きくすれば、収束時間差ｔに示されるように、早く最適値に収束するが、ばたつきＱ１およびばたつきＱ２に示されるように、収束した後のばたつきが大きくなってしまう。
【０１７５】
以上のように、帰還ゲイン量の大小により、収束時間や収束後のばたつきが異なるので、適応等化制御部２４においては、状況や仕様によって、どちらが最適であるかを選択可能なように構成される。
【０１７６】
図１７は、ゲインモード制御の場合の目標最短反転間隔とシンボルエラーレートの関係を示す図である。なお、図１７の例においては、2.4＜目標最短反転間隔［Ｔ］＜3.3とし、図５の７タップのイコライザ４１で、EFM (eight to fourteen modulation)＋変調方式で構成される場合の、PRML(PR: partial response, ML:maximum likelihood sequence detection)方式のPR(1,2,2,2,1)方式を用いた場合の２値化部２８によるエラーレート１６１、PRML方式のPR(3,4,4,3)方式を用いた場合の２値化部２８によるエラーレート１６２、およびコンパレータ(comparator)方式を用いた２値化部２８によるエラーレート１６３が示されている。
【０１７７】
エラーレート１６１乃至１６３に示されるように、どの２値化方式を用いた場合であっても、最短反転間隔が略３Ｔのあたりがエラーレートのボトムとなっている。したがって、ゲインモード制御の場合の目標最短反転間隔を略３Ｔにすることで、エラーレートが一番低くなることがわかる。
【０１７８】
なお、図示されないが、各方式においてイコライザ係数の調整が行われない場合のエラーレートは、各エラーレート１６１乃至１６３の平均値である。すなわち、ゲインモード制御の場合の目標最短反転間隔を略３Ｔにすることで、イコライザ係数の調整が行われない場合よりも、エラーレートが低くなることがわかる。
【０１７９】
以上のように、信号処理装置１において、PLL回路２３の位相検出処理においてもともと検出されているデータに基づいて、イコライザ係数の調整が行われるので、わざわざ調整を行うためのデータを生成することなく、簡単な構成で、再生時の読み取りエラーなどを抑制することができる。
【０１８０】
これにより、生産や市場におけるばらつきを抑制し、記録や再生に高い信頼性のあるシステムを構築することができる。また、これは、調整時間の短縮やコストの削減にもつながる。
【０１８１】
なお、上述した信号処理装置１は、例えば、楽曲や映像などの信号を再生する再生装置、楽曲や映像の信号を再生する再生ブロックが含まれる記録再生装置などに適用することができる。
【０１８２】
また、上記説明においては、例えば、記録媒体が、DVDなどの光ディスクの場合の例を説明したが、記録媒体は、光ディスクに限らず、例えば、MD（mini-disk）などの光磁気ディスクやハードディスクなど、アナログの信号が書き込まれる記録媒体とすることができる。
【０１８３】
なお、本明細書において、フローチャートを参照して説明した各ステップの処理は、必ずしもフローチャートに記載された順序に沿って時系列に行う必要はなく、また、可能であれば、並列的に行ってもよい。
【０１８４】
また、本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。
【０１８５】
なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
【図面の簡単な説明】
【０１８６】
【図１】本発明を適用した信号処理装置の構成例を示すブロック図である。
【図２】図１の適応等化制御部による制御モードを説明する図である。
【図３】図１のPLL回路の構成例を示すブロック図である。
【図４】図１のイコライザの構成例を示すブロック図である。
【図５】図１のイコライザの他の構成例を示すブロック図である。
【図６】図１の信号処理装置の信号処理について説明するフローチャートである。
【図７】図６のステップＳ１５の位相検出およびクロック生成処理について説明するフローチャートである。
【図８】ゲインモード制御の場合の図１のPLL回路の構成例を示すブロック図である。
【図９】図８の場合の図６のステップＳ１６のイコライザ係数調整処理を説明するフローチャートである。
【図１０】位相モード制御の場合の図１のPLL回路の構成例を示すブロック図である。
【図１１】位相モード制御におけるウォブリングについて説明する図である。
【図１２】位相モード制御におけるウォブリングについて説明する図である。
【図１３】図１０の場合の図６のステップＳ１６のイコライザ係数調整処理を説明するフローチャートである。
【図１４】図１３のステップＳ７８のウォブリング処理を説明するフローチャートである。
【図１５】図３の場合の図６のステップＳ１６のイコライザ係数調整処理を説明するフローチャートである。
【図１６】イコライザ係数の帰還ゲイン量の違いによる動作例を説明する図である。
【図１７】ゲインモード制御の場合の理想最短反転間隔とシンボルエラーレートの関係を示す図である。
【符号の説明】
【０１８７】
１ 信号処理装置， １１ 入力端子， １２ 出力端子， ２１ AD変換器， ２２ 調整モジュール， ２３ PLL回路， ２４ 適応等化制御部， ２５ DA変換器， ２６ ローパスフィルタ， ２７ VCO回路， ２８ ２値化部， ２９ 同期検出部， ３０ 復調部， ３１ 誤り訂正部， ４１ イコライザ， ４２ AGC， ４３ アシンメトリ補正回路，５１ 位相検出部， ５２ 反転間隔検出部，５３ 位相拡張部， ５４ セレクタ， ５５ ループフィルタ
【技術分野】
【０００１】
本発明は、適応等化回路および方法、並びに信号処理装置に関し、特に、簡単な構成で、再生モジュールの係数値を算出することにより、再生時の読み取りエラーを抑制することができるようにした適応等化回路および方法、並びに信号処理装置に関する。
【背景技術】
【０００２】
従来は、評価の段階で、イコライザなどの再生系調整モジュール係数の最適値を導き出し、再生系調整モジュール係数を、導き出した最適値に固定して出荷していた。
【０００３】
しかしながら、再生系調整モジュールを備えた装置やディスクの大量生産によって、市場においては、再生系調整モジュールを備えた装置やディスクにばらつきが発生してしまう。このため、最適値だと思われていた係数値が、装置やディスク、または両方の組み合わせによっては、最適値ではないということがあった。これにより、再生時に読み取りエラーなどが生じてしまうことがあった。
【０００４】
例えば、特許文献１には、このような読み取りエラーなどに対して、イコライザの係数を変更する適応等化処理が提案されている。
【０００５】
【特許文献１】特開平９−２４５４３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１の提案では、入力信号と出力信号の値を用いて、わざわざ予測誤差を算出し、算出した予測誤差に基づいてイコライザの係数を調整していた。したがって、予測誤差を算出するための手間や時間がかかっていた。
【０００７】
本発明は、このような状況に鑑みてなされたものであり、簡単な構成で、再生時の読み取りエラーを抑制することができるようにするものである。
【課題を解決するための手段】
【０００８】
本発明の第１の側面の適応等化回路は、入力信号の波形等化を適応的に行う適応等化回路において、前記波形等化が行われた入力信号から、PLL回路により検出されるデータに基づいて、前記入力信号の波形等化の係数値を調整する係数値調整手段と、前記係数値調整手段により調整された前記係数値を用いて、前記入力信号の波形等化を行う波形等化処理手段とを備える。
【０００９】
前記係数値調整手段は、前記波形等化が行われた入力信号から、前記PLL回路により検出される実測最短反転間隔と、目標最短反転間隔との比較結果に基づいて、前記係数値の変更ゲイン量を調整することができる。
【００１０】
前記係数値調整手段は、前記波形等化が行われた入力信号から、前記PLL回路により検出される再生信号評価値に基づいて、前記係数値よりも分解能が高い真値が収束するように調整し、調整された前記真値に近い前記係数値を採用することができる。
【００１１】
前記PLL回路により検出される実測最短反転間隔と、目標最短反転間隔との差が所定の閾値より大きい場合が、一定区間内で所定の回数以上のとき、前記係数値調整手段は、前記波形等化が行われた入力信号から、前記PLL回路により検出される実測最短反転間隔と、目標最短反転間隔との比較結果に基づいて、前記係数値の変更ゲイン量を調整し、前記PLL回路により検出される実測最短反転間隔と、目標最短反転間隔との差が所定の閾値より大きい場合が、一定区間内で所定の回数未満のとき、前記係数値調整手段は、前記PLL回路により検出される再生信号評価値に基づいて、前記係数値よりも分解能が高い真値が収束するように調整し、調整された前記真値に近い前記係数値を採用することができる。
【００１２】
本発明の第１の側面の適応等化方法は、入力信号の波形等化を適応的に行う適応等化回路の適当等化方法において、前記波形等化が行われた入力信号から、PLL回路により検出されるデータに基づいて、前記入力信号の波形等化の係数値を調整し、調整された前記係数値を用いて、前記入力信号の波形等化を行うステップを含む。
【００１３】
本発明の第２の側面の信号処理装置は、記録媒体より読み出された信号を処理する信号処理装置において、前記信号を入力する信号入力手段と、波形等化が行われた信号から、PLL回路により検出されるデータに基づいて、前記信号入力手段により入力された信号の波形等化の係数値を調整し、調整された前記係数値を用いて、前記信号の波形等化を行う適応等化回路と、前記適応等化回路により前記波形等化が行われた信号を出力する信号出力手段とを備える。
【００１４】
本発明の第１の側面においては、波形等化が行われた入力信号から、PLL回路により検出されるデータに基づいて、前記入力信号の波形等化の係数値が調整され、調整された前記係数値を用いて、前記入力信号の波形等化が行われる。
【００１５】
本発明の第２の側面においては、記録媒体より読み出された信号が入力され、前記波形等化が行われた信号から、PLL回路により検出されるデータに基づいて、入力された信号の波形等化の係数値が調整され、調整された前記係数値を用いて、前記信号の波形等化が行われ、前記波形等化が行われた信号が出力される。
【００１６】
信号処理装置は、独立した装置であってもよいし、記録再生装置や再生装置の信号処理を行うブロックであってもよい。
【発明の効果】
【００１７】
本発明の第１の側面によれば、簡単な構成で、再生時の読み取りエラーを抑制することができる。
【００１８】
本発明の第２の側面によれば、簡単な構成で、常に高い信頼性での記録や再生を可能にすることができる。
【発明を実施するための最良の形態】
【００１９】
以下に本発明の実施の形態を説明するが、本発明の構成要件と、明細書または図面に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、明細書または図面に記載されていることを確認するためのものである。したがって、明細書または図面中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。
【００２０】
本発明の第１の側面の適応等化回路は、入力信号の波形等化を適応的に行う適応等化回路（例えば、図１のイコライザ４１および適応等化制御部２４が集積されたチップ）において、前記波形等化が行われた入力信号から、PLL回路（例えば、図１のPLL回路２３）により検出されるデータに基づいて、前記入力信号の波形等化の係数値を調整する係数値調整手段（例えば、図１の適応等化制御部２４）と、前記係数値調整手段により調整された前記係数値を用いて、前記入力信号の波形等化を行う波形等化処理手段（例えば、図１のイコライザ４１）とを備える。
【００２１】
前記係数値調整手段（例えば、図８の適応等化制御部２４）は、前記波形等化が行われた入力信号から、前記PLL回路により検出される実測最短反転間隔と、目標最短反転間隔との比較結果に基づいて、前記係数値の変更ゲイン量を調整することができる。
【００２２】
前記係数値調整手段（例えば、図１０の適応等化制御部２４）は、前記波形等化が行われた入力信号から、前記PLL回路により検出される再生信号評価値に基づいて、前記係数値よりも分解能が高い真値が収束するように調整し、調整された前記真値に近い前記係数値を採用することができる。
【００２３】
前記PLL回路により検出される実測最短反転間隔と、目標最短反転間隔との差が所定の閾値より大きい場合が、一定区間内で所定の回数以上のとき、前記係数値調整手段（例えば、図３の適応等化制御部２４）は、前記波形等化が行われた入力信号から、前記PLL回路により検出される実測最短反転間隔と、目標最短反転間隔との比較結果に基づいて、前記係数値の変更ゲイン量を調整し、前記PLL回路により検出される実測最短反転間隔と、目標最短反転間隔との差が所定の閾値より大きい場合が、一定区間内で所定の回数未満のとき、前記係数値調整手段（例えば、図３の適応等化制御部２４）は、前記PLL回路により検出される再生信号評価値に基づいて、前記係数値よりも分解能が高い真値が収束するように調整し、調整された前記真値に近い前記係数値を採用することができる。
【００２４】
本発明の第１の側面の適応等化方法は、入力信号の波形等化を適応的に行う適応等化回路の適当等化方法において、前記波形等化が行われた入力信号から、PLL回路により検出されるデータに基づいて、前記入力信号の波形等化の係数値を調整し（例えば、図６のステップＳ１６）、調整された前記係数値を用いて、前記入力信号の波形等化を行う（例えば、図６のステップＳ１２）ステップを含む。
【００２５】
本発明の第２の側面の信号処理装置は、記録媒体より読み出された信号を処理する信号処理装置（例えば、図１の信号処理装置１）において、前記信号を入力する信号入力手段（例えば、図１の入力端子１１）と、波形等化が行われた信号から、PLL回路（例えば、図１のPLL回路２３）により検出されるデータに基づいて、前記信号入力手段により入力された信号の波形等化の係数値を調整し、調整された前記係数値を用いて、前記信号の波形等化を行う適応等化回路（例えば、図１のイコライザ４１および適応等化制御部２４が集積されたチップ）と、前記適応等化回路により前記波形等化が行われた信号を出力する信号出力手段（例えば、図１の出力端子１２）とを備える。
【００２６】
以下、図を参照して本発明の実施の形態について説明する。
【００２７】
図１は、本発明を適用した信号処理装置の構成例を示している。図１において、信号処理装置１は、例えば、光ディスク等の記録媒体からのデータを再生する再生システムに構成され、記録媒体より読み出される再生信号に対して信号処理を行う装置である。
【００２８】
信号処理装置１は、入力端子１１、および出力端子１２、並びに、AD（analog-to-digital）変換器２１、調整モジュール２２、PLL(phase locked loop)回路２３、適応等化制御部２４、DA（digital-to-analog）変換器２５、ローパスフィルタ(LPF:low pass filter)２６、VCO(voltage controlled oscillator) 回路２７、２値化部２８、同期検出部２９、復調部３０、および誤り訂正部３１などにより構成されている。
【００２９】
なお、これらの構成要素のうち、例えば、AD変換器２１、調整モジュール２２、PLL回路２３、適応等化制御部２４、DA変換器２５、ローパスフィルタ２６、VCO回路２７、および２値化部２８は、１つのチップに集積化されている。
【００３０】
信号処理装置１の入力端子１１を介して入力された再生信号は、AD変換器２１に入力される。AD変換器２１は、VCO回路２７より出力されるクロックによりタイミングを制御されて、入力端子１１からの再生信号をデジタル化し、調整モジュール２２に出力する。
【００３１】
調整モジュール２２は、イコライザ４１、AGC（automatic gain control circuit）４２、およびアシンメトリ補正回路４３により構成され、入力された再生信号の波形等化を行い、波形等化された再生信号を、２値化部２８およびPLL回路２３に出力する。
【００３２】
イコライザ４１は、適応等化制御部２４により調整されたイコライザ(EQ)係数を用いて、AD変換器２１によりデジタル化された再生信号の周波数特性を調整し、周波数特性が調整された再生信号をAGC４２に出力する。すなわち、イコライザ４１は、適応等化制御部２４とともに、再生信号の波形等化を適応的に行っている。
【００３３】
AGC４２は、イコライザ４１により周波数特性が調整された再生信号のレベル調整を行い、レベル調整が行われた再生信号を、アシンメトリ補正回路４３に出力する。
【００３４】
アシンメトリ補正回路４３は、AGC４２によりレベル調整が行われた再生信号の波形の上下非対称歪み（アシンメトリ）を補正し、アシンメトリが補正された再生信号を、２値化部２８およびPLL回路２３に出力する。
【００３５】
PLL回路２３は、調整モジュール２２により波形等化された再生信号の再生信号評価値、再生信号とクロックとの位相誤差、および再生信号の反転間隔を検出する。そして、PLL回路２３は、検出した位相誤差や反転間隔に基づいて、クロックの位相を再生信号の位相に同期させるようにVCO回路２７を制御する制御情報を、周波数情報として、DA変換器２５に出力する。また、PLL回路２３は、このとき検出した再生信号評価値および反転間隔のデータ（再生信号評価値および反転間隔の情報とも称する）を、適応等化制御部２４に供給する。
【００３６】
適応等化制御部２４は、PLL回路２３により検出されたデータに基づいて、イコライザ４１が用いるイコライザ係数を、現在の再生信号に最適な値に調整する。そして、適応等化制御部２４は、調整したイコライザ係数をイコライザ４１に供給することで、イコライザ４１に、再生信号の波形等化を、適応的に行わせる。
【００３７】
DA変換器２５は、PLL回路２３からの周波数情報をアナログ化し、ローパスフィルタ２６に出力する。ローパスフィルタ２６は、周波数情報のノイズ（高周波成分）を除去し、VCO制御電圧としてVCO回路２７に出力する。VCO回路２７は、VCO制御電圧に相当する周波数で発振を行うことで、クロックを生成し、生成したクロックを、AD変換器２１に供給する。
【００３８】
２値化部２８は、調整モジュール２２により波形等化された信号に対して、例えば、パーシャルレスポンス(PR: partial response) (1,2,2,2,1)方式と最尤検出（ML:maximum likelihood sequence detection）方式を組み合わせたビタビ復号を行うことにより、０と１の２値であるチャネルビット列を検出することで、２値化を行い、同期検出部２９に出力する。
【００３９】
同期検出部２９は、チャネルビット列から、所定の同期パターンを検出し、検出した同期パターンを復調部３０に出力する。復調部３０は、同期検出部２９により検出された同期パターンに基づいて、チャネルビット列を所定の位置から復号し、誤り訂正部３１に出力する。誤り訂正部３１は、復調部３０により復号された信号に対して、誤り訂正を行い、誤り訂正後の信号を出力端子１２に出力する。出力端子１２からの信号は、例えば、図示せぬデコード部などに出力され、画像や音声などのデータに復号される。
【００４０】
図２は、図１の適応等化制御部２４による制御モードを説明する図である。適応等化制御部２４は、ゲイン（Ｇ）モード制御と位相（Ｐ）モード制御の２つの制御モードを有しており、それらの組み合わせにより、適応等化制御部２４は、図２に示される４通りの制御での動作を行うことができる。
【００４１】
例えば、ゲインモード制御および位相モード制御の両方がオフ(G-Off,P-Off)の場合、適応等化制御部２４は、従来のように、イコライザ４１に、固定のイコライザ係数での動作を行わせる。ゲインモード制御だけがオン(G-On,P-Off)の場合、適応等化制御部２４は、ゲインモード制御で、イコライザ４１に動作を行わせる。すなわち、適応等化制御部２４は、イコライザ４１に、ゲインモード制御で調整されたイコライザ係数での動作を行わせる。
【００４２】
位相モード制御だけがオン(G-Off,P-On)の場合、適応等化制御部２４は、位相モード制御で、イコライザ４１に動作を行わせる。すなわち、適応等化制御部２４は、イコライザ４１に、位相モード制御で調整されたイコライザ係数での動作を行わせる。
【００４３】
ゲインモード制御および位相モード制御の両方がオン(G-On,P-On)の場合、適応等化制御部２４は、所定の条件の判定結果に応じて、ゲインモード制御と位相モード制御の切り替えを行う。すなわち、適応等化制御部２４は、イコライザ４１に、所定の条件の判定結果に応じた制御で調整されたイコライザ係数での動作を行わせる。
【００４４】
図３は、図１のPLL回路２３の構成例を示している。なお、図３の例においては、図１の各部のうち、１つのチップに集積化されているAD変換器２１、調整モジュール２２、PLL回路２３、適応等化制御部２４、DA変換器２５、ローパスフィルタ２６、VCO回路２７、および２値化部２８のみが示されている。
【００４５】
PLL回路２３は、位相検出部５１、反転間隔検出部５２、位相拡張部５３、セレクタ５４、およびループフィルタ(loop filter)５５により構成されている。
【００４６】
位相検出部５１は、調整モジュール２２により波形等化された再生信号の位相を検出し、検出した位相の情報を反転間隔検出部５２に出力する。このとき、位相検出部５１は、調整モジュール２２により波形等化された再生信号の再生信号評価値（例えば、ジッタ）も検出し、図２を参照して上述した制御モードに応じて、検出した再生信号評価値を適応等化制御部２４に供給している。
【００４７】
また、位相検出部５１は、調整モジュール２２により波形等化された再生信号の位相とクロックの位相から、位相誤差を検出し、検出した位相誤差の情報を位相拡張部５３に出力する。
【００４８】
反転間隔検出部５２は、位相検出部５１により検出された位相に基づいて、波形等化された再生信号の反転間隔を検出し、そのうちの最長反転間隔（以下、実測最長反転間隔とも称する）を、ある固定値（以下、TMAX固定値とも称する）で、目標の理想最長反転間隔（以下、目標最長反転間隔とも称する）に合わせるように制御する。
【００４９】
すなわち、反転間隔検出部５２は、実測最長反転間隔を目標最長反転間隔に合わせるためのTMAX固定値を、VCO回路２７に対する制御情報としてセレクタ５４に出力する。なお、再生中の記録媒体がDVDの場合、理想最長反転間隔は、１４Ｔとされる。反転間隔が１４Ｔとは、１４クロック（＝１４Ｔ）で１回の反転があることを表す。
【００５０】
反転間隔検出部５２は、実測最長反転間隔と目標最長反転間隔とのずれがほぼ落ち着いた場合（すなわち、実測最長反転間隔が目標最長反転間隔に合ってきた場合）、セレクタ５４を、位相拡張部５３側の端子に切り替えさせ、再度、実測最長反転間隔と目標最長反転間隔とのずれが生じた場合には、セレクタ５４を、自分（反転間隔検出部５２）側の端子に切り替えさせる。
【００５１】
また、反転間隔検出部５２は、図２を参照して上述した制御モードに応じて、検出された再生信号の反転間隔のうちの最短反転間隔（以下、実測最短反転間隔とも称する）の情報を適応等化制御部２４に供給する。例えば、再生中の記録媒体の理想最短反転間隔は、再生中の記録媒体がDVDの場合、３Ｔとされる。すなわち、３クロック（＝３Ｔ）で１回の反転がある間隔が、理想最短反転間隔とされている。この場合、適応等化制御部２４に供給される実測最短反転間隔は、理想最短反転間隔の±0.5Ｔ（すなわち、2.5Ｔ乃至3.5Ｔ）とされる。
【００５２】
位相拡張部５３は、位相検出部５１からの位相誤差(例えば、128ビット)を、位相誤差(例えば、512ビット)に拡張し、拡張した位相誤差を、制御情報としてセレクタ５４に出力する。
【００５３】
セレクタ５４は、反転間隔検出部５２および位相拡張部５３の制御のもと、接続する端子を、反転間隔検出部５２または位相拡張部５３側の端子に切り替え、接続された端子からの制御情報を、ループフィルタ５５に出力する。ループフィルタ５５は、セレクタ５４からの制御情報に対して、周波数偏差を計算し、計算結果の周波数情報を、DA変換器２５に出力する。
【００５４】
適応等化制御部２４は、図２を参照して上述した制御モードに応じて、位相検出部５１からの再生信号評価値および反転間隔検出部５２からの実測最短反転間隔の情報の少なくとも一方を用いて、イコライザ４１のイコライザ係数を最適に調整する。
【００５５】
図４は、図１のイコライザ４１の構成例を示す図である。なお、図４の例においては、５タップ−２Ｔブースト(Boost)の場合のイコライザ４１が示されている。イコライザ４１は、４つの遅延素子７１−１乃至７１−４、乗算器７２乃至７４、および加算器７５により構成されている。
【００５６】
AD変換器２１からの信号は、遅延素子７１−１および乗算器７２に入力される。遅延素子７１−１乃至７１−４は、入力される信号をそれぞれ１クロック（＝１Ｔ）遅延させる。
【００５７】
乗算器７２は、AD変換器２１からの信号に、イコライザ係数Ｂを乗算し、加算器７５に出力する。乗算器７３は、遅延素子７１−１および７１−２により２クロック遅延された信号に、イコライザ係数Ｃを乗算し、加算器７５に出力する。乗算器７４は、遅延素子７１−１乃至７１−４により４クロック遅延された信号に、イコライザ係数Ａを乗算し、加算器７５に出力する。
【００５８】
加算器７５は、乗算器７２乃至７４によりイコライザ係数が乗算された信号を加算して、後段のAGC４２に出力する。
【００５９】
ここで、イコライザ係数ＡおよびＢは、適応等化制御部２４により調整される係数であり、イコライザ係数Ｃ（＝１−（Ａ＋Ｂ））は、イコライザ係数ＡおよびＢに基づいて求められる係数である。
【００６０】
すなわち、図４のイコライザ４１においては、適応等化制御部２４により調整されたイコライザ係数ＡおよびＢに応じて、点Ｐ１を中心に、信号の±２Ｔ成分（±２クロック分の信号）をブーストすることで、信号の周波数特性を適応的に調整する。これにより、信号の波長等化が適応的に行われる。
【００６１】
なお、イコライザ４１は、図４の場合に限らず、例えば、図５に示す７タップ−３Ｔブーストのイコライザを用いることもできる。
【００６２】
図５は、図１のイコライザ４１の構成例を示す図である。なお、図５の例においては、７タップ−３Ｔブースト(Boost)の場合のイコライザ４１が示されている。イコライザ４１は、６つの遅延素子８１−１乃至８１−６、乗算器８２乃至８４、および加算器８５により構成されている。
【００６３】
AD変換器２１からの信号は、遅延素子８１−１および乗算器８２に入力される。遅延素子８１−１乃至８１−６は、入力される信号をそれぞれ１クロック（＝１Ｔ）遅延させる。
【００６４】
乗算器８２は、AD変換器２１からの信号に、イコライザ係数Ｂを乗算し、加算器８５に出力する。乗算器８３は、遅延素子８１−１乃至８１−３により３クロック遅延された信号に、イコライザ係数Ｃを乗算し、加算器８５に出力する。乗算器８４は、遅延素子８１−１乃至８１−６により６クロック遅延された信号に、イコライザ係数Ａを乗算し、加算器８５に出力する。
【００６５】
加算器８５は、乗算器８２乃至８４によりイコライザ係数が乗算された信号を加算して、後段のAGC４２に出力する。
【００６６】
ここで、図４の場合と同様に、イコライザ係数ＡおよびＢは、適応等化制御部２４により調整される係数であり、イコライザ係数Ｃ（＝１−（Ａ＋Ｂ））は、イコライザ係数ＡおよびＢに基づいて求められる係数である。
【００６７】
すなわち、図５のイコライザ４１は、適応等化制御部２４により調整されたイコライザ係数ＡおよびＢに応じて、点Ｐ２を中心に、信号の±３Ｔ成分（±３クロック分の信号）をブーストすることで、信号の周波数特性を適応的に調整する。これにより、信号の波長等化が適応的に行われる。
【００６８】
次に、図６のフローチャートを参照して、図１の信号処理装置１の信号処理について説明する。記録媒体より読み出される再生信号は、入力端子１１を介して、AD変換器２１に入力される。
【００６９】
ステップＳ１１において、AD変換器２１は、入力端子１１を介して、アナログの再生信号を入力し、ステップＳ１５において後述するようにしてVCO回路２７から供給されるクロックに基づいて、デジタル信号に変換する。デジタルに変換された再生信号は、調整モジュール２２のイコライザ４１に出力される。
【００７０】
ステップＳ１２において、イコライザ４１は、ステップＳ１６において後述するようにして適応等化制御部２４により調整されるイコライザ係数を用いて、AD変換器２１によりデジタル化された再生信号の周波数特性を調整し、周波数特性が調整された再生信号をAGC４２に出力する。すなわち、イコライザ４１は、適応等化制御部２４とともに、再生信号の波形等化を適応的に行っている。
【００７１】
ステップＳ１３において、AGC４２は、イコライザ４１により周波数特性が調整された再生信号のレベル調整を行い、レベル調整が行われた再生信号を、アシンメトリ補正回路４３に出力する。
【００７２】
ステップＳ１４において、アシンメトリ補正回路４３は、AGC４２によりレベル調整が行われた再生信号の波形の上下非対称歪み（アシンメトリ）を補正し、アシンメトリが補正された再生信号を、２値化部２８およびPLL回路２３に出力する。
【００７３】
すなわち、ステップＳ１２乃至Ｓ１４において、記録媒体から読み出された再生信号は、イコライザ４１、AGC４２、およびアシンメトリ補正回路４３からなる調整モジュール２２により波形等化される。
【００７４】
ステップＳ１５において、PLL回路２３、DA変換器２５、ローパスフィルタ２６、およびVCO回路２７は、調整モジュール２２により波形等化された再生信号の位相を検出し、クロックを生成する。この位相検出およびクロック生成処理は、図７を参照して後述する。
【００７５】
ステップＳ１５の処理により、PLL回路２３により、波形等化された再生信号の再生信号評価値、再生信号とクロックとの位相誤差、および再生信号の反転間隔が検出され、クロックの位相を、再生信号の位相に同期させるようにVCO回路２７が制御されて、VCO回路２７により、クロックが生成され、AD変換器２１に供給される。このクロックにより、次回のステップＳ１１のデジタル化のタイミングが制御される。
【００７６】
また、このとき、PLL回路２３は、図２を参照して上述した制御モードに応じて、検出したデータ（例えば、再生信号評価値および反転間隔の情報の少なくとも一方）を、適応等化制御部２４に供給している。
【００７７】
ステップＳ１６において、適応等化制御部２４は、イコライザ係数調整処理を実行する。このイコライザ係数調整処理は、図９を参照して後述するが、ステップＳ１６の処理により、PLL回路２３により検出されたデータに基づいて、イコライザ係数が現在の再生信号に最適な値に調整され、調整されたイコライザ係数は、イコライザ４１に供給される。このイコライザ係数により、次回のステップＳ１２の周波数特性の調整が適応的に行われる。
【００７８】
ステップＳ１７において、２値化部２８は、調整モジュール２２により波形等化された再生信号を２値化し、同期検出部２９に出力する。例えば、２値化部２８は、再生信号に対して、パーシャルレスポンス (1,2,2,2,1)方式と最尤検出方式を組み合わせたビタビ復号を行うことにより、０と１の２値であるチャネルビット列を検出することで、２値化を行う。
【００７９】
ステップＳ１８において、同期検出部２９は、２値化された信号（チャネルビット列）から、所定の同期パターンを検出し、復調部３０は、同期検出部２９により検出された同期パターンに基づいて、チャネルビット列を所定の位置から復号し、誤り訂正部３１に出力する。
【００８０】
ステップＳ１９において、誤り訂正部３１は、復調部３０により復号された信号に対して、誤り訂正を行い、誤り訂正後の信号を出力端子１２に出力する。
【００８１】
以上のように、図１の信号処理装置１においては、PLL回路２３により検出されたデータに基づいて現在の再生信号に最適な値に調整されたイコライザ係数が用いられて、再生信号の波形等化が適応的に行われる。したがって、信号処理装置１が搭載された再生システムなどの生産や市場でのばらつきが抑制されるとともに、イコライザ係数の調整時間の短縮やコストの削減が可能となる。
【００８２】
次に、図７のフローチャートを参照して、図６のステップＳ１５の位相検出およびクロック生成処理について説明する。
【００８３】
ステップＳ３１において、位相検出部５１は、調整モジュール２２により波形等化された再生信号の位相および再生信号評価値（例えば、ジッタ）を検出する。例えば、ジッタは、ゼロクロスに対してどのくらいずれているかを基に検出される。
【００８４】
また、位相検出部５１は、検出した位相の情報を反転間隔検出部５２に出力し、図２の制御モードに応じて、検出された再生信号評価値を、適応等化制御部２４に供給する。すなわち、制御モードが、位相モード制御、およびゲインモード制御と位相モード制御の切り替えの場合、再生信号評価値が、適応等化制御部２４に供給される。
【００８５】
ステップＳ３２において、位相検出部５１は、再生信号の位相とクロックの位相から、位相誤差を検出し、検出した位相誤差の情報を位相拡張部５３に供給する。
【００８６】
ステップＳ３３において、反転間隔検出部５２は、位相検出部５１により検出された位相に基づいて、波形等化された再生信号の反転間隔を検出する。このとき、反転間隔検出部５２は、図２の制御モードに応じて、検出された再生信号の反転間隔のうちの実測最短反転間隔の情報を適応等化制御部２４に供給する。すなわち、制御モードが、ゲインモード制御、およびゲインモード制御と位相モード制御の切り替えの場合、実測最短反転間隔が、適応等化制御部２４に供給される。
【００８７】
ステップＳ３４において、反転間隔検出部５２は、検出された再生信号の反転間隔のうちの実測最長反転間隔を目標最長反転間隔に合わせるためのTMAX固定値を、VCO回路２７に対する制御情報としてセレクタ５４に出力する。
【００８８】
ステップＳ３５において、位相拡張部５３は、位相検出部５１からの位相誤差(例えば、128ビット)を、位相誤差(例えば、512ビット)に拡張し、拡張した位相誤差を、制御情報としてセレクタ５４に出力する。
【００８９】
ステップＳ３６において、セレクタ５４は、最長反転間隔の落ち着き（すなわち、実測最長反転間隔が目標最長反転間隔に合ってきたか否か）に応じた制御情報を選択し、ループフィルタ５５およびDA変換器２５を介して、VCO回路２７に出力する。
【００９０】
すなわち、セレクタ５４は、反転間隔検出部５２および位相拡張部５３の制御のもと、実測最長反転間隔と目標最長反転間隔とのずれが生じている場合、接続する端子を、反転間隔検出部５２側の端子に切り替え、接続された端子からの制御情報を、ループフィルタ５５に出力する。また、セレクタ５４は、実測最長反転間隔と目標最長反転間隔とのずれがほぼ落ち着いた場合、接続する端子を、位相拡張部５３側の端子に切り替え、接続された端子からの制御情報を、ループフィルタ５５に出力する。
【００９１】
ループフィルタ５５は、セレクタ５４からの制御情報に対して、周波数偏差を計算し、計算結果の周波数情報を、DA変換器２５に出力する。DA変換器２５は、PLL回路２３からの周波数情報をアナログ化し、ローパスフィルタ２６に出力する。ローパスフィルタ２６は、周波数情報のノイズ（高周波成分）を除去し、VCO制御電圧としてVCO回路２７に出力する。
【００９２】
ステップＳ３７において、VCO回路２７は、PLL回路２３からの制御情報に基づいて、クロックを生成し、生成したクロックを、AD変換器２１に供給する。すなわち、VCO回路２７は、VCO制御電圧に相当する周波数で発振を行うことで、クロックを生成する。
【００９３】
以上のように、PLL回路２３においては、位相や位相誤差などを検出する際に、再生信号評価値や最短反転間隔が検出され、検出された再生信号評価値や最短反転間隔の情報が適応等化制御部２４に供給される。
【００９４】
すなわち、適応等化制御部２４においては、イコライザ係数の調整に、PLL回路２３の位相検出処理においてもともと検出されるデータが用いられているので、わざわざ調整を行うためのデータを生成することなく、簡単な構成で、再生時の読み取りエラーなどを抑制することができる。これにより、記録や再生に高い信頼性のあるシステムを構築することができる。
【００９５】
次に、図８を参照して、ゲインモード制御の場合のイコライザ係数調整処理について説明する。
【００９６】
図８は、ゲインモード制御の場合の図１のPLL回路２３の構成例を示している。なお、図８の例においては、位相検出部５１から適応等化制御部２４に対して再生信号評価値が供給されていない点のみが図３の例と異なるだけであり、その他は、図３のPLL回路２３と共通しているので、その説明は繰り返しになるため省略する。
【００９７】
すなわち、ゲインモード制御の場合、適応等化制御部２４は、反転間隔検出部５２からの実測最短反転間隔に基づいて、イコライザ係数を調整する。具体的には、適応等化制御部２４は、目標の理想最短反転間隔（以下、目標最短反転間隔とも称する）と実測最短反転間隔とを比較し、それらがずれている場合、実測最短反転間隔を、目標最短反転間隔に近づけるように、イコライザ４１が用いているイコライザ係数を調整する。
【００９８】
このゲインモード制御の場合のイコライザ係数調整処理について、図９のフローチャートを参照して詳しく説明する。なお、図９に示される処理は、図６のステップＳ１６のイコライザ係数調整処理の例である。
【００９９】
まず、ゲインモード制御の場合、図８に示されるように、反転間隔検出部５２から、適応等化制御部２４に実測最短反転間隔が供給されている。
【０１００】
ステップＳ５１において、適応等化制御部２４は、反転間隔検出部５２から供給される実測最短反転間隔と、目標最短反転間隔（すなわち、再生中の記録媒体の理想最短反転間隔）を比較し、実測最短反転間隔が目標最短反転間隔より大きいか否かを判定する。例えば、再生中の記録媒体がDVDの場合の理想最短反転間隔は、３Ｔとされるので、実測最短反転間隔が3.3Ｔの場合、ステップＳ５１において、実測最短反転間隔が目標最短反転間隔より大きいと判定され、処理は、ステップＳ５２に進む。
【０１０１】
ステップＳ５２において、適応等化制御部２４は、実測最短反転間隔が目標最短反転間隔に近づく（すなわち、実測最短反転間隔を小さくする）ように、イコライザ係数（例えば、図４のイコライザ係数ＡおよびＢ）を、そのゲイン量が小さくなるように調整し、調整されたイコライザ係数をイコライザ４１に供給する。
【０１０２】
なお、このゲイン量の調整の加減は、略一定の割合であってもよいし、実測最短反転間隔が目標最短反転間隔にかなり離れている場合には、大きい割合で行い、実測最短反転間隔が目標最短反転間隔に近づいた場合には、小さい割合で行うこともできる。
【０１０３】
ステップＳ５１において、実測最短反転間隔が目標最短反転間隔より大きくはないと判定された場合、処理は、ステップＳ５３に進む。ステップＳ５３において、適応等化制御部２４は、実測最短反転間隔が目標最短反転間隔より小さいか否かを判定する。例えば、実測最短反転間隔が2.7Ｔの場合、ステップＳ５３において、実測最短反転間隔が目標最短反転間隔より小さいと判定され、処理は、ステップＳ５４に進む。
【０１０４】
ステップＳ５４において、適応等化制御部２４は、実測最短反転間隔が目標最短反転間隔に近づく（すなわち、実測最短反転間隔を大きくする）ように、イコライザ係数（例えば、図４のイコライザ係数ＡおよびＢ）を、そのゲイン量が大きくなるように調整し、調整されたイコライザ係数をイコライザ４１に供給する。
【０１０５】
ステップＳ５３において、実測最短反転間隔が理想最短反転間隔より小さくはない、すなわち、実測最短反転間隔が理想最短反転間隔と一致すると判定された場合、処理は、ステップＳ５５に進む。
【０１０６】
ステップＳ５５において、適応等化制御部２４は、イコライザ４１が用いていたイコライザ係数をそのままにして、イコライザ４１に供給する。すなわち、イコライザ係数は、調整されることなく、イコライザ４１に使用される。
【０１０７】
以上のように、ゲインモード制御の場合、適応等化制御部２４は、実測最短反転間隔が目標最短反転間隔に近づくように、例えば、図４のイコライザ係数ＡおよびＢのゲイン量を調整する。これにより、イコライザ４１においては、現在の再生信号に最適なゲイン量での波形等化が行われる。
【０１０８】
なお、ゲインモード制御の場合、イコライザ係数ＡおよびＢは同じ値に調整される。これに対して、次に説明する位相モード制御の場合、イコライザ係数ＡおよびＢは、例えば、値をずらして調整される。すなわち、位相モード制御の場合、一方の係数を大きくして、他方の係数を小さくするように調整される。
【０１０９】
次に、図１０を参照して、位相モード制御の場合のイコライザ係数調整処理について説明する。
【０１１０】
図１０は、位相モード制御の場合の図１のPLL回路２３の構成例を示している。なお、図１０の例においては、反転間隔検出部５２から適応等化制御部２４に対して実測最短反転間隔が供給されていない点のみが図３の例と異なるだけであり、その他は、図３のPLL回路２３と共通しているので、その説明は繰り返しになるため省略する。
【０１１１】
すなわち、位相モード制御の場合、適応等化制御部２４は、位相検出部５１からの波形等化された信号の再生信号評価値（例えば、ジッタ）をフィードバックして、ウォブリングのパラメータとして用いて、イコライザ係数を調整する。
【０１１２】
ウォブリングとは、ある軸足となる係数または係数組と、軸足から位相方向にずらした係数または係数組（以下、フリーフットと称する）とでそれぞれ得られるパラメータ（すなわち、再生信号評価値）を比較して、パラメータが改善する方向に、イコライザ係数を調整する方法である。このウォブリングでは、実際の係数値よりも分解能の高い真値をベースに処理が行われる。
【０１１３】
図１１および図１２を参照して、ウォブリングについて詳しく説明する。図１１の例においては、図中上から順に、５つの状態１０１乃至状態１０５が示されている。各状態において、縦ラインは、イコライザ係数の分解能を表しており、それらは、例えば、位相方向に値が小さい順に、イコライザ係数の候補である係数Ｅ１乃至Ｅ５（すなわち、Ｅ１＜Ｅ２＜Ｅ３＜Ｅ４＜Ｅ５）である。
【０１１４】
わかりやすく具体化するに、例えば、係数Ｅ１を０（基準）とすると、係数Ｅ２は、＋１（係数Ｅ１＋１）、係数Ｅ３は、＋２（係数Ｅ１＋２）、係数Ｅ４は、＋３（係数Ｅ１＋３）、係数Ｅ５は、＋４（係数Ｅ１＋４）とされる。
【０１１５】
また、図１２の例においては、横軸が係数Ｅ１乃至Ｅ５を表し、縦軸が再生信号評価値を表すグラフが示されている。なお、図１２の場合、再生信号評価値が小さい値の方が、評価が高いとされる（よいと評価される）例が示されている。
【０１１６】
図１１の状態１０１においては、まず、係数Ｅ１が軸足とされており、軸足の再生信号評価値が保持される。このとき、真値１１１は、係数Ｅ１と係数Ｅ２の略中央に位置するので、真値１１１より値が大きい一番近い係数Ｅ２がイコライザ係数とされて、イコライザ４１に供給される。そして、このイコライザ係数とされた係数Ｅ２がフリーフットとされる。
【０１１７】
次に、保持された軸足の再生信号評価値と、フリーフットの再生信号評価値が比較される。状態１０１においては、図１２に示されるように、軸足（係数Ｅ１）の再生信号評価値が、フリーフット（係数Ｅ２）の再生信号評価値よりも大きいので、フリーフットの再生信号評価値の評価が高いとされる。この場合、適応等化制御部２４は、真値１１１を、再生信号評価値の評価が高いとされたフリーフット側（すなわち、値が大きくなる方向）に、あるゲイン量だけ移動させる。
【０１１８】
これにより、例えば、状態１０２に示されるように、真値１１２は、係数Ｅ２と係数Ｅ３の間の、係数Ｅ２寄りに移動される。このとき、真値１１２より値が小さい一番近い係数Ｅ２がイコライザ係数とされて、イコライザ４１に供給される。そして、このイコライザ係数とされた係数Ｅ２が、次の軸足とされる。
【０１１９】
状態１０２においては、まず、軸足とされた係数Ｅ２の再生信号評価値が保持される。このとき、真値１１２は、係数Ｅ２と係数Ｅ３の間の、係数Ｅ２寄りに位置し、真値１１２より値が大きい一番近い係数Ｅ３がイコライザ係数とされて、イコライザ４１に供給される。そして、このイコライザ係数とされた係数Ｅ３がフリーフットとされる。
【０１２０】
次に、保持された軸足の再生信号評価値と、フリーフットの再生信号評価値が比較される。状態１０２においては、図１２に示されるように、軸足（係数Ｅ２）の再生信号評価値が、フリーフット（係数Ｅ３）の再生信号評価値よりも大きいので、フリーフットの再生信号評価値の評価が高いとされる。この場合、適応等化制御部２４は、真値１１２を、再生信号評価値の評価が高いとされたフリーフット側（すなわち、値が大きくなる方向）に、あるゲイン量だけ移動させる。なお、移動のゲイン量は、例えば、真値１１１から真値１１２への移動の際のゲイン量と同じであってもよいし、段々小さくなるように可変とすることもできる。
【０１２１】
これにより、例えば、状態１０３に示されるように、真値１１３は、係数Ｅ２と係数Ｅ３の間の、係数Ｅ３寄りに移動される。このとき、真値１１３より値が小さい一番近い係数Ｅ２がイコライザ係数とされて、イコライザ４１に供給される。そして、このイコライザ係数とされた係数Ｅ２が、次の軸足とされる。
【０１２２】
状態１０３においては、再度、軸足とされた係数Ｅ２の再生信号評価値が保持される。このとき、真値１１３は、係数Ｅ２と係数Ｅ３の間の、係数Ｅ３寄りに位置し、真値１１１より値が大きい一番近い係数Ｅ３がイコライザ係数とされて、イコライザ４１に供給される。そして、このイコライザ係数とされた係数Ｅ３がフリーフットとされる。
【０１２３】
次に、保持された軸足の再生信号評価値と、フリーフットの再生信号評価値が比較される。状態１０３においては、図１２に示されるように、軸足（係数Ｅ２）の再生信号評価値が、フリーフット（係数Ｅ３）の再生信号評価値よりも大きいので、フリーフットの再生信号評価値の評価が高いとされる。この場合、適応等化制御部２４は、真値１１３を、再生信号評価値の評価が高いとされたフリーフット側（すなわち、値が大きくなる方向）に、あるゲイン量だけ移動させる。
【０１２４】
これにより、例えば、状態１０４に示されるように、真値１１４は、係数Ｅ３と係数Ｅ４の間の、略中央寄りに移動される。このとき、真値１１４より値が小さい一番近い係数Ｅ３がイコライザ係数とされて、イコライザ４１に供給される。そして、このイコライザ係数とされた係数Ｅ３が、次の軸足とされる。
【０１２５】
状態１０４においては、軸足とされた係数Ｅ３の再生信号評価値が保持される。このとき、真値１１４は、係数Ｅ３と係数Ｅ４の間の、略中央寄りに位置し、真値１１４より値が大きい一番近い係数Ｅ４がイコライザ係数とされて、イコライザ４１に供給される。そして、このイコライザ係数とされた係数Ｅ４がフリーフットとされる。
【０１２６】
次に、保持された軸足の再生信号評価値と、フリーフットの再生信号評価値が比較される。状態１０４においては、図１２に示されるように、軸足（係数Ｅ３）の再生信号評価値が、フリーフット（係数Ｅ４）の再生信号評価値よりも小さいので、軸足の再生信号評価値の評価が高いとされる。この場合、適応等化制御部２４は、真値１１４を、再生信号評価値の評価が高いとされた軸足側（すなわち、値が小さくなる方向）に、あるゲイン量だけ移動させる。
【０１２７】
これにより、例えば、状態１０５に示されるように、真値１１５は、係数Ｅ２と係数Ｅ３の間の、係数Ｅ３寄りに移動される。このとき、真値１１５より値が小さい一番近い係数Ｅ２がイコライザ係数とされて、イコライザ４１に供給される。そして、このイコライザ係数とされた係数Ｅ２が、次の軸足とされる。
【０１２８】
状態１０５においては、軸足とされた係数Ｅ２の再生信号評価値が保持される。このとき、真値１１５は、係数Ｅ２と係数Ｅ３の間の、係数Ｅ３寄りに位置し、真値１１５より値が大きい一番近い係数Ｅ３がイコライザ係数とされて、イコライザ４１に供給される。そして、このイコライザ係数とされた係数Ｅ３がフリーフットとされる。
【０１２９】
以上のように、各係数時の再生信号評価値を比較して、再生信号評価値の評価が高いとされる側に移動させることで、図１２に示されるように、真値は、だんだんと、再生信号評価値が小さく、評価が高い方（図１２のグラフにおける谷）へと収束する。したがって、真値に基づいて求められるイコライザ係数も、だんだんと、最適になるように調整される。
【０１３０】
すなわち、位相モード制御においては、イコライザ４１において用いられているイコライザ係数値と、イコライザ係数値から位相をずらしたイコライザ係数値の再生信号評価値を比較し、再生信号評価値の評価が高くなる方のイコライザ係数に近づけるように、イコライザ４１が用いているイコライザ係数が調整されるので、最適なイコライザ係数が求められる。
【０１３１】
なお、位相モード制御の場合、イコライザ係数ＡおよびＢは同じ量だけ増減されて、調整される。例えば、時間的に前側のイコライザ係数Ａが調整により＋ａされた場合、時間的に後ろ側のイコライザ係数Ｂは調整により−ａされる。
【０１３２】
すなわち、図１１および図１２においては、時間的に前側のイコライザ係数Ａを例にウォブリングの説明がなされており、図１１および図１２の処理の結果、イコライザ係数Ａが、係数Ｅ１を基準に、位相方向に＋２された係数Ｅ３に調整される場合、時間的に後ろ側のイコライザ係数Ｂは、係数Ｅ１を基準に、位相方向に−２された係数に調整される。
【０１３３】
なお、上記説明においては、再生信号評価値が小さい値の方が評価が高いとされる例を説明したが、大きい値が評価が高いとされる評価値を用いることも可能である。
【０１３４】
この位相モード制御の場合のイコライザ係数調整処理について、図１３のフローチャートを参照して詳しく説明する。なお、図１３に示される処理は、図６のステップＳ１６のイコライザ係数調整処理の例である。
【０１３５】
まず、位相モード制御の場合、図１０に示されるように、位相検出部５１から、適応等化制御部２４に波形等化された信号の再生信号評価値（以下、単に評価値とも称する）が供給される。
【０１３６】
ステップＳ７１において、適応等化制御部２４は、ウォブカウントが１であるか否かを判定する。
【０１３７】
このウォブカウントは、前回のウォブリング処理（後述するステップＳ７８）で設定される次回の処理状態を示すものであり、適応等化制御部２４は、フリーフットの状態と軸足の状態の２つの処理状態を有している。適応等化制御部２４においては、処理状態がフリーフットの状態である場合、軸足の係数（以下、単に軸足時とも称する）の評価値が保持されて、フリーフットを設定する処理が行われ、処理状態が軸足の状態である場合、軸足時の評価値と、フリーフットの係数（以下、フリーフット時とも称する）の評価値との比較結果に基づいて真値が調整されて、軸足を設定する処理が行われる。
【０１３８】
なお、前回のウォブリング処理において、次回の処理状態が軸足の状態である場合、ウォブカウントは０と設定され、次回の処理状態がフリーフットの状態である場合、ウォブカウントは１と設定されている。
【０１３９】
例えば、前回のウォブリング処理において、次回の処理状態はフリーフットの状態であるとされ、ウォブカウントが１と設定されている場合、ステップＳ７１において、ウォブカウントは１であると判定され、処理は、ステップＳ７２に進む。この場合、前回の処理で設定された軸足時の評価値が位相検出部５１より供給されるので、ステップＳ７２において、適応等化制御部２４は、軸足時の評価値を保持し、処理は、ステップＳ７８に進む。
【０１４０】
ステップＳ７８において、適応等化制御部２４は、ウォブリング処理を実行する。処理状態がフリーフットの状態である場合のウォブリング処理を、図１４のフローチャートを参照して説明する。
【０１４１】
ステップＳ９１において、適応等化制御部２４は、ウォブカウントが１であるか否かを判定する。処理状態がフリーフットの状態であるので、ステップＳ９１において、ウォブカウントが１であると判定され、処理は、ステップＳ９２に進む。ステップＳ９２において、適応等化制御部２４は、真値より値が大きく一番近い係数値を、イコライザ係数として、イコライザ４１に供給する。このとき、また、適応等化制御部２４は、このイコライザ係数をフリーフットとして設定する。
【０１４２】
そして、ステップＳ９３において、適応等化制御部２４は、ウォブカウントを０（次回の処理状態を軸足の状態）に設定し、ウォブリング処理を終了する。
【０１４３】
一方、上述したように、前回のウォブリング処理において、次回の処理状態は軸足の状態であるとされ、ウォブカウントが０と設定されている場合、ステップＳ７１において、ウォブカウントは１ではないと判定され、処理は、ステップＳ７３に進む。
【０１４４】
この場合、前回の処理で設定されたフリーフット時の評価値が位相検出部５１より供給されるので、ステップＳ７３において、適応等化制御部２４は、フリーフット時の評価値と、ウォブカウントが０の場合のステップＳ７２において保持された軸足時の評価値を比較し、フリーフット時の評価値よりも軸足時の評価値が小さいか否かを判定する。ステップＳ７３において、フリーフット時の評価値よりも軸足時の評価値が小さいと判定された場合、処理は、ステップＳ７４に進む。ステップＳ７４において、適応等化制御部２４は、真値が、値が小さくなる方に、あるゲイン分だけ移動させる。その後、処理は、ステップＳ７８に進む。
【０１４５】
ステップＳ７３において、フリーフット時の評価値よりも軸足時の評価値が小さくはないと判定された場合、処理は、ステップＳ７４に進む。ステップＳ７４において、適応等化制御部２４は、フリーフット時の評価値よりも軸足時の評価値が大きいか否かを判定する。
【０１４６】
ステップＳ７４において、フリーフット時の評価値よりも軸足時の評価値が大きいと判定された場合、処理は、ステップＳ７５に進む。ステップＳ７５において、適応等化制御部２４は、真値が、値が大きくなる方に、あるゲイン分だけ移動させる。その後、処理は、ステップＳ７８に進む。
【０１４７】
ステップＳ７３において、フリーフット時の評価値よりも軸足時の評価値が大きくはないと判定された場合、すなわち、フリーフット時の評価値よりも軸足時の評価値が一致すると判定された場合、処理は、ステップＳ７７に進む。ステップＳ７７において、適応等化制御部２４は、真値をそのままにする。ステップＳ７７の後、処理は、ステップＳ７８に進む。
【０１４８】
すなわち、上述したステップＳ７３乃至Ｓ７７までは、真値を最適に移動させる処理が行われている。そして、次のステップＳ７８のウォブリング処理において、移動された真値に基づいて、イコライザ係数を調整する処理が実行される。
【０１４９】
ステップＳ７８において、適応等化制御部２４は、ウォブリング処理を実行する。処理状態が軸足の状態である場合のウォブリング処理を、図１４のフローチャートを参照して説明する。
【０１５０】
ステップＳ９１において、適応等化制御部２４は、ウォブカウントが１であるか否かを判定する。処理状態が軸足の状態であるので、ステップＳ９１において、ウォブカウントが１ではないと判定され、処理は、ステップＳ９４に進む。ステップＳ９４において、適応等化制御部２４は、真値より値が小さく一番近い係数値を、イコライザ係数として、イコライザ４１に供給する。このとき、また、適応等化制御部２４は、このイコライザ係数を軸足として設定する。
【０１５１】
そして、ステップＳ９５において、適応等化制御部２４は、ウォブカウントを１（次回の状態をフリーフットの状態）に設定し、ウォブリング処理を終了する。
【０１５２】
以上のように、位相モード制御の場合、適応等化制御部２４は、真値が、再生信号評価値が小さく、評価が高い方（図１２のグラフにおける谷）へと収束するように、例えば、図４のイコライザ係数ＡおよびＢを調整する。これにより、イコライザ４１においては、現在の再生信号に最適な位相（サンプリングポイント）での波形等化が行われる。
【０１５３】
次に、ゲインモード制御と位相モード制御の切り替えの場合のイコライザ係数調整処理について説明する。この場合、ゲインモード制御から位相モード制御への切り替えと、位相モード制御からゲインモード制御への切り替えの２種類の切り替えが行われる。
【０１５４】
上述したように、ゲインモード制御においては、ゲイン量が調整され、位相モード制御においては、位相が調整される。ここで、調整の度合いとしては、ゲイン量を調整する方が位相を調整するよりもエラーレートに対する効果がより大きい。すなわち、先に、位相をちょっとずらす（サンプリングポイントを変える）よりも、ゲインが落ち着いてから、位相をちょっとずらす方が効果的であるので、このゲインモード制御と位相モード制御の切り替えの場合には、まず、ゲインモード制御でイコライザ係数値の大まかな（粗い）調整を行う。
【０１５５】
その後、ゲインが落ち着いてから、すなわち、実測最短反転間隔と目標最短反転間隔の差がある閾値αよりも大きいと判定される場合が、一定区間ｉ（例えば、10秒間や、何クロック間）内でｎ回未満であれば、ゲインモード制御から位相モード制御への切り替えが行われ、位相モード制御でイコライザ係数値の微調整を行うという手順で処理が実行される。
【０１５６】
また、位相モード制御時に、実測最短反転間隔と目標最短反転間隔の差がある閾値αよりも大きいと判定される場合が、一定区間ｉ内でｎ回以上であれば、位相モード制御からゲインモード制御への切り替えが行われ、再度、調整効果が大きい、ゲインモード制御によりイコライザ係数値の調整が行われる。
【０１５７】
すなわち、ゲインモード制御と位相モード制御の切り替えの場合には、実測最短反転間隔は、ゲインモード制御のときのみでなく、位相モード制御のときにも計算される。なお、このゲインモード制御と位相モード制御の切り替えの頻度は、上述した閾値α、区間ｉ、ｎ回数を変更することで調整可能である。この区間ｉは、最短反転間隔の差が落ち着くぐらいの時間が設定される。
【０１５８】
このゲインモード制御と位相モード制御の切り替えの場合のイコライザ係数調整処理を、図１５のフローチャートを参照して説明する。
【０１５９】
なお、図１５に示される処理は、図６のステップＳ１６のイコライザ係数調整処理の例であり、図３のPLL回路２３および適応等化制御部２４により実行される。また、図１５のイコライザ係数調整処理においては、まず、ゲインモード制御（モードカウント：０）から処理が開始される。
【０１６０】
ステップＳ１１１において、適応等化制御部２４は、区間カウンタがｉであるか否かを判定し、区間カウンタがｉではないと判定した場合、処理は、ステップＳ１１２に進む。
【０１６１】
適応等化制御部２４は、ステップＳ１１２において、区間カウンタを１インクリメントし、ステップＳ１１３において、実測最短反転間隔と目標最短反転間隔の差の絶対値が閾値αよりも小さいか否かを判定し、実測最短反転間隔と目標最短反転間隔の差の絶対値が閾値α以上であると判定した場合、ステップＳ１１４において、オーバーカウンタを１インクリメントする。その後、処理は、ステップＳ１１０に進む。
【０１６２】
ステップＳ１１３において、実測最短反転間隔と目標最短反転間隔の差の絶対値が閾値αよりも小さいと判定された場合、処理は、ステップＳ１１４をスキップし、ステップＳ１１０に進む。
【０１６３】
一方、ステップＳ１１１において、区間カウンタがｉであると判定された場合、処理は、ステップＳ１１５に進み、適応等化制御部２４は、オーバーカウンタがｎ回よりも少ないか否かを判定する。ステップＳ１１５において、オーバーカウンタがｎ回以上であると判定された場合、処理は、ステップＳ１１６に進む。ステップＳ１１６において、適応等化制御部２４は、モードカウントを０（すなわち、ゲインモード制御）に設定する。
【０１６４】
また、ステップＳ１１５において、オーバーカウンタがｎ回よりも少ないと判定された場合、処理は、ステップＳ１１７に進む。ステップＳ１１７において、適応等化制御部２４は、モードカウントを１（すなわち、位相モード制御）に設定する。
【０１６５】
ステップＳ１１６またはＳ１１７の後、適応等化制御部２４は、ステップＳ１１８において、区間カウンタを０にリセットし、ステップＳ１１９において、オーバーカウンタを０にリセットする。その後、処理は、ステップＳ１１０に進む。
【０１６６】
ステップＳ１１０において、適応等化制御部２４は、モードカウントが１であるか否かを判定する。ステップＳ１１０において、モードカウントが１ではない、すなわち、ゲインモードであると判定された場合、処理は、ステップＳ１１１に進む。ステップＳ１１１において、適応等化制御部２４は、図９を参照して上述したゲインモード制御の場合のイコライザ係数調整処理を実行する。
【０１６７】
一方、ステップＳ１１０において、モードカウントが１である、すなわち、位相モードであると判定された場合、処理は、ステップＳ１１２に進む。ステップＳ１１２において、適応等化制御部２４は、図１３を参照して上述したゲインモード制御の場合のイコライザ係数調整処理を実行する。
【０１６８】
以上のように、一定区間ｉにおいて、実測最短反転間隔と目標最短反転間隔の差がある閾値αよりも大きくなる回数が、ｎ回以上であるか否かを判定しておき、その判定結果に基づいて、ゲインモード制御と位相モード制御を切り替えるようにしたので、ゲインモード制御の場合の大まかな調整と、位相モード制御の場合の微調整の両方を行うことができる。これにより、ゲインモード制御または位相モード制御単独の場合よりも、さらに、エラーレート改善に効果を発揮することができる。
【０１６９】
すなわち、図２の制御モードにおいては、ゲインモード制御と位相モード制御の切り替えの場合、ゲインモード制御の場合、位相モード制御の場合、および、従来の固定イコライザ係数の場合の順に、よりエラーレート改善に対して効果がある。
【０１７０】
図１６は、ゲインモード制御および位相モード制御の場合のイコライザ係数の帰還ゲイン量の違いによる動作例を説明する図である。図１６における帰還ゲイン量とは、イコライザ係数に帰還させるゲイン量、すなわち、ゲインモード制御により調整される係数のゲイン量、および位相モード制御により真値を近づける際のゲイン量を示している。
【０１７１】
図１６の例においては、Ｘ軸は、時間の経過、Ｙ軸はイコライザ係数値を表し、さらに、Ｘ軸上は、イコライザ係数の最適値を表している。点線１５１は、帰還ゲイン量が小さい場合のイコライザ係数値の変化を表し、実線１５２は、帰還ゲイン量が大きい場合のイコライザ係数値の変化を表している。すなわち、点線１５１は、イコライザ係数値を小さい割合で調整した場合であり、実線１５２は、イコライザ係数を大きい割合で調整した場合を表している。
【０１７２】
また、収束時間差ｔは、帰還ゲイン量が大きい場合と、帰還ゲイン量が小さい場合の最適値に収束する時間の差を示しており、ばたつきＱ１は、帰還ゲイン量が小さい場合の収束後のばたつきを示しており、ばたつきＱ２は、帰還ゲイン量が大きい場合の収束後のばたつきを示している。
【０１７３】
ゲインモード制御および位相モード制御の場合のイコライザ係数の帰還ゲイン量は、可変であるが、通常は、イコライザ係数値が頻繁に変化するのを避けたいので、点線１５１に示されるように、係数値よりも小さい値（小数値）を帰還してできるだけ線形的に変化することが望ましい。これは、収束時間差ｔに示されるように、最適値に収束するのが少し遅いが、ばたつきＱ１およびばたつきＱ２に示されるように、収束した後のばたつきが少ない。
【０１７４】
一方、逆に早急に最適値に収束させたい場合は、実線１５２に示されるように、帰還ゲイン量を大きくすれば、収束時間差ｔに示されるように、早く最適値に収束するが、ばたつきＱ１およびばたつきＱ２に示されるように、収束した後のばたつきが大きくなってしまう。
【０１７５】
以上のように、帰還ゲイン量の大小により、収束時間や収束後のばたつきが異なるので、適応等化制御部２４においては、状況や仕様によって、どちらが最適であるかを選択可能なように構成される。
【０１７６】
図１７は、ゲインモード制御の場合の目標最短反転間隔とシンボルエラーレートの関係を示す図である。なお、図１７の例においては、2.4＜目標最短反転間隔［Ｔ］＜3.3とし、図５の７タップのイコライザ４１で、EFM (eight to fourteen modulation)＋変調方式で構成される場合の、PRML(PR: partial response, ML:maximum likelihood sequence detection)方式のPR(1,2,2,2,1)方式を用いた場合の２値化部２８によるエラーレート１６１、PRML方式のPR(3,4,4,3)方式を用いた場合の２値化部２８によるエラーレート１６２、およびコンパレータ(comparator)方式を用いた２値化部２８によるエラーレート１６３が示されている。
【０１７７】
エラーレート１６１乃至１６３に示されるように、どの２値化方式を用いた場合であっても、最短反転間隔が略３Ｔのあたりがエラーレートのボトムとなっている。したがって、ゲインモード制御の場合の目標最短反転間隔を略３Ｔにすることで、エラーレートが一番低くなることがわかる。
【０１７８】
なお、図示されないが、各方式においてイコライザ係数の調整が行われない場合のエラーレートは、各エラーレート１６１乃至１６３の平均値である。すなわち、ゲインモード制御の場合の目標最短反転間隔を略３Ｔにすることで、イコライザ係数の調整が行われない場合よりも、エラーレートが低くなることがわかる。
【０１７９】
以上のように、信号処理装置１において、PLL回路２３の位相検出処理においてもともと検出されているデータに基づいて、イコライザ係数の調整が行われるので、わざわざ調整を行うためのデータを生成することなく、簡単な構成で、再生時の読み取りエラーなどを抑制することができる。
【０１８０】
これにより、生産や市場におけるばらつきを抑制し、記録や再生に高い信頼性のあるシステムを構築することができる。また、これは、調整時間の短縮やコストの削減にもつながる。
【０１８１】
なお、上述した信号処理装置１は、例えば、楽曲や映像などの信号を再生する再生装置、楽曲や映像の信号を再生する再生ブロックが含まれる記録再生装置などに適用することができる。
【０１８２】
また、上記説明においては、例えば、記録媒体が、DVDなどの光ディスクの場合の例を説明したが、記録媒体は、光ディスクに限らず、例えば、MD（mini-disk）などの光磁気ディスクやハードディスクなど、アナログの信号が書き込まれる記録媒体とすることができる。
【０１８３】
なお、本明細書において、フローチャートを参照して説明した各ステップの処理は、必ずしもフローチャートに記載された順序に沿って時系列に行う必要はなく、また、可能であれば、並列的に行ってもよい。
【０１８４】
また、本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。
【０１８５】
なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
【図面の簡単な説明】
【０１８６】
【図１】本発明を適用した信号処理装置の構成例を示すブロック図である。
【図２】図１の適応等化制御部による制御モードを説明する図である。
【図３】図１のPLL回路の構成例を示すブロック図である。
【図４】図１のイコライザの構成例を示すブロック図である。
【図５】図１のイコライザの他の構成例を示すブロック図である。
【図６】図１の信号処理装置の信号処理について説明するフローチャートである。
【図７】図６のステップＳ１５の位相検出およびクロック生成処理について説明するフローチャートである。
【図８】ゲインモード制御の場合の図１のPLL回路の構成例を示すブロック図である。
【図９】図８の場合の図６のステップＳ１６のイコライザ係数調整処理を説明するフローチャートである。
【図１０】位相モード制御の場合の図１のPLL回路の構成例を示すブロック図である。
【図１１】位相モード制御におけるウォブリングについて説明する図である。
【図１２】位相モード制御におけるウォブリングについて説明する図である。
【図１３】図１０の場合の図６のステップＳ１６のイコライザ係数調整処理を説明するフローチャートである。
【図１４】図１３のステップＳ７８のウォブリング処理を説明するフローチャートである。
【図１５】図３の場合の図６のステップＳ１６のイコライザ係数調整処理を説明するフローチャートである。
【図１６】イコライザ係数の帰還ゲイン量の違いによる動作例を説明する図である。
【図１７】ゲインモード制御の場合の理想最短反転間隔とシンボルエラーレートの関係を示す図である。
【符号の説明】
【０１８７】
１ 信号処理装置， １１ 入力端子， １２ 出力端子， ２１ AD変換器， ２２ 調整モジュール， ２３ PLL回路， ２４ 適応等化制御部， ２５ DA変換器， ２６ ローパスフィルタ， ２７ VCO回路， ２８ ２値化部， ２９ 同期検出部， ３０ 復調部， ３１ 誤り訂正部， ４１ イコライザ， ４２ AGC， ４３ アシンメトリ補正回路，５１ 位相検出部， ５２ 反転間隔検出部，５３ 位相拡張部， ５４ セレクタ， ５５ ループフィルタ
【特許請求の範囲】
【請求項１】
入力信号の波形等化を適応的に行う適応等化回路において、
前記波形等化が行われた入力信号から、PLL回路により検出されるデータに基づいて、前記入力信号の波形等化の係数値を調整する係数値調整手段と、
前記係数値調整手段により調整された前記係数値を用いて、前記入力信号の波形等化を行う波形等化処理手段と
を備える適応等化回路。
【請求項２】
前記係数値調整手段は、前記波形等化が行われた入力信号から、前記PLL回路により検出される実測最短反転間隔と、目標最短反転間隔との比較結果に基づいて、前記係数値の変更ゲイン量を調整する
請求項１に記載の適応等化回路。
【請求項３】
前記係数値調整手段は、前記波形等化が行われた入力信号から、前記PLL回路により検出される再生信号評価値に基づいて、前記係数値よりも分解能が高い真値が収束するように調整し、調整された前記真値に近い前記係数値を採用する
請求項１に記載の適応等化回路。
【請求項４】
前記PLL回路により検出される実測最短反転間隔と、目標最短反転間隔との差が所定の閾値より大きい場合が、一定区間内で所定の回数以上のとき、前記係数値調整手段は、前記波形等化が行われた入力信号から、前記PLL回路により検出される実測最短反転間隔と、目標最短反転間隔との比較結果に基づいて、前記係数値の変更ゲイン量を調整し、
前記PLL回路により検出される実測最短反転間隔と、目標最短反転間隔との差が所定の閾値より大きい場合が、一定区間内で所定の回数未満のとき、前記係数値調整手段は、前記PLL回路により検出される再生信号評価値に基づいて、前記係数値よりも分解能が高い真値が収束するように調整し、調整された前記真値に近い前記係数値を採用する
請求項１に記載の適応等化回路。
【請求項５】
入力信号の波形等化を適応的に行う適応等化回路の適当等化方法において、
前記波形等化が行われた入力信号から、PLL回路により検出されるデータに基づいて、前記入力信号の波形等化の係数値を調整し、
調整された前記係数値を用いて、前記入力信号の波形等化を行う
ステップを含む適応等化方法。
【請求項６】
記録媒体より読み出された信号を処理する信号処理装置において、
前記信号を入力する信号入力手段と、
波形等化が行われた信号から、PLL回路により検出されるデータに基づいて、前記信号入力手段により入力された信号の波形等化の係数値を調整し、調整された前記係数値を用いて、前記信号の波形等化を行う適応等化回路と、
前記適応等化回路により前記波形等化が行われた信号を出力する信号出力手段と
を備える信号処理装置。
【請求項１】
入力信号の波形等化を適応的に行う適応等化回路において、
前記波形等化が行われた入力信号から、PLL回路により検出されるデータに基づいて、前記入力信号の波形等化の係数値を調整する係数値調整手段と、
前記係数値調整手段により調整された前記係数値を用いて、前記入力信号の波形等化を行う波形等化処理手段と
を備える適応等化回路。
【請求項２】
前記係数値調整手段は、前記波形等化が行われた入力信号から、前記PLL回路により検出される実測最短反転間隔と、目標最短反転間隔との比較結果に基づいて、前記係数値の変更ゲイン量を調整する
請求項１に記載の適応等化回路。
【請求項３】
前記係数値調整手段は、前記波形等化が行われた入力信号から、前記PLL回路により検出される再生信号評価値に基づいて、前記係数値よりも分解能が高い真値が収束するように調整し、調整された前記真値に近い前記係数値を採用する
請求項１に記載の適応等化回路。
【請求項４】
前記PLL回路により検出される実測最短反転間隔と、目標最短反転間隔との差が所定の閾値より大きい場合が、一定区間内で所定の回数以上のとき、前記係数値調整手段は、前記波形等化が行われた入力信号から、前記PLL回路により検出される実測最短反転間隔と、目標最短反転間隔との比較結果に基づいて、前記係数値の変更ゲイン量を調整し、
前記PLL回路により検出される実測最短反転間隔と、目標最短反転間隔との差が所定の閾値より大きい場合が、一定区間内で所定の回数未満のとき、前記係数値調整手段は、前記PLL回路により検出される再生信号評価値に基づいて、前記係数値よりも分解能が高い真値が収束するように調整し、調整された前記真値に近い前記係数値を採用する
請求項１に記載の適応等化回路。
【請求項５】
入力信号の波形等化を適応的に行う適応等化回路の適当等化方法において、
前記波形等化が行われた入力信号から、PLL回路により検出されるデータに基づいて、前記入力信号の波形等化の係数値を調整し、
調整された前記係数値を用いて、前記入力信号の波形等化を行う
ステップを含む適応等化方法。
【請求項６】
記録媒体より読み出された信号を処理する信号処理装置において、
前記信号を入力する信号入力手段と、
波形等化が行われた信号から、PLL回路により検出されるデータに基づいて、前記信号入力手段により入力された信号の波形等化の係数値を調整し、調整された前記係数値を用いて、前記信号の波形等化を行う適応等化回路と、
前記適応等化回路により前記波形等化が行われた信号を出力する信号出力手段と
を備える信号処理装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２００８−１０３０２１（Ｐ２００８−１０３０２１Ａ）
【公開日】平成２０年５月１日（２００８．５．１）
【国際特許分類】
【出願番号】特願２００６−２８４６０４（Ｐ２００６−２８４６０４）
【出願日】平成１８年１０月１９日（２００６．１０．１９）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２０年５月１日（２００８．５．１）
【国際特許分類】
【出願日】平成１８年１０月１９日（２００６．１０．１９）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]