集積回路装置
【課題】特性の安定性に優れ、超小型軽量の集積回路装置を大判のウエハープロセスにて形成することができる集積回路装置およびその製造方法を提供することを目的とするものである。
【解決手段】カバー１４とスペーサー１３によって電子部品素子上に空間を形成することで、弾性表面波電子部品素子等の電気的特性が外部との物理的な接触による変化から保護することができ、特性を安定化させることができると共に導電性バンプ１２による単純な接続構造が高周波特性のシミュレーション精度を向上させ、その結果集積回路装置の設計を簡便化することができる。また電子部品素子、引き出し配線に電磁遮蔽を行うことができ、特性を安定化することができる。
【解決手段】カバー１４とスペーサー１３によって電子部品素子上に空間を形成することで、弾性表面波電子部品素子等の電気的特性が外部との物理的な接触による変化から保護することができ、特性を安定化させることができると共に導電性バンプ１２による単純な接続構造が高周波特性のシミュレーション精度を向上させ、その結果集積回路装置の設計を簡便化することができる。また電子部品素子、引き出し配線に電磁遮蔽を行うことができ、特性を安定化することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はある特定の周波数の電気信号のみを通すフィルタなどに使用する弾性表面波電子部品素子等の集積回路装置に関するものである。
【背景技術】
【０００２】
移動体通信技術の発展に伴い、各種移動体通信機器の送受信の段間フィルタやアンテナフィルタなどとして使用される弾性表面波電子部品素子等の集積回路装置の電気特性や小型軽量化などに対する要求がますます厳しくなってきている。
【０００３】
従来のこの種の集積回路装置としては、電子部品素子をハーメチックケースに収納したものがあるが、表面実装用のケースとしては高価なセラミック製のケースが主に用いられており、製造コストを押し上げる課題があった。またケースに電子部品素子を実装するパッケージ構造は、小型化を狙い電子部品素子の外形サイズとパッケージの外形サイズとを近づけるためにはケース壁の厚みを薄くし、電子部品素子を実装するための実装クリアランスを小さくしていくことが必要であり、小型化によってケースコスト、実装コストをさらに高めると共に、小型化には構造的な限界があった。またこの課題は電子部品素子を個片で実装し集積回路装置をパッケージングする際に共通した課題である。
【０００４】
また、この電子部品素子の実装には一般にＡｕ、Ａｌ線によるワイヤーボンディング法が用いられ、電子部品素子から電気的に引き出すワイヤーによるループが必要となっていた。このループ形状によるインダクタンス成分は電子部品素子の動作周波数が高くなればなる程無視することができなくなり、所定の特性に電子部品素子特性を合わせこむ際には複雑な形状であるループのインダクタンス成分の高周波特性を正確に把握すると共にループ形状のばらつきを抑制することが必須となる。
【０００５】
そこで、このような課題を解決する集積回路装置としては、図１２に示すものがある。図１２は従来の集積回路の構成を示す断面図である。
【０００６】
まず結晶基板１の上に電子部品素子電極２が形成され電子部品素子を形成している。ここで示す電子部品素子の一例として結晶基板１としてタンタル酸リチウム、ニオブ酸リチウム、ほう酸リチウム、水晶等の圧電基板、電子部品素子電極２として櫛歯状電極を用いた弾性表面波電子部品素子が挙げられる。この電子部品素子電極２は引き出し電極３にて集積回路装置の端部に電気的に引き出されており、端面電極７にて結晶基板１の端部を経由して結晶基板１の裏面に引き出され、外部接続端子８に接続している。この外部接続端子８は集積回路装置をマザーボード上に実装するための端子であり半田ボールを用いることが一般的である。
【０００７】
また、集積回路装置の端部では接着剤４にてカバー５が気密封止性を保ちつつ固定されており、スペーサー６をカバー５に設けることで、櫛歯電極によって形成される電子部品素子上に空間を形成することができている。この空間は電子部品素子の電気的特性が外部との物理的な接触によって変化する場合に、特性を安定化させる点で有効であり、上記した弾性表面波を利用した電子部品素子の場合には特に有効である。
【０００８】
また、図１２に示した集積回路装置はウエハーの結晶基板１上に複数個の電子部品素子を形成し、ウエハーで形成された複数のカバー５を一括で接着できるような構造であるため、ウエハープロセスで一括して集積回路装置を製造することができ量産性に優れるという特徴を持っている。
【０００９】
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献１が知られている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特表２００３−５１６６３４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら上記従来の構成では、電子部品素子電極２の引き出しが集積回路装置の端部にて露出して行われているために電磁遮蔽が不十分であり、端面電極７のインダクタンス成分が安定せず、その結果特性の安定化を妨げる原因となっていた。
【００１２】
また、移動体通信機器のＩＦフィルタを弾性表面波電子部品素子にて実現する場合には、一般にその入出力インピーダンスが高くなり、外部回路との接続を行う場合にはインピーダンス整合回路が必要となる。上記した従来例にかかる構成を用いた場合にはこの整合回路を集積回路装置のパッケージ内部に形成することが困難であり、結果として整合回路を外部に設ける必要があり、小型化を妨げることとなる。
【００１３】
また、上記従来の構成では、ウエハープロセスで集積回路装置を構成するものの、ウエハーで形成された電子部品素子と、ウエハーで形成されたカバーとを位置決めして張り合わせる工程が必要であるため、ウエハーサイズを大きくするにつれて、カバーと結晶基板１の反り、うねり、平坦性が位置決め積層性に与える影響が大きくなり、結果として歩留まりを低下させ、大判プロセスによるコスト低減には限界があるという課題があった。
【００１４】
本発明は特性の安定性に優れ、超小型軽量の集積回路装置を大判のウエハープロセスにて形成することができる集積回路装置を提供することを目的とするものである。
【課題を解決するための手段】
【００１５】
上記目的を達成するために、本発明は以下の構成を有する。
【００１６】
本発明の請求項１に記載の発明は、結晶基板と、この結晶基板上に形成された電子部品素子と、この電子部品素子より電気的に引き出された接続パッドと、この接続パッド上に形成された導電性バンプと、前記電子部品素子と接続パッドを除く領域の結晶基板上に形成されたスペーサーと、このスペーサーを橋架として前記電子部品素子上に空間を形成するように設けられたカバーと、このカバー上に形成された絶縁層と配線を含む配線層と、この配線層上に設けられた外部接続端子とを備え、前記導電性バンプはカバーを貫通し前記配線層と電気的に接続し、前記電子部品素子の上方において、前記配線層の少なくとも１層の配線にシールドパターンを形成した集積回路装置であり、カバーとスペーサーによって電子部品素子上に空間を形成することができ、弾性表面波素子等の電気的特性が外部との物理的な接触によって変化する電子部品素子の特性を安定化させることができると共に、導電性バンプによる単純な接続構造が高周波特性シミュレーション精度を向上させ、その結果集積回路装置設計を簡便化することができる。
【００１７】
請求項２に記載の発明は、結晶基板と、この結晶基板上に形成された電子部品素子と、この電子部品素子より電気的に引き出された接続パッドと、この接続パッド上に形成された導電性バンプと、前記電子部品素子を除く領域の結晶基板上に形成されたスペーサーと、このスペーサーを橋架として前記電子部品素子上に空間を形成するように設けられたカバーと、このカバー上に形成された絶縁層と配線を含む配線層と、この配線層上に設けられた外部接続端子とを備え、前記接続パッド及び導電性バンプは前記スペーサーを形成する領域に設けられ、前記導電性バンプはスペーサーを貫通しカバーに設けられたビアを介して前記配線層と電気的に接続し、前記電子部品素子の上方において、前記配線層の少なくとも１層の配線にシールドパターンを形成した集積回路装置であり、スペーサー部に導電性バンプを形成することで集積回路装置をより小型化することができる。また、カバーとスペーサーによって電子部品素子上に空間を形成することができ、弾性表面波素子等の電気的特性が外部との物理的な接触によって変化する電子部品素子の特性を安定化させることができると共に、導電性バンプによる単純な接続構造が高周波特性シミュレーション精度を向上させ、その結果集積回路装置設計を簡便化することができる。
【００１８】
請求項３に記載の発明は、カバーに設けられたビアをカバーに貫通する導電性バンプとした請求項２に記載の集積回路装置であり、導電性バンプをカバーにさらに貫通させることで、簡便な製造方法でカバーにビア形成を行うことができ、生産性に優れた集積回路装置を提供することができる。
【００１９】
請求項４に記載の発明は、電子部品素子を結晶基板上に設ける圧電薄膜で形成した請求項１または２に記載の集積回路装置であり、結晶基板上に圧電薄膜を形成し、この圧電薄膜を用いて電子部品素子を構成することで、結晶基板としてシリコン等の研磨性に優れた基板を用いることができ、結晶基板を研磨等によって薄くすることができ、その結果、集積回路装置の低背化が実現できる。
【００２０】
請求項５に記載の発明は、配線層の配線によりＬ、Ｃ、Ｒ電子部品素子の少なくとも１つを形成した請求項１または２に記載の集積回路装置であり、配線層にＬ、Ｃ、Ｒ電子部品素子を形成することで集積回路装置に整合回路等の周辺回路を作り込むことができ、結果として回路スペースを低減し小型化を実現することができる。
【００２１】
請求項６に記載の発明は、電子部品素子が形成されない結晶基板の面に樹脂層を形成した請求項１または２に記載の集積回路装置であり、結晶基板の電子部品素子が形成されていない側に樹脂層を形成することで、この樹脂層が結晶基板を保護することができ、耐衝撃性、耐曲げ性等の耐機械的ストレス性に優れた集積回路装置を提供することができる。
【００２２】
請求項７に記載の発明は、電子部品素子が形成されない結晶基板の面に金属によるシールドを形成した請求項１または２に記載の集積回路装置であり、結晶基板側にシールドを形成することで、電磁遮蔽をより強化することができ、特性を安定化することができる。
【発明の効果】
【００２３】
以上のように本発明は、カバーとスペーサーによって電子部品素子上に空間を形成することで、弾性表面波電子部品素子等の電気的特性が外部との物理的な接触による変化から保護することができ、電子部品素子の特性を安定化させることができると共に導電性バンプによる単純な接続構造が高周波特性のシミュレーション精度を向上させ、その結果集積回路装置設計を簡便化することができる。また電子部品素子、引き出し配線に電磁遮蔽を行うことができ、特性を安定化することができる。
【００２４】
また、本発明の集積回路装置の構成により配線層にＬ、Ｃ、Ｒ等の電子部品素子を形成することが可能となり、その結果集積回路装置に整合回路等の周辺回路を形成することができ、回路スペースを低減し小型化を実現することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施の形態１における集積回路装置の構造を示す断面図
【図２】（ａ）〜（ｇ）本発明の実施の形態１における集積回路装置の製造方法を示す断面図
【図３】（ｈ）〜（ｍ）本発明の実施の形態１における集積回路装置の製造方法を示す断面図
【図４】（ａ）〜（ｄ）本発明の実施の形態１における別の集積回路装置の製造方法を示す断面図
【図５】（ａ）〜（ｃ）本発明の実施の形態１における別の集積回路装置の製造方法を示す断面図
【図６】本発明の実施の形態２における集積回路装置の構成を示す断面図
【図７】（ａ）〜（ｇ）本発明の実施の形態２における集積回路装置の製造方法を示す断面図
【図８】（ｈ）〜（ｍ）本発明の実施の形態２における集積回路装置の製造方法を示す断面図
【図９】本発明の実施の形態３における別の集積回路装置の構成を示す断面図
【図１０】（ａ）〜（ｇ）本発明の実施の形態３における別の集積回路装置の製造方法を示す断面図
【図１１】（ｈ）〜（ｍ）本発明の実施の形態３における別の集積回路装置の製造方法を示す断面図
【図１２】従来の集積回路装置の構造を示す断面図
【発明を実施するための形態】
【００２６】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００２７】
本実施の形態において、結晶基板上に形成する電子部品素子として弾性表面波電子部品素子を用いて本発明を説明するが、電子部品素子としてはこれに限定されるものではなく、電子部品素子が機械的に振動する場合、マイクロレンズアレイ、加速度センサー等のように電子部品素子が変形する場合など電子部品素子の周辺に空間が必要な場合に同様の効果を得ることができる。
【００２８】
（実施の形態１）
図１は本発明の実施の形態１における集積回路装置の構成を示す断面図である。結晶基板９の上に電子部品素子電極１０が形成され電子部品素子を構成している。ここで示す電子部品素子の一例として、結晶基板９としてタンタル酸リチウム、ニオブ酸リチウム、ほう酸リチウム、水晶等の圧電基板、電子部品素子電極１０として櫛歯状電極を用いた弾性表面波電子部品素子が挙げられる。電子部品素子電極１０としてＡｌ等の腐食しやすい材料を用いる場合には、素子電極１０の表面にＳｉＯ2等の保護層を形成することがより好ましい。
【００２９】
また、結晶基板９としてシリコン基板を用い、このシリコン基板の表面に窒化アルミニウム、酸化亜鉛、ニオブ酸リチウム、タンタル酸リチウム、ニオブ酸カリウムの圧電薄膜をスパッタリング、ＣＶＤ等の真空成膜法を用いて形成し、この圧電薄膜上に電子部品素子電極を形成し電子部品素子を構成することができる。このように安価で入手可能な大判ウエハーとしてのシリコン基板上に圧電薄膜を形成するので、大きいワークサイズで取れ数を増やすことができ、結果として集積回路装置を低コストで提供することができる。また圧電薄膜によって電子部品素子に薄い圧電体を用いることができ、マイクロミラーなど多様な電子部品素子構造を形成することができる。さらにシリコン基板は研磨性に優れ５０μｍ程度の厚みまで薄くすることが可能であり、集積回路装置を低背化することができる。
【００３０】
素子電極１０は接続パッド１１に電気的に接続されており、接続パッド１１の上には導電性バンプ１２が形成されている。この接続パッド１１は電子部品素子電極１０と同じ材料で構成しても良く、導電性バンプ１２との接続性を高めるために別材料で構成しても良い。
【００３１】
導電性バンプ１２として、めっきバンプ、印刷バンプを用いることができるが、ワイヤーボンディング法を用いて２段突起のスタッドバンプを形成することが、尖鋭なバンプを簡便に形成できる点でより好ましい。図１では一例として導電性バンプ１２を２段突起のスタッドバンプの形状で示した。２段突起のスタッドバンプはワイヤー先端に形成したボールを接続パッド１１に熱圧着することにより２段突起の下段部を形成し、さらにキャピラリを移動させることにより形成したワイヤーループをもって２段突起の上段部を形成するという方法で実現されるものである。導電性バンプ１２としてＡｕスタッドバンプを形成する場合にはＡｕ、Ａｌを接続パッドの表面に形成すると導電性バンプの密着性を確保することができる。なおスタッドバンプのサイズはワイヤーの太さを変えることで、バンプ高さはバンピング条件を変えることで設定することが可能である。
【００３２】
結晶基板９の上には電子部品素子以外の領域にスペーサー１３が形成されており、スペーサー１３の上にカバー１４が形成されている。このカバー１４に導電性バンプ１２が貫通した構造となっている。このスペーサー１３とカバー１４は電子部品素子上に空間を形成する目的で設けられており、スペーサー１３の厚みに応じて電子部品素子上の空間を任意に制御することが可能である。この空間には特性を安定化させる目的で、窒素等の不活性ガスが充填されている。ここで導電性バンプ１２はスペーサー１３とカバー１４の厚みの合計より高く形成しておくことが重要である。
【００３３】
スペーサー１３としては、電子部品素子上に空間を形成できれば材料は限定されるものではない。スペーサー１３としてエポキシ樹脂、ポリイミド樹脂、フェノール樹脂等を主成分とする感光性を付与させた樹脂材料であることがフォトリソグラフィーによって微細構造を高精度に形成できる点でより好ましい。
【００３４】
カバー１４としては、導電性バンプ１２を圧着によって貫通させるために圧着中に樹脂が軟化する必要があり、熱硬化性樹脂、熱可塑性樹脂等が用いられる。熱硬化性樹脂を用いる場合には無溶剤タイプを用いることが好ましく、これにより熱硬化性樹脂の硬化の際に電子部品素子上に溶剤成分が付着し特性が劣化することを抑制することができる。
【００３５】
カバー１４の上には配線層１５が形成されており、導電性バンプ１２から配線１６によって電気的な引き出しを行うと共に配線１７によってシールドを形成している。このシールドは配線層１５を通じてグランドラインにつながる外部接続端子２０と接続している。また、配線層１５に形成される配線１６、１７は絶縁層１８を介して複数層形成されており、電気的にはビア１９で層間接続される。これにより配線によりＬ、Ｃ、Ｒ電子部品素子を形成することが可能となる。
【００３６】
絶縁層１８は内蔵するＬ、Ｃ、Ｒ電子部品素子の特性にあわせて材料を選択することができ、ＰＰＥ、ＰＰＯ、テフロン（登録商標）などの低誘電率材料やチタン酸ストロンチウム等の粒子をエポキシ樹脂に分散させた高誘電率材料を用いることができる。なお内蔵する受動部品は配線パターンにて形成されるもの以外に抵抗体、高誘電体等を印刷によって形成しても良く、低背タイプの受動部品を内蔵しても良い。
【００３７】
配線層１５の外部には外部接続端子２０が形成されており、この外部接続端子２０は集積回路装置をマザーボード上に実装するための端子であり半田ボールを用いることが一般的である。また図示していないが、配線層１５の表面にはソルダーレジストを形成し、外部接続端子２０以外を覆っても良い。これにより集積回路装置をマザーボードに実装する際に半田が表面の配線上に広がりマザーボードとの実装不具合を誘発することがない。
【００３８】
また、配線層１５に周辺回路を形成する場合に配線層１５にＬ、Ｃ、Ｒ等の部品を収容しきれない場合や回路機能を収容する場合には半導体電子部品素子等の能動部品やチップ部品を配線層１５の表面に実装しても良い。またこのソルダーレジストもしくはその表面に有機または無機の気密性に優れた材料を用いると集積回路装置の気密性を高める点でより好ましい。
【００３９】
以上のようにカバーとスペーサーによって電子部品素子上に空間を形成し導電性バンプ１２によって電子部品素子からの電気的引き出しを行うことで、導電性バンプ１２による電子部品素子の電気引き出し部分を電磁遮蔽することができ、特性の安定した集積回路装置を提供することができるのである。
【００４０】
次に、本発明の実施の形態１における集積回路装置の製造方法について図を参照しながら説明する。なお既に述べた例と重複する部分については簡略化して説明することにする。
【００４１】
図２（ａ）〜（ｇ）、図３（ｈ）〜（ｍ）は本発明の実施の形態１における集積回路装置の製造方法を示す断面図、図４（ａ）〜（ｄ）は本発明の実施の形態１における別の集積回路装置の製造方法を示す断面図、図５（ａ）〜（ｃ）は本発明の実施の形態１における別の集積回路装置の製造方法を示す断面図である。
【００４２】
まず、図２（ａ）に示すように、結晶基板９の上に電子部品素子を構成する素子電極１０と接続パッド１１を形成する。結晶基板９はウエハー状態であり複数の電子部品素子が形成される構成となっている。図２、図３では簡略化するために２電子部品素子の領域のみを示しているが電子部品素子数はこれに限定されるものではなく、ウエハーサイズと電子部品素子サイズに応じて多数形成できることは言うまでもない。
【００４３】
結晶基板９としてはタンタル酸リチウム、ニオブ酸リチウム、ほう酸リチウム、水晶等の圧電基板を用いることができるのは既に述べた。また結晶基板９としてシリコン基板、シリコン基板の表面に窒化アルミ、酸化亜鉛、ニオブ酸リチウム、タンタル酸リチウム、ニオブ酸カリウムの圧電薄膜をスパッタリング、ＣＶＤ等の真空成膜法を用いて形成しても良い。このように安価で入手可能な大判ウエハーとしてのシリコン基板上に圧電薄膜を形成するため、ワークサイズを大きくし取れ数を増やすことができ、結果として集積回路装置を低コストで提供することができる。また圧電薄膜によって電子部品素子に薄い圧電体を用いることができ、マイクロミラーなど多様な電子部品素子構造を形成することができる。さらにシリコン基板は研磨性に優れ５０μｍ程度の厚みまで薄くすることが可能であり、集積回路装置を低背化することができる。
【００４４】
電子部品素子電極１０はスパッタ等の真空成膜プロセスで金属を付着させた後にフォトリソ工程、エッチング工程によりパターニングすることができる。電子部品素子として弾性表面波を用いたフィルタを形成する場合には、例えば０．５μｍ〜１μｍ程度の線幅を形成することになる。電子部品素子電極１０がＡｌ等の腐食しやすい材料を主成分とする場合には、電子部品素子電極１０の表面にＳｉＯ2等の保護層を形成することがより好ましい。
【００４５】
次に、図２（ｂ）に示すように、スペーサー１３を電子部品素子以外の領域に形成する。ここで示した例では電子部品素子電極１０と接続パッド１１がスペーサー１３より露出した構成となっている。このスペーサー１３はエポキシ樹脂、ポリイミド樹脂、フェノール樹脂等を主成分とする樹脂をスクリーン印刷にてパターン形成し、熱硬化させて形成することができるが、感光性のエポキシ樹脂やポリイミド樹脂をフォトリソグラフィーによって形成することが微細構造を高精度に形成する点でより好ましい。ここでスペーサー１３となる熱硬化性樹脂は完全に硬化していても未硬化成分を残存させていても良い。未硬化成分を残存させた場合には後のカバー１４の貼付けの際にカバー１４との密着力を向上させることができる。
【００４６】
次に、図２（ｃ）に示すように、接続パッド１１の上に導電性バンプ１２を形成する。導電性バンプ１２として先鋭な２段突起構造のスタッドバンプを用いるのがより好ましい。スタッドバンプ形成方法に関する詳細な説明は既に述べたのでここでは省略する。
【００４７】
そして、図２（ｄ）に示すように、カバー１４を積層する。このカバー１４は熱可塑性樹脂、熱硬化性樹脂が用いられ、カバー１４の片面には離型フィルム２１が形成されている。カバー１４として熱硬化性樹脂を用いる場合には既に述べたように無溶剤タイプがより好ましく、熱硬化性樹脂としては完全に硬化した材料ではなく、未硬化成分が残存したいわゆるＢステージの状態を用いる。離型フィルム２１としては後の圧着工程での熱に耐える材料が好ましく、ポリイミド等の耐熱フィルムの表面にシリコーン離型処理をした材料やテフロン（登録商標）等のフッ素系樹脂フィルムを用いることができる。
【００４８】
次に、図２（ｅ）に示すように、カバー１４をスペーサー１３に加熱および加圧によって接着させると共に導電性バンプ１２をカバー１４に貫通させる。スペーサー１３とカバー１４の接着についてはスペーサー１３の材料に接着性を付与させてもカバー１４に付与させてもかまわない。加熱および加圧条件としてはバンプが貫通する程度にカバー１４を軟化させる必要があり、一例としてスペーサー厚みを２０μｍ、バンプ高さを８０μｍおよびカバーに４０μｍ厚みのＢステージの高Ｔｇエポキシ樹脂シートを用いて温度を２００℃、加圧を１バンプ当り荷重６０ｇで１０秒間付加して接着を行ったところ、導電性バンプ１２がカバー１４を貫通し、離型フィルム２１でバンプ先端がつぶされると共にバンプ先端と離型フィルム間に存在するカバー１４の樹脂を押し広げ導電性バンプ１２の先端をカバー１４の表面に露出させることができた。なおこのカバー１４の接着は窒素等の不活性ガス雰囲気で行い、結晶基板９とスペーサー１３とカバー１４によって閉塞される空間を不活性ガスで充填しておくことが特性を安定化させる点でより好ましい。
【００４９】
次に、図２（ｆ）に示すように、表面の離型フィルム２１を剥離してカバー１４の表面に導電性バンプ１２の先端が露出した状態とする。
【００５０】
そして、図２（ｇ）に示すように、カバー１４の表面に配線１６、１７を形成する。配線１６、１７の形成方法はスパッタリング等の真空成膜法によって全面に金属を付着させてエッチングによってパターン形成することができる。また配線１６、１７の形成方法としてはめっき法を用いることがより簡便な製造方法を提供する点でより好ましく、無電解銅めっきをして電解銅めっきを行い、エッチングによってパターニングする方法やフルアディティブ法、セミアディティブ法を用いることができる。
【００５１】
この配線１６、１７の形成の際に露出した導電性バンプ１２と配線１６が金属的に強固に接続され、高い接続信頼性を確保することができるのである。ここで配線１７は電子部品素子上に形成された電磁遮蔽用のシールドであり電気的には集積回路装置の外部のグランドラインと接続されるものである。なおここで示した配線１７によるシールドを形成する位置はこれに限定されるものではなく、配線層１５のどの層に形成しても良い。しかし配線層のできるだけ電子部品素子に近い層にシールドとなる配線１７を設けることが、配線層１５の内の配線１６から電子部品素子への放射ノイズを電磁遮蔽できる点でより好ましい。
【００５２】
次に、図３（ｈ）に示すようにカバー１４の表面に絶縁層１８を形成する。絶縁層１８としては一般にプリント配線基板を構成する樹脂材料を用いることができ、熱硬化性のエポキシ樹脂を用いることができる。また絶縁層１８に配線パターンでＬ、Ｃ、Ｒ電子部品素子を形成する場合には絶縁層としてＰＰＥ、ＰＰＯ、テフロン（登録商標）などの低誘電率材料やチタン酸ストロンチウム等の粒子をエポキシ樹脂に分散させた高誘電率材料を用いることができることは既に述べた通りである。
【００５３】
次に、図３（ｉ）に示すように、絶縁層１８に貫通孔２２を形成する。このとき貫通孔２２の底部には配線１６が露出した状態となっている。絶縁層１８に対する孔加工は絶縁層１８として感光性樹脂を用いフォトリソグラフィーによって溶解加工することができるが、炭酸ガスレーザーやＹＡＧレーザーを用いたレーザー加工を用いることが、絶縁層材料によらず同一プロセスを使用できる点でより好ましい。
【００５４】
次に、図３（ｊ）に示すように、貫通孔２２に導電体を形成しビア１９を形成すると共に絶縁層１８の表面に配線パターン２３を形成する。この導電体と配線パターン２３の形成はセミアディティブ法による銅めっきを行い、ビア１９と配線パターン２３を同時に行うことがより生産性に優れた方法である。図３（ｊ）では貫通孔２２に導電体が完全に充填された状態を示しているが、ビア１９の構成はこれに限定されるものではなく、貫通孔２２の壁面のみに導電体を形成してもよい。貫通孔２２に完全に導電体を充填することは貫通孔２２によって形成されるビア１９の上にさらにビアを形成するいわゆるビアオンビアの構造を実現することができ、回路シミュレーションの精度が向上する点と配線層１５の高密度化の点で有利である。
【００５５】
そして、図３（ｋ）に示すように、図３（ｈ）〜（ｊ）に示す工程を繰り返し、配線層１５を多層形成する。この配線層１５は電子部品素子電極１０の電気的な引き出しと共にＬ、Ｃ、Ｒ電子部品素子を配線パターンにより形成し、整合回路等を内蔵することができることは既に述べた通りである。また配線層１５の層数、材料構成は内蔵する配線パターンによって異なるものとなることは言うまでもない。
【００５６】
次に、図３（ｌ）に示すように、配線層１５の表面に半田ボール等の外部接続端子２０を形成する。外部接続端子２０を設ける際にソルダーレジストを設けることができることについても既に述べたのでここでは省略する。
【００５７】
そして、図３（ｍ）に示すようにダイシング等によって電子部品素子を個片化するとウエハープロセスで集積回路装置を一括形成することができるのである。
【００５８】
また、図３（ｌ）以降の工程を図４（ａ）〜（ｄ）を用いて説明する。図４（ａ）は図３（ｌ）と同じ状態であり、説明を省略する。
【００５９】
次に、図４（ｂ）に示すように、結晶基板９の側から配線層１５のシールドを形成する配線が少なくとも露出するところまでスリット２４を形成する。このスリット２４はダイシング等にて形成することができるが、スリット２４の壁面に傾斜を設けるように加工し、スリット２４の開口側を広くしておくことが後のシールド形成を容易にする点で好ましい。
【００６０】
そして、図４（ｃ）に示すように、結晶基板９側から金属層２５を形成する。この金属層２５は真空成膜法、めっき法、もしくはこれらの組み合わせ等によって形成することができる。また集積回路装置の気密性を高める点で金属層２５の厚みは１μｍ以上形成するとより良い。
【００６１】
次に、図４（ｄ）に示すように、ダイシング等にて電子部品素子を個片化すると、電磁遮蔽性、気密性に優れた集積回路装置をウエハープロセスで一括形成することができる。また集積回路装置の電磁遮蔽性を向上させ、気密性を高める点で好ましい。
【００６２】
さらに、図３（ｌ）以降の工程を別の製造方法の図５（ａ）〜（ｃ）を用いて説明する。図５（ａ）に示したのは図３（ｌ）と同じ状態であり、説明を省略する。
【００６３】
次に、図５（ｂ）に示すように、結晶基板９の上に樹脂層２９を形成する。樹脂層２９の材料としては熱硬化性のエポキシ樹脂、ポリイミド樹脂を用いることができるが、樹脂層の弾性率、熱膨張係数を調整する目的で、シリカ、アルミナ等の無機フィラを分散させることがより好ましい。これにより薄い結晶基板９を用いた際に顕著になる基板反りを調整することができる。
【００６４】
そして、図５（ｃ）に示すように、ダイシング等にて電子部品素子を個片化すると、樹脂層２９の応力緩和作用や剛性付加により耐落下衝撃性や、曲げ衝撃性に優れた集積回路装置を提供することができる。また集積回路装置の耐機械的ストレス性を高める点で好ましい。
【００６５】
なお、図４、図５では外部接続端子２０を形成した後に金属層２５、樹脂層２９を形成する例を示したが、配線層１５の上への外部接続端子２０を形成する順序はこれに限定されるものではなく、金属層２５、樹脂層２９を形成して行っても同様の効果を得ることができる。
【００６６】
なお、図１、図２、図３、図４、図５で示した集積回路装置の構成、製造方法はそれぞれ集積回路装置として特徴を発揮する部分を個別に説明したものであり、集積回路装置の構成、製造方法としてはこれらに記載の内容を複合することでより信頼性に優れた集積回路装置を提供することができることは言うまでもない。
【００６７】
（実施の形態２）
以下、本発明の実施の形態２について図を用いて説明する。なお、実施の形態１で示した例と重複する部分については、詳細を省略して説明する。
【００６８】
図６は本発明の実施の形態２における集積回路装置の構成を示す断面図であり、実施の形態１とは、接続パッド１１と導電性バンプ１２がスペーサー１３に形成される点が異なっている。このような構成によって集積回路装置の外形をさらに小型化することができる。
【００６９】
次に、本発明の実施の形態２における集積回路装置の製造方法について図を参照しながら説明する。なお実施の形態１で既に述べた部分については簡略化して説明する。
【００７０】
図７（ａ）〜（ｇ）、図８（ｈ）〜（ｍ）は本発明の実施の形態２における集積回路装置の製造方法を示す断面図である。図７（ａ）に示すように、結晶基板９の上に電子部品素子を構成する素子電極１０と接続パッド１１が形成され、ウエハー状の結晶基板９の上に複数の電子部品素子が形成される。そして図７（ｂ）に示すように、接続パッド１１の上に導電性バンプ１２が形成される。
【００７１】
次に、図７（ｃ）に示すように、スペーサー１３を形成する。ここでスペーサー１３は接続パッド１１と導電性バンプ１２が設けられた領域にも形成されている。スペーサー１３の材料としては液状の樹脂材料を用いることが好ましく、感光性の材料を用いフォトリソグラフィーによりパターン形成することがより好ましいことは既に述べた例と同様である。またスペーサー１３の形成の際に導電性バンプ１２の先端形状を保つために液状の樹脂材料をスプレー塗布、静電塗布などで塗布するのが良い。
【００７２】
次に、図７（ｄ）に示すように、離型フィルム２１が形成されたカバー１４を導電性バンプ１２、電子部品素子電極１０、接続パッド１１等が形成された結晶基板９の上に配置し、図７（ｅ）に示すように、加熱および加圧によってカバー１４をスペーサー１３に接着させると共に導電性バンプ１２をカバー１４に貫通させる。ここで離型フィルム２１によって導電性バンプ１２の先端が潰され、カバー１４の表面に露出することは実施の形態１で述べた例と同様である。
【００７３】
そして、図７（ｆ）に示すように、離型フィルム２１を剥離し、導電性バンプ１２がカバー１４の表面に露出する。
【００７４】
次に、図７（ｇ）に示すように、カバー１４の表面に配線１６を形成すると共に配線１６と導電性バンプ１２の電気的接続を行う。以上の工程により簡便な製造方法で導電性バンプ１２によりカバー１４にビアを形成することができる。
【００７５】
次に、図８（ｈ）に示すように、カバー１４の表面に絶縁層１８を形成し、図８（ｉ）に示すように、貫通孔２２をレーザー加工等によって形成する。そして図８（ｊ）に示すように、貫通孔２２に導電体を形成すると共に配線パターン２３をめっき等によって形成する。そして図８（ｋ）に示すように、図８（ｈ）〜（ｊ）を所定の回数を繰り返すことで配線が複数層に形成された配線層１５が形成できる。
【００７６】
次に、図８（ｌ）に示すように、配線層１５の表面に外部接続端子２０を形成し、図８（ｍ）に示すように、ダイシング等により複数の集積回路装置を分割し、個片化した集積回路装置を製造することができる。
【００７７】
以上の製造方法により、スペーサー１３に導電性バンプ１２を形成することで集積回路装置をより小型化することができる。またカバー１４とスペーサー１３によって電子部品素子上に空間を形成することで、弾性表面波素子等の電気的特性が外部との物理的な接触による変化から保護することができ、特性を安定化させることができると共に導電性バンプ１２による単純な接続構造が高周波特性のシミュレーション精度を向上させ、その結果集積回路装置の設計を簡便化することができる。
【００７８】
（実施の形態３）
以下、本発明の実施の形態３について図を用いて説明する。なお、実施の形態１、２で示した例と重複する部分については、詳細を省略して説明する。
【００７９】
図９は本発明の実施の形態３における別の集積回路装置の構成を示す断面図である。実施の形態１とは、接続パッド１１と導電性バンプ１２がスペーサー１３に形成される点が異なっている。またカバー１４には貫通孔２６が設けられており、貫通孔２６に導電体が形成されビア２７を形成し、導電性バンプ１２からの電気信号の引き出しを実現している。このような構成によって集積回路装置の外形を小型化することができる。
【００８０】
次に、本発明の実施の形態３における集積回路装置の製造方法について図を参照しながら説明する。なお、実施の形態１で既に述べた部分については、簡略化して説明することにする。
【００８１】
図１０（ａ）〜（ｇ）、図１１（ｈ）〜（ｍ）は本発明の実施の形態３における別の集積回路装置の製造方法を示す断面図である。図１０（ａ）に示すように、結晶基板９の上に電子部品素子を構成する素子電極１０と接続パッド１１が形成され、さらに図１０（ｂ）に示すように、接続パッド１１の上に導電性バンプ１２が形成される。
【００８２】
次に図１０（ｃ）に示すように、結晶基板９の全面にスペーサー１３を形成する。ここでスペーサー１３としては感光性の樹脂材料を用い、表面に離型フィルム２８を積層し加熱および加圧によって導電性バンプ１２の先端を潰し、この導電性バンプ１２の先端をスペーサー１３の表面に露出させることが簡便な方法である。
【００８３】
次に、図１０（ｄ）に示すように、露光現像工程を経てスペーサー１３をパターニングする。そして図１０（ｅ）に示すように、スペーサー１３の表面にカバー１４を形成する。既に述べた例のようにカバー１４の表面に離型フィルムを形成した状態で加熱加圧によってスペーサーに接着して離型フィルムを除去しても良い。
【００８４】
なお、ここでカバー１４として比較的硬度の高いポリカーボネート、アクリル、ポリイミド等の樹脂シートを用いて良い。このようなカバー材料を用いる場合には図７（ｃ）に示した導電性バンプ１２がスペーサー１３から突出した状態に対してカバー材料で導電性バンプ１２を潰し、図１０（ｅ）に示す状態を形成することができる。
【００８５】
次に、図１０（ｆ）に示すように、カバー１４の導電性バンプ１２が形成されている箇所にレーザー加工等によって貫通孔２６を形成する。この貫通孔２６は孔底に導電性バンプ１２の少なくとも一部が露出するように形成すれば良い。
【００８６】
次に、図１０（ｇ）に示すように、貫通孔２６に導電体を設けビア２７を形成すると共に配線１６をカバー１４の表面に形成する。そして図１１（ｈ）に示すように、カバー１４の表面に絶縁層１８を形成し、図１１（ｉ）に示すように、貫通孔２２をレーザー加工等によって形成する。さらに図１１（ｊ）に示すように、貫通孔２２に導電体を形成すると共に配線パターン２３をめっき等によって形成する。
【００８７】
そして、図１１（ｋ）に示すように、図１１（ｈ）〜（ｊ）に示す工程を所定の回数だけ繰り返し、配線が複数層形成された配線層１５を形成することができる。
【００８８】
そして、図１１（ｌ）に示すように、配線層１５の表面に外部接続端子２０を形成し、ダイシング等により複数の集積回路装置を分割すると図１１（ｍ）に示した個片化された集積回路装置を製造することができる。
【００８９】
以上の製造方法により、スペーサー１３に導電性バンプ１２を形成することで集積回路装置をより小型化することができる。またカバー１４とスペーサー１３によって電子部品素子上に空間を形成することで、弾性表面波素子等の電気的特性が外部との物理的な接触による変化から保護することができ、特性を安定化させることができると共に導電性バンプ１２による単純な接続構造が高周波特性のシミュレーション精度を向上させ、その結果集積回路装置の設計を簡便化することができるのである。
【産業上の利用可能性】
【００９０】
本発明にかかる集積回路装置は、カバーとスペーサーによって電子部品素子上に空間を形成し、電子部品素子部、配線引き出し部に電磁遮蔽を行うことで特性を安定化させることができ、さらに配線層に整合回路等の周辺回路を作り込むことで回路スペースを低減し小型化を実現することができるため、弾性表面波電子部品素子等の電気的特性が外部との物理的な接触によって変化する電子部品素子を備えた集積回路装置に有用である。
【符号の説明】
【００９１】
１ 結晶基板
２ 電子部品素子電極
３ 引き出し電極
４ 接着剤
５ カバー
６ スペーサー
７ 端面電極
８ 外部接続端子
９ 結晶基板
１０ 電子部品素子電極
１１ 接続パッド
１２ 導電性バンプ
１３ スペーサー
１４ カバー
１５ 配線層
１６ 配線
１７ 配線
１８ 絶縁層
１９ ビア
２０ 外部接続端子
２１ 離型フィルム
２２ 貫通孔
２３ 配線パターン
２４ スリット
２５ 金属層
２６ 貫通孔
２７ ビア
２８ 離型フィルム
２９ 樹脂層
【技術分野】
【０００１】
本発明はある特定の周波数の電気信号のみを通すフィルタなどに使用する弾性表面波電子部品素子等の集積回路装置に関するものである。
【背景技術】
【０００２】
移動体通信技術の発展に伴い、各種移動体通信機器の送受信の段間フィルタやアンテナフィルタなどとして使用される弾性表面波電子部品素子等の集積回路装置の電気特性や小型軽量化などに対する要求がますます厳しくなってきている。
【０００３】
従来のこの種の集積回路装置としては、電子部品素子をハーメチックケースに収納したものがあるが、表面実装用のケースとしては高価なセラミック製のケースが主に用いられており、製造コストを押し上げる課題があった。またケースに電子部品素子を実装するパッケージ構造は、小型化を狙い電子部品素子の外形サイズとパッケージの外形サイズとを近づけるためにはケース壁の厚みを薄くし、電子部品素子を実装するための実装クリアランスを小さくしていくことが必要であり、小型化によってケースコスト、実装コストをさらに高めると共に、小型化には構造的な限界があった。またこの課題は電子部品素子を個片で実装し集積回路装置をパッケージングする際に共通した課題である。
【０００４】
また、この電子部品素子の実装には一般にＡｕ、Ａｌ線によるワイヤーボンディング法が用いられ、電子部品素子から電気的に引き出すワイヤーによるループが必要となっていた。このループ形状によるインダクタンス成分は電子部品素子の動作周波数が高くなればなる程無視することができなくなり、所定の特性に電子部品素子特性を合わせこむ際には複雑な形状であるループのインダクタンス成分の高周波特性を正確に把握すると共にループ形状のばらつきを抑制することが必須となる。
【０００５】
そこで、このような課題を解決する集積回路装置としては、図１２に示すものがある。図１２は従来の集積回路の構成を示す断面図である。
【０００６】
まず結晶基板１の上に電子部品素子電極２が形成され電子部品素子を形成している。ここで示す電子部品素子の一例として結晶基板１としてタンタル酸リチウム、ニオブ酸リチウム、ほう酸リチウム、水晶等の圧電基板、電子部品素子電極２として櫛歯状電極を用いた弾性表面波電子部品素子が挙げられる。この電子部品素子電極２は引き出し電極３にて集積回路装置の端部に電気的に引き出されており、端面電極７にて結晶基板１の端部を経由して結晶基板１の裏面に引き出され、外部接続端子８に接続している。この外部接続端子８は集積回路装置をマザーボード上に実装するための端子であり半田ボールを用いることが一般的である。
【０００７】
また、集積回路装置の端部では接着剤４にてカバー５が気密封止性を保ちつつ固定されており、スペーサー６をカバー５に設けることで、櫛歯電極によって形成される電子部品素子上に空間を形成することができている。この空間は電子部品素子の電気的特性が外部との物理的な接触によって変化する場合に、特性を安定化させる点で有効であり、上記した弾性表面波を利用した電子部品素子の場合には特に有効である。
【０００８】
また、図１２に示した集積回路装置はウエハーの結晶基板１上に複数個の電子部品素子を形成し、ウエハーで形成された複数のカバー５を一括で接着できるような構造であるため、ウエハープロセスで一括して集積回路装置を製造することができ量産性に優れるという特徴を持っている。
【０００９】
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献１が知られている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特表２００３−５１６６３４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら上記従来の構成では、電子部品素子電極２の引き出しが集積回路装置の端部にて露出して行われているために電磁遮蔽が不十分であり、端面電極７のインダクタンス成分が安定せず、その結果特性の安定化を妨げる原因となっていた。
【００１２】
また、移動体通信機器のＩＦフィルタを弾性表面波電子部品素子にて実現する場合には、一般にその入出力インピーダンスが高くなり、外部回路との接続を行う場合にはインピーダンス整合回路が必要となる。上記した従来例にかかる構成を用いた場合にはこの整合回路を集積回路装置のパッケージ内部に形成することが困難であり、結果として整合回路を外部に設ける必要があり、小型化を妨げることとなる。
【００１３】
また、上記従来の構成では、ウエハープロセスで集積回路装置を構成するものの、ウエハーで形成された電子部品素子と、ウエハーで形成されたカバーとを位置決めして張り合わせる工程が必要であるため、ウエハーサイズを大きくするにつれて、カバーと結晶基板１の反り、うねり、平坦性が位置決め積層性に与える影響が大きくなり、結果として歩留まりを低下させ、大判プロセスによるコスト低減には限界があるという課題があった。
【００１４】
本発明は特性の安定性に優れ、超小型軽量の集積回路装置を大判のウエハープロセスにて形成することができる集積回路装置を提供することを目的とするものである。
【課題を解決するための手段】
【００１５】
上記目的を達成するために、本発明は以下の構成を有する。
【００１６】
本発明の請求項１に記載の発明は、結晶基板と、この結晶基板上に形成された電子部品素子と、この電子部品素子より電気的に引き出された接続パッドと、この接続パッド上に形成された導電性バンプと、前記電子部品素子と接続パッドを除く領域の結晶基板上に形成されたスペーサーと、このスペーサーを橋架として前記電子部品素子上に空間を形成するように設けられたカバーと、このカバー上に形成された絶縁層と配線を含む配線層と、この配線層上に設けられた外部接続端子とを備え、前記導電性バンプはカバーを貫通し前記配線層と電気的に接続し、前記電子部品素子の上方において、前記配線層の少なくとも１層の配線にシールドパターンを形成した集積回路装置であり、カバーとスペーサーによって電子部品素子上に空間を形成することができ、弾性表面波素子等の電気的特性が外部との物理的な接触によって変化する電子部品素子の特性を安定化させることができると共に、導電性バンプによる単純な接続構造が高周波特性シミュレーション精度を向上させ、その結果集積回路装置設計を簡便化することができる。
【００１７】
請求項２に記載の発明は、結晶基板と、この結晶基板上に形成された電子部品素子と、この電子部品素子より電気的に引き出された接続パッドと、この接続パッド上に形成された導電性バンプと、前記電子部品素子を除く領域の結晶基板上に形成されたスペーサーと、このスペーサーを橋架として前記電子部品素子上に空間を形成するように設けられたカバーと、このカバー上に形成された絶縁層と配線を含む配線層と、この配線層上に設けられた外部接続端子とを備え、前記接続パッド及び導電性バンプは前記スペーサーを形成する領域に設けられ、前記導電性バンプはスペーサーを貫通しカバーに設けられたビアを介して前記配線層と電気的に接続し、前記電子部品素子の上方において、前記配線層の少なくとも１層の配線にシールドパターンを形成した集積回路装置であり、スペーサー部に導電性バンプを形成することで集積回路装置をより小型化することができる。また、カバーとスペーサーによって電子部品素子上に空間を形成することができ、弾性表面波素子等の電気的特性が外部との物理的な接触によって変化する電子部品素子の特性を安定化させることができると共に、導電性バンプによる単純な接続構造が高周波特性シミュレーション精度を向上させ、その結果集積回路装置設計を簡便化することができる。
【００１８】
請求項３に記載の発明は、カバーに設けられたビアをカバーに貫通する導電性バンプとした請求項２に記載の集積回路装置であり、導電性バンプをカバーにさらに貫通させることで、簡便な製造方法でカバーにビア形成を行うことができ、生産性に優れた集積回路装置を提供することができる。
【００１９】
請求項４に記載の発明は、電子部品素子を結晶基板上に設ける圧電薄膜で形成した請求項１または２に記載の集積回路装置であり、結晶基板上に圧電薄膜を形成し、この圧電薄膜を用いて電子部品素子を構成することで、結晶基板としてシリコン等の研磨性に優れた基板を用いることができ、結晶基板を研磨等によって薄くすることができ、その結果、集積回路装置の低背化が実現できる。
【００２０】
請求項５に記載の発明は、配線層の配線によりＬ、Ｃ、Ｒ電子部品素子の少なくとも１つを形成した請求項１または２に記載の集積回路装置であり、配線層にＬ、Ｃ、Ｒ電子部品素子を形成することで集積回路装置に整合回路等の周辺回路を作り込むことができ、結果として回路スペースを低減し小型化を実現することができる。
【００２１】
請求項６に記載の発明は、電子部品素子が形成されない結晶基板の面に樹脂層を形成した請求項１または２に記載の集積回路装置であり、結晶基板の電子部品素子が形成されていない側に樹脂層を形成することで、この樹脂層が結晶基板を保護することができ、耐衝撃性、耐曲げ性等の耐機械的ストレス性に優れた集積回路装置を提供することができる。
【００２２】
請求項７に記載の発明は、電子部品素子が形成されない結晶基板の面に金属によるシールドを形成した請求項１または２に記載の集積回路装置であり、結晶基板側にシールドを形成することで、電磁遮蔽をより強化することができ、特性を安定化することができる。
【発明の効果】
【００２３】
以上のように本発明は、カバーとスペーサーによって電子部品素子上に空間を形成することで、弾性表面波電子部品素子等の電気的特性が外部との物理的な接触による変化から保護することができ、電子部品素子の特性を安定化させることができると共に導電性バンプによる単純な接続構造が高周波特性のシミュレーション精度を向上させ、その結果集積回路装置設計を簡便化することができる。また電子部品素子、引き出し配線に電磁遮蔽を行うことができ、特性を安定化することができる。
【００２４】
また、本発明の集積回路装置の構成により配線層にＬ、Ｃ、Ｒ等の電子部品素子を形成することが可能となり、その結果集積回路装置に整合回路等の周辺回路を形成することができ、回路スペースを低減し小型化を実現することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施の形態１における集積回路装置の構造を示す断面図
【図２】（ａ）〜（ｇ）本発明の実施の形態１における集積回路装置の製造方法を示す断面図
【図３】（ｈ）〜（ｍ）本発明の実施の形態１における集積回路装置の製造方法を示す断面図
【図４】（ａ）〜（ｄ）本発明の実施の形態１における別の集積回路装置の製造方法を示す断面図
【図５】（ａ）〜（ｃ）本発明の実施の形態１における別の集積回路装置の製造方法を示す断面図
【図６】本発明の実施の形態２における集積回路装置の構成を示す断面図
【図７】（ａ）〜（ｇ）本発明の実施の形態２における集積回路装置の製造方法を示す断面図
【図８】（ｈ）〜（ｍ）本発明の実施の形態２における集積回路装置の製造方法を示す断面図
【図９】本発明の実施の形態３における別の集積回路装置の構成を示す断面図
【図１０】（ａ）〜（ｇ）本発明の実施の形態３における別の集積回路装置の製造方法を示す断面図
【図１１】（ｈ）〜（ｍ）本発明の実施の形態３における別の集積回路装置の製造方法を示す断面図
【図１２】従来の集積回路装置の構造を示す断面図
【発明を実施するための形態】
【００２６】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００２７】
本実施の形態において、結晶基板上に形成する電子部品素子として弾性表面波電子部品素子を用いて本発明を説明するが、電子部品素子としてはこれに限定されるものではなく、電子部品素子が機械的に振動する場合、マイクロレンズアレイ、加速度センサー等のように電子部品素子が変形する場合など電子部品素子の周辺に空間が必要な場合に同様の効果を得ることができる。
【００２８】
（実施の形態１）
図１は本発明の実施の形態１における集積回路装置の構成を示す断面図である。結晶基板９の上に電子部品素子電極１０が形成され電子部品素子を構成している。ここで示す電子部品素子の一例として、結晶基板９としてタンタル酸リチウム、ニオブ酸リチウム、ほう酸リチウム、水晶等の圧電基板、電子部品素子電極１０として櫛歯状電極を用いた弾性表面波電子部品素子が挙げられる。電子部品素子電極１０としてＡｌ等の腐食しやすい材料を用いる場合には、素子電極１０の表面にＳｉＯ2等の保護層を形成することがより好ましい。
【００２９】
また、結晶基板９としてシリコン基板を用い、このシリコン基板の表面に窒化アルミニウム、酸化亜鉛、ニオブ酸リチウム、タンタル酸リチウム、ニオブ酸カリウムの圧電薄膜をスパッタリング、ＣＶＤ等の真空成膜法を用いて形成し、この圧電薄膜上に電子部品素子電極を形成し電子部品素子を構成することができる。このように安価で入手可能な大判ウエハーとしてのシリコン基板上に圧電薄膜を形成するので、大きいワークサイズで取れ数を増やすことができ、結果として集積回路装置を低コストで提供することができる。また圧電薄膜によって電子部品素子に薄い圧電体を用いることができ、マイクロミラーなど多様な電子部品素子構造を形成することができる。さらにシリコン基板は研磨性に優れ５０μｍ程度の厚みまで薄くすることが可能であり、集積回路装置を低背化することができる。
【００３０】
素子電極１０は接続パッド１１に電気的に接続されており、接続パッド１１の上には導電性バンプ１２が形成されている。この接続パッド１１は電子部品素子電極１０と同じ材料で構成しても良く、導電性バンプ１２との接続性を高めるために別材料で構成しても良い。
【００３１】
導電性バンプ１２として、めっきバンプ、印刷バンプを用いることができるが、ワイヤーボンディング法を用いて２段突起のスタッドバンプを形成することが、尖鋭なバンプを簡便に形成できる点でより好ましい。図１では一例として導電性バンプ１２を２段突起のスタッドバンプの形状で示した。２段突起のスタッドバンプはワイヤー先端に形成したボールを接続パッド１１に熱圧着することにより２段突起の下段部を形成し、さらにキャピラリを移動させることにより形成したワイヤーループをもって２段突起の上段部を形成するという方法で実現されるものである。導電性バンプ１２としてＡｕスタッドバンプを形成する場合にはＡｕ、Ａｌを接続パッドの表面に形成すると導電性バンプの密着性を確保することができる。なおスタッドバンプのサイズはワイヤーの太さを変えることで、バンプ高さはバンピング条件を変えることで設定することが可能である。
【００３２】
結晶基板９の上には電子部品素子以外の領域にスペーサー１３が形成されており、スペーサー１３の上にカバー１４が形成されている。このカバー１４に導電性バンプ１２が貫通した構造となっている。このスペーサー１３とカバー１４は電子部品素子上に空間を形成する目的で設けられており、スペーサー１３の厚みに応じて電子部品素子上の空間を任意に制御することが可能である。この空間には特性を安定化させる目的で、窒素等の不活性ガスが充填されている。ここで導電性バンプ１２はスペーサー１３とカバー１４の厚みの合計より高く形成しておくことが重要である。
【００３３】
スペーサー１３としては、電子部品素子上に空間を形成できれば材料は限定されるものではない。スペーサー１３としてエポキシ樹脂、ポリイミド樹脂、フェノール樹脂等を主成分とする感光性を付与させた樹脂材料であることがフォトリソグラフィーによって微細構造を高精度に形成できる点でより好ましい。
【００３４】
カバー１４としては、導電性バンプ１２を圧着によって貫通させるために圧着中に樹脂が軟化する必要があり、熱硬化性樹脂、熱可塑性樹脂等が用いられる。熱硬化性樹脂を用いる場合には無溶剤タイプを用いることが好ましく、これにより熱硬化性樹脂の硬化の際に電子部品素子上に溶剤成分が付着し特性が劣化することを抑制することができる。
【００３５】
カバー１４の上には配線層１５が形成されており、導電性バンプ１２から配線１６によって電気的な引き出しを行うと共に配線１７によってシールドを形成している。このシールドは配線層１５を通じてグランドラインにつながる外部接続端子２０と接続している。また、配線層１５に形成される配線１６、１７は絶縁層１８を介して複数層形成されており、電気的にはビア１９で層間接続される。これにより配線によりＬ、Ｃ、Ｒ電子部品素子を形成することが可能となる。
【００３６】
絶縁層１８は内蔵するＬ、Ｃ、Ｒ電子部品素子の特性にあわせて材料を選択することができ、ＰＰＥ、ＰＰＯ、テフロン（登録商標）などの低誘電率材料やチタン酸ストロンチウム等の粒子をエポキシ樹脂に分散させた高誘電率材料を用いることができる。なお内蔵する受動部品は配線パターンにて形成されるもの以外に抵抗体、高誘電体等を印刷によって形成しても良く、低背タイプの受動部品を内蔵しても良い。
【００３７】
配線層１５の外部には外部接続端子２０が形成されており、この外部接続端子２０は集積回路装置をマザーボード上に実装するための端子であり半田ボールを用いることが一般的である。また図示していないが、配線層１５の表面にはソルダーレジストを形成し、外部接続端子２０以外を覆っても良い。これにより集積回路装置をマザーボードに実装する際に半田が表面の配線上に広がりマザーボードとの実装不具合を誘発することがない。
【００３８】
また、配線層１５に周辺回路を形成する場合に配線層１５にＬ、Ｃ、Ｒ等の部品を収容しきれない場合や回路機能を収容する場合には半導体電子部品素子等の能動部品やチップ部品を配線層１５の表面に実装しても良い。またこのソルダーレジストもしくはその表面に有機または無機の気密性に優れた材料を用いると集積回路装置の気密性を高める点でより好ましい。
【００３９】
以上のようにカバーとスペーサーによって電子部品素子上に空間を形成し導電性バンプ１２によって電子部品素子からの電気的引き出しを行うことで、導電性バンプ１２による電子部品素子の電気引き出し部分を電磁遮蔽することができ、特性の安定した集積回路装置を提供することができるのである。
【００４０】
次に、本発明の実施の形態１における集積回路装置の製造方法について図を参照しながら説明する。なお既に述べた例と重複する部分については簡略化して説明することにする。
【００４１】
図２（ａ）〜（ｇ）、図３（ｈ）〜（ｍ）は本発明の実施の形態１における集積回路装置の製造方法を示す断面図、図４（ａ）〜（ｄ）は本発明の実施の形態１における別の集積回路装置の製造方法を示す断面図、図５（ａ）〜（ｃ）は本発明の実施の形態１における別の集積回路装置の製造方法を示す断面図である。
【００４２】
まず、図２（ａ）に示すように、結晶基板９の上に電子部品素子を構成する素子電極１０と接続パッド１１を形成する。結晶基板９はウエハー状態であり複数の電子部品素子が形成される構成となっている。図２、図３では簡略化するために２電子部品素子の領域のみを示しているが電子部品素子数はこれに限定されるものではなく、ウエハーサイズと電子部品素子サイズに応じて多数形成できることは言うまでもない。
【００４３】
結晶基板９としてはタンタル酸リチウム、ニオブ酸リチウム、ほう酸リチウム、水晶等の圧電基板を用いることができるのは既に述べた。また結晶基板９としてシリコン基板、シリコン基板の表面に窒化アルミ、酸化亜鉛、ニオブ酸リチウム、タンタル酸リチウム、ニオブ酸カリウムの圧電薄膜をスパッタリング、ＣＶＤ等の真空成膜法を用いて形成しても良い。このように安価で入手可能な大判ウエハーとしてのシリコン基板上に圧電薄膜を形成するため、ワークサイズを大きくし取れ数を増やすことができ、結果として集積回路装置を低コストで提供することができる。また圧電薄膜によって電子部品素子に薄い圧電体を用いることができ、マイクロミラーなど多様な電子部品素子構造を形成することができる。さらにシリコン基板は研磨性に優れ５０μｍ程度の厚みまで薄くすることが可能であり、集積回路装置を低背化することができる。
【００４４】
電子部品素子電極１０はスパッタ等の真空成膜プロセスで金属を付着させた後にフォトリソ工程、エッチング工程によりパターニングすることができる。電子部品素子として弾性表面波を用いたフィルタを形成する場合には、例えば０．５μｍ〜１μｍ程度の線幅を形成することになる。電子部品素子電極１０がＡｌ等の腐食しやすい材料を主成分とする場合には、電子部品素子電極１０の表面にＳｉＯ2等の保護層を形成することがより好ましい。
【００４５】
次に、図２（ｂ）に示すように、スペーサー１３を電子部品素子以外の領域に形成する。ここで示した例では電子部品素子電極１０と接続パッド１１がスペーサー１３より露出した構成となっている。このスペーサー１３はエポキシ樹脂、ポリイミド樹脂、フェノール樹脂等を主成分とする樹脂をスクリーン印刷にてパターン形成し、熱硬化させて形成することができるが、感光性のエポキシ樹脂やポリイミド樹脂をフォトリソグラフィーによって形成することが微細構造を高精度に形成する点でより好ましい。ここでスペーサー１３となる熱硬化性樹脂は完全に硬化していても未硬化成分を残存させていても良い。未硬化成分を残存させた場合には後のカバー１４の貼付けの際にカバー１４との密着力を向上させることができる。
【００４６】
次に、図２（ｃ）に示すように、接続パッド１１の上に導電性バンプ１２を形成する。導電性バンプ１２として先鋭な２段突起構造のスタッドバンプを用いるのがより好ましい。スタッドバンプ形成方法に関する詳細な説明は既に述べたのでここでは省略する。
【００４７】
そして、図２（ｄ）に示すように、カバー１４を積層する。このカバー１４は熱可塑性樹脂、熱硬化性樹脂が用いられ、カバー１４の片面には離型フィルム２１が形成されている。カバー１４として熱硬化性樹脂を用いる場合には既に述べたように無溶剤タイプがより好ましく、熱硬化性樹脂としては完全に硬化した材料ではなく、未硬化成分が残存したいわゆるＢステージの状態を用いる。離型フィルム２１としては後の圧着工程での熱に耐える材料が好ましく、ポリイミド等の耐熱フィルムの表面にシリコーン離型処理をした材料やテフロン（登録商標）等のフッ素系樹脂フィルムを用いることができる。
【００４８】
次に、図２（ｅ）に示すように、カバー１４をスペーサー１３に加熱および加圧によって接着させると共に導電性バンプ１２をカバー１４に貫通させる。スペーサー１３とカバー１４の接着についてはスペーサー１３の材料に接着性を付与させてもカバー１４に付与させてもかまわない。加熱および加圧条件としてはバンプが貫通する程度にカバー１４を軟化させる必要があり、一例としてスペーサー厚みを２０μｍ、バンプ高さを８０μｍおよびカバーに４０μｍ厚みのＢステージの高Ｔｇエポキシ樹脂シートを用いて温度を２００℃、加圧を１バンプ当り荷重６０ｇで１０秒間付加して接着を行ったところ、導電性バンプ１２がカバー１４を貫通し、離型フィルム２１でバンプ先端がつぶされると共にバンプ先端と離型フィルム間に存在するカバー１４の樹脂を押し広げ導電性バンプ１２の先端をカバー１４の表面に露出させることができた。なおこのカバー１４の接着は窒素等の不活性ガス雰囲気で行い、結晶基板９とスペーサー１３とカバー１４によって閉塞される空間を不活性ガスで充填しておくことが特性を安定化させる点でより好ましい。
【００４９】
次に、図２（ｆ）に示すように、表面の離型フィルム２１を剥離してカバー１４の表面に導電性バンプ１２の先端が露出した状態とする。
【００５０】
そして、図２（ｇ）に示すように、カバー１４の表面に配線１６、１７を形成する。配線１６、１７の形成方法はスパッタリング等の真空成膜法によって全面に金属を付着させてエッチングによってパターン形成することができる。また配線１６、１７の形成方法としてはめっき法を用いることがより簡便な製造方法を提供する点でより好ましく、無電解銅めっきをして電解銅めっきを行い、エッチングによってパターニングする方法やフルアディティブ法、セミアディティブ法を用いることができる。
【００５１】
この配線１６、１７の形成の際に露出した導電性バンプ１２と配線１６が金属的に強固に接続され、高い接続信頼性を確保することができるのである。ここで配線１７は電子部品素子上に形成された電磁遮蔽用のシールドであり電気的には集積回路装置の外部のグランドラインと接続されるものである。なおここで示した配線１７によるシールドを形成する位置はこれに限定されるものではなく、配線層１５のどの層に形成しても良い。しかし配線層のできるだけ電子部品素子に近い層にシールドとなる配線１７を設けることが、配線層１５の内の配線１６から電子部品素子への放射ノイズを電磁遮蔽できる点でより好ましい。
【００５２】
次に、図３（ｈ）に示すようにカバー１４の表面に絶縁層１８を形成する。絶縁層１８としては一般にプリント配線基板を構成する樹脂材料を用いることができ、熱硬化性のエポキシ樹脂を用いることができる。また絶縁層１８に配線パターンでＬ、Ｃ、Ｒ電子部品素子を形成する場合には絶縁層としてＰＰＥ、ＰＰＯ、テフロン（登録商標）などの低誘電率材料やチタン酸ストロンチウム等の粒子をエポキシ樹脂に分散させた高誘電率材料を用いることができることは既に述べた通りである。
【００５３】
次に、図３（ｉ）に示すように、絶縁層１８に貫通孔２２を形成する。このとき貫通孔２２の底部には配線１６が露出した状態となっている。絶縁層１８に対する孔加工は絶縁層１８として感光性樹脂を用いフォトリソグラフィーによって溶解加工することができるが、炭酸ガスレーザーやＹＡＧレーザーを用いたレーザー加工を用いることが、絶縁層材料によらず同一プロセスを使用できる点でより好ましい。
【００５４】
次に、図３（ｊ）に示すように、貫通孔２２に導電体を形成しビア１９を形成すると共に絶縁層１８の表面に配線パターン２３を形成する。この導電体と配線パターン２３の形成はセミアディティブ法による銅めっきを行い、ビア１９と配線パターン２３を同時に行うことがより生産性に優れた方法である。図３（ｊ）では貫通孔２２に導電体が完全に充填された状態を示しているが、ビア１９の構成はこれに限定されるものではなく、貫通孔２２の壁面のみに導電体を形成してもよい。貫通孔２２に完全に導電体を充填することは貫通孔２２によって形成されるビア１９の上にさらにビアを形成するいわゆるビアオンビアの構造を実現することができ、回路シミュレーションの精度が向上する点と配線層１５の高密度化の点で有利である。
【００５５】
そして、図３（ｋ）に示すように、図３（ｈ）〜（ｊ）に示す工程を繰り返し、配線層１５を多層形成する。この配線層１５は電子部品素子電極１０の電気的な引き出しと共にＬ、Ｃ、Ｒ電子部品素子を配線パターンにより形成し、整合回路等を内蔵することができることは既に述べた通りである。また配線層１５の層数、材料構成は内蔵する配線パターンによって異なるものとなることは言うまでもない。
【００５６】
次に、図３（ｌ）に示すように、配線層１５の表面に半田ボール等の外部接続端子２０を形成する。外部接続端子２０を設ける際にソルダーレジストを設けることができることについても既に述べたのでここでは省略する。
【００５７】
そして、図３（ｍ）に示すようにダイシング等によって電子部品素子を個片化するとウエハープロセスで集積回路装置を一括形成することができるのである。
【００５８】
また、図３（ｌ）以降の工程を図４（ａ）〜（ｄ）を用いて説明する。図４（ａ）は図３（ｌ）と同じ状態であり、説明を省略する。
【００５９】
次に、図４（ｂ）に示すように、結晶基板９の側から配線層１５のシールドを形成する配線が少なくとも露出するところまでスリット２４を形成する。このスリット２４はダイシング等にて形成することができるが、スリット２４の壁面に傾斜を設けるように加工し、スリット２４の開口側を広くしておくことが後のシールド形成を容易にする点で好ましい。
【００６０】
そして、図４（ｃ）に示すように、結晶基板９側から金属層２５を形成する。この金属層２５は真空成膜法、めっき法、もしくはこれらの組み合わせ等によって形成することができる。また集積回路装置の気密性を高める点で金属層２５の厚みは１μｍ以上形成するとより良い。
【００６１】
次に、図４（ｄ）に示すように、ダイシング等にて電子部品素子を個片化すると、電磁遮蔽性、気密性に優れた集積回路装置をウエハープロセスで一括形成することができる。また集積回路装置の電磁遮蔽性を向上させ、気密性を高める点で好ましい。
【００６２】
さらに、図３（ｌ）以降の工程を別の製造方法の図５（ａ）〜（ｃ）を用いて説明する。図５（ａ）に示したのは図３（ｌ）と同じ状態であり、説明を省略する。
【００６３】
次に、図５（ｂ）に示すように、結晶基板９の上に樹脂層２９を形成する。樹脂層２９の材料としては熱硬化性のエポキシ樹脂、ポリイミド樹脂を用いることができるが、樹脂層の弾性率、熱膨張係数を調整する目的で、シリカ、アルミナ等の無機フィラを分散させることがより好ましい。これにより薄い結晶基板９を用いた際に顕著になる基板反りを調整することができる。
【００６４】
そして、図５（ｃ）に示すように、ダイシング等にて電子部品素子を個片化すると、樹脂層２９の応力緩和作用や剛性付加により耐落下衝撃性や、曲げ衝撃性に優れた集積回路装置を提供することができる。また集積回路装置の耐機械的ストレス性を高める点で好ましい。
【００６５】
なお、図４、図５では外部接続端子２０を形成した後に金属層２５、樹脂層２９を形成する例を示したが、配線層１５の上への外部接続端子２０を形成する順序はこれに限定されるものではなく、金属層２５、樹脂層２９を形成して行っても同様の効果を得ることができる。
【００６６】
なお、図１、図２、図３、図４、図５で示した集積回路装置の構成、製造方法はそれぞれ集積回路装置として特徴を発揮する部分を個別に説明したものであり、集積回路装置の構成、製造方法としてはこれらに記載の内容を複合することでより信頼性に優れた集積回路装置を提供することができることは言うまでもない。
【００６７】
（実施の形態２）
以下、本発明の実施の形態２について図を用いて説明する。なお、実施の形態１で示した例と重複する部分については、詳細を省略して説明する。
【００６８】
図６は本発明の実施の形態２における集積回路装置の構成を示す断面図であり、実施の形態１とは、接続パッド１１と導電性バンプ１２がスペーサー１３に形成される点が異なっている。このような構成によって集積回路装置の外形をさらに小型化することができる。
【００６９】
次に、本発明の実施の形態２における集積回路装置の製造方法について図を参照しながら説明する。なお実施の形態１で既に述べた部分については簡略化して説明する。
【００７０】
図７（ａ）〜（ｇ）、図８（ｈ）〜（ｍ）は本発明の実施の形態２における集積回路装置の製造方法を示す断面図である。図７（ａ）に示すように、結晶基板９の上に電子部品素子を構成する素子電極１０と接続パッド１１が形成され、ウエハー状の結晶基板９の上に複数の電子部品素子が形成される。そして図７（ｂ）に示すように、接続パッド１１の上に導電性バンプ１２が形成される。
【００７１】
次に、図７（ｃ）に示すように、スペーサー１３を形成する。ここでスペーサー１３は接続パッド１１と導電性バンプ１２が設けられた領域にも形成されている。スペーサー１３の材料としては液状の樹脂材料を用いることが好ましく、感光性の材料を用いフォトリソグラフィーによりパターン形成することがより好ましいことは既に述べた例と同様である。またスペーサー１３の形成の際に導電性バンプ１２の先端形状を保つために液状の樹脂材料をスプレー塗布、静電塗布などで塗布するのが良い。
【００７２】
次に、図７（ｄ）に示すように、離型フィルム２１が形成されたカバー１４を導電性バンプ１２、電子部品素子電極１０、接続パッド１１等が形成された結晶基板９の上に配置し、図７（ｅ）に示すように、加熱および加圧によってカバー１４をスペーサー１３に接着させると共に導電性バンプ１２をカバー１４に貫通させる。ここで離型フィルム２１によって導電性バンプ１２の先端が潰され、カバー１４の表面に露出することは実施の形態１で述べた例と同様である。
【００７３】
そして、図７（ｆ）に示すように、離型フィルム２１を剥離し、導電性バンプ１２がカバー１４の表面に露出する。
【００７４】
次に、図７（ｇ）に示すように、カバー１４の表面に配線１６を形成すると共に配線１６と導電性バンプ１２の電気的接続を行う。以上の工程により簡便な製造方法で導電性バンプ１２によりカバー１４にビアを形成することができる。
【００７５】
次に、図８（ｈ）に示すように、カバー１４の表面に絶縁層１８を形成し、図８（ｉ）に示すように、貫通孔２２をレーザー加工等によって形成する。そして図８（ｊ）に示すように、貫通孔２２に導電体を形成すると共に配線パターン２３をめっき等によって形成する。そして図８（ｋ）に示すように、図８（ｈ）〜（ｊ）を所定の回数を繰り返すことで配線が複数層に形成された配線層１５が形成できる。
【００７６】
次に、図８（ｌ）に示すように、配線層１５の表面に外部接続端子２０を形成し、図８（ｍ）に示すように、ダイシング等により複数の集積回路装置を分割し、個片化した集積回路装置を製造することができる。
【００７７】
以上の製造方法により、スペーサー１３に導電性バンプ１２を形成することで集積回路装置をより小型化することができる。またカバー１４とスペーサー１３によって電子部品素子上に空間を形成することで、弾性表面波素子等の電気的特性が外部との物理的な接触による変化から保護することができ、特性を安定化させることができると共に導電性バンプ１２による単純な接続構造が高周波特性のシミュレーション精度を向上させ、その結果集積回路装置の設計を簡便化することができる。
【００７８】
（実施の形態３）
以下、本発明の実施の形態３について図を用いて説明する。なお、実施の形態１、２で示した例と重複する部分については、詳細を省略して説明する。
【００７９】
図９は本発明の実施の形態３における別の集積回路装置の構成を示す断面図である。実施の形態１とは、接続パッド１１と導電性バンプ１２がスペーサー１３に形成される点が異なっている。またカバー１４には貫通孔２６が設けられており、貫通孔２６に導電体が形成されビア２７を形成し、導電性バンプ１２からの電気信号の引き出しを実現している。このような構成によって集積回路装置の外形を小型化することができる。
【００８０】
次に、本発明の実施の形態３における集積回路装置の製造方法について図を参照しながら説明する。なお、実施の形態１で既に述べた部分については、簡略化して説明することにする。
【００８１】
図１０（ａ）〜（ｇ）、図１１（ｈ）〜（ｍ）は本発明の実施の形態３における別の集積回路装置の製造方法を示す断面図である。図１０（ａ）に示すように、結晶基板９の上に電子部品素子を構成する素子電極１０と接続パッド１１が形成され、さらに図１０（ｂ）に示すように、接続パッド１１の上に導電性バンプ１２が形成される。
【００８２】
次に図１０（ｃ）に示すように、結晶基板９の全面にスペーサー１３を形成する。ここでスペーサー１３としては感光性の樹脂材料を用い、表面に離型フィルム２８を積層し加熱および加圧によって導電性バンプ１２の先端を潰し、この導電性バンプ１２の先端をスペーサー１３の表面に露出させることが簡便な方法である。
【００８３】
次に、図１０（ｄ）に示すように、露光現像工程を経てスペーサー１３をパターニングする。そして図１０（ｅ）に示すように、スペーサー１３の表面にカバー１４を形成する。既に述べた例のようにカバー１４の表面に離型フィルムを形成した状態で加熱加圧によってスペーサーに接着して離型フィルムを除去しても良い。
【００８４】
なお、ここでカバー１４として比較的硬度の高いポリカーボネート、アクリル、ポリイミド等の樹脂シートを用いて良い。このようなカバー材料を用いる場合には図７（ｃ）に示した導電性バンプ１２がスペーサー１３から突出した状態に対してカバー材料で導電性バンプ１２を潰し、図１０（ｅ）に示す状態を形成することができる。
【００８５】
次に、図１０（ｆ）に示すように、カバー１４の導電性バンプ１２が形成されている箇所にレーザー加工等によって貫通孔２６を形成する。この貫通孔２６は孔底に導電性バンプ１２の少なくとも一部が露出するように形成すれば良い。
【００８６】
次に、図１０（ｇ）に示すように、貫通孔２６に導電体を設けビア２７を形成すると共に配線１６をカバー１４の表面に形成する。そして図１１（ｈ）に示すように、カバー１４の表面に絶縁層１８を形成し、図１１（ｉ）に示すように、貫通孔２２をレーザー加工等によって形成する。さらに図１１（ｊ）に示すように、貫通孔２２に導電体を形成すると共に配線パターン２３をめっき等によって形成する。
【００８７】
そして、図１１（ｋ）に示すように、図１１（ｈ）〜（ｊ）に示す工程を所定の回数だけ繰り返し、配線が複数層形成された配線層１５を形成することができる。
【００８８】
そして、図１１（ｌ）に示すように、配線層１５の表面に外部接続端子２０を形成し、ダイシング等により複数の集積回路装置を分割すると図１１（ｍ）に示した個片化された集積回路装置を製造することができる。
【００８９】
以上の製造方法により、スペーサー１３に導電性バンプ１２を形成することで集積回路装置をより小型化することができる。またカバー１４とスペーサー１３によって電子部品素子上に空間を形成することで、弾性表面波素子等の電気的特性が外部との物理的な接触による変化から保護することができ、特性を安定化させることができると共に導電性バンプ１２による単純な接続構造が高周波特性のシミュレーション精度を向上させ、その結果集積回路装置の設計を簡便化することができるのである。
【産業上の利用可能性】
【００９０】
本発明にかかる集積回路装置は、カバーとスペーサーによって電子部品素子上に空間を形成し、電子部品素子部、配線引き出し部に電磁遮蔽を行うことで特性を安定化させることができ、さらに配線層に整合回路等の周辺回路を作り込むことで回路スペースを低減し小型化を実現することができるため、弾性表面波電子部品素子等の電気的特性が外部との物理的な接触によって変化する電子部品素子を備えた集積回路装置に有用である。
【符号の説明】
【００９１】
１ 結晶基板
２ 電子部品素子電極
３ 引き出し電極
４ 接着剤
５ カバー
６ スペーサー
７ 端面電極
８ 外部接続端子
９ 結晶基板
１０ 電子部品素子電極
１１ 接続パッド
１２ 導電性バンプ
１３ スペーサー
１４ カバー
１５ 配線層
１６ 配線
１７ 配線
１８ 絶縁層
１９ ビア
２０ 外部接続端子
２１ 離型フィルム
２２ 貫通孔
２３ 配線パターン
２４ スリット
２５ 金属層
２６ 貫通孔
２７ ビア
２８ 離型フィルム
２９ 樹脂層
【特許請求の範囲】
【請求項１】
結晶基板と、この結晶基板上に形成された電子部品素子と、この電子部品素子より電気的に引き出された接続パッドと、この接続パッド上に形成された導電性バンプと、前記電子部品素子と接続パッドを除く領域の結晶基板上に形成されたスペーサーと、このスペーサーを橋架として前記電子部品素子上に空間を形成するように設けられたカバーと、このカバー上に形成された絶縁層と配線を含む配線層と、この配線層上に設けられた外部接続端子とを備え、前記導電性バンプはカバーを貫通し前記配線層と電気的に接続し、
前記電子部品素子の上方において、前記配線層の少なくとも１層の配線にシールドパターンを形成した集積回路装置。
【請求項２】
結晶基板と、この結晶基板上に形成された電子部品素子と、この電子部品素子より電気的に引き出された接続パッドと、この接続パッド上に形成された導電性バンプと、前記電子部品素子を除く領域の結晶基板上に形成されたスペーサーと、このスペーサーを橋架として前記電子部品素子上に空間を形成するように設けられたカバーと、このカバー上に形成された絶縁層と配線を含む配線層と、この配線層上に設けられた外部接続端子とを備え、前記接続パッド及び導電性バンプは前記スペーサーを形成する領域に設けられ、前記導電性バンプはスペーサーを貫通しカバーに設けられたビアを介して前記配線層と電気的に接続し、
前記電子部品素子の上方において、前記配線層の少なくとも１層の配線にシールドパターンを形成した集積回路装置。
【請求項３】
カバーに設けられたビアをカバーに貫通する導電性バンプとした請求項２に記載の集積回路装置。
【請求項４】
電子部品素子を結晶基板上に設ける圧電薄膜で形成した請求項１または２に記載の集積回路装置。
【請求項５】
配線層の配線によりＬ、Ｃ、Ｒ電子部品素子の少なくとも１つを形成した請求項１または２に記載の集積回路装置。
【請求項６】
電子部品素子が形成されない結晶基板の面に樹脂層を形成した請求項１または２に記載の集積回路装置。
【請求項７】
電子部品素子が形成されない結晶基板の面に金属によるシールドを形成した請求項１または２に記載の集積回路装置。
【請求項１】
結晶基板と、この結晶基板上に形成された電子部品素子と、この電子部品素子より電気的に引き出された接続パッドと、この接続パッド上に形成された導電性バンプと、前記電子部品素子と接続パッドを除く領域の結晶基板上に形成されたスペーサーと、このスペーサーを橋架として前記電子部品素子上に空間を形成するように設けられたカバーと、このカバー上に形成された絶縁層と配線を含む配線層と、この配線層上に設けられた外部接続端子とを備え、前記導電性バンプはカバーを貫通し前記配線層と電気的に接続し、
前記電子部品素子の上方において、前記配線層の少なくとも１層の配線にシールドパターンを形成した集積回路装置。
【請求項２】
結晶基板と、この結晶基板上に形成された電子部品素子と、この電子部品素子より電気的に引き出された接続パッドと、この接続パッド上に形成された導電性バンプと、前記電子部品素子を除く領域の結晶基板上に形成されたスペーサーと、このスペーサーを橋架として前記電子部品素子上に空間を形成するように設けられたカバーと、このカバー上に形成された絶縁層と配線を含む配線層と、この配線層上に設けられた外部接続端子とを備え、前記接続パッド及び導電性バンプは前記スペーサーを形成する領域に設けられ、前記導電性バンプはスペーサーを貫通しカバーに設けられたビアを介して前記配線層と電気的に接続し、
前記電子部品素子の上方において、前記配線層の少なくとも１層の配線にシールドパターンを形成した集積回路装置。
【請求項３】
カバーに設けられたビアをカバーに貫通する導電性バンプとした請求項２に記載の集積回路装置。
【請求項４】
電子部品素子を結晶基板上に設ける圧電薄膜で形成した請求項１または２に記載の集積回路装置。
【請求項５】
配線層の配線によりＬ、Ｃ、Ｒ電子部品素子の少なくとも１つを形成した請求項１または２に記載の集積回路装置。
【請求項６】
電子部品素子が形成されない結晶基板の面に樹脂層を形成した請求項１または２に記載の集積回路装置。
【請求項７】
電子部品素子が形成されない結晶基板の面に金属によるシールドを形成した請求項１または２に記載の集積回路装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１０−１９３４８７（Ｐ２０１０−１９３４８７Ａ）
【公開日】平成２２年９月２日（２０１０．９．２）
【国際特許分類】
【出願番号】特願２０１０−７４７１３（Ｐ２０１０−７４７１３）
【出願日】平成２２年３月２９日（２０１０．３．２９）
【分割の表示】特願２００４−５５９５６（Ｐ２００４−５５９５６）の分割
【原出願日】平成１６年３月１日（２００４．３．１）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２２年９月２日（２０１０．９．２）
【国際特許分類】
【出願日】平成２２年３月２９日（２０１０．３．２９）
【分割の表示】特願２００４−５５９５６（Ｐ２００４−５５９５６）の分割
【原出願日】平成１６年３月１日（２００４．３．１）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]