電力変換装置
【課題】スイッチング損失および発熱損失を低減することができ、しかも小型化が可能な電力変換装置を提供する。
【解決手段】主電極の一方が正極端子１０に接続された電力用半導体スイッチング素子２１および該電力用半導体スイッチング素子の主電極の他方と負極端子１１との間に接続されたＭＯＳＦＥＴ２２を備えたカスコード素子２０と、正極端子にカソード電極が接続され、負極端子にアノード電極が接続された高速ダイオード３０と、電力用半導体スイッチング素子の制御端子と負極端子との間に接続され、制御端子と負極端子との間を所定値以下の電位差に制御する電力用半導体スイッチング素子駆動回路６０と、ＭＯＳＦＥＴの制御端子と負極端子との間に接続されて該ＭＯＳＦＥＴを制御するＭＯＳＦＥＴ駆動回路７０とを備える。
【解決手段】主電極の一方が正極端子１０に接続された電力用半導体スイッチング素子２１および該電力用半導体スイッチング素子の主電極の他方と負極端子１１との間に接続されたＭＯＳＦＥＴ２２を備えたカスコード素子２０と、正極端子にカソード電極が接続され、負極端子にアノード電極が接続された高速ダイオード３０と、電力用半導体スイッチング素子の制御端子と負極端子との間に接続され、制御端子と負極端子との間を所定値以下の電位差に制御する電力用半導体スイッチング素子駆動回路６０と、ＭＯＳＦＥＴの制御端子と負極端子との間に接続されて該ＭＯＳＦＥＴを制御するＭＯＳＦＥＴ駆動回路７０とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置に関し、特にスイッチング損失や発熱損失を低減する技術に関する。
【背景技術】
【０００２】
電力変換装置を構成するパワーＭＯＳＦＥＴ（Power Metal Oxide Semiconductor Field Effect Transistor、以下、単に「ＭＯＳＦＥＴ」という）は、高耐圧で高速動作を実現することができる電力用半導体スイッチング素子である。このようなＭＯＳＦＥＴのうち、例えば、比較的新しいＣＯＯＬＭＯＳ（登録商標）に代表されるスーパージャンクション素子は高性能（低損失）であり、素子耐圧５００Ｖ〜８００Ｖ程度のものが市販されている。
【０００３】
しかしながら、スーパージャンクション素子の半導体製造工程が複雑なため、高耐圧化（例えば素子耐圧１０００Ｖ以上）は実現されていない。現状では、汎用インバータの電力用半導体スイッチング素子として、三相２００Ｖ入力の装置では素子耐圧６００Ｖの素子が、三相４００Ｖ入力の装置では素子耐圧１２００Ｖの素子がそれぞれ使用されている。三相２００Ｖ入力の汎用インバータには素子耐圧６００Ｖのスーパージャンクション素子を使用できるが、三相４００Ｖ入力の汎用インバータには耐圧１２００Ｖの高性能なスーパージャンクション素子を用いることができない。そこで、このような比較的高耐圧が要求される電力変換装置であっても、高性能なスーパージャンクション素子を使用せずに低損失・高効率化することが望まれている。
【０００４】
例えばバイポーラトランジスタは、高電圧および大電流といった大容量の電力変換装置を実現することができる電力用半導体スイッチング素子である。このバイポーラトランジスタは、一般に、ベース電極にベース電流が流れることによりオンする電流制御型の電力用半導体スイッチング素子であり、導通損失が非常に少ないという特徴がある。
【０００５】
しかしながら、ＭＯＳＦＥＴや絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）といったゲート電極に電圧が印加されることによりオンする電圧制御型の電力用半導体スイッチング素子と比較すると、電流制御型の電力用半導体スイッチング素子は、ベース電流によってスイッチング素子のオン・オフを制御する必要があるので、取り扱いが難しいという問題があった。また、電圧制御型の電力用半導体スイッチング素子と比較してスイッチング速度が遅く、スイッチング損失が大きいという問題があった。
【０００６】
そこで、このような問題を解消する装置として、特許文献１は、カスコード接続による複合半導体（以下、「カスコード素子」という）を用いた電力用半導体装置を開示している。図７は、特許文献１に開示された電力用半導体装置の構成を示す回路図である。この電力用半導体装置において、カスコード素子２０は、正極端子１０と負極端子１１との間に電気的に直列に接続された電力用半導体スイッチング素子２１およびＭＯＳＦＥＴ２２から構成されている。電力用半導体スイッチング素子２１には、例えば静電誘導型トランジスタ（ＳＩＴ：Static Induction Transistor）が使用されている。
【０００７】
ＭＯＳＦＥＴ２２には、そのソース電極とドレイン電極との間にボディダイオード（整流ダイオード）が内蔵されている。以下、このボディダイオードを内蔵ダイオード２２ａという。カスコード素子２０は、負極端子１１から正極端子１０に、内蔵ダイオード２２ａおよび電力用半導体スイッチング素子２１を介して電流を流すこともできる。
【０００８】
電力用半導体スイッチング素子２１のゲート電極には、電気的に直列にツェナーダイオード６６が接続されている。ツェナーダイオード６６には、電気的に並列にダイオード６５を介在して電源６４が接続されている。ダイオード６５は、電源６４を保護するために設けられている。ＭＯＳＦＥＴ２２のゲート電極には、ゲート抵抗５２を介在してＭＯＳＦＥＴ駆動回路７０が接続されている。ＭＯＳＦＥＴ駆動回路７０は、制御回路７１および電源７４から構成されている。
【０００９】
また、上述した問題を解消する他の装置として、特許文献２は、バイポーラトランジスタのオン時の導通損失を低減可能なトランジスタ駆動回路を開示している。このトランジスタ駆動回路は、ＮＰＮ層構造から成るトランジスタを駆動するトランジスタ駆動回路において、トランジスタのコレクタ電位を基準として設けられ、トランジスタのベースへ電流を供給する電源を有する。
【特許文献１】特開２００１−２５１８４６号公報
【特許文献２】特開平０５−３４３９６９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上述した特許文献１に開示された電力用半導体装置おいては、以下の点について配慮がなされていない。すなわち、カスコード素子２０を上下に組んで双方向チョッパ回路として使用したり、またブリッジを組んでインバータとして使用したりする場合、スイッチング動作時に一方のアームのカスコード素子２０がオンすると、他方のアームのＭＯＳＦＥＴ２２の内蔵ダイオード２２ａがオフになる。このとき、オフ状態にあるＭＯＳＦＥＴ２２の内蔵ダイオード２２ａのＰＮ接合部に生成される空乏層には少数キャリアが蓄積される。空乏層に蓄積された少数キャリアは、逆回復電流としてＭＯＳＦＥＴ２２の内蔵ダイオード２２ａに流れるので、逆回復損失が発生する。逆回復損失はＭＯＳＦＥＴ２２の内蔵ダイオード２２ａのスイッチング損失であり、スイッチング動作毎に発生する。また、この逆回復電流は、オン過渡状態のカスコード素子２０に流れ込み、カスコード素子２０のスイッチング損失の増大を引き起こす。
【００１１】
また、スイッチング損失の増大は発熱損失の増大になる。このため、大型の冷却用ヒートシンクを使用する必要があるので、電力変換装置が大型になる。なお、このような問題は、電力変換装置において、カスコード素子２０の静電誘導型トランジスタに特有のものではなく、静電誘導型トランジスタを接合型電界効果トランジスタ（ＪＦＥＴ：Junction Field-Effect Transistor）に代えた場合にも同様に発生する。
【００１２】
さらに、電力用半導体スイッチング素子２１のゲートに電流を供給するための電源６４は、電圧制御型素子用の電源と比較して大型であり、発熱損失も大きい。静電誘導型トランジスタは、例えばゲート電圧０Ｖでオン状態となり、さらにゲートに電流を流すことにより導通損失を低減することができる電力用半導体スイッチング素子である。静電誘導型トランジスタの導通損失を低減させるためにゲートに電流を流すための電源６４が必要であるが、電圧制御型の電力用半導体スイッチング素子（例えばＩＧＢＴなど）の駆動回路と比較して、駆動回路の発熱損失が増大し、駆動回路が大型になる。また、電源６４を保護するためにダイオード６５が必要であり、ダイオード６５に電流が流れることによってダイオード６５に導通損失が生じる。また、ＭＯＳＦＥＴ２２を保護するためにツェナーダイオード６６が必要であり、ツェナーダイオード６６に電流が流れることによってツェナーダイオード６６に導通損失が生じる。
【００１３】
また、特許文献２に開示されたトランジスタ駆動回路においては、バイポーラトランジスタのオン時の導通損失を低減可能な回路構成となっているが、スイッチング損失の低減効果はない。
【００１４】
本発明は、上述した問題を解消するためになされたものであり、その課題は、スイッチング損失および発熱損失を低減することができ、しかも小型化が可能な電力変換装置を提供することにある。
【課題を解決するための手段】
【００１５】
上記第１の目的を達成するために、本発明に係る電力変換装置は、主電極の一方が正極端子に接続された電力用半導体スイッチング素子および該電力用半導体スイッチング素子の主電極の他方と負極端子との間に接続されたＭＯＳＦＥＴを備えたカスコード素子と、正極端子にカソード電極が接続され、負極端子にアノード電極が接続された高速ダイオードと、電力用半導体スイッチング素子の制御端子と負極端子との間に接続され、制御端子と負極端子との間を所定値以下の電位差に制御する電力用半導体スイッチング素子駆動回路と、ＭＯＳＦＥＴの制御端子と負極端子との間に接続されて該ＭＯＳＦＥＴを制御するＭＯＳＦＥＴ駆動回路とを備えたことを特徴とする。
【発明の効果】
【００１６】
本発明に係る電力変換装置によれば、電力用半導体スイッチング素子とＭＯＳＦＥＴとがカスコード接続されたカスコード素子を用いることにより電力用半導体スイッチング素子のスイッチング速度が早くなりスイッチング損失を低減し、高速ダイオードに流れる逆回復電流に起因するスイッチング損失を低減することができる。また、電力用半導体スイッチング素子の制御端子と負極端子との間を所定値以下の電位差に制御するので、発熱損失を低減することができ、小型化が可能になる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施例を、図面を参照しながら詳細に説明する。なお、各実施例において、同一機能を有する構成要素には同一符号を付し、重複する説明を省略する。
【実施例１】
【００１８】
図１は、本発明の実施例１に係る電力変換装置の構成を示す回路図である。この電力変換装置は、カスコード素子２０、高速ダイオード３０、ベース抵抗５１、ゲート抵抗５２、電力用半導体スイッチング素子駆動回路６０およびＭＯＳＦＥＴ駆動回路７０とを備えている。
【００１９】
カスコード素子２０は、主電極の一方（コレクタ電極）に正極端子１０が接続された高耐圧を有する電力用半導体スイッチング素子２１と、電力用半導体スイッチング素子２１の主電極の他方（エミッタ電極）と負極端子１１との間に電気的に直列に接続された低耐圧を有するＭＯＳＦＥＴ２２とを備えている。高速ダイオード３０は、カスコード素子２０に電気的に逆並列に接続されている。すなわち、高速ダイオード３０のカソード電極は正極端子１０に接続され、アノード電極は負極端子１１に接続されている。
【００２０】
ベース抵抗５１の一端は、電力用半導体スイッチング素子２１のベース電極に接続され、他端は電力用半導体スイッチング素子駆動回路６０に接続されている。電力用半導体スイッチング素子駆動回路６０の出力側は、ベース抵抗５１の他端と負極端子１１との間に接続されている。電力用半導体スイッチング素子駆動回路６０は、電力用半導体スイッチング素子２１のベース電極に電流を供給する機能を備え、出力コンデンサ６１、ＤＣ／ＤＣコンバータ６２、入力コンデンサ６３および電源６４から構成されている。なお、ＤＣ／ＤＣコンバータ６２の詳細は、後述する実施例７において説明する。
【００２１】
ゲート抵抗５２の一端は、ＭＯＳＦＥＴ２２のゲート電極に接続され、他端はＭＯＳＦＥＴ駆動回路７０に接続されている。ＭＯＳＦＥＴ駆動回路７０は、ゲート抵抗５２の他端と負極端子１１との間に接続に接続されている。ＭＯＳＦＥＴ駆動回路７０は、ＭＯＳＦＥＴ２２のオン・オフを制御する機能を備え、制御回路７１、入力コンデンサ６３および電源６４から構成されている。入力コンデンサ６３および電源６４は、電力用半導体スイッチング素子駆動回路６０と共通に使用される。
【００２２】
なお、この電力変換装置は、図２に示すように、電力用半導体スイッチング素子駆動回路６０を構成する入力コンデンサ６３および電源６４とは別に、ＭＯＳＦＥＴ駆動回路７０に専用の入力コンデンサ７３および電源７４を設けるように構成することもできる。
【００２３】
また、図１に示す電力用半導体スイッチング素子駆動回路６０のＤＣ／ＤＣコンバータ６２のＭＯＳＦＥＴ６２２に代えて、図３に示すように、ダイオード６２５を使用するように構成することもできる。
【００２４】
電力用半導体スイッチング素子２１を、例えばバイポーラトランジスタで構成した場合、高電圧、大電力領域において動作する電力変換装置を実現することができる。電力用半導体スイッチング素子２１としてのバイポーラトランジスタとＭＯＳＦＥＴ２２とをカスコード接続することにより、該バイポーラトランジスタはベース接地で動作するので、スイッチング速度は１桁程度大きくなる。スイッチング速度が大きくなることにより、バイポーラトランジスタのスイッチング損失を低減することができる。この電力用半導体スイッチング素子２１としてのバイポーラトランジスタは、ベース電流を例えば０．１〜５Ａ以上流すとオンし、０Ａにおいてはオフする。
【００２５】
カスコード素子２０のＭＯＳＦＥＴ２２の電流容量は、電力用半導体スイッチング素子２１としてのバイポーラトランジスタと同じであるが、低耐圧、例えば３０Ｖで十分であるので、ＭＯＳＦＥＴ２２のオン抵抗と半導体チップ面積との積は小さくて済む。
【００２６】
ＭＯＳＦＥＴ２２としては、半導体−絶縁体−金属構造のトランジスタが用いられる。すなわち、実施例１に係る電力変換装置においては、ＭＯＳＦＥＴ２２として、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）、ＩＧＦＥＴ（Insulated Gate Field Effect Transistor）のいずれかを用いることができる。
【００２７】
高速ダイオード３０は、カスコード素子２０に逆方向電流が流れることによる素子破壊を防止し、高速ダイオード３０に電流を流すことよって導通損失を低減することを目的に、カスコード素子２０に逆並列に接続されている。実施例１に係る電力変換装置においては、高速ダイオード３０として、ユニポーラダイオードを使用することができる。ユニポーラダイオードには、少数キャリアの蓄積がなく、逆回復電荷が形成されないので、逆回復電流が流れない。また、ユニポーラダイオードは接合容量成分の電荷を蓄積するのみであり、ユニポーラダイオードの逆回復損失は極めて小さい。したがって、ユニポーラダイオードを高速ダイオード３０として使用することにより、高速ダイオード３０における損失を低減することができる。
【００２８】
実施例１に係る電力変換装置においては、ユニポーラダイオードとして、実用的にはショットキーバリアダイオード（ＳＢＤ）を使用することができる。シリコン半導体によって構成されるＳＢＤにおいては、例えば２００Ｖ以下の素子耐圧が実用的であるが、ワイドギャップ半導体によって構成されるＳＢＤにおいては、例えば２００Ｖ以上の高耐圧を備えている。また、ユニポーラダイオードとして、ＳＢＤと同等の特性を有する、ジャンクションバリアショットキーダイオード（ＪＢＳ）を使用することもできる。
【００２９】
なお、実施例１に係る電力変換装置おいては、電力用半導体スイッチング素子２１、ＭＯＳＦＥＴ２２および高速ダイオード３０は、それぞれが１つの半導体チップにより構成され、この半導体チップを１つまたは複数パッケージングするように構成することができる。また、電力用半導体スイッチング素子２１、ＭＯＳＦＥＴ２２および高速ダイオード３０の２つまたは３つを１つにパッケージングするように構成してモジュール化することもできる。
【００３０】
次に、上記のように構成される本発明の実施例１に係る電力変換装置の動作を説明する。まず、オフ状態からオン状態へ移行する動作は以下の通りである。電力用半導体スイッチング素子駆動回路６０からベース抵抗５１を介在してカスコード素子２０の電力用半導体スイッチング素子２１のベース電極と、ＭＯＳＦＥＴ２２のソース電極との間に所定値、例えば２Ｖ、好ましくは１．８Ｖ、さらに好ましくは１．２Ｖ以下の電位差が印加される。この電位差は、電力用半導体スイッチング素子駆動回路６０に接続されたベース抵抗５１→電力用半導体スイッチング素子２１のベース電極からエミッタ電極→ＭＯＳＦＥＴ２２のドレイン電極からソース電極へと電流を流すために必要な電位差である。
【００３１】
電力用半導体スイッチング素子２１のベース電極とエミッタ電極との間の電圧降下は約０．７〜０．８Ｖ程度である。そして、ベース抵抗５１を例えば０．１〜０．２Ωの低抵抗値とする。ＭＯＳＦＥＴ２２における電圧降下、ベース抵抗５１における電圧降下および電力用半導体スイッチング素子２１における電圧降下を合計しても２Ｖ以下である低い電圧によってベース電流を供給する。その結果、電力用半導体スイッチング素子２１をオンさせるために必要なベース電流を供給しながら、ベース抵抗５１に流れる電流による発熱損失を低減することができる。この時点では、ＭＯＳＦＥＴ２２がオンしていないため、電力用半導体スイッチング素子２１のベース電流は流れない。ベース電流が流れていない電力用半導体スイッチング素子２１はオフ状態である。
【００３２】
次に、ＭＯＳＦＥＴ駆動回路７０からカスコード素子２０のＭＯＳＦＥＴ２２のゲート電極とソース電極との間に例えば２Ｖ〜１０Ｖ以上の電位差を印加する。この結果、ＭＯＳＦＥＴ２２のドレイン電極とソース電極との間に電位差がなくなる、つまりＭＯＳＦＥＴ２２がオンする。正確には、ドレイン電極とソース電極との間にはオン抵抗のドロップ電圧分（例えば０．０１Ｖ）のみの電位差になる。その結果、電力用半導体スイッチング素子２１のベース電流が、ベース電極からエミッタ電極に流れ、さらにＭＯＳＦＥＴ２２を通して流れる。電力用半導体スイッチング素子２１においてはコレクタ電極とエミッタ電極との電位差がなくなる、つまり電力用半導体スイッチング素子２１はオンする。正確には、コレクタ電極とエミッタ電極との間にはオン抵抗のドロップ電圧分（例えば０．１Ｖ）のみの電位差になる。よって、ＭＯＳＦＥＴ２２がオンすると、電力用半導体スイッチング素子２１もオンし、正極端子１０と負極端子１１との間に電流が流れる。
【００３３】
次に、オン状態からオフ状態へ移行する動作は以下の通りである。ＭＯＳＦＥＴ駆動回路７０からカスコード素子２０のＭＯＳＦＥＴ２２のゲート電極とソース電極との間を例えば０Ｖの電位差にする。この結果、ＭＯＳＦＥＴ２２はオフになり、ドレイン電極とソース電極との間に、例えば３０Ｖの電位差が発生する。その結果、ＭＯＳＦＥＴ２２がオフすることにより、電力用半導体スイッチング素子２１に流れていたベース電流が遮断される。つまり、電力用半導体スイッチング素子２１がオフになる。
【００３４】
ここで、カスコード素子２０のＭＯＳＦＥＴ２２がオフして電力用半導体スイッチング素子２１がオフするとき、電流は正極端子１０→電力用半導体スイッチング素子２１のコレクタ電極からベース電極→ベース抵抗５１→出力コンデンサ６１に流れる。つまり、ゲイン１でキャリアが引き抜かれるので、高速に電力用半導体スイッチング素子２１をオフすることができる。すなわち、ＭＯＳＦＥＴ２２がオフすると、電力用半導体スイッチング素子２１もオフし、正極端子１０と負極端子１１との間に流れる電流を遮断することができる。
【００３５】
以上説明したように、本発明の実施例１に係る電力変換装置によれば、カスコード素子２０の電力用半導体スイッチング素子２１と、電力用半導体スイッチング素子（をカスコード素子とせず）単体とにおける、ベース電流が定常状態に達するまでの時間（スイッチングオン速度）、およびベース電流が０Ａになるまでの時間（スイッチングオフ速度）を比較すると、カスコード素子２０の電力用半導体スイッチング素子２１はベース接地で動作するので、スイッチング時間が例えば１桁程度小さく（速度が１桁程度大きく）なる。このようにカスコード素子２０の電力用半導体スイッチング素子２１のスイッチング時間が短い（速度が速い）ため、スイッチング損失を低減できる。ＭＯＳＦＥＴ２２の電流容量は電力用半導体スイッチング素子２１のそれと同じであるが、低耐圧（例えば３０Ｖ）で十分であるので、半導体チップ面積は電力用半導体スイッチング素子２１より小さくて済む。
【００３６】
また、電力用半導体スイッチング素子２１の電力用半導体スイッチング素子駆動回路６０は、ベース抵抗５１を介在してカスコード素子２０の電力用半導体スイッチング素子２１のベース電極と、ＭＯＳＦＥＴ２２のソース電極との間に２Ｖ以下の低圧の電位差を印加することにより、電力用半導体スイッチング素子２１にベース電流を供給するので、電力用半導体スイッチング素子駆動回路６０のＤＣ／ＤＣコンバータ６２およびベース抵抗５１における発熱損失を低減することができる。
【００３７】
また、電力変換装置のカスコード素子２０と高速ダイオード３０を上下に組み込んだ双方向チョッパ回路や、カスコード素子２０と高速ダイオード３０によりブリッジを組んだインバータの場合は、一方のアームのカスコード素子２０がオンし、反対アームにおけるオフ過渡状態にある高速ダイオード３０に逆回復電流が流れ込むことによる損失を低減することができる。つまり、カスコード素子２０のスイッチング損失を低減することができる。
【実施例２】
【００３８】
本発明の実施例２に係る電力変換装置は、実施例１に係る電力変換装置において、電力用半導体スイッチング素子２１を、バイポーラトランジスタ、バイポーラモード静電誘導トランジスタ（ＢＳＩＴ：Bipolar mode Static Induction Transistor）またはＧＴＢＴ（Grounded-Trench-MOS structure assisted Bipolar-mode FET）により構成したものである。
【００３９】
バイポーラトランジスタ、ＢＳＩＴおよびＧＴＢＴは、高電圧、大電流による大容量の電力変換装置を実現することができる電力用半導体スイッチング素子である。これらの電力用半導体スイッチング素子は、電流制御型の電力用半導体スイッチング素子であり、導通損失が非常に少ないという特徴がある。しかしながら、電流によりスイッチング素子を制御するために、ＩＧＢＴやＭＯＳＦＥＴなどのような電圧制御型の電力用半導体スイッチング素子に比べて電流を供給するための電源が大型化し、発熱損失が大きくなるという問題がある。
【００４０】
実施例２に係る電力変換装置においては、カスコード素子２０の電力用半導体スイッチング素子２１としてバイポーラトランジスタ、ＢＳＩＴまたはＧＴＢＴを使用することにより、これらがベース接地で動作するので、スイッチング時間が小さく（速度が大きく）なる。特にバイポーラトランジスタの場合はスイッチング時間が１桁程度小さく（速度が１桁程度大きく）なる。カスコード素子２０の電力用半導体スイッチング素子２１のスイッチング時間が短い（速度が速い）ため、スイッチング損失を低減できる。
【００４１】
以上説明したように、上記のように構成される実施例２に係る電力変換装置によれば、カスコード素子２０の電力用半導体スイッチング素子２１の導通損失を低減することができる。また、この電力変換装置によれば、電力用半導体スイッチング素子２１をカスコード素子２０として使用することによりスイッチング損失を低減することができる。さらに、この電力変換装置によれば、発熱損失を低減することができ、小型化が可能になる。
【実施例３】
【００４２】
本発明の実施例３に係る電力変換装置は、実施例２の電力用半導体装置において、高速ダイオード３０をユニポーラダイオードにより構成したものである。
【００４３】
ユニポーラダイオードとしては、実用的には、ショットキーバリアダイオード（ＳＢＤ）を使用することができる。シリコン半導体によって構成されるショットキーバリアダイオードにおいては、例えば２００Ｖ以下の素子耐圧が実用的であるが、ワイドギャップ半導体によって構成されるショットキーバリアダイオードにおいては、例えば２００Ｖ以上の高耐圧を備えている。また、ユニポーラダイオードには、ショットキーバリアダイオードと同等の特性を有する、ジャンクションバリアショットキーダイオード（ＪＢＳ）を使用することもできる。
【００４４】
次に、上記のように構成される本発明の実施例３に係る電力変換装置の動作を説明する。負極端子１１から正極端子１０へ電流が流れる場合、カスコード素子２０に逆並列に接続された高速ダイオード３０がオンする。高速ダイオード３０がオンからオフになる時、高速ダイオード３０に逆回復電流による逆回復損失が発生する。逆回復損失は高速ダイオードのスイッチング損失であり、反対アームのカスコード素子２０のスイッチング動作毎に発生する。ここで、ユニポーラダイオードは少数キャリアの蓄積がなく逆回復電荷が形成されず、逆回復電流は流れない。ユニポーラダイオードは接合容量成分のみの電荷が充電されるのみであり、逆回復損失が極めて小さい。よって、ユニポーラダイオードを高速ダイオード３０として使用することにより、高速ダイオード３０の逆回復損失を低減することができる。
【００４５】
また、逆回復電流が反対アームのオン過渡状態のカスコード素子２０に流れ込むことがなく、カスコード素子２０のスイッチング損失も低減することができる。
【００４６】
以上説明したように、実施例３に係る電力変換装置によれば、高速ダイオード３０がユニポーラダイオードにより構成されているので、高速ダイオード３０の逆回復損失を低減することができる。また、この電力変換装置によれば、高速ダイオード３０の逆回復電流がカスコード素子２０に流れないため、カスコード素子のスイッチング損失も低減させることができる。さらに、この電力変換装置によれば、発熱損失を低減することができ、小型化が可能になる。
【実施例４】
【００４７】
本発明の実施例４に係る電力変換装置は、実施例１から実施例３の何れかに係る電力用半導体装置において、カスコード素子２０の電力用半導体スイッチング素子２１をワイドギャップ半導体により構成したものである。ワイドギャップ半導体としては、ＳｉＣ（シリコンカーバイド）、ＧａＮ（ガリウムナイトライド）、ダイアモンド等を用いることができる。
【００４８】
ワイドギャップ半導体を用いて構成される電力用半導体スイッチング素子２１は、シリコン半導体に比べて絶縁破壊電界強度を１桁程度大きくすることができる。その結果、絶縁破壊耐圧を保持するためのドリフト層を１／１０程度まで薄くすることができるので、電力用半導体スイッチング素子２１の導通損失を低減することができる。
【００４９】
また、ワイドギャップ半導体を用いて構成される電力用半導体スイッチング素子２１は、シリコン半導体が用いられた場合に比べて、飽和電子ドリフト速度を２倍程度大きくすることができる。その結果、１０倍程度の高周波化を実現することができ、電力用半導体スイッチング素子２１のスイッチング損失を低減することができる。
【００５０】
以上説明したように、実施例４に係る電力変換装置によれば、ワイドギャップ半導体で形成された電力用半導体スイッチング素子２１を用いるように構成したので、電力用半導体スイッチング素子２１の導通損失およびスイッチング損失を低減することができる。また、この電力変換装置によれば、発熱損失を低減することができ、小型化が可能である。
【実施例５】
【００５１】
本発明の実施例５に係る電力変換装置は、実施例１から実施例４の何れかに係る電力用半導体装置において、高速ダイオード３０をワイドギャップ半導体により構成したものである。ワイドギャップ半導体としては、ＳｉＣ（シリコンカーバイド）、ＧａＮ（ガリウムナイトライド）、ダイアモンド等を用いることができる。
【００５２】
ワイドギャップ半導体を用いて構成される高速ダイオード３０は、シリコン半導体を用いたものに比べて絶縁破壊電界強度を１桁程度大きくすることができ、高耐圧の高速ダイオード３０を実現できる。例えば、シリコン半導体では高速ダイオード３０にバイポーラダイオードでしか使用できないような高耐圧の高速ダイオードであっても、ワイドギャップ半導体ではユニポーラダイオードを使用できるようになり、高耐圧領域でも実施例３に係る電力変換装置と同様な作用により、逆回復損失を低減させ、高速ダイオード３０の損失を低減できる。また、実施例３に係る電力変換装置と同様な作用により、カスコード素子２０のスイッチング損失を低減することができる。
【００５３】
以上説明したように、実施例５に係る電力変換装置によれば、ワイドギャップ半導体で構成された高速ダイオード３０を用いるように構成したので、高速ダイオードの逆回復損失を低減させることができる。また、この電力変換装置によれば、発熱損失を低減することができ、小型化が可能になる。
【実施例６】
【００５４】
本発明の実施例６に係る電力変換装置は、実施例１から実施例５の何れかに係る電力変換装置において、カスコード素子２０の電力用半導体スイッチング素子２１のベース電極につながる電力用半導体スイッチング素子駆動回路６０の出力コンデンサ６１を、導電性高分子電解質により構成したものである。
【００５５】
次に、上記のように構成される本発明の実施例６に係る電力変換装置の動作を説明する。出力コンデンサ６１はＤＣ／ＤＣコンバータ６２から出力される電圧を平滑する機能を有している。カスコード素子２０がオン状態からオフ状態へ移行する場合、ＭＯＳＦＥＴ２２がオフすることにより、電力用半導体スイッチング素子２１に流れていたベース電流が遮断される。そして、電力用半導体スイッチング素子２１がオフになるが、オフ過渡状態では、電力用半導体スイッチング素子２１のコレクタ電極からエミッタ電極に流れていた電流が一瞬だけコレクタ電極からベース電極に流れ、ベース抵抗５１を通って出力コンデンサ６１の抵抗分（等価直列抵抗／ＥＳＲ：Equivalent Series Resistance）に流れる。
【００５６】
したがって、カスコード素子２０のスイッチング動作毎に出力コンデンサ６１に発熱損失が発生する。ここで、導電性高分子により形成された出力コンデンサ６１は、一般的に使用されているアルミ電解コンデンサに比べて高周波特性に優れ、出力コンデンサ６１の抵抗分に流れる電流による発熱損失を低減することができる。また、出力コンデンサ６１に流れこむ電流により充電されたエネルギーは、電力用半導体スイッチング素子２１を駆動するためのベース電流源として利用される。
【００５７】
抵抗値の低いベース抵抗５１と高周波特性に優れた出力コンデンサ６１により、図７に示す従来の電力変換装置におけるダイオード６５のように電源を保護するためのダイオードを必要とせず、電力用半導体スイッチング素子２１にベース電流を供給するときに保護用ダイオードに電流が流れることに起因する発熱損失をなくすことができるので、電力用半導体スイッチング素子駆動回路６０を小型化できる。
【００５８】
また、図７に示す従来の電力変換装置におけるツェナーダイオード６６のようにＭＯＳＦＥＴ２２を保護するためのツェナーダイオードを必要とせず、電力用半導体スイッチング素子２１にベース電流を供給するときにツェナーダイオードに電流が流れることに起因する発熱損失をなくすことができ、電力用半導体スイッチング素子駆動回路６０を小型化できる。その結果、電力用半導体スイッチング素子駆動回路６０の発熱損失を低減することができる。
【００５９】
以上説明したように、実施例６に係る電力変換装置によれば、カスコード素子２０のスイッチング動作毎に出力コンデンサ６１に流れる電流による発熱損失を低減することができる。また、この電力変換装置によれば、発熱損失を低減することができ、小型化が可能である。
【実施例７】
【００６０】
本発明の実施例７に係る電力変換装置は、実施例６に係る電力変換装置において、カスコード素子２０の電力用半導体スイッチング素子２１のベース電極につながる電力用半導体スイッチング素子駆動回路６０を、同期整流により制御されたＤＣ／ＤＣコンバータ６２により構成したものである。
【００６１】
ＤＣ／ＤＣコンバータ６２は、図１に示すように、ＭＯＳＦＥＴ６２１、ＭＯＳＦＥＴ６２２、一方の端子がＭＯＳＦＥＴ６２１のソース電極およびＭＯＳＦＥＴ６２２のドレイン電極に接続されるとともに、他方の端子が出力コンデンサ６１およびベース抵抗５１に接続された直流リアクトル６２３、ならびに、ＭＯＳＦＥＴ６２１およびＭＯＳＦＥＴ６２２に制御信号ＳＷ１およびＳＷ２をそれぞれ供給する制御回路６２４から構成されている。
【００６２】
次に、上記のように構成される本発明の実施例７に係る電力変換装置の動作を、電力用半導体スイッチング素子駆動回路６０のＤＣ／ＤＣコンバータ６２の動作を中心に説明する。ＤＣ／ＤＣコンバータ６２は、入力コンデンサ６３および電源６４から出力される直流電圧を所定の直流電圧に変換する機能を有している。
【００６３】
制御回路６２４は、高速でオン／オフする制御信号ＳＷ１およびＳＷ２を出力する。制御信号ＳＷ１はＭＯＳＦＥＴ６２１へ、制御信号ＳＷ２はＭＯＳＦＥＴ６２２へそれぞれ供給される。図４に示すように、ＭＯＳＦＥＴ６２１および６２２は、制御信号ＳＷ１およびＳＷ２に応じて交互にオンとなる。上下短絡を防止するために、ＭＯＳＦＥＴ６２１とＭＯＳＦＥＴ６２２とが同時にオンとなる期間はなく、何れか片方のみがオンとなる。なお、他方がオンする前にはＭＯＳＦＥＴ６２１とＭＯＳＦＥＴ６２２とが同時にオフとなる期間（デッドタイム）がある。
【００６４】
カスコード素子２０のＭＯＳＦＥＴ２２がオンしている場合のＤＣ／ＤＣコンバータ６２の動作を説明する。電源６４の電圧（例えば１０Ｖ）をＤＣ／ＤＣコンバータ６２により２Ｖ（実施例１参照）以下に変換する場合、ＭＯＳＦＥＴ６２１がオンになると、ＭＯＳＦＥＴ６２１のドレイン電極からソース電極→直流リアクトル６２３→ベース抵抗５１→電力用半導体スイッチング素子２１のベース電極という経路で電流が流れる。これにより、直流リアクトル６２３に直流起電力が蓄積される。ＭＯＳＦＥＴ６２１のオン期間が短いほど直流リアクトル６２３に蓄積される直流電力は小さくなり、出力コンデンサ６１に充電される電圧も小さくなる。
【００６５】
次に、ＭＯＳＦＥＴ６２１がオフになると、ＭＯＳＦＥＴ６２２のソース電極からドレイン電極→直流リアクトル６３３→ベース抵抗５１→電力用半導体スイッチング素子２１のベース電極という経路で電流が流れる。このとき出力コンデンサ６１に充電される電圧は、直流リアクトル６２３に蓄積された直流電力による起電力分のみである。したがって、電源６４の電圧より出力コンデンサ６１に発生する電圧が小さくなり、降圧される。
【００６６】
ここで、ＭＯＳＦＥＴ６２１がオフの期間、ＭＯＳＦＥＴ６２２をオンすることにより、発熱損失の大きいＭＯＳＦＥＴ６２２の内臓ダイオードに電流を流さず、図５に示すように、ＭＯＳＦＥＴ同期整流となり、発熱損失を低減することができる。
【００６７】
一方、カスコード素子２０のＭＯＳＦＥＴ２２がオフしている場合、カスコード素子２０の電力用半導体スイッチング素子２１にベース電流が流れない。よって、ＤＣ／ＤＣコンバータ６２の制御回路６２４は制御信号ＳＷ１およびＳＷ２を出力するが、ＭＯＳＦＥＴ６２１および６２２には電流は流れず、電流による発熱損失は発生しない。その結果、電力用半導体スイッチング素子駆動回路６０の発熱損失を低減することができる。
【００６８】
以上説明したように、上記のように構成される実施例７に係る電力変換装置によれば、ＤＣ／ＤＣコンバータ６２のスイッチング動作毎のＭＯＳＦＥＴ６２２の内蔵ダイオードに流れる電流による発熱損失を低減することができる。また、この電力変換装置によれば、発熱損失を低減することができ、小型化が可能である。
【実施例８】
【００６９】
本発明の実施例８に係る電力変換装置は、実施例７に係る電力変換装置において、カスコード素子２０のＭＯＳＦＥＴ２２のゲート電極につながるＭＯＳＦＥＴ駆動回路７０を、負極端子１１から正極端子１０に電流が流れるときに、ＭＯＳＦＥＴ２２をオフするように制御する制御回路７１によって構成したものである。
【００７０】
次に、上記のように構成される本発明の実施例８に係る電力変換装置の動作を、ＭＯＳＦＥＴ駆動回路７０の制御回路７１の動作を中心に説明する。制御回路７１は、カスコード素子２０のＭＯＳＦＥＴ２２をオン・オフさせる機能を有し、実施例１に係る電力変換装置の動作と同様に、正極端子１０から負極端子１１との間に流れる電流を遮断することができる。
【００７１】
ＭＯＳＦＥＴ駆動回路７０の制御回路７１は、カスコード素子２０のＭＯＳＦＥＴ２２を動作させるために、高速でオン／オフする制御信号を生成し、ゲート抵抗５２を経由してＭＯＳＦＥＴ２２のゲート電極に送る。正極端子１０から負極端子１１に電流が流れる場合を「正」、負極端子１１から正極端子１０へ電流が流れる場合を「負」とし、例えば図６（ａ）に示すような電流が電力変換装置に流れた場合、従来のＭＯＳＦＥＴ駆動回路７０の制御回路７１は、図６（ｂ）に示すように動作する。
【００７２】
負極端子１１から正極端子１０へ電流が流れる場合は、高速ダイオード３０を通って電流が流れる。しかしながら、カスコード素子２０のＭＯＳＦＥＴ２２がオンするので、カスコード素子２０の電力用半導体スイッチング素子２１のベース電極にベース電流が流れてしまう。ここで、図６（ｃ）に示すように、ＯＦＦ期間を設けるように制御回路７１を動作させることにより、カスコード素子２０の電力用半導体スイッチング素子２１のベース電流を流さないようにすることができる。
【００７３】
電力用半導体スイッチング素子２１のベース電流が流れないことにより、電力用半導体スイッチング素子駆動回路６０のＤＣ／ＤＣコンバータ６２に流れる電流による発熱損失を低減することができる。また、ベース抵抗５１に流れる電流による発熱損失を低減することができる。さらに、電力用半導体スイッチング素子２１に流れるベース電流による発熱損失を低減することができる。その結果、電力用半導体スイッチング素子駆動回路６０の発熱損失を低減することができる。
【００７４】
以上説明したように、上記のように構成される実施例８に係る電力変換装置によれば、電力用半導体スイッチング素子駆動回路６０のＤＣ／ＤＣコンバータ６２に流れる電流による発熱損失を低減することができる。また、この電力変換装置によれば、カスコード素子２０の電力用半導体スイッチング素子２１に流れるベース電流による発熱損失を低減することができる。さらに、この電力変換装置によれば、発熱損失を低減することができ、小型化が可能である。
【産業上の利用可能性】
【００７５】
本発明に係る電力変換装置は、高電圧、大電力領域において低損失が要求される装置、例えば産業用インバータ、汎用インバータ、無停電電源装置等に利用可能である。
【図面の簡単な説明】
【００７６】
【図１】本発明の実施例１に係る電力変換装置の構成を示す回路図である。
【図２】本発明の実施例１に係る電力変換装置の他の構成を示す回路図である。
【図３】本発明の実施例１に係る電力変換装置で使用されるＤＣ／ＤＣコンバータの他の構成を示す回路図である。
【図４】本発明の実施例７に係る電力変換装置の電力用半導体スイッチング素子駆動回路で使用されるＭＯＳＦＥＴの制御信号の供給タイミングを示すタイミングチャートである。
【図５】本発明の実施例７に係る電力変換装置の電力用半導体スイッチング素子駆動回路に使用されるＭＯＳＦＥＴの電流−電圧特性の一例を示す図である。
【図６】本発明の実施例８に係る電力変換装置の出力電流およびＭＯＳＦＥＴのゲート電圧波形の一例を示す図である。
【図７】従来の電力変換装置を説明するための図である。
【符号の説明】
【００７７】
１０ 正極端子
１１ 負極端子
２０ カスコード素子
２１ 電力用半導体スイッチング素子
２２ ＭＯＳＦＥＴ
３０ 高速ダイオード
５１ ベース抵抗
５２ ゲート抵抗
６０ 電力用半導体スイッチング素子駆動回路
６１ 出力コンデンサ
６２ ＤＣ／ＤＣコンバータ
６３ 入力コンデンサ
６４ 電源
７０ ＭＯＳＦＥＴ駆動回路
７１ 制御回路
７３ 入力コンデンサ
７４ 電源
６２１、６２２ ＭＯＳＦＥＴ
６２３ 直流リアクトル
６２４ 制御回路
６２５ ダイオード
【技術分野】
【０００１】
本発明は、電力変換装置に関し、特にスイッチング損失や発熱損失を低減する技術に関する。
【背景技術】
【０００２】
電力変換装置を構成するパワーＭＯＳＦＥＴ（Power Metal Oxide Semiconductor Field Effect Transistor、以下、単に「ＭＯＳＦＥＴ」という）は、高耐圧で高速動作を実現することができる電力用半導体スイッチング素子である。このようなＭＯＳＦＥＴのうち、例えば、比較的新しいＣＯＯＬＭＯＳ（登録商標）に代表されるスーパージャンクション素子は高性能（低損失）であり、素子耐圧５００Ｖ〜８００Ｖ程度のものが市販されている。
【０００３】
しかしながら、スーパージャンクション素子の半導体製造工程が複雑なため、高耐圧化（例えば素子耐圧１０００Ｖ以上）は実現されていない。現状では、汎用インバータの電力用半導体スイッチング素子として、三相２００Ｖ入力の装置では素子耐圧６００Ｖの素子が、三相４００Ｖ入力の装置では素子耐圧１２００Ｖの素子がそれぞれ使用されている。三相２００Ｖ入力の汎用インバータには素子耐圧６００Ｖのスーパージャンクション素子を使用できるが、三相４００Ｖ入力の汎用インバータには耐圧１２００Ｖの高性能なスーパージャンクション素子を用いることができない。そこで、このような比較的高耐圧が要求される電力変換装置であっても、高性能なスーパージャンクション素子を使用せずに低損失・高効率化することが望まれている。
【０００４】
例えばバイポーラトランジスタは、高電圧および大電流といった大容量の電力変換装置を実現することができる電力用半導体スイッチング素子である。このバイポーラトランジスタは、一般に、ベース電極にベース電流が流れることによりオンする電流制御型の電力用半導体スイッチング素子であり、導通損失が非常に少ないという特徴がある。
【０００５】
しかしながら、ＭＯＳＦＥＴや絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）といったゲート電極に電圧が印加されることによりオンする電圧制御型の電力用半導体スイッチング素子と比較すると、電流制御型の電力用半導体スイッチング素子は、ベース電流によってスイッチング素子のオン・オフを制御する必要があるので、取り扱いが難しいという問題があった。また、電圧制御型の電力用半導体スイッチング素子と比較してスイッチング速度が遅く、スイッチング損失が大きいという問題があった。
【０００６】
そこで、このような問題を解消する装置として、特許文献１は、カスコード接続による複合半導体（以下、「カスコード素子」という）を用いた電力用半導体装置を開示している。図７は、特許文献１に開示された電力用半導体装置の構成を示す回路図である。この電力用半導体装置において、カスコード素子２０は、正極端子１０と負極端子１１との間に電気的に直列に接続された電力用半導体スイッチング素子２１およびＭＯＳＦＥＴ２２から構成されている。電力用半導体スイッチング素子２１には、例えば静電誘導型トランジスタ（ＳＩＴ：Static Induction Transistor）が使用されている。
【０００７】
ＭＯＳＦＥＴ２２には、そのソース電極とドレイン電極との間にボディダイオード（整流ダイオード）が内蔵されている。以下、このボディダイオードを内蔵ダイオード２２ａという。カスコード素子２０は、負極端子１１から正極端子１０に、内蔵ダイオード２２ａおよび電力用半導体スイッチング素子２１を介して電流を流すこともできる。
【０００８】
電力用半導体スイッチング素子２１のゲート電極には、電気的に直列にツェナーダイオード６６が接続されている。ツェナーダイオード６６には、電気的に並列にダイオード６５を介在して電源６４が接続されている。ダイオード６５は、電源６４を保護するために設けられている。ＭＯＳＦＥＴ２２のゲート電極には、ゲート抵抗５２を介在してＭＯＳＦＥＴ駆動回路７０が接続されている。ＭＯＳＦＥＴ駆動回路７０は、制御回路７１および電源７４から構成されている。
【０００９】
また、上述した問題を解消する他の装置として、特許文献２は、バイポーラトランジスタのオン時の導通損失を低減可能なトランジスタ駆動回路を開示している。このトランジスタ駆動回路は、ＮＰＮ層構造から成るトランジスタを駆動するトランジスタ駆動回路において、トランジスタのコレクタ電位を基準として設けられ、トランジスタのベースへ電流を供給する電源を有する。
【特許文献１】特開２００１−２５１８４６号公報
【特許文献２】特開平０５−３４３９６９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上述した特許文献１に開示された電力用半導体装置おいては、以下の点について配慮がなされていない。すなわち、カスコード素子２０を上下に組んで双方向チョッパ回路として使用したり、またブリッジを組んでインバータとして使用したりする場合、スイッチング動作時に一方のアームのカスコード素子２０がオンすると、他方のアームのＭＯＳＦＥＴ２２の内蔵ダイオード２２ａがオフになる。このとき、オフ状態にあるＭＯＳＦＥＴ２２の内蔵ダイオード２２ａのＰＮ接合部に生成される空乏層には少数キャリアが蓄積される。空乏層に蓄積された少数キャリアは、逆回復電流としてＭＯＳＦＥＴ２２の内蔵ダイオード２２ａに流れるので、逆回復損失が発生する。逆回復損失はＭＯＳＦＥＴ２２の内蔵ダイオード２２ａのスイッチング損失であり、スイッチング動作毎に発生する。また、この逆回復電流は、オン過渡状態のカスコード素子２０に流れ込み、カスコード素子２０のスイッチング損失の増大を引き起こす。
【００１１】
また、スイッチング損失の増大は発熱損失の増大になる。このため、大型の冷却用ヒートシンクを使用する必要があるので、電力変換装置が大型になる。なお、このような問題は、電力変換装置において、カスコード素子２０の静電誘導型トランジスタに特有のものではなく、静電誘導型トランジスタを接合型電界効果トランジスタ（ＪＦＥＴ：Junction Field-Effect Transistor）に代えた場合にも同様に発生する。
【００１２】
さらに、電力用半導体スイッチング素子２１のゲートに電流を供給するための電源６４は、電圧制御型素子用の電源と比較して大型であり、発熱損失も大きい。静電誘導型トランジスタは、例えばゲート電圧０Ｖでオン状態となり、さらにゲートに電流を流すことにより導通損失を低減することができる電力用半導体スイッチング素子である。静電誘導型トランジスタの導通損失を低減させるためにゲートに電流を流すための電源６４が必要であるが、電圧制御型の電力用半導体スイッチング素子（例えばＩＧＢＴなど）の駆動回路と比較して、駆動回路の発熱損失が増大し、駆動回路が大型になる。また、電源６４を保護するためにダイオード６５が必要であり、ダイオード６５に電流が流れることによってダイオード６５に導通損失が生じる。また、ＭＯＳＦＥＴ２２を保護するためにツェナーダイオード６６が必要であり、ツェナーダイオード６６に電流が流れることによってツェナーダイオード６６に導通損失が生じる。
【００１３】
また、特許文献２に開示されたトランジスタ駆動回路においては、バイポーラトランジスタのオン時の導通損失を低減可能な回路構成となっているが、スイッチング損失の低減効果はない。
【００１４】
本発明は、上述した問題を解消するためになされたものであり、その課題は、スイッチング損失および発熱損失を低減することができ、しかも小型化が可能な電力変換装置を提供することにある。
【課題を解決するための手段】
【００１５】
上記第１の目的を達成するために、本発明に係る電力変換装置は、主電極の一方が正極端子に接続された電力用半導体スイッチング素子および該電力用半導体スイッチング素子の主電極の他方と負極端子との間に接続されたＭＯＳＦＥＴを備えたカスコード素子と、正極端子にカソード電極が接続され、負極端子にアノード電極が接続された高速ダイオードと、電力用半導体スイッチング素子の制御端子と負極端子との間に接続され、制御端子と負極端子との間を所定値以下の電位差に制御する電力用半導体スイッチング素子駆動回路と、ＭＯＳＦＥＴの制御端子と負極端子との間に接続されて該ＭＯＳＦＥＴを制御するＭＯＳＦＥＴ駆動回路とを備えたことを特徴とする。
【発明の効果】
【００１６】
本発明に係る電力変換装置によれば、電力用半導体スイッチング素子とＭＯＳＦＥＴとがカスコード接続されたカスコード素子を用いることにより電力用半導体スイッチング素子のスイッチング速度が早くなりスイッチング損失を低減し、高速ダイオードに流れる逆回復電流に起因するスイッチング損失を低減することができる。また、電力用半導体スイッチング素子の制御端子と負極端子との間を所定値以下の電位差に制御するので、発熱損失を低減することができ、小型化が可能になる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施例を、図面を参照しながら詳細に説明する。なお、各実施例において、同一機能を有する構成要素には同一符号を付し、重複する説明を省略する。
【実施例１】
【００１８】
図１は、本発明の実施例１に係る電力変換装置の構成を示す回路図である。この電力変換装置は、カスコード素子２０、高速ダイオード３０、ベース抵抗５１、ゲート抵抗５２、電力用半導体スイッチング素子駆動回路６０およびＭＯＳＦＥＴ駆動回路７０とを備えている。
【００１９】
カスコード素子２０は、主電極の一方（コレクタ電極）に正極端子１０が接続された高耐圧を有する電力用半導体スイッチング素子２１と、電力用半導体スイッチング素子２１の主電極の他方（エミッタ電極）と負極端子１１との間に電気的に直列に接続された低耐圧を有するＭＯＳＦＥＴ２２とを備えている。高速ダイオード３０は、カスコード素子２０に電気的に逆並列に接続されている。すなわち、高速ダイオード３０のカソード電極は正極端子１０に接続され、アノード電極は負極端子１１に接続されている。
【００２０】
ベース抵抗５１の一端は、電力用半導体スイッチング素子２１のベース電極に接続され、他端は電力用半導体スイッチング素子駆動回路６０に接続されている。電力用半導体スイッチング素子駆動回路６０の出力側は、ベース抵抗５１の他端と負極端子１１との間に接続されている。電力用半導体スイッチング素子駆動回路６０は、電力用半導体スイッチング素子２１のベース電極に電流を供給する機能を備え、出力コンデンサ６１、ＤＣ／ＤＣコンバータ６２、入力コンデンサ６３および電源６４から構成されている。なお、ＤＣ／ＤＣコンバータ６２の詳細は、後述する実施例７において説明する。
【００２１】
ゲート抵抗５２の一端は、ＭＯＳＦＥＴ２２のゲート電極に接続され、他端はＭＯＳＦＥＴ駆動回路７０に接続されている。ＭＯＳＦＥＴ駆動回路７０は、ゲート抵抗５２の他端と負極端子１１との間に接続に接続されている。ＭＯＳＦＥＴ駆動回路７０は、ＭＯＳＦＥＴ２２のオン・オフを制御する機能を備え、制御回路７１、入力コンデンサ６３および電源６４から構成されている。入力コンデンサ６３および電源６４は、電力用半導体スイッチング素子駆動回路６０と共通に使用される。
【００２２】
なお、この電力変換装置は、図２に示すように、電力用半導体スイッチング素子駆動回路６０を構成する入力コンデンサ６３および電源６４とは別に、ＭＯＳＦＥＴ駆動回路７０に専用の入力コンデンサ７３および電源７４を設けるように構成することもできる。
【００２３】
また、図１に示す電力用半導体スイッチング素子駆動回路６０のＤＣ／ＤＣコンバータ６２のＭＯＳＦＥＴ６２２に代えて、図３に示すように、ダイオード６２５を使用するように構成することもできる。
【００２４】
電力用半導体スイッチング素子２１を、例えばバイポーラトランジスタで構成した場合、高電圧、大電力領域において動作する電力変換装置を実現することができる。電力用半導体スイッチング素子２１としてのバイポーラトランジスタとＭＯＳＦＥＴ２２とをカスコード接続することにより、該バイポーラトランジスタはベース接地で動作するので、スイッチング速度は１桁程度大きくなる。スイッチング速度が大きくなることにより、バイポーラトランジスタのスイッチング損失を低減することができる。この電力用半導体スイッチング素子２１としてのバイポーラトランジスタは、ベース電流を例えば０．１〜５Ａ以上流すとオンし、０Ａにおいてはオフする。
【００２５】
カスコード素子２０のＭＯＳＦＥＴ２２の電流容量は、電力用半導体スイッチング素子２１としてのバイポーラトランジスタと同じであるが、低耐圧、例えば３０Ｖで十分であるので、ＭＯＳＦＥＴ２２のオン抵抗と半導体チップ面積との積は小さくて済む。
【００２６】
ＭＯＳＦＥＴ２２としては、半導体−絶縁体−金属構造のトランジスタが用いられる。すなわち、実施例１に係る電力変換装置においては、ＭＯＳＦＥＴ２２として、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）、ＩＧＦＥＴ（Insulated Gate Field Effect Transistor）のいずれかを用いることができる。
【００２７】
高速ダイオード３０は、カスコード素子２０に逆方向電流が流れることによる素子破壊を防止し、高速ダイオード３０に電流を流すことよって導通損失を低減することを目的に、カスコード素子２０に逆並列に接続されている。実施例１に係る電力変換装置においては、高速ダイオード３０として、ユニポーラダイオードを使用することができる。ユニポーラダイオードには、少数キャリアの蓄積がなく、逆回復電荷が形成されないので、逆回復電流が流れない。また、ユニポーラダイオードは接合容量成分の電荷を蓄積するのみであり、ユニポーラダイオードの逆回復損失は極めて小さい。したがって、ユニポーラダイオードを高速ダイオード３０として使用することにより、高速ダイオード３０における損失を低減することができる。
【００２８】
実施例１に係る電力変換装置においては、ユニポーラダイオードとして、実用的にはショットキーバリアダイオード（ＳＢＤ）を使用することができる。シリコン半導体によって構成されるＳＢＤにおいては、例えば２００Ｖ以下の素子耐圧が実用的であるが、ワイドギャップ半導体によって構成されるＳＢＤにおいては、例えば２００Ｖ以上の高耐圧を備えている。また、ユニポーラダイオードとして、ＳＢＤと同等の特性を有する、ジャンクションバリアショットキーダイオード（ＪＢＳ）を使用することもできる。
【００２９】
なお、実施例１に係る電力変換装置おいては、電力用半導体スイッチング素子２１、ＭＯＳＦＥＴ２２および高速ダイオード３０は、それぞれが１つの半導体チップにより構成され、この半導体チップを１つまたは複数パッケージングするように構成することができる。また、電力用半導体スイッチング素子２１、ＭＯＳＦＥＴ２２および高速ダイオード３０の２つまたは３つを１つにパッケージングするように構成してモジュール化することもできる。
【００３０】
次に、上記のように構成される本発明の実施例１に係る電力変換装置の動作を説明する。まず、オフ状態からオン状態へ移行する動作は以下の通りである。電力用半導体スイッチング素子駆動回路６０からベース抵抗５１を介在してカスコード素子２０の電力用半導体スイッチング素子２１のベース電極と、ＭＯＳＦＥＴ２２のソース電極との間に所定値、例えば２Ｖ、好ましくは１．８Ｖ、さらに好ましくは１．２Ｖ以下の電位差が印加される。この電位差は、電力用半導体スイッチング素子駆動回路６０に接続されたベース抵抗５１→電力用半導体スイッチング素子２１のベース電極からエミッタ電極→ＭＯＳＦＥＴ２２のドレイン電極からソース電極へと電流を流すために必要な電位差である。
【００３１】
電力用半導体スイッチング素子２１のベース電極とエミッタ電極との間の電圧降下は約０．７〜０．８Ｖ程度である。そして、ベース抵抗５１を例えば０．１〜０．２Ωの低抵抗値とする。ＭＯＳＦＥＴ２２における電圧降下、ベース抵抗５１における電圧降下および電力用半導体スイッチング素子２１における電圧降下を合計しても２Ｖ以下である低い電圧によってベース電流を供給する。その結果、電力用半導体スイッチング素子２１をオンさせるために必要なベース電流を供給しながら、ベース抵抗５１に流れる電流による発熱損失を低減することができる。この時点では、ＭＯＳＦＥＴ２２がオンしていないため、電力用半導体スイッチング素子２１のベース電流は流れない。ベース電流が流れていない電力用半導体スイッチング素子２１はオフ状態である。
【００３２】
次に、ＭＯＳＦＥＴ駆動回路７０からカスコード素子２０のＭＯＳＦＥＴ２２のゲート電極とソース電極との間に例えば２Ｖ〜１０Ｖ以上の電位差を印加する。この結果、ＭＯＳＦＥＴ２２のドレイン電極とソース電極との間に電位差がなくなる、つまりＭＯＳＦＥＴ２２がオンする。正確には、ドレイン電極とソース電極との間にはオン抵抗のドロップ電圧分（例えば０．０１Ｖ）のみの電位差になる。その結果、電力用半導体スイッチング素子２１のベース電流が、ベース電極からエミッタ電極に流れ、さらにＭＯＳＦＥＴ２２を通して流れる。電力用半導体スイッチング素子２１においてはコレクタ電極とエミッタ電極との電位差がなくなる、つまり電力用半導体スイッチング素子２１はオンする。正確には、コレクタ電極とエミッタ電極との間にはオン抵抗のドロップ電圧分（例えば０．１Ｖ）のみの電位差になる。よって、ＭＯＳＦＥＴ２２がオンすると、電力用半導体スイッチング素子２１もオンし、正極端子１０と負極端子１１との間に電流が流れる。
【００３３】
次に、オン状態からオフ状態へ移行する動作は以下の通りである。ＭＯＳＦＥＴ駆動回路７０からカスコード素子２０のＭＯＳＦＥＴ２２のゲート電極とソース電極との間を例えば０Ｖの電位差にする。この結果、ＭＯＳＦＥＴ２２はオフになり、ドレイン電極とソース電極との間に、例えば３０Ｖの電位差が発生する。その結果、ＭＯＳＦＥＴ２２がオフすることにより、電力用半導体スイッチング素子２１に流れていたベース電流が遮断される。つまり、電力用半導体スイッチング素子２１がオフになる。
【００３４】
ここで、カスコード素子２０のＭＯＳＦＥＴ２２がオフして電力用半導体スイッチング素子２１がオフするとき、電流は正極端子１０→電力用半導体スイッチング素子２１のコレクタ電極からベース電極→ベース抵抗５１→出力コンデンサ６１に流れる。つまり、ゲイン１でキャリアが引き抜かれるので、高速に電力用半導体スイッチング素子２１をオフすることができる。すなわち、ＭＯＳＦＥＴ２２がオフすると、電力用半導体スイッチング素子２１もオフし、正極端子１０と負極端子１１との間に流れる電流を遮断することができる。
【００３５】
以上説明したように、本発明の実施例１に係る電力変換装置によれば、カスコード素子２０の電力用半導体スイッチング素子２１と、電力用半導体スイッチング素子（をカスコード素子とせず）単体とにおける、ベース電流が定常状態に達するまでの時間（スイッチングオン速度）、およびベース電流が０Ａになるまでの時間（スイッチングオフ速度）を比較すると、カスコード素子２０の電力用半導体スイッチング素子２１はベース接地で動作するので、スイッチング時間が例えば１桁程度小さく（速度が１桁程度大きく）なる。このようにカスコード素子２０の電力用半導体スイッチング素子２１のスイッチング時間が短い（速度が速い）ため、スイッチング損失を低減できる。ＭＯＳＦＥＴ２２の電流容量は電力用半導体スイッチング素子２１のそれと同じであるが、低耐圧（例えば３０Ｖ）で十分であるので、半導体チップ面積は電力用半導体スイッチング素子２１より小さくて済む。
【００３６】
また、電力用半導体スイッチング素子２１の電力用半導体スイッチング素子駆動回路６０は、ベース抵抗５１を介在してカスコード素子２０の電力用半導体スイッチング素子２１のベース電極と、ＭＯＳＦＥＴ２２のソース電極との間に２Ｖ以下の低圧の電位差を印加することにより、電力用半導体スイッチング素子２１にベース電流を供給するので、電力用半導体スイッチング素子駆動回路６０のＤＣ／ＤＣコンバータ６２およびベース抵抗５１における発熱損失を低減することができる。
【００３７】
また、電力変換装置のカスコード素子２０と高速ダイオード３０を上下に組み込んだ双方向チョッパ回路や、カスコード素子２０と高速ダイオード３０によりブリッジを組んだインバータの場合は、一方のアームのカスコード素子２０がオンし、反対アームにおけるオフ過渡状態にある高速ダイオード３０に逆回復電流が流れ込むことによる損失を低減することができる。つまり、カスコード素子２０のスイッチング損失を低減することができる。
【実施例２】
【００３８】
本発明の実施例２に係る電力変換装置は、実施例１に係る電力変換装置において、電力用半導体スイッチング素子２１を、バイポーラトランジスタ、バイポーラモード静電誘導トランジスタ（ＢＳＩＴ：Bipolar mode Static Induction Transistor）またはＧＴＢＴ（Grounded-Trench-MOS structure assisted Bipolar-mode FET）により構成したものである。
【００３９】
バイポーラトランジスタ、ＢＳＩＴおよびＧＴＢＴは、高電圧、大電流による大容量の電力変換装置を実現することができる電力用半導体スイッチング素子である。これらの電力用半導体スイッチング素子は、電流制御型の電力用半導体スイッチング素子であり、導通損失が非常に少ないという特徴がある。しかしながら、電流によりスイッチング素子を制御するために、ＩＧＢＴやＭＯＳＦＥＴなどのような電圧制御型の電力用半導体スイッチング素子に比べて電流を供給するための電源が大型化し、発熱損失が大きくなるという問題がある。
【００４０】
実施例２に係る電力変換装置においては、カスコード素子２０の電力用半導体スイッチング素子２１としてバイポーラトランジスタ、ＢＳＩＴまたはＧＴＢＴを使用することにより、これらがベース接地で動作するので、スイッチング時間が小さく（速度が大きく）なる。特にバイポーラトランジスタの場合はスイッチング時間が１桁程度小さく（速度が１桁程度大きく）なる。カスコード素子２０の電力用半導体スイッチング素子２１のスイッチング時間が短い（速度が速い）ため、スイッチング損失を低減できる。
【００４１】
以上説明したように、上記のように構成される実施例２に係る電力変換装置によれば、カスコード素子２０の電力用半導体スイッチング素子２１の導通損失を低減することができる。また、この電力変換装置によれば、電力用半導体スイッチング素子２１をカスコード素子２０として使用することによりスイッチング損失を低減することができる。さらに、この電力変換装置によれば、発熱損失を低減することができ、小型化が可能になる。
【実施例３】
【００４２】
本発明の実施例３に係る電力変換装置は、実施例２の電力用半導体装置において、高速ダイオード３０をユニポーラダイオードにより構成したものである。
【００４３】
ユニポーラダイオードとしては、実用的には、ショットキーバリアダイオード（ＳＢＤ）を使用することができる。シリコン半導体によって構成されるショットキーバリアダイオードにおいては、例えば２００Ｖ以下の素子耐圧が実用的であるが、ワイドギャップ半導体によって構成されるショットキーバリアダイオードにおいては、例えば２００Ｖ以上の高耐圧を備えている。また、ユニポーラダイオードには、ショットキーバリアダイオードと同等の特性を有する、ジャンクションバリアショットキーダイオード（ＪＢＳ）を使用することもできる。
【００４４】
次に、上記のように構成される本発明の実施例３に係る電力変換装置の動作を説明する。負極端子１１から正極端子１０へ電流が流れる場合、カスコード素子２０に逆並列に接続された高速ダイオード３０がオンする。高速ダイオード３０がオンからオフになる時、高速ダイオード３０に逆回復電流による逆回復損失が発生する。逆回復損失は高速ダイオードのスイッチング損失であり、反対アームのカスコード素子２０のスイッチング動作毎に発生する。ここで、ユニポーラダイオードは少数キャリアの蓄積がなく逆回復電荷が形成されず、逆回復電流は流れない。ユニポーラダイオードは接合容量成分のみの電荷が充電されるのみであり、逆回復損失が極めて小さい。よって、ユニポーラダイオードを高速ダイオード３０として使用することにより、高速ダイオード３０の逆回復損失を低減することができる。
【００４５】
また、逆回復電流が反対アームのオン過渡状態のカスコード素子２０に流れ込むことがなく、カスコード素子２０のスイッチング損失も低減することができる。
【００４６】
以上説明したように、実施例３に係る電力変換装置によれば、高速ダイオード３０がユニポーラダイオードにより構成されているので、高速ダイオード３０の逆回復損失を低減することができる。また、この電力変換装置によれば、高速ダイオード３０の逆回復電流がカスコード素子２０に流れないため、カスコード素子のスイッチング損失も低減させることができる。さらに、この電力変換装置によれば、発熱損失を低減することができ、小型化が可能になる。
【実施例４】
【００４７】
本発明の実施例４に係る電力変換装置は、実施例１から実施例３の何れかに係る電力用半導体装置において、カスコード素子２０の電力用半導体スイッチング素子２１をワイドギャップ半導体により構成したものである。ワイドギャップ半導体としては、ＳｉＣ（シリコンカーバイド）、ＧａＮ（ガリウムナイトライド）、ダイアモンド等を用いることができる。
【００４８】
ワイドギャップ半導体を用いて構成される電力用半導体スイッチング素子２１は、シリコン半導体に比べて絶縁破壊電界強度を１桁程度大きくすることができる。その結果、絶縁破壊耐圧を保持するためのドリフト層を１／１０程度まで薄くすることができるので、電力用半導体スイッチング素子２１の導通損失を低減することができる。
【００４９】
また、ワイドギャップ半導体を用いて構成される電力用半導体スイッチング素子２１は、シリコン半導体が用いられた場合に比べて、飽和電子ドリフト速度を２倍程度大きくすることができる。その結果、１０倍程度の高周波化を実現することができ、電力用半導体スイッチング素子２１のスイッチング損失を低減することができる。
【００５０】
以上説明したように、実施例４に係る電力変換装置によれば、ワイドギャップ半導体で形成された電力用半導体スイッチング素子２１を用いるように構成したので、電力用半導体スイッチング素子２１の導通損失およびスイッチング損失を低減することができる。また、この電力変換装置によれば、発熱損失を低減することができ、小型化が可能である。
【実施例５】
【００５１】
本発明の実施例５に係る電力変換装置は、実施例１から実施例４の何れかに係る電力用半導体装置において、高速ダイオード３０をワイドギャップ半導体により構成したものである。ワイドギャップ半導体としては、ＳｉＣ（シリコンカーバイド）、ＧａＮ（ガリウムナイトライド）、ダイアモンド等を用いることができる。
【００５２】
ワイドギャップ半導体を用いて構成される高速ダイオード３０は、シリコン半導体を用いたものに比べて絶縁破壊電界強度を１桁程度大きくすることができ、高耐圧の高速ダイオード３０を実現できる。例えば、シリコン半導体では高速ダイオード３０にバイポーラダイオードでしか使用できないような高耐圧の高速ダイオードであっても、ワイドギャップ半導体ではユニポーラダイオードを使用できるようになり、高耐圧領域でも実施例３に係る電力変換装置と同様な作用により、逆回復損失を低減させ、高速ダイオード３０の損失を低減できる。また、実施例３に係る電力変換装置と同様な作用により、カスコード素子２０のスイッチング損失を低減することができる。
【００５３】
以上説明したように、実施例５に係る電力変換装置によれば、ワイドギャップ半導体で構成された高速ダイオード３０を用いるように構成したので、高速ダイオードの逆回復損失を低減させることができる。また、この電力変換装置によれば、発熱損失を低減することができ、小型化が可能になる。
【実施例６】
【００５４】
本発明の実施例６に係る電力変換装置は、実施例１から実施例５の何れかに係る電力変換装置において、カスコード素子２０の電力用半導体スイッチング素子２１のベース電極につながる電力用半導体スイッチング素子駆動回路６０の出力コンデンサ６１を、導電性高分子電解質により構成したものである。
【００５５】
次に、上記のように構成される本発明の実施例６に係る電力変換装置の動作を説明する。出力コンデンサ６１はＤＣ／ＤＣコンバータ６２から出力される電圧を平滑する機能を有している。カスコード素子２０がオン状態からオフ状態へ移行する場合、ＭＯＳＦＥＴ２２がオフすることにより、電力用半導体スイッチング素子２１に流れていたベース電流が遮断される。そして、電力用半導体スイッチング素子２１がオフになるが、オフ過渡状態では、電力用半導体スイッチング素子２１のコレクタ電極からエミッタ電極に流れていた電流が一瞬だけコレクタ電極からベース電極に流れ、ベース抵抗５１を通って出力コンデンサ６１の抵抗分（等価直列抵抗／ＥＳＲ：Equivalent Series Resistance）に流れる。
【００５６】
したがって、カスコード素子２０のスイッチング動作毎に出力コンデンサ６１に発熱損失が発生する。ここで、導電性高分子により形成された出力コンデンサ６１は、一般的に使用されているアルミ電解コンデンサに比べて高周波特性に優れ、出力コンデンサ６１の抵抗分に流れる電流による発熱損失を低減することができる。また、出力コンデンサ６１に流れこむ電流により充電されたエネルギーは、電力用半導体スイッチング素子２１を駆動するためのベース電流源として利用される。
【００５７】
抵抗値の低いベース抵抗５１と高周波特性に優れた出力コンデンサ６１により、図７に示す従来の電力変換装置におけるダイオード６５のように電源を保護するためのダイオードを必要とせず、電力用半導体スイッチング素子２１にベース電流を供給するときに保護用ダイオードに電流が流れることに起因する発熱損失をなくすことができるので、電力用半導体スイッチング素子駆動回路６０を小型化できる。
【００５８】
また、図７に示す従来の電力変換装置におけるツェナーダイオード６６のようにＭＯＳＦＥＴ２２を保護するためのツェナーダイオードを必要とせず、電力用半導体スイッチング素子２１にベース電流を供給するときにツェナーダイオードに電流が流れることに起因する発熱損失をなくすことができ、電力用半導体スイッチング素子駆動回路６０を小型化できる。その結果、電力用半導体スイッチング素子駆動回路６０の発熱損失を低減することができる。
【００５９】
以上説明したように、実施例６に係る電力変換装置によれば、カスコード素子２０のスイッチング動作毎に出力コンデンサ６１に流れる電流による発熱損失を低減することができる。また、この電力変換装置によれば、発熱損失を低減することができ、小型化が可能である。
【実施例７】
【００６０】
本発明の実施例７に係る電力変換装置は、実施例６に係る電力変換装置において、カスコード素子２０の電力用半導体スイッチング素子２１のベース電極につながる電力用半導体スイッチング素子駆動回路６０を、同期整流により制御されたＤＣ／ＤＣコンバータ６２により構成したものである。
【００６１】
ＤＣ／ＤＣコンバータ６２は、図１に示すように、ＭＯＳＦＥＴ６２１、ＭＯＳＦＥＴ６２２、一方の端子がＭＯＳＦＥＴ６２１のソース電極およびＭＯＳＦＥＴ６２２のドレイン電極に接続されるとともに、他方の端子が出力コンデンサ６１およびベース抵抗５１に接続された直流リアクトル６２３、ならびに、ＭＯＳＦＥＴ６２１およびＭＯＳＦＥＴ６２２に制御信号ＳＷ１およびＳＷ２をそれぞれ供給する制御回路６２４から構成されている。
【００６２】
次に、上記のように構成される本発明の実施例７に係る電力変換装置の動作を、電力用半導体スイッチング素子駆動回路６０のＤＣ／ＤＣコンバータ６２の動作を中心に説明する。ＤＣ／ＤＣコンバータ６２は、入力コンデンサ６３および電源６４から出力される直流電圧を所定の直流電圧に変換する機能を有している。
【００６３】
制御回路６２４は、高速でオン／オフする制御信号ＳＷ１およびＳＷ２を出力する。制御信号ＳＷ１はＭＯＳＦＥＴ６２１へ、制御信号ＳＷ２はＭＯＳＦＥＴ６２２へそれぞれ供給される。図４に示すように、ＭＯＳＦＥＴ６２１および６２２は、制御信号ＳＷ１およびＳＷ２に応じて交互にオンとなる。上下短絡を防止するために、ＭＯＳＦＥＴ６２１とＭＯＳＦＥＴ６２２とが同時にオンとなる期間はなく、何れか片方のみがオンとなる。なお、他方がオンする前にはＭＯＳＦＥＴ６２１とＭＯＳＦＥＴ６２２とが同時にオフとなる期間（デッドタイム）がある。
【００６４】
カスコード素子２０のＭＯＳＦＥＴ２２がオンしている場合のＤＣ／ＤＣコンバータ６２の動作を説明する。電源６４の電圧（例えば１０Ｖ）をＤＣ／ＤＣコンバータ６２により２Ｖ（実施例１参照）以下に変換する場合、ＭＯＳＦＥＴ６２１がオンになると、ＭＯＳＦＥＴ６２１のドレイン電極からソース電極→直流リアクトル６２３→ベース抵抗５１→電力用半導体スイッチング素子２１のベース電極という経路で電流が流れる。これにより、直流リアクトル６２３に直流起電力が蓄積される。ＭＯＳＦＥＴ６２１のオン期間が短いほど直流リアクトル６２３に蓄積される直流電力は小さくなり、出力コンデンサ６１に充電される電圧も小さくなる。
【００６５】
次に、ＭＯＳＦＥＴ６２１がオフになると、ＭＯＳＦＥＴ６２２のソース電極からドレイン電極→直流リアクトル６３３→ベース抵抗５１→電力用半導体スイッチング素子２１のベース電極という経路で電流が流れる。このとき出力コンデンサ６１に充電される電圧は、直流リアクトル６２３に蓄積された直流電力による起電力分のみである。したがって、電源６４の電圧より出力コンデンサ６１に発生する電圧が小さくなり、降圧される。
【００６６】
ここで、ＭＯＳＦＥＴ６２１がオフの期間、ＭＯＳＦＥＴ６２２をオンすることにより、発熱損失の大きいＭＯＳＦＥＴ６２２の内臓ダイオードに電流を流さず、図５に示すように、ＭＯＳＦＥＴ同期整流となり、発熱損失を低減することができる。
【００６７】
一方、カスコード素子２０のＭＯＳＦＥＴ２２がオフしている場合、カスコード素子２０の電力用半導体スイッチング素子２１にベース電流が流れない。よって、ＤＣ／ＤＣコンバータ６２の制御回路６２４は制御信号ＳＷ１およびＳＷ２を出力するが、ＭＯＳＦＥＴ６２１および６２２には電流は流れず、電流による発熱損失は発生しない。その結果、電力用半導体スイッチング素子駆動回路６０の発熱損失を低減することができる。
【００６８】
以上説明したように、上記のように構成される実施例７に係る電力変換装置によれば、ＤＣ／ＤＣコンバータ６２のスイッチング動作毎のＭＯＳＦＥＴ６２２の内蔵ダイオードに流れる電流による発熱損失を低減することができる。また、この電力変換装置によれば、発熱損失を低減することができ、小型化が可能である。
【実施例８】
【００６９】
本発明の実施例８に係る電力変換装置は、実施例７に係る電力変換装置において、カスコード素子２０のＭＯＳＦＥＴ２２のゲート電極につながるＭＯＳＦＥＴ駆動回路７０を、負極端子１１から正極端子１０に電流が流れるときに、ＭＯＳＦＥＴ２２をオフするように制御する制御回路７１によって構成したものである。
【００７０】
次に、上記のように構成される本発明の実施例８に係る電力変換装置の動作を、ＭＯＳＦＥＴ駆動回路７０の制御回路７１の動作を中心に説明する。制御回路７１は、カスコード素子２０のＭＯＳＦＥＴ２２をオン・オフさせる機能を有し、実施例１に係る電力変換装置の動作と同様に、正極端子１０から負極端子１１との間に流れる電流を遮断することができる。
【００７１】
ＭＯＳＦＥＴ駆動回路７０の制御回路７１は、カスコード素子２０のＭＯＳＦＥＴ２２を動作させるために、高速でオン／オフする制御信号を生成し、ゲート抵抗５２を経由してＭＯＳＦＥＴ２２のゲート電極に送る。正極端子１０から負極端子１１に電流が流れる場合を「正」、負極端子１１から正極端子１０へ電流が流れる場合を「負」とし、例えば図６（ａ）に示すような電流が電力変換装置に流れた場合、従来のＭＯＳＦＥＴ駆動回路７０の制御回路７１は、図６（ｂ）に示すように動作する。
【００７２】
負極端子１１から正極端子１０へ電流が流れる場合は、高速ダイオード３０を通って電流が流れる。しかしながら、カスコード素子２０のＭＯＳＦＥＴ２２がオンするので、カスコード素子２０の電力用半導体スイッチング素子２１のベース電極にベース電流が流れてしまう。ここで、図６（ｃ）に示すように、ＯＦＦ期間を設けるように制御回路７１を動作させることにより、カスコード素子２０の電力用半導体スイッチング素子２１のベース電流を流さないようにすることができる。
【００７３】
電力用半導体スイッチング素子２１のベース電流が流れないことにより、電力用半導体スイッチング素子駆動回路６０のＤＣ／ＤＣコンバータ６２に流れる電流による発熱損失を低減することができる。また、ベース抵抗５１に流れる電流による発熱損失を低減することができる。さらに、電力用半導体スイッチング素子２１に流れるベース電流による発熱損失を低減することができる。その結果、電力用半導体スイッチング素子駆動回路６０の発熱損失を低減することができる。
【００７４】
以上説明したように、上記のように構成される実施例８に係る電力変換装置によれば、電力用半導体スイッチング素子駆動回路６０のＤＣ／ＤＣコンバータ６２に流れる電流による発熱損失を低減することができる。また、この電力変換装置によれば、カスコード素子２０の電力用半導体スイッチング素子２１に流れるベース電流による発熱損失を低減することができる。さらに、この電力変換装置によれば、発熱損失を低減することができ、小型化が可能である。
【産業上の利用可能性】
【００７５】
本発明に係る電力変換装置は、高電圧、大電力領域において低損失が要求される装置、例えば産業用インバータ、汎用インバータ、無停電電源装置等に利用可能である。
【図面の簡単な説明】
【００７６】
【図１】本発明の実施例１に係る電力変換装置の構成を示す回路図である。
【図２】本発明の実施例１に係る電力変換装置の他の構成を示す回路図である。
【図３】本発明の実施例１に係る電力変換装置で使用されるＤＣ／ＤＣコンバータの他の構成を示す回路図である。
【図４】本発明の実施例７に係る電力変換装置の電力用半導体スイッチング素子駆動回路で使用されるＭＯＳＦＥＴの制御信号の供給タイミングを示すタイミングチャートである。
【図５】本発明の実施例７に係る電力変換装置の電力用半導体スイッチング素子駆動回路に使用されるＭＯＳＦＥＴの電流−電圧特性の一例を示す図である。
【図６】本発明の実施例８に係る電力変換装置の出力電流およびＭＯＳＦＥＴのゲート電圧波形の一例を示す図である。
【図７】従来の電力変換装置を説明するための図である。
【符号の説明】
【００７７】
１０ 正極端子
１１ 負極端子
２０ カスコード素子
２１ 電力用半導体スイッチング素子
２２ ＭＯＳＦＥＴ
３０ 高速ダイオード
５１ ベース抵抗
５２ ゲート抵抗
６０ 電力用半導体スイッチング素子駆動回路
６１ 出力コンデンサ
６２ ＤＣ／ＤＣコンバータ
６３ 入力コンデンサ
６４ 電源
７０ ＭＯＳＦＥＴ駆動回路
７１ 制御回路
７３ 入力コンデンサ
７４ 電源
６２１、６２２ ＭＯＳＦＥＴ
６２３ 直流リアクトル
６２４ 制御回路
６２５ ダイオード
【特許請求の範囲】
【請求項１】
主電極の一方が正極端子に接続された電力用半導体スイッチング素子および該電力用半導体スイッチング素子の主電極の他方と負極端子との間に接続されたＭＯＳＦＥＴを備えたカスコード素子と、
前記正極端子にカソード電極が接続され、前記負極端子にアノード電極が接続された高速ダイオードと、
前記電力用半導体スイッチング素子の制御端子と前記負極端子との間に接続され、前記制御端子と前記負極端子と間を所定値以下の電位差に制御する電力用半導体スイッチング素子駆動回路と、
前記ＭＯＳＦＥＴの制御端子と前記負極端子との間に接続されて該ＭＯＳＦＥＴを制御するＭＯＳＦＥＴ駆動回路と、
を備えたことを特徴とする電力変換装置。
【請求項２】
前記電力用半導体スイッチング素子は、バイポーラトランジスタ、バイポーラモード静電誘導トランジスタ（ＢＳＩＴ：Bipolar mode Static Induction Transistor）またはＧＴＢＴ（Grounded-Trench-MOS structure assisted Bipolar-mode FET）から成ることを特徴とする請求項１記載の電力変換装置。
【請求項３】
前記高速ダイオードは、ユニポーラダイオードから成ることを特徴とする請求項１または請求項２記載の電力変換装置。
【請求項４】
前記ユニポーラダイオードは、ショットキーバリアダイオードまたはジャンクションバリアショットキーダイオードから成ることを特徴とする請求項３記載の電力変換装置。
【請求項５】
前記電力用半導体スイッチング素子は、ワイドギャップ半導体により構成されていることを特徴とする請求項１乃至請求項４のいずれか１項記載の電力変換装置。
【請求項６】
前記高速ダイオードは、ワイドギャップ半導体により構成されていることを特徴とする請求項１乃至請求項５のいずれか１項記載の電力変換装置。
【請求項７】
前記ワイドギャップ半導体は、ＳｉＣ（シリコンカーバイド）、ＧａＮ（ガリウムナイトライド）またはダイアモンドから成ることを特徴とする請求項５または請求項６記載の電力変換装置。
【請求項８】
電力用半導体スイッチング素子駆動回路は、
前記電力用半導体スイッチング素子の制御端子に接続された抵抗と前記負極端子との間に接続された導電性高分子により構成された出力コンデンサと、
前記出力コンデンサに並列に接続されたＤＣ／ＤＣコンバータと、
前記ＤＣ／ＤＣコンバータに並列に接続された入力コンデンサと、
前記入力コンデンサと並列に接続された電源と、
を備えたことを特徴とする請求項１乃至請求項７のいずれか１項記載の電力変換装置。
【請求項９】
前記ＤＣ／ＤＣコンバータは、同期整流により制御されることを特徴とする請求項８記載の電力変換装置。
【請求項１０】
前記ＭＯＳＦＥＴ駆動回路は、前記負極端子から前記正極端子に電流が流れるとき、前記ＭＯＳＦＥＴをオフするように制御されることを特徴とする請求項８または請求項９記載の電力変換装置。
【請求項１】
主電極の一方が正極端子に接続された電力用半導体スイッチング素子および該電力用半導体スイッチング素子の主電極の他方と負極端子との間に接続されたＭＯＳＦＥＴを備えたカスコード素子と、
前記正極端子にカソード電極が接続され、前記負極端子にアノード電極が接続された高速ダイオードと、
前記電力用半導体スイッチング素子の制御端子と前記負極端子との間に接続され、前記制御端子と前記負極端子と間を所定値以下の電位差に制御する電力用半導体スイッチング素子駆動回路と、
前記ＭＯＳＦＥＴの制御端子と前記負極端子との間に接続されて該ＭＯＳＦＥＴを制御するＭＯＳＦＥＴ駆動回路と、
を備えたことを特徴とする電力変換装置。
【請求項２】
前記電力用半導体スイッチング素子は、バイポーラトランジスタ、バイポーラモード静電誘導トランジスタ（ＢＳＩＴ：Bipolar mode Static Induction Transistor）またはＧＴＢＴ（Grounded-Trench-MOS structure assisted Bipolar-mode FET）から成ることを特徴とする請求項１記載の電力変換装置。
【請求項３】
前記高速ダイオードは、ユニポーラダイオードから成ることを特徴とする請求項１または請求項２記載の電力変換装置。
【請求項４】
前記ユニポーラダイオードは、ショットキーバリアダイオードまたはジャンクションバリアショットキーダイオードから成ることを特徴とする請求項３記載の電力変換装置。
【請求項５】
前記電力用半導体スイッチング素子は、ワイドギャップ半導体により構成されていることを特徴とする請求項１乃至請求項４のいずれか１項記載の電力変換装置。
【請求項６】
前記高速ダイオードは、ワイドギャップ半導体により構成されていることを特徴とする請求項１乃至請求項５のいずれか１項記載の電力変換装置。
【請求項７】
前記ワイドギャップ半導体は、ＳｉＣ（シリコンカーバイド）、ＧａＮ（ガリウムナイトライド）またはダイアモンドから成ることを特徴とする請求項５または請求項６記載の電力変換装置。
【請求項８】
電力用半導体スイッチング素子駆動回路は、
前記電力用半導体スイッチング素子の制御端子に接続された抵抗と前記負極端子との間に接続された導電性高分子により構成された出力コンデンサと、
前記出力コンデンサに並列に接続されたＤＣ／ＤＣコンバータと、
前記ＤＣ／ＤＣコンバータに並列に接続された入力コンデンサと、
前記入力コンデンサと並列に接続された電源と、
を備えたことを特徴とする請求項１乃至請求項７のいずれか１項記載の電力変換装置。
【請求項９】
前記ＤＣ／ＤＣコンバータは、同期整流により制御されることを特徴とする請求項８記載の電力変換装置。
【請求項１０】
前記ＭＯＳＦＥＴ駆動回路は、前記負極端子から前記正極端子に電流が流れるとき、前記ＭＯＳＦＥＴをオフするように制御されることを特徴とする請求項８または請求項９記載の電力変換装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００７−８２３５１（Ｐ２００７−８２３５１Ａ）
【公開日】平成１９年３月２９日（２００７．３．２９）
【国際特許分類】
【出願番号】特願２００５−２６８６４２（Ｐ２００５−２６８６４２）
【出願日】平成１７年９月１５日（２００５．９．１５）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成１９年３月２９日（２００７．３．２９）
【国際特許分類】
【出願日】平成１７年９月１５日（２００５．９．１５）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]