電子回路の駆動方法
【課題】駆動トランジスタのゲートの電位を所期値に設定するための時間を短縮する。
【解決手段】データ書込期間Ｐ1においては駆動トランジスタＴdrのゲートと容量素子Ｃaの電極Ｅa1とにデータ線１４から電位Ｖdataが供給され、これによって電位Ｖdataに応じた電圧が容量素子Ｃaに保持される。補償期間Ｐ2においては駆動トランジスタＴdrのゲートがそのドレインと容量素子Ｃbの電極Ｅb1とに接続され、これによって駆動トランジスタＴdrの閾値電圧Ｖthに応じた電圧が容量素子Ｃbに保持される。駆動期間Ｐ3においては容量素子Ｃaの電極Ｅa2と容量素子Ｃbの電極Ｅb1とがトランジスタＴr1によって電気的に接続される。これによって駆動トランジスタＴdrのゲートは電位Ｖdataと閾値電圧Ｖthとに応じた電位に設定され、電気光学素子Ｅはこの設定後の電位に応じた階調に駆動される。
【解決手段】データ書込期間Ｐ1においては駆動トランジスタＴdrのゲートと容量素子Ｃaの電極Ｅa1とにデータ線１４から電位Ｖdataが供給され、これによって電位Ｖdataに応じた電圧が容量素子Ｃaに保持される。補償期間Ｐ2においては駆動トランジスタＴdrのゲートがそのドレインと容量素子Ｃbの電極Ｅb1とに接続され、これによって駆動トランジスタＴdrの閾値電圧Ｖthに応じた電圧が容量素子Ｃbに保持される。駆動期間Ｐ3においては容量素子Ｃaの電極Ｅa2と容量素子Ｃbの電極Ｅb1とがトランジスタＴr1によって電気的に接続される。これによって駆動トランジスタＴdrのゲートは電位Ｖdataと閾値電圧Ｖthとに応じた電位に設定され、電気光学素子Ｅはこの設定後の電位に応じた階調に駆動される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機発光ダイオード（以下「ＯＬＥＤ（Organic Light Emitting Diode）」という）素子、液晶素子、電気泳動素子、エレクトロクロミック（Electrochromic）素子、電子放出素子、抵抗素子またはセンサ素子など各種の被駆動素子の挙動を制御する技術に関する。
【背景技術】
【０００２】
この種の被駆動素子を駆動する電圧または電流の生成のためにトランジスタ（以下「駆動トランジスタ」という）を利用した電子装置が従来から提案されている。例えば、被駆動素子としてＯＬＥＤ素子を採用した発光装置においては、各ＯＬＥＤ素子に供給される電流の電流値が、そのＯＬＥＤ素子に対応して配置された駆動トランジスタによって制御される。しかしながら、この構成においては、駆動トランジスタの特性（特に閾値電圧）の誤差に起因して各被駆動素子の駆動状態（例えば階調や輝度）にバラツキが発生するという問題がある。この問題を解決するために、特許文献１には、駆動トランジスタの閾値電圧の誤差を補償する構成が開示されている。
【０００３】
図１４は、特許文献１に開示された構成を示す回路図である。この構成においては、第１に、トランジスタＴrAを介して駆動トランジスタＴdrをダイオード接続し、これによって駆動トランジスタＴdrのゲートをその閾値電圧Ｖthに応じた電位（Ｖdd−Ｖth）に設定する。第２に、トランジスタＴrBを介してデータ線Ｌと容量素子Ｃの電極ａとを電気的に接続することで、電極ａの電位（駆動トランジスタＴdrのゲートの電位）をデータ線Ｌの電位Ｖdataに応じて変化させる。以上の動作によって、駆動トランジスタＴdrのゲートの電位は電極ａの電位の変化量に応じたレベルだけ変動し、この変動後の電位に応じた電流Ｉel（閾値電圧Ｖthに依存しない電流）の供給によって被駆動素子Ｅが駆動される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−９９７７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
各被駆動素子の高精細化や大画面化の実現のためには、駆動トランジスタＴdrのゲートを閾値電圧Ｖthに応じた電位（Ｖdd−Ｖth）に設定する動作やこれを電位Ｖdataに応じて変動させるための時間をより短縮する駆動方法や駆動回路が望まれる。本発明のひとつの形態は、例えば、駆動トランジスタのゲートの電位を所期値に設定する時間をより短縮するために有効である。
【課題を解決するための手段】
【０００６】
本発明のひとつの形態に係る電子回路（例えば図２の単位回路Ｕ）は、制御端子（ゲート）と第１端子（ソースおよびドレインの一方）と第２端子（ソースおよびドレインの他方）とを備えるとともに制御端子の電位に応じて第１端子と第２端子との導通状態が変化する駆動トランジスタ（例えば図２の駆動トランジスタＴdr）と、駆動トランジスタの導通状態に応じた電圧レベルを有する駆動電圧および駆動トランジスタの導通状態に応じた電流レベルを有する駆動電流（例えば図２の駆動電流Ｉel）の少なくとも一方が供給される被駆動素子（例えば図２の電気光学素子Ｅ）と、第１電極（例えば図２の電極Ｅa1）と第２電極（例えば図２の電極Ｅa2）とを備えるとともに第１電極が制御端子に電気的に接続された第１容量素子（例えば図２の容量素子Ｃa）と、第３電極（例えば図２の電極Ｅb1）と第４電極（例えば図２の電極Ｅb2）とを備えるとともに駆動トランジスタの閾値電圧に応じた電荷を電圧を保持する第２容量素子（例えば図２の容量素子Ｃb）と、第２電極と第３電極との電気的な接続を制御する第１スイッチング素子（例えば図２のトランジスタＴr1）とを具備する。
【０００７】
以上の構成においては、例えば、データ線にデータ電位が供給される書込期間の少なくとも一部において制御端子と第１電極とにデータ電位が供給され、書込期間の経過後の駆動期間にて第２電極と第３電極とが第１スイッチング素子を介して電気的に接続される。この構成によれば、駆動トランジスタの制御端子がデータ線のデータ電位とその閾値電圧とに応じた電位に設定されるから、駆動トランジスタの閾値電圧の誤差を補償したうえで被駆動素子を駆動することができる。また、電子回路にデータ線からデータ電位を取り込む書込期間においてデータ電位に応じた電位が制御端子に供給されるから、書込期間において、駆動トランジスタの状態を駆動期間での動作点（導通状態）に近づけることができる。したがって、駆動トランジスタの制御端子をデータ電位と閾値電圧とに応じた電位に設定するための時間を短縮することが可能である。
【０００８】
本発明の好適な態様においては、第２電極と所定の電位（例えば図２において電源電位Ｖddが供給される電源線１７）との電気的な接続を制御する第３スイッチング素子（例えば図２のトランジスタＴr3）が設置される。この態様によれば、第１容量素子の第１電極にデータ電位が供給される書込期間において第２電極が所定の電位に維持されるから、データ電位に応じた電圧を第１容量素子に正確に保持させることができる。
【０００９】
より具体的な態様においては、制御端子と第１端子との電気的な接続を制御する第４スイッチング素子（例えば図２のトランジスタＴr4）と、制御端子と第３電極との電気的な接続を制御する第５スイッチング素子（例えば図２のトランジスタＴr5）とが設置される。この構成のもとでは、例えば、書込期間の経過後の補償期間の少なくとも一部において制御端子と第１端子とが第４スイッチング素子を介して接続されるとともに、制御端子と第３電極とが第５スイッチング素子を介して接続される。これによって駆動トランジスタの閾値電圧に応じた電荷（電圧）を確実に第２容量素子に保持させることができる。
【００１０】
本発明のひとつの態様に係る電子装置は、以上に説明した何れかの態様に係る単位回路を具備する。すなわち、この電子装置は、複数のデータ線（例えば図１のデータ線１４）と、以上の各態様に係る複数の単位回路とを具備する。この態様に係る電子装置の典型例は、電気エネルギの付与によって輝度や透過率といった光学的な性状が変化する電気光学素子を被駆動素子として採用した電気光学装置（例えば発光素子を電気光学素子として採用した発光装置）である。
【００１１】
本発明に係る電子装置は各種の電子機器に利用される。この電子機器の典型例は、本発明の電子装置を表示装置として利用した機器である。この種の電子機器としては、パーソナルコンピュータや携帯電話機などがある。もっとも、本発明に係る電子装置の用途は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成するための露光装置（露光ヘッド）、液晶装置の背面側に配置されてこれを照明する装置（バックライト）、あるいは、スキャナなどの画像読取装置に搭載されて原稿を照明する装置など各種の照明装置など、様々な用途に本発明の電子装置を適用することができる。
【００１２】
本発明の別の形態は、以上に説明した各形態に係る電子回路を駆動する方法である。この駆動方法は、制御端子（ゲート）と第１端子（ソースおよびドレインの一方）と第２端子（ソースおよびドレインの他方）とを備えるとともに制御端子の電位に応じて第１端子と第２端子との導通状態が変化する駆動トランジスタ（例えば図２の駆動トランジスタＴdr）を含み、被駆動素子（例えば図２の電気光学素子Ｅ）を駆動するための電子回路を駆動する方法であり、書込期間において、制御端子にデータ電位（例えば図４の電位「Ｖdd−Ｖdata」）を供給することによって制御端子の電位を第１の電位（例えば電位「Ｖdd−Ｖdata」）に設定し、駆動期間において、制御端子の電位を第１の電位から駆動トランジスタの閾値電圧に応じて変化させることによって第２の電位（例えば図６の電位「Ｖdd−Ｖdata−Ｖth」）に設定し、第２の電位に応じた電圧レベルを有する駆動電圧および第２の電位に応じた電流レベルを有する駆動電流の少なくとも一方を被駆動素子に供給する。この方法によれば、制御端子に対するデータ電位の供給によって書込期間にて駆動トランジスタの状態を駆動期間での動作点（導通状態）に近づけることができる。したがって、駆動トランジスタの制御端子をデータ電位と閾値電圧とに応じた電位に設定するための時間を短縮することが可能である。
【００１３】
本発明の駆動方法の好適な態様において、電子回路は、第１電極（例えば図２の電極Ｅa1）と第２電極（例えば図２の電極Ｅa2）とを備えるとともに第１電極が制御端子に電気的に接続された第１容量素子（例えば図２の容量素子Ｃa）を含み、書込期間において、制御端子と第１電極とにデータ電位を供給することでデータ電位に応じた電荷を第１容量素子に保持させる。この態様によれば、データ電位に応じた電荷を第１容量素子に保持させる動作と並行して制御端子にデータ電位が供給されるから、各々が別個の期間にて実行される構成と比較して、制御端子の電位を所期値に設定するための時間をいっそう短縮することができる。
【００１４】
さらに好適な態様において、電子回路は、第３電極（例えば図２の電極Ｅb1）と第４電極（例えば図２の電極Ｅb2）とを備える第２容量素子（例えば図２の容量素子Ｃb）を含み、書込期間の経過後の補償期間において、駆動トランジスタの閾値電圧に応じた電荷を第２容量素子に保持させ、補償期間の経過後の駆動期間において、第２電極と第３電極とを電気的に接続することによって、制御端子の電位をデータ電位および閾値電圧に応じた第２の電位に設定する。この態様によれば、制御端子がデータ電位および閾値電圧に応じた第２の電位に設定されるから、閾値電圧の誤差を補償することが可能である。
【００１５】
より具体的な態様では、補償期間の少なくとも一部において、制御端子を第１端子と第３電極とに電気的に接続することによって、閾値電圧に応じた電荷を第２容量素子に保持させる。この態様によれば、閾値電圧に応じた電荷を簡易な構成によって確実に第２容量素子に保持させることができる。
【００１６】
第１の態様においては、書込期間の少なくとも一部において、第２電極が、所定の電位が供給される給電線（例えば図２の電源線１７）に電気的に接続される。この態様によれば、第１容量素子の第１電極にデータ電位が供給される書込期間において第２電極が所定の電位に維持されるから、データ電位に応じた電圧を第１容量素子に正確に保持させることができる。この態様の具体例は第１実施形態として後述される。
また、第２の態様においては、書込期間の開始前の初期化期間において、第２電極に所定の電位（例えば図９の電位Ｖref）が供給され、書込期間の少なくとも一部において、第２電極がフローティング状態とされる（図１０参照）。この態様によれば、書込期間が開始される時点において第２電極の電位が所定値（電位Ｖref）に設定されるから、データ電位に応じた電圧を第１容量素子に正確に保持させることができる。なお、この態様の具体例は第２実施形態として後述される。
以上に例示した第１および第２の態様においては、書込期間の経過後であって駆動期間の開始前に、第２電極をフローティング状態とすることが望ましい（例えば図５参照）。この態様によれば、書込期間にて第１容量素子に保持された電圧がその経過後にも維持されるから、駆動期間において被駆動素子を所期の状態（例えば階調）に駆動することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１実施形態に係る電子装置の構成を示すブロック図である。
【図２】ひとつの単位回路の構成を示す回路図である。
【図３】電子装置の動作を説明するためのタイミングチャートである。
【図４】データ書込期間における単位回路の様子を示す回路図である。
【図５】補償期間における単位回路の様子を示す回路図である。
【図６】駆動期間における単位回路の様子を示す回路図である。
【図７】本発明の第２実施形態に係るひとつの単位回路の構成を示す回路図である。
【図８】電子装置の動作を説明するためのタイミングチャートである。
【図９】初期化期間における単位回路の様子を示す回路図である。
【図１０】データ書込期間における単位回路の様子を示す回路図である。
【図１１】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１２】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１３】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１４】従来の電子装置の構成を示す回路図である。
【発明を実施するための形態】
【００１８】
＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る電子装置の構成を示すブロック図である。同図に例示された電子装置Ｄは、画像を表示する手段として各種の電子機器に搭載される電気光学装置（発光装置）であり、複数の単位回路（画素回路）Ｕが面状に配列された素子アレイ部１０と、各単位回路Ｕを駆動するための走査線駆動回路２２およびデータ線駆動回路２４とを含む。なお、走査線駆動回路２２およびデータ線駆動回路２４は、素子アレイ部１０とともに基板上に形成されたトランジスタによって構成されてもよいしＩＣチップの形態で実装されてもよい。
【００１９】
図１に示すように、素子アレイ部１０には、Ｘ方向に延在するｍ本の走査線１２と、Ｘ方向に直交するＹ方向に延在するｎ本のデータ線１４とが形成される（ｍおよびｎはともに自然数）。各単位回路Ｕは、走査線１２とデータ線１４との交差に対応する各位置に配置される。したがって、これらの単位回路Ｕは縦ｍ行×横ｎ列のマトリクス状に配列する。各単位回路Ｕには、走査線１２と対をなしてＸ方向に延在する電源線１７を介して高位側の電源電位Ｖddが供給される。
【００２０】
走査線駆動回路２２は、複数の走査線１２の各々を順番に選択するための回路である。データ線駆動回路２４は、走査線駆動回路２２が選択する走査線１２に接続された１行分（ｎ個）の単位回路Ｕの各々に対応するデータ信号Ｘ［1］〜Ｘ［n］を生成して各データ線１４に出力する。第ｉ行（ｉは１≦ｉ≦ｍを満たす整数）の走査線１２が選択される期間（後述するデータ書込期間Ｐ1）にて第ｊ列目（ｊは１≦ｊ≦ｎを満たす整数）のデータ線１４に供給されるデータ信号Ｘ［j］は、第ｉ行に属する第ｊ列目の単位回路Ｕに指定された階調に応じた電位（Ｖdd−Ｖdata）となる。各単位回路Ｕの階調は、外部から供給される階調データによって指定される。
【００２１】
次に、図２を参照して、各単位回路Ｕの具体的な構成を説明する。同図においては、第ｉ行の第ｊ列目に位置するひとつの単位回路Ｕのみが図示されているが、その他の単位回路Ｕも同様の構成である。同図に示すように、単位回路Ｕは、電源線１７と接地線（接地電位Ｇnd）との間に介在する電気光学素子Ｅを含む。電気光学素子Ｅは、これに供給される駆動電流Ｉelに応じた階調（輝度）となる電流駆動型の被駆動素子である。本実施形態における電気光学素子Ｅは、有機ＥＬ（ElectroLuminescent）材料からなる発光層を陽極と陰極との間に介在させたＯＬＥＤ素子（発光素子）である。電気光学素子Ｅの陰極は接地（Ｇnd）される。
【００２２】
図２に示すように、図１において便宜的に１本の配線として図示された走査線１２は、実際には４本の配線（第１制御線１２１・第２制御線１２２・第３制御線１２３および第４制御線１２４）を含む。各配線には走査線駆動回路２２から所定の信号が供給される。さらに詳述すると、第ｉ行目の走査線１２を構成する第１制御線１２１には第１制御信号Ｙa［i］が供給される。同様に、第２制御線１２２には第２制御信号Ｙb［i］が供給され、第３制御線１２３には第３制御信号Ｙc［i］が供給され、第４制御線１２４には第４制御信号Ｙd［i］が供給される。なお、各信号の具体的な波形やこれに応じた単位回路Ｕの動作については後述する。
【００２３】
図２に示すように、電源線１７から電気光学素子Ｅの陽極に至る経路上にはｐチャネル型の駆動トランジスタＴdrが介挿される。駆動トランジスタＴdrのソース（Ｓ）は電源線１７に接続される。この駆動トランジスタＴdrは、ソースとドレイン（Ｄ）との導通状態（ソース−ドレイン間の抵抗値）がゲートの電位（以下「ゲート電位」という）Ｖgに応じて変化することで当該ゲート電位Ｖgに応じた駆動電流Ｉelを生成する手段である。すなわち、電気光学素子Ｅは、駆動トランジスタＴdrの導通状態に応じて駆動される。なお、本実施形態においては、駆動電流Ｉelが駆動トランジスタＴdrから電気光学素子Ｅに流れている期間における電位の高低に基づいて、駆動トランジスタＴdrのうち電気光学素子Ｅ側の第１端子および駆動トランジスタＴdrの電源線１７側の第２端子をそれぞれドレインおよびソースと便宜的に定義している。例えば駆動電流Ｉelが流れる方向とは逆方向の電流（逆バイアス電流）が駆動トランジスタＴdrに流れる期間においては、駆動トランジスタＴdrのソースとドレインとが逆転することになる。
【００２４】
駆動トランジスタＴdrのドレインと電気光学素子Ｅの陽極との間には両者の電気的な接続を制御するｎチャネル型のトランジスタ（以下「発光制御トランジスタ」という）Ｔelが介在する。この発光制御トランジスタＴelのゲートは第４制御線１２４に接続される。したがって、第４制御信号Ｙd［i］がハイレベルに遷移すると発光制御トランジスタＴelがオン状態に変化して電気光学素子Ｅに対する駆動電流Ｉelの供給が可能となる。これに対し、第４制御信号Ｙd［i］がローレベルである場合には発光制御トランジスタＴelがオフ状態を維持するから、駆動電流Ｉelの経路が遮断されて電気光学素子Ｅは消灯する。
【００２５】
図２に示すように、本実施形態の単位回路Ｕは、２個の容量素子（Ｃa・Ｃb）と、ｎチャネル型の５個のトランジスタ（Ｔr1・Ｔr2・Ｔr3・Ｔr4・Ｔr5）とを含む。容量素子Ｃaは、電極Ｅa1と電極Ｅa2との間隙に誘電体が介挿された素子である。同様に、容量素子Ｃbは、電極Ｅb1と電極Ｅb2との間隙に誘電体が介挿された素子である。容量素子Ｃaの電極Ｅa1は駆動トランジスタＴdrのゲートに接続される。容量素子Ｃbの電極Ｅb2は電源線１７に接続される。トランジスタＴr1は、容量素子Ｃaの電極Ｅa2と容量素子Ｃbの電極Ｅb1との間に介在して両者の電気的な接続（導通／非導通）を制御するスイッチング素子である。トランジスタＴr1のゲートは第３制御線１２３に接続される。
【００２６】
トランジスタＴr2は、容量素子Ｃaの電極Ｅa1（駆動トランジスタＴdrのゲート）とデータ線１４との間に介在して両者の電気的な接続を制御するスイッチング素子である。また、トランジスタＴr3は、容量素子Ｃaの電極Ｅa2と電源線１７（駆動トランジスタＴdrのソース）との間に介在して両者の電気的な接続を制御するスイッチング素子である。トランジスタＴr2およびトランジスタＴr3の各々のゲートは第１制御線１２１に接続される。
【００２７】
トランジスタＴr4は、駆動トランジスタＴdrのゲートとドレインとの間に介在して両者の電気的な接続を制御するスイッチング素子である。このトランジスタＴr4がオン状態に遷移すると駆動トランジスタＴdrはダイオード接続される。トランジスタＴr5は、駆動トランジスタＴdrのゲートと容量素子Ｃbの電極Ｅb1との間に介在して両者の電気的な接続を制御するスイッチング素子である。トランジスタＴr4およびトランジスタＴr5の各々のゲートは第２制御線１２２に接続される。
【００２８】
次に、図３を参照して、電子装置Ｄで利用される各信号の具体的な波形を説明する。同図に示すように、第１制御信号Ｙa［1］〜Ｙa［m］は各フレーム期間Ｆ内の所定の期間（以下「データ書込期間」という）Ｐ1ごとに順番にハイレベルとなる信号である。すなわち、第１制御信号Ｙa［i］は、ひとつのフレーム期間Ｆのうち第ｉ番目のデータ書込期間Ｐ1にてハイレベルを維持するとともにそれ以外の期間にてローレベルを維持する。第１制御信号Ｙa［i］のハイレベルへの遷移は第ｉ行の選択を意味する。
【００２９】
図３に示すように、第２制御信号Ｙb［i］は、第１制御信号Ｙa［i］がハイレベルとなるデータ書込期間Ｐ1の経過後の所定の期間（以下「補償期間」という）Ｐ2にてハイレベルとなり、それ以外の期間にてローレベルを維持する。また、第３制御信号Ｙc［i］は、第２制御信号Ｙb［i］がハイレベルとなる補償期間Ｐ2の経過後から次に第１制御信号Ｙa［i］がハイレベルとなるデータ書込期間Ｐ1の開始前までの所定の期間（以下「駆動期間」という）Ｐ3にてハイレベルとなり、それ以外の期間にてローレベルを維持する。第４制御信号Ｙd［i］は、第３制御信号Ｙc［i］がハイレベルとなる駆動期間Ｐ3にてハイレベルとなり、書込期間Ｐ1や補償期間Ｐ2にてローレベルを維持する。なお、図３に示すように、第３制御信号Ｙc［i］と第４制御信号Ｙd［i］とを同じ波形とすることも可能であり、その場合には発光制御トランジスタＴelのゲートが第３制御線１２３に接続されてもよい。
【００３０】
データ書込期間Ｐ1は、外部から供給される階調データによって単位回路Ｕに指定される階調に応じた電圧Ｖdataを容量素子Ｃaに保持させるための期間である。また、補償期間Ｐ2は、駆動トランジスタＴdrの閾値電圧Ｖthを容量素子Ｃbに保持させるための期間である。そして、駆動期間Ｐ3においては、容量素子Ｃaに保持された電圧Ｖdataと容量素子Ｃbに保持された閾値電圧Ｖthとに基づいて電気光学素子Ｅが駆動される。以下、図４ないし図６を参照しながら、第ｉ行に属する第ｊ列目の単位回路Ｕの動作の詳細をデータ書込期間Ｐ1と補償期間Ｐ2と駆動期間Ｐ3とに区分して説明する。
【００３１】
（a）データ書込期間Ｐ1（図４）
データ書込期間Ｐ1においては、図３に示すように、第２制御信号Ｙb［i］および第３制御信号Ｙc［i］がローレベルを維持する。したがって、図４に示すように、トランジスタＴr4およびトランジスタＴr5はオフ状態となる。また、トランジスタＴr1がオフ状態となることによって、容量素子Ｃaの電極Ｅa2と容量素子Ｃbの電極Ｅb1とは電気的に絶縁される。さらに、ローレベルの第４制御信号Ｙd［i］によって発光制御トランジスタＴelがオフ状態を維持するから、電気光学素子Ｅに対する駆動電流Ｉelの供給は遮断される。
【００３２】
また、データ書込期間Ｐ1においては、データ線１４に供給されるデータ信号Ｘ［j］の電位が「Ｖdd−Ｖdata」に設定される。一方、図３に示すように、第１制御信号Ｙa［i］がデータ書込期間Ｐ1においてハイレベルに遷移することにより、図４に示すように、トランジスタＴr2およびトランジスタＴr3はオン状態に変化する。したがって、駆動トランジスタＴdrのゲートと容量素子Ｃaの電極Ｅa1とがトランジスタＴr2を介してデータ線１４に電気的に接続される。これによって駆動トランジスタＴdrのゲートおよび容量素子Ｃaの電極Ｅa1にはデータ線１４から電位「Ｖdd−Ｖdata」が供給される。また、容量素子Ｃaの電極Ｅa2はトランジスタＴr3を介して電源線１７に接続されるから、容量素子Ｃaの電極Ｅa2には電源電位Ｖddが供給される。以上の動作によって、図４に示すように、データ書込期間Ｐ1においては電圧Ｖdataに応じた電荷が容量素子Ｃaに蓄積される（すなわち電圧Ｖdataが容量素子Ｃaに保持される）。
【００３３】
（b）補償期間Ｐ2（図５）
データ書込期間Ｐ1の経過後の補償期間Ｐ2においては、図３に示すように、第１制御信号Ｙa［i］がローレベルに遷移する。したがって、図５に示すように、トランジスタＴr2はオフ状態に変化し、これによって駆動トランジスタＴdrのゲートと容量素子Ｃaの電極Ｅa1とはデータ線１４から電気的に絶縁される。また、トランジスタＴr2とともにトランジスタＴr3もオフ状態に変化するから、容量素子Ｃaの電極Ｅa2は電源線１７から電気的に絶縁される。さらに、補償期間Ｐ2においてトランジスタＴr1はオフ状態を維持するから、電極Ｅa2はフローティング状態となる。したがって、電極Ｅa1と電極Ｅa2との電位差Ｖdataが補償期間Ｐ2においても容量素子Ｃaに保持されることになる。また、発光制御トランジスタＴelは、ローレベルの第４制御信号Ｙd［i］によって補償期間Ｐ2においてもオフ状態を維持する。以上のように発光制御トランジスタＴelがオフ状態を維持することで電気光学素子Ｅと駆動トランジスタＴdrとが電気的に絶縁されるから、データ書込期間Ｐ1や補償期間Ｐ2においては電気光学素子Ｅの誤動作（誤発光）が有効に防止される。
【００３４】
図３に示すように、第２制御信号Ｙb［i］は補償期間Ｐ2においてハイレベルに遷移する。したがって、図５に示すように、トランジスタＴr4がオン状態に変化して駆動トランジスタＴdrがダイオード接続されるとともに、トランジスタＴr5がオン状態に変化して駆動トランジスタＴdrのゲート（およびドレイン）と容量素子Ｃbの電極Ｅb1とが電気的に接続される。すなわち、電源線１７から駆動トランジスタＴdrのソースおよびドレインとトランジスタＴr4と駆動トランジスタＴdrのゲートとトランジスタＴr5とを経由して容量素子Ｃbの電極Ｅb1に到達する経路が確立される。この経路に電流が流れることによって電極Ｅb1の電位は電源電位Ｖddと駆動トランジスタＴdrの閾値電圧Ｖthとの差分値「Ｖdd−Ｖth」に収束する。電極Ｅb2は電源電位Ｖddに維持されているから、補償期間Ｐ2においては閾値電圧Ｖthに応じた電荷が容量素子Ｃbに蓄積される（すなわち閾値電圧Ｖthが容量素子Ｃbに保持される）。
【００３５】
（c）駆動期間Ｐ3（図６）
補償期間Ｐ2の経過後の駆動期間Ｐ3においては、図３に示すように、第１制御信号Ｙa［i］はローレベルを維持する。したがって、図６に示すように、トランジスタＴr2およびトランジスタＴr3は補償期間Ｐ2と同様にオフ状態を維持する。また、第２制御信号Ｙb［i］は補償期間Ｐ2においてローレベルに遷移する。したがって、トランジスタＴr4がオフ状態に変化して駆動トランジスタＴdrのダイオード接続が解除されるとともに、トランジスタＴr5がオフ状態に変化して駆動トランジスタＴdrのゲートと容量素子Ｃbの電極Ｅb1とが電気的に絶縁される。駆動トランジスタＴdrのゲートのインピーダンスは充分に高いから、容量素子Ｃaの電極Ｅa1はフローティング状態となる。
【００３６】
駆動期間Ｐ3においては、図３に示すように、第３制御信号Ｙc［i］がハイレベルに遷移する。したがって、図６に示すように、トランジスタＴr1がオン状態に変化して容量素子Ｃaの電極Ｅa2と容量素子Ｃbの電極Ｅb1とが電気的に接続される。いま、容量素子Ｃaの電極Ｅa1はフローティング状態にあるから、電極Ｅa2と電極Ｅb1とがトランジスタＴr1を介して接続されると、電極Ｅa1の電位（すなわちゲート電位Ｖg）は変動する。駆動期間Ｐ3の直前の時点で容量素子Ｃaには電圧Ｖdataが保持されるとともに容量素子Ｃbには閾値電圧Ｖthが保持されているから、駆動期間Ｐ3においてトランジスタＴr1がオン状態に遷移すると、電極Ｅa1のゲート電位Ｖgは「Ｖdd−Ｖdata−Ｖth」に変化する。
【００３７】
さらに、駆動期間Ｐ3においては第４制御信号Ｙd［i］がハイレベルに遷移して発光制御トランジスタＴelがオン状態に変化する。したがって、駆動トランジスタＴdrのゲート電位Ｖg（＝Ｖdd−Ｖdata−Ｖth）に応じた駆動電流Ｉelが電源線１７から駆動トランジスタＴdrと発光制御トランジスタＴelとを経由して電気光学素子Ｅに供給される。駆動トランジスタＴdrが飽和領域にて動作すると仮定すると、駆動電流Ｉelは以下の式（1）で表現される電流値となる。式（1）における「β」は駆動トランジスタＴdrの利得係数であり、「Ｖgs」は駆動トランジスタＴdrのゲート−ソース間の電圧である。
Ｉel＝（β／２）（Ｖgs−Ｖth）2 ……（1）
【００３８】
駆動トランジスタＴdrのソースは電源線１７に接続されているから、式（1）における電圧Ｖgsはゲート電位Ｖgと電源電位Ｖddとの差分値（Ｖgs＝Ｖdd−Ｖg）である。駆動期間Ｐ3においてゲート電位Ｖgが「Ｖdd−Ｖdata−Ｖth」に設定されることを考慮すると、式 （1）は式（2）に変形される。
Ｉel＝（β／２）｛Ｖdd−（Ｖdd−Ｖdata−Ｖth）−Ｖth｝2
＝（β／２）（Ｖdata）2 ……（2）
式（2）から理解されるように、駆動電流Ｉelは電位Ｖdataによって決定され、駆動トランジスタＴdrの閾値電圧Ｖthには依存しない。したがって、各単位回路Ｕにおける駆動トランジスタＴdrの閾値電圧Ｖthのバラツキを補償して各電気光学素子Ｅの階調（輝度）のムラを抑制することができる。
【００３９】
以上に説明したように、本実施形態においては、データ書込期間Ｐ1にて駆動トランジスタＴdrのゲートがデータ線１４に接続される。この構成によれば、データ書込期間Ｐ1において、駆動トランジスタＴdrの動作点を、駆動期間Ｐ3で電気光学素子Ｅを駆動するときの導通状態（オン状態）に近づけることができる。したがって、例えばデータ書込期間Ｐ1において駆動トランジスタＴdrのゲートに電源電位Ｖddが供給される構成と比較して、駆動期間Ｐ3にてゲート電位Ｖgを所期値（Ｖdd−Ｖdata−Ｖth）に設定するための時間長を短縮することができる。
【００４０】
なお、以上の効果を得るための構成としては、例えば、容量素子Ｃaに電圧Ｖdataを保持させるデータ書込期間Ｐ1とは別個の期間において駆動トランジスタＴdrのゲートに所定の電圧（電源電位Ｖddよりも低電位）を供給することで駆動トランジスタＴdrを導通状態に近づける構成も考えられる。しかしながら、この構成においては、データ書込期間Ｐ1や補償期間Ｐ2とは別個の期間が必要になるという問題や、駆動トランジスタＴdrのゲートに供給される所定の電位を電位「Ｖdd−Ｖdata」とは別個に生成する必要があるといった問題が生じ得る。これに対し、本実施形態においては、駆動トランジスタＴdrを導通状態に近づける動作（駆動トランジスタＴdrのゲートに電位「Ｖdd−Ｖdata」を供給する動作）がデータ書込期間Ｐ1にて実行され、さらには駆動トランジスタＴdrを導通状態に近づけるための電位として電位「Ｖdd−Ｖdata」が兼用されるから、これらの問題を解消できるという利点がある。
【００４１】
図１４に例示した構成（特許文献１）に適用される典型的な駆動方法においては、まず、駆動トランジスタＴdrのゲート電位Ｖgがその閾値電圧Ｖthに応じた電位に設定され、その設定後に駆動トランジスタＴdrのゲート電位Ｖgを電位Ｖdataに応じて変動させることで閾値電圧Ｖthの誤差が補償される。これに対し、本実施形態においては、駆動トランジスタＴdrの閾値電圧Ｖthを補償するための動作（すなわち補償期間Ｐ2において閾値電圧Ｖthを容量素子Ｃbに記憶させる動作）に先立って容量素子Ｃaに電位Ｖdataが保持される構成となっている。
【００４２】
なお、以上の形態においては、単位回路Ｕを構成する複数のトランジスタのゲートが共通の配線に接続された構成を例示した。例えば、トランジスタＴr2およびトランジスタＴr3の各々のゲートは第１制御線１２１に接続され、トランジスタＴr4およびトランジスタＴr5の各々のゲートは第２制御線１２２に接続される。この構成によれば、各トランジスタのゲートが別個の配線に接続された構成と比較して、配線数の削減やこれによる開口率（単位回路Ｕが配置される領域のうち電気光学素子Ｅによる放射光が実際に出射する領域の割合）の向上が実現されるという利点がある。ただし、本発明においては各トランジスタのゲートが別個の配線に接続された構成としてもよい。例えば、トランジスタＴr2のゲートとトランジスタＴr3のゲートとが別個の配線に接続された構成も採用される。このような構成によれば、各トランジスタのオン・オフの切換えを時間的に精密に制御できるといった利点がある。
【００４３】
＜Ｂ：第２実施形態＞
次に、本発明の第２実施形態について説明する。なお、本実施形態に係る要素のうち第１実施形態と共通する要素には同一の符号を付してその詳細な説明を適宜に省略する。
【００４４】
図７は、本実施形態における単位回路Ｕの構成を示す回路図である。同図に示すように、本実施形態におけるひとつの走査線１２は、第１実施形態における第１制御線１２１ないし第４制御線１２４に加えて第５制御線１２５を含む。第５制御線１２５には、走査線駆動回路２２から第５制御信号Ｙe［i］が供給される。トランジスタＴr5のゲートは第５制御線１２５に接続される。
【００４５】
また、図７に示すように、本実施形態の単位回路Ｕは、第１実施形態におけるトランジスタＴr3が省略された構成となっている。この構成によれば、ひとつの単位回路Ｕに含まれるトランジスタの総数が第１実施形態の単位回路Ｕと比較して削減される。したがって、単位回路Ｕの構成の簡素化やこれによる開口率の向上が実現されるという利点がある。
【００４６】
ところで、各フレーム期間Ｆの開始点における電極Ｅa1や電極Ｅa2の電位は、その直前のフレーム期間Ｆにおける電位Ｖdataに応じて相違する。第１実施形態の構成のもとでは、データ書込期間Ｐ1に電源線１７の電源電位ＶddがトランジスタＴr3を介して電極Ｅa2に供給されるから、各フレーム期間Ｆのデータ書込期間Ｐ1においてはその直前のフレーム期間Ｆでの電気光学素子Ｅの階調に拘わらず容量素子Ｃaに電圧Ｖdataを正確に保持させることができる。しかしながら、本実施形態のようにトランジスタＴr3が省略された構成においては、容量素子Ｃaの電極Ｅa2と電源線１７とが電気的に接続されない。したがって、フレーム期間Ｆが経過した直後からデータ書込期間Ｐ1が開始されるとすれば、データ書込期間Ｐ1にて容量素子Ｃaに保持される電圧がその直前のフレーム期間Ｆにおける電位Ｖdataに影響される可能性がある。この問題を解消するために、本実施形態においては、各単位回路Ｕに対する電位Ｖdataの供給に先立って、容量素子Ｃaの電極Ｅa1および電極Ｅa2が所定の電位Ｖrefに初期化される構成となっている。
【００４７】
図８は、本実施形態にて利用される各信号の具体的な波形を示すタイミングチャートである。同図に示すように、ひとつのフレーム期間Ｆにおけるデータ書込期間Ｐ1の開始前には初期化期間Ｐ0が設定される。第１制御信号Ｙa［i］は、初期化期間Ｐ0とその直後のデータ書込期間Ｐ1とにおいて連続してハイレベルを維持する。
【００４８】
第３制御信号Ｙc［i］は、駆動期間Ｐ3に加えて、第１制御信号Ｙa［i］がハイレベルとなる初期化期間Ｐ0においてもハイレベルに遷移する。また、第５制御信号Ｙe［i］は、初期化期間Ｐ0と補償期間Ｐ2とにおいてハイレベルに遷移するとともにそれ以外の期間においてローレベルを維持する。第２制御信号Ｙb［i］および第４制御信号Ｙd［i］の波形は第１実施形態と同様である。
【００４９】
図９は、初期化期間Ｐ0における単位回路Ｕ（特に各トランジスタの状態）の様子を示す回路図である。初期化期間Ｐ0において第２制御信号Ｙb［i］と第４制御信号Ｙd［i］とはローレベルを維持する。したがって、トランジスタＴr4と発光制御トランジスタＴelとはオフ状態となる。一方、第１制御信号Ｙa［i］と第３制御信号Ｙc［i］と第５制御信号Ｙe［i］とは初期化期間Ｐ0においてハイレベルに遷移するから、図９に示すように、トランジスタＴr2とトランジスタＴr1とトランジスタＴr5とはオン状態となる。したがって、容量素子Ｃaの電極Ｅa1がトランジスタＴr2を介してデータ線１４に接続されるとともに、容量素子Ｃaの電極Ｅa2がトランジスタＴr1とトランジスタＴr5とトランジスタＴr2とを介してデータ線１４に接続される。
【００５０】
また、初期化期間Ｐ0においては、データ線１４に供給されるデータ信号Ｘ［j］が所定の電位Ｖrefに設定される。したがって、図９に示すように、容量素子Ｃaの電極Ｅa1および電極Ｅa2の双方にデータ線１４から電位Ｖrefが供給される。すなわち、初期化期間Ｐ0においては、その直前のフレーム期間Ｆにて単位回路Ｕに取り込まれた電位Ｖdataに拘わらず、電極Ｅa1および電極Ｅa2は電位Ｖrefに初期化される。電位Ｖrefは任意の定電位であって適宜に選定される。例えばデータ線１４の電位を初期化期間Ｐ0において電源電位Ｖddとすることによって電源電位Ｖddを電位Ｖrefとして流用することができる。
【００５１】
図１０は、以上に説明した初期化期間Ｐ0の経過後のデータ書込期間Ｐ1における単位回路Ｕの様子を示す回路図である。データ書込期間Ｐ1においては第１制御信号Ｙa［i］のみがハイレベルを維持する。したがって、図１０に示すように、容量素子Ｃaの電極Ｅa1と駆動トランジスタＴdrのゲートとがトランジスタＴr2を介してデータ線１４に接続される。一方、ローレベルの第３制御信号Ｙc［i］によってトランジスタＴr1はオフ状態に変化するから、データ書込期間Ｐ1において容量素子Ｃaの電極Ｅa2はフローティング状態となる。
【００５２】
以上の状態のもとで、データ線１４のデータ信号Ｘ［j］が電位Ｖrefと電位Ｖdataとの差分値「Ｖref−Ｖdata」に設定される。したがって、容量素子Ｃaにおいては、電極Ｅa2がフローティング状態に維持されたまま、他方の電極Ｅa1に電位「Ｖref−Ｖdata」が供給される。これによって容量素子Ｃaには電圧Ｖdataが保持される。また、第１実施形態と同様に、容量素子Ｃaによる電圧Ｖdataの保持に並行して、駆動トランジスタＴdrのゲート電位Ｖgは電位「Ｖref−Ｖdata」に設定される。したがって、本実施形態においても第１実施形態と同様の効果が奏される。なお、補償期間Ｐ2および駆動期間Ｐ3における動作は第１実施形態と同様である。
【００５３】
また、本実施形態においては、トランジスタＴr3の省略によって単位回路Ｕの構成を簡素化しながら、電極Ｅa1および電極Ｅa2の電位の初期化によってデータ書込期間Ｐ1にて容量素子Ｃaに正確に電圧Ｖdataを保持させることができる。したがって、各電気光学素子Ｅを高い精度で所期の階調に制御することが可能となる。
【００５４】
＜Ｃ：変形例＞
以上の各形態には様々な変形を加えることができる。具体的な変形の態様を例示すれば以下の通りである。なお、以下の各態様を適宜に組み合わせてもよい。
【００５５】
（１）変形例１
以上の各形態においては駆動期間Ｐ3の全区間にわたってトランジスタＴr1がオン状態に維持される構成を例示したが、駆動期間Ｐ3の一部のみにおいてトランジスタＴr1をオン状態とする構成も採用される。この構成における第３制御信号Ｙc［i］は、図３に破線で示されるように、駆動期間Ｐ3の始点を含む所定の期間にてハイレベルに遷移するとともにそれ以外の期間においてローレベルを維持する。ただし、以上の各形態のように駆動期間Ｐ3の全区間にわたって電極Ｅa2と電極Ｅb1とが電気的に接続される構成によれば、電源線１７における電源電位Ｖddの変動が電気光学素子Ｅの階調に与える影響を低減することができる。この効果について詳述すると以下の通りである。
【００５６】
図６に示した駆動期間Ｐ3においては、各単位回路Ｕの電気光学素子Ｅに対する駆動電流Ｉelの供給に起因して電源線１７の電源電位Ｖddが低下（変動量Δ）する場合がある。この場合に駆動トランジスタＴdrのソースの電位は変動量Δだけ低下する。ここで、駆動期間Ｐ3においてトランジスタＴr1がオフ状態に遷移する構成（以下「構成1」という）においては、駆動トランジスタＴdrのゲートと電源線１７とがトランジスタＴr1によって電気的に分離されるから、電源電位Ｖddの変動はゲート電位Ｖgに影響しない。
【００５７】
これに対し、図６に示すように駆動期間Ｐ3においてトランジスタＴr1がオン状態を維持する構成（以下「構成2」という）においては、トランジスタＴr1によって接続された電極Ｅa2と電極Ｅb1とを介して駆動トランジスタＴdrのゲートと電源線１７とが容量的に結合するから、電源電位Ｖddが変動量Δだけ低下するとゲート電位Ｖgも変動量Δに応じて低下する。すなわち、構成2においては、電源電位Ｖddが変動したときの駆動トランジスタＴdrのゲート−ソース間の電圧Ｖgsの変動が、構成1よりも緩和される。式（1）で表現されるように、駆動電流Ｉelは駆動トランジスタＴdrのゲート−ソース間の電圧Ｖgsに応じて決定される。したがって、駆動期間Ｐ3においてトランジスタＴr1がオン状態を維持する構成2（第１実施形態や第２実施形態）によれば、トランジスタＴr1がオフ状態となる構成1と比較して、駆動電流Ｉelに対する電源電位Ｖddの変動の影響を低減することができる。
【００５８】
（２）変形例２
単位回路Ｕの具体的な構成は以上の例示に限定されない。例えば、単位回路Ｕを構成する各トランジスタの導電型は図２や図７の態様から適宜に変更される。また、図２や図７における発光制御トランジスタＴelは適宜に省略される。
【００５９】
（３）変形例３
以上の各形態においてはデータ書込期間Ｐ1と補償期間Ｐ2との間に間隔が介挿された構成を例示したが、データ書込期間Ｐ1と補償期間Ｐ2とが連続する構成としてもよい。同様に、補償期間Ｐ2と駆動期間Ｐ3とが連続する構成としてもよい。また、第２実施形態においては初期化期間Ｐ0とデータ書込期間Ｐ1とが連続する構成を例示したが、各期間の間に間隔が介挿された構成としてもよい。
【００６０】
（４）変形例４
以上の形態においては電気光学素子ＥとしてＯＬＥＤ素子を例示したが、本発明の電子装置に採用される電気光学素子（被駆動素子）はこれに限定されない。例えば、ＯＬＥＤ素子に代えて、無機ＥＬ素子や、フィールド・エミッション（ＦＥ）素子、表面導電型エミッション（ＳＥ：Surface-conduction Electron-emitter）素子、弾道電子放出（ＢＳ：Ballistic electron Surface emitting）素子、ＬＥＤ（Light Emitting Diode）素子といった様々な自発光素子、さらには液晶素子や電気泳動素子やエレクトロクロミック素子など様々な電気光学素子を利用することができる。また、本発明は、バイオチップなどのセンシング装置にも適用される。
【００６１】
以上に例示したように、本発明の被駆動素子とは、電気エネルギの付与によって所期の状態に制御（駆動）される総ての要素を含む概念であり、発光素子などの電気光学素子は被駆動素子の例示に過ぎない。なお、被駆動素子には、ＯＬＥＤ素子のような電流駆動型の素子のほか、各々に印加される電圧（以下「駆動電圧」という）に応じて駆動される電圧駆動型の被駆動素子がある。電圧駆動型の被駆動素子が採用された電子装置Ｄにおいては、電位Ｖdataと閾値電圧Ｖthとに応じて決定される電位（以上の各形態における「Ｖdd−Ｖdata−Ｖth」）が駆動期間Ｐ3にて駆動トランジスタＴdrのゲートに供給され、この制御電位に対応した電圧値の駆動電圧が供給されることで被駆動素子が駆動される。
【００６２】
＜Ｄ：応用例＞
次に、本発明に係る電子装置（電気光学装置）を利用した電子機器について説明する。図１１ないし図１３には、以上に説明した何れかの形態に係る電子装置Ｄを表示装置として採用した電子機器の形態が図示されている。
【００６３】
図１１は、以上の各形態に係る電子装置Ｄを採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、各種の画像を表示する電子装置Ｄと、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを具備する。電子装置ＤはＯＬＥＤ素子を電気光学素子Ｅとして使用しているので、視野角が広く見易い画面を表示できる。
【００６４】
図１２に、以上の各形態に係る電子装置Ｄを適用した携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２と、各種の画像を表示する電子装置Ｄとを備える。スクロールボタン３００２を操作することによって、電子装置Ｄに表示される画面がスクロールされる。
【００６５】
図１３に、以上の各形態に係る電子装置Ｄを適用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２と、各種の画像を表示する電子装置Ｄとを備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった様々な情報が電子装置Ｄに表示される。
【００６６】
なお、本発明に係る電子装置が適用される電子機器としては、図１１から図１３に示した機器のほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、本発明に係る電子装置の用途は画像の表示に限定されない。例えば、光書込み型のプリンタや電子複写機といった画像形成装置においては、用紙などの記録材に形成されるべき画像に応じて感光体を露光する書込みヘッドが使用されるが、この種の書込みヘッドとしても本発明の電子装置は利用される。
【符号の説明】
【００６７】
Ｄ……電子装置、Ｕ……単位回路、Ｅ……電気光学素子、１０……素子アレイ部、１２……走査線、１２１……第１制御線、１２２……第２制御線、１２３……第３制御線、１２４……第４制御線、１２５……第５制御線、１４……データ線、１７……電源線、２２……走査線駆動回路、２４……データ線駆動回路、Ｃa，Ｃb……容量素子、Ｅa1，Ｅa2，Ｅb1，Ｅb2……電極、Ｔdr……駆動トランジスタ、Ｔel……発光制御トランジスタ、Ｔr1，Ｔr2，Ｔr3，Ｔr4，Ｔr5……トランジスタ、Ｐ0……初期化期間、Ｐ1……データ書込期間、Ｐ2……補償期間、Ｐ3……駆動期間。
【技術分野】
【０００１】
本発明は、有機発光ダイオード（以下「ＯＬＥＤ（Organic Light Emitting Diode）」という）素子、液晶素子、電気泳動素子、エレクトロクロミック（Electrochromic）素子、電子放出素子、抵抗素子またはセンサ素子など各種の被駆動素子の挙動を制御する技術に関する。
【背景技術】
【０００２】
この種の被駆動素子を駆動する電圧または電流の生成のためにトランジスタ（以下「駆動トランジスタ」という）を利用した電子装置が従来から提案されている。例えば、被駆動素子としてＯＬＥＤ素子を採用した発光装置においては、各ＯＬＥＤ素子に供給される電流の電流値が、そのＯＬＥＤ素子に対応して配置された駆動トランジスタによって制御される。しかしながら、この構成においては、駆動トランジスタの特性（特に閾値電圧）の誤差に起因して各被駆動素子の駆動状態（例えば階調や輝度）にバラツキが発生するという問題がある。この問題を解決するために、特許文献１には、駆動トランジスタの閾値電圧の誤差を補償する構成が開示されている。
【０００３】
図１４は、特許文献１に開示された構成を示す回路図である。この構成においては、第１に、トランジスタＴrAを介して駆動トランジスタＴdrをダイオード接続し、これによって駆動トランジスタＴdrのゲートをその閾値電圧Ｖthに応じた電位（Ｖdd−Ｖth）に設定する。第２に、トランジスタＴrBを介してデータ線Ｌと容量素子Ｃの電極ａとを電気的に接続することで、電極ａの電位（駆動トランジスタＴdrのゲートの電位）をデータ線Ｌの電位Ｖdataに応じて変化させる。以上の動作によって、駆動トランジスタＴdrのゲートの電位は電極ａの電位の変化量に応じたレベルだけ変動し、この変動後の電位に応じた電流Ｉel（閾値電圧Ｖthに依存しない電流）の供給によって被駆動素子Ｅが駆動される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−９９７７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
各被駆動素子の高精細化や大画面化の実現のためには、駆動トランジスタＴdrのゲートを閾値電圧Ｖthに応じた電位（Ｖdd−Ｖth）に設定する動作やこれを電位Ｖdataに応じて変動させるための時間をより短縮する駆動方法や駆動回路が望まれる。本発明のひとつの形態は、例えば、駆動トランジスタのゲートの電位を所期値に設定する時間をより短縮するために有効である。
【課題を解決するための手段】
【０００６】
本発明のひとつの形態に係る電子回路（例えば図２の単位回路Ｕ）は、制御端子（ゲート）と第１端子（ソースおよびドレインの一方）と第２端子（ソースおよびドレインの他方）とを備えるとともに制御端子の電位に応じて第１端子と第２端子との導通状態が変化する駆動トランジスタ（例えば図２の駆動トランジスタＴdr）と、駆動トランジスタの導通状態に応じた電圧レベルを有する駆動電圧および駆動トランジスタの導通状態に応じた電流レベルを有する駆動電流（例えば図２の駆動電流Ｉel）の少なくとも一方が供給される被駆動素子（例えば図２の電気光学素子Ｅ）と、第１電極（例えば図２の電極Ｅa1）と第２電極（例えば図２の電極Ｅa2）とを備えるとともに第１電極が制御端子に電気的に接続された第１容量素子（例えば図２の容量素子Ｃa）と、第３電極（例えば図２の電極Ｅb1）と第４電極（例えば図２の電極Ｅb2）とを備えるとともに駆動トランジスタの閾値電圧に応じた電荷を電圧を保持する第２容量素子（例えば図２の容量素子Ｃb）と、第２電極と第３電極との電気的な接続を制御する第１スイッチング素子（例えば図２のトランジスタＴr1）とを具備する。
【０００７】
以上の構成においては、例えば、データ線にデータ電位が供給される書込期間の少なくとも一部において制御端子と第１電極とにデータ電位が供給され、書込期間の経過後の駆動期間にて第２電極と第３電極とが第１スイッチング素子を介して電気的に接続される。この構成によれば、駆動トランジスタの制御端子がデータ線のデータ電位とその閾値電圧とに応じた電位に設定されるから、駆動トランジスタの閾値電圧の誤差を補償したうえで被駆動素子を駆動することができる。また、電子回路にデータ線からデータ電位を取り込む書込期間においてデータ電位に応じた電位が制御端子に供給されるから、書込期間において、駆動トランジスタの状態を駆動期間での動作点（導通状態）に近づけることができる。したがって、駆動トランジスタの制御端子をデータ電位と閾値電圧とに応じた電位に設定するための時間を短縮することが可能である。
【０００８】
本発明の好適な態様においては、第２電極と所定の電位（例えば図２において電源電位Ｖddが供給される電源線１７）との電気的な接続を制御する第３スイッチング素子（例えば図２のトランジスタＴr3）が設置される。この態様によれば、第１容量素子の第１電極にデータ電位が供給される書込期間において第２電極が所定の電位に維持されるから、データ電位に応じた電圧を第１容量素子に正確に保持させることができる。
【０００９】
より具体的な態様においては、制御端子と第１端子との電気的な接続を制御する第４スイッチング素子（例えば図２のトランジスタＴr4）と、制御端子と第３電極との電気的な接続を制御する第５スイッチング素子（例えば図２のトランジスタＴr5）とが設置される。この構成のもとでは、例えば、書込期間の経過後の補償期間の少なくとも一部において制御端子と第１端子とが第４スイッチング素子を介して接続されるとともに、制御端子と第３電極とが第５スイッチング素子を介して接続される。これによって駆動トランジスタの閾値電圧に応じた電荷（電圧）を確実に第２容量素子に保持させることができる。
【００１０】
本発明のひとつの態様に係る電子装置は、以上に説明した何れかの態様に係る単位回路を具備する。すなわち、この電子装置は、複数のデータ線（例えば図１のデータ線１４）と、以上の各態様に係る複数の単位回路とを具備する。この態様に係る電子装置の典型例は、電気エネルギの付与によって輝度や透過率といった光学的な性状が変化する電気光学素子を被駆動素子として採用した電気光学装置（例えば発光素子を電気光学素子として採用した発光装置）である。
【００１１】
本発明に係る電子装置は各種の電子機器に利用される。この電子機器の典型例は、本発明の電子装置を表示装置として利用した機器である。この種の電子機器としては、パーソナルコンピュータや携帯電話機などがある。もっとも、本発明に係る電子装置の用途は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成するための露光装置（露光ヘッド）、液晶装置の背面側に配置されてこれを照明する装置（バックライト）、あるいは、スキャナなどの画像読取装置に搭載されて原稿を照明する装置など各種の照明装置など、様々な用途に本発明の電子装置を適用することができる。
【００１２】
本発明の別の形態は、以上に説明した各形態に係る電子回路を駆動する方法である。この駆動方法は、制御端子（ゲート）と第１端子（ソースおよびドレインの一方）と第２端子（ソースおよびドレインの他方）とを備えるとともに制御端子の電位に応じて第１端子と第２端子との導通状態が変化する駆動トランジスタ（例えば図２の駆動トランジスタＴdr）を含み、被駆動素子（例えば図２の電気光学素子Ｅ）を駆動するための電子回路を駆動する方法であり、書込期間において、制御端子にデータ電位（例えば図４の電位「Ｖdd−Ｖdata」）を供給することによって制御端子の電位を第１の電位（例えば電位「Ｖdd−Ｖdata」）に設定し、駆動期間において、制御端子の電位を第１の電位から駆動トランジスタの閾値電圧に応じて変化させることによって第２の電位（例えば図６の電位「Ｖdd−Ｖdata−Ｖth」）に設定し、第２の電位に応じた電圧レベルを有する駆動電圧および第２の電位に応じた電流レベルを有する駆動電流の少なくとも一方を被駆動素子に供給する。この方法によれば、制御端子に対するデータ電位の供給によって書込期間にて駆動トランジスタの状態を駆動期間での動作点（導通状態）に近づけることができる。したがって、駆動トランジスタの制御端子をデータ電位と閾値電圧とに応じた電位に設定するための時間を短縮することが可能である。
【００１３】
本発明の駆動方法の好適な態様において、電子回路は、第１電極（例えば図２の電極Ｅa1）と第２電極（例えば図２の電極Ｅa2）とを備えるとともに第１電極が制御端子に電気的に接続された第１容量素子（例えば図２の容量素子Ｃa）を含み、書込期間において、制御端子と第１電極とにデータ電位を供給することでデータ電位に応じた電荷を第１容量素子に保持させる。この態様によれば、データ電位に応じた電荷を第１容量素子に保持させる動作と並行して制御端子にデータ電位が供給されるから、各々が別個の期間にて実行される構成と比較して、制御端子の電位を所期値に設定するための時間をいっそう短縮することができる。
【００１４】
さらに好適な態様において、電子回路は、第３電極（例えば図２の電極Ｅb1）と第４電極（例えば図２の電極Ｅb2）とを備える第２容量素子（例えば図２の容量素子Ｃb）を含み、書込期間の経過後の補償期間において、駆動トランジスタの閾値電圧に応じた電荷を第２容量素子に保持させ、補償期間の経過後の駆動期間において、第２電極と第３電極とを電気的に接続することによって、制御端子の電位をデータ電位および閾値電圧に応じた第２の電位に設定する。この態様によれば、制御端子がデータ電位および閾値電圧に応じた第２の電位に設定されるから、閾値電圧の誤差を補償することが可能である。
【００１５】
より具体的な態様では、補償期間の少なくとも一部において、制御端子を第１端子と第３電極とに電気的に接続することによって、閾値電圧に応じた電荷を第２容量素子に保持させる。この態様によれば、閾値電圧に応じた電荷を簡易な構成によって確実に第２容量素子に保持させることができる。
【００１６】
第１の態様においては、書込期間の少なくとも一部において、第２電極が、所定の電位が供給される給電線（例えば図２の電源線１７）に電気的に接続される。この態様によれば、第１容量素子の第１電極にデータ電位が供給される書込期間において第２電極が所定の電位に維持されるから、データ電位に応じた電圧を第１容量素子に正確に保持させることができる。この態様の具体例は第１実施形態として後述される。
また、第２の態様においては、書込期間の開始前の初期化期間において、第２電極に所定の電位（例えば図９の電位Ｖref）が供給され、書込期間の少なくとも一部において、第２電極がフローティング状態とされる（図１０参照）。この態様によれば、書込期間が開始される時点において第２電極の電位が所定値（電位Ｖref）に設定されるから、データ電位に応じた電圧を第１容量素子に正確に保持させることができる。なお、この態様の具体例は第２実施形態として後述される。
以上に例示した第１および第２の態様においては、書込期間の経過後であって駆動期間の開始前に、第２電極をフローティング状態とすることが望ましい（例えば図５参照）。この態様によれば、書込期間にて第１容量素子に保持された電圧がその経過後にも維持されるから、駆動期間において被駆動素子を所期の状態（例えば階調）に駆動することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１実施形態に係る電子装置の構成を示すブロック図である。
【図２】ひとつの単位回路の構成を示す回路図である。
【図３】電子装置の動作を説明するためのタイミングチャートである。
【図４】データ書込期間における単位回路の様子を示す回路図である。
【図５】補償期間における単位回路の様子を示す回路図である。
【図６】駆動期間における単位回路の様子を示す回路図である。
【図７】本発明の第２実施形態に係るひとつの単位回路の構成を示す回路図である。
【図８】電子装置の動作を説明するためのタイミングチャートである。
【図９】初期化期間における単位回路の様子を示す回路図である。
【図１０】データ書込期間における単位回路の様子を示す回路図である。
【図１１】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１２】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１３】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１４】従来の電子装置の構成を示す回路図である。
【発明を実施するための形態】
【００１８】
＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る電子装置の構成を示すブロック図である。同図に例示された電子装置Ｄは、画像を表示する手段として各種の電子機器に搭載される電気光学装置（発光装置）であり、複数の単位回路（画素回路）Ｕが面状に配列された素子アレイ部１０と、各単位回路Ｕを駆動するための走査線駆動回路２２およびデータ線駆動回路２４とを含む。なお、走査線駆動回路２２およびデータ線駆動回路２４は、素子アレイ部１０とともに基板上に形成されたトランジスタによって構成されてもよいしＩＣチップの形態で実装されてもよい。
【００１９】
図１に示すように、素子アレイ部１０には、Ｘ方向に延在するｍ本の走査線１２と、Ｘ方向に直交するＹ方向に延在するｎ本のデータ線１４とが形成される（ｍおよびｎはともに自然数）。各単位回路Ｕは、走査線１２とデータ線１４との交差に対応する各位置に配置される。したがって、これらの単位回路Ｕは縦ｍ行×横ｎ列のマトリクス状に配列する。各単位回路Ｕには、走査線１２と対をなしてＸ方向に延在する電源線１７を介して高位側の電源電位Ｖddが供給される。
【００２０】
走査線駆動回路２２は、複数の走査線１２の各々を順番に選択するための回路である。データ線駆動回路２４は、走査線駆動回路２２が選択する走査線１２に接続された１行分（ｎ個）の単位回路Ｕの各々に対応するデータ信号Ｘ［1］〜Ｘ［n］を生成して各データ線１４に出力する。第ｉ行（ｉは１≦ｉ≦ｍを満たす整数）の走査線１２が選択される期間（後述するデータ書込期間Ｐ1）にて第ｊ列目（ｊは１≦ｊ≦ｎを満たす整数）のデータ線１４に供給されるデータ信号Ｘ［j］は、第ｉ行に属する第ｊ列目の単位回路Ｕに指定された階調に応じた電位（Ｖdd−Ｖdata）となる。各単位回路Ｕの階調は、外部から供給される階調データによって指定される。
【００２１】
次に、図２を参照して、各単位回路Ｕの具体的な構成を説明する。同図においては、第ｉ行の第ｊ列目に位置するひとつの単位回路Ｕのみが図示されているが、その他の単位回路Ｕも同様の構成である。同図に示すように、単位回路Ｕは、電源線１７と接地線（接地電位Ｇnd）との間に介在する電気光学素子Ｅを含む。電気光学素子Ｅは、これに供給される駆動電流Ｉelに応じた階調（輝度）となる電流駆動型の被駆動素子である。本実施形態における電気光学素子Ｅは、有機ＥＬ（ElectroLuminescent）材料からなる発光層を陽極と陰極との間に介在させたＯＬＥＤ素子（発光素子）である。電気光学素子Ｅの陰極は接地（Ｇnd）される。
【００２２】
図２に示すように、図１において便宜的に１本の配線として図示された走査線１２は、実際には４本の配線（第１制御線１２１・第２制御線１２２・第３制御線１２３および第４制御線１２４）を含む。各配線には走査線駆動回路２２から所定の信号が供給される。さらに詳述すると、第ｉ行目の走査線１２を構成する第１制御線１２１には第１制御信号Ｙa［i］が供給される。同様に、第２制御線１２２には第２制御信号Ｙb［i］が供給され、第３制御線１２３には第３制御信号Ｙc［i］が供給され、第４制御線１２４には第４制御信号Ｙd［i］が供給される。なお、各信号の具体的な波形やこれに応じた単位回路Ｕの動作については後述する。
【００２３】
図２に示すように、電源線１７から電気光学素子Ｅの陽極に至る経路上にはｐチャネル型の駆動トランジスタＴdrが介挿される。駆動トランジスタＴdrのソース（Ｓ）は電源線１７に接続される。この駆動トランジスタＴdrは、ソースとドレイン（Ｄ）との導通状態（ソース−ドレイン間の抵抗値）がゲートの電位（以下「ゲート電位」という）Ｖgに応じて変化することで当該ゲート電位Ｖgに応じた駆動電流Ｉelを生成する手段である。すなわち、電気光学素子Ｅは、駆動トランジスタＴdrの導通状態に応じて駆動される。なお、本実施形態においては、駆動電流Ｉelが駆動トランジスタＴdrから電気光学素子Ｅに流れている期間における電位の高低に基づいて、駆動トランジスタＴdrのうち電気光学素子Ｅ側の第１端子および駆動トランジスタＴdrの電源線１７側の第２端子をそれぞれドレインおよびソースと便宜的に定義している。例えば駆動電流Ｉelが流れる方向とは逆方向の電流（逆バイアス電流）が駆動トランジスタＴdrに流れる期間においては、駆動トランジスタＴdrのソースとドレインとが逆転することになる。
【００２４】
駆動トランジスタＴdrのドレインと電気光学素子Ｅの陽極との間には両者の電気的な接続を制御するｎチャネル型のトランジスタ（以下「発光制御トランジスタ」という）Ｔelが介在する。この発光制御トランジスタＴelのゲートは第４制御線１２４に接続される。したがって、第４制御信号Ｙd［i］がハイレベルに遷移すると発光制御トランジスタＴelがオン状態に変化して電気光学素子Ｅに対する駆動電流Ｉelの供給が可能となる。これに対し、第４制御信号Ｙd［i］がローレベルである場合には発光制御トランジスタＴelがオフ状態を維持するから、駆動電流Ｉelの経路が遮断されて電気光学素子Ｅは消灯する。
【００２５】
図２に示すように、本実施形態の単位回路Ｕは、２個の容量素子（Ｃa・Ｃb）と、ｎチャネル型の５個のトランジスタ（Ｔr1・Ｔr2・Ｔr3・Ｔr4・Ｔr5）とを含む。容量素子Ｃaは、電極Ｅa1と電極Ｅa2との間隙に誘電体が介挿された素子である。同様に、容量素子Ｃbは、電極Ｅb1と電極Ｅb2との間隙に誘電体が介挿された素子である。容量素子Ｃaの電極Ｅa1は駆動トランジスタＴdrのゲートに接続される。容量素子Ｃbの電極Ｅb2は電源線１７に接続される。トランジスタＴr1は、容量素子Ｃaの電極Ｅa2と容量素子Ｃbの電極Ｅb1との間に介在して両者の電気的な接続（導通／非導通）を制御するスイッチング素子である。トランジスタＴr1のゲートは第３制御線１２３に接続される。
【００２６】
トランジスタＴr2は、容量素子Ｃaの電極Ｅa1（駆動トランジスタＴdrのゲート）とデータ線１４との間に介在して両者の電気的な接続を制御するスイッチング素子である。また、トランジスタＴr3は、容量素子Ｃaの電極Ｅa2と電源線１７（駆動トランジスタＴdrのソース）との間に介在して両者の電気的な接続を制御するスイッチング素子である。トランジスタＴr2およびトランジスタＴr3の各々のゲートは第１制御線１２１に接続される。
【００２７】
トランジスタＴr4は、駆動トランジスタＴdrのゲートとドレインとの間に介在して両者の電気的な接続を制御するスイッチング素子である。このトランジスタＴr4がオン状態に遷移すると駆動トランジスタＴdrはダイオード接続される。トランジスタＴr5は、駆動トランジスタＴdrのゲートと容量素子Ｃbの電極Ｅb1との間に介在して両者の電気的な接続を制御するスイッチング素子である。トランジスタＴr4およびトランジスタＴr5の各々のゲートは第２制御線１２２に接続される。
【００２８】
次に、図３を参照して、電子装置Ｄで利用される各信号の具体的な波形を説明する。同図に示すように、第１制御信号Ｙa［1］〜Ｙa［m］は各フレーム期間Ｆ内の所定の期間（以下「データ書込期間」という）Ｐ1ごとに順番にハイレベルとなる信号である。すなわち、第１制御信号Ｙa［i］は、ひとつのフレーム期間Ｆのうち第ｉ番目のデータ書込期間Ｐ1にてハイレベルを維持するとともにそれ以外の期間にてローレベルを維持する。第１制御信号Ｙa［i］のハイレベルへの遷移は第ｉ行の選択を意味する。
【００２９】
図３に示すように、第２制御信号Ｙb［i］は、第１制御信号Ｙa［i］がハイレベルとなるデータ書込期間Ｐ1の経過後の所定の期間（以下「補償期間」という）Ｐ2にてハイレベルとなり、それ以外の期間にてローレベルを維持する。また、第３制御信号Ｙc［i］は、第２制御信号Ｙb［i］がハイレベルとなる補償期間Ｐ2の経過後から次に第１制御信号Ｙa［i］がハイレベルとなるデータ書込期間Ｐ1の開始前までの所定の期間（以下「駆動期間」という）Ｐ3にてハイレベルとなり、それ以外の期間にてローレベルを維持する。第４制御信号Ｙd［i］は、第３制御信号Ｙc［i］がハイレベルとなる駆動期間Ｐ3にてハイレベルとなり、書込期間Ｐ1や補償期間Ｐ2にてローレベルを維持する。なお、図３に示すように、第３制御信号Ｙc［i］と第４制御信号Ｙd［i］とを同じ波形とすることも可能であり、その場合には発光制御トランジスタＴelのゲートが第３制御線１２３に接続されてもよい。
【００３０】
データ書込期間Ｐ1は、外部から供給される階調データによって単位回路Ｕに指定される階調に応じた電圧Ｖdataを容量素子Ｃaに保持させるための期間である。また、補償期間Ｐ2は、駆動トランジスタＴdrの閾値電圧Ｖthを容量素子Ｃbに保持させるための期間である。そして、駆動期間Ｐ3においては、容量素子Ｃaに保持された電圧Ｖdataと容量素子Ｃbに保持された閾値電圧Ｖthとに基づいて電気光学素子Ｅが駆動される。以下、図４ないし図６を参照しながら、第ｉ行に属する第ｊ列目の単位回路Ｕの動作の詳細をデータ書込期間Ｐ1と補償期間Ｐ2と駆動期間Ｐ3とに区分して説明する。
【００３１】
（a）データ書込期間Ｐ1（図４）
データ書込期間Ｐ1においては、図３に示すように、第２制御信号Ｙb［i］および第３制御信号Ｙc［i］がローレベルを維持する。したがって、図４に示すように、トランジスタＴr4およびトランジスタＴr5はオフ状態となる。また、トランジスタＴr1がオフ状態となることによって、容量素子Ｃaの電極Ｅa2と容量素子Ｃbの電極Ｅb1とは電気的に絶縁される。さらに、ローレベルの第４制御信号Ｙd［i］によって発光制御トランジスタＴelがオフ状態を維持するから、電気光学素子Ｅに対する駆動電流Ｉelの供給は遮断される。
【００３２】
また、データ書込期間Ｐ1においては、データ線１４に供給されるデータ信号Ｘ［j］の電位が「Ｖdd−Ｖdata」に設定される。一方、図３に示すように、第１制御信号Ｙa［i］がデータ書込期間Ｐ1においてハイレベルに遷移することにより、図４に示すように、トランジスタＴr2およびトランジスタＴr3はオン状態に変化する。したがって、駆動トランジスタＴdrのゲートと容量素子Ｃaの電極Ｅa1とがトランジスタＴr2を介してデータ線１４に電気的に接続される。これによって駆動トランジスタＴdrのゲートおよび容量素子Ｃaの電極Ｅa1にはデータ線１４から電位「Ｖdd−Ｖdata」が供給される。また、容量素子Ｃaの電極Ｅa2はトランジスタＴr3を介して電源線１７に接続されるから、容量素子Ｃaの電極Ｅa2には電源電位Ｖddが供給される。以上の動作によって、図４に示すように、データ書込期間Ｐ1においては電圧Ｖdataに応じた電荷が容量素子Ｃaに蓄積される（すなわち電圧Ｖdataが容量素子Ｃaに保持される）。
【００３３】
（b）補償期間Ｐ2（図５）
データ書込期間Ｐ1の経過後の補償期間Ｐ2においては、図３に示すように、第１制御信号Ｙa［i］がローレベルに遷移する。したがって、図５に示すように、トランジスタＴr2はオフ状態に変化し、これによって駆動トランジスタＴdrのゲートと容量素子Ｃaの電極Ｅa1とはデータ線１４から電気的に絶縁される。また、トランジスタＴr2とともにトランジスタＴr3もオフ状態に変化するから、容量素子Ｃaの電極Ｅa2は電源線１７から電気的に絶縁される。さらに、補償期間Ｐ2においてトランジスタＴr1はオフ状態を維持するから、電極Ｅa2はフローティング状態となる。したがって、電極Ｅa1と電極Ｅa2との電位差Ｖdataが補償期間Ｐ2においても容量素子Ｃaに保持されることになる。また、発光制御トランジスタＴelは、ローレベルの第４制御信号Ｙd［i］によって補償期間Ｐ2においてもオフ状態を維持する。以上のように発光制御トランジスタＴelがオフ状態を維持することで電気光学素子Ｅと駆動トランジスタＴdrとが電気的に絶縁されるから、データ書込期間Ｐ1や補償期間Ｐ2においては電気光学素子Ｅの誤動作（誤発光）が有効に防止される。
【００３４】
図３に示すように、第２制御信号Ｙb［i］は補償期間Ｐ2においてハイレベルに遷移する。したがって、図５に示すように、トランジスタＴr4がオン状態に変化して駆動トランジスタＴdrがダイオード接続されるとともに、トランジスタＴr5がオン状態に変化して駆動トランジスタＴdrのゲート（およびドレイン）と容量素子Ｃbの電極Ｅb1とが電気的に接続される。すなわち、電源線１７から駆動トランジスタＴdrのソースおよびドレインとトランジスタＴr4と駆動トランジスタＴdrのゲートとトランジスタＴr5とを経由して容量素子Ｃbの電極Ｅb1に到達する経路が確立される。この経路に電流が流れることによって電極Ｅb1の電位は電源電位Ｖddと駆動トランジスタＴdrの閾値電圧Ｖthとの差分値「Ｖdd−Ｖth」に収束する。電極Ｅb2は電源電位Ｖddに維持されているから、補償期間Ｐ2においては閾値電圧Ｖthに応じた電荷が容量素子Ｃbに蓄積される（すなわち閾値電圧Ｖthが容量素子Ｃbに保持される）。
【００３５】
（c）駆動期間Ｐ3（図６）
補償期間Ｐ2の経過後の駆動期間Ｐ3においては、図３に示すように、第１制御信号Ｙa［i］はローレベルを維持する。したがって、図６に示すように、トランジスタＴr2およびトランジスタＴr3は補償期間Ｐ2と同様にオフ状態を維持する。また、第２制御信号Ｙb［i］は補償期間Ｐ2においてローレベルに遷移する。したがって、トランジスタＴr4がオフ状態に変化して駆動トランジスタＴdrのダイオード接続が解除されるとともに、トランジスタＴr5がオフ状態に変化して駆動トランジスタＴdrのゲートと容量素子Ｃbの電極Ｅb1とが電気的に絶縁される。駆動トランジスタＴdrのゲートのインピーダンスは充分に高いから、容量素子Ｃaの電極Ｅa1はフローティング状態となる。
【００３６】
駆動期間Ｐ3においては、図３に示すように、第３制御信号Ｙc［i］がハイレベルに遷移する。したがって、図６に示すように、トランジスタＴr1がオン状態に変化して容量素子Ｃaの電極Ｅa2と容量素子Ｃbの電極Ｅb1とが電気的に接続される。いま、容量素子Ｃaの電極Ｅa1はフローティング状態にあるから、電極Ｅa2と電極Ｅb1とがトランジスタＴr1を介して接続されると、電極Ｅa1の電位（すなわちゲート電位Ｖg）は変動する。駆動期間Ｐ3の直前の時点で容量素子Ｃaには電圧Ｖdataが保持されるとともに容量素子Ｃbには閾値電圧Ｖthが保持されているから、駆動期間Ｐ3においてトランジスタＴr1がオン状態に遷移すると、電極Ｅa1のゲート電位Ｖgは「Ｖdd−Ｖdata−Ｖth」に変化する。
【００３７】
さらに、駆動期間Ｐ3においては第４制御信号Ｙd［i］がハイレベルに遷移して発光制御トランジスタＴelがオン状態に変化する。したがって、駆動トランジスタＴdrのゲート電位Ｖg（＝Ｖdd−Ｖdata−Ｖth）に応じた駆動電流Ｉelが電源線１７から駆動トランジスタＴdrと発光制御トランジスタＴelとを経由して電気光学素子Ｅに供給される。駆動トランジスタＴdrが飽和領域にて動作すると仮定すると、駆動電流Ｉelは以下の式（1）で表現される電流値となる。式（1）における「β」は駆動トランジスタＴdrの利得係数であり、「Ｖgs」は駆動トランジスタＴdrのゲート−ソース間の電圧である。
Ｉel＝（β／２）（Ｖgs−Ｖth）2 ……（1）
【００３８】
駆動トランジスタＴdrのソースは電源線１７に接続されているから、式（1）における電圧Ｖgsはゲート電位Ｖgと電源電位Ｖddとの差分値（Ｖgs＝Ｖdd−Ｖg）である。駆動期間Ｐ3においてゲート電位Ｖgが「Ｖdd−Ｖdata−Ｖth」に設定されることを考慮すると、式 （1）は式（2）に変形される。
Ｉel＝（β／２）｛Ｖdd−（Ｖdd−Ｖdata−Ｖth）−Ｖth｝2
＝（β／２）（Ｖdata）2 ……（2）
式（2）から理解されるように、駆動電流Ｉelは電位Ｖdataによって決定され、駆動トランジスタＴdrの閾値電圧Ｖthには依存しない。したがって、各単位回路Ｕにおける駆動トランジスタＴdrの閾値電圧Ｖthのバラツキを補償して各電気光学素子Ｅの階調（輝度）のムラを抑制することができる。
【００３９】
以上に説明したように、本実施形態においては、データ書込期間Ｐ1にて駆動トランジスタＴdrのゲートがデータ線１４に接続される。この構成によれば、データ書込期間Ｐ1において、駆動トランジスタＴdrの動作点を、駆動期間Ｐ3で電気光学素子Ｅを駆動するときの導通状態（オン状態）に近づけることができる。したがって、例えばデータ書込期間Ｐ1において駆動トランジスタＴdrのゲートに電源電位Ｖddが供給される構成と比較して、駆動期間Ｐ3にてゲート電位Ｖgを所期値（Ｖdd−Ｖdata−Ｖth）に設定するための時間長を短縮することができる。
【００４０】
なお、以上の効果を得るための構成としては、例えば、容量素子Ｃaに電圧Ｖdataを保持させるデータ書込期間Ｐ1とは別個の期間において駆動トランジスタＴdrのゲートに所定の電圧（電源電位Ｖddよりも低電位）を供給することで駆動トランジスタＴdrを導通状態に近づける構成も考えられる。しかしながら、この構成においては、データ書込期間Ｐ1や補償期間Ｐ2とは別個の期間が必要になるという問題や、駆動トランジスタＴdrのゲートに供給される所定の電位を電位「Ｖdd−Ｖdata」とは別個に生成する必要があるといった問題が生じ得る。これに対し、本実施形態においては、駆動トランジスタＴdrを導通状態に近づける動作（駆動トランジスタＴdrのゲートに電位「Ｖdd−Ｖdata」を供給する動作）がデータ書込期間Ｐ1にて実行され、さらには駆動トランジスタＴdrを導通状態に近づけるための電位として電位「Ｖdd−Ｖdata」が兼用されるから、これらの問題を解消できるという利点がある。
【００４１】
図１４に例示した構成（特許文献１）に適用される典型的な駆動方法においては、まず、駆動トランジスタＴdrのゲート電位Ｖgがその閾値電圧Ｖthに応じた電位に設定され、その設定後に駆動トランジスタＴdrのゲート電位Ｖgを電位Ｖdataに応じて変動させることで閾値電圧Ｖthの誤差が補償される。これに対し、本実施形態においては、駆動トランジスタＴdrの閾値電圧Ｖthを補償するための動作（すなわち補償期間Ｐ2において閾値電圧Ｖthを容量素子Ｃbに記憶させる動作）に先立って容量素子Ｃaに電位Ｖdataが保持される構成となっている。
【００４２】
なお、以上の形態においては、単位回路Ｕを構成する複数のトランジスタのゲートが共通の配線に接続された構成を例示した。例えば、トランジスタＴr2およびトランジスタＴr3の各々のゲートは第１制御線１２１に接続され、トランジスタＴr4およびトランジスタＴr5の各々のゲートは第２制御線１２２に接続される。この構成によれば、各トランジスタのゲートが別個の配線に接続された構成と比較して、配線数の削減やこれによる開口率（単位回路Ｕが配置される領域のうち電気光学素子Ｅによる放射光が実際に出射する領域の割合）の向上が実現されるという利点がある。ただし、本発明においては各トランジスタのゲートが別個の配線に接続された構成としてもよい。例えば、トランジスタＴr2のゲートとトランジスタＴr3のゲートとが別個の配線に接続された構成も採用される。このような構成によれば、各トランジスタのオン・オフの切換えを時間的に精密に制御できるといった利点がある。
【００４３】
＜Ｂ：第２実施形態＞
次に、本発明の第２実施形態について説明する。なお、本実施形態に係る要素のうち第１実施形態と共通する要素には同一の符号を付してその詳細な説明を適宜に省略する。
【００４４】
図７は、本実施形態における単位回路Ｕの構成を示す回路図である。同図に示すように、本実施形態におけるひとつの走査線１２は、第１実施形態における第１制御線１２１ないし第４制御線１２４に加えて第５制御線１２５を含む。第５制御線１２５には、走査線駆動回路２２から第５制御信号Ｙe［i］が供給される。トランジスタＴr5のゲートは第５制御線１２５に接続される。
【００４５】
また、図７に示すように、本実施形態の単位回路Ｕは、第１実施形態におけるトランジスタＴr3が省略された構成となっている。この構成によれば、ひとつの単位回路Ｕに含まれるトランジスタの総数が第１実施形態の単位回路Ｕと比較して削減される。したがって、単位回路Ｕの構成の簡素化やこれによる開口率の向上が実現されるという利点がある。
【００４６】
ところで、各フレーム期間Ｆの開始点における電極Ｅa1や電極Ｅa2の電位は、その直前のフレーム期間Ｆにおける電位Ｖdataに応じて相違する。第１実施形態の構成のもとでは、データ書込期間Ｐ1に電源線１７の電源電位ＶddがトランジスタＴr3を介して電極Ｅa2に供給されるから、各フレーム期間Ｆのデータ書込期間Ｐ1においてはその直前のフレーム期間Ｆでの電気光学素子Ｅの階調に拘わらず容量素子Ｃaに電圧Ｖdataを正確に保持させることができる。しかしながら、本実施形態のようにトランジスタＴr3が省略された構成においては、容量素子Ｃaの電極Ｅa2と電源線１７とが電気的に接続されない。したがって、フレーム期間Ｆが経過した直後からデータ書込期間Ｐ1が開始されるとすれば、データ書込期間Ｐ1にて容量素子Ｃaに保持される電圧がその直前のフレーム期間Ｆにおける電位Ｖdataに影響される可能性がある。この問題を解消するために、本実施形態においては、各単位回路Ｕに対する電位Ｖdataの供給に先立って、容量素子Ｃaの電極Ｅa1および電極Ｅa2が所定の電位Ｖrefに初期化される構成となっている。
【００４７】
図８は、本実施形態にて利用される各信号の具体的な波形を示すタイミングチャートである。同図に示すように、ひとつのフレーム期間Ｆにおけるデータ書込期間Ｐ1の開始前には初期化期間Ｐ0が設定される。第１制御信号Ｙa［i］は、初期化期間Ｐ0とその直後のデータ書込期間Ｐ1とにおいて連続してハイレベルを維持する。
【００４８】
第３制御信号Ｙc［i］は、駆動期間Ｐ3に加えて、第１制御信号Ｙa［i］がハイレベルとなる初期化期間Ｐ0においてもハイレベルに遷移する。また、第５制御信号Ｙe［i］は、初期化期間Ｐ0と補償期間Ｐ2とにおいてハイレベルに遷移するとともにそれ以外の期間においてローレベルを維持する。第２制御信号Ｙb［i］および第４制御信号Ｙd［i］の波形は第１実施形態と同様である。
【００４９】
図９は、初期化期間Ｐ0における単位回路Ｕ（特に各トランジスタの状態）の様子を示す回路図である。初期化期間Ｐ0において第２制御信号Ｙb［i］と第４制御信号Ｙd［i］とはローレベルを維持する。したがって、トランジスタＴr4と発光制御トランジスタＴelとはオフ状態となる。一方、第１制御信号Ｙa［i］と第３制御信号Ｙc［i］と第５制御信号Ｙe［i］とは初期化期間Ｐ0においてハイレベルに遷移するから、図９に示すように、トランジスタＴr2とトランジスタＴr1とトランジスタＴr5とはオン状態となる。したがって、容量素子Ｃaの電極Ｅa1がトランジスタＴr2を介してデータ線１４に接続されるとともに、容量素子Ｃaの電極Ｅa2がトランジスタＴr1とトランジスタＴr5とトランジスタＴr2とを介してデータ線１４に接続される。
【００５０】
また、初期化期間Ｐ0においては、データ線１４に供給されるデータ信号Ｘ［j］が所定の電位Ｖrefに設定される。したがって、図９に示すように、容量素子Ｃaの電極Ｅa1および電極Ｅa2の双方にデータ線１４から電位Ｖrefが供給される。すなわち、初期化期間Ｐ0においては、その直前のフレーム期間Ｆにて単位回路Ｕに取り込まれた電位Ｖdataに拘わらず、電極Ｅa1および電極Ｅa2は電位Ｖrefに初期化される。電位Ｖrefは任意の定電位であって適宜に選定される。例えばデータ線１４の電位を初期化期間Ｐ0において電源電位Ｖddとすることによって電源電位Ｖddを電位Ｖrefとして流用することができる。
【００５１】
図１０は、以上に説明した初期化期間Ｐ0の経過後のデータ書込期間Ｐ1における単位回路Ｕの様子を示す回路図である。データ書込期間Ｐ1においては第１制御信号Ｙa［i］のみがハイレベルを維持する。したがって、図１０に示すように、容量素子Ｃaの電極Ｅa1と駆動トランジスタＴdrのゲートとがトランジスタＴr2を介してデータ線１４に接続される。一方、ローレベルの第３制御信号Ｙc［i］によってトランジスタＴr1はオフ状態に変化するから、データ書込期間Ｐ1において容量素子Ｃaの電極Ｅa2はフローティング状態となる。
【００５２】
以上の状態のもとで、データ線１４のデータ信号Ｘ［j］が電位Ｖrefと電位Ｖdataとの差分値「Ｖref−Ｖdata」に設定される。したがって、容量素子Ｃaにおいては、電極Ｅa2がフローティング状態に維持されたまま、他方の電極Ｅa1に電位「Ｖref−Ｖdata」が供給される。これによって容量素子Ｃaには電圧Ｖdataが保持される。また、第１実施形態と同様に、容量素子Ｃaによる電圧Ｖdataの保持に並行して、駆動トランジスタＴdrのゲート電位Ｖgは電位「Ｖref−Ｖdata」に設定される。したがって、本実施形態においても第１実施形態と同様の効果が奏される。なお、補償期間Ｐ2および駆動期間Ｐ3における動作は第１実施形態と同様である。
【００５３】
また、本実施形態においては、トランジスタＴr3の省略によって単位回路Ｕの構成を簡素化しながら、電極Ｅa1および電極Ｅa2の電位の初期化によってデータ書込期間Ｐ1にて容量素子Ｃaに正確に電圧Ｖdataを保持させることができる。したがって、各電気光学素子Ｅを高い精度で所期の階調に制御することが可能となる。
【００５４】
＜Ｃ：変形例＞
以上の各形態には様々な変形を加えることができる。具体的な変形の態様を例示すれば以下の通りである。なお、以下の各態様を適宜に組み合わせてもよい。
【００５５】
（１）変形例１
以上の各形態においては駆動期間Ｐ3の全区間にわたってトランジスタＴr1がオン状態に維持される構成を例示したが、駆動期間Ｐ3の一部のみにおいてトランジスタＴr1をオン状態とする構成も採用される。この構成における第３制御信号Ｙc［i］は、図３に破線で示されるように、駆動期間Ｐ3の始点を含む所定の期間にてハイレベルに遷移するとともにそれ以外の期間においてローレベルを維持する。ただし、以上の各形態のように駆動期間Ｐ3の全区間にわたって電極Ｅa2と電極Ｅb1とが電気的に接続される構成によれば、電源線１７における電源電位Ｖddの変動が電気光学素子Ｅの階調に与える影響を低減することができる。この効果について詳述すると以下の通りである。
【００５６】
図６に示した駆動期間Ｐ3においては、各単位回路Ｕの電気光学素子Ｅに対する駆動電流Ｉelの供給に起因して電源線１７の電源電位Ｖddが低下（変動量Δ）する場合がある。この場合に駆動トランジスタＴdrのソースの電位は変動量Δだけ低下する。ここで、駆動期間Ｐ3においてトランジスタＴr1がオフ状態に遷移する構成（以下「構成1」という）においては、駆動トランジスタＴdrのゲートと電源線１７とがトランジスタＴr1によって電気的に分離されるから、電源電位Ｖddの変動はゲート電位Ｖgに影響しない。
【００５７】
これに対し、図６に示すように駆動期間Ｐ3においてトランジスタＴr1がオン状態を維持する構成（以下「構成2」という）においては、トランジスタＴr1によって接続された電極Ｅa2と電極Ｅb1とを介して駆動トランジスタＴdrのゲートと電源線１７とが容量的に結合するから、電源電位Ｖddが変動量Δだけ低下するとゲート電位Ｖgも変動量Δに応じて低下する。すなわち、構成2においては、電源電位Ｖddが変動したときの駆動トランジスタＴdrのゲート−ソース間の電圧Ｖgsの変動が、構成1よりも緩和される。式（1）で表現されるように、駆動電流Ｉelは駆動トランジスタＴdrのゲート−ソース間の電圧Ｖgsに応じて決定される。したがって、駆動期間Ｐ3においてトランジスタＴr1がオン状態を維持する構成2（第１実施形態や第２実施形態）によれば、トランジスタＴr1がオフ状態となる構成1と比較して、駆動電流Ｉelに対する電源電位Ｖddの変動の影響を低減することができる。
【００５８】
（２）変形例２
単位回路Ｕの具体的な構成は以上の例示に限定されない。例えば、単位回路Ｕを構成する各トランジスタの導電型は図２や図７の態様から適宜に変更される。また、図２や図７における発光制御トランジスタＴelは適宜に省略される。
【００５９】
（３）変形例３
以上の各形態においてはデータ書込期間Ｐ1と補償期間Ｐ2との間に間隔が介挿された構成を例示したが、データ書込期間Ｐ1と補償期間Ｐ2とが連続する構成としてもよい。同様に、補償期間Ｐ2と駆動期間Ｐ3とが連続する構成としてもよい。また、第２実施形態においては初期化期間Ｐ0とデータ書込期間Ｐ1とが連続する構成を例示したが、各期間の間に間隔が介挿された構成としてもよい。
【００６０】
（４）変形例４
以上の形態においては電気光学素子ＥとしてＯＬＥＤ素子を例示したが、本発明の電子装置に採用される電気光学素子（被駆動素子）はこれに限定されない。例えば、ＯＬＥＤ素子に代えて、無機ＥＬ素子や、フィールド・エミッション（ＦＥ）素子、表面導電型エミッション（ＳＥ：Surface-conduction Electron-emitter）素子、弾道電子放出（ＢＳ：Ballistic electron Surface emitting）素子、ＬＥＤ（Light Emitting Diode）素子といった様々な自発光素子、さらには液晶素子や電気泳動素子やエレクトロクロミック素子など様々な電気光学素子を利用することができる。また、本発明は、バイオチップなどのセンシング装置にも適用される。
【００６１】
以上に例示したように、本発明の被駆動素子とは、電気エネルギの付与によって所期の状態に制御（駆動）される総ての要素を含む概念であり、発光素子などの電気光学素子は被駆動素子の例示に過ぎない。なお、被駆動素子には、ＯＬＥＤ素子のような電流駆動型の素子のほか、各々に印加される電圧（以下「駆動電圧」という）に応じて駆動される電圧駆動型の被駆動素子がある。電圧駆動型の被駆動素子が採用された電子装置Ｄにおいては、電位Ｖdataと閾値電圧Ｖthとに応じて決定される電位（以上の各形態における「Ｖdd−Ｖdata−Ｖth」）が駆動期間Ｐ3にて駆動トランジスタＴdrのゲートに供給され、この制御電位に対応した電圧値の駆動電圧が供給されることで被駆動素子が駆動される。
【００６２】
＜Ｄ：応用例＞
次に、本発明に係る電子装置（電気光学装置）を利用した電子機器について説明する。図１１ないし図１３には、以上に説明した何れかの形態に係る電子装置Ｄを表示装置として採用した電子機器の形態が図示されている。
【００６３】
図１１は、以上の各形態に係る電子装置Ｄを採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、各種の画像を表示する電子装置Ｄと、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを具備する。電子装置ＤはＯＬＥＤ素子を電気光学素子Ｅとして使用しているので、視野角が広く見易い画面を表示できる。
【００６４】
図１２に、以上の各形態に係る電子装置Ｄを適用した携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２と、各種の画像を表示する電子装置Ｄとを備える。スクロールボタン３００２を操作することによって、電子装置Ｄに表示される画面がスクロールされる。
【００６５】
図１３に、以上の各形態に係る電子装置Ｄを適用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２と、各種の画像を表示する電子装置Ｄとを備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった様々な情報が電子装置Ｄに表示される。
【００６６】
なお、本発明に係る電子装置が適用される電子機器としては、図１１から図１３に示した機器のほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、本発明に係る電子装置の用途は画像の表示に限定されない。例えば、光書込み型のプリンタや電子複写機といった画像形成装置においては、用紙などの記録材に形成されるべき画像に応じて感光体を露光する書込みヘッドが使用されるが、この種の書込みヘッドとしても本発明の電子装置は利用される。
【符号の説明】
【００６７】
Ｄ……電子装置、Ｕ……単位回路、Ｅ……電気光学素子、１０……素子アレイ部、１２……走査線、１２１……第１制御線、１２２……第２制御線、１２３……第３制御線、１２４……第４制御線、１２５……第５制御線、１４……データ線、１７……電源線、２２……走査線駆動回路、２４……データ線駆動回路、Ｃa，Ｃb……容量素子、Ｅa1，Ｅa2，Ｅb1，Ｅb2……電極、Ｔdr……駆動トランジスタ、Ｔel……発光制御トランジスタ、Ｔr1，Ｔr2，Ｔr3，Ｔr4，Ｔr5……トランジスタ、Ｐ0……初期化期間、Ｐ1……データ書込期間、Ｐ2……補償期間、Ｐ3……駆動期間。
【特許請求の範囲】
【請求項１】
制御端子と第１端子と第２端子とを備えるとともに前記制御端子の電位に応じて前記第１端子と前記第２端子との導通状態が変化する駆動トランジスタを含み、被駆動素子を駆動するための電子回路を駆動する方法であって、
書込期間において、前記制御端子にデータ電位を供給することによって前記制御端子の電位を第１の電位に設定し、
駆動期間において、前記制御端子の電位を前記第１の電位から前記駆動トランジスタの閾値電圧に応じて変化させることによって第２の電位に設定し、
前記第２の電位に応じた電圧レベルの駆動電圧および前記第２の電位に応じた電流レベルの駆動電流のうち少なくとも一方を前記被駆動素子に供給する
ことを特徴とする電子回路の駆動方法。
【請求項２】
前記電子回路は、第１電極と第２電極とを備えるとともに前記第１電極が前記制御端子に電気的に接続された第１容量素子を含み、
前記書込期間において、前記制御端子と前記第１電極とに前記データ電位を供給することで前記データ電位に応じた電荷を前記第１容量素子に保持させる
ことを特徴とする請求項１に記載の電子回路の駆動方法。
【請求項３】
前記電子回路は、第３電極と第４電極とを備える第２容量素子を含み、
前記書込期間の経過後の補償期間において、前記駆動トランジスタの閾値電圧に応じた電荷を前記第２容量素子に保持させ、
前記補償期間の経過後の前記駆動期間において、前記第２電極と前記第３電極とを電気的に接続することによって、前記制御端子の電位を前記データ電位および前記閾値電圧に応じた前記第２の電位に設定する
ことを特徴とする請求項２に記載の電子回路の駆動方法。
【請求項４】
前記補償期間の少なくとも一部において、前記制御端子を前記第１端子と前記第３電極とに電気的に接続することによって、前記閾値電圧に応じた電荷を前記第２容量素子に保持させる
ことを特徴とする請求項３に記載の電子回路の駆動方法。
【請求項５】
前記書込期間の少なくとも一部において、前記第２電極を所定の電位に設定する
ことを特徴とする請求項２から請求項４の何れかに記載の電子回路の駆動方法。
【請求項６】
前記書込期間の開始前の初期化期間において、前記第２電極を所定の電位に設定し、
前記書込期間の少なくとも一部において、前記第２電極をフローティング状態とする
ことを特徴とする請求項２から請求項４の何れかに記載の電子回路の駆動方法。
【請求項７】
前記書込期間の経過後に、前記第２電極をフローティング状態とする
ことを特徴とする請求項５または請求項６に記載の電子回路の駆動方法。
【請求項８】
制御端子と第１端子と第２端子とを備えるとともに前記制御端子の電位に応じて前記第１端子と前記第２端子との導通状態が変化する駆動トランジスタと、
前記駆動トランジスタの導通状態に応じた電圧レベルを有する駆動電圧および前記駆動トランジスタの導通状態に応じた電流レベルを有する駆動電流のうち少なくとも一方が供給される被駆動素子と、
第１電極と第２電極とを備えるとともに前記第１電極が前記制御端子に電気的に接続された第１容量素子と、
第３電極と第４電極とを備えるとともに前記駆動トランジスタの閾値電圧に応じた電荷を保持する第２容量素子と、
前記第２電極と前記第３電極との電気的な接続を制御する第１スイッチング素子と
を具備することを特徴とする電子回路。
【請求項９】
前記制御端子とデータ線との電気的な接続を制御する第２スイッチング素子をさらに具備し、
前記データ線にデータ電位が供給される書込期間の少なくとも一部において前記第２スイッチング素子を介して前記制御端子に前記データ電位が供給され、
前記書込期間の経過後の駆動期間の少なくとも一部において前記第２電極と前記第３電極とが前記第１スイッチング素子を介して電気的に接続される
請求項８に記載の電子回路。
【請求項１０】
前記第２電極と所定の電位との電気的な接続を制御する第３スイッチング素子をさらに具備する
ことを特徴とする請求項８または請求項９に記載の電子回路。
【請求項１１】
前記制御端子と前記第１端子との電気的な接続を制御する第４スイッチング素子と、
前記制御端子と前記第３電極との電気的な接続を制御する第５スイッチング素子と
を具備することを特徴とする請求項８から請求項１０の何れかに記載の電子回路。
【請求項１２】
前記制御端子と前記第１端子との電気的な接続を制御する第４スイッチング素子と、
前記制御端子と前記第３電極との電気的な接続を制御する第５スイッチング素子とを具備し、
前記書込期間の経過後の補償期間の少なくとも一部において前記制御端子と前記第１端子とが前記第４スイッチング素子を介して電気的に接続され、
前記補償期間の少なくとも一部において前記制御端子と前記第３電極とが前記第５スイッチング素子を介して電気的に接続される
ことを特徴とする請求項９または請求項１０に記載の電子回路。
【請求項１３】
複数のデータ線と複数の単位回路とを含み、
前記複数の単位回路の各々は、
制御端子と第１端子と第２端子とを備えるとともに前記制御端子の電位に応じて前記第１端子と前記第２端子との導通状態が変化する駆動トランジスタと、
前記駆動トランジスタの導通状態に応じた電圧レベルを有する駆動電圧および前記駆動トランジスタの導通状態に応じた電流レベルを有する駆動電流のうち少なくとも一方が供給される被駆動素子と、
第１電極と第２電極とを備えるとともに前記第１電極が前記制御端子に電気的に接続された第１容量素子と、
第３電極と第４電極とを備えるとともに前記駆動トランジスタの閾値電圧に応じた電荷を保持する第２容量素子と、
前記第２電極と前記第３電極との電気的な接続を制御する第１スイッチング素子と、
前記制御端子と前記複数のデータ線のうちのひとつのデータ線との電気的な接続を制御する第２スイッチング素子と
を具備することを特徴とする電子装置。
【請求項１４】
請求項１３に記載の電子装置を具備することを特徴とする電子機器。
【請求項１】
制御端子と第１端子と第２端子とを備えるとともに前記制御端子の電位に応じて前記第１端子と前記第２端子との導通状態が変化する駆動トランジスタを含み、被駆動素子を駆動するための電子回路を駆動する方法であって、
書込期間において、前記制御端子にデータ電位を供給することによって前記制御端子の電位を第１の電位に設定し、
駆動期間において、前記制御端子の電位を前記第１の電位から前記駆動トランジスタの閾値電圧に応じて変化させることによって第２の電位に設定し、
前記第２の電位に応じた電圧レベルの駆動電圧および前記第２の電位に応じた電流レベルの駆動電流のうち少なくとも一方を前記被駆動素子に供給する
ことを特徴とする電子回路の駆動方法。
【請求項２】
前記電子回路は、第１電極と第２電極とを備えるとともに前記第１電極が前記制御端子に電気的に接続された第１容量素子を含み、
前記書込期間において、前記制御端子と前記第１電極とに前記データ電位を供給することで前記データ電位に応じた電荷を前記第１容量素子に保持させる
ことを特徴とする請求項１に記載の電子回路の駆動方法。
【請求項３】
前記電子回路は、第３電極と第４電極とを備える第２容量素子を含み、
前記書込期間の経過後の補償期間において、前記駆動トランジスタの閾値電圧に応じた電荷を前記第２容量素子に保持させ、
前記補償期間の経過後の前記駆動期間において、前記第２電極と前記第３電極とを電気的に接続することによって、前記制御端子の電位を前記データ電位および前記閾値電圧に応じた前記第２の電位に設定する
ことを特徴とする請求項２に記載の電子回路の駆動方法。
【請求項４】
前記補償期間の少なくとも一部において、前記制御端子を前記第１端子と前記第３電極とに電気的に接続することによって、前記閾値電圧に応じた電荷を前記第２容量素子に保持させる
ことを特徴とする請求項３に記載の電子回路の駆動方法。
【請求項５】
前記書込期間の少なくとも一部において、前記第２電極を所定の電位に設定する
ことを特徴とする請求項２から請求項４の何れかに記載の電子回路の駆動方法。
【請求項６】
前記書込期間の開始前の初期化期間において、前記第２電極を所定の電位に設定し、
前記書込期間の少なくとも一部において、前記第２電極をフローティング状態とする
ことを特徴とする請求項２から請求項４の何れかに記載の電子回路の駆動方法。
【請求項７】
前記書込期間の経過後に、前記第２電極をフローティング状態とする
ことを特徴とする請求項５または請求項６に記載の電子回路の駆動方法。
【請求項８】
制御端子と第１端子と第２端子とを備えるとともに前記制御端子の電位に応じて前記第１端子と前記第２端子との導通状態が変化する駆動トランジスタと、
前記駆動トランジスタの導通状態に応じた電圧レベルを有する駆動電圧および前記駆動トランジスタの導通状態に応じた電流レベルを有する駆動電流のうち少なくとも一方が供給される被駆動素子と、
第１電極と第２電極とを備えるとともに前記第１電極が前記制御端子に電気的に接続された第１容量素子と、
第３電極と第４電極とを備えるとともに前記駆動トランジスタの閾値電圧に応じた電荷を保持する第２容量素子と、
前記第２電極と前記第３電極との電気的な接続を制御する第１スイッチング素子と
を具備することを特徴とする電子回路。
【請求項９】
前記制御端子とデータ線との電気的な接続を制御する第２スイッチング素子をさらに具備し、
前記データ線にデータ電位が供給される書込期間の少なくとも一部において前記第２スイッチング素子を介して前記制御端子に前記データ電位が供給され、
前記書込期間の経過後の駆動期間の少なくとも一部において前記第２電極と前記第３電極とが前記第１スイッチング素子を介して電気的に接続される
請求項８に記載の電子回路。
【請求項１０】
前記第２電極と所定の電位との電気的な接続を制御する第３スイッチング素子をさらに具備する
ことを特徴とする請求項８または請求項９に記載の電子回路。
【請求項１１】
前記制御端子と前記第１端子との電気的な接続を制御する第４スイッチング素子と、
前記制御端子と前記第３電極との電気的な接続を制御する第５スイッチング素子と
を具備することを特徴とする請求項８から請求項１０の何れかに記載の電子回路。
【請求項１２】
前記制御端子と前記第１端子との電気的な接続を制御する第４スイッチング素子と、
前記制御端子と前記第３電極との電気的な接続を制御する第５スイッチング素子とを具備し、
前記書込期間の経過後の補償期間の少なくとも一部において前記制御端子と前記第１端子とが前記第４スイッチング素子を介して電気的に接続され、
前記補償期間の少なくとも一部において前記制御端子と前記第３電極とが前記第５スイッチング素子を介して電気的に接続される
ことを特徴とする請求項９または請求項１０に記載の電子回路。
【請求項１３】
複数のデータ線と複数の単位回路とを含み、
前記複数の単位回路の各々は、
制御端子と第１端子と第２端子とを備えるとともに前記制御端子の電位に応じて前記第１端子と前記第２端子との導通状態が変化する駆動トランジスタと、
前記駆動トランジスタの導通状態に応じた電圧レベルを有する駆動電圧および前記駆動トランジスタの導通状態に応じた電流レベルを有する駆動電流のうち少なくとも一方が供給される被駆動素子と、
第１電極と第２電極とを備えるとともに前記第１電極が前記制御端子に電気的に接続された第１容量素子と、
第３電極と第４電極とを備えるとともに前記駆動トランジスタの閾値電圧に応じた電荷を保持する第２容量素子と、
前記第２電極と前記第３電極との電気的な接続を制御する第１スイッチング素子と、
前記制御端子と前記複数のデータ線のうちのひとつのデータ線との電気的な接続を制御する第２スイッチング素子と
を具備することを特徴とする電子装置。
【請求項１４】
請求項１３に記載の電子装置を具備することを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１２−１０８５３２（Ｐ２０１２−１０８５３２Ａ）
【公開日】平成２４年６月７日（２０１２．６．７）
【国際特許分類】
【出願番号】特願２０１２−９８１９（Ｐ２０１２−９８１９）
【出願日】平成２４年１月２０日（２０１２．１．２０）
【分割の表示】特願２００５−３６５９２１（Ｐ２００５−３６５９２１）の分割
【原出願日】平成１７年１２月２０日（２００５．１２．２０）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２４年６月７日（２０１２．６．７）
【国際特許分類】
【出願日】平成２４年１月２０日（２０１２．１．２０）
【分割の表示】特願２００５−３６５９２１（Ｐ２００５−３６５９２１）の分割
【原出願日】平成１７年１２月２０日（２００５．１２．２０）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]