電子機器及びその制御方法
【課題】省エネルギーモードから通常モードへの復帰を短時間で行うことを可能にする電子機器及びその制御方法を提供する。
【解決手段】電子機器１００は、省エネモードを有する電子機器であって、省エネモードへの移行時に、全体制御部１０６が管理するレジスタ設定値を記憶するＲＡＭ１０９と、省エネモードからの復帰時に、ダイレクトメモリアクセスによってＲＡＭ１０９からレジスタ設定値を読み出すＤＭＡコントローラ１０８と、を有し、全体制御部１０６は、読み出したレジスタ設定値を用いて初期化処理を行うことを特徴とする。
【解決手段】電子機器１００は、省エネモードを有する電子機器であって、省エネモードへの移行時に、全体制御部１０６が管理するレジスタ設定値を記憶するＲＡＭ１０９と、省エネモードからの復帰時に、ダイレクトメモリアクセスによってＲＡＭ１０９からレジスタ設定値を読み出すＤＭＡコントローラ１０８と、を有し、全体制御部１０６は、読み出したレジスタ設定値を用いて初期化処理を行うことを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器及びその制御方法に関し、特に、省エネモードからの迅速な復帰を実現する技術に関する。
【背景技術】
【０００２】
本発明に関連する技術を記載する文献として、特許文献１，２を挙げる。
【０００３】
特許文献１には、省電力モードでの消費電力を低減し、また、省電力モードから通常動作モードへの復帰も短時間で行うことができるようにすることを目的として、通常モードでの動作中にＲＯＭから省エネルギーモードからの復帰に必要なデータの少なくとも一部を読み出してメインメモリに記憶させておくというような構成が開示されている。
【０００４】
また、特許文献２には、省エネルギーモード時の消費電力を最小限に抑えると共に、省エネルギーモードと通常モードの切り換え時に通信が途絶えることの内容にすることを目的として、省エネルギーモード時に給電が停止するメインＣＰＵが移行時にサブＣＰＵに省エネルギーモード移行を指示し、サブＣＰＵがデータ転送を停止させることなく送受信制御を自己の管理下に移行させる技術が開示されている。
【特許文献１】特許３７９８３５３号公報
【特許文献２】特開２００５−３０３９７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
近年、画像形成装置において、消費電力低減の要求が大きく、特に操作や印刷ジョブの実行がない待機時の消費電力の低減が要求されている。そこで、特に消費電力が大きいエンジン部分の給電を停止する省エネルギーモードを設け、待機時には省エネルギーモードに移行することによって消費電力を低減することが行われている。
【０００６】
また、さらに消費電力を低減させるために、ＣＰＵへの給電を停止する技術や、制御用ＡＳＩＣ（Ａｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ ＩＣ）若しくはＳｏＣ（Ｓｙｓｔｅｍ ｏｎ Ｃｈｉｐ）の給電ラインを複数の系統に分けて省エネルギーモードで不要な機能への給電を停止する技術も、既に知られている。
【０００７】
しかしながら、今までのＣＰＵへの給電を停止する技術では、通常動作モードへの復帰に、電源投入時と同じようにハードウェア／ソフトウェアの初期化処理を要することになり、復帰に要する時間が長いという問題があった。
【０００８】
そこで本発明は、上記実情に鑑みて、省エネルギーモードから通常モードへの復帰を短時間で行うことを可能にする電子機器及びその制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために本発明は、以下の構成を備えることとする。
【００１０】
本発明に係る電子機器は、省エネモードを有する電子機器であって、前記省エネモードへの移行時に、装置全体の制御部が管理するレジスタ設定値を記憶する記憶手段と、前記省エネモードからの復帰時に、ダイレクトメモリアクセスによって前記記憶手段から前記レジスタ設定値を読み出すＤＭＡ制御手段と、を有し、前記制御部は、読み出した前記レジスタ設定値を用いて初期化処理を行うことを特徴とする。
【００１１】
本発明に係る電子機器の制御方法は、省エネモードを有する電子機器の制御方法であって、前記省エネモードへの移行時に、装置全体の制御部が管理するレジスタ設定を記憶する記憶工程と、前記省エネモードからの復帰時に、ダイレクトメモリアクセスによって前記記憶工程で記憶された前記レジスタ設定値を読み出すＤＭＡ制御工程と、前記制御部により、読み出した前記レジスタ設定値を用いて初期化処理を行う工程と、を含むことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、省エネルギーモードから通常モードへの復帰を短時間で行うことを可能にする電子機器及びその制御方法を提供することが可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明を実施形態により詳細に説明する。
本実施形態に係る電子機器は、限定するものではないが、例えば、電子写真方式の画像形成装置や、インクジェット方式の画像形成装置であってもよい。画像形成装置は、動作時の消費電力を多く必要とするものの待機時間が長く、省エネルギーモードの制御に関連する本発明の効果を特に有利に発揮することができる。以下、本実施形態に係る電子機器は、インクジェット方式の画像形成装置であることとする。
【００１４】
まず、本実施形態の構成を図１と図２を参照して説明する。
図１は、本実施形態に係る電子機器１００の概略構成を示すブロック図である。図示のように、電子機器１００は、ＳｏＣ（Ｓｙｓｔｅｍ ｏｎ Ｃｈｉｐ）１０１と、ＲＡＭ１０９と、クロックジェネレータ１１０と、ＲＯＭ１１１と、を備える。以下、各部について説明する。
【００１５】
ＳｏＣ１０１は、装置の全体を制御する全体制御部１０６と、省エネルギー（以下、「省エネ」と略す）状態における制御を行う省エネ制御部１０２と、ＲＡＭ１０９の制御を行うＲＡＭコントローラ１０５と、を有する。
【００１６】
クロックジェネレータ１１０は、システムで必要なクロックを生成する。
ＲＡＭ１０９は、画像データや、プログラムで使用するメインメモリである。
ＲＡＭコントローラ１０５は、ＲＡＭ１０９へのアクセス制御や、定期的なリフレッシュ動作制御、省エネ状態へ移行時にセルフリフレッシュへ移行するコマンドを制御する。
ＲＯＭ１１１は、プログラムや、印字吐出用の波形データ等が格納されており、電源起動時にＲＡＭ１０９に展開し、使用する。ＦｌａｓｈＲＯＭなどの不揮発性のＲＯＭを使用する。
【００１７】
省エネ制御部１０２は、省エネ状態から復帰要因を検出する機能を備え、省エネ復帰用のタイマ等を有する。電子機器１００の操作／表示部（図示せず）でユーザがキー操作を行うと、この省エネ制御部１０２が入力信号のエッジを検出し、復帰信号を発生させることで、復帰動作を行う。
【００１８】
全体制御部１０６は、電子機器１００の動作に必要な種々の演算や処理を行う中央演算装置であるＣＰＵ１０７と、ＣＰＵ１０７を使用しないでＲＡＭ１０９やＲＯＭ１１１へのダイレクトメモリアクセスを行うための制御をするＤＭＡコントローラ１０８と、を備える。
【００１９】
電子機器１００は、リセット信号を２系統有し、電源起動時には、両方ともリセット状態となる。省エネ移行時は、ＲＥＳＥＴ＿１信号のみリセット状態とすることで、外部端子をＨｉ−Ｚにし、電源の回り込みを防止する。
【００２０】
電源起動時は、ＣＰＵ１０７がリセット解除後、ＲＯＭ１１１からプログラムを起動し、各制御部の初期化動作を行う。ＣＰＵ１０７は、初期化完了後、ＲＯＭ１１１に記憶されているプログラムを、ＲＡＭ１０９にコピーし、ＲＡＭ１０９上のプログラムで動作する。
【００２１】
図２は、電子機器１００の省エネモード時の給電状態を示すブロック図である。図示のように、ＳｏＣ１０１のコア電源は２系統に分かれている。図２の斜線部は、省エネ状態において給電がされていないブロックを示している。
【００２２】
ＰＷＲ＿ＣＴＬ信号は、省エネ状態に移行する際に、図２の斜線で示したブロックへの給電を制御する信号である。省エネ状態では、ＣＰＵ１０７を含む全体制御部１０６や外部に接続されたＲＯＭ１１１等の電源がＯＦＦとなる。ＲＡＭ１０９は、ＲＡＭコントローラ１０５によりセルフリフレッシュ状態になっており、通常時より消費電力が少ない状態である。
【００２３】
次に、省エネ状態からの復帰動作について説明する。
省エネ状態から復帰する場合は、図２の斜線部に電源を給電し、リセット信号を解除する。ＣＰＵ１０７は、電源起動時と同様にＲＯＭ１１１から起動を開始する。
【００２４】
省エネ制御部１０２には、省エネ復帰フラグ１０３を有しており、これは、電源起動時と省エネ復帰時の区別をするために使用する。省エネに移行時は、この省エネ復帰フラグ１０３を有効に設定しておくことで、ＣＰＵ１０７が起動を開始したあと、このフラグ１０３を確認し電源起動時なのか省エネ復帰時なのかを判定することが可能となる。この省エネ復帰フラグ１０３は、省エネ中に電源がＯＦＦにならない省エネ制御部１０２にあるため、省エネ状態に移行してもクリアされることがない。
【００２５】
省エネ移行時に、全体制御部１０６で設定されているハードウェア設定値を、ＲＡＭ１０９上にテーブルとして設定しておく。その際、そのテーブルの開始アドレスをＤＭＡ＿ＳＡＤＲレジスタ１０４に記録しておく。なお、本実施形態においては、ＤＭＡ＿ＳＡＤＲは、レジスタとして有しているが、ＲＡＭ１０９上の領域を使用してもよい。
【００２６】
ＣＰＵ１０７は、ＲＯＭ１１１からの起動後、省エネ復帰フラグ１０３により省エネからの復帰動作と判定した場合、ＤＭＡ＿ＳＡＤＲの値を取得し、ＤＭＡコントローラ１０８に設定する。ＤＭＡ転送を開始すると、省エネ移行前のレジスタ設定値がＤＭＡにより、全体制御部１０６の各レジスタに設定される。
【００２７】
図３は、レジスタマッピング例を示す図である。
動作開始を指示するための起動レジスタ２０２と、各種設定用の動作パラメータレジスタ２０１と、を別アドレスにまとめる。省エネ復帰時は、制御系への設定を行わないように、ＤＭＡ設定することで、ＤＭＡ転送サイズを少なくすることができる。また、各レジスタの配置は、ＤＭＡ転送サイズが小さくなるように、つめてマッピングしてあることが望ましい。そのほうが、より高速に初期設定が可能となる。
【００２８】
図４は、本実施形態のライトプロテクト制御を説明するための図である。ライトプロテクト設定レジスタ２０３からは、起動レジスタ２０２のみにｗｒｉｔｅ＿ｐｒｏｔｅｃｔ信号が接続されている。ｗｒｉｔｅ＿ｐｒｏｔｅｃｔ信号が有効な場合、起動レジスタ２０２へのライトは無効となる。
【００２９】
省エネ復帰時は、ライトプロテクトを有効に設定しておき、ＤＭＡによりレジスタ設定を行う。これにより、省エネ復帰時の初期化動作で、発生させたくない動作を抑制することができる。
【００３０】
また、図４の例は、図３の例と比較して、起動レジスタ２０２と動作パラメータのアドレスを分ける必要がなくなるため、レジスタマッピングをつめることができ、より少ないＤＭＡ転送サイズでレジスタ設定が可能となる。
【００３１】
図５は、ＤＭＡで用いられるディスクリプタ形式を示す図である。
・ＤＭＡコントローラ１０８は、最初のディスクリプタアドレスのみ設定する。
・省エネ復帰動作開始後、図５に図示した形式でメモリに置かれたディスクリプタをリードすることで、ＤＭＡ動作パラメータを取得する。
・転送サイズ分のデータ転送が終了すると、終了フラグから終了かどうかの判定を行う。
・終了ではない場合は、次のディスクリプタアドレスで示されるメモリ領域から次のディスクリプタをリードする。
以上の処理を終了するまで続ける。
【００３２】
本実施形態において、ディスクリプタを用いる理由について説明する。
初期化が必要な各レジスタ／ＳＲＡＭは、メモリマップ上に点在している。ところが、ＤＭＡは連続したアドレスには、有効であるが、非連続な場合は、その都度転送先アドレスを設定する必要がある。また、一旦ＲＡＭ１０９上にレジスタ設定値を回避する場合も、全レジスタ設定値を連続したメモリ空間に置くと、メモリ管理が難しくなってしまう。
【００３３】
そこで、図５に示したようなディスクリプタを使用することで、点在したレジスタ設定値を、点在したレジスタに対し一連の動作で転送することが可能となる。これにより、ＣＰＵの介在が不要となり、より高速に初期化を終えることができる。
【００３４】
図６は、伸張機能を搭載したＤＭＡコントローラ１０８の機能ブロック図である。
起動制御部３０１は、図５で示したようなディスクリプタを解釈し、リードＤＭＡコントローラ３０２／ライトＤＭＡコントローラ３０３を制御する。伸張器３０４は、圧縮されたデータを伸張する。
【００３５】
ＤＭＡ起動後、起動制御部３０１は、設定された最初のディスクリプタアドレスに対しリードＤＭＡコントローラ３０２を起動する。受けとったリードデータ（最初のディスクリプタ）から、転送元／先アドレスを取得し、リードＤＭＡコントローラ３０２／ライトＤＭＡコントローラ３０３を起動する。
【００３６】
転送元アドレスからリードしたデータは伸張器３０４で伸張され、ライトＤＭＡコントローラ３０３に渡される。ライトＤＭＡコントローラ３０３は、受けとったデータを転送先アドレスに転送する。このような動作をディスクリプタから取得した転送サイズ分行う。
【００３７】
伸張器３０４は、伸張を行うか否かを設定可能であり、伸張を行わない場合は、伸張器３０４をスルーすることになる。また、伸張器３０４は、省エネモードへの移行時に、レジスタ設定値を圧縮する機能も有する。
【００３８】
ＤＭＡコントローラ１０８の構成を、図６に示すような構成のものとすることによって、データを圧縮することで、レジスタ設定値をＲＡＭ１０９にコピーする際に、容量を削減することが可能となる。
【００３９】
図７は、図４のＤＭＡコントローラで使用するディスクリプタ形式のさらに別の一例を示した図である。図５との違いは、ディスクリプタに、伸張可否の設定値を含んでいることである。これにより上述の伸張器３０４をスルーするかどうかを判定している。
【００４０】
図８は、この画像形成装置の省エネ移行時の処理フローを示すフローチャート図である。
最後のプリント動作、コピー動作、スキャナ動作等のどれかが終了した時点から、あらかじめ決められた一定時間が経過すると省エネモードへ移行する。
ステップＳ１０１では、省エネモードへの移行可能かどうかを判定する。状態異常等のエラーが発生している場合等は、移行不可とする。
移行可能な場合は、ステップＳ１０２でレジスタ値回避処理を行う。このとき、上述の全体制御部１０６の各レジスタ設定値をＲＡＭ１０９上にコピーする。
このとき、各レジスタテーブルが大きくなる場合は、テーブル自体を圧縮しておく。
また、ここでは、復帰時のＤＭＡ処理用に各ディスクリプタテーブルをＲＡＭ１０９上に準備しておく。
【００４１】
ステップＳ１０３では、上記ディスクリプタテーブルの最初のディスクリプタの開始アドレスを、省エネ制御部１０２のＤＭＡ＿ＳＡＤＲレジスタ１０４に設定しておく。
ステップＳ１０４では、省エネモードへの移行処理を行う。省エネ制御部１０２の省エネ復帰フラグ１０３を有効設定にし、ＣＰＵ１０７等省エネ時に動作不要なブロックへの電源をＯＦＦにする。ステップＳ１０５では、エラー表示等を行う。
【００４２】
図９は、本実施形態における、省エネから復帰動作について説明したフローチャート図である。
ＣＰＵ１０７は、リセットが解除されると、ブートプログラムを起動する。図９では、ブート動作、特に省エネから復帰時のブート動作について説明する。
【００４３】
ステップＳ２０１では、ブート動作が省エネからの復帰か電源起動時なのかを判定している。図８のステップＳ１０４において有効にした省エネ制御部１０２の復帰フラグ１０３を確認することで、省エネモードからの復帰動作であることが分かる。省エネモードからの復帰ではない場合は、電源起動時の初期化処理を行う（ステップＳ２０５）。
【００４４】
ステップＳ２０２では、初期設定用のＤＭＡの転送開始アドレスを設定する。このとき、図８のステップＳ１０３において設定しておいた省エネ制御部１０２のＤＭＡ＿ＳＡＤＲレジスタ１０４から開始アドレスを取得し、ＤＭＡの転送開始アドレス設定レジスタに設定する。
【００４５】
ステップＳ２０３でＤＭＡ転送開始設定を行うことで、初期化動作が自動で行われる。ＤＭＡ転送開始後、ステップＳ２０４で、ＤＭＡの転送終了確認を行う。
【００４６】
ここでは、全ての初期設定をＤＭＡで行っていることになるが、一部のレジスタのみでもよい。また、ＤＭＡ転送完了までの間、初期化動作の要らない別の動作を行ってもよいし、一部の初期設定のみＣＰＵ１０７で初期設定後、外部デバイスの初期設定等を行っても良い。
【００４７】
以上に説明した実施形態を変形した実施形態について図１０を参照して説明する。
図１０は、省エネモード及び復帰時の動作に関連する部分の構成を示すブロック図である。図１０に示す例では、省エネ復帰時の初期化動作用のＤＭＡコントローラを２つ有している。図１０中、ＤＭＡコントローラ１０８は、主にエンジン制御に関するレジスタの初期設定で使用する。ＤＭＡコントローラ１１２は、エンジン制御以外で使用する。ＤＭＡコントローラ１０８，ＤＭＡコントローラ１１２の動作は、図２を参照して説明したものと同じである。
【００４８】
省エネからの復帰時は、ＤＭＡコントローラ１０８，ＤＭＡコントローラ１１２を用いて初期化動作を行う。ここで、ＤＭＡコントローラ１０８は、主にエンジン制御に関するレジスタ初期設定で使用するが、一部のレジスタのみでもよい。
【００４９】
ＤＭＡコントローラ１０８は、レジスタの初期化完了後、初期化済みの制御回路を用いてエンジンの初期動作が必要なものを対象としている。こうすることで、全レジスタの初期設定を完了する前に、時間のかかるエンジンの初期動作を開始することが可能となる。したがって、より高速にシステムを復帰させることができる。
【００５０】
以上、本発明の好適な実施の形態について説明したが、本発明はこれに限定されるものではなく、要旨を逸脱しない範囲内で種々の変形実施が可能である。
【図面の簡単な説明】
【００５１】
【図１】本発明による実施形態に係る電子機器の概略構成を示すブロック図である。
【図２】本実施形態に係る電子機器の省エネモード時の給電状態を示すブロック図である。
【図３】本実施形態におけるレジスタのレジスタマッピング例を示す図である。
【図４】本実施形態のライトプロテクト制御を説明するための図である。
【図５】本実施形態におけるＤＭＡで用いられるディスクリプタの形式を示す図である。
【図６】本実施形態のＤＭＡコントローラの構成を示す機能ブロック図である。
【図７】本実施形態におけるＤＭＡで用いられるディスクリプタの形式のさらに別の一例を示す図である。
【図８】本実施形態の省エネ移行時の処理手順を示すフローチャートである。
【図９】本実施形態の省エネ復帰時の処理手順を示すフローチャートである。
【図１０】本発明による別の実施形態の概略構成を示すブロック図である。
【符号の説明】
【００５２】
１００ 電子機器
１０１ ＳｏＣ（Ｓｙｓｔｅｍ ｏｎ Ｃｈｉｐ）
１０２ 省エネ制御部
１０３ 省エネ復帰フラグ
１０４ ＤＭＡ＿ＳＡＤＲレジスタ
１０５ ＲＡＭコントローラ
１０６ 全体制御部
１０７ ＣＰＵ
１０８ ＤＭＡコントローラ
１０９ ＲＡＭ
１１０ クロックジェネレータ
１１１ ＲＯＭ
２０１ 動作パラメータレジスタ
２０２ 起動レジスタ
２０３ ライトプロテクト設定レジスタ
３０１ 起動制御部
３０２ リードＤＭＡコントローラ
３０３ ライトＤＭＡコントローラ
３０４ 伸張器
【技術分野】
【０００１】
本発明は、電子機器及びその制御方法に関し、特に、省エネモードからの迅速な復帰を実現する技術に関する。
【背景技術】
【０００２】
本発明に関連する技術を記載する文献として、特許文献１，２を挙げる。
【０００３】
特許文献１には、省電力モードでの消費電力を低減し、また、省電力モードから通常動作モードへの復帰も短時間で行うことができるようにすることを目的として、通常モードでの動作中にＲＯＭから省エネルギーモードからの復帰に必要なデータの少なくとも一部を読み出してメインメモリに記憶させておくというような構成が開示されている。
【０００４】
また、特許文献２には、省エネルギーモード時の消費電力を最小限に抑えると共に、省エネルギーモードと通常モードの切り換え時に通信が途絶えることの内容にすることを目的として、省エネルギーモード時に給電が停止するメインＣＰＵが移行時にサブＣＰＵに省エネルギーモード移行を指示し、サブＣＰＵがデータ転送を停止させることなく送受信制御を自己の管理下に移行させる技術が開示されている。
【特許文献１】特許３７９８３５３号公報
【特許文献２】特開２００５−３０３９７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
近年、画像形成装置において、消費電力低減の要求が大きく、特に操作や印刷ジョブの実行がない待機時の消費電力の低減が要求されている。そこで、特に消費電力が大きいエンジン部分の給電を停止する省エネルギーモードを設け、待機時には省エネルギーモードに移行することによって消費電力を低減することが行われている。
【０００６】
また、さらに消費電力を低減させるために、ＣＰＵへの給電を停止する技術や、制御用ＡＳＩＣ（Ａｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ ＩＣ）若しくはＳｏＣ（Ｓｙｓｔｅｍ ｏｎ Ｃｈｉｐ）の給電ラインを複数の系統に分けて省エネルギーモードで不要な機能への給電を停止する技術も、既に知られている。
【０００７】
しかしながら、今までのＣＰＵへの給電を停止する技術では、通常動作モードへの復帰に、電源投入時と同じようにハードウェア／ソフトウェアの初期化処理を要することになり、復帰に要する時間が長いという問題があった。
【０００８】
そこで本発明は、上記実情に鑑みて、省エネルギーモードから通常モードへの復帰を短時間で行うことを可能にする電子機器及びその制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために本発明は、以下の構成を備えることとする。
【００１０】
本発明に係る電子機器は、省エネモードを有する電子機器であって、前記省エネモードへの移行時に、装置全体の制御部が管理するレジスタ設定値を記憶する記憶手段と、前記省エネモードからの復帰時に、ダイレクトメモリアクセスによって前記記憶手段から前記レジスタ設定値を読み出すＤＭＡ制御手段と、を有し、前記制御部は、読み出した前記レジスタ設定値を用いて初期化処理を行うことを特徴とする。
【００１１】
本発明に係る電子機器の制御方法は、省エネモードを有する電子機器の制御方法であって、前記省エネモードへの移行時に、装置全体の制御部が管理するレジスタ設定を記憶する記憶工程と、前記省エネモードからの復帰時に、ダイレクトメモリアクセスによって前記記憶工程で記憶された前記レジスタ設定値を読み出すＤＭＡ制御工程と、前記制御部により、読み出した前記レジスタ設定値を用いて初期化処理を行う工程と、を含むことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、省エネルギーモードから通常モードへの復帰を短時間で行うことを可能にする電子機器及びその制御方法を提供することが可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明を実施形態により詳細に説明する。
本実施形態に係る電子機器は、限定するものではないが、例えば、電子写真方式の画像形成装置や、インクジェット方式の画像形成装置であってもよい。画像形成装置は、動作時の消費電力を多く必要とするものの待機時間が長く、省エネルギーモードの制御に関連する本発明の効果を特に有利に発揮することができる。以下、本実施形態に係る電子機器は、インクジェット方式の画像形成装置であることとする。
【００１４】
まず、本実施形態の構成を図１と図２を参照して説明する。
図１は、本実施形態に係る電子機器１００の概略構成を示すブロック図である。図示のように、電子機器１００は、ＳｏＣ（Ｓｙｓｔｅｍ ｏｎ Ｃｈｉｐ）１０１と、ＲＡＭ１０９と、クロックジェネレータ１１０と、ＲＯＭ１１１と、を備える。以下、各部について説明する。
【００１５】
ＳｏＣ１０１は、装置の全体を制御する全体制御部１０６と、省エネルギー（以下、「省エネ」と略す）状態における制御を行う省エネ制御部１０２と、ＲＡＭ１０９の制御を行うＲＡＭコントローラ１０５と、を有する。
【００１６】
クロックジェネレータ１１０は、システムで必要なクロックを生成する。
ＲＡＭ１０９は、画像データや、プログラムで使用するメインメモリである。
ＲＡＭコントローラ１０５は、ＲＡＭ１０９へのアクセス制御や、定期的なリフレッシュ動作制御、省エネ状態へ移行時にセルフリフレッシュへ移行するコマンドを制御する。
ＲＯＭ１１１は、プログラムや、印字吐出用の波形データ等が格納されており、電源起動時にＲＡＭ１０９に展開し、使用する。ＦｌａｓｈＲＯＭなどの不揮発性のＲＯＭを使用する。
【００１７】
省エネ制御部１０２は、省エネ状態から復帰要因を検出する機能を備え、省エネ復帰用のタイマ等を有する。電子機器１００の操作／表示部（図示せず）でユーザがキー操作を行うと、この省エネ制御部１０２が入力信号のエッジを検出し、復帰信号を発生させることで、復帰動作を行う。
【００１８】
全体制御部１０６は、電子機器１００の動作に必要な種々の演算や処理を行う中央演算装置であるＣＰＵ１０７と、ＣＰＵ１０７を使用しないでＲＡＭ１０９やＲＯＭ１１１へのダイレクトメモリアクセスを行うための制御をするＤＭＡコントローラ１０８と、を備える。
【００１９】
電子機器１００は、リセット信号を２系統有し、電源起動時には、両方ともリセット状態となる。省エネ移行時は、ＲＥＳＥＴ＿１信号のみリセット状態とすることで、外部端子をＨｉ−Ｚにし、電源の回り込みを防止する。
【００２０】
電源起動時は、ＣＰＵ１０７がリセット解除後、ＲＯＭ１１１からプログラムを起動し、各制御部の初期化動作を行う。ＣＰＵ１０７は、初期化完了後、ＲＯＭ１１１に記憶されているプログラムを、ＲＡＭ１０９にコピーし、ＲＡＭ１０９上のプログラムで動作する。
【００２１】
図２は、電子機器１００の省エネモード時の給電状態を示すブロック図である。図示のように、ＳｏＣ１０１のコア電源は２系統に分かれている。図２の斜線部は、省エネ状態において給電がされていないブロックを示している。
【００２２】
ＰＷＲ＿ＣＴＬ信号は、省エネ状態に移行する際に、図２の斜線で示したブロックへの給電を制御する信号である。省エネ状態では、ＣＰＵ１０７を含む全体制御部１０６や外部に接続されたＲＯＭ１１１等の電源がＯＦＦとなる。ＲＡＭ１０９は、ＲＡＭコントローラ１０５によりセルフリフレッシュ状態になっており、通常時より消費電力が少ない状態である。
【００２３】
次に、省エネ状態からの復帰動作について説明する。
省エネ状態から復帰する場合は、図２の斜線部に電源を給電し、リセット信号を解除する。ＣＰＵ１０７は、電源起動時と同様にＲＯＭ１１１から起動を開始する。
【００２４】
省エネ制御部１０２には、省エネ復帰フラグ１０３を有しており、これは、電源起動時と省エネ復帰時の区別をするために使用する。省エネに移行時は、この省エネ復帰フラグ１０３を有効に設定しておくことで、ＣＰＵ１０７が起動を開始したあと、このフラグ１０３を確認し電源起動時なのか省エネ復帰時なのかを判定することが可能となる。この省エネ復帰フラグ１０３は、省エネ中に電源がＯＦＦにならない省エネ制御部１０２にあるため、省エネ状態に移行してもクリアされることがない。
【００２５】
省エネ移行時に、全体制御部１０６で設定されているハードウェア設定値を、ＲＡＭ１０９上にテーブルとして設定しておく。その際、そのテーブルの開始アドレスをＤＭＡ＿ＳＡＤＲレジスタ１０４に記録しておく。なお、本実施形態においては、ＤＭＡ＿ＳＡＤＲは、レジスタとして有しているが、ＲＡＭ１０９上の領域を使用してもよい。
【００２６】
ＣＰＵ１０７は、ＲＯＭ１１１からの起動後、省エネ復帰フラグ１０３により省エネからの復帰動作と判定した場合、ＤＭＡ＿ＳＡＤＲの値を取得し、ＤＭＡコントローラ１０８に設定する。ＤＭＡ転送を開始すると、省エネ移行前のレジスタ設定値がＤＭＡにより、全体制御部１０６の各レジスタに設定される。
【００２７】
図３は、レジスタマッピング例を示す図である。
動作開始を指示するための起動レジスタ２０２と、各種設定用の動作パラメータレジスタ２０１と、を別アドレスにまとめる。省エネ復帰時は、制御系への設定を行わないように、ＤＭＡ設定することで、ＤＭＡ転送サイズを少なくすることができる。また、各レジスタの配置は、ＤＭＡ転送サイズが小さくなるように、つめてマッピングしてあることが望ましい。そのほうが、より高速に初期設定が可能となる。
【００２８】
図４は、本実施形態のライトプロテクト制御を説明するための図である。ライトプロテクト設定レジスタ２０３からは、起動レジスタ２０２のみにｗｒｉｔｅ＿ｐｒｏｔｅｃｔ信号が接続されている。ｗｒｉｔｅ＿ｐｒｏｔｅｃｔ信号が有効な場合、起動レジスタ２０２へのライトは無効となる。
【００２９】
省エネ復帰時は、ライトプロテクトを有効に設定しておき、ＤＭＡによりレジスタ設定を行う。これにより、省エネ復帰時の初期化動作で、発生させたくない動作を抑制することができる。
【００３０】
また、図４の例は、図３の例と比較して、起動レジスタ２０２と動作パラメータのアドレスを分ける必要がなくなるため、レジスタマッピングをつめることができ、より少ないＤＭＡ転送サイズでレジスタ設定が可能となる。
【００３１】
図５は、ＤＭＡで用いられるディスクリプタ形式を示す図である。
・ＤＭＡコントローラ１０８は、最初のディスクリプタアドレスのみ設定する。
・省エネ復帰動作開始後、図５に図示した形式でメモリに置かれたディスクリプタをリードすることで、ＤＭＡ動作パラメータを取得する。
・転送サイズ分のデータ転送が終了すると、終了フラグから終了かどうかの判定を行う。
・終了ではない場合は、次のディスクリプタアドレスで示されるメモリ領域から次のディスクリプタをリードする。
以上の処理を終了するまで続ける。
【００３２】
本実施形態において、ディスクリプタを用いる理由について説明する。
初期化が必要な各レジスタ／ＳＲＡＭは、メモリマップ上に点在している。ところが、ＤＭＡは連続したアドレスには、有効であるが、非連続な場合は、その都度転送先アドレスを設定する必要がある。また、一旦ＲＡＭ１０９上にレジスタ設定値を回避する場合も、全レジスタ設定値を連続したメモリ空間に置くと、メモリ管理が難しくなってしまう。
【００３３】
そこで、図５に示したようなディスクリプタを使用することで、点在したレジスタ設定値を、点在したレジスタに対し一連の動作で転送することが可能となる。これにより、ＣＰＵの介在が不要となり、より高速に初期化を終えることができる。
【００３４】
図６は、伸張機能を搭載したＤＭＡコントローラ１０８の機能ブロック図である。
起動制御部３０１は、図５で示したようなディスクリプタを解釈し、リードＤＭＡコントローラ３０２／ライトＤＭＡコントローラ３０３を制御する。伸張器３０４は、圧縮されたデータを伸張する。
【００３５】
ＤＭＡ起動後、起動制御部３０１は、設定された最初のディスクリプタアドレスに対しリードＤＭＡコントローラ３０２を起動する。受けとったリードデータ（最初のディスクリプタ）から、転送元／先アドレスを取得し、リードＤＭＡコントローラ３０２／ライトＤＭＡコントローラ３０３を起動する。
【００３６】
転送元アドレスからリードしたデータは伸張器３０４で伸張され、ライトＤＭＡコントローラ３０３に渡される。ライトＤＭＡコントローラ３０３は、受けとったデータを転送先アドレスに転送する。このような動作をディスクリプタから取得した転送サイズ分行う。
【００３７】
伸張器３０４は、伸張を行うか否かを設定可能であり、伸張を行わない場合は、伸張器３０４をスルーすることになる。また、伸張器３０４は、省エネモードへの移行時に、レジスタ設定値を圧縮する機能も有する。
【００３８】
ＤＭＡコントローラ１０８の構成を、図６に示すような構成のものとすることによって、データを圧縮することで、レジスタ設定値をＲＡＭ１０９にコピーする際に、容量を削減することが可能となる。
【００３９】
図７は、図４のＤＭＡコントローラで使用するディスクリプタ形式のさらに別の一例を示した図である。図５との違いは、ディスクリプタに、伸張可否の設定値を含んでいることである。これにより上述の伸張器３０４をスルーするかどうかを判定している。
【００４０】
図８は、この画像形成装置の省エネ移行時の処理フローを示すフローチャート図である。
最後のプリント動作、コピー動作、スキャナ動作等のどれかが終了した時点から、あらかじめ決められた一定時間が経過すると省エネモードへ移行する。
ステップＳ１０１では、省エネモードへの移行可能かどうかを判定する。状態異常等のエラーが発生している場合等は、移行不可とする。
移行可能な場合は、ステップＳ１０２でレジスタ値回避処理を行う。このとき、上述の全体制御部１０６の各レジスタ設定値をＲＡＭ１０９上にコピーする。
このとき、各レジスタテーブルが大きくなる場合は、テーブル自体を圧縮しておく。
また、ここでは、復帰時のＤＭＡ処理用に各ディスクリプタテーブルをＲＡＭ１０９上に準備しておく。
【００４１】
ステップＳ１０３では、上記ディスクリプタテーブルの最初のディスクリプタの開始アドレスを、省エネ制御部１０２のＤＭＡ＿ＳＡＤＲレジスタ１０４に設定しておく。
ステップＳ１０４では、省エネモードへの移行処理を行う。省エネ制御部１０２の省エネ復帰フラグ１０３を有効設定にし、ＣＰＵ１０７等省エネ時に動作不要なブロックへの電源をＯＦＦにする。ステップＳ１０５では、エラー表示等を行う。
【００４２】
図９は、本実施形態における、省エネから復帰動作について説明したフローチャート図である。
ＣＰＵ１０７は、リセットが解除されると、ブートプログラムを起動する。図９では、ブート動作、特に省エネから復帰時のブート動作について説明する。
【００４３】
ステップＳ２０１では、ブート動作が省エネからの復帰か電源起動時なのかを判定している。図８のステップＳ１０４において有効にした省エネ制御部１０２の復帰フラグ１０３を確認することで、省エネモードからの復帰動作であることが分かる。省エネモードからの復帰ではない場合は、電源起動時の初期化処理を行う（ステップＳ２０５）。
【００４４】
ステップＳ２０２では、初期設定用のＤＭＡの転送開始アドレスを設定する。このとき、図８のステップＳ１０３において設定しておいた省エネ制御部１０２のＤＭＡ＿ＳＡＤＲレジスタ１０４から開始アドレスを取得し、ＤＭＡの転送開始アドレス設定レジスタに設定する。
【００４５】
ステップＳ２０３でＤＭＡ転送開始設定を行うことで、初期化動作が自動で行われる。ＤＭＡ転送開始後、ステップＳ２０４で、ＤＭＡの転送終了確認を行う。
【００４６】
ここでは、全ての初期設定をＤＭＡで行っていることになるが、一部のレジスタのみでもよい。また、ＤＭＡ転送完了までの間、初期化動作の要らない別の動作を行ってもよいし、一部の初期設定のみＣＰＵ１０７で初期設定後、外部デバイスの初期設定等を行っても良い。
【００４７】
以上に説明した実施形態を変形した実施形態について図１０を参照して説明する。
図１０は、省エネモード及び復帰時の動作に関連する部分の構成を示すブロック図である。図１０に示す例では、省エネ復帰時の初期化動作用のＤＭＡコントローラを２つ有している。図１０中、ＤＭＡコントローラ１０８は、主にエンジン制御に関するレジスタの初期設定で使用する。ＤＭＡコントローラ１１２は、エンジン制御以外で使用する。ＤＭＡコントローラ１０８，ＤＭＡコントローラ１１２の動作は、図２を参照して説明したものと同じである。
【００４８】
省エネからの復帰時は、ＤＭＡコントローラ１０８，ＤＭＡコントローラ１１２を用いて初期化動作を行う。ここで、ＤＭＡコントローラ１０８は、主にエンジン制御に関するレジスタ初期設定で使用するが、一部のレジスタのみでもよい。
【００４９】
ＤＭＡコントローラ１０８は、レジスタの初期化完了後、初期化済みの制御回路を用いてエンジンの初期動作が必要なものを対象としている。こうすることで、全レジスタの初期設定を完了する前に、時間のかかるエンジンの初期動作を開始することが可能となる。したがって、より高速にシステムを復帰させることができる。
【００５０】
以上、本発明の好適な実施の形態について説明したが、本発明はこれに限定されるものではなく、要旨を逸脱しない範囲内で種々の変形実施が可能である。
【図面の簡単な説明】
【００５１】
【図１】本発明による実施形態に係る電子機器の概略構成を示すブロック図である。
【図２】本実施形態に係る電子機器の省エネモード時の給電状態を示すブロック図である。
【図３】本実施形態におけるレジスタのレジスタマッピング例を示す図である。
【図４】本実施形態のライトプロテクト制御を説明するための図である。
【図５】本実施形態におけるＤＭＡで用いられるディスクリプタの形式を示す図である。
【図６】本実施形態のＤＭＡコントローラの構成を示す機能ブロック図である。
【図７】本実施形態におけるＤＭＡで用いられるディスクリプタの形式のさらに別の一例を示す図である。
【図８】本実施形態の省エネ移行時の処理手順を示すフローチャートである。
【図９】本実施形態の省エネ復帰時の処理手順を示すフローチャートである。
【図１０】本発明による別の実施形態の概略構成を示すブロック図である。
【符号の説明】
【００５２】
１００ 電子機器
１０１ ＳｏＣ（Ｓｙｓｔｅｍ ｏｎ Ｃｈｉｐ）
１０２ 省エネ制御部
１０３ 省エネ復帰フラグ
１０４ ＤＭＡ＿ＳＡＤＲレジスタ
１０５ ＲＡＭコントローラ
１０６ 全体制御部
１０７ ＣＰＵ
１０８ ＤＭＡコントローラ
１０９ ＲＡＭ
１１０ クロックジェネレータ
１１１ ＲＯＭ
２０１ 動作パラメータレジスタ
２０２ 起動レジスタ
２０３ ライトプロテクト設定レジスタ
３０１ 起動制御部
３０２ リードＤＭＡコントローラ
３０３ ライトＤＭＡコントローラ
３０４ 伸張器
【特許請求の範囲】
【請求項１】
省エネモードを有する電子機器であって、
前記省エネモードへの移行時に、装置全体の制御部が管理するレジスタ設定値を記憶する記憶手段と、
前記省エネモードからの復帰時に、ダイレクトメモリアクセスによって前記記憶手段から前記レジスタ設定値を読み出すＤＭＡ制御手段と、を有し、
前記制御部は、読み出した前記レジスタ設定値を用いて初期化処理を行うことを特徴とする、電子機器。
【請求項２】
前記レジスタ設定値は、少なくとも１つ以上がライトプロテクトを有効にするか否かに関する設定を含み、
前記制御部は、前記省エネモードからの復帰時に、前記ライトプロテクトを有効にすることを特徴とする、請求項１記載の電子機器。
【請求項３】
前記ＤＭＡ制御手段は、ディスクリプタ方式でダイレクトメモリアクセスを行うことを特徴とする、請求項１又は２記載の電子機器。
【請求項４】
前記ＤＭＡ制御手段は、圧縮伸張手段を有し、前記省エネモードへの移行時に、前記圧縮伸張手段を用いて前記レジスタ設定値を圧縮して前記記憶手段に記憶し、前記省エネモードからの復帰時に前記圧縮伸張手段を用いて圧縮された前記レジスタ設定値を伸張して読み出すことを特徴とする、請求項１から３のいずれか１項記載の電子機器。
【請求項５】
省エネモードを有する電子機器の制御方法であって、
前記省エネモードへの移行時に、装置全体の制御部が管理するレジスタ設定を記憶する記憶工程と、
前記省エネモードからの復帰時に、ダイレクトメモリアクセスによって前記記憶工程で記憶された前記レジスタ設定値を読み出すＤＭＡ制御工程と、
前記制御部により、読み出した前記レジスタ設定値を用いて初期化処理を行う工程と、
を含むことを特徴とする、電子機器の制御方法。
【請求項１】
省エネモードを有する電子機器であって、
前記省エネモードへの移行時に、装置全体の制御部が管理するレジスタ設定値を記憶する記憶手段と、
前記省エネモードからの復帰時に、ダイレクトメモリアクセスによって前記記憶手段から前記レジスタ設定値を読み出すＤＭＡ制御手段と、を有し、
前記制御部は、読み出した前記レジスタ設定値を用いて初期化処理を行うことを特徴とする、電子機器。
【請求項２】
前記レジスタ設定値は、少なくとも１つ以上がライトプロテクトを有効にするか否かに関する設定を含み、
前記制御部は、前記省エネモードからの復帰時に、前記ライトプロテクトを有効にすることを特徴とする、請求項１記載の電子機器。
【請求項３】
前記ＤＭＡ制御手段は、ディスクリプタ方式でダイレクトメモリアクセスを行うことを特徴とする、請求項１又は２記載の電子機器。
【請求項４】
前記ＤＭＡ制御手段は、圧縮伸張手段を有し、前記省エネモードへの移行時に、前記圧縮伸張手段を用いて前記レジスタ設定値を圧縮して前記記憶手段に記憶し、前記省エネモードからの復帰時に前記圧縮伸張手段を用いて圧縮された前記レジスタ設定値を伸張して読み出すことを特徴とする、請求項１から３のいずれか１項記載の電子機器。
【請求項５】
省エネモードを有する電子機器の制御方法であって、
前記省エネモードへの移行時に、装置全体の制御部が管理するレジスタ設定を記憶する記憶工程と、
前記省エネモードからの復帰時に、ダイレクトメモリアクセスによって前記記憶工程で記憶された前記レジスタ設定値を読み出すＤＭＡ制御工程と、
前記制御部により、読み出した前記レジスタ設定値を用いて初期化処理を行う工程と、
を含むことを特徴とする、電子機器の制御方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１０−６８３５５（Ｐ２０１０−６８３５５Ａ）
【公開日】平成２２年３月２５日（２０１０．３．２５）
【国際特許分類】
【出願番号】特願２００８−２３４０３２（Ｐ２００８−２３４０３２）
【出願日】平成２０年９月１１日（２００８．９．１１）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
【公開日】平成２２年３月２５日（２０１０．３．２５）
【国際特許分類】
【出願日】平成２０年９月１１日（２００８．９．１１）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
[ Back to top ]