電子部品
【課題】はんだ濡れ性及び導電性が確保され、Snめっき層に対して外力が作用する場合であってもウィスカの発生を抑制することができる電子部品を提供する。
【解決手段】電子部品1は、金属材料で形成された本体部11と、本体部11の表面に被覆された下地めっき層12に対してSn又はSn合金が被覆されることで形成されるSnめっき層13と、を備えている。本体部の表面11において、複数の凹凸部14が繰り返し形成され、複数の凹凸部14は、本体部の表面11の面方向における凹凸部14の最大寸法の平均値がSnめっき層13の平均厚み寸法よりも大きくなるように形成される。また、複数の凹凸部14は、凹凸部14の深さ寸法の平均値が前記Snめっき層13の平均厚み寸法よりも大きくなるように形成される。
【解決手段】電子部品1は、金属材料で形成された本体部11と、本体部11の表面に被覆された下地めっき層12に対してSn又はSn合金が被覆されることで形成されるSnめっき層13と、を備えている。本体部の表面11において、複数の凹凸部14が繰り返し形成され、複数の凹凸部14は、本体部の表面11の面方向における凹凸部14の最大寸法の平均値がSnめっき層13の平均厚み寸法よりも大きくなるように形成される。また、複数の凹凸部14は、凹凸部14の深さ寸法の平均値が前記Snめっき層13の平均厚み寸法よりも大きくなるように形成される。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、Sn又はSn合金が被覆されて構成されたSnめっき層が表面に形成された電子部品に関する。
【背景技術】
【0002】
Pb(鉛)の使用を原則として禁止するRoHS指令が欧州において発動されたことや環境負荷の軽減を図る観点から、近年、電子部品において、めっき層の材料として、Pb(鉛)を含有する従来の材料に代えて、Sn(錫)又はSn合金を主成分とする鉛フリー材料が使用されている。しかしながら、電子部品の表面にSn又はSn合金を被覆するSnめっき層を形成すると、ウィスカと呼ばれる針状結晶が発生し、電気的な短絡を誘発してしまい易いという問題がある。
【0003】
一方、電子部品の表面においてSnめっき層の代わりに金めっき層を形成することで、ウィスカ発生の問題を回避することができる。しかしながら、金は、高価であるため、製造コストの上昇を招いてしまうという問題がある。そのため、Snめっき層においてウィスカの発生を抑制する技術の開発が望まれている。そして、ウィスカの発生が抑制されるとともに、電子部品の性能として、はんだ濡れ性及び導電性も確保されることが必要となる。
【0004】
尚、特許文献1及び特許文献2においては、表面にSn合金が被覆された電子部品が開示されている。特許文献1では、母材の表面の鉛フリーめっき層(Snめっき層)に50μm以上の深さの複数の凹所が形成された電子部品が開示されている。また、特許文献2では、表層部分に形成されたSnめっき層の厚さtが0.2μm以上で、他の端子と接触する領域に深さが0.4t以上かつt以下の凹部が形成された電子部品が開示されている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2009−97030号公報
【特許文献2】特開2009−266499号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
特許文献1及び特許文献2に開示された電子部品は、いずれも、ウィスカの発生を抑制することを目的としている。しかしながら、特許文献2に開示されているようなコネクタ用の端子などの電子部品は、その表面のSnめっき層を外部の他の部材が摺動したり加圧したりする状態で用いられることが多い。このため、Snめっき層に対して作用する外力の影響によって、ウィスカの発生が促進されてしまい易い傾向がある。そして、特許文献1や特許文献2に開示された電子部品のように、ウィスカ発生を抑制する対策が講じられた電子部品であっても、Snめっき層に対して作用する外力の影響によって、ウィスカの発生が促進されてしまい易い傾向があり、更なる抑制が望まれる状況にある。
【0007】
本発明は、上記実情に鑑みることにより、はんだ濡れ性及び導電性が確保され、Snめっき層に対して外力が作用する場合であってもウィスカの発生を抑制することができる電子部品を提供することを目的とする。
【課題を解決するための手段】
【0008】
上記目的を達成するための第1発明に係る電子部品は、表面にめっき層が形成された電子部品であって、金属材料で形成された本体部と、前記本体部の表面に対して又は当該本体部の表面に被覆された下地めっき層に対してSn又はSn合金が被覆されることで形成されるSnめっき層と、を備えている。そして、第1発明に係る電子部品は、前記本体部の表面において又は前記下地めっき層の表面において、複数の凹凸部が繰り返し形成され、複数の前記凹凸部は、前記本体部の表面又は前記下地めっき層の表面の面方向における当該凹凸部の最大寸法の平均値が前記Snめっき層の平均厚み寸法よりも大きくなるように形成され、当該凹凸部の深さ寸法の平均値が前記Snめっき層の平均厚み寸法よりも大きくなるように形成されていることを特徴とする。
【0009】
この発明によると、電子部品の本体部の表面において又はその表面を被覆する下地めっき層において繰り返し形成された複数の凹凸部が設けられ、更に本体部の表面に対して直接に又は下地めっき層を介してSnめっき層が形成される。そして、複数の凹凸部は、面方向の最大寸法の平均値がSnめっき層の平均厚み寸法よりも大きく、且つ、深さ寸法の平均値がSnめっき層の平均厚み寸法よりも大きくなるように形成される。これにより、Snめっき層の表面を外部の他の部材が加圧したりする状態が生じてSnめっき層に対して外力が作用する場合であっても、凹凸部の凸部分において外力を効率よく分散して支えることができ、Snめっき層の変形を効率よく抑制することができる。また、外部の他の部材が電子部品の表面を摺動する場合であっても、凹凸部の凸部分において、摺動状態で作用する外力を効率よく分散して負担でき、Snめっき層の変形を大幅に抑制することができる。更に、複数の凹凸部の各凸部分がそれぞれ隔壁を構成するように機能し、外力が作用した際におけるSnめっき層中での応力の伝播を効率よく抑制することができる。上述した作用によって、本発明の電子部品では、表面のSnめっき層におけるウィスカの発生を抑制することができる。また、本願発明者が検証試験を行ったところ、本発明の電子部品によると、十分なはんだ濡れ性及び導電性が確保できることを確認することができた。更に、検証試験により、前述した効果、即ち、Snめっき層に対して外力が作用する場合であってもウィスカの発生を抑制することができることも確認することができた。
【0010】
従って、本発明によると、はんだ濡れ性及び導電性が確保され、Snめっき層に対して外力が作用する場合であってもウィスカの発生を抑制することができる電子部品を提供することができる。
【0011】
第2発明に係る電子部品は、第1発明の電子部品において、複数の前記凹凸部は、前記本体部の表面に対して又は前記下地めっき層に対して電解処理が施されることによって形成されていることを特徴とする。
【0012】
この発明によると、凹凸部が電解処理によって形成される。このため、本体部表面又は下地めっき層に対して、面方向の最大寸法の平均値がSnめっき層の平均厚み寸法よりも大きく、且つ、深さ寸法の平均値がSnめっき層の平均厚み寸法よりも大きくなるように設定されて繰り返し形成される複数の凹凸部を容易に加工することができる。よって、はんだ濡れ性及び導電性が確保され、Snめっき層に対して外力が作用する場合であってもウィスカの発生を抑制することができる電子部品の製造の効率化を図ることができる。
【0013】
第3発明に係る電子部品は、第1発明の電子部品において、複数の前記凹凸部は、記本体部の表面に対して又は前記下地めっき層に対してショットブラスト加工が施されることによって形成されていることを特徴とする。
【0014】
この発明によると、凹凸部がショットブラスト加工によって形成される。このため、本体部表面又は下地めっき層に対して、面方向の最大寸法の平均値がSnめっき層の平均厚み寸法よりも大きく、且つ、深さ寸法がSnめっき層の平均厚み寸法よりも大きくなるように設定されて繰り返し形成される複数の凹凸部を容易に加工することができる。よって、はんだ濡れ性及び導電性が確保され、Snめっき層に対して外力が作用する場合であってもウィスカの発生を抑制することができる電子部品の製造の効率化を図ることができる。
【0015】
第4発明に係る電子部品は、第1発明乃至第3発明のいずれかの電子部品であって、前記Snめっき層の表面に対して接触した他の部材が当該Snめっき層の表面を加圧した状態で、用いられることを特徴とする。
【0016】
この発明によると、Snめっき層の表面に他の部材が加圧接触した状態で電子部品が用いられる場合であっても、Snめっき層におけるウィスカの発生を抑制することができる。
【0017】
第5発明に係る電子部品は、第4発明の電子部品において、前記他の部材が導体として構成され、前記Snめっき層における前記他の部材と接触する部分が、前記他の部材に対して電気的に接続される電気接点部を構成することを特徴とする。
【0018】
この発明によると、Snめっき層における他の部材が加圧接触する部分が電気接点部を構成する形態で電子部品が用いられる場合であっても、Snめっき層におけるウィスカの発生を抑制することができる。このため、電子部品において、ウィスカが電気的な短絡を誘発してしまう事態が生じることを抑制することができる。
【0019】
第6発明に係る電子部品は、第4発明の電子部品において、前記他の部材が絶縁性材料で形成されたハウジング部材として構成され、前記ハウジング部材に対して圧入されることで、当該ハウジング部材が前記Snめっき層の表面を摺動して加圧することを特徴とする。
【0020】
この発明によると、絶縁性材料で形成されたハウジング部材に対して電子部品が圧入され、Snめっき層に対して摺動状態及び加圧状態で外力が作用する場合であっても、Snめっき層におけるウィスカの発生を抑制することができる。
【0021】
第7発明に係る電子部品は、第5発明の電子部品において、前記Snめっき層において前記電気接点部を構成する部分が、前記本体部において湾曲して形成された表面に対して又はこの表面に被覆された前記下地めっき層に対して被覆されていることを特徴とする。
【0022】
この発明によると、Snめっき層における電気接点部を構成する部分が、本体部における湾曲形成された表面に対応して配置される。このため、電気接点部において、複数の凹凸部の各凸部分の頂部を湾曲した表面に沿って外側に向かって開くように分散して配置することができる。これにより、外力を更に効率よく分散して負担して、Snめっき層の変形と応力伝播とを更に効率よく抑制でき、ウィスカの発生を更に抑制できる。そして、電子部品の電気接点部の近傍において、ウィスカが電気的な短絡を誘発してしまう事態が生じることを更に抑制することができる。
【発明の効果】
【0023】
本発明によると、はんだ濡れ性及び導電性が確保され、Snめっき層に対して外力が作用する場合であってもウィスカの発生を抑制することができる電子部品を提供することができる。
【図面の簡単な説明】
【0024】
【図1】本発明の一実施形態に係る電子部品である端子がコネクタにおいて取り付けられた状態を示す断面図である。
【図2】図1に示す端子の表面における一部の断面について模式的に拡大して示す拡大模式断面図である。
【図3】図2の一部を拡大して示す図である。
【図4】本発明の効果を検証するために行った検証試験の結果を示す図であって、最長ウィスカ長さ確認試験の結果を示す図である。
【図5】最長ウィスカ長さ確認試験が行われた従来例に係る端子の電気接点部のSnめっき層における表面のSEM写真による画像を例示したものである。
【図6】最長ウィスカ長さ確認試験が行われた比較例に係る端子であってリフロー工程が行われていない端子の電気接点部のSnめっき層における表面のSEM写真による画像を例示したものである。
【図7】最長ウィスカ長さ確認試験が行われた実施例に係る端子であってリフロー工程が行われていない端子のSnめっき層における表面のSEM写真による画像を例示したものである。
【図8】本発明の効果を検証するために行った検証試験の結果を示す図であって、はんだ濡れ性確認試験の結果を示す図である。
【図9】本発明の効果を検証するために行った検証試験の結果を示す図であって、導電性確認試験の結果を示す図である。
【図10】本発明の効果を検証するために行った検証試験の結果を示す図であって、導電性確認試験の結果を示す図である。
【図11】本発明の効果を検証するために行った検証試験の結果を示す図であって、導電性確認試験の結果を示す図である。
【発明を実施するための形態】
【0025】
以下、本発明を実施するための形態について図面を参照しつつ説明する。尚、本実施形態の説明においては、コネクタ用の端子として構成された電子部品に対して本発明が適用された場合を例にとって説明するが、この例に限らず、本発明を適用することができる。即ち、本発明は、Sn又はSn合金が被覆されて構成されたSnめっき層が表面に形成された電子部品に関して、広く適用することができるものである。
【0026】
図1は、本実施形態における電子部品として構成されたコネクタ用の端子1がコネクタ100において取り付けられた状態を示す断面図である。コネクタ100は、例えば、フラットケーブル101の端部が接続されるコネクタとして構成されている。尚、図1は、コネクタ100の幅方向に対して垂直な断面を示している。そして、図1においては、コネクタ100におけるハウジング部材102及び回動部材103と、端子1に対して電気的に接続されるフラットケーブル101とについては、断面で図示し、端子1については外形を図示している。
【0027】
図1に示すように、コネクタ100は、ハウジング部材102と、回動部材103と、本実施形態の端子(電子部品)1とを備えて構成されている。尚、端子1は、コネクタ100において複数備えられている。ハウジング部材102及び回動部材103は、絶縁性材料として構成された樹脂材料によって形成されている。端子1は、金属材料で形成され、例えば、リン青銅によって形成されている。そして、後述するように、端子1の表面にはめっき層が形成されている。
【0028】
ハウジング部材102には、複数の端子1のそれぞれが挿入される複数の挿入口102aが形成され、各挿入口102aは、ハウジング部材102の内側の空間領域(後述の開放領域102b)に連通するように形成されている。尚、複数の挿入口102aは、コネクタ100の幅方向に直列に並んで配置されている。そして、ハウジング部材102における複数の挿入口102aと反対側において外部に対して開放されるように形成された開放領域102bは、フラットケーブル101の端部が配置される領域を構成している。
【0029】
また、開放領域102bに配置されるフラットケーブル101の端部は、絶縁被覆が剥がされて導体が露出し、端子1と電気的に接続可能な状態に形成されている。尚、フラットケーブル101は、例えば、フレキシブルフラットケーブル或いはフレキシブルプリント回路基板等として設けられ、平行に配列された複数の導体が一体に絶縁被覆されることで形成されている。
【0030】
端子1は、一方の端部おいて、二股状に突出するように形成された一対の突出片部(1a、1b)が形成され、他方の端部において、図示しない他の機器や基板等に対して実装等によって取り付けられる。そして、端子1は、この一対の突出片部(1a、1b)において、ハウジング部材102の挿入孔102aに挿入される。このとき、端子1は、ハウジング部材102に対して挿入口102aにおいて圧入される状態で挿入される。
【0031】
また、端子1における一方の突出片部1aには、フラットケーブル101の端部における各導体に対して電気的に接続される電気接点部1cが突起状に形成されている。また、端子1における他方の突出片部1bには、後述の回動部材103における各回転軸部103aの外周に対して摺動自在に係止する係止凹部1dが形成されている。
【0032】
回動部材103は、ハウジング部材102及び複数の端子1に対して回動するように操作されるレバー状の部材として設けられるとともに、フラットケーブル101の端部の各導体を各端子1に対して加圧した状態で押し付ける部材として設けられている。そして、この回動部材103は、ハウジング部材102の幅方向に沿って延びるとともにハウジング部材102の開放領域102bを部分的に覆うように形成されている。
【0033】
また、回動部材103は、一方の端部側が回動操作用の操作部103bとして形成され、他方の端部側に複数の溝部103cが幅方向に沿って並んで配置されるように形成されている。各溝部103cは、各端子1における他方の突出片部1bの先端部分が挿入される溝部を構成している。そして、各溝部103cには、この溝部103cに亘って架け渡されるように形成された各回転軸部103aが配置されている。この各回転軸部103aの外周に対しては、前述のように、端子1の他方の突出片部1bにおける係止凹部1dが摺動自在に係止される。これにより、回動部材103は、各回転軸部103aにおいて各端子1の係止凹部1dに係止した状態で、複数の端子1に対して回動自在に支持されるように構成されている。
【0034】
コネクタ100においては、ハウジング部材102に対して、各挿入口102aから各端子1が圧入される。そして、ハウジング部材102に対して複数の端子1が全て圧入された状態で、回動部材103が取り付けられる。このとき、回動部材103は、ハウジング部材103に対して略垂直な姿勢で、各回転軸部103aにおいて各端子1の係止凹部1dに係止される。各回転軸部103aが各係止凹部1dに係止されることで、複数の端子1に対して回動部材103が回動自在に支持されることになる。
【0035】
上記のようにコネクタ100が組み立てられた状態で、フラットケーブル101の端部が、開放領域102bに配置された複数の端子1におけるそれぞれの一対の突出片部(1a、1b)の間に挿入される。このとき、回動部材103がハウジング部材102に対して略垂直な姿勢の状態のコネクタ100において、フラットケーブル101の端部が各一対の突出片部(1a、1b)の間に挿入される。そして、フラットケーブル101の端部が挿入された後、操作部103bが操作されることにより、回動部材103が、各回転軸部103aにおいて各係止凹部1dに摺動しながら複数の端子1に対して回動する。これにより、回動部材103においてフラットケーブル101に対向する面として設けられた加圧面103dによって、フラットケーブル101の端部の各導体が各端子1における電気接点部1cに対して押し付けられて、各導体と各電気接点部1cとが電気的に接続されることになる。そして、フラットケーブル101の端部の各導体が各端子1の電気接点部1cを加圧した状態で、フラットケーブル101の端部がコネクタ1に保持され、コネクタ100とフラットケーブル101とが接続されることになる。
【0036】
次に、本実施形態の電子部品である端子1における表面のめっき層の構造について詳しく説明する。図2は、端子1の表面における一部の断面について模式的に拡大して示す模式拡大断面図である。尚、図2では、ハウジング部材102に圧入された端子1が電気接点部1cにおいてフラットケーブル101の導体と接触する部分における模式拡大断面図を示している。図2に示すように、端子1は、金属材料(本実施形態では、リン青銅)で形成された母材である本体部11と、本体部11の表面に対して被覆された下地めっき層12と、下地めっき層12に対して被覆されたSnめっき層13とを備えている。
【0037】
下地めっき層12は、本体部11の表面に対して、例えば、Ni(ニッケル)又はNi合金が被覆されることで形成されている。また、Snめっき層13は、下地めっき層12に対してSn(錫)又はSn合金が被覆されることで形成されている。下地めっき層12及びSnめっき層13は、例えば、電気めっきプロセスにより形成される。
【0038】
また、図2に示すように、本体部11の表面においては、複数の凹凸部14が繰り返し形成されている。各凹凸部14は、凸部分14aとして又は凹部分14bとして形成されている。そして、凸部分14aと凹部分14bとが繰り返し配置されることで、複数の凹凸部14が繰り返し形成されている。尚、本体部11の表面において繰り返し形成された複数の凹凸部14は、本体部11の表面の面方向(本体部11の表面が面状に広がるように延びる方向であり、図2においては両端矢印Aで示す方向)においてランダムに配置されるように形成されている。また、各凹凸部14の形状、大きさ、深さにはばらつきがある。尚、図2において両端矢印Bで示すように、各凹凸部14の深さ方向は、本体部11の表面の面方向に対して垂直な方向として構成される。尚、図2に示すように、本体部11の表面に複数の凹凸部14が繰り返し形成されていることで、下地めっき層12の表面においても、複数の凹凸部14に対応する複数の凹凸部が繰り返し形成されるように構成されている。
【0039】
また、複数の凹凸部14は、例えば、本体部11の表面に対して電解処理が施されることにより形成されている。そして、複数の凹凸部14は、本体部11の表面の面方向における凹凸部14の最大寸法の平均値がSnめっき層13の平均厚み寸法よりも大きくなるように形成されている。更に、複数の凹凸部14は、凹凸部14の深さ寸法の平均値がSnめっき層13の平均厚み寸法よりも大きくなるように形成されている。尚、下地めっき層12の表面における複数の凹凸部についても、同様に、下地めっき層12の表面の面方向における凹凸部の最大寸法の平均値がSnめっき層13の平均厚み寸法よりも大きくなるように形成されている。そして、下地めっき層12の表面における複数の凹凸部は、それらの凹凸部の深さ寸法の平均値がSnめっき層13の平均厚み寸法よりも大きくなるように形成されている。
【0040】
尚、上記の電解処理の形態としては、電解研磨等の電解加工プロセスとして構成される処理方法を種々選択することができる。この電解処理においては、工具がマイナス極側で、被加工物(即ち、下地めっき層12及びSnめっき層13が被覆形成されておらず、端子1の形状に形成された本体部11)がプラス極側として、工具と被加工物とが間隙を隔ててセットされる。そして、その工具と被加工物との間に電解液が流されながら直流電圧が印加されることで、本体部11の表面においてランダムに配置されて繰り返して形成される複数の凹凸部14の加工が電解作用を用いて行われる。そして、形状、大きさ、深さがばらつく凹凸部の平均寸法は、工具と被加工物との間で印加される電圧条件や、電流密度の条件、電解時間の条件、電解液の条件、等の種々の条件を適宜設定することによって制御されることになる。
【0041】
図3は、図2の一部を拡大して示す図である。図3に示すように、本体部11の表面の面方向における凹凸部14の最大寸法は、1つの凸部分14aの頂部或いはその近傍を中心として隣り合う位置に配置された凹部分14b同士の中心部間の面方向における距離寸法のうち最大の距離寸法Ra(図3において両端矢印Raで示す寸法)として計測される。或いは、本体部11の表面の面方向における凹凸部14の最大寸法は、1つの凹部分14bの最深部或いはその近傍を中心として隣り合う位置に配置された凸部分14a同士の中心部間の面方向における距離寸法のうち最大の距離寸法Rb(図3において両端矢印Rbで示す寸法)として計測される。また、図3に示すように、凹凸部14の深さ寸法は、1つの凸部分14aの頂部とその凸部分14aに隣り合う位置に配置された凹部分14bの最深部との間の深さ方向の寸法D1(図3において両端矢印D1で示す寸法)として計測される。尚、本実施形態では、下地めっき層12においても、複数の凹凸部14に対応する複数の凹凸部が繰り返し形成されている。そして、下地めっき層12の表面の面方向における凹凸部の最大寸法は、1つの凸部分14aの頂部に対応する頂部或いはその近傍を中心として隣り合う位置に配置された凹部分14bに対応する凹部分同士の中心部間の面方向における距離寸法のうち最大の距離寸法Ra(図3におけるこの寸法の図示については、凹凸部14についての場合と図示位置が重複するため、凹凸部14の場合と共通の両端矢印Raで寸法を示す)として計測される。或いは、下地めっき層12の表面の面方向における凹凸部の最大寸法は、1つの凹部分14bに対応する凹部分の最深部或いはその近傍を中心として隣り合う位置に配置された凸部分14aに対応する凸部分同士の中心部間の面方向における距離寸法のうち最大の距離寸法Rb(図3におけるこの寸法の図示については、凹凸部14についての場合と図示位置が重複するため、凹凸部14の場合と共通の両端矢印Rbで寸法を示す)として計測される。また、下地めっき層12の凹凸部の深さ寸法は、1つの凸部分14aの頂部に対応する頂部とその凸部分14aに隣り合う位置に配置された凹部分14bの最深部に対応する最深部との間の深さ方向の寸法D2(図3において両端矢印D2で示す寸法)として計測される。
【0042】
端子1においては、複数の凹凸部14は、上記のように計測される最大寸法(Ra、Rb)の平均値が、Snめっき層13の厚み寸法Tsn(図3において両端矢印Tsnで示す寸法)の平均値である平均厚み寸法よりも大きくなるように形成されている。そして、端子1においては、複数の凹凸部14は、上記のように計測される凹凸部14の深さ寸法D1の平均値がSnめっき層13の平均厚み寸法よりも大きくなるように形成されている。また、端子1においては、下地めっき層12の表面の複数の凹凸部は、上記のように計測される最大寸法(Ra、Rb)の平均値が、Snめっき層13の平均厚み寸法よりも大きくなるように形成されている。また、下地めっき層12の表面の複数の凹凸部は、上記のように計測される凹凸部の深さ寸法D2の平均値がSnめっき層13の平均厚み寸法よりも大きくなるように形成されている。尚、本体部11の表面の面方向における凹凸部14の最大寸法(Ra、Rb)の計測は、例えば、Snめっき層13の表面のSEM(Scanning Electron Microscope:走査型電子顕微鏡)写真の画像に基づいて行われる。同様に、凹凸部14の深さ寸法D1及びSnめっき層13の厚み寸法Tsnの計測も、本体部11の表面部分における断面のSEM写真の画像などに基づいて行われる。また、同様に、下地めっき層12の表面の面方向における凹凸部の最大寸法(Ra、Rb)及び凹凸部の深さ寸法D2の計測についても、Snめっき層13の表面のSEM写真の画像と下地めっき層12の断面のSEM写真の画像とに基づいて行われる。
【0043】
また、端子1は、前述のように、コネクタ100において用いられる。このため、端子1は、Snめっき層13の表面に対して接触した他の部材であるハウジング部材102又はフラットケーブル101の導体がSnめっき層13の表面を加圧した状態で用いられることになる。
【0044】
そして、上記の他の部材がフラットケーブル101の導体として構成される場合は、端子1は、Snめっき層13における他の部材(フラットケーブル101の導体)と接触する部分が、他の部材に対して電気的に接続される電気接点部1cを構成している。尚、Snめっき層13において電気接点部1cを構成する部分は、本体部11において湾曲して形成された表面に被覆された下地めっき層12に対して被覆されている。また、上記の他の部材がハウジング部材102として構成される場合は、端子1がハウジング部材102に対して圧入されることで、ハウジング部材102がSnめっき層13の表面を摺動して加圧するように構成されている。
【0045】
次に、本発明の効果を検証するために行った検証試験の結果について説明する。検証試験では、本発明の実施例として、上記実施形態の端子1を構成する端子を作製し、SEM写真の画像に基づいて、凹凸部14の最大寸法(Ra又はRb)、下地めっき層12の表面の凹凸部の最大寸法(Ra又はRb)、凹凸部14の深さ寸法D1、下地めっき層12の表面の凹凸部の深さ寸法D2、及びSnめっき層13の厚みTsnの計測を行った。そして、実施例に係る端子1の作製においては、端子1の形状に形成された本体部11に対して、所定の電解処理条件にて前述の電解処理を施し、その後に、電気めっきにより、下地めっき層12を被覆形成し、更にSnめっき層13の被覆形成を行った。これにより、本体部11の表面の面方向における凹凸部14の最大寸法の平均値と下地めっき層12の表面の面方向における凹凸部の最大寸法の平均値とがそれぞれSnめっき層13の平均厚み寸法よりも大きく、且つ、凹凸部14の深さ寸法の平均値と下地めっき層12の表面の凹凸部の深さ寸法の平均値とがそれぞれSnめっき層13の平均厚み寸法よりも大きくなるように、複数の凹凸部14と下地めっき層12の表面の凹凸部とを形成した。尚、実施例では、端子1について複数作製し、これらの複数の端子1について、SEM写真の画像に基づいて、Snめっき層13の平均厚みが1.5〜3.5μmの範囲に設定され、凹凸部14の最大寸法の平均値が15〜25μmの範囲に設定され、下地めっき層12の表面の凹凸部の最大寸法の平均値が15〜25μmの範囲に設定され、凹凸部14の深さ寸法の平均値が15〜20μmの範囲に設定され、下地めっき層12の表面の凹凸部の深さ寸法の平均値が15〜20μmの範囲に設定されていることを確認した。
【0046】
また、検証試験においては、実施例の端子1と比較するため、本体部の表面及び下地めっき層の表面に細かい凹凸部が形成された比較例に係る端子(以下、「端子C1」という)の作製も行った。比較例に係る端子C1の作製においては、上記実施形態の端子1の形状と同様の形状に形成された本体部に対して、前述の電解処理条件とは異なる処理条件にて電解処理を施し、その表面に、電気めっきにより、下地めっき層を被覆形成し、更にSnめっき層の被覆形成を行った。これにより、本体部の表面の面方向における凹凸部の最大寸法の平均値及び下地めっき層の表面の面方向における凹凸部の最大寸法の平均値がSnめっき層の平均厚み寸法よりも小さく、且つ、本体部の表面の凹凸部の深さ寸法の平均値及び下地めっき層の表面の凹凸部の深さ寸法の平均値がSnめっき層の平均厚み寸法よりも小さい複数の凹凸部(本体部の表面の凹凸部及び下地めっき層の表面の凹凸部)が形成された端子C1を作製した。尚、比較例では、端子C1について複数作製し、これらの複数の端子C1について、SEM写真の画像に基づいて、Snめっき層の平均厚みが3.0〜6.0μmの範囲に設定され、本体部の表面の凹凸部の最大寸法の平均値及び下地めっき層の表面の凹凸部の最大寸法の平均値が1.0〜3.0μmの範囲に設定され、本体部の表面の凹凸部の深さ寸法の平均値及び下地めっき層の表面の凹凸部の深さ寸法の平均値が1.0〜3.0μmの範囲に設定されていることを確認した。
【0047】
また、検証試験においては、後述のように、図4に試験結果を示す最長ウィスカ長さ確認試験、図8に試験結果を示すはんだ濡れ性確認試験、図9乃至図11に試験結果を示す導電性確認試験を行った。以下、これらの試験結果について説明する。
【0048】
図4は、最長ウィスカ長さ確認試験を実施例に係る端子1と比較例に係る端子C1とについて実施した結果を示す図である。最長ウィスカ長さ確認試験においては、実施例にかかる端子1のSnめっき層13に対して外力が作用する場合におけるSnめっき層13からのウィスカ発生の抑制効果を検証する試験を行った。この試験では、まず、実施例に係る端子1及び比較例に係る端子C1のそれぞれについて、ハウジング部材102に圧入されてフラットケーブル101の端部の導体と電気的に接続される端子として、実際に使用される場合と同様の使用形態で使用し、その後、ウィスカの発生状況を確認した。ウィスカ発生状況の確認では、フラットケーブル101の導体が加圧状態で接触して通電される電気接点部についてSEMによる観察を行った。そして、このSEMによるSnめっき層の表面の観察によって発生が確認されたウィスカのうち最も長さが長いウィスカ(最長ウィスカ)の長さを実施例と比較例とにおいて確認した。
【0049】
また、上記の最長ウィスカ長さ確認試験においては、実施例に係る端子1と比較例に係る端子とについて、リフロー炉(基板にはんだペーストを介して載置して実装する際に用いる炉)を通過させるリフロー工程を行った試験片(端子)と、リフロー工程を行っていない試験片(端子)とを作製した。そして、リフロー工程を行った試験片では、基板に実際に実装することなく、試験片単独でリフロー炉を通過させた。尚、実施例に係る端子1及び比較例に係る端子C1については、リフロー工程を行った試験片とリフロー工程を行っていない試験片とをそれぞれ複数(24個)作製し、最長ウィスカの長さを確認した。
【0050】
また、図4においては、リフロー工程を行った試験片の試験結果(「リフロー有」として表示)については、細かいドットの模様でハッチングして示しており、リフロー工程を行っていない試験片の試験結果(「リフロー無」として表示)については、白抜きで示している。また、従来例に対応する端子も作製し、実施例に係る端子1と比較例に係る端子C1とに加え、従来例に係る端子(以下、「端子C2」という)に対しても最長ウィスカ長さ確認試験を行った。尚、従来例に係る端子C2は、前述の電解処理による凹凸部の形成を行わずに本体部の表面に対して下地めっき層及びSnめっき層を被覆形成することで形成した。また、従来例に係る端子C2は、リフロー工程を行っていない試験片として作製して最長ウィスカ長さ確認試験を行った。
【0051】
図4の最長ウィスカ長さ確認試験の試験結果に示すように、従来例に係る端子C2では500μmの長さのウィスカが発生し、比較例に係る端子C1であってリフロー工程が行われていない端子C1では100μm以上の長さのウィスカが発生した。しかしながら、実施例に係る端子1については、リフロー工程が行われた端子1及びリフロー工程が行われていない端子1の両方ともに、10μmから20μm程度の長さのウィスカしか発生しなかった。このため、実施例に係る端子1においては、Snめっき層13に対して外力が作用する場合であってもウィスカの発生を抑制することができることを確認することができた。尚、今回の試験では、従来例に係る端子C2で確認されたウィスカの長さは500μmであったが、通常、上記の従来例に係る端子C2と同様に形成された端子では、1〜2mm程度の長さのウィスカが発生することが知られている。
【0052】
ここで、上述した試験片である各端子の電気接点部のSnめっき層における表面のSEM写真の画像について説明する。図5は、従来例に係る端子C2の電気接点部のSnめっき層における表面のSEM写真による画像を例示したものである。また、図6は、比較例に係る端子C1であってリフロー工程が行われていない端子C1の電気接点部のSnめっき層における表面のSEM写真による画像を例示したものである。また、図7は、実施例に係る端子1であってリフロー工程が行われていない端子1のSnめっき層13における表面のSEM写真による画像を例示したものである。
【0053】
図5のSEM画像に示すように、従来例に係る端子C2では、500μm程度の長さの長く伸びるウィスカが発生している。また、図6のSEM画像に示すように、比較例に係る端子C1では、100μm以上の長さのウィスカが発生している。これらに対して、図7のSEM画像に示すように、実施例に係る端子C1では、ウィスカの発生がほとんど見られない状態であった。
【0054】
また、比較例に係る端子C1では、図6において破線で囲んで示すように、広い面積に亘って凹凸形状が潰れたように変形する領域が発生している。即ち、本体部の表面に細かい凹凸部が形成されて下地めっき層及びSnめっき層が被覆形成された比較例に係る端子C1では、連続的にSnめっき層が変形する領域が広い領域に亘って発生している。このため、Snめっき層の変形量の増大に伴ってウィスカが発生し易い状態となっている。
【0055】
一方、前述した構造の複数の凹凸部14及び下地めっき層12の表面における複数の凹凸部と、これらの複数の凹凸部14及び下地めっき層12の表面における複数の凹凸部との関係で所定の厚み条件を満たすSnめっき層13とが設けられた実施例に係る端子1では、図7において破線で囲んで示すように、凹凸形状が潰れたように変形する領域は、狭い面積領域でしか発生していない。このため、Snめっき層13の表面を外部の他の部材が加圧したりする状態が生じてSnめっき層13に対して外力が作用する場合であっても、凹凸部14の凸部分14a及び下地めっき層12の表面の凹凸部の凸部分において外力を効率よく分散して支えることができ、Snめっき層13の変形を効率よく抑制することができる。また、複数の凹凸部14の各凸部分14a及び下地めっき層12の表面における複数の凹凸部の各凸部分がそれぞれ隔壁を構成するように機能し、外力が作用した際におけるSnめっき層13中での応力の伝播を効率よく抑制することができる。よって、上記の作用によって、実施例に係る端子1では、表面のSnめっき層13におけるウィスカの発生を抑制することができることが確認できた。
【0056】
図8は、はんだ濡れ性確認試験を実施例に係る端子1と比較例に係る端子C1とについて実施した結果を示す図である。このはんだ濡れ性確認試験においては、実施例に係る端子1と比較例に係る端子C1とについて、プレッシャークッカーテスター(電子部品の耐湿評価の加速寿命試験機)を用いて温度が105℃、湿度が100%、処理時間が8時間の条件にて処理を行い、その後、メニスコグラフによるはんだ濡れ性確認試験を行った。そして、ゼロクロスタイム(秒)によりはんだ濡れ性を評価した。
【0057】
尚、ゼロクロスタイムは、試験片としての端子の端部がはんだペーストに浸漬されてから、端子に対してはんだから作用する力が一旦プラスマイナスゼロとなる瞬間を経過するまでの時間として測定される。即ち、ゼロクロスタイムは、試験片としての端子の端部がはんだペーストに浸漬されて加熱によるはんだペーストの溶剤の分離による濡れ現象が始まり、フラックス成分の溶解とそれに伴う浮力が生じる現象と濡れが生じる現象とが発生し、更に、はんだ粉の溶解とそれに伴う浮力が生じる現象と濡れが生じる現象とが発生する過程において、端子に対してはんだから作用する力が一旦プラスマイナスゼロとなる瞬間を経過するまでの時間として計測される。
【0058】
また、上記のはんだ濡れ性確認試験では、はんだの材料としては、Sn−3Ag−0.5Cuを用いた。そして、このはんだ濡れ性確認試験では、端子のはんだペーストに対する浸漬深さを0.2mmに設定し、十分なはんだ濡れ性を確保することができるゼロクロスタイムの要求水準が3秒以下であることから、端子をはんだペーストに浸漬してから引き上げるまでの時間である浸漬時間を3秒に設定した。即ち、浸漬時間である3秒以内にゼロクロスタイムが計測されれば、十分なはんだ濡れ性を確保することができることになる。
【0059】
また、上記のはんだ濡れ性確認試験では、実施例に係る端子1と比較例に係る端子C1とのそれぞれについて、複数(24個)の試験片を作成してゼロクロスタイムの計測を行い、この計測結果については、平均値と最大値と最小値とで評価した。尚、図8においては、平均値の結果については白抜きで示し、最大値の結果については細かいドットの模様のハッチングで示し、最小値の結果については斜線の模様のハッチングで示している。
【0060】
図8のはんだ濡れ性確認試験結果に示すように、実施例に係る端子1及び比較例に係る端子C1のいずれにおいても、平均値、最大値及び最小値ともにゼロクロスタイムが3秒以下となり、十分なはんだ濡れ性を確保できることが確認できた。また、実施例に係る端子1においては、平均値、最大値及び最小値のいずれにおいても、比較例に係る端子C1よりもゼロクロスタイムを低減でき、更に良好なはんだ濡れ性を確保できることが確認できた。
【0061】
図9乃至図11は、導電性確認試験を実施例に係る端子1と比較例に係る端子C1とについて実施した結果を示す図である。図9乃至図11に結果を示す導電性確認試験においては、実施例に係る端子1と比較例に係る端子C1とについて、基板に実装し、その後、後述するような所定の試験をそれぞれ行い、所定の試験を行うことによる抵抗上昇値(mΩ)を測定した。また、実施例に係る端子1及び比較例に係る端子C1については、各試験条件に対応する試験片をそれぞれ複数(24個)作製して(即ち、試験条件ごとにそれぞれ24個の端子を作製して)抵抗上昇値の測定を行い、この計測結果については、各試験条件における抵抗上昇値の最大値である最大抵抗上昇値(mΩ)で評価した。
【0062】
図9に結果を示す導電性確認試験では、ハウジング部材102に圧入された状態の端子における一対の突出片部の間にフラットケーブル101の端部を挿入し、回動部材103を操作して端子とフラットケーブル101の端部の導体とを接続した後に、回動部材103を操作してフラットケーブル101を抜き出す挿抜作業を繰り返し実施する試験を行った。そして、挿抜作業を10回繰り返して実施した条件(挿抜10回)と、挿抜作業を30回繰り返して実施した条件(挿抜30回)と、挿抜作業を50回繰り返して実施した条件(50回)との3つの条件で試験を行い、各試験の後に抵抗上昇値を測定して前述の最大抵抗上昇値(mΩ)を評価した。尚、図9においては、上記の挿抜10回の結果については白抜きで示し、上記の挿抜30回の結果については細かいドットの模様のハッチングで示し、上記の挿抜50回の結果については斜線の模様のハッチングで示している。
【0063】
上記の挿抜作業が繰り返されても良好な導電性を確保できる水準として、通常、挿抜作業が30回繰り返された状態で抵抗上昇値が20mΩ以下であることが要求される。これに対して、図9の導電性試験結果に示すように、実施例に係る端子1及び比較例に係る端子C1ともに、挿抜作業が10回、30回、及び50回のいずれにおいても、最大抵抗上昇値が2mΩ以下と、良好な水準を確保できることが確認できた。そして、実施例に係る端子1においては、要求される水準(挿抜作業が30回の条件)よりも厳しく過酷な条件(挿抜作業が50回の条件)が課される試験であっても、良好な導電性を維持できることが確認できた。
【0064】
図10及び図11に結果を示す導電性確認試験では、実施例に係る端子1及び比較例に係る端子C1について、熱衝撃試験、湿度試験、高温試験、硫化水素ガス試験を行った。そして、各試験(熱衝撃試験、湿度試験、高温試験、硫化水素ガス試験)の後に、各試験が行われた各試験片の抵抗上昇値をそれぞれ測定し、最大抵抗上昇値(mΩ)を評価した。尚、図10及び図11においては、熱衝撃試験の結果については白抜きで示し、湿度試験の結果については細かいドットの模様のハッチングで示し、高温試験の結果については斜線の模様のハッチングで示し、硫化水素ガス試験の結果については網掛けの模様のハッチングで示している。
【0065】
図10に結果を示す導電性確認試験における熱衝撃試験では、−55℃から85℃の範囲で温度が変化する熱サイクル(−55℃の温度に30分間設定され、85℃の温度に30分間設定される温度パターンの熱サイクル)を500時間の間に500サイクル繰り返す環境に試験片をさらした。一方、図11に結果を示す導電性確認試験における熱衝撃試験では、上記と同じ温度パターンにて−55℃から85℃の範囲で温度が変化する熱サイクルを1000時間の間に1000サイクル繰り返す環境に試験片をさらした。尚、通常、端子の導電性を確認するために要求される熱衝撃試験の水準としては、上記温度範囲の熱サイクルを25時間の間に25サイクル繰り返す環境に試験片がさらされる条件が設定される。しかし、今回の試験では、より厳しく過酷な条件で試験を行った。
【0066】
図10に結果を示す導電性確認試験における湿度試験では、温度が40℃±2℃で湿度が90%〜95%の環境に500時間に亘って試験片をさらした。一方、図11に結果を示す導電性確認試験における湿度試験では、温度が40℃±2℃で湿度が90%〜95%の環境に1000時間に亘って試験片をさらした。尚、通常、端子の導電性を確認するために要求される湿度試験の水準としては、上記の温度及び湿度の環境に試験片が240時間に亘ってさらされる条件が設定される。しかし、今回の試験では、より厳しく過酷な条件で試験を行った。
【0067】
図10に結果を示す導電性確認試験における高温試験では、温度が85℃±2℃の環境に500時間に亘って試験片をさらした。一方、図11に結果を示す導電性確認試験における高温試験では、温度が85℃±2℃の環境に1000時間に亘って試験片をさらした。尚、通常、端子の導電性を確認するために要求される高温試験の水準としては、上記の温度の環境に試験片が250時間に亘ってさらされる条件が設定される。しかし、今回の試験では、より厳しく過酷な条件で試験を行った。
【0068】
図10に結果を示す導電性確認試験における硫化水素ガス試験では、硫化水素濃度が3ppm±1ppm、温度が40℃±2℃、湿度が80%±5%の環境に500時間に亘って試験片をさらした。一方、図11に結果を示す導電性確認試験における硫化水素ガス試験では、硫化水素濃度が3ppm±1ppm、温度が40℃±2℃、湿度が80%±5%の環境に1000時間に亘って試験片をさらした。尚、通常、端子の導電性を確認するために要求される硫化水素ガス試験の水準としては、上記の温度の環境に試験片が96時間に亘ってさらされる条件が設定される。しかし、今回の試験では、より厳しく過酷な条件で試験を行った。
【0069】
上記の各試験(熱衝撃試験、湿度試験、高温試験、硫化水素ガス試験)が行われても良好な導電性を確保できる水準として、通常、抵抗上昇値が20mΩ以下であることが要求される。これに対して、図10の導電性試験結果に示すように、実施例に係る端子1及び比較例に係る端子C1ともに、各試験(熱衝撃試験、湿度試験、高温試験、硫化水素ガス試験)の試験時間が500時間である条件において、最大抵抗上昇値が1mΩ以下と、良好な水準を確保できることが確認できた。また、図11の導電性試験結果に示すように、実施例に係る端子1及び比較例に係る端子C1ともに、各試験(熱衝撃試験、湿度試験、高温試験、硫化水素ガス試験)の試験時間が1000時間である条件において、最大抵抗上昇値が2mΩ以下と、良好な水準を確保できることが確認できた。そして、実施例に係る端子1においては、要求される水準よりも厳しく過酷な条件が課される各試験(熱衝撃試験、湿度試験、高温試験、硫化水素ガス試験)であっても、良好な導電性を維持できることが確認できた。
【0070】
以上説明した本実施形態の端子1によると、本体部11の表面において繰り返し形成された複数の凹凸部14が設けられ、更に本体部の表面11に対して下地めっき層12を介してSnめっき層13が形成される。尚、下地めっき層12の表面においても繰り返し形成された複数の凹凸部が設けられる。そして、複数の凹凸部14は、面方向の最大寸法(Ra、Rb)の平均値がSnめっき層13の平均厚み寸法よりも大きく、且つ、深さ寸法D1の平均値がSnめっき層13の平均厚み寸法よりも大きくなるように形成される。また、下地めっき層12の表面における複数の凹凸部は、面方向の最大寸法(Ra、Rb)の平均値がSnめっき層13の平均厚み寸法よりも大きく、且つ、深さ寸法D2の平均値がSnめっき層13の平均厚み寸法よりも大きくなるように形成される。これにより、Snめっき層13の表面を外部の他の部材が加圧したりする状態が生じてSnめっき層13に対して外力が作用する場合であっても、凹凸部14の凸部分14a及び下地めっき層12の表面の凹凸部の凸部分において外力を効率よく分散して支えることができ、Snめっき層13の変形を効率よく抑制することができる。また、外部の他の部材が端子1の表面を摺動する場合であっても、凹凸部14の凸部分14a及び下地めっき層12の表面の凹凸部の凸部分において、摺動状態で作用する外力を効率よく分散して負担でき、Snめっき層13の変形を大幅に抑制することができる。更に、複数の凹凸部14の各凸部分14a及び下地めっき層12の表面における複数の凹凸部の各凸部分がそれぞれ隔壁を構成するように機能し、外力が作用した際におけるSnめっき層13中での応力の伝播を効率よく抑制することができる。上述した作用によって、本実施形態の端子(電子部品)1では、表面のSnめっき層13におけるウィスカの発生を抑制することができる。また、前述した検証試験で検証したように、本実施形態の端子(電子部品)1によると、十分なはんだ濡れ性及び導電性が確保できることを確認することができた。更に、検証試験により、前述した効果、即ち、Snめっき層13に対して外力が作用する場合であってもウィスカの発生を抑制することができることも確認することができた。
【0071】
従って、本実施形態によると、はんだ濡れ性及び導電性が確保され、Snめっき層13に対して外力が作用する場合であってもウィスカの発生を抑制することができる端子(電子部品)1を提供することができる。
【0072】
また、本実施形態の端子1によると、凹凸部14が電解処理によって形成される。このため、本体部11の表面に対して、面方向の最大寸法(Ra、Rb)の平均値がSnめっき層13の平均厚み寸法よりも大きく、且つ、深さ寸法D1の平均値がSnめっき層13の平均厚み寸法よりも大きくなるように設定されて繰り返し形成される複数の凹凸部14を容易に加工することができる。よって、はんだ濡れ性及び導電性が確保され、Snめっき層13に対して外力が作用する場合であってもウィスカの発生を抑制することができる端子1の製造の効率化を図ることができる。
【0073】
また、本実施形態によると、フラットケーブル101の導体やハウジング部材102のような他の部材がSnめっき層13の表面に加圧接触した状態で端子1が用いられる場合であっても、Snめっき層13におけるウィスカの発生を抑制することができる。
【0074】
また、本実施形態によると、Snめっき層13における他の部材(フラットケーブル101の導体)が加圧接触する部分が電気接点部1cを構成する形態で端子1が用いられる場合であっても、Snめっき層13におけるウィスカの発生を抑制することができる。このため、端子(電子部品)1において、ウィスカが電気的な短絡を誘発してしまう事態が生じることを抑制することができる。そして、フラットケーブル101に接続されるコネクタ100に設けられる端子1において、隣り合う端子1同士の間での短絡の発生を抑制することができる。
【0075】
また、本実施形態によると、絶縁性材料で形成されたハウジング部材102に対して端子(電子部品)1が圧入され、Snめっき層13に対して摺動状態及び加圧状態で外力が作用する場合であっても、Snめっき層13におけるウィスカの発生を抑制することができる。
【0076】
また、本実施形態の端子1によると、Snめっき層13における電気接点部1cを構成する部分が、本体部11における湾曲形成された表面に対応して配置される。このため、電気接点部1cにおいて、複数の凹凸部14の各凸部分14aの頂部及び下地めっき層12の表面における複数の凹凸部の各凸部分の頂部を湾曲した表面に沿って外側に向かって開くように分散して配置することができる。これにより、外力を更に効率よく分散して負担して、Snめっき層13の変形と応力伝播とを更に効率よく抑制でき、ウィスカの発生を更に抑制できる。そして、端子1の電気接点部1cの近傍において、ウィスカが電気的な短絡を誘発してしまう事態が生じることを更に抑制することができる。
【0077】
以上、本発明の実施形態について説明したが、本発明は上述の実施の形態に限られるものではなく、特許請求の範囲に記載した限りにおいて様々な変更が可能なものである。例えば、次のように変更して実施してもよい。
【0078】
(1)上述の実施形態では、端子として構成された電子部品に本発明が適用された場合を例にとって説明したが、端子に限らず、本発明を適用することができる。即ち、Sn又はSn合金が被覆されて構成されたSnめっき層が表面に形成された電子部品であれば、本発明を広く適用することができる。また、端子として構成される電子部品に本発明が適用される場合であっても、上述の実施形態において例示した端子の形態に限らず、種々変更して実施することができる。例えば、ピン状の端子やソケット状の端子など、種々の形態の端子に対して本発明を適用することができる。
【0079】
(2)上述の実施形態では、本体部の表面に対して下地めっき層が形成され、下地めっき層の表面にSnめっき層が形成される電子部品の形態を例にとって説明したが、この通りでなくてもよい。本体部の表面に対して下地めっき層が形成されることなく直接にSnめっき層が形成される電子部品の形態であってもよい。
【0080】
(3)上述の実施形態では、本体部の表面において複数の凹凸部が繰り返し形成され、下地めっき層の表面においても、本体部表面における複数の凹凸部に対応する複数の凹凸部が繰り返し形成されている形態を例にとって説明したが、この通りでなくてもよい。例えば、本体部の表面に厚い下地めっき層が形成され、この厚い下地めっき層に対して電解処理等の加工が施されて複数の凹凸部が形成されている形態であってもよい。
【0081】
(4)上述の実施形態では、複数の凹凸部が本体部の表面に電解処理が施されることで形成されている形態を例にとって説明したが、この通りでなくてもよい。例えば、複数の凹凸部が本体部の表面又は下地めっき層に対してショットブラスト加工が施されることによって形成されている形態であってもよい。このようにショットブラスト加工を用いることによって、本体部の表面又は下地めっき層に対して、面方向の最大寸法の平均値がSnめっき層の平均厚み寸法よりも大きく、且つ、深さ寸法がSnめっき層の平均厚み寸法よりも大きくなるように設定されて繰り返し形成される複数の凹凸部を容易に加工することができる。よって、はんだ濡れ性及び導電性が確保され、Snめっき層に対して外力が作用する場合であってもウィスカの発生を抑制することができる電子部品の製造の効率化を図ることができる。尚、複数の凹凸部を形成する方法としては、電解処理及びショットブラスト加工に限らず、種々の方法を用いることもできる。例えば、イオンミリングやスパッタリングの方法を用いてもよい。また、表面に凹凸が形成された工具によってプレス加工を行うことで、凹凸形状を直接に又は潤滑油膜を介して転写させるようにして複数の凹凸部を形成してもよい。
【産業上の利用可能性】
【0082】
本発明は、Sn又はSn合金が被覆されて構成されたSnめっき層が表面に形成された電子部品に関して、広く適用することができるものである。
【符号の説明】
【0083】
1 端子(電子部品)
11 本体部
12 下地めっき層
13 Snめっき層
14 凹凸部
【技術分野】
【0001】
本発明は、Sn又はSn合金が被覆されて構成されたSnめっき層が表面に形成された電子部品に関する。
【背景技術】
【0002】
Pb(鉛)の使用を原則として禁止するRoHS指令が欧州において発動されたことや環境負荷の軽減を図る観点から、近年、電子部品において、めっき層の材料として、Pb(鉛)を含有する従来の材料に代えて、Sn(錫)又はSn合金を主成分とする鉛フリー材料が使用されている。しかしながら、電子部品の表面にSn又はSn合金を被覆するSnめっき層を形成すると、ウィスカと呼ばれる針状結晶が発生し、電気的な短絡を誘発してしまい易いという問題がある。
【0003】
一方、電子部品の表面においてSnめっき層の代わりに金めっき層を形成することで、ウィスカ発生の問題を回避することができる。しかしながら、金は、高価であるため、製造コストの上昇を招いてしまうという問題がある。そのため、Snめっき層においてウィスカの発生を抑制する技術の開発が望まれている。そして、ウィスカの発生が抑制されるとともに、電子部品の性能として、はんだ濡れ性及び導電性も確保されることが必要となる。
【0004】
尚、特許文献1及び特許文献2においては、表面にSn合金が被覆された電子部品が開示されている。特許文献1では、母材の表面の鉛フリーめっき層(Snめっき層)に50μm以上の深さの複数の凹所が形成された電子部品が開示されている。また、特許文献2では、表層部分に形成されたSnめっき層の厚さtが0.2μm以上で、他の端子と接触する領域に深さが0.4t以上かつt以下の凹部が形成された電子部品が開示されている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2009−97030号公報
【特許文献2】特開2009−266499号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
特許文献1及び特許文献2に開示された電子部品は、いずれも、ウィスカの発生を抑制することを目的としている。しかしながら、特許文献2に開示されているようなコネクタ用の端子などの電子部品は、その表面のSnめっき層を外部の他の部材が摺動したり加圧したりする状態で用いられることが多い。このため、Snめっき層に対して作用する外力の影響によって、ウィスカの発生が促進されてしまい易い傾向がある。そして、特許文献1や特許文献2に開示された電子部品のように、ウィスカ発生を抑制する対策が講じられた電子部品であっても、Snめっき層に対して作用する外力の影響によって、ウィスカの発生が促進されてしまい易い傾向があり、更なる抑制が望まれる状況にある。
【0007】
本発明は、上記実情に鑑みることにより、はんだ濡れ性及び導電性が確保され、Snめっき層に対して外力が作用する場合であってもウィスカの発生を抑制することができる電子部品を提供することを目的とする。
【課題を解決するための手段】
【0008】
上記目的を達成するための第1発明に係る電子部品は、表面にめっき層が形成された電子部品であって、金属材料で形成された本体部と、前記本体部の表面に対して又は当該本体部の表面に被覆された下地めっき層に対してSn又はSn合金が被覆されることで形成されるSnめっき層と、を備えている。そして、第1発明に係る電子部品は、前記本体部の表面において又は前記下地めっき層の表面において、複数の凹凸部が繰り返し形成され、複数の前記凹凸部は、前記本体部の表面又は前記下地めっき層の表面の面方向における当該凹凸部の最大寸法の平均値が前記Snめっき層の平均厚み寸法よりも大きくなるように形成され、当該凹凸部の深さ寸法の平均値が前記Snめっき層の平均厚み寸法よりも大きくなるように形成されていることを特徴とする。
【0009】
この発明によると、電子部品の本体部の表面において又はその表面を被覆する下地めっき層において繰り返し形成された複数の凹凸部が設けられ、更に本体部の表面に対して直接に又は下地めっき層を介してSnめっき層が形成される。そして、複数の凹凸部は、面方向の最大寸法の平均値がSnめっき層の平均厚み寸法よりも大きく、且つ、深さ寸法の平均値がSnめっき層の平均厚み寸法よりも大きくなるように形成される。これにより、Snめっき層の表面を外部の他の部材が加圧したりする状態が生じてSnめっき層に対して外力が作用する場合であっても、凹凸部の凸部分において外力を効率よく分散して支えることができ、Snめっき層の変形を効率よく抑制することができる。また、外部の他の部材が電子部品の表面を摺動する場合であっても、凹凸部の凸部分において、摺動状態で作用する外力を効率よく分散して負担でき、Snめっき層の変形を大幅に抑制することができる。更に、複数の凹凸部の各凸部分がそれぞれ隔壁を構成するように機能し、外力が作用した際におけるSnめっき層中での応力の伝播を効率よく抑制することができる。上述した作用によって、本発明の電子部品では、表面のSnめっき層におけるウィスカの発生を抑制することができる。また、本願発明者が検証試験を行ったところ、本発明の電子部品によると、十分なはんだ濡れ性及び導電性が確保できることを確認することができた。更に、検証試験により、前述した効果、即ち、Snめっき層に対して外力が作用する場合であってもウィスカの発生を抑制することができることも確認することができた。
【0010】
従って、本発明によると、はんだ濡れ性及び導電性が確保され、Snめっき層に対して外力が作用する場合であってもウィスカの発生を抑制することができる電子部品を提供することができる。
【0011】
第2発明に係る電子部品は、第1発明の電子部品において、複数の前記凹凸部は、前記本体部の表面に対して又は前記下地めっき層に対して電解処理が施されることによって形成されていることを特徴とする。
【0012】
この発明によると、凹凸部が電解処理によって形成される。このため、本体部表面又は下地めっき層に対して、面方向の最大寸法の平均値がSnめっき層の平均厚み寸法よりも大きく、且つ、深さ寸法の平均値がSnめっき層の平均厚み寸法よりも大きくなるように設定されて繰り返し形成される複数の凹凸部を容易に加工することができる。よって、はんだ濡れ性及び導電性が確保され、Snめっき層に対して外力が作用する場合であってもウィスカの発生を抑制することができる電子部品の製造の効率化を図ることができる。
【0013】
第3発明に係る電子部品は、第1発明の電子部品において、複数の前記凹凸部は、記本体部の表面に対して又は前記下地めっき層に対してショットブラスト加工が施されることによって形成されていることを特徴とする。
【0014】
この発明によると、凹凸部がショットブラスト加工によって形成される。このため、本体部表面又は下地めっき層に対して、面方向の最大寸法の平均値がSnめっき層の平均厚み寸法よりも大きく、且つ、深さ寸法がSnめっき層の平均厚み寸法よりも大きくなるように設定されて繰り返し形成される複数の凹凸部を容易に加工することができる。よって、はんだ濡れ性及び導電性が確保され、Snめっき層に対して外力が作用する場合であってもウィスカの発生を抑制することができる電子部品の製造の効率化を図ることができる。
【0015】
第4発明に係る電子部品は、第1発明乃至第3発明のいずれかの電子部品であって、前記Snめっき層の表面に対して接触した他の部材が当該Snめっき層の表面を加圧した状態で、用いられることを特徴とする。
【0016】
この発明によると、Snめっき層の表面に他の部材が加圧接触した状態で電子部品が用いられる場合であっても、Snめっき層におけるウィスカの発生を抑制することができる。
【0017】
第5発明に係る電子部品は、第4発明の電子部品において、前記他の部材が導体として構成され、前記Snめっき層における前記他の部材と接触する部分が、前記他の部材に対して電気的に接続される電気接点部を構成することを特徴とする。
【0018】
この発明によると、Snめっき層における他の部材が加圧接触する部分が電気接点部を構成する形態で電子部品が用いられる場合であっても、Snめっき層におけるウィスカの発生を抑制することができる。このため、電子部品において、ウィスカが電気的な短絡を誘発してしまう事態が生じることを抑制することができる。
【0019】
第6発明に係る電子部品は、第4発明の電子部品において、前記他の部材が絶縁性材料で形成されたハウジング部材として構成され、前記ハウジング部材に対して圧入されることで、当該ハウジング部材が前記Snめっき層の表面を摺動して加圧することを特徴とする。
【0020】
この発明によると、絶縁性材料で形成されたハウジング部材に対して電子部品が圧入され、Snめっき層に対して摺動状態及び加圧状態で外力が作用する場合であっても、Snめっき層におけるウィスカの発生を抑制することができる。
【0021】
第7発明に係る電子部品は、第5発明の電子部品において、前記Snめっき層において前記電気接点部を構成する部分が、前記本体部において湾曲して形成された表面に対して又はこの表面に被覆された前記下地めっき層に対して被覆されていることを特徴とする。
【0022】
この発明によると、Snめっき層における電気接点部を構成する部分が、本体部における湾曲形成された表面に対応して配置される。このため、電気接点部において、複数の凹凸部の各凸部分の頂部を湾曲した表面に沿って外側に向かって開くように分散して配置することができる。これにより、外力を更に効率よく分散して負担して、Snめっき層の変形と応力伝播とを更に効率よく抑制でき、ウィスカの発生を更に抑制できる。そして、電子部品の電気接点部の近傍において、ウィスカが電気的な短絡を誘発してしまう事態が生じることを更に抑制することができる。
【発明の効果】
【0023】
本発明によると、はんだ濡れ性及び導電性が確保され、Snめっき層に対して外力が作用する場合であってもウィスカの発生を抑制することができる電子部品を提供することができる。
【図面の簡単な説明】
【0024】
【図1】本発明の一実施形態に係る電子部品である端子がコネクタにおいて取り付けられた状態を示す断面図である。
【図2】図1に示す端子の表面における一部の断面について模式的に拡大して示す拡大模式断面図である。
【図3】図2の一部を拡大して示す図である。
【図4】本発明の効果を検証するために行った検証試験の結果を示す図であって、最長ウィスカ長さ確認試験の結果を示す図である。
【図5】最長ウィスカ長さ確認試験が行われた従来例に係る端子の電気接点部のSnめっき層における表面のSEM写真による画像を例示したものである。
【図6】最長ウィスカ長さ確認試験が行われた比較例に係る端子であってリフロー工程が行われていない端子の電気接点部のSnめっき層における表面のSEM写真による画像を例示したものである。
【図7】最長ウィスカ長さ確認試験が行われた実施例に係る端子であってリフロー工程が行われていない端子のSnめっき層における表面のSEM写真による画像を例示したものである。
【図8】本発明の効果を検証するために行った検証試験の結果を示す図であって、はんだ濡れ性確認試験の結果を示す図である。
【図9】本発明の効果を検証するために行った検証試験の結果を示す図であって、導電性確認試験の結果を示す図である。
【図10】本発明の効果を検証するために行った検証試験の結果を示す図であって、導電性確認試験の結果を示す図である。
【図11】本発明の効果を検証するために行った検証試験の結果を示す図であって、導電性確認試験の結果を示す図である。
【発明を実施するための形態】
【0025】
以下、本発明を実施するための形態について図面を参照しつつ説明する。尚、本実施形態の説明においては、コネクタ用の端子として構成された電子部品に対して本発明が適用された場合を例にとって説明するが、この例に限らず、本発明を適用することができる。即ち、本発明は、Sn又はSn合金が被覆されて構成されたSnめっき層が表面に形成された電子部品に関して、広く適用することができるものである。
【0026】
図1は、本実施形態における電子部品として構成されたコネクタ用の端子1がコネクタ100において取り付けられた状態を示す断面図である。コネクタ100は、例えば、フラットケーブル101の端部が接続されるコネクタとして構成されている。尚、図1は、コネクタ100の幅方向に対して垂直な断面を示している。そして、図1においては、コネクタ100におけるハウジング部材102及び回動部材103と、端子1に対して電気的に接続されるフラットケーブル101とについては、断面で図示し、端子1については外形を図示している。
【0027】
図1に示すように、コネクタ100は、ハウジング部材102と、回動部材103と、本実施形態の端子(電子部品)1とを備えて構成されている。尚、端子1は、コネクタ100において複数備えられている。ハウジング部材102及び回動部材103は、絶縁性材料として構成された樹脂材料によって形成されている。端子1は、金属材料で形成され、例えば、リン青銅によって形成されている。そして、後述するように、端子1の表面にはめっき層が形成されている。
【0028】
ハウジング部材102には、複数の端子1のそれぞれが挿入される複数の挿入口102aが形成され、各挿入口102aは、ハウジング部材102の内側の空間領域(後述の開放領域102b)に連通するように形成されている。尚、複数の挿入口102aは、コネクタ100の幅方向に直列に並んで配置されている。そして、ハウジング部材102における複数の挿入口102aと反対側において外部に対して開放されるように形成された開放領域102bは、フラットケーブル101の端部が配置される領域を構成している。
【0029】
また、開放領域102bに配置されるフラットケーブル101の端部は、絶縁被覆が剥がされて導体が露出し、端子1と電気的に接続可能な状態に形成されている。尚、フラットケーブル101は、例えば、フレキシブルフラットケーブル或いはフレキシブルプリント回路基板等として設けられ、平行に配列された複数の導体が一体に絶縁被覆されることで形成されている。
【0030】
端子1は、一方の端部おいて、二股状に突出するように形成された一対の突出片部(1a、1b)が形成され、他方の端部において、図示しない他の機器や基板等に対して実装等によって取り付けられる。そして、端子1は、この一対の突出片部(1a、1b)において、ハウジング部材102の挿入孔102aに挿入される。このとき、端子1は、ハウジング部材102に対して挿入口102aにおいて圧入される状態で挿入される。
【0031】
また、端子1における一方の突出片部1aには、フラットケーブル101の端部における各導体に対して電気的に接続される電気接点部1cが突起状に形成されている。また、端子1における他方の突出片部1bには、後述の回動部材103における各回転軸部103aの外周に対して摺動自在に係止する係止凹部1dが形成されている。
【0032】
回動部材103は、ハウジング部材102及び複数の端子1に対して回動するように操作されるレバー状の部材として設けられるとともに、フラットケーブル101の端部の各導体を各端子1に対して加圧した状態で押し付ける部材として設けられている。そして、この回動部材103は、ハウジング部材102の幅方向に沿って延びるとともにハウジング部材102の開放領域102bを部分的に覆うように形成されている。
【0033】
また、回動部材103は、一方の端部側が回動操作用の操作部103bとして形成され、他方の端部側に複数の溝部103cが幅方向に沿って並んで配置されるように形成されている。各溝部103cは、各端子1における他方の突出片部1bの先端部分が挿入される溝部を構成している。そして、各溝部103cには、この溝部103cに亘って架け渡されるように形成された各回転軸部103aが配置されている。この各回転軸部103aの外周に対しては、前述のように、端子1の他方の突出片部1bにおける係止凹部1dが摺動自在に係止される。これにより、回動部材103は、各回転軸部103aにおいて各端子1の係止凹部1dに係止した状態で、複数の端子1に対して回動自在に支持されるように構成されている。
【0034】
コネクタ100においては、ハウジング部材102に対して、各挿入口102aから各端子1が圧入される。そして、ハウジング部材102に対して複数の端子1が全て圧入された状態で、回動部材103が取り付けられる。このとき、回動部材103は、ハウジング部材103に対して略垂直な姿勢で、各回転軸部103aにおいて各端子1の係止凹部1dに係止される。各回転軸部103aが各係止凹部1dに係止されることで、複数の端子1に対して回動部材103が回動自在に支持されることになる。
【0035】
上記のようにコネクタ100が組み立てられた状態で、フラットケーブル101の端部が、開放領域102bに配置された複数の端子1におけるそれぞれの一対の突出片部(1a、1b)の間に挿入される。このとき、回動部材103がハウジング部材102に対して略垂直な姿勢の状態のコネクタ100において、フラットケーブル101の端部が各一対の突出片部(1a、1b)の間に挿入される。そして、フラットケーブル101の端部が挿入された後、操作部103bが操作されることにより、回動部材103が、各回転軸部103aにおいて各係止凹部1dに摺動しながら複数の端子1に対して回動する。これにより、回動部材103においてフラットケーブル101に対向する面として設けられた加圧面103dによって、フラットケーブル101の端部の各導体が各端子1における電気接点部1cに対して押し付けられて、各導体と各電気接点部1cとが電気的に接続されることになる。そして、フラットケーブル101の端部の各導体が各端子1の電気接点部1cを加圧した状態で、フラットケーブル101の端部がコネクタ1に保持され、コネクタ100とフラットケーブル101とが接続されることになる。
【0036】
次に、本実施形態の電子部品である端子1における表面のめっき層の構造について詳しく説明する。図2は、端子1の表面における一部の断面について模式的に拡大して示す模式拡大断面図である。尚、図2では、ハウジング部材102に圧入された端子1が電気接点部1cにおいてフラットケーブル101の導体と接触する部分における模式拡大断面図を示している。図2に示すように、端子1は、金属材料(本実施形態では、リン青銅)で形成された母材である本体部11と、本体部11の表面に対して被覆された下地めっき層12と、下地めっき層12に対して被覆されたSnめっき層13とを備えている。
【0037】
下地めっき層12は、本体部11の表面に対して、例えば、Ni(ニッケル)又はNi合金が被覆されることで形成されている。また、Snめっき層13は、下地めっき層12に対してSn(錫)又はSn合金が被覆されることで形成されている。下地めっき層12及びSnめっき層13は、例えば、電気めっきプロセスにより形成される。
【0038】
また、図2に示すように、本体部11の表面においては、複数の凹凸部14が繰り返し形成されている。各凹凸部14は、凸部分14aとして又は凹部分14bとして形成されている。そして、凸部分14aと凹部分14bとが繰り返し配置されることで、複数の凹凸部14が繰り返し形成されている。尚、本体部11の表面において繰り返し形成された複数の凹凸部14は、本体部11の表面の面方向(本体部11の表面が面状に広がるように延びる方向であり、図2においては両端矢印Aで示す方向)においてランダムに配置されるように形成されている。また、各凹凸部14の形状、大きさ、深さにはばらつきがある。尚、図2において両端矢印Bで示すように、各凹凸部14の深さ方向は、本体部11の表面の面方向に対して垂直な方向として構成される。尚、図2に示すように、本体部11の表面に複数の凹凸部14が繰り返し形成されていることで、下地めっき層12の表面においても、複数の凹凸部14に対応する複数の凹凸部が繰り返し形成されるように構成されている。
【0039】
また、複数の凹凸部14は、例えば、本体部11の表面に対して電解処理が施されることにより形成されている。そして、複数の凹凸部14は、本体部11の表面の面方向における凹凸部14の最大寸法の平均値がSnめっき層13の平均厚み寸法よりも大きくなるように形成されている。更に、複数の凹凸部14は、凹凸部14の深さ寸法の平均値がSnめっき層13の平均厚み寸法よりも大きくなるように形成されている。尚、下地めっき層12の表面における複数の凹凸部についても、同様に、下地めっき層12の表面の面方向における凹凸部の最大寸法の平均値がSnめっき層13の平均厚み寸法よりも大きくなるように形成されている。そして、下地めっき層12の表面における複数の凹凸部は、それらの凹凸部の深さ寸法の平均値がSnめっき層13の平均厚み寸法よりも大きくなるように形成されている。
【0040】
尚、上記の電解処理の形態としては、電解研磨等の電解加工プロセスとして構成される処理方法を種々選択することができる。この電解処理においては、工具がマイナス極側で、被加工物(即ち、下地めっき層12及びSnめっき層13が被覆形成されておらず、端子1の形状に形成された本体部11)がプラス極側として、工具と被加工物とが間隙を隔ててセットされる。そして、その工具と被加工物との間に電解液が流されながら直流電圧が印加されることで、本体部11の表面においてランダムに配置されて繰り返して形成される複数の凹凸部14の加工が電解作用を用いて行われる。そして、形状、大きさ、深さがばらつく凹凸部の平均寸法は、工具と被加工物との間で印加される電圧条件や、電流密度の条件、電解時間の条件、電解液の条件、等の種々の条件を適宜設定することによって制御されることになる。
【0041】
図3は、図2の一部を拡大して示す図である。図3に示すように、本体部11の表面の面方向における凹凸部14の最大寸法は、1つの凸部分14aの頂部或いはその近傍を中心として隣り合う位置に配置された凹部分14b同士の中心部間の面方向における距離寸法のうち最大の距離寸法Ra(図3において両端矢印Raで示す寸法)として計測される。或いは、本体部11の表面の面方向における凹凸部14の最大寸法は、1つの凹部分14bの最深部或いはその近傍を中心として隣り合う位置に配置された凸部分14a同士の中心部間の面方向における距離寸法のうち最大の距離寸法Rb(図3において両端矢印Rbで示す寸法)として計測される。また、図3に示すように、凹凸部14の深さ寸法は、1つの凸部分14aの頂部とその凸部分14aに隣り合う位置に配置された凹部分14bの最深部との間の深さ方向の寸法D1(図3において両端矢印D1で示す寸法)として計測される。尚、本実施形態では、下地めっき層12においても、複数の凹凸部14に対応する複数の凹凸部が繰り返し形成されている。そして、下地めっき層12の表面の面方向における凹凸部の最大寸法は、1つの凸部分14aの頂部に対応する頂部或いはその近傍を中心として隣り合う位置に配置された凹部分14bに対応する凹部分同士の中心部間の面方向における距離寸法のうち最大の距離寸法Ra(図3におけるこの寸法の図示については、凹凸部14についての場合と図示位置が重複するため、凹凸部14の場合と共通の両端矢印Raで寸法を示す)として計測される。或いは、下地めっき層12の表面の面方向における凹凸部の最大寸法は、1つの凹部分14bに対応する凹部分の最深部或いはその近傍を中心として隣り合う位置に配置された凸部分14aに対応する凸部分同士の中心部間の面方向における距離寸法のうち最大の距離寸法Rb(図3におけるこの寸法の図示については、凹凸部14についての場合と図示位置が重複するため、凹凸部14の場合と共通の両端矢印Rbで寸法を示す)として計測される。また、下地めっき層12の凹凸部の深さ寸法は、1つの凸部分14aの頂部に対応する頂部とその凸部分14aに隣り合う位置に配置された凹部分14bの最深部に対応する最深部との間の深さ方向の寸法D2(図3において両端矢印D2で示す寸法)として計測される。
【0042】
端子1においては、複数の凹凸部14は、上記のように計測される最大寸法(Ra、Rb)の平均値が、Snめっき層13の厚み寸法Tsn(図3において両端矢印Tsnで示す寸法)の平均値である平均厚み寸法よりも大きくなるように形成されている。そして、端子1においては、複数の凹凸部14は、上記のように計測される凹凸部14の深さ寸法D1の平均値がSnめっき層13の平均厚み寸法よりも大きくなるように形成されている。また、端子1においては、下地めっき層12の表面の複数の凹凸部は、上記のように計測される最大寸法(Ra、Rb)の平均値が、Snめっき層13の平均厚み寸法よりも大きくなるように形成されている。また、下地めっき層12の表面の複数の凹凸部は、上記のように計測される凹凸部の深さ寸法D2の平均値がSnめっき層13の平均厚み寸法よりも大きくなるように形成されている。尚、本体部11の表面の面方向における凹凸部14の最大寸法(Ra、Rb)の計測は、例えば、Snめっき層13の表面のSEM(Scanning Electron Microscope:走査型電子顕微鏡)写真の画像に基づいて行われる。同様に、凹凸部14の深さ寸法D1及びSnめっき層13の厚み寸法Tsnの計測も、本体部11の表面部分における断面のSEM写真の画像などに基づいて行われる。また、同様に、下地めっき層12の表面の面方向における凹凸部の最大寸法(Ra、Rb)及び凹凸部の深さ寸法D2の計測についても、Snめっき層13の表面のSEM写真の画像と下地めっき層12の断面のSEM写真の画像とに基づいて行われる。
【0043】
また、端子1は、前述のように、コネクタ100において用いられる。このため、端子1は、Snめっき層13の表面に対して接触した他の部材であるハウジング部材102又はフラットケーブル101の導体がSnめっき層13の表面を加圧した状態で用いられることになる。
【0044】
そして、上記の他の部材がフラットケーブル101の導体として構成される場合は、端子1は、Snめっき層13における他の部材(フラットケーブル101の導体)と接触する部分が、他の部材に対して電気的に接続される電気接点部1cを構成している。尚、Snめっき層13において電気接点部1cを構成する部分は、本体部11において湾曲して形成された表面に被覆された下地めっき層12に対して被覆されている。また、上記の他の部材がハウジング部材102として構成される場合は、端子1がハウジング部材102に対して圧入されることで、ハウジング部材102がSnめっき層13の表面を摺動して加圧するように構成されている。
【0045】
次に、本発明の効果を検証するために行った検証試験の結果について説明する。検証試験では、本発明の実施例として、上記実施形態の端子1を構成する端子を作製し、SEM写真の画像に基づいて、凹凸部14の最大寸法(Ra又はRb)、下地めっき層12の表面の凹凸部の最大寸法(Ra又はRb)、凹凸部14の深さ寸法D1、下地めっき層12の表面の凹凸部の深さ寸法D2、及びSnめっき層13の厚みTsnの計測を行った。そして、実施例に係る端子1の作製においては、端子1の形状に形成された本体部11に対して、所定の電解処理条件にて前述の電解処理を施し、その後に、電気めっきにより、下地めっき層12を被覆形成し、更にSnめっき層13の被覆形成を行った。これにより、本体部11の表面の面方向における凹凸部14の最大寸法の平均値と下地めっき層12の表面の面方向における凹凸部の最大寸法の平均値とがそれぞれSnめっき層13の平均厚み寸法よりも大きく、且つ、凹凸部14の深さ寸法の平均値と下地めっき層12の表面の凹凸部の深さ寸法の平均値とがそれぞれSnめっき層13の平均厚み寸法よりも大きくなるように、複数の凹凸部14と下地めっき層12の表面の凹凸部とを形成した。尚、実施例では、端子1について複数作製し、これらの複数の端子1について、SEM写真の画像に基づいて、Snめっき層13の平均厚みが1.5〜3.5μmの範囲に設定され、凹凸部14の最大寸法の平均値が15〜25μmの範囲に設定され、下地めっき層12の表面の凹凸部の最大寸法の平均値が15〜25μmの範囲に設定され、凹凸部14の深さ寸法の平均値が15〜20μmの範囲に設定され、下地めっき層12の表面の凹凸部の深さ寸法の平均値が15〜20μmの範囲に設定されていることを確認した。
【0046】
また、検証試験においては、実施例の端子1と比較するため、本体部の表面及び下地めっき層の表面に細かい凹凸部が形成された比較例に係る端子(以下、「端子C1」という)の作製も行った。比較例に係る端子C1の作製においては、上記実施形態の端子1の形状と同様の形状に形成された本体部に対して、前述の電解処理条件とは異なる処理条件にて電解処理を施し、その表面に、電気めっきにより、下地めっき層を被覆形成し、更にSnめっき層の被覆形成を行った。これにより、本体部の表面の面方向における凹凸部の最大寸法の平均値及び下地めっき層の表面の面方向における凹凸部の最大寸法の平均値がSnめっき層の平均厚み寸法よりも小さく、且つ、本体部の表面の凹凸部の深さ寸法の平均値及び下地めっき層の表面の凹凸部の深さ寸法の平均値がSnめっき層の平均厚み寸法よりも小さい複数の凹凸部(本体部の表面の凹凸部及び下地めっき層の表面の凹凸部)が形成された端子C1を作製した。尚、比較例では、端子C1について複数作製し、これらの複数の端子C1について、SEM写真の画像に基づいて、Snめっき層の平均厚みが3.0〜6.0μmの範囲に設定され、本体部の表面の凹凸部の最大寸法の平均値及び下地めっき層の表面の凹凸部の最大寸法の平均値が1.0〜3.0μmの範囲に設定され、本体部の表面の凹凸部の深さ寸法の平均値及び下地めっき層の表面の凹凸部の深さ寸法の平均値が1.0〜3.0μmの範囲に設定されていることを確認した。
【0047】
また、検証試験においては、後述のように、図4に試験結果を示す最長ウィスカ長さ確認試験、図8に試験結果を示すはんだ濡れ性確認試験、図9乃至図11に試験結果を示す導電性確認試験を行った。以下、これらの試験結果について説明する。
【0048】
図4は、最長ウィスカ長さ確認試験を実施例に係る端子1と比較例に係る端子C1とについて実施した結果を示す図である。最長ウィスカ長さ確認試験においては、実施例にかかる端子1のSnめっき層13に対して外力が作用する場合におけるSnめっき層13からのウィスカ発生の抑制効果を検証する試験を行った。この試験では、まず、実施例に係る端子1及び比較例に係る端子C1のそれぞれについて、ハウジング部材102に圧入されてフラットケーブル101の端部の導体と電気的に接続される端子として、実際に使用される場合と同様の使用形態で使用し、その後、ウィスカの発生状況を確認した。ウィスカ発生状況の確認では、フラットケーブル101の導体が加圧状態で接触して通電される電気接点部についてSEMによる観察を行った。そして、このSEMによるSnめっき層の表面の観察によって発生が確認されたウィスカのうち最も長さが長いウィスカ(最長ウィスカ)の長さを実施例と比較例とにおいて確認した。
【0049】
また、上記の最長ウィスカ長さ確認試験においては、実施例に係る端子1と比較例に係る端子とについて、リフロー炉(基板にはんだペーストを介して載置して実装する際に用いる炉)を通過させるリフロー工程を行った試験片(端子)と、リフロー工程を行っていない試験片(端子)とを作製した。そして、リフロー工程を行った試験片では、基板に実際に実装することなく、試験片単独でリフロー炉を通過させた。尚、実施例に係る端子1及び比較例に係る端子C1については、リフロー工程を行った試験片とリフロー工程を行っていない試験片とをそれぞれ複数(24個)作製し、最長ウィスカの長さを確認した。
【0050】
また、図4においては、リフロー工程を行った試験片の試験結果(「リフロー有」として表示)については、細かいドットの模様でハッチングして示しており、リフロー工程を行っていない試験片の試験結果(「リフロー無」として表示)については、白抜きで示している。また、従来例に対応する端子も作製し、実施例に係る端子1と比較例に係る端子C1とに加え、従来例に係る端子(以下、「端子C2」という)に対しても最長ウィスカ長さ確認試験を行った。尚、従来例に係る端子C2は、前述の電解処理による凹凸部の形成を行わずに本体部の表面に対して下地めっき層及びSnめっき層を被覆形成することで形成した。また、従来例に係る端子C2は、リフロー工程を行っていない試験片として作製して最長ウィスカ長さ確認試験を行った。
【0051】
図4の最長ウィスカ長さ確認試験の試験結果に示すように、従来例に係る端子C2では500μmの長さのウィスカが発生し、比較例に係る端子C1であってリフロー工程が行われていない端子C1では100μm以上の長さのウィスカが発生した。しかしながら、実施例に係る端子1については、リフロー工程が行われた端子1及びリフロー工程が行われていない端子1の両方ともに、10μmから20μm程度の長さのウィスカしか発生しなかった。このため、実施例に係る端子1においては、Snめっき層13に対して外力が作用する場合であってもウィスカの発生を抑制することができることを確認することができた。尚、今回の試験では、従来例に係る端子C2で確認されたウィスカの長さは500μmであったが、通常、上記の従来例に係る端子C2と同様に形成された端子では、1〜2mm程度の長さのウィスカが発生することが知られている。
【0052】
ここで、上述した試験片である各端子の電気接点部のSnめっき層における表面のSEM写真の画像について説明する。図5は、従来例に係る端子C2の電気接点部のSnめっき層における表面のSEM写真による画像を例示したものである。また、図6は、比較例に係る端子C1であってリフロー工程が行われていない端子C1の電気接点部のSnめっき層における表面のSEM写真による画像を例示したものである。また、図7は、実施例に係る端子1であってリフロー工程が行われていない端子1のSnめっき層13における表面のSEM写真による画像を例示したものである。
【0053】
図5のSEM画像に示すように、従来例に係る端子C2では、500μm程度の長さの長く伸びるウィスカが発生している。また、図6のSEM画像に示すように、比較例に係る端子C1では、100μm以上の長さのウィスカが発生している。これらに対して、図7のSEM画像に示すように、実施例に係る端子C1では、ウィスカの発生がほとんど見られない状態であった。
【0054】
また、比較例に係る端子C1では、図6において破線で囲んで示すように、広い面積に亘って凹凸形状が潰れたように変形する領域が発生している。即ち、本体部の表面に細かい凹凸部が形成されて下地めっき層及びSnめっき層が被覆形成された比較例に係る端子C1では、連続的にSnめっき層が変形する領域が広い領域に亘って発生している。このため、Snめっき層の変形量の増大に伴ってウィスカが発生し易い状態となっている。
【0055】
一方、前述した構造の複数の凹凸部14及び下地めっき層12の表面における複数の凹凸部と、これらの複数の凹凸部14及び下地めっき層12の表面における複数の凹凸部との関係で所定の厚み条件を満たすSnめっき層13とが設けられた実施例に係る端子1では、図7において破線で囲んで示すように、凹凸形状が潰れたように変形する領域は、狭い面積領域でしか発生していない。このため、Snめっき層13の表面を外部の他の部材が加圧したりする状態が生じてSnめっき層13に対して外力が作用する場合であっても、凹凸部14の凸部分14a及び下地めっき層12の表面の凹凸部の凸部分において外力を効率よく分散して支えることができ、Snめっき層13の変形を効率よく抑制することができる。また、複数の凹凸部14の各凸部分14a及び下地めっき層12の表面における複数の凹凸部の各凸部分がそれぞれ隔壁を構成するように機能し、外力が作用した際におけるSnめっき層13中での応力の伝播を効率よく抑制することができる。よって、上記の作用によって、実施例に係る端子1では、表面のSnめっき層13におけるウィスカの発生を抑制することができることが確認できた。
【0056】
図8は、はんだ濡れ性確認試験を実施例に係る端子1と比較例に係る端子C1とについて実施した結果を示す図である。このはんだ濡れ性確認試験においては、実施例に係る端子1と比較例に係る端子C1とについて、プレッシャークッカーテスター(電子部品の耐湿評価の加速寿命試験機)を用いて温度が105℃、湿度が100%、処理時間が8時間の条件にて処理を行い、その後、メニスコグラフによるはんだ濡れ性確認試験を行った。そして、ゼロクロスタイム(秒)によりはんだ濡れ性を評価した。
【0057】
尚、ゼロクロスタイムは、試験片としての端子の端部がはんだペーストに浸漬されてから、端子に対してはんだから作用する力が一旦プラスマイナスゼロとなる瞬間を経過するまでの時間として測定される。即ち、ゼロクロスタイムは、試験片としての端子の端部がはんだペーストに浸漬されて加熱によるはんだペーストの溶剤の分離による濡れ現象が始まり、フラックス成分の溶解とそれに伴う浮力が生じる現象と濡れが生じる現象とが発生し、更に、はんだ粉の溶解とそれに伴う浮力が生じる現象と濡れが生じる現象とが発生する過程において、端子に対してはんだから作用する力が一旦プラスマイナスゼロとなる瞬間を経過するまでの時間として計測される。
【0058】
また、上記のはんだ濡れ性確認試験では、はんだの材料としては、Sn−3Ag−0.5Cuを用いた。そして、このはんだ濡れ性確認試験では、端子のはんだペーストに対する浸漬深さを0.2mmに設定し、十分なはんだ濡れ性を確保することができるゼロクロスタイムの要求水準が3秒以下であることから、端子をはんだペーストに浸漬してから引き上げるまでの時間である浸漬時間を3秒に設定した。即ち、浸漬時間である3秒以内にゼロクロスタイムが計測されれば、十分なはんだ濡れ性を確保することができることになる。
【0059】
また、上記のはんだ濡れ性確認試験では、実施例に係る端子1と比較例に係る端子C1とのそれぞれについて、複数(24個)の試験片を作成してゼロクロスタイムの計測を行い、この計測結果については、平均値と最大値と最小値とで評価した。尚、図8においては、平均値の結果については白抜きで示し、最大値の結果については細かいドットの模様のハッチングで示し、最小値の結果については斜線の模様のハッチングで示している。
【0060】
図8のはんだ濡れ性確認試験結果に示すように、実施例に係る端子1及び比較例に係る端子C1のいずれにおいても、平均値、最大値及び最小値ともにゼロクロスタイムが3秒以下となり、十分なはんだ濡れ性を確保できることが確認できた。また、実施例に係る端子1においては、平均値、最大値及び最小値のいずれにおいても、比較例に係る端子C1よりもゼロクロスタイムを低減でき、更に良好なはんだ濡れ性を確保できることが確認できた。
【0061】
図9乃至図11は、導電性確認試験を実施例に係る端子1と比較例に係る端子C1とについて実施した結果を示す図である。図9乃至図11に結果を示す導電性確認試験においては、実施例に係る端子1と比較例に係る端子C1とについて、基板に実装し、その後、後述するような所定の試験をそれぞれ行い、所定の試験を行うことによる抵抗上昇値(mΩ)を測定した。また、実施例に係る端子1及び比較例に係る端子C1については、各試験条件に対応する試験片をそれぞれ複数(24個)作製して(即ち、試験条件ごとにそれぞれ24個の端子を作製して)抵抗上昇値の測定を行い、この計測結果については、各試験条件における抵抗上昇値の最大値である最大抵抗上昇値(mΩ)で評価した。
【0062】
図9に結果を示す導電性確認試験では、ハウジング部材102に圧入された状態の端子における一対の突出片部の間にフラットケーブル101の端部を挿入し、回動部材103を操作して端子とフラットケーブル101の端部の導体とを接続した後に、回動部材103を操作してフラットケーブル101を抜き出す挿抜作業を繰り返し実施する試験を行った。そして、挿抜作業を10回繰り返して実施した条件(挿抜10回)と、挿抜作業を30回繰り返して実施した条件(挿抜30回)と、挿抜作業を50回繰り返して実施した条件(50回)との3つの条件で試験を行い、各試験の後に抵抗上昇値を測定して前述の最大抵抗上昇値(mΩ)を評価した。尚、図9においては、上記の挿抜10回の結果については白抜きで示し、上記の挿抜30回の結果については細かいドットの模様のハッチングで示し、上記の挿抜50回の結果については斜線の模様のハッチングで示している。
【0063】
上記の挿抜作業が繰り返されても良好な導電性を確保できる水準として、通常、挿抜作業が30回繰り返された状態で抵抗上昇値が20mΩ以下であることが要求される。これに対して、図9の導電性試験結果に示すように、実施例に係る端子1及び比較例に係る端子C1ともに、挿抜作業が10回、30回、及び50回のいずれにおいても、最大抵抗上昇値が2mΩ以下と、良好な水準を確保できることが確認できた。そして、実施例に係る端子1においては、要求される水準(挿抜作業が30回の条件)よりも厳しく過酷な条件(挿抜作業が50回の条件)が課される試験であっても、良好な導電性を維持できることが確認できた。
【0064】
図10及び図11に結果を示す導電性確認試験では、実施例に係る端子1及び比較例に係る端子C1について、熱衝撃試験、湿度試験、高温試験、硫化水素ガス試験を行った。そして、各試験(熱衝撃試験、湿度試験、高温試験、硫化水素ガス試験)の後に、各試験が行われた各試験片の抵抗上昇値をそれぞれ測定し、最大抵抗上昇値(mΩ)を評価した。尚、図10及び図11においては、熱衝撃試験の結果については白抜きで示し、湿度試験の結果については細かいドットの模様のハッチングで示し、高温試験の結果については斜線の模様のハッチングで示し、硫化水素ガス試験の結果については網掛けの模様のハッチングで示している。
【0065】
図10に結果を示す導電性確認試験における熱衝撃試験では、−55℃から85℃の範囲で温度が変化する熱サイクル(−55℃の温度に30分間設定され、85℃の温度に30分間設定される温度パターンの熱サイクル)を500時間の間に500サイクル繰り返す環境に試験片をさらした。一方、図11に結果を示す導電性確認試験における熱衝撃試験では、上記と同じ温度パターンにて−55℃から85℃の範囲で温度が変化する熱サイクルを1000時間の間に1000サイクル繰り返す環境に試験片をさらした。尚、通常、端子の導電性を確認するために要求される熱衝撃試験の水準としては、上記温度範囲の熱サイクルを25時間の間に25サイクル繰り返す環境に試験片がさらされる条件が設定される。しかし、今回の試験では、より厳しく過酷な条件で試験を行った。
【0066】
図10に結果を示す導電性確認試験における湿度試験では、温度が40℃±2℃で湿度が90%〜95%の環境に500時間に亘って試験片をさらした。一方、図11に結果を示す導電性確認試験における湿度試験では、温度が40℃±2℃で湿度が90%〜95%の環境に1000時間に亘って試験片をさらした。尚、通常、端子の導電性を確認するために要求される湿度試験の水準としては、上記の温度及び湿度の環境に試験片が240時間に亘ってさらされる条件が設定される。しかし、今回の試験では、より厳しく過酷な条件で試験を行った。
【0067】
図10に結果を示す導電性確認試験における高温試験では、温度が85℃±2℃の環境に500時間に亘って試験片をさらした。一方、図11に結果を示す導電性確認試験における高温試験では、温度が85℃±2℃の環境に1000時間に亘って試験片をさらした。尚、通常、端子の導電性を確認するために要求される高温試験の水準としては、上記の温度の環境に試験片が250時間に亘ってさらされる条件が設定される。しかし、今回の試験では、より厳しく過酷な条件で試験を行った。
【0068】
図10に結果を示す導電性確認試験における硫化水素ガス試験では、硫化水素濃度が3ppm±1ppm、温度が40℃±2℃、湿度が80%±5%の環境に500時間に亘って試験片をさらした。一方、図11に結果を示す導電性確認試験における硫化水素ガス試験では、硫化水素濃度が3ppm±1ppm、温度が40℃±2℃、湿度が80%±5%の環境に1000時間に亘って試験片をさらした。尚、通常、端子の導電性を確認するために要求される硫化水素ガス試験の水準としては、上記の温度の環境に試験片が96時間に亘ってさらされる条件が設定される。しかし、今回の試験では、より厳しく過酷な条件で試験を行った。
【0069】
上記の各試験(熱衝撃試験、湿度試験、高温試験、硫化水素ガス試験)が行われても良好な導電性を確保できる水準として、通常、抵抗上昇値が20mΩ以下であることが要求される。これに対して、図10の導電性試験結果に示すように、実施例に係る端子1及び比較例に係る端子C1ともに、各試験(熱衝撃試験、湿度試験、高温試験、硫化水素ガス試験)の試験時間が500時間である条件において、最大抵抗上昇値が1mΩ以下と、良好な水準を確保できることが確認できた。また、図11の導電性試験結果に示すように、実施例に係る端子1及び比較例に係る端子C1ともに、各試験(熱衝撃試験、湿度試験、高温試験、硫化水素ガス試験)の試験時間が1000時間である条件において、最大抵抗上昇値が2mΩ以下と、良好な水準を確保できることが確認できた。そして、実施例に係る端子1においては、要求される水準よりも厳しく過酷な条件が課される各試験(熱衝撃試験、湿度試験、高温試験、硫化水素ガス試験)であっても、良好な導電性を維持できることが確認できた。
【0070】
以上説明した本実施形態の端子1によると、本体部11の表面において繰り返し形成された複数の凹凸部14が設けられ、更に本体部の表面11に対して下地めっき層12を介してSnめっき層13が形成される。尚、下地めっき層12の表面においても繰り返し形成された複数の凹凸部が設けられる。そして、複数の凹凸部14は、面方向の最大寸法(Ra、Rb)の平均値がSnめっき層13の平均厚み寸法よりも大きく、且つ、深さ寸法D1の平均値がSnめっき層13の平均厚み寸法よりも大きくなるように形成される。また、下地めっき層12の表面における複数の凹凸部は、面方向の最大寸法(Ra、Rb)の平均値がSnめっき層13の平均厚み寸法よりも大きく、且つ、深さ寸法D2の平均値がSnめっき層13の平均厚み寸法よりも大きくなるように形成される。これにより、Snめっき層13の表面を外部の他の部材が加圧したりする状態が生じてSnめっき層13に対して外力が作用する場合であっても、凹凸部14の凸部分14a及び下地めっき層12の表面の凹凸部の凸部分において外力を効率よく分散して支えることができ、Snめっき層13の変形を効率よく抑制することができる。また、外部の他の部材が端子1の表面を摺動する場合であっても、凹凸部14の凸部分14a及び下地めっき層12の表面の凹凸部の凸部分において、摺動状態で作用する外力を効率よく分散して負担でき、Snめっき層13の変形を大幅に抑制することができる。更に、複数の凹凸部14の各凸部分14a及び下地めっき層12の表面における複数の凹凸部の各凸部分がそれぞれ隔壁を構成するように機能し、外力が作用した際におけるSnめっき層13中での応力の伝播を効率よく抑制することができる。上述した作用によって、本実施形態の端子(電子部品)1では、表面のSnめっき層13におけるウィスカの発生を抑制することができる。また、前述した検証試験で検証したように、本実施形態の端子(電子部品)1によると、十分なはんだ濡れ性及び導電性が確保できることを確認することができた。更に、検証試験により、前述した効果、即ち、Snめっき層13に対して外力が作用する場合であってもウィスカの発生を抑制することができることも確認することができた。
【0071】
従って、本実施形態によると、はんだ濡れ性及び導電性が確保され、Snめっき層13に対して外力が作用する場合であってもウィスカの発生を抑制することができる端子(電子部品)1を提供することができる。
【0072】
また、本実施形態の端子1によると、凹凸部14が電解処理によって形成される。このため、本体部11の表面に対して、面方向の最大寸法(Ra、Rb)の平均値がSnめっき層13の平均厚み寸法よりも大きく、且つ、深さ寸法D1の平均値がSnめっき層13の平均厚み寸法よりも大きくなるように設定されて繰り返し形成される複数の凹凸部14を容易に加工することができる。よって、はんだ濡れ性及び導電性が確保され、Snめっき層13に対して外力が作用する場合であってもウィスカの発生を抑制することができる端子1の製造の効率化を図ることができる。
【0073】
また、本実施形態によると、フラットケーブル101の導体やハウジング部材102のような他の部材がSnめっき層13の表面に加圧接触した状態で端子1が用いられる場合であっても、Snめっき層13におけるウィスカの発生を抑制することができる。
【0074】
また、本実施形態によると、Snめっき層13における他の部材(フラットケーブル101の導体)が加圧接触する部分が電気接点部1cを構成する形態で端子1が用いられる場合であっても、Snめっき層13におけるウィスカの発生を抑制することができる。このため、端子(電子部品)1において、ウィスカが電気的な短絡を誘発してしまう事態が生じることを抑制することができる。そして、フラットケーブル101に接続されるコネクタ100に設けられる端子1において、隣り合う端子1同士の間での短絡の発生を抑制することができる。
【0075】
また、本実施形態によると、絶縁性材料で形成されたハウジング部材102に対して端子(電子部品)1が圧入され、Snめっき層13に対して摺動状態及び加圧状態で外力が作用する場合であっても、Snめっき層13におけるウィスカの発生を抑制することができる。
【0076】
また、本実施形態の端子1によると、Snめっき層13における電気接点部1cを構成する部分が、本体部11における湾曲形成された表面に対応して配置される。このため、電気接点部1cにおいて、複数の凹凸部14の各凸部分14aの頂部及び下地めっき層12の表面における複数の凹凸部の各凸部分の頂部を湾曲した表面に沿って外側に向かって開くように分散して配置することができる。これにより、外力を更に効率よく分散して負担して、Snめっき層13の変形と応力伝播とを更に効率よく抑制でき、ウィスカの発生を更に抑制できる。そして、端子1の電気接点部1cの近傍において、ウィスカが電気的な短絡を誘発してしまう事態が生じることを更に抑制することができる。
【0077】
以上、本発明の実施形態について説明したが、本発明は上述の実施の形態に限られるものではなく、特許請求の範囲に記載した限りにおいて様々な変更が可能なものである。例えば、次のように変更して実施してもよい。
【0078】
(1)上述の実施形態では、端子として構成された電子部品に本発明が適用された場合を例にとって説明したが、端子に限らず、本発明を適用することができる。即ち、Sn又はSn合金が被覆されて構成されたSnめっき層が表面に形成された電子部品であれば、本発明を広く適用することができる。また、端子として構成される電子部品に本発明が適用される場合であっても、上述の実施形態において例示した端子の形態に限らず、種々変更して実施することができる。例えば、ピン状の端子やソケット状の端子など、種々の形態の端子に対して本発明を適用することができる。
【0079】
(2)上述の実施形態では、本体部の表面に対して下地めっき層が形成され、下地めっき層の表面にSnめっき層が形成される電子部品の形態を例にとって説明したが、この通りでなくてもよい。本体部の表面に対して下地めっき層が形成されることなく直接にSnめっき層が形成される電子部品の形態であってもよい。
【0080】
(3)上述の実施形態では、本体部の表面において複数の凹凸部が繰り返し形成され、下地めっき層の表面においても、本体部表面における複数の凹凸部に対応する複数の凹凸部が繰り返し形成されている形態を例にとって説明したが、この通りでなくてもよい。例えば、本体部の表面に厚い下地めっき層が形成され、この厚い下地めっき層に対して電解処理等の加工が施されて複数の凹凸部が形成されている形態であってもよい。
【0081】
(4)上述の実施形態では、複数の凹凸部が本体部の表面に電解処理が施されることで形成されている形態を例にとって説明したが、この通りでなくてもよい。例えば、複数の凹凸部が本体部の表面又は下地めっき層に対してショットブラスト加工が施されることによって形成されている形態であってもよい。このようにショットブラスト加工を用いることによって、本体部の表面又は下地めっき層に対して、面方向の最大寸法の平均値がSnめっき層の平均厚み寸法よりも大きく、且つ、深さ寸法がSnめっき層の平均厚み寸法よりも大きくなるように設定されて繰り返し形成される複数の凹凸部を容易に加工することができる。よって、はんだ濡れ性及び導電性が確保され、Snめっき層に対して外力が作用する場合であってもウィスカの発生を抑制することができる電子部品の製造の効率化を図ることができる。尚、複数の凹凸部を形成する方法としては、電解処理及びショットブラスト加工に限らず、種々の方法を用いることもできる。例えば、イオンミリングやスパッタリングの方法を用いてもよい。また、表面に凹凸が形成された工具によってプレス加工を行うことで、凹凸形状を直接に又は潤滑油膜を介して転写させるようにして複数の凹凸部を形成してもよい。
【産業上の利用可能性】
【0082】
本発明は、Sn又はSn合金が被覆されて構成されたSnめっき層が表面に形成された電子部品に関して、広く適用することができるものである。
【符号の説明】
【0083】
1 端子(電子部品)
11 本体部
12 下地めっき層
13 Snめっき層
14 凹凸部
【特許請求の範囲】
【請求項1】
表面にめっき層が形成された電子部品であって、
金属材料で形成された本体部と、
前記本体部の表面に対して又は当該本体部の表面に被覆された下地めっき層に対してSn又はSn合金が被覆されることで形成されるSnめっき層と、
を備え、
前記本体部の表面において又は前記下地めっき層の表面において、複数の凹凸部が繰り返し形成され、
複数の前記凹凸部は、
前記本体部の表面又は前記下地めっき層の表面の面方向における当該凹凸部の最大寸法の平均値が前記Snめっき層の平均厚み寸法よりも大きくなるように形成され、
当該凹凸部の深さ寸法の平均値が前記Snめっき層の平均厚み寸法よりも大きくなるように形成されていることを特徴とする、電子部品。
【請求項2】
請求項1に記載の電子部品であって、
複数の前記凹凸部は、前記本体部の表面に対して又は前記下地めっき層に対して電解処理が施されることによって形成されていることを特徴とする、電子部品。
【請求項3】
請求項1に記載の電子部品であって、
複数の前記凹凸部は、記本体部の表面に対して又は前記下地めっき層に対してショットブラスト加工が施されることによって形成されていることを特徴とする、電子部品。
【請求項4】
請求項1乃至請求項3のいずれか1項に記載の電子部品であって、
前記Snめっき層の表面に対して接触した他の部材が当該Snめっき層の表面を加圧した状態で、用いられることを特徴とする、電子部品。
【請求項5】
請求項4に記載の電子部品であって、
前記他の部材が導体として構成され、
前記Snめっき層における前記他の部材と接触する部分が、前記他の部材に対して電気的に接続される電気接点部を構成することを特徴とする、電子部品。
【請求項6】
請求項4に記載の電子部品であって、
前記他の部材が絶縁性材料で形成されたハウジング部材として構成され、
前記ハウジング部材に対して圧入されることで、当該ハウジング部材が前記Snめっき層の表面を摺動して加圧することを特徴とする、電子部品。
【請求項7】
請求項5に記載の電子部品であって、
前記Snめっき層において前記電気接点部を構成する部分が、前記本体部において湾曲して形成された表面に対して又はこの表面に被覆された前記下地めっき層に対して被覆されていることを特徴とする、電子部品。
【請求項1】
表面にめっき層が形成された電子部品であって、
金属材料で形成された本体部と、
前記本体部の表面に対して又は当該本体部の表面に被覆された下地めっき層に対してSn又はSn合金が被覆されることで形成されるSnめっき層と、
を備え、
前記本体部の表面において又は前記下地めっき層の表面において、複数の凹凸部が繰り返し形成され、
複数の前記凹凸部は、
前記本体部の表面又は前記下地めっき層の表面の面方向における当該凹凸部の最大寸法の平均値が前記Snめっき層の平均厚み寸法よりも大きくなるように形成され、
当該凹凸部の深さ寸法の平均値が前記Snめっき層の平均厚み寸法よりも大きくなるように形成されていることを特徴とする、電子部品。
【請求項2】
請求項1に記載の電子部品であって、
複数の前記凹凸部は、前記本体部の表面に対して又は前記下地めっき層に対して電解処理が施されることによって形成されていることを特徴とする、電子部品。
【請求項3】
請求項1に記載の電子部品であって、
複数の前記凹凸部は、記本体部の表面に対して又は前記下地めっき層に対してショットブラスト加工が施されることによって形成されていることを特徴とする、電子部品。
【請求項4】
請求項1乃至請求項3のいずれか1項に記載の電子部品であって、
前記Snめっき層の表面に対して接触した他の部材が当該Snめっき層の表面を加圧した状態で、用いられることを特徴とする、電子部品。
【請求項5】
請求項4に記載の電子部品であって、
前記他の部材が導体として構成され、
前記Snめっき層における前記他の部材と接触する部分が、前記他の部材に対して電気的に接続される電気接点部を構成することを特徴とする、電子部品。
【請求項6】
請求項4に記載の電子部品であって、
前記他の部材が絶縁性材料で形成されたハウジング部材として構成され、
前記ハウジング部材に対して圧入されることで、当該ハウジング部材が前記Snめっき層の表面を摺動して加圧することを特徴とする、電子部品。
【請求項7】
請求項5に記載の電子部品であって、
前記Snめっき層において前記電気接点部を構成する部分が、前記本体部において湾曲して形成された表面に対して又はこの表面に被覆された前記下地めっき層に対して被覆されていることを特徴とする、電子部品。
【図3】
【図5】
【図6】
【図7】
【図1】
【図2】
【図4】
【図8】
【図9】
【図10】
【図11】
【図5】
【図6】
【図7】
【図1】
【図2】
【図4】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2012−7227(P2012−7227A)
【公開日】平成24年1月12日(2012.1.12)
【国際特許分類】
【出願番号】特願2010−146267(P2010−146267)
【出願日】平成22年6月28日(2010.6.28)
【出願人】(390033318)日本圧着端子製造株式会社 (457)
【Fターム(参考)】
【公開日】平成24年1月12日(2012.1.12)
【国際特許分類】
【出願日】平成22年6月28日(2010.6.28)
【出願人】(390033318)日本圧着端子製造株式会社 (457)
【Fターム(参考)】
[ Back to top ]