電気光学装置、及びその製造方法、並びに電子機器
【課題】基板表面を完全に平坦化し、配向膜表面の段差や凹凸を無くし、配向膜の配向特性を改善して、表示品質の向上を実現する。
【解決手段】互いに対向する一対の基板10,20間に液晶50が配置され、素子基板10に複数の画素電極9aが配設されているものにおいて、素子基板10は画素電極9aと、画素電極9aの直下の層に設けた第3層間絶縁膜43と、この第3層間絶縁膜43の下層にマトリクス状に設けた配線3aと、この配線3aの直下の層に設けた第2層間絶縁膜42とを具備し、第3層間絶縁膜43の画素電極9aに対応する部位に電極用溝43aが形成され、この電極用溝43aに画素電極9aが埋設され、画素電極9a及び第3層間絶縁膜43の表面が同一平面になるように平坦化され、配線3aの下層に、この配線3aに対応した配線用溝42aが形成され、この配線用溝42aに配線6aが埋設され、配線6a及び第2層間絶縁膜42の表面が同一平面になるように平坦化される。
【解決手段】互いに対向する一対の基板10,20間に液晶50が配置され、素子基板10に複数の画素電極9aが配設されているものにおいて、素子基板10は画素電極9aと、画素電極9aの直下の層に設けた第3層間絶縁膜43と、この第3層間絶縁膜43の下層にマトリクス状に設けた配線3aと、この配線3aの直下の層に設けた第2層間絶縁膜42とを具備し、第3層間絶縁膜43の画素電極9aに対応する部位に電極用溝43aが形成され、この電極用溝43aに画素電極9aが埋設され、画素電極9a及び第3層間絶縁膜43の表面が同一平面になるように平坦化され、配線3aの下層に、この配線3aに対応した配線用溝42aが形成され、この配線用溝42aに配線6aが埋設され、配線6a及び第2層間絶縁膜42の表面が同一平面になるように平坦化される。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、基板に形成される画素電極を有する電気光学装置、及びその製造方法、並びに電子機器に関する。
【背景技術】
【0002】
従来、この種の電気光学装置としては、一対の基板間に液晶等の電気光学物質が介在され、両基板の一方にマトリクス状に構成された複数の画素電極が設けられる。ここで、画素電極表面に段差や凹凸があると、液晶の配向不良等による表示不良の原因となる。すなわち、このような段差や凹凸は画素電極表面に設けられる配向膜表面の段差や凹凸となって表れ、表面に表れた段差や凹凸がラビング処理時におけるラビングむらを招き、液晶の配向不良が引き起こされて、最終的には画像表示品質の低下を招くことになる。
【0003】
そのため、例えば特許文献1(特開2001−100658号公報)には、第1層間絶縁膜上の溝内にダマシン法を用いてデータ線を形成して平坦化し、その上に第2層間絶縁膜を介して画素電極を形成する技術が開示されている。
【0004】
特許文献1によれば、第1層間絶縁膜の上面を平坦化することで、画素電極が平坦化され、その表面に設けられる配向膜表面の段差や凹凸が低くなり、配向特性を改善することができる。
【特許文献1】特開2001−100658号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
しかし、特許文献1に開示されている技術では、画素電極が第2層間絶縁膜の上面に形成されているため、配向膜の配向特性をより向上させるには限界がある。すなわち、画素電極の高さは、おおよそ80nm程度有しており、この高さ分だけ、配向膜表面に段差や凹凸が表れる。この配向膜表面に表される段差や凹凸にて配向特性が低下することになる。
【0006】
本発明は、上記事情に鑑み、基板表面を完全に平坦化し、配向膜表面の段差や凹凸を無くし、配向膜の配向特性を改善して、表示品質の向上を実現することのできる電気光学装置、電気光学装置の製造方法、及び電子機器を提供することを目的とする。
【課題を解決するための手段】
【0007】
上記目的を達成するため第1発明は、互いに対向する一対の基板間に電気光学物質が配置され、該一対の基板の一方の基板上に複数の画素電極が配設されている電気光学装置において、上記一方の基板は、上記画素電極と、上記画素電極の直下の層に設けられた第1絶縁膜と、該第1絶縁膜の下層にマトリクス状に設けられた配線と、該配線の直下の層に設けられた第2絶縁膜とを具備し、上記第1絶縁膜の上記画素電極に対応する部位に電極用溝が形成され、該電極用溝に該画素電極が埋設され、該画素電極及び上記第1絶縁膜の表面が同一平面になるように平坦化され、上記配線の下層には該配線に対応した配線用溝が形成され、該配線用溝に該配線が埋設され、該配線及び上記第2絶縁膜の表面が同一平面になるように平坦化されていることを特徴とする。
【0008】
このような構成では、画素電極、及び配線を、それらの下層に設けた各絶縁膜に埋設して、画素電極、及び配線と、それに対応する各絶縁膜との表面が同一面となるように平坦化したので、基板表面を完全に平坦化することができ、配向膜表面の段差や凹凸が無くなり、配向膜の配向特性を改善して、表示品質の向上を実現することができる。
【0009】
第2発明は、互いに対向する一対の基板間に電気光学物質が配置され、該一対の基板の一方の基板上に複数の画素電極が配設されている電気光学装置において、上記一方の基板はマトリクス状に設けられた配線を有し、上記配線の上層に積層された絶縁膜において該配線に対応する部位が該配線により盛り上げられて上記画素電極に対応する部位に凹部が形成され、上記凹部に上記画素電極が配設され、上記画素電極及び上記絶縁膜の表面が同一平面になるように平坦化されていることを特徴とする。
【0010】
このような構成では、配線の上層に積層された絶縁膜の、配線に対応する部位が、この該配線により盛り上げられている場合は、この盛り上がりにより画素電極に対応する部位に凹部が形成されるので、この凹部に画素電極を配設することで、画素電極と絶縁膜との表面を同一平面になるように平坦化させることができる。その結果、基板表面を完全に平坦化することができ、配向膜表面の段差や凹凸が無くなり、配向膜の配向特性を改善して、表示品質の向上を実現することができる。
【0011】
第3発明は、第1、第2発明において、互いに交差する走査線及びデータ線と容量線とが設けられ、上記画素電極は該走査線及び該データ線の交差に対応して設けられており、上記配線は上記走査線、上記データ線、及び上記容量線のうち少なくとも一つであることを特徴とする。
【0012】
このような構成では、画素電極を走査線及びデータ線の交差に対応して設け、配線を走査線、データ線、及び容量線のうち少なくとも一つとすることで、各配線、及び画素電極と及び絶縁膜とにより、少なくとも画素電極と絶縁膜との表面を同一平面になるように平坦化させることができる。
【0013】
第4発明は、第1乃至第3発明において、上記電気光学物質は液晶であり、上記画素電極の上層に配向膜が配設されていることを特徴とする。
【0014】
このような構成では、画素電極とそれを埋設する絶縁膜との表面が平坦化されているので、その表面に配設されている配向膜を平坦化することができ、配向膜表面の段差や凹凸が無くなり、良好な配向特性を得ることができる。
【0015】
第5発明は、第1発明において、上記第1絶縁膜の厚さは上記画素電極の厚さよりも厚いことを特徴とする。
【0016】
このような構成では、第1絶縁膜の厚さを画素電極の厚さよりも厚くしたので、第1絶縁膜に画素電極を容易に埋設させることができる。
【0017】
第6発明は、第2発明において、上記絶縁膜の厚さは上記画素電極の厚さよりも厚いことを特徴とする。
【0018】
このような構成では、絶縁膜の厚さを画素電極の厚さよりも厚くしたので、この絶縁膜に画素電極を容易に埋設させることができる。
【0019】
第7発明は、第1発明において、上記配線用溝は上記第2絶縁膜に形成されることを特徴とする。
【0020】
このような構成では、配線用溝を第2絶縁膜に形成したので、この第2絶縁膜に形成した配線溝に配線を埋設することで、この配線と第2絶縁膜と表面を容易に平坦化させることができる。
【0021】
第8発明は、第1発明において、上記配線用溝は上記一方の基板に形成されることを特徴とする。
【0022】
このような構成では、配線用溝を一方の基板に形成したので、この配線溝に配線を埋設することで、この配線と第2絶縁膜と表面を容易に平坦化させることができる。
【0023】
第9発明は、第2発明において、上記凹部に電極用溝が形成され、上記電極用溝に上記画素電極が埋設されて、上記絶縁膜及び上記画素電極の表面が同一平面になるように平坦化されていることを特徴とする。
【0024】
このような構成では、凹部に電極用溝を形成することで、電極用溝の深さを浅くすることができ、その分、電極用溝の成形に要する時間を短縮することができる。
【0025】
第10発明は、互いに対向する一対の基板間に電気光学物質が介在され、該一対の基板の一方の基板上に複数の画素電極が配設されている電気光学装置の製造方法において、上記一方の基板に第1絶縁膜を成膜する工程と、上記第1絶縁膜の上記画素電極を配設する部位に電極用溝を形成する工程と、上記第1絶縁膜上に導電性膜を用いて上記画素電極を成膜する工程と、上記絶縁膜及び上記画素電極の表面を研磨して該絶縁膜及び該画素電極の表面が同一平面になるように平坦化するする工程とを備えることを特徴とする。
【0026】
このような構成では、先ず、第1絶縁膜上に絶縁膜を成膜し、この第1絶縁膜の画素電極を配設する部位に電極用溝を形成する。そして、この第1絶縁膜上に導電性膜を用いて画素電極を成膜し、次いで、絶縁膜及び画素電極の表面を研磨して、それらの表面が同一面となるように平坦化する。画素電極が絶縁膜に埋設されて、その両者の表面が平坦化されるため、その上に配設される配向膜の表面が平坦化され、良好な配向特性を得ることができる。
【0027】
第11発明は、前記電気光学物質は液晶であり、上記画素電極の上層に配向膜が配設されている第10発明の電気光学装置の製造方法であって、上記画素電極の上層に配向膜を形成する工程を含むことを特徴とする。
【0028】
このような構成では、表面化が同一面となっている画素電極と第1絶縁膜の上層に形成される配向膜は、その表面に段差や凹凸が形成されず、良好な配向膜の配向特性を得ることができる。
【0029】
第12発明は、上記一方の基板は互いに交差する走査線及びデータ線と容量線とを有する第10,第11発明に記載の電気光学装置の製造方法であって、上記一方の基板に第2絶縁膜を成膜する工程と、上記第2絶縁膜に上記走査線、上記データ線、上記容量線のうち少なくとも一つの配線を配設する部位に配線用溝を形成する工程と、上記第2絶縁膜に上記少なくとも一つの配線を成膜する工程と、上記第2絶縁膜及び上記少なくとも一つの配線の表面を研磨して該第2絶縁膜及び上記少なくとも一つの配線の表面が同一平面になるように平坦化する工程と、上記配線の上層に上記第1絶縁膜を形成する工程とを含むことを特徴とする。
【0030】
このような構成では、一方の基板に成膜した第2絶縁膜に、走査線、データ線、容量線のうち少なくとも一つの配線を配設する部位に配線用溝を形成し、更に、第2絶縁膜に少なくとも一つの配線を成膜する。そして、第2絶縁膜及び少なくとも一つの配線の表面を研磨すると、配線用溝に配線が埋設された状態となり、第2絶縁膜及び少なくとも一つの配線の表面が平坦化される。従って、その上層に形成される第1絶縁膜も平坦化される。
【0031】
第13発明は、第10乃至第12発明において、上記走査線又は上記データ線に対応する部位の盛り上がりによって形成された凹部に上記導電性膜を埋設することにより上記画素電極を形成することを特徴とする。
【0032】
このような構成では、走査線又はデータ線に対応する部位の盛り上がりによって形成された凹部に導電性膜を埋設することにより画素電極を形成するようにしたので、電極用溝を形成する工程を省略することができ、工程の簡略化を実現することができる。
【0033】
第14発明は、第10乃至第13発明において、上記第1絶縁膜の厚さを上記画素電極の厚さよりも厚く成膜することを特徴とする。
【0034】
このような構成では、第1絶縁膜を画素電極の厚さよりも厚く成膜することで、画素電極の埋設が容易になる。
【0035】
第15発明は、電子機器を第1乃至第9発明の何れかに記載の電気光学装置を用いて構成したことを特徴とする。
【0036】
このような構成では、第1乃至第9発明の何れかに記載の電気光学装置を用いて電子機器を構成したので、電子機器の表示品質をより一層向上させることができる。
【発明を実施するための最良の形態】
【0037】
以下、図面に基づいて本発明の一形態を説明する。図1〜図6に本発明の第1形態を示す。図1は素子基板をその上に形成された各構成要素と共に対向基板の側から見た平面図、図2は図1のH−H’断面図である。
【0038】
図1、図2には電気光学装置の一例である液晶装置が示されている。この液晶装置は、例えば電子機器の一例である投影型表示装置のライトバルブとして用いられる。同図に示す液晶装置は、駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置であり、半導体装置を構成する素子基板10と対向基板20とが対向配置されている。
【0039】
又、素子基板10と対向基板20との間に、電気光学物質の一例である液晶50が封入されている。素子基板10と対向基板20とは、画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。
【0040】
又、対向基板20の4隅には、上下導通材106が設けられており、素子基板10に設けられた上下導通端子と対向基板20に設けられた対向電極21との間で電気的な導通が取られる。更に、シール材52が配置されたシール領域の内側に並行して、画像表示領域10aを規定する遮光性の額縁53が設けられている。
【0041】
又、画像表示領域の周辺に広がる周辺領域のうち、シール材52が配置されたシール領域の外側部分には、データ線駆動回路101及び外部回路接続端子102が素子基板10の一辺に沿って設けられており、走査線駆動回路104が、この一辺に隣接する2辺に沿って設けられている。更に、素子基板10の残る一辺には、画像表示領域10aの両側に設けられた走査線駆動回路104間をつなぐための複数の配線105が設けられている。
【0042】
図2に示すように、素子基板10上には、画素スイッチング用のTFT(Thin Film Transistor)や走査線、データ線等の配線が形成された後の画素電極9a上に、配向膜16(図4参照)が形成されている。他方、対向基板20上には、対向電極21の他、最上層部分に配向膜22(図4参照)が形成されている。
【0043】
次に、液晶装置の画素部の構成について、図3を参照して説明する。図3はデータ線、走査線、画素電極等が形成された液晶装置の相隣接する複数の画素群の平面図である。
【0044】
図3に示すように、液晶装置の素子基板10上には、マトリクス状に複数の透明な画素電極9a(点線部9a’により輪郭が示されている)が設けられており、画素電極9aの縦横の境界に各々沿ってデータ線6a、走査線3a、及び容量線300が設けられている。尚、以下の説明では、データ線6a、走査線3a、容量線300等、各画素電極9aの境界に配設された配線をTFT配線と総称する。
【0045】
データ線6aは、コンタクトホール81を介して例えばポリシリコン膜からなる半導体層1aのうち後述のソース領域に電気接続されている。又、画素電極9aは、コンタクトホール85を介して半導体層1aのうち後述のドレイン領域1e(図4参照)に電気接続されている。
【0046】
又、半導体層1aのうち図中右下がりの斜線領域で示したチャネル領域1a’に対向するように走査線3aが配置されており、走査線3aはゲート電極として機能する。このように、走査線3aとデータ線6aとの交差する個所には夫々、チャネル領域1a’に走査線3aがゲート電極として対向配置された画素スイッチング用TFT30が設けられている。又、容量線300は、走査線3aに沿ってほぼ直線状に伸びる本線部と、データ線6aと交差する箇所からデータ線6aに沿って、図の上方へ突出した突出部とを有する。
【0047】
図4に基づき素子基板10の断面構造について説明する。図4は図3のA−A’断面図である。尚、図4においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【0048】
ガラスや石英等からなる素子基板10上には、下側遮光膜11a、及び第1下地絶縁膜12を介してLDD構造をなすTFT30が形成されている。TFT30は半導体層1aを有し、この半導体層1aに、チャネル領域1a’、ソース領域1d、ドレイン領域1eが形成されている。更に、この半導体層1aに絶縁膜2を介してゲート電極をなす走査線3aが設けられている。
【0049】
尚、下側遮光膜11aは、TFT30の形成領域に対応する領域、データ線6a及び走査線3a等の形成領域、即ち各画素の非表示領域に対応した領域に形成されている。この下側遮光膜11aによって、入射光がTFT30のチャネル領域1a’、ソース領域1d及びドレイン領域1eに入射することが防止される。
【0050】
更に、TFT30上には第1層間絶縁膜41が積層され、この第1層間絶縁膜41上に
ドレイン電極302が形成されており、このドレイン電極302の一部からなる画素電位側容量電極上に、誘電体膜301を介して容量線300が形成されている。本形態では、ドレイン電極302の一部と、容量線300の一部とが誘電体膜301を介して対向配置されることで蓄積容量70を構築している。
【0051】
又、第1層間絶縁膜41上に、これと同じ膜質の、第2絶縁膜としての第2層間絶縁膜42が形成され、この第2層間絶縁膜42にデータ線6aが形成されている。このデータ線6aが、第2、第1層間絶縁膜42,41を貫通するコンタクトホール81を介してドレイン領域1eに接続されている。
【0052】
更に、第2層間絶縁膜42上に、第1絶縁膜としての第3層間絶縁膜43が形成され、この第3層間絶縁膜43上に画素電極9aが形成されている。この画素電極9aが、第3、第2層間絶縁膜43,42を貫通するコンタクトホール85を介してドレイン電極302に接続されている。そして、第3層間絶縁膜43上に、ラビング処理等の所定の配向処理が施された配向膜16が配設されている。
【0053】
一方、素子基板10に対して液晶50を介して対設する対向基板20の対向面に、その全面に渡って対向電極21が形成されており、その表面に、ラビング処理等の所定の配向処理が施された配向膜22が設けられている。尚、対向電極21は、ITO(Indium Tin Oxide)膜等の透明導電性膜で形成されている。又、配向膜16,22はポリイミド膜などの有機膜から形成されている。
【0054】
ところで、本形態によるデータ線6aは、第2層間絶縁膜42上に形成された溝に埋設されたダマシン構造を採用している。更に、画素電極9aも第3層間絶縁膜43に形成された溝に埋設されたダマシン構造を採用している。従って、画素電極9aの表面が、第3層間絶縁膜43の表面と同一面となり、配向膜16の表面に段差や凹凸が表れることが無く、完全に平坦化されている。
【0055】
次に、素子基板10の製造工程について、図5〜図6の工程図を参照しながら説明する。尚、素子基板10上に形成される下側遮光膜11a〜第2層間絶縁膜42迄の製造工程は、従来と同様であるため説明を省略する。又、説明を簡素化するため、図3のC−C’断面部分に基づいて説明する。
【0056】
(a)第1層間絶縁膜41上に誘電体膜301を介して容量線300を形成した後、その上に、シリケートガラス膜、窒化シリコン膜、酸化シリコン膜等からなる第2層間絶縁膜42を、常圧CVD(Chemical Vapor Deposition)法、又は減圧CVD法等を用いて成膜する。
【0057】
(b)次いで、第2層間絶縁膜42のデータ線6aを配設する位置に対し、このデータ線6aを埋設するための溝(配線用溝)42aを形成する。この配線用溝42aは、例えばフォトリソグラフィ、及びエッチングにより、予め設定された深さに形成する。
【0058】
(c)第2層間絶縁膜42の表面及び配線用溝42aに対し、Al金属等の低抵抗金属膜60をスパッタリング法等により成膜する。その後、CMP(化学的機械研磨)等により、低抵抗金属膜60及び第2層間絶縁膜42の表面を、第2層間絶縁膜42の膜厚が所定厚みとなる一点鎖線で示す位置まで研磨する。
【0059】
(d)その結果、第2層間絶縁膜42の表面が平坦化されると共に、配線用溝42a内に低抵抗金属膜60によってデータ線6aが埋設される。
【0060】
(e)次いで、第2層間絶縁膜42の表面に第3層間絶縁膜43を成膜する。この第3層間絶縁膜43は、第2層間絶縁膜42と同様、シリケートガラス膜、窒化シリコン膜、酸化シリコン膜等からなり、又、データ線6aがAl金属等、低融点金属の場合は、高温処理の必要な減圧CVD法を用いず、常圧CVD法等、低温による成膜が可能な成膜方法を選択する。
【0061】
(f)第3層間絶縁膜43上の画素電極9aを配設する位置に対し、この画素電極9aを埋設するための溝(電極用溝)43a、及びコンタクトホール85(図4参照)を各々形成する。この電極用溝43a、及びコンタクトホール85は、例えばフォトリソグラフィ、及びエッチングにより形成する。その際、電極用溝43aは、予め設定された深さ(例えば80〜100nm程度)に形成する。
【0062】
(g)第3層間絶縁膜43の表面及び電極用溝43aに対し、例えばスパッタリング法等によりITO(Indium Tin Oxide)膜等の透明導電性膜90を成膜する。その後、CMP等により、透明導電性膜90及び第3層間絶縁膜43の表面を、電極用溝43aに埋設された透明導電性膜90が設定膜厚(例えば80nm)となる一点鎖線で示す位置まで研磨する。
【0063】
(h)その結果、第3層間絶縁膜43の表面が平坦化されると共に、電極用溝43a内に埋設された透明導電性膜90によって画素電極9aが形成される。尚、その後、第3層間絶縁膜43上に配向膜16を配設し、所定にラビング処理等の配向処理が施される。
【0064】
このように、本形態では、第2層間絶縁膜42の表面をCMP等により平坦化した後、更に、第3層間絶縁膜43の表面をCMP等により平坦化したので、第3層間絶縁膜43の表面に凹凸が表れ難くなり、従って、第3層間絶縁膜43の膜厚を比較的薄くすることができる。又、画素電極9aが第3層間絶縁膜43に埋設されているので、配向膜16の表面に段差や凹凸が表れることが無く、完全に平坦化することができ、配向膜16の配向特性をより向上させることができる。
【0065】
又、図7〜図9に本発明の第2形態を示す。上述した第1形態では、データ線6aを第2層間絶縁膜42に埋設するダマシン配線としたが、本形態では、データ線6aはダマシン配線とせず、画素電極9aのみをダマシン配線としたものである。
【0066】
従って、図7に示すように、データ線6aは第2層間絶縁膜42上にフォトリソグラフィ、及びエッチングにより通常どおり形成されており、画素電極9aのみが第3層間絶縁膜43に埋設されている。
【0067】
又、図3に示すように、TFT配線(走査線3a、容量線300、データ線6a等)は、画素電極9aの縦横の境界上に積層されており、従って、図8に示すように、画素電極9aが配設される領域が凹部43bとなり、その周囲が盛り上がった構造となる。本形態では、凹部43bを利用して画素電極9aを埋設するようにしたものである。
【0068】
本形態による素子基板10の製造工程について、図8〜図9の工程図を参照しながら説明する。尚、素子基板10上に形成される下側遮光膜11a〜第2層間絶縁膜42迄の工程は、従来と同様であるため説明を省略する。又、説明を簡素化するため、図3のC−C’断面部分に基づいて説明する。
【0069】
(a)第2層間絶縁膜42上にデータ線6aをフォトリソグラフィ、及びエッチングにより形成する。
【0070】
(b)次いで、第2層間絶縁膜42の表面に、常圧CVD法等を用いて第3層間絶縁膜43を厚め(例えば3000〜4000nm)に成膜する。各層間絶縁膜41〜43の成膜過程において、TFT配線(走査線3a、容量線300、データ線6a等)が配設されている部位は、他の部位に比し次第に盛り上がった状態で成膜される。従って、第3層間絶縁膜43は、画素電極9aが配設される部位に凹部43bが形成される。従って、この凹部43bを利用することで画素電極9aを容易に埋設することが可能となる。
【0071】
(c)第3層間絶縁膜43上の画素電極9aを配設する位置に対し、この画素電極9aを埋設するための電極用溝43a、及びコンタクトホール85を形成する。この電極用溝43a、及びコンタクトホール85は、例えばフォトリソグラフィ、及びエッチングにより形成する。その際、電極用溝43aは、予め設定された深さ(例えば80〜100nm程度)に形成する。
【0072】
(d)第3層間絶縁膜43の表面及び電極用溝43aに対し、例えばスパッタリング法等によりITO膜等の透明導電性膜90を成膜する。その後、CMP等により、透明導電性膜90及び第3層間絶縁膜43の表面を、電極用溝43aに埋設された透明導電性膜90が所定膜厚(例えば80nm)となる一点鎖線で示す位置まで研磨する。
【0073】
(e)その結果、第3層間絶縁膜43の表面が平坦化されると共に、電極用溝43a内に埋設された透明導電性膜90によって画素電極9aが形成される。尚、その後、第3層間絶縁膜43上に配向膜16を配設し、所定にラビング処理等の配向処理が施される。
【0074】
このように、本形態では、画素電極9aのみをダマシン配線としたので、製造工程を簡素化することができ、生産効率が向上し、製品コストの低減を実現することができる。
【0075】
尚、上述した工程(b)において、凹部43bの深さが、必要とする画素電極9aの膜厚(例えば80nm)以上である場合は、第3層間絶縁膜43に形成する電極用溝43aを省略し、第3層間絶縁膜43上に透明導電性膜90をそのまま成膜し、CMP等により研磨して、画素電極9aを形成するようにしても良い。又、凹部43bの深さが、必要とする画素電極9aの膜厚(例えば80nm)よりも浅い場合であっても、その不足分だけ電極用溝43aを形成するようにすれば、その分、電極用溝43aの深さを浅くすることができ、電極用溝43aの成形に要する時間を短縮することができる。
【産業上の利用可能性】
【0076】
本発明は、各種電気光学装置に適用することが可能である。例えば、TFTアクティブマトリクス駆動方式の液晶装置、パッシブマトリックス型の液晶装置、TFD(薄型ダイオード)をスイッチング素子として備えた液晶装置等の液晶装置以外に、エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置、プラズマディスプレイ装置、電気泳動ディスプレイ装置、電子放出素子を用いた装置(Field Emission Dispiay、及びSurface-Conductin Electron-Emitter Display)、更には、DLP(Digital Light Processing)やDMD(Digital Micromirror Device)等に組み込むことが可能である。
【図面の簡単な説明】
【0077】
【図1】第1形態による素子基板をその上に形成された各構成要素と共に対向基板の側から見た平面図
【図2】同、図1のH−H’断面図
【図3】同、データ線、走査線、画素電極等が形成された液晶装置の相隣接する複数の画素群の平面図
【図4】同、図3のA−A’断面図
【図5】同、素子基板の製造工程を示す説明図(その1)
【図6】同、素子基板の製造工程を示す説明図(その2)
【図7】第2形態によるデータ線、走査線、画素電極等が形成された液晶装置の相隣接する複数の画素群の平面図
【図8】同、素子基板の製造工程を示す説明図(その1)
【図9】同、素子基板の製造工程を示す説明図(その2)
【符号の説明】
【0078】
1a’…チャネル領域、1a…半導体層、3a…走査線、6a…データ線、9a…画素電極、10…素子基板、10a…画像表示領域、16,22…配向膜、42…第2層間絶縁膜、42a…配線用溝、43…第3層間絶縁膜、43a…電極用溝、43b…凹部、60…低抵抗金属膜、81,85…コンタクトホール、90…透明導電性膜
【技術分野】
【0001】
本発明は、基板に形成される画素電極を有する電気光学装置、及びその製造方法、並びに電子機器に関する。
【背景技術】
【0002】
従来、この種の電気光学装置としては、一対の基板間に液晶等の電気光学物質が介在され、両基板の一方にマトリクス状に構成された複数の画素電極が設けられる。ここで、画素電極表面に段差や凹凸があると、液晶の配向不良等による表示不良の原因となる。すなわち、このような段差や凹凸は画素電極表面に設けられる配向膜表面の段差や凹凸となって表れ、表面に表れた段差や凹凸がラビング処理時におけるラビングむらを招き、液晶の配向不良が引き起こされて、最終的には画像表示品質の低下を招くことになる。
【0003】
そのため、例えば特許文献1(特開2001−100658号公報)には、第1層間絶縁膜上の溝内にダマシン法を用いてデータ線を形成して平坦化し、その上に第2層間絶縁膜を介して画素電極を形成する技術が開示されている。
【0004】
特許文献1によれば、第1層間絶縁膜の上面を平坦化することで、画素電極が平坦化され、その表面に設けられる配向膜表面の段差や凹凸が低くなり、配向特性を改善することができる。
【特許文献1】特開2001−100658号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
しかし、特許文献1に開示されている技術では、画素電極が第2層間絶縁膜の上面に形成されているため、配向膜の配向特性をより向上させるには限界がある。すなわち、画素電極の高さは、おおよそ80nm程度有しており、この高さ分だけ、配向膜表面に段差や凹凸が表れる。この配向膜表面に表される段差や凹凸にて配向特性が低下することになる。
【0006】
本発明は、上記事情に鑑み、基板表面を完全に平坦化し、配向膜表面の段差や凹凸を無くし、配向膜の配向特性を改善して、表示品質の向上を実現することのできる電気光学装置、電気光学装置の製造方法、及び電子機器を提供することを目的とする。
【課題を解決するための手段】
【0007】
上記目的を達成するため第1発明は、互いに対向する一対の基板間に電気光学物質が配置され、該一対の基板の一方の基板上に複数の画素電極が配設されている電気光学装置において、上記一方の基板は、上記画素電極と、上記画素電極の直下の層に設けられた第1絶縁膜と、該第1絶縁膜の下層にマトリクス状に設けられた配線と、該配線の直下の層に設けられた第2絶縁膜とを具備し、上記第1絶縁膜の上記画素電極に対応する部位に電極用溝が形成され、該電極用溝に該画素電極が埋設され、該画素電極及び上記第1絶縁膜の表面が同一平面になるように平坦化され、上記配線の下層には該配線に対応した配線用溝が形成され、該配線用溝に該配線が埋設され、該配線及び上記第2絶縁膜の表面が同一平面になるように平坦化されていることを特徴とする。
【0008】
このような構成では、画素電極、及び配線を、それらの下層に設けた各絶縁膜に埋設して、画素電極、及び配線と、それに対応する各絶縁膜との表面が同一面となるように平坦化したので、基板表面を完全に平坦化することができ、配向膜表面の段差や凹凸が無くなり、配向膜の配向特性を改善して、表示品質の向上を実現することができる。
【0009】
第2発明は、互いに対向する一対の基板間に電気光学物質が配置され、該一対の基板の一方の基板上に複数の画素電極が配設されている電気光学装置において、上記一方の基板はマトリクス状に設けられた配線を有し、上記配線の上層に積層された絶縁膜において該配線に対応する部位が該配線により盛り上げられて上記画素電極に対応する部位に凹部が形成され、上記凹部に上記画素電極が配設され、上記画素電極及び上記絶縁膜の表面が同一平面になるように平坦化されていることを特徴とする。
【0010】
このような構成では、配線の上層に積層された絶縁膜の、配線に対応する部位が、この該配線により盛り上げられている場合は、この盛り上がりにより画素電極に対応する部位に凹部が形成されるので、この凹部に画素電極を配設することで、画素電極と絶縁膜との表面を同一平面になるように平坦化させることができる。その結果、基板表面を完全に平坦化することができ、配向膜表面の段差や凹凸が無くなり、配向膜の配向特性を改善して、表示品質の向上を実現することができる。
【0011】
第3発明は、第1、第2発明において、互いに交差する走査線及びデータ線と容量線とが設けられ、上記画素電極は該走査線及び該データ線の交差に対応して設けられており、上記配線は上記走査線、上記データ線、及び上記容量線のうち少なくとも一つであることを特徴とする。
【0012】
このような構成では、画素電極を走査線及びデータ線の交差に対応して設け、配線を走査線、データ線、及び容量線のうち少なくとも一つとすることで、各配線、及び画素電極と及び絶縁膜とにより、少なくとも画素電極と絶縁膜との表面を同一平面になるように平坦化させることができる。
【0013】
第4発明は、第1乃至第3発明において、上記電気光学物質は液晶であり、上記画素電極の上層に配向膜が配設されていることを特徴とする。
【0014】
このような構成では、画素電極とそれを埋設する絶縁膜との表面が平坦化されているので、その表面に配設されている配向膜を平坦化することができ、配向膜表面の段差や凹凸が無くなり、良好な配向特性を得ることができる。
【0015】
第5発明は、第1発明において、上記第1絶縁膜の厚さは上記画素電極の厚さよりも厚いことを特徴とする。
【0016】
このような構成では、第1絶縁膜の厚さを画素電極の厚さよりも厚くしたので、第1絶縁膜に画素電極を容易に埋設させることができる。
【0017】
第6発明は、第2発明において、上記絶縁膜の厚さは上記画素電極の厚さよりも厚いことを特徴とする。
【0018】
このような構成では、絶縁膜の厚さを画素電極の厚さよりも厚くしたので、この絶縁膜に画素電極を容易に埋設させることができる。
【0019】
第7発明は、第1発明において、上記配線用溝は上記第2絶縁膜に形成されることを特徴とする。
【0020】
このような構成では、配線用溝を第2絶縁膜に形成したので、この第2絶縁膜に形成した配線溝に配線を埋設することで、この配線と第2絶縁膜と表面を容易に平坦化させることができる。
【0021】
第8発明は、第1発明において、上記配線用溝は上記一方の基板に形成されることを特徴とする。
【0022】
このような構成では、配線用溝を一方の基板に形成したので、この配線溝に配線を埋設することで、この配線と第2絶縁膜と表面を容易に平坦化させることができる。
【0023】
第9発明は、第2発明において、上記凹部に電極用溝が形成され、上記電極用溝に上記画素電極が埋設されて、上記絶縁膜及び上記画素電極の表面が同一平面になるように平坦化されていることを特徴とする。
【0024】
このような構成では、凹部に電極用溝を形成することで、電極用溝の深さを浅くすることができ、その分、電極用溝の成形に要する時間を短縮することができる。
【0025】
第10発明は、互いに対向する一対の基板間に電気光学物質が介在され、該一対の基板の一方の基板上に複数の画素電極が配設されている電気光学装置の製造方法において、上記一方の基板に第1絶縁膜を成膜する工程と、上記第1絶縁膜の上記画素電極を配設する部位に電極用溝を形成する工程と、上記第1絶縁膜上に導電性膜を用いて上記画素電極を成膜する工程と、上記絶縁膜及び上記画素電極の表面を研磨して該絶縁膜及び該画素電極の表面が同一平面になるように平坦化するする工程とを備えることを特徴とする。
【0026】
このような構成では、先ず、第1絶縁膜上に絶縁膜を成膜し、この第1絶縁膜の画素電極を配設する部位に電極用溝を形成する。そして、この第1絶縁膜上に導電性膜を用いて画素電極を成膜し、次いで、絶縁膜及び画素電極の表面を研磨して、それらの表面が同一面となるように平坦化する。画素電極が絶縁膜に埋設されて、その両者の表面が平坦化されるため、その上に配設される配向膜の表面が平坦化され、良好な配向特性を得ることができる。
【0027】
第11発明は、前記電気光学物質は液晶であり、上記画素電極の上層に配向膜が配設されている第10発明の電気光学装置の製造方法であって、上記画素電極の上層に配向膜を形成する工程を含むことを特徴とする。
【0028】
このような構成では、表面化が同一面となっている画素電極と第1絶縁膜の上層に形成される配向膜は、その表面に段差や凹凸が形成されず、良好な配向膜の配向特性を得ることができる。
【0029】
第12発明は、上記一方の基板は互いに交差する走査線及びデータ線と容量線とを有する第10,第11発明に記載の電気光学装置の製造方法であって、上記一方の基板に第2絶縁膜を成膜する工程と、上記第2絶縁膜に上記走査線、上記データ線、上記容量線のうち少なくとも一つの配線を配設する部位に配線用溝を形成する工程と、上記第2絶縁膜に上記少なくとも一つの配線を成膜する工程と、上記第2絶縁膜及び上記少なくとも一つの配線の表面を研磨して該第2絶縁膜及び上記少なくとも一つの配線の表面が同一平面になるように平坦化する工程と、上記配線の上層に上記第1絶縁膜を形成する工程とを含むことを特徴とする。
【0030】
このような構成では、一方の基板に成膜した第2絶縁膜に、走査線、データ線、容量線のうち少なくとも一つの配線を配設する部位に配線用溝を形成し、更に、第2絶縁膜に少なくとも一つの配線を成膜する。そして、第2絶縁膜及び少なくとも一つの配線の表面を研磨すると、配線用溝に配線が埋設された状態となり、第2絶縁膜及び少なくとも一つの配線の表面が平坦化される。従って、その上層に形成される第1絶縁膜も平坦化される。
【0031】
第13発明は、第10乃至第12発明において、上記走査線又は上記データ線に対応する部位の盛り上がりによって形成された凹部に上記導電性膜を埋設することにより上記画素電極を形成することを特徴とする。
【0032】
このような構成では、走査線又はデータ線に対応する部位の盛り上がりによって形成された凹部に導電性膜を埋設することにより画素電極を形成するようにしたので、電極用溝を形成する工程を省略することができ、工程の簡略化を実現することができる。
【0033】
第14発明は、第10乃至第13発明において、上記第1絶縁膜の厚さを上記画素電極の厚さよりも厚く成膜することを特徴とする。
【0034】
このような構成では、第1絶縁膜を画素電極の厚さよりも厚く成膜することで、画素電極の埋設が容易になる。
【0035】
第15発明は、電子機器を第1乃至第9発明の何れかに記載の電気光学装置を用いて構成したことを特徴とする。
【0036】
このような構成では、第1乃至第9発明の何れかに記載の電気光学装置を用いて電子機器を構成したので、電子機器の表示品質をより一層向上させることができる。
【発明を実施するための最良の形態】
【0037】
以下、図面に基づいて本発明の一形態を説明する。図1〜図6に本発明の第1形態を示す。図1は素子基板をその上に形成された各構成要素と共に対向基板の側から見た平面図、図2は図1のH−H’断面図である。
【0038】
図1、図2には電気光学装置の一例である液晶装置が示されている。この液晶装置は、例えば電子機器の一例である投影型表示装置のライトバルブとして用いられる。同図に示す液晶装置は、駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置であり、半導体装置を構成する素子基板10と対向基板20とが対向配置されている。
【0039】
又、素子基板10と対向基板20との間に、電気光学物質の一例である液晶50が封入されている。素子基板10と対向基板20とは、画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。
【0040】
又、対向基板20の4隅には、上下導通材106が設けられており、素子基板10に設けられた上下導通端子と対向基板20に設けられた対向電極21との間で電気的な導通が取られる。更に、シール材52が配置されたシール領域の内側に並行して、画像表示領域10aを規定する遮光性の額縁53が設けられている。
【0041】
又、画像表示領域の周辺に広がる周辺領域のうち、シール材52が配置されたシール領域の外側部分には、データ線駆動回路101及び外部回路接続端子102が素子基板10の一辺に沿って設けられており、走査線駆動回路104が、この一辺に隣接する2辺に沿って設けられている。更に、素子基板10の残る一辺には、画像表示領域10aの両側に設けられた走査線駆動回路104間をつなぐための複数の配線105が設けられている。
【0042】
図2に示すように、素子基板10上には、画素スイッチング用のTFT(Thin Film Transistor)や走査線、データ線等の配線が形成された後の画素電極9a上に、配向膜16(図4参照)が形成されている。他方、対向基板20上には、対向電極21の他、最上層部分に配向膜22(図4参照)が形成されている。
【0043】
次に、液晶装置の画素部の構成について、図3を参照して説明する。図3はデータ線、走査線、画素電極等が形成された液晶装置の相隣接する複数の画素群の平面図である。
【0044】
図3に示すように、液晶装置の素子基板10上には、マトリクス状に複数の透明な画素電極9a(点線部9a’により輪郭が示されている)が設けられており、画素電極9aの縦横の境界に各々沿ってデータ線6a、走査線3a、及び容量線300が設けられている。尚、以下の説明では、データ線6a、走査線3a、容量線300等、各画素電極9aの境界に配設された配線をTFT配線と総称する。
【0045】
データ線6aは、コンタクトホール81を介して例えばポリシリコン膜からなる半導体層1aのうち後述のソース領域に電気接続されている。又、画素電極9aは、コンタクトホール85を介して半導体層1aのうち後述のドレイン領域1e(図4参照)に電気接続されている。
【0046】
又、半導体層1aのうち図中右下がりの斜線領域で示したチャネル領域1a’に対向するように走査線3aが配置されており、走査線3aはゲート電極として機能する。このように、走査線3aとデータ線6aとの交差する個所には夫々、チャネル領域1a’に走査線3aがゲート電極として対向配置された画素スイッチング用TFT30が設けられている。又、容量線300は、走査線3aに沿ってほぼ直線状に伸びる本線部と、データ線6aと交差する箇所からデータ線6aに沿って、図の上方へ突出した突出部とを有する。
【0047】
図4に基づき素子基板10の断面構造について説明する。図4は図3のA−A’断面図である。尚、図4においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【0048】
ガラスや石英等からなる素子基板10上には、下側遮光膜11a、及び第1下地絶縁膜12を介してLDD構造をなすTFT30が形成されている。TFT30は半導体層1aを有し、この半導体層1aに、チャネル領域1a’、ソース領域1d、ドレイン領域1eが形成されている。更に、この半導体層1aに絶縁膜2を介してゲート電極をなす走査線3aが設けられている。
【0049】
尚、下側遮光膜11aは、TFT30の形成領域に対応する領域、データ線6a及び走査線3a等の形成領域、即ち各画素の非表示領域に対応した領域に形成されている。この下側遮光膜11aによって、入射光がTFT30のチャネル領域1a’、ソース領域1d及びドレイン領域1eに入射することが防止される。
【0050】
更に、TFT30上には第1層間絶縁膜41が積層され、この第1層間絶縁膜41上に
ドレイン電極302が形成されており、このドレイン電極302の一部からなる画素電位側容量電極上に、誘電体膜301を介して容量線300が形成されている。本形態では、ドレイン電極302の一部と、容量線300の一部とが誘電体膜301を介して対向配置されることで蓄積容量70を構築している。
【0051】
又、第1層間絶縁膜41上に、これと同じ膜質の、第2絶縁膜としての第2層間絶縁膜42が形成され、この第2層間絶縁膜42にデータ線6aが形成されている。このデータ線6aが、第2、第1層間絶縁膜42,41を貫通するコンタクトホール81を介してドレイン領域1eに接続されている。
【0052】
更に、第2層間絶縁膜42上に、第1絶縁膜としての第3層間絶縁膜43が形成され、この第3層間絶縁膜43上に画素電極9aが形成されている。この画素電極9aが、第3、第2層間絶縁膜43,42を貫通するコンタクトホール85を介してドレイン電極302に接続されている。そして、第3層間絶縁膜43上に、ラビング処理等の所定の配向処理が施された配向膜16が配設されている。
【0053】
一方、素子基板10に対して液晶50を介して対設する対向基板20の対向面に、その全面に渡って対向電極21が形成されており、その表面に、ラビング処理等の所定の配向処理が施された配向膜22が設けられている。尚、対向電極21は、ITO(Indium Tin Oxide)膜等の透明導電性膜で形成されている。又、配向膜16,22はポリイミド膜などの有機膜から形成されている。
【0054】
ところで、本形態によるデータ線6aは、第2層間絶縁膜42上に形成された溝に埋設されたダマシン構造を採用している。更に、画素電極9aも第3層間絶縁膜43に形成された溝に埋設されたダマシン構造を採用している。従って、画素電極9aの表面が、第3層間絶縁膜43の表面と同一面となり、配向膜16の表面に段差や凹凸が表れることが無く、完全に平坦化されている。
【0055】
次に、素子基板10の製造工程について、図5〜図6の工程図を参照しながら説明する。尚、素子基板10上に形成される下側遮光膜11a〜第2層間絶縁膜42迄の製造工程は、従来と同様であるため説明を省略する。又、説明を簡素化するため、図3のC−C’断面部分に基づいて説明する。
【0056】
(a)第1層間絶縁膜41上に誘電体膜301を介して容量線300を形成した後、その上に、シリケートガラス膜、窒化シリコン膜、酸化シリコン膜等からなる第2層間絶縁膜42を、常圧CVD(Chemical Vapor Deposition)法、又は減圧CVD法等を用いて成膜する。
【0057】
(b)次いで、第2層間絶縁膜42のデータ線6aを配設する位置に対し、このデータ線6aを埋設するための溝(配線用溝)42aを形成する。この配線用溝42aは、例えばフォトリソグラフィ、及びエッチングにより、予め設定された深さに形成する。
【0058】
(c)第2層間絶縁膜42の表面及び配線用溝42aに対し、Al金属等の低抵抗金属膜60をスパッタリング法等により成膜する。その後、CMP(化学的機械研磨)等により、低抵抗金属膜60及び第2層間絶縁膜42の表面を、第2層間絶縁膜42の膜厚が所定厚みとなる一点鎖線で示す位置まで研磨する。
【0059】
(d)その結果、第2層間絶縁膜42の表面が平坦化されると共に、配線用溝42a内に低抵抗金属膜60によってデータ線6aが埋設される。
【0060】
(e)次いで、第2層間絶縁膜42の表面に第3層間絶縁膜43を成膜する。この第3層間絶縁膜43は、第2層間絶縁膜42と同様、シリケートガラス膜、窒化シリコン膜、酸化シリコン膜等からなり、又、データ線6aがAl金属等、低融点金属の場合は、高温処理の必要な減圧CVD法を用いず、常圧CVD法等、低温による成膜が可能な成膜方法を選択する。
【0061】
(f)第3層間絶縁膜43上の画素電極9aを配設する位置に対し、この画素電極9aを埋設するための溝(電極用溝)43a、及びコンタクトホール85(図4参照)を各々形成する。この電極用溝43a、及びコンタクトホール85は、例えばフォトリソグラフィ、及びエッチングにより形成する。その際、電極用溝43aは、予め設定された深さ(例えば80〜100nm程度)に形成する。
【0062】
(g)第3層間絶縁膜43の表面及び電極用溝43aに対し、例えばスパッタリング法等によりITO(Indium Tin Oxide)膜等の透明導電性膜90を成膜する。その後、CMP等により、透明導電性膜90及び第3層間絶縁膜43の表面を、電極用溝43aに埋設された透明導電性膜90が設定膜厚(例えば80nm)となる一点鎖線で示す位置まで研磨する。
【0063】
(h)その結果、第3層間絶縁膜43の表面が平坦化されると共に、電極用溝43a内に埋設された透明導電性膜90によって画素電極9aが形成される。尚、その後、第3層間絶縁膜43上に配向膜16を配設し、所定にラビング処理等の配向処理が施される。
【0064】
このように、本形態では、第2層間絶縁膜42の表面をCMP等により平坦化した後、更に、第3層間絶縁膜43の表面をCMP等により平坦化したので、第3層間絶縁膜43の表面に凹凸が表れ難くなり、従って、第3層間絶縁膜43の膜厚を比較的薄くすることができる。又、画素電極9aが第3層間絶縁膜43に埋設されているので、配向膜16の表面に段差や凹凸が表れることが無く、完全に平坦化することができ、配向膜16の配向特性をより向上させることができる。
【0065】
又、図7〜図9に本発明の第2形態を示す。上述した第1形態では、データ線6aを第2層間絶縁膜42に埋設するダマシン配線としたが、本形態では、データ線6aはダマシン配線とせず、画素電極9aのみをダマシン配線としたものである。
【0066】
従って、図7に示すように、データ線6aは第2層間絶縁膜42上にフォトリソグラフィ、及びエッチングにより通常どおり形成されており、画素電極9aのみが第3層間絶縁膜43に埋設されている。
【0067】
又、図3に示すように、TFT配線(走査線3a、容量線300、データ線6a等)は、画素電極9aの縦横の境界上に積層されており、従って、図8に示すように、画素電極9aが配設される領域が凹部43bとなり、その周囲が盛り上がった構造となる。本形態では、凹部43bを利用して画素電極9aを埋設するようにしたものである。
【0068】
本形態による素子基板10の製造工程について、図8〜図9の工程図を参照しながら説明する。尚、素子基板10上に形成される下側遮光膜11a〜第2層間絶縁膜42迄の工程は、従来と同様であるため説明を省略する。又、説明を簡素化するため、図3のC−C’断面部分に基づいて説明する。
【0069】
(a)第2層間絶縁膜42上にデータ線6aをフォトリソグラフィ、及びエッチングにより形成する。
【0070】
(b)次いで、第2層間絶縁膜42の表面に、常圧CVD法等を用いて第3層間絶縁膜43を厚め(例えば3000〜4000nm)に成膜する。各層間絶縁膜41〜43の成膜過程において、TFT配線(走査線3a、容量線300、データ線6a等)が配設されている部位は、他の部位に比し次第に盛り上がった状態で成膜される。従って、第3層間絶縁膜43は、画素電極9aが配設される部位に凹部43bが形成される。従って、この凹部43bを利用することで画素電極9aを容易に埋設することが可能となる。
【0071】
(c)第3層間絶縁膜43上の画素電極9aを配設する位置に対し、この画素電極9aを埋設するための電極用溝43a、及びコンタクトホール85を形成する。この電極用溝43a、及びコンタクトホール85は、例えばフォトリソグラフィ、及びエッチングにより形成する。その際、電極用溝43aは、予め設定された深さ(例えば80〜100nm程度)に形成する。
【0072】
(d)第3層間絶縁膜43の表面及び電極用溝43aに対し、例えばスパッタリング法等によりITO膜等の透明導電性膜90を成膜する。その後、CMP等により、透明導電性膜90及び第3層間絶縁膜43の表面を、電極用溝43aに埋設された透明導電性膜90が所定膜厚(例えば80nm)となる一点鎖線で示す位置まで研磨する。
【0073】
(e)その結果、第3層間絶縁膜43の表面が平坦化されると共に、電極用溝43a内に埋設された透明導電性膜90によって画素電極9aが形成される。尚、その後、第3層間絶縁膜43上に配向膜16を配設し、所定にラビング処理等の配向処理が施される。
【0074】
このように、本形態では、画素電極9aのみをダマシン配線としたので、製造工程を簡素化することができ、生産効率が向上し、製品コストの低減を実現することができる。
【0075】
尚、上述した工程(b)において、凹部43bの深さが、必要とする画素電極9aの膜厚(例えば80nm)以上である場合は、第3層間絶縁膜43に形成する電極用溝43aを省略し、第3層間絶縁膜43上に透明導電性膜90をそのまま成膜し、CMP等により研磨して、画素電極9aを形成するようにしても良い。又、凹部43bの深さが、必要とする画素電極9aの膜厚(例えば80nm)よりも浅い場合であっても、その不足分だけ電極用溝43aを形成するようにすれば、その分、電極用溝43aの深さを浅くすることができ、電極用溝43aの成形に要する時間を短縮することができる。
【産業上の利用可能性】
【0076】
本発明は、各種電気光学装置に適用することが可能である。例えば、TFTアクティブマトリクス駆動方式の液晶装置、パッシブマトリックス型の液晶装置、TFD(薄型ダイオード)をスイッチング素子として備えた液晶装置等の液晶装置以外に、エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置、プラズマディスプレイ装置、電気泳動ディスプレイ装置、電子放出素子を用いた装置(Field Emission Dispiay、及びSurface-Conductin Electron-Emitter Display)、更には、DLP(Digital Light Processing)やDMD(Digital Micromirror Device)等に組み込むことが可能である。
【図面の簡単な説明】
【0077】
【図1】第1形態による素子基板をその上に形成された各構成要素と共に対向基板の側から見た平面図
【図2】同、図1のH−H’断面図
【図3】同、データ線、走査線、画素電極等が形成された液晶装置の相隣接する複数の画素群の平面図
【図4】同、図3のA−A’断面図
【図5】同、素子基板の製造工程を示す説明図(その1)
【図6】同、素子基板の製造工程を示す説明図(その2)
【図7】第2形態によるデータ線、走査線、画素電極等が形成された液晶装置の相隣接する複数の画素群の平面図
【図8】同、素子基板の製造工程を示す説明図(その1)
【図9】同、素子基板の製造工程を示す説明図(その2)
【符号の説明】
【0078】
1a’…チャネル領域、1a…半導体層、3a…走査線、6a…データ線、9a…画素電極、10…素子基板、10a…画像表示領域、16,22…配向膜、42…第2層間絶縁膜、42a…配線用溝、43…第3層間絶縁膜、43a…電極用溝、43b…凹部、60…低抵抗金属膜、81,85…コンタクトホール、90…透明導電性膜
【特許請求の範囲】
【請求項1】
互いに対向する一対の基板間に電気光学物質が配置され、該一対の基板の一方の基板上に複数の画素電極が配設されている電気光学装置において、
上記一方の基板は、上記画素電極と、上記画素電極の直下の層に設けられた第1絶縁膜と、該第1絶縁膜の下層にマトリクス状に設けられた配線と、該配線の直下の層に設けられた第2絶縁膜とを具備し、
上記第1絶縁膜の上記画素電極に対応する部位に電極用溝が形成され、該電極用溝に該画素電極が埋設され、該画素電極及び上記第1絶縁膜の表面が同一平面になるように平坦化され、
上記配線の下層には該配線に対応した配線用溝が形成され、該配線用溝に該配線が埋設され、該配線及び上記第2絶縁膜の表面が同一平面になるように平坦化されている
ことを特徴とする電気光学装置。
【請求項2】
互いに対向する一対の基板間に電気光学物質が配置され、該一対の基板の一方の基板上に複数の画素電極が配設されている電気光学装置において、
上記一方の基板はマトリクス状に設けられた配線を有し、
上記配線の上層に積層された絶縁膜において該配線に対応する部位が該配線により盛り上げられて上記画素電極に対応する部位に凹部が形成され、
上記凹部に上記画素電極が配設され、
上記画素電極及び上記絶縁膜の表面が同一平面になるように平坦化されている
ことを特徴とする電気光学装置。
【請求項3】
互いに交差する走査線及びデータ線と容量線とが設けられ、上記画素電極は該走査線及び該データ線の交差に対応して設けられており、上記配線は上記走査線、上記データ線、及び上記容量線のうち少なくとも一つである
ことを特徴とする請求項1又は2に記載の電気光学装置。
【請求項4】
上記電気光学物質は液晶であり、上記画素電極の上層に配向膜が配設されている
ことを特徴とする請求項1乃至3のいずれかに記載の電気光学装置。
【請求項5】
上記第1絶縁膜の厚さは上記画素電極の厚さよりも厚い
ことを特徴とする請求項1に記載の電気光学装置。
【請求項6】
上記絶縁膜の厚さは上記画素電極の厚さよりも厚い
ことを特徴とする請求項2に記載の電気光学装置。
【請求項7】
上記配線用溝は上記第2絶縁膜に形成される
ことを特徴とする請求項1に記載の電気光学装置。
【請求項8】
上記配線用溝は上記一方の基板に形成される
ことを特徴とする請求項1に記載の電気光学装置。
【請求項9】
上記凹部に電極用溝が形成され、
上記電極用溝に上記画素電極が埋設されて、上記絶縁膜及び上記画素電極の表面が同一平面になるように平坦化されている
ことを特徴とする請求項2に記載の電気光学装置。
【請求項10】
互いに対向する一対の基板間に電気光学物質が介在され、該一対の基板の一方の基板上に複数の画素電極が配設されている電気光学装置の製造方法において、
上記一方の基板に第1絶縁膜を成膜する工程と、
上記第1絶縁膜の上記画素電極を配設する部位に電極用溝を形成する工程と、
上記第1絶縁膜上に導電性膜を用いて上記画素電極を成膜する工程と、
上記絶縁膜及び上記画素電極の表面を研磨して該絶縁膜及び該画素電極の表面が同一平面になるように平坦化するする工程と
を備えることを特徴とする電気光学装置の製造方法。
【請求項11】
前記電気光学物質は液晶であり、上記画素電極の上層に配向膜が配設されている請求項10に記載の電気光学装置の製造方法であって、
上記画素電極の上層に配向膜を形成する工程を含む
ことを特徴とする電気光学装置の製造方法。
【請求項12】
上記一方の基板は互いに交差する走査線及びデータ線と容量線とを有する請求項10又は11に記載の電気光学装置の製造方法であって、
上記一方の基板に第2絶縁膜を成膜する工程と、
上記第2絶縁膜に上記走査線、上記データ線、上記容量線のうち少なくとも一つの配線を配設する部位に配線用溝を形成する工程と、
上記第2絶縁膜に上記少なくとも一つの配線を成膜する工程と、
上記第2絶縁膜及び上記少なくとも一つの配線の表面を研磨して該第2絶縁膜及び上記少なくとも一つの配線の表面が同一平面になるように平坦化する工程と、
上記配線の上層に上記第1絶縁膜を形成する工程と
を含むことを特徴とする電気光学装置の製造方法。
【請求項13】
上記走査線又は上記データ線に対応する部位の盛り上がりによって形成された凹部に上記導電性膜を埋設することにより上記画素電極を形成する
ことを特徴とする請求項10乃至12のいずれかに記載の電気光学装置の製造方法。
【請求項14】
上記第1絶縁膜の厚さを上記画素電極の厚さよりも厚く成膜する
ことを特徴とする請求項10乃至13のいずれかに記載の電気光学装置の製造方法。
【請求項15】
上記請求項1乃至9の何れかに記載の電気光学装置を用いて構成されている
ことを特徴とする電子機器。
【請求項1】
互いに対向する一対の基板間に電気光学物質が配置され、該一対の基板の一方の基板上に複数の画素電極が配設されている電気光学装置において、
上記一方の基板は、上記画素電極と、上記画素電極の直下の層に設けられた第1絶縁膜と、該第1絶縁膜の下層にマトリクス状に設けられた配線と、該配線の直下の層に設けられた第2絶縁膜とを具備し、
上記第1絶縁膜の上記画素電極に対応する部位に電極用溝が形成され、該電極用溝に該画素電極が埋設され、該画素電極及び上記第1絶縁膜の表面が同一平面になるように平坦化され、
上記配線の下層には該配線に対応した配線用溝が形成され、該配線用溝に該配線が埋設され、該配線及び上記第2絶縁膜の表面が同一平面になるように平坦化されている
ことを特徴とする電気光学装置。
【請求項2】
互いに対向する一対の基板間に電気光学物質が配置され、該一対の基板の一方の基板上に複数の画素電極が配設されている電気光学装置において、
上記一方の基板はマトリクス状に設けられた配線を有し、
上記配線の上層に積層された絶縁膜において該配線に対応する部位が該配線により盛り上げられて上記画素電極に対応する部位に凹部が形成され、
上記凹部に上記画素電極が配設され、
上記画素電極及び上記絶縁膜の表面が同一平面になるように平坦化されている
ことを特徴とする電気光学装置。
【請求項3】
互いに交差する走査線及びデータ線と容量線とが設けられ、上記画素電極は該走査線及び該データ線の交差に対応して設けられており、上記配線は上記走査線、上記データ線、及び上記容量線のうち少なくとも一つである
ことを特徴とする請求項1又は2に記載の電気光学装置。
【請求項4】
上記電気光学物質は液晶であり、上記画素電極の上層に配向膜が配設されている
ことを特徴とする請求項1乃至3のいずれかに記載の電気光学装置。
【請求項5】
上記第1絶縁膜の厚さは上記画素電極の厚さよりも厚い
ことを特徴とする請求項1に記載の電気光学装置。
【請求項6】
上記絶縁膜の厚さは上記画素電極の厚さよりも厚い
ことを特徴とする請求項2に記載の電気光学装置。
【請求項7】
上記配線用溝は上記第2絶縁膜に形成される
ことを特徴とする請求項1に記載の電気光学装置。
【請求項8】
上記配線用溝は上記一方の基板に形成される
ことを特徴とする請求項1に記載の電気光学装置。
【請求項9】
上記凹部に電極用溝が形成され、
上記電極用溝に上記画素電極が埋設されて、上記絶縁膜及び上記画素電極の表面が同一平面になるように平坦化されている
ことを特徴とする請求項2に記載の電気光学装置。
【請求項10】
互いに対向する一対の基板間に電気光学物質が介在され、該一対の基板の一方の基板上に複数の画素電極が配設されている電気光学装置の製造方法において、
上記一方の基板に第1絶縁膜を成膜する工程と、
上記第1絶縁膜の上記画素電極を配設する部位に電極用溝を形成する工程と、
上記第1絶縁膜上に導電性膜を用いて上記画素電極を成膜する工程と、
上記絶縁膜及び上記画素電極の表面を研磨して該絶縁膜及び該画素電極の表面が同一平面になるように平坦化するする工程と
を備えることを特徴とする電気光学装置の製造方法。
【請求項11】
前記電気光学物質は液晶であり、上記画素電極の上層に配向膜が配設されている請求項10に記載の電気光学装置の製造方法であって、
上記画素電極の上層に配向膜を形成する工程を含む
ことを特徴とする電気光学装置の製造方法。
【請求項12】
上記一方の基板は互いに交差する走査線及びデータ線と容量線とを有する請求項10又は11に記載の電気光学装置の製造方法であって、
上記一方の基板に第2絶縁膜を成膜する工程と、
上記第2絶縁膜に上記走査線、上記データ線、上記容量線のうち少なくとも一つの配線を配設する部位に配線用溝を形成する工程と、
上記第2絶縁膜に上記少なくとも一つの配線を成膜する工程と、
上記第2絶縁膜及び上記少なくとも一つの配線の表面を研磨して該第2絶縁膜及び上記少なくとも一つの配線の表面が同一平面になるように平坦化する工程と、
上記配線の上層に上記第1絶縁膜を形成する工程と
を含むことを特徴とする電気光学装置の製造方法。
【請求項13】
上記走査線又は上記データ線に対応する部位の盛り上がりによって形成された凹部に上記導電性膜を埋設することにより上記画素電極を形成する
ことを特徴とする請求項10乃至12のいずれかに記載の電気光学装置の製造方法。
【請求項14】
上記第1絶縁膜の厚さを上記画素電極の厚さよりも厚く成膜する
ことを特徴とする請求項10乃至13のいずれかに記載の電気光学装置の製造方法。
【請求項15】
上記請求項1乃至9の何れかに記載の電気光学装置を用いて構成されている
ことを特徴とする電子機器。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【公開番号】特開2006−78722(P2006−78722A)
【公開日】平成18年3月23日(2006.3.23)
【国際特許分類】
【出願番号】特願2004−261985(P2004−261985)
【出願日】平成16年9月9日(2004.9.9)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
【公開日】平成18年3月23日(2006.3.23)
【国際特許分類】
【出願日】平成16年9月9日(2004.9.9)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
[ Back to top ]