電気的特性測定方法と、その実施に用いる電気的特性装置と、それを構成する半導体素子間接続ソケット
【課題】 複数の半導体素子２ａ、２ｂを上下に近接して配置することにより構成される電子装置（更には、それを構成する半導体素子２ａ、２ｂ）の特性をその組み合わせ前においてより精確に測定することができるようにする。
【解決手段】第１と第２の半導体素子２ａ、２ｂの互いに対応する電極８・１０間同士を接続する半導体素子間接続ソケット２４を用い、このソケット２４の両面にてそれ等半導体素子２ａ、２ｂを受け、両半導体素子２ａ、２ｂの電極８・１０の互いに対応するもの同士を電気的に接続した状態にして半導体素子２ａ、２ｂからなる電子装置の電気的特性の測定を行う。
尚、半導体素子間接続ソケットとして、半導体素子２ａ、２ｂの電極８・１０同士が接続された接続点を外部へ電気的に引く出す配線を有する配線基板を用いるようにしても良い。
【解決手段】第１と第２の半導体素子２ａ、２ｂの互いに対応する電極８・１０間同士を接続する半導体素子間接続ソケット２４を用い、このソケット２４の両面にてそれ等半導体素子２ａ、２ｂを受け、両半導体素子２ａ、２ｂの電極８・１０の互いに対応するもの同士を電気的に接続した状態にして半導体素子２ａ、２ｂからなる電子装置の電気的特性の測定を行う。
尚、半導体素子間接続ソケットとして、半導体素子２ａ、２ｂの電極８・１０同士が接続された接続点を外部へ電気的に引く出す配線を有する配線基板を用いるようにしても良い。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体素子、例えばプロセッサチップと例えばメモリチップを上下に近接して配置することにより構成される電子装置、例えばマイクロコンピュータの電気的特性をその電子装置を構成する前に測定する電気的特性測定方法と、その実施に用いる電気的特性装置と、それを構成する半導体素子間接続ソケットに関する。
【背景技術】
【０００２】
昨今、一つの半導体素子、例えばＣＰＵを主体とするプロセッサチップと、別の半導体素子、例えばメモリチップとを互いに接続して一つの電子装置、例えばマイクロコンピュータを構成し、それを各種電子機器、工作機械、輸送機器等の機器、機械、装置類等に組み込んで各種管理、制御を為し得るようにするということが多く行われる。
そして、その互いに接続されて例えばマイクロコンピュータを構成する例えばプロセッサチップと例えばメモリチップとは、予め目標とする例えばマイクロコンピュータを構成するものとして最適な特性が得られるように、設計される場合もある。
【０００３】
しかし、既に設計され、更には製品化された謂わば既存のプロセッサチップ及びメモリチップから適宜な特性のものを選び、欲する特性を持つマイクロコンピュータを構成するようにするという場合もある。この場合、プロセッサチップとメモリチップは別のメーカーにより製造されるケースが多い。
いずれの場合においても、どのようなケースにおいても、プロセッサチップとメモリチップはそれぞれメーカーにおいて出荷前の段階で不良の有無を確認するための検査、特性の測定が行われるのが普通である。
【０００４】
ところで、プロセッサチップとメモリチップを組み合わせてマイクロコンピュータをつくる会社は、そのプロセッサチップとメモリチップを組み合わせる前にそのプロセッサチップとメモリチップを電気的に接続した状態での特性を測定する必要がある。マイクロコンピュータとしての特性を検査し、測定することによりマイクロコンピュータの構成の前に不都合があればそのプロセッサチップとメモリチップによる無駄な組み付けをする無駄を回避する必要があるからである。
図６はそのような特性の検査、測定に用いられた従来の電気的特性測定装置の一部を示す平面図である。
【０００５】
同図において、ａは電気的特性測定装置のベースを成す配線回路板、ｂはその配線回路板ａに設けられ、プロセッサチップが一方の面側から装着されるプロセッサ用ソケット部、ｃは上記配線回路板ａに設けられ、メモリチップが上記一方の面側から装着されるメモリチップ用ソケット部である。
そして、プロセッサ用ソケット部ｂと、メモリチップ用ソケット部ｃとの位置関係は、一般に、マイクロコンピュータを構成するプロセッサチップとメモリチップの実際の位置関係とほぼ同一の位置関係に設定されている。
【０００６】
そのような設定にするのは、プロセッサチップとメモリチップの位置関係もマイクロコンピュータの特性に影響するので、マイクロコンピュータの電気的特性を精確に測定するために必要であるからである。特に、二つのチップ間を行き来する信号の周波数が高いものほどの位置関係が特性に及ぼす影響は大きい。
ところで、近年、マイクロコンピュータを構成するプロセッサチップとメモリチップとは、その距離を短くする必要が生じており、プロセッサチップとメモリチップを上下に重ねて配置してマイクロコンピュータを構成して電子機器、例えば極めて小型に構成する必要性が強く、処理する信号の周波数がギガＨｚという高い帯域に属する携帯電話機等に組み込むということが増えつつある。
【０００７】
そして、そのようなマイクロコンピュータ用のプロセッサチップとメモリチップを特性測定、検査する場合においても、それには、図６に示すような従来の電気的特性測定装置が用いられた。
というのは、従来、複数の半導体素子を同時に測定、検査するものは、例えば、特開２００６−００３３６１号公報に示す例の如く存在したが、それ等は一般に同じ平面上に存在する複数の半導体素子を同時に測定するものであって、互いに上下に近接して重ねられて配置された複数の半導体素子を同時に測定、検査するものはなかったからである。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００６−００３３６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、プロセッサチップとメモリチップを上下に重ねて配置してマイクロコンピュータを構成する場合における、その構成前におけるマイクロコンピュータの電気的特性の検査、測定は、従来においては、図６に示すような従来の電気的特性測定装置を用いて行われていたので、精確な測定することが難しかった。
というのは、図６に示す従来の電気的特性測定装置は、同一平面上に存在する複数の半導体素子を同時に測定するものであったので、互いに上下に近接して重ねられて配置された複数の半導体素子を同時に測定、検査するには適さなかったからである。特に、ギガＨｚというような高い信号を入出力し且つ小型であることが要求される携帯電話機の如き高速性の高い高性能の電子機器においては、上下に重ねて配置されるが、その上下に重ねて配置される電子機器の特性と同一平面上に複数の半導体素子を配置した状態で測定した特性とにはずれが生じ、正確な測定ができないのである。
【００１０】
そこで、本願発明者は、プロセッサチップとメモリチップを上下に重ねて配置して構成されるマイクロコンピュータの電気的特性をその構成の前の段階でより精確に測定する必要性を強く認識し、プロセッサチップとメモリチップを上下に重ねて配置して構成されるマイクロコンピュータの電気的特性をその構成の前において従来よりも精確に測定できるようにするための途を模索し、その結果として本発明を為すに至った。
【００１１】
即ち、本発明は、第１に、複数の半導体素子を上下に近接して配置することにより構成される電子装置の特性をその半導体素子を組み合わせる前において、より精確に測定することができる電気的特性測定方法と、その方法の実施に必要な電気的特性測定装置と、それを構成する半導体素子間接続ソケットを提供することを目的とし、第２に、複数の半導体素子を上下に近接して配置することにより構成される電子装置の特性のみならず、その各半導体素子の特性をもその半導体素子を組み合わせる前により精確に測定することができる電気的特性測定方法と、その方法の実施に用いる電気的特性測定装置と、それを構成する半導体素子間接続ソケットを提供することを目的とする。
【課題を解決するための手段】
【００１２】
請求項１の電気的特性測定方法は、両面に複数の電極を有する一つの半導体素子（以下、「第１の半導体素子」という。）とその半導体素子の一方の面の電極と電気的に接続される複数の電極を有する別の半導体素子（以下、「第２の半導体素子」という。）とを上下に近接して配置するように組み合わせて構成され、第１の半導体素子の第２の半導体素子と反対側の面の電極（以下、「反第２の半導体素子側の電極」という。）を以て外部に対する電極とされる電子装置の特性を当該複数の半導体素子を組み合わせる前に測定する電気的特性測定方法において、一方の側にて第２の半導体素子の上記複数の電極が設けられた面を受け、他方の側にて第１の半導体素子の第２の半導体素子側の電極を有する面を受け、第１と第２の半導体素子の互いに対応する電極間同士を接続する複数の電極間接続手段を有する半導体素子間接続ソケットを少なくとも用い、上記半導体素子間接続ソケットの両面にて第１及び第２の半導体素子を受け、上記電極間接続手段により両半導体素子の電極の互いに対応するもの同士を電気的に接続した状態にして第１及び第２の半導体素子からなる電子装置の電気的特性の測定を行うことを特徴とする。
【００１３】
請求項２の電気的特性測定装置は、両面に複数の電極を有する第１の半導体素子とその半導体素子の一方の面の電極と電気的に接続される複数の電極を有する第２の半導体素子とを上下に近接して配置するように組み合わせて構成され、第１の半導体素子の反第２の半導体素子側の電極を以て外部に対する電極とされる電子装置の特性を当該複数の半導体素子を組み合わせる前に測定する電気的特性測定装置であって、一方の側にて第２の半導体素子の複数の電極が設けられた面を受け、他方の側にて第１の半導体素子の第２の半導体素子側の面を受け、第１と第２の半導体素子の互いに対応する電極間同士を接続する複数の電極間接続手段を有する半導体素子間接続ソケットと、第１の半導体素子の第２の半導体素子の電極と接続される電極と反対側の側の面を受け、この面の電極を電気的に外部に導出する複数の電極導出手段を有する半導体素子装着ソケットと、を少なくとも有し、上記半導体素子装着ソケットを通じて測定用回路を第１と第２の半導体素子に電気的に接続するようにされてなることを特徴とする。
【００１４】
請求項３の半導体素子間接続ソケットは、請求項２の電気的特性測定装置を構成する半導体素子間接続ソケットであって、一方の側にて第２の半導体素子の複数の電極が設けられた面を受け、他方の側にて第１の半導体素子の第２の半導体素子側の面を受け、第１と第２の半導体素子の互いに対応する電極間同士を接続する複数の電極間接続手段を有することを特徴とする。
【００１５】
請求項４の電気的特性測定方法は、両面に複数の電極を有する第１の半導体素子とその半導体素子の一方の面の電極と電気的に接続される複数の電極を有する第２の半導体素子とを上下に近接して配置するように組み合わせて構成され、第１の半導体素子の反第２の半導体素子側の電極を以て外部に対する電極とされる電子装置の特性を当該複数の半導体素子を組み合わせる前に測定する電気的特性測定方法において、一方の側にて第２の半導体素子の複数の電極が設けられた面を受け、他方の側にて第１の半導体素子の第２の半導体素子側の面を受け、第１と第２の半導体素子の互いに対応する電極間同士を接続する複数の電極間接続手段を有し、更に、これ等各電極間接続手段を電気的に外部へ導出する配線を有する半導体素子間装着ソケットを少なくとも用い、 上記半導体素子間接続ソケットの両面にて第１及び第２の半導体素子を受け、上記電極間接続手段により両半導体素子の電極の互いに対応するもの同士を電気的に接続し、更に、第１及び第２の半導体素子の互いに接続された各電極を電気的に外部に導出した状態にして第１及び第２の半導体素子からなる電子装置の電気的特性の測定を行うことを特徴とする。
【００１６】
請求項５の電気的特性測定装置は、両面に複数の電極を有する第１の半導体素子とその半導体素子の一方の面の電極と電気的に接続される複数の電極を有する第２の半導体素子とを上下に近接して配置するように組み合わせて構成され、第１の半導体素子の反第２の半導体素子側の電極を以て外部に対する電極とされる電子装置の特性を当該複数の半導体素子を組み合わせる前に測定する電気的特性測定装置であって、一方の側にて第２の半導体素子の複数の電極が設けられた面を受け、他方の側にて第１の半導体素子の第２の半導体素子側の面を受け、第１と第２の半導体素子の互いに対応する電極間同士を接続する複数の電極間接続手段を有し更にこれ等各電極間接続手段を電気的に外部へ導出する配線を有する半導体素子間接続ソケットと、第１の半導体素子の反第２の半導体素子側の面を受け、この面の電極を電気的に外部に導出する複数の電極導出手段を有する半導体素子装着ソケットと、を少なくとも有し、上記半導体素子装着ソケットを通じて測定用回路を第１と第２の半導体素子に電気的に接続するようにされてなることを特徴とする。
【００１７】
請求項６の半導体素子間接続ソケットは、請求項５の半導体素子間接続ソケットは、電気的特性測定装置を構成する半導体素子間接続ソケットであって、一方の側にて第２の半導体素子の複数の電極が設けられた面を受け、他方の側にて第１の半導体素子の第２の半導体素子側の面を受け、第１と第２の半導体素子の互いに対応する電極間同士を接続する複数の電極間接続手段を有し、更に、これ等各電極間接続手段を電気的に外部へ導出する導出手段を有することを特徴とする。
【００１８】
請求項７の半導体素子間接続ソケットは、請求項３又は６に記載の半導体素子間接続ソケットにおいて、配線基板を母体とし、前記複数の電極間接続手段がそれぞれ上記配線基板を貫通する孔内に収納された弾性導電子により構成され、前記導出手段が配線基板に設けられた配線からなることを特徴とする。
【発明の効果】
【００１９】
請求項１、２の発明によれば、半導体素子間接続ソケットとして、一方の側に一方の半導体素子（例えばプロセッサチップ）を受け、他方の側に他方の半導体素子（例えばプロセッサチップ）を受け、その両方の半導体素子間の対応する電極同士を接続する電極間接続手段を備えたものを用いるので、複数の半導体素子を上下に近接して配置することにより構成される電子装置のその半導体素子間の位置的関係をその構成前に形成し、その形成状態で電気的特性を測定し、あるいは測定できる。
【００２０】
従って、複数の半導体素子（例えばプロセッサチップとメモリチップ）を上下に近接して配置することにより構成される電子装置（例えばマイクロコンピュータ）の電気的特性をその半導体素子（例えばプロセッサチップと例えばメモリチップ）を組み合わせる前の段階で精確に測定することができる。
【００２１】
請求項３の半導体素子間接続ソケットによれば、一方の側に一方の半導体素子（例えばプロセッサチップ）を受け、他方の側に他方の半導体素子（例えばプロセッサチップ）を受け、その両方の半導体素子間の対応する電極同士を接続する電極間接続手段を備えているので、複数の半導体素子を上下に近接して配置することにより構成される電子装置のその半導体素子間の位置的関係をその構成前に形成することができる。
【００２２】
従って、本半導体素子間接続ソケットを請求項１、２の発明における半導体素子間接続ソケットとして用いることにより、その複数の半導体素子（例えばプロセッサチップと例えばメモリチップ）を上下に近接して配置することにより構成される電子装置（例えばマイクロコンピュータ）の構成前における電気的特性をその構成前に精確に測定することができる。
【００２３】
請求項４、５の発明によれば、用いる半導体素子間接続ソケットが、一方の側に一方の半導体素子（例えばプロセッサチップ）を受け、他方の側に他方の半導体素子（例えばメモリチップ）を受け、その両方の半導体素子間の対応する電極同士を接続する電極間接続手段を備えているのみならず、各電極間接続手段を電気的に外部へ導出する配線を有するので、半導体素子間を接続するラインを電気的に外部に導出して特性の測定、検査ができる。
従って、電子装置の電気的特性を精確に測定できるに留まらず、電子装置の電気的特性の不合格、或いは特性の最適値との偏差の原因が複数の半導体素子のいずれにあるかについても測定することが可能となる。
【００２４】
請求項６の半導体素子間接続ソケットによれば、一方の側に一方の半導体素子（例えばプロセッサチップ）を受け、他方の側に他方の半導体素子（例えばメモリチップ）を受け、その両方の半導体素子間の対応する電極同士を接続する電極間接続手段を備えているのみならず、各電極間接続手段を電気的に外部へ導出する配線を有するので、請求項４、５の発明における半導体素子間接続ソケットとして用いることにより、その複数の半導体素子（例えばプロセッサチップと例えばメモリチップ）を上下に近接して配置することにより構成される電子装置（例えばマイクロコンピュータ）の構成前における電気的特性をその構成前に精確に測定することができるのみならず、電子装置の電気的特性の不合格、或いは特性の最適値との偏差の原因が複数の半導体素子のいずれにあるかについても測定することができる。
【００２５】
請求項７の半導体素子間接続ソケットによれば、電極間接続手段をそれぞれ上記配線基板を貫通する孔内に収納された弾性導電子により構成するので、上下の複数の半導体素子（例えばプロセッサチップと例えばメモリチップ）の電極間を弾性を有する弾性導電子にて弾力を介在させて電気的に接続することができ、良好な電気的接続を取った状態での電気的特性の測定ができ、延いては精確な電気的特性の測定ができる。
【図面の簡単な説明】
【００２６】
【図１】（Ａ）、（Ｂ）は本発明の第１の実施例（：実施例１）及び第２の実施例（：実施例２）の電気的特性測定装置の検査対象である、電子装置（具体的にはマイクロコンピュータ）を構成する半導体チップ（具体的にはプロセッサチップ及びメモリチップ）を示すもので、（Ａ）はプロセッサチップ２ａ及びメモリチップ２ｂの縦断端面図、（Ｂ）はプロセッサチップ２ａの平面図である。
【図２】本発明の第１の実施例（：実施例１）を示す電気的特性測定装置の分解縦断面図である。
【図３】本発明の第２の実施例（：実施例２）の電気的特性測定装置の要部を示す縦断面図である。
【図４】本発明の第２の実施例（：実施例２）の電気的特性測定装置の半導体素子間接続ソケットの断面図である。
【図５】本発明の第２の実施例（：実施例２）の電気的特性測定装置の半導体素子間接続ソケットの一部（略４分の１）を示す平面図である。
【図６】従来の電気的特性測定装置の一部を示す平面図である。
【発明を実施するための形態】
【００２７】
本発明においては、複数の半導体素子の電極間を接続する電極間接続手段が不可欠であるが、その電極間接続手段としては弾性導電子が好適である。そして、弾性導電子については、本願出願人会社（東洋電子技研株式会社）が過去の出願（特願２００３−３４９０６８、特願２００１−１３９４２０等）に係る各種コンタクトプローブが特に好適である。
【実施例１】
【００２８】
以下、本発明の詳細を図示実施例に基いて説明する。
図１（Ａ）、（Ｂ）は本発明の第１の実施例（：実施例１）及び第２の実施例（：実施例２）の電気的特性測定装置の検査対象である、電子装置、具体的にはマイクロコンピュータ４を構成する半導体チップ、具体的にはプロセッサチップ２ａ及びメモリチップ２ｂを示すもので、（Ａ）はプロセッサチップ２ａ及びメモリチップ２ｂの縦断端面図、（Ｂ）はプロセッサチップ２ａの平面図である。
【００２９】
プロセッサチップ２ａは、下面には多数の電極６、６、・・・が矩形エリア内にて縦横に配置されている。この電極６、６、・・・はプロセッサチップ２ａとメモリチップ２ｂとにより構成されるマイクロコンピュータ４の電源電圧を受ける電源電極、各種入力信号を受ける入力電極、各種出力電極である。
このプロセッサチップ２ａの上面にも多数の電極８、８、・・・が矩形エリアの周縁部に２列に配設されている。
【００３０】
メモリチップ２ｂの下面には、上記プロセッサチップ２ａの上面の電極８、８、・・・と対応するように多数の電極１０、１０、・・・が矩形エリアの周縁部に２列に配設されている。
電極８、８、・・・と、電極１０、１０、・・・とは、後述する弾性導電子（第１の実施例の場合、４２、４２、・・・、第２の実施例の場合、７４、７４、・・・）を介して互いに電気的に接続される。
【００３１】
メモリチップ２ｂは、プロセッサチップ２ａの上側に配置されてこのチップ２ａとでマイクロコンピュータ４を構成するもので、下面に電極１０、１０、・・・を有する。
この電極１０、１０、・・・は、プロセッサチップ２ａの上面の電極８、８、・・・と対応して設けられ、この電極１０、１０、・・・と電極８、８、・・・との対応するもの同士は互いに電気的に接続されるように位置設定されている。
図２は本発明の第１の実施例を示す電気的特性測定装置の分解縦断面図である。
【００３２】
同図において、２０は電気的特性測定装置で、上部材２２と、半導体素子間接続ソケット２４と、半導体素子装着ソケット２６と測定回路（テスター回路）２８からなる。
３０は上部材２２のつまみで、これを回すことによりプッシャー３２で後述するメモリチップ２ｂを押す状態にしたり、戻したりすることができる。
３４、３４は上部材２２の両則部に回動自在に設けられたレバーで、その回動端に係合爪３６、３６が設けられている。
【００３３】
上記係合爪３６、３６は、上部材２２、メモリチップ２ｂ、半導体素子間接続ソケット２４、プロセッサチップ２ａ及び半導体素子装着ソケット２６を重ねてメモリチップ２ｂ及びプロセッサチップ２ａを電気的に接続をして実質的にマイクロコンピュータを構成した状態を保つための半導体素子装着ソケット２６に係合するものである。
【００３４】
３８は半導体素子間接続ソケット２４のメモリチップ２ｂの電極１０、１０、・・・のある側を受ける受け部、４０はプロセッサチップ２ａの電極８、８、・・・のある側を受ける受け部である。４２、４２、・・・は弾性導電子であり、メモリチップ２ｂの電極１０、１０、・・・とプロセッサチップ２ａの電極８、８、・・・との互いに対応するもの同士の間に電気的に接続する電気的接続手段を成す。
それ等の弾性導電子４２、４２、・・・は、本願出願人会社（東洋電子技研株式会社）が過去の出願（特願２００３−３４９０６８、特願２００１−１３９４２０等）に係る各種コンタクトプローブが極めて好適である。
【００３５】
４４は半導体素子装着ソケット２６のプロセッサチップ２ａの電極６、６，・・・のある側を受ける受け部である。４６、４６、・・・は電極６、６、・・・に対応して設けられた弾性導電子で、上端は電極６、６、・・・の表面に接し、下端は測定回路（テスター回路）２８に接続された配線が接続されている。
それ等の弾性導電子４６、４６、・・・も、本願出願人会社（東洋電子技研株式会社）が過去の出願（特願２００３−３４９０６８、特願２００１−１３９４２０等）に係る各種コンタクトプローブが極めて好適である。
【００３６】
この図２に示す電気的特性装置２０で、メモリチップ２ｂ及びプロセッサチップ２ａにより構成されるマイクロコンピュータの電気的特性をその構成をする前に測定するときは、次のように行う。
上部材２２のプッシャー３２の下面にメモリチップ２ｂ（図１参照）をあてがい、更にそのメモリチップ２ｂの下面に半導体素子間接続ソケット２４の受け部３８をあてがい、このソケット２４の受け部４０にプロセッサチップ２ａの電極８、８、・・・のある側の面をあてがい、更に、そのプロセッサチップ２ａの電極６、６、・・・のある側の面に半導体素子装着ソケット２６の受け部４４をあてがう。
【００３７】
そして、上部材２２の上記レバー３４、３４を回動させて先端の係合爪３６、３６を半導体素子装着ソケット２６に係合させ、その状態でつまみ３０を回動させる。すると、プッシャー３２で、メモリチップ２ｂを半導体素子間接続ソケット２４へ、プロセッサチップ２ａをこの半導体素子間接続ソケット２４及び半導体素子装着ソケット２６に弾圧する状態になる。
【００３８】
その状態では、メモリチップ２ｂとプロセッサチップ２ａの対応する電極１０・８、１０・８、・・・同士が半導体素子間接続ソケット２４の弾性導電子（電極間接続手段）４２、４２、・・・により電気的に接続され、そして、プロセッサチップ２ａの下側の電極６、６、・・・が半導体素子装着ソケット２６の弾性導電子４６、４６、・・・を介して測定回路（テスター回路）２８に電気的に接続された状態になる。
従って、測定回路（テスター回路）２８からプロセッサチップ２ａへ電源電圧を供給し、更に測定に必要な各種入力信号を印加し、そして、各種出力信号を検出し、測定を行うことができる。
【実施例２】
【００３９】
図３〜図５は本発明の第２の実施例（：実施例２）の電気的特性測定装置を示すもので、図３は電気的特性測定装置の要部を示す縦断面図、図４は半導体素子間接続ソケットの拡大断面図、図５は半導体素子間接続ソケットの一部（略４分の１）を示す平面図である。
尚、本電気的特性測定装置による電気的特性測定の対象となるのは、一つのマイクロコンピュータ４を構成するメモリチップ２ｂ及びプロセッサチップ２ａであり、図１に示すものと全く同じものであるので、別途図示することはせず、本実施例（：実施例２）の説明はその図１も参照しながら行う。
【００４０】
本実施例の電気的特性測定装置５０は、図２に示した第１の実施例の電気的特性測定装置２０とは、基本的には、半導体素子間接続ソケットが配線基板（例えばフレキシブル配線基板）５２からなり、メモリチップ２ｂ及びプロセッサチップ２ａとの接続点をその配線基板５２の配線膜５４、５４、・・・により電気的に外部に導出できるようになっている点で異なる。しかし、それ以外の点では概ね共通する。
【００４１】
５６は上部材で、つまみ５８をまわすことにより、プッシャー６０で後述するメモリチップ２ｂを押す状態にしたり、戻したりすることができる。
６２、６２は上部材５６の両則部に回動自在に設けられたレバーで、その回動端に係合爪６４、６４が設けられている。
係合爪６４、６４は、上部材５６、メモリチップ２ｂ、配線基板からなる半導体素子間接続ソケット５２、プロセッサチップ２ａ及び半導体素子装着ソケット６６を重ねてメモリチップ２ｂ及びプロセッサチップ２ａを電気的に接続をして実質的にマイクロコンピュータを構成した状態を保つための半導体素子装着ソケット６６に係合するものである。
【００４２】
半導体素子間接続ソケット５２は、絶縁層フィルム（絶縁層）７０、７０の一方の表面に配線膜５４、５４、・・・を形成してなる。７２、７２、・・・はその半導体素子間接続ソケット５２に形成された弾性導電子収納孔で、各弾性導電子７４、７４、・・・が収納されている。この弾性導電子７４、７４、・・・は配線基板からなる半導体素子間接続ソケット５２にそれを貫通するように弾性導電子収納孔７２、７２、・・・に収納されてメモリチップ２ｂの下面の電極１０、１０、・・・の頂面と上端にて弾接し、プロセッサチップ２ａの上側の電極８、８、・・・の頂面と下端にて弾接してその電極１０、１０、・・・と電極８、８、・・・との間を電気的に接続する。
【００４３】
半導体素子間接続ソケット５２は、配線基板からなり、表面の配線膜５４、５４、・・・は上記電極１０、１０、・・・と電極８、８、・・・との間の電気的接続点を配線基板周辺部の各端子８０、８０、・・・へ電気的に導くことができるようにパターニングされている。そして、各端子８０、８０、・・・は図示しない測定回路（テスター回路）に配線により接続される。
上記半導体素子装着ソケット６６には、プロセッサチップ２ａが装着され、プロセッサチップ２ａの下面の電極６、６、・・・を弾性導電子８４、８４、・・・にて下方へ電気的に導出する。
この半導体素子装着ソケット６６の弾性導電子８４、８４、・・・は図示しない配線により図示しない測定回路（テスター回路）に電気的に接続される。
【００４４】
この図３〜図５に示す電気的特性装置５０で、メモリチップ２ｂ及びプロセッサチップ２ａにより構成されるマイクロコンピュータ４の電気的特性をその構成をする前に測定するときは、次のように行う。
上部材５６のプッシャー６０の下面にメモリチップ２ｂ（図１参照）をあてがい、更にそのメモリチップ２ｂの下面に半導体素子間接続ソケット５２の上面を位置合わせしてあてがい、このソケット２４の下面にプロセッサチップ２ａの電極８、８、・・・のある側の面にあてがい、更に、そのプロセッサチップ２ａの電極６、６、・・・のある側の面に半導体素子装着ソケット６６をあてがう。そして、上部材２２の上記レバー６２、６２を回動させて先端の係合爪６４、６４を半導体素子装着ソケット６６に係合させ、その状態でつまみ５８を回動させる。すると、プッシャー６０で、メモリチップ２ｂを半導体素子間接続ソケット５２へ、プロセッサチップ２ａをこの半導体素子間接続ソケット５２及び半導体素子装着ソケット６６に弾圧する状態になる。
【００４５】
その状態では、メモリチップ２ｂとプロセッサチップ２ａの対応する電極１０・８、１０・８、・・・同士が半導体素子間接続ソケット５２の弾性導電子（電極間接続手段）７４、７４、・・・により電気的に接続され、そして、プロセッサチップ２ａの下側の電極６、６、・・・が半導体素子装着ソケット６６の弾性導電子８４、８４、・・・を介して測定回路２８に電気的に接続された状態になる。
従って、測定回路からプロセッサチップ２ａへ電源電圧を供給し、更に測定に必要な各種入力信号を印加し、そして、各種出力信号を検出し、測定を行うことができる。
【００４６】
この第２の実施例５０によれば、それのみならず、更に、メモリチップ２ｂの電極１０、１０、・・・とプロセッサチップ２ａの電極８、８、・・・との接続点の電位が半導体素子間接続ソケット５２の各電極８０、８０、・・・に取り出され、延いては、図示しない測定回路（テスター回路）に接続され、その状態で測定、即ち、電極８、８、・・・と電極１０、１０、・・・との間の電位を信号として取り込む状態で測定できる。
依って、マイクロコンピュータとしての不良、性能不足等の測定結果が得られた場合におけるより詳細な分析ができ、例えば、その不良、性能不足等の原因がメモリチップ２ｂとプロセッサチップ２ａのいずれにあるかもチェックできる。
【産業上の利用可能性】
【００４７】
本発明は、複数の半導体素子、例えばプロセッサチップと例えばメモリチップを上下に近接して配置することにより構成される電子装置、例えばマイクロコンピュータの電気的特性をその電子装置を構成する前に測定する電気的特性測定方法と、その実施に用いる電気的特性装置と、それを構成する半導体素子間接続ソケットに広く利用可能性がある。
【符号の説明】
【００４８】
２ａ、２ｂ・・・半導体素子（プロセッサチップ、メモリチップ）
６、８、１０・・・半導体素子の電極、２０・・・電気的特性測定装置、
２４・・・半導体素子間接続ソケット、２６・・・半導体素子装着ソケット、
２８・・・測定回路（テスター回路）、４２、４６・・・弾性導電子、
５０・・・電気的特性測定装置、
５２・・・半導体素子間接続ソケット（配線基板）、
５４・・・配線膜（導出手段）、６６・・・半導体素子装着ソケット、
７４・・・弾性導電子（電極間接続手段）、
８０・・・半導体素子間接続ソケット５２を成す配線基板周辺部の端子。
【技術分野】
【０００１】
本発明は、複数の半導体素子、例えばプロセッサチップと例えばメモリチップを上下に近接して配置することにより構成される電子装置、例えばマイクロコンピュータの電気的特性をその電子装置を構成する前に測定する電気的特性測定方法と、その実施に用いる電気的特性装置と、それを構成する半導体素子間接続ソケットに関する。
【背景技術】
【０００２】
昨今、一つの半導体素子、例えばＣＰＵを主体とするプロセッサチップと、別の半導体素子、例えばメモリチップとを互いに接続して一つの電子装置、例えばマイクロコンピュータを構成し、それを各種電子機器、工作機械、輸送機器等の機器、機械、装置類等に組み込んで各種管理、制御を為し得るようにするということが多く行われる。
そして、その互いに接続されて例えばマイクロコンピュータを構成する例えばプロセッサチップと例えばメモリチップとは、予め目標とする例えばマイクロコンピュータを構成するものとして最適な特性が得られるように、設計される場合もある。
【０００３】
しかし、既に設計され、更には製品化された謂わば既存のプロセッサチップ及びメモリチップから適宜な特性のものを選び、欲する特性を持つマイクロコンピュータを構成するようにするという場合もある。この場合、プロセッサチップとメモリチップは別のメーカーにより製造されるケースが多い。
いずれの場合においても、どのようなケースにおいても、プロセッサチップとメモリチップはそれぞれメーカーにおいて出荷前の段階で不良の有無を確認するための検査、特性の測定が行われるのが普通である。
【０００４】
ところで、プロセッサチップとメモリチップを組み合わせてマイクロコンピュータをつくる会社は、そのプロセッサチップとメモリチップを組み合わせる前にそのプロセッサチップとメモリチップを電気的に接続した状態での特性を測定する必要がある。マイクロコンピュータとしての特性を検査し、測定することによりマイクロコンピュータの構成の前に不都合があればそのプロセッサチップとメモリチップによる無駄な組み付けをする無駄を回避する必要があるからである。
図６はそのような特性の検査、測定に用いられた従来の電気的特性測定装置の一部を示す平面図である。
【０００５】
同図において、ａは電気的特性測定装置のベースを成す配線回路板、ｂはその配線回路板ａに設けられ、プロセッサチップが一方の面側から装着されるプロセッサ用ソケット部、ｃは上記配線回路板ａに設けられ、メモリチップが上記一方の面側から装着されるメモリチップ用ソケット部である。
そして、プロセッサ用ソケット部ｂと、メモリチップ用ソケット部ｃとの位置関係は、一般に、マイクロコンピュータを構成するプロセッサチップとメモリチップの実際の位置関係とほぼ同一の位置関係に設定されている。
【０００６】
そのような設定にするのは、プロセッサチップとメモリチップの位置関係もマイクロコンピュータの特性に影響するので、マイクロコンピュータの電気的特性を精確に測定するために必要であるからである。特に、二つのチップ間を行き来する信号の周波数が高いものほどの位置関係が特性に及ぼす影響は大きい。
ところで、近年、マイクロコンピュータを構成するプロセッサチップとメモリチップとは、その距離を短くする必要が生じており、プロセッサチップとメモリチップを上下に重ねて配置してマイクロコンピュータを構成して電子機器、例えば極めて小型に構成する必要性が強く、処理する信号の周波数がギガＨｚという高い帯域に属する携帯電話機等に組み込むということが増えつつある。
【０００７】
そして、そのようなマイクロコンピュータ用のプロセッサチップとメモリチップを特性測定、検査する場合においても、それには、図６に示すような従来の電気的特性測定装置が用いられた。
というのは、従来、複数の半導体素子を同時に測定、検査するものは、例えば、特開２００６−００３３６１号公報に示す例の如く存在したが、それ等は一般に同じ平面上に存在する複数の半導体素子を同時に測定するものであって、互いに上下に近接して重ねられて配置された複数の半導体素子を同時に測定、検査するものはなかったからである。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００６−００３３６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、プロセッサチップとメモリチップを上下に重ねて配置してマイクロコンピュータを構成する場合における、その構成前におけるマイクロコンピュータの電気的特性の検査、測定は、従来においては、図６に示すような従来の電気的特性測定装置を用いて行われていたので、精確な測定することが難しかった。
というのは、図６に示す従来の電気的特性測定装置は、同一平面上に存在する複数の半導体素子を同時に測定するものであったので、互いに上下に近接して重ねられて配置された複数の半導体素子を同時に測定、検査するには適さなかったからである。特に、ギガＨｚというような高い信号を入出力し且つ小型であることが要求される携帯電話機の如き高速性の高い高性能の電子機器においては、上下に重ねて配置されるが、その上下に重ねて配置される電子機器の特性と同一平面上に複数の半導体素子を配置した状態で測定した特性とにはずれが生じ、正確な測定ができないのである。
【００１０】
そこで、本願発明者は、プロセッサチップとメモリチップを上下に重ねて配置して構成されるマイクロコンピュータの電気的特性をその構成の前の段階でより精確に測定する必要性を強く認識し、プロセッサチップとメモリチップを上下に重ねて配置して構成されるマイクロコンピュータの電気的特性をその構成の前において従来よりも精確に測定できるようにするための途を模索し、その結果として本発明を為すに至った。
【００１１】
即ち、本発明は、第１に、複数の半導体素子を上下に近接して配置することにより構成される電子装置の特性をその半導体素子を組み合わせる前において、より精確に測定することができる電気的特性測定方法と、その方法の実施に必要な電気的特性測定装置と、それを構成する半導体素子間接続ソケットを提供することを目的とし、第２に、複数の半導体素子を上下に近接して配置することにより構成される電子装置の特性のみならず、その各半導体素子の特性をもその半導体素子を組み合わせる前により精確に測定することができる電気的特性測定方法と、その方法の実施に用いる電気的特性測定装置と、それを構成する半導体素子間接続ソケットを提供することを目的とする。
【課題を解決するための手段】
【００１２】
請求項１の電気的特性測定方法は、両面に複数の電極を有する一つの半導体素子（以下、「第１の半導体素子」という。）とその半導体素子の一方の面の電極と電気的に接続される複数の電極を有する別の半導体素子（以下、「第２の半導体素子」という。）とを上下に近接して配置するように組み合わせて構成され、第１の半導体素子の第２の半導体素子と反対側の面の電極（以下、「反第２の半導体素子側の電極」という。）を以て外部に対する電極とされる電子装置の特性を当該複数の半導体素子を組み合わせる前に測定する電気的特性測定方法において、一方の側にて第２の半導体素子の上記複数の電極が設けられた面を受け、他方の側にて第１の半導体素子の第２の半導体素子側の電極を有する面を受け、第１と第２の半導体素子の互いに対応する電極間同士を接続する複数の電極間接続手段を有する半導体素子間接続ソケットを少なくとも用い、上記半導体素子間接続ソケットの両面にて第１及び第２の半導体素子を受け、上記電極間接続手段により両半導体素子の電極の互いに対応するもの同士を電気的に接続した状態にして第１及び第２の半導体素子からなる電子装置の電気的特性の測定を行うことを特徴とする。
【００１３】
請求項２の電気的特性測定装置は、両面に複数の電極を有する第１の半導体素子とその半導体素子の一方の面の電極と電気的に接続される複数の電極を有する第２の半導体素子とを上下に近接して配置するように組み合わせて構成され、第１の半導体素子の反第２の半導体素子側の電極を以て外部に対する電極とされる電子装置の特性を当該複数の半導体素子を組み合わせる前に測定する電気的特性測定装置であって、一方の側にて第２の半導体素子の複数の電極が設けられた面を受け、他方の側にて第１の半導体素子の第２の半導体素子側の面を受け、第１と第２の半導体素子の互いに対応する電極間同士を接続する複数の電極間接続手段を有する半導体素子間接続ソケットと、第１の半導体素子の第２の半導体素子の電極と接続される電極と反対側の側の面を受け、この面の電極を電気的に外部に導出する複数の電極導出手段を有する半導体素子装着ソケットと、を少なくとも有し、上記半導体素子装着ソケットを通じて測定用回路を第１と第２の半導体素子に電気的に接続するようにされてなることを特徴とする。
【００１４】
請求項３の半導体素子間接続ソケットは、請求項２の電気的特性測定装置を構成する半導体素子間接続ソケットであって、一方の側にて第２の半導体素子の複数の電極が設けられた面を受け、他方の側にて第１の半導体素子の第２の半導体素子側の面を受け、第１と第２の半導体素子の互いに対応する電極間同士を接続する複数の電極間接続手段を有することを特徴とする。
【００１５】
請求項４の電気的特性測定方法は、両面に複数の電極を有する第１の半導体素子とその半導体素子の一方の面の電極と電気的に接続される複数の電極を有する第２の半導体素子とを上下に近接して配置するように組み合わせて構成され、第１の半導体素子の反第２の半導体素子側の電極を以て外部に対する電極とされる電子装置の特性を当該複数の半導体素子を組み合わせる前に測定する電気的特性測定方法において、一方の側にて第２の半導体素子の複数の電極が設けられた面を受け、他方の側にて第１の半導体素子の第２の半導体素子側の面を受け、第１と第２の半導体素子の互いに対応する電極間同士を接続する複数の電極間接続手段を有し、更に、これ等各電極間接続手段を電気的に外部へ導出する配線を有する半導体素子間装着ソケットを少なくとも用い、 上記半導体素子間接続ソケットの両面にて第１及び第２の半導体素子を受け、上記電極間接続手段により両半導体素子の電極の互いに対応するもの同士を電気的に接続し、更に、第１及び第２の半導体素子の互いに接続された各電極を電気的に外部に導出した状態にして第１及び第２の半導体素子からなる電子装置の電気的特性の測定を行うことを特徴とする。
【００１６】
請求項５の電気的特性測定装置は、両面に複数の電極を有する第１の半導体素子とその半導体素子の一方の面の電極と電気的に接続される複数の電極を有する第２の半導体素子とを上下に近接して配置するように組み合わせて構成され、第１の半導体素子の反第２の半導体素子側の電極を以て外部に対する電極とされる電子装置の特性を当該複数の半導体素子を組み合わせる前に測定する電気的特性測定装置であって、一方の側にて第２の半導体素子の複数の電極が設けられた面を受け、他方の側にて第１の半導体素子の第２の半導体素子側の面を受け、第１と第２の半導体素子の互いに対応する電極間同士を接続する複数の電極間接続手段を有し更にこれ等各電極間接続手段を電気的に外部へ導出する配線を有する半導体素子間接続ソケットと、第１の半導体素子の反第２の半導体素子側の面を受け、この面の電極を電気的に外部に導出する複数の電極導出手段を有する半導体素子装着ソケットと、を少なくとも有し、上記半導体素子装着ソケットを通じて測定用回路を第１と第２の半導体素子に電気的に接続するようにされてなることを特徴とする。
【００１７】
請求項６の半導体素子間接続ソケットは、請求項５の半導体素子間接続ソケットは、電気的特性測定装置を構成する半導体素子間接続ソケットであって、一方の側にて第２の半導体素子の複数の電極が設けられた面を受け、他方の側にて第１の半導体素子の第２の半導体素子側の面を受け、第１と第２の半導体素子の互いに対応する電極間同士を接続する複数の電極間接続手段を有し、更に、これ等各電極間接続手段を電気的に外部へ導出する導出手段を有することを特徴とする。
【００１８】
請求項７の半導体素子間接続ソケットは、請求項３又は６に記載の半導体素子間接続ソケットにおいて、配線基板を母体とし、前記複数の電極間接続手段がそれぞれ上記配線基板を貫通する孔内に収納された弾性導電子により構成され、前記導出手段が配線基板に設けられた配線からなることを特徴とする。
【発明の効果】
【００１９】
請求項１、２の発明によれば、半導体素子間接続ソケットとして、一方の側に一方の半導体素子（例えばプロセッサチップ）を受け、他方の側に他方の半導体素子（例えばプロセッサチップ）を受け、その両方の半導体素子間の対応する電極同士を接続する電極間接続手段を備えたものを用いるので、複数の半導体素子を上下に近接して配置することにより構成される電子装置のその半導体素子間の位置的関係をその構成前に形成し、その形成状態で電気的特性を測定し、あるいは測定できる。
【００２０】
従って、複数の半導体素子（例えばプロセッサチップとメモリチップ）を上下に近接して配置することにより構成される電子装置（例えばマイクロコンピュータ）の電気的特性をその半導体素子（例えばプロセッサチップと例えばメモリチップ）を組み合わせる前の段階で精確に測定することができる。
【００２１】
請求項３の半導体素子間接続ソケットによれば、一方の側に一方の半導体素子（例えばプロセッサチップ）を受け、他方の側に他方の半導体素子（例えばプロセッサチップ）を受け、その両方の半導体素子間の対応する電極同士を接続する電極間接続手段を備えているので、複数の半導体素子を上下に近接して配置することにより構成される電子装置のその半導体素子間の位置的関係をその構成前に形成することができる。
【００２２】
従って、本半導体素子間接続ソケットを請求項１、２の発明における半導体素子間接続ソケットとして用いることにより、その複数の半導体素子（例えばプロセッサチップと例えばメモリチップ）を上下に近接して配置することにより構成される電子装置（例えばマイクロコンピュータ）の構成前における電気的特性をその構成前に精確に測定することができる。
【００２３】
請求項４、５の発明によれば、用いる半導体素子間接続ソケットが、一方の側に一方の半導体素子（例えばプロセッサチップ）を受け、他方の側に他方の半導体素子（例えばメモリチップ）を受け、その両方の半導体素子間の対応する電極同士を接続する電極間接続手段を備えているのみならず、各電極間接続手段を電気的に外部へ導出する配線を有するので、半導体素子間を接続するラインを電気的に外部に導出して特性の測定、検査ができる。
従って、電子装置の電気的特性を精確に測定できるに留まらず、電子装置の電気的特性の不合格、或いは特性の最適値との偏差の原因が複数の半導体素子のいずれにあるかについても測定することが可能となる。
【００２４】
請求項６の半導体素子間接続ソケットによれば、一方の側に一方の半導体素子（例えばプロセッサチップ）を受け、他方の側に他方の半導体素子（例えばメモリチップ）を受け、その両方の半導体素子間の対応する電極同士を接続する電極間接続手段を備えているのみならず、各電極間接続手段を電気的に外部へ導出する配線を有するので、請求項４、５の発明における半導体素子間接続ソケットとして用いることにより、その複数の半導体素子（例えばプロセッサチップと例えばメモリチップ）を上下に近接して配置することにより構成される電子装置（例えばマイクロコンピュータ）の構成前における電気的特性をその構成前に精確に測定することができるのみならず、電子装置の電気的特性の不合格、或いは特性の最適値との偏差の原因が複数の半導体素子のいずれにあるかについても測定することができる。
【００２５】
請求項７の半導体素子間接続ソケットによれば、電極間接続手段をそれぞれ上記配線基板を貫通する孔内に収納された弾性導電子により構成するので、上下の複数の半導体素子（例えばプロセッサチップと例えばメモリチップ）の電極間を弾性を有する弾性導電子にて弾力を介在させて電気的に接続することができ、良好な電気的接続を取った状態での電気的特性の測定ができ、延いては精確な電気的特性の測定ができる。
【図面の簡単な説明】
【００２６】
【図１】（Ａ）、（Ｂ）は本発明の第１の実施例（：実施例１）及び第２の実施例（：実施例２）の電気的特性測定装置の検査対象である、電子装置（具体的にはマイクロコンピュータ）を構成する半導体チップ（具体的にはプロセッサチップ及びメモリチップ）を示すもので、（Ａ）はプロセッサチップ２ａ及びメモリチップ２ｂの縦断端面図、（Ｂ）はプロセッサチップ２ａの平面図である。
【図２】本発明の第１の実施例（：実施例１）を示す電気的特性測定装置の分解縦断面図である。
【図３】本発明の第２の実施例（：実施例２）の電気的特性測定装置の要部を示す縦断面図である。
【図４】本発明の第２の実施例（：実施例２）の電気的特性測定装置の半導体素子間接続ソケットの断面図である。
【図５】本発明の第２の実施例（：実施例２）の電気的特性測定装置の半導体素子間接続ソケットの一部（略４分の１）を示す平面図である。
【図６】従来の電気的特性測定装置の一部を示す平面図である。
【発明を実施するための形態】
【００２７】
本発明においては、複数の半導体素子の電極間を接続する電極間接続手段が不可欠であるが、その電極間接続手段としては弾性導電子が好適である。そして、弾性導電子については、本願出願人会社（東洋電子技研株式会社）が過去の出願（特願２００３−３４９０６８、特願２００１−１３９４２０等）に係る各種コンタクトプローブが特に好適である。
【実施例１】
【００２８】
以下、本発明の詳細を図示実施例に基いて説明する。
図１（Ａ）、（Ｂ）は本発明の第１の実施例（：実施例１）及び第２の実施例（：実施例２）の電気的特性測定装置の検査対象である、電子装置、具体的にはマイクロコンピュータ４を構成する半導体チップ、具体的にはプロセッサチップ２ａ及びメモリチップ２ｂを示すもので、（Ａ）はプロセッサチップ２ａ及びメモリチップ２ｂの縦断端面図、（Ｂ）はプロセッサチップ２ａの平面図である。
【００２９】
プロセッサチップ２ａは、下面には多数の電極６、６、・・・が矩形エリア内にて縦横に配置されている。この電極６、６、・・・はプロセッサチップ２ａとメモリチップ２ｂとにより構成されるマイクロコンピュータ４の電源電圧を受ける電源電極、各種入力信号を受ける入力電極、各種出力電極である。
このプロセッサチップ２ａの上面にも多数の電極８、８、・・・が矩形エリアの周縁部に２列に配設されている。
【００３０】
メモリチップ２ｂの下面には、上記プロセッサチップ２ａの上面の電極８、８、・・・と対応するように多数の電極１０、１０、・・・が矩形エリアの周縁部に２列に配設されている。
電極８、８、・・・と、電極１０、１０、・・・とは、後述する弾性導電子（第１の実施例の場合、４２、４２、・・・、第２の実施例の場合、７４、７４、・・・）を介して互いに電気的に接続される。
【００３１】
メモリチップ２ｂは、プロセッサチップ２ａの上側に配置されてこのチップ２ａとでマイクロコンピュータ４を構成するもので、下面に電極１０、１０、・・・を有する。
この電極１０、１０、・・・は、プロセッサチップ２ａの上面の電極８、８、・・・と対応して設けられ、この電極１０、１０、・・・と電極８、８、・・・との対応するもの同士は互いに電気的に接続されるように位置設定されている。
図２は本発明の第１の実施例を示す電気的特性測定装置の分解縦断面図である。
【００３２】
同図において、２０は電気的特性測定装置で、上部材２２と、半導体素子間接続ソケット２４と、半導体素子装着ソケット２６と測定回路（テスター回路）２８からなる。
３０は上部材２２のつまみで、これを回すことによりプッシャー３２で後述するメモリチップ２ｂを押す状態にしたり、戻したりすることができる。
３４、３４は上部材２２の両則部に回動自在に設けられたレバーで、その回動端に係合爪３６、３６が設けられている。
【００３３】
上記係合爪３６、３６は、上部材２２、メモリチップ２ｂ、半導体素子間接続ソケット２４、プロセッサチップ２ａ及び半導体素子装着ソケット２６を重ねてメモリチップ２ｂ及びプロセッサチップ２ａを電気的に接続をして実質的にマイクロコンピュータを構成した状態を保つための半導体素子装着ソケット２６に係合するものである。
【００３４】
３８は半導体素子間接続ソケット２４のメモリチップ２ｂの電極１０、１０、・・・のある側を受ける受け部、４０はプロセッサチップ２ａの電極８、８、・・・のある側を受ける受け部である。４２、４２、・・・は弾性導電子であり、メモリチップ２ｂの電極１０、１０、・・・とプロセッサチップ２ａの電極８、８、・・・との互いに対応するもの同士の間に電気的に接続する電気的接続手段を成す。
それ等の弾性導電子４２、４２、・・・は、本願出願人会社（東洋電子技研株式会社）が過去の出願（特願２００３−３４９０６８、特願２００１−１３９４２０等）に係る各種コンタクトプローブが極めて好適である。
【００３５】
４４は半導体素子装着ソケット２６のプロセッサチップ２ａの電極６、６，・・・のある側を受ける受け部である。４６、４６、・・・は電極６、６、・・・に対応して設けられた弾性導電子で、上端は電極６、６、・・・の表面に接し、下端は測定回路（テスター回路）２８に接続された配線が接続されている。
それ等の弾性導電子４６、４６、・・・も、本願出願人会社（東洋電子技研株式会社）が過去の出願（特願２００３−３４９０６８、特願２００１−１３９４２０等）に係る各種コンタクトプローブが極めて好適である。
【００３６】
この図２に示す電気的特性装置２０で、メモリチップ２ｂ及びプロセッサチップ２ａにより構成されるマイクロコンピュータの電気的特性をその構成をする前に測定するときは、次のように行う。
上部材２２のプッシャー３２の下面にメモリチップ２ｂ（図１参照）をあてがい、更にそのメモリチップ２ｂの下面に半導体素子間接続ソケット２４の受け部３８をあてがい、このソケット２４の受け部４０にプロセッサチップ２ａの電極８、８、・・・のある側の面をあてがい、更に、そのプロセッサチップ２ａの電極６、６、・・・のある側の面に半導体素子装着ソケット２６の受け部４４をあてがう。
【００３７】
そして、上部材２２の上記レバー３４、３４を回動させて先端の係合爪３６、３６を半導体素子装着ソケット２６に係合させ、その状態でつまみ３０を回動させる。すると、プッシャー３２で、メモリチップ２ｂを半導体素子間接続ソケット２４へ、プロセッサチップ２ａをこの半導体素子間接続ソケット２４及び半導体素子装着ソケット２６に弾圧する状態になる。
【００３８】
その状態では、メモリチップ２ｂとプロセッサチップ２ａの対応する電極１０・８、１０・８、・・・同士が半導体素子間接続ソケット２４の弾性導電子（電極間接続手段）４２、４２、・・・により電気的に接続され、そして、プロセッサチップ２ａの下側の電極６、６、・・・が半導体素子装着ソケット２６の弾性導電子４６、４６、・・・を介して測定回路（テスター回路）２８に電気的に接続された状態になる。
従って、測定回路（テスター回路）２８からプロセッサチップ２ａへ電源電圧を供給し、更に測定に必要な各種入力信号を印加し、そして、各種出力信号を検出し、測定を行うことができる。
【実施例２】
【００３９】
図３〜図５は本発明の第２の実施例（：実施例２）の電気的特性測定装置を示すもので、図３は電気的特性測定装置の要部を示す縦断面図、図４は半導体素子間接続ソケットの拡大断面図、図５は半導体素子間接続ソケットの一部（略４分の１）を示す平面図である。
尚、本電気的特性測定装置による電気的特性測定の対象となるのは、一つのマイクロコンピュータ４を構成するメモリチップ２ｂ及びプロセッサチップ２ａであり、図１に示すものと全く同じものであるので、別途図示することはせず、本実施例（：実施例２）の説明はその図１も参照しながら行う。
【００４０】
本実施例の電気的特性測定装置５０は、図２に示した第１の実施例の電気的特性測定装置２０とは、基本的には、半導体素子間接続ソケットが配線基板（例えばフレキシブル配線基板）５２からなり、メモリチップ２ｂ及びプロセッサチップ２ａとの接続点をその配線基板５２の配線膜５４、５４、・・・により電気的に外部に導出できるようになっている点で異なる。しかし、それ以外の点では概ね共通する。
【００４１】
５６は上部材で、つまみ５８をまわすことにより、プッシャー６０で後述するメモリチップ２ｂを押す状態にしたり、戻したりすることができる。
６２、６２は上部材５６の両則部に回動自在に設けられたレバーで、その回動端に係合爪６４、６４が設けられている。
係合爪６４、６４は、上部材５６、メモリチップ２ｂ、配線基板からなる半導体素子間接続ソケット５２、プロセッサチップ２ａ及び半導体素子装着ソケット６６を重ねてメモリチップ２ｂ及びプロセッサチップ２ａを電気的に接続をして実質的にマイクロコンピュータを構成した状態を保つための半導体素子装着ソケット６６に係合するものである。
【００４２】
半導体素子間接続ソケット５２は、絶縁層フィルム（絶縁層）７０、７０の一方の表面に配線膜５４、５４、・・・を形成してなる。７２、７２、・・・はその半導体素子間接続ソケット５２に形成された弾性導電子収納孔で、各弾性導電子７４、７４、・・・が収納されている。この弾性導電子７４、７４、・・・は配線基板からなる半導体素子間接続ソケット５２にそれを貫通するように弾性導電子収納孔７２、７２、・・・に収納されてメモリチップ２ｂの下面の電極１０、１０、・・・の頂面と上端にて弾接し、プロセッサチップ２ａの上側の電極８、８、・・・の頂面と下端にて弾接してその電極１０、１０、・・・と電極８、８、・・・との間を電気的に接続する。
【００４３】
半導体素子間接続ソケット５２は、配線基板からなり、表面の配線膜５４、５４、・・・は上記電極１０、１０、・・・と電極８、８、・・・との間の電気的接続点を配線基板周辺部の各端子８０、８０、・・・へ電気的に導くことができるようにパターニングされている。そして、各端子８０、８０、・・・は図示しない測定回路（テスター回路）に配線により接続される。
上記半導体素子装着ソケット６６には、プロセッサチップ２ａが装着され、プロセッサチップ２ａの下面の電極６、６、・・・を弾性導電子８４、８４、・・・にて下方へ電気的に導出する。
この半導体素子装着ソケット６６の弾性導電子８４、８４、・・・は図示しない配線により図示しない測定回路（テスター回路）に電気的に接続される。
【００４４】
この図３〜図５に示す電気的特性装置５０で、メモリチップ２ｂ及びプロセッサチップ２ａにより構成されるマイクロコンピュータ４の電気的特性をその構成をする前に測定するときは、次のように行う。
上部材５６のプッシャー６０の下面にメモリチップ２ｂ（図１参照）をあてがい、更にそのメモリチップ２ｂの下面に半導体素子間接続ソケット５２の上面を位置合わせしてあてがい、このソケット２４の下面にプロセッサチップ２ａの電極８、８、・・・のある側の面にあてがい、更に、そのプロセッサチップ２ａの電極６、６、・・・のある側の面に半導体素子装着ソケット６６をあてがう。そして、上部材２２の上記レバー６２、６２を回動させて先端の係合爪６４、６４を半導体素子装着ソケット６６に係合させ、その状態でつまみ５８を回動させる。すると、プッシャー６０で、メモリチップ２ｂを半導体素子間接続ソケット５２へ、プロセッサチップ２ａをこの半導体素子間接続ソケット５２及び半導体素子装着ソケット６６に弾圧する状態になる。
【００４５】
その状態では、メモリチップ２ｂとプロセッサチップ２ａの対応する電極１０・８、１０・８、・・・同士が半導体素子間接続ソケット５２の弾性導電子（電極間接続手段）７４、７４、・・・により電気的に接続され、そして、プロセッサチップ２ａの下側の電極６、６、・・・が半導体素子装着ソケット６６の弾性導電子８４、８４、・・・を介して測定回路２８に電気的に接続された状態になる。
従って、測定回路からプロセッサチップ２ａへ電源電圧を供給し、更に測定に必要な各種入力信号を印加し、そして、各種出力信号を検出し、測定を行うことができる。
【００４６】
この第２の実施例５０によれば、それのみならず、更に、メモリチップ２ｂの電極１０、１０、・・・とプロセッサチップ２ａの電極８、８、・・・との接続点の電位が半導体素子間接続ソケット５２の各電極８０、８０、・・・に取り出され、延いては、図示しない測定回路（テスター回路）に接続され、その状態で測定、即ち、電極８、８、・・・と電極１０、１０、・・・との間の電位を信号として取り込む状態で測定できる。
依って、マイクロコンピュータとしての不良、性能不足等の測定結果が得られた場合におけるより詳細な分析ができ、例えば、その不良、性能不足等の原因がメモリチップ２ｂとプロセッサチップ２ａのいずれにあるかもチェックできる。
【産業上の利用可能性】
【００４７】
本発明は、複数の半導体素子、例えばプロセッサチップと例えばメモリチップを上下に近接して配置することにより構成される電子装置、例えばマイクロコンピュータの電気的特性をその電子装置を構成する前に測定する電気的特性測定方法と、その実施に用いる電気的特性装置と、それを構成する半導体素子間接続ソケットに広く利用可能性がある。
【符号の説明】
【００４８】
２ａ、２ｂ・・・半導体素子（プロセッサチップ、メモリチップ）
６、８、１０・・・半導体素子の電極、２０・・・電気的特性測定装置、
２４・・・半導体素子間接続ソケット、２６・・・半導体素子装着ソケット、
２８・・・測定回路（テスター回路）、４２、４６・・・弾性導電子、
５０・・・電気的特性測定装置、
５２・・・半導体素子間接続ソケット（配線基板）、
５４・・・配線膜（導出手段）、６６・・・半導体素子装着ソケット、
７４・・・弾性導電子（電極間接続手段）、
８０・・・半導体素子間接続ソケット５２を成す配線基板周辺部の端子。
【特許請求の範囲】
【請求項１】
両面に複数の電極を有する一つの半導体素子（以下、「第１の半導体素子」という。）とその半導体素子の一方の面の電極と電気的に接続される複数の電極を有する別の半導体素子（以下、「第２の半導体素子」という。）とを上下に近接して配置するように組み合わせて構成され、第１の半導体素子の第２の半導体素子と反対側の面の電極を以て外部に対する電極とされる電子装置の特性を当該複数の半導体素子を組み合わせる前に測定する電気的特性測定方法において、
一方の側にて第２の半導体素子の上記複数の電極が設けられた側を受け、他方の側にて第１の半導体素子の第２の半導体素子側の側を受け、第１と第２の半導体素子の互いに対応する電極間同士を接続する複数の電極間接続手段を有する半導体素子間接続ソケットを少なくとも用い、
上記半導体素子間接続ソケットの両側にて第１及び第２の半導体素子を受け、上記電極間接続手段により両半導体素子の電極の互いに対応するもの同士を電気的に接続した状態にして第１及び第２の半導体素子からなる電子装置の電気的特性の測定を行う
ことを特徴とする電気的特性測定方法。
【請求項２】
両面に複数の電極を有する第１の半導体素子とその半導体素子の一方の面の電極と電気的に接続される複数の電極を有する第２の半導体素子とを上下に近接して配置するように組み合わせて構成され、第１の半導体素子の反第２の半導体素子側の電極を以て外部に対する電極とされる電子装置の特性を当該複数の半導体素子を組み合わせる前に測定する電気的特性測定装置であって、
一方の側に第２の半導体素子の複数の電極が設けられた側を受け、他方の側に第１の半導体素子の第２の半導体素子側を受け、第１と第２の半導体素子の互いに対応する電極間同士を接続する複数の電極間接続手段を有する半導体素子間接続ソケットと、
第１の半導体素子の第２の半導体素子の電極と接続される電極と形成された側を受け、この面の電極を電気的に外部に導出する複数の電極導出手段を有する半導体素子装着ソケットと、
を少なくとも有し、
上記半導体素子装着ソケットを通じて測定用回路を第１と第２の半導体素子に電気的に接続するようにされてなる
ことを特徴とする電気的特性測定装置。
【請求項３】
請求項２の電気的特性測定装置を構成する半導体素子間接続ソケットであって、
一方の側にて第２の半導体素子の複数の電極が設けられた側を受け、他方の側にて第１の半導体素子の反第２の半導体素子側の電極を有する側を受け、
第１と第２の半導体素子の互いに対応する電極間同士を接続する複数の電極間接続手段を有する
ことを特徴とする半導体素子間接続ソケット。
【請求項４】
両面に複数の電極を有する第１の半導体素子とその半導体素子の一方の面の電極と電気的に接続される複数の電極を有する第２の半導体素子とを上下に近接して配置するように組み合わせて構成され、第１の半導体素子の反第２の半導体素子側の電極を以て外部に対する電極とされる電子装置の特性を当該複数の半導体素子を組み合わせる前に測定する電気的特性測定方法において、
一方の側にて第２の半導体素子の複数の電極が設けられた側を受け、他方の側にて第１の半導体素子の反第２の半導体素子の複数電極と接続される電極を有する側を受け、第１と第２の半導体素子の互いに対応する電極間同士を接続する複数の電極間接続手段を有し、更に、これ等各電極間接続手段を電気的に外部へ導出する配線を有する半導体素子間接続ソケットを少なくとも用い、
上記半導体素子間接続ソケットの両面に第１及び第２の半導体素子を受け、上記電極間接続手段により両半導体素子の電極の互いに対応するもの同士を電気的に接続し、更に、第１及び第２の半導体素子の互いに接続された各電極を電気的に外部に導出した状態にして第１及び第２の半導体素子からなる電子装置の電気的特性の測定を行う
ことを特徴とする電気的特性測定方法。
【請求項５】
両面に複数の電極を有する第１の半導体素子とその半導体素子の一方の面の電極と電気的に接続される複数の電極を有する第２の半導体素子とを上下に近接して配置するように組み合わせて構成され、第１の半導体素子の反第２の半導体素子側の電極を以て外部に対する電極とされる電子装置の特性を当該複数の半導体素子を組み合わせる前に測定する電気的特性測定装置であって、
一方の側にて第２の半導体素子の複数の電極が設けられた側を受け、他方の側にて第１の半導体素子の反第２の半導体素子の複数電極と接続される電極を有する側を受け、第１と第２の半導体素子の互いに対応する電極間同士を接続する複数の電極間接続手段を有し、更に、これ等各電極間接続手段の電位を電気的に外部へ導出する配線を有する半導体素子間接続ソケットと、
第１の半導体素子の第２の半導体素子の電極と接続される電極と形成された側を受け、この面の電極を電気的に外部に導出する複数の電極導出手段を有する半導体素子装着ソケットと、
を少なくとも有し、
上記半導体素子装着ソケットを通じて測定用回路を第１と第２の半導体素子に電気的に接続するようにされてなる
ことを特徴とする電気的特性測定装置。
【請求項６】
請求項５の半導体素子間接続ソケットは、電気的特性測定装置を構成する半導体素子間接続ソケットであって、
一方の側にて第２の半導体素子の複数の電極が設けられた側を受け、他方の側にて第１の半導体素子の第２の半導体素子の複数電極と接続される電極を有する側を受け、第１と第２の半導体素子の互いに対応する電極間同士を接続する複数の電極間接続手段を有し、更に、これ等各電極間接続手段の電位を電気的に外部へ導出する導出手段を有する
ことを特徴とする半導体素子間接続ソケット。
【請求項７】
配線基板を母体とし、
前記複数の電極間接続手段がそれぞれ上記配線基板を貫通する孔内に収納された弾性導電子により構成され、
前記導出手段が配線基板に設けられた配線からなる
ことを特徴とする請求項３又は６に記載の半導体素子間接続ソケット。
【請求項１】
両面に複数の電極を有する一つの半導体素子（以下、「第１の半導体素子」という。）とその半導体素子の一方の面の電極と電気的に接続される複数の電極を有する別の半導体素子（以下、「第２の半導体素子」という。）とを上下に近接して配置するように組み合わせて構成され、第１の半導体素子の第２の半導体素子と反対側の面の電極を以て外部に対する電極とされる電子装置の特性を当該複数の半導体素子を組み合わせる前に測定する電気的特性測定方法において、
一方の側にて第２の半導体素子の上記複数の電極が設けられた側を受け、他方の側にて第１の半導体素子の第２の半導体素子側の側を受け、第１と第２の半導体素子の互いに対応する電極間同士を接続する複数の電極間接続手段を有する半導体素子間接続ソケットを少なくとも用い、
上記半導体素子間接続ソケットの両側にて第１及び第２の半導体素子を受け、上記電極間接続手段により両半導体素子の電極の互いに対応するもの同士を電気的に接続した状態にして第１及び第２の半導体素子からなる電子装置の電気的特性の測定を行う
ことを特徴とする電気的特性測定方法。
【請求項２】
両面に複数の電極を有する第１の半導体素子とその半導体素子の一方の面の電極と電気的に接続される複数の電極を有する第２の半導体素子とを上下に近接して配置するように組み合わせて構成され、第１の半導体素子の反第２の半導体素子側の電極を以て外部に対する電極とされる電子装置の特性を当該複数の半導体素子を組み合わせる前に測定する電気的特性測定装置であって、
一方の側に第２の半導体素子の複数の電極が設けられた側を受け、他方の側に第１の半導体素子の第２の半導体素子側を受け、第１と第２の半導体素子の互いに対応する電極間同士を接続する複数の電極間接続手段を有する半導体素子間接続ソケットと、
第１の半導体素子の第２の半導体素子の電極と接続される電極と形成された側を受け、この面の電極を電気的に外部に導出する複数の電極導出手段を有する半導体素子装着ソケットと、
を少なくとも有し、
上記半導体素子装着ソケットを通じて測定用回路を第１と第２の半導体素子に電気的に接続するようにされてなる
ことを特徴とする電気的特性測定装置。
【請求項３】
請求項２の電気的特性測定装置を構成する半導体素子間接続ソケットであって、
一方の側にて第２の半導体素子の複数の電極が設けられた側を受け、他方の側にて第１の半導体素子の反第２の半導体素子側の電極を有する側を受け、
第１と第２の半導体素子の互いに対応する電極間同士を接続する複数の電極間接続手段を有する
ことを特徴とする半導体素子間接続ソケット。
【請求項４】
両面に複数の電極を有する第１の半導体素子とその半導体素子の一方の面の電極と電気的に接続される複数の電極を有する第２の半導体素子とを上下に近接して配置するように組み合わせて構成され、第１の半導体素子の反第２の半導体素子側の電極を以て外部に対する電極とされる電子装置の特性を当該複数の半導体素子を組み合わせる前に測定する電気的特性測定方法において、
一方の側にて第２の半導体素子の複数の電極が設けられた側を受け、他方の側にて第１の半導体素子の反第２の半導体素子の複数電極と接続される電極を有する側を受け、第１と第２の半導体素子の互いに対応する電極間同士を接続する複数の電極間接続手段を有し、更に、これ等各電極間接続手段を電気的に外部へ導出する配線を有する半導体素子間接続ソケットを少なくとも用い、
上記半導体素子間接続ソケットの両面に第１及び第２の半導体素子を受け、上記電極間接続手段により両半導体素子の電極の互いに対応するもの同士を電気的に接続し、更に、第１及び第２の半導体素子の互いに接続された各電極を電気的に外部に導出した状態にして第１及び第２の半導体素子からなる電子装置の電気的特性の測定を行う
ことを特徴とする電気的特性測定方法。
【請求項５】
両面に複数の電極を有する第１の半導体素子とその半導体素子の一方の面の電極と電気的に接続される複数の電極を有する第２の半導体素子とを上下に近接して配置するように組み合わせて構成され、第１の半導体素子の反第２の半導体素子側の電極を以て外部に対する電極とされる電子装置の特性を当該複数の半導体素子を組み合わせる前に測定する電気的特性測定装置であって、
一方の側にて第２の半導体素子の複数の電極が設けられた側を受け、他方の側にて第１の半導体素子の反第２の半導体素子の複数電極と接続される電極を有する側を受け、第１と第２の半導体素子の互いに対応する電極間同士を接続する複数の電極間接続手段を有し、更に、これ等各電極間接続手段の電位を電気的に外部へ導出する配線を有する半導体素子間接続ソケットと、
第１の半導体素子の第２の半導体素子の電極と接続される電極と形成された側を受け、この面の電極を電気的に外部に導出する複数の電極導出手段を有する半導体素子装着ソケットと、
を少なくとも有し、
上記半導体素子装着ソケットを通じて測定用回路を第１と第２の半導体素子に電気的に接続するようにされてなる
ことを特徴とする電気的特性測定装置。
【請求項６】
請求項５の半導体素子間接続ソケットは、電気的特性測定装置を構成する半導体素子間接続ソケットであって、
一方の側にて第２の半導体素子の複数の電極が設けられた側を受け、他方の側にて第１の半導体素子の第２の半導体素子の複数電極と接続される電極を有する側を受け、第１と第２の半導体素子の互いに対応する電極間同士を接続する複数の電極間接続手段を有し、更に、これ等各電極間接続手段の電位を電気的に外部へ導出する導出手段を有する
ことを特徴とする半導体素子間接続ソケット。
【請求項７】
配線基板を母体とし、
前記複数の電極間接続手段がそれぞれ上記配線基板を貫通する孔内に収納された弾性導電子により構成され、
前記導出手段が配線基板に設けられた配線からなる
ことを特徴とする請求項３又は６に記載の半導体素子間接続ソケット。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１１−２２６９９６（Ｐ２０１１−２２６９９６Ａ）
【公開日】平成２３年１１月１０日（２０１１．１１．１０）
【国際特許分類】
【出願番号】特願２０１０−９８９９９（Ｐ２０１０−９８９９９）
【出願日】平成２２年４月２２日（２０１０．４．２２）
【出願人】（５９５０４１２８０）東洋電子技研株式会社 (7)
【Ｆターム（参考）】
【公開日】平成２３年１１月１０日（２０１１．１１．１０）
【国際特許分類】
【出願日】平成２２年４月２２日（２０１０．４．２２）
【出願人】（５９５０４１２８０）東洋電子技研株式会社 (7)
【Ｆターム（参考）】
[ Back to top ]