電源検出回路及び電源検出回路を備える電源回路
【課題】本発明は、多相電源の異常を検出することができる電源検出回路及び該電源検出回路を備えた電源回路を提供する。
【解決手段】本発明に係る電源回路は、パルス幅変調コントローラと、複数の相回路及び電源検出回路と、を備え、各々の前記相回路は電源信号出力端がそれぞれ形成され、前記電源検出回路は、前記電源信号出力端が正常に動作するかどうかを検出するために用いられ、且つ検出された状況に基づいて電源回路を停止するかどうかを判断する。
【解決手段】本発明に係る電源回路は、パルス幅変調コントローラと、複数の相回路及び電源検出回路と、を備え、各々の前記相回路は電源信号出力端がそれぞれ形成され、前記電源検出回路は、前記電源信号出力端が正常に動作するかどうかを検出するために用いられ、且つ検出された状況に基づいて電源回路を停止するかどうかを判断する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源検出回路及び電源検出回路を備える電源回路に関するものである。
【背景技術】
【０００２】
従来のコンピュータのマザーボードの電源回路は、安定した電圧及び比較的大きな電流を出力し、電源回路の温度を下げるために、一般的には、多相降圧変換回路を採用する。該多相降圧変換回路が動作する際、その中の多相電源は、所定の順序に基づいて交互に動作を切り替える。しかし、このような電源回路において、一相又は一相以上の電源の異常が発生すると、他相の電源が正常に動作する際、一般的には、電源の異常を検出することができない。そのため、異常が発生した一相又は一相以上の電源が負うワークロードは、正常に動作する電源に分担される。従って、正常に動作する他の相の電源のワークロードを増加させ、多相電源の使用寿命を低減させ、さらには多相電源を損傷させる恐れがある。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
前記課題を解決するために、本発明は、多相電源の異常を検出することができる電源検出回路及び該電源検出回路を備えた電源回路を提供することを目的とする。
【課題を解決するための手段】
【０００４】
本発明に係る電源検出回路は、２つのイネーブルピンを含むパルス幅変調コントローラ及び電源信号出力端がそれぞれ形成される複数の相回路を備える電源回路に使用され、第三トランジスタをそれぞれ有する、前記相回路と同数の検出回路と、第一トランジスタ及び第二トランジスタと、を備え、前記検出回路の出力端は、相応する電源信号出力端にそれぞれ接続され、前記検出回路は、前記第三トランジスタを介して、前記第一トランジスタのゲート電極と接続され、前記第一トランジスタは、そのゲート電極が抵抗を介して電源に接続され、そのソース電極が接地され、そのドレイン電極が１つのイネーブルピンに接続され、且つ抵抗を介して前記電源に接続され、前記第二トランジスタは、そのゲート電極が前記第一トランジスタのゲート電極に接続され、そのソース電極が接地され、そのドレイン電極が他のイネーブルピンに接続され、且つ抵抗を介して前記電源に接続され、全ての前記電源信号出力端がパネル信号を出力すると、全ての前記第三トランジスタはオンになり、前記第一トランジスタ及び前記第二トランジスタはオフになり、前記第一トランジスタ及び前記第二トランジスタのドレイン電極は、２つのイネーブルピンに高電位の電圧をそれぞれ出力する。これにより、前記パルス幅変調コントローラを起動させ、少なくとも１つの前記電源信号出力端がパネル信号を出力しないと、少なくとも１つの前記第三トランジスタはオフになり、前記第一トランジスタ及び前記第二トランジスタはオンになり、前記第一トランジスタ及び前記第二トランジスタのドレイン電極は、２つのイネーブルピンに低電位の電圧をそれぞれ出力して、前記パルス幅変調コントローラを停止させる
【０００５】
また、本発明に係る電源回路は、パルス幅変調コントローラと、複数の相回路及び電源検出回路と、を備え、各々の前記相回路は電源信号出力端がそれぞれ形成され、前記電源検出回路は、前記電源信号出力端が正常に動作するかどうかを検出するために用いられ、且つ検出された状況に基づいて電源回路を停止するかどうかを判断する。
【発明の効果】
【０００６】
従来の技術と比べて、本発明に係る本発明の電源回路は、前記電源検出回路によって前記電源回路を検出し、前記電源回路のいずれか一相の電源の異常が発生すると、速やかに前記電源回路をオフにする。従って、正常に動作する他相電源及び他の部品を損傷することを防止することができる。
【図面の簡単な説明】
【０００７】
【図１】本発明の実施形態に係る電源回路の回路図である。
【図２】図１に示す電源回路の電源検出回路の回路図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照して、本発明の実施形態について説明する。
【０００９】
図１を参照すると、本発明の実施形態に係る電源回路１００は、パルス幅変調（ＰＷＭ）コントローラ１１と、複数の相回路１２及び電源検出回路１３と、を備える。本実施形態において、前記電源回路１００は三相電源回路であり、３つの相回路１２を備える。前記パルス幅変調コントローラ１１は、２つのイネーブルピンＰ１、Ｐ２及び３つの制御ピンＰ３、Ｐ４、Ｐ５を備える。
【００１０】
各々の前記相回路１２は、電圧入力端Ｖｉｎと、電圧出力端Ｖｏｕｔと、ドライブコントローラ１２１と、第一電界効果トランジスタ（金属酸化膜半導体電界効果トランジスタ、ＭＯＳＦＥＴ）Ｑ１と、第二電界効果トランジスタＱ２と、インダクタＬ及び第一コンデンサＣ１と、を備える。前記電圧入力端Ｖｉｎは電源に接続され、前記電源回路１００に電力を提供する。各々の前記ドライブコントローラ１２１は、前記制御ピンＰ３、Ｐ４、Ｐ５にそれぞれ接続され、且つ前記第一電界効果トランジスタＱ１及び第二電界効果トランジスタＱ２のゲート電極にそれぞれ接続される。これにより、各々の前記ドライブコントローラ１２１は、前記パルス幅変調コントローラ１１から出力された制御信号を受信し、ローパス駆動信号及びハイパス駆動信号を前記第一電界効果トランジスタＱ１及び前記第二電界効果トランジスタＱ２にそれぞれ提供する。これにより、前記第一電界効果トランジスタＱ１及び前記第二電界効果トランジスタＱ２のオン又はオフを制御する。また、前記第一電界効果トランジスタＱ１のソース電極は接地され、前記第一電界効果トランジスタＱ１のドレイン電極は、前記第二電界効果トランジスタＱ２のソース電極に接続されて、Ａ、Ｂ、Ｃの三相の電源信号出力端をそれぞれ形成する。前記第二電界効果トランジスタＱ２のドレイン電極は、前記電圧入力端Ｖｉｎに接続される。前記インダクタタＬの一端は前記第二電界効果トランジスタＱ２のソース電極に接続され、前記インダクタＬの他端は前記第一コンデンサＣ１を介して接地される。前記電圧出力端Ｖｏｕｔは、直列の前記インダクタＬ及び第一コンデンサＣ１の間に接続される。
【００１１】
前記電源検出回路１３は、前記Ａ、Ｂ、Ｃの三相の電源信号出力端及び前記２つのイネーブルピンＰ１、Ｐ２に接続され、Ａ、Ｂ、Ｃの三相の電源が正常に動作するかどうかを検出するために用いられ、且つ、Ａ、Ｂ、Ｃの三相の電源のいずれか一相の異常が発生した場合、ユーザーに警告し、且つ前記パルス幅変調コントローラ１１及び前記電源回路１００をオフする。
【００１２】
図２を併せて参照すると、前記電源検出回路１３は、検出回路１３ａ、１３ｂ、１３ｃと第一トランジスタＱ３と、第二トランジスタＱ４及び第一ダイオードＤ１と、を備える。前記検出回路１３ａは、Ａ相電源が正常に動作するかどうかを検出するために用いられ、積分回路１３１と、ブリーダ回路１３２及び第三トランジスタＱ５と、を備える。前記積分回路１３１は第一抵抗Ｒ１及び第二コンデンサＣ２を備え、前記第一抵抗Ｒ１の一端は前記積分回路１３１の入力端として、前記Ａ相電源の信号出力端に接続され、前記第一抵抗Ｒ１の他端は前記第二コンデンサＣ２を介して接地される。前記ブリーダ回路１３２は、第二抵抗Ｒ２及び第三抵抗Ｒ３を備え、前記第二抵抗Ｒ２の一端は、直列の前記第一抵抗Ｒ１及び前記第二コンデンサＣ２の間に接続され、前記第二抵抗Ｒ２の他端は前記第三抵抗Ｒ３を介して接地される。前記第三トランジスタＱ５のゲート電極は、前記第二抵抗Ｒ２及び前記第三抵抗Ｒ３の間に接続され、前記第三トランジスタＱ５のドレイン電極は前記第一トランジスタＱ３のゲート電極に接続される。
【００１３】
前記検出回路１３ａは、第二ダイオードＤ２をさらに備え、前記第二ダイオードＤ２は、前記積分回路１３１及び前記Ａ相電源の信号出力端の間に接続され、前記第二コンデンサＣ２が前記Ａ相電源の信号出力端に放電することを防止する。具体的には、前記第二ダイオードＤ２の陽極は前記Ａ相電源の信号出力端に接続され、前記第二ダイオードＤ２の陰極は前記積分回路１３１の入力端に接続される。
【００１４】
前記検出回路１３ｂ及び１３ｃは、前記検出回路１３ａと同じであり、前記検出回路１３ｂの入力端はＢ相電源の信号出力端に接続される。また、第四トランジスタＱ６のドレイン電極は前記第三トランジスタＱ５のソース電極に接続され、前記検出回路１３ｃの入力端はＣ相電源の信号出力端に接続される。第五トランジスタＱ７のドレイン電極は、前記第四トランジスタＱ６のソース電極に接続され、第五トランジスタＱ７のソース電極は、接地される。
【００１５】
前記第一トランジスタＱ３及び前記第二トランジスタＱ４は、電界効果トランジスタである。前記第一トランジスタＱ３のゲート電極は前記第三トランジスタＱ５のドレイン電極に接続され、前記第一トランジスタＱ３のソース電極は接地され、前記第一トランジスタＱ３のドレイン電極は前記第一ダイオードＤ１の陰極に接続される。前記第一トランジスタＱ３のドレイン電極は、前記パルス幅変調コントローラ１１の前記イネーブルピンＰ２に接続される。前記第一ダイオードＤ１の陽極は第五抵抗Ｒ５を介して電源Ｖｃｃに接続される。前記第二トランジスタＱ４のゲート電極は前記第一トランジスタＱ３のゲート電極に接続され、前記第二トランジスタＱ４のソース電極は接地され、前記第二トランジスタＱ４のドレイン電極は第六抵抗Ｒ６を介して前記電源Ｖｃｃに接続される。前記第二トランジスタＱ４のドレイン電極は前記パルス幅変調コントローラ１１の前記イネーブルピンＰ１に接続される。
【００１６】
前記Ａ、Ｂ、Ｃの三相の電源が正常に動作する際、前記Ａ、Ｂ、Ｃの三相の電源信号出力端から出力されたデジタルパネル信号は、各々の前記積分回路１３１のデジタル・アナログ変換及び前記ブリーダ回路１３２の分圧によって、前記第三トランジスタＱ５、前記第四トランジスタＱ６及び前記第五トランジスタＱ７にそれぞれ送信される。従って、前記第三トランジスタＱ５、前記第四トランジスタＱ６及び前記第五トランジスタＱ７はオンになり、前記第一トランジスタＱ３及び前記第二トランジスタＱ４はオフになる。このように、前記パルス幅変調コントローラ１１の前記イネーブルピンＰ１、Ｐ２は、前記第六抵抗Ｒ６及び前記第五抵抗Ｒ５を介してそれぞれ前記電源Ｖｃｃに接続され、高電位の電圧を出力する。従って、前記パルス幅変調コントローラ１１は起動し、前記制御ピンＰ３、Ｐ４、Ｐ５を介して制御信号を出力する。これにより、前記Ａ、Ｂ、Ｃの三相の電源は正常に動作する。また、この時、前記第一ダイオードＤ１は発光しない。
【００１７】
前記Ａ、Ｂ、Ｃの三相の電源のいずれか一相の異常が発生する（例えば、前記Ａ相電源）と、前記第三トランジスタＱ５はオフになり、前記第四トランジスタＱ６及び前記第五トランジスタＱ７はオンになる。従って、前記第一トランジスタＱ３及び前記第二トランジスタＱ４は、第四抵抗Ｒ４を介して前記電源Ｖｃｃによってオンされる。この時、前記第一トランジスタＱ３及び前記第二トランジスタＱ４のドレイン電極は低電位になり、前記パルス幅変調コントローラ１１の前記イネーブルピンＰ１、Ｐ２は、前記第一トランジスタＱ３及び前記第二トランジスタＱ４のドレイン電極にそれぞれ接続されるため、低電位になる。このようにして、前記パルス幅変調コントローラ１１は動作を停止し、且つ前記Ａ、Ｂ、Ｃの三相の電源を制御して動作を停止させる。これにより、前記電源回路１００を保護し、正常に動作する他相電源及び他の部品を損壊することを防止することができる。また、前記第一ダイオードＤ１の陰極は、前記第一トランジスタＱ３のドレイン電極に接続されるため低電位になる。従って、前記第一ダイオードＤ１はオンになり、且つ前記Ａ、Ｂ、Ｃの三相の電源の中の少なくとも一相の異常が発生した際、ユーザーに警告するために発光する。
【００１８】
前記電源検出回路１３は、第三ダイオードＤ３をさらに備える。前記第三ダイオードＤ３は前記第一トランジスタＱ３及び前記電源Ｖｃｃの間に設置され、前記第二コンデンサＣ２が前記Ａ、Ｂ、Ｃの三相の電源信号出力端に放電することを防止するために用いられる。具体的には、前記第三ダイオードＤ３の陽極は、第七抵抗Ｒ７を介して前記電源Ｖｃｃに接続され、前記第三ダイオードＤ３の陰極は、前記第一トランジスタＱ３のドレイン電極に接続する。
【００１９】
本発明の電源回路１００は、前記電源検出回路１３によって前記電源回路１００を検出し、前記電源回路１００のいずれか一相の電源の異常が発生すると、速やかに前記電源回路１００をオフにする。従って、正常に動作する他相電源及び他の部品を損傷することを防止することができ、且つ前記第一ダイオードＤ１によって、ユーザーに前記電源回路１００の異常が発生したことを警告することができる。
【符号の説明】
【００２０】
１００ 電源回路
１１ パルス幅変調コントローラ
１２ 相回路
１３ 電源検出回路
１３ａ、１３ｂ、１３ｃ 検出回路
Ｑ５ 第三トランジスタ
Ｑ６ 第四トランジスタ
Ｑ７ 第五トランジスタ
１３１ 積分回路
１３２ ブリーダ回路
１２１ ドライブコントローラ
Ｑ１ 第一電界効果トランジスタ
Ｑ２ 第二電界効果トランジスタ
Ｖｉｎ 電圧入力端
Ｖｏｕｔ 電圧出力端
Ｌ インダクタ
Ｃ１ 第一コンデンサ
Ｃ２ 第二コンデンサ
Ｐ１、Ｐ２ イネーブルピン
Ｐ３、Ｐ４、Ｐ５ 制御ピン
Ｄ１ 第一ダイオード
Ｄ２ 第二ダイオード
Ｄ３ 第三ダイオード
Ｑ３ 第一トランジスタ
Ｑ４ 第二トランジスタ
Ｒ１ 第一抵抗
Ｒ２ 第二抵抗
Ｒ３ 第三抵抗
Ｒ４ 第四抵抗
Ｒ５ 第五抵抗
Ｒ６ 第六抵抗
Ｒ７ 第七抵抗
Ｖｃｃ 電源
【技術分野】
【０００１】
本発明は、電源検出回路及び電源検出回路を備える電源回路に関するものである。
【背景技術】
【０００２】
従来のコンピュータのマザーボードの電源回路は、安定した電圧及び比較的大きな電流を出力し、電源回路の温度を下げるために、一般的には、多相降圧変換回路を採用する。該多相降圧変換回路が動作する際、その中の多相電源は、所定の順序に基づいて交互に動作を切り替える。しかし、このような電源回路において、一相又は一相以上の電源の異常が発生すると、他相の電源が正常に動作する際、一般的には、電源の異常を検出することができない。そのため、異常が発生した一相又は一相以上の電源が負うワークロードは、正常に動作する電源に分担される。従って、正常に動作する他の相の電源のワークロードを増加させ、多相電源の使用寿命を低減させ、さらには多相電源を損傷させる恐れがある。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
前記課題を解決するために、本発明は、多相電源の異常を検出することができる電源検出回路及び該電源検出回路を備えた電源回路を提供することを目的とする。
【課題を解決するための手段】
【０００４】
本発明に係る電源検出回路は、２つのイネーブルピンを含むパルス幅変調コントローラ及び電源信号出力端がそれぞれ形成される複数の相回路を備える電源回路に使用され、第三トランジスタをそれぞれ有する、前記相回路と同数の検出回路と、第一トランジスタ及び第二トランジスタと、を備え、前記検出回路の出力端は、相応する電源信号出力端にそれぞれ接続され、前記検出回路は、前記第三トランジスタを介して、前記第一トランジスタのゲート電極と接続され、前記第一トランジスタは、そのゲート電極が抵抗を介して電源に接続され、そのソース電極が接地され、そのドレイン電極が１つのイネーブルピンに接続され、且つ抵抗を介して前記電源に接続され、前記第二トランジスタは、そのゲート電極が前記第一トランジスタのゲート電極に接続され、そのソース電極が接地され、そのドレイン電極が他のイネーブルピンに接続され、且つ抵抗を介して前記電源に接続され、全ての前記電源信号出力端がパネル信号を出力すると、全ての前記第三トランジスタはオンになり、前記第一トランジスタ及び前記第二トランジスタはオフになり、前記第一トランジスタ及び前記第二トランジスタのドレイン電極は、２つのイネーブルピンに高電位の電圧をそれぞれ出力する。これにより、前記パルス幅変調コントローラを起動させ、少なくとも１つの前記電源信号出力端がパネル信号を出力しないと、少なくとも１つの前記第三トランジスタはオフになり、前記第一トランジスタ及び前記第二トランジスタはオンになり、前記第一トランジスタ及び前記第二トランジスタのドレイン電極は、２つのイネーブルピンに低電位の電圧をそれぞれ出力して、前記パルス幅変調コントローラを停止させる
【０００５】
また、本発明に係る電源回路は、パルス幅変調コントローラと、複数の相回路及び電源検出回路と、を備え、各々の前記相回路は電源信号出力端がそれぞれ形成され、前記電源検出回路は、前記電源信号出力端が正常に動作するかどうかを検出するために用いられ、且つ検出された状況に基づいて電源回路を停止するかどうかを判断する。
【発明の効果】
【０００６】
従来の技術と比べて、本発明に係る本発明の電源回路は、前記電源検出回路によって前記電源回路を検出し、前記電源回路のいずれか一相の電源の異常が発生すると、速やかに前記電源回路をオフにする。従って、正常に動作する他相電源及び他の部品を損傷することを防止することができる。
【図面の簡単な説明】
【０００７】
【図１】本発明の実施形態に係る電源回路の回路図である。
【図２】図１に示す電源回路の電源検出回路の回路図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照して、本発明の実施形態について説明する。
【０００９】
図１を参照すると、本発明の実施形態に係る電源回路１００は、パルス幅変調（ＰＷＭ）コントローラ１１と、複数の相回路１２及び電源検出回路１３と、を備える。本実施形態において、前記電源回路１００は三相電源回路であり、３つの相回路１２を備える。前記パルス幅変調コントローラ１１は、２つのイネーブルピンＰ１、Ｐ２及び３つの制御ピンＰ３、Ｐ４、Ｐ５を備える。
【００１０】
各々の前記相回路１２は、電圧入力端Ｖｉｎと、電圧出力端Ｖｏｕｔと、ドライブコントローラ１２１と、第一電界効果トランジスタ（金属酸化膜半導体電界効果トランジスタ、ＭＯＳＦＥＴ）Ｑ１と、第二電界効果トランジスタＱ２と、インダクタＬ及び第一コンデンサＣ１と、を備える。前記電圧入力端Ｖｉｎは電源に接続され、前記電源回路１００に電力を提供する。各々の前記ドライブコントローラ１２１は、前記制御ピンＰ３、Ｐ４、Ｐ５にそれぞれ接続され、且つ前記第一電界効果トランジスタＱ１及び第二電界効果トランジスタＱ２のゲート電極にそれぞれ接続される。これにより、各々の前記ドライブコントローラ１２１は、前記パルス幅変調コントローラ１１から出力された制御信号を受信し、ローパス駆動信号及びハイパス駆動信号を前記第一電界効果トランジスタＱ１及び前記第二電界効果トランジスタＱ２にそれぞれ提供する。これにより、前記第一電界効果トランジスタＱ１及び前記第二電界効果トランジスタＱ２のオン又はオフを制御する。また、前記第一電界効果トランジスタＱ１のソース電極は接地され、前記第一電界効果トランジスタＱ１のドレイン電極は、前記第二電界効果トランジスタＱ２のソース電極に接続されて、Ａ、Ｂ、Ｃの三相の電源信号出力端をそれぞれ形成する。前記第二電界効果トランジスタＱ２のドレイン電極は、前記電圧入力端Ｖｉｎに接続される。前記インダクタタＬの一端は前記第二電界効果トランジスタＱ２のソース電極に接続され、前記インダクタＬの他端は前記第一コンデンサＣ１を介して接地される。前記電圧出力端Ｖｏｕｔは、直列の前記インダクタＬ及び第一コンデンサＣ１の間に接続される。
【００１１】
前記電源検出回路１３は、前記Ａ、Ｂ、Ｃの三相の電源信号出力端及び前記２つのイネーブルピンＰ１、Ｐ２に接続され、Ａ、Ｂ、Ｃの三相の電源が正常に動作するかどうかを検出するために用いられ、且つ、Ａ、Ｂ、Ｃの三相の電源のいずれか一相の異常が発生した場合、ユーザーに警告し、且つ前記パルス幅変調コントローラ１１及び前記電源回路１００をオフする。
【００１２】
図２を併せて参照すると、前記電源検出回路１３は、検出回路１３ａ、１３ｂ、１３ｃと第一トランジスタＱ３と、第二トランジスタＱ４及び第一ダイオードＤ１と、を備える。前記検出回路１３ａは、Ａ相電源が正常に動作するかどうかを検出するために用いられ、積分回路１３１と、ブリーダ回路１３２及び第三トランジスタＱ５と、を備える。前記積分回路１３１は第一抵抗Ｒ１及び第二コンデンサＣ２を備え、前記第一抵抗Ｒ１の一端は前記積分回路１３１の入力端として、前記Ａ相電源の信号出力端に接続され、前記第一抵抗Ｒ１の他端は前記第二コンデンサＣ２を介して接地される。前記ブリーダ回路１３２は、第二抵抗Ｒ２及び第三抵抗Ｒ３を備え、前記第二抵抗Ｒ２の一端は、直列の前記第一抵抗Ｒ１及び前記第二コンデンサＣ２の間に接続され、前記第二抵抗Ｒ２の他端は前記第三抵抗Ｒ３を介して接地される。前記第三トランジスタＱ５のゲート電極は、前記第二抵抗Ｒ２及び前記第三抵抗Ｒ３の間に接続され、前記第三トランジスタＱ５のドレイン電極は前記第一トランジスタＱ３のゲート電極に接続される。
【００１３】
前記検出回路１３ａは、第二ダイオードＤ２をさらに備え、前記第二ダイオードＤ２は、前記積分回路１３１及び前記Ａ相電源の信号出力端の間に接続され、前記第二コンデンサＣ２が前記Ａ相電源の信号出力端に放電することを防止する。具体的には、前記第二ダイオードＤ２の陽極は前記Ａ相電源の信号出力端に接続され、前記第二ダイオードＤ２の陰極は前記積分回路１３１の入力端に接続される。
【００１４】
前記検出回路１３ｂ及び１３ｃは、前記検出回路１３ａと同じであり、前記検出回路１３ｂの入力端はＢ相電源の信号出力端に接続される。また、第四トランジスタＱ６のドレイン電極は前記第三トランジスタＱ５のソース電極に接続され、前記検出回路１３ｃの入力端はＣ相電源の信号出力端に接続される。第五トランジスタＱ７のドレイン電極は、前記第四トランジスタＱ６のソース電極に接続され、第五トランジスタＱ７のソース電極は、接地される。
【００１５】
前記第一トランジスタＱ３及び前記第二トランジスタＱ４は、電界効果トランジスタである。前記第一トランジスタＱ３のゲート電極は前記第三トランジスタＱ５のドレイン電極に接続され、前記第一トランジスタＱ３のソース電極は接地され、前記第一トランジスタＱ３のドレイン電極は前記第一ダイオードＤ１の陰極に接続される。前記第一トランジスタＱ３のドレイン電極は、前記パルス幅変調コントローラ１１の前記イネーブルピンＰ２に接続される。前記第一ダイオードＤ１の陽極は第五抵抗Ｒ５を介して電源Ｖｃｃに接続される。前記第二トランジスタＱ４のゲート電極は前記第一トランジスタＱ３のゲート電極に接続され、前記第二トランジスタＱ４のソース電極は接地され、前記第二トランジスタＱ４のドレイン電極は第六抵抗Ｒ６を介して前記電源Ｖｃｃに接続される。前記第二トランジスタＱ４のドレイン電極は前記パルス幅変調コントローラ１１の前記イネーブルピンＰ１に接続される。
【００１６】
前記Ａ、Ｂ、Ｃの三相の電源が正常に動作する際、前記Ａ、Ｂ、Ｃの三相の電源信号出力端から出力されたデジタルパネル信号は、各々の前記積分回路１３１のデジタル・アナログ変換及び前記ブリーダ回路１３２の分圧によって、前記第三トランジスタＱ５、前記第四トランジスタＱ６及び前記第五トランジスタＱ７にそれぞれ送信される。従って、前記第三トランジスタＱ５、前記第四トランジスタＱ６及び前記第五トランジスタＱ７はオンになり、前記第一トランジスタＱ３及び前記第二トランジスタＱ４はオフになる。このように、前記パルス幅変調コントローラ１１の前記イネーブルピンＰ１、Ｐ２は、前記第六抵抗Ｒ６及び前記第五抵抗Ｒ５を介してそれぞれ前記電源Ｖｃｃに接続され、高電位の電圧を出力する。従って、前記パルス幅変調コントローラ１１は起動し、前記制御ピンＰ３、Ｐ４、Ｐ５を介して制御信号を出力する。これにより、前記Ａ、Ｂ、Ｃの三相の電源は正常に動作する。また、この時、前記第一ダイオードＤ１は発光しない。
【００１７】
前記Ａ、Ｂ、Ｃの三相の電源のいずれか一相の異常が発生する（例えば、前記Ａ相電源）と、前記第三トランジスタＱ５はオフになり、前記第四トランジスタＱ６及び前記第五トランジスタＱ７はオンになる。従って、前記第一トランジスタＱ３及び前記第二トランジスタＱ４は、第四抵抗Ｒ４を介して前記電源Ｖｃｃによってオンされる。この時、前記第一トランジスタＱ３及び前記第二トランジスタＱ４のドレイン電極は低電位になり、前記パルス幅変調コントローラ１１の前記イネーブルピンＰ１、Ｐ２は、前記第一トランジスタＱ３及び前記第二トランジスタＱ４のドレイン電極にそれぞれ接続されるため、低電位になる。このようにして、前記パルス幅変調コントローラ１１は動作を停止し、且つ前記Ａ、Ｂ、Ｃの三相の電源を制御して動作を停止させる。これにより、前記電源回路１００を保護し、正常に動作する他相電源及び他の部品を損壊することを防止することができる。また、前記第一ダイオードＤ１の陰極は、前記第一トランジスタＱ３のドレイン電極に接続されるため低電位になる。従って、前記第一ダイオードＤ１はオンになり、且つ前記Ａ、Ｂ、Ｃの三相の電源の中の少なくとも一相の異常が発生した際、ユーザーに警告するために発光する。
【００１８】
前記電源検出回路１３は、第三ダイオードＤ３をさらに備える。前記第三ダイオードＤ３は前記第一トランジスタＱ３及び前記電源Ｖｃｃの間に設置され、前記第二コンデンサＣ２が前記Ａ、Ｂ、Ｃの三相の電源信号出力端に放電することを防止するために用いられる。具体的には、前記第三ダイオードＤ３の陽極は、第七抵抗Ｒ７を介して前記電源Ｖｃｃに接続され、前記第三ダイオードＤ３の陰極は、前記第一トランジスタＱ３のドレイン電極に接続する。
【００１９】
本発明の電源回路１００は、前記電源検出回路１３によって前記電源回路１００を検出し、前記電源回路１００のいずれか一相の電源の異常が発生すると、速やかに前記電源回路１００をオフにする。従って、正常に動作する他相電源及び他の部品を損傷することを防止することができ、且つ前記第一ダイオードＤ１によって、ユーザーに前記電源回路１００の異常が発生したことを警告することができる。
【符号の説明】
【００２０】
１００ 電源回路
１１ パルス幅変調コントローラ
１２ 相回路
１３ 電源検出回路
１３ａ、１３ｂ、１３ｃ 検出回路
Ｑ５ 第三トランジスタ
Ｑ６ 第四トランジスタ
Ｑ７ 第五トランジスタ
１３１ 積分回路
１３２ ブリーダ回路
１２１ ドライブコントローラ
Ｑ１ 第一電界効果トランジスタ
Ｑ２ 第二電界効果トランジスタ
Ｖｉｎ 電圧入力端
Ｖｏｕｔ 電圧出力端
Ｌ インダクタ
Ｃ１ 第一コンデンサ
Ｃ２ 第二コンデンサ
Ｐ１、Ｐ２ イネーブルピン
Ｐ３、Ｐ４、Ｐ５ 制御ピン
Ｄ１ 第一ダイオード
Ｄ２ 第二ダイオード
Ｄ３ 第三ダイオード
Ｑ３ 第一トランジスタ
Ｑ４ 第二トランジスタ
Ｒ１ 第一抵抗
Ｒ２ 第二抵抗
Ｒ３ 第三抵抗
Ｒ４ 第四抵抗
Ｒ５ 第五抵抗
Ｒ６ 第六抵抗
Ｒ７ 第七抵抗
Ｖｃｃ 電源
【特許請求の範囲】
【請求項１】
２つのイネーブルピンを含むパルス幅変調コントローラと、電源信号出力端がそれぞれ形成される複数の相回路とを備える電源回路に使用される電源検出回路において、
第三トランジスタをそれぞれ有する、前記相回路と同数の検出回路と、第一トランジスタ及び第二トランジスタと、を備え、
前記検出回路の出力端は、相応する電源信号出力端にそれぞれ接続され、
前記検出回路は、前記第三トランジスタを介して、前記第一トランジスタのゲート電極と接続され、前記第一トランジスタは、そのゲート電極が抵抗を介して電源に接続され、そのソース電極が接地され、そのドレイン電極が１つのイネーブルピンに接続され、且つ抵抗を介して前記電源に接続され、前記第二トランジスタは、そのゲート電極が前記第一トランジスタのゲート電極に接続され、そのソース電極が接地され、そのドレイン電極が他のイネーブルピンに接続され、且つ抵抗を介して前記電源に接続され、全ての前記電源信号出力端がパネル信号を出力すると、全ての前記第三トランジスタがオンになり、前記第一トランジスタ及び前記第二トランジスタはオフになり、前記第一トランジスタ及び前記第二トランジスタのドレイン電極は、２つのイネーブルピンに高電位の電圧をそれぞれ出力し、よって、前記パルス幅変調コントローラを起動させ、少なくとも１つの前記電源信号出力端がパネル信号を出力しないと、少なくとも１つの前記第三トランジスタはオフになり、前記第一トランジスタ及び前記第二トランジスタはオンになり、前記第一トランジスタ及び前記第二トランジスタのドレイン電極は、２つのイネーブルピンに低電位の電圧をそれぞれ出力し、これにより、前記パルス幅変調コントローラを停止することを特徴とする電源検出回路。
【請求項２】
前記電源検出回路は、複数の前記電源信号出力端が正常に動作するかどうかを警告するための発光ダイオードをさらに備え、前記発光ダイオードの陽極は抵抗を介して前記電源に接続され、その陰極は前記第一トランジスタのドレイン電極に接続されることを特徴とする請求項１に記載の電源検出回路。
【請求項３】
各々の検出回路は、積分回路及びブリーダ回路を備え、前記積分回路は、第一抵抗及びコンデンサを備え、前記第一抵抗の一端は前記積分回路の入力端として、相応する電源信号出力端と接続され、前記第一抵抗の他端は前記コンデンサを介して接地され、前記ブリーダ回路は、第二抵抗及び第三抵抗を備え、前記第二抵抗の一端は、前記積分回路の第一抵抗及び前記コンデンサの間に接続され、前記第二抵抗の他端は前記第三抵抗を介して接地され、前記第三トランジスタのゲート電極は、前記第二抵抗及び前記第三抵抗の間に接続され、全ての前記電源信号出力端がパネル信号を出力すると、前記積分回路はアナログ信号を出力し、前記ブリーダ回路は電圧制御信号を出力し、前記第三トランジスタをオンにし、前記発光ダイオードを発光させないことを特徴とする請求項２に記載の電源検出回路。
【請求項４】
パルス幅変調コントローラ及び複数の相回路を備え、各々の前記相回路は、電源信号出力端がそれぞれ形成される電源回路において、請求項１〜３のいずれか一項に記載の電源検出回路を備え、前記電源検出回路は、前記電源信号出力端が正常に動作するかどうかを検出するために用いられ、且つ検出された状況に基づいて、電源回路を停止するかどうかを判断することを特徴とする電源回路。
【請求項５】
各々の相回路は、電圧入力端と、電圧出力端と、ドライブコントローラと、第一電界効果トランジスタと、第二電界効果トランジスタとインダクタ及びコンデンサを備え、前記電圧入力端は電源に接続され、前記ドライブコントローラは、前記パルス幅変調コントローラ及び前記第一電界効果トランジスタと前記第二電界効果トランジスタのゲート電極にそれぞれ接続され、前記第一電界効果トランジスタは、そのソース電極が接地され、そのドレイン電極が前記第二電界効果トランジスタのソース電極に接続され、前記電源信号出力端を形成し、前記第二電界効果トランジスタのドレイン電極は、前記電圧入力端に接続され、前記インダクタの一端は、前記第二電界効果トランジスタのソース電極に接続され、前記インダクタの他端は、前記コンデンサを介して接地され、前記電圧出力端は、前記インダクタ及び前記コンデンサの間に接続されることを特徴とする請求項４に記載の電源検出回路。
【請求項１】
２つのイネーブルピンを含むパルス幅変調コントローラと、電源信号出力端がそれぞれ形成される複数の相回路とを備える電源回路に使用される電源検出回路において、
第三トランジスタをそれぞれ有する、前記相回路と同数の検出回路と、第一トランジスタ及び第二トランジスタと、を備え、
前記検出回路の出力端は、相応する電源信号出力端にそれぞれ接続され、
前記検出回路は、前記第三トランジスタを介して、前記第一トランジスタのゲート電極と接続され、前記第一トランジスタは、そのゲート電極が抵抗を介して電源に接続され、そのソース電極が接地され、そのドレイン電極が１つのイネーブルピンに接続され、且つ抵抗を介して前記電源に接続され、前記第二トランジスタは、そのゲート電極が前記第一トランジスタのゲート電極に接続され、そのソース電極が接地され、そのドレイン電極が他のイネーブルピンに接続され、且つ抵抗を介して前記電源に接続され、全ての前記電源信号出力端がパネル信号を出力すると、全ての前記第三トランジスタがオンになり、前記第一トランジスタ及び前記第二トランジスタはオフになり、前記第一トランジスタ及び前記第二トランジスタのドレイン電極は、２つのイネーブルピンに高電位の電圧をそれぞれ出力し、よって、前記パルス幅変調コントローラを起動させ、少なくとも１つの前記電源信号出力端がパネル信号を出力しないと、少なくとも１つの前記第三トランジスタはオフになり、前記第一トランジスタ及び前記第二トランジスタはオンになり、前記第一トランジスタ及び前記第二トランジスタのドレイン電極は、２つのイネーブルピンに低電位の電圧をそれぞれ出力し、これにより、前記パルス幅変調コントローラを停止することを特徴とする電源検出回路。
【請求項２】
前記電源検出回路は、複数の前記電源信号出力端が正常に動作するかどうかを警告するための発光ダイオードをさらに備え、前記発光ダイオードの陽極は抵抗を介して前記電源に接続され、その陰極は前記第一トランジスタのドレイン電極に接続されることを特徴とする請求項１に記載の電源検出回路。
【請求項３】
各々の検出回路は、積分回路及びブリーダ回路を備え、前記積分回路は、第一抵抗及びコンデンサを備え、前記第一抵抗の一端は前記積分回路の入力端として、相応する電源信号出力端と接続され、前記第一抵抗の他端は前記コンデンサを介して接地され、前記ブリーダ回路は、第二抵抗及び第三抵抗を備え、前記第二抵抗の一端は、前記積分回路の第一抵抗及び前記コンデンサの間に接続され、前記第二抵抗の他端は前記第三抵抗を介して接地され、前記第三トランジスタのゲート電極は、前記第二抵抗及び前記第三抵抗の間に接続され、全ての前記電源信号出力端がパネル信号を出力すると、前記積分回路はアナログ信号を出力し、前記ブリーダ回路は電圧制御信号を出力し、前記第三トランジスタをオンにし、前記発光ダイオードを発光させないことを特徴とする請求項２に記載の電源検出回路。
【請求項４】
パルス幅変調コントローラ及び複数の相回路を備え、各々の前記相回路は、電源信号出力端がそれぞれ形成される電源回路において、請求項１〜３のいずれか一項に記載の電源検出回路を備え、前記電源検出回路は、前記電源信号出力端が正常に動作するかどうかを検出するために用いられ、且つ検出された状況に基づいて、電源回路を停止するかどうかを判断することを特徴とする電源回路。
【請求項５】
各々の相回路は、電圧入力端と、電圧出力端と、ドライブコントローラと、第一電界効果トランジスタと、第二電界効果トランジスタとインダクタ及びコンデンサを備え、前記電圧入力端は電源に接続され、前記ドライブコントローラは、前記パルス幅変調コントローラ及び前記第一電界効果トランジスタと前記第二電界効果トランジスタのゲート電極にそれぞれ接続され、前記第一電界効果トランジスタは、そのソース電極が接地され、そのドレイン電極が前記第二電界効果トランジスタのソース電極に接続され、前記電源信号出力端を形成し、前記第二電界効果トランジスタのドレイン電極は、前記電圧入力端に接続され、前記インダクタの一端は、前記第二電界効果トランジスタのソース電極に接続され、前記インダクタの他端は、前記コンデンサを介して接地され、前記電圧出力端は、前記インダクタ及び前記コンデンサの間に接続されることを特徴とする請求項４に記載の電源検出回路。
【図１】
【図２】
【図２】
【公開番号】特開２０１３−５７２０（Ｐ２０１３−５７２０Ａ）
【公開日】平成２５年１月７日（２０１３．１．７）
【国際特許分類】
【出願番号】特願２０１２−１３６６６５（Ｐ２０１２−１３６６６５）
【出願日】平成２４年６月１８日（２０１２．６．１８）
【出願人】（５０３０２３０６９）鴻富錦精密工業（深▲セン▼）有限公司 (399)
【出願人】（５０００８０５４６）鴻海精密工業股▲ふん▼有限公司 (1,018)
【Ｆターム（参考）】
【公開日】平成２５年１月７日（２０１３．１．７）
【国際特許分類】
【出願日】平成２４年６月１８日（２０１２．６．１８）
【出願人】（５０３０２３０６９）鴻富錦精密工業（深▲セン▼）有限公司 (399)
【出願人】（５０００８０５４６）鴻海精密工業股▲ふん▼有限公司 (1,018)
【Ｆターム（参考）】
[ Back to top ]