電界発光表示装置のための閾値電圧補償方法
アクティブマトリクス電界発光表示装置は、駆動トランジスタ（２２）のゲートとドレインとの間に接続された短絡トランジスタ（３０）を有する。データライン（６）の電圧を測定するための手段（４２）が設けられる。短絡トランジスタ（３０）は、それがオフに切り替わるまで、駆動トランジスタ（２２）のゲートの電圧を放電するために使用されうる。結果として得られる電圧をアドレストランジスタ（１６）を介してデータライン（６）に蓄えることによって、データラインは、閾値測定のための制御／測定ラインの１つとして使用される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界発光表示装置、具体的には、夫々の画素に結合された薄膜スイッチングトランジスタを有するアクティブマトリクス表示装置に関する。
【背景技術】
【０００２】
電界発光や光放射型の表示素子を用いるマトリクス表示装置が良く知られる。前記表示素子は、例えばポリマー材料を用いる有機薄膜電界発光素子、又は従来のIII−Ｖ族半導体化合物を用いる発光ダイオード（ＬＥＤ）を有しても良い。有機電界発光物質、特にポリー材料における最近の発展は、特に映像表示装置に使用されるべきそれらの能力を実証している。一般的に、これらの物質は、一対の電極間に挟まれた半導体共役高分子の１又はそれ以上の層を有する。一対の電極の1つは透明であり、他は空孔又は電子を高分子層に入れるのに適した物質から成る。
【０００３】
ポリマー材料は、ＣＶＤ処理、又は、簡単に、水溶性共役高分子の溶液を用いるスピンコーティング技術によって作られ得る。また、インクジェット印刷が使用されても良い。有機電界発光物質は、それらが表示機能及びスイッチング機能の両方を提供する能力を有するように、ダイオードのようなＩ−Ｖ特性を示し、従って、パッシブ型表示装置において使用可能である。代替的には、これらの物質は、表示素子と、表示素子を流れる電流を制御するスイッチングデバイスとを夫々が有する画素を有するアクティブマトリクス表示装置に用いられても良い。
【０００４】
この形式の表示装置は電流駆動式表示素子を有するので、従来のアナログ駆動方式は、表示素子へ制御可能な電流を供給する。画素構造の一部として電流源トランジスタを設けることが知られる。この電流源トランジスタへ供給されるゲート電圧は、表示素子を流れる電流を決める。蓄積キャパシタは、アドレス指定相の後にゲート電圧を保持する。
【０００５】
図１は、アクティブマトリクスアドレス指定型電界発光表示装置用の既知の画素回路を示す。表示装置は、規則正しく間隔を空けられた画素の行及び列のマトリクス配列を有するパネルを有する。該画素は、ブロック１によって表わされ、結合される切替え手段と共に電界発光表示素子２を有し、行（選択）及び列（データ）のアドレス導電体４及び６の交差する組の間の共通部分に置かれている。簡単のため、数個の画素しか図には示されていない。実際には、画素の数百の行及び列が存在しうる。画素１は、行走査ドライバ回路８及び列データドライバ回路９を含む周辺の駆動回路によって、行及び列のアドレス導電体の組を介してアドレス指定される。これらのドライバ回路は、導電体の夫々の組の終端に接続されている。
【０００６】
電界発光表示素子２は、ここではダイオード素子（ＬＥＤ）として表わされ、有機電界発光物質の１又はそれ以上のアクティブ層が挟まれた一対の電極を有する有機発光ダイオードを有する。前記配列の表示素子は、結合されるアクティブマトリクス回路と共に絶縁支持材の一方の側に載せられている。表示素子の陰極又は陽極のいずれか一方は、透明な導電物質で形成されている。支持材は、例えばガラスのような透明な物質から作られ、基板に最も近い表示素子２の電極は、例えばＩＴＯのような透明な導電物質から成っても良い。従って、電界発光層より発せられる光は、支持材の他の側において観測者に対して可視的であるようにこれらの電極及び支持材を介して伝達される。一般的に、有機電界発光物質層の厚さは、１００ｎｍから２００ｎｍの間である。素子２に使用可能な適切な有機電界発光物質の代表実施例は、ＥＰ−Ａ−０７１７４４６において知られ、記述されている。ＷＯ９６／３６９５９に記述されるような共役高分子材も使用可能である。
【０００７】
図２は、電圧プログラム式動作を提供する既知の画素及び駆動回路配置を簡単な回路図形式で示す。夫々の画素１は、ＥＬ表示素子２と、結合されるドライバ回路とを有する。ドライバ回路は、行導電体４の行アドレスパルスによりオンとされるアドレストランジスタ１６を有する。アドレストランジスタ１６がオンとされると、列導電体６の電圧は、残りの画素へ伝わることができる。具体的には、アドレストランジスタ１６は、列導電体電圧を電流源２０へ供給する。電流源２０は、駆動トランジスタ２２と、蓄積キャパシタ２４とを有する。列電圧は、駆動トランジスタ２２のゲートへ供給され、ゲートは、行アドレスパルスが終了した後でさえ、蓄積キャパシタ２４によってこの電圧に保たれる。駆動トランジスタ２２は、電源ライン２６から電流を引き込む。
【０００８】
この回路内の駆動トランジスタ２２は、ＰＭＯＳＴＦＴとして実施されているので、蓄積キャパシタ２４は、ゲート−ソース間電圧を一定に保つ。これにより、トランジスタ２２を流れる一定のソース−ドレイン間電流が得られる。従って、トランジスタ２２は、画素の所望の電流源動作を提供する。
【特許文献１】ＥＰ−Ａ−０７１７４４６
【特許文献２】ＷＯ９６／３６９５９
【発明の開示】
【発明が解決しようとする課題】
【０００９】
特にポリシリコン薄膜トランジスタを用いる電圧プログラム式画素に伴う１つの問題は、基板全体に亘って異なるトランジスタ特性（具体的には閾値電圧）が、ゲート電圧とソース−ドレイン間電流との間の異なった関係と、表示された画像結果におけるアーティファクトとを引き起こすことである。
【００１０】
様々な技術が、このような閾値電圧のばらつきを補償するために提案されてきた。幾つかの技術は、駆動トランジスタ閾値電圧の画素内での測定を実行し、この閾値電圧を画素駆動信号に加える。従って、結合された駆動電圧は、閾値電圧を考慮する。これを実行する画素回路は、２つの蓄積キャパシタを必要とする。蓄積キャパシタのうちの１つは、閾値電圧用であり、他は、画素駆動電圧用である。更なるスイッチングトランジスタは、また、閾値電圧が、例えば、駆動トランジスタがオフとなるまで駆動トランジスタのゲート−ソース間の静電容量を放電することによって測定されることを可能にするために、必要とされる。
【００１１】
他の提案されている技術は、画素配列の外部から閾値電圧を測定し、画素駆動信号を調整することにより閾値電圧を補償する。このような画素回路は、やはり、閾値電圧が決定されることを可能にするよう信号が外部回路へ供給されることを可能にするために、更なる構成要素を必要とする。例えば、２つの駆動電圧（駆動トランジスタの飽和領域内外）において画素電流を測定し、それらから閾値電圧（及び移動度）を推定することが提案されてきた。これは、より複雑な画素回路はもちろん、より複雑な画素駆動方式をもたらす。
【００１２】
これは、画素内部での補償を提供する回路素子の必要性を回避するが、閾値電圧情報が簡単な駆動方式により外部測定回路へ供給されることを可能にする簡単な画素回路を依然として必要とする。画素回路の如何なる簡単化も、大型の表示装置の製造に関する問題を低減し、生産を改善する。更に、画素回路の構成要素の数の低減は、（画素回路の構造に依存して）画素の開口が増大することを可能にし、画素回路に必要される空間の縮小は、解像度が増大することを可能にする。
【課題を解決するための手段】
【００１３】
本発明に従って、表示画素の配列を有するアクティブマトリクス電界発光表示装置であって、夫々の画素は：
電界発光（ＥＬ）表示素子；
該表示素子に電流を流す駆動トランジスタ；
データラインから前記駆動トランジスタのゲートへ画素駆動信号を供給するアドレストランジスタ；及び
前記駆動トランジスタのゲートとドレインとの間に接続された短絡トランジスタを有し、
当該表示装置は、前記データラインの電圧を測定する手段を更に有することを特徴とする装置が提供される。
【００１４】
この画素配置は、１つの更なるトランジスタ（前記短絡トランジスタ）が、駆動トランジスタがオフとなるまで駆動トランジスタのゲートの電圧を放電するために使用されることを可能にする。結果として生じる電圧を（前記アドレストランジスタを介して）データラインに蓄えることによって、データラインは、閾値測定のための制御／測定ラインの１つとして使用される。これは、画素の複雑性を低減する。
【００１５】
望ましくは、前記ＥＬ表示素子及び前記駆動トランジスタは、第１及び第２の電源ラインの間に直列に接続され、前記第２の電源ラインの電圧は、２つの値の間で切替え可能である。前記２つの値のうちの１つは、前記ＥＬ表示素子をオフとする。先と同じく、これは、（特に）共通の陰極ラインが閾値測定動作のための制御ラインの１つとして使用されることを可能にし、やはり、画素回路の如何なる更なる複雑性も制限する。
【００１６】
望ましくは、前記データラインは、該データラインへ接続された画素へ電圧を供給する電圧駆動モード（通常画素駆動モード）と、浮動モードとの間で切替え可能である。前記浮動モードにおいて、前記データラインは、アドレス指定された画素の前記駆動トランジスタのゲートの電圧へと浮くことができる。従って、結果として生じるゲート電圧は、データライン、具体的には、既存の列静電容量に蓄えられる。
【００１７】
従って、夫々の画素は、２つのモードで動作可能である。第１の閾値電圧測定モードでは、前記表示素子が無効にされ、前記アドレストランジスタがオンとされ、前記短絡トランジスタがオンとされる。前記駆動トランジスタの電流は、ゲートへ短絡され、従って、ゲート電圧は、前記駆動トランジスタがオフに切り替わる（ｐ形デバイスである場合）まで上昇する。第２の画素駆動モードでは、前記表示素子が有効にされ、前記アドレストランジスタがオンとされ、前記短絡トランジスタがオフとされる。これは、通常駆動モードである。
【００１８】
前記第１の閾値電圧測定モードの期間において、第１の期間の間に、所定の電圧は、電流が前記駆動トランジスタに流されるように前記データラインへ印加され、第２の期間の間に、前記データラインは、該データラインの電圧が前記駆動トランジスタのゲート電圧に実質的に追随するように浮くことができる。このように、前記第１の期間は、電流が前記駆動トランジスタを介して供給されることを可能にする。前記第２の期間は、結果として生じるゲート電圧が前記データラインに蓄えられた状態で、前記駆動トランジスタが上述したようにオフとされることを可能にする。
【００１９】
望ましくは、前記駆動トランジスタは、例えばｐ形低温ポリシリコンＴＦＴのような、ポリシリコンＴＦＴである。
【００２０】
望ましくは、蓄積キャパシタは、前記駆動トランジスタのゲートとソースとの間にある。
【００２１】
本発明は、また、電界発光（ＥＬ）表示素子と、該表示素子に電流を流す駆動トランジスタとを有する、アクティブマトリクス電界発光表示装置の画素をアドレス指定する方法を提供する。当該方法は：
前記表示素子を無効にするステップ；
第１の電圧をデータラインへ印加するステップ；
前記駆動トランジスタのゲートとドレインとの間に接続された短絡トランジスタと、前記駆動トランジスタのゲートと前記データラインとの間に接続されたアドレストランジスタとにより、前記駆動トランジスタに電流を流すステップ；
前記データラインを電気的に浮かせるステップ；
前記データライン上の電圧を測定するステップ；及び
前記データライン上で測定された電圧を用いて、前記駆動トランジスタへ印加されるべきデータ電圧を変更するステップ；
を有する。
【００２２】
この方法は、本発明の装置の動作を提供する。
【００２３】
望ましくは、前記表示素子を無効にするステップは、例えば共通の陰極端子のような、前記表示素子の端子へ無効電圧を印加するステップを有する。
【００２４】
望ましくは、当該方法は、前記短絡トランジスタがオフとされた状態で、前記表示素子を有効にし、前記データライン上の前記変更されたデータ電圧により前記画素をアドレス指定するステップを更に有する。
【発明を実施するための最良の形態】
【００２５】
本発明を、一例として添付の図面を参照して説明する。
【００２６】
同じ参照番号が、異なる図において同じ構成要素に対して使用されており、このような構成要素の説明は繰り返さないこととする。
【００２７】
本発明は、１つの更なるトランジスタが、画素配列の外部から閾値電圧測定機能を提供するために、駆動トランジスタのゲートとドレインとの間に接続されるところの表示画素回路を提供する。
【００２８】
図３は、本発明に従う画素配置を示す。図２の従来の画素の場合と同じく、画素は電圧によりアドレス指定され、蓄積キャパシタ２４は、画素アドレス指定相の後、駆動トランジスタ２２のゲートの電圧を保持する。
【００２９】
図２の標準的な画素配置と比べて、本発明は、駆動トランジスタ２２のゲートとドレインとの間に接続された１つの更なる短絡トランジスタ３０を設ける。これは、更なる制御ライン３２によって制御される。本発明は、また、以下の回路の動作に関する記述から明らかとなるように、２つの電圧の間で切替え可能であるよう共通の陰極端子３４を必要とする。
【００３０】
短絡トランジスタ３０は、それがオフに切り替わるまで、駆動トランジスタ２２のゲートの電圧を放電するために使用される。この放電動作は、蓄積キャパシタ２４の両端の電圧が閾値電圧に達するまで、蓄積キャパシタ２４からの充電の除去を行う。データラインにおいて結果として生じる電圧は、オフとされたアドレストランジスタを介して測定される。
【００３１】
図３の回路の動作について、図４のタイミング図を参照して説明する。図４は、駆動トランジスタの閾値電圧が測定されるアドレス指定周期の一部のみを示す。
【００３２】
プロット４は、アドレストランジスタ１６の動作を示す。アドレスパルスの前に（又は同時に）、陰極ライン３４は、表示素子に逆バイアスがかけられることを確実にすることによって、表示素子を無効にするよう高電位にされる。
【００３３】
短絡トランジスタ３０がオンとされると、第１の電圧が、期間４０の間、データライン６へ印加される。この電圧は、電流が駆動トランジスタ２２に流され得ることを確実にする。プロット３２に示されるように短絡トランジスタ３０がオンとされている場合に、それは、電源ライン２６から、駆動トランジスタ２２とアドレストランジスタ１６とを介して、データライン６へと続く経路を提供する。明らかであるように、データライン６の電圧は、接地でありうる。
【００３４】
電流フローが駆動トランジスタ２２を介して確立されると、データラインは、データラインを高インピーダンス状態に置くことによって浮かされる。データラインは、画素の列の列導電体であり、列容量に結合されている。
【００３５】
駆動トランジスタ２２のゲート電圧は、キャパシタ２４によって保持されているので、駆動トランジスタ２２は導通状態のままであり、ドレイン−ソース間電流の経路は、短絡トランジスタ３０及びキャパシタ２４を通る。これは、キャパシタの両端の（以前は、第１の電圧、例えば接地と、電源ライン電圧との間の差であった）電圧降下を低減する効果を有する。キャパシタの両端の電圧が閾値電圧まで放電すると、（ゲートの電圧が上昇しているとしても、）駆動トランジスタ２２はオフに切り替わり、これ以上電流は流れない。従って、キャパシタ２４は、閾値電圧を蓄え、この電圧は列容量へと伝送される。
【００３６】
駆動トランジスタ２２は、大きな閾値以下の電流を有しうるので、実際には、列容量は、比較的ゆっくりと充電し、電源ライン電圧に達するまで充電し続ける。
【００３７】
データラインの電圧は、閾値電圧が決定されることを可能にするよう測定される。上述した閾値以下の電流を考慮して、データライン電圧は、電圧が駆動トランジスタのスイッチオフに対応するゲート電圧で安定する時間を有すると直ぐに測定される。この時間は、データラインが浮くことができるようになった後約１ｍｓであっても良く、４２に示される期間の範囲内にある。
【００３８】
閾値電圧が決定されると、画素へ印加されるべき画素データ電圧は変更される。これは、列ドライバ回路において実行され得、デジタル又はアナログ領域で実行され得る。如何に画素データ信号が表示装置への印加の前に変更され得るかは、当業者には直ぐに理解されるであろう。幾つかの場合において、フィールド記憶が、全ての閾値が補償前に得られるように必要とされても良く、あるいは、測定の直後に印加されるべきデータ電圧を補正することが可能であっても良い。
【００３９】
ここで明らかであるように、本発明は、図２の標準的な画素回路に対して僅かな変更しか必要としない。１つの特別な短絡トランジスタに加えて、切替え可能な共通の陰極端子が必要とされる。
【００４０】
データ入力ラインの高インピーダンス状態は、電圧測定回路のみならず、画素配列の外側、具体的には列ドライバ回路において実施される。この回路は、別の基板上にあっても良い。一方、液晶シリコンでは、ＬＰＴＳ処理を用いて、列ドライバ機能の幾つか又は全てが、また、画素配列と同じ基板上で実施されうる。
【００４１】
本発明は、ポリシリコン駆動トランジスタ（例えば、低温ポリシリコンＴＦＴ）の閾値電圧変動を補償することができる。
【００４２】
当該回路は、上記において、ｐ形駆動トランジスタを使用する。当然、等価なｎ形の実施がある。
【００４３】
本発明の画素回路からの閾値電圧測定の処理は、様々な方法で実行可能である。測定された閾値電圧は、Ｄ／Ａ変換又はアナログ領域の前で、画素データ信号にデジタル式に結合される。この結合は、表示装置へ画像データを供給する際の遅延が最小限に保たれるように、閾値電圧測定の直後に起こることができる。
【００４４】
図５は、列ドライバ回路の可能な構造の一例を示す。回路は、夫々の列に対して出力スイッチ４０によって決定される２つのモードで動作可能である。
【００４５】
検知モードの間に、スイッチ４０は、電圧検知回路４２を有する検知回路へ列６を接続する。検知回路４２は、検知期間の終了時に列の電圧を測定する。次に、検知回路４２は、このデータをフレーム記憶４４へ送る。フレーム記憶４４は、表示装置内の全ての駆動ＴＦＴの閾値電圧を記憶する。
【００４６】
画素駆動モードの間に、スイッチ４０は、列駆動回路４６へ列６を接続する。次に、画素に対するデータは、列ドライバ４６へ供給され、フレーム記憶４４は、対応する閾値電圧を供給する。これらは、データと閾値電圧オフセットとの和を得るために、加算器４８によって合計される。この結合信号は、列ドライバ４６へ送られる。これは、アナログ実施であるが、測定された閾値電圧は、デジタル領域での画素データによる処理のために等しくデジタル化されうる。
【００４７】
閾値測定は、画像データのフレーム毎に一度実行されうるので、閾値測定周期は、全てのアドレス指定相の一部である。この場合に、閾値測定動作は、画素駆動動作の前にある。
【００４８】
しかし、閾値測定は、必要とされる補償が、差分エージングよりも、基板全体に亘るばらつきにより由来するので、しばしばこれを実行される必要がない。従って、閾値測定は、表示周期の開始時に、例えば表示がオンとされる度に実行され得る。
【００４９】
本発明の画素回路へ印加される特定の電圧については、詳細に説明していない。また、詳細なタイミング条件についても説明していない。これらは、全て、当業者にとってのルーチン設計パラメータである。
【００５０】
列ドライバの例は、列電圧検知回路を、列電圧を測定するための手段として示す。この回路は、様々な形をとることができ、この目的のための多数の特定の回路が、当業者には理解されるであろう。
【００５１】
様々な他の変形は、当業者には明らかであろう。
【図面の簡単な説明】
【００５２】
【図１】既知のＥＬ表示装置を示す。
【図２】入力駆動電圧を用いてＥＬ表示画素を電流アドレス指定するための既知の画素回路の回路図である。
【図３】本発明の表示装置用の画素配置の回路図を示す。
【図４】図３の回路の動作に関するタイミング図を示す。
【図５】本発明の表示装置内で使用される列ドライバ回路の１つの可能な設計を示す。
【技術分野】
【０００１】
本発明は、電界発光表示装置、具体的には、夫々の画素に結合された薄膜スイッチングトランジスタを有するアクティブマトリクス表示装置に関する。
【背景技術】
【０００２】
電界発光や光放射型の表示素子を用いるマトリクス表示装置が良く知られる。前記表示素子は、例えばポリマー材料を用いる有機薄膜電界発光素子、又は従来のIII−Ｖ族半導体化合物を用いる発光ダイオード（ＬＥＤ）を有しても良い。有機電界発光物質、特にポリー材料における最近の発展は、特に映像表示装置に使用されるべきそれらの能力を実証している。一般的に、これらの物質は、一対の電極間に挟まれた半導体共役高分子の１又はそれ以上の層を有する。一対の電極の1つは透明であり、他は空孔又は電子を高分子層に入れるのに適した物質から成る。
【０００３】
ポリマー材料は、ＣＶＤ処理、又は、簡単に、水溶性共役高分子の溶液を用いるスピンコーティング技術によって作られ得る。また、インクジェット印刷が使用されても良い。有機電界発光物質は、それらが表示機能及びスイッチング機能の両方を提供する能力を有するように、ダイオードのようなＩ−Ｖ特性を示し、従って、パッシブ型表示装置において使用可能である。代替的には、これらの物質は、表示素子と、表示素子を流れる電流を制御するスイッチングデバイスとを夫々が有する画素を有するアクティブマトリクス表示装置に用いられても良い。
【０００４】
この形式の表示装置は電流駆動式表示素子を有するので、従来のアナログ駆動方式は、表示素子へ制御可能な電流を供給する。画素構造の一部として電流源トランジスタを設けることが知られる。この電流源トランジスタへ供給されるゲート電圧は、表示素子を流れる電流を決める。蓄積キャパシタは、アドレス指定相の後にゲート電圧を保持する。
【０００５】
図１は、アクティブマトリクスアドレス指定型電界発光表示装置用の既知の画素回路を示す。表示装置は、規則正しく間隔を空けられた画素の行及び列のマトリクス配列を有するパネルを有する。該画素は、ブロック１によって表わされ、結合される切替え手段と共に電界発光表示素子２を有し、行（選択）及び列（データ）のアドレス導電体４及び６の交差する組の間の共通部分に置かれている。簡単のため、数個の画素しか図には示されていない。実際には、画素の数百の行及び列が存在しうる。画素１は、行走査ドライバ回路８及び列データドライバ回路９を含む周辺の駆動回路によって、行及び列のアドレス導電体の組を介してアドレス指定される。これらのドライバ回路は、導電体の夫々の組の終端に接続されている。
【０００６】
電界発光表示素子２は、ここではダイオード素子（ＬＥＤ）として表わされ、有機電界発光物質の１又はそれ以上のアクティブ層が挟まれた一対の電極を有する有機発光ダイオードを有する。前記配列の表示素子は、結合されるアクティブマトリクス回路と共に絶縁支持材の一方の側に載せられている。表示素子の陰極又は陽極のいずれか一方は、透明な導電物質で形成されている。支持材は、例えばガラスのような透明な物質から作られ、基板に最も近い表示素子２の電極は、例えばＩＴＯのような透明な導電物質から成っても良い。従って、電界発光層より発せられる光は、支持材の他の側において観測者に対して可視的であるようにこれらの電極及び支持材を介して伝達される。一般的に、有機電界発光物質層の厚さは、１００ｎｍから２００ｎｍの間である。素子２に使用可能な適切な有機電界発光物質の代表実施例は、ＥＰ−Ａ−０７１７４４６において知られ、記述されている。ＷＯ９６／３６９５９に記述されるような共役高分子材も使用可能である。
【０００７】
図２は、電圧プログラム式動作を提供する既知の画素及び駆動回路配置を簡単な回路図形式で示す。夫々の画素１は、ＥＬ表示素子２と、結合されるドライバ回路とを有する。ドライバ回路は、行導電体４の行アドレスパルスによりオンとされるアドレストランジスタ１６を有する。アドレストランジスタ１６がオンとされると、列導電体６の電圧は、残りの画素へ伝わることができる。具体的には、アドレストランジスタ１６は、列導電体電圧を電流源２０へ供給する。電流源２０は、駆動トランジスタ２２と、蓄積キャパシタ２４とを有する。列電圧は、駆動トランジスタ２２のゲートへ供給され、ゲートは、行アドレスパルスが終了した後でさえ、蓄積キャパシタ２４によってこの電圧に保たれる。駆動トランジスタ２２は、電源ライン２６から電流を引き込む。
【０００８】
この回路内の駆動トランジスタ２２は、ＰＭＯＳＴＦＴとして実施されているので、蓄積キャパシタ２４は、ゲート−ソース間電圧を一定に保つ。これにより、トランジスタ２２を流れる一定のソース−ドレイン間電流が得られる。従って、トランジスタ２２は、画素の所望の電流源動作を提供する。
【特許文献１】ＥＰ−Ａ−０７１７４４６
【特許文献２】ＷＯ９６／３６９５９
【発明の開示】
【発明が解決しようとする課題】
【０００９】
特にポリシリコン薄膜トランジスタを用いる電圧プログラム式画素に伴う１つの問題は、基板全体に亘って異なるトランジスタ特性（具体的には閾値電圧）が、ゲート電圧とソース−ドレイン間電流との間の異なった関係と、表示された画像結果におけるアーティファクトとを引き起こすことである。
【００１０】
様々な技術が、このような閾値電圧のばらつきを補償するために提案されてきた。幾つかの技術は、駆動トランジスタ閾値電圧の画素内での測定を実行し、この閾値電圧を画素駆動信号に加える。従って、結合された駆動電圧は、閾値電圧を考慮する。これを実行する画素回路は、２つの蓄積キャパシタを必要とする。蓄積キャパシタのうちの１つは、閾値電圧用であり、他は、画素駆動電圧用である。更なるスイッチングトランジスタは、また、閾値電圧が、例えば、駆動トランジスタがオフとなるまで駆動トランジスタのゲート−ソース間の静電容量を放電することによって測定されることを可能にするために、必要とされる。
【００１１】
他の提案されている技術は、画素配列の外部から閾値電圧を測定し、画素駆動信号を調整することにより閾値電圧を補償する。このような画素回路は、やはり、閾値電圧が決定されることを可能にするよう信号が外部回路へ供給されることを可能にするために、更なる構成要素を必要とする。例えば、２つの駆動電圧（駆動トランジスタの飽和領域内外）において画素電流を測定し、それらから閾値電圧（及び移動度）を推定することが提案されてきた。これは、より複雑な画素回路はもちろん、より複雑な画素駆動方式をもたらす。
【００１２】
これは、画素内部での補償を提供する回路素子の必要性を回避するが、閾値電圧情報が簡単な駆動方式により外部測定回路へ供給されることを可能にする簡単な画素回路を依然として必要とする。画素回路の如何なる簡単化も、大型の表示装置の製造に関する問題を低減し、生産を改善する。更に、画素回路の構成要素の数の低減は、（画素回路の構造に依存して）画素の開口が増大することを可能にし、画素回路に必要される空間の縮小は、解像度が増大することを可能にする。
【課題を解決するための手段】
【００１３】
本発明に従って、表示画素の配列を有するアクティブマトリクス電界発光表示装置であって、夫々の画素は：
電界発光（ＥＬ）表示素子；
該表示素子に電流を流す駆動トランジスタ；
データラインから前記駆動トランジスタのゲートへ画素駆動信号を供給するアドレストランジスタ；及び
前記駆動トランジスタのゲートとドレインとの間に接続された短絡トランジスタを有し、
当該表示装置は、前記データラインの電圧を測定する手段を更に有することを特徴とする装置が提供される。
【００１４】
この画素配置は、１つの更なるトランジスタ（前記短絡トランジスタ）が、駆動トランジスタがオフとなるまで駆動トランジスタのゲートの電圧を放電するために使用されることを可能にする。結果として生じる電圧を（前記アドレストランジスタを介して）データラインに蓄えることによって、データラインは、閾値測定のための制御／測定ラインの１つとして使用される。これは、画素の複雑性を低減する。
【００１５】
望ましくは、前記ＥＬ表示素子及び前記駆動トランジスタは、第１及び第２の電源ラインの間に直列に接続され、前記第２の電源ラインの電圧は、２つの値の間で切替え可能である。前記２つの値のうちの１つは、前記ＥＬ表示素子をオフとする。先と同じく、これは、（特に）共通の陰極ラインが閾値測定動作のための制御ラインの１つとして使用されることを可能にし、やはり、画素回路の如何なる更なる複雑性も制限する。
【００１６】
望ましくは、前記データラインは、該データラインへ接続された画素へ電圧を供給する電圧駆動モード（通常画素駆動モード）と、浮動モードとの間で切替え可能である。前記浮動モードにおいて、前記データラインは、アドレス指定された画素の前記駆動トランジスタのゲートの電圧へと浮くことができる。従って、結果として生じるゲート電圧は、データライン、具体的には、既存の列静電容量に蓄えられる。
【００１７】
従って、夫々の画素は、２つのモードで動作可能である。第１の閾値電圧測定モードでは、前記表示素子が無効にされ、前記アドレストランジスタがオンとされ、前記短絡トランジスタがオンとされる。前記駆動トランジスタの電流は、ゲートへ短絡され、従って、ゲート電圧は、前記駆動トランジスタがオフに切り替わる（ｐ形デバイスである場合）まで上昇する。第２の画素駆動モードでは、前記表示素子が有効にされ、前記アドレストランジスタがオンとされ、前記短絡トランジスタがオフとされる。これは、通常駆動モードである。
【００１８】
前記第１の閾値電圧測定モードの期間において、第１の期間の間に、所定の電圧は、電流が前記駆動トランジスタに流されるように前記データラインへ印加され、第２の期間の間に、前記データラインは、該データラインの電圧が前記駆動トランジスタのゲート電圧に実質的に追随するように浮くことができる。このように、前記第１の期間は、電流が前記駆動トランジスタを介して供給されることを可能にする。前記第２の期間は、結果として生じるゲート電圧が前記データラインに蓄えられた状態で、前記駆動トランジスタが上述したようにオフとされることを可能にする。
【００１９】
望ましくは、前記駆動トランジスタは、例えばｐ形低温ポリシリコンＴＦＴのような、ポリシリコンＴＦＴである。
【００２０】
望ましくは、蓄積キャパシタは、前記駆動トランジスタのゲートとソースとの間にある。
【００２１】
本発明は、また、電界発光（ＥＬ）表示素子と、該表示素子に電流を流す駆動トランジスタとを有する、アクティブマトリクス電界発光表示装置の画素をアドレス指定する方法を提供する。当該方法は：
前記表示素子を無効にするステップ；
第１の電圧をデータラインへ印加するステップ；
前記駆動トランジスタのゲートとドレインとの間に接続された短絡トランジスタと、前記駆動トランジスタのゲートと前記データラインとの間に接続されたアドレストランジスタとにより、前記駆動トランジスタに電流を流すステップ；
前記データラインを電気的に浮かせるステップ；
前記データライン上の電圧を測定するステップ；及び
前記データライン上で測定された電圧を用いて、前記駆動トランジスタへ印加されるべきデータ電圧を変更するステップ；
を有する。
【００２２】
この方法は、本発明の装置の動作を提供する。
【００２３】
望ましくは、前記表示素子を無効にするステップは、例えば共通の陰極端子のような、前記表示素子の端子へ無効電圧を印加するステップを有する。
【００２４】
望ましくは、当該方法は、前記短絡トランジスタがオフとされた状態で、前記表示素子を有効にし、前記データライン上の前記変更されたデータ電圧により前記画素をアドレス指定するステップを更に有する。
【発明を実施するための最良の形態】
【００２５】
本発明を、一例として添付の図面を参照して説明する。
【００２６】
同じ参照番号が、異なる図において同じ構成要素に対して使用されており、このような構成要素の説明は繰り返さないこととする。
【００２７】
本発明は、１つの更なるトランジスタが、画素配列の外部から閾値電圧測定機能を提供するために、駆動トランジスタのゲートとドレインとの間に接続されるところの表示画素回路を提供する。
【００２８】
図３は、本発明に従う画素配置を示す。図２の従来の画素の場合と同じく、画素は電圧によりアドレス指定され、蓄積キャパシタ２４は、画素アドレス指定相の後、駆動トランジスタ２２のゲートの電圧を保持する。
【００２９】
図２の標準的な画素配置と比べて、本発明は、駆動トランジスタ２２のゲートとドレインとの間に接続された１つの更なる短絡トランジスタ３０を設ける。これは、更なる制御ライン３２によって制御される。本発明は、また、以下の回路の動作に関する記述から明らかとなるように、２つの電圧の間で切替え可能であるよう共通の陰極端子３４を必要とする。
【００３０】
短絡トランジスタ３０は、それがオフに切り替わるまで、駆動トランジスタ２２のゲートの電圧を放電するために使用される。この放電動作は、蓄積キャパシタ２４の両端の電圧が閾値電圧に達するまで、蓄積キャパシタ２４からの充電の除去を行う。データラインにおいて結果として生じる電圧は、オフとされたアドレストランジスタを介して測定される。
【００３１】
図３の回路の動作について、図４のタイミング図を参照して説明する。図４は、駆動トランジスタの閾値電圧が測定されるアドレス指定周期の一部のみを示す。
【００３２】
プロット４は、アドレストランジスタ１６の動作を示す。アドレスパルスの前に（又は同時に）、陰極ライン３４は、表示素子に逆バイアスがかけられることを確実にすることによって、表示素子を無効にするよう高電位にされる。
【００３３】
短絡トランジスタ３０がオンとされると、第１の電圧が、期間４０の間、データライン６へ印加される。この電圧は、電流が駆動トランジスタ２２に流され得ることを確実にする。プロット３２に示されるように短絡トランジスタ３０がオンとされている場合に、それは、電源ライン２６から、駆動トランジスタ２２とアドレストランジスタ１６とを介して、データライン６へと続く経路を提供する。明らかであるように、データライン６の電圧は、接地でありうる。
【００３４】
電流フローが駆動トランジスタ２２を介して確立されると、データラインは、データラインを高インピーダンス状態に置くことによって浮かされる。データラインは、画素の列の列導電体であり、列容量に結合されている。
【００３５】
駆動トランジスタ２２のゲート電圧は、キャパシタ２４によって保持されているので、駆動トランジスタ２２は導通状態のままであり、ドレイン−ソース間電流の経路は、短絡トランジスタ３０及びキャパシタ２４を通る。これは、キャパシタの両端の（以前は、第１の電圧、例えば接地と、電源ライン電圧との間の差であった）電圧降下を低減する効果を有する。キャパシタの両端の電圧が閾値電圧まで放電すると、（ゲートの電圧が上昇しているとしても、）駆動トランジスタ２２はオフに切り替わり、これ以上電流は流れない。従って、キャパシタ２４は、閾値電圧を蓄え、この電圧は列容量へと伝送される。
【００３６】
駆動トランジスタ２２は、大きな閾値以下の電流を有しうるので、実際には、列容量は、比較的ゆっくりと充電し、電源ライン電圧に達するまで充電し続ける。
【００３７】
データラインの電圧は、閾値電圧が決定されることを可能にするよう測定される。上述した閾値以下の電流を考慮して、データライン電圧は、電圧が駆動トランジスタのスイッチオフに対応するゲート電圧で安定する時間を有すると直ぐに測定される。この時間は、データラインが浮くことができるようになった後約１ｍｓであっても良く、４２に示される期間の範囲内にある。
【００３８】
閾値電圧が決定されると、画素へ印加されるべき画素データ電圧は変更される。これは、列ドライバ回路において実行され得、デジタル又はアナログ領域で実行され得る。如何に画素データ信号が表示装置への印加の前に変更され得るかは、当業者には直ぐに理解されるであろう。幾つかの場合において、フィールド記憶が、全ての閾値が補償前に得られるように必要とされても良く、あるいは、測定の直後に印加されるべきデータ電圧を補正することが可能であっても良い。
【００３９】
ここで明らかであるように、本発明は、図２の標準的な画素回路に対して僅かな変更しか必要としない。１つの特別な短絡トランジスタに加えて、切替え可能な共通の陰極端子が必要とされる。
【００４０】
データ入力ラインの高インピーダンス状態は、電圧測定回路のみならず、画素配列の外側、具体的には列ドライバ回路において実施される。この回路は、別の基板上にあっても良い。一方、液晶シリコンでは、ＬＰＴＳ処理を用いて、列ドライバ機能の幾つか又は全てが、また、画素配列と同じ基板上で実施されうる。
【００４１】
本発明は、ポリシリコン駆動トランジスタ（例えば、低温ポリシリコンＴＦＴ）の閾値電圧変動を補償することができる。
【００４２】
当該回路は、上記において、ｐ形駆動トランジスタを使用する。当然、等価なｎ形の実施がある。
【００４３】
本発明の画素回路からの閾値電圧測定の処理は、様々な方法で実行可能である。測定された閾値電圧は、Ｄ／Ａ変換又はアナログ領域の前で、画素データ信号にデジタル式に結合される。この結合は、表示装置へ画像データを供給する際の遅延が最小限に保たれるように、閾値電圧測定の直後に起こることができる。
【００４４】
図５は、列ドライバ回路の可能な構造の一例を示す。回路は、夫々の列に対して出力スイッチ４０によって決定される２つのモードで動作可能である。
【００４５】
検知モードの間に、スイッチ４０は、電圧検知回路４２を有する検知回路へ列６を接続する。検知回路４２は、検知期間の終了時に列の電圧を測定する。次に、検知回路４２は、このデータをフレーム記憶４４へ送る。フレーム記憶４４は、表示装置内の全ての駆動ＴＦＴの閾値電圧を記憶する。
【００４６】
画素駆動モードの間に、スイッチ４０は、列駆動回路４６へ列６を接続する。次に、画素に対するデータは、列ドライバ４６へ供給され、フレーム記憶４４は、対応する閾値電圧を供給する。これらは、データと閾値電圧オフセットとの和を得るために、加算器４８によって合計される。この結合信号は、列ドライバ４６へ送られる。これは、アナログ実施であるが、測定された閾値電圧は、デジタル領域での画素データによる処理のために等しくデジタル化されうる。
【００４７】
閾値測定は、画像データのフレーム毎に一度実行されうるので、閾値測定周期は、全てのアドレス指定相の一部である。この場合に、閾値測定動作は、画素駆動動作の前にある。
【００４８】
しかし、閾値測定は、必要とされる補償が、差分エージングよりも、基板全体に亘るばらつきにより由来するので、しばしばこれを実行される必要がない。従って、閾値測定は、表示周期の開始時に、例えば表示がオンとされる度に実行され得る。
【００４９】
本発明の画素回路へ印加される特定の電圧については、詳細に説明していない。また、詳細なタイミング条件についても説明していない。これらは、全て、当業者にとってのルーチン設計パラメータである。
【００５０】
列ドライバの例は、列電圧検知回路を、列電圧を測定するための手段として示す。この回路は、様々な形をとることができ、この目的のための多数の特定の回路が、当業者には理解されるであろう。
【００５１】
様々な他の変形は、当業者には明らかであろう。
【図面の簡単な説明】
【００５２】
【図１】既知のＥＬ表示装置を示す。
【図２】入力駆動電圧を用いてＥＬ表示画素を電流アドレス指定するための既知の画素回路の回路図である。
【図３】本発明の表示装置用の画素配置の回路図を示す。
【図４】図３の回路の動作に関するタイミング図を示す。
【図５】本発明の表示装置内で使用される列ドライバ回路の１つの可能な設計を示す。
【特許請求の範囲】
【請求項１】
表示画素の配列を有するアクティブマトリクス電界発光表示装置であって、
夫々の画素は：
電界発光（ＥＬ）表示素子；
該表示素子に電流を流す駆動トランジスタ；
データラインから前記駆動トランジスタのゲートへ画素駆動信号を供給するアドレストランジスタ；及び
前記駆動トランジスタのゲートとドレインとの間に接続された短絡トランジスタ，
を有し、
当該表示装置は、前記データラインの電圧を測定する手段を更に有することを特徴とする装置。
【請求項２】
前記ＥＬ表示素子及び前記駆動トランジスタは、第１及び第２の電源ラインの間に直列に接続されることを特徴とする請求項１記載の装置。
【請求項３】
前記第２の電源ラインの電圧は、２つの値の間で切替え可能であり、
前記２つの値のうちの１つは、前記ＥＬ表示素子をオフとすることを特徴とする請求項２記載の装置。
【請求項４】
前記データラインは、該データラインへ接続された画素へ電圧を供給する電圧駆動モードと、アドレス指定された画素の前記駆動トランジスタのゲートの電圧へと浮くことができる浮動モードとの間で切替え可能であることを特徴とする請求項１乃至３のうちいずれか一項記載の装置。
【請求項５】
夫々の画素は：
前記表示素子が無効にされ、前記アドレストランジスタがオンとされ、前記短絡トランジスタがオンとされるところの第１の閾値電圧測定モード；及び
前記表示素子が有効にされ、前記アドレストランジスタがオンとされ、前記短絡トランジスタがオフとされるところの第２の画素駆動モード；
から成る２つモードで動作可能であることを特徴とする請求項１乃至４のうちいずれか一項記載の装置。
【請求項６】
前記第１の閾値電圧測定モードの期間において、第１の期間の間に、所定の電圧は、電流が前記駆動トランジスタに流されるように前記データラインへ印加され、第２の期間の間に、前記データラインは、該データラインの電圧が前記駆動トランジスタのゲート電圧に実質的に追随するように浮くことができることを特徴とする請求項５記載の装置。
【請求項７】
前記駆動トランジスタは、ポリシリコンＴＦＴであることを特徴とする請求項１乃至６のうちいずれか一項記載。
【請求項８】
前記駆動トランジスタは、低温ポリシリコンＴＦＴであることを特徴とする請求項７記載の装置。
【請求項９】
前記駆動トランジスタのゲートとソースとの間に蓄積キャパシタを更に有する請求項１乃至８のうちいずれか一項記載の装置。
【請求項１０】
電界発光（ＥＬ）表示素子と、該表示素子に電流を流す駆動トランジスタとを有する、アクティブマトリクス電界発光表示装置の画素をアドレス指定する方法であって：
前記表示素子を無効にするステップ；
第１の電圧をデータラインへ印加するステップ；
前記駆動トランジスタのゲートとドレインとの間に接続された短絡トランジスタと、前記駆動トランジスタのゲートと前記データラインとの間に接続されたアドレストランジスタとにより、前記駆動トランジスタに電流を流すステップ；
前記データラインを電気的に浮かせるステップ；
前記データライン上の電圧を測定するステップ；及び
前記データライン上で測定された電圧を用いて、前記駆動トランジスタへ印加されるべきデータ電圧を変更するステップ；
を有する方法。
【請求項１１】
前記表示素子を無効にするステップは、前記表示素子の端子へ無効電圧を印加するステップを有することを特徴とする請求項１０記載の方法。
【請求項１２】
前記表示素子を無効にするステップは、前記表示素子の端子へ無効電圧を印加するステップを有し、該ステップは全ての表示素子に共通することを特徴とする請求項１１記載の方法。
【請求項１３】
前記短絡トランジスタがオフとされた状態で、前記表示素子を有効にし、前記データライン上の前記変更されたデータ電圧により前記画素をアドレス指定するステップを更に有する請求項１０乃至１２のうちいずれか一項記載の方法。
【請求項１】
表示画素の配列を有するアクティブマトリクス電界発光表示装置であって、
夫々の画素は：
電界発光（ＥＬ）表示素子；
該表示素子に電流を流す駆動トランジスタ；
データラインから前記駆動トランジスタのゲートへ画素駆動信号を供給するアドレストランジスタ；及び
前記駆動トランジスタのゲートとドレインとの間に接続された短絡トランジスタ，
を有し、
当該表示装置は、前記データラインの電圧を測定する手段を更に有することを特徴とする装置。
【請求項２】
前記ＥＬ表示素子及び前記駆動トランジスタは、第１及び第２の電源ラインの間に直列に接続されることを特徴とする請求項１記載の装置。
【請求項３】
前記第２の電源ラインの電圧は、２つの値の間で切替え可能であり、
前記２つの値のうちの１つは、前記ＥＬ表示素子をオフとすることを特徴とする請求項２記載の装置。
【請求項４】
前記データラインは、該データラインへ接続された画素へ電圧を供給する電圧駆動モードと、アドレス指定された画素の前記駆動トランジスタのゲートの電圧へと浮くことができる浮動モードとの間で切替え可能であることを特徴とする請求項１乃至３のうちいずれか一項記載の装置。
【請求項５】
夫々の画素は：
前記表示素子が無効にされ、前記アドレストランジスタがオンとされ、前記短絡トランジスタがオンとされるところの第１の閾値電圧測定モード；及び
前記表示素子が有効にされ、前記アドレストランジスタがオンとされ、前記短絡トランジスタがオフとされるところの第２の画素駆動モード；
から成る２つモードで動作可能であることを特徴とする請求項１乃至４のうちいずれか一項記載の装置。
【請求項６】
前記第１の閾値電圧測定モードの期間において、第１の期間の間に、所定の電圧は、電流が前記駆動トランジスタに流されるように前記データラインへ印加され、第２の期間の間に、前記データラインは、該データラインの電圧が前記駆動トランジスタのゲート電圧に実質的に追随するように浮くことができることを特徴とする請求項５記載の装置。
【請求項７】
前記駆動トランジスタは、ポリシリコンＴＦＴであることを特徴とする請求項１乃至６のうちいずれか一項記載。
【請求項８】
前記駆動トランジスタは、低温ポリシリコンＴＦＴであることを特徴とする請求項７記載の装置。
【請求項９】
前記駆動トランジスタのゲートとソースとの間に蓄積キャパシタを更に有する請求項１乃至８のうちいずれか一項記載の装置。
【請求項１０】
電界発光（ＥＬ）表示素子と、該表示素子に電流を流す駆動トランジスタとを有する、アクティブマトリクス電界発光表示装置の画素をアドレス指定する方法であって：
前記表示素子を無効にするステップ；
第１の電圧をデータラインへ印加するステップ；
前記駆動トランジスタのゲートとドレインとの間に接続された短絡トランジスタと、前記駆動トランジスタのゲートと前記データラインとの間に接続されたアドレストランジスタとにより、前記駆動トランジスタに電流を流すステップ；
前記データラインを電気的に浮かせるステップ；
前記データライン上の電圧を測定するステップ；及び
前記データライン上で測定された電圧を用いて、前記駆動トランジスタへ印加されるべきデータ電圧を変更するステップ；
を有する方法。
【請求項１１】
前記表示素子を無効にするステップは、前記表示素子の端子へ無効電圧を印加するステップを有することを特徴とする請求項１０記載の方法。
【請求項１２】
前記表示素子を無効にするステップは、前記表示素子の端子へ無効電圧を印加するステップを有し、該ステップは全ての表示素子に共通することを特徴とする請求項１１記載の方法。
【請求項１３】
前記短絡トランジスタがオフとされた状態で、前記表示素子を有効にし、前記データライン上の前記変更されたデータ電圧により前記画素をアドレス指定するステップを更に有する請求項１０乃至１２のうちいずれか一項記載の方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公表番号】特表２００７−５１９９５６（Ｐ２００７−５１９９５６Ａ）
【公表日】平成１９年７月１９日（２００７．７．１９）
【国際特許分類】
【出願番号】特願２００６−５４８４９５（Ｐ２００６−５４８４９５）
【出願日】平成１７年１月４日（２００５．１．４）
【国際出願番号】ＰＣＴ／ＩＢ２００５／０５００２９
【国際公開番号】ＷＯ２００５／０６９２６７
【国際公開日】平成１７年７月２８日（２００５．７．２８）
【出願人】（５９００００２４８）コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ (12,071)
【Ｆターム（参考）】
【公表日】平成１９年７月１９日（２００７．７．１９）
【国際特許分類】
【出願日】平成１７年１月４日（２００５．１．４）
【国際出願番号】ＰＣＴ／ＩＢ２００５／０５００２９
【国際公開番号】ＷＯ２００５／０６９２６７
【国際公開日】平成１７年７月２８日（２００５．７．２８）
【出願人】（５９００００２４８）コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ (12,071)
【Ｆターム（参考）】
[ Back to top ]